JP7625587B2

JP7625587B2 - コモンモード電磁障害（ｅｍｉ）低減のためのアクティブｙ定格コンデンサ制御オプション

Info

Publication number: JP7625587B2
Application number: JP2022515816A
Authority: JP
Inventors: クマールラマダスヨゲシュ; クマールアシシュ
Original assignee: テキサスインスツルメンツインコーポレイテッド; 日本テキサス・インスツルメンツ合同会社
Priority date: 2019-09-10
Filing date: 2020-09-10
Publication date: 2025-02-03
Anticipated expiration: 2040-09-10
Also published as: WO2021050630A1; EP4029136A1; EP4029136A4; CN114375538A; US10826403B1; JP2022549587A

Description

電源及びパワーコンバータは様々な電子システムにおいて用いられる。電力は概して交流（ＡＣ）信号として長距離にわたって伝送される。ＡＣ信号は、事業所や家庭の場所ごとに所望に応じて分割及び計量され、個々の電子デバイスや部品で使用するために直流（ＤＣ）に変換されることが多い。バッテリー駆動デバイスも一般的である。最近の電子システムには、異なるＤＣ電圧を用いて動作するように設計されるデバイスや部品が採用されることが多い。そのため、このようなシステムには、異なるスイッチングコンバータ（ＡＣ－ＤＣコンバータ及び／又はＤＣ－ＤＣコンバータ）が必要とされる。

スイッチングコンバータのトポロジーには多くの異なるものがある。利用可能なトポロジーは、使用する部品、扱う電力量、入力電圧、出力電圧、効率、信頼性、サイズ、及び／又は他の特性により異なる。一つの例示のスイッチングコンバータをフライバックコンバータと称する。フライバックコンバータについての既存の課題の一つは、大型のコモンモードチョークにもかかわらず、オフラインのフライバックコンバータについて、コモンモード電磁障害（ＥＭＩ）仕様を満たすことが困難であることである。トランス境界をまたぐ寄生容量の存在が、この問題を解決するのを難しくしている。上述のＥＭＩの問題を克服するなど、スイッチングコンバータの設計を改善する努力が続けられている。

一例において、或るシステムが、入力電圧供給と、入力電圧供給に結合されるスイッチングコンバータとを含む。スイッチングコンバータは、一次コイル及び二次コイルを有するトランスを含む。スイッチングコンバータはまた、頂部プレート及び底部プレートを備えるＹ定格コンデンサを含み、頂部プレートは二次コイルの第１の端部に結合される。スイッチングコンバータは、Ｙ定格コンデンサの底部プレートに結合されるプッシュプル電流源も含む。スイッチングコンバータは、プッシュプル電流源に結合されるコントローラも含む。

一例において、スイッチングコンバータ回路が、第１のＹ定格コンデンサノードと、第１のＹ定格コンデンサノードに結合されるプッシュプル電流源とを含む。スイッチングコンバータは、プッシュプル電流源に結合されるコントローラも含む。コントローラは、第２のＹ定格コンデンサノードに結合されるサンプル・ホールド回路を含む。コントローラは、サンプル・ホールド回路に結合される積分器回路も含む。

一例において、集積回路が、第１のＹ定格コンデンサノード及び第２のＹ定格コンデンサノードを含む。集積回路は、第１のＹ定格コンデンサノードに結合されるプッシュプル電流源も含む。集積回路は、プッシュプル電流源に結合されるコントローラも含み、コントローラは、第２のＹ定格コンデンサノードにおける電圧変化を監視し、選択的に、第１のＹ定格コンデンサノードに電流をプッシュするか又は第１のＹ定格コンデンサノードから電流をプルするように構成される。

様々な例の詳細な説明について、下記の添付の図面を参照する。

幾つかの例におけるスイッチングコンバータを示す概略図である。

幾つかの例における別のスイッチングコンバータを示す概略図である。

幾つかの例におけるプル動作のシナリオにおける別のスイッチングコンバータを示す概略図である。

幾つかの例におけるプッシュ動作のシナリオにおける図３Ａのスイッチングコンバータを示す概略図である。

幾つかの例におけるスイッチングコンバータに関連する波形を示すタイミングチャートである。幾つかの例におけるスイッチングコンバータに関連する波形を示すタイミングチャートである。幾つかの例におけるスイッチングコンバータに関連する波形を示すタイミングチャートである。幾つかの例におけるスイッチングコンバータに関連する波形を示すタイミングチャートである。

幾つかの例における図６Ａのスイッチングコンバータに関連するタイミングチャートである。

幾つかの例における別のスイッチングコンバータを示す概略図である。幾つかの例における別のスイッチングコンバータを示す概略図である。

幾つかの例における図８Ａのスイッチングコンバータに関連するタイミングチャートである。

本明細書では、コモンモード電磁障害（ＥＭＩ）低減のためのアクティブＹ定格コンデンサ制御オプションについて説明する。本明細書では、感電の危険を防止するための安全規格（例えば、短絡ではなく、開路となる故障）に準拠するコンデンサを「Ｙ定格コンデンサ」と称する。例示のＹ定格コンデンサの規格には、ＵＬ１４１４及びＵＬ１２８３が含まれる。幾つかの例において、説明するアクティブＹ定格コンデンサ制御オプションは、スイッチングコンバータに用いられる。一例において、スイッチングコンバータが、一次コイル及び二次コイルを有するトランスを含む。スイッチングコンバータは、頂部プレート及び底部プレートを有するＹ定格コンデンサも含み、頂部プレートは二次コイルの第１の端部に結合される。スイッチングコンバータは、Ｙ定格コンデンサの底部プレートに結合されるプッシュプル電流源も含む。スイッチングコンバータは、プッシュプル電流源に結合されるコントローラも含み、コントローラは、本明細書で説明する制御オプションの少なくとも一部を提供する。一つの制御オプションは、Ｙ定格コンデンサの底部プレートに選択的に電流をプッシュすることを含む。別の制御オプションは、Ｙ定格コンデンサの底部プレートから選択的に電流をプルすることを含む。幾つかの例において、アクティブなＹ定格コンデンサ制御オプションは、不連続伝導モード（ＤＣＭ）回路（例えば、ＤＣＭアンプ及び／又はＤＣＭクランプを備える）など、他のスイッチングコンバータオプションと組み合わされる。

本明細書において説明するスイッチングコンバータには、様々な動作モードがある。必要とされる出力電力が、あらかじめ決められたレベルより高い場合、コンバータは、スイッチングコンバータの出力電圧に応答してパルス幅変調動作が連続的に適用される連続モードで動作する。出力電力が低いレベルの場合に利用される第２の動作モードは、「バーストモード」であり、スイッチングコンバータの出力電圧に応答してパルス幅変調動作がオン及びオフされる。本明細書で用いられるように、バーストモード動作は、ＰＷＭオンモード及びＰＷＭオフモードを含む。理解を深めるために、様々なスイッチングコンバータオプションを下記のように図面を用いて説明する。

図１は、幾つかの例におけるスイッチングコンバータ１００を示す概略図である。スイッチングコンバータ１００は、オフラインフライバックコンバータの一例である。図示されるように、スイッチングコンバータ１００は、Ｌ１、Ｃ１、及びＲ１を含む回路を介して、減極性（Ｔ１の巻線の同じ側のドットによって表される）を有するコモンモードチョーク（Ｔ１）の第１の巻線に結合される第１の端部１０３Ａを備える交流（ＡＣ）源１０２を含む。より具体的には、Ｌ１の第１の端部がＡＣ源１０２の第１の端部１０３Ａに結合され、Ｌ１の第２の端部がＴ１の第１の巻線に結合される。Ｔ１の第１の巻線は、Ｃ１の頂部プレートにも結合される。図示されるように、Ｃ１の底部プレートはＲ１の第１の端部に結合され、Ｒ１の第２の端部はアース接地ノード１１０に結合される。

図１の例において、ＡＣ源１０２の第２の端部１０３Ｂは、Ｌ２、Ｃ２、及びＲ２を含む回路を介してＴ１の第２の巻線に結合される。より具体的には、Ｌ２の第１の端部が交流源１０２の第２の端部１０３Ｂに結合され、Ｌ２の第２の端部がＴ１の第２の巻線に結合される。Ｔ１の第２の巻線はＣ２の頂部プレートにも結合される。図示のように、Ｃ２の底部プレートはＲ２の第１の端部に結合され、Ｒ２の第２の端部はアース接地ノード１１０に結合される。

図１の例において、Ｔ１からの出力はダイオードのセットＤ１～Ｄ４によって整流される。より具体的には、Ｄ１のアノード及びＤ３のカソードがＴ１の第１の巻線に結合される。また、Ｄ２のアノード及びＤ４のカソードがＴ１の第２の巻線に結合される。また、Ｄ１及びＤ２のカソードは、コンデンサ（Ｃ３）の頂部プレート及びインダクタ（Ｌ３）第１の端部に結合される。また、Ｄ３及びＤ４のアノードは、Ｃ３の底部プレート及び一次（ローカル）接地ノード１０８に結合される。図示のように、Ｌ３の第２の端部は、別のコンデンサ（Ｃ４）の頂部プレートと、加極性（これは、Ｔ２の巻線の反対側にドットによって表される）を有するトランス（Ｔ２）の第１の巻線とに結合される。また、Ｃ４の底部プレートは一次接地ノード１０８に結合される。一方、Ｔ２の第２の巻線は、ダイオード（Ｄ５）のアノードに結合される第１の端部と、二次接地ノード１１５に結合される第２の端部とを有する。図示のように、Ｄ５のカソードは出力コンデンサ（ＣＯＵＴ）の頂部プレートと、ＣＯＵＴに並列の負荷１０６とに結合される。具体的には、ＣＯＵＴの頂部プレートはＤ５のカソードに結合され、ＣＯＵＴの底部プレートは二次接地ノード１１５に結合される。

図１の例において、トランジスタＭ１をオン及びオフすることによって、負荷１０６に提供される電力量を制御する。図示のように、Ｍ１は、Ｔ２の第１の巻線に結合される第１の電流端子と、一次接地ノード１０８に結合される第２の電流端子と、スイッチングコンバータ１００のためのコントローラ（図示せず）に結合される制御端子とを有する。また、図１は、２つの付加的なコンデンサＣ５及びＣ６を示し、Ｃ５はＴ２の巻線間容量を表し、Ｃ６は二次接地ノード１１５とアース接地ノード１１０の間の漂流容量を表す。Ｍ１のスイッチング動作の間、Ｔ２の第１の巻線における電圧変化１１２により、ノード１１５における電圧変化１１４が生じる。Ｃ５及びＣ６、Ｍ１のスイッチング動作、及び関連する電圧変化１１４により、二次接地ノード１１５からアース接地ノード１１０に電流１１６が注入される。こういった電流１１６は、ノード１１０からラインインピーダンス安定化ネットワーク（ＬＩＳＮ）の抵抗Ｒ１及びＲ２を介して逆流する。その結果得られるＲ１及びＲ２の両端の電圧降下が、測定されるＥＭＩに大きく寄与する。このようなＥＭＩは望ましくない。

図２は、幾つかの例における別のスイッチングコンバータ２００を示す概略図である。図２の例において、スイッチングコンバータ２００は、図１のスイッチングコンバータ１００について説明したものと同じ構成要素を多く含む。また、スイッチングコンバータ２００は、二次接地ノード１１５と一次接地ノード１０８の間に結合されるＹ定格コンデンサ（Ｃ７）を含む。Ｍ１のスイッチング動作の間、Ｔ２の第１の巻線における電圧変化１１２により、二次接地ノード１１５における電圧変化２１４が生じる。Ｃ５及びＣ６により、Ｍ１のスイッチング動作及び関連する電圧変化２１４が、Ｒ１及びＲ２の両端で測定されるＬＩＳＮＥＭＩの一因となる。Ｃ７により、ノード１１５における電圧変化２１４は、図１の電圧変化１１４と比較して減少し、それにより、スイッチングコンバータ２００についてのＬＩＳＮＥＭＩが、図１のスイッチングコンバータ１００と比較して減少する。図２の例において、Ｃ７は、Ｃ６を介したアース接地ノード１１０への電流流路２１８に沿った電流量を減少させる電流流路２１６を一次接地ノード１０８に提供する。

図３Ａは、幾つかの例におけるプル動作のシナリオにおける別のスイッチングコンバータ３００を示す概略図である。図３Ａの例において、スイッチングコンバータ３００は、図１及び図２のスイッチングコンバータ１００、２００について説明したものと同じ構成要素を多く含む。また、スイッチングコンバータ３００は、Ｃ７の底部プレートに結合されるプッシュプル電流源３０１を含む。図３Ａの例において、プッシュプル電流源３０１は、Ｍ２Ａ、Ｍ２Ｂ、Ｍ３、及びＭ４の４つのトランジスタを含む。図示のように、Ｍ２Ａの第１の電流端子は入力電圧供給（ＶＤＤ）ノード３０５に結合され、Ｍ２Ａの第２の電流端子はＭ２Ｂ（これを本明細書ではプッシュ調整トランジスタと称する）の第１の電流端子に結合され、Ｍ２Ａの制御端子は駆動回路３０２に結合される。図３Ａの例において、ドライバ回路３０２は、ノード３０５により提供される入力電圧供給（ＶＤＤ）により電力供給される。動作において、ドライバ回路３０２は、ノード３０７に入力される制御信号（ＤＶＤＴ－）に応答して、ＶＤＤに基づいて選択的にＭ２に駆動信号を提供してプッシュ動作を行う（例えば、図３Ｂ参照）。幾つかの例において、ＤＶＤＴ－は、Ｍ１のドレインが下に振れるときにハイに向かうデジタル信号である。このような例において、「ＤＶＤＴ」はＭ１のドレインにおけるｄｖ／ｄｔを表す。注：図３Ａは単に、Ｍ１のドレインの上への振れを伴う動作を表す。

図３Ａの例において、Ｍ２Ｂの第２の電流端子は、Ｍ３の第１の電流端子に結合される。一方、Ｍ２Ｂの制御端子は制御ノード３１０に結合される。また、Ｍ３の第２の電流端子はＭ４の第１の電流端子に結合され、Ｍ３の制御端子は制御ノード３０９に結合される。図示のように、Ｍ２Ｂの第２の電流端子とＭ３の第１の電流端子との間のノード３１２は、Ｃ７の底部プレートに結合される。また、Ｍ４の第２の電流端子は一次接地ノード１０８に結合され、Ｍ４の制御端子はドライバ回路３０６に結合される。図３Ａの例において、ドライバ回路３０６は、ノード３０５により提供される入力電圧供給（ＶＤＤ）により電力供給される。図３Ａに表されるプル動作の間、ドライバ回路３０６は、ノード３１１に入力される制御信号（ＤＶＤＴ＋）に応答して、ＶＤＤに基づいてＭ４に駆動信号を提供し、ＤＶＤＴ＋はトランジスタＭ１のドレインが上に振れるときにハイに向かうデジタル信号である。プル動作の結果、電流は、電流流路３１６によって表されるように流れる。

図３Ａに表されるプル動作により、Ｔ２の第１の巻線における電圧変化１１２の結果、二次接地ノード１１５における電圧変化３１４が減少する。Ｃ５及びＣ６により、Ｍ１のスイッチング動作及び関連する電圧変化３１４が、ＬＩＳＮ抵抗Ｒ１とＲ２の両端で測定されるＥＭＩの一因となる。しかし、Ｃ７及びプッシュプル電流源３０１により、ノード１１５における電圧変化３１４は、図１の電圧変化１１４又は図２の電圧変化２１４と比較して小さくなっている。図３Ａの例において、電圧変化３１４は、プッシュプル電流源３０１を用いて、Ｃ７の底部プレートからトランジスタＭ３及びＭ４を介して一次接地ノード１０８に電流をプルすることによって減少する。これにより、Ｃ７の底部プレートにおける反転した極性の電圧変化３１８による二次側接地ノード１１５における電圧変化３１４が減少する。二次接地ノード１１５における電圧変化３１４を低減することによって、二次接地ノード１１５からＣ６を介してアース接地ノード１１０に流れる電流量も減少する。このようにして、ＬＩＳＮＥＭＩが減少する。注：図３Ａの例示の電圧変化１１２、３１４、及び３１８は一定の縮尺で描かれていない。幾つかのシナリオにおいて、電圧変化３１８は、電圧変化１１２の１／１００までに小さくし得る。

図３Ｂは、幾つかの例におけるプッシュ動作のシナリオにおける図３Ａのスイッチングコンバータ３００を示す概略図である。図３Ｂの例において、スイッチングコンバータ３００は、図１及び図２のスイッチングコンバータ１００、２００について説明したものと同じ構成要素を多く含む。ここでも、スイッチングコンバータ３００は、Ｃ７の底部プレートに結合されるプッシュプル電流源３０１を含む。図３Ｂの例において、プッシュプル電流源３０１は、電流流路３２６により表されるように電流を流し得るプッシュ動作を行う。より具体的には、ドライバ回路３０２は、ＤＶＤＴ－がハイに向かう（これは、Ｍ１が下に振られることを示す）ことに応答して、Ｍ２Ａを閉じるように指示する。また、Ｍ２Ｂは、Ｍ３及びＭ４が開いている間は電流を流すことができ、それにより、一次接地ノード１０８に電流が流れることが防止される。Ｍ２Ａ及びＭ２Ｂを閉じ、Ｍ３及び／又はＭ４を開くと、電流はＣ７の底部プレートにプッシュされる。Ｍ２Ｂにより、プッシュ動作の間の電流量を最小電流と最大電流の間で調整可能である。他の例において、Ｍ２Ｂは抵抗に置換されるが、これは（Ｍ２Ｂを使用することに対して）プッシュ動作のために使用される電流が最大になることに対応する。

プッシュ動作により、Ｔ２の第１の巻線における電圧変化３２２の結果、二次接地ノード１１５における電圧変化３２４が減少する。Ｃ５及びＣ６により、Ｍ１のスイッチング動作及び関連する電圧変化３２４が、ＬＩＳＮ抵抗Ｒ１及びＲ２の両端で測定されるＥＭＩの一因となる。しかし、Ｃ７及びプッシュプル電流源３０１により、ノード１１５における電圧変化３２４は、図１の電圧変化１１４又は図２の電圧変化２１４と比較して減少する。一例において、ＶＤＤノード３０５からトランジスタＭ２Ａ及びＭ２Ｂを介してＣ７の底部プレートに電流をプッシュするためにプッシュプル電流源３０１を用いることによって、電圧変化３２４が減少する。これにより、Ｃ７の底部プレートにおける反転した極性の電圧変化３２８による二次接地ノード１１５における圧変化３２４が減少する。二次接地ノード１１５における電圧変化３２４を減少させることによって、二次接地ノード１１５からＣ６を介してアース接地ノード１１０に流れる電流量も減少する。このようにして、ＬＩＳＮＥＭＩが減少する。注：図３Ｂの例示の電圧変化３２２、３２４、及び３２８は一定の縮尺で描かれていない。幾つかのシナリオにおいて、電圧変化３２８は、電圧変化３２２の１／１００までに小さくし得る。

図４は、幾つかの例における別のスイッチングコンバータ４００を示す概略図である。図４の例において、スイッチングコンバータ４００は、図１～図３のスイッチングコンバータ１００、２００、及び３００について説明したものと同じ構成要素を多く含む。また、スイッチングコンバータ４００は、Ｃ７の底部プレートに結合されるプッシュプル電流源３０１のためのコントローラ４０１を含む。

図示のように、コントローラ４０１は、積分器回路４０５に結合されるサンプル・ホールド（Ｓ＆Ｈ）回路４０４を含む。より具体的には、Ｓ＆Ｈ回路４０４は、スイッチ（Ｓ１）及びコンデンサ（Ｃ１０）を含み、Ｓ１は、コントローラ４０１の入力ノード４０３とＣ１０の頂部プレートとの間に結合される。一方、Ｃ１０の底部プレートは一次接地ノード１０８に結合される。図４の例において、コントローラ４０１の入力ノード４０３は、Ｃ８及びＣ９を含む感知配列に結合される。幾つかの例において、Ｃ７は、スイッチングコンバータ４００の第１のＹ定格コンデンサであり、Ｃ８は、第２のＹ定格コンデンサである。図示のように、Ｃ８の頂部プレートは二次接地ノード１１５に結合され、Ｃ８の底部プレートはＣ９の頂部プレートに結合される。また、Ｃ９の底部プレートは一次接地ノード１０８に結合される。Ｃ８及びＣ９により、電圧変化４１４に関連する感知信号４０２がＳ＆Ｈ回路４０４に提供される。

Ｓ＆Ｈ回路４０４の出力は積分器回路４０５に提供される。図示のように、積分器回路４０５は、演算増幅器４０６の正入力（＋）ノードにおいて抵抗（Ｒ５）及びコンデンサ（Ｃ１１）を含む。より具体的には、Ｒ５は、Ｓ＆Ｈ回路４０４の出力と演算増幅器４０６の＋ノードとの間にある。また、Ｃ１１は、演算増幅器４０６の＋ノードと一次接地ノード１０８との間にある。積分器回路４０５はまた、演算増幅器４０６の負入力（－）ノードにおいて抵抗（Ｒ４）を含む。図４の例において、積分器回路４０５は、演算増幅器４０６の出力と演算増幅器４０６の－ノードとの間にコンデンサ（Ｃ１２）を備えたフィードバックループ４０８も含む。積分器回路４０５の出力は、Ｍ３のための制御端子において制御ノード３０９に結合される。

Ｍ１のスイッチング動作の間、Ｔ２の第１の巻線における電圧変化１１２により、ノード１１５における電圧変化４１４が生じる。Ｃ５及びＣ６により、Ｍ１のスイッチング動作及び関連する電圧変化４１４が、ＬＩＳＮ抵抗Ｒ１とＲ２の両端で測定されるＥＭＩの一因となる。Ｃ７～Ｃ９、プッシュプル電流源３０１、及びコントローラ４０１により、ノード１１５における電圧変化４１４は、図１の電圧変化１１４又は図２の電圧変化２１４と比較して減少する。一例において、電圧変化４１４は、感知信号４０２によって示されるようにノード１１５において電圧変化４１４が存在するとき、コントローラ４０１がプッシュプル電流源３０１にＣ７の底部プレートから電流をプルするよう指示した結果である。幾つかの例において、コントローラ４０１及びプッシュプル電流源３０１の動作により、ノード１１５における電圧変化が量４１８だけ減少し、その結果、電圧変化４１４になる。図４の例において、Ｃ７は、Ｍ３及びＭ４を介する一次接地ノード１０８への電流流路４１６を提供し、それにより、Ｃ６を介して二次接地ノード１１０へ流れる電流の量が減少する。このようにして、ＬＩＳＮ抵抗Ｒ１及びＲ２の両端で測定されるＥＭＩが減少する。

図５Ａ～図５Ｄは、幾つかの例におけるスイッチングコンバータに関連する波形を示すタイミングチャートである。図５Ａのタイミングチャート５１０において、波形５１２は、一次ドレイン電圧（例えば、Ｍ１の第１電流端子における電圧）を表す。図示のように、一次ドレイン電圧は、パルス５１４Ａ～５１４Ｃによって表されるように低電圧値と高電圧値（例えば、０～３００ボルト）の間で遷移し、Ｍ１のための制御信号がパルス５１４Ａ～５１４Ｃのタイミングを決定する。

図５Ｂのタイミングチャート５２０において、波形５２２は、Ｙ定格コンデンサ（例えば、Ｃ７）を用いたときの二次接地電圧（例えば、ノード１１５における電圧）を表す。図示のように、二次接地電圧は、パルス５２４Ａ～５２４Ｃで表される低電圧と高電圧（例えば、０～４ボルト）の間で遷移し、Ｍ１のための制御信号がパルス５２４Ａ～５２４Ｃのタイミングを決定する。

図５Ｃのタイミングチャート５３０において、波形５３２は、Ｙ定格コンデンサ（例えば、Ｃ７）及びアクティブなプッシュプル電流源（例えば、図４のコントローラ４０１を備えたプッシュプル電流源３０１）を用いたときの二次接地電圧（例えば、ノード１１５における電圧）を表す。図示のように、波形５３２によって表される二次接地電圧は、図５Ａのタイミングチャート５１０に表される一次ドレイン電圧のローからハイ及びハイからローの各遷移に対応する短パルス５３４Ａ～５３４Ｆまで減少する。

図５Ｄのタイミングチャート５４０において、波形５４２は、Ｍ３のための制御端子において制御ノード３０９に提供される（例えば、コントローラ４０１からの）制御信号を表す。図示のように、波形５４２は、図５Ａのタイミングチャート５１０に表される一次ドレイン電圧のパルス５１４Ａ～５１４Ｃに対して反転されたパルス５４４Ａ～５４４Ｃを含む。

図６Ａは、いくつかの例における別のスイッチングコンバータ６００を示す概略図である。図６Ａの例において、スイッチングコンバータ６００は、図４のスイッチングコンバータ４００について説明したものと同じ構成要素を含み、図６Ａと図４との違いは、電圧変化１１２に対応する方形波パルス（又は他の非正弦波パルス）の代わりに、図６ＡのＴ２の第１コイルにおいて正弦波信号６０２が存在することである。正弦波信号６０２は、スイッチングコンバータ６００がバーストモード（これは、ＰＷＭオン／オフ制御とも呼ばれる）で制御されるときのコンバータ「オフ」フェーズの間の共振振動により存在し得る。正弦波信号６０２及び関連する電圧変化は、不連続伝導モード（ＤＣＭ）リンギングと称する。ＤＣＭリンギングの結果、ノード１１５において正弦波電圧変化６０４が生じる。図６Ａ及び図４に表されるように、正弦波電圧変化６０４は、Ｃ７、プッシュプル電流源３０１、及びコントローラ４０１を用いる電圧変化４１４ほど効果的に減少しない。幾つかの例において、Ｃ７は、スイッチングコンバータ６００の第１のＹ定格コンデンサであり、Ｃ８は第２のＹ定格コンデンサである。

図６Ｂは、幾つかの例における図６Ａのスイッチングコンバータ６００に関連するタイミングチャート６１０である。タイミングチャート６１０において、バーストモード動作の間の二次接地波形６１１が表されている。より具体的には、コンバータ「オン」フェーズ６１２の間、二次接地電圧は、上述のプッシュプル電流源の作用によって維持される、短く小さな値のパルスを有する固定電圧（図６Ｂでは約１０Ｖ）である。コンバータ「オフ」フェーズ６１４の間、二次接地電圧は、高電圧（例えば、約１２Ｖ）と低電圧（例えば、約０Ｖ）の間でリンギングする。このフェーズにおいて、スイッチング端がなく、プッシュプルはアクティブとならない。そのため、リンギングは減衰しない。次の「オン」フェーズ６１５において、バースト周波数電圧変化６１６の導入によって、二次接地電圧はほぼ固定電圧に戻る。次の「オフ」フェーズ６１８の間、二次接地電圧は高電圧（例えば、約１２Ｖ）と低電圧（例えば、約０Ｖ）の間で再びリンギングする。図６Ｂに表されるリンギングにより、ＬＩＳＮ抵抗Ｒ１及びＲ２の両端で測定される望ましくないＥＭＩが生じる。図６Ｂに表されるバースト周波数電圧変化６１６により、ＬＩＳＮ抵抗Ｒ１及びＲ２の両端で測定される付加的な望まれないＥＭＩが生じる。

図７は、幾つかの例における別のスイッチングコンバータ７００を示す概略図である。図７の例において、スイッチングコンバータ７００は、図１～図４のスイッチングコンバータ１００、２００、３００、及び４００について説明したものと同じ構成要素を多く含む。また、図７の例において、スイッチングコンバータ７００は、プッシュプル電流源３０１の代わりにＣ７の底部プレートに結合されるＤＣＭ回路７０１含む。

図示のように、ＤＣＭ回路７０１は、積分器回路７１５に結合されるＳ＆Ｈ回路７１４を含む。より具体的には、Ｓ＆Ｈ回路７１４は、スイッチ（Ｓ２）及びコンデンサ（Ｃ１３）を含み、Ｓ２は、増幅器回路７０１の入力ノード７０３とＣ１３の頂部プレートとの間に結合される。一方、Ｃ１３の底部プレートは一次接地ノード１０８に結合される。図７の例において、ＤＣＭ回路７０１の入力ノード７０３は、Ｃ８及びＣ９を含む感知配列に結合される。Ｃ８及びＣ９により、バースト周波数電圧変化６１６（図６Ｂ参照）に関連する感知信号７０８がＳ＆Ｈ回路７１４に提供される。

Ｓ＆Ｈ回路７１４の出力は積分器回路７１５に提供される。図示のように、積分器回路７１５は、演算増幅器７１６の正入力（＋）ノードにおける抵抗（Ｒ７）及びコンデンサ（Ｃ１４）を含む。より具体的には、Ｒ７は、Ｓ＆Ｈ回路７１４の出力と演算増幅器７１６の＋ノードとの間にある。また、Ｃ１４は、演算増幅器７１６の＋ノードと一次接地ノード１０８との間にある。積分器回路７１５は、演算増幅器７１６の負入力（－）ノードにおける抵抗（Ｒ６）も含む。図７の例において、積分器回路７１５は、演算増幅器７１６の出力と演算増幅器７１６の－ノードとの間にコンデンサ（Ｃ１５）を備えたフィードバックループ７１７も含む。積分器回路７１５の出力は増幅器回路７２０に結合される。

図示のように、増幅器回路７２０は、演算増幅器７２２の正入力（＋）ノードにおける２つの抵抗（Ｒ９及びＲ１０）を含む。より具体的には、Ｒ９は、積分器回路７１５の出力と演算増幅器７２２の＋ノードとの間にある。また、Ｒ１０は、演算増幅器７２２の＋ノードと一次接地ノード１０８との間にある。増幅器回路７２０は、演算増幅器７２２の負入力（－）ノードにおける抵抗（Ｒ８）も含む。図示のように、演算増幅器７２２の－ノードは、Ｒ８を介してＤＣＭ回路７０１の入力ノード７０３に結合される。図７の例において、増幅器回路７２０は、演算増幅器７２２の出力と演算増幅器７２２の－ノードとの間に抵抗（Ｒ１１）を備えたフィードバックループ７２４も含む。図示のように、演算増幅器７１６及び７２２は、入力供給電圧（ＶＤＤ）ノードによって電力供給される。図７の例において、Ｒ８～Ｒ１１の値が増幅器回路７２０の利得を決定する。動作において、Ｓ＆Ｈ回路７１４は、「オン」期間と「オフ」期間との間の二次接地バースト周波数電圧変化（ΔＶ）を記憶する。積分器回路７１５は、増幅器の出力ノード（これはＹコンデンサＣ７の底部プレートでもある）における電圧のＤＣ成分がコンバータの「オン」フェーズと「オフ」フェーズの間で等しくなるように、増幅器回路７２０のための適切なＤＣ基準電圧をつくることによってこのバースト周波数電圧変化（ΔＶ）を最小にする。また、増幅器回路７２０は、二次接地ノード１１５において正弦波リンギング７０４を感知すること、及び、Ｙ定格コンデンサＣ７の底部プレートにおいて位相のずれた正弦波信号７０６を生成することにより、正弦波ＤＣＭリンギングを減衰させる。幾つかの例において、Ｃ７は、スイッチングコンバータ７００の第１のＹ定格コンデンサであり、Ｃ８は第２のＹ定格コンデンサである。

図８Ａ－１及び図８Ａ－２は、幾つかの例における別のスイッチングコンバータ８００を示す概略図である。図８Ａ－１及び図８Ａ－２の例において、スイッチングコンバータ８００は、図１～図４、図６、及び図７のスイッチングコンバータ１００、２００、３００、４００、６００、及び７００について説明したものと同じ構成要素を多く含む。幾つかの例において、Ｃ７は、スイッチングコンバータ８００の第１のＹ定格コンデンサであり、Ｃ８は第２のＹ定格コンデンサである。図８Ａ－１及び図８Ａ－２に示すように、スイッチングコンバータ８００は、それぞれのスイッチＳ３及びＳ４を介してＣ７の底部プレートに結合される、プッシュプル電流源３０１及びＤＣＭ回路７０１を含む。より具体的には、Ｓ３は、スイッチングコンバータ８００の「オン」フェーズの間、閉じられ、そのため、プッシュプル電流源３０１は選択的に、Ｃ７の底部プレートに電流をプッシュするか又はそこから電流をプルし得る。一方、Ｓ４は、スイッチングコンバータ８００の「オン」フェーズの間、開いている。これに対して、ＤＣＭ回路７０１がＣ７の底部プレートに電流を印加して「オフ」フェーズの間の二次接地信号のリンギングが減少し得るように、Ｓ４は、スイッチングコンバータ８００の「オフ」フェーズの間、閉じられる。また、Ｓ３は、スイッチングコンバータ８００の「オフフェーズ」の間、開いている。

幾つかの例において、Ｍ１のＰＷＭベースのスイッチング動作の間、プッシュプル電流源３０１及びコントローラ４０１は、本明細書で説明するように、二次接地ノード１１０に印加される電圧変化（例えば、図４の電圧変化４１４）を減少させるように動作する。また、Ｍ１のバーストモードスイッチング動作の間（スイッチングコンバータが周期的にオン及びオフされる場合）、ＤＣＭ回路７０１は、本明細書で説明するように二次接地信号のリンギングを減少させるように動作する。

図８Ｂは、幾つかの例における図８Ａのスイッチングコンバータに関連するタイミングチャート８２０である。タイミングチャート８２０において、異なるコンバータ動作の間の二次接地波形８２１が表されている。より具体的には、コンバータの「オン」フェーズの間、プッシュプル電流源３０１及びコントローラ４０１の動作により、二次接地電圧は固定電圧（図８Ｂでは約１０Ｖ）である。コンバータの「オフ」フェーズの間、ＤＣＭ回路７０１の動作によるバースト周波数電圧変化の最小化及び二次接地電圧ＤＣＭリンギングの減衰により、二次接地電圧は固定電圧のままになる。

図９Ａ及び図９Ｂは、幾つかの例における別のスイッチングコンバータ９００を示す概略図である。図９の例において、スイッチングコンバータ９００は、図１～図４のスイッチングコンバータ１００、２００、３００、及び４００について説明したものと同じ構成要素を多く含む。また、スイッチングコンバータ９００は、Ｃ７の底部プレートに結合される付加的なプッシュプル電流源９０１を含む。図９Ａ及び図９Ｂの例において、プッシュプル電流源９０１は、３つのトランジスタＭ５～Ｍ７を含む。図示のように、Ｍ５の第１の電流端子はＶＤＤノード３０５に結合され、Ｍ５の第２の電流端子は抵抗（Ｒ１２）の第１の端部に結合され、Ｍ５の制御端子は駆動回路９０２に結合される。Ｒ１２により、プッシュ動作の間の電流量が最大レベルに設定される。他の例において、Ｒ１２は、トランジスタ（例えば、図３ＡのＭ２Ｂ参照）で置換され、このトランジスタは、プッシュ動作の間の電流フローを最小レベルから最大レベルまで調整するために用いられ得る。

図９Ａ及び図９Ｂの例において、ドライバ回路９０２は、ノード３０５により提供されるＶＤＤによって電力供給される。動作において、ドライバ回路９０２は、ノード７０７に入力される制御信号（ＤＶＤＴ－＿ＢＵＲＳＴ＿１ＳＴＣＹＣ）に応答して、ＶＤＤに基づいて選択的に駆動信号をＭ５に提供する。図９Ａ及び図９Ｂの例において、ＤＶＤＴ－＿ＢＵＲＳＴ＿１ＳＴＣＹＣは、Ｍ１のドレイン電圧の最初のスイッチング遷移の間（スイッチングコンバータ９００のＰＷＭオンモードの開始時）にハイに向かうデジタル信号である。このスイッチング遷移は、ＰＷＭオンモードにおいてＭ１が最初にオンにされることによって生じる。

また、Ｍ６の第１の電流端子はＲ１２の第２の端部に結合され、Ｍ６の第２の電流端子はＭ７の第１の電流端子に結合され、Ｍ６の制御端子は制御ノード９０９に結合される。図示のように、Ｒ１２とＭ６の第１の電流端子との間のノード９１２は、Ｃ７の底部プレートに結合される。また、Ｍ７の第２の電流端子は一次接地ノード１０８に結合され、Ｍ７の制御端子はドライバ回路９０６に結合される。図９の例において、ドライバ回路９０６は、ノード３０５により提供されるＶＤＤによって電力供給される。動作において、ドライバ回路９０６は、ノード３０７に入力される制御信号（ＤＶＤＴ－＿ＢＵＲＳＴ＿ＬＡＳＴＣＹＣ）に応答して、ＶＤＤに基づいて選択的にＭ７に駆動信号を提供する。図９Ａ及び図９Ｂの例において、ＤＶＤＴ－＿ＢＵＲＳＴ＿ＬＡＳＴＣＹＣは、Ｍ１のドレイン電圧の最後のスイッチング遷移の間（スイッチングコンバータ９００のＰＷＭオンモードの終了時）にハイに向かうデジタル信号である。このスイッチング遷移は、ＰＷＭオンモードにおいてＭ１が最後にオフにされることによって生じる。

また、スイッチングコンバータ９００は、Ｃ７の底部プレートに結合されるプッシュプル電流源９０１のためのコントローラ９０８を含む。図示のように、コントローラ９０８は、積分器回路９１５に結合されるＳ＆Ｈ回路９１４を含む。より具体的には、Ｓ＆Ｈ回路９１４は、スイッチ（Ｓ５）及びコンデンサ（Ｃ１６）を含み、Ｓ５は、コントローラ９０８の入力ノード９０３とＣ１６の頂部プレートとの間に結合される。一方、Ｃ１６の底部プレートは一次接地ノード１０８に結合される。図９Ａ及び図９Ｂの例において、コントローラ９０８の入力ノード９０３は、Ｃ８及びＣ９を含む感知配列に結合される。Ｃ８及びＣ９により、ノード１１５におけるバースト周波数電圧変化に関連する感知信号４０２がＳ＆Ｈ回路９１４に提供される。幾つかの例において、Ｃ７は、スイッチングコンバータ９００の第１のＹ定格コンデンサであり、Ｃ８は第２のＹ定格コンデンサである。

Ｓ＆Ｈ回路９１５の出力は積分器回路９１５に提供される。図示のように、積分器回路９１５は、演算増幅器９１６の正入力（＋）ノードにおける抵抗（Ｒ１４）及びコンデンサ（Ｃ１７）を含む。より具体的には、Ｒ１４は、Ｓ＆Ｈ回路９１４の出力と演算増幅器９１６の＋ノードとの間にある。また、Ｃ１７は、演算増幅器９１６の＋ノードと一次接地ノード１０８との間にある。積分器回路９１５は、演算増幅器９１６の負入力（－）ノードにおける抵抗（Ｒ１３）も含む。図９Ａ及び図９Ｂの例において、積分器回路９１５は、演算増幅器９１６の出力と演算増幅器９１６の－ノードとの間にコンデンサ（Ｃ１８）を備えたフィードバックループ９１８も含む。積分器回路９１５の出力は、Ｍ６のための制御端子において制御ノード９０９に結合される。

Ｍ１のスイッチング動作の間、Ｔ２の第１の巻線における電圧変化により、ノード１１５において電圧変化が生じる。Ｃ５及びＣ６により、Ｍ１のスイッチング動作及び関連する電圧変化が、ＬＩＳＮ抵抗Ｒ１とＲ２の両端で測定されるＥＭＩの一因となる。Ｃ７～Ｃ９、プッシュプル電流源３０１、及びコントローラ４０１により、ＰＷＭ動作の間のノード１１５における電圧変化が減少する。Ｃ７～Ｃ９、プッシュプル電流源９０１、及びコントローラ９０８により、バーストモード動作の間、ノード１１５におけるバースト周波数電圧変化が減少する。一例において、ノード１１５における電圧変化は、感知信号４０２によって示されるようにノード１１５においてバースト周波数電圧変化が存在するとき、コントローラ９０８がプッシュプル電流源９０１にＣ７の底部プレートから電流をプルするよう指示した結果である。幾つかの例において、コントローラ９０８及びプッシュプル電流源９０１の動作により、二次接地バースト周波数電圧の変化がゼロになる。

スイッチングコンバータ４００、６００、８００、及び９００（図４、図６Ａ、図８Ａ－１、図８Ａ－２、図９Ａ、図９Ｂ参照）によれば、第１のＹ定格コンデンサノード（例えば、Ｃ７の底部プレート）を備えたスイッチングコンバータ回路が、第１のＹ定格コンデンサノードに結合されるプッシュプル電流源（例えば、図４、図６Ａ、図８Ａ－２、図９Ｂのプッシュプル電流源３０１）と共に表される。スイッチングコンバータ回路は、プッシュプル電流源に結合されるコントローラ（例えば、図４、図６Ａ、図８Ａ－２、図９Ｂのコントローラ４１０）も含む。幾つかの例において、コントローラは、（Ｃ８の底部プレートにおける）第２のＹ定格コンデンサノードに結合されるサンプル・ホールド回路（例えば、サンプル・ホールド回路４０４）を含む。コントローラは、サンプル・ホールド回路に結合される積分器回路（例えば、積分器回路４０５）も含む。

幾つかの例において、サンプル・ホールド回路は第１のサンプル・ホールド回路であり、積分器回路は第１の積分器回路であり、スイッチングコンバータ回路は第２のＹ定格コンデンサノードに結合されるＤＣＭ回路（例えば、図８Ａ－２のＤＣＭ回路７０１）をさらに含む。ＤＣＭ回路は、第２のサンプル・ホールド回路（例えば、図８Ａ－２のサンプル・ホールド回路７１４）と、サンプル・ホールド回路に結合される第２の積分器回路（例えば、図８Ａ－２の積分器回路７１５）とを含む。ＤＣＭ回路は、第２の積分器回路に結合される増幅器（例えば、図８Ａ－２の増幅器７２０）も含み、この増幅器は、スイッチ（例えば、図８Ａ－２のＳ４）を介して第１のＹ定格コンデンサノードに結合される。幾つかの例において、スイッチは第１のスイッチであり、スイッチングコンバータ回路は、プッシュプル電流源と第１のＹ定格コンデンサノードの間の第２のスイッチ（例えば、図８Ａ－２のＳ３）を含む。スイッチングコンバータのＰＷＭオンモードの間、第２のスイッチは閉じ、第１のスイッチは開く。スイッチングコンバータのＰＷＭオフモードの間、第２のスイッチは開き、第１のスイッチは閉じる。

幾つかの例において、プッシュプル電流源は第１のプッシュプル電流源であり、スイッチングコンバータ回路はさらに、第２のＹ定格コンデンサノードに結合される第２のプッシュプル電流源（例えば、図９Ｂのプッシュプル電流源９０８）を含む。第１のプッシュプル電流源は、スイッチングコンバータ回路のＰＷＭオンモードの間動作するように構成され、第２のプッシュプル電流源は、スイッチングコンバータのバーストモードの最初と最後のスイッチングサイクルの間動作するように構成される。

幾つかの例において、集積回路が、第１のＹ定格コンデンサノード（例えば、Ｃ７の底部プレート）及び第２のＹ定格コンデンサノード（Ｃ８の底部プレート）を含む。集積回路はさらに、第１のＹ定格コンデンサノードに結合されるプッシュプル電流源（例えば、図４、図６Ａ、図８Ａ－２、図９Ｂのプッシュプル電流源３０１）を含む。集積回路はさらに、プッシュプル電流源に結合されるコントローラ（例えば、図４、図６Ａ、図８Ａ－２、図９Ｂのコントローラ４１０）を含み、コントローラは、第２のＹ定格コンデンサノードにおける電圧変化を監視し、選択的に、第１のＹ定格コンデンサノードに電流をプッシュするか、又はそこから電流をプルするように構成される。幾つかの例において、コントローラは、第２のＹ定格コンデンサノードに結合されるサンプル・ホールド回路（例えば、図４のサンプル・ホールド回路４０４）を含む。コントローラはさらに、サンプル・ホールド回路に結合される積分器回路（例えば、積分器回路４０５）を含む。

また、集積回路のプッシュプル電流源は、入力電圧源（ＶＤＤ）に結合される第１の電流端子と、抵抗（例えば、図９ＢのＲ１２）を介して第１のＹ定格コンデンサノードに結合される第２の電流端子とを有するプッシュトランジスタ（例えば、図４、図６Ａ、図８Ａ－２のＭ２Ａ）又はプッシュ調整トランジスタ（例えば、図４、図６Ａ、図８Ａ－２のＭ２Ｂ）、及び、第１のドライバ回路（例えば、図３Ａ、図３Ｂ、図４、図６Ａ、図８Ａ－２、及び図９Ｂのドライバ回路３０２）に結合される制御端子を含む。プッシュプル電流源はさらに、第１の電流端子、第２の電流端子、及び制御端子を有するプルトランジスタ（例えば、図３Ａ、図３Ｂ、図４、図６Ａ、図８Ａ－２、及び図９ＢのＭ４）を含み、プルトランジスタの第２の電流端子は接地ノードに結合される。プッシュプル電流源はさらに、第１の電流端子、第２の電流端子、及び制御端子を有する制御トランジスタ（例えば、図３Ａ、図３Ｂ、図４、図６Ａ、図８Ａ－２、及び図９ＢのＭ３）を含む。制御トランジスタの第１の電流端子は、抵抗（例えば、図９ＢのＲ１２）の一端に、又は、プッシュ調整トランジスタ（例えば、図４、図６Ａ、及び図８Ａ－２のＭ２Ｂ）の第２の電流端子に結合される。制御トランジスタの第２の電流端子は、プルトランジスタの第１の電流端子に結合される。また、制御トランジスタの制御端子は感知コントローラに結合される。

幾つかの例において、サンプル・ホールド回路（例えば、図４のサンプル・ホールド回路４０４）は第１のサンプル・ホールド回路であり、積分器回路（例えば、積分器回路４０５）は第１の積分器回路である。このような例において、集積回路は、第２のＹ定格コンデンサノードに結合されるＤＣＭ回路（例えば、図８Ａ－２のＤＣＭ回路７０１）も含む。ＤＣＭ回路は、第２のサンプル・ホールド回路（例えば、図８Ａ－２のサンプル・ホールド回路７１４）と、第２のサンプル・ホールド回路に結合される第２の積分器回路（例えば、図８Ａ－２の積分器回路７１５）とを含む。ＤＣＭ回路はさらに、第２の積分器回路に結合される増幅器（例えば、図８Ａ－２の増幅器７２０）を含み、この増幅器は、スイッチ（例えば、図８Ａ－２のＳ４）を介して第１のＹ定格コンデンサノードに結合される。幾つかの例において、スイッチは第１のスイッチであり、集積回路は、プッシュプル電流源と第１のＹ定格コンデンサノードとの間に第２のスイッチ（例えば、図８Ａ－２のＳ３）も含む。スイッチングコンバータのＰＷＭオンモードの間、第２のスイッチは閉じ、第１のスイッチは開く。スイッチングコンバータのＰＷＭオフモードの間、第２のスイッチは開き、第１のスイッチは閉じる。

また、幾つかの例において、プッシュプル電流源（例えば、図４、図６Ａ、図８Ａ－２、図９Ｂのプッシュプル電流源３０１）は第１のプッシュプル電流源であり、集積回路はさらに、第２のＹ定格コンデンサノードに結合される第２のプッシュプル電流源（例えば、図９Ｂのプッシュプル電流源９０８）を含み、第１のプッシュプル電流源は、スイッチングコンバータのＰＷＭオンモードの間動作するように構成される。また、第２のプッシュプル電流源は、スイッチングコンバータのＰＷＭオフモードの間動作するように構成される。

「結合」という用語は、本明細書全体にわたって用いられる。この用語は、本明細書の説明と矛盾しない機能的関係を可能にする、接続、通信、又は信号経路を包含し得る。例えば、デバイスＡが、或る動作を実施するためにデバイスＢを制御するための信号を生成する場合、第１の例においてデバイスＡがデバイスＢに結合され、或いは、第２の例において、デバイスＡは、介在する構成要素Ｃを介してデバイスＢに結合される。第２の例は、介在する構成要素Ｃが、デバイスＡによって生成された制御信号を介してデバイスＢがデバイスＡによって制御されるようにデバイスＡとデバイスＢとの間の機能的関係を実質的に変更させない場合である。

特許請求の範囲内で、説明した実施形態における改変が可能であり、他の実施形態が可能である。

Claims

システムであって、
電圧供給入力と、
前記電圧供給入力に結合されるスイッチングコンバータであって、
前記電圧供給入力に結合される１次コイルと第１の端部と第２の端部とを有する２次コイルとを有するトランスと、
頂部プレートと底部プレートとを有する第１のＹ定格コンデンサであって、前記頂部プレートが前記２次コイルの第１の端部に結合される、前記第１のＹ定格コンデンサと、
頂部プレートと底部プレートとを有する第２のＹ定格コンデンサであって、前記頂部プレートが前記２次コイルの第１の端部に結合される、前記第２のＹ定格コンデンサと、
前記第１のＹ定格コンデンサの底部プレートに結合される第１のプッシュプル電流源と、
前記第１のプッシュプル電流源に結合されるコントローラであって、前記第２のＹ定格コンデンサの底部プレートに結合されるサンプル・ホールド回路を含む、前記コントローラと、
を含む、前記スイッチングコンバータと、
を含む、システム。
請求項１に記載のシステムであって、
前記コントローラが、前記サンプル・ホールド回路に結合される積分器回路を更に含む、システム。
請求項１に記載のシステムであって、
前記第２のＹ定格コンデンサの底部プレートに結合される不連続伝導モード（ＤＣＭ）回路であって、
前記サンプル・ホールド回路に結合される積分器回路と、
前記積分器回路に結合され、第１のスイッチを介して前記第１のＹ定格コンデンサの底部プレートに結合される増幅器と、
を含む、前記ＤＣＭ回路を更に含む、システム。
請求項３に記載のシステムであって、
前記第１のプッシュプル電流源と前記第１のＹ定格コンデンサの底部プレートの間の第２のスイッチを更に含み、
前記スイッチングコンバータのパルス幅変調（ＰＷＭ）オンモードの間に前記第２のスイッチが閉じて前記第１のスイッチが開き、
前記スイッチングコンバータのＰＷＭオフモードの間に前記第２のスイッチが開いて前記第１のスイッチが閉じる、システム。
請求項１に記載のシステムであって、
前記第２のＹ定格コンデンサの底部プレートに結合される第２のプッシュプル電流源を更に含み、
記第１のプッシュプル電流源が、前記スイッチングコンバータのパルス幅変調（ＰＷＭ）オンモードの間に動作するように構成され、
前記第２のプッシュプル電流源が、前記スイッチングコンバータのバーストモードの最初と最後のスイッチングサイクルの間に動作するように構成される、システム。
請求項１に記載のシステムであって、
前記トランスに結合される不連続伝導モード（ＤＣＭ）クランプを更に含む、システム。
スイッチングコンバータ回路であって、
第１のＹ定格コンデンサノードと、
第２のＹ定格コンデンサノードと、
前記第１のＹ定格コンデンサノードに結合される第１のプッシュプル電流源と、
前記第１のプッシュプル電流源に結合されるコントローラであって、
前記第２のＹ定格コンデンサノードに結合される第１のサンプル・ホールド回路と、
前記第１のサンプル・ホールド回路に結合される第１の積分器回路と、
を含む、前記コントローラと、
を含む、スイッチングコンバータ回路。
請求項７に記載のスイッチングコンバータ回路であって、
前記第２のＹ定格コンデンサノードに結合される不連続伝導モード（ＤＣＭ）回路であって、
第２のサンプル・ホールド回路と、
前記第２のサンプル・ホールド回路に結合される第２の積分器回路と、
前記第２の積分器回路に結合され、第１のスイッチを介して前記第１のＹ定格コンデンサノードに結合される増幅器と、
を含む、前記ＤＣＭ回路を更に含む、スイッチングコンバータ回路。
請求項８に記載のスイッチングコンバータ回路であって、
前記第１のプッシュプル電流源と前記第１のＹ定格コンデンサノードの間の第２のスイッチを更に含み、
前記スイッチングコンバータ回路のパルス幅変調（ＰＷＭ）オンモードの間に前記第２のスイッチが閉じて前記第１のスイッチが開き、
前記スイッチングコンバータ回路のＰＷＭオフモードの間に前記第２のスイッチが開いて前記第１のスイッチが閉じる、スイッチングコンバータ回路。
請求項７に記載のスイッチングコンバータ回路であって、
前記第２のＹ定格コンデンサノードに結合される第２のプッシュプル電流源を更に含み、
前記第１のプッシュプル電流源が、前記スイッチングコンバータ回路のパルス幅変調（ＰＷＭ）オンモードの間に動作するように構成され、
前記第２のプッシュプル電流源が、前記スイッチングコンバータ回路のバーストモードの最初と最後のスイッチングサイクルの間に動作するように構成される、スイッチングコンバータ回路。
請求項７に記載のスイッチングコンバータ回路であって、
１次コイルと２次コイルとを有するトランスであって、前記２次コイルが前記第１のＹ定格コンデンサノードに結合される第１の端部を有する、前記トランスと、
前記トランスに結合される不連続伝導モード（ＤＣＭ）クランプと、
を更に含む、スイッチングコンバータ回路。
請求項７に記載のスイッチングコンバータ回路であって、
前記第１のＹ定格コンデンサノードと前記第２のＹ定格コンデンサノードと前記第１のプッシュプル電流源と前記コントローラとが、集積回路の構成要素である、スイッチングコンバータ回路。
請求項１２に記載のスイッチングコンバータ回路であって、
１次コイルと２次コイルとを有するトランスであって、前記２次コイルが前記第１のＹ定格コンデンサノードに結合される第１の端部を有する、前記トランスと、
前記２次コイルの第１の端部に結合される頂部プレートと前記第１のＹ定格コンデンサノードに結合される底部プレートとを有する第１のＹ定格コンデンサと、
前記２次コイルの第１の端部に結合される頂部プレートと前記コントローラに結合される底部プレートとを有する第２のＹ定格コンデンサと、
を更に含む、スイッチングコンバータ回路。
集積回路であって、
第１のＹ定格コンデンサノードと、
第２のＹ定格コンデンサノードと、
前記第１のＹ定格コンデンサノードに結合される第１のプッシュプル電流源と、
前記第１のプッシュプル電流源に結合されるコントローラであって、前記第２のＹ定格コンデンサノードにおける電圧変化を監視し、選択的に前記第１のＹ定格コンデンサノードに電流をプッシュするか又は前記第１のＹ定格コンデンサノードから電流をプルする、ように構成され、
前記第２のＹ定格コンデンサノードに結合される第１のサンプル・ホールド回路と、
前記第１のサンプル・ホールド回路に結合される積分器回路と、
を含む、前記コントローラと、
を含む、集積回路。
請求項１４に記載の集積回路であって、
前記第１のプッシュプル電流源が、
入力電圧供給に結合される第１の電流端子と、抵抗を介して前記第１のＹ定格コンデンサノードに結合される第２の電流端子と、第１のドライバ回路に結合される制御端子とを有するプッシュトランジスタと、
第１の電流端子と、接地ノードに結合される第２の電流端子と、制御端子とを有するプルトランジスタと、
前記抵抗の一端に結合される第１の電流端子と、前記プルトランジスタの前記第１の電流端子に結合される第２の電流端子と、前記コントローラに結合される制御端子とを有する制御トランジスタと、
を含む、集積回路。
請求項１４に記載の集積回路であって、
前記第２のＹ定格コンデンサノードに結合される不連続伝導モード（ＤＣＭ）回路であって、
第２のサンプル・ホールド回路と、
前記第２のサンプル・ホールド回路に結合される第２の積分器回路と、
前記第２の積分器回路に結合され、第１のスイッチを介して前記第１のＹ定格コンデンサノードに結合される増幅器と、
を含む、前記ＤＣＭ回路を更に含む、集積回路。
請求項１６に記載の集積回路であって、
前記プッシュプル電流源と前記第１のＹ定格コンデンサノードの間に第２のスイッチを更に含み、
スイッチングコンバータのパルス幅変調（ＰＷＭ）オンモードの間に前記第２のスイッチが閉じて前記第１のスイッチが開き、
前記スイッチングコンバータのＰＷＭオフモードの間に前記第２のスイッチが開いて前記第１のスイッチが閉じる、集積回路。
請求項１４に記載の集積回路であって、
前記第２のＹ定格コンデンサノードに結合される第２のプッシュプル電流源を更に含み、
前記第１のプッシュプル電流源が、スイッチングコンバータのパルス幅変調（ＰＷＭ）オンモードの間に動作するように構成され、
前記第２のプッシュプル電流源が、前記スイッチングコンバータのＰＷＭオフの間に動作するように構成される、集積回路。