JP7629340B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関する。

例えば、半導体チップ等の実装部品を配線基板に実装する場合には、配線基板の最表層がソルダーレジストと呼ばれる絶縁材料によって半田の付着や汚染等から保護されることになる。この場合、実装部品との接続に必要なパッドを形成するために、ソルダーレジストの下層に形成された配線層を露出させるための開口部が形成されることになる。

図１２は、従来の配線基板１００の一例及び認識マーク１０３の一例を示す概略平面図である。図１２に示す配線基板１００には、半導体チップを搭載するためのチップ実装領域１０１と、チップ実装領域１０１内の複数のパッド１０２とを有する。また、チップ実装領域１０１の周辺には、半導体チップをチップ実装領域１０１に搭載する際の位置決めに使用する認識マーク（アライメントマーク）１０３が形成されている。認識マーク１０３は、絶縁層１０５上に形成されたソルダーレジスト層１０４に平面形状が円形状の開口部１０４Ａを形成し、開口部１０４Ａから露出される配線パターンで形成されることになる。

認識マーク１０３は、平面形状が円部分１０３Ａと直線部分１０３Ｂとを含む配線パターンで形成されることになる。そして、配線基板１００のチップ実装領域１０１の対角線上のチップ実装領域１０１周辺に２箇所の認識マーク１０３が形成されることになる。

配線基板１００上のチップ実装領域１０１に半導体チップを搭載する搭載装置では、チップ実装領域１０１周辺の２箇所の認識マーク１０３を識別し、識別した２箇所の認識マーク１０３の位置を基準にしてチップ実装領域１０１の位置を識別する。更に、搭載装置は、認識したチップ実装領域１０１上に半導体チップを搭載する。その結果、認識マーク１０３を識別して半導体チップをチップ実装領域１０１に正確に配置できる。

特開平６－１７７４９２号公報 特開２００７－２５８３７４号公報 特開２０１２－７４４４３号公報

図１３は、従来の認識マーク１０３の境界点Ｙの認識動作の一例を示す説明図である。搭載装置は、配線基板１００上から認識マーク１０３を識別し、ソルダーレジスト層１０４の開口部１０４Ａにある認識マーク１０３の円部分１０３Ａ及び直線部分１０３Ｂ（配線パターン）と下層の絶縁層１０５との間の複数の境界点Ｙを識別する。そして、搭載装置は、図１３に示すように、識別された複数の境界点Ｙに基づき、仮想円を算出し、仮想円の中心を認識マーク１０３の中心として算出することになる。搭載装置は、チップ実装領域１０１周辺で算出した２箇所の認識マーク１０３の中心に基づき、チップ実装領域１０１の位置を識別することになる。しかしながら、認識マーク１０３が円部分１０３Ａ及び直線部分１０３Ｂの配線パターンを用いて仮想円を算出することになるため、正確な認識マーク１０３の中心を算出するものではない。

図１４は、従来の認識マーク１０３の認識動作の課題の一例を示す説明図である。搭載装置は、ソルダーレジスト層１０４の開口部１０４Ａの位置がズレると、開口部１０４Ａ内の認識マーク１０３の円部分１０３Ａ及び直線部分１０３Ｂの配線パターンの一部がソルダーレジスト層１０４に隠れることになる。その結果、搭載装置では、認識マーク１０３の配線パターンの一部が識別できなくなるため、認識マーク１０３の識別精度が低下してしまう。しかも、認識マーク１０３の直線部分１０３Ｂがソルダーレジスト層１０４に隠れて認識マーク１０３の円部分１０３Ａの配線パターンしか露出していないような場合がある。この場合、搭載装置は、露出している認識マーク１０３の円部分１０３Ａがパッド１０２と同一サイズの円形状であるため、認識マーク１０３をパッド１０２と誤認識してしまうおそれがある。

また、認識マーク１０３を形成する開口部１０４Ａを円形状ではなく、四角形や三角形にすることも考えられる。図１５Ａは、従来の開口部１０４Ｂの一例を示す概略平面図、図１５Ｂは、従来の開口部１０４Ｃの一例を示す概略平面図である。開口部１０４Ｂ及び１０４Ｃは、円形状に比較して開口サイズを大きくする必要があるが、開口サイズを小さくした場合、鋭角な開口を形成するのは難しくなる。その結果、開口部１０４Ｂ及び１０４Ｃの直線部分Ｘ１とエッジのラウンドしている部分Ｘ２の寸法比率が安定しないため、開口部１０４Ａとしては適さない。

開示の技術は、かかる点に鑑みてなされたものであって、認識性に優れた認識マークを提供できる配線基板、半導体装置及び配線基板の製造方法を提供することを目的とする。

本願が開示する配線基板は、１つの態様において、配線と、前記配線を覆う絶縁層とを有する。前記配線は、平面形状が所定形状の認識マークとなるように形成された第１の配線を有する。前記絶縁層は、前記第１の配線の上面を全て露出させるように当該絶縁層の厚さ方向に貫通する、平面形状が異形状の貫通孔を有する。前記貫通孔は、前記第１の配線の上面を全て露出させるように前記絶縁層を前記厚さ方向に貫通する、平面形状が所定形状の第１の貫通孔と、前記第１の貫通孔の内壁面の一部となる前記絶縁層を前記厚さ方向に貫通する第２の貫通孔と、を有する。

本願が開示する配線基板の１つの態様によれば、認識マークの上面を全て露出させるように形成した異形状の貫通孔を使用することで、認識性に優れた認識マークを提供できる。

図１は、本実施例の半導体装置及び認識マークの一例を示す概略平面図である。 図２は、本実施例の配線基板及び認識マークの一例を示す概略平面図である。 図３は、図１に示す半導体装置のＡ－Ａ線概略断面図である。 図４は、認識マークの一例を示す平面図及びＢ－Ｂ線概略断面図である。 図５は、認識マークの境界点の認識動作の一例を示す説明図である。 図６は、半導体装置の製造工程の手順の一例を示すフローチャートである。 図７Ａは、第１の配線層形成工程の一例を示す説明図である。 図７Ｂは、絶縁層形成工程の一例を示す説明図である。 図７Ｃは、第１の開口形成工程の一例を示す説明図である。 図７Ｄは、シード層形成工程の一例を示す説明図である。 図８Ａは、第２の配線層形成工程の一例を示す説明図である。 図８Ｂは、パターン除去工程の一例を示す説明図である。 図８Ｃは、ソルダーレジスト層形成工程の一例を示す説明図である。 図９Ａは、第２の開口形成工程の一例を示す説明図である。 図９Ｂは、部品搭載工程の一例を示す説明図である。 図９Ｃは、完成品の半導体装置の一例を示す説明図である。 図１０は、複数の配線基板の一例を示す概略平面図である。 図１１Ａは、認識マーク及び貫通孔の一例を示す概略平面図である。 図１１Ｂは、認識マーク及び貫通孔の一例を示す概略平面図である。 図１１Ｃは、認識マーク及び貫通孔の一例を示す概略平面図である。 図１１Ｄは、認識マーク及び貫通孔の一例を示す概略平面図である。 図１２は、従来の配線基板及び認識マークの一例を示す概略平面図である。 図１３は、従来の認識マークの境界点の認識動作の一例を示す説明図である。 図１４は、従来の認識マークの認識動作の課題の一例を示す説明図である。 図１５Ａは、従来の開口部の一例を示す概略平面図である。 図１５Ｂは、従来の開口部の一例を示す概略平面図である。

以下、本願が開示する配線基板、半導体装置及び配線基板の製造方法の実施の形態について、図面を参照して詳細に説明する。尚、この実施の形態により本発明が限定されるものではない。

図１は、本実施例の半導体装置１及び認識マーク２２の一例を示す概略平面図、図２は、本実施例の配線基板２及び認識マーク２２の一例を示す概略平面図、図３は、図２に示す半導体装置１のＡ－Ａ線概略断面図である。

図１及び図３に示す半導体装置１は、配線基板２と、半導体チップ３と、アンダーフィル樹脂４とを有する。図３に示す配線基板２は、基板本体１０と、最上層の配線（配線）である配線パターン２０Ａ（２０）と、最下層の配線である配線パターン２０Ｂ（２０）と、最上層のソルダーレジスト層３０Ａ（３０）と、最下層のソルダーレジスト層３０Ｂ（３０）とを有する。尚、配線基板２に実装される半導体チップ３は、その回路形成面にマトリクス状に配設された複数のバンプ３Ａを備えている。ソルダーレジスト層３０Ａは、最上層の配線である配線パターン２０Ａを覆う絶縁層である。以下においては、図３に示すように、ソルダーレジスト層３０Ａが最上層であり、ソルダーレジスト層３０Ｂが最下層であるものとして説明するが、配線基板２は、例えば、上下反転して用いられても良く、任意の姿勢で用いられて良い。

図３に示す基板本体１０は、コア基板１１と、複数の絶縁層１２（１２Ａ，１２Ｂ）と、複数の絶縁層１２に形成された配線１３（１３Ａ，１３Ｂ）及びビア１４（１４Ａ，１４Ｂ）等とを有する。基板本体１０に設けられた配線１３及びビア１４は、配線パターン２０Ａ及び２０Ｂを電気的に接続している。尚、配線１３やビア１４の材料としては、例えば、銅（Ｃｕ）を用いることができる。また、絶縁層１２の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂の絶縁樹脂を用いることができる。

配線パターン２０Ａは、基板本体１０のチップ実装面側（図３において上面側）に設けられ、配線パターン２０Ａ１と、配線パターン２０Ａ２とを有する。配線パターン２０Ａ１は、半導体チップ３のバンプ３Ａが接続されるパッド２１Ａとなる第２の配線である。配線パターン２０Ａ１の平面形状は、例えば、円形状である。

配線パターン２０Ａ２は、その上面の全てがソルダーレジスト層３０Ａから露出されることで認識マーク２２となる第１の配線である。また、配線パターン２０Ａ２の平面形状は、図１に示すように、例えば、円形状である。配線パターン２０Ａ内の配線パターン２０Ａ１及び配線パターン２０Ａ２は、同じ厚さで形成されている。配線パターン２０Ａの材料、すなわちパッド２１Ａ及び認識マーク２２の材料としては、例えば、銅を用いることができる。尚、配線パターン２０Ａは、銅層の表面に所要のめっき（例えば、ニッケルめっきや金めっき等）を施して形成するようにしてもよい。

配線パターン２０Ｂは、図３に示すように、基板本体１０のチップ実装面と反対側（図３において下面側）に設けられている。配線パターン２０Ｂは、パッド２１Ｂとなる。尚、配線パターン２０Ｂの材料としては、例えば、銅を用いることができる。

ソルダーレジスト層３０Ａは、配線パターン２０Ａを覆うように基板本体１０のチップ実装面側に設けられている。ソルダーレジスト層３０Ａの材料としては、例えば、エポキシ樹脂等の絶縁性の非感光性樹脂を用いることができる。ソルダーレジスト層３０Ａには、配線パターン２０Ａ１であるパッド２１Ａの一部を露出させるための複数の開口部３１Ａが形成されると共に、配線パターン２０Ａ２である認識マーク２２の上面の全てを露出させるための貫通孔３２が形成されている。

ここで、開口部３１Ａについて説明する。まず、半導体チップ３のバンプ３Ａがマトリクス状に配設されているため、その配設形態に応じてパッド２１Ａも配線基板２のチップ実装領域ＣＡにマトリクス状に配列されている（図２参照）。このため、ソルダーレジスト層３０Ａ内のチップ実装領域ＣＡには、複数の開口部３１Ａがマトリクス状に形成されていることになる。また、各開口部３１Ａの平面形状は、配線パターン２０Ａ１のパッド２１Ａと同様に、円形状である。さらに言うと、各開口部３１Ａの平面形状は、パッド２１Ａの一部を露出させるように、パッド２１Ａの平面形状よりも小さく形成されている。そして、このような開口部３１Ａによって、配線パターン２０Ａ１の一部がパッド２１Ａとしてソルダーレジスト層３０Ａから露出されている。

次に、貫通孔３２について説明する。図４は、認識マーク２２の一例を示す平面図及びＢ－Ｂ線概略断面図である。認識マーク２２及びソルダーレジスト層３０Ａは、絶縁層１２Ａ（１２）上に形成されている。まず、認識マーク２２の平面形状は、例えば、円形状である。そして、貫通孔３２は、配線パターン２０Ａ２の上面の全てを露出させるように、その平面形状の口径が配線パターン２０Ａ２の平面形状の直径よりも大きく形成されている。具体的には、貫通孔３２の平面形状の開口面積は認識マーク２２の平面面積よりも大きく、貫通孔３２の平面形状は異形状である。尚、配線パターン２０Ａ２は、例えば、フォトリソグラフィ法等によって平面円形状に容易に形成できる。

また、貫通孔３２の内側壁面は、認識マーク２２の側壁面と離間するソルダーレジスト層３０Ａによって形成されている。換言すると、認識マーク２２の周囲はソルダーレジスト層３０Ａと離間した状態である。そして、貫通孔３２は、第１の貫通孔３２Ａと、第２の貫通孔３２Ｂとを有する。第１の貫通孔３２Ａは、認識マーク２２の上面を全て露出させるようにソルダーレジスト層３０Ａの厚さ方向に当該ソルダーレジスト層３０Ａを貫通する平面形状が円形状の貫通孔である。第２の貫通孔３２Ｂは、第１の貫通孔３２Ａの内側壁面の一部のソルダーレジスト層３０Ａをソルダーレジスト層３０Ａの厚さ方向に貫通する、平面形状が半円形状の貫通孔である。そして、円形状の第１の貫通孔３２Ａと半円形状の第２の貫通孔３２Ｂとで平面形状が異形状の貫通孔３２が形成されることになる。貫通孔３２の平面形状は、言い換えると、円形状の第１の貫通孔３２Ａの内側壁面の一部にザグリ部として第２の貫通孔３２Ｂを設けた形状であり、第１の貫通孔３２Ａと第２の貫通孔３２Ｂとは繋がって形成されている。更に、貫通孔３２の内、第１の貫通孔３２Ａ内に円形状の認識マーク２２が形成されることになる。

また、パッド２１Ｂは、図３に示すように、基板本体１０の下面側に形成されたソルダーレジスト層３０Ｂの開口部３１Ｂから配線パターン２０Ｂの一部が露出されることで形成されることになる。

半導体チップ３は、このように構成された配線基板２上のチップ実装領域ＣＡにフリップチップ接合される。すなわち、半導体チップ３は、回路形成面に配設されたバンプ３Ａを介して、チップ実装領域ＣＡ内のパッド２１Ａと電気的に接続されることになる。尚、ソルダーレジスト層３０Ａの開口部３１Ａ内のパッド２１Ａ上に半導体チップ３のバンプ３Ａを搭載した後、加熱により半田を１回溶融してソルダーレジスト層３０Ａの開口部３１Ａは半田で満たされた状態である。

更に、アンダーフィル樹脂４は、配線基板２と半導体チップ３との隙間を充填するように設けられている。このアンダーフィル樹脂４は、バンプ３Ａとパッド２１Ａとの接続部分の接続強度を向上させると共に、配線パターン２０Ａ１の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン２０Ａ１の信頼性の低下を防ぐための樹脂である。なお、アンダーフィル樹脂４の材料としては、例えば、エポキシ樹脂を用いることができる。

図５は、認識マーク２２の境界点Ｙの認識動作の一例を示す説明図である。図示しない搭載装置は、例えば、一定強度の光を配線基板２上の認識マーク２２やソルダーレジスト層３０Ａ等の表面に照射し、その反射光の強度に応じて異形状の貫通孔３２を認識する。更に、搭載装置は、異形状の貫通孔３２を認識した後、貫通孔３２内の認識マーク２２と絶縁層１２Ａとの間の複数の境界点Ｙを認識する。したがって、貫通孔３２内の認識マーク２２の輪郭（形状）が認識し易くなる。

次に、このように構成された半導体装置１の製造方法について説明する。図６は、半導体装置１の製造工程の手順の一例を示すフローチャートである。図６において半導体装置１の製造工程としては、コア基板１１に配線１３（１３Ａ，１３Ｂ）を形成する第１の配線層形成工程を実行する（ステップＳ１１）。製造工程としては、第１の配線層形成工程を実行した後、コア基板１１に絶縁層１２（１２Ａ，１２Ｂ）を形成する絶縁層形成工程を実行する（ステップＳ１２）。

更に、製造工程としては、絶縁層形成工程を実行した後、絶縁層１２（１２Ａ、１２Ｂ）上に開口部１２Ａ１及び１２Ｂ１を形成する第１の開口形成工程を実行する（ステップＳ１３）。製造工程としては、第１の開口形成工程を実行した後、絶縁層１２（１２Ａ、１２Ｂ）上にシード層Ｓ１（Ｓ２）を形成するシード層形成工程を実行する（ステップＳ１４）。

更に、製造工程としては、シード層形成工程を実行した後、シード層Ｓ１上に配線パターン２０（２０Ａ、２０Ｂ）を形成するためのメッキレジストパターンを形成する。更に、製造工程としては、メッキレジストパターンを形成した後、配線パターン２０を成す電解メッキ層を形成する第２の配線層形成工程を実行する（ステップＳ１５）。製造工程としては、第２の配線層形成工程を実行した後、シード層Ｓ１上に形成したメッキレジストパターンを除去するパターン除去工程を実行する（ステップＳ１６）。

更に、製造工程としては、パターン除去工程を実行した後、絶縁層１２上の不要なシード層Ｓ１（Ｓ２）を除去するシード層除去工程を実行する（ステップＳ１７）。更に、製造工程としては、シード層除去工程を実行した後、絶縁層１２上に配線パターン２０表面を覆うようにソルダーレジスト層３０（３０Ａ、３０Ｂ）を形成するソルダーレジスト層形成工程を実行する（ステップＳ１８）。更に、製造工程としては、ソルダーレジスト層形成工程を実行した後、ソルダーレジスト層３０上に開口部３１Ａ（３１Ｂ）及び貫通孔３２を形成する第２の開口形成工程を実行する（ステップＳ１９）。

製造工程としては、第２の開口形成工程を実行した後、搭載装置を使用してチップ実装領域ＣＡ周辺の認識マーク２２を識別して、半導体チップ３をチップ実装領域ＣＡの位置、例えば、認識マーク間中央を識別する。そして、識別したチップ実装領域ＣＡの位置に基づき、チップ実装領域ＣＡに半導体チップ３を搭載する部品搭載工程を実行する（ステップＳ２０）。そして、半導体装置１が完成することになる。

そこで、半導体装置１の製造方法について詳細に説明する。図７Ａは、第１の配線層形成工程の一例を示す説明図である。図７Ａに示すコア基板１１は、例えば、銅張積層板（Copper Clad Laminated：ＣＣＬ）にスルーホール１１Ａを形成し、スルーホール１１Ａの側面にめっきを施すことで両面を導通させる。更に、コア基板１１は、サブトラクティブ法により配線１３Ａ，１３Ｂを形成することによって製造される。

図７Ｂは、絶縁層形成工程の一例を示す説明図である。コア基板１１の両面側に、図７Ｂに示すように絶縁層１２Ａ，１２Ｂを形成する。次に、図７Ｃは、第１の開口形成工程の一例を示す説明図である。図７Ｃに示すように、配線１３Ａ，１３Ｂの端部が露出されるように、絶縁層１２Ａ，１２Ｂの所定箇所にそれぞれ開口部１２Ａ１，１２Ｂ１を、例えば、レーザによって形成する。

図７Ｄは、シード層形成工程の一例を示す説明図である。デスミア処理後、図７Ｄに示すように、絶縁層１２Ａ及び配線１３Ａを覆うようにシード層Ｓ１を形成すると共に、絶縁層１２Ｂ及び配線１３Ｂを覆うようにシード層Ｓ２を形成する。これらシード層Ｓ１，Ｓ２は、例えば、無電解銅めっき又はスパッタリングによって形成される。

図８Ａは、第２の配線層形成工程の一例を示す説明図である。図８Ａに示すように、例えば、セミアディティブ法により配線パターン２０及びビア１４を形成する。すなわち、シード層Ｓ１上に配線パターン２０Ａの形状に対応した開口パターン４０Ａを有するドライフィルムレジスト（ＤＦＲ）４０をフォトリソグラフィ法により形成する。更に、シード層Ｓ１を給電層とする電解銅めっきによって配線パターン２０Ａ及びビア１４Ａを形成する。これにより、所望の形状（本例では、円形状）の配線パターン２０Ａ１（パッド２１Ａ）と、所望の形状（本例では、円形状）の配線パターン２０Ａ２（認識マーク２２）が形成される。この際、図８Ａに示すように、配線パターン２０Ａの形状を決定するＤＦＲ４０の開口パターン４０Ａはフォトリソグラフィ法によって形成されるため、配線パターン２０Ａの円形状に対応した開口パターン４０Ａを精度良く形成することができる。従って、図８Ａに示すように、円形状の配線パターン２０Ａを精度良く形成することができる。なお、配線パターン２０Ｂやビア１４Ｂも、配線パターン２０Ａ及びビア１４Ａと同様に形成される。

図８Ｂは、パターン除去工程の一例を示す説明図である。図８Ａに示すように配線パターン２０及びビア１４が形成されると、図８Ｂに示すように、絶縁層１２上からＤＦＲ４０及び不要なシード層Ｓ１，Ｓ２が除去される。図８Ｃは、ソルダーレジスト層形成工程の一例を示す説明図である。次に、図８Ｃに示すように、絶縁層１２Ａに形成された配線パターン２０Ａを覆うようにソルダーレジスト層３０Ａを形成すると共に、絶縁層１２Ｂに形成された配線パターン２０Ｂを覆うようにソルダーレジスト層３０Ｂを形成する。これらソルダーレジスト層３０Ａ及び３０Ｂは、液状レジストを用いる場合、例えば、スクリーン印刷法、スプレーコート法やロールコート法等の方法により形成することができる。また、フィルム状のソルダーレジスト層３０を絶縁層１２の上面及び下面にラミネートすることで、ソルダーレジスト層３０Ａ，３０Ｂを形成することもできる。

図９Ａは、第２の開口形成工程の一例を示す説明図である。図９Ａに示すように、レーザ加工でパッド２１Ａ（配線パターン２０Ａ１）及び認識マーク２２（配線パターン２０Ａ２）に対応するソルダーレジスト層３０Ａの部位に、ソルダーレジスト層３０Ａの厚さ方向に貫通する開口部３１Ａ及び貫通孔３２を形成する。更に、レーザ加工でパッド２１Ｂに対応するソルダーレジスト層３０Ｂの部位に、ソルダーレジスト層３０Ｂの厚さ方向に貫通する開口部３１Ｂを形成する。尚、第２の開口形成工程は、第１の貫通孔形成工程と、第２の貫通孔形成工程とを有する。第１の貫通孔形成工程は、配線パターン２０Ａ２の上面を全て露出させるようにソルダーレジスト層３０Ａの厚さ方向に貫通する平面形状が円形状の第１の貫通孔３２Ａをソルダーレジスト層３０Ａに形成する。第２の貫通孔形成工程は、第１の貫通孔３２Ａの内壁面の一部となるソルダーレジスト層３０Ａを厚さ方向に貫通する第２の貫通孔３２Ｂをソルダーレジスト層３０Ａに形成する。

図９Ｂは、部品搭載工程の一例を示す説明図である。搭載装置は、配線基板２上のチップ実装領域ＣＡ周辺の２箇所の貫通孔３２を識別し、識別した貫通孔３２内の認識マーク２２と絶縁層１２Ａとの間の複数の境界点Ｙを識別する。更に、搭載装置は、複数の境界点Ｙに基づき、認識マーク２２の輪郭を認識し、その認識結果から認識マーク２２の中心を算出する。そして、搭載装置は、算出した２箇所の認識マーク２２の中心に基づき、チップ実装領域ＣＡの位置を識別する。そして、搭載装置は、チップ実装領域ＣＡの位置に基づき、図９Ｂに示すように、配線基板２のチップ実装領域ＣＡ内のパッド２１Ａ上に、半導体チップ３のバンプ３Ａをフリップチップ接合する。つまり、ソルダーレジスト層３０Ａの開口部３１Ａ内のパッド２１Ａ上に半導体チップ３のバンプ３Ａを搭載した後、加熱により半田を１回溶融してソルダーレジスト層３０Ａの開口部３１Ａが半田で満たされることになる。図９Ｃは、完成品の半導体装置１の一例を示す説明図である。フリップチップ接合された半導体チップ３と配線基板２との間に、アンダーフィル樹脂４を充填し、そのアンダーフィル樹脂４を硬化する。その結果、図９Ｃに示すように完成品の半導体装置１を製造できる。

図１０は、複数の配線基板２の一例を示す概略平面図である。基板には、半導体チップ３を搭載する平面形状が矩形状のチップ実装領域ＣＡが縦横方向に複数配置されている。チップ実装領域ＣＡ毎に、当該チップ実装領域ＣＡの略対角線上のチップ実装領域ＣＡの外側の部位に、一方の貫通孔３２１（３２）と他方の貫通孔３２２（３２）とが対向するように配置されている。つまり、チップ実装領域ＣＡを中心として、一方の貫通孔３２１と他方の貫通孔３２２とが点対称の配置関係となっている。一方の貫通孔３２１は、一方の第１の貫通孔３２Ａ１と、一方の第１の貫通孔３２Ａ１の内壁面の第１の位置（図面上の右側）に形成された一方の第２の貫通孔３２Ｂ１とを有する。つまり、一方の第２の貫通孔３２Ｂ１は、一方の第１の貫通孔３２Ａ１の図中の右側の内壁面（第１の位置）に形成されることになる。他方の貫通孔３２２は、他方の第１の貫通孔３２Ａ２と、他方の第１の貫通孔３２Ａ２の内壁面の第１の位置とは異なる第２の位置（図面上の左側）に形成された他方の第２の貫通孔３２Ｂ２とを有する。つまり、他方の第２の貫通孔３２Ｂ２は、他方の第１の貫通孔３２Ａ２の図中の左側の内壁面（第２の位置）に形成されることになる。

搭載装置では、第１の貫通孔３２Ａに対する第２の貫通孔３２Ｂの形成位置に着目し、第１の位置にある一方の第２の貫通孔３２Ｂ１及び第２の位置にある他方の第２の貫通孔３２Ｂ２を識別する。そして、搭載装置は、一方の第２の貫通孔３２Ｂ１及び他方の第２の貫通孔３２Ｂ２を識別することで、チップ実装領域ＣＡ毎のペアとなる一方の貫通孔３２１及び他方の貫通孔３２２を識別できる。そして、搭載装置は、一方の貫通孔３２１内の円形状の認識マーク２２の中心と他方の貫通孔３２２内の円形状の認識マーク２２の中心とに基づき、チップ実装領域ＣＡの位置を識別する。その結果、複数の貫通孔３２が隣接する場合でも、チップ実装領域ＣＡ毎にペアとなる一方の貫通孔３２１及び他方の貫通孔３２２の誤認識を防止できる。

本実施例の配線基板２は、最上層配線である配線パターン２０Ａと、配線パターン２０Ａを覆うソルダーレジスト層３０Ａとを有し、配線パターン２０Ａは、平面形状が円形状の認識マーク２２となるように形成された配線パターン２０Ａ２を有する。ソルダーレジスト層３０Ａは、配線パターン２０Ａ２の上面を全て露出させるように当該ソルダーレジスト層３０Ａの厚さ方向に貫通する、平面形状が異形状の貫通孔３２を有する。その結果、貫通孔３２が異形状となるため、異形状の貫通孔３２は勿論のこと、貫通孔３２内の認識マーク２２が識別し易くなることで、認識性に優れた認識マーク２２を提供できる。しかも、配線パターン２０Ａに対して貫通孔３２がズレた場合でも、貫通孔３２の平面形状が異形状であるため、貫通孔３２内の認識マーク２２を識別できる。認識マーク２２とパッド２１Ａとが同一円形状であっても、貫通孔３２を識別して認識マーク２２の誤認識を防止できる。

更に、貫通孔３２は、第１の貫通孔３２Ａと、第２の貫通孔３２Ｂとを有する。第１の貫通孔３２Ａは、配線パターン２０Ａ２の上面を全て露出させるようにソルダーレジスト層３０Ａを厚さ方向に貫通する、平面形状が円形状の貫通孔である。第２の貫通孔３２Ｂは、第１の貫通孔３２Ａの内壁面の一部となるソルダーレジスト層３０Ａを厚さ方向に貫通する貫通孔である。その結果、第１の貫通孔３２Ａ及び第２の貫通孔３２Ｂで異形状の貫通孔３２を簡単に形成できる。

第１の貫通孔３２Ａ及び配線パターン２０Ａ２の平面形状が円形状であって、第１の貫通孔３２Ａの口径は配線パターン２０Ａ２の径よりも大きくした。更に、第１の貫通孔３２Ａ内の内壁面と配線パターン２０Ａ２の側壁とが接触しないように、配線パターン２０Ａ１を第１の貫通孔３２Ａ内に配置した。その結果、認識マーク２２及びパッド２１の平面形状が円形状であっても、異形状の貫通孔３２で円形状の認識マーク２２を識別できる。

配線パターン２０Ａは、少なくとも一部がパッド２１Ａとしてソルダーレジスト層３０Ａから露出される配線パターン２０Ａ１を含み、配線パターン２０Ａ１と配線パターン２０Ａ２とは同じ厚さで形成されている。その結果、配線パターン２０Ａ１及び配線パターン２０Ａ２を同一工程で同時に形成することができ（図８Ａ参照）、さらにパッド２１Ａ及び認識マーク２２を同一工程で形成することができる（図９Ａ参照）。

尚、認識マーク２２の平面形状は円形状で例示したが、認識マーク２２の平面形状は円形状に限定されるものではなく、略円形状、角を有する形状や異形状でもよく、適宜変更可能である。

貫通孔３２は、平面形状が円形状の第１の貫通孔３２Ａ及び、平面形状が半円形状の第２の貫通孔３２Ｂで構成する場合を例示した。しかしながら、これに限定されるものではなく、第２の貫通孔３２Ｂの平面形状を図１１Ａ～図１１Ｄに示す形状にしても良く、適宜変更可能である。図１１Ａは、認識マーク２２及び貫通孔３２の一例を示す概略平面図である。尚、認識マーク２２の平面形状は円形状、第１の貫通孔３２Ａの平面形状は円形状とする。平面形状が半円形状の第２の貫通孔３２Ｂの代わりに、図１１Ａに示すように平面形状が長方形状の第２の貫通孔３２Ｃにしても良い。

図１１Ｂは、認識マーク２２及び貫通孔３２の一例を示す概略平面図である。尚、認識マーク２２の平面形状は円形状、第１の貫通孔３２Ａの平面形状は円形状とする。平面形状が半円形状の第２の貫通孔３２Ｂの代わりに、図１１Ｂに示すように平面形状が長半円形状の第２の貫通孔３２Ｄにしても良い。

図１１Ｃは、認識マーク２２及び貫通孔３２の一例を示す概略平面図である。尚、認識マーク２２の平面形状は円形状、第１の貫通孔３２Ａの平面形状は円形状とする。平面形状が半円形状の第２の貫通孔３２Ｂの代わりに、図１１Ｃに示すように平面形状が正方形の第２の貫通孔３２Ｅにしても良い。

図１１Ｄは、認識マーク２２及び貫通孔３２の一例を示す概略平面図である。尚、認識マーク２２の平面形状は円形状、第１の貫通孔３２Ａの平面形状は円形状とする。平面形状が半円形状の第２の貫通孔３２Ｂは１個ではなく、複数個でも良い。１個の第２の貫通孔３２Ｂの代わりに、例えば、３個の半円形状の第２の貫通孔３２Ｆにしても良い。

例えば、認識マーク２２等の表面で反射される反射光強度によって認識マーク２２を検出する場合に、認識マーク２２及び絶縁層１２Ａにおける反射光強度の差を大きくできる。この結果、認識マーク２２と絶縁層１２Ａとの境界部分、すなわち認識マーク２２の輪郭が強調されるため、認識マーク２２の認識性を向上させることができる。

貫通孔３２の内側壁面と認識マーク２２の側壁面とが離間するように認識マーク２２を貫通孔３２内の絶縁層１２Ａ上に配置したので、認識マーク２２の輪郭が強調されるため、認識マーク２２が認識し易くなる。

本実施例の配線基板２では、マトリクス状に配設されたパッド２１Ａを有する配線基板２について説明したが、ペリフェラル状に配設されたパッドを有する配線基板にも適用可能である。

第２の開口形成工程では、貫通孔３２を形成する際に、第１の貫通孔形成工程で第１の貫通孔３２Ａを形成した後、第２の貫通孔形成工程で第１の貫通孔３２Ａの内壁面に第２の貫通孔３２Ｂを形成する場合を例示した。しかしながら、第２の貫通孔形成工程を実行した後、第１の貫通孔形成工程を実行しても良い。また、第１の貫通孔形成工程及び第２の貫通孔形成工程を個別に実行するのではなく、第１の貫通孔３２Ａ及び第２の貫通孔３２Ｂとなる貫通孔３２を一括で形成しても良く、適宜変更可能である。

ソルダーレジスト層３０は、例えば、エポキシ樹脂等の絶縁性の非感光性樹脂を用いる場合を例示した。この場合、ソルダーレジスト層３０に貫通孔３２や開口部３１Ａ（３１Ｂ）を形成する方法としてレーザ加工を例示した。しかしながら、ソルダーレジスト層３０は、例えば、アクリル樹脂及びポリイミド樹脂等の絶縁性の感光性樹脂を用いても良い。この場合、ソルダーレジスト層３０に貫通孔３２や開口部３１Ａ（３１Ｂ）を形成する方法として露光・現像で形成しても良く、適宜変更可能である。また、例えば、サンドブラスト処理、ウェットブラスト処理や樹脂エッチング処理を使用してソルダーレジスト層３０に貫通孔３２や開口部３１Ａ（３１Ｂ）を形成しても良く、適宜変更可能である。

本実施例におけるパッド２１Ａを形成するための開口部３１Ａの形状を円形状としたが、これに限定されるものではない。また、例えば、配線パターン２１Ａ１の表面の一部ではなく、表面の全てをパッド２１Ａとして露出させるように開口部３１Ａを形成するようにしてもよい。

本実施例では、配線基板２の認識マーク２２を識別してチップ実装領域ＣＡに半導体チップ３を実装する場合について説明したが、被実装体としては半導体チップ３に限定されるものではない。被実装体として、半導体チップ３の代わりに、例えば、認識マーク２２を使用して配線基板２の所定領域に別の配線基板を積み重ねる構造を有するフリップチップ実装タイプのパッケージ（パッケージ・オン・パッケージ）でも良く、適宜変更可能である。

本実施例において、配線パターン２０Ａの下層の構造については特に限定されるものではない。また、コア基板１１の構造及び材質は特に限定されるものではない。また、コア基板１１上に形成される下層配線（例えば、配線１３Ａ，１３Ｂ）とそれを覆う絶縁層（例えば、絶縁層１２Ａ、１２Ｂ）の層数についても特に限定されるものではない。すなわち、コア基板１１上に所定数の下層配線とそれを覆う絶縁層を形成してもよい。尚、配線パターン２０Ａのパターン形状についても特に限定されるものではない。

コア有りのコア基板１１に限らず、コアレス基板や外層の配線が絶縁層に埋め込まれて形成されるＥＴＳ（Embedded Trace Substrate）等、通常用いられる種々の基板においても適用可能である。

本実施例における配線パターン２０Ａ（２０Ｂ）上に形成されるのは、ソルダーレジスト層３０に限定されず、絶縁層であればよい。

１ 半導体装置
２ 配線基板
３ 半導体チップ
２０ 配線パターン（配線）
２０Ａ 配線パターン
２０Ａ１ 配線パターン（第２の配線）
２０Ａ２ 配線パターン（第１の配線）
２１Ａ パッド
２２ 認識マーク
３０ ソルダーレジスト層
３０Ａ ソルダーレジスト層
３１Ａ 開口部
３２ 貫通孔
３２Ａ 第１の貫通孔
３２Ｂ 第２の貫通孔
３２１ 一方の貫通孔
３２２ 他方の貫通孔
３２Ａ１ 一方の第１の貫通孔
３２Ａ２ 他方の第１の貫通孔
３２Ｂ１ 一方の第２の貫通孔
３２Ｂ２ 他方の第２の貫通孔
ＣＡ チップ実装領域

Claims (8)

1. 配線と、前記配線を覆う絶縁層とを有し、
   前記配線は、
   平面形状が所定形状の認識マークとなるように形成され、平面形状が円形状の第１の配線と、
   少なくとも一部が前記絶縁層から露出される円形状のパッドを備えた第２の配線と、を有し、
   前記絶縁層は、
   前記第１の配線の上面を全て露出させるように当該絶縁層の厚さ方向に貫通する、平面形状が異形状の貫通孔を有し、
   前記貫通孔は、
   前記第１の配線の上面を全て露出させるように前記絶縁層を前記厚さ方向に貫通する、平面形状が円形状の第１の貫通孔と、
   前記第１の貫通孔の内壁面の一部となる前記絶縁層を前記厚さ方向に貫通する、平面形状が所定形状の第２の貫通孔と、を有し、
   前記円形状の前記第１の貫通孔と前記所定形状の前記第２の貫通孔とを用いて、前記認識マークの平面形状と異なる前記異形状の前記貫通孔を構成することを特徴とする配線基板。
2. 前記第１の貫通孔の口径は前記第１の配線の径よりも大きく、前記第１の貫通孔内の内壁面と前記第１の配線の側壁とが接触しないように、前記第１の配線を前記第１の貫通孔内に配置したことを特徴とする請求項１に記載の配線基板。
3. 前記第１の貫通孔の口径は前記第１の配線の径よりも大きく、かつ、前記第２の貫通孔内の内壁面と前記第１の配線の側壁との間の最長距離が前記第１の貫通孔内の内壁面と前記第１の配線の側壁との間の最短距離に比較して長く、前記第１の貫通孔内の内壁面と前記第１の配線の側壁とが接触しないように、前記第１の配線を前記第１の貫通孔内に配置したことを特徴とする請求項１に記載の配線基板。
4. 半導体チップを搭載する、平面形状が矩形状のチップ実装領域を基板上に縦横方向に複数配置し、前記チップ実装領域毎に、当該チップ実装領域の略対角線上の当該チップ実装領域の外側の部位に一方の前記貫通孔と他方の前記貫通孔とが対向するように配置し、一方の前記貫通孔内の前記第１の貫通孔の内壁面の第１の位置に一方の前記貫通孔内の前記第２の貫通孔が形成され、他方の前記貫通孔内の前記第１の貫通孔の内壁面の前記第１の位置とは異なる第２の位置に他方の前記貫通孔内の前記第２の貫通孔が形成され、
   一方の前記貫通孔と他方の前記貫通孔とが前記チップ実装領域を中心として点対称の形状であることを特徴とする請求項１～３の何れか一つに記載の配線基板。
5. 前記配線は、
   前記第１の配線と前記第２の配線とは同じ厚さで形成されていることを特徴とする請求項１～４の何れか一つに記載の配線基板。
6. 配線と、前記配線を覆う絶縁層と、半導体チップとを有し、
   前記配線は、
   平面形状が所定形状の認識マークとなるように形成され、平面形状が円形状の第１の配線と、
   前記半導体チップが電気的に接続する、少なくとも一部が前記絶縁層から露出される円形状のパッドを備えた第２の配線とを有し、
   前記絶縁層は、
   前記第１の配線の上面を全て露出させるように当該絶縁層の厚さ方向に貫通する、平面形状が異形状の貫通孔を有し、
   前記貫通孔は、
   前記第１の配線の上面を全て露出させるように前記絶縁層を前記厚さ方向に貫通する、平面形状が円形状の第１の貫通孔と、
   前記第１の貫通孔の内壁面の一部となる前記絶縁層を前記厚さ方向に貫通する、平面形状が所定形状の第２の貫通孔と、を有し、
   前記円形状の前記第１の貫通孔と前記所定形状の前記第２の貫通孔とを用いて、前記認識マークの平面形状と異なる前記異形状の前記貫通孔を構成することを特徴とする半導体装置。
7. 絶縁層から露出される認識マークを有する配線基板の製造方法であって、
   平面形状が所定形状の前記認識マークとなる平面形状が円形状の第１の配線と、少なくとも一部に円形状のパッドを有する第２の配線を形成する配線層形成工程と、
   前記第１の配線及び前記第２の配線を覆うように前記絶縁層を形成する絶縁層形成工程と、
   前記第１の配線の上面の全てを前記絶縁層から露出するように前記絶縁層の厚さ方向に貫通する、平面形状が異形状の貫通孔を前記絶縁層に形成する貫通孔形成工程と、
   前記第２の配線の円形状のパッドの少なくとも一部を前記絶縁層から露出する開口形成工程と、
   を有し、
   前記貫通孔形成工程は、
   前記第１の配線の上面を全て露出させるように前記厚さ方向に貫通する、平面形状が円形状の第１の貫通孔を前記絶縁層に形成する第１の貫通孔形成工程と、
   前記第１の貫通孔の内壁面の一部となる前記絶縁層を前記厚さ方向に貫通する、平面形状が所定形状の第２の貫通孔を前記絶縁層に形成する第２の貫通孔形成工程とを有し、
   前記円形状の前記第１の貫通孔及び前記所定形状の前記第２の貫通孔を用いて、前記認識マークの平面形状と異なる前記異形状の前記貫通孔を形成することを特徴とする配線基板の製造方法。
8. 前記配線層形成工程では、
   前記第１の配線と同じ厚さの第２の配線を形成し、
   前記開口形成工程では、
   前記第２の配線に対向する領域の前記絶縁層を前記厚さ方向に貫通することで、前記第２の配線の円形状のパッドの少なくとも一部を前記絶縁層から露出することを特徴とする請求項７に記載の配線基板の製造方法。

Images