Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7630494B2 - Thermal printhead and method for manufacturing the same - Google Patents
[go: Go Back, main page]

JP7630494B2 - Thermal printhead and method for manufacturing the same - Google Patents

Thermal printhead and method for manufacturing the same Download PDF

Info

Publication number
JP7630494B2
JP7630494B2 JP2022511987A JP2022511987A JP7630494B2 JP 7630494 B2 JP7630494 B2 JP 7630494B2 JP 2022511987 A JP2022511987 A JP 2022511987A JP 2022511987 A JP2022511987 A JP 2022511987A JP 7630494 B2 JP7630494 B2 JP 7630494B2
Authority
JP
Japan
Prior art keywords
layer
substrate
wiring
thermal printhead
heat generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022511987A
Other languages
Japanese (ja)
Other versions
JPWO2021200401A1 (en
Inventor
吾郎 仲谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JPWO2021200401A1 publication Critical patent/JPWO2021200401A1/ja
Application granted granted Critical
Publication of JP7630494B2 publication Critical patent/JP7630494B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335Structure of thermal heads
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/345Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors

Landscapes

  • Electronic Switches (AREA)

Description

本開示は、サーマルプリントヘッドに関する。また本開示は、サーマルプリントヘッドの製造方法に関する。The present disclosure relates to a thermal printhead. The present disclosure also relates to a method for manufacturing a thermal printhead.

特許文献1および特許文献2には、従来のサーマルプリントヘッドの一例が開示されている。特許文献1に開示されたサーマルプリントヘッドは、基板上に形成され、かつ主走査方向に沿って配列された複数の発熱部を備える。これら複数の発熱部は、基板上に形成された抵抗体層と、当該抵抗体層に部分的に重なる配線層とによって構成される。各発熱部は、配線層から露出した抵抗体層の一部である。制御下において配線層に電流が流れると、選択された1つまたは複数の発熱部が発熱する。Patent Documents 1 and 2 disclose an example of a conventional thermal printhead. The thermal printhead disclosed in Patent Document 1 comprises a plurality of heat generating sections formed on a substrate and arranged along the main scanning direction. These heat generating sections are composed of a resistor layer formed on the substrate and a wiring layer partially overlapping the resistor layer. Each heat generating section is a part of the resistor layer exposed from the wiring layer. When a current flows through the wiring layer under control, one or more selected heat generating sections generate heat.

特許文献1に記載されたサーマルプリントヘッドにおいては、基板の材料にケイ素(シリコン)が選択されている。抵抗体層および配線層は、半導体プロセスを活用することにより形成される。一方、配線層は、共通配線、および複数の個別配線を含む。基板において、共通配線、および複数の個別配線は、複数の発熱部の副走査方向の両側に配置されている。ここで、印字品質の向上を図るため、複数の個別配線の配置数を増加させるとともに、複数の発熱部の配置数を増加させ、かつ当該複数の発熱部の各々の幅(主走査方向の長さ)を縮小させる方策が講じられることがある。これにより、記録媒体に対してより細密な印字を行うことが可能となる。しかしこの場合、基板上において共通配線を配置するためのスペースが不足する場合がある。当該スペースが不足すると、基板をより大型にする必要がある。基板をより大型にすると当該サーマルプリントヘッドの製造効率の悪化を招くため、この点について改善が望まれる。また、特許文献2に記載されたサーマルプリントヘッドについても、用途に応じて、より小型化を図りうるような改善が望まれる。In the thermal printhead described in Patent Document 1, silicon is selected as the material of the substrate. The resistor layer and the wiring layer are formed by utilizing a semiconductor process. Meanwhile, the wiring layer includes a common wiring and a plurality of individual wirings. In the substrate, the common wiring and the plurality of individual wirings are arranged on both sides of the plurality of heat generating parts in the sub-scanning direction. Here, in order to improve the printing quality, measures may be taken to increase the number of the plurality of individual wirings, increase the number of the plurality of heat generating parts, and reduce the width (length in the main scanning direction) of each of the plurality of heat generating parts. This makes it possible to perform more minute printing on the recording medium. However, in this case, there may be a shortage of space on the substrate for arranging the common wiring. When the space is insufficient, it is necessary to make the substrate larger. Making the substrate larger leads to a deterioration in the manufacturing efficiency of the thermal printhead, so improvement in this respect is desired. In addition, improvement is also desired for the thermal printhead described in Patent Document 2 so that it can be made smaller depending on the application.

特開2017-7203号公報JP 2017-7203 A 特開2019‐166824号公報JP 2019-166824 A

上述の事情に鑑み、本開示の第1の側面は、基板の大型化を招くことなく、より細密な印字を行うことが可能なサーマルプリントヘッドおよびその製造方法を提供することを一の課題とする。In view of the above circumstances, a first aspect of the present disclosure has an objective of providing a thermal printhead and a manufacturing method thereof that are capable of performing finer printing without increasing the size of the substrate.

本開示の第1の側面の一の実施形態によれば、サーマルプリントヘッドが提供される。当該サーマルプリントヘッドは、厚さ方向に互いに離間した主面および裏面を有するとともに、前記主面から前記裏面に至って貫通する第1貫通部が形成された半導体基板と、主走査方向に配列された複数の発熱部を含み且つ前記主面上に形成された抵抗体層と、前記裏面上に形成された第1電極と、前記抵抗体層上に形成され且つ前記複数の発熱部に導通する配線層と、前記第1貫通部に収容された第1貫通配線と、を備える。前記配線層は、前記複数の発熱部に対して副走査方向の第1の側に位置する共通配線を含む。前記第1貫通配線は、前記共通配線および前記第1電極につながっている。According to one embodiment of the first aspect of the present disclosure, a thermal printhead is provided. The thermal printhead includes a semiconductor substrate having a main surface and a back surface spaced apart from each other in the thickness direction and having a first through portion formed therein penetrating from the main surface to the back surface, a resistor layer including a plurality of heat generating portions arranged in the main scanning direction and formed on the main surface, a first electrode formed on the back surface, a wiring layer formed on the resistor layer and conducting to the plurality of heat generating portions, and a first through wiring housed in the first through portion. The wiring layer includes a common wiring located on a first side in the sub-scanning direction with respect to the plurality of heat generating portions. The first through wiring is connected to the common wiring and the first electrode.

好ましくは、当該サーマルプリントヘッドは、前記裏面上に形成された複数の第2電極、および、複数の第2貫通配線をさらに備えている。前記配線層は、前記複数の発熱部に対して前記副走査方向の第2の側に位置する複数の個別配線を含む。前記半導体基板には、前記主面から前記裏面に至って貫通し、かつ前記副走査方向において前記複数の発熱部に対して前記第1貫通部とは反対側に位置する複数の第2貫通部が形成されている。前記複数の第2貫通配線は、前記複数の第2貫通部にそれぞれ個別に収容されている。前記複数の第2貫通配線の各々は、前記複数の個別配線のいずれか、および、前記複数の第2電極のいずれかにつながっている。Preferably, the thermal printhead further includes a plurality of second electrodes formed on the rear surface, and a plurality of second through wirings. The wiring layer includes a plurality of individual wirings located on a second side in the sub-scanning direction from the plurality of heat generating portions. The semiconductor substrate is formed with a plurality of second through portions that penetrate from the main surface to the rear surface and are located on the opposite side of the plurality of heat generating portions in the sub-scanning direction from the first through portions. The plurality of second through wirings are individually accommodated in the plurality of second through portions. Each of the plurality of second through wirings is connected to one of the plurality of individual wirings and one of the plurality of second electrodes.

好ましくは、前記主面は、基面と、前記基面から前記厚さ方向に膨出する凸面と、を含み、前記凸面は、前記主走査方向に沿って延び、前記複数の発熱部は、前記凸面上に形成されている。Preferably, the main surface includes a base surface and a convex surface that bulges from the base surface in the thickness direction, the convex surface extends along the main scanning direction, and the multiple heat generating portions are formed on the convex surface.

好ましくは、前記凸面は、前記基面に対して平行な頂面と、前記頂面および前記基面につながり、かつ前記副走査方向において互いに離れて位置する一対の傾斜面と、を含み、前記複数の発熱部は、前記頂面上に形成されている。Preferably, the convex surface includes a top surface parallel to the base surface and a pair of inclined surfaces connected to the top surface and the base surface and positioned apart from each other in the sub-scanning direction, and the multiple heat generating portions are formed on the top surface.

好ましくは、前記共通配線の一部と、前記複数の個別配線の各々の一部とは、前記一対の傾斜面のいずれかの上に形成されている。Preferably, a portion of the common wiring and a portion of each of the plurality of individual wirings are formed on one of the pair of inclined surfaces.

好ましくは、前記一対の傾斜面は、前記基面から前記頂面にかけて互いに近づくように前記基面に対して傾斜している。Preferably, the pair of inclined surfaces are inclined relative to the base surface so as to approach each other from the base surface to the top surface.

好ましくは、前記一対の傾斜面の各々は、前記基面につながる第1領域と、前記頂面および前記第1領域につながる第2領域とを含み、前記基面に対する前記第2領域の傾斜角は、前記基面に対する前記第1領域の傾斜角よりも小である。Preferably, each of the pair of inclined surfaces includes a first region connected to the base surface and a second region connected to the top surface and the first region, and the inclination angle of the second region relative to the base surface is smaller than the inclination angle of the first region relative to the base surface.

好ましくは、前記半導体基板は、ケイ素の単結晶材料を含む。Preferably, the semiconductor substrate comprises a single crystal silicon material.

好ましくは、当該サーマルプリントヘッドは、前記主面を覆う第1絶縁層をさらに備え、前記抵抗体層は、前記第1絶縁層に接している。Preferably, the thermal printhead further comprises a first insulating layer covering the main surface, and the resistor layer is in contact with the first insulating layer.

好ましくは、前記半導体基板は、前記主面および前記裏面につながり、かつ前記第1貫通部を規定する第1内周面と、前記主面および前記裏面につながり、かつ前記複数の第2貫通部の各々を規定する複数の第2内周面とを有し、前記第1絶縁層は、前記第1内周面、および前記複数の第2内周面を覆っている。Preferably, the semiconductor substrate has a first inner surface connected to the main surface and the back surface and defining the first penetration portion, and a plurality of second inner surfaces connected to the main surface and the back surface and defining each of the plurality of second penetration portions, and the first insulating layer covers the first inner surface and the plurality of second inner surfaces.

好ましくは、当該サーマルプリントヘッドは、前記裏面を覆い、かつ前記第1絶縁層につながる第2絶縁層をさらに備え、前記第1電極、および前記複数の第2電極は、前記第2絶縁層に接している。Preferably, the thermal printhead further includes a second insulating layer covering the back surface and connected to the first insulating layer, and the first electrode and the plurality of second electrodes are in contact with the second insulating layer.

好ましくは、当該サーマルプリントヘッドは、前記副走査方向において前記第1電極と、前記複数の第2電極との間に位置し、かつ前記第2絶縁層に接して形成された放熱層をさらに備え、前記厚さ方向に沿って視て、前記放熱層は、前記複数の発熱部に重なっている。Preferably, the thermal printhead further includes a heat dissipation layer located between the first electrode and the multiple second electrodes in the sub-scanning direction and formed in contact with the second insulating layer, and when viewed along the thickness direction, the heat dissipation layer overlaps the multiple heat generating portions.

好ましくは、当該サーマルプリントヘッドは、前記裏面に対向し、かつ前記第1電極、および複数の第2電極が接合された配線基板をさらに備え、前記配線基板は、前記放熱層が接合される放熱体を有する。Preferably, the thermal printhead further includes a wiring board facing the rear surface and to which the first electrode and a plurality of second electrodes are bonded, the wiring board having a heat sink to which the heat dissipation layer is bonded.

好ましくは、当該サーマルプリントヘッドは、前記主面の一部と、前記複数の発熱部、および前記配線層とを覆う保護層をさらに備える。Preferably, the thermal printhead further includes a protective layer covering a portion of the main surface, the plurality of heating portions, and the wiring layer.

本開示の第1の側面の別の実施形態によれば、サーマルプリントヘッドの製造方法が提供される。当該製造方法は、厚さ方向を向く主面を有するとともに、半導体材料からなる基材に対して、前記主面から前記厚さ方向に凹む第1凹部を形成する工程と、主走査方向に配列された複数の発熱部を含む抵抗体層を、前記主面上と、前記第1凹部とに形成する工程と、前記複数の発熱部に導通する配線層を、前記抵抗体層上に形成する工程と、前記厚さ方向において前記主面とは反対側に位置する前記基材の一部を除去する工程と、前記厚さ方向において前記基材に対して前記配線層とは反対側に位置し、かつ前記配線層に導通する電極を前記基材上に形成する工程と、を備える。前記配線層を形成する工程では、前記複数の発熱部に対して副走査方向の第1の側に位置する共通配線と、前記第1凹部に収容され、かつ前記共通配線につながる第1貫通配線と、を形成する工程を含む。前記基材の一部を除去する工程では、前記第1貫通配線の一部が前記基材から露出するまで当該基材の一部を除去する。前記電極を形成する工程は、前記共通配線に導通する第1電極を形成する工程を含む。前記第1電極を形成する工程では、前記第1電極が前記第1貫通配線に接するように当該第1電極を形成する。According to another embodiment of the first aspect of the present disclosure, a method for manufacturing a thermal printhead is provided. The method includes the steps of forming a first recess in a thickness direction from a main surface of a substrate made of a semiconductor material, the first recess being recessed in the thickness direction from the main surface, forming a resistor layer including a plurality of heating portions arranged in a main scanning direction on the main surface and in the first recess, forming a wiring layer on the resistor layer that is conductive to the plurality of heating portions, removing a portion of the substrate located on the opposite side of the main surface in the thickness direction, and forming an electrode on the substrate that is located on the opposite side of the wiring layer from the substrate in the thickness direction and is conductive to the wiring layer. The step of forming the wiring layer includes the steps of forming a common wiring located on a first side of the plurality of heating portions in the sub-scanning direction, and a first through wiring that is accommodated in the first recess and connected to the common wiring. The step of removing a portion of the substrate includes removing the portion of the substrate until a portion of the first through wiring is exposed from the substrate. The step of forming the electrode includes a step of forming a first electrode that is electrically connected to the common wiring, the first electrode being formed so as to be in contact with the first through wiring in the step of forming the first electrode.

好ましくは、当該製造方法は、前記第1凹部を形成する工程と、前記抵抗体層を形成する工程との間に、前記基材に対して前記主面から前記厚さ方向に凹み、かつ前記副走査方向において前記複数の発熱部に対して前記第1凹部とは反対側に位置する複数の第2凹部を形成する工程をさらに備える。前記抵抗体層を形成する工程では、前記複数の第2凹部に前記抵抗体層の一部が形成される。前記配線層を形成する工程は、前記複数の発熱部に対して前記副走査方向の第2の側に位置する複数の個別配線と、前記複数の第2凹部に対して個別に収容され、かつ前記複数の個別配線に対して個別につながる複数の第2貫通配線とを形成する工程を含む。前記基材の一部を除去する工程では、前記複数の第2貫通配線の一部が前記基材から露出するまで当該基材の一部を除去する。前記電極を形成する工程は、前記複数の個別配線に対して個別に導通する複数の第2電極を形成する工程を含む。前記複数の第2電極を形成する工程では、前記複数の第2電極が前記複数の第2貫通配線に対して個別に接するように当該複数の第2電極を形成する。Preferably, the manufacturing method further includes, between the step of forming the first recess and the step of forming the resistor layer, a step of forming a plurality of second recesses recessed from the main surface in the thickness direction of the substrate and located on the opposite side of the plurality of heat generating parts in the sub-scanning direction from the first recesses. In the step of forming the resistor layer, a part of the resistor layer is formed in the plurality of second recesses. The step of forming the wiring layer includes a step of forming a plurality of individual wirings located on the second side of the plurality of heat generating parts in the sub-scanning direction, and a plurality of second through wirings individually accommodated in the plurality of second recesses and individually connected to the plurality of individual wirings. In the step of removing a part of the substrate, the part of the substrate is removed until a part of the plurality of second through wirings is exposed from the substrate. The step of forming the electrode includes a step of forming a plurality of second electrodes individually conducting to the plurality of individual wirings. In the step of forming the plurality of second electrodes, the plurality of second electrodes are formed so that the plurality of second electrodes are individually in contact with the plurality of second through wirings.

好ましくは、前記主面は、基面と、前記基面から前記厚さ方向に膨出する凸面と、を含む。また当該製造方法は、前記第1凹部を形成する工程の前に、前記基面から前記厚さ方向に膨出し、かつ前記主走査方向に沿って延びるとともに、前記凸面を含む凸部を前記基材に形成する工程をさらに備える。前記抵抗体層を形成する工程では、前記複数の発熱部を前記凸面上に形成する。Preferably, the main surface includes a base surface and a convex surface that bulges from the base surface in the thickness direction. The manufacturing method further includes, before the step of forming the first recess, a step of forming a convex portion on the base material, the convex portion bulging from the base surface in the thickness direction and extending along the main scanning direction and including the convex surface. In the step of forming the resistor layer, the plurality of heating portions are formed on the convex surface.

好ましくは、前記半導体材料は、ケイ素の単結晶材料を含む。Preferably, the semiconductor material comprises a single crystal material of silicon.

本開示にかかるサーマルプリントヘッドおよびその製造方法によれば、基板の大型化を招くことなく、より細密な印字を行うことが可能となる。The thermal printhead and manufacturing method disclosed herein make it possible to perform finer printing without increasing the size of the substrate.

本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present disclosure will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

本開示の第1の側面の第1実施形態にかかるサーマルプリントヘッドの平面図である。FIG. 1 is a plan view of a thermal printhead according to a first embodiment of a first aspect of the present disclosure. 図1に示すサーマルプリントヘッドの要部の平面図である。FIG. 2 is a plan view of a main portion of the thermal printhead shown in FIG. 1 . 図2の部分拡大図である。FIG. 3 is a partially enlarged view of FIG. 2 . 図2の部分拡大図である。FIG. 3 is a partially enlarged view of FIG. 2 . 図1に示すサーマルプリントヘッドの要部の底面図である。FIG. 2 is a bottom view of a main portion of the thermal printhead shown in FIG. 1 . 図1の006-006線に沿う断面図である。2 is a cross-sectional view taken along line 006-006 in FIG. 1. 図1に示すサーマルプリントヘッドの要部の断面図である。FIG. 2 is a cross-sectional view of a main part of the thermal printhead shown in FIG. 図7の部分拡大図である。FIG. 8 is a partially enlarged view of FIG. 7 . 図7の部分拡大図である。FIG. 8 is a partially enlarged view of FIG. 7 . 図7の部分拡大図である。FIG. 8 is a partially enlarged view of FIG. 7 . 図1の011-011線に沿う断面図である。2 is a cross-sectional view taken along line 011-011 in FIG. 1. 図1の012-012線に沿う断面図である。2 is a cross-sectional view taken along line 012-012 in FIG. 1. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 図1に示すサーマルプリントヘッドの要部の製造工程を説明する部分拡大断面図である。2A to 2C are partially enlarged cross-sectional views illustrating a manufacturing process for a main part of the thermal printhead shown in FIG. 1 . 図1に示すサーマルプリントヘッドの要部の製造工程を説明する部分拡大断面図である。2A to 2C are partially enlarged cross-sectional views illustrating a manufacturing process for a main part of the thermal printhead shown in FIG. 1 . 図1に示すサーマルプリントヘッドの要部の製造工程を説明する部分拡大断面図である。2A to 2C are partially enlarged cross-sectional views illustrating a manufacturing process for a main part of the thermal printhead shown in FIG. 1 . 図1に示すサーマルプリントヘッドの要部の製造工程を説明する部分拡大断面図である。2A to 2C are partially enlarged cross-sectional views illustrating a manufacturing process for a main part of the thermal printhead shown in FIG. 1 . 図1に示すサーマルプリントヘッドの要部の製造工程を説明する部分拡大断面図である。2A to 2C are partially enlarged cross-sectional views illustrating a manufacturing process for a main part of the thermal printhead shown in FIG. 1 . 図1に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。2A to 2C are cross-sectional views illustrating a manufacturing process for the main part of the thermal printhead shown in FIG. 本開示の第1の側面の第2実施形態にかかるサーマルプリントヘッドの要部の断面図である。FIG. 2 is a cross-sectional view of a main part of a thermal printhead according to a second embodiment of the first aspect of the present disclosure. 図34の部分拡大図である。FIG. 35 is a partially enlarged view of FIG. 34 . 本開示の第2の側面の一実施形態に係るサーマルプリントヘッドを示す平面図である。FIG. 2 is a plan view showing a thermal printhead according to an embodiment of a second aspect of the present disclosure. 図36の037-037線に沿う断面図である。This is a cross-sectional view taken along line 037-037 in Figure 36. 図37の部分拡大図である。FIG. 38 is a partially enlarged view of FIG. 37 . 図36に示すサーマルプリントヘッドの要部拡大平面図である。FIG. 37 is an enlarged plan view of a main portion of the thermal printhead shown in FIG. 36. 図36に示すサーマルプリントヘッドの製造方法の一例の一工程を示す断面図である。37 is a cross-sectional view showing a step of an example of a method for manufacturing the thermal printhead shown in FIG. 36. 図40に続く工程を示す断面図である。A cross-sectional view showing a process following Figure 40. 図41に続く工程を示す断面図である。A cross-sectional view showing a process following Figure 41. 図42に続く工程を示す断面図である。A cross-sectional view showing a process following Figure 42. 図43に続く工程を示す断面図である。A cross-sectional view showing a process following Figure 43. 図44に続く工程を示す断面図である。A cross-sectional view showing a process following Figure 44. 図45に続く工程を示す平面図である。FIG. 46 is a plan view showing a process following that of FIG. 45 . 図46の部分拡大図である。FIG. 47 is a partially enlarged view of FIG. 46. 図47の部分拡大図である。FIG. 48 is a partially enlarged view of FIG. 47. 図46に続く工程を示す模式平面図である。FIG. 47 is a schematic plan view showing a process following FIG. 46 . 図49に続く工程を示す模式平面図である。FIG. 50 is a schematic plan view showing a process following FIG. 49 . 図50に続く工程を示す模式平面図である。51 is a schematic plan view showing a process following FIG. 50 . 図51に続く工程を示す模式平面図である。FIG. 52 is a schematic plan view showing a process following FIG. 51 . 図36に示したサーマルプリントヘッドと比べて基材が多数の個片チップにより構成される場合を示す平面図である。37 is a plan view showing a case where the substrate is composed of a large number of individual chips, as compared with the thermal printhead shown in FIG. 36. 図36に示したサーマルプリントヘッドと比べて基材が少数の個片チップにより構成される場合を示す平面図である。37 is a plan view showing a case where the substrate is composed of a smaller number of individual chips compared to the thermal printhead shown in FIG. 36. 本開示の第2の側面に係るサーマルプリントヘッドの変形例を示す平面図である。FIG. 11 is a plan view showing a modified example of the thermal printhead according to the second aspect of the present disclosure. 図55の056-056線に沿う断面図である。This is a cross-sectional view taken along line 056-056 in Figure 55. 本開示の第3の側面の第1実施形態にかかるサーマルプリントヘッドの平面図であり、保護層を透過している。FIG. 2 is a plan view of a thermal printhead according to a first embodiment of a third aspect of the present disclosure, seen through a protective layer. 図57に示すサーマルプリントヘッドの要部の平面図であり、保護層を透過している。FIG. 58 is a plan view of the essential parts of the thermal printhead shown in FIG. 57, seen through the protective layer. 図58の部分拡大図である。FIG. 59 is a partially enlarged view of FIG. 58. 図57の060-060線に沿う断面図である。This is a cross-sectional view taken along line 060-060 in Figure 57. 図57に示すサーマルプリントヘッドの要部の断面図である。A cross-sectional view of a main part of the thermal printhead shown in Figure 57. 図61の部分拡大図である。FIG. 62 is a partially enlarged view of FIG. 61. 図57の部分拡大図であり、絶縁層、抵抗体層、配線層、第1基板、第2基板および複数の第2連絡配線を透過している。FIG. 58 is a partially enlarged view of FIG. 57, showing the insulating layer, the resistor layer, the wiring layer, the first substrate, the second substrate, and a plurality of second interconnects. 図63の064-064線に沿う断面図である。This is a cross-sectional view taken along line 064-064 in Figure 63. 図63の065-065線に沿う断面図であり、基材および第1連絡配線のみを図示している。65 is a cross-sectional view taken along line 065-065 in FIG. 63, showing only the base material and the first interconnection wiring. 図64の部分拡大図である。FIG. 65 is a partially enlarged view of FIG. 64 . 図57に示すサーマルプリントヘッドの変形例を示す断面図であり、基材および第1連絡配線のみを図示している。FIG. 58 is a cross-sectional view showing a modified example of the thermal printhead shown in FIG. 57, illustrating only the base material and the first interconnection wiring. 図57に示すサーマルプリントヘッドの変形例を示す断面図であり、基材および第1連絡配線のみを図示している。FIG. 58 is a cross-sectional view showing a modified example of the thermal printhead shown in FIG. 57, illustrating only the base material and the first interconnection wiring. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する部分拡大平面図である。58 is a partially enlarged plan view illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 図57に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。58A to 58C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 57. 本開示の第3の側面の第2実施形態にかかるサーマルプリントヘッドの平面図であり、保護層を透過している。FIG. 11 is a plan view of a thermal printhead according to a second embodiment of the third aspect of the present disclosure, seen through a protective layer. 本開示の第3の側面の第3実施形態にかかるサーマルプリントヘッドの平面図であり、保護層を透過している。FIG. 11 is a plan view of a thermal printhead according to a third embodiment of the third aspect of the present disclosure, seen through a protective layer. 図57の部分拡大図であり、絶縁層、抵抗体層、配線層(共通配線の一部を除く)、および複数の第2連絡配線を透過している。FIG. 58 is a partially enlarged view of FIG. 57, showing the insulating layer, the resistor layer, the wiring layer (excluding a part of the common wiring), and a plurality of second interconnects. 本開示の第3の側面の第4実施形態にかかるサーマルプリントヘッドの要部の断面図である。FIG. 11 is a cross-sectional view of a main part of a thermal printhead according to a fourth embodiment of the third aspect of the present disclosure. 図84の部分拡大図である。FIG. 85 is a partially enlarged view of FIG. 84 . 本開示の第3の側面の第5実施形態にかかるサーマルプリントヘッドの要部の断面図である。FIG. 13 is a cross-sectional view of a main part of a thermal printhead according to a fifth embodiment of the third aspect of the present disclosure. 図86の部分拡大図である。FIG. 87 is a partially enlarged view of FIG. 86. 図86に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。87A to 87C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 86. 本開示の第4の側面の第1実施形態にかかるサーマルプリントヘッドの平面図であり、保護層および被覆層を透過している。FIG. 11 is a plan view of a thermal printhead according to a first embodiment of the fourth aspect of the present disclosure, showing a protective layer and a covering layer. 図89に示すサーマルプリントヘッドの要部の平面図であり、保護層および被覆層を透過している。FIG. 90 is a plan view of the essential parts of the thermal printhead shown in FIG. 89, showing the protective layer and the covering layer. 図90の部分拡大図である。FIG. 91 is a partially enlarged view of FIG. 90. 図89の092-092線に沿う断面図である。This is a cross-sectional view taken along line 092-092 in Figure 89. 図89に示すサーマルプリントヘッドの要部の断面図である。A cross-sectional view of a main part of the thermal printhead shown in Figure 89. 図93の部分拡大図である。FIG. 94 is a partially enlarged view of FIG. 93. 図89に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。89A to 89C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 図89に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。89A to 89C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 図89に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。89A to 89C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 図89に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。89A to 89C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 図89に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。89A to 89C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 図89に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。89A to 89C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 図89に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。89A to 89C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 図89に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。89A to 89C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 図89に示すサーマルプリントヘッドの要部の製造工程を説明する断面図である。89A to 89C are cross-sectional views illustrating the manufacturing process of the main part of the thermal printhead shown in FIG. 図89に示すサーマルプリントヘッドの変形例の部分拡大断面図である。FIG. 90 is a partially enlarged cross-sectional view of a modified example of the thermal printhead shown in FIG. 89. 図89に示すサーマルプリントヘッドの要部の製造工程の変形例を説明する断面図である。90A to 90C are cross-sectional views illustrating a modified example of the manufacturing process for the main part of the thermal printhead shown in FIG. 89. 本開示の第4の側面の第2実施形態にかかるサーマルプリントヘッドの平面図であり、保護層および被覆層を透過している。FIG. 11 is a plan view of a thermal printhead according to a second embodiment of the fourth aspect of the present disclosure, showing a protective layer and a covering layer. 図106に示すサーマルプリントヘッドの要部の平面図であり、保護層および被覆層を透過している。A plan view of the main part of the thermal printhead shown in Figure 106, showing the protective layer and the covering layer. 図107の部分拡大図である。FIG. 108 is a partially enlarged view of FIG.

本開示を実施するための種々の形態について、添付図面に基づいて説明する。図1~図108のうち、図1~図35は、本開示の第1の側面についての説明図である。同様に、図36~図56は本開示の第2の側面についての説明図、図57~図88は本開示の第3の側面についての説明図、および図89~図108は本開示の第4の側面についての説明図である。Various embodiments for implementing the present disclosure will be described with reference to the accompanying drawings. Of Figs. 1 to 108, Figs. 1 to 35 are explanatory diagrams of a first aspect of the present disclosure. Similarly, Figs. 36 to 56 are explanatory diagrams of a second aspect of the present disclosure, Figs. 57 to 88 are explanatory diagrams of a third aspect of the present disclosure, and Figs. 89 to 108 are explanatory diagrams of a fourth aspect of the present disclosure.

まず、図1~図12を参照しつつ、第1の側面の第1実施形態にかかるサーマルプリントヘッドA10について説明する。サーマルプリントヘッドA10は、サーマルプリンタの主要なユニットである。サーマルプリントヘッドA10は、主として、基板1、第1絶縁層21、第2絶縁層22、抵抗体層3、配線層4、第1貫通配線511、複数の第2貫通配線512、第1電極521、複数の第2電極522、放熱層53および保護層6を備える。これらに加えて、サーマルプリントヘッドA10は、配線基板71、ヒートシンク72、複数の駆動素子73、複数の第1ワイヤ74、複数の第2ワイヤ75、封止樹脂76およびコネクタ77を備える。ここで、図1においては、保護層6、複数の第1ワイヤ74、複数の第2ワイヤ75、および封止樹脂76の図示を省略している。図2~図4においては、保護層6の図示を省略している。First, the thermal printhead A10 according to the first embodiment of the first aspect will be described with reference to FIGS. 1 to 12. The thermal printhead A10 is a main unit of a thermal printer. The thermal printhead A10 mainly includes a substrate 1, a first insulating layer 21, a second insulating layer 22, a resistor layer 3, a wiring layer 4, a first through-hole wiring 511, a plurality of second through-hole wirings 512, a first electrode 521, a plurality of second electrodes 522, a heat dissipation layer 53, and a protective layer 6. In addition to these, the thermal printhead A10 includes a wiring substrate 71, a heat sink 72, a plurality of driving elements 73, a plurality of first wires 74, a plurality of second wires 75, a sealing resin 76, and a connector 77. Here, in FIG. 1, the illustration of the protective layer 6, the plurality of first wires 74, the plurality of second wires 75, and the sealing resin 76 is omitted. In FIGS. 2 to 4, the illustration of the protective layer 6 is omitted.

本開示では、適宜、サーマルプリントヘッドA10の主走査方向を「x方向」と呼び、副走査方向(主走査方向に直交する)を「y方向」と呼ぶ。基板1の厚みを貫通して延びる方向を「z方向」と呼ぶ。z方向は、x方向およびy方向の双方に対して直交している。以下の説明において、「z方向に(沿って)視て」と「厚さ方向に(沿って)視て」とは同じ意味であり、これらを「平面視において」と称する場合もある。In this disclosure, the main scanning direction of the thermal printhead A10 is referred to as the "x direction" and the sub-scanning direction (orthogonal to the main scanning direction) is referred to as the "y direction" as appropriate. The direction extending through the thickness of the substrate 1 is referred to as the "z direction". The z direction is orthogonal to both the x direction and the y direction. In the following description, "when viewed along the z direction" and "when viewed along the thickness direction" have the same meaning, and may be referred to as "in a planar view".

図6に示すように、サーマルプリントヘッドA10においては、基板1を含むサーマルプリントヘッドA10の要部は、配線基板71に接合されている。配線基板71は、ヒートシンク72に接合されている。配線基板71は、z方向においてサーマルプリントヘッドA10の要部と、ヒートシンク72とに挟まれた構成となっている。基板1上には、抵抗体層3の一部をなし、かつx方向に配列された複数の発熱部31(後述)が形成されている。複数の発熱部31は、配線基板71に搭載された複数の駆動素子73により選択的に発熱する。複数の駆動素子73は、コネクタ77を介して外部から送信される印字信号にしたがって駆動する。図6に示すように、サーマルプリンタを構成するプラテンローラ79が、感熱紙などの記録媒体78を複数の発熱部31に押し当てることにより、当該複数の発熱部31が記録媒体78に印字を行う。説明の便宜上、図6において記録媒体78の供給元の側(図6における右側)を「上流側」と呼ぶ。図6において記録媒体78の排出先の側(図6における左側)を「下流側」と呼ぶ。As shown in FIG. 6, in the thermal printhead A10, the main parts of the thermal printhead A10, including the substrate 1, are bonded to a wiring substrate 71. The wiring substrate 71 is bonded to a heat sink 72. The wiring substrate 71 is sandwiched between the main parts of the thermal printhead A10 and the heat sink 72 in the z direction. On the substrate 1, a plurality of heat generating parts 31 (described later) that form part of the resistor layer 3 and are arranged in the x direction are formed. The plurality of heat generating parts 31 are selectively heated by a plurality of driving elements 73 mounted on the wiring substrate 71. The plurality of driving elements 73 are driven according to a print signal transmitted from the outside via a connector 77. As shown in FIG. 6, a platen roller 79 constituting a thermal printer presses a recording medium 78, such as thermal paper, against the plurality of heat generating parts 31, so that the plurality of heat generating parts 31 print on the recording medium 78. For convenience of explanation, the side of the supply source of the recording medium 78 in FIG. 6 (the right side in FIG. 6) is called the "upstream side". In FIG. 6, the side to which the recording medium 78 is discharged (the left side in FIG. 6) is referred to as the "downstream side."

基板1は、図1に示すように、z方向に沿って視てx方向に延びる帯状である。基板1は、半導体材料からなる。当該半導体材料は、ケイ素(Si)の単結晶材料を含む。As shown in Fig. 1, the substrate 1 is a strip extending in the x direction when viewed along the z direction. The substrate 1 is made of a semiconductor material. The semiconductor material includes a single crystal material of silicon (Si).

図6に示すように、基板1は、主面10および裏面13を有する。基板1の主面10および裏面13は、ともにミラー指数が(100)の面である。主面10および裏面13は、z方向において互いに反対側を向く。サーマルプリントヘッドA10においては、主面10が図6に示すプラテンローラ79に対向し、かつ裏面13が配線基板71に対向する。図7に示すように、主面10は、基面11および凸面12を含む。基面11は、裏面13に対して平行である。凸面12は、基面11からz方向に膨出している。凸面12は、x方向に沿って延びている。 As shown in FIG. 6, the substrate 1 has a principal surface 10 and a rear surface 13. The principal surface 10 and rear surface 13 of the substrate 1 both have Miller indices of (100). The principal surface 10 and rear surface 13 face opposite each other in the z direction. In the thermal printhead A10, the principal surface 10 faces the platen roller 79 shown in FIG. 6, and the rear surface 13 faces the wiring board 71. As shown in FIG. 7, the principal surface 10 includes a base surface 11 and a convex surface 12. The base surface 11 is parallel to the rear surface 13. The convex surface 12 bulges out from the base surface 11 in the z direction. The convex surface 12 extends along the x direction.

図8に示すように、凸面12は、頂面121、および一対の傾斜面122を有する。頂面121は、z方向において基面11から離れて位置し、かつ基面11に対して平行である。一対の傾斜面122は、y方向において互いに離れて位置する。一対の傾斜面122は、頂面121および基面11につながっている。一対の傾斜面122は、基面11から頂面121にかけて互いに近づくように基面11に対して傾斜している。基面11に対する一対の傾斜面122の各々の傾斜角αは、ともに同一である。As shown in FIG. 8, the convex surface 12 has a top surface 121 and a pair of inclined surfaces 122. The top surface 121 is located away from the base surface 11 in the z direction and is parallel to the base surface 11. The pair of inclined surfaces 122 are located away from each other in the y direction. The pair of inclined surfaces 122 are connected to the top surface 121 and the base surface 11. The pair of inclined surfaces 122 are inclined with respect to the base surface 11 so as to approach each other from the base surface 11 to the top surface 121. The inclination angle α of each of the pair of inclined surfaces 122 with respect to the base surface 11 is the same.

図7に示すように、基板1には、凸部17、第1貫通部18、および複数の第2貫通部19が形成されている。凸部17は、基面11からz方向に膨出し、かつx方向に沿って延びている。凸面12は、凸部17の表面である。したがって、凸面12の構成は、凸部17の形状に基づいたものとなっている。第1貫通部18は、凸部17に対してy方向の一方側(下流側)に位置する。複数の第2貫通部19は、凸部17に対してy方向の他方側(上流側)に位置する。すなわち、複数の第2貫通部19は、y方向において抵抗体層3の複数の発熱部31(後述)に対して第1貫通部18とは反対側に位置する。第1貫通部18、および複数の第2貫通部19は、基面11(主面10)から裏面13に至って基板1を貫通している。図2および図5に示すように、z方向に沿って視て、第1貫通部18は、x方向に延びるスリットをなしている。図4に示すように、z方向に沿って視て、複数の第2貫通部19は、x方向に対して千鳥配置となるように配列されている。7, the substrate 1 is formed with a convex portion 17, a first through portion 18, and a plurality of second through portions 19. The convex portion 17 bulges from the base surface 11 in the z direction and extends along the x direction. The convex surface 12 is the surface of the convex portion 17. Therefore, the configuration of the convex surface 12 is based on the shape of the convex portion 17. The first through portion 18 is located on one side (downstream side) of the convex portion 17 in the y direction. The plurality of second through portions 19 are located on the other side (upstream side) of the convex portion 17 in the y direction. That is, the plurality of second through portions 19 are located on the opposite side of the first through portion 18 with respect to the plurality of heat generating portions 31 (described later) of the resistor layer 3 in the y direction. The first through portion 18 and the plurality of second through portions 19 penetrate the substrate 1 from the base surface 11 (main surface 10) to the back surface 13. 2 and 5, when viewed along the z direction, the first through-holes 18 form slits extending in the x direction. When viewed along the z direction, the second through-holes 19 are arranged in a staggered arrangement with respect to the x direction.

図7に示すように、基板1は、第1内周面181、および複数の第2内周面191を有する。第1内周面181、および複数の第2内周面191の各々は、基面11(主面10)および裏面13につながっている。第1内周面181は、第1貫通部18を規定している。第1内周面181は、基面11および裏面13の各々に対して傾斜した複数の領域からなる。複数の領域のうち、y方向において互いに離れて位置する一対の当該領域は、基面11から裏面13にかけて互いに近づくように基面11および裏面13に対して傾斜している。複数の第2内周面191の各々は、複数の第2貫通部19のいずれかを規定している。複数の第2内周面191の各々は、z方向に沿って起立している。7, the substrate 1 has a first inner peripheral surface 181 and a plurality of second inner peripheral surfaces 191. The first inner peripheral surface 181 and each of the plurality of second inner peripheral surfaces 191 are connected to the base surface 11 (main surface 10) and the back surface 13. The first inner peripheral surface 181 defines a first through-hole 18. The first inner peripheral surface 181 is made up of a plurality of regions inclined with respect to each of the base surface 11 and the back surface 13. Of the plurality of regions, a pair of the regions located apart from each other in the y direction are inclined with respect to the base surface 11 and the back surface 13 so as to approach each other from the base surface 11 to the back surface 13. Each of the plurality of second inner peripheral surfaces 191 defines one of the plurality of second through-holes 19. Each of the plurality of second inner peripheral surfaces 191 stands up along the z direction.

第1絶縁層21は、図7に示すように、基板1の主面10、第1内周面181、および複数の第2内周面191を覆っている。第1絶縁層21により、基板1は、抵抗体層3、配線層4、第1貫通配線511、および複数の第2貫通配線512に対して電気絶縁されている。第1絶縁層21は、たとえば、オルトケイ酸テトラエチル(TEOS)を原材料とした二酸化ケイ素(TEOS-SiO2)からなる。第1絶縁層21の厚さの例は、1μm以上15μm以下である。 7, the first insulating layer 21 covers the main surface 10, the first inner peripheral surface 181, and the plurality of second inner peripheral surfaces 191 of the substrate 1. The first insulating layer 21 electrically insulates the substrate 1 from the resistor layer 3, the wiring layer 4, the first through-wires 511, and the plurality of second through-wires 512. The first insulating layer 21 is made of silicon dioxide (TEOS-SiO 2 ) made from tetraethyl orthosilicate (TEOS) as a raw material, for example. An example thickness of the first insulating layer 21 is 1 μm or more and 15 μm or less.

第2絶縁層22は、図7に示すように、基板1の裏面13を覆っている。基板1の第1内周面181、および複数の第2内周面191と、裏面13との境界において、第2絶縁層22は、第1絶縁層21につながっている。第2絶縁層22により、基板1は、第1電極521、複数の第2電極522、および放熱層53に対して電気絶縁されている。第2絶縁層22は、たとえば、二酸化ケイ素または窒化ケイ素(Si34)からなる。図9および図10に示すように、第2絶縁層22には、第1開口221、および複数の第2開口222が形成されている。z方向において、第1開口221、および第2開口222は、第2絶縁層22を貫通している。第1開口221は、基板1の第1貫通部18に通じている。複数の第2開口222は、基板1の複数の第2貫通部19に対して個別に通じている。 As shown in FIG. 7, the second insulating layer 22 covers the rear surface 13 of the substrate 1. At the boundaries between the rear surface 13 and the first inner peripheral surface 181 and the plurality of second inner peripheral surfaces 191 of the substrate 1, the second insulating layer 22 is connected to the first insulating layer 21. The second insulating layer 22 electrically insulates the substrate 1 from the first electrode 521, the plurality of second electrodes 522, and the heat dissipation layer 53. The second insulating layer 22 is made of, for example, silicon dioxide or silicon nitride (Si 3 N 4 ). As shown in FIG. 9 and FIG. 10, the second insulating layer 22 has a first opening 221 and a plurality of second openings 222 formed therein. In the z-direction, the first opening 221 and the second opening 222 penetrate the second insulating layer 22. The first opening 221 leads to the first penetration portion 18 of the substrate 1. The multiple second openings 222 communicate with the multiple second through-holes 19 of the substrate 1 individually.

抵抗体層3は、図7~図10に示すように、基板1の主面10上に形成されている。抵抗体層3は、第1絶縁層21に接している。これにより、サーマルプリントヘッドA10において、第1絶縁層21は、基板1と抵抗体層3との間に挟まれた構成となっている。さらに、抵抗体層3の一部は、基板1の第1貫通部18、および複数の第2貫通部19に収容されている。抵抗体層3は、たとえば窒化タンタル(TaN)からなる。抵抗体層3の厚さの例は、0.02μm以上0.1μm以下である。 As shown in Figures 7 to 10, the resistor layer 3 is formed on the main surface 10 of the substrate 1. The resistor layer 3 is in contact with the first insulating layer 21. As a result, in the thermal printhead A10, the first insulating layer 21 is sandwiched between the substrate 1 and the resistor layer 3. Furthermore, a portion of the resistor layer 3 is accommodated in the first through-hole 18 and the multiple second through-holes 19 of the substrate 1. The resistor layer 3 is made of, for example, tantalum nitride (TaN). An example thickness of the resistor layer 3 is 0.02 μm or more and 0.1 μm or less.

図2、図3および図8に示すように、抵抗体層3は、複数の発熱部31を含む。抵抗体層3において、複数の発熱部31は、配線層4から露出する部分である。複数の発熱部31に対して配線層4から選択的に通電されることにより、複数の発熱部31は、図6に示す記録媒体78を局所的に加熱する。複数の発熱部31は、x方向に配列されている。複数の発熱部31のうち、x方向において隣り合う2つの当該発熱部31は、互いに離れて位置する。基板1の凸面12において、複数の発熱部31は、頂面121に形成されている。図6に示すように、サーマルプリンタにおいて、プラテンローラ79は、複数の発熱部31に対向している。2, 3 and 8, the resistor layer 3 includes a plurality of heat generating portions 31. In the resistor layer 3, the plurality of heat generating portions 31 are portions exposed from the wiring layer 4. When electricity is selectively applied to the plurality of heat generating portions 31 from the wiring layer 4, the plurality of heat generating portions 31 locally heat the recording medium 78 shown in FIG. 6. The plurality of heat generating portions 31 are arranged in the x direction. Of the plurality of heat generating portions 31, two adjacent heat generating portions 31 in the x direction are located apart from each other. In the convex surface 12 of the substrate 1, the plurality of heat generating portions 31 are formed on the top surface 121. As shown in FIG. 6, in the thermal printer, the platen roller 79 faces the plurality of heat generating portions 31.

配線層4は、図7~図10に示すように、抵抗体層3上に形成されている。配線層4は、抵抗体層3の複数の発熱部31に通電するための導電経路をなしている。配線層4の電気抵抗率は、抵抗体層3の電気抵抗率よりも小である。配線層4は、たとえば銅(Cu)からなる金属層である。配線層4の厚さの例は、0.3μm以上2.0μm以下である。この他、配線層4は、抵抗体層3上に積層されたチタン(Ti)層と、当該チタン層上に積層された銅層との2つの金属層からなる構成でもよい。この場合のチタン層の厚さの例は、0.1μm以上0.2μm以下である。 As shown in Figures 7 to 10, the wiring layer 4 is formed on the resistor layer 3. The wiring layer 4 forms a conductive path for passing electricity through the multiple heating parts 31 of the resistor layer 3. The electrical resistivity of the wiring layer 4 is smaller than that of the resistor layer 3. The wiring layer 4 is a metal layer made of, for example, copper (Cu). An example of the thickness of the wiring layer 4 is 0.3 μm or more and 2.0 μm or less. In addition, the wiring layer 4 may be configured to be made of two metal layers, a titanium (Ti) layer laminated on the resistor layer 3 and a copper layer laminated on the titanium layer. In this case, an example of the thickness of the titanium layer is 0.1 μm or more and 0.2 μm or less.

図2に示すように、配線層4は、共通配線41、および複数の個別配線42を含む。共通配線41は、抵抗体層3の複数の発熱部31に対してy方向の一方側(下流側)に位置する。複数の個別配線42は、複数の発熱部31に対してy方向の他方側(上流側)に位置する。図3に示すように、z方向に沿って視て、共通配線41と複数の個別配線42とに挟まれた抵抗体層3の複数の領域が、複数の発熱部31である。後述するように、共通配線41には、コネクタ77が有する電源端子(図示略)から所定の正電圧が供給される。2, the wiring layer 4 includes a common wiring 41 and a plurality of individual wirings 42. The common wiring 41 is located on one side in the y direction (downstream side) of the plurality of heat generating portions 31 of the resistor layer 3. The plurality of individual wirings 42 are located on the other side in the y direction (upstream side) of the plurality of heat generating portions 31. As shown in FIG. 3, when viewed along the z direction, the plurality of regions of the resistor layer 3 sandwiched between the common wiring 41 and the plurality of individual wirings 42 are the plurality of heat generating portions 31. As will be described later, a predetermined positive voltage is supplied to the common wiring 41 from a power supply terminal (not shown) of the connector 77.

図2および図3に示すように、共通配線41は、基部411、および複数の延出部412を有する。y方向において、基部411は、抵抗体層3の複数の発熱部31から最も離れて位置する。基部411は、z方向に沿って視てx方向に延びる帯状である。z方向に沿って視て、基部411は、基板1の第1貫通部18に重なっている。複数の延出部412は、y方向において基板1の凸部17に対向する基部411の端部から、複数の発熱部31に向けて延びる帯状である。複数の延出部412は、x方向に沿って配列されている。複数の延出部412の各々の一部は、基板1の一対の傾斜面122のうち、基部411に対向する当該傾斜面122上に形成されている。したがって、共通配線41の一部は、一対の傾斜面122のうち下流側の当該傾斜面122上に形成されている。共通配線41においては、基部411から複数の延出部412を介して複数の発熱部31に電流が流れる。2 and 3, the common wiring 41 has a base 411 and a plurality of extensions 412. In the y direction, the base 411 is located farthest from the plurality of heat generating parts 31 of the resistor layer 3. The base 411 is a strip extending in the x direction when viewed along the z direction. When viewed along the z direction, the base 411 overlaps the first through portion 18 of the substrate 1. The plurality of extensions 412 are strip-shaped extending from an end of the base 411 facing the convex portion 17 of the substrate 1 in the y direction toward the plurality of heat generating parts 31. The plurality of extensions 412 are arranged along the x direction. A portion of each of the plurality of extensions 412 is formed on the inclined surface 122 facing the base 411 of the pair of inclined surfaces 122 of the substrate 1. Therefore, a portion of the common wiring 41 is formed on the downstream inclined surface 122 of the pair of inclined surfaces 122. In the common wiring 41 , a current flows from a base portion 411 through a plurality of extension portions 412 to a plurality of heat generating portions 31 .

図2および図4に示すように、複数の個別配線42の各々は、基部421および延出部422を有する。y方向において、基部421は、抵抗体層3の複数の発熱部31から最も離れて位置する。複数の個別配線42の基部421は、x方向に対して千鳥配置となるように配列されている。z方向に沿って視て、複数の個別配線42の基部421は、基板1の複数の第2貫通部19に対して個別に重なっている。延出部422は、y方向において基板1の凸部17に対向する基部421の端部から、複数の発熱部31に向けて延びる帯状である。複数の個別配線42の延出部422は、x方向に沿って配列されている。複数の個別配線42の各々の延出部422は、基板1の一対の傾斜面122のうち、複数の個別配線42の基部421に対向する当該傾斜面122上に形成されている。したがって、複数の個別配線42の各々の一部は、一対の傾斜面122のうち上流側の当該傾斜面122上に形成されている。複数の個別配線42の各々においては、基部421から延出部422を介して複数の発熱部31のいずれかに電流が流れる。z方向に沿って視て、複数の発熱部31の各々は、複数の個別配線42の延出部422のいずれかと、共通配線41の複数の延出部412のいずれかとに挟まれている。2 and 4, each of the multiple individual wirings 42 has a base 421 and an extension 422. In the y direction, the base 421 is located farthest from the multiple heat generating parts 31 of the resistor layer 3. The bases 421 of the multiple individual wirings 42 are arranged in a staggered arrangement in the x direction. When viewed along the z direction, the bases 421 of the multiple individual wirings 42 individually overlap the multiple second penetration parts 19 of the substrate 1. The extension 422 is a strip extending from an end of the base 421 facing the convex part 17 of the substrate 1 in the y direction toward the multiple heat generating parts 31. The extension 422 of the multiple individual wirings 42 is arranged along the x direction. The extension 422 of each of the multiple individual wirings 42 is formed on the inclined surface 122 facing the base 421 of the multiple individual wirings 42, out of a pair of inclined surfaces 122 of the substrate 1. Therefore, a portion of each of the multiple individual wirings 42 is formed on the upstream inclined surface 122 of the pair of inclined surfaces 122. In each of the multiple individual wirings 42, a current flows from the base 421 through the extension portion 422 to one of the multiple heat generating portions 31. When viewed along the z direction, each of the multiple heat generating portions 31 is sandwiched between one of the extension portions 422 of the multiple individual wirings 42 and one of the multiple extension portions 412 of the common wiring 41.

第1貫通配線511は、図7および図9に示すように、基板1の第1貫通部18に収容されている。第1貫通配線511は、基層511Aおよび本体層511Bを有する。基層511Aは、基板1の第1内周面181に沿って形成され、かつ抵抗体層3に接している。基層511Aは、共通配線41の基部411につながっている。したがって、第1貫通配線511は、共通配線41につながっている。さらに、基層511Aは、第2絶縁層22の第1開口221に通じている。基層511Aは、配線層4をなす金属層と同一の金属層からなる。本体層511Bは、基層511Aに囲まれ、かつ第1貫通部18を埋めている。本体層511Bの体積は、基層511Aの体積よりも大である。本体層511Bは、たとえば銅からなる。 As shown in FIG. 7 and FIG. 9, the first through wiring 511 is accommodated in the first through portion 18 of the substrate 1. The first through wiring 511 has a base layer 511A and a main layer 511B. The base layer 511A is formed along the first inner peripheral surface 181 of the substrate 1 and is in contact with the resistor layer 3. The base layer 511A is connected to the base 411 of the common wiring 41. Therefore, the first through wiring 511 is connected to the common wiring 41. Furthermore, the base layer 511A is connected to the first opening 221 of the second insulating layer 22. The base layer 511A is made of the same metal layer as the metal layer constituting the wiring layer 4. The main layer 511B is surrounded by the base layer 511A and fills the first through portion 18. The volume of the main layer 511B is larger than the volume of the base layer 511A. The main layer 511B is made of, for example, copper.

複数の第2貫通配線512は、図7および図10に示すように、基板1の複数の第2貫通部19に対して個別に収容されている。複数の第2貫通配線512の各々は、基板1の複数の第2内周面191のいずれかに沿って形成され、かつ抵抗体層3に接している。複数の第2貫通配線512は、複数の個別配線42の基部421に対して個別につながっている。したがって、複数の第2貫通配線512の各々は、複数の個別配線42のいずれかとにつながっている。さらに、複数の第2貫通配線512は、第2絶縁層22の複数の第2開口222に対して個別に通じている。複数の第2貫通配線512の各々は、配線層4をなす金属層と同一の金属層からなる。7 and 10, the second through wirings 512 are individually accommodated in the second through portions 19 of the substrate 1. Each of the second through wirings 512 is formed along one of the second inner peripheral surfaces 191 of the substrate 1 and is in contact with the resistor layer 3. The second through wirings 512 are individually connected to the bases 421 of the individual wirings 42. Therefore, each of the second through wirings 512 is connected to one of the individual wirings 42. Furthermore, the second through wirings 512 are individually connected to the second openings 222 of the second insulating layer 22. Each of the second through wirings 512 is made of the same metal layer as the metal layer constituting the wiring layer 4.

第1電極521は、図5および図7に示すように、基板1の裏面13上に形成されている。第1電極521は、第2絶縁層22に接している。第1電極521は、z方向に沿って視てx方向に延びる帯状である。z方向に沿って視て、第1電極521は、基板1の第1貫通部18の少なくとも一部に重なっている。図9に示すように、第1電極521は、下地層521Aおよび本体層521Bを有する。下地層521Aは、第2絶縁層22に接している。さらに、下地層521Aは、第2絶縁層22の第1開口221において抵抗体層3、および第1貫通配線511の基層511Aに接している。これにより、第1電極521は、第1貫通配線511につながり、かつ第1貫通配線511を介して共通配線41に導通している。第1電極521には、所定の正電圧が印加される。下地層521Aは、第2絶縁層22、抵抗体層3および第1貫通配線511に接するバリア層と、当該バリア層上に積層されたシード層との2つの金属層から構成される。当該バリア層は、たとえばチタンからなる。当該シード層は、たとえば銅からなる。本体層521Bは、下地層521A上に積層されている。第1電極521において、本体層521Bが主たる導電経路となる。本体層521Bは、たとえば銅からなる金属層である。5 and 7, the first electrode 521 is formed on the back surface 13 of the substrate 1. The first electrode 521 is in contact with the second insulating layer 22. The first electrode 521 is a strip extending in the x direction when viewed along the z direction. When viewed along the z direction, the first electrode 521 overlaps at least a part of the first through portion 18 of the substrate 1. As shown in FIG. 9, the first electrode 521 has an underlayer 521A and a main body layer 521B. The underlayer 521A is in contact with the second insulating layer 22. Furthermore, the underlayer 521A is in contact with the resistor layer 3 and the base layer 511A of the first through wiring 511 at the first opening 221 of the second insulating layer 22. As a result, the first electrode 521 is connected to the first through wiring 511 and is conductive to the common wiring 41 via the first through wiring 511. A predetermined positive voltage is applied to the first electrode 521. The underlayer 521A is composed of two metal layers: a barrier layer in contact with the second insulating layer 22, the resistor layer 3, and the first through-hole wiring 511, and a seed layer laminated on the barrier layer. The barrier layer is made of, for example, titanium. The seed layer is made of, for example, copper. The main layer 521B is laminated on the underlayer 521A. In the first electrode 521, the main layer 521B serves as a main conductive path. The main layer 521B is a metal layer made of, for example, copper.

複数の第2電極522は、図5および図7に示すように、基板1の裏面13上に形成されている。複数の第2電極522は、第2絶縁層22に接している。複数の第2電極522の各々は、z方向に沿って視て矩形状である。z方向に沿って視て、複数の第2電極522は、基板1の複数の第2貫通部19に対して個別に重なっている。図10に示すように、複数の第2電極522の各々は、下地層522Aおよび本体層522Bを有する。下地層522Aは、第2絶縁層22に接している。さらに、下地層522Aは、第2絶縁層22の複数の第2開口222のいずれかにおいて抵抗体層3と、複数の第2貫通配線512のいずれかとに接している。これにより、複数の第2電極522の各々は、複数の第2貫通配線512のいずれかにつながり、かつ当該第2貫通配線512を介して複数の個別配線42のいずれかに導通している。下地層522Aは、金属層から構成される。当該金属層は、第1電極521の下地層521Aを構成する金属層と同一である。本体層522Bは、下地層522A上に積層されている。複数の第2電極522の各々において、本体層522Bが主たる導電経路となる。本体層522Bは、金属層から構成される。当該金属層は、第1電極521の本体層521Bを構成する金属層と同一である。5 and 7, the second electrodes 522 are formed on the rear surface 13 of the substrate 1. The second electrodes 522 are in contact with the second insulating layer 22. Each of the second electrodes 522 is rectangular when viewed along the z direction. When viewed along the z direction, the second electrodes 522 are individually overlapped with the second through-holes 19 of the substrate 1. As shown in FIG. 10, each of the second electrodes 522 has a base layer 522A and a main body layer 522B. The base layer 522A is in contact with the second insulating layer 22. Furthermore, the base layer 522A is in contact with the resistor layer 3 and any of the second through-hole wirings 512 in any of the second openings 222 of the second insulating layer 22. As a result, each of the second electrodes 522 is connected to any of the second through-hole wirings 512 and is conductive to any of the individual wirings 42 via the second through-hole wirings 512. The underlayer 522A is made of a metal layer. This metal layer is the same as the metal layer constituting the underlayer 521A of the first electrode 521. The main layer 522B is laminated on the underlayer 522A. In each of the multiple second electrodes 522, the main layer 522B serves as a main conductive path. The main layer 522B is made of a metal layer. This metal layer is the same as the metal layer constituting the main layer 521B of the first electrode 521.

放熱層53は、図5および図7に示すように、基板1の裏面13上に形成されるとともに、第2絶縁層22に接して形成されている。y方向において、放熱層53は、第1電極521と、複数の第2電極522との間に位置する。放熱層53は、z方向に沿って視てx方向に延びる帯状である。z方向に沿って視て、放熱層53は、抵抗体層3の複数の発熱部31に重なっている。図8に示すように、放熱層53は、下地層53Aおよび本体層53Bを有する。下地層53Aは、第2絶縁層22に接している。下地層53Aは、金属層から構成される。当該金属層は、第1電極521の下地層521Aを構成する金属層と同一である。本体層53Bは、下地層53A上に積層されている。本体層53Bは、金属層から構成される。当該金属層は、第1電極521の本体層521Bを構成する金属層と同一である。 As shown in FIG. 5 and FIG. 7, the heat dissipation layer 53 is formed on the rear surface 13 of the substrate 1 and in contact with the second insulating layer 22. In the y direction, the heat dissipation layer 53 is located between the first electrode 521 and the multiple second electrodes 522. The heat dissipation layer 53 is a strip extending in the x direction when viewed along the z direction. When viewed along the z direction, the heat dissipation layer 53 overlaps the multiple heat generating portions 31 of the resistor layer 3. As shown in FIG. 8, the heat dissipation layer 53 has a base layer 53A and a main body layer 53B. The base layer 53A is in contact with the second insulating layer 22. The base layer 53A is composed of a metal layer. The metal layer is the same as the metal layer constituting the base layer 521A of the first electrode 521. The main body layer 53B is laminated on the base layer 53A. The main body layer 53B is composed of a metal layer. This metal layer is the same as the metal layer constituting the main body layer 521B of the first electrode 521.

保護層6は、図7に示すように、基板1の主面10、および第1貫通配線511の各々の一部と、抵抗体層3の複数の発熱部31、および配線層4とを覆っている。保護層6は、電気絶縁性を有する。保護層6は、たとえば、二酸化ケイ素、窒化ケイ素、炭化ケイ素(SiC)および窒化アルミニウム(AlN)のいずれかからなる。あるいは、保護層6は、これらの物質のうち複数種類からなる積層体でもよい。保護層6の厚さの例は、1.0μm以上10μm以下である。サーマルプリンタにおいて、図6に示す記録媒体78は、プラテンローラ79により複数の発熱部31を覆う保護層6の領域に押し当てられる。7, the protective layer 6 covers the main surface 10 of the substrate 1, a portion of each of the first through wirings 511, the multiple heat generating portions 31 of the resistor layer 3, and the wiring layer 4. The protective layer 6 has electrical insulation properties. The protective layer 6 is made of, for example, silicon dioxide, silicon nitride, silicon carbide (SiC), or aluminum nitride (AlN). Alternatively, the protective layer 6 may be a laminate made of multiple types of these materials. An example of the thickness of the protective layer 6 is 1.0 μm or more and 10 μm or less. In a thermal printer, the recording medium 78 shown in FIG. 6 is pressed against the area of the protective layer 6 that covers the multiple heat generating portions 31 by a platen roller 79.

配線基板71は、図6に示すように、基板1の裏面13に対向して配置されている。図1に示すように、z方向に沿って視て、配線基板71の面積は、基板1の面積よりも大である。z方向に沿って視て、配線基板71は、x方向を長手方向とする矩形状である。配線基板71は、たとえばPCB基板である。配線基板71には、基板1、複数の駆動素子73、およびコネクタ77が搭載されている。 As shown in Figure 6, the wiring board 71 is disposed opposite the rear surface 13 of the substrate 1. As shown in Figure 1, the area of the wiring board 71 is larger than the area of the substrate 1 when viewed along the z direction. When viewed along the z direction, the wiring board 71 is rectangular with the x direction as the longitudinal direction. The wiring board 71 is, for example, a PCB substrate. The substrate 1, a plurality of driving elements 73, and a connector 77 are mounted on the wiring board 71.

図11および図12に示すように、配線基板71は、放熱体711および配線712を有する。放熱体711は、配線基板71をz方向に貫通している。放熱体711は、たとえば銅を材料とする金属層である。放熱体711には、放熱層53が接合されている。配線712は、配線基板71の上面に配置されている。配線712は、配線基板71において第1電極521、および複数の第2電極522と、複数の駆動素子73と、コネクタ77との導通経路をなしている。配線712には、第1電極521、および複数の第2電極522がそれぞれ接合されている。11 and 12, the wiring board 71 has a heat sink 711 and wiring 712. The heat sink 711 penetrates the wiring board 71 in the z-direction. The heat sink 711 is a metal layer made of copper, for example. A heat dissipation layer 53 is bonded to the heat sink 711. The wiring 712 is disposed on the upper surface of the wiring board 71. The wiring 712 forms a conductive path between the first electrode 521 and the multiple second electrodes 522, the multiple driving elements 73, and the connector 77 on the wiring board 71. The first electrode 521 and the multiple second electrodes 522 are each bonded to the wiring 712.

ヒートシンク72は、図6に示すように、z方向において配線基板71に対して基板1とは反対側に位置する。配線基板71は、ヒートシンク72に接合されている。サーマルプリントヘッドA10の使用時において、抵抗体層3の複数の発熱部31から発生した熱の一部は、基板1および放熱層53を介してヒートシンク72に伝導される。ヒートシンク72に伝導された熱は、外部へと放熱される。ヒートシンク72は、たとえばアルミニウム(Al)からなる。6, the heat sink 72 is located on the opposite side of the wiring board 71 from the substrate 1 in the z direction. The wiring board 71 is joined to the heat sink 72. When the thermal printhead A10 is in use, a portion of the heat generated from the multiple heat generating portions 31 of the resistor layer 3 is conducted to the heat sink 72 via the substrate 1 and the heat dissipation layer 53. The heat conducted to the heat sink 72 is dissipated to the outside. The heat sink 72 is made of, for example, aluminum (Al).

複数の駆動素子73は、図1および図6に示すように、電気絶縁性を有するダイボンディング材(図示略)を介して配線基板71上に搭載されている。複数の駆動素子(ドライバIC)73の各々は、種々の回路が構成された半導体素子である。複数の駆動素子73の各々には、複数の第1ワイヤ74の各々の一端と、複数の第2ワイヤ75の各々の一端とが接合されている。複数の第1ワイヤ74の各々の他端は、複数の第2電極522が接合された配線基板71の配線712に接合されている。複数の第2ワイヤ75の各々の他端は、コネクタ77に導通する配線712に接合されている。1 and 6, the multiple driving elements 73 are mounted on the wiring board 71 via an electrically insulating die bonding material (not shown). Each of the multiple driving elements (driver ICs) 73 is a semiconductor element in which various circuits are configured. Each of the multiple driving elements 73 is bonded to one end of each of the multiple first wires 74 and one end of each of the multiple second wires 75. The other end of each of the multiple first wires 74 is bonded to the wiring 712 of the wiring board 71 to which the multiple second electrodes 522 are bonded. The other end of each of the multiple second wires 75 is bonded to the wiring 712 that is conductive to the connector 77.

上述した構成により、印字信号、制御信号、および所定の正電圧が、外部からコネクタ77を介して複数の駆動素子73に入力される。複数の駆動素子73は、これらの電気信号に基づき、それぞれスイッチング動作を行うことによって、複数の個別配線42に所定の正電圧または0Vを選択的に印加させる。共通配線41には所定の正電圧が印加されているため、複数の個別配線42のいずれかに0Vが印加された場合に、当該個別配線42に導通する抵抗体層3の複数の発熱部31のいずれかに共通配線41から電流が流れる。これにより、複数の発熱部31が選択的に発熱する。With the above-described configuration, a print signal, a control signal, and a predetermined positive voltage are input from the outside to the multiple drive elements 73 via the connector 77. The multiple drive elements 73 each perform a switching operation based on these electrical signals, thereby selectively applying a predetermined positive voltage or 0V to the multiple individual wirings 42. Since a predetermined positive voltage is applied to the common wiring 41, when 0V is applied to any one of the multiple individual wirings 42, a current flows from the common wiring 41 to any one of the multiple heat generating portions 31 of the resistor layer 3 that is conductive to that individual wiring 42. This causes the multiple heat generating portions 31 to selectively generate heat.

封止樹脂76は、図6に示すように、複数の駆動素子73、複数の第1ワイヤ74、および複数の第2ワイヤ75と、配線基板71の一部とを覆っている。封止樹脂76は、電気絶縁性を有する。封止樹脂76は、たとえばアンダーフィルとして用いられる黒色かつ軟質の合成樹脂である。As shown in Fig. 6, the sealing resin 76 covers the driving elements 73, the first wires 74, the second wires 75, and a part of the wiring board 71. The sealing resin 76 has electrical insulation properties. The sealing resin 76 is a black, soft synthetic resin that is used, for example, as an underfill.

コネクタ77は、図1および図6に示すように、配線基板71のy方向の一端(上流側)に搭載されている。コネクタ77は、サーマルプリンタに接続される。コネクタ77は、複数のピン(図示略)を有する。当該複数のピンのうち一部のピンは、第1電極521が接合された配線712に導通している。当該複数のピンのうち残りのピンは、複数の第2ワイヤ75が接合された配線基板71の配線712に導通している。 As shown in Figures 1 and 6, the connector 77 is mounted on one end (upstream side) of the wiring board 71 in the y direction. The connector 77 is connected to a thermal printer. The connector 77 has a plurality of pins (not shown). Some of the plurality of pins are conductive to the wiring 712 to which the first electrode 521 is joined. The remaining pins of the plurality of pins are conductive to the wiring 712 of the wiring board 71 to which the plurality of second wires 75 are joined.

次に、図13~図34に基づき、サーマルプリントヘッドA10の製造方法の一例について説明する。ここで、図13~図33(ただし、図28~図32を除く。)の断面位置は、サーマルプリントヘッドA10の要部を示す図7の断面位置と同一である。Next, an example of a manufacturing method for the thermal printhead A10 will be described with reference to Figures 13 to 34. Here, the cross-sectional positions in Figures 13 to 33 (excluding Figures 28 to 32) are the same as the cross-sectional positions in Figure 7, which shows the main parts of the thermal printhead A10.

最初に、図13および図14に示すように、基材81に凸部17を形成する。First, a convex portion 17 is formed on a substrate 81 as shown in Figures 13 and 14.

まず、図13に示すように、基材81を覆う第1マスク層891を形成する。基材81は、半導体材料からなる。当該半導体材料は、ケイ素の単結晶材料を含む。基材81は、シリコンウエハである。z方向に対して直交する方向に複数の基板1が連なったものが、基材81に相当する。基材81は、第1面81Aおよび第2面81Bを有する。第1面81Aおよび第2面81Bは、z方向において互いに反対側を向く。基材81の第1面81Aおよび第2面81Bは、ともにミラー指数が(100)の面である。第1マスク層891は、第1面81Aおよび第2面81Bを覆うように形成される。第1マスク層891は、窒化ケイ素からなる。第1マスク層891の形成にあたっては、まず、熱CVD(Chemical Vapor Deposition)により、第1面81Aおよび第2面81Bを覆う窒化ケイ素の薄膜を形成する。次いで、リソグラフィパターニングと、反応性イオンエッチング(RIE:Reactive Ion Etching)とにより、第1面81Aを覆う窒化ケイ素の薄膜の領域の一部を除去する。これにより、第1面81Aの一部、および第2面81Bを覆う第1マスク層891が形成される。13, a first mask layer 891 is formed to cover the substrate 81. The substrate 81 is made of a semiconductor material. The semiconductor material includes a single crystal material of silicon. The substrate 81 is a silicon wafer. A plurality of substrates 1 are connected in a direction perpendicular to the z direction to form the substrate 81. The substrate 81 has a first surface 81A and a second surface 81B. The first surface 81A and the second surface 81B face opposite each other in the z direction. The first surface 81A and the second surface 81B of the substrate 81 are both surfaces with Miller indices (100). The first mask layer 891 is formed to cover the first surface 81A and the second surface 81B. The first mask layer 891 is made of silicon nitride. In forming the first mask layer 891, a thin film of silicon nitride is first formed to cover the first surface 81A and the second surface 81B by thermal CVD (Chemical Vapor Deposition). Next, a portion of the region of the thin silicon nitride film covering the first surface 81A is removed by lithography patterning and reactive ion etching (RIE), thereby forming a first mask layer 891 that covers a portion of the first surface 81A and the second surface 81B.

次いで、図14に示すように、基材81に主面10および凸部17を形成する。主面10および凸部17は、図13に示す第1マスク層891から露出した第1面81Aの領域に対して、水酸化カリウム(KOH)水溶液を用いたウエットエッチングにより形成される。当該エッチングは、異方性である。次いで、フッ化水素酸(HF)を用いたウエットエッチングにより第1面81Aを覆う第1マスク層891の領域を除去する。以上により、基面11および凸面12を含む主面10と、凸部17とが、基材81に形成される。凸面12は、基面11からz方向に膨出している。凸部17は、基面11からz方向に膨出し、かつx方向に沿って延びている。凸部17は、凸面12を含む。第1マスク層891に覆われていた第1面81Aの領域が、凸面12の頂面121となる。さらに、基面11に対する凸面12の一対の傾斜面122の各々の傾斜角α(図8参照)は、ともに同一である。これは、凸部17が異方性エッチングにより形成されることに起因している。 Next, as shown in FIG. 14, the main surface 10 and the convex portion 17 are formed on the substrate 81. The main surface 10 and the convex portion 17 are formed by wet etching the area of the first surface 81A exposed from the first mask layer 891 shown in FIG. 13 using an aqueous potassium hydroxide (KOH) solution. The etching is anisotropic. Next, the area of the first mask layer 891 covering the first surface 81A is removed by wet etching using hydrofluoric acid (HF). As a result, the main surface 10 including the base surface 11 and the convex surface 12 and the convex portion 17 are formed on the substrate 81. The convex surface 12 bulges in the z direction from the base surface 11. The convex portion 17 bulges in the z direction from the base surface 11 and extends along the x direction. The convex portion 17 includes the convex surface 12. The area of the first surface 81A covered by the first mask layer 891 becomes the top surface 121 of the convex surface 12. Furthermore, the inclination angles α (see FIG. 8) of the pair of inclined surfaces 122 of the convex surface 12 with respect to the base surface 11 are both the same. This is because the convex portion 17 is formed by anisotropic etching.

次いで、図15および図16に示すように、基材81に基面11(主面10)からz方向に凹む第1凹部811を形成する。Next, as shown in Figures 15 and 16, a first recess 811 is formed in the substrate 81, recessed in the z direction from the base surface 11 (main surface 10).

まず、図15に示すように、基材81の主面10を覆う第2マスク層892を形成する。第2マスク層892は、窒化ケイ素からなる。第2マスク層892の形成にあたっては、まず、熱CVDにより、主面10を覆う窒化ケイ素の薄膜を形成する。次いで、リソグラフィパターニングと、反応性イオンエッチングとにより、基面11を覆う窒化ケイ素の薄膜の一部を除去する。これにより、主面10の一部を覆う第2マスク層892が形成される。First, as shown in FIG. 15, a second mask layer 892 is formed to cover the main surface 10 of the substrate 81. The second mask layer 892 is made of silicon nitride. To form the second mask layer 892, first, a thin film of silicon nitride is formed to cover the main surface 10 by thermal CVD. Next, a portion of the thin film of silicon nitride covering the base surface 11 is removed by lithographic patterning and reactive ion etching. This forms the second mask layer 892 that covers a portion of the main surface 10.

次いで、図16に示すように、基材81に第1凹部811を形成する。第1凹部811は、図15に示す第2マスク層892から露出した基面11の領域に対して、水酸化カリウム水溶液を用いたウエットエッチングにより形成される。当該エッチングは、異方性である。最後に、フッ化水素酸を用いたウエットエッチングにより第2マスク層892を除去する。以上により、基材81に第1凹部811が形成される。さらに、基材81には、第1凹部811を規定する第1内周面181が形成される。 Next, as shown in FIG. 16, a first recess 811 is formed in the substrate 81. The first recess 811 is formed by wet etching the area of the base surface 11 exposed from the second mask layer 892 shown in FIG. 15 using an aqueous potassium hydroxide solution. The etching is anisotropic. Finally, the second mask layer 892 is removed by wet etching using hydrofluoric acid. In this manner, the first recess 811 is formed in the substrate 81. Furthermore, a first inner circumferential surface 181 that defines the first recess 811 is formed in the substrate 81.

次いで、図17および図18に示すように、基材81に基面11(主面10)からz方向に凹む複数の第2凹部812を形成する。複数の第2凹部812は、y方向において図24に示す抵抗体層3の複数の発熱部31に対して第1凹部811とは反対側に位置する。17 and 18, a plurality of second recesses 812 recessed in the z direction from the base surface 11 (principal surface 10) are formed in the substrate 81. The second recesses 812 are located on the opposite side of the first recesses 811 in the y direction with respect to the heating portions 31 of the resistor layer 3 shown in FIG.

まず、図17に示すように、基材81の主面10および第1内周面181を覆う第3マスク層893を形成する。第3マスク層893は、窒化ケイ素からなる。第3マスク層893の形成にあたっては、まず、熱CVDにより、主面10および第1内周面181を覆う窒化ケイ素の薄膜を形成する。次いで、リソグラフィパターニングと、反応性イオンエッチングとにより、基面11を覆う窒化ケイ素の薄膜の一部を除去する。これにより、主面10の一部、および第1内周面181を覆う第3マスク層893が形成される。First, as shown in FIG. 17, a third mask layer 893 is formed to cover the main surface 10 and the first inner peripheral surface 181 of the substrate 81. The third mask layer 893 is made of silicon nitride. To form the third mask layer 893, first, a thin film of silicon nitride is formed by thermal CVD to cover the main surface 10 and the first inner peripheral surface 181. Next, a portion of the thin film of silicon nitride covering the base surface 11 is removed by lithographic patterning and reactive ion etching. This forms the third mask layer 893 that covers a portion of the main surface 10 and the first inner peripheral surface 181.

次いで、図18に示すように、基材81に複数の第2凹部812を形成する。複数の第2凹部812は、図17に示す第3マスク層893から露出した基面11の複数の領域の各々に対して、深掘りRIEにより形成される。最後に、フッ化水素酸を用いたウエットエッチングにより第3マスク層893を除去する。以上により、基材81に複数の第2凹部812が形成される。さらに、基材81には、複数の第2凹部812を個別に規定する複数の第2内周面191が形成される。 Next, as shown in FIG. 18, a plurality of second recesses 812 are formed in the substrate 81. The plurality of second recesses 812 are formed by deep RIE in each of a plurality of regions of the base surface 11 exposed from the third mask layer 893 shown in FIG. 17. Finally, the third mask layer 893 is removed by wet etching using hydrofluoric acid. In this manner, a plurality of second recesses 812 are formed in the substrate 81. Furthermore, a plurality of second inner circumferential surfaces 191 that individually define the plurality of second recesses 812 are formed in the substrate 81.

次いで、図19に示すように、基材81の主面10、第1内周面181、および複数の第2内周面191を覆う第1絶縁層21を形成する。第1絶縁層21は、プラズマCVDによりTEOS-SiO2の薄膜を複数回にわたって積層させることによって形成される。 19, a first insulating layer 21 is formed to cover the main surface 10, the first inner peripheral surface 181, and the plurality of second inner peripheral surfaces 191 of the base material 81. The first insulating layer 21 is formed by laminating thin films of TEOS- SiO2 multiple times by plasma CVD.

次いで、図20~図24に示すように、抵抗体層3および配線層4を形成する。抵抗体層3は、x方向に配列された複数の発熱部31を含む。配線層4は、複数の発熱部31に導通する。さらに、配線層4を形成する工程では、共通配線41、複数の個別配線42、第1貫通配線511、および複数の第2貫通配線512を形成する工程を含む。基材81において、共通配線41は、図24に示す抵抗体層3の複数の発熱部31に対してy方向の一方側(下流側)に位置する。基材81において、複数の個別配線42は、図24に示す複数の発熱部31に対してy方向の他方側(上流側)に位置する。第1貫通配線511は、基材81の第1凹部811に収容され、かつ共通配線41につながっている。第2貫通配線512は、基材81の複数の第2凹部812に対して個別に収容され、かつ複数の個別配線42に対して個別につながっている。20 to 24, the resistor layer 3 and the wiring layer 4 are formed. The resistor layer 3 includes a plurality of heat generating parts 31 arranged in the x direction. The wiring layer 4 is electrically connected to the plurality of heat generating parts 31. Furthermore, the process of forming the wiring layer 4 includes a process of forming a common wiring 41, a plurality of individual wirings 42, a first through wiring 511, and a plurality of second through wirings 512. In the substrate 81, the common wiring 41 is located on one side (downstream side) in the y direction with respect to the plurality of heat generating parts 31 of the resistor layer 3 shown in FIG. 24. In the substrate 81, the plurality of individual wirings 42 are located on the other side (upstream side) in the y direction with respect to the plurality of heat generating parts 31 shown in FIG. 24. The first through wiring 511 is accommodated in the first recess 811 of the substrate 81 and is connected to the common wiring 41. The second through wiring 512 is individually accommodated in the plurality of second recesses 812 of the substrate 81 and is individually connected to the plurality of individual wirings 42.

まず、図20に示すように、基材81の主面10上と、基材81の第1凹部811、および複数の第2凹部812とに抵抗体膜82を形成する。抵抗体膜82は、第1絶縁層21の全面を覆うように形成される。抵抗体膜82は、スパッタリング法により窒化タンタルの薄膜を第1絶縁層21に積層させることによって形成される。20, a resistor film 82 is formed on the main surface 10 of the substrate 81, in the first recess 811 of the substrate 81, and in the multiple second recesses 812. The resistor film 82 is formed so as to cover the entire surface of the first insulating layer 21. The resistor film 82 is formed by laminating a thin film of tantalum nitride on the first insulating layer 21 by a sputtering method.

次いで、図21に示すように、抵抗体膜82の全面を覆う導電層83を形成する。導電層83は、スパッタリング法により複数の銅の薄膜を抵抗体膜82に積層させることによって形成される。この他、導電層83の形成にあたっては、スパッタリング法によりチタンの薄膜を抵抗体膜82に積層させた後、当該チタンの薄膜に対してスパッタリング法により複数の銅の薄膜を積層させる手法を採ってもよい。これにより、第1貫通配線511の基層511Aが、基材81の第1凹部811に形成される。さらに、複数の第2貫通配線512が、基材81の複数の第2凹部812に対して個別に形成される。21, a conductive layer 83 is formed to cover the entire surface of the resistor film 82. The conductive layer 83 is formed by laminating multiple copper thin films on the resistor film 82 by a sputtering method. Alternatively, the conductive layer 83 may be formed by laminating a titanium thin film on the resistor film 82 by a sputtering method, and then laminating multiple copper thin films on the titanium thin film by a sputtering method. As a result, the base layer 511A of the first through wiring 511 is formed in the first recess 811 of the substrate 81. Furthermore, multiple second through wirings 512 are individually formed in the multiple second recesses 812 of the substrate 81.

次いで、図22に示すように、基材81の第1凹部811に、第1貫通配線511の本体層511Bを形成する。本体層511Bは、銅からなる。本体層511Bは、導電層83に対してリソグラフィパターニングを施した後、導電層83を導電経路とした電解めっきにより形成される。これにより、第1貫通配線511が第1凹部811に形成される。22, a main body layer 511B of the first through wiring 511 is formed in the first recess 811 of the substrate 81. The main body layer 511B is made of copper. The main body layer 511B is formed by subjecting the conductive layer 83 to lithographic patterning and then electrolytic plating using the conductive layer 83 as a conductive path. As a result, the first through wiring 511 is formed in the first recess 811.

次いで、図23に示すように、導電層83に対してリソグラフィパターニングを施した後、導電層83の一部を除去する。当該除去は、硫酸(H2SO4)および過酸化水素(H22)の混合溶液を用いたウエットエッチングにより行われる。これにより、共通配線41、および複数の個別配線42が、抵抗体膜82上に形成される。したがって、本工程でもって配線層4の形成が完了する。さらに、基材81の頂面121(凸面12)上に形成された抵抗体膜82の領域が配線層4から露出する。 23, the conductive layer 83 is lithographically patterned, and then a portion of the conductive layer 83 is removed. The removal is performed by wet etching using a mixed solution of sulfuric acid ( H2SO4 ) and hydrogen peroxide ( H2O2 ). As a result, the common wiring 41 and the multiple individual wirings 42 are formed on the resistor film 82. Thus, the formation of the wiring layer 4 is completed by this process. Furthermore, the region of the resistor film 82 formed on the top surface 121 (convex surface 12) of the substrate 81 is exposed from the wiring layer 4.

次いで、図24に示すように、抵抗体膜82、配線層4、および第1貫通配線511の本体層511Bに対してリソグラフィパターニングを施した後、抵抗体膜82の一部を除去する。当該除去は、反応性イオンエッチングにより行われる。これにより、抵抗体層3が、基材81の主面10上と、基材81の第1凹部811、および複数の第2凹部812とに形成される。基材81の頂面121上には、複数の発熱部31が形成される。24, lithographic patterning is performed on the resistor film 82, the wiring layer 4, and the main layer 511B of the first through wiring 511, and then a portion of the resistor film 82 is removed. The removal is performed by reactive ion etching. As a result, the resistor layer 3 is formed on the main surface 10 of the substrate 81, in the first recess 811 of the substrate 81, and in the multiple second recesses 812. Multiple heat generating portions 31 are formed on the top surface 121 of the substrate 81.

次いで、図25に示すように、基材81の主面10、および第1貫通配線511の各々の一部と、抵抗体層3の複数の発熱部31、および配線層4を覆う保護層6を形成する。保護層6は、プラズマCVDにより窒化ケイ素の薄膜を積層させることによって形成される。25, a protective layer 6 is formed to cover the main surface 10 of the substrate 81, a portion of each of the first through wirings 511, the heating portions 31 of the resistor layer 3, and the wiring layer 4. The protective layer 6 is formed by laminating a thin film of silicon nitride by plasma CVD.

次いで、図26に示すように、z方向において主面10とは反対側に位置する基材81の一部を除去する。当該除去は、研磨により行われる。さらに、当該除去は、第1貫通配線511の一部と、複数の第2貫通配線512の各々の一部とが基材81から露出するまで行われる。これにより、第2面81Bを含む基材81の一部と、第2面81Bを覆う第1マスク層891の領域とが除去される。さらに、基材81には、z方向において主面10とは反対側を向く裏面13が形成される。裏面13から第1貫通配線511の一部と、複数の第2貫通配線512の各々の一部とが露出する。さらに、裏面13から第1絶縁層21および抵抗体層3の各々の一部が露出する。本工程により、基材81の第1凹部811が、第1貫通部18となる。あわせて、基材81の複数の第2凹部812が、複数の第2貫通部19となる。26, a part of the substrate 81 located on the opposite side to the main surface 10 in the z direction is removed. The removal is performed by polishing. Furthermore, the removal is performed until a part of the first through wiring 511 and a part of each of the plurality of second through wirings 512 are exposed from the substrate 81. As a result, a part of the substrate 81 including the second surface 81B and an area of the first mask layer 891 covering the second surface 81B are removed. Furthermore, the substrate 81 has a back surface 13 facing the opposite side to the main surface 10 in the z direction. A part of the first through wiring 511 and a part of each of the plurality of second through wirings 512 are exposed from the back surface 13. Furthermore, a part of each of the first insulating layer 21 and the resistor layer 3 is exposed from the back surface 13. Through this process, the first recess 811 of the substrate 81 becomes the first through portion 18. In addition, the plurality of second recesses 812 of the substrate 81 become the plurality of second through portions 19.

次いで、図27に示すように、基材81の裏面13を覆う第2絶縁層22を形成する。第2絶縁層22は、窒化ケイ素からなる。第2絶縁層22には、z方向に貫通する第1開口221、および複数の第2開口222が形成されている。第2絶縁層22の形成にあたっては、まず、プラズマCVDにより、裏面13を覆う窒化ケイ素の薄膜を形成する。次いで、リソグラフィパターニングと、反応性イオンエッチングとにより、裏面13を覆う窒化ケイ素の薄膜の一部を除去する。これにより、裏面13を覆う第2絶縁層22が形成されるとともに、第2絶縁層22に第1開口221、および複数の第2開口222が形成される。図28および図29に示すように、基材81の第1内周面181、および複数の第2内周面191と、裏面13との境界において、第2絶縁層22は、第1絶縁層21につながった状態となる。さらに、図28に示すように、抵抗体層3の一部と、第1貫通配線511の基層511Aの一部とが、第1開口221から露出する。図29に示すように、抵抗体層3の一部と、複数の第2貫通配線512の各々の一部とが、複数の第2開口222のいずれかから露出する。27, a second insulating layer 22 is formed to cover the rear surface 13 of the substrate 81. The second insulating layer 22 is made of silicon nitride. The second insulating layer 22 is formed with a first opening 221 penetrating in the z-direction and a plurality of second openings 222. In forming the second insulating layer 22, first, a thin film of silicon nitride covering the rear surface 13 is formed by plasma CVD. Then, a part of the thin film of silicon nitride covering the rear surface 13 is removed by lithography patterning and reactive ion etching. As a result, the second insulating layer 22 covering the rear surface 13 is formed, and the first opening 221 and a plurality of second openings 222 are formed in the second insulating layer 22. As shown in FIGS. 28 and 29, the second insulating layer 22 is connected to the first insulating layer 21 at the boundaries between the first inner peripheral surface 181 and the plurality of second inner peripheral surfaces 191 of the substrate 81 and the rear surface 13. 28 , a part of the resistor layer 3 and a part of the base layer 511A of the first through wiring 511 are exposed from the first opening 221. As shown in FIG 29 , a part of the resistor layer 3 and a part of each of the plurality of second through wirings 512 are exposed from any of the plurality of second openings 222.

次いで、図28~図33に示すように、電極(第1電極521、および複数の第2電極522)と、放熱層53とを形成する。第1電極521は、共通配線41に導通する。複数の第2電極522は、複数の個別配線42に対して個別に導通する。第1電極521、複数の第2電極522、および放熱層53は、基材81の裏面13上に、かつ第2絶縁層22に接して配置されている。すなわち、第1電極521、複数の第2電極522、および放熱層53は、z方向において基材81に対して配線層4とは反対側に位置する。 Next, as shown in Figures 28 to 33, electrodes (a first electrode 521 and multiple second electrodes 522) and a heat dissipation layer 53 are formed. The first electrode 521 is electrically connected to the common wiring 41. The multiple second electrodes 522 are individually electrically connected to the multiple individual wirings 42. The first electrode 521, the multiple second electrodes 522, and the heat dissipation layer 53 are arranged on the rear surface 13 of the substrate 81 and in contact with the second insulating layer 22. That is, the first electrode 521, the multiple second electrodes 522, and the heat dissipation layer 53 are located on the opposite side of the substrate 81 to the wiring layer 4 in the z direction.

まず、図28および図29に示すように、第2絶縁層22を覆う下地層84を形成する。下地層84は、スパッタリング法によりチタンの薄膜を第2絶縁層22に積層させた後、当該チタンの薄膜に対してスパッタリング法により銅の薄膜を積層させることによって形成される。これにより、下地層84は、第2絶縁層22の第1開口221と、第2絶縁層22の複数の第2開口222とにも形成される。第1開口221に形成された下地層84は、抵抗体層3、および第1貫通配線511の基層511Aに接する。複数の第2開口222に形成された下地層84は、抵抗体層3、および複数の第2貫通配線512に接する。First, as shown in Figures 28 and 29, a base layer 84 is formed to cover the second insulating layer 22. The base layer 84 is formed by laminating a thin film of titanium on the second insulating layer 22 by a sputtering method, and then laminating a thin film of copper on the thin film of titanium by a sputtering method. As a result, the base layer 84 is also formed in the first opening 221 of the second insulating layer 22 and the multiple second openings 222 of the second insulating layer 22. The base layer 84 formed in the first opening 221 contacts the resistor layer 3 and the base layer 511A of the first through wiring 511. The base layer 84 formed in the multiple second openings 222 contacts the resistor layer 3 and the multiple second through wirings 512.

次いで、図30~図32に示すように、下地層84上に複数の本体層85を形成する。複数の本体層85は、銅からなる。複数の本体層85は、下地層84に対してリソグラフィパターニングを施した後、下地層84を導電経路とした電解めっきにより形成される。30 to 32, a plurality of main body layers 85 are formed on the base layer 84. The plurality of main body layers 85 are made of copper. The plurality of main body layers 85 are formed by subjecting the base layer 84 to lithographic patterning and then performing electrolytic plating using the base layer 84 as a conductive path.

次いで、図33に示すように、複数の本体層85に覆われていない下地層84の領域を除去する。当該除去は、硫酸および過酸化水素の混合溶液を用いたウエットエッチングにより行われる。これにより、第1電極521、複数の第2電極522、および放熱層53が形成される。33, the areas of the base layer 84 that are not covered by the plurality of main body layers 85 are removed by wet etching using a mixed solution of sulfuric acid and hydrogen peroxide. This results in the formation of the first electrode 521, the plurality of second electrodes 522, and the heat dissipation layer 53.

次いで、基材81をx方向およびy方向に沿って切断することにより、基材81を個片に分割する。これにより、基板1を含むサーマルプリントヘッドA10の要部が得られる。次いで、配線基板71に対して、複数の駆動素子73、およびコネクタ77の搭載と、複数の第1ワイヤ74、および複数の第2ワイヤ75の接合と、封止樹脂76の形成とを行う。次いで、配線基板71に対して、放熱層53を配線基板71の放熱体711に接合させ、かつ第1電極521、および複数の第2電極522を配線基板71の配線712に接合させる。最後に、配線基板71をヒートシンク72に接合させる。以上の工程を経ることによって、サーマルプリントヘッドA10が得られる。Next, the substrate 81 is cut along the x-direction and the y-direction to divide the substrate 81 into individual pieces. This results in the main part of the thermal printhead A10 including the substrate 1. Next, a plurality of driving elements 73 and a connector 77 are mounted on the wiring board 71, a plurality of first wires 74 and a plurality of second wires 75 are joined, and a sealing resin 76 is formed. Next, the heat dissipation layer 53 is joined to the heat sink 711 of the wiring board 71, and the first electrode 521 and a plurality of second electrodes 522 are joined to the wiring 712 of the wiring board 71. Finally, the wiring board 71 is joined to the heat sink 72. Through the above steps, the thermal printhead A10 is obtained.

次に、サーマルプリントヘッドA10の作用効果について説明する。Next, the effects of the thermal print head A10 will be explained.

サーマルプリントヘッドA10は、主面10および裏面13を有するとともに、半導体材料からなる基板(半導体基板)1と、抵抗体層3上に形成された配線層4と、裏面13上に形成された第1電極521とを備える。配線層4は、抵抗体層3の複数の発熱部31に対してy方向の一方側(下流側)に位置する共通配線41を含む。一方、基板1には、主面10から裏面13に至って貫通する第1貫通部18が形成されている。第1貫通部18には、第1貫通配線511が収容されている。第1貫通配線511は、共通配線41および第1電極521につながっている。本構成により、主面10上において、複数の発熱部31に対してy方向の他方側(上流側)に共通配線41を幅広く配置することなく、サーマルプリントヘッドA10において当該共通配線41の導通経路を確保することができる。これにより、主面10の面積をより拡大することなく、複数の発熱部31に対してy方向の他方側に位置する複数の個別配線42の配置数をより増加させることができるため、複数の発熱部31の各々の幅(x方向の長さ)を縮小しつつ、それらの配置数をより増加させることができる。したがって、サーマルプリントヘッドA10によれば、基板1の大型化を招くことなく、より細密な印字を行うことが可能となる。The thermal printhead A10 has a main surface 10 and a back surface 13, and includes a substrate (semiconductor substrate) 1 made of a semiconductor material, a wiring layer 4 formed on the resistor layer 3, and a first electrode 521 formed on the back surface 13. The wiring layer 4 includes a common wiring 41 located on one side (downstream side) in the y direction with respect to the multiple heat generating parts 31 of the resistor layer 3. On the other hand, a first through portion 18 is formed in the substrate 1, penetrating from the main surface 10 to the back surface 13. The first through portion 18 contains a first through wiring 511. The first through wiring 511 is connected to the common wiring 41 and the first electrode 521. With this configuration, it is possible to ensure a conduction path for the common wiring 41 in the thermal printhead A10 without widely arranging the common wiring 41 on the other side (upstream side) in the y direction with respect to the multiple heat generating parts 31 on the main surface 10. This makes it possible to increase the number of individual wirings 42 located on the other side in the y direction of the heat generating parts 31 without increasing the area of the main surface 10, thereby making it possible to increase the number of heat generating parts 31 while reducing the width (length in the x direction) of each of the heat generating parts 31. Therefore, the thermal printhead A10 makes it possible to perform finer printing without increasing the size of the substrate 1.

サーマルプリントヘッドA10においては、複数の発熱部31から共通配線41に流れる電流をより速やかに流すことが求められるため、共通配線41の厚さは、複数の個別配線42の各々の厚さよりも大とされる。そこで、サーマルプリントヘッドA10が第1貫通配線511および第1電極521を備えることにより、z方向に沿って視たときの共通配線41の面積をより縮小することができる。これにより、基板1の線膨張係数と、配線層4の線膨張係数との差に起因した基板1のz方向の反りを抑制することができる。In the thermal printhead A10, since it is required to more quickly pass the current flowing from the multiple heat generating parts 31 to the common wiring 41, the thickness of the common wiring 41 is made larger than the thickness of each of the multiple individual wirings 42. Therefore, by providing the thermal printhead A10 with the first through wiring 511 and the first electrode 521, the area of the common wiring 41 when viewed along the z direction can be further reduced. This makes it possible to suppress warping of the substrate 1 in the z direction caused by the difference between the linear expansion coefficient of the substrate 1 and the linear expansion coefficient of the wiring layer 4.

サーマルプリントヘッドA10は、基板1の裏面13上に形成された複数の第2電極522をさらに備える。一方、基板1には、主面10から裏面13に至って貫通し、かつy方向において複数の発熱部31に対して第1貫通部18とは反対側に位置する複数の第2貫通部19が形成されている。複数の第2貫通部19には、複数の第2貫通配線512が個別に収容されている。複数の第2貫通配線512の各々は、複数の個別配線42のいずれかと、複数の第2電極522のいずれかとにつながっている。これにより、基板1において、複数の第2電極522、および第1電極521は、z方向において同一の位置に形成された構成となる。したがって、複数の第2電極522、および第1電極521が接合される配線基板71の構造の複雑化を回避することができる。The thermal printhead A10 further includes a plurality of second electrodes 522 formed on the rear surface 13 of the substrate 1. On the other hand, the substrate 1 is formed with a plurality of second through-holes 19 that penetrate from the main surface 10 to the rear surface 13 and are located on the opposite side of the first through-holes 18 with respect to the plurality of heat generating parts 31 in the y direction. The plurality of second through-holes 19 individually accommodate a plurality of second through-hole wirings 512. Each of the plurality of second through-hole wirings 512 is connected to one of the plurality of individual wirings 42 and one of the plurality of second electrodes 522. As a result, in the substrate 1, the plurality of second electrodes 522 and the first electrode 521 are formed at the same position in the z direction. Therefore, it is possible to avoid the structure of the wiring substrate 71 to which the plurality of second electrodes 522 and the first electrode 521 are joined being complicated.

基板1の主面10は、基面11と、基面11からz方向に膨出する凸面12とを含む。凸面12は、x方向に沿って延びている。複数の発熱部31は、凸面12上に形成されている。これにより、サーマルプリントヘッドA10の使用時において、サーマルプリントヘッドA10に対する記録媒体78(図6参照)の接触面積をより小とすることができる。したがって、複数の発熱部31に起因した記録媒体78における印字の品質を向上させることができる。The main surface 10 of the substrate 1 includes a base surface 11 and a convex surface 12 that bulges out from the base surface 11 in the z direction. The convex surface 12 extends along the x direction. The multiple heat generating portions 31 are formed on the convex surface 12. This makes it possible to reduce the contact area of the thermal printhead A10 with the recording medium 78 (see FIG. 6) when the thermal printhead A10 is in use. This makes it possible to improve the quality of printing on the recording medium 78 caused by the multiple heat generating portions 31.

さらに、凸面12は、基板1の基面11に対して平行な頂面121と、頂面121および基面11につながり、かつy方向において互いに離れて位置する一対の傾斜面122とを含む。複数の発熱部31は、頂面121上に形成されている。共通配線41の一部と、複数の個別配線42の各々の一部とは、一対の傾斜面122のいずれかの上に形成されている。これにより、z方向に沿って視て、複数の発熱部31の各々のy方向の寸法をより小としつつ、サーマルプリントヘッドA10の使用時において、サーマルプリントヘッドA10に対して記録媒体78の接触面積をさらに小とすることができる。したがって、サーマルプリントヘッドA10における発熱量を抑えつつ、記録媒体78における印字の品質をさらに向上させることができる。Furthermore, the convex surface 12 includes a top surface 121 parallel to the base surface 11 of the substrate 1, and a pair of inclined surfaces 122 connected to the top surface 121 and the base surface 11 and positioned apart from each other in the y direction. The plurality of heat generating parts 31 are formed on the top surface 121. A part of the common wiring 41 and a part of each of the plurality of individual wirings 42 are formed on one of the pair of inclined surfaces 122. This makes it possible to further reduce the size of each of the plurality of heat generating parts 31 in the y direction when viewed along the z direction, while further reducing the contact area of the recording medium 78 with the thermal printhead A10 when using the thermal printhead A10. Therefore, the amount of heat generated in the thermal printhead A10 can be suppressed, and the quality of printing on the recording medium 78 can be further improved.

基板1において、一対の傾斜面122は、基面11から頂面121にかけて互いに近づくように基面11に対して傾斜している。凸面12のこのような形状は、サーマルプリントヘッドA10の製造方法において、異方性エッチングにより基材81に凸部17を形成することによるものである。これは、基材81を構成する半導体材料が、ケイ素の単結晶材料を含むことに起因する。In the substrate 1, the pair of inclined surfaces 122 are inclined with respect to the base surface 11 so as to approach each other from the base surface 11 to the top surface 121. Such a shape of the convex surface 12 is obtained by forming the convex portion 17 in the base material 81 by anisotropic etching in the manufacturing method of the thermal printhead A10. This is because the semiconductor material constituting the base material 81 contains a single crystal silicon material.

サーマルプリントヘッドA10は、第1絶縁層21および第2絶縁層22をさらに備える。第1絶縁層21は、基板1の主面10に加え、第1貫通部18を規定する第1内周面181と、複数の第2貫通部19の各々を規定する複数の第2内周面191とを覆っている。第2絶縁層22は、基板1の裏面13を覆い、かつ第1絶縁層21につながっている。これにより、サーマルプリントヘッドA10が第1貫通配線511、複数の第2貫通配線512、第1電極521、および複数の第2電極522を備える構成であっても、これらの導電要素と、基板1との電気絶縁を図ることができる。したがって、配線層4において、共通配線41と、複数の個別配線42との短絡が防止される。The thermal printhead A10 further includes a first insulating layer 21 and a second insulating layer 22. The first insulating layer 21 covers the main surface 10 of the substrate 1 as well as the first inner peripheral surface 181 that defines the first through-hole 18 and the second inner peripheral surfaces 191 that define each of the second through-holes 19. The second insulating layer 22 covers the rear surface 13 of the substrate 1 and is connected to the first insulating layer 21. As a result, even if the thermal printhead A10 includes the first through-hole wiring 511, the second through-hole wirings 512, the first electrode 521, and the second electrodes 522, these conductive elements can be electrically insulated from the substrate 1. Therefore, in the wiring layer 4, a short circuit between the common wiring 41 and the individual wirings 42 is prevented.

サーマルプリントヘッドA10は、y方向において第1電極521と、複数の第2電極522との間に位置し、かつ第2絶縁層22に接して形成された放熱層53をさらに備える。z方向に沿って視て、放熱層53は、複数の発熱部31に重なっている。これにより、サーマルプリントヘッドA10の使用時において、複数の発熱部31から発した熱の一部を、基板1から放熱層53に速やかに伝導させることができる。The thermal printhead A10 further includes a heat dissipation layer 53 located between the first electrode 521 and the multiple second electrodes 522 in the y direction and formed in contact with the second insulating layer 22. When viewed along the z direction, the heat dissipation layer 53 overlaps the multiple heat generating parts 31. This allows a portion of the heat generated from the multiple heat generating parts 31 to be rapidly conducted from the substrate 1 to the heat dissipation layer 53 when the thermal printhead A10 is in use.

サーマルプリントヘッドA10は、第1電極521、および複数の第2電極522が接合された配線基板71をさらに備える。配線基板71は、放熱層53が接合される放熱体711を有する。これにより、上述の場合において、放熱層53に伝導された熱は、放熱体711を介して速やかに外部に放出させられる。The thermal printhead A10 further includes a wiring board 71 to which a first electrode 521 and a plurality of second electrodes 522 are bonded. The wiring board 71 has a heat sink 711 to which the heat dissipation layer 53 is bonded. As a result, in the above-mentioned case, the heat conducted to the heat dissipation layer 53 is quickly released to the outside via the heat sink 711.

図34および図35に基づき、本開示の第1の側面の第2実施形態にかかるサーマルプリントヘッドA20について説明する。これらの図において、先述したサーマルプリントヘッドA10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図34の断面位置は、先述したサーマルプリントヘッドA10を示す図6の断面位置と同一である。 A thermal printhead A20 according to a second embodiment of the first aspect of the present disclosure will be described with reference to Figures 34 and 35. In these figures, elements that are the same as or similar to those of the thermal printhead A10 described above are given the same reference numerals, and duplicated descriptions will be omitted. Here, the cross-sectional position in Figure 34 is the same as the cross-sectional position in Figure 6 showing the thermal printhead A10 described above.

サーマルプリントヘッドA20においては、基板1の凸面12の構成が、先述したサーマルプリントヘッドA10の当該構成と異なる。In thermal printhead A20, the configuration of the convex surface 12 of the substrate 1 differs from that of the thermal printhead A10 described above.

図34および図35に示すように、凸面12の一対の傾斜面122の各々は、第1領域122Aおよび第2領域122Bを含む。第1領域122Aは、基板1の基面11につながっている。第2領域122Bは、凸面12の頂面121、および第1領域122Aにつながっている。一対の傾斜面122の各々において、基面11に対する第2領域122Bの傾斜角α2は、基面11に対する第1領域122Aの傾斜角α1よりも小である。34 and 35, each of the pair of inclined surfaces 122 of the convex surface 12 includes a first region 122A and a second region 122B. The first region 122A is connected to the base surface 11 of the substrate 1. The second region 122B is connected to the top surface 121 of the convex surface 12 and the first region 122A. In each of the pair of inclined surfaces 122, the inclination angle α2 of the second region 122B with respect to the base surface 11 is smaller than the inclination angle α1 of the first region 122A with respect to the base surface 11.

次に、サーマルプリントヘッドA20の作用効果について説明する。 Next, the effects of the thermal print head A20 will be explained.

サーマルプリントヘッドA20は、主面10および裏面13を有するとともに、半導体材料からなる基板(半導体基板)1と、抵抗体層3上に形成された配線層4と、裏面13上に形成された第1電極521とを備える。配線層4は、抵抗体層3の複数の発熱部31に対してy方向の一方側に位置する共通配線41を含む。一方、基板1には、主面10から裏面13に至って貫通する第1貫通部18が形成されている。第1貫通部18には、第1貫通配線511が収容されている。第1貫通配線511は、共通配線41および第1電極521につながっている。したがって、サーマルプリントヘッドA20によっても、基板1の大型化を招くことなく、より細密な印字を行うことが可能となる。The thermal printhead A20 has a main surface 10 and a back surface 13, and includes a substrate (semiconductor substrate) 1 made of a semiconductor material, a wiring layer 4 formed on the resistor layer 3, and a first electrode 521 formed on the back surface 13. The wiring layer 4 includes a common wiring 41 located on one side in the y direction with respect to the multiple heat generating portions 31 of the resistor layer 3. On the other hand, the substrate 1 is formed with a first through portion 18 that penetrates from the main surface 10 to the back surface 13. The first through portion 18 contains a first through wiring 511. The first through wiring 511 is connected to the common wiring 41 and the first electrode 521. Therefore, the thermal printhead A20 also makes it possible to perform finer printing without increasing the size of the substrate 1.

サーマルプリントヘッドA20においては、基板1の一対の傾斜面122(凸面12)の各々は、第1領域122Aおよび第2領域122Bを含む。第1領域122Aは、基板1の基面11につながっている。第2領域122Bは、凸面12の頂面121、および第1領域122Aにつながっている。一対の傾斜面122の各々において、基面11に対する第2領域122Bの傾斜角α2は、基面11に対する第1領域122Aの傾斜角α1よりも小である。本構成をとることにより、凸面12に沿って形成された保護層6の表面が、より滑らかなものとなる。したがって、サーマルプリントヘッドA20の使用時において図6に示す記録媒体78が保護層6に接触する際、当該保護層6に対する記録媒体78の動摩擦力が低減するため、第1に、記録媒体78に起因した紙かすが当該保護層6に付着することを抑制できる。第2に、保護層6の摩耗が抑制されることによって、サーマルプリントヘッドA20の寿命がより長くなる。In the thermal printhead A20, each of the pair of inclined surfaces 122 (convex surface 12) of the substrate 1 includes a first region 122A and a second region 122B. The first region 122A is connected to the base surface 11 of the substrate 1. The second region 122B is connected to the top surface 121 of the convex surface 12 and the first region 122A. In each of the pair of inclined surfaces 122, the inclination angle α2 of the second region 122B with respect to the base surface 11 is smaller than the inclination angle α1 of the first region 122A with respect to the base surface 11. By adopting this configuration, the surface of the protective layer 6 formed along the convex surface 12 becomes smoother. Therefore, when the recording medium 78 shown in FIG. 6 contacts the protective layer 6 during use of the thermal printhead A20, the kinetic friction force of the recording medium 78 with respect to the protective layer 6 is reduced, so that, first, the adhesion of paper shavings caused by the recording medium 78 to the protective layer 6 can be suppressed. Secondly, the wear of the protective layer 6 is suppressed, thereby extending the life of the thermal printhead A20.

本開示は、先述した第1の側面に係る実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。The present disclosure is not limited to the embodiment relating to the first aspect described above. The specific configuration of each part of the present disclosure can be freely designed in various ways.

〔第1の側面の実施形態に係る符号の説明〕
A10,A20:サーマルプリントヘッド 1:基板
10:主面 11:基面 12:凸面
121:頂面 122:傾斜面
122A:第1領域 122B:第2領域 13:裏面
17:凸部 18:第1貫通部 181:第1内周面
19:第2貫通部 191:第2内周面
21:第1絶縁層 22:第2絶縁層
221:第1開口 222:第2開口
3:抵抗体層 31:発熱部 4:配線層
41:共通配線 411:基部
412:延出部 42:個別配線
421:基部 422:延出部 511:第1貫通配線
511A:基層 511B:本体層
512:第2貫通配線
521:第1電極 521A:下地層 521B:本体層
522:第2電極 522A:下地層 522B:本体層
53:放熱層 53A:下地層 53B:本体層
6:保護層 71:配線基板 711:放熱体
712:配線 72:ヒートシンク 73:駆動素子
74:第1ワイヤ 75:第2ワイヤ 76:封止樹脂
77:コネクタ 78:記録媒体 79:プラテンローラ
81:基材 81A:第1面 81B:第2面
811:第1凹部 812:第2凹部 82:抵抗体膜
83:導電層 84:下地層 85:本体層
891:第1マスク層 892:第2マスク層
893:第3マスク層 α,α1,α2:傾斜角
[Explanation of symbols according to the first aspect of the embodiment]
A10, A20: Thermal print head 1: Substrate
10: Principal surface 11: Base surface 12: Convex surface 121: Top surface 122: Inclined surface 122A: First region 122B: Second region 13: Back surface 17: Convex portion 18: First penetrating portion 181: First inner circumferential surface 19: Second penetrating portion 191: Second inner circumferential surface 21: First insulating layer 22: Second insulating layer 221: First opening 222: Second opening 3: Resistor layer 31: Heat generating part 4: Wiring layer 41: Common wiring 411: Base 412: Extension 42: Individual wiring 421: Base 422: Extension 511: First through wiring 511A: Base layer 511B: Main body layer 512: Second through wiring 521: First electrode 521A: Base layer 521B: main layer 522: second electrode 522A: underlayer 522B: main layer 53: heat dissipation layer 53A: underlayer 53B: main layer 6: protective layer 71: wiring board 711: heat dissipation body 712: wiring 72: heat sink 73: driving element 74: first wire 75: second wire 76: sealing resin 77: connector 78: recording medium 79: platen roller 81: substrate 81A: first surface 81B: second surface 811: first recess 812: second recess 82: resistor film 83: conductive layer 84: underlayer 85: main layer 891: first mask layer 892: second mask layer 893: third mask layer α, α1, α2: inclination angle

次に、本開示の第2の側面に係る実施形態について、図36~図56を参照して説明する。図36~図56(第2の側面)において使用した参照符号は、図1~図35(第1の側面)において使用した参照符号とは無関係であり、同一の参照符号が異なる部材を指す場合もあれば、異なる参照符号が同一あるいは類似の部材を指す場合もある。このように異なる側面にかかる図面に使用された参照符号が互いに無関係であることは、後述する第3、第4の側面にかかる実施形態を説明する図面についても同様である。Next, an embodiment relating to the second aspect of the present disclosure will be described with reference to Figures 36 to 56. The reference numbers used in Figures 36 to 56 (second aspect) are unrelated to the reference numbers used in Figures 1 to 35 (first aspect), and the same reference numbers may refer to different components, and different reference numbers may refer to the same or similar components. This unrelated nature of the reference numbers used in the drawings relating to different aspects also applies to the drawings explaining the embodiments relating to the third and fourth aspects described below.

特許文献1に開示された従来のサーマルプリントヘッドにおいて、主走査方向の印刷長には、様々な種類がありうる。主走査方向の印刷長が異なるサーマルプリントヘッドを製造するためには、互いに長さが異なる複数種類の個片に、Siウエハを分割する必要がある。印刷長が異なるサーマルプリントヘッドの種類が多いほど、Siウエハからサーマルプリントヘッドを製造する効率が低下することが懸念される。そこで本開示の第2の側面は、主走査方向の印刷長が様々に異なるサーマルプリントヘッドの製造効率を高めることが可能な技術を提供することを一の課題とする。In the conventional thermal printhead disclosed in Patent Document 1, there can be various types of print lengths in the main scanning direction. In order to manufacture thermal printheads with different print lengths in the main scanning direction, it is necessary to divide a Si wafer into multiple types of individual pieces with different lengths. There is a concern that the efficiency of manufacturing thermal printheads from a Si wafer will decrease as the number of types of thermal printheads with different print lengths increases. Therefore, an objective of the second aspect of the present disclosure is to provide a technology that can improve the manufacturing efficiency of thermal printheads with various different print lengths in the main scanning direction.

図36~図39は、第2の側面の一実施形態に係るサーマルプリントヘッドを示している。本実施形態のサーマルプリントヘッドB10は、ヘッド基板1、配線基板5、複数のワイヤ61,62,63、複数の駆動IC7、樹脂部78、放熱部材81および支持部材82を備えている。サーマルプリントヘッドB10は、プラテンローラ99(図39参照)によって搬送される印刷媒体(図示略)に印刷を施すプリンタに組み込まれるものである。印刷媒体としては、たとえばバーコードシートやレシートを作成するための感熱紙が挙げられる。 Figures 36 to 39 show a thermal printhead according to one embodiment of the second aspect. The thermal printhead B10 of this embodiment comprises a head substrate 1, a wiring substrate 5, multiple wires 61, 62, 63, multiple driving ICs 7, a resin part 78, a heat dissipation member 81 and a support member 82. The thermal printhead B10 is incorporated into a printer that prints on a print medium (not shown) transported by a platen roller 99 (see Figure 39). Examples of print media include thermal paper for producing barcode sheets and receipts.

図36は、サーマルプリントヘッドB10を示す平面図である。図37は、図36の037-037線に沿う断面図である。図38は、サーマルプリントヘッドB10の要部断面図であり、図39の一部を拡大した断面図である。図39は、サーマルプリントヘッドB10を示す要部拡大平面図である。図36および図39においては、理解の便宜上、保護層2を省略している。図36および図39においては、理解の便宜上、樹脂部78を省略している。 Figure 36 is a plan view showing thermal printhead B10. Figure 37 is a cross-sectional view taken along line 037-037 in Figure 36. Figure 38 is a cross-sectional view of a main portion of thermal printhead B10, and is an enlarged cross-sectional view of a portion of Figure 39. Figure 39 is an enlarged plan view of a main portion of thermal printhead B10. For ease of understanding, protective layer 2 has been omitted from Figures 36 and 39. For ease of understanding, resin portion 78 has been omitted from Figures 36 and 39.

図37に示すように、サーマルプリントヘッドB10において、ヘッド基板1および配線基板5は、放熱部材81上で、y方向に隣接して搭載されている。本実施形態では、ヘッド基板1は、支持部材82を介して放熱部材81に支持されている。ヘッド基板1には、y方向に配列される複数の発熱部41が形成されている(後述)。この発熱部41は、配線基板5に搭載された駆動IC7により選択的に発熱駆動され、コネクタ59を介して外部から送信される印字信号にしたがって、プラテンローラ99によって発熱部41に押圧される印刷媒体に印字を行う。As shown in Figure 37, in the thermal printhead B10, the head substrate 1 and wiring substrate 5 are mounted adjacent to each other in the y direction on a heat dissipation member 81. In this embodiment, the head substrate 1 is supported on the heat dissipation member 81 via a support member 82. The head substrate 1 has a plurality of heat generating portions 41 arranged in the y direction (described later). The heat generating portions 41 are selectively driven to generate heat by a drive IC 7 mounted on the wiring substrate 5, and print on a print medium pressed against the heat generating portions 41 by a platen roller 99 in accordance with a print signal transmitted from the outside via a connector 59.

ヘッド基板1は、図36、図38、図39に示すように、基材10、絶縁層19、保護層2、電極層3、および、抵抗体層4を備えている。As shown in Figures 36, 38 and 39, the head substrate 1 has a base material 10, an insulating layer 19, a protective layer 2, an electrode layer 3 and a resistor layer 4.

基材10は、Si単結晶半導体からなる。基材10の構成材料としては、たとえばSiウエハが好適である。図36に示すように、基材10は、z方向視において、x方向を長手方向とし、y方向を短手方向とする細長矩形状である。基材10は、複数の個片チップ10Aを備えて構成されている。複数の個片チップ10Aは、x方向に並んでいる。The substrate 10 is made of a Si single crystal semiconductor. A suitable material for the substrate 10 is, for example, a Si wafer. As shown in FIG. 36, the substrate 10 has an elongated rectangular shape with the x direction as the long side and the y direction as the short side when viewed in the z direction. The substrate 10 is composed of a plurality of individual chips 10A. The plurality of individual chips 10A are lined up in the x direction.

個片チップ10Aは、第1側面101および第2側面102を有する。第2側面102は、x方向一方側(主走査方向一方側)を向く端面である。第1側面101は、x方向他方側(主走査方向他方側)を向く端面である。The individual chip 10A has a first side 101 and a second side 102. The second side 102 is an end face facing one side in the x direction (one side in the main scanning direction). The first side 101 is an end face facing the other side in the x direction (the other side in the main scanning direction).

本実施形態では、x方向に隣接する一対の個片チップ10Aは、互いに密着している。x方向に隣接する一対の個片チップ10Aのうちx方向一方側(主走査方向一方側)に位置する個片チップ10Aの第1側面101は、x方向に対して直角である。また、x方向に隣接する一対の個片チップ10Aのうちx方向他方側(主走査方向他方側)に位置する個片チップ10Aの第2側面102は、x方向に対して直角である。x方向に隣接する一対の個片チップ10Aにおいて、x方向一方側に位置する個片チップ10Aの第1側面101と、x方向他方側に位置する個片チップ10Aの第2側面102とが、互いに密着している。In this embodiment, a pair of individual chips 10A adjacent in the x direction are in close contact with each other. The first side 101 of the individual chip 10A located on one side in the x direction (one side in the main scanning direction) of the pair of individual chips 10A adjacent in the x direction is perpendicular to the x direction. Also, the second side 102 of the individual chip 10A located on the other side in the x direction (the other side in the main scanning direction) of the pair of individual chips 10A adjacent in the x direction is perpendicular to the x direction. In a pair of individual chips 10A adjacent in the x direction, the first side 101 of the individual chip 10A located on one side in the x direction and the second side 102 of the individual chip 10A located on the other side in the x direction are in close contact with each other.

基材10(x方向に並ぶ複数の個片チップ10A)の大きさは限定されないが、一例を挙げると、x方向の寸法は、たとえば50mm以上400mm以下程度、y方向の寸法は、たとえば3mm以上10mm以下程度、z方向の寸法は、たとえば725μm程度である。また、個片チップ10Aの寸法の一例を挙げると、x方向の寸法は、たとえば5mm以上15mm以下程度である。基材10において、y方向の駆動IC7に近い側が上流側であり、駆動IC7から遠い側が下流側である。印刷媒体は、プラテンローラ99によって、y方向の上流側から下流側に搬送される。 The size of the substrate 10 (multiple individual chips 10A arranged in the x direction) is not limited, but as an example, the dimension in the x direction is, for example, about 50 mm to 400 mm, the dimension in the y direction is, for example, about 3 mm to 10 mm, and the dimension in the z direction is, for example, about 725 μm. As an example of the dimensions of the individual chips 10A, the dimension in the x direction is, for example, about 5 mm to 15 mm. In the substrate 10, the side closer to the driving IC 7 in the y direction is the upstream side, and the side farther from the driving IC 7 is the downstream side. The printing medium is transported from the upstream side to the downstream side in the y direction by the platen roller 99.

基材10(各個片チップ10A)は、図37~図39に示すように、主面11および凸部12を有している。主面11は、z方向の上方を向く。本開示では、主面11は、x-y平面(x方向とy方向で規定される平面、他の平面も同様)に沿って広がっており、x-y平面に略平行な平面である。主面11は、ミラー指数が(100)の面である。凸部12は、主面11からz方向に突出しており、x方向に延びている。凸部12は、主面11の下流側寄りに形成されている。凸部12は、y-z平面に沿う断面の形状が、x方向に一様である。凸部12は、z方向下方側の端部におけるy方向の寸法が、たとえば500μm程度であり、z方向上方側の端部(後述する頂面121)におけるy方向の寸法が、たとえば200μm程度である。また、凸部12のz方向の寸法は、たとえば150μm程度である。 As shown in Figures 37 to 39, the substrate 10 (each individual chip 10A) has a main surface 11 and a convex portion 12. The main surface 11 faces upward in the z direction. In this disclosure, the main surface 11 spreads along the x-y plane (a plane defined by the x and y directions, the same applies to other planes) and is a plane that is approximately parallel to the x-y plane. The main surface 11 is a plane with Miller indices (100). The convex portion 12 protrudes from the main surface 11 in the z direction and extends in the x direction. The convex portion 12 is formed toward the downstream side of the main surface 11. The shape of the cross section of the convex portion 12 along the y-z plane is uniform in the x direction. The dimension of the convex portion 12 in the y direction at the end on the lower side in the z direction is, for example, about 500 μm, and the dimension of the y direction at the end on the upper side in the z direction (top surface 121 described later) is, for example, about 200 μm. The dimension of the protrusion 12 in the z direction is, for example, about 150 μm.

図38に示すように、凸部12は、頂面121および一対の傾斜面122を有する。頂面121は、主面11と平行であり、略平面である。頂面121は、z方向視において、x方向に長く延びる細長矩形状である。上記凸部12のz方向の寸法は、頂面121と主面11とのz方向における離間距離である。一対の傾斜面122は、y方向において頂面121を挟んでいる。また、一対の傾斜面122はそれぞれ、主面11と頂面121とに繋がり、y方向においてこれらに挟まれている。各傾斜面122は、頂面121からy方向に離れるほど低位となるように主面11および頂面121に対して傾斜している。換言すると、一対の傾斜面122は、主面11からz方向に遠ざかるにつれて、y方向において互いに近づく。各傾斜面122は、略平面である。主面11に対する各傾斜面122の傾斜角は、たとえば54.8度である。各傾斜面122は、(111)面である。38, the convex portion 12 has a top surface 121 and a pair of inclined surfaces 122. The top surface 121 is parallel to the main surface 11 and is substantially flat. When viewed in the z direction, the top surface 121 is an elongated rectangular shape extending long in the x direction. The dimension of the convex portion 12 in the z direction is the distance between the top surface 121 and the main surface 11 in the z direction. The pair of inclined surfaces 122 sandwich the top surface 121 in the y direction. In addition, each of the pair of inclined surfaces 122 is connected to the main surface 11 and the top surface 121, and is sandwiched between them in the y direction. Each inclined surface 122 is inclined with respect to the main surface 11 and the top surface 121 so that it is lower as it moves away from the top surface 121 in the y direction. In other words, the pair of inclined surfaces 122 approach each other in the y direction as it moves away from the main surface 11 in the z direction. Each inclined surface 122 is substantially flat. The inclination angle of each inclined surface 122 with respect to the main surface 11 is, for example, 54.8 degrees. Each inclined surface 122 is a (111) surface.

本実施形態では、凸部12は、複数の個片チップ10Aそれぞれに配置されている。複数の個片チップ10Aにおいて、凸部12のy方向における位置は揃っている。これにより、複数の個片チップ10Aそれぞれにおける凸部12は、x方向に見て重なっている。In this embodiment, the convex portion 12 is arranged on each of the multiple individual chips 10A. The positions of the convex portions 12 in the y direction are aligned on each of the multiple individual chips 10A. As a result, the convex portions 12 on each of the multiple individual chips 10A overlap when viewed in the x direction.

絶縁層19は、図38に示すように、基材10の主面11上に形成され、基材10(各個片チップ10A)を覆う。絶縁層19は、主面11、凸部12の頂面121および一対の傾斜面122に接する。絶縁層19は、基材10(各個片チップ10A)を、抵抗体層4および電極層3に対してより確実に絶縁するためのものである。絶縁層19は、基材10(各個片チップ10A)において抵抗体層4または電極層3が形成される領域に形成されていればよい。絶縁層19は、絶縁性材料からなり、たとえばSiO2またはSiN(窒化ケイ素)からなり、好適にはTEOS-SiO2(TEOS(オルトケイ酸テトラエチル)を原材料として形成されたSiO2)が採用される。絶縁層19の厚さは特に限定されず、たとえば1μm以上10μm以下である。 As shown in FIG. 38, the insulating layer 19 is formed on the main surface 11 of the substrate 10 and covers the substrate 10 (each chip 10A). The insulating layer 19 contacts the main surface 11, the top surface 121 of the protrusion 12, and the pair of inclined surfaces 122. The insulating layer 19 is for more reliably insulating the substrate 10 (each chip 10A) from the resistor layer 4 and the electrode layer 3. The insulating layer 19 may be formed in the region of the substrate 10 (each chip 10A) where the resistor layer 4 or the electrode layer 3 is formed. The insulating layer 19 is made of an insulating material, for example, SiO 2 or SiN (silicon nitride), and preferably TEOS-SiO 2 (SiO 2 formed using TEOS (tetraethyl orthosilicate) as a raw material). The thickness of the insulating layer 19 is not particularly limited, and is, for example, 1 μm or more and 10 μm or less.

抵抗体層4は、図38に示すように、絶縁層19上に形成され、基材10(複数の個片チップ10A)に支持されている。抵抗体層4は、絶縁層19を挟んで、主面11および凸部12にわたって形成されている。抵抗体層4は、たとえばTaN(窒化タンタル)からなる。抵抗体層4の厚さは特に限定されず、たとえば0.02μm以上0.1μm以下(好ましくは0.08μm程度)である。本実施形態では、抵抗体層4は、複数の個片チップ10Aそれぞれに対応して分離して配置されている。As shown in FIG. 38, the resistor layer 4 is formed on the insulating layer 19 and supported by the substrate 10 (multiple individual chips 10A). The resistor layer 4 is formed across the main surface 11 and the protrusions 12, sandwiching the insulating layer 19. The resistor layer 4 is made of, for example, TaN (tantalum nitride). The thickness of the resistor layer 4 is not particularly limited, and is, for example, 0.02 μm or more and 0.1 μm or less (preferably about 0.08 μm). In this embodiment, the resistor layer 4 is arranged separately corresponding to each of the multiple individual chips 10A.

抵抗体層4は、図36、図38および図39に示すように、複数の発熱部41を含む。複数の発熱部41は、抵抗体層4のうち後述する電極層3に覆われずに露出する部分である。複数の発熱部41は、各々に選択的に通電されることにより、印刷媒体を局所的に加熱する。複数の発熱部41は、x方向に配列されており、x方向において互いに離間している。複数の発熱部41のy方向における形成領域は、凸部12の頂面121のy方向の一部または全部を含んだ領域とされる。 As shown in Figures 36, 38 and 39, the resistor layer 4 includes a plurality of heat generating portions 41. The plurality of heat generating portions 41 are exposed portions of the resistor layer 4 that are not covered by the electrode layer 3 described below. The plurality of heat generating portions 41 are selectively energized to locally heat the print medium. The plurality of heat generating portions 41 are arranged in the x direction and are spaced apart from one another in the x direction. The formation area of the plurality of heat generating portions 41 in the y direction is an area that includes part or all of the top surface 121 of the protrusion 12 in the y direction.

図36、図39に示すように、複数の個片チップ10Aには、各々、発熱部41が複数配置されている。本実施形態では、基材10上に配置された複数の発熱部41は、複数の個片チップ10Aのすべてにわたってx方向に一定ピッチで配列されている。x方向に隣接する一対の個片チップ10Aの境界は、x方向において隣り合う一対の発熱部41の間に位置する。36 and 39, a plurality of heat generating portions 41 are arranged on each of the plurality of individual chips 10A. In this embodiment, the plurality of heat generating portions 41 arranged on the substrate 10 are arranged at a constant pitch in the x direction across all of the plurality of individual chips 10A. The boundary between a pair of adjacent individual chips 10A in the x direction is located between a pair of heat generating portions 41 adjacent to each other in the x direction.

電極層3は、複数の発熱部41に通電するための導通経路を構成する。電極層3は、抵抗体層4に積層され、基材10(複数の個片チップ10A)に支持されている。電極層3は、抵抗体層4よりも抵抗値が小さい金属材料からなり、たとえばCu(銅)からなる。電極層3の厚さは特に限定されず、たとえば0.3μm以上2.0μm以下である。なお、電極層3は、Cu層と、Ti(チタン)層とが積層された構成であってもよい。この場合、Ti層は、Cu層と抵抗体層4との間に介在し、たとえば厚さ100nm程度である。本実施形態では、電極層3は、複数の個片チップ10Aそれぞれに対応して分離して配置されている。The electrode layer 3 forms a conductive path for passing electricity through the multiple heat generating parts 41. The electrode layer 3 is laminated on the resistor layer 4 and supported by the substrate 10 (multiple individual chips 10A). The electrode layer 3 is made of a metal material having a smaller resistance value than the resistor layer 4, for example, Cu (copper). The thickness of the electrode layer 3 is not particularly limited, and is, for example, 0.3 μm or more and 2.0 μm or less. The electrode layer 3 may be configured by laminating a Cu layer and a Ti (titanium) layer. In this case, the Ti layer is interposed between the Cu layer and the resistor layer 4, and has a thickness of, for example, about 100 nm. In this embodiment, the electrode layer 3 is arranged separately corresponding to each of the multiple individual chips 10A.

本実施形態において、図39に示すように、各個片チップ10Aにおける電極層3は、複数の個別電極31と、共通電極32と、複数の中継電極33と、を含む。In this embodiment, as shown in FIG. 39, the electrode layer 3 in each individual chip 10A includes a plurality of individual electrodes 31, a common electrode 32, and a plurality of relay electrodes 33.

共通電極32は、複数の共通電極延出部321と、複数の分岐部322と、基幹部323とを有する。共通電極延出部321は、y方向に沿って延びる帯状である。共通電極延出部321は、発熱部41よりもy方向上流側に配置されている。複数の共通電極延出部321は、x方向(主走査方向)に所定間隔を隔てて配置される。The common electrode 32 has a plurality of common electrode extensions 321, a plurality of branch portions 322, and a main portion 323. The common electrode extensions 321 are strip-shaped extending along the y direction. The common electrode extensions 321 are arranged upstream in the y direction from the heat generating portion 41. The common electrode extensions 321 are arranged at predetermined intervals in the x direction (main scanning direction).

各共通電極延出部321のy方向下流側の端部には、一対の分岐部322が繋がっている。分岐部322は、y方向に延びる帯状である。各分岐部322のy方向下流側の端部は、y方向上流側の傾斜面122上まで延びている。共通電極延出部321に繋がる一対の分岐部322は、x方向に互いに離間し、かつx方向において隣り合う一対の発熱部41と各別に接している。これにより、各共通電極延出部321は、一対の分岐部322を介してx方向に隣り合う一対の発熱部41と導通している。基幹部323は、x方向に延びる帯状であり、y方向において駆動IC7寄りに配置されている。基幹部323には、各共通電極延出部321のy方向上流側の端部が繋がっている。A pair of branched portions 322 are connected to the downstream end of each common electrode extension 321 in the y direction. The branched portions 322 are strip-shaped extending in the y direction. The downstream end of each branched portion 322 in the y direction extends up to the inclined surface 122 on the upstream side in the y direction. The pair of branched portions 322 connected to the common electrode extension 321 are spaced apart from each other in the x direction and are in contact with a pair of adjacent heat generating portions 41 in the x direction. As a result, each common electrode extension 321 is electrically connected to a pair of adjacent heat generating portions 41 in the x direction via the pair of branched portions 322. The main portion 323 is strip-shaped extending in the x direction and is disposed closer to the driving IC 7 in the y direction. The upstream end of each common electrode extension 321 in the y direction is connected to the main portion 323.

複数の個別電極31は、x方向において互いに分離している。個別電極31は、発熱部41よりもy方向上流側に配置されている。各個別電極31は、個別電極延出部311および電極パッド部312を有する。個別電極延出部311は、概ねy方向に沿って延びる帯状である。個別電極延出部311のy方向下流側の端部は、y方向上流側の傾斜面122上まで延びており、発熱部41と接している。電極パッド部312は、個別電極延出部311のy方向上流側の端部に繋がっている。電極パッド部312は、ワイヤ61がボンディングされる部分である。The multiple individual electrodes 31 are separated from each other in the x direction. The individual electrodes 31 are arranged upstream in the y direction from the heat generating portion 41. Each individual electrode 31 has an individual electrode extension portion 311 and an electrode pad portion 312. The individual electrode extension portion 311 is strip-shaped extending generally along the y direction. The downstream end of the individual electrode extension portion 311 in the y direction extends onto the inclined surface 122 on the upstream side in the y direction and contacts the heat generating portion 41. The electrode pad portion 312 is connected to the upstream end of the individual electrode extension portion 311 in the y direction. The electrode pad portion 312 is the portion to which the wire 61 is bonded.

各個別電極延出部311は、x方向において共通電極延出部321と離間している。各共通電極延出部321のx方向における両側には、個別電極延出部311が隣接する。す なわち、各共通電極延出部321は、x方向両側に隣接する2つの個別電極延出部311に挟まれている。Each individual electrode extension portion 311 is spaced apart from the common electrode extension portion 321 in the x direction. The individual electrode extension portions 311 are adjacent to each common electrode extension portion 321 on both sides in the x direction. In other words, each common electrode extension portion 321 is sandwiched between two individual electrode extension portions 311 adjacent to each other on both sides in the x direction.

個別電極延出部311と接する発熱部41は、共通電極延出部321に導通する発熱部41と隣接している。より具体的には、共通電極延出部321を挟む2つの個別電極延出部311の一方と接する発熱部41は、共通電極延出部321と導通する一対の発熱部41の一方と隣接する。共通電極延出部321を挟む2つの個別電極延出部311の他方と接する発熱部41は、共通電極延出部321と導通する一対の発熱部41の他方と隣接する。The heat generating portion 41 in contact with the individual electrode extension portion 311 is adjacent to the heat generating portion 41 that is conductive to the common electrode extension portion 321. More specifically, the heat generating portion 41 in contact with one of the two individual electrode extension portions 311 that sandwich the common electrode extension portion 321 is adjacent to one of the pair of heat generating portions 41 that are conductive to the common electrode extension portion 321. The heat generating portion 41 in contact with the other of the two individual electrode extension portions 311 that sandwich the common electrode extension portion 321 is adjacent to the other of the pair of heat generating portions 41 that are conductive to the common electrode extension portion 321.

複数の中継電極33は、x方向に沿って配列されている。複数の中継電極33は、複数の発熱部41よりもy方向下流側に配置されており、複数の発熱部41を挟んで共通電極32および複数の個別電極31とはy方向において反対側に位置する。各中継電極33は、x方向に隣接する一対の発熱部41と接している。複数の中継電極33はそれぞれ、複数の個別電極31のうちの一つと共通電極32との間に電気的に介在する。各中継電極33は、一対の中継電極延出部331と、連結部332と、を有する。The multiple relay electrodes 33 are arranged along the x direction. The multiple relay electrodes 33 are arranged downstream in the y direction from the multiple heat generating portions 41, and are located on the opposite side in the y direction from the common electrode 32 and the multiple individual electrodes 31, sandwiching the multiple heat generating portions 41 between them. Each relay electrode 33 is in contact with a pair of heat generating portions 41 adjacent to each other in the x direction. Each of the multiple relay electrodes 33 is electrically interposed between one of the multiple individual electrodes 31 and the common electrode 32. Each relay electrode 33 has a pair of relay electrode extension portions 331 and a connecting portion 332.

図38、図39に示すように、各中継電極延出部331は、y方向に延びる帯状である。複数の中継電極延出部331は、x方向に互いに離間している。各中継電極延出部331のy方向上流側の端部は、y方向下流側の傾斜面122上まで延びている。各中継電極33を構成する一対の中継電極延出部331は各々、x方向において隣り合う一対の発熱部41と各別に接している。各中継電極33における一対の中継電極延出部331の一方は、y方向において発熱部41を挟んで複数の分岐部322のいずれか一つに対向配置されている。各中継電極33における一対の中継電極延出部331の他方は、y方向において発熱部41を挟んで複数の個別電極延出部311のいずれか一つに対向配置されている。38 and 39, each relay electrode extension 331 is a strip extending in the y direction. The multiple relay electrode extensions 331 are spaced apart from each other in the x direction. The upstream end of each relay electrode extension 331 in the y direction extends to the inclined surface 122 downstream in the y direction. Each pair of relay electrode extensions 331 constituting each relay electrode 33 is in contact with a pair of adjacent heat generating portions 41 in the x direction. One of the pair of relay electrode extensions 331 in each relay electrode 33 is disposed opposite one of the multiple branch portions 322 in the y direction, sandwiching the heat generating portion 41 therebetween. The other of the pair of relay electrode extensions 331 in each relay electrode 33 is disposed opposite one of the multiple individual electrode extensions 311 in the y direction, sandwiching the heat generating portion 41 therebetween.

各連結部332は、x方向に沿って延びている。各連結部332は、各中継電極33における一対の中継電極延出部331に繋がる。これにより、各中継電極33における一対の中継電極延出部331どうしが互いに導通している。Each connecting portion 332 extends along the x direction. Each connecting portion 332 is connected to a pair of relay electrode extension portions 331 in each relay electrode 33. This allows the pair of relay electrode extension portions 331 in each relay electrode 33 to be electrically connected to each other.

図39を参照して電極層3(複数の個別電極31や共通電極32)の具体的な構成例について説明したが、z方向視における各個別電極31および共通電極32の各形状、すなわち、各個別電極31および共通電極32の形成領域は、図39の例示に限定されない。 A specific configuration example of the electrode layer 3 (multiple individual electrodes 31 and common electrode 32) has been described with reference to Figure 39, but the shapes of each individual electrode 31 and common electrode 32 when viewed in the z direction, i.e., the formation areas of each individual electrode 31 and common electrode 32, are not limited to the example shown in Figure 39.

保護層2は、図38に示すように、電極層3および抵抗体層4を覆っている。保護層2は、絶縁性の材料からなり、たとえばSiO2、SiN、SiC(炭化ケイ素)、AlN(窒化アルミニウム)のいずれかあるいはそれら2つ以上の積層体からなる。保護層2の厚さは特に限定されず、たとえば1.0μm以上10μm以下である。保護層2は、z方向に貫通するパッド用開口21を有する。パッド用開口21は、複数の個別電極31に設けた電極パッド部312をそれぞれ露出させている。 As shown in Fig. 38, the protective layer 2 covers the electrode layer 3 and the resistor layer 4. The protective layer 2 is made of an insulating material, for example, SiO2 , SiN, SiC (silicon carbide), AlN (aluminum nitride), or a laminate of two or more of these. The thickness of the protective layer 2 is not particularly limited, and is, for example, 1.0 µm or more and 10 µm or less. The protective layer 2 has a pad opening 21 that penetrates in the z direction. The pad opening 21 exposes each of the electrode pad portions 312 provided on the multiple individual electrodes 31.

配線基板5は、図36および図37に示すように、ヘッド基板1に対してy方向上流側に隣接して配置されている。配線基板5は、たとえばPCB基板である。図36に示すように、配線基板5は、z方向視においてx方向を長手方向とする細長矩形状である。配線基板5には、配線パターン(詳細形状は図示略)が形成されている。当該配線パターンは、図39に示すように、個別配線部51および共通配線部52を含む。図37に示すように、配線基板5には、コネクタ59および駆動IC7が搭載されている。 As shown in Figures 36 and 37, the wiring board 5 is disposed adjacent to the head board 1 on the upstream side in the y direction. The wiring board 5 is, for example, a PCB board. As shown in Figure 36, the wiring board 5 has an elongated rectangular shape with the x direction as the longitudinal direction when viewed in the z direction. A wiring pattern (detailed shape is not shown) is formed on the wiring board 5. As shown in Figure 39, the wiring pattern includes an individual wiring portion 51 and a common wiring portion 52. As shown in Figure 37, a connector 59 and a driving IC 7 are mounted on the wiring board 5.

コネクタ59は、サーマルプリントヘッドB10をプリンタ(図示略)に接続するために 用いられる。コネクタ59は、図37に示すように、配線基板5に取り付けられており、配線基板5の配線パターンに接続されている。The connector 59 is used to connect the thermal print head B10 to a printer (not shown). The connector 59 is attached to the wiring board 5 and connected to the wiring pattern of the wiring board 5, as shown in FIG.

駆動IC7は、図36および図37に示すように、配線基板5上に配置されている。駆動IC7は、各個別電極31にそれぞれ電位を付与し、各発熱部41に流す電流を制御するものである。図36に示すように、本実施形態において、配線基板5上に複数の駆動IC7が搭載されている。当該複数の駆動IC7は、x方向において間隔を隔てて配置される。複数の駆動IC7は、たとえばx方向において隣接する2つの個片チップ10Aに対して1つの駆動IC7が割り当てられるように、配置される。The driving IC 7 is arranged on the wiring substrate 5 as shown in Figures 36 and 37. The driving IC 7 applies a potential to each individual electrode 31 and controls the current flowing through each heat generating portion 41. As shown in Figure 36, in this embodiment, multiple driving ICs 7 are mounted on the wiring substrate 5. The multiple driving ICs 7 are arranged at intervals in the x direction. The multiple driving ICs 7 are arranged such that, for example, one driving IC 7 is assigned to two individual chips 10A adjacent in the x direction.

図39に示すように、駆動IC7は、複数のパッド部71を有する。複数のパッド部71は、たとえば、2列に形成されている。 As shown in Figure 39, the driving IC 7 has a plurality of pad portions 71. The plurality of pad portions 71 are formed, for example, in two rows.

図39に示した複数のワイヤ61,62,63は、たとえばAuなどの導体よりなる。ワイヤ61は、駆動IC7におけるパッド部71にボンディングされ、かつ個別電極31の電極パッド部312にボンディングされている。これにより、駆動IC7と各個別電極31とが導通している。また、ワイヤ61は、基幹部323を跨いでいる。ワイヤ62は、駆動IC7におけるパッド部71にボンディングされ、かつ配線基板5における個別配線部51にボンディングされている。これにより、個別配線部51を介して、駆動IC7とコネクタ59とが導通している。ワイヤ63は、共通電極32(基幹部323)にボンディングされ、かつ配線基板5における共通配線部52にボンディングされている。これにより、共通電極32と共通配線部52とが導通している。 The multiple wires 61, 62, and 63 shown in FIG. 39 are made of a conductor such as Au. The wire 61 is bonded to a pad portion 71 of the driving IC 7 and to an electrode pad portion 312 of the individual electrode 31. This provides electrical continuity between the driving IC 7 and each individual electrode 31. The wire 61 also spans the main part 323. The wire 62 is bonded to a pad portion 71 of the driving IC 7 and to an individual wiring portion 51 of the wiring board 5. This provides electrical continuity between the driving IC 7 and the connector 59 via the individual wiring portion 51. The wire 63 is bonded to the common electrode 32 (main part 323) and to the common wiring portion 52 of the wiring board 5. This provides electrical continuity between the common electrode 32 and the common wiring portion 52.

駆動IC7には、コネクタ59を介して外部から送信される印字信号、制御信号および複数の発熱部41に供給される電圧が入力される。複数の発熱部41は、印字信号および制御信号にしたがって個別に通電されることにより、選択的に発熱させられる。A print signal, a control signal, and a voltage supplied to the plurality of heat generating elements 41 are input to the driving IC 7 from the outside via the connector 59. The plurality of heat generating elements 41 are selectively heated by being individually energized in accordance with the print signal and the control signal.

樹脂部78は、たとえば、黒色の樹脂よりなる。図37、図38に示すように、樹脂部78は、ヘッド基板1と配線基板5とに跨るように形成されている。樹脂部78は、駆動IC7、複数のワイヤ61,62,63、および、保護層2の一部を覆っており、駆動IC7および複数のワイヤ61,62,63を保護している。 The resin part 78 is made of, for example, black resin. As shown in Figures 37 and 38, the resin part 78 is formed so as to straddle the head substrate 1 and the wiring substrate 5. The resin part 78 covers the driving IC 7, the multiple wires 61, 62, 63, and a part of the protective layer 2, and protects the driving IC 7 and the multiple wires 61, 62, 63.

放熱部材81は、図36、図37に示すように、ヘッド基板1(基材10、複数の個片チップ10A)および配線基板5を支持している。放熱部材81は、複数の発熱部41により生じた熱の一部を外部へと放熱するために設けられる。放熱部材81は、たとえばアルミニウム等の金属製である。36 and 37, the heat dissipation member 81 supports the head substrate 1 (substrate 10, multiple individual chips 10A) and the wiring substrate 5. The heat dissipation member 81 is provided to dissipate some of the heat generated by the multiple heat generating parts 41 to the outside. The heat dissipation member 81 is made of a metal such as aluminum.

支持部材82は、図36、図37に示すように、放熱部材81上に配置されており、ヘッド基板1(基材10、複数の個片チップ10A)と放熱部材81との間に介在している。本実施形態では、複数の個片チップ10Aは、支持部材82に接合されている。支持部材82は、たとえばSi板などの平坦度の高い板材により構成される。36 and 37, the support member 82 is disposed on the heat dissipation member 81 and is interposed between the head substrate 1 (substrate 10, multiple individual chips 10A) and the heat dissipation member 81. In this embodiment, the multiple individual chips 10A are bonded to the support member 82. The support member 82 is made of a plate material with high flatness, such as a Si plate.

次に、サーマルプリントヘッドB10の製造方法の一例について、図40~図49を参照しつつ、以下に説明する。図40~図45はそれぞれ、サーマルプリントヘッドB10の製造方法の一工程を示す断面図であって、図38に示す断面の部分拡大図に対応する。Next, an example of a method for manufacturing the thermal printhead B10 will be described below with reference to Figures 40 to 49. Figures 40 to 45 are cross-sectional views showing a step in the method for manufacturing the thermal printhead B10, and correspond to the partially enlarged cross-section shown in Figure 38.

まず、図40に示すように、基材10’を準備する。基材10’は、Si単結晶半導体からなり、たとえばSiウエハである。基材10’は、主面11’を有する。主面11’は、略平坦であり、z方向の上方を向く。主面11’は(100)面である。First, as shown in FIG. 40, a substrate 10' is prepared. The substrate 10' is made of a Si single crystal semiconductor, for example a Si wafer. The substrate 10' has a main surface 11'. The main surface 11' is substantially flat and faces upward in the z direction. The main surface 11' is a (100) plane.

次いで、図41に示すように、凸部12を形成する。凸部12の形成は、主面11’の一部に所定のマスク層(図40および図41において想像線で示す)を形成し、基材10’に異方性エッチングを施すことにより行う。凸部12を形成する工程では、たとえばアルカリ水溶液を用いた異方性エッチングを行う。このアルカリ水溶液としては、たとえばKOH(水酸化カリウム)やTMAH(水酸化テトラメチルアンモニウム)などが挙げられる。これにより、図41に示すように、主面11および凸部12を有する基材10が形成される。主面11は、主面11’と同じく(100)面である。凸部12は、頂面121および一対の傾斜面122を有する。一対の傾斜面122はそれぞれ、(111)面であり、主面11および頂面121に対して傾斜している。各傾斜面122の傾斜角α1は、たとえば54.8度である。 Next, as shown in FIG. 41, the convex portion 12 is formed. The convex portion 12 is formed by forming a predetermined mask layer (shown by imaginary lines in FIG. 40 and FIG. 41) on a part of the main surface 11' and performing anisotropic etching on the substrate 10'. In the process of forming the convex portion 12, anisotropic etching is performed using, for example, an alkaline aqueous solution. Examples of the alkaline aqueous solution include KOH (potassium hydroxide) and TMAH (tetramethylammonium hydroxide). As a result, as shown in FIG. 41, the substrate 10 having the main surface 11 and the convex portion 12 is formed. The main surface 11 is a (100) surface like the main surface 11'. The convex portion 12 has a top surface 121 and a pair of inclined surfaces 122. Each of the pair of inclined surfaces 122 is a (111) surface and is inclined with respect to the main surface 11 and the top surface 121. The inclination angle α1 of each inclined surface 122 is, for example, 54.8 degrees.

次いで、図42示すように、絶縁層19を形成する。絶縁層19の形成は、たとえばCVDを用いてTEOS-SiO2を堆積させることにより行う。絶縁層19は、主面11、凸部12の一対の傾斜面122、および頂面121を覆う。 42, the insulating layer 19 is formed by depositing TEOS-SiO 2 using, for example, CVD. The insulating layer 19 covers the main surface 11, the pair of inclined surfaces 122 of the protrusion 12, and the top surface 121.

次いで、図43に示すように、抵抗体膜4’を形成する。抵抗体膜4’の形成は、たとえばスパッタリングにより絶縁層19上にTaNの薄膜を形成することによって行う。抵抗体膜4’は、絶縁層19の全面を覆う。Next, as shown in Fig. 43, the resistor film 4' is formed. The resistor film 4' is formed, for example, by forming a thin film of TaN on the insulating layer 19 by sputtering. The resistor film 4' covers the entire surface of the insulating layer 19.

次いで、図44に示すように、電極膜3’を形成する。電極膜3’の形成は、たとえばめっきやスパッタリングによりCuからなる層を形成することによって行う。電極膜3’は、抵抗体膜4’の全面を覆う。なお、電極膜3’の形成では、抵抗体膜4’上にTi層を形成した後、Cu層を形成した構成でもよい。Next, as shown in FIG. 44, the electrode film 3' is formed. The electrode film 3' is formed by forming a layer made of Cu, for example, by plating or sputtering. The electrode film 3' covers the entire surface of the resistor film 4'. The electrode film 3' may be formed by forming a Ti layer on the resistor film 4' and then forming a Cu layer.

次いで、図45に示すように、電極膜3’および抵抗体膜4’に選択的なエッチングを施すことにより、電極膜3’および抵抗体膜4’を部分的に除去する。これにより、x方向に分離された抵抗体層4と、複数の発熱部41を残して抵抗体層4を覆う電極層3とが形成される。ここで、複数の発熱部41は、凸部12上に形成される。45, the electrode film 3' and the resistor film 4' are selectively etched to partially remove the electrode film 3' and the resistor film 4'. This forms the resistor layer 4 separated in the x direction and the electrode layer 3 covering the resistor layer 4 while leaving a plurality of heating portions 41. Here, the plurality of heating portions 41 are formed on the protrusions 12.

次いで、図46に示すように、基材10をx方向およびy方向に沿って切断し、複数の個片チップ10A(図示略)に分割する。ここで、レーザ照射により、基材10をx方向に対する垂直面C1およびy方向に対する垂直面C2に沿って切断し、複数の個片チップ10Aに分割する。より具体的には、レーザをSi単結晶半導体からなる基材10の内部に集光することで、基材10は剥離状に個片チップ10Aに分割される。このようなレーザ照射による個片チップ10Aへの分割では、切断幅が殆ど無く、また切断屑も殆ど生じず、切断面も平滑である。 Next, as shown in FIG. 46, the substrate 10 is cut along the x-direction and y-direction to divide it into a plurality of individual chips 10A (not shown). Here, the substrate 10 is cut along a perpendicular plane C1 to the x-direction and a perpendicular plane C2 to the y-direction by laser irradiation to divide it into a plurality of individual chips 10A. More specifically, the substrate 10 is divided into individual chips 10A in a peeled manner by focusing the laser inside the substrate 10 made of a Si single crystal semiconductor. In such division into individual chips 10A by laser irradiation, there is almost no cutting width, almost no cutting waste is generated, and the cut surface is smooth.

図47、図48に示すように、レーザ照射により複数の個片チップ10Aに分割する工程において、x方向に対する垂直面C1での基材10の切断は、x方向において隣り合う一対の発熱部41に間の位置で行う。図45に示した抵抗体層4および電極層3の形成において、抵抗体層4は複数の個片チップ10Aそれぞれに対応する領域において互いに分離して形成され、電極層3は複数の個片チップ10Aそれぞれに対応する領域において互いに分離して形成される。これにより、基材10の切断ライン(図47、図48に示す、x方向に対する垂直面C1およびy方向に対する垂直面C2)には、抵抗体層4および電極層3が形成されていない。47 and 48, in the process of dividing into a plurality of individual chips 10A by laser irradiation, the cutting of the substrate 10 on a vertical plane C1 with respect to the x direction is performed at a position between a pair of adjacent heating parts 41 in the x direction. In the formation of the resistor layer 4 and the electrode layer 3 shown in FIG. 45, the resistor layer 4 is formed separately from each other in the regions corresponding to each of the plurality of individual chips 10A, and the electrode layer 3 is formed separately from each other in the regions corresponding to each of the plurality of individual chips 10A. As a result, the resistor layer 4 and the electrode layer 3 are not formed on the cutting line of the substrate 10 (the vertical plane C1 with respect to the x direction and the vertical plane C2 with respect to the y direction shown in FIG. 47 and FIG. 48).

次いで、図49に示すように、組立て基板91を準備し、組立て基板91上に支持部材82および配線基板5を配置する。支持部材82は、たとえばSi板である。配線基板5は、たとえばPCB基板である。支持部材82および配線基板5は、図示しない粘着テープを介して組立て基板91に仮固定される。 Next, as shown in Fig. 49, an assembly board 91 is prepared, and the support member 82 and wiring board 5 are placed on the assembly board 91. The support member 82 is, for example, a Si plate. The wiring board 5 is, for example, a PCB board. The support member 82 and wiring board 5 are temporarily fixed to the assembly board 91 via adhesive tape (not shown).

次いで、図50、図51に示すように、複数の個片チップ10Aを支持部材82上においてx方向に沿って並べ、個片チップ10Aの裏面を支持部材82の上面に接合する。支持部材82への個片チップ10Aの接合は、たとえばUV接着剤を用いて行う。図51に示すように、複数の個片チップ10Aは、配線基板5と位置合わせしつつ、x方向に隣接する一対の個片チップ10Aが互いに密着するように、支持部材82に接合される。x方向に隣接する一対の個片チップ10Aにおいて、x方向一方側(主走査方向一方側)に位置する個片チップ10Aの第1側面101と、x方向他方側(主走査方向他方側)に位置する個片チップ10Aの第2側面102とが、互いに密着している。このようにして、支持部材82上に、複数の個片チップ10Aによって構成された基材10が配置される。基材10に配置された複数の発熱部41は、複数の個片チップ10Aのすべてにわたってx方向に一定ピッチで配列されている。 Next, as shown in FIG. 50 and FIG. 51, the plurality of chips 10A are arranged on the support member 82 along the x direction, and the back surface of the chip 10A is bonded to the upper surface of the support member 82. The chips 10A are bonded to the support member 82 using, for example, a UV adhesive. As shown in FIG. 51, the plurality of chips 10A are bonded to the support member 82 while being aligned with the wiring board 5 so that a pair of chips 10A adjacent in the x direction are in close contact with each other. In a pair of chips 10A adjacent in the x direction, the first side 101 of the chip 10A located on one side in the x direction (one side in the main scanning direction) and the second side 102 of the chip 10A located on the other side in the x direction (the other side in the main scanning direction) are in close contact with each other. In this way, the substrate 10 composed of the plurality of chips 10A is arranged on the support member 82. The plurality of heat generating parts 41 arranged on the substrate 10 are arranged at a constant pitch in the x direction across all of the plurality of chips 10A.

次いで、保護層2(図示略)を形成する。保護層2の形成は、たとえばCVDを用いて、基材10上の絶縁層19、電極層3および抵抗体層4のそれぞれの上にたとえばSiNを堆積させることにより行われる。また、たとえばマスクを利用することにより、基材10上の所定領域に、パッド用開口21(図示略)を有する保護層2が形成される。以上により、支持部材82上に配置されたヘッド基板1が得られる。Next, a protective layer 2 (not shown) is formed. The protective layer 2 is formed, for example, by depositing SiN on each of the insulating layer 19, the electrode layer 3 and the resistor layer 4 on the substrate 10, for example, using CVD. In addition, the protective layer 2 having openings 21 for pads (not shown) is formed in a predetermined area on the substrate 10, for example, by using a mask. As a result of the above, the head substrate 1 arranged on the support member 82 is obtained.

次いで、図52に示すように、配線基板5上に複数の駆動IC7を搭載する。次いで、複数のワイヤ61,62,63のボンディング、樹脂部78の形成を行う。そして、組立て基板91から支持部材82、ヘッド基板1および配線基板5を分離し、その後これらヘッド基板1および配線基板5を放熱部材81に接合し、コネクタ59の取り付け等を行う。このようにして、サーマルプリントヘッドB10が製造される。 Next, as shown in Figure 52, multiple drive ICs 7 are mounted on the wiring board 5. Next, multiple wires 61, 62, 63 are bonded, and a resin part 78 is formed. The support member 82, head substrate 1, and wiring board 5 are separated from the assembly board 91, and then the head substrate 1 and wiring board 5 are joined to the heat dissipation member 81, and the connector 59 is attached, etc. In this manner, the thermal printhead B10 is manufactured.

次に、本実施形態の作用効果について説明する。Next, the effects of this embodiment will be explained.

サーマルプリントヘッドB10において、Si単結晶半導体からなる基材10により、抵抗体層4および電極層3が支持されている。抵抗体層4は、x方向(主走査方向)に配列された複数の発熱部41を含む。基材10は、x方向(主走査方向)に並ぶ複数の個片チップ10Aを備えて構成されている。各個片チップ10Aには、発熱部41が複数配置されている。また、隣接する一対の個片チップ10Aの境界は、x方向(主走査方向)において隣り合う一対の発熱部41の間に位置する。これにより、複数の個片チップ10Aのすべてにわたって、複数の発熱部41がx方向(主走査方向)に沿って適切に配列される。In the thermal printhead B10, the resistor layer 4 and the electrode layer 3 are supported by a substrate 10 made of a Si single crystal semiconductor. The resistor layer 4 includes a plurality of heat generating portions 41 arranged in the x direction (main scanning direction). The substrate 10 is configured with a plurality of individual chips 10A arranged in the x direction (main scanning direction). A plurality of heat generating portions 41 are arranged in each individual chip 10A. In addition, the boundary between a pair of adjacent individual chips 10A is located between a pair of adjacent heat generating portions 41 in the x direction (main scanning direction). This allows the plurality of heat generating portions 41 to be appropriately arranged along the x direction (main scanning direction) across all of the plurality of individual chips 10A.

このように基材10が複数の個片チップ10Aにより構成される構造では、個片チップ10Aの数を適宜選択することによって基材10のx方向(主走査方向)における長さを様々に調整することができる。したがって、x方向(主走査方向)の印刷長が異なるサーマルプリントヘッドB10を効率よく製造することが可能である。In this structure in which the substrate 10 is composed of multiple individual chips 10A, the length of the substrate 10 in the x direction (main scanning direction) can be adjusted by appropriately selecting the number of individual chips 10A. This makes it possible to efficiently manufacture thermal printheads B10 with different printing lengths in the x direction (main scanning direction).

図53は、図36と比べて、基材10がより多くの個片チップ10Aにより構成される場合を示している。このように多数の個片チップ10Aを用いることで、基材10のx方向(主走査方向)における長さを適宜長くすることができる。したがって、基材10の材料であるSiウエハのサイズの制約を受けること無く、x方向(主走査方向)の印刷長を長くすることが可能である。したがって、基材10としてSiが用いられるサーマルプリントヘッドB10の長尺化を図ることが可能である。 Figure 53 shows a case where the substrate 10 is composed of a larger number of individual chips 10A than in Figure 36. By using a large number of individual chips 10A in this way, the length of the substrate 10 in the x direction (main scanning direction) can be appropriately increased. Therefore, it is possible to increase the printing length in the x direction (main scanning direction) without being restricted by the size of the Si wafer that is the material of the substrate 10. Therefore, it is possible to increase the length of the thermal print head B10 in which Si is used as the substrate 10.

図54は、図36と比べて、基材10が少数の個片チップ10Aにより構成される場合を示している。少数の個片チップ10Aにより構成することで、x方向(主走査方向)の印刷長の短いサーマルプリントヘッドB10を容易に製造することができる。また、個片チップ10Aについてx方向の寸法の小さいものを準備すれば、x方向(主走査方向)の印刷長をより細かく設定することができる。 Figure 54 shows a case where the substrate 10 is composed of a smaller number of individual chips 10A than in Figure 36. By using a smaller number of individual chips 10A, it is possible to easily manufacture a thermal printhead B10 with a short printing length in the x direction (main scanning direction). Furthermore, by preparing individual chips 10A with a small dimension in the x direction, it is possible to set the printing length in the x direction (main scanning direction) more precisely.

複数の個片チップ10Aのうち、x方向(主走査方向)に隣接する一対の個片チップ10Aにおいて、x方向を向いて対向する第1側面101および第2側面102は、x方向に対して直角である。このような構成によれば、複数の個片チップ10Aは、x方向(主走査方向)に沿って真っ直ぐ並ぶ。また、基材10に配置された複数の発熱部41は、複数の個片チップ10Aのすべてにわたってx方向(主走査方向)に一定ピッチで配列されている。このような構成のサーマルプリントヘッドB10によれば、印字品質を適切に維持することができる。 Of the multiple individual chips 10A, in a pair of individual chips 10A adjacent in the x direction (main scanning direction), the first side 101 and the second side 102 facing each other in the x direction are perpendicular to the x direction. With this configuration, the multiple individual chips 10A are lined up in a straight line along the x direction (main scanning direction). In addition, the multiple heat generating parts 41 arranged on the substrate 10 are arranged at a constant pitch in the x direction (main scanning direction) across all of the multiple individual chips 10A. With the thermal printhead B10 configured in this way, it is possible to maintain appropriate printing quality.

サーマルプリントヘッドB10の製造の際、基材10を複数の個片チップ10Aに分割する工程において、基材10の切断はレーザ照射により行う。Si単結晶半導体からなる基材10へのレーザ照射では、レーザを基材10の内部に集光することで、切断幅が殆ど無く、切断面が平滑な複数の個片チップ10Aに分割される。このようなサーマルプリントヘッドB10の製造方法によれば、個片チップ10Aの切断面(第1側面101や第2側面102)の寸法精度が高く、当該切断面の間際に抵抗体層4(発熱部41)や電極層3を配置することができる。これにより、複数の発熱部41は、複数の個片チップ10Aのすべてにわたってx方向(主走査方向)に一定ピッチで配列することができる。In the manufacturing process of the thermal printhead B10, in the process of dividing the substrate 10 into a plurality of individual chips 10A, the substrate 10 is cut by laser irradiation. In the laser irradiation of the substrate 10 made of a Si single crystal semiconductor, the laser is focused inside the substrate 10, so that the substrate 10 is divided into a plurality of individual chips 10A with almost no cutting width and smooth cut surfaces. According to such a manufacturing method of the thermal printhead B10, the dimensional accuracy of the cut surface (first side surface 101 and second side surface 102) of the individual chip 10A is high, and the resistor layer 4 (heating portion 41) and the electrode layer 3 can be arranged close to the cut surface. As a result, the plurality of heating portions 41 can be arranged at a constant pitch in the x direction (main scanning direction) across all of the plurality of individual chips 10A.

基材10に支持された電極層3は、複数の個片チップ10Aそれぞれに互いに分離して配置される。また、基材10に支持された抵抗体層4は、複数の個片チップ10Aそれぞれに互いに分離して配置される。これにより、電極層3および抵抗体層4の形成領域は、複数の個片チップ10Aを跨っていない。このような構成によれば、複数の発熱部41への導通経路において導通不良の発生を防止することができる。The electrode layer 3 supported by the substrate 10 is arranged separately from each other on each of the multiple individual chips 10A. The resistor layer 4 supported by the substrate 10 is arranged separately from each other on each of the multiple individual chips 10A. As a result, the formation areas of the electrode layer 3 and resistor layer 4 do not straddle the multiple individual chips 10A. With this configuration, it is possible to prevent poor conductivity in the conductive paths to the multiple heat generating portions 41.

基材10(複数の個片チップ10A)は、支持部材82に接合されており、支持部材82を介して放熱部材81に支持されている。支持部材82を平坦度の高い板材とすることで、複数の個片チップ10Aのz方向(厚さ方向)の位置のバラツキを抑制すことができ、サーマルプリントヘッドB10の印字品質のバラツキを抑制することができる。The substrate 10 (multiple individual chips 10A) is bonded to a support member 82 and is supported by a heat dissipation member 81 via the support member 82. By making the support member 82 a plate material with high flatness, it is possible to suppress variation in the position of the multiple individual chips 10A in the z direction (thickness direction), and thus it is possible to suppress variation in the printing quality of the thermal print head B10.

基材10は、凸部12を有する。凸部12は、基材10の主面11から突出し、x方向(主走査方向)に延びている。凸部12は、複数の個片チップ10Aそれぞれに配置されており、凸部12上に複数の発熱部41が配置されている。このような構成によれば、印刷媒体を、複数の発熱部41が配置された凸部12に的確に接触させることができ、印字品質の向上が期待できる。The substrate 10 has a convex portion 12. The convex portion 12 protrudes from the main surface 11 of the substrate 10 and extends in the x direction (main scanning direction). The convex portion 12 is disposed on each of the multiple individual chips 10A, and multiple heat generating portions 41 are disposed on the convex portion 12. With this configuration, the print medium can be accurately brought into contact with the convex portion 12 on which the multiple heat generating portions 41 are disposed, which is expected to improve print quality.

本開示の第2の側面に係るサーマルプリントヘッドおよびサーマルプリントヘッドの製造方法は、上述した実施形態に限定されるものではない。サーマルプリントヘッドの各部の具体的な構成、および、サーマルプリントヘッドの製造方法の各工程の具体的な処理は、種々に設計変更自在である。The thermal printhead and the method for manufacturing a thermal printhead according to the second aspect of the present disclosure are not limited to the above-described embodiment. The specific configuration of each part of the thermal printhead and the specific processing of each step of the method for manufacturing a thermal printhead can be freely designed in various ways.

上記実施形態においては、基材10(各個片チップ10A)が主面11から突出する凸部12を有する場合を例に挙げて説明したが、そのような凸部12を有さない構成としてもよい。また、基材10と発熱部41(抵抗体層4)との間に蓄熱層が介在する構成としてもよい。In the above embodiment, the substrate 10 (each individual chip 10A) has a protrusion 12 protruding from the main surface 11, but the substrate 10 may have no protrusion 12. Also, the substrate 10 may have a heat storage layer between the substrate 10 and the heat generating portion 41 (resistor layer 4).

上記実施形態では、基材10(各個片チップ10A)が支持部材82を介して放熱部材81に支持される場合について説明したが、基材10(各個片チップ10A)が放熱部材81上に直接支持される構成としてもよい。図55、図56は、そのような変形例に係るサーマルプリントヘッドB20を示している。サーマルプリントヘッドB20は、上記サーマルプリントヘッドB10と比べて、支持部材82を備えていない。サーマルプリントヘッドB20においては、放熱部材81に複数の個片チップ10A(基材10)と配線基板5とが直接接合されている。In the above embodiment, the case where the substrate 10 (each individual chip 10A) is supported on the heat dissipation member 81 via the support member 82 has been described, but the substrate 10 (each individual chip 10A) may also be directly supported on the heat dissipation member 81. Figures 55 and 56 show a thermal printhead B20 relating to such a modified example. Unlike the thermal printhead B10, the thermal printhead B20 does not include a support member 82. In the thermal printhead B20, a plurality of individual chips 10A (substrate 10) and a wiring board 5 are directly bonded to the heat dissipation member 81.

本開示は、先述した第2の側面に係る実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。本開示の第2側面に係る実施形態は、以下の付記1B~20Bに記載された構成を含む。The present disclosure is not limited to the embodiments relating to the second aspect described above. The specific configurations of each part of the present disclosure can be freely designed in various ways. The embodiments relating to the second aspect of the present disclosure include the configurations described in Supplementary Notes 1B to 20B below.

付記1B.
厚さ方向の一方側を向く主面を有し、Si単結晶半導体からなる基材と、
前記基材に支持され、主走査方向に配列された複数の発熱部を含む抵抗体層と、
前記基材に支持され、かつ前記抵抗体層に導通する電極層と、を備え、
前記基材は、各々に前記発熱部が複数配置され、かつ前記主走査方向に並ぶ複数の個片チップを備えて構成されており、
前記主走査方向に隣接する一対の個片チップの境界は、前記主走査方向において隣り合う一対の発熱部の間に位置する、サーマルプリントヘッド。
付記2B.
前記主走査方向に隣接する一対の個片チップのうち前記主走査方向一方側に位置する個片チップは、前記主走査方向他方側を向き、かつ前記主走査方向に対して直角である第1側面を有し、
前記主走査方向に隣接する一対の個片チップのうち前記主走査方向他方側に位置する個片チップは、前記主走査方向一方側を向き、かつ前記主走査方向に対して直角である第2側面を有する、付記1Bに記載のサーマルプリントヘッド。
付記3B.
前記複数の発熱部は、前記複数の個片チップのすべてにわたって前記主走査方向に一定ピッチで配列されている、付記1Bまたは2Bに記載のサーマルプリントヘッド。
付記4B.
前記各個片チップにおける前記電極層は、共通電極と、複数の個別電極と、を含む、付記1Bないし3Bのいずれかに記載のサーマルプリントヘッド。
付記5B.
前記共通電極は、各々が前記主走査方向において隣り合う一対の発熱部に導通し、かつ副走査方向に延びる複数の共通電極延出部を有し、
前記個別電極は、前記共通電極延出部に導通する前記発熱部に隣接する前記発熱部と接し、前記副走査方向に延びる個別電極延出部を有する、付記4Bに記載のサーマルプリントヘッド。
付記6B.
前記共通電極は、前記各共通電極延出部が繋がり、かつ前記主走査方向に延びる基幹部を含む、付記5Bに記載のサーマルプリントヘッド。
付記7B.
前記抵抗体層は、前記基材上に配置されており、
前記電極層は、前記抵抗体層上に配置されている、付記1Bないし6Bのいずれかに記載のサーマルプリントヘッド。
付記8B.
前記電極層は、前記複数の個片チップそれぞれに互いに分離して配置される、付記1Bないし7Bのいずれかに記載のサーマルプリントヘッド。
付記9B.
前記抵抗体層は、前記複数の個片チップそれぞれに互いに分離して配置される、付記1Bないし8Bのいずれかに記載のサーマルプリントヘッド。
付記10B.
前記複数の個片チップを支持する放熱部材をさらに備える、付記1Bないし9Bのいずれかに記載のサーマルプリントヘッド。
付記11B.
前記複数の個片チップと前記放熱部材との間に介在する支持部材をさらに備え、
前記複数の個片チップは、前記支持部材に接合されている、付記10Bに記載のサーマルプリントヘッド。
付記12B.
前記各発熱部に流す電流を制御する駆動ICをさらに備える、付記1Bないし11Bのいずれかに記載のサーマルプリントヘッド。
付記13B.
前記駆動ICおよび前記電極層を接続するワイヤをさらに備える、付記12Bに記載のサーマルプリントヘッド。
付記14B.
前記駆動ICを覆う樹脂部をさらに備える、付記12Bまたは13Bに記載のサーマルプリントヘッド。
付記15B.
前記駆動ICが配置された配線基板をさらに備える、付記14Bに記載のサーマルプリントヘッド。
付記16B.
前記基材は、前記主面から突出し、かつ前記主走査方向に延びており、前記複数の個片チップそれぞれに配置された凸部を有し、
前記複数の発熱部は、前記凸部上に配置されている、付記1Bないし15Bのいずれかに記載のサーマルプリントヘッド。
付記17B.
前記複数の個片チップにおける前記凸部は、前記主走査方向に見て互いに重なっている、付記16Bに記載のサーマルプリントヘッド。
付記18B.
Si単結晶半導体からなる基材を準備する工程と、
前記基材上に抵抗体膜を形成する工程と、
前記抵抗体膜上に電極膜を形成する工程と、
前記電極膜および前記抵抗体膜を部分的に除去することにより、電極層、および主走査方向に配列された複数の発熱部を含む抵抗体層を形成する工程と、
レーザ照射により前記基材を前記主走査方向に対する垂直面および副走査方向に対する垂直面に沿って切断し、複数の個片チップに分割する工程と、
複数の前記個片チップを、前記主走査方向に沿って並ぶように支持体上に配置する工程と、を備え、
前記複数の個片チップに分割する工程では、前記主走査方向において隣り合う一対の発熱部の間で前記基材を切断する、サーマルプリントヘッドの製造方法。
付記19B.
前記電極層、および主走査方向に配列された複数の発熱部を含む抵抗体層を形成する工程において、前記抵抗体層は、前記複数の個片チップそれぞれに対応する領域において互いに分離して形成配置され、前記電極層は、前記複数の個片チップそれぞれに対応する領域において互いに分離して配置される、付記18Bに記載のサーマルプリントヘッドの製造方法。
付記20B.
前記抵抗体膜を形成する工程より前に行われ、前記基材に異方性エッチングを施すエッチング工程をさらに備え、
前記エッチング工程では、異方性エッチングにより、前記基材に、厚さ方向の一方を向く主面と、当該主面から突出した凸部とを形成し、
前記複数の発熱部を形成する工程では、前記凸部上に複数の発熱部を形成する、付記18Bまたは19Bに記載のサーマルプリントヘッドの製造方法。
Appendix 1B.
A substrate having a main surface facing one side in a thickness direction and made of a Si single crystal semiconductor;
a resistor layer supported by the base material and including a plurality of heat generating portions arranged in a main scanning direction;
an electrode layer supported by the base material and electrically connected to the resistor layer;
the base material is configured to include a plurality of individual chips, each of which has a plurality of heat generating portions arranged thereon and which are aligned in the main scanning direction;
A thermal printhead, wherein a boundary between a pair of individual chips adjacent in the main scanning direction is located between a pair of heat generating portions adjacent in the main scanning direction.
Appendix 2B.
a pair of individual chips adjacent to each other in the main scanning direction, the individual chip located on one side in the main scanning direction has a first side surface facing the other side in the main scanning direction and perpendicular to the main scanning direction;
A thermal printhead as described in Appendix 1B, wherein of a pair of individual chips adjacent to each other in the main scanning direction, the individual chip located on the other side in the main scanning direction faces one side in the main scanning direction and has a second side that is perpendicular to the main scanning direction.
Appendix 3B.
2C. The thermal printhead according to claim 1B, wherein the heat generating portions are arranged at a constant pitch in the main scanning direction across all of the individual chips.
Appendix 4B.
4. The thermal printhead according to claim 1, wherein the electrode layer in each of the individual chips includes a common electrode and a plurality of individual electrodes.
Appendix 5B.
the common electrode has a plurality of common electrode extensions each of which is electrically connected to a pair of heat generating portions adjacent to each other in the main scanning direction and extends in a sub-scanning direction;
The thermal printhead according to claim 4B, wherein the individual electrodes are in contact with the heat generating portions adjacent to the heat generating portions that are electrically connected to the common electrode extension portion, and have individual electrode extension portions extending in the sub-scanning direction.
Appendix 6B.
The thermal printhead according to claim 5B, wherein the common electrode includes a trunk portion that is connected to each of the common electrode extension portions and extends in the main scanning direction.
Appendix 7B.
the resistor layer is disposed on the substrate,
6C. The thermal printhead of claim 1B, wherein the electrode layer is disposed on the resistor layer.
Appendix 8B.
The thermal printhead according to any one of appendices 1B to 7B, wherein the electrode layers are arranged separately from each other on each of the plurality of individual chips.
Appendix 9B.
The thermal printhead according to any one of appendices 1B to 8B, wherein the resistor layers are arranged separately from each other on each of the plurality of individual chips.
Appendix 10B.
1B. The thermal printhead according to claim 1B, further comprising a heat dissipation member supporting the plurality of individual chips.
Appendix 11B.
a support member interposed between the plurality of individual chips and the heat dissipation member,
The thermal printhead of claim 10B, wherein the plurality of individual chips are bonded to the support member.
Appendix 12B.
13. The thermal printhead according to claim 1B, further comprising a drive IC for controlling a current flowing through each of the heat generating portions.
Appendix 13B.
The thermal printhead of claim 12B, further comprising a wire connecting the driving IC and the electrode layer.
Appendix 14B.
13B. The thermal printhead according to claim 12B, further comprising a resin portion covering the driving IC.
Appendix 15B.
The thermal printhead of claim 14B, further comprising a wiring substrate on which the driving IC is disposed.
Appendix 16B.
the base material has a protrusion protruding from the main surface, extending in the main scanning direction, and disposed on each of the plurality of individual chips;
15C. The thermal printhead according to claim 1B, wherein the plurality of heat generating portions are arranged on the convex portion.
Appendix 17B.
The thermal printhead according to claim 16B, wherein the convex portions of the individual chips overlap each other when viewed in the main scanning direction.
Appendix 18B.
A step of preparing a substrate made of a Si single crystal semiconductor;
forming a resistor film on the substrate;
forming an electrode film on the resistor film;
a step of partially removing the electrode film and the resistor film to form an electrode layer and a resistor layer including a plurality of heat generating portions arranged in a main scanning direction;
cutting the base material along a plane perpendicular to the main scanning direction and a plane perpendicular to a sub-scanning direction by irradiating a laser, thereby dividing the base material into a plurality of individual chips;
and arranging the plurality of individual chips on a support so as to be aligned along the main scanning direction,
In the step of dividing the substrate into a plurality of individual chips, the substrate is cut between a pair of heat generating portions adjacent to each other in the main scanning direction.
Appendix 19B.
A method for manufacturing a thermal printhead as described in Appendix 18B, wherein in a process of forming the electrode layer and a resistor layer including a plurality of heat generating portions arranged in a main scanning direction, the resistor layer is formed and arranged separately from one another in areas corresponding to each of the plurality of individual chips, and the electrode layer is arranged separately from one another in areas corresponding to each of the plurality of individual chips.
Appendix 20B.
The method further includes an etching step of anisotropically etching the base material, the etching step being performed before the step of forming the resistor film,
In the etching step, a main surface facing one side in a thickness direction and a convex portion protruding from the main surface are formed in the base material by anisotropic etching;
19B, wherein in the step of forming the plurality of heat generating portions, a plurality of heat generating portions are formed on the convex portion.

〔第2の側面の実施形態に係る符号の説明〕
B10,B20:サーマルプリントヘッド 1:ヘッド基板
10:基材 10’:基材 10A:個片チップ
101:第1側面 102:第2側面 11:主面
11’:主面 12:凸部 122:傾斜面
19:絶縁層 2:保護層
21:パッド用開口 3:電極層
3’:電極膜 31:個別電極 311:個別電極延出部
312:電極パッド部 32:共通電極
321:共通電極延出部 322:分岐部
323:基幹部 33:中継電極
331:中継電極延出部 332:連結部 4:抵抗体層
4’:抵抗体膜 41:発熱部 5:配線基板
51:個別配線部 52:共通配線部 59:コネクタ
61,62,63:ワイヤ 7:駆動IC
71:パッド部 78:樹脂部
81:放熱部材 82:支持部材
91:組立て基板 99:プラテンローラ
[Explanation of symbols according to the second aspect of the embodiment]
B10, B20: Thermal print head 1: Head substrate 10: Substrate 10': Substrate 10A: Individual chip 101: First side 102: Second side 11: Main surface 11': Main surface 12: Convex portion 122: Inclined surface 19: Insulating layer 2: Protective layer 21: Pad opening 3: Electrode layer 3': Electrode film 31: Individual electrode 311: Individual electrode extension 312: Electrode pad portion 32: Common electrode 321: Common electrode extension 322: Branch portion 323: Main portion 33: Relay electrode 331: Relay electrode extension 332: Connection portion 4: Resistor layer 4': Resistor film 41: Heat generating portion 5: Wiring substrate 51: Individual wiring portion 52: Common wiring portion 59: Connector 61, 62, 63: Wire 7: Driver IC
71: Pad portion 78: Resin portion 81: Heat dissipation member 82: Support member 91: Assembly board 99: Platen roller

次に、本開示の第3の側面に係る実施形態について、図57~図88を参照して説明する。Next, an embodiment relating to the third aspect of the present disclosure will be described with reference to Figures 57 to 88.

特許文献2には、従来のサーマルプリントヘッドの一例が開示されている。この従来のサーマルプリントヘッドにおいて、基材の主面には、主走査方向に延びかつ主面から突出する凸部が形成されている。特許文献2の図6に示すように、複数の発熱部は、凸部上に主走査方向に配列されている。このような構成によれば、印刷媒体を、発熱部に的確に接触させることができ、印字品質の向上が期待できる。 Patent Document 2 discloses an example of a conventional thermal printhead. In this conventional thermal printhead, a convex portion is formed on the main surface of the substrate, extending in the main scanning direction and protruding from the main surface. As shown in Figure 6 of Patent Document 2, a plurality of heat generating portions are arranged in the main scanning direction on the convex portion. With this configuration, the print medium can be brought into accurate contact with the heat generating portions, which is expected to improve print quality.

特許文献2に開示されたサーマルプリントヘッドは、たとえば、バーコード印刷および2次元コード印刷に用いられうる。そのためには、当該サーマルプリントヘッドをより一層、小型化する必要があり、いまだ改善の余地がある。そこで本開示の第3の側面は、小型化を図ることが可能なサーマルプリントヘッドを提供することをその一の課題とする。The thermal printhead disclosed in Patent Document 2 can be used, for example, for barcode printing and two-dimensional code printing. To achieve this, the thermal printhead needs to be made even smaller, and there is still room for improvement. Thus, one of the objectives of the third aspect of the present disclosure is to provide a thermal printhead that can be made smaller.

図57~図68に基づき、第3の側面の第1実施形態にかかるサーマルプリントヘッドC10について説明する。サーマルプリントヘッドC10は、サーマルプリンタ100(図60)の主要部をなす。サーマルプリントヘッドC10は、サーマルプリントヘッドC10は、主として、基材1、絶縁層21、抵抗体層3、配線層4および保護層5を備える。これらに加えて、サーマルプリントヘッドC10は、第1基板61、第2基板62、第1連絡配線63、複数の第2連絡配線64、複数の駆動素子65、および放熱部材66を備える。図57~図59においては、理解の便宜上、保護層5を透過している。図63においては、理解の便宜上、絶縁層21、抵抗体層3、配線層4、第1基板61、第2基板62、および第2連絡配線64をさらに透過している(図57参照)。図63においては、第1基板61および第2基板62をそれぞれ想像線(二点鎖線)で示している。図65、図67および図68においては、理解の便宜上、基材1および第1連絡配線63のみを図示している。 Based on Figures 57 to 68, a thermal printhead C10 according to the first embodiment of the third aspect will be described. The thermal printhead C10 forms a main part of the thermal printer 100 (Figure 60). The thermal printhead C10 mainly comprises a base material 1, an insulating layer 21, a resistor layer 3, a wiring layer 4, and a protective layer 5. In addition to these, the thermal printhead C10 comprises a first substrate 61, a second substrate 62, a first interconnection wiring 63, a plurality of second interconnection wirings 64, a plurality of driving elements 65, and a heat dissipation member 66. In Figures 57 to 59, the protective layer 5 is shown through for ease of understanding. In Figure 63, the insulating layer 21, the resistor layer 3, the wiring layer 4, the first substrate 61, the second substrate 62, and the second interconnection wiring 64 are further shown through for ease of understanding (see Figure 57). In Fig. 63, the first substrate 61 and the second substrate 62 are respectively indicated by imaginary lines (two-dot chain lines). For ease of understanding, in Fig. 65, Fig. 67, and Fig. 68, only the base material 1 and the first interconnection wiring 63 are illustrated.

サーマルプリントヘッドC10においては、図60に示すように、基材1は、放熱部材66に接合されている。基材1は、第1基板61および第2基板62を支持している。基材1上には、抵抗体層3の一部をなし、かつx方向に配列された複数の発熱部31(後述)が形成されている。複数の発熱部31は、第2基板62に搭載された複数の駆動素子65により選択的に発熱する。複数の駆動素子65は、第1基板61に搭載されたコネクタ(図示略)を介して外部から送信される印字信号にしたがって駆動する。In the thermal printhead C10, as shown in FIG. 60, the substrate 1 is joined to a heat dissipation member 66. The substrate 1 supports a first substrate 61 and a second substrate 62. A plurality of heat generating portions 31 (described later) that form part of the resistor layer 3 and are arranged in the x-direction are formed on the substrate 1. The plurality of heat generating portions 31 are selectively heated by a plurality of drive elements 65 mounted on the second substrate 62. The plurality of drive elements 65 are driven in accordance with a print signal transmitted from the outside via a connector (not shown) mounted on the first substrate 61.

図60に示すように、サーマルプリンタ100は、サーマルプリントヘッドC10と、プラテンローラ69とを備える。サーマルプリンタ100において、プラテンローラ69は、感熱紙などの記録媒体68を送り出すように構成されている。プラテンローラ69が記録媒体68を複数の発熱部31に押し当てた状態で、当該複数の発熱部31が記録媒体68に印字を行う。サーマルプリンタ100においては、プラテンローラ69に代えて、他の機構(ローラ状でない機構)を採用することができる。たとえば、そのような機構として、平坦な押圧面を有するものが挙げられる。「平坦な面」は、十分小さい曲率を有する曲面を含むものとする。本開示では、ローラ状の機構およびそれ以外の機構を一括して「プラテン」と呼ぶ。As shown in FIG. 60, the thermal printer 100 includes a thermal printhead C10 and a platen roller 69. In the thermal printer 100, the platen roller 69 is configured to feed a recording medium 68 such as thermal paper. With the platen roller 69 pressing the recording medium 68 against a plurality of heat generating parts 31, the plurality of heat generating parts 31 print on the recording medium 68. In the thermal printer 100, other mechanisms (non-roller-shaped mechanisms) can be used in place of the platen roller 69. For example, such mechanisms include those having a flat pressing surface. The term "flat surface" includes curved surfaces having a sufficiently small curvature. In this disclosure, the roller-shaped mechanism and other mechanisms are collectively referred to as "platen."

基材1は、図57に示すように、x方向に沿って延びる帯状である。基材1は、半導体材料からなる。当該半導体材料は、たとえば、ケイ素(Si)の単結晶材料であるが、本開示はこれに限定されない。 As shown in Fig. 57, the substrate 1 is in the form of a strip extending along the x-direction. The substrate 1 is made of a semiconductor material. The semiconductor material is, for example, a single crystal material of silicon (Si), but the present disclosure is not limited thereto.

図61に示すように、基材1は、主面11および裏面15を有する。主面11および裏面15は、z方向において互いに離間する。また、主面11および裏面15は、z方向において互いに反対側を向く。基材1の主面11および裏面15は、ともにミラー指数が(100)の面である。図60に示すように、サーマルプリントヘッドC10においては、主面11がプラテンローラ69に対向し、裏面15が放熱部材66に対向している。 As shown in Figure 61, the substrate 1 has a principal surface 11 and a rear surface 15. The principal surface 11 and the rear surface 15 are spaced apart from each other in the z direction. The principal surface 11 and the rear surface 15 face opposite each other in the z direction. The principal surface 11 and the rear surface 15 of the substrate 1 both have Miller indices of (100). As shown in Figure 60, in the thermal printhead C10, the principal surface 11 faces the platen roller 69, and the rear surface 15 faces the heat dissipation member 66.

図61に示すように、基材1は、凸部12を有する。凸部12は、主面11からz方向に向けて突出している。図57に示すように、凸部12は、x方向に沿って長く延びている。As shown in Figure 61, the substrate 1 has a protrusion 12. The protrusion 12 protrudes from the main surface 11 in the z direction. As shown in Figure 57, the protrusion 12 extends long along the x direction.

図62に示すように、凸部12は、頂面121、および一対の傾斜面122を有する。頂面121は、z方向において主面11から離れて位置し、かつ主面11に平行である。一対の傾斜面122は、y方向において互いに離れて位置する。一対の傾斜面122は、頂面121および主面11につながっている。一対の傾斜面122は、主面11から頂面121にかけて互いに近づくように主面11に対して傾斜している。主面11に対する一対の傾斜面122の各々の傾斜角αは、互いに等しい。As shown in FIG. 62, the convex portion 12 has a top surface 121 and a pair of inclined surfaces 122. The top surface 121 is located away from the main surface 11 in the z direction and is parallel to the main surface 11. The pair of inclined surfaces 122 are located away from each other in the y direction. The pair of inclined surfaces 122 are connected to the top surface 121 and the main surface 11. The pair of inclined surfaces 122 are inclined with respect to the main surface 11 so as to approach each other from the main surface 11 to the top surface 121. The inclination angles α of the pair of inclined surfaces 122 with respect to the main surface 11 are equal to each other.

図57、図63および図64に示すように、基材1は、一対の端面13、および第1面14を有する。一対の端面13は、x方向において互いに反対側を向き、かつ裏面15につながっている。第1面14は、x方向において一対の端面13の少なくともいずれかと凸部12との間に位置する。サーマルプリントヘッドC10においては、第1面14は、凸部12の両側に位置する一対の離間領域14Aを含む。第1面14の表面粗さは、主面11の表面粗さよりも大である。 As shown in Figures 57, 63 and 64, the substrate 1 has a pair of end faces 13 and a first surface 14. The pair of end faces 13 face opposite each other in the x direction and are connected to the rear surface 15. The first surface 14 is located between at least one of the pair of end faces 13 and the convex portion 12 in the x direction. In the thermal printhead C10, the first surface 14 includes a pair of separation regions 14A located on both sides of the convex portion 12. The surface roughness of the first surface 14 is greater than the surface roughness of the main surface 11.

図64に示すように、第1面14は、z方向において凸部12の頂面121よりも主面11の近くに位置する。したがって、図65に示すように、主面11から第1面14に至るz方向の距離h1は、第1面14から頂面121に至るz方向の距離h2よりも小である。第1面14は、z方向において主面11と頂面121との間に位置する。このため、第1面14は、主面11からz方向に距離h1だけ突出している。第1面14の幅b(y方向の寸法)は、凸部12における最下部の幅B(凸部12における最下部のy方向の寸法)よりも小である。 As shown in Figure 64, the first surface 14 is located closer to the main surface 11 in the z direction than the top surface 121 of the convex portion 12. Therefore, as shown in Figure 65, the distance h1 in the z direction from the main surface 11 to the first surface 14 is smaller than the distance h2 in the z direction from the first surface 14 to the top surface 121. The first surface 14 is located between the main surface 11 and the top surface 121 in the z direction. Therefore, the first surface 14 protrudes from the main surface 11 in the z direction by a distance h1. The width b (dimension in the y direction) of the first surface 14 is smaller than the width B of the bottom of the convex portion 12 (dimension in the y direction of the bottom of the convex portion 12).

図67および図68は、サーマルプリントヘッドC10の変形例であるサーマルプリントヘッドC11,C12を示している。サーマルプリントヘッドC11,C12の各々においては、第1面14の構成がサーマルプリントヘッドC10の構成(図65参照)と異なる。67 and 68 show thermal printheads C11 and C12, which are modified versions of thermal printhead C10. In each of thermal printheads C11 and C12, the configuration of the first surface 14 is different from the configuration of thermal printhead C10 (see FIG. 65).

図67に示すように、サーマルプリントヘッドC11においては、第1面14は、主面11と面一となっている。第1面14の幅bは、凸部12における最下部の幅Bと同一である。 As shown in Figure 67, in thermal printhead C11, the first surface 14 is flush with the main surface 11. The width b of the first surface 14 is the same as the width B of the bottom of the convex portion 12.

図68に示すように、サーマルプリントヘッドC12においては、第1面14は、z方向において主面11と裏面15との間に位置する。このため、第1面14は、主面11からz方向に凹み、かつ基材1のy方向の両端に到達している。第1面14の幅bは、凸部12における最下部の幅Bよりも大であり、かつ基材1のy方向の寸法と等しい。 As shown in Figure 68, in thermal printhead C12, the first surface 14 is located between the main surface 11 and the back surface 15 in the z direction. Therefore, the first surface 14 is recessed from the main surface 11 in the z direction and reaches both ends of the substrate 1 in the y direction. The width b of the first surface 14 is greater than the width B of the bottom of the convex portion 12 and is equal to the dimension of the substrate 1 in the y direction.

サーマルプリントヘッドC10、サーマルプリントヘッドC11およびサーマルプリントヘッドC12における第1面14の各々の構成は、凸部12の除去深さ(z方向の寸法)の相違に起因する。後述のサーマルプリントヘッドC10の製造方法において凸部12のy方向の両端の少なくとも一部を除去することにより第1面14が形成される(図71~図73参照)。サーマルプリントヘッドC10は、凸部12の除去深さが最も浅い場合である。一方、サーマルプリントヘッドC12は、凸部12の除去深さが最も深い場合である。The configurations of the first surface 14 in thermal printhead C10, thermal printhead C11, and thermal printhead C12 are due to differences in the removal depth (dimension in the z direction) of the convex portions 12. In the manufacturing method of thermal printhead C10 described below, the first surface 14 is formed by removing at least a portion of both ends of the convex portions 12 in the y direction (see Figures 71 to 73). Thermal printhead C10 is the case where the removal depth of the convex portions 12 is the shallowest. On the other hand, thermal printhead C12 is the case where the removal depth of the convex portions 12 is the deepest.

図63および図66に示すように、第1面14には、各々がy方向に沿って延びる複数の線状痕141が形成されている。サーマルプリントヘッドC10においては、複数の線状痕141の少なくともいずれかは、z方向において主面11(図66参照)から突出した部分を含む。63 and 66, a plurality of linear scratches 141 each extending along the y direction are formed on the first surface 14. In the thermal printhead C10, at least one of the plurality of linear scratches 141 includes a portion that protrudes from the main surface 11 (see FIG. 66) in the z direction.

絶縁層21は、図62に示すように、基材1の主面11および凸部12を覆っている。絶縁層21により、基材1は、抵抗体層3および配線層4に対して電気絶縁されている。絶縁層21は、たとえば、オルトケイ酸テトラエチル(TEOS)を原材料とした二酸化ケイ素(SiO2)からなる。絶縁層21の厚さの例は、1μm以上15μm以下である。図64に示すように、絶縁層21は、基材1の第1面14をも覆っている。 As shown in Fig. 62, the insulating layer 21 covers the main surface 11 and the protrusions 12 of the substrate 1. The insulating layer 21 electrically insulates the substrate 1 from the resistor layer 3 and the wiring layer 4. The insulating layer 21 is made of silicon dioxide ( SiO2 ) using tetraethyl orthosilicate (TEOS) as a raw material, for example. An example of the thickness of the insulating layer 21 is 1 µm or more and 15 µm or less. As shown in Fig. 64, the insulating layer 21 also covers the first surface 14 of the substrate 1.

抵抗体層3は、図61および図62に示すように、基材1の主面11および凸部12上に形成されている。抵抗体層3は、絶縁層21に接している。これにより、サーマルプリントヘッドC10においては、絶縁層21は、基材1と抵抗体層3との間に挟まれている。抵抗体層3は、たとえば窒化タンタル(TaN)からなる。抵抗体層3の厚さの例は、0.02μm以上0.1μm以下である。 As shown in Figures 61 and 62, the resistor layer 3 is formed on the main surface 11 and the protrusions 12 of the substrate 1. The resistor layer 3 is in contact with the insulating layer 21. As a result, in the thermal printhead C10, the insulating layer 21 is sandwiched between the substrate 1 and the resistor layer 3. The resistor layer 3 is made of, for example, tantalum nitride (TaN). An example of the thickness of the resistor layer 3 is 0.02 μm or more and 0.1 μm or less.

図58、図59および図62に示すように、抵抗体層3は、複数の発熱部31を含む。抵抗体層3において、複数の発熱部31は、配線層4から露出する部分である。複数の発熱部31に対して配線層4から選択的に通電されることによって、複数の発熱部31は、記録媒体68を局所的に加熱する。複数の発熱部31は、x方向に沿って並んで配列されている。複数の発熱部31のうち、x方向において隣り合う2つの発熱部31は、互いに離れて位置する。サーマルプリントヘッドC10においては、複数の発熱部31は、基材1の凸部12の頂面121の上方に形成されている。このため、z方向に沿って視て、複数の発熱部31は、頂面121に重なっている。図60に示すように、サーマルプリンタ100において、複数の発熱部31は、プラテンローラ69に対向している。58, 59 and 62, the resistor layer 3 includes a plurality of heat generating portions 31. In the resistor layer 3, the plurality of heat generating portions 31 are exposed from the wiring layer 4. The plurality of heat generating portions 31 are selectively energized from the wiring layer 4, so that the plurality of heat generating portions 31 locally heat the recording medium 68. The plurality of heat generating portions 31 are arranged in parallel along the x direction. Among the plurality of heat generating portions 31, two adjacent heat generating portions 31 in the x direction are located apart from each other. In the thermal print head C10, the plurality of heat generating portions 31 are formed above the top surface 121 of the convex portion 12 of the substrate 1. Therefore, when viewed along the z direction, the plurality of heat generating portions 31 overlap the top surface 121. As shown in FIG. 60, in the thermal printer 100, the plurality of heat generating portions 31 face the platen roller 69.

配線層4は、図61および図62に示すように、抵抗体層3に接して形成されている。サーマルプリントヘッドC10においては、配線層4は、抵抗体層3上に形成されている。配線層4は、抵抗体層3の複数の発熱部31に通電するための導電経路をなしている。配線層4の電気抵抗率は、抵抗体層3の電気抵抗率よりも小である。配線層4は、たとえば銅(Cu)からなる金属層である。配線層4の厚さの例は、0.3μm以上2.0μm以下である。この他、配線層4は、抵抗体層3上に積層されたチタン(Ti)層と、当該チタン層上に積層された銅層との2つの金属層からなる構成でもよい。この場合のチタン層の厚さの例は、0.1μm以上0.2μm以下である。 As shown in Figures 61 and 62, the wiring layer 4 is formed in contact with the resistor layer 3. In the thermal print head C10, the wiring layer 4 is formed on the resistor layer 3. The wiring layer 4 forms a conductive path for passing electricity through the multiple heating parts 31 of the resistor layer 3. The electrical resistivity of the wiring layer 4 is smaller than that of the resistor layer 3. The wiring layer 4 is a metal layer made of, for example, copper (Cu). An example of the thickness of the wiring layer 4 is 0.3 μm or more and 2.0 μm or less. In addition, the wiring layer 4 may be configured to be made of two metal layers, a titanium (Ti) layer laminated on the resistor layer 3 and a copper layer laminated on the titanium layer. In this case, an example of the thickness of the titanium layer is 0.1 μm or more and 0.2 μm or less.

図58に示すように、配線層4は、共通配線41、および複数の個別配線42を含む。共通配線41は、抵抗体層3の複数の発熱部31に対してy方向の一方側(下流側)に位置する。複数の個別配線42は、複数の発熱部31に対してy方向の他方側(上流側)に位置する。図59に示すように、z方向に沿って視て、共通配線41と複数の個別配線42とに挟まれた抵抗体層3の複数の領域が、複数の発熱部31である。As shown in Figure 58, the wiring layer 4 includes a common wiring 41 and multiple individual wirings 42. The common wiring 41 is located on one side in the y direction (downstream side) of the multiple heat generating portions 31 of the resistor layer 3. The multiple individual wirings 42 are located on the other side in the y direction (upstream side) of the multiple heat generating portions 31. As shown in Figure 59, when viewed along the z direction, multiple areas of the resistor layer 3 sandwiched between the common wiring 41 and the multiple individual wirings 42 are the multiple heat generating portions 31.

図58および図59に示すように、共通配線41は、基部411、および複数の延出部412を有する。y方向において、基部411は、基材1の主面11の下流側の周縁に沿って位置する。基部411は、x方向に沿って延びる帯状である。複数の延出部412の各々は、y方向において基材1の凸部12に対向する基部411の端部から、複数の発熱部31に向けて延びる帯状である。複数の延出部412は、x方向に沿って並んで配列されている。複数の延出部412の各々の一部は、基材1の一対の傾斜面122のうち、y方向の一方側(下流側)に位置する当該傾斜面122上に形成されている。したがって、共通配線41の一部は、一対の傾斜面122のうちy方向の一方側に位置する当該傾斜面122上に形成されていることとなる。共通配線41においては、基部411から複数の延出部412を介して複数の発熱部31に電流が流れる。58 and 59, the common wiring 41 has a base 411 and a plurality of extensions 412. In the y direction, the base 411 is located along the downstream periphery of the main surface 11 of the substrate 1. The base 411 is a strip extending along the x direction. Each of the plurality of extensions 412 is a strip extending from an end of the base 411 facing the convex portion 12 of the substrate 1 in the y direction toward the plurality of heat generating portions 31. The plurality of extensions 412 are arranged side by side along the x direction. A portion of each of the plurality of extensions 412 is formed on the inclined surface 122 located on one side (downstream side) of the pair of inclined surfaces 122 of the substrate 1 in the y direction. Therefore, a portion of the common wiring 41 is formed on the inclined surface 122 located on one side of the pair of inclined surfaces 122 in the y direction. In the common wiring 41 , a current flows from a base portion 411 through a plurality of extension portions 412 to a plurality of heat generating portions 31 .

図58および図59に示すように、複数の個別配線42の各々は、基材1の主面11の上流側の周縁から複数の発熱部31に向けて延びる帯状である。複数の個別配線42は、x方向に沿って並んで配列されている。複数の個別配線42の各々の一部は、基材1の一対の傾斜面122のうち、y方向の他方側(上流側)に位置する当該傾斜面122上に形成されている。複数の個別配線42の各々においては、複数の発熱部31のいずれかから上流側に向けて電流が流れる。z方向に沿って視て、複数の発熱部31の各々は、複数の個別配線42のいずれかと、共通配線41の複数の延出部412のいずれかとに挟まれている。図58および図59に示す配線層4、および複数の発熱部31の構成は一例である。本開示における配線層4、および複数の発熱部31の構成は、図58および図59に示す構成に限定されない。58 and 59, each of the multiple individual wirings 42 is a strip extending from the upstream periphery of the main surface 11 of the substrate 1 toward the multiple heat generating parts 31. The multiple individual wirings 42 are arranged side by side along the x direction. A part of each of the multiple individual wirings 42 is formed on the inclined surface 122 located on the other side (upstream side) in the y direction of the pair of inclined surfaces 122 of the substrate 1. In each of the multiple individual wirings 42, a current flows from one of the multiple heat generating parts 31 toward the upstream side. When viewed along the z direction, each of the multiple heat generating parts 31 is sandwiched between one of the multiple individual wirings 42 and one of the multiple extension parts 412 of the common wiring 41. The configurations of the wiring layer 4 and the multiple heat generating parts 31 shown in FIGS. 58 and 59 are examples. The configurations of the wiring layer 4 and the multiple heat generating parts 31 in the present disclosure are not limited to the configurations shown in FIGS. 58 and 59.

保護層5は、図61に示すように、抵抗体層3の複数の発熱部31、および配線層4を覆っている。保護層5は、電気絶縁性を有する。保護層5は、ケイ素を含む。保護層5は、たとえば、二酸化ケイ素、窒化ケイ素(Si34)および炭化ケイ素(SiC)のいずれからなる。あるいは、保護層5は、これらの物質のうち複数種類からなる積層体でもよい。保護層5の厚さの例は、1.0μm以上10μm以下である。サーマルプリンタ100において、記録媒体68は、図60に示すプラテンローラ69により複数の発熱部31を覆う保護層5の領域に押し当てられる。図64に示すように、保護層5は、基材1の第1面14を覆う絶縁層21の領域をも覆っている。 As shown in FIG. 61, the protective layer 5 covers the plurality of heat generating parts 31 of the resistor layer 3 and the wiring layer 4. The protective layer 5 has electrical insulation properties. The protective layer 5 contains silicon. The protective layer 5 is made of, for example, silicon dioxide, silicon nitride (Si 3 N 4 ), or silicon carbide (SiC). Alternatively, the protective layer 5 may be a laminate made of a plurality of types of these materials. An example of the thickness of the protective layer 5 is 1.0 μm or more and 10 μm or less. In the thermal printer 100, the recording medium 68 is pressed against the area of the protective layer 5 that covers the plurality of heat generating parts 31 by the platen roller 69 shown in FIG. 60. As shown in FIG. 64, the protective layer 5 also covers the area of the insulating layer 21 that covers the first surface 14 of the substrate 1.

図61に示すように、保護層5は、第1開口51および第2開口52を有する。第1開口51および第2開口52の各々は、x方向に沿って延びる帯状である。第1開口51および第2開口52の各々は、z方向に保護層5を貫通している。第1開口51は、下流側に位置する。第1開口51は、基材1における最も下流側(図61においては基材1の左端を指す)まで形成されている。この他、第1開口51対して基材1における最も下流側に位置し、かつx方向に沿って帯状に延びる保護層5の領域が形成された構成でもよい。第1開口51から共通配線41の基部411が露出している。第2開口52は、上流側に位置する。第2開口52は、基材1における最も上流側(図61においては基材1の右端を指す)まで形成されている。この他、第2開口52に対して基材1における最も上流側に位置し、かつx方向に沿って帯状に延びる保護層5の領域が形成された構成でもよい。第2開口52から複数の個別配線42の各々の一部が露出している。61, the protective layer 5 has a first opening 51 and a second opening 52. Each of the first opening 51 and the second opening 52 is a strip extending along the x direction. Each of the first opening 51 and the second opening 52 penetrates the protective layer 5 in the z direction. The first opening 51 is located on the downstream side. The first opening 51 is formed up to the most downstream side of the substrate 1 (referring to the left end of the substrate 1 in FIG. 61). In addition, a configuration may be used in which a region of the protective layer 5 is formed that is located on the most downstream side of the substrate 1 relative to the first opening 51 and extends in a strip shape along the x direction. The base 411 of the common wiring 41 is exposed from the first opening 51. The second opening 52 is located on the upstream side. The second opening 52 is formed up to the most upstream side of the substrate 1 (referring to the right end of the substrate 1 in FIG. 61). Alternatively, a region of the protective layer 5 may be formed that is located on the most upstream side of the substrate 1 with respect to the second opening 52 and extends in a band shape along the x direction. A portion of each of the plurality of individual wirings 42 is exposed from the second opening 52.

第1基板61は、図60に示すように、基材1の下流側と放熱部材66とに支持されている。第2基板62は、図60に示すように、基材1の上流側と第1基板61とに支持されている。第1基板61および第2基板62の各々は、たとえばFPC(Flexible Printed Circuits)であり、かつ可撓性を有する。図1に示すように、z方向に沿って視て、第1基板61および第2基板62の各々は、x方向を長辺方向とする矩形状である。z方向に沿って視て、第1基板61の面積は、第2基板62の面積よりも大である。第1基板61および第2基板62は、サーマルプリントヘッドC10のように2つの基板ではなく、これらが一体となった単一基板でもよい。 As shown in FIG. 60, the first substrate 61 is supported by the downstream side of the substrate 1 and the heat dissipation member 66. As shown in FIG. 60, the second substrate 62 is supported by the upstream side of the substrate 1 and the first substrate 61. Each of the first substrate 61 and the second substrate 62 is, for example, an FPC (Flexible Printed Circuits) and has flexibility. As shown in FIG. 1, when viewed along the z direction, each of the first substrate 61 and the second substrate 62 is rectangular with the x direction as the long side direction. When viewed along the z direction, the area of the first substrate 61 is larger than the area of the second substrate 62. The first substrate 61 and the second substrate 62 may be a single substrate integrated with each other, instead of two substrates as in the thermal printhead C10.

図1および図60に示すように、第1基板61は、内面611、外面612および開口613を有する。内面611および外面612は、z方向において互いに反対側を向く。内面611は、放熱部材66に対向している。外面612は、プラテンローラ69に対向している。開口613は、z方向に第1基板61を貫通している。開口613は、基材1の上流側に位置する。開口613は、複数の駆動素子65が収容される空間である。図60に示すように、第2基板62は、第1基板61の外面612に支持されている。第2基板62は、搭載面621を有する。搭載面621は、z方向において内面611と同じ側を向く。開口613から搭載面621の一部が露出している。1 and 60, the first substrate 61 has an inner surface 611, an outer surface 612, and an opening 613. The inner surface 611 and the outer surface 612 face opposite each other in the z direction. The inner surface 611 faces the heat dissipation member 66. The outer surface 612 faces the platen roller 69. The opening 613 penetrates the first substrate 61 in the z direction. The opening 613 is located on the upstream side of the base material 1. The opening 613 is a space in which a plurality of driving elements 65 are housed. As shown in FIG. 60, the second substrate 62 is supported on the outer surface 612 of the first substrate 61. The second substrate 62 has a mounting surface 621. The mounting surface 621 faces the same side as the inner surface 611 in the z direction. A portion of the mounting surface 621 is exposed from the opening 613.

第1連絡配線63は、図61に示すように、第1基板61の内面611に配置されている。図1に示すように、第1連絡配線63は、第1配線部631、および一対の第2配線部632を有する。第1配線部631は、x方向に沿って延びている。第1配線部631の上流側の端部は、基材1の主面11上に形成された共通配線41の基部411に接続されている。この接続は、ハンダなどの導電性接合材料を用いることによりなされる。これにより、第1連絡配線63は、共通配線41に導通している。一対の第2配線部632は、第1配線部631のx方向の両端につながっている。一対の第2配線部632の各々は、第1配線部631から上流側に向けて延びている。図63および図65に示すように、一対の第2配線部632は、基材1の第1面14の一対の離間領域14Aに対して個別に跨いでいる。図64に示すように、一対の第2配線部632は、保護層5に対向している。一対の第2配線部632は、第1基板61に搭載されたコネクタに接続されている。これにより、当該コネクタから共通配線41に電力が供給される。 As shown in FIG. 61, the first connection wiring 63 is disposed on the inner surface 611 of the first substrate 61. As shown in FIG. 1, the first connection wiring 63 has a first wiring portion 631 and a pair of second wiring portions 632. The first wiring portion 631 extends along the x direction. The upstream end of the first wiring portion 631 is connected to the base portion 411 of the common wiring 41 formed on the main surface 11 of the substrate 1. This connection is made by using a conductive bonding material such as solder. As a result, the first connection wiring 63 is conductive to the common wiring 41. The pair of second wiring portions 632 are connected to both ends of the first wiring portion 631 in the x direction. Each of the pair of second wiring portions 632 extends from the first wiring portion 631 toward the upstream side. As shown in FIG. 63 and FIG. 65, the pair of second wiring portions 632 individually straddle a pair of separation regions 14A of the first surface 14 of the substrate 1. 64 , the pair of second wiring parts 632 face the protective layer 5. The pair of second wiring parts 632 are connected to a connector mounted on the first substrate 61. As a result, power is supplied to the common wiring 41 from the connector.

図60に示すように、凸部12よりも上流側に位置する第1基板61の領域は、凸部12よりも下流側に位置する第1基板61の領域よりもz方向において基材1の裏面15寄りに位置する。第1基板61に配置された一対の第2配線部632(図57参照)は、第1基板61とともに可撓性を有する。これにより、一対の第2配線部632の各々において、第1面14の一対の離間領域14Aのいずれかをy方向に沿って跨ぐ部分において、下流側から上流側にかけてz方向の位置を裏面15に近づくように変化させることができる。 As shown in Figure 60, the region of the first substrate 61 located upstream of the convex portion 12 is located closer to the rear surface 15 of the base material 1 in the z direction than the region of the first substrate 61 located downstream of the convex portion 12. A pair of second wiring parts 632 (see Figure 57) arranged on the first substrate 61 are flexible together with the first substrate 61. This allows the position in the z direction of each of the pair of second wiring parts 632 to change from the downstream side to the upstream side so as to get closer to the rear surface 15 in the portion that straddles one of the pair of separation regions 14A of the first surface 14 in the y direction.

複数の第2連絡配線64は、図61に示すように、第1基板61の搭載面621に配置されている。図58に示すように、複数の第2連絡配線64の各々は、パッド部641および延出部642を有する。複数の第2連絡配線64のパッド部641は、x方向に対して千鳥配置となるように配列されている。詳細には、複数の第2連絡配線64のパッド部641は、x方向にそれぞれ配列された2列のパッド部641を含む。2列のパッド部641の各々において、複数のパッド部641が等しいピッチp(ピッチpはx方向において隣り合う2つのパッド部641の中心間距離)でx方向に沿って並んで配列されている。2列のパッド部641のうち、上流側に位置するパッド部641の列と、下流側に位置するパッド部641の列とは、ピッチpの1/2の距離だけx方向にずれて配列されている。延出部642は、y方向において基材1の凸部12に対向する複数の第2連絡配線64のパッド部641のいずれかの端部から下流側に向けて延びる帯状である。複数の 第2連絡配線64の延出部642の下流側の端部は、複数の個別配線42に対して個別に接続されている。この接続は、ハンダなどの導電性接合材料を用いることによりなされる。これにより、複数の第2連絡配線64は、複数の個別配線42に対して個別に導通している。 As shown in FIG. 61, the second interconnection wirings 64 are arranged on the mounting surface 621 of the first substrate 61. As shown in FIG. 58, each of the second interconnection wirings 64 has a pad portion 641 and an extension portion 642. The pad portions 641 of the second interconnection wirings 64 are arranged in a staggered arrangement in the x direction. In detail, the pad portions 641 of the second interconnection wirings 64 include two rows of pad portions 641 arranged in the x direction. In each of the two rows of pad portions 641, the pad portions 641 are arranged side by side along the x direction at an equal pitch p (the pitch p is the center-to-center distance between two adjacent pad portions 641 in the x direction). Of the two rows of pad portions 641, the row of pad portions 641 located on the upstream side and the row of pad portions 641 located on the downstream side are arranged with a shift in the x direction by a distance of 1/2 the pitch p. The extension portion 642 is a strip-like shape extending downstream from either end of the pad portion 641 of the second communication wirings 64 facing the protrusion 12 of the base material 1 in the y direction. The downstream ends of the extension portions 642 of the second communication wirings 64 are individually connected to the individual wirings 42. This connection is made by using a conductive bonding material such as solder. As a result, the second communication wirings 64 are individually conductive to the individual wirings 42.

複数の駆動素子65は、図1および図60に示すように、第2基板62の搭載面621に搭載されている。複数の駆動素子65の各々は、種々の回路が構成された半導体素子である。複数の駆動素子65の各々は、複数の第2連絡配線64のパッド部641のいくつかと、搭載面621に配置され、かつ複数の第2連絡配線64とは異なる複数の配線(図示略)のいくつかと、に対して、COF(Clip On Film)実装されている。当該複数の配線は、コネクタに接続されている。これにより、印字信号、制御信号、および複数の駆動素子65を動作させる電力が、当該コネクタから当該複数の配線を介して複数の駆動素子65に入力される。複数の駆動素子65は、これらの電気信号に基づき、複数の第2連絡配線64を介してつながる複数の個別配線42と、接地電極(図示略)との間の接続を、オンまたはオフにスイッチングする。あわせて、当該コネクタから第1基板61に配置された第1連絡配線63を介して、抵抗体層3の複数の発熱部31に電力が供給される。これらにより、複数の発熱部31のうち、複数の個別配線42のいずれかと接地電極との間の接続がオンになった発熱部31が、選択的に発熱する。 As shown in FIG. 1 and FIG. 60, the multiple driving elements 65 are mounted on the mounting surface 621 of the second substrate 62. Each of the multiple driving elements 65 is a semiconductor element in which various circuits are configured. Each of the multiple driving elements 65 is mounted by COF (Clip On Film) on some of the pad parts 641 of the multiple second connecting wirings 64 and some of the multiple wirings (not shown) arranged on the mounting surface 621 and different from the multiple second connecting wirings 64. The multiple wirings are connected to a connector. As a result, print signals, control signals, and power for operating the multiple driving elements 65 are input from the connector to the multiple driving elements 65 through the multiple wirings. Based on these electrical signals, the multiple driving elements 65 switch the connection between the multiple individual wirings 42 connected through the multiple second connecting wirings 64 and the ground electrode (not shown) to ON or OFF. In addition, power is supplied from the connector to the multiple heating parts 31 of the resistor layer 3 through the first connecting wirings 63 arranged on the first substrate 61. As a result, among the plurality of heat generating portions 31, the heat generating portion 31 in which the connection between any one of the plurality of individual wirings 42 and the ground electrode is turned on selectively generates heat.

放熱部材66は、図60に示すように、基材1の裏面15と、第1基板61の内面611とに対向している。裏面15は、放熱部材66に接合されている。第1基板61は、放熱部材66に支持されている。第1基板61は、ねじなどの締結部材により放熱部材66に固定されている。サーマルプリントヘッドC10の使用時において、抵抗体層3の複数の発熱部31から発生した熱の一部は、基材1を介して放熱部材66に伝導される。放熱部材66に伝導された熱は、外部へと放熱される。放熱部材66は、たとえばアルミニウム(Al)からなる。As shown in FIG. 60, the heat dissipation member 66 faces the rear surface 15 of the base material 1 and the inner surface 611 of the first substrate 61. The rear surface 15 is joined to the heat dissipation member 66. The first substrate 61 is supported by the heat dissipation member 66. The first substrate 61 is fixed to the heat dissipation member 66 by fastening members such as screws. When the thermal printhead C10 is in use, a portion of the heat generated from the multiple heat generating portions 31 of the resistor layer 3 is conducted to the heat dissipation member 66 via the base material 1. The heat conducted to the heat dissipation member 66 is dissipated to the outside. The heat dissipation member 66 is made of, for example, aluminum (Al).

図69~図80に基づき、サーマルプリントヘッドC10の製造方法の一例について説明する。 Based on Figures 69 to 80, an example of a manufacturing method for thermal printhead C10 is described.

図69および図70に示すように、基材81に主面11および凸部12を形成する。具体的には、図69に示すように、基材81の一部を覆う第1マスク層891と、当該第1マスク層891を覆う第2マスク層892とを形成する。基材81は、半導体材料からなる。当該半導体材料は、たとえば、ケイ素の単結晶材料である。基材81は、シリコンウエハである。z方向に対して直交する方向において、複数の基材1にそれぞれ相当する領域が複数個連なったものが、基材81に相当する。基材81は、第1面81Aおよび第2面81Bを有する。第1面81Aおよび第2面81Bは、z方向において互いに反対側を向く。基材81の第1面81Aおよび第2面81Bは、ともにミラー指数が(100)の面である。 As shown in Figures 69 and 70, a main surface 11 and a convex portion 12 are formed on a substrate 81. Specifically, as shown in Figure 69, a first mask layer 891 that covers a part of the substrate 81 and a second mask layer 892 that covers the first mask layer 891 are formed. The substrate 81 is made of a semiconductor material. The semiconductor material is, for example, a single crystal material of silicon. The substrate 81 is a silicon wafer. In a direction perpendicular to the z direction, a plurality of regions corresponding to each of the plurality of substrates 1 are connected together to form the substrate 81. The substrate 81 has a first surface 81A and a second surface 81B. The first surface 81A and the second surface 81B face opposite each other in the z direction. The first surface 81A and the second surface 81B of the substrate 81 are both surfaces with Miller indices (100).

第1マスク層891は、第1面81Aおよび第2面81Bを覆うように形成される。第1マスク層891は、二酸化ケイ素からなる。第2マスク層892は、第1面81Aを覆う第1マスク層891の領域を覆うように形成される。第2マスク層892は、窒化ケイ素からなる。第1マスク層891および第2マスク層892は、後述する第1の工程によって形成される。図69に示すように、後述する第2の工程によって、第1面81Aの一部を覆う第1マスク層891と、当該第1マスク層891を覆う第2マスク層892とが形成される。第1マスク層891と、当該第1マスク層891を覆う第2マスク層892 とには、z方向に貫通するマスク開口893が形成されている。The first mask layer 891 is formed to cover the first surface 81A and the second surface 81B. The first mask layer 891 is made of silicon dioxide. The second mask layer 892 is formed to cover the area of the first mask layer 891 that covers the first surface 81A. The second mask layer 892 is made of silicon nitride. The first mask layer 891 and the second mask layer 892 are formed by a first process described later. As shown in FIG. 69, the first mask layer 891 that covers a part of the first surface 81A and the second mask layer 892 that covers the first mask layer 891 are formed by a second process described later. The first mask layer 891 and the second mask layer 892 that covers the first mask layer 891 have mask openings 893 that penetrate in the z direction.

第1マスク層891および第2マスク層892の形成にあたっては、まず、熱酸化法により第1面81Aおよび第2面81Bを覆う二酸化ケイ素の薄膜を形成する。次いで、熱CVD(Chemical Vapor Deposition)により、第1面81Aを覆う第1マスク層891の領域を覆う窒化ケイ素の薄膜を形成する。ここまでが、第1の工程である。次いで、第2の工程として、リソグラフィパターニングと、反応性イオンエッチング(RIE:Reactive Ion Etching)とにより、第1面81Aを覆う二酸化ケイ素の薄膜の領域の一部と、当該領域を覆う窒化ケイ素の薄膜の一部とを除去する。これにより、図69に示すように、第1マスク層891および第2マスク層892が形成されるとともに、第1面81Aの一部を覆う当該第1マスク層891と、当該第1マスク層891を覆う第2マスク層892とに、マスク開口893が形成される。 When forming the first mask layer 891 and the second mask layer 892, first, a thin film of silicon dioxide is formed by thermal oxidation to cover the first surface 81A and the second surface 81B. Then, a thin film of silicon nitride is formed by thermal CVD (Chemical Vapor Deposition) to cover the area of the first mask layer 891 that covers the first surface 81A. This is the first process. Next, as the second process, a part of the area of the thin film of silicon dioxide covering the first surface 81A and a part of the thin film of silicon nitride covering the area are removed by lithography patterning and reactive ion etching (RIE). As a result, as shown in FIG. 69, the first mask layer 891 and the second mask layer 892 are formed, and mask openings 893 are formed in the first mask layer 891 that covers a part of the first surface 81A and the second mask layer 892 that covers the first mask layer 891.

第1の工程の他の方法として、第1面81Aおよび第2面81Bを覆う窒化ケイ素の薄膜を熱CVDによって形成する手法を採ってもよい。この場合には、第2の工程において、リソグラフィパターニングと、反応性イオンエッチングとにより、第1面81Aにおいて第1マスク層891によって覆われた所定の領域と、その領域以外であって第1面81Aが露出する領域であるマスク開口893とが形成される。As an alternative method for the first step, a method may be used in which a thin film of silicon nitride covering the first surface 81A and the second surface 81B is formed by thermal CVD. In this case, in the second step, a predetermined area on the first surface 81A covered by the first mask layer 891 and a mask opening 893, which is an area other than the first surface 81A where the first surface 81A is exposed, are formed by lithographic patterning and reactive ion etching.

次いで、図70に示すように、基材81に主面11および凸部12を形成する。主面11および凸部12は、図69に示すマスク開口893で露出した第1面81Aの領域に対して、水酸化カリウム(KOH)水溶液を用いたウエットエッチングにより形成される。当該エッチングは、異方性である。最後に、フッ化水素酸(HF)を用いたウエットエッチングにより第1マスク層891および第2マスク層892を除去する。以上により、主面11および凸部12が基材81に形成される。さらに、基材81の第2面81Bは、裏面15となる。第1マスク層891および第2マスク層892に覆われていた第1面81Aの領域が、凸部12の頂面121となる。主面11に対する凸部12の一対の傾斜面122の各々の傾斜角αは、互いに等しい。これは、凸部12が異方性エッチングにより形成されることに起因している。70, the main surface 11 and the convex portion 12 are formed on the substrate 81. The main surface 11 and the convex portion 12 are formed by wet etching the area of the first surface 81A exposed by the mask opening 893 shown in FIG. 69 using an aqueous solution of potassium hydroxide (KOH). This etching is anisotropic. Finally, the first mask layer 891 and the second mask layer 892 are removed by wet etching using hydrofluoric acid (HF). As a result, the main surface 11 and the convex portion 12 are formed on the substrate 81. Furthermore, the second surface 81B of the substrate 81 becomes the back surface 15. The area of the first surface 81A covered by the first mask layer 891 and the second mask layer 892 becomes the top surface 121 of the convex portion 12. The inclination angle α of each of the pair of inclined surfaces 122 of the convex portion 12 with respect to the main surface 11 is equal to each other. This is due to the fact that the convex portion 12 is formed by anisotropic etching.

次いで、図71~図73に示すように、基材81の凸部12のx方向の両端の少なくともいずれかを除去する。図示の例では、凸部12の両端を除去している。図71に示すように、本工程では、x方向の回りに回転するダイシングブレード88を凸部12に押し当てることにより、凸部12の両端が除去される。図72に示すように、除去対象となる凸部12のx方向の寸法に応じて、ダイシングブレード88をx方向に位置を順次ずらしながらダイシングブレード88を凸部12に押し当てる。この他、凸部12の端部の除去にあたっては、ダイシングブレード88によりx方向において互いに離れて位置する複数の切れ込みを凸部12に設けた後、当該複数の切れ込みにより分断された凸部12をウエットエッチングにより除去する手法を採ることができる。本工程を経ることにより、図73に示すように、基材81に第1面14が形成される。第1面14には、各々がy方向に沿って延びる複数の線状痕141が形成される。基材1において、第1面14の表面粗さは、主面11の表面粗さよりも大となる。 Next, as shown in Figs. 71 to 73, at least one of the ends of the convex portion 12 of the substrate 81 in the x direction is removed. In the illustrated example, both ends of the convex portion 12 are removed. As shown in Fig. 71, in this process, a dicing blade 88 rotating around the x direction is pressed against the convex portion 12, thereby removing both ends of the convex portion 12. As shown in Fig. 72, the dicing blade 88 is pressed against the convex portion 12 while shifting its position in the x direction in sequence according to the x-direction dimension of the convex portion 12 to be removed. In addition, when removing the ends of the convex portion 12, a method can be adopted in which the dicing blade 88 provides a plurality of cuts in the convex portion 12 that are spaced apart from each other in the x direction, and then the convex portion 12 divided by the plurality of cuts is removed by wet etching. Through this process, a first surface 14 is formed on the substrate 81 as shown in Fig. 73. A plurality of linear scratches 141 each extending along the y direction are formed on the first surface 14. In the substrate 1 , the surface roughness of the first surface 14 is greater than the surface roughness of the main surface 11 .

図71および図72に示す例では、ダイシングブレード88の厚さ(x方向の寸法)はz方向に沿って一定である。これに代えて、周縁に近づくほど(すなわち、z方向において基材81の主面11に近づくほど)厚さが徐々に小となるダイシングブレードを用いてもよい。この場合には、凸部12の除去部分の形状(y方向に沿って視た形状。図71参照)は台形状(上底よりも下底が短い)となる。これにより、図64に示す凸部12のx方向を向く端面(図64では右側を向く端面)は、頂面121から主面11に向かって右下がりに傾斜したものとなる。In the example shown in Figures 71 and 72, the thickness (dimension in the x direction) of the dicing blade 88 is constant along the z direction. Alternatively, a dicing blade whose thickness gradually decreases as it approaches the periphery (i.e., as it approaches the main surface 11 of the substrate 81 in the z direction) may be used. In this case, the shape of the removed portion of the convex portion 12 (as viewed along the y direction; see Figure 71) becomes trapezoidal (the lower base is shorter than the upper base). As a result, the end face facing the x direction of the convex portion 12 shown in Figure 64 (the end face facing the right in Figure 64) is inclined downward to the right from the top surface 121 toward the main surface 11.

次いで、図74に示すように、基材81の主面11および凸部12を覆う絶縁層21を形成する。絶縁層21は、二酸化ケイ素の薄膜を複数、積層したものである。各薄膜は、たとえば、オルトケイ酸テトラエチル(TEOS)を原料ガスとしてプラズマCVDにより形成することができる。 Next, as shown in Fig. 74, an insulating layer 21 is formed to cover the main surface 11 and the protrusions 12 of the substrate 81. The insulating layer 21 is made by laminating multiple thin films of silicon dioxide. Each thin film can be formed by plasma CVD using, for example, tetraethyl orthosilicate (TEOS) as a raw material gas.

次いで、図75~図77に示すように、抵抗体層3および配線層4を形成する。抵抗体層3は、x方向に配列された複数の発熱部31を含む。配線層4は、複数の発熱部31に導通する。配線層4を形成する工程は、共通配線41、および複数の個別配線42を形成する工程を含む。基材81において、共通配線41は、図77に示す抵抗体層3の複数の発熱部31に対してy方向の一方側に位置する。基材81において、複数の個別配線42は、図77に示す複数の発熱部31に対してy方向の他方側に位置する。 Next, as shown in Figures 75 to 77, the resistor layer 3 and the wiring layer 4 are formed. The resistor layer 3 includes a plurality of heat generating portions 31 arranged in the x direction. The wiring layer 4 is electrically connected to the plurality of heat generating portions 31. The process of forming the wiring layer 4 includes a process of forming a common wiring 41 and a plurality of individual wirings 42. In the substrate 81, the common wiring 41 is located on one side in the y direction relative to the plurality of heat generating portions 31 of the resistor layer 3 shown in Figure 77. In the substrate 81, the plurality of individual wirings 42 are located on the other side in the y direction relative to the plurality of heat generating portions 31 shown in Figure 77.

具体的には、図75に示すように、基材81の主面11および凸部12上に抵抗体膜82を形成する。抵抗体膜82は、絶縁層21の全面を覆うように形成される。抵抗体膜82は、スパッタリング法により窒化タンタルの薄膜を絶縁層21に積層させることによって形成される。Specifically, as shown in Fig. 75, a resistor film 82 is formed on the main surface 11 and the protrusions 12 of the substrate 81. The resistor film 82 is formed so as to cover the entire surface of the insulating layer 21. The resistor film 82 is formed by laminating a thin film of tantalum nitride on the insulating layer 21 by a sputtering method.

次いで、図76に示すように、抵抗体膜82の全面を覆う導電層83を形成する。導電層83は、スパッタリング法により銅の薄膜を複数回にわたって抵抗体膜82に積層させることによって形成される。この他、導電層83の形成にあたっては、スパッタリング法によりチタンの薄膜を抵抗体膜82に積層させた後、当該チタンの薄膜に対してスパッタリング法により銅の薄膜を複数回にわたって積層させる手法を採ってもよい。76, a conductive layer 83 is formed to cover the entire surface of the resistor film 82. The conductive layer 83 is formed by laminating a thin copper film multiple times on the resistor film 82 by a sputtering method. Alternatively, the conductive layer 83 may be formed by laminating a thin titanium film on the resistor film 82 by a sputtering method, and then laminating a thin copper film multiple times on the thin titanium film by a sputtering method.

次いで、図77に示すように、導電層83に対してリソグラフィパターニングを施した後、導電層83の一部を除去する。当該除去は、硫酸(H2SO4)および過酸化水素(H22)の混合溶液を用いたウエットエッチングにより行われる。これにより、共通配線41、および複数の個別配線42が、抵抗体膜82に接して形成される。本工程でもって配線層4の形成が完了する。さらに、基材81の凸部12の頂面121上に形成された抵抗体膜82の領域が配線層4から露出する。次いで、サーマルプリントヘッドC10において不要となる抵抗体膜82の部分を除去する。当該除去は、反応性イオンエッチングにより行われる。これにより、抵抗体層3が、基材81の主面11および凸部12上に形成される。基材81の頂面121上には、複数の発熱部31が形成される。 Next, as shown in FIG. 77, the conductive layer 83 is lithographically patterned, and then a portion of the conductive layer 83 is removed. The removal is performed by wet etching using a mixed solution of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ). As a result, the common wiring 41 and a plurality of individual wirings 42 are formed in contact with the resistor film 82. This completes the formation of the wiring layer 4. Furthermore, the region of the resistor film 82 formed on the top surface 121 of the convex portion 12 of the substrate 81 is exposed from the wiring layer 4. Next, the portion of the resistor film 82 that is no longer necessary in the thermal print head C10 is removed. The removal is performed by reactive ion etching. As a result, the resistor layer 3 is formed on the main surface 11 and the convex portion 12 of the substrate 81. A plurality of heating portions 31 are formed on the top surface 121 of the substrate 81.

次いで、図78に示すように、抵抗体層3の複数の発熱部31、および配線層4を覆う保護層5を形成する。保護層5は、プラズマCVDにより窒化ケイ素の薄膜を積層させることによって形成される。 Next, as shown in Figure 78, a protective layer 5 is formed to cover the multiple heating portions 31 of the resistor layer 3 and the wiring layer 4. The protective layer 5 is formed by laminating a thin film of silicon nitride by plasma CVD.

次いで、図79に示すように、z方向に貫通する第1開口51および第2開口52を保護層5に形成する。第1開口51および第2開口52は、保護層5に対してリソグラフィパターニングを施した後、保護層5の一部を除去することにより形成される。当該除去は、反応性イオンエッチングにより行われる。これにより、第1開口51から共通配線41の基部411が露出する。第2開口52から複数の個別配線42の各々の一部が露出している。 Next, as shown in FIG. 79, a first opening 51 and a second opening 52 penetrating in the z-direction are formed in the protective layer 5. The first opening 51 and the second opening 52 are formed by removing a portion of the protective layer 5 after lithographic patterning of the protective layer 5. The removal is performed by reactive ion etching. As a result, the base 411 of the common wiring 41 is exposed from the first opening 51. A portion of each of the multiple individual wirings 42 is exposed from the second opening 52.

次いで、基材81をx方向およびy方向に沿って切断することにより、基材81を個片に分割する。これにより、サーマルプリントヘッドC10の基材1が得られる 。基材1には、一対の端面13が形成される。次いで、図80に示すように、複数の第2連絡配線64が配置された第2基板62を、第1連絡配線63が配置された第1基板61に支持させた後、第1連絡配線63の第1配線部631を共通配線41の基部411に接続させる。また、複数の第2連絡配線64を複数の個別配線42に対して個別に接続させる。これら2種類の接続は、ハンダなどの導電性接合材料を用いることによりなされる。これにより、第1基板61および第2基板62が基材1に支持された構成となる。次いで、複数の駆動素子65を第2基板62の搭載面621に搭載する。最後に、基材1の裏面15、および第1基板61を放熱部材66に接合させる。以上の工程を経ることによって、サーマルプリントヘッドC10が得られる。Next, the substrate 81 is divided into individual pieces by cutting the substrate 81 along the x-direction and the y-direction. This results in the substrate 1 of the thermal printhead C10. A pair of end faces 13 is formed on the substrate 1. Next, as shown in FIG. 80, the second substrate 62 on which the multiple second interconnection wirings 64 are arranged is supported on the first substrate 61 on which the first interconnection wirings 63 are arranged, and then the first wiring portion 631 of the first interconnection wiring 63 is connected to the base portion 411 of the common wiring 41. In addition, the multiple second interconnection wirings 64 are individually connected to the multiple individual wirings 42. These two types of connections are made by using a conductive bonding material such as solder. This results in a configuration in which the first substrate 61 and the second substrate 62 are supported by the substrate 1. Next, multiple drive elements 65 are mounted on the mounting surface 621 of the second substrate 62. Finally, the back surface 15 of the substrate 1 and the first substrate 61 are joined to the heat dissipation member 66. Through the above steps, the thermal printhead C10 is obtained.

次に、サーマルプリントヘッドC10の作用効果について説明する。 Next, the effect of the thermal print head C10 will be explained.

サーマルプリントヘッドC10の基材1は、主面11、凸部12、一対の端面13、および第1面14を有する。第1面14は、x方向において一対の端面13の少なくともいずれかと凸部12との間に位置し、かつz方向において凸部12の頂面121よりも主面11の近くに位置する。サーマルプリントヘッドC10は、配線層4に導通し、かつ第1面14を跨ぐ連絡配線(第1連絡配線63)を備える。本構成をとることにより、基材1の大きさを縮小した場合であっても、配線層4(共通配線41)のための導通経路を基材1上に設けることができる。このように、サーマルプリントヘッドC10は、小型化を図ることに資する。The substrate 1 of the thermal printhead C10 has a main surface 11, a convex portion 12, a pair of end faces 13, and a first surface 14. The first surface 14 is located between at least one of the pair of end faces 13 and the convex portion 12 in the x direction, and is located closer to the main surface 11 than the top surface 121 of the convex portion 12 in the z direction. The thermal printhead C10 has a connection wiring (first connection wiring 63) that is conductive to the wiring layer 4 and spans the first surface 14. By adopting this configuration, even if the size of the substrate 1 is reduced, a conductive path for the wiring layer 4 (common wiring 41) can be provided on the substrate 1. In this way, the thermal printhead C10 contributes to miniaturization.

基材1の第1面14は、凸部12の両端にそれぞれ位置する2つの離間領域14Aを含む。連絡配線は、離間領域14Aを跨いでいる。これにより、サーマルプリントヘッドC10の小型化を図りつつ、共通配線41のための導通経路の断面積をより拡大することができ、より大きな電力を共通配線41に供給することが可能となる。The first surface 14 of the substrate 1 includes two spaced apart regions 14A, each located at either end of the protrusion 12. The interconnection wiring straddles the spaced apart region 14A. This allows the thermal printhead C10 to be miniaturized while still increasing the cross-sectional area of the conduction path for the common wiring 41, making it possible to supply greater power to the common wiring 41.

サーマルプリントヘッドC10は、連絡配線が配置された基板(第1基板61)をさらに備える。連絡配線は、共通配線41に導通している。これにより、サーマルプリントヘッドC10の製造において、基材1上に連絡配線を形成する工程が不要となる。さらに連絡配線が基板と一体となった構成となるため、外力などの要因により当該連絡配線のパターンが断線することを防止できる。The thermal printhead C10 further includes a substrate (first substrate 61) on which interconnection wiring is arranged. The interconnection wiring is electrically connected to the common wiring 41. This eliminates the need for a process for forming interconnection wiring on the base material 1 in the manufacture of the thermal printhead C10. Furthermore, because the interconnection wiring is integrated with the substrate, it is possible to prevent the pattern of the interconnection wiring from being broken due to factors such as external force.

サーマルプリントヘッドC10において、共通配線41の一部と、複数の個別配線42の各々の一部とは、凸部12の一対の傾斜面122のいずれかの上に形成されている。これにより、z方向に沿って視て、複数の発熱部31の各々のy方向の寸法をより小としつつ、サーマルプリントヘッドC10に対する記録媒体68の接触面積をさらに小とすることができる。したがって、サーマルプリントヘッドC10における発熱量を抑えつつ、記録媒体68における印字の品質をさらに向上させることができる。In the thermal printhead C10, a portion of the common wiring 41 and a portion of each of the multiple individual wirings 42 are formed on one of a pair of inclined surfaces 122 of the protrusion 12. This makes it possible to further reduce the y-direction dimension of each of the multiple heat generating parts 31 when viewed along the z-direction, while further reducing the contact area of the recording medium 68 with the thermal printhead C10. Therefore, it is possible to further improve the quality of printing on the recording medium 68 while suppressing the amount of heat generated in the thermal printhead C10.

基材1において、一対の傾斜面122は、主面11から頂面121にかけて互いに近づくように主面11に対して傾斜している。凸部12のこのような形状は、図66に示すサーマルプリントヘッドC10の製造工程において、異方性エッチングにより基材81に凸部12を形成することによるものである。これは、基材81は、半導体材料からなることと、当該半導体材料がケイ素の単結晶材料を含むこととに起因する。In the substrate 1, the pair of inclined surfaces 122 are inclined with respect to the main surface 11 so as to approach each other from the main surface 11 to the top surface 121. Such a shape of the convex portion 12 is obtained by forming the convex portion 12 on the substrate 81 by anisotropic etching in the manufacturing process of the thermal printhead C10 shown in Figure 66. This is because the substrate 81 is made of a semiconductor material and the semiconductor material contains a single crystal silicon material.

サーマルプリントヘッドC10は、複数の発熱部31、および配線層4を覆う保護層5を備える。これにより、複数の発熱部31、および配線層4が保護層5により保護されるとともに、サーマルプリントヘッドC10に対する記録媒体68の摩擦力を低減させることができる。The thermal printhead C10 includes a protective layer 5 that covers a plurality of heat generating portions 31 and the wiring layer 4. This allows the plurality of heat generating portions 31 and the wiring layer 4 to be protected by the protective layer 5, and also reduces the frictional force of the recording medium 68 against the thermal printhead C10.

サーマルプリントヘッドC10は、放熱部材66をさらに備える。基材1の裏面15は、放熱部材66に接合されている。これにより、サーマルプリントヘッドC10の使用時に複数の発熱部31から発した熱の一部を、基材1および放熱部材66を介して速やかに外部に放出させることができる。The thermal printhead C10 further includes a heat dissipation member 66. The rear surface 15 of the substrate 1 is joined to the heat dissipation member 66. This allows a portion of the heat generated from the multiple heat generating parts 31 during use of the thermal printhead C10 to be quickly dissipated to the outside via the substrate 1 and the heat dissipation member 66.

図81に基づき、第3の側面の第2実施形態にかかるサーマルプリントヘッドC20について説明する。図81において、先述したサーマルプリントヘッドC10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図81においては、理解の便宜上、保護層5を透過している。 A thermal printhead C20 according to a second embodiment of the third aspect will be described with reference to Fig. 81. In Fig. 81, elements that are the same as or similar to the thermal printhead C10 described above are given the same reference numerals, and duplicated explanations will be omitted. In Fig. 81, the protective layer 5 is shown through for ease of understanding.

サーマルプリントヘッドC20においては、基材1の第1面14の構成と、第1連絡配線63の構成とが、サーマルプリントヘッドC10の当該構成と異なる。In thermal printhead C20, the configuration of the first surface 14 of the substrate 1 and the configuration of the first connecting wiring 63 differ from those of thermal printhead C10.

図81に示すように、基材1の第1面14は、x方向において一対の端面13のいずれかと凸部12との間に位置する。このため、サーマルプリントヘッドC20においては、第1面14は、一対の離間領域14Aを含まない構成となっている。これにより、第1連絡配線63は、第1配線部631および第2配線部632を有する。第2配線部632は、第1配線部631のx方向の両端のうち第1面14が位置する一端のみにつながっている。 As shown in Figure 81, the first surface 14 of the substrate 1 is located between one of the pair of end faces 13 and the convex portion 12 in the x direction. For this reason, in the thermal printhead C20, the first surface 14 does not include a pair of separation regions 14A. As a result, the first connecting wiring 63 has a first wiring portion 631 and a second wiring portion 632. The second wiring portion 632 is connected to only one of the ends of the first wiring portion 631 in the x direction where the first surface 14 is located.

次に、サーマルプリントヘッドC20の作用効果について説明する。 Next, the effect of thermal print head C20 will be explained.

サーマルプリントヘッドC20の基材1は、主面11、凸部12、一対の端面13、および第1面14を有する。第1面14は、x方向において一対の端面13の少なくともいずれかと凸部12との間に位置し、かつz方向において凸部12の頂面121よりも主面11の近くに位置する。サーマルプリントヘッドC20は、配線層4に導通し、かつ第1面14を跨ぐ連絡配線(第1連絡配線63)を備える。したがって、サーマルプリントヘッドC20によっても、当該サーマルプリントヘッドの小型化を図ることが可能となる。さらに、サーマルプリントヘッドC20は、サーマルプリントヘッドC10と共通する構成をとることにより、サーマルプリントヘッドC10と同等の作用効果を奏する。The substrate 1 of the thermal printhead C20 has a main surface 11, a convex portion 12, a pair of end faces 13, and a first surface 14. The first surface 14 is located between at least one of the pair of end faces 13 and the convex portion 12 in the x direction, and is located closer to the main surface 11 than the top surface 121 of the convex portion 12 in the z direction. The thermal printhead C20 has a connection wiring (first connection wiring 63) that is conductive to the wiring layer 4 and spans the first surface 14. Therefore, the thermal printhead C20 also makes it possible to miniaturize the thermal printhead. Furthermore, the thermal printhead C20 has a configuration in common with the thermal printhead C10, and thereby achieves the same effects as the thermal printhead C10.

図82および図83に基づき、第3の側面の第3実施形態にかかるサーマルプリントヘッドC30について説明する。これらの図において、先述したサーマルプリントヘッドC10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図82においては、理解の便宜上、保護層5を透過している。図83においては、理解の便宜上、絶縁層21、抵抗体層3、配線層4(共通配線41の基部411を除く)、および複数の第2連絡配線64をさらに透過している。 A thermal printhead C30 according to a third embodiment of the third aspect will be described with reference to Figures 82 and 83. In these figures, elements that are the same as or similar to those of the thermal printhead C10 described above are given the same reference numerals, and duplicated descriptions will be omitted. In Figure 82, for ease of understanding, the protective layer 5 is shown through. In Figure 83, for ease of understanding, the insulating layer 21, resistor layer 3, wiring layer 4 (excluding the base 411 of the common wiring 41), and multiple second connecting wirings 64 are also shown through.

サーマルプリントヘッドC30においては、第1連絡配線63の構成と、第3連絡配線67をさらに備えることとが、サーマルプリントヘッドC10と異なる。さらにサーマルプリントヘッドC30においては、第1基板61を備えない構成となっている。The thermal printhead C30 differs from the thermal printhead C10 in the configuration of the first interconnection wiring 63 and in that it further includes a third interconnection wiring 67. Furthermore, the thermal printhead C30 does not include a first substrate 61.

図82および図83に示すように、第1連絡配線63は、x方向において互いに離れて位置する2つの領域を含む。これら2つの領域は、共通配線41の基部411のx方向の両端にそれぞれつながっている。これにより、第1連絡配線63は共通配線41に導通している。第1連絡配線63は、配線層4とともに基材1の主面11上に形成されている。このため、第1連絡配線63は、配線層4を構成する金属層と同一の金属層からなる。第1連絡配 線63は、基部411から上流側に向けて延び、かつ基材1の第1面14の一対の離間領域14Aを跨いでいる。82 and 83, the first interconnection wiring 63 includes two regions located apart from each other in the x direction. These two regions are respectively connected to both ends in the x direction of the base 411 of the common wiring 41. This allows the first interconnection wiring 63 to be conductive to the common wiring 41. The first interconnection wiring 63 is formed on the main surface 11 of the substrate 1 together with the wiring layer 4. Therefore, the first interconnection wiring 63 is made of the same metal layer as the metal layer constituting the wiring layer 4. The first interconnection wiring 63 extends from the base 411 toward the upstream side and straddles a pair of spaced apart regions 14A on the first surface 14 of the substrate 1.

図82および図83に示すように、第3連絡配線67は、x方向において互いに離れて位置する2つの領域を含む。第3連絡配線67は、第2基板62の搭載面621に配置されている。第3連絡配線67の当該2つの領域の各々は、y方向に沿って延びている。第3連絡配線67の下流側の端部は、第1連絡配線63に接続されている。これにより、第3連絡配線67は、第1連絡配線63を介して共通配線41に導通している。第3連絡配線67は、コネクタに接続されている。当該コネクタを介して共通配線41に電力が供給される。 As shown in Figures 82 and 83, the third connecting wiring 67 includes two regions located apart from each other in the x direction. The third connecting wiring 67 is disposed on the mounting surface 621 of the second substrate 62. Each of the two regions of the third connecting wiring 67 extends along the y direction. The downstream end of the third connecting wiring 67 is connected to the first connecting wiring 63. As a result, the third connecting wiring 67 is conductive to the common wiring 41 via the first connecting wiring 63. The third connecting wiring 67 is connected to a connector. Power is supplied to the common wiring 41 via the connector.

次に、サーマルプリントヘッドC30の作用効果について説明する。 Next, the effect of thermal print head C30 will be explained.

サーマルプリントヘッドC30の基材1は、主面11、凸部12、一対の端面13、および第1面14を有する。第1面14は、x方向において一対の端面13の少なくともいずれかと凸部12との間に位置し、かつz方向において凸部12の頂面121よりも主面11の近くに位置する。サーマルプリントヘッドC30は、配線層4に導通し、かつ第1面14を跨ぐ連絡配線(第1連絡配線63)を備える。したがって、サーマルプリントヘッドC30によっても、小型化を図ることが可能となる。さらに、サーマルプリントヘッドC30は、サーマルプリントヘッドC10と共通する構成をとることにより、サーマルプリントヘッドC10と同等の作用効果を奏する。The substrate 1 of the thermal printhead C30 has a main surface 11, a convex portion 12, a pair of end faces 13, and a first surface 14. The first surface 14 is located between at least one of the pair of end faces 13 and the convex portion 12 in the x direction, and is located closer to the main surface 11 than the top surface 121 of the convex portion 12 in the z direction. The thermal printhead C30 is provided with a connection wiring (first connection wiring 63) that is conductive to the wiring layer 4 and spans the first surface 14. Therefore, the thermal printhead C30 also makes it possible to achieve miniaturization. Furthermore, the thermal printhead C30 has a configuration in common with the thermal printhead C10, and thereby achieves the same effects as the thermal printhead C10.

サーマルプリントヘッドC30においては、連絡配線は、配線層4とともに基材1の主面11上に形成されている。これにより、連絡配線を配置するための基板(第1基板61)が不要となる。これにより、サーマルプリントヘッドC30のy方向の寸法を、より縮小させることが可能となる。In the thermal printhead C30, the interconnect wiring is formed on the main surface 11 of the substrate 1 together with the wiring layer 4. This eliminates the need for a substrate (first substrate 61) for arranging the interconnect wiring. This makes it possible to further reduce the y-direction dimension of the thermal printhead C30.

図84および図85に基づき、第3の側面の第4実施形態にかかるサーマルプリントヘッドC40について説明する。これらの図において、先述したサーマルプリントヘッドC10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。 A thermal printhead C40 according to a fourth embodiment of the third aspect will be described with reference to Figures 84 and 85. In these figures, elements that are the same as or similar to the thermal printhead C10 described above are given the same reference numerals, and duplicate descriptions will be omitted.

サーマルプリントヘッドC40においては、基材1の凸部12の構成と、抵抗体層3の複数の発熱部31の構成とが、サーマルプリントヘッドC10の当該構成と異なる。In thermal printhead C40, the configuration of the convex portion 12 of the substrate 1 and the configuration of the multiple heating portions 31 of the resistor layer 3 differ from those of thermal printhead C10.

図84および図85に示すように、凸部12の一対の傾斜面122の各々は、第1傾斜面122Aおよび第2傾斜面122Bを含む。第1傾斜面122Aは、基材1の主面11につながっている。第2傾斜面122Bは、凸部12の頂面121、および第1傾斜面122Aにつながっている。一対の傾斜面122の各々において、主面11に対する第2傾斜面122Bの傾斜角α2は、主面11に対する第1傾斜面122Aの傾斜角α1よりも小である。このような一対の傾斜面122は、サーマルプリントヘッドC10の製造にかかる図70に示す工程と図74に示す工程との間に、頂面121と一対の傾斜面122との境界123、およびそれらの近傍に、水酸化テトラメチルアンモニウム(TMAH)水溶液を用いたウエットエッチングを施すことにより形成される。84 and 85, each of the pair of inclined surfaces 122 of the convex portion 12 includes a first inclined surface 122A and a second inclined surface 122B. The first inclined surface 122A is connected to the main surface 11 of the substrate 1. The second inclined surface 122B is connected to the top surface 121 of the convex portion 12 and the first inclined surface 122A. In each of the pair of inclined surfaces 122, the inclination angle α2 of the second inclined surface 122B with respect to the main surface 11 is smaller than the inclination angle α1 of the first inclined surface 122A with respect to the main surface 11. Such a pair of inclined surfaces 122 is formed by performing wet etching using a tetramethylammonium hydroxide (TMAH) aqueous solution on the boundary 123 between the top surface 121 and the pair of inclined surfaces 122 and their vicinity between the process shown in FIG. 70 and the process shown in FIG. 74 in the manufacture of the thermal printhead C10.

図85に示すように、抵抗体層3の複数の発熱部31は、以下の態様により形成される。第1に、複数の発熱部31は、凸部12の頂面121上に形成されている。第2に、複数の発熱部31は、頂面121と、凸部12の一対の傾斜面122のうち下流側に位置する当該傾斜面122の第2傾斜面122Bとを跨いで形成されている。第3に、複数の発熱部31は、頂面121と、一対の傾斜面122のうち下流側に位置する当該傾斜面122の第2傾斜面122Bと、当該傾斜面122の第1傾斜面122Aとを跨いで形成されている。第4に、複数の発熱部31は、一対の傾斜面122のうち下流側に位置する当該傾斜面122の第2傾斜面122Bと、当該傾斜面122の第1傾斜面122Aとを跨いで形成されている。まとめると、複数の発熱部31は、頂面121と、一対の傾斜面122の少なくともいずれかとの上に形成されている。As shown in FIG. 85, the multiple heat generating parts 31 of the resistor layer 3 are formed in the following manner. First, the multiple heat generating parts 31 are formed on the top surface 121 of the convex portion 12. Second, the multiple heat generating parts 31 are formed across the top surface 121 and the second inclined surface 122B of the inclined surface 122 located downstream of the pair of inclined surfaces 122 of the convex portion 12. Third, the multiple heat generating parts 31 are formed across the top surface 121 and the second inclined surface 122B of the inclined surface 122 located downstream of the pair of inclined surfaces 122 and the first inclined surface 122A of the inclined surface 122. Fourth, the multiple heat generating parts 31 are formed across the second inclined surface 122B of the inclined surface 122 located downstream of the pair of inclined surfaces 122 and the first inclined surface 122A of the inclined surface 122. In summary, the multiple heat generating portions 31 are formed on the top surface 121 and/or one of the pair of inclined surfaces 122 .

次に、サーマルプリントヘッドC40の作用効果について説明する。 Next, the effects of thermal print head C40 will be explained.

サーマルプリントヘッドC40の基材1は、主面11、凸部12、一対の端面13、および第1面14を有する。第1面14は、x方向において一対の端面13の少なくともいずれかと凸部12との間に位置し、かつz方向において凸部12の頂面121よりも主面11の近くに位置する。サーマルプリントヘッドC40は、配線層4に導通し、かつ第1面14を跨ぐ連絡配線(第1連絡配線63)を備える。したがって、サーマルプリントヘッドC40によっても、小型化を図ることが可能となる。さらに、サーマルプリントヘッドC40は、サーマルプリントヘッドC10と共通する構成をとることにより、サーマルプリントヘッドC10と同等の作用効果を奏する。The substrate 1 of the thermal printhead C40 has a main surface 11, a convex portion 12, a pair of end faces 13, and a first surface 14. The first surface 14 is located between at least one of the pair of end faces 13 and the convex portion 12 in the x direction, and is located closer to the main surface 11 than the top surface 121 of the convex portion 12 in the z direction. The thermal printhead C40 has a connection wiring (first connection wiring 63) that is conductive to the wiring layer 4 and spans the first surface 14. Therefore, the thermal printhead C40 also makes it possible to achieve miniaturization. Furthermore, the thermal printhead C40 has a configuration in common with the thermal printhead C10, and thereby achieves the same effects as the thermal printhead C10.

サーマルプリントヘッドC40においては、凸部12一対の傾斜面122の各々は、第1傾斜面122Aおよび第2傾斜面122Bを含む。第1傾斜面122Aは、基材1の主面11につながっている。第2傾斜面122Bは、凸部12の頂面121、および第1傾斜面122Aにつながっている。一対の傾斜面122の各々において、主面11に対する第2傾斜面122Bの傾斜角α2は、主面11に対する第1傾斜面122Aの傾斜角α1よりも小である。本構成をとることにより、凸部12に沿って形成された配線層4の一部の形状が、より滑らかなものとなる。あわせて、凸部12に沿って形成された配線層4において、配線パターンの欠損や断線などの発生が抑制される。In the thermal printhead C40, each of the pair of inclined surfaces 122 of the convex portion 12 includes a first inclined surface 122A and a second inclined surface 122B. The first inclined surface 122A is connected to the main surface 11 of the substrate 1. The second inclined surface 122B is connected to the top surface 121 of the convex portion 12 and the first inclined surface 122A. In each of the pair of inclined surfaces 122, the inclination angle α2 of the second inclined surface 122B with respect to the main surface 11 is smaller than the inclination angle α1 of the first inclined surface 122A with respect to the main surface 11. By adopting this configuration, the shape of a part of the wiring layer 4 formed along the convex portion 12 becomes smoother. In addition, the occurrence of defects and breaks in the wiring pattern is suppressed in the wiring layer 4 formed along the convex portion 12.

図86および図87に基づき、第3の側面の第5実施形態にかかるサーマルプリントヘッドC50について説明する。これらの図において、先述したサーマルプリントヘッドC10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図86の断面位置は、サーマルプリントヘッドC10の要部を示す図61の断面位置と同一である。 A thermal printhead C50 according to a fifth embodiment of the third aspect will be described with reference to Figures 86 and 87. In these figures, elements that are the same as or similar to those of the thermal printhead C10 described above are given the same reference numerals, and duplicated descriptions will be omitted. Here, the cross-sectional position of Figure 86 is the same as the cross-sectional position of Figure 61, which shows the main part of the thermal printhead C10.

サーマルプリントヘッドC50は、グレーズ層22をさらに備えることがサーマルプリントヘッドC10と異なる。 Thermal printhead C50 differs from thermal printhead C10 in that it further comprises a glaze layer 22.

グレーズ層22は、図86および図87に示すように、凸部12の頂面121と、絶縁層21との間に位置する。グレーズ層22は、ガラスを含有する材料からなり、たとえば、非晶質ガラスからなる。グレーズ層22の線膨張係数は、基材1の線膨張係数と同じか実質的に同じである。図87に示すように、グレーズ層22は、z方向において頂面121が向く側に膨出している。グレーズ層22のz方向の寸法Hは、グレーズ層22のy方向の中央において最も大である。As shown in Figures 86 and 87, the glaze layer 22 is located between the top surface 121 of the convex portion 12 and the insulating layer 21. The glaze layer 22 is made of a material containing glass, for example, amorphous glass. The linear expansion coefficient of the glaze layer 22 is the same as or substantially the same as the linear expansion coefficient of the substrate 1. As shown in Figure 87, the glaze layer 22 bulges in the z direction toward the side toward which the top surface 121 faces. The dimension H of the glaze layer 22 in the z direction is largest at the center of the glaze layer 22 in the y direction.

次に、図88に基づき、サーマルプリントヘッドC50の製造方法の一例について説明する。Next, based on Figure 88, an example of a manufacturing method for thermal printhead C50 will be described.

サーマルプリントヘッドC10の場合と同様に、基材81の凸部12のx方向の両端の少なくともいずれかを除去(図71~図73)した後、図88に示すように、グレーズ層22を基材81の凸部12の頂面121に接して形成する。グレーズ層22は、流動体であるグレーズ材料を頂面121に供給した後、当該グレーズ材料を焼成することにより形成される。グレーズ材料の供給は、たとえばディスペンサから当該グレーズ材料を吐出することにより行われる。当該グレーズ材料は、非晶質ガラスなどのガラスを含む。当該グレーズ材料は、複数回にわたって塗布をしてもよい。当該グレーズ材料の供給方法の他の例として、スクリーンを用いてグレーズ材料を頂面121に印刷する方法が挙げられる。グレーズ層22を形成した後は、先述のサーマルプリントヘッドC10の場合と同様に、図74~図80に示す工程と同様の工程を経ることによりサーマルプリントヘッドC50が得られる。As in the case of the thermal printhead C10, at least one of the ends in the x direction of the convex portion 12 of the substrate 81 is removed (FIGS. 71 to 73), and then, as shown in FIG. 88, the glaze layer 22 is formed in contact with the top surface 121 of the convex portion 12 of the substrate 81. The glaze layer 22 is formed by supplying a fluid glaze material to the top surface 121 and then baking the glaze material. The glaze material is supplied, for example, by discharging the glaze material from a dispenser. The glaze material includes glass such as amorphous glass. The glaze material may be applied multiple times. Another example of a method for supplying the glaze material is a method of printing the glaze material on the top surface 121 using a screen. After forming the glaze layer 22, as in the case of the thermal printhead C10 described above, the thermal printhead C50 is obtained by going through the same steps as those shown in FIG. 74 to FIG. 80.

次に、サーマルプリントヘッドC50の作用効果について説明する。 Next, the effects of thermal print head C50 will be explained.

サーマルプリントヘッドC50の基材1は、主面11、凸部12、一対の端面13、および第1面14を有する。第1面14は、x方向において一対の端面13の少なくともいずれかと凸部12との間に位置し、かつz方向において凸部12の頂面121よりも主面11の近くに位置する。サーマルプリントヘッドC50は、配線層4に導通し、かつ第1面14を跨ぐ連絡配線(第1連絡配線63)を備える。したがって、サーマルプリントヘッドC50によっても、小型化を図ることが可能となる。The substrate 1 of the thermal printhead C50 has a main surface 11, a convex portion 12, a pair of end faces 13, and a first surface 14. The first surface 14 is located between at least one of the pair of end faces 13 and the convex portion 12 in the x direction, and is located closer to the main surface 11 than the top surface 121 of the convex portion 12 in the z direction. The thermal printhead C50 is provided with a communication wiring (first communication wiring 63) that is conductive to the wiring layer 4 and spans the first surface 14. Therefore, the thermal printhead C50 also makes it possible to achieve miniaturization.

サーマルプリントヘッドC50は、凸部12の頂面121と、絶縁層21との間に位置するグレーズ層22をさらに備える。グレーズ層22は、z方向において頂面121が向く側に膨出している。本構成をとることにより、凸部12の形成規模を抑制しつつ、サーマルプリントヘッドC50に対する記録媒体68の接触面積をより小とすることができる。さらに、グレーズ層22は、複数の発熱部31から発した熱を蓄える効果を発揮する。したがって、サーマルプリントヘッドC50によれば、印字エネルギー効率の改善を図りつつ、複数の発熱部31によりなされる記録媒体68への印字の品質を向上させることができる。The thermal printhead C50 further includes a glaze layer 22 located between the top surface 121 of the protrusion 12 and the insulating layer 21. The glaze layer 22 bulges in the z direction toward the side toward which the top surface 121 faces. This configuration makes it possible to reduce the contact area of the recording medium 68 with the thermal printhead C50 while suppressing the size of the protrusion 12. Furthermore, the glaze layer 22 has the effect of storing heat generated by the multiple heat generating parts 31. Therefore, the thermal printhead C50 can improve the quality of printing on the recording medium 68 by the multiple heat generating parts 31 while improving the printing energy efficiency.

本開示は、先述した第3の側面に係る実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。本開示の第3側面に係る実施形態は、以下の付記1C~21Cに記載された構成を含む。The present disclosure is not limited to the embodiments relating to the third aspect described above. The specific configurations of each part of the present disclosure can be freely designed in various ways. The embodiments relating to the third aspect of the present disclosure include the configurations described in Supplementary Notes 1C to 21C below.

付記1C.
厚さ方向を向く主面と、主走査方向において互いに離間する一対の端面と、前記主面から前記厚さ方向に突出し且つ前記主走査方向に沿って延びる凸部と、を有する基材と、
前記主走査方向に配列された複数の発熱部を含むとともに、前記主面および前記凸部に形成された抵抗体層と、
前記抵抗体層に接し且つ前記複数の発熱部に導通する配線層と、
連絡配線と、を備え、
前記凸部は、前記主面に平行な頂面を有し、
前記基材は、前記主走査方向において前記一対の端面の少なくともいずれかと前記凸部との間に位置し且つ前記厚さ方向において前記頂面よりも前記主面の近くに位置する第1面を有し、
前記連絡配線は、前記配線層に導通し且つ前記第1面を跨ぐ構成とされている、サーマルプリントヘッド。
付記2C.
前記凸部は、前記頂面および前記主面につながり、かつ副走査方向において互いに離間する一対の傾斜面を有し、
前記厚さ方向に沿って視て、前記複数の発熱部が前記頂面に重なっている、付記1Cに記載のサーマルプリントヘッド。
付記3C.
前記配線層は、共通配線、および複数の個別配線を含み、
前記共通配線は、前記複数の発熱部に対して前記副走査方向の一方側に位置し、
前記複数の個別配線は、前記複数の発熱部に対して前記副走査方向の他方側に位置し、
前記共通配線の一部は、前記一対の傾斜面のうち前記副走査方向の前記一方側に位置する傾斜面上に形成され、
前記複数の個別配線の各々の一部は、前記一対の傾斜面のうち前記副走査方向の前記他方側に位置する傾斜面上に形成され、
前記連絡配線は、前記共通配線に導通している、付記2Cに記載のサーマルプリントヘッド。
付記4C.
前記第1面は、前記凸部の前記主走査方向の両端に位置する一対の離間領域を含み、
前記連絡配線は、前記一対の離間領域の各々を跨いでいる、付記3Cに記載のサーマルプリントヘッド。
付記5C.
前記第1面の表面粗さは、前記主面の表面粗さよりも大である、付記3Cまたは4Cに記載のサーマルプリントヘッド。
付記6C.
前記第1面には、前記副走査方向に沿って延びる線状痕が形成され、
前記線状痕は、前記厚さ方向において前記主面から突出した部分を含む、付記5Cに記載のサーマルプリントヘッド。
付記7C.
前記一対の傾斜面は、前記主面から前記頂面にかけて互いに近づくように傾斜している、付記3Cないし6Cのいずれかに記載のサーマルプリントヘッド。
付記8C.
前記一対の傾斜面の各々は、前記主面につながる第1傾斜面と、前記頂面および前記第1傾斜面につながる第2傾斜面と、を含み、
前記主面に対する前記第2傾斜面の傾斜角は、前記主面に対する前記第1傾斜面の傾斜角よりも小である、付記7Cに記載のサーマルプリントヘッド。
付記9C.
前記基材は、半導体材料からなり、
前記半導体材料は、ケイ素の単結晶材料である、付記3Cないし8Cのいずれかに記載のサーマルプリントヘッド。
付記10C.
前記主面および前記凸部を覆う絶縁層をさらに備え、
前記抵抗体層は、前記絶縁層に接している、付記9Cに記載のサーマルプリントヘッド。
付記11C.
前記頂面と前記絶縁層との間に位置するグレーズ層をさらに備え、
前記グレーズ層は、前記厚さ方向において前記頂面が向く方向に膨出している、付記10Cに記載のサーマルプリントヘッド。
付記12C.
前記グレーズ層は、ガラスを含む材料からなる、付記11Cに記載のサーマルプリントヘッド。
付記13C.
前記複数の発熱部、および前記配線層を覆う保護層をさらに備える、付記3Cないし12Cのいずれかに記載のサーマルプリントヘッド。
付記14C.
前記保護層の一部が前記第1面上に位置し、
前記連絡配線は、前記保護層に対向している、付記13Cに記載のサーマルプリントヘッド。
付記15C.
前記連絡配線が配置された基板をさらに備え、
前記連絡配線は、前記共通配線に接続されている、付記3Cないし14Cのいずれかに記載のサーマルプリントヘッド。
付記16C.
放熱部材をさらに備え、
前記基板は、前記厚さ方向において前記主面とは反対側を向く裏面を有し、
前記裏面は、前記放熱部材に接合され、
前記基板は、前記放熱部材に支持されている、付記15Cに記載のサーマルプリントヘッド。
付記17C.
付記3Cないし16Cのいずれかに記載のサーマルプリントヘッドと、
前記複数の発熱部に対向して配置されたプラテンローラと、を備える、サーマルプリンタ。
付記18C.
厚さ方向を向く主面と、前記主面から前記厚さ方向に向けて突出し且つ主走査方向に沿って延びる凸部と、を基材に形成する基材準備工程と、
前記凸部の前記主走査方向の両端の少なくともいずれかを除去する除去工程と、
前記主走査方向に配列された複数の発熱部を含む抵抗体層を、前記主面および前記凸部上に形成する工程と、
前記複数の発熱部に導通する配線層を、前記抵抗体層に接して形成する工程と、
を備える、サーマルプリントヘッドの製造方法。
付記19C.
前記除去工程は、前記主走査方向に平行な軸心周りに回転するダイシングブレードを前記凸部に押し当てることを含む、付記18Cに記載のサーマルプリントヘッドの製造方法。
付記20C.
前記基材は、半導体材料からなり、
前記半導体材料は、ケイ素の単結晶材料である、付記18Cまたは19Cに記載のサーマルプリントヘッドの製造方法。
付記21C.
前記基材準備工程は、前記主面および前記凸部を形成するための異方性エッチングを行うことを含む、付記20Cに記載のサーマルプリントヘッドの製造方法。
Appendix 1C.
A substrate having a main surface facing a thickness direction, a pair of end surfaces spaced apart from each other in a main scanning direction, and a protrusion protruding from the main surface in the thickness direction and extending along the main scanning direction;
a resistor layer including a plurality of heat generating portions arranged in the main scanning direction and formed on the main surface and the protruding portions;
a wiring layer in contact with the resistor layer and electrically connected to the heat generating portions;
and a connecting wiring;
The protrusion has a top surface parallel to the main surface,
the base material has a first surface located between at least one of the pair of end surfaces and the convex portion in the main scanning direction and located closer to the main surface than the top surface in the thickness direction;
The interconnection wiring is configured to be electrically connected to the wiring layer and to straddle the first surface.
Appendix 2C.
the protrusion has a pair of inclined surfaces that are connected to the top surface and the main surface and are spaced apart from each other in the sub-scanning direction,
The thermal printhead of claim 1C, wherein the plurality of heat generating portions overlap the top surface when viewed along the thickness direction.
Appendix 3C.
the wiring layer includes a common wiring and a plurality of individual wirings;
the common wiring is located on one side of the plurality of heat generating portions in the sub-scanning direction,
the individual wirings are located on the other side of the heat generating portions in the sub-scanning direction,
a portion of the common wiring is formed on one of the pair of inclined surfaces that is located on the one side in the sub-scanning direction,
a portion of each of the plurality of individual wirings is formed on one of the pair of inclined surfaces that is located on the other side in the sub-scanning direction,
The thermal printhead of claim 2C, wherein the interconnection wiring is electrically connected to the common wiring.
Appendix 4C.
the first surface includes a pair of spaced apart regions located at both ends of the protrusion in the main scanning direction,
The thermal printhead of claim 3C, wherein the interconnection lines span each of the pair of separation regions.
Appendix 5C.
The thermal printhead of claim 3C or 4C, wherein the first surface has a surface roughness greater than a surface roughness of the main surface.
Appendix 6C.
Linear scratches extending along the sub-scanning direction are formed on the first surface,
The thermal printhead described in Appendix 5C, wherein the linear scratches include portions protruding from the main surface in the thickness direction.
Appendix 7C.
The thermal printhead of any one of Appendixes 3C to 6C, wherein the pair of inclined surfaces are inclined so as to approach each other from the main surface to the top surface.
Appendix 8C.
each of the pair of inclined surfaces includes a first inclined surface connected to the main surface and a second inclined surface connected to the top surface and the first inclined surface;
The thermal printhead of claim 7C, wherein an angle of inclination of the second inclined surface with respect to the main surface is smaller than an angle of inclination of the first inclined surface with respect to the main surface.
Appendix 9C.
the substrate is made of a semiconductor material;
The thermal printhead of any one of claims 3C to 8C, wherein the semiconductor material is a single crystal material of silicon.
Appendix 10C.
further comprising an insulating layer covering the main surface and the protrusion,
The thermal printhead of claim 9C, wherein the resistor layer is in contact with the insulating layer.
Appendix 11C.
a glaze layer located between the top surface and the insulating layer;
The thermal printhead of claim 10, wherein the glaze layer bulges in the thickness direction in the direction in which the top surface faces.
Appendix 12C.
The thermal printhead of claim 11C, wherein the glaze layer is made of a material including glass.
Appendix 13C.
The thermal printhead of any one of Appendixes 3C to 12C, further comprising a protective layer covering the plurality of heat generating portions and the wiring layer.
Appendix 14C.
a portion of the protective layer is located on the first surface;
The thermal printhead of claim 13C, wherein the interconnection wiring faces the protective layer.
Appendix 15C.
Further comprising a substrate on which the interconnection wiring is disposed,
The thermal printhead according to any one of Appendixes 3C to 14C, wherein the interconnection wiring is connected to the common wiring.
Appendix 16C.
Further comprising a heat dissipation member,
the substrate has a back surface facing the opposite side to the main surface in the thickness direction,
The back surface is joined to the heat dissipation member,
The thermal printhead of claim 15C, wherein the substrate is supported by the heat dissipation member.
Appendix 17C.
A thermal printhead according to any one of appendices 3C to 16C;
a platen roller disposed opposite the plurality of heat generating portions.
Appendix 18C.
A substrate preparation process for forming a substrate having a main surface facing a thickness direction and a protrusion protruding from the main surface in the thickness direction and extending along a main scanning direction;
a removing step of removing at least one of both ends of the protrusion in the main scanning direction;
forming a resistor layer including a plurality of heat generating portions arranged in the main scanning direction on the main surface and the protruding portion;
forming a wiring layer that is electrically connected to the plurality of heat generating portions in contact with the resistor layer;
A method for manufacturing a thermal printhead comprising:
Appendix 19 C.
The method for manufacturing a thermal printhead described in Appendix 18C, wherein the removing step includes pressing a dicing blade rotating about an axis parallel to the main scanning direction against the convex portion.
Appendix 20C.
the substrate is made of a semiconductor material;
The method of claim 18C or 19C, wherein the semiconductor material is a single crystal silicon material.
Appendix 21C.
The method for manufacturing a thermal printhead described in Appendix 20C, wherein the base material preparation step includes performing anisotropic etching to form the main surface and the convex portion.

〔第3の側面の実施形態に係る符号の説明〕
C10,C20,C30,C40,C50:サーマルプリントヘッド
1:基材 11:主面 12:凸部 121:頂面
122:傾斜面 122A:第1傾斜面
122B:第2傾斜面 123:境界 13:端面
14:第1面 14A:離間領域 141:線状痕
15:裏面 21:絶縁層 22:グレーズ層
3:抵抗体層 31:発熱部 4:配線層
41:共通配線 411:基部 412:延出部
42:個別配線 5:保護層 51:第1開口
52:第2開口 61:第1基板 611:内面
612:外面 613:開口 62:第2基板
621:搭載面 63:第1連絡配線
631:第1配線部 632:第2配線部
64:第2連絡配線 641:パッド部
642:延出部 65:駆動素子 66:放熱部材
67:第3連絡配線 68:記録媒体
69:プラテンローラ 81:基材 81A:第1面
81B:第2面 82:抵抗体膜 83:導電層
88:ダイシングブレード 891:第1マスク層
892:第2マスク層 893:マスク開口
[Explanation of symbols according to the third aspect of the embodiment]
C10, C20, C30, C40, C50: Thermal print head 1: Substrate 11: Main surface 12: Convex portion 121: Top surface 122: Inclined surface 122A: First inclined surface 122B: Second inclined surface 123: Boundary 13: End surface 14: First surface 14A: Separated area 141: Linear scratch 15: Back surface 21: Insulating layer 22: Glaze layer 3: Resistor layer 31: Heat generating portion 4: Wiring layer 41: Common wiring 411: Base 412: Extension portion 42: Individual wiring 5: Protective layer 51: First opening 52: Second opening 61: First substrate 611: Inner surface 612: Outer surface 613: Opening 62: Second substrate 621: Mounting surface 63: First interconnection wiring 631: First wiring section 632: Second wiring section 64: Second interconnection wiring 641: Pad section 642: Extension section 65: Driving element 66: Heat dissipation member 67: Third interconnection wiring 68: Recording medium 69: Platen roller 81: Base material 81A: First surface 81B: Second surface 82: Resistor film 83: Conductive layer 88: Dicing blade 891: First mask layer 892: Second mask layer 893: Mask opening

次に、本開示の第4の側面に係る実施形態について、図89~図108を参照して説明する。Next, an embodiment relating to the fourth aspect of the present disclosure will be described with reference to Figures 89 to 108.

上述のとおり、特許文献2に開示されたサーマルプリントヘッドにおいては、基材の主面に、主走査方向に延びかつ前記主面から突出する凸部が形成されている。また、複数の発熱部が、凸部上に主走査方向に沿って配列されている。このようなサーマルプリントヘッドの製造においては、前記凸部の形成のために比較的長い時間を要する。そこで、本開示の第4の側面は、印字品質の向上を図ることができ、かつ製造効率の向上を図ることができるサーマルプリントヘッドを提供することを一の課題とする。As described above, in the thermal printhead disclosed in Patent Document 2, a convex portion extending in the main scanning direction and protruding from the main surface is formed on the main surface of the substrate. In addition, a plurality of heat generating portions are arranged on the convex portion along the main scanning direction. In manufacturing such a thermal printhead, it takes a relatively long time to form the convex portions. Therefore, an objective of the fourth aspect of the present disclosure is to provide a thermal printhead that can improve printing quality and manufacturing efficiency.

図89~図94に基づき、第4の側面の第1実施形態にかかるサーマルプリントヘッドD10について説明する。サーマルプリントヘッドD10は、主として、基板1、絶縁層2、抵抗体層3、配線層4、保護層5および被覆層6を備える。さらにこれらに加えて、サーマルプリントヘッドD10は、配線基板71、放熱部材72、複数の駆動素子73、複数の第1ワイヤ74、複数の第2ワイヤ75、封止樹脂76およびコネクタ77を備える。図89においては、理解の便宜上、保護層5および被覆層6を透過し、かつ複数の第1ワイヤ74、複数の第2ワイヤ75、および封止樹脂76の図示を省略している。図90および図91においては、理解の便宜上、保護層5および被覆層6を透過している。 A thermal printhead D10 according to a first embodiment of the fourth aspect will be described with reference to Figures 89 to 94. The thermal printhead D10 mainly comprises a substrate 1, an insulating layer 2, a resistor layer 3, a wiring layer 4, a protective layer 5, and a coating layer 6. In addition to these, the thermal printhead D10 also comprises a wiring substrate 71, a heat dissipation member 72, a plurality of driving elements 73, a plurality of first wires 74, a plurality of second wires 75, a sealing resin 76, and a connector 77. In Figure 89, for ease of understanding, the protective layer 5 and the coating layer 6 are shown through, and the first wires 74, the second wires 75, and the sealing resin 76 are omitted. In Figures 90 and 91, for ease of understanding, the protective layer 5 and the coating layer 6 are shown through.

図92に示すように、サーマルプリントヘッドD10の基板1は、放熱部材72に接合されている。配線基板71は、y方向において基板1の隣に位置する。配線基板71は、基板1と同じく放熱部材72に固定されている。基板1上には、抵抗体層3の一部をなし、かつx方向に配列された複数の発熱部31(後述)が形成されている。複数の発熱部31は、配線基板71に搭載された複数の駆動素子73により選択的に発熱する。複数の駆動素子73は、コネクタ77を介して外部から送信される印字信号にしたがって駆動する。 As shown in FIG. 92, the substrate 1 of the thermal printhead D10 is joined to a heat dissipation member 72. The wiring board 71 is located next to the substrate 1 in the y direction. The wiring board 71 is fixed to the heat dissipation member 72 in the same manner as the substrate 1. A plurality of heat generating portions 31 (described later) which form part of the resistor layer 3 and are arranged in the x direction are formed on the substrate 1. The plurality of heat generating portions 31 are selectively heated by a plurality of drive elements 73 mounted on the wiring board 71. The plurality of drive elements 73 are driven in accordance with a print signal transmitted from the outside via a connector 77.

図92に示すように、サーマルプリントヘッドD10は、サーマルプリンタ100の一部を構成する。他の要素として、サーマルプリンタ100は、プラテンローラ79を備える。プラテンローラ79は、感熱紙などの記録媒体78を送り出すように構成されている。プラテンローラ79が記録媒体78を複数の発熱部31に押し当てた状態で、記録媒体78に対する印字が行われる。第3の側面において述べたように、プラテンローラ79に代えて、ローラ状ではない他の機構(たとえば、平坦あるいは実質的に平坦な押圧面)を採用してもよい。As shown in FIG. 92, the thermal print head D10 constitutes a part of the thermal printer 100. As another element, the thermal printer 100 includes a platen roller 79. The platen roller 79 is configured to feed a recording medium 78 such as thermal paper. Printing is performed on the recording medium 78 while the platen roller 79 presses the recording medium 78 against a plurality of heat generating portions 31. As described in the third aspect, other mechanisms that are not roller-shaped (for example, a flat or substantially flat pressing surface) may be used instead of the platen roller 79.

基板1は、図89に示すように、x方向に延びる帯状である。基板1は、半導体材料からなる。当該半導体材料は、たとえば、ケイ素(Si)の単結晶材料である。As shown in Fig. 89, the substrate 1 is a strip extending in the x-direction. The substrate 1 is made of a semiconductor material. The semiconductor material is, for example, a single crystal material of silicon (Si).

図93に示すように、基板1は、主面11、裏面12、端面13および中間面14を有する。主面11および裏面12は、z方向において互いに反対側を向く。基板1の主面11および裏面12は、ともにミラー指数が(100)の面である。主面11および裏面12は、z方向において互いに反対側を向く。図92に示すように、サーマルプリントヘッドD10においては、裏面12が放熱部材72に対向する。 As shown in Figure 93, the substrate 1 has a main surface 11, a back surface 12, an end surface 13 and an intermediate surface 14. The main surface 11 and the back surface 12 face opposite each other in the z direction. The main surface 11 and the back surface 12 of the substrate 1 both have Miller indices of (100). The main surface 11 and the back surface 12 face opposite each other in the z direction. As shown in Figure 92, in the thermal print head D10, the back surface 12 faces the heat dissipation member 72.

図93に示すように、基板1の端面13は、y方向を向く。端面13は、裏面12につながっている。中間面14は、主面11および端面13につながっている。中間面14は、主面11に対して傾斜した傾斜領域14Aを含む。図93に示すように、サーマルプリントヘッドD10においては、傾斜領域14Aは、中間面14の全体に相当する。図93および 図94に示すように、傾斜領域14Aは、主面11に対して傾斜角αで傾斜している。端面13の表面粗さは、中間面14の表面粗さよりも大である。 As shown in Figure 93, the end surface 13 of the substrate 1 faces in the y direction. The end surface 13 is connected to the back surface 12. The intermediate surface 14 is connected to the main surface 11 and the end surface 13. The intermediate surface 14 includes an inclined region 14A inclined with respect to the main surface 11. As shown in Figure 93, in the thermal printhead D10, the inclined region 14A corresponds to the entire intermediate surface 14. As shown in Figures 93 and 94, the inclined region 14A is inclined at an inclination angle α with respect to the main surface 11. The surface roughness of the end surface 13 is greater than the surface roughness of the intermediate surface 14.

絶縁層2は、図93に示すように、基板1の主面11および中間面14を覆っている。絶縁層2は、基板1と抵抗体層3との間に位置する。絶縁層2により、基板1は、抵抗体層3および配線層4に対して電気絶縁されている。絶縁層2は、たとえば、オルトケイ酸テトラエチル(TEOS)を原材料とした二酸化ケイ素(SiO2)からなる。絶縁層2の厚さの例は、1μm以上15μm以下である。基板1の端面13は、絶縁層2から露出している。 As shown in FIG. 93, the insulating layer 2 covers the main surface 11 and the intermediate surface 14 of the substrate 1. The insulating layer 2 is located between the substrate 1 and the resistor layer 3. The insulating layer 2 electrically insulates the substrate 1 from the resistor layer 3 and the wiring layer 4. The insulating layer 2 is made of silicon dioxide (SiO 2 ) using tetraethyl orthosilicate (TEOS) as a raw material, for example. An example of the thickness of the insulating layer 2 is 1 μm or more and 15 μm or less. An end surface 13 of the substrate 1 is exposed from the insulating layer 2.

抵抗体層3は、図93に示すように、基板1の主面11および中間面14上に形成されている。この他、抵抗体層3は、中間面14上のみに形成された構成でもよい。抵抗体層3は、絶縁層2に接している。抵抗体層3は、たとえば窒化タンタル(TaN)からなる。抵抗体層3の厚さの例は、0.02μm以上0.1μm以下である。基板1の端面13は、抵抗体層3から露出している。図93に示す例においては、端面13の全体が抵抗体層3に覆われていない。あわせて、中間面14における抵抗体層3の先端部(ある特定の層(この場合には抵抗体層3)において最も下流側に位置する部分)は、保護層5に覆われていることが好ましい。この場合には、電圧が印加される抵抗体層3は、サーマルプリントヘッドD10の先端面(サーマルプリントヘッドD10において最も下流側に位置する面であって端面13を含む面)において露出しない構成となる。本構成をとることによって、サーマルプリントヘッドD10の使用時における安全性が確保される。 As shown in FIG. 93, the resistor layer 3 is formed on the main surface 11 and the intermediate surface 14 of the substrate 1. Alternatively, the resistor layer 3 may be formed only on the intermediate surface 14. The resistor layer 3 is in contact with the insulating layer 2. The resistor layer 3 is made of, for example, tantalum nitride (TaN). An example of the thickness of the resistor layer 3 is 0.02 μm or more and 0.1 μm or less. The end surface 13 of the substrate 1 is exposed from the resistor layer 3. In the example shown in FIG. 93, the entire end surface 13 is not covered by the resistor layer 3. In addition, it is preferable that the tip portion of the resistor layer 3 on the intermediate surface 14 (the portion located most downstream in a certain layer (resistor layer 3 in this case)) is covered by the protective layer 5. In this case, the resistor layer 3 to which the voltage is applied is not exposed at the tip surface of the thermal print head D10 (the surface located most downstream in the thermal print head D10 and including the end surface 13). This configuration ensures safety when using the thermal printhead D10.

図90、図91および図93に示すように、抵抗体層3は、複数の発熱部31を含む。抵抗体層3において、複数の発熱部31は、配線層4から露出する部分である。複数の発熱部31に対して配線層4から選択的に通電されることによって、複数の発熱部31は、記録媒体78を局所的に加熱する。複数の発熱部31は、x方向に配列されている。複数の発熱部31のうち、x方向において隣り合う2つの発熱部31は、互いに離れて位置する。z方向に沿って視て、複数の発熱部31は、基板1の傾斜領域14A(中間面14)に重なっている。図92に示すように、サーマルプリンタ100において、複数の発熱部31は、プラテンローラ79に対向している。90, 91 and 93, the resistor layer 3 includes a plurality of heat generating portions 31. In the resistor layer 3, the plurality of heat generating portions 31 are exposed from the wiring layer 4. When the plurality of heat generating portions 31 are selectively energized from the wiring layer 4, the plurality of heat generating portions 31 locally heat the recording medium 78. The plurality of heat generating portions 31 are arranged in the x direction. Of the plurality of heat generating portions 31, two adjacent heat generating portions 31 in the x direction are located apart from each other. When viewed along the z direction, the plurality of heat generating portions 31 overlap the inclined region 14A (intermediate surface 14) of the substrate 1. As shown in FIG. 92, in the thermal printer 100, the plurality of heat generating portions 31 face the platen roller 79.

配線層4は、図93に示すように、抵抗体層3に接して形成されている。配線層4は、抵抗体層3の複数の発熱部31に通電するための導電経路をなしている。配線層4の電気抵抗率は、抵抗体層3の電気抵抗率よりも小である。配線層4は、たとえば銅(Cu)からなる金属層である。配線層4の厚さの例は、0.3μm以上2.0μm以下である。この他、配線層4は、抵抗体層3上に積層されたチタン(Ti)層と、当該チタン層上に積層された銅層との2つの金属層からなる構成でもよい。この場合のチタン層の厚さの例は、0.1μm以上0.2μm以下である。配線層4は、基板1の主面11および中間面14上に形成されている。配線層4は、中間面14と、基板1の端面13との境界15から離れて位置する。端面13は、配線層4から露出している。図93に示す例においては、端面13の全体が配線層4に覆われていない。あわせて、中間面14における配線層4の先端部は、保護層5によって覆われている。これにより、電圧が印加される配線層4は、サーマルプリントヘッドD10の先端面において露出しない構成となる。本構成をとることによって、サーマルプリントヘッドD10の使用時における安全性が確保される。 As shown in FIG. 93, the wiring layer 4 is formed in contact with the resistor layer 3. The wiring layer 4 forms a conductive path for passing electricity through the multiple heating parts 31 of the resistor layer 3. The electrical resistivity of the wiring layer 4 is smaller than that of the resistor layer 3. The wiring layer 4 is a metal layer made of, for example, copper (Cu). An example of the thickness of the wiring layer 4 is 0.3 μm or more and 2.0 μm or less. In addition, the wiring layer 4 may be configured to be made of two metal layers, a titanium (Ti) layer laminated on the resistor layer 3 and a copper layer laminated on the titanium layer. In this case, an example of the thickness of the titanium layer is 0.1 μm or more and 0.2 μm or less. The wiring layer 4 is formed on the main surface 11 and the intermediate surface 14 of the substrate 1. The wiring layer 4 is located away from the boundary 15 between the intermediate surface 14 and the end surface 13 of the substrate 1. The end surface 13 is exposed from the wiring layer 4. 93, the end surface 13 is not entirely covered by the wiring layer 4. In addition, the tip of the wiring layer 4 at the intermediate surface 14 is covered by the protective layer 5. This results in a configuration in which the wiring layer 4 to which a voltage is applied is not exposed at the tip surface of the thermal printhead D10. This configuration ensures safety when using the thermal printhead D10.

サーマルプリントヘッドD10においては、図90および図91に示すように、配線層4は、共通配線41、複数の個別配線42、および複数の中継配線43を含む。これらの各々は、複数の発熱部31のいずれかに導通している。これらのうち共通配線41、および複数の個別配線42の各々は、基板1の主面11上に形成された部分と、基板1の中間面14上に形成された部分を含む。共通配線41、および複数の個別配線42は、y方向において複数の発熱部31に対して主面11が位置する側(y方向の上流側)に位置する。複数の中継配線43は、y方向において複数の発熱部31に対して共通配線41、および複数の個別配線42とは反対側(y方向の下流側)に位置する。複数の中継配線43は、中間面14上に形成されている。In the thermal printhead D10, as shown in FIG. 90 and FIG. 91, the wiring layer 4 includes a common wiring 41, a plurality of individual wirings 42, and a plurality of relay wirings 43. Each of these is electrically connected to one of the plurality of heat generating parts 31. Of these, the common wiring 41 and each of the plurality of individual wirings 42 include a portion formed on the main surface 11 of the substrate 1 and a portion formed on the intermediate surface 14 of the substrate 1. The common wiring 41 and the plurality of individual wirings 42 are located on the side where the main surface 11 is located relative to the plurality of heat generating parts 31 in the y direction (upstream side in the y direction). The plurality of relay wirings 43 are located on the opposite side of the common wiring 41 and the plurality of individual wirings 42 relative to the plurality of heat generating parts 31 in the y direction (downstream side in the y direction). The plurality of relay wirings 43 are formed on the intermediate surface 14.

図90および図91に示すように、共通配線41は、基部411、および複数の延出部412を有する。基部411は、複数の個別配線42よりもy方向の上流側に位置する。基部411は、x方向に延びる帯状である。複数の延出部412は、基部411のy方向の下流側の端部から複数の発熱部31に向けて延びる帯状である。複数の延出部412は、x方向に沿って配列されている。複数の延出部412の各々の一部は、基板1の中間面14上に形成されている。複数の延出部412の各々は、複数の発熱部31のいずれかに導通している。共通配線41においては、基部411から複数の延出部412を介して複数の発熱部31に電流が流れる。90 and 91, the common wiring 41 has a base 411 and a plurality of extensions 412. The base 411 is located upstream in the y direction from the plurality of individual wirings 42. The base 411 is strip-shaped extending in the x direction. The plurality of extensions 412 are strip-shaped extending from the downstream end of the base 411 in the y direction toward the plurality of heat generating parts 31. The plurality of extensions 412 are arranged along the x direction. A portion of each of the plurality of extensions 412 is formed on the intermediate surface 14 of the substrate 1. Each of the plurality of extensions 412 is conductive to one of the plurality of heat generating parts 31. In the common wiring 41, a current flows from the base 411 to the plurality of heat generating parts 31 via the plurality of extensions 412.

図90および図91に示すように、複数の個別配線42の各々は、パッド部421および延出部422を有する。パッド部421は、複数の個別配線42の各々においてy方向の上流側に位置する。延出部422は、パッド部421から複数の発熱部31に向けて延びる帯状である。複数の個別配線42の延出部422は、x方向に沿って配列されている。延出部422の一部は、基板1の中間面14上に形成されている。延出部422は、複数の発熱部31のいずれかに導通している。x方向において、延出部422は、共通配線41の複数の延出部412のいずれかと互いに隣り合っている。複数の個別配線42の各々においては、複数の発熱部31のいずれかから延出部422を介してパッド部421に電流が流れる。90 and 91, each of the multiple individual wirings 42 has a pad portion 421 and an extension portion 422. The pad portion 421 is located on the upstream side of the y direction in each of the multiple individual wirings 42. The extension portion 422 is a strip extending from the pad portion 421 toward the multiple heat generating portions 31. The extension portions 422 of the multiple individual wirings 42 are arranged along the x direction. A part of the extension portion 422 is formed on the intermediate surface 14 of the substrate 1. The extension portion 422 is conductive to one of the multiple heat generating portions 31. In the x direction, the extension portion 422 is adjacent to one of the multiple extension portions 412 of the common wiring 41. In each of the multiple individual wirings 42, a current flows from one of the multiple heat generating portions 31 to the pad portion 421 via the extension portion 422.

図90および図91に示すように、複数の中継配線43の各々は、複数の発熱部31のうち互いに隣り合う2つの発熱部31に導通している。当該2つの発熱部31のうち一方の発熱部31は、共通配線41の複数の延出部412のいずれかに導通している。当該2つの発熱部31のうち他方の発熱部31は、複数の個別配線42のいずれかの延出部422に導通している。これにより、複数の中継配線43の各々は、当該2つの発熱部31を介して共通配線41と、複数の個別配線42のいずれかとに導通している。複数の中継配線43の各々においては、共通配線41の複数の延出部412のいずれかに導通する当該2つの発熱部31のうち一方の発熱部31から、複数の個別配線42のいずれかの延出部422に導通する当該2つの発熱部31のうち他方の発熱部31に向けて電流が流れる。当該2つの発熱部31が、記録媒体78に形成される1個の点(ドット)に対応する。90 and 91, each of the multiple relay wirings 43 is conductive to two adjacent heat generating parts 31 among the multiple heat generating parts 31. One of the two heat generating parts 31 is conductive to one of the multiple extension parts 412 of the common wiring 41. The other of the two heat generating parts 31 is conductive to one of the extension parts 422 of the multiple individual wirings 42. As a result, each of the multiple relay wirings 43 is conductive to the common wiring 41 and one of the multiple individual wirings 42 through the two heat generating parts 31. In each of the multiple relay wirings 43, a current flows from one of the two heat generating parts 31 that is conductive to one of the multiple extension parts 412 of the common wiring 41 to the other of the two heat generating parts 31 that is conductive to one of the extension parts 422 of the multiple individual wirings 42. The two heat generating portions 31 correspond to one point (dot) formed on the recording medium 78 .

保護層5は、図93に示すように、抵抗体層3の複数の発熱部31、および配線層4を覆っている。保護層5は、電気絶縁性を有する。保護層5は、ケイ素を含む。保護層5は、たとえば、二酸化ケイ素、窒化ケイ素(Si34)および炭化ケイ素(SiC)のいずれからなる。あるいは、保護層5は、これらの物質のうち複数種類からなる積層体でもよい。保護層5の厚さの例は、1.0μm以上10μm以下である。サーマルプリンタ100において、記録媒体78は、図92に示すプラテンローラ79により複数の発熱部31を覆う保護層5の領域に押し当てられる。基板1の端面13は、保護層5から露出している。 As shown in FIG. 93, the protective layer 5 covers the plurality of heat generating parts 31 of the resistor layer 3 and the wiring layer 4. The protective layer 5 has electrical insulation properties. The protective layer 5 contains silicon. The protective layer 5 is made of, for example, silicon dioxide, silicon nitride (Si 3 N 4 ), or silicon carbide (SiC). Alternatively, the protective layer 5 may be a laminate made of a plurality of types of these materials. An example of the thickness of the protective layer 5 is 1.0 μm or more and 10 μm or less. In the thermal printer 100, the recording medium 78 is pressed against the region of the protective layer 5 that covers the plurality of heat generating parts 31 by the platen roller 79 shown in FIG. 92. The end surface 13 of the substrate 1 is exposed from the protective layer 5.

図93に示すように、保護層5には、配線開口51が設けられている。配線開口51は、z方向に保護層5を貫通している。配線開口51から、複数の個別配線42のパッド部421と、複数の個別配線42の延出部422の各々の一部とが露出している。93, a wiring opening 51 is provided in the protective layer 5. The wiring opening 51 penetrates the protective layer 5 in the z-direction. From the wiring opening 51, the pad portions 421 of the multiple individual wirings 42 and a portion of each of the extension portions 422 of the multiple individual wirings 42 are exposed.

被覆層6は、図93に示すように、保護層5を覆っている。z方向に沿って視て、被覆層6は、抵抗体層3の発熱部31に重なっている。被覆層6は、たとえば炭化ケイ素からなる。基板1の端面13は、被覆層6から露出している。 As shown in Figure 93, the coating layer 6 covers the protective layer 5. When viewed along the z direction, the coating layer 6 overlaps the heating portion 31 of the resistor layer 3. The coating layer 6 is made of, for example, silicon carbide. The end surface 13 of the substrate 1 is exposed from the coating layer 6.

配線基板71は、図92に示すように、基板1に対してy方向の上流側に位置する。図89に示すように、z方向に沿って視て、複数の個別配線42は、y方向において抵抗体層3の複数の発熱部31と、配線基板71との間に位置する。z方向に沿って視て、配線基板71の面積は、基板1の面積よりも大である。さらに、z方向に沿って視て、配線基板71は、x方向を長手方向とする矩形状である。配線基板71は、たとえばPCB基板である。配線基板71には、複数の駆動素子73、およびコネクタ77が搭載されている。As shown in FIG. 92, the wiring board 71 is located upstream in the y direction with respect to the substrate 1. As shown in FIG. 89, when viewed along the z direction, the multiple individual wirings 42 are located between the multiple heat generating portions 31 of the resistor layer 3 and the wiring board 71 in the y direction. When viewed along the z direction, the area of the wiring board 71 is larger than the area of the substrate 1. Furthermore, when viewed along the z direction, the wiring board 71 is rectangular with the x direction as the longitudinal direction. The wiring board 71 is, for example, a PCB substrate. The wiring board 71 is mounted with multiple driving elements 73 and a connector 77.

放熱部材72は、図92に示すように、基板1の裏面12に対向している。裏面12は、放熱部材72に接合されている。配線基板71は、ねじなどの締結部材により放熱部材72に固定されている。サーマルプリントヘッドD10の使用時において、抵抗体層3の複数の発熱部31から発生した熱の一部は、基板1を介して放熱部材72に伝導される。放熱部材72に伝導された熱は、外部へと放熱される。放熱部材72は、たとえばアルミニウム(Al)からなる。 As shown in FIG. 92, the heat dissipation member 72 faces the rear surface 12 of the substrate 1. The rear surface 12 is joined to the heat dissipation member 72. The wiring board 71 is fixed to the heat dissipation member 72 by fastening members such as screws. When the thermal printhead D10 is in use, a portion of the heat generated from the multiple heat generating portions 31 of the resistor layer 3 is conducted to the heat dissipation member 72 via the substrate 1. The heat conducted to the heat dissipation member 72 is dissipated to the outside. The heat dissipation member 72 is made of, for example, aluminum (Al).

複数の駆動素子73は、図89および図92に示すように、電気絶縁性を有するダイボンディング材(図示略)を介して配線基板71上に搭載されている。複数の駆動素子73の各々は、種々の回路が構成された半導体素子である。複数の駆動素子73の各々には、複数の第1ワイヤ74の各々の一端と、複数の第2ワイヤ75の各々の一端とが接合されている。複数の第1ワイヤ74の他端は、複数の個別配線42のパッド部421に対して個別に接合されている。複数の第2ワイヤ75の各々の他端は、配線基板71に設けられ、かつコネクタ77に導通する配線(図示略)に接合されている。これにより、印字信号、制御信号、および複数の駆動素子73をそれぞれ動作させる電圧(接地電位を含む。)が、外部からコネクタ77を介して複数の駆動素子73に入力される。複数の駆動素子73は、これらの電気信号に基づき、複数の個別配線42に電圧を選択的に印加させる。これにより、複数の発熱部31が選択的に発熱する。As shown in FIG. 89 and FIG. 92, the driving elements 73 are mounted on the wiring board 71 via an electrically insulating die bonding material (not shown). Each of the driving elements 73 is a semiconductor element in which various circuits are configured. Each of the driving elements 73 is bonded to one end of each of the first wires 74 and one end of each of the second wires 75. The other end of each of the first wires 74 is individually bonded to the pad portions 421 of the individual wirings 42. The other end of each of the second wires 75 is bonded to a wiring (not shown) provided on the wiring board 71 and conductive to the connector 77. As a result, a print signal, a control signal, and a voltage (including a ground potential) that operates each of the driving elements 73 are input from the outside to the driving elements 73 via the connector 77. The driving elements 73 selectively apply a voltage to the individual wirings 42 based on these electrical signals. As a result, the heating parts 31 selectively generate heat.

封止樹脂76は、図92に示すように、複数の駆動素子73、複数の第1ワイヤ74、および複数の第2ワイヤ75と、基板1および配線基板71の各々の一部とを覆っている。封止樹脂76は、電気絶縁性を有する。封止樹脂76は、たとえばアンダーフィルとして用いられる黒色かつ軟質の合成樹脂である。この他、封止樹脂76は、黒色かつ硬質の合成樹脂でもよい。As shown in FIG. 92, the sealing resin 76 covers the multiple driving elements 73, the multiple first wires 74, and the multiple second wires 75, as well as parts of the substrate 1 and the wiring substrate 71. The sealing resin 76 has electrical insulation properties. The sealing resin 76 is, for example, a black, soft synthetic resin used as an underfill. Alternatively, the sealing resin 76 may be a black, hard synthetic resin.

コネクタ77は、図89および図92に示すように、配線基板71のy方向の一端に搭載されている。コネクタ77は、サーマルプリンタ100が有する制御部(図示略)に接続される。コネクタ77は、複数のピンを有する。当該複数のピンの一部は、配線基板71において、複数の第2ワイヤ75が接合された配線(図示略)に導通している。さらに、当該複数のピンの別の一部は、配線基板71において、共通配線41の基部411に導通する配線(図示略)に導通している。当該複数のピンのさらに別の一部には、複数の発熱部31に印加される印字用電圧(接地電位を含む。)が供給される。 As shown in Figures 89 and 92, the connector 77 is mounted on one end of the wiring board 71 in the y direction. The connector 77 is connected to a control unit (not shown) of the thermal printer 100. The connector 77 has a plurality of pins. Some of the plurality of pins are conductive to wiring (not shown) on the wiring board 71 to which the plurality of second wires 75 are joined. Furthermore, another portion of the plurality of pins is conductive to wiring (not shown) on the wiring board 71 that is conductive to the base 411 of the common wiring 41. A printing voltage (including ground potential) applied to the plurality of heat generating parts 31 is supplied to yet another portion of the plurality of pins.

次に、図95~図103に基づき、サーマルプリントヘッドD10の製造方法の一例について説明する。Next, based on Figures 95 to 103, an example of a manufacturing method for thermal printhead D10 will be described.

図95および図96に示すように、基材81に溝部813を形成する。 As shown in Figures 95 and 96, a groove portion 813 is formed in the substrate 81.

具体的には、図95に示すように、基材81を覆う第1マスク層891と、第1マスク層891の一部を覆う第2マスク層892とを形成する。基材81は、半導体材料からなる。当該半導体材料は、たとえば、ケイ素の単結晶材料である。基材81は、シリコンウエハである。z方向に対して直交する方向において、複数の基板1にそれぞれ相当する領域が複数個連なったものが、基材81に相当する。基材81は、主面811および裏面812を有する。主面811および裏面812は、z方向において互いに反対側を向く。基材81の主面811および裏面812は、ともにミラー指数が(100)の面である。第1マスク層891は、主面811および裏面812を覆うように形成される。第1マスク層891は、二酸化ケイ素からなる。第2マスク層892は、主面811を覆う第1マスク層891の領域を覆うように形成される。第2マスク層892は、窒化ケイ素からなる。主面811を覆う第1マスク層891の領域と、当該領域を覆う第2マスク層892には、z方向に貫通するマスク開口893が形成されている。 Specifically, as shown in FIG. 95, a first mask layer 891 covering the substrate 81 and a second mask layer 892 covering a part of the first mask layer 891 are formed. The substrate 81 is made of a semiconductor material. The semiconductor material is, for example, a single crystal material of silicon. The substrate 81 is a silicon wafer. In a direction perpendicular to the z direction, a plurality of regions corresponding to a plurality of substrates 1 are connected together to form the substrate 81. The substrate 81 has a main surface 811 and a back surface 812. The main surface 811 and the back surface 812 face opposite each other in the z direction. The main surface 811 and the back surface 812 of the substrate 81 are both surfaces with Miller indices (100). The first mask layer 891 is formed to cover the main surface 811 and the back surface 812. The first mask layer 891 is made of silicon dioxide. The second mask layer 892 is formed to cover the region of the first mask layer 891 covering the main surface 811. The second mask layer 892 is made of silicon nitride. A mask opening 893 penetrating in the z direction is formed in the region of the first mask layer 891 covering the main surface 811 and in the second mask layer 892 covering this region.

第1マスク層891および第2マスク層892の形成にあたっては、まず、熱酸化法により主面811および裏面812を覆う二酸化ケイ素の薄膜を形成する。次いで、熱CVD(Chemical Vapor Deposition)により、主面811を覆う第1マスク層891の領域を覆う窒化ケイ素の薄膜を形成する。最後に、リソグラフィパターニングと、反応性イオンエッチング(RIE:Reactive Ion Etching)とにより、主面811を覆う二酸化ケイ素の薄膜の領域の一部と、当該領域を覆う窒化ケイ素の薄膜の一部とを除去する。これにより、第1マスク層891および第2マスク層892が形成されるとともに、主面811を覆う当該第1マスク層891の領域と、当該領域を覆う第2マスク層892とにマスク開口893が形成される。 When forming the first mask layer 891 and the second mask layer 892, first, a thin film of silicon dioxide is formed by thermal oxidation to cover the main surface 811 and the back surface 812. Next, a thin film of silicon nitride is formed by thermal CVD (Chemical Vapor Deposition) to cover the area of the first mask layer 891 that covers the main surface 811. Finally, a part of the area of the thin film of silicon dioxide covering the main surface 811 and a part of the thin film of silicon nitride covering the area are removed by lithography patterning and reactive ion etching (RIE). As a result, the first mask layer 891 and the second mask layer 892 are formed, and mask openings 893 are formed in the area of the first mask layer 891 covering the main surface 811 and in the second mask layer 892 covering the area.

第1マスク層891として、主面811および裏面812を覆う窒化ケイ素の薄膜を熱CVDによって形成してもよい。この場合には、リソグラフィパターニングと、反応性イオンエッチングとにより、主面811において第1マスク層891によって覆われた所定の領域と、その領域以外であって主面811が露出する領域であるマスク開口893とが形成される。As the first mask layer 891, a thin film of silicon nitride covering the main surface 811 and the back surface 812 may be formed by thermal CVD. In this case, lithographic patterning and reactive ion etching are used to form a predetermined area on the main surface 811 that is covered by the first mask layer 891, and a mask opening 893 that is an area other than that area where the main surface 811 is exposed.

次いで、図96に示すように、基材81に溝部813を形成する。溝部813は、図96に示すマスク開口893で露出した基材81の主面811の領域に対して、水酸化カリウム(KOH)水溶液を用いたウエットエッチングにより形成される。当該エッチングは、異方性である。最後に、フッ化水素酸(HF)を用いたウエットエッチングにより第1マスク層891および第2マスク層892を除去する。以上により、基材81に溝部813が形成される。溝部813は、主面811からz方向に凹み、かつx方向に沿って延びている。溝部813は、一対の傾斜面814、および底面815により規定される。一対の傾斜面814は、主面811につながり、かつy方向において互いに対向している。主面11に対する一対の傾斜面814の各々の傾斜角αは、互いに等しい。底面815は、z方向において主面811と裏面812との間に位置し、かつ一対の傾斜面814につながっている。このように、基材81に一対の傾斜面814、および底面815を異方性エッチングにより形成することによって、溝部813が形成される。96, a groove 813 is formed in the substrate 81. The groove 813 is formed by wet etching the area of the main surface 811 of the substrate 81 exposed by the mask opening 893 shown in FIG. 96 using an aqueous potassium hydroxide (KOH) solution. The etching is anisotropic. Finally, the first mask layer 891 and the second mask layer 892 are removed by wet etching using hydrofluoric acid (HF). Thus, the groove 813 is formed in the substrate 81. The groove 813 is recessed from the main surface 811 in the z direction and extends along the x direction. The groove 813 is defined by a pair of inclined surfaces 814 and a bottom surface 815. The pair of inclined surfaces 814 are connected to the main surface 811 and face each other in the y direction. The inclination angles α of the pair of inclined surfaces 814 with respect to the main surface 11 are equal to each other. The bottom surface 815 is located between the main surface 811 and the back surface 812 in the z direction, and is connected to the pair of inclined surfaces 814. In this manner, the groove portion 813 is formed by forming the pair of inclined surfaces 814 and the bottom surface 815 in the base material 81 by anisotropic etching.

基材81に溝部813を形成した後、主面11を覆う二酸化ケイ素の薄膜を熱酸化法により形成してもよい。複数の第1ワイヤ74が個別に接合される複数の個別配線42のパッド部421には、金属層がめっきにより積層されることがある。当該二酸化ケイ素の薄膜は、めっきにより金属層を積層する際、当該金属層の異常成長を抑制する効果がある。After forming the grooves 813 in the substrate 81, a thin film of silicon dioxide covering the main surface 11 may be formed by thermal oxidation. A metal layer may be laminated by plating on the pads 421 of the multiple individual wirings 42 to which the multiple first wires 74 are individually bonded. The thin film of silicon dioxide has the effect of suppressing abnormal growth of the metal layer when the metal layer is laminated by plating.

次いで、図97に示すように、基材81の主面11、一対の傾斜面814、および底面815を覆う絶縁層2を形成する。絶縁層2は、プラズマCVDによりオルトケイ酸テトラエチル(TEOS)を原料ガスとして形成された二酸化ケイ素の薄膜を複数回にわたって基材81に積層させることによって形成される。97, an insulating layer 2 is formed to cover the main surface 11, the pair of inclined surfaces 814, and the bottom surface 815 of the substrate 81. The insulating layer 2 is formed by laminating a thin film of silicon dioxide formed by plasma CVD using tetraethyl orthosilicate (TEOS) as a raw material gas onto the substrate 81 multiple times.

次いで、図98~図100に示すように、抵抗体層3および配線層4を形成する。抵抗体層3は、x方向に配列された複数の発熱部31を含む。配線層4は、複数の発熱部31に導通する。 Next, as shown in Figures 98 to 100, the resistor layer 3 and the wiring layer 4 are formed. The resistor layer 3 includes a plurality of heat generating portions 31 arranged in the x-direction. The wiring layer 4 is electrically connected to the plurality of heat generating portions 31.

図98に示すように、基材81上に抵抗体膜82を形成する。抵抗体膜82は、絶縁層2の全面を覆うように形成される。抵抗体膜82は、スパッタリング法により窒化タンタルの薄膜を絶縁層2に積層させることによって形成される。As shown in Figure 98, a resistor film 82 is formed on a substrate 81. The resistor film 82 is formed so as to cover the entire surface of the insulating layer 2. The resistor film 82 is formed by laminating a thin film of tantalum nitride on the insulating layer 2 by a sputtering method.

次いで、図99に示すように、抵抗体膜82の全面を覆う導電層83を形成する。導電層83は、スパッタリング法により銅の薄膜を複数回にわたって抵抗体膜82に積層させることによって形成される。この他、導電層83の形成にあたっては、スパッタリング法によりチタンの薄膜を抵抗体膜82に積層させた後、当該チタンの薄膜に対してスパッタリング法により銅の薄膜を複数回にわたって積層させる手法を採ってもよい。 Next, as shown in Fig. 99, a conductive layer 83 is formed to cover the entire surface of the resistor film 82. The conductive layer 83 is formed by laminating a thin copper film multiple times on the resistor film 82 by a sputtering method. Alternatively, the conductive layer 83 may be formed by laminating a thin titanium film on the resistor film 82 by a sputtering method, and then laminating a thin copper film multiple times on the thin titanium film by a sputtering method.

次いで、図100に示すように、導電層83に対してリソグラフィパターニングを施した後、導電層83の一部を除去する。当該除去は、硫酸(H2SO4)および過酸化水素(H22)の混合溶液を用いたウエットエッチングにより行われる。これにより、配線層4が抵抗体膜82に接して形成される。あわせて、基材81の一対の傾斜面814上に抵抗体層3の複数の発熱部31が形成される。 100, the conductive layer 83 is lithographically patterned, and then a portion of the conductive layer 83 is removed. The removal is performed by wet etching using a mixed solution of sulfuric acid ( H2SO4 ) and hydrogen peroxide ( H2O2 ). As a result, the wiring layer 4 is formed in contact with the resistor film 82. In addition, a plurality of heating portions 31 of the resistor layer 3 are formed on a pair of inclined surfaces 814 of the substrate 81.

次いで、図101に示すように、抵抗体層3の複数の発熱部31、および配線層4を覆う保護層5を形成する。保護層5は、プラズマCVDにより窒化ケイ素の薄膜を複数の発熱部31、および配線層4に積層させることによって形成される。さらに本工程では、図93に示す配線開口51を保護層5に形成する。配線開口51は、保護層5に対してリソグラフィパターニングを施した後、保護層5の一部を除去することにより形成される。当該除去は、反応性イオンエッチングにより行われる。これにより、配線開口51から複数の個別配線42の一部(図93に示す複数の個別配線42のパッド部421、および複数の個別配線42の延出部422の各々の一部)が露出する。複数の個別配線42の各々の一部であり、かつ配線開口51から露出する部分は、たとえばワイヤボンディングにより複数の第1ワイヤ74が個別に接合されるパッド部421をなす。配線開口51から露出する複数の個別配線42の各々の部分(パッド部421を含む)には、めっきにより金などの金属層を積層してもよい。 Next, as shown in FIG. 101, a protective layer 5 is formed to cover the multiple heating parts 31 of the resistor layer 3 and the wiring layer 4. The protective layer 5 is formed by laminating a thin film of silicon nitride on the multiple heating parts 31 and the wiring layer 4 by plasma CVD. Furthermore, in this process, a wiring opening 51 shown in FIG. 93 is formed in the protective layer 5. The wiring opening 51 is formed by removing a part of the protective layer 5 after lithographic patterning is performed on the protective layer 5. The removal is performed by reactive ion etching. As a result, a part of the multiple individual wirings 42 (the pad parts 421 of the multiple individual wirings 42 shown in FIG. 93 and a part of each of the extension parts 422 of the multiple individual wirings 42) is exposed from the wiring opening 51. A part of each of the multiple individual wirings 42 and a part exposed from the wiring opening 51 forms a pad part 421 to which the multiple first wires 74 are individually bonded by wire bonding, for example. A metal layer such as gold may be laminated by plating on each portion (including pad portion 421) of the plurality of individual wirings 42 exposed from wiring opening 51.

次いで、図102に示すように、保護層5を覆う被覆層6を形成する。被覆層6は、プラズマCVDにより炭化ケイ素の薄膜を保護層5に積層させることによって形成される。本工程では、z方向に沿って視て被覆層6が抵抗体層3の複数の発熱部31に重なるようにする。 Next, as shown in Fig. 102, a coating layer 6 is formed to cover the protective layer 5. The coating layer 6 is formed by laminating a thin film of silicon carbide onto the protective layer 5 by plasma CVD. In this process, the coating layer 6 is made to overlap the multiple heating portions 31 of the resistor layer 3 when viewed along the z direction.

次いで、図103に示すように、基材81をz方向に切断する。基材81の切断にあたっては、砥粒を含むダイシングブレード88が用いられる。本工程では、基材81の溝部813がy方向に分断されるようにする。本工程により、切断された基材81が基板1となり、かつ基板1には、主面11、裏面12、端面13および中間面14が形成される。主面11は、基材81の主面811の一部に相当する。裏面12は、基材81の裏面812の一部に相当する。端面13は、本工程における基材81の切断面に相当する。中間面14は、基材81の一対の傾斜面814のいずれかの一部に相当する。したがって、本工程により、基板1を含むサーマルプリントヘッドD10の要部が得られる。端面13の表面粗さが中間面14の表面粗さよりも大である理由は、端面13が基材81の切断面であって、かつ砥粒による加工痕を含む加工面であることに対し、中間面14が異方性エッチングにより基材81の一部を除去した加工面であることに起因する。 Next, as shown in FIG. 103, the substrate 81 is cut in the z direction. A dicing blade 88 containing abrasive grains is used to cut the substrate 81. In this process, the groove portion 813 of the substrate 81 is divided in the y direction. In this process, the cut substrate 81 becomes the substrate 1, and the substrate 1 has a main surface 11, a back surface 12, an end surface 13, and an intermediate surface 14. The main surface 11 corresponds to a part of the main surface 811 of the substrate 81. The back surface 12 corresponds to a part of the back surface 812 of the substrate 81. The end surface 13 corresponds to the cut surface of the substrate 81 in this process. The intermediate surface 14 corresponds to a part of either of a pair of inclined surfaces 814 of the substrate 81. Therefore, in this process, a main part of the thermal printhead D10 including the substrate 1 is obtained. The reason why the surface roughness of the end face 13 is greater than the surface roughness of the intermediate face 14 is because the end face 13 is a cut surface of the substrate 81 and is a processed surface that includes processing marks caused by abrasive grains, whereas the intermediate face 14 is a processed surface in which a portion of the substrate 81 has been removed by anisotropic etching.

基材81をz方向に切断する工程においては、レーザ光を使用してもよい。本工程においては、基材81の主面811に亀裂、溝、または所定の間隔をもって直線状に配列された複数の有底孔などをレーザ光により形成した後に、基材81に外力を作用させることによって基材81が切断される。本工程においても、中間面14の表面粗さよりも大きい表面粗さを有する端面13が得られる。In the process of cutting the substrate 81 in the z-direction, a laser beam may be used. In this process, a crack, a groove, or a plurality of blind holes arranged in a line at a predetermined interval is formed in the main surface 811 of the substrate 81 by a laser beam, and then the substrate 81 is cut by applying an external force to the substrate 81. In this process, an end surface 13 having a surface roughness greater than that of the intermediate surface 14 is obtained.

次いで、配線基板71に複数の駆動素子73、およびコネクタ77を搭載する。次いで、基板1の裏面12、および配線基板71を放熱部材72に接合させる。次いで、配線基板71に対して複数の第1ワイヤ74、および複数の第2ワイヤ75の接合を行う。最後に、基板1および配線基板71に対して、駆動素子73、複数の第1ワイヤ74、および複数の第2ワイヤ75を覆う封止樹脂76の形成を行う。以上の工程を経ることによって、サーマルプリントヘッドD10が得られる。Next, a plurality of drive elements 73 and a connector 77 are mounted on the wiring board 71. Next, the rear surface 12 of the substrate 1 and the wiring board 71 are bonded to the heat dissipation member 72. Next, a plurality of first wires 74 and a plurality of second wires 75 are bonded to the wiring board 71. Finally, a sealing resin 76 is formed on the substrate 1 and the wiring board 71 to cover the drive elements 73, the plurality of first wires 74, and the plurality of second wires 75. Through the above steps, the thermal printhead D10 is obtained.

次に、図104に基づき、サーマルプリントヘッドD10の変形例であるサーマルプリントヘッドD11について説明する。 Next, based on Figure 104, we will explain thermal print head D11, which is a modified example of thermal print head D10.

図104に示すように、サーマルプリントヘッドD11においては、中間面14の構成がサーマルプリントヘッドD10の当該構成と異なる。サーマルプリントヘッドD11の中間面14は、傾斜領域14Aおよび張出領域14Bを含む。傾斜領域14Aは、主面11につながっている。張出領域14Bは、端面13および傾斜領域14Aにつながっている。張出領域14Bは、z方向において主面11と同じ側を向く。張出領域14Bは、傾斜領域14Aとともに絶縁層2に覆われている。サーマルプリントヘッドD11においても、端面13の表面粗さは、中間面14の表面粗さよりも大である。サーマルプリントヘッドD11の中間面14は、サーマルプリントヘッドD10の製造工程のうち基材81をz方向に切断する工程(図103参照)において、底面815の一部が残存するように基材81を切断することより得られる。104, in the thermal printhead D11, the configuration of the intermediate surface 14 is different from that of the thermal printhead D10. The intermediate surface 14 of the thermal printhead D11 includes an inclined region 14A and a protruding region 14B. The inclined region 14A is connected to the main surface 11. The protruding region 14B is connected to the end surface 13 and the inclined region 14A. The protruding region 14B faces the same side as the main surface 11 in the z direction. The protruding region 14B and the inclined region 14A are covered by the insulating layer 2. In the thermal printhead D11, too, the surface roughness of the end surface 13 is greater than the surface roughness of the intermediate surface 14. The intermediate surface 14 of the thermal printhead D11 is obtained by cutting the substrate 81 so that a part of the bottom surface 815 remains in the process of cutting the substrate 81 in the z direction (see FIG. 103) in the manufacturing process of the thermal printhead D10.

次に、図105に基づき、サーマルプリントヘッドD10の製造方法の変形例について説明する。 Next, based on Figure 105, a modified manufacturing method for thermal printhead D10 will be described.

サーマルプリントヘッドD10の製造工程うち基材81に溝部813を形成する工程(図96および図97参照)の変形例として、図105に示す溝部813を基材81に形成する手法が挙げられる。基材81に一対の傾斜面814のみを異方性エッチングにより形成することによって、溝部813が形成される。一対の傾斜面814の各々の下端は、互いにつながっている。溝部813は、一対の傾斜面814のみにより規定される。As a variation of the process of forming a groove portion 813 in the substrate 81 (see Figures 96 and 97) in the manufacturing process of the thermal printhead D10, there is a method of forming a groove portion 813 in the substrate 81 as shown in Figure 105. The groove portion 813 is formed by forming only a pair of inclined surfaces 814 in the substrate 81 by anisotropic etching. The lower ends of each of the pair of inclined surfaces 814 are connected to each other. The groove portion 813 is defined only by the pair of inclined surfaces 814.

次に、サーマルプリントヘッドD10の作用効果について説明する。 Next, the effects of the thermal print head D10 will be explained.

サーマルプリントヘッドD10は、y方向を向く端面13と、主面11に対して傾斜した傾斜領域14Aを含み、かつ主面11および端面13につながる中間面14とを有する。z方向に沿って視て、抵抗体層3の複数の発熱部31は、傾斜領域14Aに重なっている。これにより、サーマルプリントヘッドD10の使用の際、記録媒体78を傾斜領域14A上の小さい面積に接触させることができる。このことによって、複数の発熱部31が生成した熱が効率よく記録媒体78に伝導する。したがって、サーマルプリントヘッドD10によれば、第1に、記録媒体78の印字に必要な複数の発熱部31からの発熱量が比較的少なくて済むため、消費電力の低減を図ることができる。第2に、印字品質の向上を図ることができる。The thermal printhead D10 has an end surface 13 facing the y direction, and an intermediate surface 14 including an inclined region 14A inclined with respect to the main surface 11 and connected to the main surface 11 and the end surface 13. When viewed along the z direction, the multiple heat generating parts 31 of the resistor layer 3 overlap the inclined region 14A. This allows the recording medium 78 to be in contact with a small area on the inclined region 14A when using the thermal printhead D10. This allows the heat generated by the multiple heat generating parts 31 to be efficiently conducted to the recording medium 78. Therefore, according to the thermal printhead D10, firstly, the amount of heat generated from the multiple heat generating parts 31 required for printing on the recording medium 78 is relatively small, so that power consumption can be reduced. Secondly, print quality can be improved.

サーマルプリントヘッドD10においては、基板1の端面13が抵抗体層3および配線層4の双方から露出している。このような端面13の構成は、サーマルプリントヘッドD10の製造において、図95および図96に示す基材81に溝部813を形成する工程と、図103に示す基材81をz方向に切断する工程とを備えることにより得られる。In the thermal printhead D10, the end surface 13 of the substrate 1 is exposed from both the resistor layer 3 and the wiring layer 4. Such a configuration of the end surface 13 can be obtained in the manufacture of the thermal printhead D10 by including a process for forming a groove portion 813 in the substrate 81 shown in Figures 95 and 96 and a process for cutting the substrate 81 in the z-direction shown in Figure 103.

図95および図96に示す基材81に溝部813を形成する工程では、溝部813の少なくとも一部を規定する一対の傾斜面814を基材81に形成する。その後工程である抵抗体層3を形成する工程(図98~図100参照)では、一対の傾斜面814上に抵抗体層3が形成される。これにより、サーマルプリントヘッドD10において、傾斜領域14Aを含む中間面14を有する基板1を具備しつつ、z方向に沿って視て複数の発熱部31が傾斜領域14Aに重なる構成をとることができる。95 and 96, in the step of forming grooves 813 in substrate 81, a pair of inclined surfaces 814 that define at least a portion of grooves 813 are formed in substrate 81. In the subsequent step of forming resistor layer 3 (see FIGS. 98 to 100), resistor layer 3 is formed on the pair of inclined surfaces 814. This allows thermal printhead D10 to have a substrate 1 having an intermediate surface 14 that includes inclined region 14A, and a configuration in which multiple heating portions 31 overlap inclined region 14A when viewed along the z direction.

印字品質の向上のために基材81に一対の傾斜面814を形成する場合、基材81の主面811からz方向に突出する凸部を形成する場合よりも、主面811からz方向に凹む溝部813を形成する場合の方が、一対の傾斜面814の形成時間が短縮される。これは、一対の傾斜面814の形成に伴う基材81の除去体積が、当該凸部を形成する場合よりも溝部813を形成する場合の方が小となるためである。さらに、基材81をz方向に切断する際、溝部813がy方向に分断されることによって、サーマルプリントヘッドD10の要部の製造個数が2倍になる。したがって、サーマルプリントヘッドD10の製造方法によれば、製造効率の向上を図ることができるとともに、基板1の端面13は、製造効率の向上が図られたサーマルプリントヘッドD10における製造時の痕跡であることがいえる。以上より、サーマルプリントヘッドD10によれば、印字品質の向上と、当該サーマルプリントヘッドの製造効率の向上との両立を図ることが可能となる。When forming a pair of inclined surfaces 814 on the substrate 81 to improve the printing quality, the time required to form the pair of inclined surfaces 814 is shorter when forming a groove portion 813 recessed in the z direction from the main surface 811 than when forming a convex portion protruding in the z direction from the main surface 811 of the substrate 81. This is because the volume of the substrate 81 removed in forming the pair of inclined surfaces 814 is smaller when forming the groove portion 813 than when forming the convex portion. Furthermore, when cutting the substrate 81 in the z direction, the groove portion 813 is divided in the y direction, so that the number of main parts of the thermal printhead D10 manufactured is doubled. Therefore, according to the manufacturing method of the thermal printhead D10, it is possible to improve the manufacturing efficiency, and the end surface 13 of the substrate 1 can be said to be a trace during the manufacturing of the thermal printhead D10 with improved manufacturing efficiency. As described above, according to the thermal printhead D10, it is possible to achieve both improved printing quality and improved manufacturing efficiency of the thermal printhead.

基材81は、半導体材料(ケイ素の単結晶材料)からなる。これにより、基材81に一対の傾斜面814を異方性エッチングにより形成することができる。The substrate 81 is made of a semiconductor material (single crystal silicon material). This allows a pair of inclined surfaces 814 to be formed on the substrate 81 by anisotropic etching.

基板1は、半導体材料(ケイ素の単結晶材料)からなる。これにより、基板1の熱伝導率が比較的大(約170W/(m・K))となるため、サーマルプリントヘッドD10の放熱性の向上を図ることができる。さらに、基板1の端面13が外部に対して露出していることは、放熱性の向上に寄与する。この場合において、端面13の表面粗さが基板1の中間面14の表面粗さよりも大であることは、端面13の表面積の増加につながるため、サーマルプリントヘッドD10の放熱性の向上がより効果的なものとなる。加えて、サーマルプリントヘッドD10の放熱性が向上することは、印字速度の高速化に寄与する。 The substrate 1 is made of a semiconductor material (single crystal silicon material). This gives the substrate 1 a relatively high thermal conductivity (approximately 170 W/(m·K)), which improves the heat dissipation of the thermal printhead D10. Furthermore, the end face 13 of the substrate 1 being exposed to the outside contributes to improved heat dissipation. In this case, the surface roughness of the end face 13 being greater than the surface roughness of the intermediate face 14 of the substrate 1 leads to an increase in the surface area of the end face 13, making the improvement in the heat dissipation of the thermal printhead D10 more effective. In addition, the improved heat dissipation of the thermal printhead D10 contributes to faster printing speeds.

配線層4は、中間面14上に形成された部分を含み、かつ中間面14と端面13との境界15から離れて位置する。これにより、図105に示す基材81をz方向に切断する工程において、ダイシングブレード88が配線層4に接触することなく基材81が切断される。したがって、本工程において配線層4が断線することを防止できる。The wiring layer 4 includes a portion formed on the intermediate surface 14, and is located away from the boundary 15 between the intermediate surface 14 and the end surface 13. As a result, in the process of cutting the substrate 81 in the z-direction shown in FIG. 105, the substrate 81 is cut without the dicing blade 88 coming into contact with the wiring layer 4. This makes it possible to prevent the wiring layer 4 from breaking in this process.

サーマルプリントヘッドD10は、複数の発熱部31、および配線層4を覆う保護層5をさらに備える。これにより、複数の発熱部31、および配線層4が保護層5により保護されるとともに、サーマルプリントヘッドD10の使用の際、サーマルプリントヘッドD10に対する記録媒体78の接触がより円滑になる。The thermal printhead D10 further includes a protective layer 5 that covers the multiple heat generating portions 31 and the wiring layer 4. This allows the multiple heat generating portions 31 and the wiring layer 4 to be protected by the protective layer 5, and also allows the recording medium 78 to come into contact with the thermal printhead D10 more smoothly when the thermal printhead D10 is in use.

サーマルプリントヘッドD10は、保護層5を覆う被覆層6を備える。z方向に沿って視て、被覆層6は、複数の発熱部31に重なっている。これにより、サーマルプリントヘッドD10の使用の際、記録媒体78が被覆層6に接触する構成となる。したがって、記録媒体78の送り出しに起因した保護層5の摩耗を抑制できる。The thermal printhead D10 has a coating layer 6 that covers the protective layer 5. When viewed along the z direction, the coating layer 6 overlaps multiple heat generating portions 31. This results in a configuration in which the recording medium 78 comes into contact with the coating layer 6 when the thermal printhead D10 is in use. This makes it possible to suppress wear of the protective layer 5 caused by the feeding of the recording medium 78.

サーマルプリントヘッドD10は、放熱部材72をさらに備える。基板1の裏面12は、放熱部材72に接合されている。これにより、サーマルプリントヘッドD10の使用時において、複数の発熱部31から発した熱の一部を、基板1および放熱部材72を介して速やかに外部に放出させることができる。The thermal printhead D10 further includes a heat dissipation member 72. The rear surface 12 of the substrate 1 is joined to the heat dissipation member 72. This allows a portion of the heat generated from the multiple heat generating parts 31 to be quickly dissipated to the outside via the substrate 1 and the heat dissipation member 72 when the thermal printhead D10 is in use.

図106~図108に基づき、本開示の第4の側面の第2実施形態にかかるサーマルプリントヘッドD20について説明する。これらの図において、先述したサーマルプリントヘッドD10と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図106においては、理解の便宜上、保護層5および被覆層6を透過し、かつ複数の第1ワイヤ74、複数の第2ワイヤ75、および封止樹脂76の図示を省略している。図107および図108においては、理解の便宜上、保護層5および被覆層6を透過している。 A thermal printhead D20 according to a second embodiment of the fourth aspect of the present disclosure will be described with reference to Figures 106 to 108. In these figures, elements that are the same as or similar to those of the thermal printhead D10 described above are given the same reference numerals, and duplicated descriptions will be omitted. In Figure 106, for ease of understanding, the protective layer 5 and the covering layer 6 are shown through, and the multiple first wires 74, the multiple second wires 75, and the sealing resin 76 are not shown. In Figures 107 and 108, for ease of understanding, the protective layer 5 and the covering layer 6 are shown through.

サーマルプリントヘッドD20においては、配線層4の構成が、先述したサーマルプリントヘッドD10の当該構成と異なる。In thermal printhead D20, the configuration of the wiring layer 4 differs from that of the thermal printhead D10 described above.

図106~図108に示すように、サーマルプリントヘッドD20においては、配線層4は、共通配線41、および複数の個別配線42を含み、かつ複数の中継配線43を含まない。共通配線41は、y方向において抵抗体層3の複数の発熱部31に対して基板1の端面13が位置する側(y方向の下流側)に位置する。複数の個別配線42は、y方向において複数の発熱部31に対して共通配線41とは反対側に位置する。共通配線41と、複数の個別配線42の各々の延出部422の一部とが、基板1の中間面14上に形成されている。 As shown in Figures 106 to 108, in thermal printhead D20, the wiring layer 4 includes a common wiring 41 and multiple individual wirings 42, but does not include multiple relay wirings 43. The common wiring 41 is located on the side where the end face 13 of the substrate 1 is located relative to the multiple heat generating portions 31 of the resistor layer 3 in the y direction (the downstream side in the y direction). The multiple individual wirings 42 are located on the opposite side of the common wiring 41 relative to the multiple heat generating portions 31 in the y direction. The common wiring 41 and a portion of the extension portion 422 of each of the multiple individual wirings 42 are formed on the intermediate surface 14 of the substrate 1.

図107および図108に示すように、共通配線41の基部411は、複数の発熱部31からy方向の下流側に最も離れて位置する。共通配線41の複数の延出部412は、基部411のy方向の上流側の端部から複数の発熱部31に向けて延びる帯状である。複数の発熱部31は、y方向において共通配線41と、複数の個別配線42との間に位置する。z方向に沿って視て、複数の発熱部31の各々は、共通配線41の複数の延出部412のいずれかと、複数の個別配線42のいずれかの延出部422とにy方向において挟まれた構成となっている。107 and 108, the base 411 of the common wiring 41 is located furthest downstream in the y direction from the multiple heat generating portions 31. The multiple extension portions 412 of the common wiring 41 are strip-shaped extending from the upstream end of the base 411 in the y direction toward the multiple heat generating portions 31. The multiple heat generating portions 31 are located between the common wiring 41 and the multiple individual wirings 42 in the y direction. When viewed along the z direction, each of the multiple heat generating portions 31 is sandwiched in the y direction between one of the multiple extension portions 412 of the common wiring 41 and one of the extension portions 422 of the multiple individual wirings 42.

次に、サーマルプリントヘッドD20の作用効果について説明する。 Next, the effects of the thermal print head D20 will be explained.

サーマルプリントヘッドD20は、y方向を向く端面13と、主面11に対して傾斜した傾斜領域14Aを含み、かつ主面11および端面13につながる中間面14とを有する。z方向に沿って視て、抵抗体層3の複数の発熱部31は、傾斜領域14Aに重なっている。端面13が抵抗体層3および配線層4の双方から露出している。したがって、サーマルプリントヘッドD20によっても、印字品質の向上と、当該サーマルプリントヘッドの製造効率の向上との両立を図ることが可能となる。さらに、サーマルプリントヘッドD10と同様の構成を備えることによって、当該構成に対応する作用効果を奏する。The thermal printhead D20 has an end surface 13 facing the y direction, and an intermediate surface 14 including an inclined region 14A inclined with respect to the main surface 11 and connected to the main surface 11 and the end surface 13. When viewed along the z direction, the multiple heating portions 31 of the resistor layer 3 overlap the inclined region 14A. The end surface 13 is exposed from both the resistor layer 3 and the wiring layer 4. Therefore, the thermal printhead D20 also makes it possible to achieve both improved printing quality and improved manufacturing efficiency of the thermal printhead. Furthermore, by having a configuration similar to that of the thermal printhead D10, it achieves the effects corresponding to that configuration.

サーマルプリントヘッドD20においては、複数の発熱部31は、y方向において共通配線41と、複数の個別配線42との間に位置する。換言すれば、1個の発熱部31が、記録媒体78に形成される1個の点(ドット)に対応する。これにより、サーマルプリントヘッドD10の配線層4の構成(図91参照)と比較して、x方向に沿った単位長さに おける複数の個別配線42の数をより増加させることができる。このため、x方向に沿った単位長さにおける1ドットに対応する発熱部31の数をより増加させることができる。したがって、記録媒体78の印字にかかるx方向に沿った単位長さ当たりの印字ドット数(ドット密度)が増加するため、より細密な印字を記録媒体78に施すことが可能となる。In the thermal printhead D20, the multiple heat generating parts 31 are located between the common wiring 41 and the multiple individual wirings 42 in the y direction. In other words, one heat generating part 31 corresponds to one point (dot) formed on the recording medium 78. This allows the number of multiple individual wirings 42 per unit length along the x direction to be increased compared to the configuration of the wiring layer 4 of the thermal printhead D10 (see FIG. 91). Therefore, the number of heat generating parts 31 corresponding to one dot per unit length along the x direction can be increased. Therefore, the number of printed dots (dot density) per unit length along the x direction for printing on the recording medium 78 increases, making it possible to perform more detailed printing on the recording medium 78.

サーマルプリントヘッドD10およびサーマルプリントヘッドD20の各々が備える配線層4の構成は一例である。本開示における配線層4の構成は、サーマルプリントヘッドD10およびサーマルプリントヘッドD20の各々が備える構成に限定されない。The configuration of the wiring layer 4 provided in each of the thermal printheads D10 and D20 is an example. The configuration of the wiring layer 4 in the present disclosure is not limited to the configuration provided in each of the thermal printheads D10 and D20.

本開示は、先述した第4の側面に係る実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。本開示の第4側面に係る実施形態は、以下の付記1D~16Dに記載された構成を含む。The present disclosure is not limited to the embodiments relating to the fourth aspect described above. The specific configurations of each part of the present disclosure can be freely designed in various ways. Embodiments relating to the fourth aspect of the present disclosure include the configurations described in Supplementary Notes 1D to 16D below.

付記1D.
厚さ方向を向く主面と、副走査方向を向く端面と、前記主面に対して傾斜した傾斜領域を含み、かつ前記主面および前記端面につながる中間面と、を有する基板と、
主走査方向に配列された複数の発熱部を含むとともに、前記中間面上に形成された抵抗体層と、
前記複数の発熱部に導通し、かつ前記抵抗体層に接して形成された配線層と、を備え、
前記厚さ方向に沿って視て、前記複数の発熱部は、前記傾斜領域に重なっており、
前記端面が前記抵抗体層および前記配線層から露出している、サーマルプリントヘッド。
付記2D.
前記端面の表面粗さは、前記中間面の表面粗さよりも大である、付記1Dに記載のサーマルプリントヘッド。
付記3D.
前記配線層は、前記中間面上に形成された部分を含み、かつ前記中間面と前記端面との境界から離れて位置する、付記1Dまたは2Dに記載のサーマルプリントヘッド。
付記4D.
前記配線層は、共通配線および個別配線を含み、
前記共通配線および前記個別配線の各々は、前記複数の発熱部のいずれかに導通しており、
前記共通配線および前記個別配線の各々は、前記中間面上に形成された部分を含む、付記3Dに記載のサーマルプリントヘッド。
付記5D.
前記共通配線および前記個別配線は、前記副走査方向において前記複数の発熱部に対して前記主面が位置する側に位置し、かつ前記主走査方向において互いに隣り合っており、
前記配線層は、前記副走査方向において前記複数の発熱部に対して前記共通配線および前記個別配線とは反対側に位置する中継配線を含み、
前記中継配線は、前記複数の発熱部のうち互いに隣り合う2つの発熱部を介して前記共通配線および前記個別配線に導通している、付記4Dに記載のサーマルプリントヘッド。
付記6D.
前記共通配線は、前記副走査方向において前記複数の発熱部に対して前記端面が位置する側に位置しており、
前記個別配線は、前記副走査方向において前記複数の発熱部に対して前記共通配線とは反対側に位置しており、
前記複数の発熱部は、前記副走査方向において前記共通配線と前記個別配線との間に位置する、付記4Dに記載のサーマルプリントヘッド。
付記7D.
前記基板は、半導体材料からなり、
前記半導体材料は、ケイ素の単結晶材料を含む、付記1Dないし6Dのいずれかに記載のサーマルプリントヘッド。
付記8D.
前記主面および前記中間面を覆う絶縁層をさらに備え、
前記絶縁層は、前記基板と前記抵抗体層との間に位置しており、
前記端面が前記絶縁層から露出している、付記7Dに記載のサーマルプリントヘッド。
付記9D.
前記複数の発熱部、および前記配線層を覆う保護層をさらに備え、
前記端面が前記保護層から露出している、付記1Dないし8Dのいずれかに記載のサーマルプリントヘッド。
付記10D.
前記保護層を覆う被覆層をさらに備え、
前記厚さ方向に沿って視て、前記被覆層は、前記複数の発熱部に重なっており、
前記端面が前記被覆層から露出している、付記9Dに記載のサーマルプリントヘッド。
付記11D.
放熱部材をさらに備え、
前記基板は、前記厚さ方向において前記主面とは反対側を向く裏面を有し、
前記裏面は、前記放熱部材に接合されている、付記1Dないし10Dのいずれかに記載のサーマルプリントヘッド。
付記12D.
厚さ方向を向く主面を有する基材において、前記主面から前記厚さ方向に凹み、かつ主走査方向に沿って延びる溝部を形成する工程と、
前記主走査方向に配列された複数の発熱部を含む抵抗体層を、前記基材上に形成する工程と、
前記複数の発熱部に導通する配線層を、前記抵抗体層に接して形成する工程と、を備え、
前記溝部を形成する工程では、前記主面につながり、かつ副走査方向において互いに対向するとともに、前記溝部の少なくとも一部を規定する一対の傾斜面を前記基材に形成し、
前記抵抗体層を形成する工程では、前記一対の傾斜面上に前記抵抗体層が形成され、
前記配線層を形成する工程の後に、前記溝部が前記副走査方向に分断されるように、前記基材を前記厚さ方向に切断する工程をさらに備える、サーマルプリントヘッドの製造方法。
付記13D.
前記基材は、半導体材料からなり、
前記半導体材料は、ケイ素の単結晶材料を含み、
前記溝部を形成する工程では、異方性エッチングにより前記一対の傾斜面を形成する、付記12Dに記載のサーマルプリントヘッドの製造方法。
付記14D.
前記溝部を形成する工程の後、かつ前記抵抗体層を形成する工程の前に、前記主面、および前記一対の傾斜面を覆う絶縁層を形成する工程をさらに備える、付記13Dに記載のサーマルプリントヘッドの製造方法。
付記15D.
前記配線層を形成する工程の後、かつ前記基材を切断する工程の前に、前記複数の発熱部、および前記配線層を覆う保護層を形成する工程をさらに備える、付記12Dないし14Dのいずれかに記載のサーマルプリントヘッドの製造方法。
付記16D.
前記保護層を形成する工程の後、かつ前記基材を切断する工程の前に、前記保護層を覆 う被覆層を形成する工程をさらに備え、
前記被覆層を形成する工程では、前記厚さ方向に沿って視て前記被覆層が前記複数の発熱部に重なるようにする、付記15Dに記載のサーマルプリントヘッドの製造方法。
Appendix 1D.
a substrate having a main surface facing a thickness direction, an end surface facing a sub-scanning direction, and an intermediate surface including an inclined region inclined with respect to the main surface and connected to the main surface and the end surface;
a resistor layer including a plurality of heat generating portions arranged in a main scanning direction and formed on the intermediate surface;
a wiring layer that is electrically connected to the plurality of heat generating portions and is formed in contact with the resistor layer,
When viewed along the thickness direction, the heat generating portions overlap the inclined region,
The end surface of the thermal printhead is exposed from the resistor layer and the wiring layer.
Appendix 2D.
1D. The thermal printhead of claim 1, wherein the end surfaces have a surface roughness greater than a surface roughness of the intermediate surface.
Appendix 3D.
The thermal printhead of claim 1D or 2D, wherein the wiring layer includes a portion formed on the intermediate surface and located away from the boundary between the intermediate surface and the end surface.
Appendix 4D.
the wiring layer includes common wiring and individual wiring,
each of the common wiring and the individual wiring is electrically connected to one of the plurality of heat generating portions;
The thermal printhead of claim 3D, wherein each of the common wiring and the individual wiring includes a portion formed on the intermediate surface.
Appendix 5D.
the common wiring and the individual wiring are located on a side of the main surface with respect to the plurality of heat generating portions in the sub-scanning direction, and are adjacent to each other in the main scanning direction;
the wiring layer includes relay wiring located on an opposite side of the common wiring and the individual wiring with respect to the plurality of heat generating portions in the sub-scanning direction,
The thermal printhead according to claim 4D, wherein the relay wiring is electrically connected to the common wiring and the individual wiring via two adjacent heat generating portions among the plurality of heat generating portions.
Appendix 6D.
the common wiring is located on a side where the end surface is located with respect to the plurality of heat generating portions in the sub-scanning direction,
the individual wiring is located on an opposite side of the common wiring with respect to the plurality of heat generating portions in the sub-scanning direction,
The thermal printhead according to claim 4D, wherein the plurality of heat generating portions are positioned between the common wiring and the individual wiring in the sub-scanning direction.
Appendix 7D.
the substrate is made of a semiconductor material;
The thermal printhead of any preceding claim, wherein the semiconductor material comprises a single crystal material of silicon.
Appendix 8D.
further comprising an insulating layer covering the main surface and the intermediate surface;
the insulating layer is located between the substrate and the resistor layer;
7D. The thermal printhead of claim 7, wherein the end surface is exposed from the insulating layer.
Appendix 9D.
a protective layer covering the plurality of heat generating portions and the wiring layer;
8D. The thermal printhead of claim 1D, wherein the end surface is exposed from the protective layer.
Appendix 10D.
Further comprising a coating layer covering the protective layer,
When viewed along the thickness direction, the coating layer overlaps the plurality of heat generating portions,
The thermal printhead of claim 9D, wherein the end surface is exposed from the covering layer.
Appendix 11D.
Further comprising a heat dissipation member,
the substrate has a back surface facing the opposite side to the main surface in the thickness direction,
The thermal printhead according to any one of claims 1D to 10D, wherein the back surface is joined to the heat dissipation member.
Appendix 12D.
A step of forming a groove portion in a substrate having a main surface facing a thickness direction, the groove portion being recessed from the main surface in the thickness direction and extending along a main scanning direction;
forming a resistor layer on the base material, the resistor layer including a plurality of heat generating portions arranged in the main scanning direction;
forming a wiring layer that is electrically connected to the plurality of heat generating portions in contact with the resistor layer;
In the step of forming the groove portion, a pair of inclined surfaces are formed on the base material, the inclined surfaces are connected to the main surface, face each other in a sub-scanning direction, and define at least a portion of the groove portion;
In the step of forming the resistor layer, the resistor layer is formed on the pair of inclined surfaces,
The method for manufacturing a thermal printhead further comprises, after the step of forming the wiring layer, a step of cutting the base material in the thickness direction so that the groove portion is divided in the sub-scanning direction.
Appendix 13D.
the substrate is made of a semiconductor material;
the semiconductor material comprises a single crystal material of silicon;
The method for manufacturing a thermal printhead according to claim 12D, wherein in the step of forming the groove portion, the pair of inclined surfaces are formed by anisotropic etching.
Appendix 14D.
The method for manufacturing a thermal printhead described in Appendix 13D, further comprising the step of forming an insulating layer covering the main surface and the pair of inclined surfaces after the step of forming the groove portion and before the step of forming the resistor layer.
Appendix 15D.
A method for manufacturing a thermal printhead described in any one of Appendices 12D to 14D, further comprising a step of forming a protective layer covering the multiple heat generating portions and the wiring layer after the step of forming the wiring layer and before the step of cutting the substrate.
Appendix 16D.
The method further includes a step of forming a covering layer that covers the protective layer after the step of forming the protective layer and before the step of cutting the base material,
The method for manufacturing a thermal printhead described in Appendix 15D, wherein in the step of forming the covering layer, the covering layer overlaps the plurality of heat generating portions when viewed along the thickness direction.

〔第4の側面の実施形態に係る符号の説明〕
D10,D20:サーマルプリントヘッド 1:基板
11:主面 12:裏面 13:端面
14:中間面 14A:傾斜領域 14B:張出領域
15:境界 2:絶縁層 3:抵抗体層
31:発熱部 4:配線層 41:共通配線
411:基部 412:延出部 42:個別配線
421:パッド部 422:延出部 43:中継配線
5:保護層 51:配線開口 6:被覆層
71:配線基板 72:放熱部材 73:駆動素子
74:第1ワイヤ 75:第2ワイヤ 76:封止樹脂
77:コネクタ 78:記録媒体
79:プラテンローラ 81:基材
811:主面 812:裏面 813:溝部
814:傾斜面 815:底面 82:抵抗体膜
83:導電層 88:ダイシングブレード
891:第1マスク層 892:第2マスク層
893:マスク開口 α:傾斜角
[Explanation of symbols according to the fourth aspect]
D10, D20: Thermal print head 1: Substrate 11: Main surface 12: Back surface 13: End surface 14: Intermediate surface 14A: Inclined region 14B: Protruding region 15: Boundary 2: Insulating layer 3: Resistor layer 31: Heat generating portion 4: Wiring layer 41: Common wiring 411: Base portion 412: Extension portion 42: Individual wiring 421: Pad portion 422: Extension portion 43: Relay wiring 5: Protective layer 51: Wiring opening 6: Covering layer 71: Wiring substrate 72: Heat dissipation member 73: Driving element 74: First wire 75: Second wire 76: Sealing resin 77: Connector 78: Recording medium 79: Platen roller 81: Base material 811: Main surface 812: Back surface 813: Groove portion 814: Inclined surface 815: Bottom surface 82: resistor film 83: conductive layer 88: dicing blade 891: first mask layer 892: second mask layer 893: mask opening α: inclination angle

Claims (15)

厚さ方向に互いに離間した主面および裏面を有するとともに、前記主面から前記裏面に至って貫通する第1貫通部が形成された半導体基板と、
主走査方向に配列された複数の発熱部を含み、かつ前記主面上に形成された抵抗体層と、
前記裏面上に形成された第1電極と、
前記抵抗体層上に形成され且つ前記複数の発熱部に導通する配線層と、
前記第1貫通部に収容された第1貫通配線と、
前記裏面上に形成された複数の第2電極、および複数の第2貫通配線と、
前記主面を覆う第1絶縁層と、を備え、
前記配線層は、前記複数の発熱部に対して副走査方向の第1の側に位置する共通配線を含み、
前記第1貫通配線は、前記共通配線および前記第1電極につながっており、
前記配線層は、前記複数の発熱部に対して前記副走査方向の第2の側に位置する複数の個別配線を含み、
前記半導体基板には、前記主面から前記裏面に至って貫通するとともに、かつ前記副走査方向において前記複数の発熱部に対して前記第1貫通部とは反対側に位置する複数の第2貫通部が形成されており、
前記複数の第2貫通配線は、前記複数の第2貫通部にそれぞれ個別に収容されており、
前記複数の第2貫通配線の各々は、前記複数の個別配線のいずれか、および、前記複数の第2電極のいずれかにつながっており、
前記半導体基板は、前記主面および前記裏面につながり、かつ前記第1貫通部を規定する第1内周面と、前記主面および前記裏面につながり、かつ前記複数の第2貫通部の各々を規定する複数の第2内周面と、を有し、
前記第1絶縁層は、前記抵抗体層に接するとともに、前記第1内周面、および前記複数の第2内周面を覆っている、サーマルプリントヘッド。
a semiconductor substrate having a main surface and a back surface spaced apart from each other in a thickness direction, and a first penetrating portion formed therein that penetrates from the main surface to the back surface;
a resistor layer including a plurality of heat generating portions arranged in a main scanning direction and formed on the main surface;
A first electrode formed on the back surface;
a wiring layer formed on the resistor layer and electrically connected to the heat generating portions;
a first through wiring housed in the first through portion;
a plurality of second electrodes and a plurality of second through-wires formed on the rear surface;
a first insulating layer covering the main surface ;
the wiring layer includes a common wiring located on a first side in a sub-scanning direction with respect to the plurality of heat generating portions,
the first through wiring is connected to the common wiring and the first electrode ,
the wiring layer includes a plurality of individual wirings located on a second side in the sub-scanning direction with respect to the plurality of heat generating portions,
the semiconductor substrate is formed with a plurality of second through portions that penetrate from the main surface to the back surface and are located on an opposite side of the first through portions with respect to the plurality of heat generating portions in the sub-scanning direction,
the second through wirings are individually accommodated in the second through portions,
each of the plurality of second through wirings is connected to one of the plurality of individual wirings and one of the plurality of second electrodes;
the semiconductor substrate has a first inner circumferential surface connected to the main surface and the back surface and defining the first penetrating portion, and a plurality of second inner circumferential surfaces connected to the main surface and the back surface and defining each of the plurality of second penetrating portions;
The first insulating layer is in contact with the resistor layer and covers the first inner circumferential surface and the plurality of second inner circumferential surfaces .
前記主面は、基面と、前記基面から前記厚さ方向に膨出する凸面と、を含み、
前記凸面は、前記主走査方向に沿って延びており、
前記複数の発熱部は、前記凸面上に形成されている、請求項1に記載のサーマルプリントヘッド。
The main surface includes a base surface and a convex surface that bulges from the base surface in the thickness direction,
the convex surface extends along the main scanning direction,
The thermal printhead according to claim 1 , wherein the plurality of heat generating portions are formed on the convex surface .
前記凸面は、前記基面に対して平行な頂面と、前記頂面および前記基面につながり、かつ前記副走査方向において互いに離れて位置する一対の傾斜面と、を含み、
前記複数の発熱部は、前記頂面上に形成されている、請求項2に記載のサーマルプリントヘッド。
the convex surface includes a top surface parallel to the base surface, and a pair of inclined surfaces connected to the top surface and the base surface and spaced apart from each other in the sub-scanning direction,
The thermal printhead of claim 2 , wherein the plurality of heat generating portions are formed on the top surface .
前記共通配線の一部と、前記複数の個別配線の各々の一部と、は、前記一対の傾斜面のいずれかの上に形成されている、請求項3に記載のサーマルプリントヘッド。 4. The thermal printhead according to claim 3, wherein a portion of said common wiring and a portion of each of said plurality of individual wirings are formed on one of said pair of inclined surfaces . 前記一対の傾斜面は、前記基面から前記頂面にかけて互いに近づくように前記基面に対して傾斜している、請求項4に記載のサーマルプリントヘッド。 5. The thermal printhead of claim 4, wherein the pair of inclined surfaces are inclined relative to the base surface so as to approach each other from the base surface to the top surface . 前記一対の傾斜面の各々は、前記基面につながる第1領域と、前記頂面および前記第1領域につながる第2領域と、を含み、
前記基面に対する前記第2領域の傾斜角は、前記基面に対する前記第1領域の傾斜角よりも小である、請求項5に記載のサーマルプリントヘッド。
each of the pair of inclined surfaces includes a first region connected to the base surface and a second region connected to the top surface and the first region;
6. The thermal printhead of claim 5, wherein an inclination angle of the second region relative to the base surface is smaller than an inclination angle of the first region relative to the base surface .
前記半導体基板は、ケイ素の単結晶材料を含む、請求項2ないし6のいずれかに記載のサーマルプリントヘッド。 A thermal printhead as claimed in any one of claims 2 to 6 , wherein the semiconductor substrate comprises a single crystal material of silicon . 前記裏面を覆い、かつ前記第1絶縁層につながる第2絶縁層をさらに備え、
前記第1電極、および前記複数の第2電極は、前記第2絶縁層に接している、請求項1ないし7のいずれかに記載のサーマルプリントヘッド。
A second insulating layer covering the back surface and connected to the first insulating layer is further provided.
8. The thermal printhead according to claim 1 , wherein the first electrode and the plurality of second electrodes are in contact with the second insulating layer .
前記副走査方向において前記第1電極と、前記複数の第2電極との間に位置し、かつ前記第2絶縁層に接して形成された放熱層をさらに備え、
前記厚さ方向に視て、前記放熱層は、前記複数の発熱部に重なっている、請求項に記載のサーマルプリントヘッド。
a heat dissipation layer located between the first electrode and the plurality of second electrodes in the sub-scanning direction and formed in contact with the second insulating layer,
The thermal printhead according to claim 8 , wherein the heat dissipation layer overlaps the plurality of heat generating portions when viewed in the thickness direction .
前記裏面に対向するとともに、前記第1電極、および複数の第2電極が接合された配線基板をさらに備え、
前記配線基板は、前記放熱層が接合される放熱体を有する、請求項9に記載のサーマルプリントヘッド。
a wiring substrate facing the rear surface and having the first electrode and a plurality of second electrodes bonded thereto;
The thermal printhead according to claim 9 , wherein the wiring board has a heat sink to which the heat dissipation layer is joined .
前記主面の一部と、前記複数の発熱部、および前記配線層と、を覆う保護層をさらに備える、請求項1ないし10のいずれかに記載のサーマルプリントヘッド。 11. The thermal printhead according to claim 1 , further comprising a protective layer covering a part of the main surface, the plurality of heat generating portions, and the wiring layer . 厚さ方向を向く主面を有するとともに、半導体材料からなる基材に対して、前記主面から前記厚さ方向に凹む第1凹部を形成する工程と、forming a first recess in a substrate made of a semiconductor material and having a main surface facing a thickness direction, the first recess being recessed from the main surface in the thickness direction;
主走査方向に配列された複数の発熱部を含む抵抗体層を、前記主面上と、前記第1凹部とに形成する工程と、forming a resistor layer including a plurality of heat generating portions arranged in a main scanning direction on the main surface and in the first recess;
前記複数の発熱部に導通する配線層を、前記抵抗体層上に形成する工程と、forming a wiring layer on the resistor layer, the wiring layer being electrically connected to the plurality of heat generating portions;
前記厚さ方向において前記主面とは反対側に位置する前記基材の一部を除去する工程と、removing a portion of the base material located on an opposite side to the main surface in the thickness direction;
前記厚さ方向において前記基材に対して前記配線層とは反対側に位置し、かつ前記配線層に導通する電極を前記基材上に形成する工程と、を備え、forming an electrode on the base material, the electrode being located on an opposite side of the base material from the wiring layer in the thickness direction and being electrically connected to the wiring layer;
前記配線層を形成する工程では、前記複数の発熱部に対して副走査方向の第1の側に位置する共通配線と、前記第1凹部に収容され、かつ前記共通配線につながる第1貫通配線とを形成する工程を含み、the step of forming the wiring layer includes a step of forming a common wiring located on a first side in a sub-scanning direction with respect to the plurality of heat generating portions, and a first through wiring accommodated in the first recess and connected to the common wiring;
前記基材の一部を除去する工程では、前記第1貫通配線の一部が前記基材から露出するまで当該基材の一部を除去し、In the step of removing a portion of the base material, the portion of the base material is removed until a portion of the first through wiring is exposed from the base material;
前記電極を形成する工程は、前記共通配線に導通する第1電極を形成する工程を含み、the step of forming the electrode includes a step of forming a first electrode that is electrically connected to the common wiring;
前記第1電極を形成する工程では、前記第1電極が前記第1貫通配線に接するように当該第1電極を形成する、サーマルプリントヘッドの製造方法。In the step of forming the first electrode, the first electrode is formed so as to be in contact with the first through wiring.
前記第1凹部を形成する工程と、前記抵抗体層を形成する工程との間に、前記基材に対して前記主面から前記厚さ方向に凹み、かつ前記副走査方向において前記複数の発熱部に対して前記第1凹部とは反対側に位置する複数の第2凹部を形成する工程をさらに備え、a step of forming a plurality of second recesses, the second recesses being recessed in the thickness direction from the main surface of the base material and positioned on an opposite side to the first recesses with respect to the plurality of heat generating portions in the sub-scanning direction, between the step of forming the first recesses and the step of forming the resistor layer;
前記抵抗体層を形成する工程では、前記複数の第2凹部に前記抵抗体層の一部が形成され、In the step of forming the resistor layer, a part of the resistor layer is formed in the plurality of second recesses,
前記配線層を形成する工程は、前記複数の発熱部に対して前記副走査方向の第2の側に位置する複数の個別配線と、前記複数の第2凹部に対して個別に収容され、かつ前記複数の個別配線に対して個別につながる複数の第2貫通配線と、を形成する工程を含み、the step of forming the wiring layer includes a step of forming a plurality of individual wirings located on a second side in the sub-scanning direction with respect to the plurality of heat generating portions, and a plurality of second through wirings individually accommodated in the plurality of second recesses and individually connected to the plurality of individual wirings,
前記基材の一部を除去する工程では、前記複数の第2貫通配線の一部が前記基材から露出するまで当該基材の一部を除去し、In the step of removing a portion of the base material, the portion of the base material is removed until a portion of the plurality of second through wirings is exposed from the base material;
前記電極を形成する工程では、前記複数の個別配線に対して個別に導通する複数の第2電極を形成する工程を含み、The step of forming the electrodes includes a step of forming a plurality of second electrodes that are individually conductive to the plurality of individual wirings,
前記複数の第2電極を形成する工程では、前記複数の第2電極が前記複数の第2貫通配線に対して個別に接するように当該複数の第2電極を形成する、請求項12に記載のサーマルプリントヘッドの製造方法。The method for manufacturing a thermal printhead according to claim 12 , wherein in the step of forming the plurality of second electrodes, the plurality of second electrodes are formed so as to be in contact with the plurality of second through-hole wirings individually.
前記主面は、基面と、前記基面から前記厚さ方向に膨出する凸面と、を含み、The main surface includes a base surface and a convex surface that bulges from the base surface in the thickness direction,
前記第1凹部を形成する工程の前に、前記基面から前記厚さ方向に膨出し、かつ前記主走査方向に沿って延びるとともに、前記凸面を含む凸部を前記基材に形成する工程をさらに備え、The method further includes, before the step of forming the first recess, a step of forming a convex portion on the base material, the convex portion bulging from the base surface in the thickness direction and extending along the main scanning direction and including the convex surface;
前記抵抗体層を形成する工程では、前記複数の発熱部を前記凸面上に形成する、請求項13に記載のサーマルプリントヘッドの製造方法。The method for manufacturing a thermal printhead according to claim 13 , wherein in the step of forming the resistor layer, the plurality of heat generating portions are formed on the convex surface.
前記半導体材料は、ケイ素の単結晶材料を含む、請求項14に記載のサーマルプリントヘッドの製造方法。 The method of claim 14 , wherein the semiconductor material comprises a single crystal material of silicon .
JP2022511987A 2020-04-01 2021-03-23 Thermal printhead and method for manufacturing the same Active JP7630494B2 (en)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2020065815 2020-04-01
JP2020065815 2020-04-01
JP2020088911 2020-05-21
JP2020088911 2020-05-21
JP2020157351 2020-09-18
JP2020157351 2020-09-18
JP2020160624 2020-09-25
JP2020160624 2020-09-25
PCT/JP2021/012000 WO2021200401A1 (en) 2020-04-01 2021-03-23 Thermal print head and method for manufacturing thermal print head

Publications (2)

Publication Number Publication Date
JPWO2021200401A1 JPWO2021200401A1 (en) 2021-10-07
JP7630494B2 true JP7630494B2 (en) 2025-02-17

Family

ID=77928600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022511987A Active JP7630494B2 (en) 2020-04-01 2021-03-23 Thermal printhead and method for manufacturing the same

Country Status (3)

Country Link
JP (1) JP7630494B2 (en)
CN (1) CN115348923A (en)
WO (1) WO2021200401A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023214514A1 (en) * 2022-05-02 2023-11-09 ローム株式会社 Thermal print head, method for manufacturing thermal print head, and thermal printer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206406615U (en) 2017-01-19 2017-08-15 山东华菱电子股份有限公司 A kind of high-quality thermal printing head
JP2019014233A (en) 2017-06-08 2019-01-31 ローム株式会社 Thermal print head
JP2019166824A (en) 2018-02-26 2019-10-03 ローム株式会社 Thermal print head

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1411895A (en) * 1973-04-06 1975-10-29 Texas Instruments Inc Print head
JPS6399964A (en) * 1986-10-17 1988-05-02 Matsushita Electric Ind Co Ltd thermal head
JPH05201045A (en) * 1992-01-28 1993-08-10 Kyocera Corp Thermal head
JP2607355Y2 (en) * 1993-07-30 2001-07-09 京セラ株式会社 Thermal head
JP3362234B2 (en) * 1993-11-22 2003-01-07 ローム株式会社 Electronic component and method of manufacturing the same
JP2001038941A (en) * 1999-08-02 2001-02-13 Seiko Instruments Inc Thermal head
JP4206244B2 (en) * 2002-09-17 2009-01-07 京セラ株式会社 Manufacturing method of thermal head

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206406615U (en) 2017-01-19 2017-08-15 山东华菱电子股份有限公司 A kind of high-quality thermal printing head
JP2019014233A (en) 2017-06-08 2019-01-31 ローム株式会社 Thermal print head
JP2019166824A (en) 2018-02-26 2019-10-03 ローム株式会社 Thermal print head

Also Published As

Publication number Publication date
WO2021200401A1 (en) 2021-10-07
JPWO2021200401A1 (en) 2021-10-07
CN115348923A (en) 2022-11-15

Similar Documents

Publication Publication Date Title
JP7481158B2 (en) Thermal printheads and thermal printers
JP7630494B2 (en) Thermal printhead and method for manufacturing the same
JP7413066B2 (en) Thermal print head manufacturing method, thermal print head and thermal printer
JP7545858B2 (en) Thermal printhead and method for manufacturing the same
CN114103477B (en) Thermal print head, method for manufacturing thermal print head, and thermal printer
JP7151054B2 (en) Thermal print head and manufacturing method thereof
JP7715553B2 (en) Thermal printhead manufacturing method
WO2021149617A1 (en) Thermal print head and method for manufacturing thermal print head
JP2024032827A (en) Thermal print head and its manufacturing method
CN116118358A (en) Thermal print head and method for manufacturing thermal print head
JP7607504B2 (en) Thermal printhead and method for manufacturing the same
JP7803701B2 (en) Thermal printhead and method for manufacturing the same
JP2022090328A (en) Thermal print head
CN114683709B (en) Thermal print head and method of manufacturing the same
JP2022180152A (en) Thermal print head and manufacturing method of the same
JP7557320B2 (en) Thermal Printhead
WO2024014228A1 (en) Thermal print head, thermal printer, and thermal print head manufacturing method
JP2022109454A (en) Thermal print head, method for manufacturing thermal print head, and thermal printer
JP7080428B2 (en) Substrate for thermal head
JP7627228B2 (en) Thermal printhead and manufacturing method thereof
JP2023109032A (en) Thermal print head and manufacturing method of the same
JP2023121929A (en) thermal print head
JP2023165460A (en) thermal print head
JP2023072897A (en) Thermal print head, and method for manufacturing thermal print head
JP2023160354A (en) Thermal print head and thermal printer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250204

R150 Certificate of patent or registration of utility model

Ref document number: 7630494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150