JP7631088B2

JP7631088B2 - Acoustic wave device, filter, multiplexer, wafer and manufacturing method thereof

Info

Publication number: JP7631088B2
Application number: JP2021081063A
Authority: JP
Inventors: 洋平清水; 享三浦; 凌平小宮山
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2021-05-12
Filing date: 2021-05-12
Publication date: 2025-02-18
Anticipated expiration: 2041-05-12
Also published as: JP2022174977A

Description

本発明は、弾性波デバイス、フィルタ、マルチプレクサ並びにウエハおよびその製造方法に関する。 The present invention relates to acoustic wave devices, filters, multiplexers, wafers, and methods for manufacturing the same.

スマートフォン等の通信機器に用いられる弾性波デバイスとして、圧電基板上に一対の櫛型電極を有するＩＤＴ（Interdigital Transducer）が設けられた弾性波デバイスが知られている。弾性波デバイスに、支持基板上に圧電基板を接合した複合基板を用いることが知られている（例えば特許文献１）。支持基板と圧電基板との間に中間層を設けることが知られている（例えば特許文献２、３）。支持基板の接合面を凹凸面とすることが知られている（例えば特許文献４）。 As an acoustic wave device used in communication devices such as smartphones, an acoustic wave device having an IDT (Interdigital Transducer) having a pair of comb-shaped electrodes on a piezoelectric substrate is known. It is known to use a composite substrate in which a piezoelectric substrate is bonded onto a support substrate in an acoustic wave device (e.g., Patent Document 1). It is known to provide an intermediate layer between the support substrate and the piezoelectric substrate (e.g., Patent Documents 2 and 3). It is known to make the bonding surface of the support substrate an uneven surface (e.g., Patent Document 4).

特開２０１７－０３４３６３号公報JP 2017-034363 A 国際公報第２０１８／２０３４３０号International Publication No. 2018/203430 国際公報第２０１９／０８２８０６号International Publication No. 2019/082806 特開２０２０－１６１８９９号公報JP 2020-161899 A

特許文献２および３のように、支持基板と圧電基板との間に中間層を設けた構造では、スプリアスを十分には抑制できない。支持基板と中間層との界面を粗面または凹凸面とすることでスプリアスを抑制できる。しかしながら、粗面または凹凸面上に中間層を形成すると、中間層と圧電基板との十分な接合強度が保てない。 In the structure in which an intermediate layer is provided between the support substrate and the piezoelectric substrate as in Patent Documents 2 and 3, spurious signals cannot be sufficiently suppressed. Spurious signals can be suppressed by making the interface between the support substrate and the intermediate layer a rough or uneven surface. However, when the intermediate layer is formed on a rough or uneven surface, sufficient bonding strength cannot be maintained between the intermediate layer and the piezoelectric substrate.

本発明は、上記課題に鑑みなされたものであり、中間層と圧電基板と接合強度を向上させることを目的とする。 The present invention was developed in consideration of the above problems, and aims to improve the bonding strength between the intermediate layer and the piezoelectric substrate.

本発明は、支持基板と、前記支持基板上に設けられ、結晶粒の平均粒径が１００ｎｍ以上である第１中間層と、前記第１中間層上に設けられ、前記第１中間層との界面の粗さは前記支持基板と前記第１中間層との界面の粗さより小さく、前記第１中間層より薄く、結晶粒の平均粒径が１００ｎｍ未満である第２中間層と、前記第２中間層上に直接接合された圧電基板と、前記圧電基板上に設けられた一対の櫛型電極と、を備える弾性波デバイスである。 The present invention is an acoustic wave device comprising a support substrate, a first intermediate layer provided on the support substrate and having an average crystal grain size of 100 nm or more, a second intermediate layer provided on the first intermediate layer, the interface roughness with the first intermediate layer being smaller than the interface roughness between the support substrate and the first intermediate layer, being thinner than the first intermediate layer, and having an average crystal grain size of less than 100 nm, a piezoelectric substrate directly bonded onto the second intermediate layer, and a pair of comb electrodes provided on the piezoelectric substrate.

上記構成において、前記圧電基板は前記第２中間層との界面にアモルファス層を有する構成とすることができる。 In the above configuration, the piezoelectric substrate may have an amorphous layer at the interface with the second intermediate layer.

上記構成において、前記支持基板と前記第１中間層との間の算術平均粗さは１０ｎｍ以上であり、前記第１中間層と前記第２中間層との間の算術平均粗さは１ｎｍ以下である構成とすることができる。 In the above configuration, the arithmetic mean roughness between the support substrate and the first intermediate layer can be 10 nm or more, and the arithmetic mean roughness between the first intermediate layer and the second intermediate layer can be 1 nm or less.

上記構成において、前記第２中間層の厚さは前記第１中間層の厚さの０．１倍以下である構成とすることができる。 In the above configuration, the thickness of the second intermediate layer may be 0.1 times or less the thickness of the first intermediate layer.

上記構成において、前記圧電基板の厚さは前記一対の櫛型電極の電極指の平均ピッチの２倍以下である構成とすることができる。 In the above configuration, the thickness of the piezoelectric substrate can be configured to be less than or equal to twice the average pitch of the electrode fingers of the pair of comb-shaped electrodes.

上記構成において、前記第２中間層は、酸化アルミニウムまたは窒化酸化アルミニウムを主成分とする構成とすることができる。 In the above configuration, the second intermediate layer may be composed primarily of aluminum oxide or aluminum oxide nitride.

上記構成において、前記第１中間層は、酸化アルミニウムまたは窒化酸化アルミニウムを主成分とする構成とすることができる。 In the above configuration, the first intermediate layer may be composed primarily of aluminum oxide or aluminum oxide nitride.

上記構成において、前記圧電基板は、タンタル酸リチウム基板またはニオブ酸リチウム基板である構成とすることができる。 In the above configuration, the piezoelectric substrate can be a lithium tantalate substrate or a lithium niobate substrate.

本発明は、上記弾性波デバイスを含むフィルタである。 The present invention is a filter including the above acoustic wave device.

本発明は、上記フィルタを含むマルチプレクサである。 The present invention is a multiplexer including the above filter.

本発明は、支持基板と、前記支持基板上に設けられ、結晶粒の平均粒径が１００ｎｍ以上である第１中間層と、前記第１中間層上に設けられ、前記第１中間層との界面の粗さは前記支持基板と前記第１中間層との界面の粗さより小さく、前記第１中間層より薄く、結晶粒の平均粒径が１００ｎｍ未満である第２中間層と、前記第２中間層上に直接接合された圧電基板と、を備えるウエハである。 The present invention is a wafer comprising a support substrate, a first intermediate layer provided on the support substrate and having an average crystal grain size of 100 nm or more, a second intermediate layer provided on the first intermediate layer, the roughness of the interface with the first intermediate layer being smaller than the roughness of the interface between the support substrate and the first intermediate layer, being thinner than the first intermediate layer, and having an average crystal grain size of less than 100 nm, and a piezoelectric substrate directly bonded onto the second intermediate layer.

本発明は、支持基板上に結晶粒の平均粒径が１００ｎｍ以上である第１中間層を形成する工程と、前記第１中間層の表面を平坦化する工程と、前記第１中間層の表面に、前記第１中間層との界面の粗さは前記支持基板と前記第１中間層との界面の粗さより小さく、前記第１中間層より薄く、結晶粒の平均粒径が１００ｎｍ未満である第２中間層を形成する工程と、前記第２中間層上に圧電基板を直接接合する工程と、を含むウエハの製造方法である。
The present invention is a wafer manufacturing method including the steps of forming a first intermediate layer on a support substrate, the first intermediate layer having an average crystal grain size of 100 nm or more; planarizing the surface of the first intermediate layer; forming a second intermediate layer on the surface of the first intermediate layer, the second intermediate layer having an interface roughness with the first intermediate layer smaller than the interface roughness between the support substrate and the first intermediate layer, being thinner than the first intermediate layer, and having an average crystal grain size of less than 100 nm; and directly bonding a piezoelectric substrate onto the second intermediate layer.

上記構成において、前記第２中間層上に前記圧電基板を直接接合する工程は、表面活性化法を用い前記第２中間層上に前記圧電基板を直接接合する工程を含む構成とすることができる。 In the above configuration, the step of directly bonding the piezoelectric substrate onto the second intermediate layer can include a step of directly bonding the piezoelectric substrate onto the second intermediate layer using a surface activation method.

本発明によれば、中間層と圧電基板と接合強度を向上させることができる。 The present invention can improve the bonding strength between the intermediate layer and the piezoelectric substrate.

図１（ａ）は、実施例１に係る弾性波共振器の平面図、図１（ｂ）は、図１（ａ）のＡ－Ａ断面図である。FIG. 1A is a plan view of an acoustic wave resonator in accordance with a first embodiment, and FIG. 1B is a cross-sectional view taken along line AA of FIG. 図２（ａ）から図２（ｅ）は、実施例１に係る弾性波共振器の製造方法を示す断面図（その１）である。2A to 2E are cross-sectional views (part 1) illustrating a method for manufacturing the acoustic wave resonator in accordance with the first embodiment. 図３（ａ）から図３（ｃ）は、実施例１に係る弾性波共振器の製造方法を示す断面図（その２）である。3A to 3C are cross-sectional views (part 2) illustrating the method for manufacturing the acoustic wave resonator in accordance with the first embodiment. 図４（ａ）から図４（ｃ）は、実施例１における基板の接合方法を示す模式図である。4(a) to 4(c) are schematic diagrams showing a method for bonding substrates in the first embodiment. 図５（ａ）および図５（ｂ）は、実施例１におけるウエハの製造方法において中間層の上面のＡＦＭ画像を示す図である。5(a) and 5(b) are diagrams showing AFM images of the upper surface of the intermediate layer in the wafer manufacturing method in Example 1. FIG. 図６（ａ）から図６（ｃ）は、実施例１におけるウエハの製造方法において中間層の上面のＡＦＭ画像を示す図である。6(a) to 6(c) are diagrams showing AFM images of the upper surface of the intermediate layer in the wafer manufacturing method in Example 1. FIG. 図７（ａ）および図７（ｂ）は、比較例１におけるウエハの製造方法において中間層の上面のＡＦＭ画像を示す図である。7(a) and 7(b) are diagrams showing AFM images of the upper surface of the intermediate layer in the wafer manufacturing method in Comparative Example 1. FIG. 図８（ａ）および図８（ｂ）は、比較例１におけるウエハの製造方法においてウエハの平面模式図である。8A and 8B are schematic plan views of a wafer in a wafer manufacturing method in Comparative Example 1. FIG. 図９（ａ）から図９（ｃ）は、実験３における中間層の上面のＡＦＭ画像である。9(a) to 9(c) are AFM images of the top surface of the intermediate layer in experiment 3. 図１０（ａ）から図１０（ｃ）は、実験３における中間層の上面のＡＦＭ画像である。10(a) to 10(c) are AFM images of the top surface of the intermediate layer in experiment 3. 図１１（ａ）は、実施例２に係るフィルタの回路図、図１１（ｂ）は、実施例２の変形例１に係るデュプレクサの回路図である。FIG. 11A is a circuit diagram of a filter in accordance with the second embodiment, and FIG. 11B is a circuit diagram of a duplexer in accordance with a first modified example of the second embodiment.

以下、図面を参照し本発明の実施例について説明する。 The following describes an embodiment of the present invention with reference to the drawings.

図１（ａ）は、実施例１に係る弾性波共振器の平面図、図１（ｂ）は、図１（ａ）のＡ－Ａ断面図である。電極指の配列方向をＸ方向、電極指の延伸方向をＹ方向、支持基板および圧電基板の積層方向をＺ方向とする。Ｘ方向、Ｙ方向およびＺ方向は、圧電基板の結晶方位のＸ軸方向およびＹ軸方向とは必ずしも対応しない。圧電基板が回転ＹカットＸ伝搬基板の場合、Ｘ方向は結晶方位のＸ軸方向となる。 Figure 1(a) is a plan view of an elastic wave resonator according to a first embodiment, and Figure 1(b) is a cross-sectional view taken along the line A-A of Figure 1(a). The arrangement direction of the electrode fingers is the X direction, the extension direction of the electrode fingers is the Y direction, and the stacking direction of the support substrate and piezoelectric substrate is the Z direction. The X direction, Y direction, and Z direction do not necessarily correspond to the X-axis direction and Y-axis direction of the crystal orientation of the piezoelectric substrate. When the piezoelectric substrate is a rotated Y-cut X-propagation substrate, the X direction is the X-axis direction of the crystal orientation.

図１（ａ）および図１（ｂ）に示すように、支持基板１０上に中間層１２が設けられ、中間層１２上に中間層１３が設けられている。中間層１３上に圧電基板１４が接合されている。支持基板１０と中間層１２との界面３０は粗面または凹凸面である。中間層１２と１３との界面３２および中間層１２と圧電基板１４との界面３４は鏡面である。界面３０の算術平均粗さＲａは例えば１０ｎｍ以上であり、例えば１００ｎｍ以上である。界面３２および３４の算術平均粗さＲａは例えば１ｎｍ以下であり、例えば０．１ｎｍ以下である。中間層１２、１３および圧電基板１４の厚さをそれぞれＴ２、Ｔ３およびＴ４とする。なお、界面３２が粗面または凹凸面であるため、厚さＴ２は平均の厚さである。 1(a) and 1(b), an intermediate layer 12 is provided on a support substrate 10, and an intermediate layer 13 is provided on the intermediate layer 12. A piezoelectric substrate 14 is bonded onto the intermediate layer 13. An interface 30 between the support substrate 10 and the intermediate layer 12 is a rough or uneven surface. An interface 32 between the intermediate layers 12 and 13 and an interface 34 between the intermediate layer 12 and the piezoelectric substrate 14 are mirror surfaces. The arithmetic mean roughness Ra of the interface 30 is, for example, 10 nm or more, for example, 100 nm or more. The arithmetic mean roughness Ra of the interfaces 32 and 34 is, for example, 1 nm or less, for example, 0.1 nm or less. The thicknesses of the intermediate layers 12, 13 and the piezoelectric substrate 14 are T2, T3 and T4, respectively. Note that since the interface 32 is a rough or uneven surface, the thickness T2 is an average thickness.

圧電基板１４上に弾性波共振器２６が設けられている。弾性波共振器２６はＩＤＴ２２および反射器２４を有する。反射器２４はＩＤＴ２２のＸ方向の両側に設けられている。ＩＤＴ２２および反射器２４は、圧電基板１４上の金属膜１６により形成される。 An elastic wave resonator 26 is provided on the piezoelectric substrate 14. The elastic wave resonator 26 has an IDT 22 and a reflector 24. The reflectors 24 are provided on both sides of the IDT 22 in the X direction. The IDT 22 and the reflector 24 are formed by a metal film 16 on the piezoelectric substrate 14.

ＩＤＴ２２は、対向する一対の櫛型電極２０を備える。櫛型電極２０は、複数の電極指１８と、複数の電極指１８が接続されたバスバー１９と、を備える。一対の櫛型電極２０の電極指１８が交差する領域が交差領域２５である。交差領域２５の長さが開口長である。一対の櫛型電極２０は、交差領域２５の少なくとも一部において電極指１８がほぼ互い違いとなるように、対向して設けられている。交差領域２５において複数の電極指１８が励振する弾性波は、主にＸ方向に伝搬する。一対の櫛型電極２０のうち一方の櫛型電極の電極指１８のピッチがほぼ弾性波の波長λとなる。複数の電極指１８のピッチ（電極指１８の中心間のピッチ）をＤとすると、一方の櫛型電極２０の電極指１８のピッチは電極指１８の２本分のピッチＤとなる。反射器２４は、ＩＤＴ２２の電極指１８が励振した弾性波（弾性表面波）を反射する。これにより弾性波はＩＤＴ２２の交差領域２５内に閉じ込められる。 The IDT 22 includes a pair of comb electrodes 20 facing each other. The comb electrodes 20 include a plurality of electrode fingers 18 and a bus bar 19 to which the plurality of electrode fingers 18 are connected. The region where the electrode fingers 18 of the pair of comb electrodes 20 intersect is the intersection region 25. The length of the intersection region 25 is the aperture length. The pair of comb electrodes 20 are provided facing each other so that the electrode fingers 18 are almost alternated in at least a part of the intersection region 25. The elastic waves excited by the plurality of electrode fingers 18 in the intersection region 25 propagate mainly in the X direction. The pitch of the electrode fingers 18 of one of the pair of comb electrodes 20 is approximately the wavelength λ of the elastic wave. If the pitch of the plurality of electrode fingers 18 (the pitch between the centers of the electrode fingers 18) is D, the pitch of the electrode fingers 18 of one comb electrode 20 is the pitch D of two electrode fingers 18. The reflector 24 reflects the acoustic wave (surface acoustic wave) excited by the electrode fingers 18 of the IDT 22. This confines the acoustic wave within the intersection region 25 of the IDT 22.

ＩＤＴ２２が励振した主モードの弾性波４６（弾性表面波、例えばＳＨ（Shear Horizontal）波）は主に圧電基板１４と中間層１２および１３との界面３２および３４において反射され、圧電基板１４に閉じ込められる。よって、損失を抑制できる。主モードの弾性波より速いバルク波等の弾性波４８は、界面３２および３４を通過し、支持基板１０と中間層１２との界面３０で反射しＩＤＴ２２に戻る。これにより、スプリアスとなる。界面３０を粗面または凹凸面とすることで、弾性波４８が界面３０において散乱される。また、中間層１２を厚くすることで、弾性波４８が中間層１２を伝搬するときに減衰する。これにより、スプリアスを抑制できる。 The main mode elastic wave 46 (surface acoustic wave, for example, SH (Shear Horizontal) wave) excited by the IDT 22 is mainly reflected at the interfaces 32 and 34 between the piezoelectric substrate 14 and the intermediate layers 12 and 13, and is confined in the piezoelectric substrate 14. This makes it possible to suppress loss. Elastic waves 48, such as bulk waves, which are faster than the main mode elastic wave, pass through the interfaces 32 and 34, are reflected at the interface 30 between the support substrate 10 and the intermediate layer 12, and return to the IDT 22. This causes spurious signals. By making the interface 30 a rough or uneven surface, the elastic wave 48 is scattered at the interface 30. In addition, by making the intermediate layer 12 thick, the elastic wave 48 is attenuated as it propagates through the intermediate layer 12. This makes it possible to suppress spurious signals.

圧電基板１４は、単結晶タンタル酸リチウム（ＬｉＴａＯ_３）基板または単結晶ニオブ酸リチウム（ＬｉＮｂＯ_３）基板であり、例えば回転ＹカットＸ伝搬タンタル酸リチウム基板または回転ＹカットＸ伝搬ニオブ酸リチウム基板である。主モードの弾性波４６がＳＨ波の場合、圧電基板１４は例えば３６°～４８°回転ＹカットＸ伝搬タンタル酸リチウム基板である。 The piezoelectric substrate 14 is a single crystal lithium tantalate ( _LiTaO3 ) substrate or a single crystal lithium niobate ( _LiNbO3 ) substrate, for example, a rotated Y-cut X-propagation lithium tantalate substrate or a rotated Y-cut X-propagation lithium niobate substrate. When the main mode elastic wave 46 is an SH wave, the piezoelectric substrate 14 is, for example, a 36° to 48° rotated Y-cut X-propagation lithium tantalate substrate.

支持基板１０は、例えばシリコン基板、サファイア基板、アルミナ基板、スピネル基板、水晶基板、炭化シリコン基板または窒化シリコン基板である。シリコン基板は単結晶または多結晶のＳｉ基板であり、サファイア基板は単結晶Ａｌ_２Ｏ_３基板であり、アルミナ基板は多結晶または非晶質Ａｌ_２Ｏ_３基板であり、スピネル基板は多結晶ＭｇＡｌ_２Ｏ_４基板であり、水晶基板は単結晶ＳｉＯ_２基板であり、炭化シリコン基板は単結晶、多結晶または非晶質ＳｉＣ基板であり、窒化シリコン基板は多結晶または非晶質ＳｉＮ基板である。支持基板１０のＸ方向の線膨張係数は圧電基板１４のＸ方向の線膨張係数より小さい。これにより、弾性波共振器の周波数温度依存性を小さくできる。 The support substrate 10 is, for example, a silicon substrate, a sapphire substrate, an alumina substrate, a spinel substrate, a quartz substrate, a silicon carbide substrate, or a silicon nitride substrate. The silicon substrate is a single crystal or polycrystalline Si substrate, the sapphire substrate is a single crystal Al ₂ O ₃ substrate, the alumina substrate is a polycrystalline or amorphous Al ₂ O ₃ substrate, the spinel substrate is a polycrystalline MgAl ₂ O ₄ substrate, the quartz substrate is a single crystal SiO ₂ substrate, the silicon carbide substrate is a single crystal, polycrystalline or amorphous SiC substrate, and the silicon nitride substrate is a polycrystalline or amorphous SiN substrate. The linear expansion coefficient of the support substrate 10 in the X direction is smaller than the linear expansion coefficient of the piezoelectric substrate 14 in the X direction. This makes it possible to reduce the frequency temperature dependency of the elastic wave resonator.

中間層１２は、例えば酸化アルミニウム層、窒化酸化アルミニウム層、窒化シリコン層またはシリコン層である。中間層１２を伝搬するバルク波の音速は圧電基板１４を伝搬するバルク波の音速より速い。これにより、圧電基板１４内に弾性波４６が閉じ込められる。中間層１２は多結晶であり、結晶粒の平均粒径は１００ｎｍ以上である。 The intermediate layer 12 is, for example, an aluminum oxide layer, an aluminum nitride oxide layer, a silicon nitride layer, or a silicon layer. The sound velocity of the bulk wave propagating through the intermediate layer 12 is faster than the sound velocity of the bulk wave propagating through the piezoelectric substrate 14. This causes the elastic wave 46 to be confined within the piezoelectric substrate 14. The intermediate layer 12 is polycrystalline, and the average grain size of the crystal grains is 100 nm or more.

中間層１３は、例えば酸化アルミニウム層または窒化酸化アルミニウム（ＡｌＯＮ）層であり、中間層１２と圧電基板１４とを接合させる接合層である。中間層１３は多結晶であり、結晶粒の平均粒径は１００ｎｍ未満である。 The intermediate layer 13 is, for example, an aluminum oxide layer or an aluminum oxynitride (AlON) layer, and is a bonding layer that bonds the intermediate layer 12 to the piezoelectric substrate 14. The intermediate layer 13 is polycrystalline, and the average grain size of the crystal grains is less than 100 nm.

弾性波のエネルギーを圧電基板１４内にある程度存在させるため、圧電基板１４の厚さＴ４は例えば１λ以下である。弾性波を圧電基板１４に閉じ込めるため、中間層１２の厚さＴ２は例えば１λ以上である。支持基板１０が他の層を支持するため、支持基板１０の厚さは、例えば５０μｍ以上である。中間層１３の厚さＴ３は、接合層として機能するため例えば５ｎｍ以上であり、弾性波を反射しないため、１００ｎｍ以下である。 To allow some energy of the elastic waves to exist within the piezoelectric substrate 14, the thickness T4 of the piezoelectric substrate 14 is, for example, 1λ or less. To confine the elastic waves within the piezoelectric substrate 14, the thickness T2 of the intermediate layer 12 is, for example, 1λ or more. Since the support substrate 10 supports the other layers, the thickness of the support substrate 10 is, for example, 50 μm or more. The thickness T3 of the intermediate layer 13 is, for example, 5 nm or more since it functions as a bonding layer, and is 100 nm or less since it does not reflect the elastic waves.

金属膜１６は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）またはモリブデン（Ｍｏ）を主成分とする膜である。電極指１８と圧電基板１４との間にチタン（Ｔｉ）膜またはクロム（Ｃｒ）膜等の密着膜が設けられていてもよい。密着膜は電極指１８より薄い。電極指１８を覆うように絶縁膜が設けられていてもよい。絶縁膜は保護膜または温度補償膜として機能する。 The metal film 16 is a film whose main component is, for example, aluminum (Al), copper (Cu) or molybdenum (Mo). An adhesive film such as a titanium (Ti) film or a chromium (Cr) film may be provided between the electrode fingers 18 and the piezoelectric substrate 14. The adhesive film is thinner than the electrode fingers 18. An insulating film may be provided so as to cover the electrode fingers 18. The insulating film functions as a protective film or a temperature compensation film.

弾性波の波長λは例えば１μｍから６μｍである。２本の電極指１８を１対としたときの対数は例えば２０対から３００対である。ＩＤＴ２２のデュティ比は、電極指１８の太さを電極指１８のピッチで除した値であり、例えば３０％から７０％である。ＩＤＴ２２の開口長は例えば１０λから５０λである。 The wavelength λ of the elastic wave is, for example, 1 μm to 6 μm. When two electrode fingers 18 are considered as one pair, the number of pairs is, for example, 20 to 300 pairs. The duty ratio of the IDT 22 is the value obtained by dividing the thickness of the electrode fingers 18 by the pitch of the electrode fingers 18, and is, for example, 30% to 70%. The aperture length of the IDT 22 is, for example, 10 λ to 50 λ.

［実施例１の製造方法］
図２（ａ）から図３（ｃ）は、実施例１に係る弾性波共振器の製造方法を示す断面図である。図２（ａ）に示すように、支持基板１０の上面を粗面または凹凸面とする。支持基板１０の上面を不規則な粗面とする場合、支持基板１０の上面を粗い研磨剤を用い研磨することで、支持基板１０の上面を粗面とする。支持基板１０の上面を規則的（すなわち周期的）な凹凸面とする場合、特許文献４のように支持基板１０の上面に規則的な開口を有するマスク層を設けマスク層をマスクに支持基板１０の上面をエッチングすることで、支持基板１０の上面を凹凸面とする。 [Production method of Example 1]
2(a) to 3(c) are cross-sectional views showing a method for manufacturing an acoustic wave resonator according to the first embodiment. As shown in FIG. 2(a), the upper surface of the support substrate 10 is made rough or uneven. When the upper surface of the support substrate 10 is made irregularly rough, the upper surface of the support substrate 10 is polished with a rough abrasive to make the upper surface of the support substrate 10 rough. When the upper surface of the support substrate 10 is made regular (i.e., periodic) uneven, as in Patent Document 4, a mask layer having regular openings is provided on the upper surface of the support substrate 10, and the upper surface of the support substrate 10 is etched using the mask layer as a mask to make the upper surface of the support substrate 10 uneven.

図２（ｂ）に示すように、支持基板１０上に中間層１２を例えばＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法または真空蒸着法を用い形成する。中間層１２の上面は粗面または凹凸面となる。中間層１２の厚さはＴ２´である。厚さＴ２´は平均の厚さである。図２（ｃ）に示すように、中間層１２の上面の研磨することにより中間層１２の上面を平坦化する。中間層１２の上面の研磨には例えばＣＭＰ（Chemical Mechanical Polishing）法を用いる。これにより中間層１２の厚さはＴ２となる。 As shown in FIG. 2(b), the intermediate layer 12 is formed on the support substrate 10 by, for example, CVD (Chemical Vapor Deposition), sputtering, or vacuum deposition. The upper surface of the intermediate layer 12 is rough or uneven. The thickness of the intermediate layer 12 is T2'. Thickness T2' is an average thickness. As shown in FIG. 2(c), the upper surface of the intermediate layer 12 is polished to flatten it. For example, CMP (Chemical Mechanical Polishing) is used to polish the upper surface of the intermediate layer 12. As a result, the thickness of the intermediate layer 12 becomes T2.

図２（ｄ）に示すように、中間層１２上に中間層１３を形成する。中間層１２の形成には例えばＣＶＤ法、スパッタリング法または真空蒸着法を用いる。中間層１３の厚さはＴ３である。図２（ｅ）に示すように、中間層１３の上面および圧電基板１４の下面に原子またはイオン等を照射する（矢印５５）。これにより、中間層１３の上面および圧電基板１４の下面が活性化する。 As shown in FIG. 2(d), intermediate layer 13 is formed on intermediate layer 12. For example, CVD, sputtering, or vacuum deposition is used to form intermediate layer 12. Intermediate layer 13 has a thickness of T3. As shown in FIG. 2(e), atoms or ions are irradiated onto the upper surface of intermediate layer 13 and the lower surface of piezoelectric substrate 14 (arrow 55). This activates the upper surface of intermediate layer 13 and the lower surface of piezoelectric substrate 14.

図３（ａ）に示すように、中間層１３の上面と圧電基板１４の下面とを接触させ、中間層１３の上面と圧電基板１４の下面とを常温において直接接合する。図３（ｂ）に示すように、圧電基板１４の上面を例えばＣＭＰ法を用い平坦化する。これにより、圧電基板１４の厚さがＴ４となる。支持基板１０上に圧電基板１４が積層されたウエハ２８が完成する。図３（ｃ）に示すように、圧電基板１４上に金属膜１６を形成することで、圧電基板１４上にＩＤＴ２２および反射器２４を形成する。 As shown in FIG. 3(a), the upper surface of the intermediate layer 13 is brought into contact with the lower surface of the piezoelectric substrate 14, and the upper surface of the intermediate layer 13 is directly bonded to the lower surface of the piezoelectric substrate 14 at room temperature. As shown in FIG. 3(b), the upper surface of the piezoelectric substrate 14 is planarized, for example, using a CMP method. This results in the thickness of the piezoelectric substrate 14 being T4. A wafer 28 is completed in which the piezoelectric substrate 14 is laminated on the support substrate 10. As shown in FIG. 3(c), a metal film 16 is formed on the piezoelectric substrate 14, thereby forming an IDT 22 and a reflector 24 on the piezoelectric substrate 14.

図４（ａ）から図４（ｃ）は、実施例１における基板の接合方法を示す模式図である。図４（ａ）に示すように、中間層１３は中間層１３ａおよび非晶質層１３ｂを有する。中間層１３ａが多結晶酸化アルミニウムの場合、非晶質層１３ｂはアルミニウム原子および酸素原子である原子５０を有する。中間層１３ａが多結晶窒化酸化アルミニウムの場合、非晶質層１３ｂはアルミニウム原子、窒素原子および酸素原子である原子５０を有する。矢印５５のように真空中において中間層１３の上面に原子５４またはイオンを照射する。原子５４またはイオンが照射された領域は、非晶質層１３ｂであり、原子５０と照射された原子５４を有する。 Figures 4(a) to 4(c) are schematic diagrams showing a method of bonding substrates in Example 1. As shown in Figure 4(a), the intermediate layer 13 has an intermediate layer 13a and an amorphous layer 13b. When the intermediate layer 13a is polycrystalline aluminum oxide, the amorphous layer 13b has atoms 50 that are aluminum atoms and oxygen atoms. When the intermediate layer 13a is polycrystalline aluminum oxynitride, the amorphous layer 13b has atoms 50 that are aluminum atoms, nitrogen atoms, and oxygen atoms. As shown by arrow 55, atoms 54 or ions are irradiated onto the upper surface of the intermediate layer 13 in a vacuum. The region irradiated with atoms 54 or ions is the amorphous layer 13b, and has atoms 50 and irradiated atoms 54.

図４（ｂ）に示すように、圧電基板１４は圧電基板１４ａおよび非晶質層１４ｂを有する。圧電基板１４ａは、単結晶圧電基板であり、タンタル酸リチウム基板の場合、タンタル原子、リチウム原子および酸素原子である原子５２を有し、ニオブ酸リチウム基板の場合、ニオブ原子、リチウム原子および酸素原子である原子を有する。矢印５５のように真空中において圧電基板１４の下面に原子５４またはイオンを照射する。原子５４またはイオンが照射された領域は、非晶質層１４ｂであり、原子５２と照射された原子５４を有する。 As shown in FIG. 4(b), the piezoelectric substrate 14 has a piezoelectric layer 14a and an amorphous layer 14b. The piezoelectric substrate 14a is a single crystal piezoelectric substrate, and in the case of a lithium tantalate substrate, it has atoms 52 which are tantalum atoms, lithium atoms, and oxygen atoms, and in the case of a lithium niobate substrate, it has atoms which are niobium atoms, lithium atoms, and oxygen atoms. As indicated by arrow 55, atoms 54 or ions are irradiated onto the lower surface of the piezoelectric substrate 14 in a vacuum. The region irradiated with atoms 54 or ions is the amorphous layer 14b, and has atoms 52 and the irradiated atoms 54.

図４（ａ）および図４（ｂ）において、原子５４は例えばアルゴン（Ａｒ）、キセノン（Ｘｅ）またはクリプトン（Ｋｒ）等の不活性元素（例えば希ガス元素）である。原子５４またはイオン等をイオンビーム、中性化したビームまたはプラズマとして、照射する。これにより、非晶質層１３ｂの上面および非晶質層１４ｂの下面に未結合の未結合手が形成される（すなわち非晶質層１３ｂの上面および非晶質層１４ｂの下面が活性化される）。アルゴンイオンを用いる場合、例えば表面活性化接合（SAB：Surface Activated Bonding）装置を用いればよい。 In Figures 4(a) and 4(b), atoms 54 are inert elements (e.g., rare gas elements) such as argon (Ar), xenon (Xe), or krypton (Kr). Atoms 54 or ions are irradiated as an ion beam, neutralized beam, or plasma. This forms unbonded dangling bonds on the upper surface of amorphous layer 13b and the lower surface of amorphous layer 14b (i.e., the upper surface of amorphous layer 13b and the lower surface of amorphous layer 14b are activated). When argon ions are used, for example, a surface activated bonding (SAB) device may be used.

図４（ｃ）に示すように、真空を維持した状態で、矢印５６のように支持基板１０と圧電基板１４とを押圧することで、非晶質層１３ｂと１４ｂとを張り合わせる。このとき、非晶質層１３ｂおよび１４ｂの表面に形成された未結合手同士が結合し、強固な結合となる。これにより、中間層１３と圧電基板１４が接合される。このような接合は常温（例えば１００℃以下かつ－２０℃以上、好ましくは８０℃以下かつ０℃以上）で行われるため熱応力を抑制できる。常温で接合されたか否かは、残留応力の温度依存性により確かめることができる。すなわち、接合された温度において、残留応力が最も小さくなる。 As shown in FIG. 4(c), while maintaining a vacuum, the support substrate 10 and the piezoelectric substrate 14 are pressed as indicated by the arrow 56 to bond the amorphous layers 13b and 14b together. At this time, the dangling bonds formed on the surfaces of the amorphous layers 13b and 14b bond together to form a strong bond. This bonds the intermediate layer 13 and the piezoelectric substrate 14 together. This bonding is performed at room temperature (for example, 100°C or lower and -20°C or higher, preferably 80°C or lower and 0°C or higher), so thermal stress can be suppressed. Whether or not bonding has been performed at room temperature can be confirmed by checking the temperature dependence of the residual stress. In other words, the residual stress is smallest at the bonding temperature.

非晶質層１３ｂは、中間層１３の構成元素を主成分とし、表面活性化のための元素（例えばアルゴン）を含む。非晶質層１４ｂは、圧電基板１４の構成元素を主成分とし、表面活性化のための元素（例えばアルゴン）を含む。中間層１３が酸化アルミニウム膜のとき、非晶質層１３ｂはアルミニウムおよび酸素を主成分とし、表面活性化のための元素（例えばアルゴン）を含む。中間層１３が窒化酸化アルミニウム膜のとき、非晶質層１３ｂはアルミニウム、窒素および酸素を主成分とし、表面活性化のための元素（例えばアルゴン）を含む。圧電基板１４がタンタル酸リチウム基板のとき非晶質層１４ｂはタンタル、リチウムおよび酸素を主成分とし、表面活性化のための元素（例えばアルゴン）を含む。圧電基板１４がニオブ酸リチウム基板のとき非晶質層１４ｂはニオブ、リチウムおよび酸素を主成分とし、表面活性化のための元素（例えばアルゴン）を含む。 The amorphous layer 13b is mainly composed of the constituent elements of the intermediate layer 13 and contains an element for surface activation (e.g., argon). The amorphous layer 14b is mainly composed of the constituent elements of the piezoelectric substrate 14 and contains an element for surface activation (e.g., argon). When the intermediate layer 13 is an aluminum oxide film, the amorphous layer 13b is mainly composed of aluminum and oxygen and contains an element for surface activation (e.g., argon). When the intermediate layer 13 is an aluminum oxide nitride film, the amorphous layer 13b is mainly composed of aluminum, nitrogen and oxygen and contains an element for surface activation (e.g., argon). When the piezoelectric substrate 14 is a lithium tantalate substrate, the amorphous layer 14b is mainly composed of tantalum, lithium and oxygen and contains an element for surface activation (e.g., argon). When the piezoelectric substrate 14 is a lithium niobate substrate, the amorphous layer 14b is mainly composed of niobium, lithium and oxygen and contains an element for surface activation (e.g., argon).

非晶質層１３ｂおよび１４ｂの合計の厚さは、０ｎｍより大きいことが好ましく、０．５ｎｍ以上がより好ましい。これにより、中間層１３と圧電基板１４との接合性を向上させることができる。非晶質層１３ｂおよび１４ｂの合計の厚さは、１０ｎｍ以下が好ましく、５ｎｍ以下がより好ましい。これにより、弾性波共振器の特性の劣化を抑制できる。 The total thickness of the amorphous layers 13b and 14b is preferably greater than 0 nm, and more preferably 0.5 nm or more. This improves the bonding between the intermediate layer 13 and the piezoelectric substrate 14. The total thickness of the amorphous layers 13b and 14b is preferably 10 nm or less, and more preferably 5 nm or less. This prevents deterioration of the characteristics of the acoustic wave resonator.

［実験１］
実施例１における図２（ａ）～図３（ｂ）を行い、ウエハ２８を作製した。実験１におけるウエハ２８の作成方法は以下である。図２（ａ）において、算術平均粗さＲａが約１５０ｎｍの不規則な粗面を上面とするサファイア基板を支持基板１０として準備する。支持基板１０のサイズは４インチである。図２（ｂ）において、スパッタリング法を用い、支持基板１０上に酸化アルミニウム層を中間層１２として形成する。このとき、中間層１２の上面の算術平均粗さＲａは１５ｎｍ～２７ｎｍである。図２（ｃ）として、中間層１２の上面をＣＭＰ法を用い平坦化する。これにより、中間層１２の厚さＴ２となる。このとき、中間層１２の上面の算術平均粗さＲａは約０．２ｎｍである。図２（ｄ）において、スパッタリング法を用い、中間層１２に厚さＴ３の窒化酸化アルミニウム層を中間層１３として形成する。図２（ｅ）において、アルゴンを圧電基板１４の下面および中間層１３の上面に照射し、圧電基板１４の下面および中間層１３の上面を活性化する。図３（ａ）において、圧電基板１４の下面と中間層１３の上面とを常温において接合する。図３（ｂ）において、圧電基板１４の上面をＣＭＰ法を用い研磨し圧電基板１４の厚さＴ４とする。 [Experiment 1]
2(a) to 3(b) in Example 1 were carried out to fabricate the wafer 28. The method of fabricating the wafer 28 in Experiment 1 is as follows. In FIG. 2(a), a sapphire substrate having an irregular rough surface with an arithmetic mean roughness Ra of about 150 nm as the upper surface is prepared as the support substrate 10. The size of the support substrate 10 is 4 inches. In FIG. 2(b), an aluminum oxide layer is formed as the intermediate layer 12 on the support substrate 10 by using a sputtering method. At this time, the arithmetic mean roughness Ra of the upper surface of the intermediate layer 12 is 15 nm to 27 nm. As shown in FIG. 2(c), the upper surface of the intermediate layer 12 is planarized by using a CMP method. This results in a thickness T2 of the intermediate layer 12. At this time, the arithmetic mean roughness Ra of the upper surface of the intermediate layer 12 is about 0.2 nm. In FIG. 2(d), an aluminum oxynitride layer having a thickness T3 is formed as the intermediate layer 13 on the intermediate layer 12 by using a sputtering method. In Fig. 2(e), argon is irradiated onto the lower surface of piezoelectric substrate 14 and the upper surface of intermediate layer 13 to activate the lower surface of piezoelectric substrate 14 and the upper surface of intermediate layer 13. In Fig. 3(a), the lower surface of piezoelectric substrate 14 and the upper surface of intermediate layer 13 are bonded at room temperature. In Fig. 3(b), the upper surface of piezoelectric substrate 14 is polished using CMP to a thickness T4 of piezoelectric substrate 14.

図５（ａ）および図５（ｂ）は、実施例１におけるウエハの製造方法において中間層の上面のＡＦＭ画像を示す図である。図５（ａ）は、図２（ｂ）における中間層１２の上面のＡＦＭ画像であり、図５（ｂ）は、図２（ｄ）における中間層１３の上面のＡＦＭ画像である。中間層１２および１３の厚さＴ２´およびＴ３は１０μｍおよび４０ｎｍである。 Figures 5(a) and 5(b) are diagrams showing AFM images of the upper surface of the intermediate layer in the wafer manufacturing method in Example 1. Figure 5(a) is an AFM image of the upper surface of intermediate layer 12 in Figure 2(b), and Figure 5(b) is an AFM image of the upper surface of intermediate layer 13 in Figure 2(d). The thicknesses T2' and T3 of intermediate layers 12 and 13 are 10 μm and 40 nm.

図５（ａ）に示すように、中間層１２の上面に結晶粒３５が観察できる。結晶粒３５の粒径は１００ｎｍ～２μｍである。結晶粒３５の平均粒径を以下のように算出する。図５（ａ）の１０μｍ×１０μｍの画像内の結晶粒３５の個数を計測する。画像の外周にかかる結晶粒３５は１／２個として計測する。面積Ｓ（例えば１０μｍ×１０μｍ）を結晶粒３５の個数Ｎで除することで結晶粒３５の平均面積ｓ＝Ｓ／Ｎが算出できる。結晶粒３５の断面が円形と仮定したとき、結晶粒３５の平均粒径をｒとすると、ｓ＝π×（ｒ／２）^２である。これにより、結晶粒３５の平均粒径ｒが算出できる。図５（ａ）の画像では、結晶粒の平均粒径ｒは１６２９ｎｍである。 As shown in FIG. 5(a), crystal grains 35 can be observed on the upper surface of the intermediate layer 12. The grain size of the crystal grains 35 is 100 nm to 2 μm. The average grain size of the crystal grains 35 is calculated as follows. The number of crystal grains 35 in the 10 μm×10 μm image of FIG. 5(a) is counted. The crystal grains 35 on the outer periphery of the image are counted as 1/2. The average area s of the crystal grains 35, s=S/N, can be calculated by dividing the area S (for example, 10 μm×10 μm) by the number N of the crystal grains 35. Assuming that the cross section of the crystal grains 35 is circular, and the average grain size of the crystal grains 35 is r, s=π×(r/2) ^2. This allows the average grain size r of the crystal grains 35 to be calculated. In the image of FIG. 5(a), the average grain size r of the crystal grains is 1629 nm.

図５（ｂ）に示すように、中間層１３の上面の結晶粒３５の粒径は非常に小さい。結晶粒３５の粒径は２ｎｍ～１００ｎｍである。図５（ｂ）を拡大した０．１μｍ×０．１μｍの画像から図５（ａ）と同様の方法で算出した結晶粒３５の平均粒径１７ｎｍである。 As shown in FIG. 5(b), the grain size of the crystal grains 35 on the upper surface of the intermediate layer 13 is very small. The grain size of the crystal grains 35 is 2 nm to 100 nm. The average grain size of the crystal grains 35 calculated from an enlarged 0.1 μm × 0.1 μm image of FIG. 5(b) in a similar manner to FIG. 5(a) is 17 nm.

図６（ａ）から図６（ｃ）は、実施例１におけるウエハの製造方法において中間層の上面のＡＦＭ画像を示す図である。図６（ａ）から図６(ｃ）は、それぞれ中間層１２の厚さＴ２´が４μｍ、６μｍおよび１０μｍのときの図２（ｂ）における中間層１２の上面のＡＦＭ画像である。中間層１２の形成方法等は図５（ａ）と同じである。図６（ａ）から図６（ｃ）に示すように、中間層１２の厚さＴ２´が厚くなると、結晶粒３５の粒径が大きくなる傾向がある。 Figures 6(a) to 6(c) are diagrams showing AFM images of the upper surface of the intermediate layer in the wafer manufacturing method in Example 1. Figures 6(a) to 6(c) are AFM images of the upper surface of the intermediate layer 12 in Figure 2(b) when the thickness T2' of the intermediate layer 12 is 4 μm, 6 μm, and 10 μm, respectively. The method of forming the intermediate layer 12 is the same as in Figure 5(a). As shown in Figures 6(a) to 6(c), as the thickness T2' of the intermediate layer 12 increases, the grain size of the crystal grains 35 tends to increase.

［比較例１：実験２］
比較例１として、図２（ｃ）において、中間層１２の上面を約２μｍ研磨し、厚さＴ２が１０μｍの中間層１２を形成した。図２（ｄ）における中間層１３の形成を行わず、中間層１２上に圧電基板１４を直接接合したウエハを作製した。その他のウエハの製造方法は実施例１の図２（ａ）～図３（ｂ）と同じである。 [Comparative Example 1: Experiment 2]
As Comparative Example 1, in Fig. 2(c), the upper surface of the intermediate layer 12 was polished by about 2 μm to form an intermediate layer 12 with a thickness T2 of 10 μm. A wafer was produced in which the piezoelectric substrate 14 was directly bonded onto the intermediate layer 12 without forming the intermediate layer 13 in Fig. 2(d). The other manufacturing methods of the wafer were the same as those in Figs. 2(a) to 3(b) of Example 1.

図７（ａ）および図７（ｂ）は、比較例１におけるウエハの製造方法において中間層の上面のＡＦＭ画像を示す図である。図７（ａ）は、図２（ｂ）における中間層１２の上面のＡＦＭ画像であり、図７（ｂ）は、図２（ｃ）における中間層１２の上面のＡＦＭ画像である。図７（ａ）のように、ＣＭＰ前の中間層１２の上面には粒径が１μｍ～２μｍの結晶粒が観察され、上面の凹凸が大きい。図７（ｂ）に示すように、中間層１２の上面をＣＭＰ法により研磨することで上面の凹凸が小さくなる。 Figures 7(a) and 7(b) are diagrams showing AFM images of the upper surface of the intermediate layer in the wafer manufacturing method in Comparative Example 1. Figure 7(a) is an AFM image of the upper surface of the intermediate layer 12 in Figure 2(b), and Figure 7(b) is an AFM image of the upper surface of the intermediate layer 12 in Figure 2(c). As shown in Figure 7(a), crystal grains with a grain size of 1 μm to 2 μm are observed on the upper surface of the intermediate layer 12 before CMP, and the unevenness of the upper surface is large. As shown in Figure 7(b), the unevenness of the upper surface is reduced by polishing the upper surface of the intermediate layer 12 by the CMP method.

図８（ａ）および図８（ｂ）は、比較例１におけるウエハの製造方法においてウエハの平面模式図である。図８（ａ）は、図３（ｂ）における圧電基板１４を研磨のウエハの平面模式図である。図８（ａ）に示すように、圧電基板１４を接合後のウエハでは中間層１２と圧電基板１４とは接合されているようにみえる。図８（ｂ）に示すように、圧電基板１４の厚さＴ４が波長λ以下になるように圧電基板１４の上面を研磨すると、ウエハ２８の前面に渦状の圧電基板１４の剥がれが観察される。 Figures 8(a) and 8(b) are schematic plan views of a wafer in the wafer manufacturing method in Comparative Example 1. Figure 8(a) is a schematic plan view of the wafer in Figure 3(b) after the piezoelectric substrate 14 has been polished. As shown in Figure 8(a), in the wafer after the piezoelectric substrate 14 has been bonded, the intermediate layer 12 and the piezoelectric substrate 14 appear to be bonded. As shown in Figure 8(b), when the top surface of the piezoelectric substrate 14 is polished so that the thickness T4 of the piezoelectric substrate 14 is equal to or less than the wavelength λ, vortex-shaped peeling of the piezoelectric substrate 14 is observed on the front surface of the wafer 28.

このように、比較例１では、図７（ａ）のように、中間層１２の結晶粒３５の粒径が大きく、中間層１２の上面の凹凸が大きい場合であっても、図７（ｂ）のように、中間層１２の上面をＣＭＰ法を用い平坦化することで、中間層１２の上面が平坦になる。図８（ａ）のように、中間層１２上に圧電基板１４を直接接合できているようにみえる。しかし、図８（ｂ）のように、圧電基板１４を研磨すると、中間層１２から圧電基板１４が剥がれてしまう。このように、中間層１２の結晶粒３５が大きい場合、中間層１２の上面を平坦化しても中間層１２と圧電基板１４との接合強度が低下する。 Thus, in Comparative Example 1, even if the grain size of the crystal grains 35 of the intermediate layer 12 is large and the upper surface of the intermediate layer 12 is highly uneven as shown in FIG. 7(a), the upper surface of the intermediate layer 12 is flattened by planarizing the upper surface of the intermediate layer 12 using the CMP method as shown in FIG. 7(b). As shown in FIG. 8(a), it appears that the piezoelectric substrate 14 is directly bonded onto the intermediate layer 12. However, as shown in FIG. 8(b), when the piezoelectric substrate 14 is polished, the piezoelectric substrate 14 peels off from the intermediate layer 12. Thus, when the crystal grains 35 of the intermediate layer 12 are large, the bonding strength between the intermediate layer 12 and the piezoelectric substrate 14 decreases even if the upper surface of the intermediate layer 12 is flattened.

［実験３］
中間層１２の結晶粒が大きくなる理由を調べるため、支持基板１０の上面が粗面の場合と鏡面の場合について、支持基板１０上に中間層１２をスパッタリング法を用い形成し、中間層１２の上面をＡＦＭ観察した。支持基板１０の上面が粗面の場合の算術平均粗さＲａは約１５０ｎｍである。支持基板１０の上面が鏡面の場合の算術平均粗さＲａは０．１ｎｍ以下である。 [Experiment 3]
To investigate the reason why the crystal grains of the intermediate layer 12 become larger, the intermediate layer 12 was formed on the support substrate 10 by sputtering, and the upper surface of the intermediate layer 12 was observed with an AFM, for cases where the upper surface of the support substrate 10 was a rough surface and a mirror surface. When the upper surface of the support substrate 10 was a rough surface, the arithmetic mean roughness Ra was about 150 nm. When the upper surface of the support substrate 10 was a mirror surface, the arithmetic mean roughness Ra was 0.1 nm or less.

図９（ａ）から図９（ｃ）は、実験３における中間層の上面のＡＦＭ画像である。支持基板１０の上面は粗面である。図９（ａ）から図９（ｃ）は、それぞれ中間層１２の厚さＴ２´が４μｍ、６μｍおよび１０μｍである。図９（ａ）から図９（ｃ）に示すように、中間層１２の厚さＴ２´のいずれのウエハも結晶粒３５の粒径は１μｍ以上である。 Figures 9(a) to 9(c) are AFM images of the upper surface of the intermediate layer in experiment 3. The upper surface of the support substrate 10 is rough. In Figures 9(a) to 9(c), the thickness T2' of the intermediate layer 12 is 4 μm, 6 μm, and 10 μm, respectively. As shown in Figures 9(a) to 9(c), the grain size of the crystal grains 35 is 1 μm or more in all wafers with the thickness T2' of the intermediate layer 12.

図１０（ａ）から図１０（ｃ）は、実験３における中間層の上面のＡＦＭ画像である。支持基板１０の上面は鏡面である。図１０（ａ）から図１０（ｃ）は、それぞれ中間層１２の厚さＴ２´が４μｍ、６μｍおよび１０μｍである。図１０（ａ）から図１０（ｃ）に示すように、中間層１２の厚さＴ２´のいずれのウエハも結晶粒３５の粒径は４００ｎｍ以下である。厚さＴ２´が大きくなると結晶粒３５の粒径は大きくなるように見える。 Figures 10(a) to 10(c) are AFM images of the upper surface of the intermediate layer in experiment 3. The upper surface of the support substrate 10 is a mirror surface. In Figures 10(a) to 10(c), the thickness T2' of the intermediate layer 12 is 4 μm, 6 μm, and 10 μm, respectively. As shown in Figures 10(a) to 10(c), the grain size of the crystal grains 35 is 400 nm or less in all wafers with the thickness T2' of the intermediate layer 12. The grain size of the crystal grains 35 appears to increase as the thickness T2' increases.

実験３のように、中間層１２の結晶粒３５は支持基板１０の上面が粗面または凹凸面の場合大きくなる。また、図６（ａ）から図６（ｃ）のように、中間層１２の厚さＴ２´が厚くなると結晶粒３５の粒径が大きくなる。実験２のように、中間層１２の結晶粒３５が大きい場合、中間層１２の上面をＣＰＭ法を用い平坦化しても、中間層１２上に圧電基板１４を直接接合すると接合強度が低下する。 As in experiment 3, the crystal grains 35 in the intermediate layer 12 become large when the upper surface of the support substrate 10 is rough or uneven. Also, as shown in Figures 6(a) to 6(c), the grain size of the crystal grains 35 increases as the thickness T2' of the intermediate layer 12 increases. As in experiment 2, when the crystal grains 35 in the intermediate layer 12 are large, the bonding strength decreases when the piezoelectric substrate 14 is directly bonded onto the intermediate layer 12, even if the upper surface of the intermediate layer 12 is flattened using the CPM method.

[実験４]
実施例１のウエハの製造方法において中間層１２の厚さＴ２´を４μｍ、６μｍおよび１０μｍと変えた。中間層１３の厚さＴ３を１０ｎｍ、２０ｎｍおよび４０ｎｍと変えた。圧電基板１４の厚さＴ４を１．２μｍとした。図２（ｃ）におけるＣＭＰ法を用いた研磨量［μｍ］を１．３μｍ、２．０μｍおよび２．５μｍと変えた。図３（ｂ）において、ウエハ２８における圧電基板１４のはがれを観察した。 [Experiment 4]
In the wafer manufacturing method of Example 1, the thickness T2' of the intermediate layer 12 was changed to 4 μm, 6 μm, and 10 μm. The thickness T3 of the intermediate layer 13 was changed to 10 nm, 20 nm, and 40 nm. The thickness T4 of the piezoelectric substrate 14 was set to 1.2 μm. The amount of polishing [μm] using the CMP method in FIG. 2(c) was changed to 1.3 μm, 2.0 μm, and 2.5 μm. In FIG. 3(b), peeling of the piezoelectric substrate 14 in the wafer 28 was observed.

表１は、実験１における圧電基板１４の剥がれの程度を示す表である。

Table 1 shows the degree of peeling of the piezoelectric substrate 14 in the first experiment.

剥がれの程度は「Ａ」、「Ｂ」、「Ｃ」および「Ｄ」で表した。「Ａ」はウエハ２８の外周から５ｍｍより内側に圧電基板１４の剥がれが観測されていないことを示す。「Ｂ」はウエハ２８の外周から１５ｍｍより内側に圧電基板１４の剥がれが観測されていないことを示す。「Ｃ」はウエハ２８の外周から３０ｍｍより内側に圧電基板１４の剥がれが観測されていないことを示す。「Ｄ」はウエハ２８の全面に圧電基板１４の剥がれが観測されることを示す。「Ａ」から「Ｄ」に行くに従い剥がれの程度が悪くなる。実験２の図８（ｂ）の剥がれは「Ｄ」に相当する。 The degree of peeling was expressed as "A," "B," "C," and "D." "A" indicates that no peeling of the piezoelectric substrate 14 was observed more than 5 mm inward from the outer periphery of the wafer 28. "B" indicates that no peeling of the piezoelectric substrate 14 was observed more than 15 mm inward from the outer periphery of the wafer 28. "C" indicates that no peeling of the piezoelectric substrate 14 was observed more than 30 mm inward from the outer periphery of the wafer 28. "D" indicates that peeling of the piezoelectric substrate 14 was observed over the entire surface of the wafer 28. The degree of peeling worsens going from "A" to "D." The peeling in Figure 8(b) of Experiment 2 corresponds to "D."

表１に示すように、ほとんどの場合において、圧電基板１４の剥がれは実験２の図８（ｂ）より改善する。中間層１２の厚さＴ２が薄くかつ中間層１３のＴ３が厚い方が圧電基板１４の剥がれは改善する。 As shown in Table 1, in most cases, the peeling of the piezoelectric substrate 14 is improved from that shown in FIG. 8(b) of Experiment 2. The peeling of the piezoelectric substrate 14 is improved when the thickness T2 of the intermediate layer 12 is thin and the thickness T3 of the intermediate layer 13 is thick.

図２（ｂ）のように、表面に凹凸を有する支持基板上に中間層１２（第１中間層）を形成すると、結晶粒３５の平均粒径が１００ｎｍ以上となる。図２（ｃ）のように、中間層１２の表面を平坦化する。実験２の比較例１のように、この状態で中間層１２上に圧電基板１４を直接接合すると、圧電基板１４の接合強度が低下する。そこで、実施例１では、図２（ｄ）のように、中間層１２の表面に、結晶粒の平均粒径が１００ｎｍ未満であり、中間層１２より薄い中間層１３（第２中間層）を形成する。図２（ｅ）および図３（ａ）のように、中間層１３上に圧電基板１４を直接接合する。これにより、中間層１２と圧電基板１４との接合強度の大きいウエハを製造できる。 2(b), when the intermediate layer 12 (first intermediate layer) is formed on a support substrate having an uneven surface, the average grain size of the crystal grains 35 becomes 100 nm or more. As shown in FIG. 2(c), the surface of the intermediate layer 12 is flattened. If the piezoelectric substrate 14 is directly bonded to the intermediate layer 12 in this state, as in Comparative Example 1 of Experiment 2, the bonding strength of the piezoelectric substrate 14 decreases. Therefore, in Example 1, as shown in FIG. 2(d), an intermediate layer 13 (second intermediate layer) having an average grain size of less than 100 nm and thinner than the intermediate layer 12 is formed on the surface of the intermediate layer 12. As shown in FIG. 2(e) and FIG. 3(a), the piezoelectric substrate 14 is directly bonded to the intermediate layer 13. This allows the manufacture of a wafer with a high bonding strength between the intermediate layer 12 and the piezoelectric substrate 14.

このようにウエハ２８を製造すると、ウエハおよび弾性波デバイスでは、支持基板１０と中間層１２との界面３０が粗面または凹凸面となる。中間層１２と１３との界面３２の粗さは界面３０の粗さより小さくなる。中間層１３と圧電基板１４との界面３４の粗さは界面３０の粗さより小さくなる。 When the wafer 28 is manufactured in this manner, the interface 30 between the support substrate 10 and the intermediate layer 12 in the wafer and the acoustic wave device is a rough or uneven surface. The roughness of the interface 32 between the intermediate layers 12 and 13 is less than the roughness of the interface 30. The roughness of the interface 34 between the intermediate layer 13 and the piezoelectric substrate 14 is less than the roughness of the interface 30.

結晶粒３５の平均粒径は以下のように求めることができる。１０個以上、好ましくは２０個以上の結晶粒が含まれるＡＦＭ画像、ＳＥＭ（Scanning Electron Microscope）画像またはＴＥＭ（Transmission Electron Microscope）画像を取得する。画像は平面方向の画像であることが好ましい。取得した画像において、画像の面積Ｓを結晶粒３５の個数Ｎで除することで結晶粒３５の平均面積ｓ＝Ｓ／Ｎを求める。ｓ＝π×（ｒ／２）^２となるようなｒを平均粒径とすればよい。 The average grain size of the crystal grains 35 can be obtained as follows. An AFM image, a SEM (Scanning Electron Microscope) image, or a TEM (Transmission Electron Microscope) image containing 10 or more, preferably 20 or more, crystal grains is obtained. The image is preferably an image in a planar direction. In the obtained image, the area S of the image is divided by the number N of the crystal grains 35 to obtain the average area s of the crystal grains 35 = S/N. The r that satisfies s = π × (r/2) ² may be taken as the average grain size.

中間層１２内の結晶粒３５の平均粒径が大きくなると、圧電基板１４と中間層１２の接合強度が低下するため、中間層１３を設ける。この観点から中間層１２内の結晶粒３５の平均粒径は、２００ｎｍ以上が好ましく、５００ｎｍ以上がより好ましく、１０００ｎｍ以上がさらに好ましい。中間層１２内の結晶粒３５の平均粒径が大きくなりすぎると、中間層１２の上面の平坦化が難しくなる。この観点から中間層１２内の結晶粒３５の平均粒径は１０μｍ以下が好ましく、５μｍ以下がより好ましい。 If the average grain size of the crystal grains 35 in the intermediate layer 12 becomes large, the bonding strength between the piezoelectric substrate 14 and the intermediate layer 12 decreases, and therefore the intermediate layer 13 is provided. From this viewpoint, the average grain size of the crystal grains 35 in the intermediate layer 12 is preferably 200 nm or more, more preferably 500 nm or more, and even more preferably 1000 nm or more. If the average grain size of the crystal grains 35 in the intermediate layer 12 becomes too large, it becomes difficult to flatten the upper surface of the intermediate layer 12. From this viewpoint, the average grain size of the crystal grains 35 in the intermediate layer 12 is preferably 10 μm or less, and more preferably 5 μm or less.

中間層１３内の結晶粒の平均粒径が大きくなると、圧電基板１４と中間層１３の接合強度が低下する。この観点から中間層１３内の結晶粒の平均粒径は、５０ｎｍ以下が好ましく、２０ｎｍ以下がより好ましい。中間層１３内の結晶粒の平均粒径は、中間層１２内の結晶粒３５の平均粒径の１／１０以下が好ましく、１／２０以下がより好ましく、１／５０以下がさらに好ましい。 When the average grain size of the crystal grains in the intermediate layer 13 becomes large, the bonding strength between the piezoelectric substrate 14 and the intermediate layer 13 decreases. From this viewpoint, the average grain size of the crystal grains in the intermediate layer 13 is preferably 50 nm or less, and more preferably 20 nm or less. The average grain size of the crystal grains in the intermediate layer 13 is preferably 1/10 or less, more preferably 1/20 or less, and even more preferably 1/50 or less of the average grain size of the crystal grains 35 in the intermediate layer 12.

界面３０の算術平均粗さＲａが大きいと中間層１２の結晶粒３５が大きくなり、圧電基板１４が中間層１２から剥がれやすくなり、中間層１３を設けることになる。この観点から、界面３０の算術平均粗さＲａは、１０ｎｍ以上であり、１００ｎｍ以上が好ましい。界面３０の算術平均粗さＲａが大きいと、中間層１２の形成が難しくなる。この観点から、界面３０の算術平均粗さＲａは、１μｍ以下が好ましい。 If the arithmetic mean roughness Ra of the interface 30 is large, the crystal grains 35 of the intermediate layer 12 will be large, and the piezoelectric substrate 14 will be easily peeled off from the intermediate layer 12, resulting in the provision of the intermediate layer 13. From this viewpoint, the arithmetic mean roughness Ra of the interface 30 is 10 nm or more, and preferably 100 nm or more. If the arithmetic mean roughness Ra of the interface 30 is large, it will be difficult to form the intermediate layer 12. From this viewpoint, the arithmetic mean roughness Ra of the interface 30 is preferably 1 μm or less.

圧電基板１４と中間層１３との接合強度を高める観点から界面３２および３４の算術平均粗さＲａは１ｎｍ以下が好ましく、０．５ｎｍ以下がより好ましく、０．２ｎｍ以下がさらに好ましい。 From the viewpoint of increasing the bonding strength between the piezoelectric substrate 14 and the intermediate layer 13, the arithmetic mean roughness Ra of the interfaces 32 and 34 is preferably 1 nm or less, more preferably 0.5 nm or less, and even more preferably 0.2 nm or less.

界面３０、３２および３４の表面粗さは、製造工程中に、支持基板１０、中間層１２および１３の表面の粗さをＡＦＭ法等により測定することで算出できる。ウエハおよび弾性波デバイスにおける界面３０、３２および３４の粗さは、断面ＳＥＭ画像または断面ＴＥＭ画像により比較できる。 The surface roughness of the interfaces 30, 32, and 34 can be calculated by measuring the surface roughness of the support substrate 10 and the intermediate layers 12 and 13 during the manufacturing process using an AFM method or the like. The roughness of the interfaces 30, 32, and 34 in the wafer and the acoustic wave device can be compared using cross-sectional SEM images or cross-sectional TEM images.

表面活性化法を用い中間層１２上に圧電基板１４を直接接合する工程を含む場合、圧電基板１４が中間層１２から剥がれやすくなる。よって、中間層１３を設けることが好ましい。 When the process includes a step of directly bonding the piezoelectric substrate 14 onto the intermediate layer 12 using a surface activation method, the piezoelectric substrate 14 is likely to peel off from the intermediate layer 12. Therefore, it is preferable to provide the intermediate layer 13.

このようにウエハ２８を製造すると、ウエハおよび弾性波デバイスでは、図４（ｃ）のように、圧電基板１４は中間層１３との界面に非晶質層１４ｂ（アモルファス層）を有する。非晶質層１４ｂは圧電基板１４の構成元素を主成分とする。中間層１３は圧電基板１４との界面に非晶質層１３ｂを有してもよい。非晶質層１３ｂは中間層１３の構成元素を主成分とする。 When the wafer 28 is manufactured in this manner, in the wafer and acoustic wave device, the piezoelectric substrate 14 has an amorphous layer 14b (amorphous layer) at the interface with the intermediate layer 13, as shown in FIG. 4(c). The amorphous layer 14b is mainly composed of the constituent elements of the piezoelectric substrate 14. The intermediate layer 13 may have an amorphous layer 13b at the interface with the piezoelectric substrate 14. The amorphous layer 13b is mainly composed of the constituent elements of the intermediate layer 13.

圧電基板１４との接合強度を高めるため、中間層１３は、酸化アルミニウムまたは窒化酸化アルミニウムを主成分とする。中間層１２と１３との接合強度を高めかつ圧電基板１４より弾性波の音速を速くするため、中間層１２は、酸化アルミニウムまたは窒化酸化アルミニウムを主成分とする。ある層がある元素を主成分とするとは、意図的または意図せず含有する不純物を許容し、例えばある層のある元素の濃度は５０原子％以上であり、８０原子％以上であり、９０原子％以上である。中間層１２および１３が酸化アルミニウムを主成分とする場合、中間層１２および１３内のアルミニウム濃度と酸素濃度との合計は５０原子％以上、８０原子％以上または９０原子％以上である。また、中間層１２および１３内のアルミニウム濃度および酸素濃度は各々１０原子％以上または２０原子％以上である。中間層１２および１３が窒化酸化アルミニウムを主成分とする場合、中間層１２および１３内のアルミニウム濃度と窒素濃度と酸素濃度との合計は５０原子％以上、８０原子％以上または９０原子％以上である。また、中間層１２および１３内のアルミニウム濃度、窒素濃度および酸素濃度は各々１０原子％以上または２０原子％以上である。 In order to increase the bonding strength with the piezoelectric substrate 14, the intermediate layer 13 is mainly composed of aluminum oxide or aluminum nitride oxide. In order to increase the bonding strength between the intermediate layers 12 and 13 and to increase the sound speed of the elastic wave compared to the piezoelectric substrate 14, the intermediate layer 12 is mainly composed of aluminum oxide or aluminum nitride oxide. When a certain layer is mainly composed of a certain element, it is acceptable to intentionally or unintentionally contain impurities, for example, the concentration of a certain element in a certain layer is 50 atomic % or more, 80 atomic % or more, or 90 atomic % or more. When the intermediate layers 12 and 13 are mainly composed of aluminum oxide, the sum of the aluminum concentration and the oxygen concentration in the intermediate layers 12 and 13 is 50 atomic % or more, 80 atomic % or more, or 90 atomic % or more. In addition, the aluminum concentration and the oxygen concentration in the intermediate layers 12 and 13 are 10 atomic % or more, or 20 atomic % or more, respectively. When the intermediate layers 12 and 13 are mainly composed of aluminum oxynitride, the sum of the aluminum concentration, nitrogen concentration, and oxygen concentration in the intermediate layers 12 and 13 is 50 atomic % or more, 80 atomic % or more, or 90 atomic % or more. Also, the aluminum concentration, nitrogen concentration, and oxygen concentration in the intermediate layers 12 and 13 are each 10 atomic % or more, or 20 atomic % or more.

表１のように、接合強度の観点では中間層１２は薄い方が好ましい。中間層１２の厚さＴ２は、例えば１０μｍ以下が好ましく、６μｍ以下がより好ましい。スプリアスの抑制の観点からＴ２は電極指１８の平均ピッチＤの２倍（１λ）以上が好ましく、３倍（１．５λ）以上がより好ましい。表１のように、接合強度の観点では中間層１３は厚い方が好ましい。中間層１３の厚さＴ３は、例えば２０ｎｍ以上が好ましく、４０ｎｍ以上がより好ましい。厚さＴ３が厚くなると、界面３４付近の粒径が大きくなり、中間層１３と圧電基板１４との接合強度が小さくなる。この観点から厚さＴ３は１μｍ以下が好ましく、１００ｎｍ以下がより好ましい。厚さＴ３は厚さＴ２の０．１倍以下が好ましく、０．０５倍以下がより好ましい。 As shown in Table 1, from the viewpoint of bonding strength, the intermediate layer 12 is preferably thin. The thickness T2 of the intermediate layer 12 is preferably, for example, 10 μm or less, and more preferably 6 μm or less. From the viewpoint of suppressing spurious, T2 is preferably at least twice (1 λ) the average pitch D of the electrode fingers 18, and more preferably at least three times (1.5 λ). As shown in Table 1, from the viewpoint of bonding strength, the intermediate layer 13 is preferably thick. The thickness T3 of the intermediate layer 13 is preferably, for example, 20 nm or more, and more preferably 40 nm or more. If the thickness T3 is thick, the grain size near the interface 34 becomes large, and the bonding strength between the intermediate layer 13 and the piezoelectric substrate 14 becomes small. From this viewpoint, the thickness T3 is preferably 1 μm or less, and more preferably 100 nm or less. The thickness T3 is preferably 0.1 times or less of the thickness T2, and more preferably 0.05 times or less.

弾性波のエネルギーを圧電基板１４の閉じ込めるため、圧電基板１４の厚さＴ４は櫛型電極２０の電極指１８の平均ピッチＤの２倍（１λ）以下が好ましく、１．６倍（０．８λ）以下がより好ましく、１．２倍（０．６λ）以下がさらに好ましい。圧電基板１４が薄すぎると弾性波が励振できない。この観点から厚さＴ４は０．２倍以上が好ましい。電極指１８の平均ピッチはＩＤＴ２２のＸ方向の幅を電極指１８の本数で除することで算出できる。 To confine the energy of the elastic waves in the piezoelectric substrate 14, the thickness T4 of the piezoelectric substrate 14 is preferably 2 times (1λ) or less of the average pitch D of the electrode fingers 18 of the comb-shaped electrode 20, more preferably 1.6 times (0.8λ) or less, and even more preferably 1.2 times (0.6λ) or less. If the piezoelectric substrate 14 is too thin, elastic waves cannot be excited. From this perspective, the thickness T4 is preferably 0.2 times or more. The average pitch of the electrode fingers 18 can be calculated by dividing the width of the IDT 22 in the X direction by the number of electrode fingers 18.

図１１（ａ）は、実施例２に係るフィルタの回路図である。図１１（ａ）に示すように、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、１または複数の直列共振器Ｓ１からＳ３が直列に接続されている。入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、１または複数の並列共振器Ｐ１およびＰ２が並列に接続されている。１または複数の直列共振器Ｓ１からＳ３および１または複数の並列共振器Ｐ１およびＰ２の少なくとも１つに実施例１の弾性波共振器を用いることができる。ラダー型フィルタの共振器の個数等は適宜設定できる。フィルタは、多重モード型フィルタでもよい。 Fig. 11(a) is a circuit diagram of a filter according to a second embodiment. As shown in Fig. 11(a), one or more series resonators S1 to S3 are connected in series between the input terminal Tin and the output terminal Tout. One or more parallel resonators P1 and P2 are connected in parallel between the input terminal Tin and the output terminal Tout. The elastic wave resonator of the first embodiment can be used for at least one of the one or more series resonators S1 to S3 and the one or more parallel resonators P1 and P2. The number of resonators of the ladder filter can be set as appropriate. The filter may be a multimode filter.

［実施例２の変形例１］
図１１（ｂ）は、実施例２の変形例１に係るデュプレクサの回路図である。図１１（ｂ）に示すように、共通端子Ａｎｔと送信端子Ｔｘとの間に送信フィルタ４０が接続されている。共通端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ４２が接続されている。送信フィルタ４０は、送信端子Ｔｘから入力された高周波信号のうち送信帯域の信号を送信信号として共通端子Ａｎｔに通過させ、他の周波数の信号を抑圧する。受信フィルタ４２は、共通端子Ａｎｔから入力された高周波信号のうち受信帯域の信号を受信信号として受信端子Ｒｘに通過させ、他の周波数の信号を抑圧する。送信フィルタ４０および受信フィルタ４２の少なくとも一方を実施例２のフィルタとすることができる。 [Modification 1 of Example 2]
FIG. 11B is a circuit diagram of a duplexer according to a first modified example of the second embodiment. As shown in FIG. 11B, a transmission filter 40 is connected between a common terminal Ant and a transmission terminal Tx. A reception filter 42 is connected between the common terminal Ant and a reception terminal Rx. The transmission filter 40 passes a signal in a transmission band among high-frequency signals input from the transmission terminal Tx to the common terminal Ant as a transmission signal, and suppresses signals of other frequencies. The reception filter 42 passes a signal in a reception band among high-frequency signals input from the common terminal Ant to the reception terminal Rx as a reception signal, and suppresses signals of other frequencies. At least one of the transmission filter 40 and the reception filter 42 can be the filter of the second embodiment.

マルチプレクサとしてデュプレクサを例に説明したがトリプレクサまたはクワッドプレクサでもよい。 Although a duplexer has been used as an example of a multiplexer, a triplexer or quadplexer may also be used.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to these specific embodiments, and various modifications and variations are possible within the scope of the gist of the present invention as described in the claims.

１０支持基板
１２、１３中間層
１３ｂ、１４ｂ非晶質層
１４圧電基板
１８電極指
２０櫛型電極
２２ＩＤＴ
２６弾性波共振器
２８ウエハ
REFERENCE SIGNS LIST 10 Support substrate 12, 13 Intermediate layer 13b, 14b Amorphous layer 14 Piezoelectric substrate 18 Electrode finger 20 Comb-shaped electrode 22 IDT
26 Acoustic wave resonator 28 Wafer

Claims

A support substrate;
a first intermediate layer provided on the support substrate, the first intermediate layer having crystal grains with an average grain size of 100 nm or more;
a second intermediate layer provided on the first intermediate layer, the roughness of the interface with the first intermediate layer being smaller than the roughness of the interface between the support substrate and the first intermediate layer, the second intermediate layer being thinner than the first intermediate layer, and the second intermediate layer having an average grain size of less than 100 nm;
a piezoelectric substrate directly bonded onto the second intermediate layer;
A pair of comb-shaped electrodes provided on the piezoelectric substrate;
1. An acoustic wave device comprising:

The acoustic wave device according to claim 1, wherein the piezoelectric substrate has an amorphous layer at the interface with the second intermediate layer.

The acoustic wave device according to claim 1 or 2, wherein the arithmetic mean roughness between the support substrate and the first intermediate layer is 10 nm or more, and the arithmetic mean roughness between the first intermediate layer and the second intermediate layer is 1 nm or less.

The acoustic wave device according to any one of claims 1 to 3, wherein the thickness of the second intermediate layer is 0.1 times or less the thickness of the first intermediate layer.

The acoustic wave device according to any one of claims 1 to 4, wherein the thickness of the piezoelectric substrate is less than or equal to twice the average pitch of the electrode fingers of the pair of comb-shaped electrodes.

The acoustic wave device according to any one of claims 1 to 5, wherein the second intermediate layer is mainly composed of aluminum oxide or aluminum oxide nitride.

The acoustic wave device according to claim 6, wherein the first intermediate layer is mainly composed of aluminum oxide or aluminum oxide nitride.

The acoustic wave device according to any one of claims 1 to 7, wherein the piezoelectric substrate is a lithium tantalate substrate or a lithium niobate substrate.

A filter including an acoustic wave device according to any one of claims 1 to 8.

A multiplexer including the filter according to claim 9.

A support substrate;
a first intermediate layer provided on the support substrate, the first intermediate layer having crystal grains with an average grain size of 100 nm or more;
a second intermediate layer provided on the first intermediate layer, the roughness of the interface with the first intermediate layer being smaller than the roughness of the interface between the support substrate and the first intermediate layer, the second intermediate layer being thinner than the first intermediate layer, and the second intermediate layer having an average grain size of less than 100 nm;
a piezoelectric substrate directly bonded onto the second intermediate layer;
A wafer comprising:

forming a first intermediate layer having an average crystal grain size of 100 nm or more on a support substrate;
planarizing a surface of the first intermediate layer;
forming a second intermediate layer on a surface of the first intermediate layer, the second intermediate layer having an interface roughness with the first intermediate layer smaller than an interface roughness between the support substrate and the first intermediate layer, being thinner than the first intermediate layer, and having an average crystal grain size of less than 100 nm;
directly bonding a piezoelectric substrate onto the second intermediate layer;
A method for manufacturing a wafer comprising the steps of:

The method for manufacturing a wafer according to claim 12 , wherein the step of directly bonding the piezoelectric substrate onto the second intermediate layer includes the step of directly bonding the piezoelectric substrate onto the second intermediate layer by using a surface activation method.