JP7632030B2 - 発光部品、発光素子アレイチップおよび光計測装置 - Google Patents

Description

本発明は、発光部品、発光素子アレイチップ、光計測装置に関する。

特許文献１には、しきい電圧もしくはしきい電流が外部から制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、各発光素子のしきい電圧もしくはしきい電流を制御する電極を互いに電気的手段にて接続し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した、発光素子アレイが記載されている。

特許文献２には、基板と基板上にアレイ状に配設された面発光型半導体レーザと基板上に配列され前記面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタとを備える自己走査型の光源ヘッドが記載されている。

特開平１－２３８９６２号公報 特開２００９－２８６０４８号公報

３Ｄセンシングなどでは、発光素子を多数、配置した発光素子ヘッドを用いた発光部が採用されている。この個々の発光素子を、単体の発光素子ではなく複数の発光素子で構成し、この複数の発光素子の点灯や消灯を同期させて動作させアレイ化を図ることが考えられる。このとき、アレイ化させた複数の発光素子の点灯や消灯を行う電極構造も、同期させて動作させるための構造であることがある。
本発明は、アレイ化した複数の発光素子の点灯や消灯を同期させて動作させることを目的とする。

請求項１に記載の発明は、基板と、前記基板上に設けられ、当該基板の面と交差する方向に光を出射する複数の発光素子と、複数の前記発光素子のそれぞれの周囲に配される複数の孔部と、複数の前記発光素子のそれぞれに電気的に接続し、複数の当該発光素子の点灯および消灯をともに行うように制御するゲート電極と、を備え、前記発光素子は、サイリスタと、当該サイリスタを構成する層の間に設けられ発光を行う発光層とを備える層構造をなし、前記サイリスタのゲート層は、複数の前記孔部の間を介し、複数の発光素子間で共通の層としてつながるとともに前記ゲート電極と電気的に接続する発光部品である。
請求項２に記載の発明は、前記サイリスタの最上層は、複数の前記孔部の間を介し、複数の発光素子間で共通の層としてつながる請求項１に記載の発光部品である。
請求項３に記載の発明は、前記サイリスタは、前記孔部を介して酸化され、前記発光層を流れる電流を狭窄する電流狭窄層を備える請求項１に記載の発光部品である。
請求項４に記載の発明は、前記孔部は、当該孔部の箇所において、少なくとも前記ゲート電極の下面の位置に達する深さを有する請求項１に記載の発光部品である。
請求項５に記載の発明は、前記孔部は、サイリスタ構造を有する前記発光素子の各層のうち、最下層の位置までさらに達する深さを有する請求項４に記載の発光部品である。
請求項６に記載の発明は、複数の前記孔部は、当該孔部を介して酸化され、発光層を流れる電流を狭窄する電流狭窄層を円形状に形成するために、前記発光素子が光を出射する出射口の周囲に円形状に予め定められた間隔を有して配列する請求項５に記載の発光部品である。
請求項７に記載の発明は、基板と、前記基板上に設けられ、当該基板の面と交差する方向に光を出射する複数の発光素子と、複数の前記発光素子のそれぞれの周囲に配される複数の第１孔部と、複数の前記発光素子のそれぞれに電気的に接続し、複数の当該発光素子の点灯および消灯をともに行うように制御するゲート電極と、を備え、前記発光素子上に積層されたサイリスタをさらに備え、前記サイリスタは、複数の前記第１孔部と同じ位置に第２孔部を有し、前記サイリスタのゲート層は、複数の前記第２孔部の間を介し、複数の発光素子間で共通の層としてつながるとともに前記ゲート電極と電気的に接続する発光部品である。
請求項８に記載の発明は、前記サイリスタは、前記発光素子上にトンネル接合層または金属的な導電性を有するＩＩＩ－Ｖ族化合物層を介して、積層されている請求項７に記載の発光部品である。
請求項９に記載の発明は、請求項１乃至８の何れか１項に記載の発光部品が、主走査方向に列状に配される発光部品列と、前記発光部品を駆動する信号を入出力するための駆動手段と、を備える発光素子アレイチップである。
請求項１０に記載の発明は、請求項１乃至８の何れか１項に記載の発光部品と、前記発光部品から光が照射された対象物から、反射光を受光する受光部と、前記受光部が受光した光に関する情報を処理して、前記発光部品から対象物までの距離、または当該対象物の形状を計測する処理部と、を備える光計測装置である。

請求項１に記載の発明によれば、アレイ化した複数の発光素子の点灯や消灯を同期させて動作させることができる。
請求項２に記載の発明によれば、スイッチングの効率が向上する。
請求項３に記載の発明によれば、光を出射する出射口に対し電流を流すことができる。
請求項４に記載の発明によれば、複数の発光素子のそれぞれの発光点を分離しやすくなる。
請求項５に記載の発明によれば、複数の発光素子のそれぞれの発光点をさらに分離しやすくなる。
請求項６に記載の発明によれば、出射口を円形に近づけることができる。
請求項７に記載の発明によれば、発光層と転送サイリスタとを分離することができる。
請求項８に記載の発明によれば、発光素子の駆動のための電圧を低減できる。
請求項９に記載の発明によれば、アレイ化した複数の発光素子の点灯や消灯を同期させて動作させることができる発光素子アレイチップを提供できる。
請求項１０に記載の発明によれば、発光素子を並列点灯させた光計測装置が得られる。

発光部品の回路構成を説明する等価回路図である。 本実施の形態が適用される発光部品の平面レイアウト図及び断面図の一例である。（ａ）は、発光部品の平面レイアウト図、（ｂ）は、（ａ）のＩＩＢ－ＩＩＢ線での断面図である。 本実施の形態が適用される発光部品における、面発光レーザ素子の拡大図である。 本実施の形態が適用される発光部品における発光素子の拡大図である。 発光部品の動作を説明するタイミングチャートである。 本実施の形態が適用される発光部品における発光素子の変形例を示した図である。 面発光レーザ素子と設定サイリスタとを積層構造で構成した際に、考慮しなくてはならない点を説明する図である。 発光部品を使用した発光チップを配した発光装置の上面図である。 発光チップの構成、発光装置の信号発生回路の構成及び回路基板上の配線（ライン）の構成の一例を示した図である。 発光装置を用いた光計測装置を説明する図である。 発光装置を用いた画像形成装置を説明する図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
なお、以下では、アルミニウムをＡｌとするなど、元素記号を用いて表記する。

ここではまず、発光部品１０について説明を行なう。本実施の形態の発光部品１０は、表面形状が矩形である基板８０の表面において、列状に設けられた複数の面発光レーザ素子ＶＣＳＥＬを備える。

（発光部品１０の回路構成）
図１は、発光部品１０の回路構成を説明する等価回路図である。以下において説明する各素子は、端子（φ１端子、φ２端子、Ｖｇｋ端子、φＩ端子）を除き、発光部品１０上のレイアウト（後述する図２参照）に基づいて配置されている。そして、基板８０の裏面に設けられたＶｓｕｂ端子を、基板８０の外に引き出して示している。

発光部品１０は、面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ１２８で構成される発光部１０２を備える。

さらに、発光部品１０は面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ１２８と同様に列状に配列された転送サイリスタＴ１～Ｔ１２８（区別しない場合は、転送サイリスタＴと表記する。）を備える。

なお、ここでは転送素子の一例として転送サイリスタＴを用いて説明するが、順にオン状態になる素子であれば他の回路素子であってもよく、例えば、シフトレジスタや複数のトランジスタを組み合わせた回路素子を用いてもよい。
また、発光部品１０は、転送サイリスタＴ１～Ｔ１２８をそれぞれ番号順に２つをペアにして、それぞれのペアの間に結合ダイオードＤ１～Ｄ１２７（区別しない場合は、結合ダイオードＤと表記する。）を備える。
さらに、発光部品１０は、電源線抵抗Ｒｇ１～Ｒｇ１２８（区別しない場合は、電源線抵抗Ｒｇと表記する。）を備える。

また、発光部品１０は、１個のスタートダイオードＳＤを備える。そして、後述する第１転送信号φ１が送信される第１転送信号線７２と第２転送信号φ２が送信される第２転送信号線７３とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗Ｒ１、Ｒ２を備える。
ここでは、転送サイリスタＴ１～Ｔ１２８、電源線抵抗Ｒｇ１～Ｒｇ１２８、結合ダイオードＤ１～Ｄ１２７、スタートダイオードＳＤ、電流制限抵抗Ｒ１、Ｒ２により駆動部１０１が構成される。
なお、後述する図２（ｂ）に示すように、面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ１２８、転送サイリスタＴ１～Ｔ１２８、電源線抵抗Ｒｇ１～Ｒｇ１２８、結合ダイオードＤ１～Ｄ１２７、スタートダイオードＳＤ、電流制限抵抗Ｒ１、Ｒ２は、基板８０上に列状に配列される。

発光部１０２の面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ１２８、駆動部１０１及び転送サイリスタＴ１～Ｔ１２８は、図１中において、左側から番号順に配列されている。さらに、結合ダイオードＤ１～Ｄ１２７、電源線抵抗Ｒｇ１～Ｒｇ１２８も、図中左側から番号順に配列されている。

本実施の形態では、発光部１０２における面発光レーザ素子ＶＣＳＥＬ、転送サイリスタＴ、電源線抵抗Ｒｇはそれぞれ１２８個とした。なお、結合ダイオードＤの数は、転送サイリスタＴの数より１少ない１２７個である。
面発光レーザ素子ＶＣＳＥＬなどの数は、上記に限らず、予め定められた個数とすればよい。そして、転送サイリスタＴの数は、面発光レーザ素子ＶＣＳＥＬの数より多くてもよい。

上記の結合ダイオードＤ、スタートダイオードＳＤは、アノード端子（アノード）、カソード端子（カソード）を備えるダイオード構造の２端子の半導体素子、面発光レーザ素子ＶＣＳＥＬ、転送サイリスタＴは、アノード端子（アノード）、ゲート端子（ゲート）、カソード端子（カソード）の３端子を有するサイリスタ構造の半導体素子である。
なお、面発光レーザ素子ＶＣＳＥＬ、結合ダイオードＤ、スタートダイオードＳＤ、転送サイリスタＴは、電極として構成されたアノード端子、ゲート端子、カソード端子を必ずしも備えない場合がある。よって、以下では、端子を略して表記する場合がある。

では次に、発光部品１０における各素子の電気的な接続について説明する。
面発光レーザ素子ＶＣＳＥＬ、転送サイリスタＴのそれぞれのアノードは、発光部品１０の基板８０に接続される（アノードコモン）。
これらのアノードは、基板８０の裏面に設けられたＶｓｕｂ端子である裏面電極８９（後述の図２（ｂ）参照）を介して電源ライン２００ａに接続される。この電源ライン２００ａは、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。
なお、この接続はｐ型の基板８０を用いた際の構成であり、ｎ型の基板を用いる場合は極性が逆となり、不純物を添加していないイントリンシック（ｉ）型の基板を用いる場合には、基板の駆動部１０１及び発光部１０２が設けられる側に、基準電位Ｖｓｕｂを供給する電源ライン２００ａと接続される端子が設けられる。

転送サイリスタＴの配列に沿って、奇数番号の転送サイリスタＴ１、Ｔ３、…のカソードは、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１が接続され、転送信号発生部１２０から第１転送信号φ１が送信される。
一方、転送サイリスタＴの配列に沿って、偶数番号の転送サイリスタＴ２、Ｔ４、…のカソードは、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２が接続され、転送信号発生部１２０から第２転送信号φ２が送信される。

面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ１２８のそれぞれのカソードは、点灯信号線７５に接続されている。点灯信号線７５は、φＩ端子に接続されている。発光部品１０では、φＩ端子は、発光部品１０の外側に設けられた電流制限抵抗ＲＩを介して点灯信号ライン２０４に接続され、点灯信号発生部１４０から点灯信号φＩ１が送信される。点灯信号φＩ１は、面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ１２８に点灯のための電流を供給する。

転送サイリスタＴ１～Ｔ１２８のそれぞれのゲートＧｔ１～Ｇｔ１２８（区別しない場合は、ゲートＧｔと表記する。）は、同じ番号の面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ１２８のゲートＧｓ１～Ｇｓ１２８（区別しない場合は、ゲートＧｓと表記する。）に、１対１で接続されている。よって、ゲートＧｔ１～Ｇｔ１２８とゲートＧｓ１～Ｇｓ１２８とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲートＧｔ１（ゲートＧｓ１）と表記して、電位が同じであることを示す。

転送サイリスタＴ１～Ｔ１２８のそれぞれのゲートＧｔ１～Ｇｔ１２８を番号順に２個ずつペアとしたゲートＧｔ間に、結合ダイオードＤ１～Ｄ１２７がそれぞれ接続されている。すなわち、結合ダイオードＤ１～Ｄ１２７はそれぞれがゲートＧｔ１～Ｇｔ１２８のそれぞれの間に挟まれるように直列接続されている。そして、結合ダイオードＤ１の向きは、ゲートＧｔ１からゲートＧｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤ２～Ｄ１２７についても同様である。

転送サイリスタＴのゲートＧｔ（ゲートＧｓ）は、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇを介して、電源線７１に接続されている。電源線７１はＶｇｋ端子に接続されている。Ｖｇｋ端子には、電源ライン２００ｂが接続され、電源電位供給部１７０から電源電位Ｖｇｋが供給される。

そして、転送サイリスタＴ１のゲートＧｔ１は、スタートダイオードＳＤのカソード端子に接続されている。一方、スタートダイオードＳＤのアノードは、第２転送信号線７３に接続されている。

（発光部品１０の具体的構成）
図２は、本実施の形態が適用される発光部品１０の平面レイアウト図及び断面図の一例である。また、図３は、本実施の形態が適用される発光部品１０における、面発光レーザ素子ＶＣＳＥＬの拡大図である。
なお、以後、説明の便宜上、図中上側を、上側、図中下側を下側と言うことがあるが、実際に設置される向きとして、上側、下側になるとは限らない。
このうち、図２（ａ）は、発光部品１０の平面レイアウト図、図２（ｂ）は、図２（ａ）のＩＩＢ－ＩＩＢ線での断面図である。図２（ａ）において、紙面の右方向がｘ方向、紙面の上方向がｙ方向、紙面の表面方向がｚ方向である。そして、平面とは、紙面の表面側（ｚ方向）から見た面である。よって、図２（ｂ）において、紙面の左方向がｚ方向、紙面の上方向がｙ方向である。

図２（ａ）では、面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ４、転送サイリスタＴ１～Ｔ４を中心とした部分を示している。なお、基板８０の裏面に設けられたＶｓｕｂ端子（裏面電極８９）は、基板８０の外に引き出して示している。

図２（ａ）のＩＩＢ－ＩＩＢ線での断面図である図２（ｂ）では、図中下より面発光レーザ素子ＶＣＳＥＬ１、転送サイリスタＴ１、結合ダイオードＤ１、電源線抵抗Ｒｇ１が示されている。そして、図２（ａ）、（ｂ）の図中には、主要な素子や端子を名前により表記している。なお、基板８０の表面において、面発光レーザ素子ＶＣＳＥＬ（面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ４）は、ｘ方向に配列されている。

図２および図３に示すように、本実施の形態では、面発光レーザ素子ＶＣＳＥＬは、複数の発光素子Ｈｓからなる。これらの複数の発光素子Ｈｓは、それぞれ面発光レーザ素子ＶＣＳＥＬとしての機能を有し、複数の出射口５０から光を出射する。ここでは、説明を簡単にするために、複数の発光素子Ｈｓとして、５個の発光素子Ｈｓ１～Ｈｓ５を図示しているが、実際には、複数の発光素子Ｈｓは、例えば、４０個設けられ、面発光レーザ素子ＶＣＳＥＬを構成する。

まず、発光部品１０の断面構造を、図２（ｂ）により説明する。
ｐ型の基板８０（基板８０）上に、面発光レーザ素子ＶＣＳＥＬ、転送サイリスタＴ、結合ダイオードＤ１、電源線抵抗Ｒｇ１を構成するｐ型のＤＢＲ構造のアノード（ＤＢＲ）層８１（ｐＤＢＲ層８１）、ｎ型のゲート層８２（ｎゲート層８２）、発光層８３、ｐ型のゲート層８４（ｐゲート層８４）、ｎ型のＤＢＲ構造のカソード（ＤＢＲ）層８５（ｎＤＢＲ層８５）が順に設けられている。なお、以下では、（ ）内の表記を用いる。他の場合も同様とする。ここで、ｐＤＢＲ層８１、ｎゲート層８２、発光層８３、ｐゲート層８４、ｎＤＢＲ層８５が積層された半導体層を半導体積層体と表記する。

そして、発光部品１０には、図２（ｂ）に示すように、これらの積層構造体の表面及び側面を覆うように設けられた透光性の絶縁材料で構成された保護層９０が設けられている。図２（ｂ）では、矢印で面発光レーザ素子ＶＣＳＥＬの光が出射する方向（光出射方向）を示す。ここでは、基板８０の面と交差する方向（ここでは、ｚ方向）である。ここで、「面」は、発光部品１０の表面や裏面である。

そして、これらの積層構造体と電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５などの配線とが、保護層９０に設けられたスルーホール（図２（ａ）では○で示す。）を介して接続されている。以下の説明では、保護層９０及びスルーホールについての説明を省略する。

また、図２（ｂ）に示すように、基板８０の裏面にはＶｓｕｂ端子となる裏面電極８９が設けられている。

ｐＤＢＲ層８１、ｎゲート層８２、発光層８３、ｐゲート層８４、ｎＤＢＲ層８５は、それぞれが半導体層であって、エピタキシャル成長によりモノリシックに積層される。そして、相互に電気的に分離された複数の積層構造体（島）（後述する積層構造体３０１、３０２、３０３、…）になるように、積層構造体間の半導体積層体がエッチング（メサエッチング）により除去されている。なお、複数の積層構造体の間は、エッチングでなくイオン注入などにより電気的に分離されていてもよい。

ここでは、ｐＤＢＲ層８１、ｎＤＢＲ層８５の表記は、面発光レーザ素子ＶＣＳＥＬを構成する場合の機能（働き）に対応させている。すなわち、ｐＤＢＲ層８１は面発光レーザ素子ＶＣＳＥＬのアノードとして機能するとともに、ＤＢＲ層として機能する。また、ｎＤＢＲ層８５は面発光レーザ素子ＶＣＳＥＬのカソードとして機能するとともに、ＤＢＲ層として機能する。つまり、面発光レーザ素子ＶＣＳＥＬは、アノードとカソードとを備えたサイリスタ構造を有している。また、面発光レーザ素子ＶＣＳＥＬは、サイリスタと、サイリスタを構成する層の間に設けられ発光を行う発光層８３とを備える層構造をなす、と言うこともできる。

なお、結合ダイオードＤ、電源線抵抗Ｒｇを構成する場合には、後述するように異なる機能を有する。

以下に説明するように、複数の積層構造体は、ｐＤＢＲ層８１、ｎゲート層８２、発光層８３、ｐゲート層８４、ｎＤＢＲ層８５の複数の層の内、層の一部を備えていないものを含む。例えば、積層構造体３０１は、ｐＤＢＲ層８１、ｎゲート層８２、発光層８３、ｐゲート層８４、ｎＤＢＲ層８５の一部を備えない箇所がある。

次に、発光部品１０の平面レイアウトを、図２（ａ）により説明する。
積層構造体３０１には、面発光レーザ素子ＶＣＳＥＬ１が設けられている。積層構造体３０２には、転送サイリスタＴ１及び結合ダイオードＤ１が設けられている。積層構造体３０３には、電源線抵抗Ｒｇ１が設けられている。積層構造体３０４には、スタートダイオードＳＤが設けられている。積層構造体３０５には電流制限抵抗Ｒ１が、積層構造体３０６には電流制限抵抗Ｒ２が設けられている。
そして、発光部品１０には、積層構造体３０１、３０２、３０３と同様な積層構造体が、並列して複数形成されている。これらの積層構造体には、面発光レーザ素子ＶＣＳＥＬ２、ＶＣＳＥＬ３、ＶＣＳＥＬ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…結合ダイオードＤ２、Ｄ３、Ｄ４、…等が、積層構造体３０１、３０２、３０３と同様に設けられている。

ここで、図２（ａ）、（ｂ）により、積層構造体３０１～積層構造体３０６について詳細に説明する。
図２（ｂ）に示すように、積層構造体３０１に設けられた面発光レーザ素子ＶＣＳＥＬ１は、ｐＤＢＲ層８１、ｎゲート層８２、発光層８３、ｐゲート層８４、ｎＤＢＲ層８５から構成されている。

面発光レーザ素子ＶＣＳＥＬのｐＤＢＲ層８１には、図２（ｂ）に黒塗りで示すように、発光層８３を流れる電流を狭窄する電流狭窄層（後述する図４における電流狭窄層８１ｂ）が含まれている。電流狭窄層は、面発光レーザ素子ＶＣＳＥＬに流れる電流を、面発光レーザ素子ＶＣＳＥＬの中央部に制限するために設けられている層である。すなわち、面発光レーザ素子ＶＣＳＥＬの周辺部は、メサエッチングに起因して欠陥が多い。このため、非発光再結合が起こりやすい。そこで、面発光レーザ素子ＶＣＳＥＬの中央部が電流の流れやすい電流通過部（領域）αとなり、周辺部が電流の流れにくい電流阻止部（領域）βとなるように、電流狭窄層が設けられている。なお、電流阻止部βを電流狭窄領域と表記することがある。

電流阻止部βを設けると非発光再結合に消費される電力が抑制されるので、低消費電力化及び光取り出し効率が向上する。なお、光取り出し効率とは、電力当たりに取り出すことができる光量である。
なお、電流狭窄層については、後述する。

また、面発光レーザ素子ＶＣＳＥＬの出射する光が通過することによる損失を抑制するように、面発光レーザ素子ＶＣＳＥＬには、面発光レーザ素子ＶＣＳＥＬの発光素子Ｈｓ１～Ｈｓ５から光を出射する出射口５０が設けられている。なお、出射口５０とは、面発光レーザ素子ＶＣＳＥＬの出射面上において出射光量が最も強い部分ということもできる。

そして、面発光レーザ素子ＶＣＳＥＬに設けられたそれぞれの発光素子Ｈｓ１～Ｈｓ５のそれぞれの周囲には、複数の孔部５５が設けられている。ここでは、発光素子Ｈｓ１～Ｈｓ５毎に、８個の孔部５５が設けられている。８個の孔部５５は、出射口５０の周囲に出射口５０を取り囲むように、設けられている。孔部５５は、積層構造体間と同様に、ｐＤＢＲ層８１、ｎゲート層８２、発光層８３、ｐゲート層８４、ｎＤＢＲ層８５が取り除かれている。後述するように、電流狭窄層８１ｂは、積層構造体３０１の縁辺部及び孔部５５を介して酸化されて、電流阻止部βが形成される。なお、積層構造体３０１の縁辺部とは、半導体積層体が除去されて形成された積層構造体３０１の端の部分を言う。つまり、積層構造体３０１の縁辺部とは、積層構造体３０１の半導体積層体が露出した側面である。

そして、ｎＤＢＲ層８５（領域３１１）上に設けられたｎ型のオーミック電極３２１（ｎオーミック電極３２１）をカソード電極とする。なお、ｎオーミック電極３２１は、出射口５０と孔部５５との間に出射口５０を囲むように設けられている。また、ｎＤＢＲ層８５を除去して露出させたｐゲート層８４上に設けられたｐ型のオーミック電極３３１（ｐオーミック電極３３１）をゲートＧｓ１とする。ｐ型のオーミック電極３３１は、詳しくは後述する複数の発光素子のそれぞれに電気的に接続し、複数の発光素子Ｈｓの点灯および消灯をともに行うように制御するゲート電極の一例である。
なお、同じＶＣＳＥＬに含まれる複数の発光素子Ｈｓ同士では、ｐゲート層８４が繋がっている。ただし、一のＶＣＳＥＬに含まれる発光素子Ｈｓと他のＶＣＳＥＬに含まれる発光素子Ｈｓとでは、ｐゲート層８４が繋がらないように、孔５６が形成されている。例えば、ＶＣＳＥＬ１に含まれる発光素子Ｈｓと、隣接するＶＣＳＥＬ２に含まれる発光素子Ｈｓとでは、ｐゲート層８４が繋がらないように、両者の間に孔５６が形成されている。

転送サイリスタＴ１は、積層されたｐＤＢＲ層８１、ｎゲート層８２、発光層８３、ｐゲート層８４、ｎＤＢＲ層８５から構成されている。そして、ｎＤＢＲ層８５（領域３１３）上に設けられたｎオーミック電極３２３をカソード端子とする。さらに、ｎＤＢＲ層８５を除去して露出させたｐゲート層８４上に設けられたｐオーミック電極３３２をゲートＧｔ１の端子（ゲート端子Ｇｔ１と表記することがある。）とする。

同じく、積層構造体３０２に設けられた結合ダイオードＤ１は、ｐゲート層８４、ｎＤＢＲ層８５から構成される。そして、ｎＤＢＲ層８５（領域３１４）上に設けられたｎオーミック電極３２４をカソード端子とする。さらに、ｎＤＢＲ層８５を除去して露出させたｐゲート層８４上に設けられたｐオーミック電極３３２をアノード端子とする。ここでは、結合ダイオードＤ１のアノード端子は、ゲートＧｔ１（ゲート端子Ｇｔ１）と同じである。

積層構造体３０３に設けられた電源線抵抗Ｒｇ１は、ｐゲート層８４で構成される。つまり、電源線抵抗Ｒｇ１は、ｎＤＢＲ層８５を除去して露出させたｐゲート層８４上に設けられたｐオーミック電極３３３とｐオーミック電極３３４との間のｐゲート層８４を抵抗として設けられている。

積層構造体３０４に設けられたスタートダイオードＳＤは、ｐゲート層８４、ｎＤＢＲ層８５から構成される。つまり、スタートダイオードＳＤは、ｎＤＢＲ層８５（領域３１５）上に設けられたｎオーミック電極３２５をカソード端子とする。さらに、ｎＤＢＲ層８５を除去して露出させたｐゲート層８４上に設けられたｐオーミック電極３３５をアノード端子とする。
積層構造体３０５に設けられた電流制限抵抗Ｒ１、積層構造体３０６に設けられた電流制限抵抗Ｒ２は、積層構造体３０３に設けられた電源線抵抗Ｒｇ１と同様に設けられ、それぞれが２個のｐオーミック電極（符号なし）間のｐゲート層８４を抵抗とする。

図２（ａ）において、各素子間の接続関係を説明する。
点灯信号線７５は、幹部７５ａと複数の枝部７５ｂとを備える。幹部７５ａは面発光レーザ素子ＶＣＳＥＬの列方向に延びるように設けられている。枝部７５ｂは幹部７５ａから枝分かれして、積層構造体３０１に設けられた面発光レーザ素子ＶＣＳＥＬ１のカソード端子であるｎオーミック電極３２１と接続されている。他の面発光レーザ素子ＶＣＳＥＬのカソード端子も同様である。
点灯信号線７５は、面発光レーザ素子ＶＣＳＥＬ１側に設けられたφＩ端子に接続されている。

第１転送信号線７２は、積層構造体３０２に設けられた転送サイリスタＴ１のカソード端子であるｎオーミック電極３２３に接続されている。第１転送信号線７２には、積層構造体３０２と同様な積層構造体に設けられた、他の奇数番号の転送サイリスタＴのカソード端子が接続されている。第１転送信号線７２は、積層構造体３０５に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
一方、第２転送信号線７３は、符号を付さない積層構造体に設けられた偶数番号の転送サイリスタＴのカソード端子であるｎオーミック電極（符号なし）に接続されている。第２転送信号線７３は、積層構造体３０６に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。

電源線７１は、積層構造体３０３に設けられた電源線抵抗Ｒｇ１の一方の端子であるｐオーミック電極３３４に接続されている。他の電源線抵抗Ｒｇの一方の端子も電源線７１に接続されている。電源線７１は、Ｖｇｋ端子に接続されている。

そして、積層構造体３０１に設けられたｐオーミック電極３３１（ゲート端子Ｇｓ１）は、積層構造体３０２のｐオーミック電極３３２（ゲート端子Ｇｔ１）に接続配線７６で接続されている。

そして、ｐオーミック電極３３２（ゲート端子Ｇｔ１）は、積層構造体３０３のｐオーミック電極３３３（電源線抵抗Ｒｇ１の他方の端子）に接続配線７７で接続されている。
積層構造体３０２に設けられたｎオーミック電極３２４（結合ダイオードＤ１のカソード端子）は、隣接する転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続配線７９で接続されている。
ここでは説明を省略するが、他の面発光レーザ素子ＶＣＳＥＬ、転送サイリスタＴ、結合ダイオードＤ等についても同様である。

積層構造体３０２のｐオーミック電極３３２（ゲート端子Ｇｔ１）は、積層構造体３０４に設けられたｎオーミック電極３２５（スタートダイオードＳＤのカソード端子）に接続配線７８で接続されている。ｐオーミック電極３３５（スタートダイオードＳＤのアノード端子）は、第２転送信号線７３に接続されている。
なお、上記の接続及び構成は、ｐ型の基板８０を用いた際のものであり、ｎ型の基板を用いる場合は、極性が逆となる。また、ｉ型の基板を用いる場合は、基板の駆動部１０１及び発光部１０２が設けられる側に、基準電位Ｖｓｕｂを供給する電源ライン２００ａと接続される端子が設けられる。そして、接続及び構成は、ｐ型の基板を用いる場合、ｎ型の基板を用いる場合のどちらかと同様になる。

ここで、図２（ｂ）を参照して、発光部品１０の製造方法を説明する。
まず、ｐ型の基板８０上に、ｐＤＢＲ層８１、ｎゲート層８２、発光層８３、ｐゲート層８４、ｎＤＢＲ層８５を順にエピタキシャル成長させて、半導体積層体を形成する。ここでは、基板８０は、ｐ型のＧａＡｓを例として説明するが、ｎ型のＧａＡｓ、不純物を添加していないイントリンシック（ｉ）型のＧａＡｓでもよい。

ＤＢＲ層は、例えばＡｌ_０．９Ｇａ_０．１Ａｓの高Ａｌ組成の低屈折率層と、例えばＡｌ_０．２Ｇａ_０．８Ａｓの低Ａｌ組成の高屈折率層との組み合わせで構成されている。低屈折率層及び高屈折率層のそれぞれの膜厚（光路長）は、例えば中心波長の０．２５（１／４）に設定されている。なお、低屈折率層と高屈折率層とのＡｌの組成比は、０～１の範囲で変更してもよい。

ｐＤＢＲ層８１は、下側ｐＤＢＲ層８１ａ、電流狭窄層８１ｂ、上側ｐＤＢＲ層８１ｃを順に積層して構成されている（後述する図４（ｂ）参照）。下側ｐＤＢＲ層８１ａ及び上側ｐＤＢＲ層８１ｃは、例えば不純物濃度１×１０^１８／ｃｍ^３である。電流狭窄層８１ｂは、例えばＡｌＡｓ又はＡｌの不純物濃度が高いｐ型のＡｌＧａＡｓである。Ａｌが酸化されてＡｌ_２Ｏ_３が形成されることにより、電気抵抗が高くなって、電流経路を狭窄するものであればよい。
ｎＤＢＲ層８５は、例えば不純物濃度１×１０^１８／ｃｍ^３である。

ｎゲート層８２は、例えば不純物濃度１×１０^１７／ｃｍ^３のｎ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。

発光層８３は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構造である。井戸層は、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＰなどであり、障壁層は、ＡｌＧａＡｓ、ＧａＡｓ、ＧａＩｎＰ、ＧａＩｎＡｓＰなどである。なお、発光層８３は、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。

ｐゲート層８４は、例えば不純物濃度１×１０^１７／ｃｍ^３のｐ型のＡｌ_０．９ＧａＡｓである。Ａｌ組成は、０～１の範囲で変更してもよい。

これらの半導体層は、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などによって積層され、半導体積層体が形成される。

次に、ｎＤＢＲ層８５上に、ｎオーミック電極３２１、３２３、３２４などが形成される。ｎオーミック電極（ｎオーミック電極３２１、３２３、３２４など）は、例えばｎＤＢＲ層８５などのｎ型の半導体層とオーミックコンタクトが取りやすいＧｅを含むＡｕ（ＡｕＧｅ）などである。ｎオーミック電極（ｎオーミック電極３２１、３２３、３２４など）は、例えばリフトオフ法などにより形成される。

次に、ｎＤＢＲ層８５、ｐゲート層８４、発光層８３、ｎゲート層８２、ｐＤＢＲ層８１を順にエッチングし、積層構造体３０１、３０２などの積層構造体に分離する。同時に、積層構造体３０１における孔部５５を形成する。このエッチングは、硫酸系のエッチング液（重量比において硫酸：過酸化水素水：水＝１：１０：３００）などを用いたウェットエッチングで行ってもよく、例えば塩化ホウ素などを用いた異方性ドライエッチング（ＲＩＥ）で行ってもよい。この積層構造体に分離するエッチングは、メサエッチング又はポストエッチングと呼ばれることがある。

次に、積層構造体の縁辺部及び孔部５５において、側面が露出した電流狭窄層８１ｂを側面から酸化して、電流阻止部βを形成する。電流狭窄層８１ｂの酸化は、例えば、３００～４００℃での水蒸気酸化により、ＡｌＡｓ、ＡｌＧａＡｓなどである電流狭窄層８１ｂのＡｌを酸化させることで行う。このとき、露出した側面から酸化が進行し、Ａｌの酸化物であるＡｌ_２Ｏ_３による電流阻止部βが形成される。電流狭窄層８１ｂの酸化されなかった部分が、電流通過部αとなる。

次に、ｎＤＢＲ層８５をエッチングして、ｐゲート層８４を露出させる。このエッチングは、硫酸系のエッチング液（重量比において硫酸：過酸化水素水：水＝１：１０：３００）を用いたウェットエッチングで行ってもよく、例えば塩化ホウ素を用いた異方性ドライエッチングで行ってもよい。そして、ｐゲート層８４上に、ｐオーミック電極（ｐオーミック電極３３１、３３２など）を形成する。ｐオーミック電極は、例えばｐゲート層８４などのｐ型の半導体層とオーミックコンタクトが取りやすいＺｎを含むＡｕ（ＡｕＺｎ）などである。そして、ｐオーミック電極（ｐオーミック電極３３１、３３２など）は、例えばリフトオフ法などにより形成される。

次に、例えばＳｉＯ_２、ＳｉＯＮ、ＳｉＮなどの絶縁性材料により積層構造体３０１、３０２などの表面を覆うように、保護層９０が形成される。そして、ｎオーミック電極（ｎオーミック電極３２１、３２３、３２４など）及びｐオーミック電極（ｐオーミック電極３３１、３３２など）の上の保護層９０にスルーホール（開口）が設けられる。さらに、保護層９０に設けられたスルーホールを介して、ｎオーミック電極（ｎオーミック電極３２１、３２３、３２４など）及びｐオーミック電極（ｐオーミック電極３３１、３３２など）を接続する配線（電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５など）及び裏面電極８９が形成される。配線及び裏面電極８９は、Ａｌ、Ａｕなどである。

以上のようにして、発光部品１０が製造される。
なお、基板８０には、ＩｎＰ、ＧａＮ、ＩｎＡｓ、その他ＩＩＩ－Ｖ族、ＩＩ－ＶＩ材料からなる半導体基板、サファイア、Ｓｉ、Ｇｅなどを用いてもよい。基板を変更した場合、基板上にモノリシックに積層される半導体積層体の材料は、基板の格子定数に略整合（歪構造、歪緩和層、メタモルフィック成長を含む）する材料を用いる。一例として、ＩｎＡｓ基板上には、ＩｎＡｓ、ＩｎＡｓＳｂ、ＧａＩｎＡｓＳｂなどを使用し、ＩｎＰ基板上にはＩｎＰ、ＩｎＧａＡｓＰなどを使用し、ＧａＮ基板上又はサファイア基板上には、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮを使用し、Ｓｉ基板上にはＳｉ、ＳｉＧｅ、ＧａＰなどを使用する。ただし、結晶成長後に他の支持基板に貼りつける場合は、支持基板に対して半導体材料が略格子整合している必要はない。

（面発光レーザ素子ＶＣＳＥＬの発光素子Ｈｓの積層構造）
図４は、本実施の形態が適用される発光部品１０における発光素子Ｈｓの拡大図である。図４（ａ）は、発光素子Ｈｓの平面図、図４（ｂ）は、図４（ａ）のＩＶＢ－ＩＶＢ線での断面図、図４（ｃ）は、図４（ａ）のＩＶＣ－ＩＶＣ線での断面図である。

図４（ａ）に示すように、発光素子Ｈｓの周囲には、８個の孔部５５が設けられている。これらの孔部５５は、トレンチとも呼ばれ、これにより、この構成の面発光レーザ素子ＶＣＳＥＬは、トレンチ型とも呼ばれる。孔部５５は、図４（ｂ）に示すように、ｎＤＢＲ層８５、ｐゲート層８４、発光層８３、ｎゲート層８２、ｐＤＢＲ層８１をエッチングにより除去して、基板８０に到達するように設けられている。孔部５５を介して、ｐＤＢＲ層８１に設けられた電流狭窄層８１ｂが酸化される。すると、孔部５５から孔部５５を中心としてその周囲に酸化が進む。つまり、８個の孔部５５で囲まれた中央部が、酸化されなかった部分（電流通過部α）となる。

図４（ｂ）、（ｃ）に示すように、出射口５０における電流通過部αを除いて、電流狭窄層８１ｂは、隣接する孔部５５間及び積層構造体３０１の外側側面から酸化される。

複数の孔部５５は、出射口５０を囲むように設けた円状に配置されることにより、酸化されなかった部分（電流通過部α）の平面形状が円形に近くなる。面発光レーザ素子ＶＣＳＥＬでは、出射口５０が円形で且つ径が小さいほど、単一モードで発振しやすくなり、強度分布が単峰になりやすい。よって、複数の孔部５５は、円状に配置され、電流通過部αが円形に近くなることがよい。即ち、この場合、電流狭窄層８１ｂも孔部５５の周囲に円形状に形成されることになる。そして、電流狭窄層８１ｂを円形状に形成するために、孔部５５は、発光素子Ｈｓが光を出射する出射口５０の周囲に円形状に予め定められた間隔を有して配列する、と言うこともできる。

発光素子Ｈｓの孔部５５以外のｎＤＢＲ層８５、ｐゲート層８４、発光層８３、ｎゲート層８２、ｐＤＢＲ層８１は、面発光レーザ素子ＶＣＳＥＬのオン／オフを設定（制御）する設定サイリスタとして機能する。また、電流狭窄層８１ｂより上側に位置するｎＤＢＲ層８５、ｐゲート層８４、発光層８３、ｎゲート層８２、上側ｐＤＢＲ層８１ｃは、電流経路として機能する。よって、発光素子Ｈｓの孔部５５以外の面積が大きい程、面発光レーザ素子ＶＣＳＥＬに流れる電流に対する抵抗が小さくなる。よって、孔部５５の個数は、酸化されなかった部分（電流通過部α）の形状、及び面発光レーザ素子ＶＣＳＥＬに流れる電流の経路の抵抗によって設定すればよい。なお、孔部５５の数は、少なくとも４であればよい。また、孔部５５の平面形状は、図４（ａ）では正方形としたが、円形、長方形など他の形状であってもよい。

また、孔部５５は、孔部５５の箇所において、少なくともゲート電極であるｐ型のオーミック電極３３１の下面の位置に達する深さを有することが好ましい。即ち、孔部５５は、少なくともｎＤＢＲ層８５を貫通し、ｐゲート層８４の上面の位置にまで達することが好ましい。これにより、複数の発光素子のそれぞれの発光点を、分離しやすくなる。
またサイリスタ構造を有する発光素子Ｈｓの各層のうち、最下層の位置まで達する深さを有することがさらに好ましい。即ち、孔部５５は、ｐＤＢＲ層８１の位置まで達する深さを有することがさらに好ましい。なお、図４（ｂ）では、孔部５５は、ｐＤＢＲ層８１に達するのみならず、ｐＤＢＲ層８１を貫通し、基板８０に達した場合を示している。また、孔部５５は、ｐＤＢＲ層８１を貫通させずに、ｐＤＢＲ層８１の位置まで達した部分で止めても良い。そのように構成すると、エッチング時間が短縮される一方、ｐＤＢＲ層８１を貫通させると複数の発光素子Ｈｓのそれぞれの発光点を、さらに分離しやすくなる。

また、図４（ｃ）に示すように、サイリスタ構造をなす発光素子Ｈｓの中のｐゲート層８４は、複数の孔部５５の間を介し、複数の発光素子Ｈｓ間で共通の層としてつながる。そしてさらに、ゲート電極であるｐ型のオーミック電極３３１と電気的に接続する。即ち、図４（ｂ）に示すように、ｐゲート層８４は、孔部５５で分断される箇所があるものの、図４（ｃ）に示すように、孔部５５が存在しない箇所では、互いにつながり、電気的に接続する。これにより、サイリスタの上部ゲート層であるｐゲート層８４は、複数の発光素子Ｈｓ間で共通の層としてつながり、複数の発光素子Ｈｓ間で共通のゲート層として機能する。なお、上側ゲート層は、サイリスタの２つのゲート層のうち上側に位置するゲート層であり、下側ゲート層は、サイリスタの２つのゲート層のうち下側に位置するゲート層であることを意味する。

また、サイリスタ構造の最上層であるｎＤＢＲ層８５は、複数の孔部５５の間を介し、複数の発光素子Ｈｓ間で共通の層としてつながる。即ち、図４（ｂ）に示すように、ｎＤＢＲ層８５は、孔部５５で分断される箇所があるものの、図４（ｃ）に示すように、孔部５５が存在しない箇所では、互いにつながり、電気的に接続する。
このような構成とすることで、ｐ型のオーミック電極３３１によるスイッチングの効率が向上する。その結果、発光素子Ｈｓを複数個としても、これらが、ほぼ同じ時間で点灯および消灯させることができる。これは、複数の発光素子Ｈｓの点灯および消灯のタイミングを揃えることができる、と言うこともできる。

＜サイリスタ＞
次に、サイリスタ（面発光レーザ素子ＶＣＳＥＬ、転送サイリスタＴ）の基本的な動作を説明する。サイリスタは、前述したように、アノード端子（アノード）、カソード端子（カソード）、ゲート端子（ゲート）の３端子を有する半導体素子であって、例えば、ＧａＡｓ、ＧａＡｌＡｓ、ＡｌＡｓなどによるｐ型の半導体層（ｐＤＢＲ層８１、ｐゲート層８４）、ｎ型の半導体層（ｎゲート層８２、ｎＤＢＲ層８５）を基板８０上に積層して構成されている。つまり、サイリスタは、ｐｎｐｎ構造を成している。ここでは、ｐ型の半導体層とｎ型の半導体層とで構成されるｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として１．５Ｖとして説明する。

以下では、一例として、Ｖｓｕｂ端子である裏面電極８９（図２参照）に供給される基準電位Ｖｓｕｂをハイレベルの電位（以下では「Ｈ」と表記する。）として０Ｖ、Ｖｇｋ端子に供給される電源電位Ｖｇｋをローレベルの電位（以下では「Ｌ」と表記する。）として－５Ｖとして説明する。よって、「Ｈ」（０Ｖ）、「Ｌ」（－５Ｖ）と表記することがある。

まず、サイリスタ単体の動作を説明する。ここでは、サイリスタのアノードは０Ｖであるとする。
アノードとカソードとの間に電流が流れていないオフ状態のサイリスタは、しきい電圧より低い電位（絶対値が大きい負の電位）がカソードに印加されるとオン状態に移行（ターンオン）する。ここで、サイリスタのしきい電圧は、ゲートの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値である。
オン状態になると、サイリスタのゲートは、アノード端子の電位に近い電位になる。ここでは、アノードは０Ｖであるので、ゲートは、０Ｖになるとする。また、オン状態のサイリスタのカソードは、アノードの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた電位に近い電位となる。ここでは、アノードは０Ｖであるので、オン状態のサイリスタのカソードは、－１．５Ｖに近い電位（絶対値が１．５Ｖより大きい負の電位）となる。なお、カソードの電位は、オン状態のサイリスタに電流を供給する電源との関係で設定される。

オン状態のサイリスタは、カソードが、オン状態を維持するために必要な電位（上記の－１．５Ｖに近い電位）より高い電位（絶対値が小さい負の電位、０Ｖ又は正の電位）になると、オフ状態に移行（ターンオフ）する。
一方、オン状態のサイリスタのカソードに、オン状態を維持するために必要な電位より低い電位（絶対値が大きい負の電位）が継続的に印加され、オン状態を維持しうる電流（維持電流）が供給されると、サイリスタはオン状態を維持する。

なお、上記に示した電圧は一例であって、面発光レーザ素子ＶＣＳＥＬの発光波長や光量によって変えることになる。その際は、点灯信号φＩの電位（「Ｌ」）を調整すればよい。

なお、サイリスタは、ＧａＡｓなどの半導体で構成されるので、オン状態において、ｎゲート層８２とｐゲート層８４との間で発光することがある。なお、サイリスタが出射する光の量は、カソードの面積及びカソードとアノードとの間に流す電流によって決まる。よって、サイリスタからの発光を利用しない場合、例えば、カソードの面積を小さくしたり、電極や配線を構成する材料などによって遮光したりすることで、不要な光を抑制するようにしてもよい。

（発光部品１０の動作）
次に、発光部品１０の動作について説明する。
＜タイミングチャート＞
図５は、発光部品１０の動作を説明するタイミングチャートである。
図５では、発光部品１０の面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ５の５個の発光レーザ素子ＶＣＳＥＬの点灯（発振）又は非点灯を制御（点灯制御と表記する。）する部分のタイミングチャートを示している。なお、図５では、発光部品１０の面発光レーザ素子ＶＣＳＥＬ１、ＶＣＳＥＬ２、ＶＣＳＥＬ３、ＶＣＳＥＬ５を点灯させ、面発光レーザ素子ＶＣＳＥＬ４を消灯（非点灯）としている。

図５において、時刻ａから時刻ｋへとアルファベット順に時刻が経過するとする。面発光レーザ素子ＶＣＳＥＬ１は、期間Ｔ（１）において、面発光レーザ素子ＶＣＳＥＬ２は、期間Ｔ（２）において、面発光レーザ素子ＶＣＳＥＬ３は、期間Ｔ（３）において、面発光レーザ素子ＶＣＳＥＬ４は、期間Ｔ（４）において点灯又は非点灯の制御（点灯制御）がされる。以下、同様にして番号が５以上の面発光レーザ素子ＶＣＳＥＬが点灯制御される。
ここでは、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。

φ１端子（図１、図２参照）に送信される第１転送信号φ１及びφ２端子（図１、図２参照）に送信される第２転送信号φ２は、「Ｈ」（０Ｖ）と「Ｌ」（－５Ｖ）との２つの電位を有する信号である。そして、第１転送信号φ１及び第２転送信号φ２は、連続する２つの期間Ｔ（例えば、期間Ｔ（１）と期間Ｔ（２））を単位として波形が繰り返される。
以下では、「Ｈ」（０Ｖ）及び「Ｌ」（－５Ｖ）を、「Ｈ」及び「Ｌ」と省略する場合がある。

第１転送信号φ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行し、時刻ｆで「Ｌ」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて、「Ｈ」から「Ｌ」に移行する。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」（０Ｖ）であって、時刻ｅで「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行する。そして、期間Ｔ（２）の終了時刻ｉと時刻ｊとの間において「Ｌ」から「Ｈ」に移行する。
第１転送信号φ１と第２転送信号φ２とを比較すると、第２転送信号φ２は、第１転送信号φ１を時間軸上で期間Ｔ後ろにずらしたものに当たる。一方、第２転送信号φ２は、期間Ｔ（１）において、破線で示す波形及び期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。第２転送信号φ２の期間Ｔ（１）の波形が期間Ｔ（３）以降と異なるのは、期間Ｔ（１）は発光部品１０が動作を開始する期間であるためである。

第１転送信号φ１と第２転送信号φ２との一組の転送信号は、後述するように、転送サイリスタＴのオン状態を番号順に伝播させることにより、オン状態の転送サイリスタＴと同じ番号の面発光レーザ素子ＶＣＳＥＬを、点灯（発振）又は非点灯の制御（点灯制御）の対象として指定する。

次に、発光部品１０のφＩ端子に送信される点灯信号φＩ１について説明する。点灯信号φＩ１は、「Ｈ」（０Ｖ）と「Ｌ」（－５Ｖ）との２つの電位を有する信号である。
ここでは、発光部品１０の面発光レーザ素子ＶＣＳＥＬ１に対する点灯制御の期間Ｔ（１）において、点灯信号φＩ１を説明する。点灯信号φＩ１は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」（０Ｖ）であって、時刻ｃで「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行する。そして、時刻ｄで「Ｌ」から「Ｈ」に移行し、時刻ｅにおいて「Ｈ」を維持する。

図１を参照しつつ、図５に示したタイミングチャートにしたがって、発光部品１０の動作を説明する。なお、以下では、面発光レーザ素子ＶＣＳＥＬ１、ＶＣＳＥＬ２を点灯制御する期間Ｔ（１）、Ｔ（２）について説明する。

（１）時刻ａ
時刻ａにおいて、発光部品１０の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に設定する。電源電位供給部１７０は、電源電位Ｖｇｋを「Ｌ」（－５Ｖ）に設定する。すると、発光部品１０の電源ライン２００ａは基準電位Ｖｓｕｂの「Ｈ」（０Ｖ）になり、発光部品１０のＶｓｕｂ端子は「Ｈ」になる。同様に、電源ライン２００ｂは電源電位Ｖｇｋの「Ｌ」（－５Ｖ）になり、発光部品１０のＶｇｋ端子は「Ｌ」になる（図１参照）。これにより、発光部品１０の電源線７１は「Ｌ」になる（図１参照）。

そして、信号発生回路１１０の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」（０Ｖ）に設定する。すると、第１転送信号ライン２０１及び第２転送信号ライン２０２が「Ｈ」になる（図１参照）。これにより、発光部品１０のφ１端子及びφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図１参照）。

さらに、信号発生回路１１０の点灯信号発生部１４０は、点灯信号φＩ１をそれぞれ「Ｈ」（０Ｖ）に設定する。すると、点灯信号ライン２０４が「Ｈ」になる（図１参照）。これにより、発光部品１０のφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」（０Ｖ）になる（図１参照）。

面発光レーザ素子ＶＣＳＥＬのアノード（ｐＤＢＲ層８１）は、「Ｈ」に設定されたＶｓｕｂ端子に接続されている。
転送サイリスタＴのアノード（ｐＤＢＲ層８１）は、「Ｈ」に設定されたＶｓｕｂ端子に接続されている。

奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソードは、第１転送信号線７２に接続され、「Ｈ」（０Ｖ）に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソードは、第２転送信号線７３に接続され、「Ｈ」に設定されている。よって、転送サイリスタＴは、アノード及びカソードがともに「Ｈ」となり、オフ状態にある。

面発光レーザ素子ＶＣＳＥＬのカソード端子は、「Ｈ」（０Ｖ）の点灯信号線７５に接続されている。よって、面発光レーザ素子ＶＣＳＥＬは、アノード及びカソードがともに「Ｈ」となり、オフ状態にある。

ゲートＧｔ１は、前述したように、スタートダイオードＳＤのカソードに接続されている。ゲートＧｔ１は、電源線抵抗Ｒｇ１を介して、電源電位Ｖｇｋ（「Ｌ」（－５Ｖ））の電源線７１に接続されている。そして、スタートダイオードＳＤのアノード端子は第２転送信号線７３に接続され、電流制限抵抗Ｒ２を介して、「Ｈ」（０Ｖ）のφ２端子に接続されている。よって、スタートダイオードＳＤは順バイアスであり、スタートダイオードＳＤのカソード（ゲートＧｔ１）は、スタートダイオードＳＤのアノードの電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（－１．５Ｖ）になる。また、ゲートＧｔ１が－１．５Ｖになると、結合ダイオードＤ１は、アノード（ゲートＧｔ１）が－１．５Ｖで、カソードが電源線抵抗Ｒｇ２を介して電源線７１（「Ｌ」（－５Ｖ））に接続されているので、順バイアスになる。よって、ゲートＧｔ２の電位は、ゲートＧｔ１の電位（－１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた－３Ｖになる。さらに、結合ダイオードＤ２は、アノード（ゲートＧｔ１）が－３Ｖで、カソードが電源線抵抗Ｒｇ２を介して電源線７１（「Ｌ」（－５Ｖ））に接続されているので、順バイアスになる。よって、ゲートＧｔ３の電位は、ゲートＧｔ２の電位（－３Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた－４．５Ｖになる。しかし、４以上の番号のゲートＧｔには、スタートダイオードＳＤのアノードが「Ｈ」（０Ｖ）であることの影響は及ばず、これらのゲートＧｔの電位は、電源線７１の電位である「Ｌ」（－５Ｖ）になっている。

なお、ゲートＧｔはゲートＧｓであるので、ゲートＧｓの電位は、ゲートＧｔの電位と同じである。よって、面発光レーザ素子ＶＣＳＥＬ、転送サイリスタＴのしきい電圧は、ゲートＧｔ、Ｇｓの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値となる。すなわち、転送サイリスタＴ１のしきい電圧は－３Ｖ、面発光レーザ素子ＶＣＳＥＬ２、転送サイリスタＴ２のしきい電圧は－４．５Ｖ、面発光レーザ素子ＶＣＳＥＬ３、転送サイリスタＴ３のしきい電圧は－６Ｖ、番号が４以上の面発光レーザ素子ＶＣＳＥＬ、転送サイリスタＴのしきい電圧は－６．５Ｖとなっている。

（２）時刻ｂ
図５に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行する。これにより発光部品１０は、動作を開始する。
第１転送信号φ１が「Ｈ」から「Ｌ」に移行すると、φ１端子及び電流制限抵抗Ｒ１を介して、第１転送信号線７２の電位が、「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行する。すると、転送サイリスタＴ１に印加されている電圧は－３．３Ｖであるので、しきい電圧が－３Ｖである転送サイリスタＴ１がターンオンする。転送サイリスタＴ１がターンオンすることで、第１転送信号線７２の電位は、転送サイリスタＴ１のアノードの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた－３．２Ｖに近い電位（絶対値が３．２Ｖより大きい負の電位）になる。
なお、転送サイリスタＴ３はしきい電圧が－６Ｖであり、番号が５以上の奇数番号の転送サイリスタＴは、しきい電圧が－６．５Ｖである。転送サイリスタＴ３及び番号が５以上の奇数番号の転送サイリスタＴに印加される電圧は、面発光レーザ素子ＶＣＳＥＬに印加される電圧１．７Ｖを－３．２Ｖに足した－１．５Ｖになるので、転送サイリスタＴ３及び番号が５以上の奇数番号の転送サイリスタＴはターンオンしない。
一方、偶数番号の転送サイリスタＴは、第２転送信号φ２が「Ｈ」（０Ｖ）であって、第２転送信号線７３が「Ｈ」（０Ｖ）であるのでターンオンできない。

転送サイリスタＴ１がターンオンすると、ゲートＧｔ１／Ｇｓ１の電位は、転送サイリスタＴ１のアノードの電位である「Ｈ」（０Ｖ）になる。そして、ゲートＧｔ２（ゲートＧｓ２）の電位が－１．５Ｖ、ゲートＧｔ３（ゲートＧｓ３）の電位が－３Ｖ、ゲートＧｔ４（ゲートＧｓ４）の電位が－４．５Ｖ、番号が５以上のゲートＧｔ（ゲートＧｌ）の電位が「Ｌ」になる。
これにより、面発光レーザ素子ＶＣＳＥＬ１のしきい電圧が－１．５Ｖ、転送サイリスタＴ２、面発光レーザ素子ＶＣＳＥＬ２のしきい電圧が－３Ｖ、転送サイリスタＴ３、面発光レーザ素子ＶＣＳＥＬ３のしきい電圧が－４．５Ｖ、転送サイリスタＴ４、面発光レーザ素子ＶＣＳＥＬ４のしきい電圧が－６Ｖ、番号が５以上の転送サイリスタＴ、面発光レーザ素子ＶＣＳＥＬのしきい電圧が－６．５Ｖになる。
しかし、第１転送信号線７２は、オン状態の転送サイリスタＴ１により－１．５Ｖになっているので、オフ状態の奇数番号の転送サイリスタＴはターンオンしない。第２転送信号線７３は、「Ｈ」（０Ｖ）であるので、偶数番号の転送サイリスタＴはターンオンしない。点灯信号線７５は「Ｈ」（０Ｖ）であるので、いずれの面発光レーザ素子ＶＣＳＥＬも点灯しない。

時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になったときを言う。他の場合も同じである。）において、転送サイリスタＴ１がオン状態にあって、他の転送サイリスタＴ、面発光レーザ素子ＶＣＳＥＬはオフ状態にある。

（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行する。
点灯信号φＩ１が「Ｈ」から「Ｌ」に移行すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５が「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行する。すると、面発光レーザ素子ＶＣＳＥＬに印加される電圧１．７Ｖを足した－３．３Ｖが面発光レーザ素子ＶＣＳＥＬ１に印加され、しきい電圧が－１．５Ｖである面発光レーザ素子ＶＣＳＥＬ１がターンオンして、面発光レーザ素子ＶＣＳＥＬ１が点灯（発光）する。これにより、点灯信号線７５の電位が－３．２Ｖに近い電位になる。なお、面発光レーザ素子ＶＣＳＥＬ２はしきい電圧が－３Ｖであるが、面発光レーザ素子ＶＣＳＥＬ２に印加される電圧は、面発光レーザ素子ＶＣＳＥＬに印加される電圧１．７Ｖを－３．２Ｖに足した－１．５Ｖになるので、面発光レーザ素子ＶＣＳＥＬ２はターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１、面発光レーザ素子ＶＣＳＥＬ１がオン状態にあって、面発光レーザ素子ＶＣＳＥＬ１が点灯（発光）している。

（４）時刻ｄ
時刻ｄにおいて、点灯信号φＩ１が「Ｌ」（－５Ｖ）から「Ｈ」（０Ｖ）に移行する。
点灯信号φＩ１が「Ｌ」から「Ｈ」に移行すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５の電位が－３．２Ｖから「Ｈ」に移行する。すると、面発光レーザ素子ＶＣＳＥＬ１のアノードが「Ｈ」になるので、面発光レーザ素子ＶＣＳＥＬ１が消灯する（非点灯になる）。面発光レーザ素子ＶＣＳＥＬ１の点灯期間は、点灯信号φＩ１が「Ｈ」から「Ｌ」に移行した時刻ｃから、点灯信号φＩ１が「Ｌ」から「Ｈ」に移行する時刻ｄまでの、点灯信号φＩ１が「Ｌ」である期間となる。
時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。

（５）時刻ｅ
時刻ｅにおいて、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行する。ここで、面発光レーザ素子ＶＣＳＥＬ１を点灯制御する期間Ｔ（１）が終了し、面発光レーザ素子ＶＣＳＥＬ２を点灯制御する期間Ｔ（２）が開始する。
第２転送信号φ２が「Ｈ」から「Ｌ」に移行すると、φ２端子を介して第２転送信号線７３の電位が「Ｈ」から「Ｌ」に移行する。前述したように、転送サイリスタＴ２は、しきい電圧が－３Ｖになっているので、ターンオンする。
これにより、ゲート端子Ｇｔ２（ゲート端子Ｇｓ２）の電位が「Ｈ」（０Ｖ）、ゲートＧｔ３（ゲートＧｓ３）の電位が－１．５Ｖ、ゲートＧｔ４（ゲートＧｓ４）の電位が－３Ｖ、ゲートＧｔ５（ゲートＧｓ５）の電位が－４．５Ｖになる。そして、番号が６以上のゲートＧｔ（ゲートＧｓ）の電位が－５Ｖになる。
時刻ｅの直後において、転送サイリスタＴ１、Ｔ２がオン状態にある。

（６）時刻ｆ
時刻ｆにおいて、第１転送信号φ１が「Ｌ」（－５Ｖ）から「Ｈ」（０Ｖ）に移行する。
第１転送信号φ１が「Ｌ」から「Ｈ」に移行すると、φ１端子を介して第１転送信号線７２の電位が「Ｌ」から「Ｈ」に移行する。すると、オン状態の転送サイリスタＴ１は、アノード及びカソードがともに「Ｈ」になって、ターンオフする。
すると、ゲートＧｔ１（ゲートＧｓ１）の電位は、電源線抵抗Ｒｇ１を介して、電源線７１の電源電位Ｖｇｋ（「Ｌ」（－５Ｖ））に向かって変化する。これにより、結合ダイオードＤ１が電流の流れない方向に電位が加えられた状態（逆バイアス）になる。よって、ゲートＧｔ２（ゲートＧｓ２）が「Ｈ」（０Ｖ）である影響は、ゲートＧｔ１（ゲートＧｓ１）には及ばなくなる。すなわち、逆バイアスの結合ダイオードＤで接続されたゲートＧｔを有する転送サイリスタＴは、しきい電圧が－６．５Ｖになって、第１転送信号φ１又は第２転送信号φ２が「Ｌ」（－５Ｖ）になっても、ターンオンしなくなる。
時刻ｆの直後において、転送サイリスタＴ２がオン状態にある。

（７）その他
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行すると、時刻ｃでの面発光レーザ素子ＶＣＳＥＬ１と同様に、面発光レーザ素子ＶＣＳＥＬ２がターンオンして、面発光レーザ素子ＶＣＳＥＬ２が点灯（発光）する。
そして、時刻ｈにおいて、点灯信号φＩ１が「Ｌ」（－５Ｖ）から「Ｈ」（０Ｖ）に移行すると、時刻ｄでの面発光レーザ素子ＶＣＳＥＬ１と同様に、面発光レーザ素子ＶＣＳＥＬ２がターンオフして、面発光レーザ素子ＶＣＳＥＬ２が消灯する。
さらに、時刻ｉにおいて、第１転送信号φ１が「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行すると、時刻ｂでの転送サイリスタＴ１又は時刻ｅでの転送サイリスタＴ２と同様に、しきい電圧が－３Ｖの転送サイリスタＴ３がターンオンする。時刻ｉで、面発光レーザ素子ＶＣＳＥＬ２を点灯制御する期間Ｔ（２）が終了し、面発光レーザ素子ＶＣＳＥＬ３を点灯制御する期間Ｔ（３）が開始する。
以降は、これまで説明したことの繰り返しとなる。

なお、面発光レーザ素子ＶＣＳＥＬを点灯（発光）させないで、消灯（非点灯）のままとするときは、図５の面発光レーザ素子ＶＣＳＥＬ４を点灯制御する期間Ｔ（４）における時刻ｊから時刻ｋに示す点灯信号φＩ１のように、点灯信号φＩを「Ｈ」（０Ｖ）のままとすればよい。このようにすることで、面発光レーザ素子ＶＣＳＥＬ４のしきい電圧が－１．５Ｖであっても、面発光レーザ素子ＶＣＳＥＬ４はターンオンせず、面発光レーザ素子ＶＣＳＥＬ４は消灯（非点灯）のままとなる。

以上説明したように、転送サイリスタＴのゲート端子Ｇｔは結合ダイオードＤによって相互に接続されている。よって、ゲートＧｔの電位が変化すると、電位が変化したゲートＧｔに、順バイアスの結合ダイオードＤを介して接続されたゲートＧｔの電位が変化する。そして、電位が変化したゲートを有する転送サイリスタＴのしきい電圧が変化する。転送サイリスタＴは、しきい電圧が－３．３Ｖより高い（絶対値が小さい負の値）と、第１転送信号φ１又は第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行するタイミングにおいてターンオンする。
そして、オン状態の転送サイリスタＴのゲートＧｔにゲートＧｓが接続された面発光レーザ素子ＶＣＳＥＬは、しきい電圧が－１．５Ｖであるので、点灯信号φＩが「Ｈ」（０Ｖ）から「Ｌ」（－５Ｖ）に移行するとターンオンし、面発光レーザ素子ＶＣＳＥＬが点灯（発光）する。

すなわち、転送サイリスタＴはオン状態になることで、点灯制御の対象である面発光レーザ素子ＶＣＳＥＬを指定し、「Ｌ」（－５Ｖ）の点灯信号φＩは、点灯制御の対象である面発光レーザ素子ＶＣＳＥＬをターンオンするとともに、面発光レーザ素子ＶＣＳＥＬを点灯（発光）させる。
なお、「Ｈ」（０Ｖ）の点灯信号φＩは、面発光レーザ素子ＶＣＳＥＬをオフ状態に維持するとともに、面発光レーザ素子ＶＣＳＥＬを非点灯に維持する。すなわち、点灯信号φＩは、面発光レーザ素子ＶＣＳＥＬの点灯（発光）／非点灯（非発光）を設定する。
このように、画像データに応じて点灯信号φＩを設定して、各面発光レーザ素子ＶＣＳＥＬの点灯又は非点灯を制御する。

以上説明したように、発光部品１０は、自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）として構成されている。

（変形例１）
上記実施の形態においては、サイリスタ構造の内部に発光層８３がある場合の面発光レーザー素子ＶＣＳＥＬを示したが、サイリスタ構造と発光層８３とを分けて構成しても良い。ここでは、サイリスタ構造と、以下に説明する発光層９２を分けた場合で、発光層９２の上下の部分を、上側ＤＢＲ層および下側ＤＢＲ層として構成した面発光レーザー素子ＶＣＳＥＬについて説明する。

図６は、本実施の形態が適用される発光部品１０における発光素子Ｈｓの変形例を示した図である。図６（ａ）は、発光素子Ｈｓの平面図、図６（ｂ）は、図６（ａ）のＶＩＢ－ＶＩＢ線での断面図、図６（ｃ）は、図６（ａ）のＶＩＣ－ＶＩＣ線での断面図である。

変形例１における発光素子Ｈｓは、ｐ型の基板８０（基板８０）上に、面発光レーザ素子ＶＣＳＥＬを構成する、ｐ型のＤＢＲ構造のアノード層９１（ｐアノード（ＤＢＲ）層９１）、発光層９２、ｎ型のＤＢＲ構造のカソード層９３（ｎカソード（ＤＢＲ）層９３）が設けられている。そして、ｎ型のＤＢＲ構造のアノード層９３（ｎアノード（ＤＢＲ）層９３）上に、トンネル接合（トンネルダイオード）層９４（トンネル接合層９４）が設けられている。さらに、トンネル接合層９４上に、面発光レーザ素子ＶＣＳＥＬのオン／オフを設定（制御）する設定サイリスタＳを構成するｐ型のアノード層９５（ｐアノード層９５）、ｎ型のゲート層９６（ｎゲート層９６）、ｐ型のゲート層９７（ｐゲート層９７）、ｎ型のカソード層９８（ｎカソード層９８）が順に設けられている。なお、以下では、（ ）内の表記を用いる。他の場合も同様とする。ここで、ｐアノード（ＤＢＲ）層９１、発光層９２、ｎカソード（ＤＢＲ）層９３、トンネル接合層９４、ｐアノード層９５、ｎゲート層９６、ｐゲート層９７、ｎカソード層９８が積層された半導体層を半導体積層体と表記する。

ここでは、ｐアノード（ＤＢＲ）層９１、ｎカソード（ＤＢＲ）層９３の表記は、面発光レーザ素子ＶＣＳＥＬを構成する場合の機能（働き）に対応させている。すなわち、ｐアノード（ＤＢＲ）層９１は面発光レーザ素子ＶＣＳＥＬのアノード、ｎカソード（ＤＢＲ）層９３は面発光レーザ素子ＶＣＳＥＬのカソードとして機能する。つまり、面発光レーザ素子ＶＣＳＥＬは、アノードとカソードとを備えたダイオード構造を有している。
ｐアノード層９５、ｎゲート層９６、ｐゲート層９７、ｎカソード層９８の表記は、設定サイリスタＳを構成する場合の機能（働き）に対応させている。すなわち、ｐアノード層９５はアノード、ｎゲート層９６、ｐゲート層９７はゲート、ｎカソード層９８はカソードとして機能する。

そして、ｎカソード層９８上に設けられたｎ型のオーミック電極３２１（ｎオーミック電極３２１）をカソード電極とする。なお、ｎオーミック電極３２１は、出射口５０と孔部５５との間に出射口５０を囲むように設けられている。また、ｎカソード層９８を除去して露出させたｐゲート層９７上に設けられたｐ型のオーミック電極３３１（ｐオーミック電極３３１）をゲートＧｓ１とする。

面発光レーザ素子ＶＣＳＥＬのｐアノード（ＤＢＲ）層９１には、図６（ｂ）に黒塗りで示すように、電流を狭窄する電流狭窄層９１ｂが含まれている。
具体的には、ｐアノード（ＤＢＲ）層９１は、下側ｐアノード（ＤＢＲ）層９１ａ、電流狭窄層９１ｂ、上側ｐアノード（ＤＢＲ）層９１ｃを順に積層して構成されている。

ｐアノード（ＤＢＲ）層９１における電流狭窄層９１ｂの膜厚（光路長）は、採用する構造によって決定される。取り出し効率やプロセス再現性を重要視する場合は、ＤＢＲ層を構成する低屈折率層及び高屈折率層の膜厚（光路長）の整数倍に設定されるのがよく例えば中心波長の０．７５（３／４）に設定されている。なお、奇数倍の場合は、電流狭窄層９１ｂは、高屈折率層と高屈折率層とで挟まれるとよい。また、偶数倍の場合は、電流狭窄層９１ｂは、高屈折率層と低屈折率層とで挟まれるとよい。すなわち、電流狭窄層９１ｂは、ＤＢＲ層による屈折率の周期の乱れを抑制するように設けられるとよい。逆に、酸化された部分の影響（屈折率や歪）を低減したい場合は、電流狭窄層９１ｂの膜厚は、数十ｍが好ましく、ＤＢＲ層内に立つ定在波の節の部分に挿入されるのが好ましい。

また、発光素子Ｈｓの周囲には、８個の孔部５５が設けられている。孔部５５は、図６（ｂ）に示すように、ｎカソード層９８、ｐゲート層９７、ｎゲート層９６、ｐアノード層９５、トンネル接合層９４、ｎカソード（ＤＢＲ）層９３、発光層９２、ｐアノード（ＤＢＲ）層９１をエッチングにより除去して、基板８０に到達するように設けられている。孔部５５を介して、ｐアノード（ＤＢＲ）層９１に設けられた電流狭窄層９１ｂが酸化される。その結果、８個の孔部５５で囲まれた中央部が、酸化されなかった部分（電流通過部α）となる。また、この周囲は、電流阻止部βとなる。
図６（ｂ）、（ｃ）に示すように、出射口５０における電流通過部αを除いて、電流狭窄層９１ｂは、隣接する孔部５５間及び積層構造体３０１の外側側面から酸化される。

図７は、面発光レーザ素子ＶＣＳＥＬと設定サイリスタＳとを積層構造で構成した際に、考慮しなくてはならない点を説明する図である。図７（ａ）は、面発光レーザ素子ＶＣＳＥＬと設定サイリスタＳとの積層構造における模式的なエネルギーバンド図、図７（ｂ）は、トンネル接合層９４の逆バイアス状態におけるエネルギーバンド図、図７（ｃ）は、トンネル接合層９４の電流電圧特性を示す。
図７（ａ）のエネルギーバンド図に示すように、図６のｎオーミック電極３２１と裏面電極８９との間に、面発光レーザ素子ＶＣＳＥＬと設定サイリスタＳとが順バイアスになるように電圧を印加すると、トンネル接合層９４のｎ^＋＋層９４ａとｐ^＋＋層９４ｂとの間が逆バイアスになる。

トンネル接合層９４は、ｎ型の不純物を高濃度に添加したｎ^＋＋層９４ａと、ｐ型の不純物を高濃度に添加したｐ^＋＋層９４ｂとの接合である。このため、空乏領域の幅が狭く、順バイアスされると、ｎ^＋＋層９４ａ側の伝導帯（コンダクションバンド）からｐ^＋＋層９４ｂ側の価電子帯（バレンスバンド）に電子がトンネルする。この際、負性抵抗特性が表れる。
一方、図７（ｂ）に示すように、トンネル接合層９４（トンネル接合）は、逆バイアス（－Ｖ）されると、ｐ^＋＋層９４ｂ側の価電子帯（バレンスバンド）の電位Ｅｖが、ｎ^＋層９４ａ側の伝導帯（コンダクションバンド）の電位Ｅｃより上になる。そして、ｐ^＋
層９４ｂの価電子帯（バレンスバンド）から、ｎ^＋＋層９４ａ側の伝導帯（コンダクションバンド）に電子がトンネルする。そして、逆バイアス電圧（－Ｖ）が増加するほど、電子がトンネルしやすくなる。すなわち、図７（ｃ）に示すように、トンネル接合層９４（トンネル接合）は、逆バイアスにおいて、電流が流れやすい。

よって、図７（ａ）に示すように、設定サイリスタＳがターンオンすると、トンネル接合層９４が逆バイアスであっても、面発光レーザ素子ＶＣＳＥＬと設定サイリスタＳとの間で電流が流れる。これにより、面発光レーザ素子ＶＣＳＥＬが発光（点灯）する。
設定サイリスタＳは、接続された転送サイリスタＴがターンオンしてオン状態になると、オン状態への移行が可能な状態になる。そして、点灯信号φＩが「Ｌ」になると、設定サイリスタＳがターンオンしてオン状態になるとともに、面発光レーザ素子ＶＣＳＥＬを点灯させる（点灯を設定する）。

なお、トンネル接合層９４の代わりに、金属的な導電性を有し、ＩＩＩ－Ｖ族の化合物半導体層にエピタキシャル成長するＩＩＩ－Ｖ族化合物層を用いてもよい。金属的導電性ＩＩＩ－Ｖ族化合物層の材料の一例として説明するＩｎＮＡｓは、例えばＩｎＮの組成比ｘが約０．１～約０．８の範囲において、バンドギャップエネルギが負になる。また、ＩｎＮＳｂは、例えばＩｎＮの組成比ｘが約０．２～約０．７５の範囲において、バンドギャップエネルギが負になる。バンドギャップエネルギが負になることは、バンドギャップを持たないことを意味する。よって、金属と同様な導電特性（伝導特性）を示すことになる。すなわち、金属的な導電特性（導電性）とは、金属と同様に電位に勾配があれば電流が流れることを言う。

そして、ＧａＡｓ、ＩｎＰなどのＩＩＩ－Ｖ族化合物（半導体）の格子定数は、５．６Å～５．９Åの範囲にある。そして、この格子定数は、Ｓｉの格子定数の約５．４３Å、Ｇｅの格子定数の約５．６６Åに近い。
これに対して、同様にＩＩＩ－Ｖ族化合物であるＩｎＮの格子定数は、閃亜鉛鉱構造において約５．０Å、ＩｎＡｓの格子定数は、約６．０６Åである。よって、ＩｎＮとＩｎＡｓとの化合物であるＩｎＮＡｓの格子定数は、ＧａＡｓなどの５．６Å～５．９Åに近い値になりうる。
また、ＩＩＩ－Ｖ族化合物であるＩｎＳｂの格子定数は、約６．４８Åである。よって、ＩｎＮの格子定数は、約５．０Åであるので、ＩｎＳｂとＩｎＮとの化合物であるＩｎＮＳｂの格子定数は、ＧａＡｓなど５．６Å～５．９Åに近い値になりうる。

すなわち、ＩｎＮＡｓ及びＩｎＮＳｂは、ＧａＡｓなどのＩＩＩ－Ｖ族化合物（半導体）の層に対してモノリシックにエピタキシャル成長させうる。また、ＩｎＮＡｓ又はＩｎＮＳｂの層上に、ＧａＡｓなどのＩＩＩ－Ｖ族化合物（半導体）の層をエピタキシャル成長によりモノリシックに積層させうる。

よって、トンネル接合層９４の代わりに、金属的導電性ＩＩＩ－Ｖ族化合物層を介して、設定サイリスタＳと面発光レーザ素子ＶＣＳＥＬとを直列接続されるように積層すれば面発光レーザ素子ＶＣＳＥＬのｎカソード（ＤＢＲ）層９３と設定サイリスタＳのｐアノード層９５とが逆バイアスになることが抑制される。

以上詳述した形態によれば、アレイ化した複数の発光素子Ｈｓの点灯や消灯を同期させて動作させることができる。

なお、上述した例では、発光素子Ｈｓとして、面発光レーザ素子ＶＣＳＥＬについて示したが、これに限られるものではない。例えば、発光素子Ｈｓとして、ライトエミッティングサイリスタを使用してもよい。
また、電流狭窄層は、上述した例では、ｐＤＢＲ層８１、９１に設けたが、発光層８３、９２以外であれば、何れの層に設けてもよい。ただし、ｎ型の層よりもｐ型の層に設けることが好ましい。また、発光層８３、９２により近い層に設けることが好ましい。

（変形例２）
変形例２では、上記発光部品１０を使用して発光チップＣとする。つまり、上記発光部品１０の構成を実装し、チップ状とする。そして、さらにこの発光チップＣを列状に配して発光装置６５とする場合について説明する。

図８は、発光部品１０を使用した発光チップＣを配した発光装置６５の上面図である。
図８に例として示す発光装置６５では、光源部として、回路基板上に、４０個の発光素子アレイチップの一例としての発光チップＣ１～Ｃ４０（区別しない場合は、発光チップＣと表記する。）が、Ｘ方向に二列に千鳥状に配置して構成されている。発光チップＣ１～Ｃ４０の構成は同じであってよい。
本明細書では、「～」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「～」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップＣ１～Ｃ４０は、発光チップＣ１から番号順に発光チップＣ４０までを含む。

なお、本実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。
そして、発光装置６５は、発光チップＣを駆動する信号発生回路１１０を搭載している。信号発生回路１１０は、発光チップＣを駆動する信号を入出力するための駆動手段の一例である。信号発生回路１１０は、例えば集積回路（ＩＣ）などで構成されている。なお、発光装置６５が信号発生回路１１０を搭載していなくともよい。このときは、信号発生回路１１０は、発光装置６５の外部に設けられ、発光チップＣを制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置６５は信号発生回路１１０を備えるとして説明する。

図９は、発光チップＣの構成、発光装置６５の信号発生回路１１０の構成及び回路基板上の配線（ライン）の構成の一例を示した図である。図９（ａ）は発光チップＣの構成を示し、図９（ｂ）は発光装置６５の信号発生回路１１０の構成及び回路基板上の配線（ライン）の構成を示す。なお、図９（ｂ）では、発光チップＣ１～Ｃ４０の内、発光チップＣ１～Ｃ９の部分を示している。

はじめに、図９（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、表面形状が矩形である基板８０の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数の面発光レーザ素子ＶＣＳＥＬ（面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ１２８）を含んで構成される発光部１０２を備える。複数の面発光レーザ素子ＶＣＳＥＬは、主走査方向に列状に配される発光部品列の一例である。さらに、発光チップＣは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇｋ端子、φＩ端子）を備える。なお、これらの端子は、基板８０の一端部からφＩ端子、φ１端子の順に設けられ、基板８０の他端部からＶｇｋ端子、φ２端子の順に設けられている。そして、発光部１０２は、φ１端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極８９（図２参照）が設けられている。ここで、基板８０の表面において、面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ１２８の配列の方向をｘ方向、ｘ方向と直交する方向をｙ方向とする。

なお、「列状」とは、図９（ａ）に示したように複数の面発光レーザ素子ＶＣＳＥＬが一直線上に配置されている場合に限らず、複数の面発光レーザ素子ＶＣＳＥＬのそれぞれが、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、それぞれの面発光レーザ素子ＶＣＳＥＬが、列方向と直交する方向にずれ量をもって配置されていてもよい。また、隣接する面発光レーザ素子ＶＣＳＥＬ間で交互に、又は複数の面発光レーザ素子ＶＣＳＥＬ毎に、ジグザグに配置されていてもよい。

次に、図９（ｂ）により、発光装置６５の信号発生回路１１０の構成及び回路基板上の配線（ライン）の構成を説明する。
前述したように、発光装置６５の回路基板には、信号発生回路１１０及び発光チップＣ１～Ｃ４０が搭載され、信号発生回路１１０と発光チップＣ１～Ｃ４０とを接続する配線（ライン）が設けられている。

まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、各種のデータ及び制御信号が入力される。信号発生回路１１０は、これらの各種のデータ及び制御信号に基づいて、データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１～Ｃ４０に、第１転送信号φ１、第２転送信号φ２を送信する転送信号発生部１２０を備える。
そしてまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１～Ｃ４０に、点灯信号φＩ１～φＩ４０（区別しない場合は、点灯信号φＩと表記する。）をそれぞれ送信する点灯信号発生部１４０を備える。
さらにまた、信号発生回路１１０は、発光チップＣ１～Ｃ４０に電位の基準となる基準電位Ｖｓｕｂを供給する基準電位供給部１６０、発光チップＣ１～Ｃ４０の駆動のための電源電位Ｖｇｋを供給する電源電位供給部１７０を備える。

次に、発光チップＣ１～Ｃ４０の配列について説明する。
奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…は、それぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…も、同様にそれぞれの基板８０の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とは、発光チップＣに設けられた発光部１０２側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥に配列されている。そして、発光チップＣ間においても面発光レーザ素子ＶＣＳＥＬが主走査方向（Ｘ方向）に予め定められた間隔で並ぶように位置が設定されている。なお、図９（ｂ）の発光チップＣ１～Ｃ４０に、図９（ａ）に示した発光部１０２の面発光レーザ素子ＶＣＳＥＬの並び（面発光レーザ素子ＶＣＳＥＬ１～ＶＣＳＥＬ１２８の番号順）の方向を矢印で示している。

信号発生回路１１０と発光チップＣ１～Ｃ４０とを接続する配線（ライン）について説明する。
回路基板には、発光チップＣの基板８０の裏面に設けられたＶｓｕｂ端子である裏面電極８９（図２参照）に接続され、基準電位Ｖｓｕｂを供給する電源ライン２００ａが設けられている。
そして、回路基板には、発光チップＣに設けられたＶｇｋ端子に接続され、駆動のための電源電位Ｖｇｋを供給する電源ライン２００ｂが設けられている。

回路基板には、信号発生回路１１０の転送信号発生部１２０から、発光チップＣ１～Ｃ４０のφ１端子に第１転送信号φ１を送信するための第１転送信号ライン２０１、発光チップＣ１～Ｃ４０のφ２端子に第２転送信号φ２を送信するための第２転送信号ライン２０２が設けられている。第１転送信号φ１、第２転送信号φ２は、発光チップＣ１～Ｃ４０に共通（並列）に送信される。

そしてまた、回路基板には、信号発生回路１１０の点灯信号発生部１４０から、各発光チップＣ１～Ｃ４０のそれぞれのφＩ端子に、それぞれ電流制限抵抗ＲＩを介して、点灯信号φＩ１～φＩ４０を送信する点灯信号ライン２０４－１～２０４－４０（区別しない場合は、点灯信号ライン２０４と表記する。）が設けられている。

以上説明したように、回路基板上のすべての発光チップＣ１～Ｃ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇｋが共通に供給される。第１転送信号φ１、第２転送信号φ２も、発光チップＣ１～Ｃ４０に共通（並列）に送信される。一方、点灯信号φＩ１～φＩ４０は、発光チップＣ１～Ｃ４０にそれぞれ個別に送信される。

［光計測装置１］
上記した発光装置６５は、光計測に用いうる。
図１０は、発光装置６５を用いた光計測装置１を説明する図である。
光計測装置１は、上記した発光装置６５と、光を受光する受光部１１と、データを処理する処理部１２とを備える。そして、光計測装置１に対向して計測対象物（対象物）１３が置かれている。なお、図１０において、計測対象物１３は、一例として人である。そして、図１０は、上方から見た図である。

発光装置６５は、前述したように面発光レーザ素子ＶＣＳＥＬを点灯して、実線で示すように発光装置６５を中心として、上下方向に光の照射方向を移動させつつ、図中左右方向に直線状に光を出射する。即ち、計測対象物１３に対し、光を走査させて照射する。

受光部１１は、計測対象物１３により反射された光を受光するデバイスである。受光部１１は、破線で示すように受光部１１に向かう光を受光する。受光部１１は、二次元方向から光を受光する撮像デバイスであるとよい。

処理部１２は、データを入出力する入出力部を備えたコンピュータとして構成されている。そして、処理部１２は、光に関する情報を処理して、計測対象物１３までの距離や計測対象物１３の三次元形状を算出する。
光計測装置１の処理部１２は、発光装置６５を制御し、光を出射させる。すると、処理部１２は、発光装置６５が光を出射したタイミング（時刻）と、受光部１１が計測対象物１３からの反射光を受光したタイミング（時刻）との時間差から、発光装置６５から出射されてから、計測対象物１３に反射して、受光部１１に到達するまでの光路長を算出する。発光装置６５及び受光部１１の位置やこれらの間隔は予め定められている。よって、処理部１２は、発光装置６５、受光部１１からの距離又は基準とする点（基準点）から、計測対象物１３までの距離を計測（算出）する。なお、基準点とは、発光装置６５及び受光部１１から予め定められた位置に設けられた点（ポイント）である。

この方法は、光の到達時間を基にした測量法であって、タイムオブフライト（ＴＯＦ）法と呼ばれる。
この方法を、計測対象物１３上の複数の点（ポイント）に対して行えば、計測対象物１３の三次元的な形状が計測される。前述したように、発光装置６５からの出射光は、計測対象物１３に照射される。そして、計測対象物１３における発光装置６５との距離が短い部分からの反射光が、いち早く受光部１１に入射する。上記した二次元画像を取得する撮像デバイスを用いた場合、フレーム画像には、反射光が到達した部分に輝点が記録される。一連の複数のフレーム画像において記録された輝点から、それぞれの輝点に対して、光路長が算出される。そして、発光装置６５、受光部１１からの距離又は基準とする点（基準点）からの距離が算出される。つまり、計測対象物１３の三次元形状が算出される。

以上のような、光計測装置１は、物品までの距離を算出することに適用させうる。また、物品の形状を算出させて、物品の識別に適用されうる。そして、人の顔の形状を算出させて、識別（顔認証）に適用されうる。さらに、車に積載することにより、前方、後方、側方などにおける障害物の検出に適用されうる。このように、光計測装置１は、距離や形状などの算出に広く用いられうる。

［画像形成装置２］
上記した発光装置６５は、画像を形成する画像形成に用いうる。
図１１は、発光装置６５を用いた画像形成装置２を説明する図である。
画像形成装置２は、上記した発光装置６５と、駆動制御部２１と、光を受光するスクリーン２２とを備える。

画像形成装置２の動作を説明する。
発光装置６５は、前述したように、面発光レーザ素子ＶＣＳＥＬを点灯／非点灯に設定する。そして、実線で示すように発光装置６５を中心として、上下方向に光の照射方向を移動させつつ、図中左右方向に直線状に光を出射する。即ち、スクリーン２２に対し、光を走査させて照射する。これにより、二次元の静止画像（二次元画像）が得られる。そして、画像信号が入力を受け付け、二次元画像が形成されるように、画像信号に基づき発光装置６５を駆動する駆動制御部２１により、点灯維持期間をフレームとして、順次書き換えることにより、二次元画像の動画像が得られる。これらの二次元状の静止画像や動画像が、スクリーン２２に投影される。

以上、本実施の形態について説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、種々の変更または改良を加えたものも、本発明の技術的範囲に含まれることは、特許請求の範囲の記載から明らかである。

１…光計測装置、２…画像形成装置、５０…出射口、５５…孔部、６５…発光装置、８０…基板、８１、９１…ｐアノード（ＤＢＲ）層、８１ｂ、９１ｂ…電流狭窄層、８２、９６…ｎゲート層、８３、９２…発光層、８４、９７…ｐゲート層、８５、９３…ｎカソード（ＤＢＲ）層、９４…トンネル接合層、９５…ｐアノード層、９８…ｎカソード層、１０１…駆動部、１０２…発光部、１１０…信号発生回路、１２０…転送信号発生部、１４０…点灯信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、３０１～３０６…積層構造体、φ１…第１転送信号、φ２…第２転送信号、φＩ（φＩ１～φＩ４０）…点灯信号、α…電流通過部（領域）、β…電流阻止部（領域）、Ｃ（Ｃ１～Ｃ４０）…発光チップ、Ｄ（Ｄ１～Ｄ１２７）…結合ダイオード、ＳＤ…スタートダイオード、Ｔ（Ｔ１～Ｔ１２８）…転送サイリスタ、ＶＣＳＥＬ（ＶＣＳＥＬ１～ＶＣＳＥＬ１２８）…垂直共振器面発光レーザ、Ｖｇｋ…電源電位、Ｖｓｕｂ…基準電位

Claims (10)

1. 基板と、
   前記基板上に設けられ、当該基板の面と交差する方向に光を出射する複数の発光素子と、
   複数の前記発光素子のそれぞれの周囲に配される複数の孔部と、
   複数の前記発光素子のそれぞれに電気的に接続し、複数の当該発光素子の点灯および消灯をともに行うように制御するゲート電極と、
   を備え、
   前記発光素子は、サイリスタと、当該サイリスタを構成する層の間に設けられ発光を行う発光層とを備える層構造をなし、
   前記サイリスタのゲート層は、複数の前記孔部の間を介し、複数の発光素子間で共通の層としてつながるとともに前記ゲート電極と電気的に接続する発光部品。
2. 前記サイリスタの最上層は、複数の前記孔部の間を介し、複数の発光素子間で共通の層としてつながる請求項１に記載の発光部品。
3. 前記サイリスタは、前記孔部を介して酸化され、前記発光層を流れる電流を狭窄する電流狭窄層を備える請求項１に記載の発光部品。
4. 前記孔部は、当該孔部の箇所において、少なくとも前記ゲート電極の下面の位置に達する深さを有する請求項１に記載の発光部品。
5. 前記孔部は、サイリスタ構造を有する前記発光素子の各層のうち、最下層の位置までさらに達する深さを有する請求項４に記載の発光部品。
6. 複数の前記孔部は、当該孔部を介して酸化され、発光層を流れる電流を狭窄する電流狭窄層を円形状に形成するために、前記発光素子が光を出射する出射口の周囲に円形状に予め定められた間隔を有して配列する請求項５に記載の発光部品。
7. 基板と、
   前記基板上に設けられ、当該基板の面と交差する方向に光を出射する複数の発光素子と、
   複数の前記発光素子のそれぞれの周囲に配される複数の第１孔部と、
   複数の前記発光素子のそれぞれに電気的に接続し、複数の当該発光素子の点灯および消灯をともに行うように制御するゲート電極と、
   を備え、
   前記発光素子上に積層されたサイリスタをさらに備え、
   前記サイリスタは、複数の前記第１孔部と同じ位置に第２孔部を有し、
   前記サイリスタのゲート層は、複数の前記第２孔部の間を介し、複数の発光素子間で共通の層としてつながるとともに前記ゲート電極と電気的に接続する発光部品。
8. 前記サイリスタは、前記発光素子上にトンネル接合層または金属的な導電性を有するＩＩＩ－Ｖ族化合物層を介して、積層されている請求項７に記載の発光部品。
9. 請求項１乃至８の何れか１項に記載の発光部品が、主走査方向に列状に配される発光部品列と、
   前記発光部品を駆動する信号を入出力するための駆動手段と、
   を備える発光素子アレイチップ。
10. 請求項１乃至８の何れか１項に記載の発光部品と、
    前記発光部品から光が照射された対象物から、反射光を受光する受光部と、
    前記受光部が受光した光に関する情報を処理して、前記発光部品から対象物までの距離、または当該対象物の形状を計測する処理部と、
    を備える光計測装置。

Images