JP7632682B2 - 実装構造 - Google Patents

Description

本発明は、高周波パッケージと実装基板とを備える実装構造に関する。

近年の８００Ｇｂｐｓ、１Ｔｂｐｓ超の光通信モジュールの開発をはじめとして、これと並行して進められているモジュールを実装する実装基板との接続技術の開発においては、高周波信号を低損失、かつ低反射で伝搬可能とする実装機構の最適化が近年における主な技術課題の一つとなっている。

光通信モジュールを構成する高周波パッケージには様々な形態があるが、電源線や低速制御信号線と物理的に、かつ機械的に分離した高周波リードピンを備えた形態がある。この形態は、高周波技術を当該リードピンに直接導入することが比較的容易であるだけでなく、高周波パッケージを実装基板に搭載した後、リードピンが一種のばね機構として働く特徴を備えている。この機械的な特徴に支えられ、上述した構成では、通電後での高周波パッケージや実装基板の加温に伴って生じる機械的な熱応力が、リードピンで吸収可能であり、所望の高周波特性が低コストでかつ高信頼で得られやすい。このため、上述した構成のリードピンを備えた高周波パッケージは、永きにわたって光通信システム内で使用されてきた。

特許第４９３４７３３号公報

Implementation Agreement for Integrated Dual Polarization Intradyne Coherent Receivers, IA # OIF-DPC-RX-01.2, November 14, 2013. Chang Fei Yee, "Key high-speed connector layout techniques",［令和３年１０月２２日検索］、（https://www.edn.com/key-high-speed-connector-layout-techniques/）。

しかしながら、「Optical Internetworking Forum」などをはじめとする標準化団体により、実装基板上に搭載されるパッケージが満たすべき、半田実装されるリードピンのサイズや位置は決められており、自由に、各リードピンの間隔や形状を決定することができない。非特許文献１に示されているように、高周波リードピンの形状が規定されており（図６参照）、高周波特性を向上させるために必要となるシグナル（＋），（－）リード間のピッチ変更を許していない。このように、高速信号の伝送における高周波設計の自由度は低いという課題があった。

例えば、特許文献１には、図７に示すように、２つの入力ポート７０２ａ，７０２ｂから入力された光信号に対して光信号処理を行う光回路７０１を搭載し、ＤＣ端子７０３，出力端子７０４を備える光受信モジュール７００が示されているが、この技術では、高周波リードピンを複数本備える光受信モジュールにおいて、高周波特性を左右する高周波リードピンの構造の詳細は開示されていない。

また、非特許文献２では、リードピンの３次元形状が示されているが（図８参照）、実装基板上のメタルパッドのピッチ間隔と、リードピンの間隔が当接面から全て同等になっていると想定される。空気に露出した箇所ではハイインピーダンスになるため、パッケージとの接続近傍においては、グランドリードピンとシグナルリードピンのギャップを狭窄させたいが、このような構造が具体的に示されておらず、何ら言及されていない。

本発明は、以上のような問題点を解消するためになされたものであり、高周波リードピンを備えたパッケージにおいて、実装基板上に搭載後、高周波リードピンでの反射損失を抑圧し、低損失に高周波信号を伝搬可能とすることを目的とする。

本発明に係る実装構造は、高周波パッケージと、高周波パッケージが実装される実装基板とを備え、高周波パッケージは、パッケージ絶縁体層とコプレーナ線路を構成するパッケージ導体層とを交互に積層した多層構造を備えるパッケージ筐体と、パッケージ筐体の実装面の側に配置され、後端がコプレーナ線路を構成するいずれかのパッケージ導体層の信号配線に接続された信号リードピンと、パッケージ筐体の実装面の側に配置され、後端がコプレーナ線路を構成するいずれかのパッケージ導体層の接地配線に接続された接地リードピンと、信号リードピンの先端側となるパッケージ筐体の側面の、信号リードピンの配置領域において、パッケージ筐体の内側に向かって、信号リードピンとパッケージ導体層との接続箇所の手前までへこんで形成された凹部とを備え、接地リードピンおよび信号リードピンの各々は、後端から延在する方向に第１屈曲部および第２屈曲部を備え、接地リードピンおよび信号リードピンの各々は、第１屈曲部と第２屈曲部との間に、パッケージ筐体の底面から離れる方向に傾斜する傾斜部と、第２屈曲部より他端の側に、パッケージ筐体の底面に対して平行な平行部とを備え、接地リードピンおよび信号リードピンの各々は、先端の位置が各々一致し、実装基板は、基板絶縁体層と基板導体層とを交互に積層した多層基板と、多層基板の表面に形成された実装用コプレーナ線路とを備え、信号リードピンは、実装用コプレーナ線路の信号線に接続し、接地リードピンは、実装用コプレーナ線路の接地線に接続している。

以上説明したように、本発明によれば、信号リードピンの先端側となるパッケージ筐体の側面の信号リードピンの配置領域に、パッケージ筐体の内側に向かってへこむ凹部を備えるので、高周波リードピンを備えたパッケージを実装基板上に搭載した状態で、高周波リードピンでの反射損失を抑圧し、低損失に高周波信号を伝搬可能とすることができる。

図１は、本発明の実施の形態１に係る実装構造の構成を示す斜視図である。 図２は、本発明の実施の形態１に係る実装構造の構成を示す斜視図である。 図３Ａは、本発明の実施の形態１に係る実装構造の一部構成を示す斜視図である。 図３Ｂは、本発明の実施の形態１に係る実装構造の一部構成を示す斜視図である。 図４は、本発明の実施の形態１に係る実装構造の一部構成を示す斜視図である。 図５は、本発明の実施の形態１に係る実装構造の一部構成を示す斜視図である。 図６は、従来の高周波パッケージの構成を示す説明図である。 図７は、従来の光受信モジュールの構成を示す構成図である。 図８は、従来の高周波パッケージの一部構成を示す斜視図である。

以下、本発明の実施の形態に係る実装構造について説明する。

［実施の形態１］
はじめに、本発明の実施の形態１に係る実装構造について、図１、図２、図３Ａ、図３Ｂ、および図４を参照して説明する。この実装構造は、高周波パッケージ１０と、高周波パッケージ１０が実装される実装基板１３０とを備える。

高周波パッケージ１０は、パッケージ筐体１００と、リードピン１２０とを備える。パッケージ筐体１００は、パッケージ絶縁体層とコプレーナ線路を構成するパッケージ導体層とを交互に積層した多層構造を備える。

リードピン１２０は、パッケージ筐体１００の底面（実装面）の側に備えた、パッケージ導体層に形成された信号配線、接地配線を備える高周波線路（図１には不図示）に接続（当接）し、あらかじめ永久接続されている。また、高周波パッケージ１０は、実装基板１３０の上面に配置され、リードピン１２０が、対応する配線に、半田２０によって永久接続されている。

この例では、リードピン１２０は、第１接地リードピン１２３、第１信号リードピン１２１、第２信号リードピン１２２、第２接地リードピン１２４を備え、第１信号リードピン１２１および第２信号リードピン１２２を伝搬する高周波信号の強度を一致させ、それぞれの位相を１８０度反転させた、高周波差動伝送構造としている。

信号リードピン（第１信号リードピン１２１、第２信号リードピン１２２）は、パッケージ筐体１００の実装面の側に配置され、後端がコプレーナ線路（高周波線路）を構成するいずれかのパッケージ導体層に形成された信号配線に接続されている。接地リードピン（第１接地リードピン１２３、第２接地リードピン１２４）は、パッケージ筐体１００の実装面の側に配置され、後端がコプレーナ線路を構成するいずれかのパッケージ導体層に形成された接地配線に接続されている。また、第１信号リードピン１２１、第２信号リードピン１２２は、先端の位置が各々一致している。

高周波パッケージ１０のパッケージ筐体１００は、パッケージ絶縁体層１０２Ａ、１０２Ｂ、１０２Ｃ、１０２Ｄと、パッケージ導体層１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ、１０１Ｅとを交互に積層した多層構造とされている。高周波パッケージ１０の信号インタフェースとして、リードピン１２０がパッケージ筐体１００の底面側に備えられている。

各リードピン１２０が当接、かつ永久接続されるパッケージ筐体１００の当接箇所は、パッケージ筐体１００の最底面としていない特徴を備えている。本実施の形態では、底面側から２層目となるパッケージ導体層１０１Ｂに、リードピン１２０が当接、かつ永久接続させている。

さらに、第１信号リードピン１２１、第２信号リードピン１２２をパッケージ筐体１００筐体の底面側で当接させている近傍エリアでは、選択的にパッケージ絶縁体層とパッケージ導体層が削除され、外観として凹部１０４をパッケージ筐体に備えている。凹部１０４は、信号リードピンの先端側となるパッケージ筐体１００の側面の信号リードピンの配置領域において、パッケージ筐体１００の内側に向かって、信号リードピンとパッケージ導体層との接続箇所の手前までへこんで形成されている。凹部１０４により形成される空間の外形は、例えば、直方体とされている。

さらなる特徴として、第１信号リードピン１２１と第２信号リードピン１２２のパッケージ筐体１００上での当接近傍エリアにおいて、パッケージ筐体１００の厚み方向に対し、第１信号リードピン１２１と第２信号リードピンとの間に挟まれた空間の概直上のみに限り、選択的にパッケージ導体層１０１Ｂ、１０１Ｃが削除された導体削除エリア１０６を備える。本実施の形態では、パッケージ導体層１０１Ｃ、１０１Ｄの一部がパッケージ筐体１００内部において選択的に削除されている。

実装基板１３０は、２層の基板絶縁体層１３７、基板絶縁体層１３８，基板導体層１３５、基板導体層１３６が形成された多層基板から構成されている。最下層の基板導体層１３６は接地され、また、中間層の基板導体層１３５は、接地電位とされている。また、最上層の基板導体層をパターニングすることで、第１信号線１３１、第２信号線１３２、第１接地線１３３，第２接地線１３４が形成され、これらで実装用コプレーナ線路が構成されている。基板導体層１３６と基板導体層１３５とは、基板絶縁体層１３８を貫通するビア（接地ビア）１３９で電気的に接続されている。また、基板導体層１３５と第１接地線１３３，第２接地線１３４とは、基板絶縁体層１３７を貫通する接地ビア１３９で電気的に接続されている。接地ビア１３９により、接地された基板導体層１３６の接地電位と、その他の基板導体層、接地線の接地電位とが共通化されている。

信号リードピン（第１信号リードピン１２１、第２信号リードピン１２２）は、上述した実装用コプレーナ線路の信号線（第１信号線１３１、第２信号線１３２）に接続する。また、接地リードピン（第１接地リードピン１２３、第２接地リードピン１２４）は、実装用コプレーナ線路の接地線（第１接地線１３３，第２接地線１３４）に接続する。

なお、パッケージ筐体を構成する絶縁体層はアルミナセラミクスから構成可能であり、パッケージ筐体を構成する導体層は、例えばチタン、タングステンなどの金属から構成することができる。また、接地リードピンの、実装用コプレーナ線路の接地線との接続箇所の幅は、他の箇所より広く形成することができる。

リードピン１２０を構成している第１接地リードピン１２３、第２接地リードピン１２４、また、第１信号リードピン１２１、第２信号リードピン１２２では、パッケージ筐体１００に近い側で、第１屈曲部１２５および第２屈曲部１２６を備えている。もっともパッケージ筐体１００に近い側での最初の第１屈曲部１２５の屈曲によって、パッケージ最底面側に向かって傾斜させている。接地リードピンおよび信号リードピンの各々は、第１屈曲部１２５と第２屈曲部１２６との間に、パッケージ筐体１００の底面から離れる方向に傾斜する傾斜部を備える。

さらにもう一つの第２屈曲部１２６の屈曲によって、パッケージ筐体１００の最底面の水平面と概一致させたリードピン構造としている。言い換えると、リードピン１２０は、第２屈曲部１２６より他端の側に、パッケージ筐体１００の底面に対して平行な平行部を備える。ただし、全てのリードピン１２０はその先端位置がそろえられるように切断処理されている。

さらに、全てのリードピン１２０がパッケージ筐体１００と当接、永久接続されるパッケージ筐体１００に備えたパッケージ導体層（パッケージ導体層１０１Ｂ）は、最下層のパッケージ導体層（パッケージ導体層１０１Ａ）ではない特徴を備えている。本実施の形態では、最底面のパッケージ導体層から数えて２層目のパッケージ導体層に、リードピン１２０が当接、永久接続される。

第１接地リードピン１２３、第２接地リードピン１２４が当接しているパッケージ導体層のみには、パッケージ筐体１００の底面に向かって選択的にパッケージ絶縁体層１１１、パッケージ導体層１１２が積み増され、パッケージ筐体１００の最底面に位置するパッケージ導体層１１２が露出する形態としている（図３Ａ）。なお、パッケージ絶縁体層１１１は、図２のパッケージ絶縁体層１０２Ａの一部であり、パッケージ導体層１１２は、図２のパッケージ導体層１０１Ａの一部である。

ただしき、積み増された積層部分の露出面は、めっきなどにより形成された導体層が形成された接地電位とされ、積み増し積層の端部と第１接地リードピン１２３，第１接地リードピン１２３の後端の間に生じるギャップ１０３Ａ、ギャップ１０３Ｂは、ゼロ、あるいは所望の極小ギャップとした特徴を備える（図３Ｂ）。

第１信号リードピン１２１、第２信号リードピン１２２が、当接、永久接続されるパッケージ導体層のパッケージ筐体１００内での厚み方向での高さ位置は、第１接地リードピン１２３、第２接地リードピン１２４と同一である。しかし、第１信号リードピン１２１が接続する第１信号配線１０９、第２信号リードピン１２２に接続する第２信号配線１１０は、外部の環境に晒された露出構造１１３を備える（図３Ａ）。露出構造１１３の領域は、例えば、パッケージ筐体１００の底面（実装面）の側に形成された、リードピン延在方向に延在する溝の領域であり、少なくとも１層のパッケージ導体層が、除去されている。なお、第１信号配線１０９および第２信号配線１１０は、それぞれに信号強度が同一で位相が１８０度反転した高周波信号が伝搬可能となる、差動高周波信号線路とされている。

また、第１信号リードピン１２１および第１接地リードピン１２３が、パッケージ筐体１００に接続している箇所の間には、ザグリ部１０７が設けられている。同様に、第２信号リードピン１２２および第２接地リードピン１２４がパッケージ筐体１００に接続している箇所の間には、ザグリ部１０８が設けられている（図３Ａ）。

また、図４に示すように、実装基板１３０の第１信号線１３１、第２信号線１３２の、リードピン１２０が半田接続される接続領域２０１において、多層基板の内部に配置されている基板導体層（基板導体層１３５）が選択的に除去された除去エリア１４０が備えられている。除去エリア１４０では、第１信号線１３１、第２信号線１３２の下層側には、接地された基板導体層１３５が形成されていない。

上述した構成により、リードピン１２０、第１信号配線１０９、第２信号配線１１０、および実装基板１３０の全てが、差動高周波信号を伝搬可能としている。

次に、その原理について説明する。実装基板１３０を伝搬する差動高周波信号は、リードピン１２０が接続する箇所において、差動性特性インピーダンスの低下抑制を実現した除去エリア１４０によって、反射なく伝搬可能となる。次に、実装基板１３０の上面よりも高い位置にあるパッケージ筐体１００に形成されている高周波線路に、リードピン１２０を介して差動高周波信号を伝搬させる際においては、リードピン１２０に傾斜部を設けたうえで、パッケージ筐体１００と接続させる必要がある。

リードピン１２０の第１屈曲部１２５と第２屈曲部１２６との間の傾斜部から、パッケージ筐体１００への接続に至るまでにおいては、リードピン１２０の周囲が空気となるため、差動高周波信号を形成している電磁界分布が広がりは容易となり、特性インピーダンスに不連続が生じる。この課題を解決させる構成が、凹部１０４、およびザグリ部１０７、ザグリ部１０８である。これらの構造での所望の箇所に接地電位を備えさせたがゆえに、結果として電磁界の周囲に接地壁を設けたことと同等となる。信号線路から見た接地壁の近さ、遠さによって特性インピーダンスが自由に設計可能であると同時に、電磁界の漏洩を抑制し、放射も抑圧可能である。これらの電気物理学的な働きによって、電磁界の広がりが抑制されると同時に特性インピーダンス連続性を与えている。

さらに、パッケージ筐体１００に備えた第１信号配線１０９、第２信号配線１１０は、一部の表面が外部に晒されているが、パッケージ筐体１００の最底面に位置しておらず、リードピンの延在方向である長手方向両側に安定な接地電位を備えたパッケージ絶縁体層１１１、パッケージ導体層１１２が形成されている。これらのパッケージ絶縁体層１１１、パッケージ導体層１１２が、接地壁として電気的に作用する（ガード接地構造）。これにより、パッケージ筐体１００においても電磁界の広がりを抑制し、安定な信号伝搬を可能としている。また、信号リードピンおよび接地リードピンの各々は、先端部における幅が同一とされ、所定の間隔で配列することができる。

このように、実施の形態１によれば、実装基板１３０、パッケージ筐体１００の各々に形成した高周波信号線路の高さ位置が異なった際においても、高周波リードピン接続機構によって、高周波信号が反射なく低損失に伝搬できるようになる。

［実施の形態２］
次に、本発明の実施の形態２に係る実装構造について、図５を参照して説明する。実施の形態２においても、高周波パッケージ１０ａと、高周波パッケージ１０ａが実装される実装基板とを備えるが、図５では、実装基板を省略して示していない。

実施の形態２に係る実装構造の高周波パッケージ１０ａは、第１接地リードピン１２３が、一部の幅を拡大させた構造１２５Ａ、構造１２５Ｂを備え、第２接地リードピン１２４が、一部の幅を拡大させた構造１２６Ａ、構造１２６Ｂを備える。

構造１２５Ａ、構造１２５Ｂは、第１接地リードピン１２３の傾斜部に設けられている。構造１２６Ａ、構造１２６Ｂは、第２接地リードピン１２４の傾斜部に設けられている。このように、実施の形態２においては、傾斜部における接地リードピンの幅が、傾斜部における信号リードピンの幅より広いものとしている。この例では、基本構造として、信号リードピンに対して接地リードピンを幅拡としているが、傾斜部においては、他の領域に比較して、さらに、信号リードピンに対して接地リードピンを幅拡としている。

傾斜部において、第１接地リードピン１２３から第１信号リードピン１２１に向かって内側に構造１２５Ａを設け、反対側に構造１２５Ｂを設け、傾斜部をさらに幅拡としている。また、傾斜部において、第２接地リードピン１２４から第２信号リードピン１２２に向かって内側に構造１２６Ａを設け、反対側に構造１２６Ｂを設け、傾斜部をさらに幅拡としている。

内側に拡大させた構造１２５Ａ、構造１２６Ａは、リードピン１２０の傾斜部での特性インピーダンスの最適設計に使用される。すなわち、第１信号リードピン１２１、第２信号リードピン１２２の傾斜部において、特性インピーダンスを下げるための最適化として使用される。

一方、外側に拡大させた構造１２５Ｂ、構造１２６Ｂは、本実施の形態では、一組の差動線路を実現するリードピン１２０のみであるが、これが横一列に複数配置した際の汎用化を想定した構造である。すなわち、複数のリードピン１２０の並び方向左右いずれかの方向、あるいは左右のいずれの方向にもリードピン１２０が複数並列に配置され、マルチレーンの差動高周波信号を扱う場合を想定すると、接地リードピンの両脇に信号リードピンが配置されるものとなる。この構成に対応し、外側に拡大させた構造１２５Ｂ、構造１２６Ｂを設ける。

実施の形態２によれば、実装基板、パッケージ筐体１００それぞれに備えた高周波信号線路の高さ位置が異なった際においても、高周波リードピン接続機構によって、高周波信号が反射なく低損失に伝搬できるようになる。

ところで、パッケージ筐体底面側での接地リードピンと隣接、あるいは接した積み増し積層は１層である必要はなく、複数のパッケージ絶縁体層、パッケージ導体層を交互に積層させ、パッケージ絶縁体層内に形成された接地ビアでパッケージ導体層を電気的に接続した構造とすることができる。この場合は、パッケージ筐体底面側に備えられた高周波線路は、底面から２層目のパッケージ導体層に位置せず、３層以上のパッケージ導体層になる。

また、上述した実施の形態では、使用しているパッケージ絶縁体層を４層、パッケージ導体層を５層としているが、これらの層数に限定されることがないことは言うまでもない。接地電位を備えるパッケージ導体層１０１Ｅの上部にさらに複数の積層構造を備えていてもかまわず、高周波信号の電磁界分布が極めて小さい領域であることから、その複数の積層構造の形状が自由であることも言うまでもない。

また、材料は、実施の形態で示した例では構造体のほとんどを占める基材（パッケージ絶縁体層）をアルミナセラミクスとしているが、これに限る必要がないことも言うまでもない。例えば、セラミクス材として窒化アルミニウム、ジルコニアなどでも適用可能であり、無機材料として石英ガラス、低融点ガラス、有機材料としてレジン材、フッ素樹脂材でも適用可能である。製造工程を反映し、材料を適宜に選択して用いることができる。

以上に説明したように、本発明によれば、信号リードピンの先端側となるパッケージ筐体の側面の信号リードピンの配置領域に、パッケージ筐体の内側に向かってへこむ凹部を備えるので、高周波リードピンを備えたパッケージを実装基板上に搭載した状態で、高周波リードピンでの反射損失を抑圧し、低損失に高周波信号を伝搬可能とすることができるようになる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

１０…高周波パッケージ、２０…半田、１００…パッケージ筐体、１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄ…パッケージ導体層、１０２Ａ，１０２Ｂ，１０２Ｃ，１０２Ｄ…パッケージ絶縁体層、１０３Ａ，１０３Ｂ…ギャップ、１０４…凹部、１０６…導体削除エリア、１０７，１０８…ザグリ部、１０９…第１信号配線、１１０…第２信号配線、１１１…パッケージ絶縁体層、１１２…パッケージ導体層、１１３…露出構造、１２０…リードピン、１２１…第１信号リードピン、１２２…第２信号リードピン、１２３…第１接地リードピン、１２４…第２接地リードピン、１２５…第１屈曲部、１２６…第２屈曲部、１３０…実装基板、１３１…第１信号線、１３２…第２信号線、１３３…第１接地線、１３４…第２接地線、１３５，１３６…基板導体層、１３７，１３８…基板絶縁体層、１３９…ビア（接地ビア）、１４０…除去エリア、２０１…接続領域。

Claims (9)

1. 高周波パッケージと、前記高周波パッケージが実装される実装基板とを備え、
   前記高周波パッケージは、
   パッケージ絶縁体層とコプレーナ線路を構成するパッケージ導体層とを交互に積層した多層構造を備えるパッケージ筐体と、
   前記パッケージ筐体の実装面の側に配置され、後端が前記コプレーナ線路を構成するいずれかの前記パッケージ導体層の信号配線に接続された信号リードピンと、
   前記パッケージ筐体の前記実装面の側に配置され、後端が前記コプレーナ線路を構成するいずれかの前記パッケージ導体層の接地配線に接続された接地リードピンと、
   前記信号リードピンの先端側となる前記パッケージ筐体の側面の、前記信号リードピンの配置領域において、前記パッケージ筐体の内側に向かって、前記信号リードピンと前記パッケージ導体層との接続箇所の手前までへこんで形成された凹部と
   を備え、
   前記接地リードピンおよび前記信号リードピンの各々は、前記後端から延在する方向に第１屈曲部および第２屈曲部を備え、
   前記接地リードピンおよび前記信号リードピンの各々は、前記第１屈曲部と前記第２屈曲部との間に、前記パッケージ筐体の底面から離れる方向に傾斜する傾斜部と、前記第２屈曲部より他端の側に、前記パッケージ筐体の底面に対して平行な平行部とを備え、
   前記接地リードピンおよび前記信号リードピンの各々は、先端の位置が各々一致し、
   前記実装基板は、
   基板絶縁体層と基板導体層とを交互に積層した多層基板と、
   前記多層基板の表面に形成された実装用コプレーナ線路と
   を備え、
   前記信号リードピンは、前記実装用コプレーナ線路の信号線に接続し、
   前記接地リードピンは、前記実装用コプレーナ線路の接地線に接続していることを特徴とした実装構造。
2. 請求項１記載の実装構造において、
   前記信号リードピンの接続箇所と前記接地リードピンの接続箇所との間の前記パッケージ筐体の、前記信号リードピンの先端側の側面に形成されたザグリ部を備えることを特徴とする実装構造。
3. 請求項１または２記載の実装構造において、
   前記接地リードピンの、前記実装用コプレーナ線路の接地線との接続箇所の幅は、他の箇所より広く形成されていることを特徴とする実装構造。
4. 請求項１～３のいずれか１項に記載の実装構造において、
   前記傾斜部における前記接地リードピンの幅は、前記傾斜部における前記信号リードピンの幅より広いことを特徴とする実装構造。
5. 請求項１～４のいずれか１項に記載の実装構造において、
   前記信号リードピンは、前記パッケージ筐体の底面の前記パッケージ導体層以外の前記パッケージ導体層の前記信号配線に接続し、
   前記接地リードピンは、前記パッケージ筐体の底面の前記パッケージ導体層の前記接地配線に接続し、
   前記信号リードピンの配置領域の前記パッケージ筐体の裏面には、前記信号リードピンが延在する方向の溝が形成され、前記溝に配置されている前記信号リードピンが接続する前記パッケージ導体層は、前記接地リードピンが接続する前記パッケージ導体層が形成されている前記溝の壁面を形成するパッケージ絶縁体層に挾まれたガード接地構造とされている
   ことを特徴とする実装構造。
6. 請求項４または５記載の実装構造において、
   前記信号リードピンおよび前記接地リードピンの各々は、先端部における幅が同一とされ、所定の間隔で配列されていることを特徴とする実装構造。
7. 請求項１～６のいずれか１項に記載の実装構造において、
   前記接地リードピンと接続する前記パッケージ導体層と、他の層における前記パッケージ導体層とは、接地電位とされていることを特徴とする実装構造。
8. 請求項１～７のいずれか１項に記載の実装構造において、
   前記信号リードピンは、差動線路を構成する第１信号リードピンと第２信号リードピンとを備え、
   前記第１信号リードピンが接続する領域と前記第２信号リードピンが接続する領域における前記パッケージ筐体の、少なくとも１層の前記パッケージ導体層は、除去されていることを特徴とする実装構造。
9. 請求項１～８のいずれか１項に記載の実装構造において、
   前記実装用コプレーナ線路の信号線路の前記信号リードピンが接続する領域における少なくとも１層の前記基板導体層が除去されていることを特徴とする実装構造。

Images