JP7632820B2 - Method for manufacturing power semiconductor substrate and heat-resistant glass substrate - Google Patents
Method for manufacturing power semiconductor substrate and heat-resistant glass substrate Download PDFInfo
- Publication number
- JP7632820B2 JP7632820B2 JP2021056365A JP2021056365A JP7632820B2 JP 7632820 B2 JP7632820 B2 JP 7632820B2 JP 2021056365 A JP2021056365 A JP 2021056365A JP 2021056365 A JP2021056365 A JP 2021056365A JP 7632820 B2 JP7632820 B2 JP 7632820B2
- Authority
- JP
- Japan
- Prior art keywords
- paste
- layer
- substrate
- power semiconductor
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 82
- 239000011521 glass Substances 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000007650 screen-printing Methods 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 239000011230 binding agent Substances 0.000 claims description 13
- 238000009736 wetting Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000010419 fine particle Substances 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 89
- 239000012790 adhesive layer Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000000919 ceramic Substances 0.000 description 8
- 238000010304 firing Methods 0.000 description 6
- 239000002923 metal particle Substances 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- 238000001035 drying Methods 0.000 description 5
- 238000005755 formation reaction Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011859 microparticle Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- OAYXUHPQHDHDDZ-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethanol Chemical compound CCCCOCCOCCO OAYXUHPQHDHDDZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Description
本発明は、電力の制御や供給をおこなうパワー半導体に好適な基板の製造技術に関する。 The present invention relates to a manufacturing technology for substrates suitable for power semiconductors that control and supply electric power.
近年、電気自動車の普及等、大電力や高電圧用のいわゆるパワー半導体の需要が高まってきている。パワー半導体は必然的に高温となりやすいため、それらを実装する基板としては耐熱性が求められる。このため、パワー半導体用の基板としては、アルミナ等のセラミックス基板が採用されている。
基板上への電極の形成にはフォトリソグラフィが用いられる。すなわち、セラミックス基板に対してメタル層の形成(真空成膜)→レジスト層の形成→パターン露光→現像→エッチング→レジスト部分の除去を経て、後工程にてパワー半導体のハンダ付け等実装がなされるセラミックス基板が製造される。
In recent years, the demand for so-called power semiconductors for high power and high voltage applications has been increasing due to the spread of electric vehicles. Power semiconductors are inevitably prone to high temperatures, so the substrates on which they are mounted must be heat resistant. For this reason, ceramic substrates such as alumina are used as substrates for power semiconductors.
Photolithography is used to form electrodes on the substrate. In other words, the process involves forming a metal layer on the ceramic substrate (vacuum deposition), forming a resist layer, exposing the pattern to light, developing, etching, and removing the resist, to produce a ceramic substrate on which power semiconductors can be mounted by soldering in a later process.
しかしながら、従来の技術では以下の問題点があった。
従来のパワー半導体を実装する基板は、素材であるセラミックス自体が安価ではない、という問題点があった。
また、真空成膜やフォトリソグラフィといった複数の工程を経る必要があり、加えて、セラミックスは高温焼成が必要で、焼成後に硬度が高くなるため一般的にカケや割れが生じるなど加工性に優れないので、フォトリソグラフィの後の切り分けが困難であり、総じていえば製造効率が高くない、という問題点があった。
更に、セラミックスに銅系導電ペーストで銅厚膜回路を形成する方法もあるが、密着性を改善するためにガラス成分の量を調整する必要があり、ガラス成分の量が少ないと密着性が悪くなり、ガラス成分の量が多いと密着性は改善するが導電性が悪くなり、また、焼成処理によりガラス成分が導体配線の表面に析出されることでハンダ濡れ性が悪くなるため、ペースト成分の配合が難しくなる課題もあった。
However, the conventional techniques have the following problems.
Conventional circuit boards for mounting power semiconductors had the problem that the ceramic material used was not cheap.
In addition, multiple processes such as vacuum deposition and photolithography are required. In addition, ceramics require high-temperature firing, and since their hardness increases after firing, they are generally not easy to process and tend to chip or crack. This makes cutting after photolithography difficult, and generally results in low manufacturing efficiency.
Furthermore, there is a method of forming a copper thick film circuit on ceramics using a copper-based conductive paste, but it is necessary to adjust the amount of glass component to improve adhesion; a small amount of glass component results in poor adhesion, while a large amount of glass component improves adhesion but poor conductivity. In addition, the glass component is precipitated on the surface of the conductor wiring during firing treatment, which deteriorates solder wettability, making it difficult to mix the paste components.
本発明は上記に鑑みてなされたものであって、製造効率に優れ安価にパワー半導体用基板ないし耐熱性基板を提供することを目的とする。 The present invention has been made in consideration of the above, and aims to provide a power semiconductor substrate or a heat-resistant substrate that is inexpensive and has excellent manufacturing efficiency.
請求項1に記載のパワー半導体用基板の製造方法は、ガラス基板に対してガラス基板と電極との密着性を確保するための密着用ペーストをスクリーン印刷により塗布する密着層形成工程と、電極を形成するパターンに沿って金属微粒子ペーストをスクリーン印刷により塗布する電極パターン層形成工程と、パワー半導体素子その他の部品のハンダ付けの際の濡れ性を確保するためのハンダ用ペーストをスクリーン印刷により塗布する濡れ層形成工程と、所定温度にて焼成してそれぞれのペースト部分を固化させる固化工程と、を順に含んだことを特徴とする。 The method for manufacturing a power semiconductor substrate according to claim 1 is characterized by including, in order, an adhesion layer forming step of applying an adhesion paste to a glass substrate by screen printing to ensure adhesion between the glass substrate and the electrodes, an electrode pattern layer forming step of applying a metal fine particle paste by screen printing along a pattern for forming electrodes, a wet layer forming step of applying a solder paste by screen printing to ensure wettability when soldering power semiconductor elements and other components, and a solidification step of baking at a predetermined temperature to solidify each paste portion.
すなわち、請求項1にかかる発明は、ペーストを使い分けることにより、金属微粒子や各バインダーの素材選択および調合の自由度を高め、電極へのハンダ付けの信頼性および作業性並びに電極の基板への密着性をいずれも確保し、耐熱性に優れ大電流用途にも好適な電極基板を、セラミックスより安価で加工性にも優れるガラスを用い、簡便かつ安価な方法により製造することができる。 In other words, the invention of claim 1 increases the freedom of material selection and mixing of metal particles and binders by using different pastes, ensures reliability and workability of soldering to electrodes and adhesion of electrodes to substrates, and makes it possible to manufacture electrode substrates that are excellent in heat resistance and suitable for large current applications by a simple and inexpensive method using glass, which is cheaper than ceramics and has excellent workability.
ガラス基板は、特に限定されないが、ある程度の高温環境下でも変質せず、膨張率も小さなものが好ましい。また、後述のように、基板を切断したり割り出したりすることもあるため、このような加工性に適したものであることが好ましい。品質よく安価な、ケイ酸ガラスやホウケイ酸ガラスを用いることができる。たとえば、液晶ディスプレイ用ガラスなどを流用することもできる。
密着用ペーストにおける、密着性を確保する素材は、用いるガラスおよび金属微粒子(場合によってはバインダー)に応じて適宜選択および調合すればよい。たとえばバインダーとしてフェノール樹脂、溶剤としてブチルカルビトールなどを挙げることができる。
金属微粒子ペーストも、ガラス、密着用ペースト、ハンダ用ペースト、等の組合せにおいて適宜素材選択および調合すればよい。なお、パワー半導体用基板であるため、金属微粒子すなわちフィラーは、銅や銀を主体とする微粒子であることが好ましい。粒径や粒度分布も適宜設計すればよいが粒径としてはマイクロメートルオーダーからナノメートルオーダーが好ましい。バインダーとしてフェノール樹脂、溶剤としてブチルカルビトールなどを挙げることができる。ペーストには基板を用いた製品に影響がなければ、適宜微量の分散剤などが含まれていてもよいものとする。
ハンダ用ペーストにおける、ハンダの濡れ性をよくする素材も、用いる金属微粒子ペーストに応じて適宜選択および調合すればよい。たとえば、フィラーとして銀コート銅、バインダーとしてエポキシ樹脂を用いたペーストを挙げることができる。
The glass substrate is not particularly limited, but it is preferable that it does not change in quality even in a high-temperature environment and has a small expansion coefficient. In addition, as described later, the substrate may be cut or divided, so it is preferable that it is suitable for such processability. Silica glass or borosilicate glass, which are of good quality and inexpensive, can be used. For example, glass for liquid crystal displays can be used.
The material for ensuring adhesion in the adhesion paste may be appropriately selected and mixed according to the glass and metal particles (and possibly the binder) used. For example, phenol resin may be used as the binder, and butyl carbitol may be used as the solvent.
The metal microparticle paste may also be prepared by appropriately selecting and mixing materials in combination with glass, adhesion paste, solder paste, etc. Since the substrate is for power semiconductors, the metal microparticles, i.e., the filler, are preferably microparticles mainly made of copper or silver. The particle size and particle size distribution may also be appropriately designed, but the particle size is preferably on the order of micrometers to nanometers. Examples of binders include phenolic resins, and examples of solvents include butyl carbitol. The paste may contain a small amount of dispersant, etc., as long as it does not affect the product using the substrate.
The material for improving the wettability of the solder in the solder paste may be appropriately selected and mixed according to the metal particle paste used. For example, a paste using silver-coated copper as a filler and epoxy resin as a binder may be used.
なお、スクリーン印刷は、版(スクリーンマスク)を基板直上または下層直上にあてがい上からペーストを擦り付け、スクリーンマスク中のメッシュ越しにペースト層を転写・塗布・形成する技術である。メッシュ(孔)が設けられているところがパターンを形成する。なお、重ね塗りも簡便にできるため、所望に厚くして電極の低抵抗化、発熱抑制を図ることもできる。
また、スクリーンマスクはペーストに応じて交換する。密着層形成工程で用いるスクリーンマスクと、電極パターン層形成工程で用いるスクリーンマスクとは、メッシュ部分は略同形(同パターン)である(密着層用は一回り大きくてもよい)。また、濡れ層形成工程で用いるスクリーンマスクは、メッシュ部分をパワー半導体素子その他の部品のハンダ付けする部分ないし領域のみとするとペーストの無駄を省くことができる。
仕様の態様により、濡れ層形成工程後に、絶縁層や耐酸化層、保護層を形成するようなスクリーン印刷を加えることもできる。
固化は広義であって、各バインダーや溶剤を除去し、金属微粒子が結合して所望の抵抗値を発揮するまでの焼成のほか、後で別途このように焼成するとして、ペーストがだれないような乾燥や硬化も含まれるものとする。
なお、本発明において、電極は適宜回路と表現することもできる。
Screen printing is a technique in which a plate (screen mask) is placed directly on the substrate or on the lower layer, and the paste is rubbed from above, transferring, applying, and forming a paste layer through the mesh in the screen mask. The mesh (holes) form the pattern. Since it is easy to apply multiple layers, it is possible to apply them thicker as desired to reduce the resistance of the electrodes and suppress heat generation.
The screen mask is replaced depending on the paste. The mesh part of the screen mask used in the adhesion layer forming process and the screen mask used in the electrode pattern layer forming process have approximately the same shape (same pattern) (the mesh part for the adhesion layer may be slightly larger). In addition, if the mesh part of the screen mask used in the wetting layer forming process is limited to the part or area where the power semiconductor element and other components are soldered, waste of paste can be reduced.
Depending on the specification, after the wetting layer formation step, screen printing may be added to form an insulating layer, an oxidation-resistant layer, or a protective layer.
Solidification has a broad definition and includes not only firing to remove each binder and solvent and bond the metal particles to exhibit the desired resistance value, but also drying and hardening so that the paste does not drip, if this is to be fired separately at a later time.
In the present invention, the electrodes can also be expressed as a circuit as appropriate.
請求項2に記載のパワー半導体用基板の製造方法は、請求項1に記載のパワー半導体用基板の製造方法において、電極パターン層形成工程を複数回繰りかえして電極の厚みを厚くすることを特徴とする。 The method for manufacturing a power semiconductor substrate described in claim 2 is the method for manufacturing a power semiconductor substrate described in claim 1, characterized in that the electrode pattern layer formation process is repeated multiple times to increase the thickness of the electrode.
すなわち、請求項2にかかる発明は、簡便に電極の低抵抗化を実現し、好適にパワー半導体用基板が製造可能となる。 In other words, the invention of claim 2 makes it possible to easily achieve low electrode resistance and to suitably manufacture substrates for power semiconductors.
請求項3に記載の耐熱ガラス基板は、ガラス基板に対してガラス基板と電極との密着性を確保するための密着用ペーストをスクリーン印刷により塗布し、ついで、電極を形成するパターンに沿って金属微粒子ペーストをスクリーン印刷により塗布し、ついで、パワー半導体素子その他の部品のハンダ付けの際の濡れ性を確保するためのハンダ用ペーストをスクリーン印刷により塗布し、その後、所定温度にて焼成してそれぞれのペースト中のバインダーを放散させて、ガラスに密着した電極パターン表面の一部又は全部にハンダの濡れ性を確保した層が形成されたことを特徴とする。 The heat-resistant glass substrate described in claim 3 is characterized in that an adhesion paste for ensuring adhesion between the glass substrate and the electrodes is applied to the glass substrate by screen printing, then a metal fine particle paste is applied by screen printing along the pattern for forming the electrodes, then a solder paste for ensuring wettability when soldering power semiconductor elements and other components is applied by screen printing, and then the substrate is fired at a predetermined temperature to dissipate the binders in each paste, forming a layer that ensures solder wettability on part or all of the surface of the electrode pattern that is in contact with the glass.
すなわち、請求項3にかかる発明は、設計自由度の高さに由来して電極へのハンダ付けの信頼性および作業性並びに電極の基板への密着性をいずれも確保した、耐熱性および加工性に優れる安価な電極基板を提供できる。 In other words, the invention of claim 3 provides an inexpensive electrode substrate that is excellent in heat resistance and processability, while ensuring the reliability and ease of soldering to the electrodes and the adhesion of the electrodes to the substrate, due to the high degree of design freedom.
バインダーを放散させる、とは、不要成分を放散させる意であり、溶剤などの放散も含まれるものとする。 "Dispersing the binder" means dispersing unnecessary components, and includes dispersing solvents, etc.
なお、請求項2のように電極パターン層形成を複数回おこなう場合には、ペーストの粘度や性状によっては、適宜前の電極パターン層を乾燥させる乾燥工程を挟み、各層の安定的な積層を量るようにしてもよい。 When forming electrode pattern layers multiple times as in claim 2, depending on the viscosity and properties of the paste, a drying process for drying the previous electrode pattern layer may be inserted as appropriate to ensure stable lamination of each layer.
また、異なるパターンによる電極パターン層形成工程を複数回含ませ、パターンが切り替わる際には絶縁層を形成する絶縁層形成工程を間に挟んで、立体回路を形成するようにしてもよい。これにより、電極の設計自由度を高めることができる。
このとき、絶縁層は、絶縁物質の微粒子を主材とするペーストをスクリーン印刷してもよく、別途(局所的な)絶縁シートを差し込むようにしてもよい。
In addition, the electrode pattern layer forming process may be repeated several times with different patterns, and an insulating layer forming process may be inserted between the patterns to form a three-dimensional circuit. This increases the degree of freedom in electrode design.
In this case, the insulating layer may be formed by screen printing a paste mainly made of fine particles of an insulating material, or a separate (local) insulating sheet may be inserted.
また、ガラス基板を切断ないし割り出す分離工程を更に含ませるようにしてもよい。これにより、一枚のガラス基板から同一または複数種のパターンのパワー半導体用基板を多数製造でき、製造効率を高めることが可能となる。またセラミックスに比して加工時の破損が少なく、歩留まりを向上させ、安価に基板を供給可能となる。
なお、分離工程は、パワー半導体素子その他の部品等をハンダ付けする前とすることも後とすることもでき、前後の工程や作業性を考慮して決定すればよい。
In addition, a separation process of cutting or dividing the glass substrate may be further included. This allows a large number of power semiconductor substrates of the same or multiple patterns to be manufactured from a single glass substrate, improving manufacturing efficiency. In addition, compared to ceramics, there is less damage during processing, which improves yield and allows substrates to be supplied at low cost.
The separation process can be performed before or after the power semiconductor elements and other components are soldered, and can be determined taking into consideration the processes before and after and workability.
本発明によれば、製造効率に優れ安価にパワー半導体用基板ないし耐熱性基板を提供できる。 The present invention makes it possible to provide power semiconductor substrates or heat-resistant substrates at low cost with excellent manufacturing efficiency.
〔実施の形態1〕
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
図1は、本発明のパワー半導体用基板の製造方法の一実施の形態をしめすフローチャートである。なお、フローチャートの右側に、電極パターン等が形成される様子を表す模式図を付加してある。
[First embodiment]
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
1 is a flow chart showing an embodiment of a method for manufacturing a power semiconductor substrate according to the present invention. A schematic diagram showing how an electrode pattern or the like is formed is added to the right of the flow chart.
本発明で使用するスクリーン印刷機またはスクリーン印刷技術は汎用のものであるのでその構成の詳細な説明は省略する。 The screen printer or screen printing technology used in this invention is general-purpose, so a detailed description of its configuration will be omitted.
本実施の形態では、用いるペーストは、次の特長を有したものである。
・密着用ペースト:樹脂成分が多いペースト
・金属微粒子ペースト:粒子径が10nm~200μmの銅微粒子粉末を主体的に使用した高導電性ペースト
・ハンダ用ペースト:樹脂成分が少なく酸化されにくいペースト
In this embodiment, the paste used has the following features.
・Adhesion paste: Paste with a high resin content ・Metal fine particle paste: Highly conductive paste that mainly uses copper fine particle powder with particle diameters of 10 nm to 200 μm ・Solder paste: Paste with a low resin content that is resistant to oxidation
ここでは、200mm×200mm×4mmのガラス基板10を4×5枚並べて印刷する例について説明する。印刷面の大きさは800mm×1000mmとなる。ガラス基板10は、市販の液晶テレビ用のホウケイ酸ガラスを用いたものとする。液晶テレビ用として製造されたガラスは大量に生産され入手が容易で安価であり、平面に狂いがなく(平坦性に優れ)好適である。 Here, an example is described in which 4 x 5 glass substrates 10 measuring 200 mm x 200 mm x 4 mm are arranged and printed. The size of the printing surface is 800 mm x 1000 mm. The glass substrates 10 are made of borosilicate glass that is commercially available for use in LCD televisions. Glass manufactured for use in LCD televisions is mass-produced, easily available, inexpensive, and has no distortion in the flat surface (excellent flatness), making it ideal.
まず、ガラス基板10表面に密着層20を形成する(ステップS1)。
密着層20とは、電極パターン層30由来の事実上銅からなる電極35がガラス基板10へ十全に密着し、剥離等しないために介在させる層である。
密着層20の形成に際しては、はじめに、電極35と同形のメッシュが形成されたスクリーンマスクをガラス基板10の上空に0.5mmのクリアランスをもって固定する。次に、スクリーンマスク上に、密着用ペーストをのせスキージにも同ペーストを塗る。スキージをスクリーンマスクに所定の圧力または沈み込み深さで押しつけつつ、スクリーンマスク上の一端から他端まで所定の速度で移動させる。
以上の動作によりガラス基板10上に電極の形状に沿った密着層20が転写形成される。
First, the adhesive layer 20 is formed on the surface of the glass substrate 10 (step S1).
The adhesion layer 20 is an intervening layer for ensuring that the electrodes 35, which are essentially made of copper and originate from the electrode pattern layer 30, adhere completely to the glass substrate 10 and do not peel off.
When forming the adhesion layer 20, first, a screen mask on which a mesh having the same shape as the electrode 35 is formed is fixed above the glass substrate 10 with a clearance of 0.5 mm. Next, adhesion paste is placed on the screen mask, and the same paste is also applied to the squeegee. The squeegee is pressed against the screen mask with a predetermined pressure or sinking depth, and moved from one end of the screen mask to the other end at a predetermined speed.
By the above operations, the adhesive layer 20 is transferred and formed on the glass substrate 10 in accordance with the shape of the electrodes.
なお、以降の各層の形成においては、適宜上にのせる層の塗布安定性を高めるため、仕様の態様により乾燥工程を介在させるようにする。なお、乾燥工程は必ずしも加温することを意味せず、上にペーストが安定的に付着するような表面性状となれば足り、所定時間放置する態様も含まれる。 In addition, when forming each subsequent layer, a drying process is inserted depending on the specifications in order to increase the coating stability of the layer placed on top. The drying process does not necessarily mean heating, but it is sufficient to create a surface condition that allows the paste to adhere stably on top, and it also includes leaving it for a specified period of time.
次に、密着層20の上に電極パターン層30を形成する(ステップS2a)。
電極パターン層30とは、焼成工程(ステップS4)でバインダーをとばし(すなわち放散させ)、銅からなる電極35となるべき層をいう。
電極パターン層30の形成に際しては、はじめに、電極35となる部分にメッシュが形成されたスクリーンマスクを密着層20の上空に0.5mmに膜厚増加分を加えたクリアランスをもって固定する。次に、スクリーンマスク上に、金属微粒子ペーストをのせ、スキージにも同ペーストを塗る。スキージをスクリーンマスクに所定の圧力または沈み込み深さで押しつけつつ、スクリーンマスク上の一端から他端まで所定の速度で移動させる。
ここで、電極35の低抵抗化の設計値に基づき、複数回の層形成をおこなう。本実施の形態では3層厚とする。すなわち、再び電極パターン層30を上のせし(ステップS2b)、更に電極パターン層30を上のせする(ステップS2c)。
以上の動作により密着層20上に密着層20と同形の電極パターン層30が形成される。電極パターン層30の厚みは、1回の印刷で10μm、3回の印刷で30μmである。
なお、印刷時のスクリーンマスクと密着層20のクリアランスは、スクリーン印刷で形成される膜厚は10μmであるため膜厚増加分を加えない位置で固定してもよい。
Next, the electrode pattern layer 30 is formed on the adhesive layer 20 (step S2a).
The electrode pattern layer 30 refers to a layer that is to become an electrode 35 made of copper after the binder is evaporated (i.e., diffused) in the firing step (step S4).
When forming the electrode pattern layer 30, a screen mask with a mesh formed in the portion that will become the electrode 35 is first fixed above the adhesive layer 20 with a clearance of 0.5 mm plus an increase in film thickness. Next, metal fine particle paste is placed on the screen mask, and the same paste is also applied to the squeegee. The squeegee is pressed against the screen mask with a predetermined pressure or sinking depth and moved from one end of the screen mask to the other at a predetermined speed.
Here, multiple layer formations are performed based on the design value for reducing the resistance of the electrode 35. In this embodiment, a three-layer thickness is used. That is, the electrode pattern layer 30 is placed on top again (step S2b), and then another electrode pattern layer 30 is placed on top (step S2c).
By the above operation, an electrode pattern layer 30 having the same shape as the adhesive layer 20 is formed on the adhesive layer 20. The thickness of the electrode pattern layer 30 is 10 μm by one printing and 30 μm by three printings.
The clearance between the screen mask and the adhesive layer 20 during printing may be fixed at a position that does not add to the increase in film thickness since the film thickness formed by screen printing is 10 μm.
次に、電極パターン層30の上に濡れ層40を形成する(ステップS3)。
濡れ層40とは、後工程で実装するパワー半導体素子その他の部品のハンダ付けの際の濡れ性を確保するためにのせる層である。
濡れ層40の形成に際しては、はじめに、素子の脚がくる周囲にだけメッシュが形成されたスクリーンマスクを電極パターン層30の上空に0.5mmに膜厚増加分を加えたクリアランスをもって固定する。次に、スクリーンマスク上に、ハンダ用ペーストをのせ、スキージにも同ペーストを塗る。スキージをスクリーンマスクに所定の圧力または沈み込み深さで押しつけつつ、スクリーンマスク上の一端から他端まで所定の速度で移動させる。
以上の動作により、電極パターン層30上に部分的に濡れ層40が形成される。
Next, the wetting layer 40 is formed on the electrode pattern layer 30 (step S3).
The wetting layer 40 is a layer that is placed to ensure wettability when soldering power semiconductor elements and other components that will be mounted in a later process.
When forming the wetting layer 40, first, a screen mask with a mesh formed only around the element legs is fixed above the electrode pattern layer 30 with a clearance of 0.5 mm plus the film thickness increase. Next, solder paste is placed on the screen mask, and the same paste is also applied to the squeegee. The squeegee is pressed against the screen mask with a predetermined pressure or sinking depth and moved from one end of the screen mask to the other at a predetermined speed.
By the above operation, a wetting layer 40 is partially formed on the electrode pattern layer 30 .
なお、各工程におけるスクリーンマスクのメッシュはそれぞれのペーストに適した厚みおよび孔の大きさとしている。 The mesh of the screen mask in each process has a thickness and hole size appropriate for each paste.
次に、各層の形成されたガラス基板10を焼成する(ステップS4)。最高温度および焼成時間、また、昇温および降温工程は適宜設計することができる。
これにより、各ペースト中のバインダーをとばし、ガラス基板10に十全に密着接合した電極であって、ハンダ付けされる部分にはスポット的に良好な濡れ性が確保された、低抵抗の銅電極35が形成される。この状態の基板を、基板11と称することとする。
Next, the glass substrate 10 on which each layer has been formed is baked (step S4). The maximum temperature and baking time, as well as the temperature increasing and decreasing steps, can be designed as appropriate.
This causes the binder in each paste to evaporate, forming a low-resistance copper electrode 35 that is fully bonded to the glass substrate 10 and has good wettability in the spot where it is soldered. The substrate in this state is referred to as substrate 11.
次に、基板11にパワー半導体素子その他の部品をハンダ付けする(ステップS5)。
最後に、基板11を切り出し、パワー半導体素子その他の部品の取り付けられた製品13として分離する(ステップS6)。基板11の切り出しは、ガラスの切り出し技術を適宜用いればよい。なお、ガラス基板10に、はじめから切り出し用の溝を形成しておいてもよい。
Next, the power semiconductor elements and other components are soldered to the substrate 11 (step S5).
Finally, the substrate 11 is cut out and separated into products 13 on which the power semiconductor elements and other components are attached (step S6). The substrate 11 can be cut out by using a suitable glass cutting technique. Alternatively, grooves for cutting out may be formed in the glass substrate 10 from the beginning.
以上の工程を経ることにより、パワー半導体ののった製品13を得ることができる。なお、パワー半導体をのせる前に基板11を切り出せば、パワー半導体用基板が得られることとなる。
なお、図2に、層形成の様子を示す。
By going through the above steps, a product 13 on which a power semiconductor is mounted can be obtained. If the substrate 11 is cut out before the power semiconductor is mounted, a substrate for a power semiconductor can be obtained.
FIG. 2 shows the state of layer formation.
〔実施の形態2〕
次に、立体的に交差したパワー半導体用の耐熱基板を製造する方法について説明する。
図3は、立体的に交差したパワー半導体用耐熱基板を製造するフローチャートである。なお、フローチャートの右側に、電極パターン等が形成される様子を表す拡大模式図を付加してある。
[Embodiment 2]
Next, a method for manufacturing a heat-resistant substrate for a power semiconductor having three-dimensionally crossed portions will be described.
3 is a flow chart for manufacturing a heat-resistant substrate for a power semiconductor, which is three-dimensionally crossed. An enlarged schematic diagram showing how an electrode pattern or the like is formed is added to the right side of the flow chart.
なお、実施の形態1と同様の工程については説明を適宜省略する。
本実施の形態では、実施の形態1のペーストに加えて、次のペーストも用いる。
・絶縁用ペースト:絶縁物質を多く含むペースト
It should be noted that the description of the same steps as those in the first embodiment will be omitted as appropriate.
In this embodiment, in addition to the paste of the first embodiment, the following paste is also used.
・Insulating paste: Paste containing a large amount of insulating material
まず、ガラス基板10表面に密着層20を形成する(ステップS1)。
密着層20は、電極35および電極36がガラス基板10へ十全に密着し、剥離等しないために介在させる層である。
First, the adhesive layer 20 is formed on the surface of the glass substrate 10 (step S1).
The adhesion layer 20 is an intervening layer for ensuring that the electrodes 35 and 36 adhere completely to the glass substrate 10 and do not peel off.
次に、密着層20の上に電極パターン層30を形成する(ステップS2a)。
更に、電極パターン層30を上のせする(ステップS2b)。
Next, the electrode pattern layer 30 is formed on the adhesive layer 20 (step S2a).
Furthermore, the electrode pattern layer 30 is placed on top (step S2b).
次に、絶縁層50を形成する(ステップS3)。
絶縁層50とは、電極パターン層30と、絶縁層50の直上にのせる電極パターン層31とが交差する部分に介在させる層である。電極がショートしない為に設ける。
絶縁層50の形成に際しては、電極の交差部分にメッシュが形成されたスクリーンマスクを電極パターン層30の上空に0.5mmに膜厚増加分を加えたクリアランスをもって固定する。次に、スクリーンマスク上に、絶縁用ペーストをのせ、スキージにも同ペーストを塗る。スキージをスクリーンマスクに所定の圧力または沈み込み深さで押しつけつつ、スクリーンマスク上の一端から他端まで所定の速度で移動させる。
以上の動作により電極パターン層30の上に絶縁層50が形成される。
Next, the insulating layer 50 is formed (step S3).
The insulating layer 50 is a layer that is interposed at the intersection between the electrode pattern layer 30 and the electrode pattern layer 31 that is placed directly on the insulating layer 50. It is provided to prevent the electrodes from shorting out.
When forming the insulating layer 50, a screen mask with a mesh formed at the intersections of the electrodes is fixed above the electrode pattern layer 30 with a clearance of 0.5 mm plus the film thickness increase. Next, insulating paste is placed on the screen mask, and the same paste is also applied to the squeegee. The squeegee is pressed against the screen mask with a predetermined pressure or sinking depth and moved from one end of the screen mask to the other at a predetermined speed.
By the above operations, the insulating layer 50 is formed on the electrode pattern layer 30.
次に、電極パターン層31を形成する(ステップS4a)。
更に、電極パターン層31を上のせする(ステップS4b)。
電極パターン層31は、電極パターン層30と同様、焼成工程(ステップS6)でバインダーをとばし、銅からなる電極36となるべき層をいう。なお、電極35と電極36は交差部分があり、同一ではない。
電極パターン層31の形成に際しては、はじめに、電極36となる部分にメッシュが形成されたスクリーンマスクを絶縁層50の上空に0.5mmに膜厚増加分を加えたクリアランスをもって固定する。次に、スクリーンマスク上に、金属微粒子ペーストをのせ、スキージにも同ペーストを塗る。スキージをスクリーンマスクに所定の圧力または沈み込み深さで押しつけつつ、スクリーンマスク上の一端から他端まで所定の速度で移動させる。
ここで、電極36の低抵抗化の設計値に基づき、複数回の層形成をおこなう。本実施の形態では2層厚としている。
なお、電極36は、密着層20と絶縁層50との上にまたがって形成され高低差がある。これは、メッシュの孔や厚みを部分的に変えることにより対応するほか、仕様の態様によっては、たとえば、ステップS4aにて、スクリーンマスクを使い分けて複数回の塗り分けをおこない電極パターン層31を形成するようにしてもよく、また、電極36の膜厚は後述のように140μmであるため高低差の対応をしなくてもよい。
以上の動作により立体的な交差を有する電極パターン層31が形成される。
Next, the electrode pattern layer 31 is formed (step S4a).
Furthermore, the electrode pattern layer 31 is placed on top (step S4b).
The electrode pattern layer 31, like the electrode pattern layer 30, is a layer that is to become the copper electrode 36 when the binder is removed in the firing step (step S6). Note that the electrodes 35 and 36 have crossing portions and are not the same.
When forming the electrode pattern layer 31, first, a screen mask with a mesh formed in the portion that will become the electrode 36 is fixed above the insulating layer 50 with a clearance of 0.5 mm plus an increase in film thickness. Next, metal fine particle paste is placed on the screen mask, and the same paste is also applied to the squeegee. The squeegee is pressed against the screen mask with a predetermined pressure or sinking depth, and moved from one end of the screen mask to the other at a predetermined speed.
Here, layers are formed multiple times based on a design value for reducing the resistance of the electrode 36. In this embodiment, two layers are formed.
The electrode 36 is formed across the adhesive layer 20 and the insulating layer 50, and has a height difference. This can be dealt with by partially changing the mesh holes or thickness, or, depending on the specification, for example, in step S4a, the electrode pattern layer 31 may be formed by applying different layers of paint multiple times using different screen masks. Also, since the film thickness of the electrode 36 is 140 μm as described later, it is not necessary to deal with the height difference.
By the above operations, an electrode pattern layer 31 having three-dimensional intersections is formed.
次に、電極パターン層31の上に濡れ層40を形成する(ステップS5)。
次に、各層の形成されたガラス基板10を焼成する(ステップS6)。この状態の基板を、基板12と称することとする。
Next, the wetting layer 40 is formed on the electrode pattern layer 31 (step S5).
Next, the glass substrate 10 on which each layer has been formed is baked (step S6). The substrate in this state is referred to as substrate 12.
最後に、基板12を切り出す(ステップS7)。これにより、パワー半導体用その他、高温環境下でも使用できる耐熱用基板14が得られる。 Finally, the substrate 12 is cut out (step S7). This results in a heat-resistant substrate 14 that can be used in high-temperature environments for power semiconductors and other applications.
以上説明したように、本発明によれば、加工性が悪く真空蒸着なども必要なセラミックス基板にかえて、ガラス基板を用いるため、容易に割り出せ常圧で電極形成が可能となる。寸法安定性にも優れる。
また、大電流用とするには厚塗りの他、ペースト中の金属微粒子の割合を高める必要がありガラスとの密着性が損なわれる可能性があるところ、スクリーン印刷技術を採用するので別途密着用ペーストを介在させることができ、密着信頼性を簡便に確保ないし向上させることができる。
また同様に、金属微粒子の種類、粒度、割合、バインダー等の種類によってはハンダの濡れ性が損なわれる可能性があるところ、これもスクリーン印刷技術を採用するので別途ハンダ用ペーストを介在させることができ、ハンダの濡れ性を簡便に確保ないし向上させることができる。
As described above, according to the present invention, a glass substrate is used instead of a ceramic substrate which is difficult to process and requires vacuum deposition, so that the substrate can be easily cut and electrodes can be formed under normal pressure. The substrate also has excellent dimensional stability.
Furthermore, for use with large currents, in addition to thick coating, it is necessary to increase the proportion of metal particles in the paste, which can potentially impair adhesion to the glass. However, by using screen printing technology, a separate adhesion paste can be applied, making it easy to ensure or improve adhesion reliability.
Similarly, the wettability of the solder may be impaired depending on the type, particle size, ratio, and type of binder of the metal particles; however, by using screen printing technology, a separate solder paste can be interposed, making it possible to easily ensure or improve the wettability of the solder.
なお、本発明は、上記の実施の形態に限定されるものではない。
たとえば、密着層を20μm厚、電極パターン層を1回の印刷で10μm厚、10回の印刷で100μm厚、濡れ層を20μm厚、絶縁層を20μm厚とすることもできる。
膜厚を重視する場合は、20μm厚とし、細線を形成する場合は10μm厚などの印刷することもできる。
It should be noted that the present invention is not limited to the above-described embodiment.
For example, the adhesive layer may be 20 μm thick, the electrode pattern layer may be 10 μm thick by one printing, or 100 μm thick by ten printings, the wetting layer may be 20 μm thick, and the insulating layer may be 20 μm thick.
When the thickness is important, the film thickness can be set to 20 μm, and when forming fine lines, the film thickness can be 10 μm.
本発明によれば、製造効率に優れ安価にパワー半導体用基板ないし耐熱性基板を提供できる。 The present invention makes it possible to provide power semiconductor substrates or heat-resistant substrates at low cost with excellent manufacturing efficiency.
10 ガラス基板
11 基板
12 基板
13 製品
14 耐熱用基板
20 密着層
30 電極パターン層
31 電極パターン層
35 電極
36 電極
40 濡れ層
50 絶縁層
REFERENCE SIGNS LIST 10 Glass substrate 11 Substrate 12 Substrate 13 Product 14 Heat-resistant substrate 20 Adhesion layer 30 Electrode pattern layer 31 Electrode pattern layer 35 Electrode 36 Electrode 40 Wetting layer 50 Insulation layer
Claims (3)
電極を形成するパターンに沿って金属微粒子ペーストをスクリーン印刷により塗布する電極パターン層形成工程と、
パワー半導体素子その他の部品のハンダ付けの際の濡れ性を確保するためのハンダ用ペーストをスクリーン印刷により塗布する濡れ層形成工程と、
所定温度にて焼成してそれぞれのペースト部分を固化させる固化工程と、
を順に含んだことを特徴とするパワー半導体用基板の製造方法。 an adhesion layer forming step of applying an adhesion paste to the glass substrate by screen printing in order to ensure adhesion between the glass substrate and the electrodes;
an electrode pattern layer forming step of applying a metal fine particle paste by screen printing along a pattern for forming electrodes;
A wetting layer forming process for applying a solder paste by screen printing to ensure wettability when soldering power semiconductor elements and other components;
a solidification step of baking at a predetermined temperature to solidify each paste portion;
A method for manufacturing a power semiconductor substrate, comprising the steps of:
ついで、電極を形成するパターンに沿って金属微粒子ペーストをスクリーン印刷により塗布し、
ついで、パワー半導体素子その他の部品のハンダ付けの際の濡れ性を確保するためのハンダ用ペーストをスクリーン印刷により塗布し、
その後、所定温度にて焼成してそれぞれのペースト中のバインダーを放散させて、
ガラスに密着した電極パターン表面の一部又は全部にハンダの濡れ性を確保した層が形成されたことを特徴とする耐熱ガラス基板。 A bonding paste is applied to the glass substrate by screen printing to ensure the bonding between the glass substrate and the electrodes.
Next, a metal fine particle paste is applied by screen printing along a pattern for forming electrodes,
Next, a solder paste is applied by screen printing to ensure wettability when soldering power semiconductor elements and other components.
Then, the paste is fired at a predetermined temperature to dissipate the binders in the pastes.
A heat-resistant glass substrate, characterized in that a layer that ensures solder wettability is formed on a part or all of the surface of an electrode pattern that is in close contact with glass.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021056365A JP7632820B2 (en) | 2021-03-30 | 2021-03-30 | Method for manufacturing power semiconductor substrate and heat-resistant glass substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021056365A JP7632820B2 (en) | 2021-03-30 | 2021-03-30 | Method for manufacturing power semiconductor substrate and heat-resistant glass substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022153704A JP2022153704A (en) | 2022-10-13 |
| JP7632820B2 true JP7632820B2 (en) | 2025-02-19 |
Family
ID=83556849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021056365A Active JP7632820B2 (en) | 2021-03-30 | 2021-03-30 | Method for manufacturing power semiconductor substrate and heat-resistant glass substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7632820B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108840A (en) | 2009-11-17 | 2011-06-02 | Ricoh Co Ltd | Circuit board, image display device, method of manufacturing circuit board, and method of manufacturing image display device |
| JP2014075543A (en) | 2012-10-05 | 2014-04-24 | Tyco Electronics Japan Kk | Glass wiring plate |
| WO2016194389A1 (en) | 2015-06-03 | 2016-12-08 | 国立大学法人山形大学 | Method for manufacturing metal thin film, and electroconductive structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232753A (en) * | 1996-02-23 | 1997-09-05 | Sony Corp | Manufacturing method of printed wiring board and printed wiring board |
-
2021
- 2021-03-30 JP JP2021056365A patent/JP7632820B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011108840A (en) | 2009-11-17 | 2011-06-02 | Ricoh Co Ltd | Circuit board, image display device, method of manufacturing circuit board, and method of manufacturing image display device |
| JP2014075543A (en) | 2012-10-05 | 2014-04-24 | Tyco Electronics Japan Kk | Glass wiring plate |
| WO2016194389A1 (en) | 2015-06-03 | 2016-12-08 | 国立大学法人山形大学 | Method for manufacturing metal thin film, and electroconductive structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022153704A (en) | 2022-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103619779B (en) | Solder, solder paste, ceramic circuit board, ceramic main circuit board and power semiconductor module | |
| TWI362234B (en) | Method for forming a photoresist-laminated substrate, method for plating an insulating substrate, method for surface treating of a metal layer of a circuit board, and method for manufacturing a multi layer ceramic condenser using metal nanoparticles aero | |
| US10354826B2 (en) | Fuse in chip design | |
| US20130048342A1 (en) | Circuit board | |
| CN109075136B (en) | Ceramic circuit board and method for manufacturing the same | |
| CN108684155A (en) | The method of embedding resistance in printed circuit board | |
| CN114710848A (en) | Ultrathin heating plate based on etching process and preparation method thereof | |
| CN103782666A (en) | metal clad circuit board | |
| US20090002121A1 (en) | Chip resistor and method for fabricating the same | |
| JP7632820B2 (en) | Method for manufacturing power semiconductor substrate and heat-resistant glass substrate | |
| CN105074913B (en) | Multiple-layer metallization in ceramic substrate | |
| CN101364463A (en) | Chip resistor and manufacturing method thereof | |
| JP4254757B2 (en) | Conductive material, conductive paste and substrate | |
| US20090000811A1 (en) | Chip resistor and method for fabricating the same | |
| JP5252050B2 (en) | Circuit board and method for manufacturing circuit board | |
| JP2006108399A (en) | Conductive paste for forming conductive section for ferrite multilayer circuit board and ferrite multilayer circuit board using conductive paste | |
| WO2001069991A1 (en) | Method of manufacturing multilayer ceramic substrate, and conductor paste | |
| CN101364462A (en) | Chip resistor and manufacturing method thereof | |
| JP2007165086A (en) | Fuse element and its manufacturing method | |
| CN109923950B (en) | Ceramic substrate and method for manufacturing ceramic substrate | |
| CN114466528B (en) | Rapid preparation method of flexible conductive circuit board | |
| JP2007165085A (en) | Method of manufacturing chip fuse element | |
| JP5257546B2 (en) | Manufacturing method of electronic equipment | |
| CN119650221A (en) | A high temperature resistant power conformal resistor and additive assembly method thereof | |
| JP2001015930A (en) | Multilayer wiring board and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240326 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250128 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7632820 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |