Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7632974B2 - Inspection device and inspection method - Google Patents
[go: Go Back, main page]

JP7632974B2 - Inspection device and inspection method - Google Patents

Inspection device and inspection method Download PDF

Info

Publication number
JP7632974B2
JP7632974B2 JP2021111076A JP2021111076A JP7632974B2 JP 7632974 B2 JP7632974 B2 JP 7632974B2 JP 2021111076 A JP2021111076 A JP 2021111076A JP 2021111076 A JP2021111076 A JP 2021111076A JP 7632974 B2 JP7632974 B2 JP 7632974B2
Authority
JP
Japan
Prior art keywords
current measurement
current
test object
time
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021111076A
Other languages
Japanese (ja)
Other versions
JP2023007926A (en
Inventor
滋樹 石井
健一 成川
信弥 榑林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021111076A priority Critical patent/JP7632974B2/en
Priority to CN202210711247.9A priority patent/CN115561605B/en
Publication of JP2023007926A publication Critical patent/JP2023007926A/en
Application granted granted Critical
Publication of JP7632974B2 publication Critical patent/JP7632974B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本開示は、検査装置及び検査方法に関する。 This disclosure relates to an inspection device and an inspection method.

特許文献1には、検査対象である半導体デバイスの電気的特性を検査するデバイス検査回路が開示されている。 Patent document 1 discloses a device inspection circuit that inspects the electrical characteristics of a semiconductor device to be inspected.

特開2018-25519号公報JP 2018-25519 A

ところで、複数の半導体デバイスの電気的特性を測定する検査装置では、測定時間を短くすることが求められている。 However, there is a demand for shorter measurement times in testing equipment that measures the electrical characteristics of multiple semiconductor devices.

一の側面では、本開示は、測定時間を短くする検査装置及び検査方法を提供する。 In one aspect, the present disclosure provides an inspection device and an inspection method that shortens measurement time.

上記課題を解決するために、一の態様によれば、複数の被検査体に所定の出力電圧を印加する電力供給部と、電流を測定する前記被検査体を切り替える切替部と、前記切替部で選択された前記被検査体の電流を測定する測定部と、前記切替部を制御する制御部と、を有する、検査装置であって、前記制御部は、設定した電流測定に関する設定値に基づいて、一の被検査体に対し所定回数の電流測定を行った後、前記切替部を切り替えて、他の被検査体に対し所定回数の電流測定を行う順次方式と、一の被検査体に対し電流測定を行った後、前記切替部を切り替えて、他の被検査体に対し電流測定を行うことを所定回数繰り返すスキャン方式と、を切り替える、検査装置が提供される。 In order to solve the above problem, according to one aspect, an inspection device is provided that has a power supply unit that applies a predetermined output voltage to a plurality of test objects, a switching unit that switches between the test objects for which current is to be measured, a measurement unit that measures the current of the test object selected by the switching unit, and a control unit that controls the switching unit, and the control unit switches between a sequential mode in which current measurements are performed a predetermined number of times on one test object, and then the switching unit is switched to perform a predetermined number of current measurements on other test objects, based on a set value related to current measurement, and a scan mode in which current measurements are performed on one test object, and then the switching unit is switched to perform current measurements on other test objects, and this is repeated a predetermined number of times.

一の側面によれば、測定時間を短くする検査装置及び検査方法を提供することができる。 According to one aspect, it is possible to provide an inspection device and an inspection method that shortens the measurement time.

本実施形態に係る検査装置の構成を説明する断面模式図の一例である。FIG. 2 is a schematic cross-sectional view illustrating an example of a configuration of an inspection device according to the present embodiment. 本実施形態に係る検査装置の回路構成を示す回路図の一例である。1 is an example of a circuit diagram showing a circuit configuration of an inspection device according to an embodiment of the present invention. 電流測定方法を説明するタイムチャートの一例である。4 is an example of a time chart illustrating a current measuring method. 平均化回数と電流測定時間の関係を示すグラフの一例である。13 is an example of a graph showing the relationship between the number of averaging operations and the current measurement time. コンピュータの制御の一例を示すフローチャートである。10 is a flowchart showing an example of control of a computer.

以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 Below, a description will be given of a mode for carrying out the present disclosure with reference to the drawings. In each drawing, the same components are given the same reference numerals, and duplicate descriptions may be omitted.

<検査装置>
本実施形態に係る検査装置10について、図1を用いて説明する。図1は、本実施形態に係る検査装置10の構成を説明する断面模式図の一例である。
<Inspection equipment>
An inspection device 10 according to this embodiment will be described with reference to Fig. 1. Fig. 1 is an example of a schematic cross-sectional view illustrating the configuration of the inspection device 10 according to this embodiment.

検査装置10は、ウエハ(基板)Wに形成された複数の半導体デバイス(被検査体、DUT;Device Under Test)の各々の電気的特性の検査を行う装置である。なお、被検査体を有する基板は、ウエハWに限られるものではなく、半導体デバイスが配置されたキャリア、ガラス基板、チップ単体などを含む。検査装置10は、ウエハWを載置するチャック11を収容する収容室12と、収容室12に隣接して配置されるローダ13と、収容室12を覆うように配置されるテスター14と、を備える。 The inspection apparatus 10 is an apparatus that inspects the electrical characteristics of each of a plurality of semiconductor devices (devices under test, DUT) formed on a wafer (substrate) W. Note that the substrate having the device under test is not limited to the wafer W, but may include a carrier on which a semiconductor device is arranged, a glass substrate, a single chip, etc. The inspection apparatus 10 includes a storage chamber 12 that houses a chuck 11 on which the wafer W is placed, a loader 13 that is arranged adjacent to the storage chamber 12, and a tester 14 that is arranged to cover the storage chamber 12.

収容室12は、内部が空洞の筐体形状を有する。収容室12の内部には、ウエハWを載置するチャック11と、チャック11に対向するように配置されるプローブカード15と、が収容される。プローブカード15は、ウエハWの各半導体デバイスの電極に対応して設けられた電極パッドや半田バンプに対応して配置された多数の針状のプローブ(接触端子)16を有する。 The accommodation chamber 12 has a hollow housing shape. Inside the accommodation chamber 12, a chuck 11 on which the wafer W is placed and a probe card 15 arranged opposite the chuck 11 are accommodated. The probe card 15 has a large number of needle-shaped probes (contact terminals) 16 arranged in correspondence with the electrode pads and solder bumps provided in correspondence with the electrodes of each semiconductor device on the wafer W.

チャック11は、ウエハWをチャック11へ固定する固定機構(図示せず)を有する。これにより、チャック11に対するウエハWの相対位置の位置ずれを防止する。また、収容室12には、チャック11を水平方向及び上下方向に移動させる移動機構(図示せず)が設けられる。これにより、プローブカード15及びウエハWの相対位置を調整して各半導体デバイスの電極に対応して設けられた電極パッドや半田バンプをプローブカード15の各プローブ16へ接触させる。 The chuck 11 has a fixing mechanism (not shown) that fixes the wafer W to the chuck 11. This prevents the wafer W from shifting relative to the chuck 11. The accommodation chamber 12 is also provided with a moving mechanism (not shown) that moves the chuck 11 horizontally and vertically. This adjusts the relative positions of the probe card 15 and the wafer W, and brings the electrode pads and solder bumps provided corresponding to the electrodes of each semiconductor device into contact with each probe 16 on the probe card 15.

ローダ13は、搬送容器であるFOUP(図示せず)から半導体デバイスが配置されたウエハWを取り出して収容室12の内部のチャック11へ載置し、また、検査が行われたウエハWをチャック11から除去してFOUPへ収容する。 The loader 13 removes a wafer W on which a semiconductor device is placed from a FOUP (not shown), which is a transport container, and places it on a chuck 11 inside the storage chamber 12. It also removes the inspected wafer W from the chuck 11 and stores it in the FOUP.

プローブカード15は、インターフェース17を介してテスター14へ接続され、各プローブ16がウエハWの各半導体デバイスの電極に対応して設けられた電極パッドや半田バンプに接触する際、各プローブ16はテスター14からインターフェース17を介して半導体デバイスへ電力を供給し、若しくは、半導体デバイスからの信号をインターフェース17を介してテスター14へ伝達する。 The probe card 15 is connected to the tester 14 via the interface 17, and when each probe 16 contacts an electrode pad or solder bump provided corresponding to the electrode of each semiconductor device on the wafer W, each probe 16 supplies power from the tester 14 to the semiconductor device via the interface 17, or transmits a signal from the semiconductor device to the tester 14 via the interface 17.

テスター14は、半導体デバイスが搭載されるマザーボードの回路構成の一部を再現するテストボード(図示しない)を有し、テストボードは半導体デバイスからの信号に基づいて半導体デバイスの良否を判断し、制御を行うコンピュータ18に接続される。テスター14ではテストボードを取り替えることにより、複数種のマザーボードの回路構成を再現することができる。 The tester 14 has a test board (not shown) that reproduces part of the circuit configuration of the motherboard on which the semiconductor device is mounted, and the test board is connected to a computer 18 that judges the quality of the semiconductor device based on signals from the semiconductor device and controls it. By replacing the test board, the tester 14 can reproduce the circuit configuration of multiple types of motherboards.

次に、本実施形態に係る検査装置10の回路構成について、図2を用いて説明する。図2は、本実施形態に係る検査装置10の回路構成を示す回路図の一例である。 Next, the circuit configuration of the inspection device 10 according to this embodiment will be described with reference to FIG. 2. FIG. 2 is an example of a circuit diagram showing the circuit configuration of the inspection device 10 according to this embodiment.

検査装置10は、複数の半導体デバイス1を電気的特性を検査する検査装置である。図2に示す例において、検査装置10は、16個の半導体デバイス1を検査する検査装置であるものとして説明する。また、以下の説明において、16個の半導体デバイス1は、それぞれ、DUT1、DUT2、……、DUT16とも称する。 The inspection device 10 is an inspection device that inspects the electrical characteristics of multiple semiconductor devices 1. In the example shown in FIG. 2, the inspection device 10 will be described as an inspection device that inspects 16 semiconductor devices 1. In the following description, the 16 semiconductor devices 1 will also be referred to as DUT1, DUT2, ..., DUT16.

検査装置10のテスター14(図1参照)は、電流センスアンプ2と、電流検出抵抗3と、アンプ4と、デジタルアナログコンバータ(DAC)5と、切替部6と、アナログデジタルコンバータ(ADC)7と、コントローラ(制御部)8と、を有する。また、電流センスアンプ2、電流検出抵抗3、及び、アンプ4は、半導体デバイス(DUT)1に電力を供給する電力供給部9を形成する。電力供給部9は、半導体デバイス1に対応して、16個設けられている。 The tester 14 of the inspection device 10 (see FIG. 1) has a current sense amplifier 2, a current detection resistor 3, an amplifier 4, a digital-to-analog converter (DAC) 5, a switching unit 6, an analog-to-digital converter (ADC) 7, and a controller (control unit) 8. The current sense amplifier 2, the current detection resistor 3, and the amplifier 4 form a power supply unit 9 that supplies power to the semiconductor device (DUT) 1. There are 16 power supply units 9 provided, corresponding to the semiconductor devices 1.

コンピュータ18は、例えばFPGA(Field Programmable Gate Array)などのコントローラ8に対して命令を出し、テスター14の制御を行う。 The computer 18 issues commands to a controller 8, such as an FPGA (Field Programmable Gate Array), to control the tester 14.

コントローラ8は、各DAC5に設定電圧信号(デジタル信号)を出力する。DAC5は、デジタル信号をアナログ信号に変換し、アンプ4に出力する。アンプ4は、入力されたアナログ信号に基づいて、所定の出力電圧を半導体デバイス1に印加する。 The controller 8 outputs a set voltage signal (digital signal) to each DAC 5. The DAC 5 converts the digital signal into an analog signal and outputs it to the amplifier 4. The amplifier 4 applies a predetermined output voltage to the semiconductor device 1 based on the input analog signal.

また、アンプ4の出力には、アンプ4から半導体デバイス1に供給される電流を測定するための電流検出抵抗3が接続される。半導体デバイス1に所定の出力電圧を印加した際、電流検出抵抗3には、アンプ4から半導体デバイス1に供給される電流に対応する電位差が生じる。電流センスアンプ2は、電流検出抵抗3の電位差を増幅し、増幅された電圧信号(アナログ信号)を切替部6を介して、ADC7に出力する。 A current detection resistor 3 is connected to the output of the amplifier 4 to measure the current supplied from the amplifier 4 to the semiconductor device 1. When a predetermined output voltage is applied to the semiconductor device 1, a potential difference corresponding to the current supplied from the amplifier 4 to the semiconductor device 1 is generated across the current detection resistor 3. The current sense amplifier 2 amplifies the potential difference across the current detection resistor 3 and outputs the amplified voltage signal (analog signal) to the ADC 7 via the switching unit 6.

即ち、電力供給部9は、コントローラ8から設定電圧信号(デジタル信号)が入力される。また、電力供給部9は、入力された設定電圧信号(デジタル信号)に基づいて、所定の出力電圧を半導体デバイス1に印加する。また、半導体デバイス1に供給される電流に対応する信号として、増幅された電圧信号(アナログ信号)を切替部6を介して、ADC7に出力する。 That is, the power supply unit 9 receives a set voltage signal (digital signal) from the controller 8. The power supply unit 9 applies a predetermined output voltage to the semiconductor device 1 based on the input set voltage signal (digital signal). The power supply unit 9 also outputs an amplified voltage signal (analog signal) to the ADC 7 via the switching unit 6 as a signal corresponding to the current supplied to the semiconductor device 1.

切替部6は、コントローラ8によって制御され、複数の電力供給部9のうち、ADC7と接続する電力供給部9を切り替える。換言すれば、切替部6は、複数の半導体デバイス1のうち、電流を測定する半導体デバイス1を切り替える。切替部6は、コントローラ8によって開閉が制御される複数のリレースイッチを有する。リレースイッチの一端は、対応する電力供給部9と接続される。リレースイッチの他端はADC7と接続される。コントローラ8は、リレースイッチを切り替えることで、ADC7と接続する電力供給部9を切り替える。 The switching unit 6 is controlled by the controller 8, and switches the power supply unit 9 connected to the ADC 7 from among the multiple power supply units 9. In other words, the switching unit 6 switches the semiconductor device 1 for measuring the current from among the multiple semiconductor devices 1. The switching unit 6 has multiple relay switches whose opening and closing is controlled by the controller 8. One end of the relay switch is connected to the corresponding power supply unit 9. The other end of the relay switch is connected to the ADC 7. The controller 8 switches the power supply unit 9 connected to the ADC 7 by switching the relay switch.

ADC7は、切替部6で選択された電力供給部9(電流センスアンプ2)から増幅された電圧信号(アナログ信号)が入力される。ADC7は、アナログ信号をデジタル信号に変換し、コントローラ8に出力する。また、コントローラ8は、コンピュータ18にデジタル信号を出力する。これにより、コントローラ8は、半導体デバイス1に供給される電流を測定する。即ち、ADC7、コントローラ8及びコンピュータ18は、切替部6で選択された半導体デバイス1に供給される電流を測定する測定部を構成する。 The ADC 7 receives an amplified voltage signal (analog signal) from the power supply unit 9 (current sense amplifier 2) selected by the switching unit 6. The ADC 7 converts the analog signal into a digital signal and outputs it to the controller 8. The controller 8 also outputs the digital signal to the computer 18. In this way, the controller 8 measures the current supplied to the semiconductor device 1. In other words, the ADC 7, the controller 8, and the computer 18 constitute a measurement unit that measures the current supplied to the semiconductor device 1 selected by the switching unit 6.

また、検査装置10は、複数(図2の例では16個)の半導体デバイス1を検査する。このため、検査装置10は、半導体デバイス1に対応して、複数(図2の例では16個)の電力供給部9を備える。一方、検査装置10は、複数の電力供給部9に対して、1個のADC7を備える。これにより、検査装置10は、切替部6のチャンネルを切り替えることにより、1つのADC7で複数の半導体デバイス1に供給される電流を測定することができる。 The inspection device 10 also inspects multiple (16 in the example of FIG. 2) semiconductor devices 1. For this reason, the inspection device 10 has multiple (16 in the example of FIG. 2) power supply units 9 corresponding to the semiconductor devices 1. On the other hand, the inspection device 10 has one ADC 7 for the multiple power supply units 9. This allows the inspection device 10 to measure the current supplied to the multiple semiconductor devices 1 with one ADC 7 by switching the channel of the switching unit 6.

次に、電流測定方法について、図3を用いて説明する。図3は、電流測定方法を説明するタイムチャートの一例である。ここで、検査装置10は、1つの半導体デバイス1に対して、n回の電流測定を行い平均化する。これにより、精度よく電流を測定する。即ち、検査装置10は、16個の半導体デバイス1(DUT1~DUT16)に対して、それぞれ平均化回数n回の電流測定を行う。以下の説明において、16個のDUTに対してそれぞれn回の電流測定を行うのに要する時間を、「電流測定時間」と称する。 Next, the current measurement method will be described with reference to FIG. 3. FIG. 3 is an example of a time chart illustrating the current measurement method. Here, the inspection device 10 performs n current measurements on one semiconductor device 1 and averages the measurements. This allows for accurate current measurement. That is, the inspection device 10 performs n current measurements for each of the 16 semiconductor devices 1 (DUT1 to DUT16), averaging the measurements. In the following description, the time required to perform n current measurements on each of the 16 DUTs is referred to as the "current measurement time."

ここで、同一の半導体デバイス1に対して、電流測定を開始してから次の電流測定が許可されるまでの時間を、インターバル時間t1とする。 Here, the time from when the current measurement starts until the next current measurement is permitted for the same semiconductor device 1 is defined as the interval time t1.

また、切替部6のチャンネルを切り替える場合、切替部6等の待ち時間が必要となる。切替部6のチャンネルを切り替えた後、電流測定を開始するまでの時間を、チャンネル待ち時間(CH WAIT)t2とする。 When switching the channel of the switching unit 6, a waiting time is required for the switching unit 6, etc. The time from switching the channel of the switching unit 6 to starting current measurement is defined as the channel waiting time (CH WAIT) t2.

また、半導体デバイス1の1回の測定時間をt3とする。 Furthermore, the measurement time for one measurement of semiconductor device 1 is set to t3.

なお、インターバル時間t1及び平均化回数nは、例えば半導体デバイス1の検査に応じてユーザーが指定し、コンピュータ18に入力される。また、チャンネル待ち時間t2及び1回の測定時間t3は、例えば検査装置10の特性(例えば、切替部6、ADC7の応答時間等)によって予め設定される値であり、予めコンピュータ18に記憶される。 The interval time t1 and the number of averaging times n are specified by the user according to, for example, the inspection of the semiconductor device 1, and are input to the computer 18. The channel waiting time t2 and the time for one measurement t3 are values that are preset according to, for example, the characteristics of the inspection device 10 (e.g., the response time of the switching unit 6 and the ADC 7, etc.), and are stored in advance in the computer 18.

図3(a)は、順次方式の電流測定方法を説明するタイムチャートの一例である。順次方式の電流測定方法では、1つのDUT1に対してn回の電流測定を繰り返して行い、切替部6のチャンネルを切り替え、次にDUT2に対してn回の電流測定を繰り返して行う。以下、DUT16まで繰り返す。即ち、順次方式の電流測定方法では、一の半導体デバイス1に対し所定回数の電流測定を行った後、切替部6を切り替えて、他の半導体デバイス1に対し所定回数の電流測定を行う。 Figure 3(a) is an example of a time chart explaining the sequential current measurement method. In the sequential current measurement method, current measurements are repeatedly performed n times on one DUT 1, the channel of the switching unit 6 is switched, and then current measurements are repeatedly performed n times on DUT 2. This is repeated up to DUT 16. In other words, in the sequential current measurement method, after current measurements are performed a predetermined number of times on one semiconductor device 1, the switching unit 6 is switched and current measurements are performed a predetermined number of times on another semiconductor device 1.

順次方式の電流測定方法では、まず、切替部6のチャンネルをDUT1を測定するように切り替える。チャンネル待ち時間t2の後、DUT1の1回目の測定を行う。ここで、t1>t3の場合、インターバル時間t1経過後にDUT1の2回目の測定を行う。一方、t1≦t3の場合、DUT1の1回目の測定後すぐにDUT1の2回目の測定を行う。以下、DUT1の測定をn回となるまで実施する。 In the sequential current measurement method, first, the channel of the switching unit 6 is switched to measure DUT1. After a channel waiting time t2, the first measurement of DUT1 is performed. If t1>t3, then the second measurement of DUT1 is performed after the interval time t1 has elapsed. On the other hand, if t1≦t3, then the second measurement of DUT1 is performed immediately after the first measurement of DUT1. The measurement of DUT1 is continued until n measurements have been performed.

次に、切替部6のチャンネルをDUT2を測定するように切り替える。チャンネル待ち時間t2の後、DUT2の1回目の測定を行う。以下、DUT1の場合と同様に、DUT2の測定をn回となるまで実施する。 Next, the channel of the switching unit 6 is switched to measure DUT2. After the channel waiting time t2, the first measurement of DUT2 is performed. Thereafter, similar to the case of DUT1, measurements of DUT2 are performed until the number of n measurements has been reached.

これをDUT1~DUT16まで実施することにより、検査装置10によるDUT1~DUT16の電流測定が完了する。 By performing this process for DUT1 to DUT16, the current measurements of DUT1 to DUT16 by the inspection device 10 are completed.

順次方式における電流測定時間は、下記の式(1)(2)で計算することができる。
t1>t3の場合 (t1×n+t2)×16 ・・・(1)
t1≦t3の場合 (t3×n+t2)×16 ・・・(2)
The current measurement time in the sequential method can be calculated using the following equations (1) and (2).
In the case of t1>t3, (t1×n+t2)×16 ... (1)
In the case of t1≦t3, (t3×n+t2)×16 ... (2)

図3(b)は、スキャン方式の電流測定方法を説明するタイムチャートの一例である。スキャン方式の電流測定方法では、切替部6のチャンネルを切り替えてDUT1~DUT16に対して1回目の電流測定を行い、次に切替部6のチャンネルを切り替えてDUT1~DUT16に対して2回目の電流測定を行う。以下、測定回数がn回となるまで繰り返す。即ち、スキャン方式の電流測定方法では、一の半導体デバイス1に対し電流測定を行った後、切替部6を切り替えて、他の半導体デバイス1に対し電流測定を行うことを所定回数繰り返す。 Figure 3(b) is an example of a time chart explaining the scan-type current measurement method. In the scan-type current measurement method, the channel of the switching unit 6 is switched to perform a first current measurement on DUT1 to DUT16, and then the channel of the switching unit 6 is switched to perform a second current measurement on DUT1 to DUT16. This is repeated until the number of measurements reaches n. In other words, in the scan-type current measurement method, after performing a current measurement on one semiconductor device 1, the switching unit 6 is switched to perform a current measurement on another semiconductor device 1, and this is repeated a predetermined number of times.

スキャン方式の電流測定方法では、まず、切替部6のチャンネルをDUT1を測定するように切り替える。チャンネル待ち時間t2の後、DUT1の1回目の測定を行う。次に、切替部6のチャンネルをDUT2を測定するように切り替える。チャンネル待ち時間t2の後、DUT2の1回目の測定を行う。これをDUT1からDUT16まで実施し、DUT1~DUT16の1回目の測定が完了する。 In the scan-type current measurement method, first, the channel of the switching unit 6 is switched to measure DUT1. After a channel wait time t2, the first measurement of DUT1 is performed. Next, the channel of the switching unit 6 is switched to measure DUT2. After a channel wait time t2, the first measurement of DUT2 is performed. This is performed for DUT1 to DUT16, completing the first measurement of DUT1 to DUT16.

ここで、t1>(t2+t3)×16の場合、インターバル時間t1経過後にDUT1~DUT16の2回目の測定を行う。一方、t1≦(t2+t3)×16の場合、DUT1~DUT16の1回目の測定後すぐにDUT1~DUT16の2回目の測定を行う。以下、DUT1~DUT16の測定をn回となるまで実施する。 Here, if t1 > (t2 + t3) x 16, the second measurement of DUT1 to DUT16 is performed after the interval time t1 has elapsed. On the other hand, if t1 ≤ (t2 + t3) x 16, the second measurement of DUT1 to DUT16 is performed immediately after the first measurement of DUT1 to DUT16. The measurements of DUT1 to DUT16 are continued until n measurements have been made.

スキャン方式における電流測定時間(16個のDUTに対してそれぞれn回の検査)は、下記の式(3)(4)で計算することができる。
t1>(t2+t3)×16の場合 t1×n ・・・(3)
t1≦(t2+t3)×16の場合 ((t2+t3)×16)×n ・・・(4)
The current measurement time in the scan method (n tests for each of 16 DUTs) can be calculated using the following equations (3) and (4).
If t1>(t2+t3)×16, then t1×n...(3)
When t1≦(t2+t3)×16, ((t2+t3)×16)×n ... (4)

このように、順次方式及びスキャン方式の電流測定時間は、インターバル時間t1、チャンネル待ち時間t2、1回の測定時間t3、平均化回数nの4つのパラメータ(設定値)によって定まる。図4は、平均化回数nと電流測定時間の関係を示すグラフの一例である。横軸は、平均化回数nを示し、縦軸は電流測定時間を示す。また、実線は、スキャン方式における電流測定時間を示し、破線は、順次方式における電流測定時間を示す。図4の例では、平均化回数nがn1未満の場合、スキャン方式における電流測定時間が順次方式における電流測定時間よりも短い。また、平均化回数nがn1以上の場合、順次方式における電流測定時間がスキャン方式における電流測定時間よりも短い。 Thus, the current measurement times in the sequential and scan methods are determined by four parameters (set values): interval time t1, channel wait time t2, measurement time per measurement t3, and number of averagings n. Figure 4 is an example of a graph showing the relationship between the number of averagings n and the current measurement time. The horizontal axis indicates the number of averagings n, and the vertical axis indicates the current measurement time. The solid line indicates the current measurement time in the scan method, and the dashed line indicates the current measurement time in the sequential method. In the example of Figure 4, when the number of averagings n is less than n1, the current measurement time in the scan method is shorter than the current measurement time in the sequential method. When the number of averagings n is n1 or more, the current measurement time in the sequential method is shorter than the current measurement time in the scan method.

コンピュータ18は、設定されたパラメータ(インターバル時間t1、チャンネル待ち時間t2、1回の測定時間t3、平均化回数n)に基づいて、順次方式及びスキャン方式のうち測定時間が短くなる測定方式を選択し、選択された測定方式で検査を実施する。 Based on the set parameters (interval time t1, channel waiting time t2, measurement time per measurement t3, and number of averaging times n), the computer 18 selects the measurement method that will shorten the measurement time from the sequential method and the scan method, and performs the inspection using the selected measurement method.

図5は、コンピュータ18の制御の一例を示すフローチャートである。 Figure 5 is a flowchart showing an example of the control of computer 18.

ステップS101において、コンピュータ18は、パラメータ(設定値)の入力を受け付ける。例えば、ユーザーがコンピュータ18に半導体デバイス1の検査に応じて、インターバル時間t1及び平均化回数nを入力する。なお、チャンネル待ち時間t2及び1回の測定時間t3は、予めコンピュータ18に入力されていてもよく、ユーザーがコンピュータ18に入力してもよい。 In step S101, the computer 18 accepts input of parameters (setting values). For example, the user inputs the interval time t1 and the number of averaging times n to the computer 18 in accordance with the inspection of the semiconductor device 1. Note that the channel waiting time t2 and the time for one measurement t3 may be input to the computer 18 in advance, or may be input to the computer 18 by the user.

ステップS102において、コンピュータ18は、パラメータ及び式(1)(2)に基づいて、順次方式による電流測定時間を算出する。 In step S102, the computer 18 calculates the current measurement time using the sequential method based on the parameters and equations (1) and (2).

ステップS103において、コンピュータ18は、パラメータ及び式(3)(4)に基づいて、スキャン方式による電流測定時間を算出する。 In step S103, the computer 18 calculates the current measurement time using the scan method based on the parameters and equations (3) and (4).

ステップS104において、コンピュータ18は、算出された電流測定時間に基づいて、測定方法を選択する。 In step S104, the computer 18 selects a measurement method based on the calculated current measurement time.

ステップS105において、コンピュータ18は、選択された測定方法で半導体デバイス1(DUT1~DUT16)の電流測定を実施する。 In step S105, the computer 18 performs current measurements on the semiconductor device 1 (DUT1 to DUT16) using the selected measurement method.

本実施形態に係る検査装置10によれば、電流測定時間が短くなる測定方法を選択し、選択した測定方法で電流測定を実施する。即ち、本実施形態に係る検査装置10によれば、検査条件に応じて順次方式とスキャン方式を切り替えることにより、電流測定時間を短くすることができる。 According to the inspection device 10 of this embodiment, a measurement method that shortens the current measurement time is selected, and the current measurement is performed using the selected measurement method. In other words, according to the inspection device 10 of this embodiment, the current measurement time can be shortened by switching between the sequential method and the scan method depending on the inspection conditions.

以上、検査装置10について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。 The above describes the inspection device 10, but the present disclosure is not limited to the above-described embodiment, and various modifications and improvements are possible within the scope of the gist of the present disclosure described in the claims.

1 半導体デバイス(被検査体)
2 電流センスアンプ
3 電流検出抵抗
4 アンプ
5 デジタルアナログコンバータ
6 切替部
7 アナログデジタルコンバータ(測定部)
8 コントローラ(制御部)
9 電力供給部
10 検査装置
14 テスター
18 コンピュータ
W ウエハ
1. Semiconductor device (test object)
2 Current sense amplifier 3 Current detection resistor 4 Amplifier 5 Digital-to-analog converter 6 Switching unit 7 Analog-to-digital converter (measurement unit)
8 Controller (control unit)
9 Power supply unit 10 Inspection device 14 Tester 18 Computer W Wafer

Claims (6)

複数の被検査体に所定の出力電圧を印加する電力供給部と、
電流を測定する前記被検査体を切り替える切替部と、
前記切替部で選択された前記被検査体の電流を測定する測定部と、
前記切替部を制御する制御部と、を有する、検査装置であって、
前記制御部は、
設定した電流測定に関する設定値に基づいて、
一の被検査体に対し所定回数の電流測定を行った後、前記切替部を切り替えて、他の被検査体に対し所定回数の電流測定を行う順次方式と、
一の被検査体に対し電流測定を行った後、前記切替部を切り替えて、他の被検査体に対し電流測定を行うことを所定回数繰り返すスキャン方式と、を切り替える、
検査装置。
a power supply unit that applies a predetermined output voltage to a plurality of devices under test;
A switching unit for switching the test object for measuring a current;
a measurement unit that measures a current of the device under test selected by the switching unit;
A control unit that controls the switching unit,
The control unit is
Based on the current measurement settings you have made,
a sequential method in which current measurements are performed a predetermined number of times on one test object, and then the switching unit is switched to perform current measurements a predetermined number of times on another test object;
a scanning mode in which, after performing current measurement on one test object, the switching unit is switched to perform current measurement on another test object, and this process is repeated a predetermined number of times.
Inspection equipment.
前記制御部は、
前記設定値に基づいて、前記順次方式における電流測定時間と前記スキャン方式における電流測定時間とを算出し、
算出した前記電流測定時間に基づいて、前記順次方式と前記スキャン方式とを切り替える、
請求項1に記載の検査装置。
The control unit is
calculating a current measurement time in the sequential mode and a current measurement time in the scan mode based on the set value;
switching between the sequential mode and the scan mode based on the calculated current measurement time;
2. The inspection device according to claim 1.
前記設定値は、
同一の前記被検査体に対して、電流測定を開始してから次の電流測定が許可されるまでの時間であるインターバル時間と、
1つの前記被検査体に対して電流測定を繰り返す回数である平均化回数と、を含む、
請求項1または請求項2に記載の検査装置。
The set value is
an interval time that is a time from when a current measurement is started until the next current measurement is permitted for the same test object;
and an averaging number, which is the number of times current measurement is repeated for one test object.
3. The inspection device according to claim 1 or 2.
前記設定値は、
前記被検査体の1回の測定時間と、
前記切替部を切り替えた後、電流測定を開始するまでの待ち時間と、を含む、
請求項3に記載の検査装置。
The set value is
The measurement time for one measurement of the test object,
A waiting time until starting current measurement after switching the switching unit.
4. The inspection device according to claim 3.
前記電力供給部は、複数の前記被検査体に対応して複数設けられる、
請求項1乃至請求項4のいずれか1項に記載の検査装置。
The power supply unit is provided in a plurality of units corresponding to the plurality of devices under test.
The inspection device according to any one of claims 1 to 4.
複数の被検査体に所定の出力電圧を印加し、選択された前記被検査体の電流を測定する検査装置の検査方法であって、
設定した電流測定に関する設定値に基づいて、一の被検査体に対し所定回数の電流測定を行った後に他の被検査体に対し所定回数の電流測定を行う順次方式の電流測定時間と、一の被検査体に対し電流測定を行った後に他の被検査体に対し電流測定を行うことを所定回数繰り返すスキャン方式の電流測定時間と、を算出するステップと、
算出した前記電流測定時間に基づいて、前記順次方式又は前記スキャン方式を選択するステップと、
選択された方式で前記被検査体の電流を測定するステップと、を有する、
検査方法。
1. A method for testing an inspection apparatus for applying a predetermined output voltage to a plurality of devices under test and measuring a current of a selected device under test, comprising the steps of:
a step of calculating a sequential current measurement time in which current measurement is performed a predetermined number of times on one test object and then a predetermined number of times on another test object based on a set value related to the current measurement, and a scan current measurement time in which current measurement is performed a predetermined number of times on one test object and then a predetermined number of times on another test object;
selecting the sequential mode or the scan mode based on the calculated current measurement time;
and measuring the current of the device under test in a selected manner.
Testing method.
JP2021111076A 2021-07-02 2021-07-02 Inspection device and inspection method Active JP7632974B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021111076A JP7632974B2 (en) 2021-07-02 2021-07-02 Inspection device and inspection method
CN202210711247.9A CN115561605B (en) 2021-07-02 2022-06-22 Inspection apparatus and inspection methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021111076A JP7632974B2 (en) 2021-07-02 2021-07-02 Inspection device and inspection method

Publications (2)

Publication Number Publication Date
JP2023007926A JP2023007926A (en) 2023-01-19
JP7632974B2 true JP7632974B2 (en) 2025-02-19

Family

ID=84737211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021111076A Active JP7632974B2 (en) 2021-07-02 2021-07-02 Inspection device and inspection method

Country Status (2)

Country Link
JP (1) JP7632974B2 (en)
CN (1) CN115561605B (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018025519A (en) 2016-08-12 2018-02-15 東京エレクトロン株式会社 Device inspection circuit, device inspection apparatus, and probe card

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3059505B2 (en) * 1991-02-18 2000-07-04 株式会社リコー Triac endurance test equipment
JPH10221402A (en) * 1997-01-31 1998-08-21 Ando Electric Co Ltd Power source current measuring circuit for ic tester
JP2001074804A (en) * 1999-09-08 2001-03-23 Sony Corp Test apparatus and test method
JP6633949B2 (en) * 2016-03-14 2020-01-22 ヤマハファインテック株式会社 Substrate inspection device and substrate inspection method
CN110470968B (en) * 2019-07-15 2021-07-30 中国科学院国家空间科学中心 Device and method for mapping and discriminating weak point of device single event effect
CN212008775U (en) * 2020-03-09 2020-11-24 重庆川仪微电路有限责任公司 Circuit parameter automatic switching detection system and equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018025519A (en) 2016-08-12 2018-02-15 東京エレクトロン株式会社 Device inspection circuit, device inspection apparatus, and probe card
US20190178913A1 (en) 2016-08-12 2019-06-13 Tokyo Electron Limited Tokyo electron lmited

Also Published As

Publication number Publication date
CN115561605A (en) 2023-01-03
JP2023007926A (en) 2023-01-19
CN115561605B (en) 2026-04-21

Similar Documents

Publication Publication Date Title
US11187747B2 (en) Inspection system and malfunction analysis/prediction method for inspection system
JP7119310B2 (en) Semiconductor test equipment
US7768283B1 (en) Universal socketless test fixture
WO2016017292A1 (en) Device inspection method, probe card, interposer, and inspection apparatus
CN112014604A (en) Wafer testing device, testing system and testing method
KR20100112629A (en) Manufacturing method and wafer unit for testing
JP2020047849A (en) Inspection device and inspection method
JP7632974B2 (en) Inspection device and inspection method
KR101553206B1 (en) Semiconductor test system and relay driving test method therefor
KR20070121023A (en) Active Diagnostic Interface for Wafer Probe Applications
US9772371B2 (en) Voltage-driven intelligent characterization bench for semiconductor
CN108254671B (en) Interpolator based test program evaluation
JP2020106388A (en) Inspection device and inspection method
KR20090031663A (en) Board inspection method and board inspection apparatus
JP6918659B2 (en) Circuit board inspection equipment
US20150168482A1 (en) Configurable test equipment
US10725138B2 (en) Scattering parameter calibration to a semiconductor layer
JP2006038791A (en) Prober needle switching device, prober device and method for measuring semiconductor element
JP2000208569A (en) Measuring device and measuring method
JP2019050331A (en) Voltage application device and method of forming output voltage waveform
JPH0627757B2 (en) Leak tester for capacitors
KR101515719B1 (en) Probe station
JP2001091562A (en) Circuit board inspection equipment
JP2011029512A (en) Method and apparatus for testing semiconductor integrated circuit
KR102886711B1 (en) Test Board Inspection Apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250204

R150 Certificate of patent or registration of utility model

Ref document number: 7632974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150