Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7633938B2 - 窒化物半導体デバイス - Google Patents
[go: Go Back, main page]

JP7633938B2 - 窒化物半導体デバイス - Google Patents

窒化物半導体デバイス Download PDF

Info

Publication number
JP7633938B2
JP7633938B2 JP2021550398A JP2021550398A JP7633938B2 JP 7633938 B2 JP7633938 B2 JP 7633938B2 JP 2021550398 A JP2021550398 A JP 2021550398A JP 2021550398 A JP2021550398 A JP 2021550398A JP 7633938 B2 JP7633938 B2 JP 7633938B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
semiconductor layer
opening
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021550398A
Other languages
English (en)
Other versions
JPWO2021070469A1 (ja
Inventor
直大 鶴見
大輔 柴田
聡之 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2021070469A1 publication Critical patent/JPWO2021070469A1/ja
Priority to JP2025018852A priority Critical patent/JP7763374B2/ja
Application granted granted Critical
Publication of JP7633938B2 publication Critical patent/JP7633938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/477—Vertical HEMTs or vertical HHMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/478—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] the 2D charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/871—Vertical FETs having Schottky gate electrodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/343—Gate regions of field-effect devices having PN junction gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本開示は、窒化物半導体デバイスに関する。
ＧａＮ（窒化ガリウム）に代表される窒化物半導体は、バンドギャップが大きいワイドギャップ半導体であり、絶縁破壊電界が大きく、電子の飽和ドリフト速度がＧａＡｓ（ヒ化ガリウム）などの化合物半導体またはＳｉ（シリコン）半導体などに比べて大きいという特長を有している。例えば、ＧａＮおよびＡｌＮ（窒化アルミニウム）のバンドギャップはそれぞれ、室温で３．４ｅＶ、６．２ｅＶである。このため、高出力化、かつ、高耐圧化に有利な窒化物半導体を用いたパワートランジスタの研究開発が行われている。例えば、特許文献１には、ＧａＮ系半導体層を備える縦型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が開示されている。
特許第４７３７４７１号公報
縦型ＦＥＴを電力変換回路に利用した場合、縦型ＦＥＴのオフ時にドレイン側電位がソース側電位よりも低くなり、ソースからドレインに大きな電流が流れる、いわゆる逆導通動作が発生する場合がある。従来の縦型ＦＥＴでは、この逆導通動作後に耐圧が低下するという問題がある。
そこで、本開示は、逆導通動作に起因する耐圧の低下を抑制することができる窒化物半導体デバイスを提供する。
本開示の一態様に係る窒化物半導体デバイスは、基板と、前記基板の上方に設けられた第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられた、前記第１の窒化物半導体層より抵抗が高い第１の高抵抗層と、前記第１の高抵抗層の上方に設けられた第１のｐ型窒化物半導体層と、前記第１のｐ型窒化物半導体層および前記第１の高抵抗層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第１のｐ型窒化物半導体層の上方部分と前記第１の開口部とを覆うように、前記基板側から順に設けられた電子走行層および電子供給層と、前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、前記ゲート電極から離れて設けられ、前記電子供給層に接するソース電極と、前記電子供給層および前記電子走行層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部と、前記第２の開口部の底部で前記第１のｐ型窒化物半導体層に接する電位固定電極と、前記基板の下方に設けられたドレイン電極と、を備える。
また、本開示の別の一態様に係る窒化物半導体デバイスは、基板と、前記基板の上方に設けられた第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられた第１のｐ型窒化物半導体層と、前記第１のｐ型窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第１のｐ型窒化物半導体層の上方部分と前記第１の開口部とを覆うように、前記基板側から順に設けられた電子走行層および電子供給層と、前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、前記ゲート電極から離れて設けられ、前記電子供給層に接するソース電極と、前記電子供給層および前記電子走行層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部と、前記第２の開口部の底部で前記第１のｐ型窒化物半導体層に接する電位固定電極と、前記基板の下方に設けられたドレイン電極と、を備え、前記電位固定電極は、前記第１のｐ型窒化物半導体層に対してショットキー接触する材料を用いて形成されている。
また、本開示の別の一態様に係る窒化物半導体デバイスは、基板と、前記基板の上方に設けられた第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられた第１のｐ型窒化物半導体層と、前記第１のｐ型窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第１のｐ型窒化物半導体層の上方部分と前記第１の開口部とを覆うように、前記基板側から順に設けられた電子走行層および電子供給層と、前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、前記ゲート電極から離れて設けられ、前記電子供給層に接するソース電極と、前記電子供給層および前記電子走行層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部と、前記第２の開口部の底部で前記第１のｐ型窒化物半導体層に接する電位固定電極と、前記基板の下方に設けられたドレイン電極と、を備え、前記第１のｐ型窒化物半導体層における前記電位固定電極と接する接触部分の層厚は、前記第１のｐ型窒化物半導体層における前記電位固定電極と接していない非接触部分の層厚の５０％以上であり、前記非接触部分の層厚は、４００ｎｍ以上である。
本開示によれば、逆導通動作に起因する耐圧の低下を抑制することができる窒化物半導体デバイスを提供することができる。
図１は、一般的な電力変換回路の回路図である。 図２は、縦型ＦＥＴの等価回路を示す回路図である。 図３は、実施の形態１に係る窒化物半導体デバイスの断面図である。 図４は、実施の形態１に係る窒化物半導体デバイスの電位固定電極の近傍を拡大して示す一部拡大断面図である。 図５は、実施の形態１の変形例１に係る窒化物半導体デバイスの断面図である。 図６は、実施の形態１の変形例２に係る窒化物半導体デバイスの断面図である。 図７は、実施の形態２に係る窒化物半導体デバイスの断面図である。 図８は、実施の形態２に係る窒化物半導体デバイスの電位固定電極の近傍を拡大して示す一部拡大断面図である。 図９は、実施の形態２の変形例に係る窒化物半導体デバイスの断面図である。 図１０は、実施の形態３に係る窒化物半導体デバイスの断面図である。 図１１は、実施の形態３に係る窒化物半導体デバイスの電位固定電極の近傍を拡大して示す一部拡大断面図である。 図１２は、実施の形態３の変形例に係る窒化物半導体デバイスの断面図である。
（本開示の基礎となった知見）
本願発明者らは、「背景技術」の欄において記載した従来の縦型ＦＥＴに関し、以下の問題が生じることを見出した。
図１は、一般的な電力変換回路の回路図である。図１に示される電力変換回路１は、昇圧回路である。電力変換回路１は、例えば、電源３が生成する１００Ｖの電源電圧Ｖｉｎを昇圧して４００Ｖの出力電圧Ｖｏｕｔを生成し、生成した出力電圧Ｖｏｕｔを負荷２に供給する。
電力変換回路１は、キャパシタ４と、インダクタ５と、ゲート駆動回路６と、キャパシタ７と、２つのＦＥＴ８ａおよび８ｂとを備える。ＦＥＴ８ａのソースとＦＥＴ８ｂのドレインとが接続されている。２つのＦＥＴ８ａおよび８ｂの接続点にインダクタ５を介して電源３が接続されている。２つのＦＥＴ８ａおよび８ｂは、ゲート駆動回路６によってオンオフが排他的に切り替えられる。例えば、ゲート駆動回路６は、相補的なＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号をＦＥＴ８ａおよび８ｂの各々のゲートに供給する。
ＦＥＴ８ａがオフされ、ＦＥＴ８ｂがオンされることにより、インダクタ５に電力が蓄積される。ＦＥＴ８ａがオンされ、ＦＥＴ８ｂがオフされることにより、インダクタ５に蓄積された電力が放出されて、電源電圧Ｖｉｎよりも高い出力電圧Ｖｏｕｔが負荷２に供給される。
ＦＥＴ８ａおよび８ｂは、オンオフの切り替わり時に、瞬間的に両方が同時にオンまたはオフされる場合がある。この場合、ＦＥＴ８ａおよび８ｂにはそれぞれ、逆導通動作が発生する。つまり、ドレイン側電位がソース側電位よりも低くなることで、ソースからドレインに大きな電流が流れる。
本願発明者らの検討により、縦型ＦＥＴにおいて、逆導通動作で大電流が流れた後、縦型ＦＥＴの耐圧が低下することが判明した。この耐圧の低下は、デバイス表層のみを電流経路とする横型ＦＥＴでは発生せず、縦型ＦＥＴでは発生する特有の問題である。
図２は、縦型ＦＥＴの等価回路を示す回路図である。図２に示されるように、縦型ＦＥＴは、ソース－ドレイン間に寄生ダイオードを有する。寄生ダイオードは、縦型ＦＥＴが有する寄生ｐｎ接合部によって形成される寄生ｐｎダイオードである。
本願発明者らは、検討を重ねた結果、耐圧の低下が、縦型ＦＥＴが有する寄生ｐｎダイオードに大電流が流れた場合に発生することを見出した。したがって、耐圧の低下を抑制するためには、寄生ｐｎダイオードへの通電抑制、または、ソース電極とｐ型のＧａＮ層とを接触させる際のプロセス技術が重要であることが判明した。
以上のことから、本開示の一態様に係る窒化物半導体デバイスは、基板と、前記基板の上方に設けられた第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に設けられた、前記第１の窒化物半導体層より抵抗が高い第１の高抵抗層と、前記第１の高抵抗層の上方に設けられた第１のｐ型窒化物半導体層と、前記第１のｐ型窒化物半導体層および前記第１の高抵抗層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、前記第１のｐ型窒化物半導体層の上方部分と前記第１の開口部とを覆うように、前記基板側から順に設けられた電子走行層および電子供給層と、前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、前記ゲート電極から離れて設けられ、前記電子供給層に接するソース電極と、前記電子供給層および前記電子走行層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部と、前記第２の開口部の底部で前記第１のｐ型窒化物半導体層に接する電位固定電極と、前記基板の下方に設けられたドレイン電極と、を備える。
このように、第１の窒化物半導体層と第１のｐ型窒化物半導体層との間に第１の高抵抗層が設けられている。第１の窒化物半導体層は、通常、ｎ型窒化物半導体を用いて形成されている。これにより、第１の窒化物半導体層と第１のｐ型窒化物半導体層との間に発生する寄生ｐｎダイオードを介した電流パスを、第１の高抵抗層によって遮断することができる。したがって、逆導通動作時に寄生ｐｎダイオードに大電流が流れるのを抑制することができるので、逆導通動作に起因する耐圧の低下を抑制することができる。
また、例えば、前記第１の高抵抗層は、炭素を含有するＧａＮ層であってもよい。あるいは、例えば、前記第１の高抵抗層は、アンドープＧａＮ層であってもよい。
これにより、第１の窒化物半導体層および第１のｐ型窒化物半導体層と同様に、エピタキシャル成長によって第１の高抵抗層を連続的に形成することができる。第１の窒化物半導体層、第１の高抵抗層および第１のｐ型窒化物半導体層の各々の界面に不純物などが混入しにくくなるので、窒化物半導体デバイスの特性の劣化を抑制することができる。なお、ＧａＮに炭素を含有させることにより、アンドープＧａＮよりも高抵抗化を実現することができる。
また、例えば、前記電位固定電極は、前記第１のｐ型窒化物半導体層に対してショットキー接触する材料を用いて形成されていてもよい。
これにより、ソース電極と第１のｐ型窒化物半導体層とによってショットキーバリアダイオードを形成することができる。ソース電極と第１のｐ型窒化物半導体層とがオーミック接触している場合よりも、ショットキーバリアダイオードの逆方向特性によって、寄生ｐｎダイオードの立ち上がり電圧が高くなる。なお、寄生ｐｎダイオードの立ち上がり電圧は、寄生ｐｎダイオードに電流が流れ始めるときのソース－ドレイン間の電圧である。これにより、寄生ｐｎダイオードに電流が流れるのを抑制することができ、耐圧の低下を抑制することができる。
また、例えば、前記第１のｐ型窒化物半導体層における前記電位固定電極と接する接触部分の層厚は、前記第１のｐ型窒化物半導体層における前記電位固定電極と接していない非接触部分の層厚の５０％以上であり、前記非接触部分の層厚は、４００ｎｍ以上であってもよい。
これにより、第１のｐ型窒化物半導体層にまで達する第２の開口部を形成する際のダメージ層を寄生ｐｎ接合部から遠ざけることができる。したがって、ダメージ層に起因する耐圧の低下を抑制することができる。
また、例えば、本開示の一態様に係る窒化物半導体デバイスは、さらに、前記ゲート電極と前記電子供給層との間に設けられた第２のｐ型窒化物半導体層を備えてもよい。
これにより、第２のｐ型窒化物半導体層によってゲート電極の直下のキャリア濃度を低減することができ、ＦＥＴの閾値電圧を正側にシフトさせることができる。したがって、窒化物半導体デバイスをノーマリオフ型のＦＥＴとして動作させることができる。
また、例えば、本開示の一態様に係る窒化物半導体デバイスは、さらに、前記第１のｐ型窒化物半導体層の上方に設けられた、前記第１のｐ型窒化物半導体層より抵抗が高い第２の高抵抗層を備え、前記第１の開口部は、前記第２の高抵抗層をさらに貫通しており、前記電子走行層および前記電子供給層は、前記第２の高抵抗層の上方部分を覆っていてもよい。
これにより、電子走行層と、第１のｐ型窒化物半導体層と、第１の窒化物半導体層とによって寄生ｎｐｎ構造を有する寄生バイポーラトランジスタが形成されるのを第２の高抵抗層によって抑制することができる。
また、例えば、前記電位固定電極は、前記ソース電極に電気的に接続されていてもよい。
これにより、第１のｐ型窒化物半導体層の電位を安定させることができるので、耐圧を確保することができる。
以下では、実施の形態について、図面を参照しながら具体的に説明する。
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略または簡略化する。
また、本明細書において、平行または垂直などの要素間の関係性を示す用語、および、台形または長方形などの要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」および「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
また、本明細書において、ＡｌＧａＮとは、３元混晶ＡｌｘＧａ１－ｘＮ（ｘはある値、ただし０≦ｘ≦１）のことを表す。以下、多元混晶はそれぞれの構成元素記号の配列、例えばＡｌＩｎＮ、ＧａＩｎＮなどでもって略記される。例えば、窒化物半導体ＡｌｘＧａ１－ｘ－ｙＩｎｙＮ（ｘ、ｙはある値、ただし０≦ｘ≦１、０≦ｙ≦１）は、ＡｌＧａＩｎＮと略記される。
以下、本開示の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
まず、実施の形態１に係る窒化物半導体デバイスの構成について、図３および図４を用いて説明する。
図３は、本実施の形態に係る窒化物半導体デバイス１０の断面図である。図４は、本実施の形態に係る窒化物半導体デバイス１０の電位固定電極３６の近傍を拡大して示す一部拡大断面図である。
窒化物半導体デバイス１０は、ＧａＮおよびＡｌＧａＮなどの窒化物半導体を主成分とする半導体層の積層構造を有するデバイスである。具体的には、窒化物半導体デバイス１０は、ＡｌＧａＮ膜（電子供給層２６）とＧａＮ膜（電子走行層２４）とのヘテロ構造を有する。
また、ＡｌＧａＮ膜とＧａＮ膜とのヘテロ構造において、（０００１）面上にて自発分極およびピエゾ分極によりヘテロ界面に高濃度の二次元電子ガス（２ＤＥＧ：２－Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）が発生する。このため、アンドープ時においても、ヘテロ界面には１×１０１３ｃｍ－２以上のシートキャリア濃度が得られる特徴がある。
窒化物半導体デバイス１０は、電子走行層２４内に発生する二次元電子ガス２５をチャネルとして利用した電界効果トランジスタ（ＦＥＴ）である。具体的には、窒化物半導体デバイス１０は、いわゆる縦型ＦＥＴである。
図３に示されるように、窒化物半導体デバイス１０は、基板１２と、ドリフト層１４と、高抵抗層１６と、第１の下地層１８と、第２の下地層２０と、ゲート開口部２２と、電子走行層２４と、電子供給層２６と、ソース開口部３０と、ソース電極３２と、電極開口部３４と、電位固定電極３６と、ゲート電極３８と、ドレイン電極４０とを備える。
基板１２は、窒化物半導体からなる基板である。基板１２は、例えば厚さが３００μｍであり、ドナー濃度が１×１０１８ｃｍ－３であるｎ＋型のＧａＮからなる基板である。基板１２の上面は、ＧａＮの（０００１）面（ｃ面）にほぼ一致する。
なお、ｎ型、ｎ＋型およびｎ－型、ならびに、ｐ型、ｐ＋型およびｐ－型は、半導体の導電型を示している。ｎ型、ｎ＋型およびｎ－型は、窒化物半導体の第１の導電型の一例である。ｐ型、ｐ＋型およびｐ－型は、第１の導電型とは極性が異なる第２の導電型の一例である。
ドリフト層１４は、基板１２の上方に設けられた第１の窒化物半導体層の一例である。ドリフト層１４は、例えば、厚さが８μｍのｎ－型のＧａＮからなる膜である。ドリフト層１４は、基板１２の上面に接触して設けられている。ドリフト層１４のドナー濃度は、基板１２のドナー濃度よりも低く、例えば１×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下である。また、ドリフト層１４は、炭素（Ｃ）を含んでいてもよい。ドリフト層１４の炭素濃度は、高抵抗層１６の炭素濃度より低く、例えば１×１０１５ｃｍ－３以上２×１０１７ｃｍ－３以下である。
高抵抗層１６は、ドリフト層１４の上方に設けられた第１の高抵抗層の一例である。高抵抗層１６の抵抗は、ドリフト層１４の抵抗よりも高い。高抵抗層１６の厚さは、例えば、２００ｎｍである。高抵抗層１６は、ドリフト層１４の上面に接触して設けられている。
高抵抗層１６は、絶縁層もしくは半絶縁層、または低不純物の半導体層であればどのような材料を用いてもよい。高抵抗層１６は、例えば、炭素を含有するＧａＮ層である。炭素濃度は、例えば３×１０１７ｃｍ－３以上であり、好ましくは、１×１０１８ｃｍ－３以上であってもよい。高抵抗層１６は、マグネシウム（Ｍｇ）、鉄（Ｆｅ）またはボロン（Ｂ）などのイオンをＧａＮに注入することで形成されてもよい。イオン注入に用いられるイオン種は、高抵抗化できるイオン種であれば上記以外のイオン種でも同様の効果が得られる。
また、高抵抗層１６は、アンドープＧａＮ層であってもよい。なお、“アンドープ”とは、ＧａＮの極性をｎ型またはｐ型に変化させるＳｉ、Ｏ（酸素）またはＭｇなどのドーパントが実質的にドープされていないことを意味する。例えば、高抵抗層１６の酸素濃度およびシリコン濃度は、炭素濃度より低く、例えば５×１０１６ｃｍ－３以下であり、好ましくは２×１０１６ｃｍ－３以下であってもよい。
第１の下地層１８は、高抵抗層１６の上方に設けられた第１のｐ型窒化物半導体層の一例である。第１の下地層１８は、例えば、厚さが４００ｎｍのｐ－型のＧａＮからなる膜である。第１の下地層１８は、ドレイン電極４０からソース電極３２に向かってチャネルを介さずに流れるリーク電流を抑制するブロック層として機能する。第１の下地層１８は、電位固定電極３６が接続されており、所定の電位に固定されている。
第２の下地層２０は、高抵抗層１６の上方に設けられたｎ型窒化物半導体層の一例である。第２の下地層２０は、ｎ＋型のＧａＮからなる膜である。第２の下地層２０の厚さは、例えば３００ｎｍであり、ドナー濃度は１×１０１７ｃｍ－３以上３×１０１８ｃｍ－３以下である。
ゲート開口部２２は、第２の下地層２０、第１の下地層１８および高抵抗層１６を貫通し、ドリフト層１４にまで達する第１の開口部の一例である。図３に示されるように、ゲート開口部２２は、底部２２ａと、側壁部２２ｂとを有する。底部２２ａは、ドリフト層１４の上面であり、高抵抗層１６とドリフト層１４との界面よりも下側に位置している。側壁部２２ｂは、第２の下地層２０、第１の下地層１８および高抵抗層１６の各々の端面と、ドリフト層１４の上面の一部とである。ゲート開口部２２の側壁部２２ｂは、基板１２の主面に対して斜めに傾斜している。例えば、ゲート開口部２２の断面形状は、逆台形、より具体的には、逆等脚台形である。なお、ゲート開口部２２の断面形状は、矩形であってもよい。
電子走行層２４は、第１の下地層１８の上方部分とゲート開口部２２とを覆うように設けられている。具体的には、電子走行層２４は、第２の下地層２０の上面と、ゲート開口部２２の側壁部２２ｂおよび底部２２ａとの各々に接触して設けられている。電子走行層２４は、ゲート開口部２２を形成した後に、窒化物半導体の再成長によって形成される第１の再成長層である。電子走行層２４の厚さは、ほぼ均一であり、ゲート開口部２２の形状に沿って湾曲している。電子走行層２４は、例えば、厚さが１００ｎｍのアンドープＧａＮからなる膜である。なお、電子走行層２４は、Ｓｉなどがドープされることにより、ｎ型化されていてもよい。
また、電子走行層２４と電子供給層２６との間には、厚さが１ｎｍ程度のＡｌＮ層が第２の再成長層として設けられていてもよい。ＡｌＮ層は、合金散乱を抑制し、チャネル移動度を向上させることができる。なお、ＡｌＮ層は設けられていなくてもよく、電子走行層２４と電子供給層２６とは直接接触していてもよい。ＡｌＮ層と電子走行層２４との界面には、チャネルとなる二次元電子ガス２５が発生する。
電子供給層２６は、電子走行層２４の上方に設けられている。具体的には、電子供給層２６は、電子走行層２４の上面に沿って設けられている。電子供給層２６は、ゲート開口部２２を形成した後に、窒化物半導体の再成長によって形成される第３の再成長層である。電子供給層２６の厚さは、ほぼ均一であり、電子走行層２４の上面の湾曲形状に沿って湾曲している。電子供給層２６は、例えば、厚さが５０ｎｍのＡｌＧａＮからなる膜である。
ソース開口部３０は、ゲート電極３８から離れた位置において、少なくとも電子供給層２６を貫通し、電子走行層２４の端面の少なくとも一部を露出させる第３の開口部の一例である。具体的には、ソース開口部３０は、電子供給層２６、電子走行層２４および第２の下地層２０を貫通し、第１の下地層１８にまで達している。
図３および図４に示されるように、ソース開口部３０は、底部３０ａと、側壁部３０ｂとを有する。底部３０ａは、第１の下地層１８の上面であり、第１の下地層１８と第２の下地層２０との界面よりも下側に位置している。側壁部３０ｂは、電子供給層２６、電子走行層２４および第２の下地層２０の各々の端面と、第１の下地層１８の上面の一部とである。ソース開口部３０の側壁部３０ｂは、基板１２の主面に対してほぼ垂直である。例えば、ソース開口部３０の断面形状は、矩形であるが、ゲート開口部２２と同様に、逆台形、より具体的には、逆等脚台形であってもよい。
ソース電極３２は、ゲート電極３８から離れて設けられ、電子供給層２６および電子走行層２４に接している。ソース電極３２は、ソース開口部３０の底部３０ａおよび側壁部３０ｂを覆うように設けられている。ソース電極３２は、ソース開口部３０の側壁部３０ｂにおいて、二次元電子ガス２５と直接接触している。
ソース電極３２は、金属などの導電性の材料を用いて形成されている。ソース電極３２の材料としては、ｎ型の半導体に対してオーミック接触される材料を用いることができ、例えば、チタン（Ｔｉ）などを用いることができる。ソース電極３２は、Ｔｉ膜とＡｌ膜との積層構造を有してもよい。積層構造は、Ａｌ膜がＴｉ膜より下層側であり、本明細書では、Ｔｉ／Ａｌと表す。
電極開口部３４は、電子供給層２６、電子走行層２４および第２の下地層２０を貫通し、第１の下地層１８にまで達する第２の開口部の一例である。図３および図４に示されるように、電極開口部３４は、底部３４ａと、側壁部３４ｂとを有する。底部３４ａは、第１の下地層１８の上面であり、第１の下地層１８と第２の下地層２０との界面よりも下側に位置している。側壁部３４ｂは、電子供給層２６、電子走行層２４および第２の下地層２０の各々の端面と、第１の下地層１８の上面の一部とである。電極開口部３４の側壁部３４ｂは、基板１２の主面に対してほぼ垂直である。例えば、電極開口部３４の断面形状は、矩形であるが、ゲート開口部２２と同様に、逆台形、より具体的には、逆等脚台形であってもよい。
電位固定電極３６は、電極開口部３４の底部３４ａで第１の下地層１８に接している。本実施の形態では、電位固定電極３６は、ソース電極３２に電気的に接続されている。なお、図４では、電位固定電極３６とソース電極３２との電気的な接続を模式的に太い折れ線で表している。電気的な接続方法は特に限定されないが、例えば、ソース電極３２の上方に設けられたソースパッド（図示せず）によって、ソース電極３２および電位固定電極３６の各々が電気的に接続される。
電位固定電極３６は、金属などの導電性の材料を用いて形成されている。電位固定電極３６の材料としては、第１の下地層１８に対してオーミック接触する材料を用いることができ、例えば、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、金（Ａｕ）、タングステンシリサイド（ＷＳｉ）などを用いることができる。つまり、本実施の形態では、電位固定電極３６とソース電極３２とは異なる材料を用いて形成されている。
ゲート電極３８は、ゲート開口部２２を覆うように電子供給層２６の上方に設けられている。ゲート電極３８は、電子供給層２６の上面に沿った形状で、電子供給層２６の上面に接触してほぼ均一な厚さで形成されている。
ゲート電極３８は、金属などの導電性の材料を用いて形成されている。例えば、ゲート電極３８は、Ｐｄを用いて形成されている。なお、ゲート電極３８の材料としては、ｎ型の半導体に対してショットキー接触される材料を用いることができ、例えば、Ｎｉ系材料、ＷＳｉ、Ａｕなどを用いることができる。なお、ゲート電極３８と電位固定電極３６とは、同じ材料を用いて形成することができる。このため、ゲート電極３８と電位固定電極３６とを同じ工程で形成することができる。
ドレイン電極４０は、基板１２の下方に設けられる。具体的には、ドレイン電極４０は、基板１２の下面（結晶成長面とは反対側の面）に接触して設けられている。ドレイン電極４０は、金属などの導電性の材料を用いて形成されている。例えば、ドレイン電極４０は、ソース電極３２の材料と同じく、ｎ型の半導体に対してオーミック接触となる材料を用いることができる。
各窒化物半導体層は、ＭＯＶＰＥ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）法またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などのエピタキシャル成長によって形成することができる。具体的には、ドリフト層１４、高抵抗層１６、第１の下地層１８、第２の下地層２０、電子走行層２４および電子供給層２６は、ＭＯＶＰＥ装置を用いて順に成膜することで形成することができる。ドリフト層１４、高抵抗層１６、第１の下地層１８および第２の下地層２０は連続的に形成される。その後、ゲート開口部２２を形成した後、電子走行層２４および電子供給層２６が連続的に形成される。
ゲート開口部２２、ソース開口部３０および電極開口部３４は、フォトリソグラフィおよびエッチングによって形成される。エッチングは、例えばドライエッチングである。なお、電極開口部３４は、ソース開口部３０と同時に形成することができる。これにより、電極開口部３４の底部３４ａとソース開口部３０の底部３０ａとは、基板１２までの距離が同じになる。
ソース電極３２、電位固定電極３６、ゲート電極３８およびドレイン電極４０はそれぞれ、蒸着法またはスパッタリング法などによって金属膜を成膜し、所定形状にパターニングすることで形成される。パターニングは、フォトリソグラフィおよびエッチングによって行うことができる。なお、ドレイン電極４０は、パターニングされておらず、基板１２の下面全面に設けられていてもよい。
［特徴的な構成と作用効果］
続いて、上述した窒化物半導体デバイス１０における特徴的な構成について説明する。
窒化物半導体デバイス１０では、ドリフト層１４と第１の下地層１８との間に高抵抗層１６が挿入されている。つまり、ｎ型のＧａＮ（ドリフト層１４）とｐ型のＧａＮ（第１の下地層１８）とで構成されていた寄生ｐｎダイオードの寄生ｐｎ接合部に高抵抗層１６が挿入されることにより、第１の下地層１８とドリフト層１４との間で電流が流れにくくなる。つまり、寄生ｐｎ接合ダイオードの電流パスを遮断することができる。
これにより、窒化物半導体デバイス１０が図１に示される電力変換回路１のＦＥＴ８ａまたは８ｂとして利用された場合に、ドレイン側電位がソース側電位よりも低くなったとしても、ソース電極３２からドレイン電極４０に大電流が流れることを抑制することができる。逆導通動作で寄生ｐｎダイオードに大電流が流れにくくなるので、逆導通動作に起因する耐圧の低下を抑制することができる。
また、本実施の形態では、第１の下地層１８の層厚に特徴を有する。具体的には、図４に示されるように、第１の下地層１８は、電位固定電極３６に接する接触部分１８ａと、電位固定電極３６に接しない非接触部分１８ｂとを有する。また、第１の下地層１８は、ソース電極３２に接する接触部分１８ｃを有する。
接触部分１８ａは、第１の下地層１８の一部であって、電極開口部３４の底部３４ａと平面視形状が一致する部分である。接触部分１８ａの層厚ｔ２は、第１の下地層１８の下面（具体的には、第１の下地層１８と高抵抗層１６との界面）から底部３４ａまでの距離である。
接触部分１８ｃは、第１の下地層１８の一部であって、ソース開口部３０の底部３０ａと平面視形状が一致する部分である。接触部分１８ｃの層厚ｔ３は、第１の下地層１８の下面（具体的には、第１の下地層１８と高抵抗層１６との界面）から底部３０ａまでの距離である。
非接触部分１８ｂは、第１の下地層１８の一部であって、接触部分１８ａおよび１８ｃを除いた部分である。例えば、非接触部分１８ｂは、第１の下地層１８と第２の下地層２０との接触面に平面視形状が一致する部分である。非接触部分１８ｂの層厚ｔ１は、第１の下地層１８の下面（具体的には、第１の下地層１８と高抵抗層１６との界面）から第１の下地層１８の上面（具体的には、第１の下地層１８と第２の下地層２０との界面）までの距離である。
本実施の形態では、層厚ｔ２は、層厚ｔ１の５０％以上である。また、層厚ｔ１は、４００ｎｍ以上である。これにより、層厚ｔ２は、２００ｎｍ以上になる。層厚ｔ３は、層厚ｔ１の５０％以上である。本実施の形態では、層厚ｔ３は、層厚ｔ２に等しい。層厚ｔ２およびｔ３の少なくとも一方は、層厚ｔ１の７０％以上であってもよく、８０％以上であってもよく、９０％以上であってもよい。なお、層厚ｔ１、ｔ２およびｔ３は、互いに等しくてもよい。
電極開口部３４の底部３４ａおよびソース開口部３０の底部３０ａはそれぞれ、開口部の形成時のドライエッチングによってダメージを受ける。つまり、第１の下地層１８の接触部分１８ａおよび１８ｃの各々の表層部分には、ドライエッチングに起因するダメージ層が形成されている。ダメージ層は、結晶欠陥などを含み、リーク電流の要因となる。
本実施の形態では、接触部分１８ａの層厚ｔ２および接触部分１８ｃの層厚ｔ３がいずれも２００ｎｍ以上確保される。これにより、接触部分１８ａおよび１８ｃの表層部に形成されるダメージ層を、寄生ｐｎ接合部（本実施の形態では、間に高抵抗層１６が含まれている）から遠ざけることができる。これにより、ダメージ層に起因する耐圧の低下を抑制することができる。
［変形例１］
次に、実施の形態１の変形例１について説明する。
図５は、本変形例に係る窒化物半導体デバイス１０Ａの断面図である。図５に示されるように、窒化物半導体デバイス１０Ａは、実施の形態１に係る窒化物半導体デバイス１０と比較して、電位固定電極３６の代わりに電位固定電極３６Ａを備える点が相違する。
図５に示されるように、電位固定電極３６Ａは、電位固定電極３６とは異なる材料を用いて形成されている。具体的には、電位固定電極３６Ａは、第１の下地層１８に対してショットキー接触する材料を用いて形成されている。つまり、ｐ型の半導体に対してショットキー接触する材料として、例えばＴｉ／Ａｌなどを使うことができる。
これにより、電位固定電極３６Ａと第１の下地層１８とによってショットキーバリアダイオードが形成される。ショットキーバリアダイオードは、寄生ｐｎダイオードに対して直列かつ逆方向に接続（すなわち、アノード同士が接続）されている。したがって、電位固定電極３６と第１の下地層１８とがオーミック接触している場合よりも、ショットキーバリアダイオードの逆方向特性によって、寄生ｐｎダイオードの立ち上がり電圧が高くなる。これにより、寄生ｐｎダイオードに電流が流れるのを抑制することができ、耐圧の低下を抑制することができる。
［変形例２］
次に、実施の形態１の変形例２について説明する。
図６は、本変形例に係る窒化物半導体デバイス１０Ｂの断面図である。図６に示されるように、窒化物半導体デバイス１０Ｂは、変形例１に係る窒化物半導体デバイス１０Ａと比較して、新たに、閾値調整層２８を備える点が相違する。
図６に示されるように、閾値調整層２８は、ゲート電極３８と電子供給層２６との間に設けられた第２のｐ型窒化物半導体層の一例である。閾値調整層２８は、電子供給層２６の上面とゲート電極３８の下面とに接触している。
閾値調整層２８は、例えば、厚さが１００ｎｍであり、キャリア濃度が１×１０１７ｃｍ－３であるｐ型のＡｌＧａＮからなる窒化物半導体層である。閾値調整層２８は、電子供給層２６の成膜から引き続いてＭＯＶＰＥ法によって成膜され、パターニングされることによって形成される。
本変形例によれば、閾値調整層２８によって、チャネル部分の伝導帯端のポテンシャルが持ち上げられる。このため、窒化物半導体デバイス１０Ｂの閾値電圧を増大させることができる。つまり、窒化物半導体デバイス１０Ｂをノーマリオフ型のＦＥＴとして動作させることができる。
なお、閾値調整層２８は、ｐ型の窒化物半導体でなくてもよい。例えば、閾値調整層２８は、窒化シリコン（ＳｉＮ）または酸化シリコン（ＳｉＯ２）のような絶縁性材料を用いて形成されていてもよい。つまり、チャネルのポテンシャルを持ち上げる効果がある材料であれば特に限定されない。
また、図３に示される窒化物半導体デバイス１０が閾値調整層２８を備えてもよい。
（実施の形態２）
続いて、実施の形態２について説明する。
実施の形態２に係る窒化物半導体デバイスは、第１のｐ型窒化物半導体層の上方に第２の高抵抗層を有する点が実施の形態１と主として異なる。以下では、実施の形態１との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図７は、本実施の形態に係る窒化物半導体デバイス１００の断面図である。図８は、本実施の形態に係る窒化物半導体デバイス１００の電位固定電極３６の近傍を拡大して示す一部拡大断面図である。
図７に示されるように、窒化物半導体デバイス１００は、実施の形態１に係る窒化物半導体デバイス１０と比較して、新たに、高抵抗層１１６を備える点が相違する。高抵抗層１１６は、第１の下地層１８の上方に設けられた第２の高抵抗層の一例である。高抵抗層１１６の抵抗は、第１の下地層１８の抵抗よりも高い。また、高抵抗層１１６の抵抗は、第２の下地層２０の抵抗よりも高い。高抵抗層１１６は、第１の下地層１８の上面と第２の下地層２０の下面との各々に接触して設けられている。高抵抗層１１６の厚さは、例えば２００ｎｍである。
高抵抗層１１６は、高抵抗層１６と同様に、炭素を含有するＧａＮ層、または、アンドープＧａＮ層である。高抵抗層１１６の炭素濃度は、高抵抗層１６の炭素濃度と同じであるが、異なっていてもよい。高抵抗層１１６の形成方法は、高抵抗層１６の形成方法と同じである。
本実施の形態では、高抵抗層１１６が設けられているので、ゲート開口部２２は、第２の下地層２０、高抵抗層１１６、第１の下地層１８および高抵抗層１６を貫通し、ドリフト層１４にまで達している。高抵抗層１１６の端面は、ゲート開口部２２の側壁部２２ｂの一部である。また、ソース開口部３０および電極開口部３４はそれぞれ、電子供給層２６、電子走行層２４、第２の下地層２０および高抵抗層１１６を貫通し、第１の下地層１８にまで達している。高抵抗層１１６の端面は、ソース開口部３０の側壁部３０ｂおよび電極開口部３４の側壁部３４ｂの各々の一部である。
高抵抗層１６および１１６が設けられていない場合、ｎ型の第２の下地層２０と、ｐ型の第１の下地層１８と、ｎ型のドリフト層１４とによって寄生ｎｐｎ構造を有する寄生バイポーラトランジスタが形成される。窒化物半導体デバイス１００がオフ状態である場合に、第１の下地層１８に電流が流れると、寄生バイポーラトランジスタがオンしてしまい、窒化物半導体デバイス１００の耐圧を低下させる場合がある。この場合、窒化物半導体デバイス１００の誤動作が発生しやすい。
高抵抗層１１６が設けられていることで、この寄生ｎｐｎ構造が形成されるのを抑制することができる。これにより、窒化物半導体デバイス１００の耐圧の低下を抑制することができる。
なお、本実施の形態においても、図８に示されるように、第１の下地層１８は、接触部分１８ａおよび１８ｃと、非接触部分１８ｂとを有する。非接触部分１８ｂの層厚ｔ１と、接触部分１８ａの層厚ｔ２と、接触部分１８ｃの層厚ｔ３とは、実施の形態１と同じ関係を有する。このとき、非接触部分１８ｂは、第１の下地層１８と高抵抗層１１６との接触面に平面視形状が一致する部分である。非接触部分１８ｂの層厚ｔ１は、第１の下地層１８の下面（具体的には、第１の下地層１８と高抵抗層１６との界面）から第１の下地層１８の上面（具体的には、第１の下地層１８と高抵抗層１１６との界面）までの距離である。
［変形例］
次に、実施の形態２の変形例について説明する。
図９は、本変形例に係る窒化物半導体デバイス１００Ａの断面図である。図９に示されるように、窒化物半導体デバイス１００Ａは、実施の形態２に係る窒化物半導体デバイス１００と比較して、新たに、閾値調整層２８を備える点と、電位固定電極３６の代わりに電位固定電極３６Ａを備える点とが相違する。
閾値調整層２８は、実施の形態１の変形例２と同じである。窒化物半導体デバイス１００Ａが閾値調整層２８を備えることにより、窒化物半導体デバイス１００Ａをノーマリオフ型のＦＥＴとして動作させることができる。
電位固定電極３６Ａは、実施の形態１の変形例１と同じである。電位固定電極３６Ａと第１の下地層１８とによってショットキーバリアダイオードが形成されるので、寄生ｐｎダイオードに電流が流れるのを抑制することができ、耐圧の低下を抑制することができる。
なお、窒化物半導体デバイス１００Ａは、閾値調整層２８を備えなくてもよい。あるいは、窒化物半導体デバイス１００Ａは、電位固定電極３６Ａの代わりに電位固定電極３６を備えてもよい。
（実施の形態３）
続いて、実施の形態３について説明する。
実施の形態３に係る窒化物半導体デバイスは、第１の高抵抗層を備えない点が実施の形態２と主として異なる。以下では、実施の形態２との相違点を中心に説明し、共通点の説明を省略または簡略化する。
図１０は、本実施の形態に係る窒化物半導体デバイス２００の断面図である。図１１は、本実施の形態に係る窒化物半導体デバイス２００の電位固定電極３６の近傍を拡大して示す一部拡大断面図である。
図１０に示されるように、窒化物半導体デバイス２００は、図７に示される高抵抗層１６を備えない。本実施の形態では、実施の形態１および２と同様に、図１１に示されるように、第１の下地層１８は、接触部分１８ａおよび１８ｃと、非接触部分１８ｂとを有する。非接触部分１８ｂの層厚ｔ１と、接触部分１８ａの層厚ｔ２と、接触部分１８ｃの層厚ｔ３とは、実施の形態１および２と同じ関係を有する。つまり、層厚ｔ１は、４００ｎｍ以上であり、層厚ｔ２およびｔ３はそれぞれ、層厚ｔ１の５０％以上である。
このとき、非接触部分１８ｂの層厚ｔ１は、第１の下地層１８の下面（具体的には、第１の下地層１８とドリフト層１４との界面）から第１の下地層１８の上面（具体的には、第１の下地層１８と高抵抗層１１６との界面）までの距離である。また、接触部分１８ａの層厚ｔ２は、第１の下地層１８の下面（具体的には、第１の下地層１８とドリフト層１４との界面）から底部３４ａまでの距離である。接触部分１８ｃの層厚ｔ３は、第１の下地層１８の下面（具体的には、第１の下地層１８とドリフト層１４との界面）から底部３０ａまでの距離である。
これにより、接触部分１８ａおよび１８ｃの表層部に形成されるダメージ層を、寄生ｐｎ接合部から遠ざけることができる。これにより、ダメージ層に起因する耐圧の低下を抑制することができる。
［変形例］
次に、実施の形態３の変形例について説明する。
図１２は、本変形例に係る窒化物半導体デバイス２００Ａの断面図である。図１２に示されるように、窒化物半導体デバイス２００Ａは、実施の形態３に係る窒化物半導体デバイス２００と比較して、新たに、閾値調整層２８を備える点と、電位固定電極３６の代わりに電位固定電極３６Ａを備える点とが相違する。
閾値調整層２８は、実施の形態１の変形例２と同じである。窒化物半導体デバイス２００Ａが閾値調整層２８を備えることにより、窒化物半導体デバイス２００Ａをノーマリオフ型のＦＥＴとして動作させることができる。
電位固定電極３６Ａは、実施の形態１の変形例１と同じである。電位固定電極３６Ａと第１の下地層１８とによってショットキーバリアダイオードが形成されるので、寄生ｐｎダイオードに電流が流れるのを抑制することができ、耐圧の低下を抑制することができる。
なお、窒化物半導体デバイス２００Ａは、閾値調整層２８を備えなくてもよい。あるいは、窒化物半導体デバイス２００Ａは、電位固定電極３６Ａの代わりに電位固定電極３６を備えてもよい。
（他の実施の形態）
以上、１つまたは複数の態様に係る窒化物半導体装置について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、および、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
例えば、窒化物半導体デバイスが電位固定電極３６Ａを備える場合、高抵抗層１６を備えなくてもよい。また、第１の下地層１８の非接触部分１８ｂの層厚ｔ１は、４００ｎｍ未満であってもよい。あるいは、接触部分１８ａの層厚ｔ２は、層厚ｔ１の５０％未満であってもよい。
また、例えば、窒化物半導体デバイスが高抵抗層１６を備える場合、第１の下地層１８の非接触部分１８ｂの層厚ｔ１は、４００ｎｍ未満であってもよい。あるいは、接触部分１８ａの層厚ｔ２は、層厚ｔ１の５０％未満であってもよい。
また、例えば、基板１２は、窒化物半導体基板でなくてもよい。例えば、基板１２は、Ｓｉ基板、炭化シリコン（ＳｉＣ）基板、または、酸化亜鉛（ＺｎＯ）基板であってもよい。
また、例えば、第１の下地層１８は、結晶成長ではなく、ｉ－ＧａＮへのＭｇのイオン注入で形成されてもよい。また、高抵抗層１６が設けられていない窒化物半導体デバイス２００または２００Ａにおいて、第１の下地層１８は、ｐ型半導体層ではなく、Ｆｅのイオン注入などを行うことで形成された絶縁層であってもよい。
また、例えば、各実施の形態および変形例に係る窒化物半導体デバイスは、第２の下地層２０を備えなくてもよい。
また、例えば、各実施の形態および変形例に係る窒化物半導体デバイスは、ソース開口部３０を備えなくてもよい。ただし、ソース開口部３０を設けることにより、ソース電極３２と二次元電子ガス２５とを直接接触させることができるので、ソース電極３２とチャネルとのオーミックコンタクト抵抗を低減することができる。
また、例えば、ソース開口部３０と電極開口部３４とは、一体化した１つの開口部であってもよい。つまり、ソース開口部３０の底部３０ａと電極開口部３４の底部３４ａとは繋がっており、面一であってもよい。当該１つの開口部の側壁部を覆うように、ソース電極３２が設けられ、当該１つの開口部の底部の少なくとも一部を覆うように、電位固定電極３６が設けられてもよい。また、ソース電極３２と電位固定電極３６とは接触していてもよい。これにより、電位固定電極３６の電位を簡単にソース電位に固定することができる。
なお、電位固定電極３６は、ソース電位とは異なる電位に固定されてもよい。
また、例えば、ドリフト層１４内でドナー濃度は、均一でなくてもよい。例えば、ドリフト層１４の表層部分、すなわち、高抵抗層１６または第１の下地層１８との界面近傍では、ドナー濃度が低くてもよい。
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で各実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本開示に含まれる。
本開示は、逆導通動作に起因する耐圧の低下を抑制することができる窒化物半導体デバイスとして利用でき、例えば、民生機器の電源回路等で用いられるパワーデバイスなどとして利用することができる。
１ 電力変換回路
２ 負荷
３ 電源
４、７ キャパシタ
５ インダクタ
６ ゲート駆動回路
８ａ、８ｂ ＦＥＴ
１０、１０Ａ、１０Ｂ、１００、１００Ａ、２００、２００Ａ 窒化物半導体デバイス
１２ 基板
１４ ドリフト層
１６、１１６ 高抵抗層
１８ 第１の下地層
１８ａ、１８ｃ 接触部分
１８ｂ 非接触部分
２０ 第２の下地層
２２ ゲート開口部
２２ａ、３０ａ、３４ａ 底部
２２ｂ、３０ｂ、３４ｂ 側壁部
２４ 電子走行層
２５ 二次元電子ガス
２６ 電子供給層
２８ 閾値調整層
３０ ソース開口部
３２ ソース電極
３４ 電極開口部
３６、３６Ａ 電位固定電極
３８ ゲート電極
４０ ドレイン電極

Claims (10)

  1. 基板と、
    前記基板の上方に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上方に設けられた、前記第１の窒化物半導体層より抵抗が高い第１の高抵抗層と、
    前記第１の高抵抗層の上方に設けられた第１のｐ型窒化物半導体層と、
    前記第１のｐ型窒化物半導体層および前記第１の高抵抗層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、
    前記第１のｐ型窒化物半導体層の上方部分と前記第１の開口部とを覆うように、前記基板側から順に設けられた電子走行層および電子供給層と、
    前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、
    前記ゲート電極から離れて設けられ、前記電子供給層に接するソース電極と、
    前記電子供給層および前記電子走行層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部と、
    前記第２の開口部の底部で前記第１のｐ型窒化物半導体層に接する電位固定電極と、
    前記基板の下方に設けられたドレイン電極と、を備える、
    窒化物半導体デバイス。
  2. 前記第１の高抵抗層は、炭素を含有するＧａＮ層である、
    請求項１に記載の窒化物半導体デバイス。
  3. 前記第１の高抵抗層は、アンドープＧａＮ層である、
    請求項１に記載の窒化物半導体デバイス。
  4. 前記電位固定電極は、前記第１のｐ型窒化物半導体層に対してショットキー接触する材料を用いて形成されている、
    請求項１～３のいずれか１項に記載の窒化物半導体デバイス。
  5. 前記第１のｐ型窒化物半導体層における前記電位固定電極と接する接触部分の層厚は、前記第１のｐ型窒化物半導体層における前記電位固定電極と接していない非接触部分の層厚の５０％以上であり、
    前記非接触部分の層厚は、４００ｎｍ以上である、
    請求項１～４のいずれか１項に記載の窒化物半導体デバイス。
  6. 基板と、
    前記基板の上方に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上方に設けられた第１のｐ型窒化物半導体層と、
    前記第１のｐ型窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、
    前記第１のｐ型窒化物半導体層の上方部分と前記第１の開口部とを覆うように、前記基板側から順に設けられた電子走行層および電子供給層と、
    前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、
    前記ゲート電極から離れて設けられ、前記電子供給層に接するソース電極と、
    前記電子供給層および前記電子走行層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部と、
    前記第２の開口部の底部で前記第１のｐ型窒化物半導体層に接する電位固定電極と、
    前記基板の下方に設けられたドレイン電極と、を備え、
    前記電位固定電極は、前記第１のｐ型窒化物半導体層に対してショットキー接触する材料を用いて形成されている、
    窒化物半導体デバイス。
  7. 基板と、
    前記基板の上方に設けられた第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上方に設けられた第１のｐ型窒化物半導体層と、
    前記第１のｐ型窒化物半導体層を貫通し、前記第１の窒化物半導体層にまで達する第１の開口部と、
    前記第１のｐ型窒化物半導体層の上方部分と前記第１の開口部とを覆うように、前記基板側から順に設けられた電子走行層および電子供給層と、
    前記第１の開口部を覆うように前記電子供給層の上方に設けられたゲート電極と、
    前記ゲート電極から離れて設けられ、前記電子供給層に接するソース電極と、
    前記電子供給層および前記電子走行層を貫通し、前記第１のｐ型窒化物半導体層にまで達する第２の開口部と、
    前記第２の開口部の底部で前記第１のｐ型窒化物半導体層に接する電位固定電極と、
    前記基板の下方に設けられたドレイン電極と、を備え、
    前記第１のｐ型窒化物半導体層における前記電位固定電極と接する接触部分の層厚は、前記第１のｐ型窒化物半導体層における前記電位固定電極と接していない非接触部分の層厚の５０％以上であり、
    前記非接触部分の層厚は、４００ｎｍ以上であり、
    前記電位固定電極は、前記第１のｐ型窒化物半導体層に対してショットキー接触する材料を用いて形成されている、
    窒化物半導体デバイス。
  8. さらに、前記ゲート電極と前記電子供給層との間に設けられた第２のｐ型窒化物半導体層を備える、
    請求項１～７のいずれか１項に記載の窒化物半導体デバイス。
  9. さらに、前記第１のｐ型窒化物半導体層の上方に設けられた、前記第１のｐ型窒化物半導体層より抵抗が高い第２の高抵抗層を備え、
    前記第１の開口部は、前記第２の高抵抗層をさらに貫通しており、
    前記電子走行層および前記電子供給層は、前記第２の高抵抗層の上方部分を覆っている、
    請求項１～８のいずれか１項に記載の窒化物半導体デバイス。
  10. 前記電位固定電極は、前記ソース電極に電気的に接続されている、
    請求項１～９のいずれか１項に記載の窒化物半導体デバイス。
JP2021550398A 2019-10-09 2020-08-11 窒化物半導体デバイス Active JP7633938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2025018852A JP7763374B2 (ja) 2019-10-09 2025-02-07 窒化物半導体デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019185612 2019-10-09
JP2019185612 2019-10-09
PCT/JP2020/030629 WO2021070469A1 (ja) 2019-10-09 2020-08-11 窒化物半導体デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025018852A Division JP7763374B2 (ja) 2019-10-09 2025-02-07 窒化物半導体デバイス

Publications (2)

Publication Number Publication Date
JPWO2021070469A1 JPWO2021070469A1 (ja) 2021-04-15
JP7633938B2 true JP7633938B2 (ja) 2025-02-20

Family

ID=75437830

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021550398A Active JP7633938B2 (ja) 2019-10-09 2020-08-11 窒化物半導体デバイス
JP2025018852A Active JP7763374B2 (ja) 2019-10-09 2025-02-07 窒化物半導体デバイス

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025018852A Active JP7763374B2 (ja) 2019-10-09 2025-02-07 窒化物半導体デバイス

Country Status (3)

Country Link
US (2) US12266730B2 (ja)
JP (2) JP7633938B2 (ja)
WO (1) WO2021070469A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112374A1 (ja) * 2021-12-16 2023-06-22 パナソニックホールディングス株式会社 窒化物半導体デバイス
JPWO2023127187A1 (ja) * 2021-12-27 2023-07-06
WO2026048168A1 (ja) * 2024-08-27 2026-03-05 パナソニックホールディングス株式会社 窒化物半導体デバイス

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035072A (ja) 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2011035066A (ja) 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法
JP2012084739A (ja) 2010-10-13 2012-04-26 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2015004853A1 (ja) 2013-07-12 2015-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
JP2015130436A (ja) 2014-01-08 2015-07-16 富士通株式会社 半導体装置
WO2015122135A1 (ja) 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009007943A1 (en) * 2007-07-09 2009-01-15 Freescale Semiconductor, Inc. Hetero-structure field effect transistor, integrated circuit including a hetero-structure field effect transistor and method for manufacturing a hetero-structure field effect transistor
JP5635246B2 (ja) * 2009-07-15 2014-12-03 住友電気工業株式会社 Ｉｉｉ族窒化物半導体光素子及びエピタキシャル基板
JP4737471B2 (ja) 2009-10-08 2011-08-03 住友電気工業株式会社 半導体装置およびその製造方法
JP7157138B2 (ja) * 2018-03-22 2022-10-19 パナソニックホールディングス株式会社 窒化物半導体装置
JP7195306B2 (ja) * 2018-03-27 2022-12-23 パナソニックホールディングス株式会社 窒化物半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035072A (ja) 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2011035066A (ja) 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法
JP2012084739A (ja) 2010-10-13 2012-04-26 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
WO2015004853A1 (ja) 2013-07-12 2015-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
JP2015130436A (ja) 2014-01-08 2015-07-16 富士通株式会社 半導体装置
WO2015122135A1 (ja) 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス

Also Published As

Publication number Publication date
JPWO2021070469A1 (ja) 2021-04-15
JP2025065365A (ja) 2025-04-17
US20250194166A1 (en) 2025-06-12
US12266730B2 (en) 2025-04-01
WO2021070469A1 (ja) 2021-04-15
JP7763374B2 (ja) 2025-10-31
US20220344518A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US12094931B2 (en) Semiconductor device and method for manufacturing the same
US11462635B2 (en) Nitride semiconductor device and method of manufacturing the same
JP7513595B2 (ja) 窒化物半導体装置およびその製造方法
US10529843B2 (en) Semiconductor device
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP5469098B2 (ja) 電界効果トランジスタ及びその製造方法
US9589951B2 (en) High-electron-mobility transistor with protective diode
TWI472036B (zh) 化合物半導體裝置及其製造方法
JP7763374B2 (ja) 窒化物半導体デバイス
CN111902920B (zh) 氮化物半导体装置
JP6244557B2 (ja) 窒化物半導体デバイス
JP7361723B2 (ja) 窒化物半導体装置
CN111886683A (zh) 氮化物半导体装置
US12068375B2 (en) Nitride semiconductor device
JP7605769B2 (ja) 窒化物半導体装置
WO2023112374A1 (ja) 窒化物半導体デバイス
US20240332413A1 (en) Hemt device having an improved gate structure and manufacturing process thereof
JP2024168109A (ja) 窒化物半導体デバイス
WO2026048169A1 (ja) 窒化物半導体デバイス
WO2026048168A1 (ja) 窒化物半導体デバイス
WO2025177918A1 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250207

R150 Certificate of patent or registration of utility model

Ref document number: 7633938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150