Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7634381B2 - Thin film transistor manufacturing method and thin film transistor - Google Patents
[go: Go Back, main page]

JP7634381B2 - Thin film transistor manufacturing method and thin film transistor - Google Patents

Thin film transistor manufacturing method and thin film transistor Download PDF

Info

Publication number
JP7634381B2
JP7634381B2 JP2021017542A JP2021017542A JP7634381B2 JP 7634381 B2 JP7634381 B2 JP 7634381B2 JP 2021017542 A JP2021017542 A JP 2021017542A JP 2021017542 A JP2021017542 A JP 2021017542A JP 7634381 B2 JP7634381 B2 JP 7634381B2
Authority
JP
Japan
Prior art keywords
electrode
film
semiconductor layer
film transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021017542A
Other languages
Japanese (ja)
Other versions
JP2022120569A (en
Inventor
幹司 宮川
充 中田
博史 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2021017542A priority Critical patent/JP7634381B2/en
Publication of JP2022120569A publication Critical patent/JP2022120569A/en
Application granted granted Critical
Publication of JP7634381B2 publication Critical patent/JP7634381B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、例えば有機EL(Electro-Luminescence)素子((OLED(Organic Light Emitting Diode))やLCD(Liquid Crystal Display)等を駆動するために用いられる薄膜トランジスタの製造方法、およびそれを用いて製造された薄膜トランジスタに関し、詳しくは、真空装置を用いずに作製可能な塗布電極を備えた薄膜トランジスタの製造方法、およびそれを用いて製造された薄膜トランジスタに関する。 The present invention relates to a method for manufacturing a thin-film transistor used to drive, for example, an organic electroluminescence (EL) element (organic light emitting diode (OLED)) or a liquid crystal display (LCD), and a thin-film transistor manufactured using the method. More specifically, the present invention relates to a method for manufacturing a thin-film transistor equipped with a coated electrode that can be produced without using a vacuum device, and a thin-film transistor manufactured using the method.

薄膜トランジスタ(TFT)は、ディスプレイデバイス向け駆動用薄膜トランジスタとして用いられ、それぞれ各画素における駆動等に必要な電子デバイスである。金属酸化物を半導体材料として用いたTFTは、図9に示すように、スパッタリング等の真空製膜法(フォトリソグラフィーの手法(図10を参照)を含む)を用いて、基板301上にゲート電極302、ゲート絶縁膜303、半導体層(金属酸化物半導体層)304を積層し、さらにその上にソース電極306aおよびドレイン電極306bを、互いにチャネルギャップを挟んで対向するように積層することで構成される。 Thin film transistors (TFTs) are used as driving thin film transistors for display devices, and are electronic devices necessary for driving each pixel. As shown in Figure 9, a TFT using metal oxide as the semiconductor material is constructed by stacking a gate electrode 302, a gate insulating film 303, and a semiconductor layer (metal oxide semiconductor layer) 304 on a substrate 301 using a vacuum film formation method such as sputtering (including a photolithography method (see Figure 10)), and then stacking a source electrode 306a and a drain electrode 306b on top of that so that they face each other with a channel gap between them.

すなわち、このようなTFTの製造は、従来、処理装内の真空排気をした後、焼成処理(図10(A))からなる製膜工程を行い、続いて、感光性塗布、焼成処理(図10(B))、露光処理(図10(C))、現像処理(図10(D))、エッチング処理(図10(E))、膜除去処理(図10(F))等の多くの処理単位からなるパターン形成工程を行って、製品を完成させるようにしている。
特に材料として、In-Ga-Znを金属種とするIGZO系の金属酸化物TFTにおいては、一般的に5~10cm2/Vs以上の比較的高い移動度を示すことが知られ利用されている。
しかし、真空製膜法を用いた場合、大がかりな真空装置が必要となり、真空雰囲気を形成するための時間やコストもかかるため、また、フォトリソグラフィーの手法を用いることで、図10に示すような多くの繁雑な処理が必要とされ、効率の低下や環境に対する負荷の増大という問題があった。
That is, in the conventional manufacturing of such TFTs, after evacuating the processing equipment, a film-forming process consisting of a baking process (FIG. 10(A)) is carried out, followed by a pattern-forming process consisting of many processing units such as photosensitive coating, baking process (FIG. 10(B)), exposure process (FIG. 10(C)), development process (FIG. 10(D)), etching process (FIG. 10(E)), and film removal process (FIG. 10(F)), to complete the product.
In particular, IGZO-based metal oxide TFTs using In-Ga-Zn as the metal species are known and used because they generally exhibit relatively high mobility of 5 to 10 cm 2 /Vs or more.
However, when a vacuum film-forming method is used, a large-scale vacuum apparatus is required, and it takes time and costs to form a vacuum atmosphere. In addition, the use of a photolithography technique requires many complicated processes as shown in FIG. 10, resulting in problems such as reduced efficiency and increased environmental burden.

そのため、真空装置を用いることなく、空気雰囲気中で、簡便に製膜することができる液相法の塗布製膜技術が注目されている。
これまでにも、TFTを製造する際に金属酸化物(酸化物半導体)を塗布法により成膜したものが知られている(下記特許文献1を参照)。
塗布法による酸化物半導体の製造手法は、基板(ゲート電極およびゲート絶縁膜が付設されている)上に金属酸化物の前駆体溶液を塗布し、前躯体薄膜を形成し、その後前躯体薄膜に加熱焼成等の酸化処理を適用することにより、酸化物薄膜を形成する。
For this reason, attention has been focused on a liquid phase coating film formation technique that can easily form a film in an air atmosphere without using a vacuum device.
It has been known to date that a metal oxide (oxide semiconductor) film is formed by a coating method when manufacturing a TFT (see Patent Document 1 below).
In the manufacturing method of an oxide semiconductor by the coating method, a precursor solution of a metal oxide is coated on a substrate (on which a gate electrode and a gate insulating film are provided) to form a precursor thin film, and then the precursor thin film is subjected to an oxidation treatment such as heating and baking to form an oxide thin film.

特開2019-91740号公報JP 2019-91740 A

しかしながら、上述したTFTの製造において、塗布法により金属酸化物(酸化物半導体)を形成することはできても、その金属酸化物(酸化物半導体)の上に塗布法を用いてソース電極およびドレイン電極を形成することは難しかった。すなわち、ソース電極およびドレイン電極を形成する際に用いられる塗布溶剤は、金属を溶解して分散させる特徴を有しており、これを金属酸化物(酸化物半導体)の上に塗布すると、この溶剤によって金属酸化物(酸化物半導体)が溶解してしまい、大きなダメージを受ける。
これでは、TFTの製造において、金属酸化物(酸化物半導体)は塗布法を用いて成膜することはできても、ソース電極およびドレイン電極は塗布法を用いて成膜することができない。したがって、TFTの製造時に真空法による成膜処理を排除することができず、簡便な製造手法を確立するまでには至っていなかった。
However, in the above-mentioned manufacturing method of TFT, although it is possible to form a metal oxide (oxide semiconductor) by a coating method, it is difficult to form a source electrode and a drain electrode on the metal oxide (oxide semiconductor) by the coating method. That is, the coating solvent used in forming the source electrode and the drain electrode has a characteristic of dissolving and dispersing metal, and when this is applied on the metal oxide (oxide semiconductor), the metal oxide (oxide semiconductor) is dissolved by the solvent and is severely damaged.
In this case, in the manufacture of TFTs, although a metal oxide (oxide semiconductor) can be formed into a film by a coating method, the source electrode and the drain electrode cannot be formed by a coating method. Therefore, the film formation process by the vacuum method cannot be eliminated in the manufacture of TFTs, and a simple manufacturing method has not yet been established.

本発明は上記問題を解決するためになされたものであり、TFTの製造時に、真空装置を用いずに、かつ積層構造の直下に配される半導体層にダメージを与えることなくソース電極およびドレイン電極を形成し得る、薄膜トランジスタの製造方法、および薄膜トランジスタを提供することを目的とする。 The present invention has been made to solve the above problems, and aims to provide a method for manufacturing a thin-film transistor, and a thin-film transistor, that can form source and drain electrodes without using a vacuum device and without damaging the semiconductor layer located directly below the laminated structure during the manufacture of the TFT.

上記のような目的を達成するために、本発明の薄膜トランジスタの製造方法は、
基板上に、ゲート電極、ゲート絶縁膜、および酸化物半導体層を積層し、この酸化物半導体層上に、互いにチャネルギャップを挟んで対向するように、ソース電極およびドレイン電極を形成してなる薄膜トランジスタの製造方法において、
前記ソース電極および前記ドレイン電極を形成する際には、
少なくとも前記酸化物半導体層の上面および側面に有機シラン化合物を分散させた溶液を塗布して疎水性の電極パターニング膜を形成し、
この電極パターニング膜のうち、前記ソース電極および前記ドレイン電極を形成する領域には親水化処理を施して、該ソース電極および該ドレイン電極と、酸化物半導体層との間に介在する親水領域とするとともに、その余の領域は親水化処理を施さずに疎水領域とし、
この後、前記電極パターニング膜上に、導電材料を分散させた電極形成用溶液を塗布し、前記親水領域に前記ソース電極および前記ドレイン電極を形成する、
ことを特徴とするものである。
In order to achieve the above object, the method for producing a thin film transistor of the present invention comprises the steps of:
A method for manufacturing a thin film transistor comprising: laminating a gate electrode, a gate insulating film, and an oxide semiconductor layer on a substrate; and forming a source electrode and a drain electrode on the oxide semiconductor layer so as to face each other with a channel gap therebetween,
When forming the source electrode and the drain electrode,
applying a solution in which an organic silane compound is dispersed to at least the upper surface and side surfaces of the oxide semiconductor layer to form a hydrophobic electrode patterning film;
a hydrophilic treatment is applied to a region of the electrode patterning film where the source electrode and the drain electrode are to be formed , to form a hydrophilic region between the source electrode and the drain electrode and the oxide semiconductor layer , and a remaining region is not subjected to the hydrophilic treatment to form a hydrophobic region;
Thereafter, an electrode forming solution having a conductive material dispersed therein is applied onto the electrode patterning film, and the source electrode and the drain electrode are formed in the hydrophilic region.
It is characterized by the above.

また、前記電極パターニング膜は、前記酸化物半導体層の上面および側面の他、前記ゲート絶縁膜の露出する上表面にも形成されることが好ましい。
また、前記親水化処理は、酸素が含まれる環境下で深紫外線を、所定形状のマスクを介して照射する処理であることが好ましい。
The electrode patterning film is preferably formed on the upper surface and side surfaces of the oxide semiconductor layer, as well as on the exposed upper surface of the gate insulating film.
The hydrophilization treatment is preferably a treatment in which deep ultraviolet rays are irradiated through a mask having a predetermined shape in an environment containing oxygen.

また、前記親水化処理が、前記電極パターニング膜に対するエネルギー線の照射によりなされ、その照射の強さおよび時間は、前記電極パターニング膜の前記親水領域が1~2nmの厚みの単分子膜を形成し得るように構成されていることが好ましい。
さらに、前記電極パターニング膜の形成は、少なくとも前記酸化物半導体層の上面および側面に有機シラン化合物を分散した溶液を塗布した後、塗布された該溶液を所定温度で加熱することによりなされることが好ましい。
It is also preferable that the hydrophilization treatment is performed by irradiating the electrode patterning film with energy rays, and that the intensity and duration of the irradiation are configured so that the hydrophilic region of the electrode patterning film can form a monolayer having a thickness of 1 to 2 nm.
Furthermore, the electrode patterning film is preferably formed by applying a solution in which an organosilane compound is dispersed onto at least the upper surface and side surfaces of the oxide semiconductor layer, and then heating the applied solution at a predetermined temperature.

また、本発明の薄膜トランジスタは、
基板上に、
ート電極、
ート絶縁膜、
化物半導体層
ース電極とドレイン電極の形成領域に対応して、該ソース電極および該ドレイン電極と、該酸化物半導体層との間に介在する親水領域が形成されるとともに、該ソース電極と該ドレイン電極の形成領域以外の領域に対応して疎水領域が形成された電極パターニング膜、
よび、互いの先端がギャップを介して対向する塗布型の該ソース電極と該ドレイン電極を、
の順に積層してなることを特徴とするものである。
また、前記電極パターニング膜が1~2nmの厚みの単分子膜とされていることが好ましい。
さらに、前記ソース電極と前記ドレイン電極、および前記酸化物半導体層の間に介在する前記電極パターニング膜は、親水基を有する有機シラン化合物を含むことが好ましい。
The thin film transistor of the present invention is
On the board,
A gate electrode,
A gate insulating film,
An oxide semiconductor layer ,
an electrode patterning film in which a hydrophilic region is formed between the source electrode and the drain electrode and the oxide semiconductor layer in a region corresponding to a region in which the source electrode and the drain electrode are formed, and a hydrophobic region is formed in a region other than the region in which the source electrode and the drain electrode are formed ;
and coating-type source electrode and drain electrode whose tips face each other via a gap,
It is characterized in that it is laminated in this order.
Moreover, the electrode patterning film is preferably a monolayer having a thickness of 1 to 2 nm.
Furthermore, the electrode patterning film interposed between the source electrode, the drain electrode, and the oxide semiconductor layer preferably contains an organosilane compound having a hydrophilic group.

以上に説明したように、本発明の薄膜トランジスタの製造方法によれば、少なくとも酸化物半導体層の上面および側面に有機シラン化合物を含有した溶液を塗布して電極パターニング膜を形成し、この電極パターニング膜のうち、ソース電極およびドレイン電極を形成する領域に対して親水化処理を施して親水領域とするとともに、その余の領域は親水化処理を施さずに疎水領域とし、この後、電極パターニング膜上に、導電材料を分散させた電極形成用溶液を塗布することで、電極形成用溶液に対して濡れ性の高い親水領域にソース電極およびドレイン電極が形成されるように、一方、電極形成用溶液に対して濡れ性の低い疎水領域には電極が形成されないようにして、ソース電極およびドレイン電極を形成しつつパターン化するようにしている。 As described above, according to the method for manufacturing a thin-film transistor of the present invention, a solution containing an organic silane compound is applied to at least the upper and side surfaces of an oxide semiconductor layer to form an electrode patterning film, and the regions of this electrode patterning film where source and drain electrodes are to be formed are subjected to a hydrophilic treatment to make them hydrophilic regions, while the remaining regions are not subjected to a hydrophilic treatment to make them hydrophobic regions. After that, an electrode formation solution in which a conductive material is dispersed is applied onto the electrode patterning film, so that the source and drain electrodes are formed in the hydrophilic regions that are highly wettable to the electrode formation solution, while the electrodes are not formed in the hydrophobic regions that are less wettable to the electrode formation solution, thereby forming and patterning the source and drain electrodes.

本発明方法によれば、酸化物半導体層の上に、有機シラン化合物を含む電極パターニング膜を介して、電極形成用溶液を塗布するようにしており、電極形成用溶液が直接、酸化物半導体層に塗布されないようにしているので、酸化物半導体層が電極形成用溶液によって溶解されダメージを受ける不測の事態を回避する製法とすることができる。また、電極パターニング膜は、ソース電極およびドレイン電極が形成される領域に対して親水化処理が施されているので、電極形成用溶液は、この親水領域についてのみ付着し、その余の領域では、はじかれて付着しない。したがって、電極パターニング膜の親水化処理により、ソース電極およびドレイン電極を、容易にパターン化することができる。
したがって、真空法やフォトリソグラフィー法を用いずに所望の形状のソース電極およびドレイン電極が形成可能であるから、TFT製造の繁雑さを回避することができ、さらに低コスト化および製造設備のコンパクト化を促進することができる。
According to the method of the present invention, the electrode forming solution is applied onto the oxide semiconductor layer via the electrode patterning film containing an organic silane compound, and the electrode forming solution is not applied directly to the oxide semiconductor layer, so that the method can avoid the unexpected situation where the oxide semiconductor layer is dissolved and damaged by the electrode forming solution. In addition, since the electrode patterning film is subjected to a hydrophilic treatment in the area where the source electrode and the drain electrode are formed, the electrode forming solution adheres only to this hydrophilic area, and is repelled and does not adhere to the remaining area. Therefore, the source electrode and the drain electrode can be easily patterned by the hydrophilic treatment of the electrode patterning film.
Therefore, since it is possible to form source electrodes and drain electrodes of the desired shape without using a vacuum method or a photolithography method, the complexity of TFT manufacturing can be avoided, and further, cost reduction and compactness of manufacturing equipment can be promoted.

また、本発明の薄膜トランジスタによれば、基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体層、ソース電極とドレイン電極の形成領域に対応して形成される電極パターニング膜、および、互いの先端がギャップを介して対向する該ソース電極と該ドレイン電極を、この順に積層して形成されており、電極パターニング膜を、酸化物半導体層とソース電極・ドレイン電極と、の間に介在させるように構成されている。 In addition, according to the thin-film transistor of the present invention, a gate electrode, a gate insulating film, an oxide semiconductor layer, an electrode patterning film formed in correspondence with the formation regions of the source electrode and the drain electrode, and the source electrode and the drain electrode whose tips face each other via a gap are laminated in this order on a substrate, and the electrode patterning film is configured to be interposed between the oxide semiconductor layer and the source electrode and the drain electrode.

これにより、薄膜トランジスタの製造時において、酸化物半導体層の上に、電極パターニング膜を介して、電極形成用溶液を塗布するようにすることができ、電極形成用溶液が直接、酸化物半導体層に塗布されず、酸化物半導体層が電極形成用溶液によって溶解されダメージを受ける不測の事態を回避することができる。また、電極パターニング膜は、ソース電極およびドレイン電極が形成される領域に対して親水化処理が施されているので、電極形成用溶液は、この領域についてのみ付着し、その余の領域では、はじかれて付着しない。したがって、電極パターニング膜の親水化処理により、ソース電極およびドレイン電極の膜形成とパターン化とを一度の処理により実施することができる。
したがって、真空法やフォトリソグラフィー法を用いずに所望の形状のソース電極およびドレイン電極が形成可能であるから、TFT製造の繁雑さを回避することができ、さらに低コスト化および製造設備のコンパクト化を促進することができる。
This allows the electrode-forming solution to be applied onto the oxide semiconductor layer through the electrode patterning film during the manufacture of the thin-film transistor, and the electrode-forming solution is not directly applied to the oxide semiconductor layer, thereby avoiding the unexpected situation in which the oxide semiconductor layer is dissolved and damaged by the electrode-forming solution. In addition, since the electrode patterning film is subjected to a hydrophilic treatment in the area where the source electrode and drain electrode are formed, the electrode-forming solution adheres only to this area, and is repelled and does not adhere to the remaining area. Therefore, the hydrophilic treatment of the electrode patterning film allows the film formation and patterning of the source electrode and drain electrode to be performed in a single process.
Therefore, since it is possible to form source electrodes and drain electrodes of the desired shape without using a vacuum method or a photolithography method, the complexity of TFT manufacturing can be avoided, and further, cost reduction and compactness of manufacturing equipment can be promoted.

本発明の実施形態に係る薄膜トランジスタの積層構造を示す概念図((A)はソース、ドレイン各電極間に電極パターニング膜を有する態様を示し、(B)はソース、ドレイン各電極間に電極パターニング膜を有しない態様を示す)である。1A and 1B are conceptual diagrams showing a stacked structure of a thin film transistor according to an embodiment of the present invention (FIG. 1A shows an embodiment in which an electrode patterning film is provided between source and drain electrodes, and FIG. 1B shows an embodiment in which an electrode patterning film is not provided between source and drain electrodes). 本発明の実施形態に係る薄膜トランジスタの製造方法の概念を示す概略図である。1A to 1C are schematic diagrams illustrating a concept of a method for manufacturing a thin film transistor according to an embodiment of the present invention. 本発明の実施形態に係る薄膜トランジスタの製造方法の各工程を示す図である。2A to 2C are diagrams illustrating steps of a method for manufacturing a thin film transistor according to an embodiment of the present invention. 本発明の実施形態に係る薄膜トランジスタの製造方法における表面改質処理の概念を示す概略図である。1A to 1C are schematic diagrams illustrating a concept of a surface modification treatment in a method for manufacturing a thin film transistor according to an embodiment of the present invention. 本発明の実施形態に係る薄膜トランジスタの製造方法における電極の焼成処理により水が脱離する様子を説明する図である。5A to 5C are diagrams illustrating a state in which water is desorbed by a baking treatment of an electrode in a method for manufacturing a thin film transistor according to an embodiment of the present invention. 酸素分子存在下において、深紫外線を照射された場合におけるアルキル鎖の変化を示す概略図である。FIG. 2 is a schematic diagram showing changes in an alkyl chain when irradiated with deep ultraviolet light in the presence of oxygen molecules. 深紫外線照射時間に応じた水の接触角の変化を示すグラフ(◇はN2雰囲気中、■は空気雰囲気中)である。1 is a graph showing the change in the contact angle of water depending on the deep ultraviolet ray irradiation time (◇ is in an N2 atmosphere, and ■ is in an air atmosphere). 実施例に係るトランジスタにおいて、ゲート電圧(V)に対するドレイン電流(A)の変化特性を示すグラフである。1 is a graph showing the change characteristics of drain current (A) versus gate voltage (V) in a transistor according to an example. 従来技術に係る薄膜トランジスタの積層構造を示す概念図である。FIG. 1 is a conceptual diagram showing a laminated structure of a thin film transistor according to a conventional technique. 従来技術に係る薄膜トランジスタの製造方法を示す工程図である。1A to 1C are process diagrams showing a method for manufacturing a thin film transistor according to a conventional technique.

以下、本発明の実施形態に係る薄膜トランジスタの製造方法および薄膜トランジスタについて、図面を用いて説明する。 The following describes a method for manufacturing a thin-film transistor and a thin-film transistor according to an embodiment of the present invention with reference to the drawings.

<薄膜トランジスタ>
まず、本実施形態に係る薄膜トランジスタ(以下、TFTと称する)の断面構造について図1(A)、(B)を用いて簡単に説明する。
図1(A)は、第1の例に係る塗布型TFT100aの積層断面構造(電極間に電極パターニング膜あり)を示すものであり、基板101上に、ゲート電極102、ゲート絶縁膜103、塗布型酸化物半導体からなる半導体層104、Siとアルキル鎖よりなる電極パターニング膜105、およびソース電極106aとドレイン電極106bを積層して構成される。
このTFT100aは、少なくとも、ソース電極106aおよびドレイン電極106bが塗布法を用いて形成されたものであり、好ましくは、他の各膜も塗布法により形成する。
<Thin Film Transistor>
First, a cross-sectional structure of a thin film transistor (hereinafter, referred to as a TFT) according to this embodiment will be briefly described with reference to FIGS.
FIG. 1A shows a cross-sectional layered structure of a coated TFT 100a according to the first example (with an electrode patterning film between electrodes), which is configured by layering a gate electrode 102, a gate insulating film 103, a semiconductor layer 104 made of a coated oxide semiconductor, an electrode patterning film 105 made of Si and an alkyl chain, and a source electrode 106a and a drain electrode 106b on a substrate 101.
In this TFT 100a, at least the source electrode 106a and the drain electrode 106b are formed by a coating method, and preferably, the other films are also formed by a coating method.

基板101は、プラスチックフィルムやガラス等からなる。
プラスチックフィルムとしては、例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリイミド、ボリカーボネート(PC)、ナノセルロース等からなるフィルムを用いることができる。プラスチックフィルムを用いた場合には、ガラス基板を用いた場合に比べて軽量化を図ることができ、可搬性を高めることができるとともに、所望の形状とし得るフレキシブルな電子デバイスを実現することができる。
ガラスとしては、例えば、ディスプレイパネル用基板ガラスとして使われるようなアルカリ金属酸化物を含まない無アルカリガラスや、アルカリ金属酸化物の拡散を防止するような機能を有する太陽電池用基板ガラスを用いることができる。
The substrate 101 is made of a plastic film, glass, or the like.
Examples of the plastic film that can be used include films made of polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyimide, polycarbonate (PC), nanocellulose, etc. When a plastic film is used, it is possible to reduce the weight and increase the portability compared to when a glass substrate is used, and it is also possible to realize a flexible electronic device that can be formed into a desired shape.
As the glass, for example, alkali-free glass that does not contain alkali metal oxides, such as that used as substrate glass for display panels, or substrate glass for solar cells that has a function of preventing the diffusion of alkali metal oxides can be used.

また、上記ゲート電極102としては、ITO、IZO等の導電性の酸化物や、Au、Al、Ag、Cr、Mo、Ti、Cu等の金属やこれらの合金を用いることができる。
また、上記ゲート絶縁膜103としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化スズ、酸化バナジウム、チタン酸バリウムストロンチウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チタン酸バリウム、フッ化バリウムマグネシウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス、タンタル酸ストロンチウムビスマス、タンタル酸ニオブ酸ビスマス、トリオキサイドイットリウム等が挙げられる。それらのうち、特に好ましいものとしては、酸化ケイ素、酸化アルミニウム、酸化タンタル、および酸化チタン等により形成される。
さらに、窒化ケイ素や窒化アルミニウム等の無機窒化物も好適に用いることができる。
The gate electrode 102 may be made of a conductive oxide such as ITO or IZO, a metal such as Au, Al, Ag, Cr, Mo, Ti, or Cu, or an alloy of these.
Examples of the gate insulating film 103 include silicon oxide, aluminum oxide, tantalum oxide, titanium oxide, tin oxide, vanadium oxide, barium strontium titanate, barium zirconate titanate, lead zirconate titanate, lead lanthanum titanate, strontium titanate, barium titanate, barium magnesium fluoride, bismuth titanate, strontium bismuth titanate, strontium bismuth tantalate, bismuth tantalate niobate, yttrium trioxide, etc. Among these, particularly preferred are those formed from silicon oxide, aluminum oxide, tantalum oxide, titanium oxide, etc.
Furthermore, inorganic nitrides such as silicon nitride and aluminum nitride can also be suitably used.

次に、上記半導体層104は、酸化物半導体材料として知られているIn-Ga-Zn系酸化物,In-Zn系酸化物、In-Sn-Zn系酸化物、Zn-Sn系酸化物等が用いられる。
さらには、酸化物半導体への応用が可能な酸化物を形成し得る金属原子含有化合物を用いることができ、金属原子を含む、金属塩、ハロゲン化金属化合物、有機金属化合物等を用いることができる。具体的な金属元素としては、インジウム、ガリウム、亜鉛、アルミニウム、ストロンチウム、ジルコニウム、スズ、カドミウム、タンタル、イットリウム、ガドリウム等を用いることができる。
Next, the semiconductor layer 104 is made of In-Ga-Zn based oxides, In-Zn based oxides, In-Sn-Zn based oxides, Zn-Sn based oxides, etc., which are known as oxide semiconductor materials.
Furthermore, a metal atom-containing compound capable of forming an oxide applicable to an oxide semiconductor can be used, and a metal salt, a metal halide compound, an organometallic compound, etc., containing a metal atom can be used. Specific examples of the metal element that can be used include indium, gallium, zinc, aluminum, strontium, zirconium, tin, cadmium, tantalum, yttrium, gadolinium, etc.

また金属元素含有化合物として、インジウム酸化物(InO)、亜鉛酸化物(ZnO)、インジウム-亜鉛酸化物(IZO)、インジウム-ガリウム-亜鉛酸化物(IGZO)、亜鉛-スズ酸化物(ZnSnO)、チタン酸化物(TiO)等の金属酸化物を微粒子化し分散したものを混入した前駆体溶液を用いてもよい。
溶媒としては、前記各種金属源を安定に溶解又は分散する溶媒であれば、特に限定されるものではなく、目的に応じて適宜選択することができ、例えば、水、メタノール、エタノール、プロパノール、1-ブタノール、1-プロパノール、1-ペンタノール、エチレングリコール、2-メトキシエタノール、アセトニトリル、トルエン、キシレン、メシチレン等を用いることができる。さらに、溶液を酸性または塩基性とすることにより、溶解性を改善させることもできる。
In addition, a precursor solution containing a metal element-containing compound, such as indium oxide ( In2O3 ), zinc oxide (ZnO), indium-zinc oxide (IZO), indium-gallium-zinc oxide (IGZO), zinc-tin oxide (ZnSnO), or titanium oxide ( TiO2 ), may be used.
The solvent is not particularly limited as long as it is a solvent that stably dissolves or disperses the various metal sources, and can be appropriately selected depending on the purpose, and examples of the solvent that can be used include water, methanol, ethanol, propanol, 1-butanol, 1-propanol, 1-pentanol, ethylene glycol, 2-methoxyethanol, acetonitrile, toluene, xylene, mesitylene, etc. Furthermore, the solubility can be improved by making the solution acidic or basic.

また、上記電極パターニング膜105としては、疎水の置換基を有する有機シラン化合物を用いることができ、例えばアルキルシラン、アルキルジシラザン類からなる材料を用いることができる。疎水系の置換基としては、メチル基やエチル基等のアルキル鎖を有するアルキル基やフェニル基、フルオロアルキル基等が挙げられる。これらは、半導体層104および上記ゲート絶縁膜103の表面の水酸基等と反応性を有する基を有し、化学的に結合して、Si-O-Si結合の表面改質膜を形成する。 The electrode patterning film 105 may be an organic silane compound having a hydrophobic substituent, such as an alkylsilane or alkyldisilazane. Examples of hydrophobic substituents include alkyl groups having an alkyl chain such as a methyl group or an ethyl group, phenyl groups, and fluoroalkyl groups. These have groups that are reactive with hydroxyl groups on the surface of the semiconductor layer 104 and the gate insulating film 103, and chemically bond to form a surface modified film with Si-O-Si bonds.

アルキルシラン、アルキルジシラザン類の例としては、アルコキシシラン系の材料として、メチルトリエトキシシラン、エチルトリエトキシシラン、ジメチルジエトキシシラン、ジメチルジメトキシシラン、イソプロピルトリメトキシシラン、イソプロピルトリエトキシシラン、ブチルトリメトキシシラン、オクチルトリエトキシシラン、オクタデシルトリエトキシシラン、トリメチルエトキシシラン、メチルトリメトシラン、エチルトリメトキシシラン、プロピルトリメトキシシラン、ブチルトリメトキシシラン、オクチルトリメトキシシラン、オクタデシルトリメトキシシラン等、さらにアルキルジシラザン類としてはヘキサメチルジシラザン等の化合物が挙げられる。 Examples of alkylsilanes and alkyldisilazanes include alkoxysilane-based materials such as methyltriethoxysilane, ethyltriethoxysilane, dimethyldiethoxysilane, dimethyldimethoxysilane, isopropyltrimethoxysilane, isopropyltriethoxysilane, butyltrimethoxysilane, octyltriethoxysilane, octadecyltriethoxysilane, trimethylethoxysilane, methyltrimethosilane, ethyltrimethoxysilane, propyltrimethoxysilane, butyltrimethoxysilane, octyltrimethoxysilane, and octadecyltrimethoxysilane, and further examples of alkyldisilazanes include compounds such as hexamethyldisilazane.

また、上述したソース電極106aとドレイン電極106bは、In-Sn系酸化物(ITO),In-Zn系酸化物(IZO)、Al-Zn系酸化物(AZO)等の金属が用いられる。 The source electrode 106a and drain electrode 106b are made of metals such as In-Sn oxide (ITO), In-Zn oxide (IZO), and Al-Zn oxide (AZO).

なお、図1(B)に示すように、TFT100aに替えて、ソース電極106aとドレイン電極106bの間に、電極パターニング膜105を有していない、TFT100bの構成とすることも可能である。このように半導体層104上における、ソース電極106aとドレイン電極106bの形成領域間から、Siおよびアルキル鎖からなる電極パターニング膜105を除去しておくことにより、熱酸化処理による有機シラン化合物の炭化物の影響なく、酸化物半導体上のバックチャネル側に清浄な表面を形成することができる。 As shown in FIG. 1B, instead of the TFT 100a, it is also possible to configure a TFT 100b that does not have an electrode patterning film 105 between the source electrode 106a and the drain electrode 106b. By removing the electrode patterning film 105 made of Si and alkyl chains from between the formation regions of the source electrode 106a and the drain electrode 106b on the semiconductor layer 104 in this way, a clean surface can be formed on the back channel side of the oxide semiconductor without being affected by the carbide of the organic silane compound due to the thermal oxidation treatment.

<薄膜トランジスタの製造方法>
次に、本実施形態に係る薄膜トランジスタの製造方法について図2および図3を用いて説明する。
まず、本実施形態に係る薄膜トランジスタの製造方法の特徴を、図2の概念図を用いて説明する。基板101(通常は、ゲート電極102、ゲート絶縁膜103および半導体層104を付設されている)上に疎水性の電極パターニング膜105を塗布し、この電極パターニング膜105を、所定パターンの透孔を有する金属製のマスク110を介し、深紫外線120を照射して、電極パターニング膜105上に親水領域を形成する(図2(A)光照射処理を参照)。このとき、電極パターニング膜105の深紫外線120が照射されない領域は疎水領域のままとされている。したがって、この深紫外線の電極パターニング膜105への照射により、電極パターニング膜105が、親水領域と、その余の疎水領域に区分される。
<Method of Manufacturing Thin Film Transistor>
Next, a method for manufacturing a thin film transistor according to this embodiment will be described with reference to FIGS.
First, the features of the manufacturing method of the thin film transistor according to the present embodiment will be described with reference to the conceptual diagram of FIG. 2. A hydrophobic electrode patterning film 105 is applied onto a substrate 101 (usually provided with a gate electrode 102, a gate insulating film 103, and a semiconductor layer 104), and the electrode patterning film 105 is irradiated with deep ultraviolet light 120 through a metal mask 110 having a predetermined pattern of through holes to form a hydrophilic region on the electrode patterning film 105 (see FIG. 2(A) light irradiation process). At this time, the region of the electrode patterning film 105 that is not irradiated with deep ultraviolet light 120 remains a hydrophobic region. Therefore, the electrode patterning film 105 is divided into a hydrophilic region and the remaining hydrophobic region by irradiating the electrode patterning film 105 with deep ultraviolet light.

この後、電極パターニング膜105上からマスク110を外し、水溶性の電極形成用の塗布材料130をブレードコーター140等の塗布手段を用いて、上記電極パターニング膜105上に塗布すると、電極パターニング膜105上において、親水領域へは塗布材料130が濡れて必要な電極(ソース電極106a、ドレイン電極106b)を形成することができるが、疎水領域では塗布材料130が濡れずに電極は形成されない(図2(B)塗布材料の印刷処理を参照)。
なお、この後、焼成処理が施されることにより、ソース電極106aおよびドレイン電極106bを乾燥させることができ(図2(C)焼成処理を参照)、これにより、TFTを製造することができる。
このように、本実施形態においては、疎水性を有する電極パターニング膜105の所定領域のみを親水加工(表面改質)して、水溶性の電極塗布材料が濡れる領域を形成し、この後、電極パターニング膜105上に電極塗布材料を塗布することにより、上記所定領域のみに電極を形成するようにしたものであり、従来のフォトレジスト法における、製膜工程とパターン形成工程を同時に行うことができ、簡易な印刷手法を構築することができる。
Thereafter, the mask 110 is removed from the electrode patterning film 105, and a water-soluble electrode forming coating material 130 is applied onto the electrode patterning film 105 using a coating means such as a blade coater 140. On the electrode patterning film 105, the coating material 130 wets the hydrophilic regions, allowing the necessary electrodes (source electrode 106a, drain electrode 106b) to be formed, but the coating material 130 does not wet the hydrophobic regions, and no electrodes are formed (see the coating material printing process in Figure 2 (B)).
After that, a baking process is performed to dry the source electrode 106a and the drain electrode 106b (see the baking process in FIG. 2C), thereby completing the TFT.
In this manner, in this embodiment, only predetermined areas of the hydrophobic electrode patterning film 105 are hydrophilized (surface modified) to form areas that are wettable with a water-soluble electrode coating material, and then the electrode coating material is applied onto the electrode patterning film 105 to form electrodes only in the above-mentioned predetermined areas. This allows the film formation process and pattern formation process in the conventional photoresist method to be carried out simultaneously, and enables the construction of a simple printing method.

次に、本実施形態に係る薄膜トランジスタの製造方法の具体的な工程を、図3(A)~(E)を用いて説明する。
まず、図3(A)に示すように、シリコン製の基板101´(ゲート電極102およびゲート絶縁膜103を積層してなる)上に塗布型の半導体層(金属酸化物半導体層とも称する)104´を形成する、半導体層形成処理(半導体層形成工程)を行う。
具体的には、基板101´の形成材料を洗浄し、表面にバリア層や平坦化層(無機薄膜や有機薄膜)を製膜形成し、ゲート電極(例えば金、チタン、クロム、アルミニウム、モリブデンもしくはそれらの合金や積層膜等)102(図1(A)を参照)を形成し、所望の形状となるようにパターニングを行う。
次に、ゲート絶縁膜103(図1(A)を参照)を形成する。ゲート絶縁膜103は、比誘電率の高い無機酸化物皮膜により構成することが好ましい。
Next, specific steps of the method for manufacturing the thin film transistor according to this embodiment will be described with reference to FIGS.
First, as shown in FIG. 3A, a semiconductor layer formation process (semiconductor layer formation step) is performed to form a coating type semiconductor layer (also referred to as a metal oxide semiconductor layer) 104′ on a silicon substrate 101′ (formed by laminating a gate electrode 102 and a gate insulating film 103).
Specifically, a material for forming the substrate 101' is cleaned, a barrier layer or a planarization layer (an inorganic thin film or an organic thin film) is formed on the surface, a gate electrode (e.g., gold, titanium, chromium, aluminum, molybdenum, or an alloy or laminated film thereof) 102 (see FIG. 1A) is formed, and patterning is performed to obtain a desired shape.
Next, a gate insulating film 103 (see FIG. 1A) is formed. The gate insulating film 103 is preferably made of an inorganic oxide film having a high relative dielectric constant.

この後、半導体層104´を形成する。
前駆体溶液としては、無機酸塩を用いる。より具体的には硝酸塩、塩化物塩、硫酸塩、酢酸塩、炭酸塩、フッ化物塩の少なくとも1種の金属塩により構成される。金属成分の構成としては、酸化物半導体材料で知られるIn-Ga-Zn系酸化物,In-Zn系酸化物、In-Sn-Zn系酸化物、Zn-Sn系酸化物等が挙げられるが、これらに限定されるものではない。
Thereafter, the semiconductor layer 104' is formed.
The precursor solution is an inorganic acid salt. More specifically, the precursor solution is composed of at least one metal salt selected from the group consisting of nitrates, chlorides, sulfates, acetates, carbonates, and fluorides. The metal components include, but are not limited to, In-Ga-Zn oxides, In-Zn oxides, In-Sn-Zn oxides, and Zn-Sn oxides, which are known as oxide semiconductor materials.

より具体的には、酸化物半導体への適用が可能な酸化物を形成する金属原子含有化合物が挙げられ、金属原子を含む、金属塩、ハロゲン化金属化合物、有機金属化合物等を挙げることができる。具体的な金属元素としては、インジウム、ガリウム、亜鉛、アルミニウム、ストロンチウム、ジルコニウム、スズ、カドニウム、タンタル、イットリウム、ガドリウム等を挙げることができる。
また金属元素含有化合物としては、インジウム酸化物(InO)、亜鉛酸化物(ZnO)、インジウム-亜鉛酸化物(IZO)、インジウム-ガリウム-亜鉛酸化物(IGZO)、亜鉛-スズ酸化物(ZnSnO)、チタン酸化物(TiO)等の金属酸化物を微粒子化し分散したものを混入した前駆体溶液であってもよい。
More specifically, examples of the metal-atom-containing compounds include those that form oxides that can be applied to oxide semiconductors, such as metal salts, metal halide compounds, and organometallic compounds that contain metal atoms. Specific examples of the metal elements include indium, gallium, zinc, aluminum, strontium, zirconium, tin, cadmium, tantalum, yttrium, and gadolinium.
The metal element-containing compound may be a precursor solution containing dispersed fine particles of metal oxide such as indium oxide ( In2O3 ), zinc oxide (ZnO), indium-zinc oxide (IZO), indium-gallium-zinc oxide (IGZO), zinc-tin oxide (ZnSnO), or titanium oxide ( TiO2 ).

これらの金属塩を溶媒に溶解させ、前駆体溶液を作成する。溶解させる溶媒としては、前記各種金属源を安定に溶解又は分散し得る溶媒であれば、特に限定されるものではなく、目的に応じて適宜選択することができ、例えば、水、メタノール、エタノール、プロパノール、1-ブタノール、1-プロパノール、1-ペンタノール、エチレングリコール、2-メトキシエタノール、アセトニトリル、トルエン、キシレン、メシチレン等が挙げられる。さらに、溶液を酸性または塩基性とすることにより、溶解性を改善させることもできる。
得られた前駆体溶液を基板101´上に塗布することにより前駆体溶液の薄膜を形成する。半導体層104´の厚みは、溶液濃度によって、また、溶液を塗布する回数によっても調整することができる。
塗布する方法は、スプレーコート法、スピンコート法、ブレードコート法、ディップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法等の製膜法を用いることができる。
These metal salts are dissolved in a solvent to prepare a precursor solution. The solvent to be used is not particularly limited as long as it is capable of stably dissolving or dispersing the various metal sources, and can be appropriately selected depending on the purpose. Examples of the solvent include water, methanol, ethanol, propanol, 1-butanol, 1-propanol, 1-pentanol, ethylene glycol, 2-methoxyethanol, acetonitrile, toluene, xylene, and mesitylene. Furthermore, the solubility can be improved by making the solution acidic or basic.
The obtained precursor solution is applied onto the substrate 101' to form a thin film of the precursor solution. The thickness of the semiconductor layer 104' can be adjusted by the concentration of the solution and also by the number of times the solution is applied.
The coating method may be a film-forming method such as spray coating, spin coating, blade coating, dip coating, casting, roll coating, bar coating, or die coating.

続いて、焼成処理を施すことによって、酸化処理を促進し、半導体層104´を得ることができる。この場合の焼成処理は、例えば、150℃から600℃にて30分間から6時間の範囲の時間とする。
このときの焼成処理においては、自然乾燥や熱風・冷風・室温風乾燥、赤外光乾燥、減圧乾燥等を用いることができる。マイクロ波による加熱装置による乾燥であってもよい。それぞれの焼成プロセスは空気中だけでなく、酸素中、窒素、アルゴン等のガス雰囲気中において行うことも可能である。酸化促進という点で、薄膜に対して、焼成前後に紫外線等のエネルギー線による照射処理を加えることも可能である。
Subsequently, a baking process is carried out to promote the oxidation process, and the semiconductor layer 104' can be obtained. The baking process in this case is carried out, for example, at a temperature of 150° C. to 600° C. for a period of 30 minutes to 6 hours.
In this firing process, natural drying, hot air/cold air/room temperature air drying, infrared light drying, reduced pressure drying, etc. may be used. Drying using a microwave heating device may also be used. Each firing process may be carried out not only in air, but also in a gas atmosphere such as oxygen, nitrogen, argon, etc. In terms of promoting oxidation, it is also possible to irradiate the thin film with energy rays such as ultraviolet rays before or after firing.

エネルギー線としては、例えばエキシマランプ、重水素ランプ、低圧水銀ランプ、高圧水銀ランプ、超高圧水銀ランプ、メタルハライドランプ、ヘリウムランプ、カーボンアークランプ、カドミウムランプ、無電極放電ランプ等が挙げられ、特に低圧水銀ランプを用いると容易に前駆体膜から酸化物膜への転化を促進することができる。
このようにして、半導体層104´を形成し、この半導体層104´上に、シリコンおよびアルキル鎖により構成される有機化合物の薄膜を形成する処理が行われる。
以上により、図3(A)に示す、半導体層形成処理(半導体層形成工程)が終了する。
Examples of energy rays include excimer lamps, deuterium lamps, low-pressure mercury lamps, high-pressure mercury lamps, ultra-high-pressure mercury lamps, metal halide lamps, helium lamps, carbon arc lamps, cadmium lamps, and electrodeless discharge lamps. In particular, the use of a low-pressure mercury lamp can easily promote the conversion of the precursor film to an oxide film.
In this manner, the semiconductor layer 104' is formed, and a process is performed to form a thin film of an organic compound composed of silicon and alkyl chains on the semiconductor layer 104'.
In this manner, the semiconductor layer forming process (semiconductor layer forming step) shown in FIG.

次に、本実施形態の特徴部分である、ソース電極106aおよびドレイン電極106bを形成する工程について、図3(B)~(E)を用いて詳しく説明する。
まず、電極パターニング膜(単分子膜)形成処理の工程について図3(B)を用いて説明する。
すなわち、まず、シリコンおよびアルキル鎖よりなる膜の表面改質を行う。
表面改質工程に関しては、疎水の置換基を有する有機シラン化合物を用いることができ、例えばアルキルシラン、アルキルジシラザン類からなる材料を用いることができる。疎水系の置換基としては、メチル基やエチル基等のアルキル鎖を有するアルキル基やフェニル基、フルオロアルキル基等が挙げられる。これらは、半導体層104´およびゲート絶縁膜103の表面の水酸基等と反応性を有する基を有し、化学的に結合して、Si-O-Si結合の表面改質膜を形成する。
Next, the process of forming the source electrode 106a and the drain electrode 106b, which is a characteristic feature of this embodiment, will be described in detail with reference to FIGS.
First, the process of forming an electrode patterning film (monomolecular film) will be described with reference to FIG.
That is, first, the surface of the film made of silicon and alkyl chains is modified.
For the surface modification process, an organic silane compound having a hydrophobic substituent can be used, for example, a material made of alkylsilane or alkyldisilazane. Examples of hydrophobic substituents include alkyl groups having an alkyl chain such as a methyl group or an ethyl group, phenyl groups, and fluoroalkyl groups. These have groups that are reactive with hydroxyl groups and the like on the surface of the semiconductor layer 104' and the gate insulating film 103, and chemically bond to form a surface modified film with Si-O-Si bonds.

アルキルシラン、アルキルジシラザン類の例としては、アルコキシシラン系の材料として、メチルトリエトキシシラン、エチルトリエトキシシラン、ジメチルジエトキシシラン、ジメチルジメトキシシラン、イソプロピルトリメトキシシラン、イソプロピルトリエトキシシラン、ブチルトリメトキシシラン、オクチルトリエトキシシラン、オクタデシルトリエトキシシラン、トリメチルエトキシシラン、メチルトリメトシラン、エチルトリメトキシシラン、プロピルトリメトキシシラン、ブチルトリメトキシシラン、オクチルトリメトキシシラン、オクタデシルトリメトキシシラン等、さらにアルキルジシラザン類としてはヘキサメチルジシラザン等の化合物が挙げられる。 Examples of alkylsilanes and alkyldisilazanes include alkoxysilane-based materials such as methyltriethoxysilane, ethyltriethoxysilane, dimethyldiethoxysilane, dimethyldimethoxysilane, isopropyltrimethoxysilane, isopropyltriethoxysilane, butyltrimethoxysilane, octyltriethoxysilane, octadecyltriethoxysilane, trimethylethoxysilane, methyltrimethosilane, ethyltrimethoxysilane, propyltrimethoxysilane, butyltrimethoxysilane, octyltrimethoxysilane, and octadecyltrimethoxysilane, and further examples of alkyldisilazanes include compounds such as hexamethyldisilazane.

また、本実施形態における表面改質工程について、上記の有機シラン化合物が塗布された基板101´を密閉容器中に入れ、有機シラン化合物を密閉容器雰囲気中の蒸気に晒す処理を一例として以下に説明するが、表面改質の処理方法としては、これらの方法に限定されるものではない。
すなわち、半導体層104´およびゲート絶縁膜103の露出表面の表面改質処理は、窒素雰囲気とされた密閉容器内に、有機シラン化合物を入れ、半導体層104´およびゲート絶縁膜103の露出表面を蒸気に晒した後、基板101´を容器から取り出して、アルコール系有機溶剤にて洗浄した後、基板101´を加熱して、疎水化処理を行う。
容器としては、上記蒸気によって腐食・分解・吸着等が生じないものであればよく、具体的にはフッ素系樹脂、ステンレス容器等が挙げられる。蒸気化する温度としては、室温から150℃まで加温することにより表面改質処理を十分に行うことができる。
Further, the surface modification step in this embodiment will be described below as an example of a process in which the substrate 101' coated with the above-mentioned organosilane compound is placed in a sealed container and the organosilane compound is exposed to steam in the atmosphere of the sealed container; however, the surface modification process is not limited to these methods.
That is, the surface modification treatment of the exposed surfaces of the semiconductor layer 104' and the gate insulating film 103 is performed by putting an organosilane compound into a sealed container with a nitrogen atmosphere, exposing the exposed surfaces of the semiconductor layer 104' and the gate insulating film 103 to steam, removing the substrate 101' from the container, cleaning it with an alcohol-based organic solvent, and then heating the substrate 101' to perform a hydrophobization treatment.
The container may be any container that is not corroded, decomposed, or adsorbed by the vapor, and specific examples include fluororesin, stainless steel containers, etc. The vaporization temperature can be raised from room temperature to 150° C., which is sufficient for the surface modification treatment.

より好ましくは、水の影響を除去できるという点で、100℃以上、150℃以下である。蒸気に晒す時間としては、1分から3時間までの所定の時間に調整することができ、とくにトリメトキシ系の有機シラン化合物においては、反応性という観点から例えば、110℃で2時間に亘って加温し、容器中に上記蒸気を充満させ、半導体層104´およびゲート絶縁膜103の露出表面を晒すことで十分な表面改質処理を行うことができる。加熱手段としては、ホットプレートやオーブンを用いることができる。
以上に説明した条件により、OTS(octadecyl-trimethoxy-silane)を用いて、有機シラン化合物からなる電極パターニング膜105´の表面改質処理を行った場合には、この電極パターニング膜105´への水の接触角を100度以上とする疎水化を行うことができる。
また有機シラン化合物の液体をアルコール系有機溶媒で希釈して、有機シラン化合物含有の希釈液を直接スピンコート法等で塗布製膜する手法や、希釈液に基板を浸漬させることにより塗布製膜する手法を適用することができる。
More preferably, the temperature is 100° C. or higher and 150° C. or lower, in terms of being able to eliminate the influence of water. The time of exposure to steam can be adjusted to a predetermined time between 1 minute and 3 hours, and in particular, in the case of a trimethoxy-based organic silane compound, from the viewpoint of reactivity, sufficient surface modification can be performed by heating at 110° C. for 2 hours, filling the container with the steam, and exposing the exposed surfaces of the semiconductor layer 104' and the gate insulating film 103. As the heating means, a hot plate or an oven can be used.
When the surface modification treatment of the electrode patterning film 105' made of an organic silane compound is performed using OTS (octadecyl-trimethoxy-silane) under the conditions described above, the electrode patterning film 105' can be made hydrophobic so that the contact angle of water on the electrode patterning film 105' is 100 degrees or more.
Alternatively, a method can be used in which a liquid of an organosilane compound is diluted with an alcohol-based organic solvent, and the diluted liquid containing the organosilane compound is directly applied by a spin coating method or the like to form a film, or a method can be used in which a substrate is immersed in the diluted liquid to form a film.

次に、所定の領域の親水化処理(光照射処理)の工程について図3(C)を用いて説明する。
親水化処理としては、紫外線やレーザー等のエネルギー線の照射やRIE等のドライプロセスにより行うことができる。
レーザー等のエネルギー線の光源としてはエキシマランプやエキシマレーザーを用いることができる。ここで、エネルギー線の光源として、Xeのエキシマランプを用いた、出力光波長が172nmの深紫外線による照射を親水化処理の一例として説明する。
Next, the process of hydrophilizing a predetermined region (light irradiation process) will be described with reference to FIG.
The hydrophilization treatment can be performed by irradiation with energy rays such as ultraviolet rays or lasers, or by a dry process such as RIE.
An excimer lamp or an excimer laser can be used as a light source of an energy ray such as a laser. Here, irradiation with deep ultraviolet rays having an output light wavelength of 172 nm using an Xe2 excimer lamp as a light source of the energy ray will be described as an example of the hydrophilization treatment.

基板101´上に形成された有機シラン化合物は、疎水性置換基が外側に形成される。酸素が含まれる環境下で深紫外線(波長300nm以下の紫外線)、特に真空紫外線(200nm以下の紫外線)を照射すると、酸素は活性酸素およびオゾン等の反応活性の高い状態に励起される。これらの活性酸素等は表面改質膜、例えば、図4に示すように、末端のアルキル基(-CH3)と反応することにより、表面が酸化し、親水化され、最表面には水酸基(-OH)、アルデヒド基(-CHO)、カルボキシル基(-COOH)等が結合される(図4(a)の状態から図4(b)の状態に転化する)。 The organosilane compound formed on the substrate 101' has hydrophobic substituents formed on the outside. When deep ultraviolet light (ultraviolet light with a wavelength of 300 nm or less), especially vacuum ultraviolet light (ultraviolet light with a wavelength of 200 nm or less) is irradiated in an oxygen-containing environment, oxygen is excited into a highly reactive state such as active oxygen and ozone. These active oxygen react with the terminal alkyl groups ( -CH3 ) of the surface modification film, for example, as shown in Figure 4, to oxidize the surface and make it hydrophilic, and hydroxyl groups (-OH), aldehyde groups (-CHO), carboxyl groups (-COOH), etc. are bonded to the outermost surface (the state of Figure 4(a) is converted to the state of Figure 4(b)).

上記深紫外線の照射量に応じて、有機シラン化合物における疎水基は断続的に反応が進み、アルキル鎖の長さが変化する。
ただし、長時間照射した場合には、最終的に、疎水基は酸化によりエッチングされる。そのため、有機シラン化合物における疎水基がなくなり、その後に行う塗布溶液を用いた印刷プロセスにおいて、塗布溶液と有機シラン化合物の下部に位置する半導体層104´とが接触する。
すなわち、塗布溶液中に含まれる溶媒と半導体層104´が直接接触してしまうため、良好な界面が形成されず、場合によっては、半導体層104´が溶解することになる。このような事態の発生を防止するため、界面全体に有機シラン化合物が配されるように配慮することが肝要である。
Depending on the amount of deep ultraviolet light irradiated, the hydrophobic group in the organosilane compound undergoes an intermittent reaction, and the length of the alkyl chain changes.
However, if the exposure is continued for a long time, the hydrophobic groups are eventually etched away by oxidation, and the hydrophobic groups in the organosilane compound disappear, so that in the subsequent printing process using a coating solution, the coating solution comes into contact with the semiconductor layer 104' located below the organosilane compound.
That is, the solvent contained in the coating solution comes into direct contact with the semiconductor layer 104', and therefore a good interface is not formed, and in some cases, the semiconductor layer 104' may dissolve. To prevent such a situation from occurring, it is essential to take care that the organic silane compound is distributed over the entire interface.

紫外線照射に関する時間としては、有機シラン化合物による表面改質の疎水性が損なわれて、親水化が進めばよく、水の接触角を30度以上小さくすることができる時間とすればよい。より好ましくは、水の接触角において10度以下とすることであり、この場合には、疎水領域と親水領域の表面状態の差を利用した印刷手法を用いることにより、電極のパターニングを十分に良好なものとすることができる(図6を参照)。
一方、紫外線照射を過度に行った場合には、有機シラン化合物に含まれる疎水性置換基がエッチングされるため好ましくない。
The time for UV irradiation should be such that the hydrophobicity of the surface modified by the organic silane compound is lost and hydrophilization is promoted, and the time should be such that the water contact angle can be reduced by 30 degrees or more. More preferably, the water contact angle is reduced to 10 degrees or less, and in this case, the electrode patterning can be made sufficiently good by using a printing method that utilizes the difference in the surface state between the hydrophobic and hydrophilic regions (see FIG. 6).
On the other hand, excessive irradiation with ultraviolet light is undesirable because it etches the hydrophobic substituents contained in the organosilane compound.

次に、塗布電極の印刷処理の工程について図3(D)を用いて説明する。
印刷プロセスとしては、汎用の印刷機を用いた印刷手法が適用できる。例えば、スプレーコート法、スピンコート法、ブレードコート法、ディップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法等の塗布による方法、さらにインクジェット法等を用いることができる。
本実施形態方法においては、表面の濡れ性を微細領域まで制御することができるため、従来のフォトリソグラフィー等によるパターニングプロセスを用いずとも、自己整合的に、必要な領域のみに製膜され、デバイスの適用に必要なパターン形状の作成ができる。すなわち、トランジスタに必要なソース電極とドレイン電極を簡易かつ良好に形成することができる。なお、図3(D)においては、ITO溶液160を塗布する例が示されている。
Next, the steps of the printing process for the coated electrodes will be described with reference to FIG.
The printing process may be a printing method using a general-purpose printer, such as a coating method including spray coating, spin coating, blade coating, dip coating, casting, roll coating, bar coating, and die coating, or an inkjet method.
In the method of this embodiment, the wettability of the surface can be controlled down to a minute area, so that a film is formed in a self-aligning manner only in the required area without using a conventional patterning process such as photolithography, and a pattern shape required for device application can be created. That is, the source electrode and drain electrode required for a transistor can be easily and satisfactorily formed. Note that FIG. 3(D) shows an example in which an ITO solution 160 is applied.

ソース電極106aおよびドレイン電極106bを形成するための塗布溶液としては、AgやAu等の金属導電性物質のナノ粒子を分散させた溶液、ITO、IZO、AZO、ZnO等の導電性酸化物のナノ粒子を分散させた溶液、半導体層104´と同様にITO、IZO、AZO、ZnO等の金属塩を導電性が得られる組成で混合し、水や有機系溶媒に溶解させることで得られる酸化物前駆体溶液を用いることができる。またその他に、導電性高分子材料として知られる、PEDOT:PSS(poly(3,4-ethylenedioxythiophene)-poly(styrenesulfonate))等も用いることができる。さらには、導電性を示すカーボンナノチューブやグラフェン等の材料を分散させた溶液も用いることができる。 As the coating solution for forming the source electrode 106a and the drain electrode 106b, a solution in which nanoparticles of a metal conductive material such as Ag or Au are dispersed, a solution in which nanoparticles of a conductive oxide such as ITO, IZO, AZO, or ZnO are dispersed, or an oxide precursor solution obtained by mixing metal salts such as ITO, IZO, AZO, or ZnO in a composition that provides conductivity and dissolving them in water or an organic solvent, as in the case of the semiconductor layer 104', can be used. In addition, PEDOT:PSS (poly(3,4-ethylenedioxythiophene)-poly(styrenesulfonate)), which is known as a conductive polymer material, can also be used. Furthermore, a solution in which materials such as carbon nanotubes and graphene that exhibit conductivity are dispersed can also be used.

これらの塗布溶液を塗布する塗布法としては、ブレードコート法等が用いられるが、この手法に限定されるものではない。
ここで、ITO前駆体溶液を用いた例について説明する。
すなわち、電極用材料である金属酸化物の前駆体溶液生成工程においては、前駆体溶液として無機酸塩を用いる。より具体的には、硝酸塩、塩化物塩、硫酸塩、酢酸塩、炭酸塩、フッ化物塩の少なくとも1種の金属塩により構成される。金属成分の構成としては、In-Sn系酸化物(ITO)、In-Zn系酸化物(IZO)、Al-Zn系酸化物(AZO)等が挙げられるが、これに限定されるものではない。
As a coating method for coating these coating solutions, a blade coating method or the like is used, but the method is not limited to this.
Here, an example using an ITO precursor solution will be described.
That is, in the process of generating a precursor solution of a metal oxide, which is an electrode material, an inorganic acid salt is used as the precursor solution. More specifically, the precursor solution is composed of at least one metal salt selected from the group consisting of nitrates, chlorides, sulfates, acetates, carbonates, and fluorides. Examples of the metal component include, but are not limited to, In-Sn oxides (ITO), In-Zn oxides (IZO), and Al-Zn oxides (AZO).

より具体的には、これらの金属塩を溶媒に溶解させ、前駆体溶液を作成する。
溶媒としては、前述した各種金属塩を安定に溶解又は分散させ得る溶媒であればよく、目的に応じて適宜選択することができ、例えば、水、メタノール、エタノール、プロパノール、1-ブタノール、1-プロパノール、1-ペンタノール、エチレングリコール、2-メトキシエタノール、アセトニトリル、トルエン、キシレン、メシチレン等が挙げられる。溶液の種類によって電極のパターン形状が変化するため、適宜これらの使用溶剤の比率を変えることで、親液領域と疎液領域に応じた適切なパターン形状とすることができる。
More specifically, these metal salts are dissolved in a solvent to prepare a precursor solution.
The solvent may be any solvent capable of stably dissolving or dispersing the various metal salts described above, and may be appropriately selected depending on the purpose, and examples thereof include water, methanol, ethanol, propanol, 1-butanol, 1-propanol, 1-pentanol, ethylene glycol, 2-methoxyethanol, acetonitrile, toluene, xylene, mesitylene, etc. Since the pattern shape of the electrode changes depending on the type of solution, an appropriate pattern shape depending on the lyophilic region and the lyophobic region can be obtained by appropriately changing the ratio of these solvents used.

次に、塗布電極の印刷処理後における空気中焼成処理の工程について図3(E)を用いて説明する。
この空気中焼成処理の工程では、溶媒除去のためのプリアニール処理を施し、その後、焼成処理を施すことによって、ソース電極106a´およびドレイン電極106b´の酸化処理を促進し、これにより、これら電極106a´、b´を形成することができる。この場合の焼成処理は、例えば、150℃から600℃にて30分間から6時間に亘って行われる。
Next, the step of baking in air after printing of the coated electrode will be described with reference to FIG.
In this air baking process, a pre-annealing process is performed to remove the solvent, and then a baking process is performed to promote the oxidation process of the source electrode 106a' and the drain electrode 106b', thereby forming these electrodes 106a', b'. The baking process in this case is performed, for example, at 150°C to 600°C for 30 minutes to 6 hours.

このときの焼成処理においては、自然乾燥、熱風・冷風・室温風乾燥、赤外線乾燥、減圧乾燥等を用いることができる。また、マイクロ波による加熱装置による乾燥であってもよい。それぞれの焼成プロセスは空気中だけでなく、酸素、窒素、アルゴン等のガス雰囲気中において行うことも可能である。 In this firing process, natural drying, hot air/cold air/room temperature air drying, infrared drying, reduced pressure drying, etc. can be used. Drying using a microwave heating device may also be used. Each firing process can be carried out not only in air, but also in a gas atmosphere such as oxygen, nitrogen, or argon.

酸化をより促進させるために、電極106a´、b´の薄膜に対して、焼成前後に紫外線等のエネルギー線による照射を行うことも可能である。エネルギー線としては、例えばエキシマランプ、重水素ランプ、低圧水銀ランプ、高圧水銀ランプ、超高圧水銀ランプ、メタルハライドランプ、ヘリウムランプ、カーボンアークランプ、カドミウムランプ、無電極放電ランプ等が挙げられ、特に低圧水銀ランプを用いることで、容易に前駆体膜から酸化物膜への転化を促進することができる。 In order to further promote oxidation, it is also possible to irradiate the thin film of electrodes 106a', b' with energy rays such as ultraviolet rays before or after firing. Examples of energy rays include excimer lamps, deuterium lamps, low-pressure mercury lamps, high-pressure mercury lamps, ultra-high-pressure mercury lamps, metal halide lamps, helium lamps, carbon arc lamps, cadmium lamps, and electrodeless discharge lamps. In particular, the use of a low-pressure mercury lamp can easily promote the conversion of the precursor film to an oxide film.

このときの、電極106a´、b´の焼成処理により水が脱離する際の様子を図5に示す。すなわち、図5(a)に示すように、オリゴマーが基質のOH基と水素結合を形成した状態から、焼成処理による乾燥が進むと、図5(b)に示すように水が脱離して共有結合が形成される。 Figure 5 shows how water is released by the baking process of electrodes 106a' and 106b'. That is, as shown in Figure 5(a), the oligomer forms hydrogen bonds with the OH groups of the substrate, and as drying progresses through the baking process, water is released and covalent bonds are formed, as shown in Figure 5(b).

また焼成温度が250℃以上等の高温となる場合においては、プリアニール後に、UVオゾン装置や酸素プラズマ装置等で半導体層104´表面の有機アルキル鎖を取り除くプロセスも併せて行うことができる。この有機アルキル鎖を取り除くプロセスを行うことにより、半導体層104´表面の有機材料の高温処理による炭化に伴うデバイス特性の劣化を防ぐことができる。このようにすることで、図3(E)に示すように、半導体層104´のバックチャネル側から有機シラン化合物を取り除くことができ、トランジスタ特性をより良好にすることができる。 In addition, when the baking temperature is high, such as 250°C or higher, a process of removing the organic alkyl chains on the surface of the semiconductor layer 104' can also be performed after pre-annealing using a UV ozone device or oxygen plasma device. By performing this process of removing the organic alkyl chains, it is possible to prevent deterioration of device characteristics due to carbonization of the organic material on the surface of the semiconductor layer 104' caused by high-temperature treatment. In this way, as shown in Figure 3 (E), the organic silane compound can be removed from the back channel side of the semiconductor layer 104', improving the transistor characteristics.

パターン化した酸化物薄膜に、さらなる酸化のための焼成処理を施すことによって、TFTとして必要な機能を有する金属酸化物用導電膜の塗布電極層を得ることができる。この焼成処理は、前述したように150℃から600℃にて30分から6時間に亘って行うことが好ましい。 By subjecting the patterned oxide thin film to a baking process for further oxidation, a coated electrode layer of a metal oxide conductive film having the necessary functions as a TFT can be obtained. As mentioned above, this baking process is preferably carried out at 150°C to 600°C for 30 minutes to 6 hours.

例えば、250~450℃の空気中あるいは酸素雰囲気中で30~60分の熱処理を行った後、200~450℃の水素含有雰囲気中で30~60分の熱処理を行う。このような熱処理を行うことにより、有機成分の除去が促進され、厚みがおよそ30~200nmの良質な導電膜を形成することができる。 For example, heat treatment is performed for 30 to 60 minutes in air or an oxygen atmosphere at 250 to 450°C, followed by another heat treatment for 30 to 60 minutes in a hydrogen-containing atmosphere at 200 to 450°C. This type of heat treatment promotes the removal of organic components, and allows the formation of a high-quality conductive film with a thickness of approximately 30 to 200 nm.

以上に説明した工程により塗布型電極を形成することで、半導体層104´上に簡易な印刷機で微細なパターンを形成することができる。これにより、スパッタ法等の真空系を備えた大がかりな成膜装置を必要としないので、安価な成膜装置でディスプレー等に必要な薄膜トランジスタを簡易、かつ迅速に作成することができる。 By forming a coating electrode using the process described above, a fine pattern can be formed on the semiconductor layer 104' using a simple printer. This eliminates the need for a large-scale film-forming device equipped with a vacuum system for sputtering or the like, and allows thin-film transistors required for displays and the like to be easily and quickly produced using inexpensive film-forming equipment.

以下、本発明に係る実施例を比較例1、2と比較することによって、本発明の薄膜トランジスタの製造方法、および薄膜トランジスタについて、さらに詳細に説明する。 The following describes in more detail the thin-film transistor manufacturing method and the thin-film transistor of the present invention by comparing an embodiment of the present invention with comparative examples 1 and 2.

(実施例)
厚みが100nmの熱酸化膜付の低抵抗シリコンウエハを用い、図1(A)に示すような、実施例に係る評価用TFTを作成した。
すなわち、本実施例においては、基板101上にゲート電極102およびゲート絶縁膜103を積層した、熱酸化膜付の低抵抗シリコンウエハを用いた。次に、塗布型の半導体層104を形成するために、スピンコート法により金属酸化物前躯体溶液をシリコンウエハ上に塗布した。
(Example)
A low-resistance silicon wafer with a thermally oxidized film having a thickness of 100 nm was used to fabricate an evaluation TFT according to the embodiment, as shown in FIG. 1(A).
That is, in this embodiment, a low-resistance silicon wafer with a thermal oxide film was used, in which a gate electrode 102 and a gate insulating film 103 were laminated on a substrate 101. Next, in order to form a coating-type semiconductor layer 104, a metal oxide precursor solution was applied onto the silicon wafer by a spin coating method.

具体的には、半導体層104の形成のための水溶性金属酸化物前躯体として、硝酸インジウム水和物(In(NO3)3・xH2O Aldrich製)と硝酸亜鉛水和物( (Zn(NO3)2・xH2O Aldrich製))を8:2のモル比にて秤量し、純水中に0.3mol/L濃度で溶解させ、塗布型半導体前駆体溶液を作成した。その後、室温にて6時間撹拌することで、前駆体溶液を完全に溶解した状態とした。 Specifically, indium nitrate hydrate (In(NO3)3.xH2O, manufactured by Aldrich) and zinc nitrate hydrate (Zn(NO3)2.xH2O, manufactured by Aldrich) were weighed out in a molar ratio of 8:2 as water-soluble metal oxide precursors for forming the semiconductor layer 104, and dissolved in pure water at a concentration of 0.3 mol/L to prepare a coating type semiconductor precursor solution. The precursor solution was then completely dissolved by stirring at room temperature for 6 hours.

続いて、このようにして作成された前駆体溶液をスピンコート法を用いて(スピン回転数は4000rpm)シリコンウエハ上に塗布し、150℃のホットプレート上にて1分間乾燥させた。その後、350℃の空気雰囲気オーブン中にて1時間焼成処理を行うことにより半導体層104を形成した。このときの半導体層104の膜厚は15 nmであった。
パターン化処理として、フォトリソグラフィー法を用いてパターニングを行い、所定のパターンを有する半導体層104を形成した。
The precursor solution thus prepared was then applied onto a silicon wafer by spin coating (spin speed: 4000 rpm) and dried for 1 minute on a hot plate at 150° C. Then, the semiconductor layer 104 was formed by baking for 1 hour in an oven in an air atmosphere at 350° C. The thickness of the semiconductor layer 104 at this time was 15 nm.
As the patterning treatment, patterning was performed using a photolithography method to form a semiconductor layer 104 having a predetermined pattern.

続いて、OTS(octadecyl-trimethoxy-silane)を用いて表面改質処理を行った。処理としては、フッ素系容器の中に1mlのOTS溶液と、上記半導体層104を備えた基板101を入れ、オーブンにて105℃、1時間に亘る加熱処理を行った。その後、基板101をエタノール、イソプロパノールにて洗浄し、再度80℃にて乾燥させることで表面改質を行った。
このようにして表面改質を行った基板101の表面側は、半導体層104上においても、またゲート絶縁膜103上においても、それぞれ水に対して105°以上の接触角θを示す疎水領域とした。具体的には、図6に示すように、本実施例に係る疎水領域における水の接触角θは109°となり、電極パターニング膜105上に濡れない領域が形成される。
Next, a surface modification treatment was performed using OTS (octadecyl-trimethoxy-silane). For the treatment, 1 ml of OTS solution and the substrate 101 having the semiconductor layer 104 were placed in a fluorine-based container, and the substrate 101 was heated in an oven at 105°C for 1 hour. After that, the substrate 101 was washed with ethanol and isopropanol, and dried again at 80°C to perform surface modification.
The surface side of the substrate 101 thus modified was made into a hydrophobic region showing a contact angle θ1 with water of 105° or more on both the semiconductor layer 104 and the gate insulating film 103. Specifically, as shown in Fig. 6, the contact angle θ1 with water in the hydrophobic region according to this embodiment is 109°, and a non-wetted region is formed on the electrode patterning film 105.

続いて、出力波長172nmのエキシマランプによる深紫外線照射を行った。深紫外線照射は、空気中雰囲気における照射となるように基板101をセットした。また照射時において、所望の領域のみに波長172nmの深紫外線が照射されるように、電極106a、bのパターンを有するマスク(図3(C)において110´)を、基板101上にセットし、このマスク(110)を介して1分間の紫外線照射を行った。深紫外線が照射された領域は、水の接触角θが10度以下の親水化された状態となった。具体的には、図6に示すように、本実施例に係る親水領域における水の接触角θは6°となり、電極パターニング膜105上に、パターン状に濡れる領域が形成される。 Next, deep ultraviolet irradiation was performed using an excimer lamp with an output wavelength of 172 nm. The substrate 101 was set so that the deep ultraviolet irradiation was performed in an air atmosphere. In addition, a mask (110' in FIG. 3C) having a pattern of electrodes 106a and 106b was set on the substrate 101 so that the deep ultraviolet of 172 nm wavelength was irradiated only to the desired area during irradiation, and ultraviolet irradiation was performed for 1 minute through this mask (110). The area irradiated with deep ultraviolet became hydrophilic with a water contact angle θ 2 of 10 degrees or less. Specifically, as shown in FIG. 6, the water contact angle θ 2 in the hydrophilic area according to this embodiment is 6°, and a patterned wet area is formed on the electrode patterning film 105.

深紫外線の照射時間に対する水の接触角の変化を示す実験結果を図7に示す。
図7に示すように、空気中雰囲気における深紫外線照射により、1分程度の照射によっても、親水領域から疎水領域への転化を行うことが可能である。なお、N雰囲気中で同様の深紫外線照射を行った場合の接触角の変化を図7に示す。
その後、ブレードコーター140(図2(B)を参照)による印刷機にて、ITO前駆体溶液を用いた印刷処理を行った。
ブレードコーター140のブレードと基板面のギャップを10~20μm程度に設定し、このブレードにてITO前駆体溶液を基板面(実際には、半導体層104上およびゲート絶縁膜103上)に塗布することにより、マスクを介して深紫外線を照射したパターン形状に、ITO前駆体溶液を塗布した。
FIG. 7 shows the experimental results showing the change in the contact angle of water versus the irradiation time of deep ultraviolet light.
As shown in Fig. 7, it is possible to convert a hydrophilic region into a hydrophobic region by irradiation with deep ultraviolet light in an air atmosphere for about 1 minute. Note that Fig. 7 shows the change in contact angle when similar deep ultraviolet light irradiation is performed in a N2 atmosphere.
Thereafter, a printing process was carried out using an ITO precursor solution by a printing machine with a blade coater 140 (see FIG. 2B).
The gap between the blade of the blade coater 140 and the substrate surface was set to about 10 to 20 μm, and the ITO precursor solution was applied to the substrate surface (actually, onto the semiconductor layer 104 and onto the gate insulating film 103) with this blade, thereby applying the ITO precursor solution in a pattern shape irradiated with deep ultraviolet light through a mask.

続いて、ITO前駆体溶液を塗布した基板101を、空気雰囲気中にて、400℃で焼成することで、ITO前駆体溶液を酸化させることができ、これにより電極106a、bの低抵抗化を図ることができた。
その時、電極106a、bのシート抵抗は、5kΩ/□であった。
Next, the substrate 101 coated with the ITO precursor solution was baked at 400° C. in an air atmosphere to oxidize the ITO precursor solution, thereby reducing the resistance of the electrodes 106 a and 106 b.
At that time, the sheet resistance of the electrodes 106a and 106b was 5 kΩ/□.

得られた上記実施例のTFTに対して、半導体特性(ゲート電圧‐ドレイン電流特性)を測定した。その結果を図8示す。図8に示す特性によれば、ゲート電圧が略0の状態から立ち上がっており、また、ヒステリシスが略生じない状態とすることができ、良好な性能を示すことが明らかである。
また、図8には示されていないが、同様の測定を繰り返しても、極めてばらつきが小さく、いずれも良好な特性が得られたため、再現性があることも確認された。
本実施例のTFTは、移動度が6.0(cm2/Vs)、Ion/Ioff 比が106以上、と良好な結果が得られた。
The semiconductor characteristics (gate voltage-drain current characteristics) of the obtained TFT of the above embodiment were measured. The results are shown in Figure 8. According to the characteristics shown in Figure 8, the gate voltage rises from a state of approximately 0, and it is possible to achieve a state in which almost no hysteresis occurs, clearly demonstrating good performance.
Although not shown in FIG. 8, when similar measurements were repeated, the variation was extremely small and good characteristics were obtained in all cases, confirming reproducibility.
The TFT of this example showed good results, with a mobility of 6.0 (cm 2 /Vs) and an I on /I off ratio of 10 6 or more.

(比較例1)
一方、有機シラン化合物による膜を形成しないこと以外は、上記実施例と同様にして、比較例1に係るTFTを作成した。
比較例1に係るTFTにおいては、マスクを用いて電極のパターン形状に応じた深紫外線の照射を実施例と同様に行ったが、実施例のようなパターン形状とされた電極は得られなかった。さらに、半導体層の一部に溶解が生じた。
(Comparative Example 1)
On the other hand, a TFT according to Comparative Example 1 was fabricated in the same manner as in the above-mentioned Example, except that a film made of an organosilane compound was not formed.
In the TFT according to Comparative Example 1, deep ultraviolet irradiation was performed using a mask in accordance with the pattern shape of the electrode in the same manner as in the Example, but an electrode having a pattern shape like that of the Example was not obtained. Furthermore, dissolution occurred in a part of the semiconductor layer.

比較例1のTFTは、移動度が6.0(cm2/Vs)、Ion/Ioff 比が106以上と、この点では良好な結果が得られた。
続いて、ITO前駆体溶液を塗布した基板を、空気雰囲気中にて、400℃で焼成することで、ITO前駆体溶液を酸化させることができ、これにより電極の低抵抗化を図ることができた。その時、電極のシート抵抗は、5kΩ/□であった。
しかし、TFTに必要なソース・ドレイン電極の構造(パターン形状)を得ることはできず、作成されたTFTは本来の機能を有さず、TFTとしての動作は得られなかった。
The TFT of Comparative Example 1 had a mobility of 6.0 (cm 2 /Vs) and an I on /I off ratio of 10 6 or more, and thus obtained good results in these respects.
Next, the substrate coated with the ITO precursor solution was baked at 400°C in an air atmosphere to oxidize the ITO precursor solution, thereby lowering the resistance of the electrode. At that time, the sheet resistance of the electrode was 5 kΩ/□.
However, it was not possible to obtain the structure (pattern shape) of the source and drain electrodes required for the TFT, and the TFT that was created did not have its intended function and could not function as a TFT.

(比較例2)
また、有機シラン化合物により電極パターニング膜を形成はするが、その後、この電極パターニング膜を十分除去する処理をするようにしたこと以外は、上記実施例と同様にして、比較例2に係るTFTを作成した。その時、電極のシート抵抗は、5kΩ/□であった。
(Comparative Example 2)
In addition, a TFT according to Comparative Example 2 was fabricated in the same manner as in the above-mentioned Example, except that an electrode patterning film was formed using an organic silane compound and then the electrode patterning film was sufficiently removed. At that time, the sheet resistance of the electrode was 5 kΩ/□.

比較例2に係るTFTにおいては、マスクを用いて電極のパターン形状に応じた深紫外線の照射を実施例と同様に行ったが、実施例のようなパターン形状とされた電極は得られなかった。
したがって、TFTに必要なソース・ドレイン電極の構造(パターン形状)を得ることはできず、作成されたTFTは本来の機能を有さず、TFTとしての動作は得られなかった。
さらに、半導体層の一部に溶解が生じた。
In the TFT of Comparative Example 2, deep ultraviolet light was irradiated using a mask in accordance with the pattern shape of the electrodes in the same manner as in the Example, but an electrode having a pattern shape like that of the Example could not be obtained.
As a result, it was not possible to obtain the structure (pattern shape) of the source and drain electrodes required for the TFT, and the TFT thus produced did not have its intended function and was unable to operate as a TFT.
Furthermore, a part of the semiconductor layer was dissolved.

なお、本実施形態による塗布電極を形成されたトランジスタにおいては、塗布電極と半導体層の界面に有機シラン化合物からなる電極パターニング膜を介在させているので、塗布溶液中に含まれる溶剤が直接半導体層に接触し、これを溶解させる、という不都合の発生を防止することができる。
すなわち、電極パターニング膜は、塗布電極溶液が、直接、半導体層と接触することを防ぐことができ、溶解性を抑止することができる点で、極めて有用な構成要素である。
また、電極パターニング膜を構成する有機シラン化合物の膜厚としては、薄い膜(5nm以下)となっていることが好ましく、さらに理想的には単分子膜(モノレイヤー)となっていることが薄膜トランジスタにおける電極と半導体層の接触抵抗を低減させるという観点から好ましい。
In addition, in a transistor having a coating electrode formed according to this embodiment, an electrode patterning film made of an organic silane compound is interposed at the interface between the coating electrode and the semiconductor layer, which prevents the solvent contained in the coating solution from directly contacting the semiconductor layer and dissolving it.
That is, the electrode patterning film is an extremely useful component in that it can prevent the applied electrode solution from coming into direct contact with the semiconductor layer and suppress solubility.
In addition, the thickness of the organosilane compound constituting the electrode patterning film is preferably a thin film (5 nm or less), and ideally, a monolayer film, from the viewpoint of reducing the contact resistance between the electrode and the semiconductor layer in a thin-film transistor.

本発明の薄膜トランジスタの製造方法およびその薄膜トランジスタとしては、上記実施形態に記載したものに限られるものではなく、その他の種々の態様の変更が可能である。
例えば、上述した実施形態に係る薄膜トランジスタの製造方法においては、電極パターニング膜の、ソース・ドレイン電極を形成すべき領域に深紫外線を照射して親水化処理を行い、膜の改質化を行っているが、親水化の手法としては、これに限られるものではなく他のエネルギー線を照射することにより、あるいはRIE等のドライプロセスを用いて、行ってもよい。
The method for producing a thin film transistor and the thin film transistor of the present invention are not limited to those described in the above embodiment, and various other modifications are possible.
For example, in the method for manufacturing a thin film transistor according to the embodiment described above, the regions of the electrode patterning film where the source and drain electrodes are to be formed are irradiated with deep ultraviolet light to perform a hydrophilic treatment and modify the film, but the method for hydrophilization is not limited to this, and the film may be hydrophilized by irradiating other energy rays or by using a dry process such as RIE.

また、上記実施形態においては電極パターニング膜とソース・ドレイン電極の形成の他、酸化物半導体層の形成において塗布法を用いており、さらに他の各層の形成についても塗布法を用いることが好ましいが、必要に応じて、適宜、真空法(フォトリソグラフィーの手法を含む)を用いて形成するようにしてもよい。
また、本発明の電子デバイスとしては、上記実施形態に限られるものではなく、実施形態において示す各層間に他の層を介在させる構成とすることも可能である。
In the above embodiment, a coating method is used to form the electrode patterning film and the source/drain electrodes, as well as the oxide semiconductor layer. It is preferable to use a coating method for forming each of the other layers as well. However, if necessary, they may be formed appropriately using a vacuum method (including a photolithography method).
Furthermore, the electronic device of the present invention is not limited to the above-described embodiment, and other layers may be interposed between the layers shown in the embodiment.

100a、b、300 TFT
101、101´、301 基板
101a´ 基板加熱部
102、302 ゲート電極
103、303 ゲート絶縁膜
104、104´、304 半導体層(金属酸化物半導体層)
105、105´、105a~d 電極パターニング膜
106a、106a´、306a ソース電極
106b、106b´、306b ドレイン電極
110、110´ マスク
120 深紫外線
130、330 塗布材料
140 ブレードコーター
160 ITO溶液
100a, b, 300 TFT
101, 101', 301 Substrate 101a' Substrate heating unit 102, 302 Gate electrode 103, 303 Gate insulating film 104, 104', 304 Semiconductor layer (metal oxide semiconductor layer)
105, 105', 105a to d Electrode patterning film 106a, 106a', 306a Source electrode 106b, 106b', 306b Drain electrode 110, 110' Mask 120 Deep ultraviolet light 130, 330 Coating material 140 Blade coater 160 ITO solution

Claims (8)

基板上に、ゲート電極、ゲート絶縁膜、および酸化物半導体層を積層し、この酸化物半導体層上に、互いにチャネルギャップを挟んで対向するように、ソース電極およびドレイン電極を形成してなる薄膜トランジスタの製造方法において、
前記ソース電極および前記ドレイン電極を形成する際には、
少なくとも前記酸化物半導体層の上面および側面に有機シラン化合物を分散させた溶液を塗布して疎水性の電極パターニング膜を形成し、
この電極パターニング膜のうち、前記ソース電極および前記ドレイン電極を形成する領域には親水化処理を施して、該ソース電極および該ドレイン電極と、酸化物半導体層との間に介在する親水領域とするとともに、その余の領域は親水化処理を施さずに疎水領域とし、
この後、前記電極パターニング膜上に、導電材料を分散させた電極形成用溶液を塗布し、前記親水領域に前記ソース電極および前記ドレイン電極を形成する、
ことを特徴とする薄膜トランジスタの製造方法。
A method for manufacturing a thin film transistor comprising: laminating a gate electrode, a gate insulating film, and an oxide semiconductor layer on a substrate; and forming a source electrode and a drain electrode on the oxide semiconductor layer so as to face each other with a channel gap therebetween,
When forming the source electrode and the drain electrode,
applying a solution in which an organic silane compound is dispersed to at least the upper surface and side surfaces of the oxide semiconductor layer to form a hydrophobic electrode patterning film;
a hydrophilic treatment is applied to a region of the electrode patterning film where the source electrode and the drain electrode are to be formed , to form a hydrophilic region between the source electrode and the drain electrode and the oxide semiconductor layer , and a remaining region is not subjected to the hydrophilic treatment to form a hydrophobic region;
Thereafter, an electrode forming solution having a conductive material dispersed therein is applied onto the electrode patterning film, and the source electrode and the drain electrode are formed in the hydrophilic region.
A method for manufacturing a thin film transistor comprising the steps of:
前記電極パターニング膜は、前記酸化物半導体層の上面および側面の他、前記ゲート絶縁膜の露出する上表面にも形成されることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。 The method for manufacturing a thin-film transistor according to claim 1, characterized in that the electrode patterning film is formed on the upper surface and side surfaces of the oxide semiconductor layer as well as on the exposed upper surface of the gate insulating film. 前記親水化処理は、酸素が含まれる環境下で深紫外線を、所定形状のマスクを介して照射する処理であることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。 The method for manufacturing a thin-film transistor according to claim 1 or 2, characterized in that the hydrophilization treatment is a treatment in which deep ultraviolet light is irradiated through a mask of a predetermined shape in an oxygen-containing environment. 前記親水化処理が、前記電極パターニング膜に対するエネルギー線の照射によりなされ、その照射の強さおよび時間は、前記電極パターニング膜の前記親水領域が1~2nmの厚みの単分子膜を形成し得るように構成されていることを特徴とする請求項1~3のうちいずれか1項に記載の薄膜トランジスタの製造方法。 The method for manufacturing a thin-film transistor according to any one of claims 1 to 3, characterized in that the hydrophilization treatment is performed by irradiating the electrode patterning film with energy rays, and the intensity and duration of the irradiation are configured so that the hydrophilic region of the electrode patterning film can form a monolayer having a thickness of 1 to 2 nm. 前記電極パターニング膜の形成は、少なくとも前記酸化物半導体層の上面および側面に有機シラン化合物を分散した溶液を塗布した後、塗布された該溶液を所定温度で加熱することによりなされることを特徴とする請求項1~4のうちいずれか1項に記載の薄膜トランジスタの製造方法。 The method for manufacturing a thin-film transistor according to any one of claims 1 to 4, characterized in that the electrode patterning film is formed by applying a solution in which an organic silane compound is dispersed to at least the upper surface and side surfaces of the oxide semiconductor layer, and then heating the applied solution at a predetermined temperature. 基板上に、
ート電極、
ート絶縁膜、
化物半導体層
ース電極とドレイン電極の形成領域に対応して、該ソース電極および該ドレイン電極と、該酸化物半導体層との間に介在する親水領域が形成されるとともに、該ソース電極と該ドレイン電極の形成領域以外の領域に対応して疎水領域が形成された電極パターニング膜、
よび、互いの先端がギャップを介して対向する塗布型の該ソース電極と該ドレイン電極を、
の順に積層してなることを特徴とする薄膜トランジスタ。
On the board,
A gate electrode,
A gate insulating film,
An oxide semiconductor layer ,
an electrode patterning film in which a hydrophilic region is formed between the source electrode and the drain electrode and the oxide semiconductor layer in a region corresponding to a region in which the source electrode and the drain electrode are formed, and a hydrophobic region is formed in a region other than the region in which the source electrode and the drain electrode are formed ;
and coating-type source electrode and drain electrode whose tips face each other via a gap,
A thin film transistor characterized by being laminated in this order.
前記電極パターニング膜が1~2nmの厚みの単分子膜とされていることを特徴とする請求項6に記載の薄膜トランジスタ。 The thin-film transistor according to claim 6, characterized in that the electrode patterning film is a monolayer having a thickness of 1 to 2 nm. 前記ソース電極と前記ドレイン電極、および前記酸化物半導体層の間に介在する前記電極パターニング膜は、親水基を有する有機シラン化合物を含むことを特徴とする請求項6または7に記載の薄膜トランジスタ。 The thin-film transistor according to claim 6 or 7, characterized in that the electrode patterning film interposed between the source electrode, the drain electrode, and the oxide semiconductor layer contains an organic silane compound having a hydrophilic group.
JP2021017542A 2021-02-05 2021-02-05 Thin film transistor manufacturing method and thin film transistor Active JP7634381B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021017542A JP7634381B2 (en) 2021-02-05 2021-02-05 Thin film transistor manufacturing method and thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021017542A JP7634381B2 (en) 2021-02-05 2021-02-05 Thin film transistor manufacturing method and thin film transistor

Publications (2)

Publication Number Publication Date
JP2022120569A JP2022120569A (en) 2022-08-18
JP7634381B2 true JP7634381B2 (en) 2025-02-21

Family

ID=82849072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021017542A Active JP7634381B2 (en) 2021-02-05 2021-02-05 Thin film transistor manufacturing method and thin film transistor

Country Status (1)

Country Link
JP (1) JP7634381B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010549A (en) 2008-06-30 2010-01-14 Konica Minolta Holdings Inc Method of manufacturing thin film transistor, and thin film transistor
JP2011216647A (en) 2010-03-31 2011-10-27 Dainippon Printing Co Ltd Method for manufacturing pattern-formed body, method for manufacturing functional element, and method for manufacturing semiconductor element
JP2012212747A (en) 2011-03-31 2012-11-01 Fujifilm Corp Thin film transistor manufacturing apparatus and manufacturing method of the same
JP2013058599A (en) 2011-09-08 2013-03-28 Sumitomo Chemical Co Ltd Electrode for organic semiconductor element and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010549A (en) 2008-06-30 2010-01-14 Konica Minolta Holdings Inc Method of manufacturing thin film transistor, and thin film transistor
JP2011216647A (en) 2010-03-31 2011-10-27 Dainippon Printing Co Ltd Method for manufacturing pattern-formed body, method for manufacturing functional element, and method for manufacturing semiconductor element
JP2012212747A (en) 2011-03-31 2012-11-01 Fujifilm Corp Thin film transistor manufacturing apparatus and manufacturing method of the same
JP2013058599A (en) 2011-09-08 2013-03-28 Sumitomo Chemical Co Ltd Electrode for organic semiconductor element and method for manufacturing the same

Also Published As

Publication number Publication date
JP2022120569A (en) 2022-08-18

Similar Documents

Publication Publication Date Title
JP4543617B2 (en) Active matrix substrate manufacturing method, electro-optical device manufacturing method, electronic device manufacturing method, active matrix substrate manufacturing device, electro-optical device manufacturing device, and electric device manufacturing device
US8435832B2 (en) Double self-aligned metal oxide TFT
CN101542744B (en) Self-aligned organic thin film transistor and fabrication method thereof
US20080012009A1 (en) Field effect transistor, organic thin-film transistor and manufacturing method of organic transistor
JP2011216647A (en) Method for manufacturing pattern-formed body, method for manufacturing functional element, and method for manufacturing semiconductor element
JP5063832B2 (en) Field effect transistor and manufacturing method thereof
JP2005260040A (en) Doping method, semiconductor device manufacturing method, and electronic application device manufacturing method
CN100565927C (en) Method of forming transistor with double layer dielectric
CN101044625A (en) Method of forming a solution processed transistor having a multilayer dielectric
WO2010061721A1 (en) Thin film transistor and method for manufacturing thin film transistor
JP2011210972A (en) Field-effect transistor, method of manufacturing the same, and image display apparatus
CN108831930A (en) A kind of flexible thin-film transistor and preparation method thereof based on laser technology
JP5036219B2 (en) Manufacturing method of semiconductor device having organic thin film transistor
JP2010182852A (en) Metal oxide semiconductor, manufacturing method therefor, and thin-film transistor
JP7634381B2 (en) Thin film transistor manufacturing method and thin film transistor
JP2010147206A (en) Thin-film transistor and method for manufacturing the same
JP2008171861A (en) Organic thin film transistor
WO2010034815A1 (en) Method for forming self-aligned electrodes
JP2020096134A (en) Method for producing coating type metal oxide film, coating type metal oxide film produced using the same, and electronic device
JP7792774B2 (en) Method for producing coated conductive film and precursor solution for coated conductive film
JP5870502B2 (en) Organic semiconductor device and manufacturing method thereof
JP2010283240A (en) Thin film patterning method, device and manufacturing method thereof
JP2004241769A (en) Method for manufacturing resist pattern and method for manufacturing semiconductor device
JP2010021247A (en) Method of manufacturing thin-film transistor and electronic device manufactured by the same
WO2022181706A1 (en) Encapsulant for compound having non-stoichiometric composition and method for producing same

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250210

R150 Certificate of patent or registration of utility model

Ref document number: 7634381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150