Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7634813B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7634813B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7634813B2
JP7634813B2 JP2020178409A JP2020178409A JP7634813B2 JP 7634813 B2 JP7634813 B2 JP 7634813B2 JP 2020178409 A JP2020178409 A JP 2020178409A JP 2020178409 A JP2020178409 A JP 2020178409A JP 7634813 B2 JP7634813 B2 JP 7634813B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor
electrode layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020178409A
Other languages
English (en)
Other versions
JP2022069302A (ja
Inventor
満 沖川
秀彰 ▲柳▼田
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Flosfia Inc
Original Assignee
Flosfia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flosfia Inc filed Critical Flosfia Inc
Priority to JP2020178409A priority Critical patent/JP7634813B2/ja
Priority to US17/508,259 priority patent/US11855135B2/en
Publication of JP2022069302A publication Critical patent/JP2022069302A/ja
Application granted granted Critical
Publication of JP7634813B2 publication Critical patent/JP7634813B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P2201/00—Indexing scheme relating to controlling arrangements characterised by the converter used
    • H02P2201/09—Boost converter, i.e. DC-DC step up converter increasing the voltage between the supply and the inverter driving the motor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using DC to AC converters or inverters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
    • H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3234—Materials thereof being oxide semiconducting materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、パワーデバイス等として有用な半導体装置に関する。
酸化ガリウム（Ｇａ２Ｏ３）は、室温において４．８－５．３ｅＶという広いバンドギャップを持ち、可視光及び紫外光をほとんど吸収しない透明半導体である。そのため、特に、深紫外光線領域で動作する光・電子デバイスや透明エレクトロニクスにおいて使用するための有望な材料であり、近年においては、酸化ガリウム（Ｇａ２Ｏ３）を基にした、光検知器、発光ダイオード（ＬＥＤ）及びトランジスタの開発が行われている（非特許文献１参照）。当該酸化ガリウムは特許文献４によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶とすることによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
また、酸化ガリウム（Ｇａ２Ｏ３）には、α、β、γ、σ、εの５つの結晶構造が存在し、一般的に最も安定な構造は、β－Ｇａ２Ｏ３である。しかしながら、β－Ｇａ２Ｏ３はβガリア構造であるので、一般に電子材料等で利用する結晶系とは異なり、半導体装置への利用は必ずしも好適ではない。また、β－Ｇａ２Ｏ３薄膜の成長は高い基板温度や高い真空度を必要とするので、製造コストも増大するといった問題もある。また、非特許文献２にも記載されているように、β－Ｇａ２Ｏ３では、高濃度（例えば１×１０１９／ｃｍ３以上）のドーパント（Ｓｉ）でさえも、イオン注入後、８００℃～１１００℃の高温にてアニール処理を施さなければドナーとして使えなかった。
一方、α－Ｇａ２Ｏ３は、既に汎用されているサファイア基板と同じ結晶構造を有するため、光・電子デバイスへの利用には好適であり、さらに、β－Ｇａ２Ｏ３よりも広いバンドギャップをもつため、パワーデバイスに特に有用であり、そのため、α－Ｇａ２Ｏ３を半導体として用いた半導体装置が待ち望まれている状況である。
特許文献１および２には、β－Ｇａ２Ｏ３を半導体として用い、これに適合したオーミック特性が得られる電極として、Ｔｉ層およびＡｕ層からなる２層、Ｔｉ層、Ａｌ層およびＡｕ層からなる３層、またはＴｉ層、Ａｌ層、Ｎｉ層およびＡｕ層からなる４層を用いた半導体装置が記載されている。
また、特許文献３には、β－Ｇａ２Ｏ３を半導体として用い、これに適合したショットキー特性が得られる電極として、Ａｕ、Ｐｔ、あるいはＮｉおよびＡｕの積層体のいずれかを用いた半導体装置が記載されている。
しかしながら、特許文献１～３の記載の電極を、α－Ｇａ２Ｏ３を半導体として用いた半導体装置に適用した場合、ショットキー電極やオーミック電極として機能しなかったり、金属電極が半導体膜から剥離することにより、半導体特性が損なわれたりするなどの問題があった。さらに、特許文献１～３に記載の電極構成は、電極端部付近からリーク電流が発生したり、実装時等に電極端部から剥離が生じたりしてしまうなど、半導体装置として実用上満足できるようなものを得ることができていなかった。
特開２００５－２６０１０１号公報 特開２００９－８１４６８号公報 特開２０１３－１２７６０号公報 国際公開第２０１４／０５０７９３号
Jun Liang Zhao et al, "UV and Visible Electroluminescence From a Sn:Ga2O3/n+－Si Heterojunction by Metal－Organic Chemical Vapor Deposition",IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO.5 MAY 2011 Kohei Sasaki et al, "Si-Ion Implantation Doping in β－Ga2O3 an d Its Application to Fabrication of Low－Resistance Ohmic Contacts", Applied Physics Express 6 (2013) 086502
本発明は、逆方向耐圧を向上しつつ電極の密着性に優れた半導体装置を提供することを目的とする。
本発明者らは、上記目的を達成すべく鋭意検討した結果、半導体層と、該半導体層上に配置されている電極層とを備え、前記電極層が、第１の電極層と、第１の電極層上に配置されている第２の電極層とを少なくとも含む半導体装置であって、
前記第２の電極層の外端部が前記第１の電極層の外端部よりも外側に位置しており、前記半導体層が、前記半導体層とは電気抵抗率が異なる電界緩和領域を有し、且つ、前記電界緩和領域が、前記第２の電極層のうち前記第１の電極層の外端部よりも外側に位置する部分の少なくとも一部と平面視で重なっている半導体装置が、逆方向耐圧を向上させつつ、電極の密着性を向上させることができ、実装性に優れたものであることものであることを見出し、このようにして得られた半導体装置が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
すなわち、本発明は、以下の発明に関する。
［１］ 半導体層と、該半導体層上に配置されている電極層とを備え、前記電極層が、第１の電極層と、該第１の電極層上に配置されている第２の電極層とを少なくとも含む半導体装置であって、
前記第２の電極層の外端部が前記第１の電極層の外端部よりも外側に位置しており、前記半導体層が、前記半導体層とは電気抵抗率が異なる電界緩和領域を有し、且つ、前記電界緩和領域が、前記第２の電極層のうち前記第１の電極層の外端部よりも外側に位置する部分の少なくとも一部と平面視で重なっていることを特徴とする半導体装置。
［２］ 前記半導体層が、結晶性酸化物半導体を主成分として含む前記［１］記載の半導体装置。
［３］ 前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる１種または２種以上の金属を含む前記［２］記載の半導体装置。
［４］ 前記結晶性酸化物半導体が、少なくともガリウムを含む前記［２］または［３］に記載の半導体装置。
［５］ 前記結晶性酸化物半導体が、コランダム構造またはβガリア構造を有する前記［２］～［４］のいずれかに記載の半導体装置。
［６］ 前記第１の電極層の仕事関数が、前記第２の電極層の仕事関数よりも大きい前記［１］～［５］のいずれかに記載の半導体装置。
［７］ 前記電界緩和領域と、前記第２の電極層の外端部とが平面視で重なっている前記［１］～［６］のいずれかに記載の半導体装置。
［８］ 前記半導体層が、前記第１の電極層の外端部よりも外側に位置する前記半導体層表面の少なくとも一部に凹凸部を有している前記［１］～［７］のいずれかに記載の半導体装装置。
［９］ 前記半導体層が、前記第２の電極層の外端部に位置する前記半導体層表面の少なくとも一部に凹凸部を有している前記［１］～［８］のいずれかに記載の半導体装置。
［１０］ 前記凹凸部がトレンチを含む、前記［８］または［９］記載の半導体装置。
［１１］ 前記第２の電極層の外端部と前記半導体層との界面を覆うパッシベーション膜をさらに有する前記［１］～［１０］のいずれかに記載の半導体装置。
［１２］ 前記半導体層と前記電極層との間に絶縁体層が設けられている前記［１］～［８］のいずれかに記載の半導体装置。
［１３］ 前記電界緩和領域の少なくとも一部が、前記絶縁体層の内端部と平面視で重なっている前記［１２］記載の半導体装置。
［１４］ 前記第２の電極層と前記絶縁体層とが接触する界面において、前記絶縁体層が凹凸部を有している前記［１２］または［１３］に記載の半導体装置。
［１５］ 前記絶縁体層の前記凹凸部がトレンチを含む、前記［１４］記載の半導体装置。
［１６］ 前記電界緩和領域が、前記トレンチと平面視で重なる部分を有する前記［１５］記載の半導体装置。
［１７］ 前記第２の電極層の外端部と前記絶縁体層との界面を覆うパッシベーション膜をさらに有する前記［１２］～［１６］のいずれかに記載の半導体装置。
［１８］ ダイオードまたはトランジスタである前記［１］～［１７］のいずれかに記載の半導体装置。
［１９］ パワーデバイスである前記［１］～［１８］のいずかに記載の半導体装置。
［２０］ 前記［１］～［１９］のいずれかに記載の半導体装置を用いた電力変換装置。
［２１］ 前記［１］～［１９］のいずれかに記載の半導体装置を用いた制御システム。
本発明によれば、半導体装置の逆方向耐圧を向上しつつ、電極の密着性を優れたものとすることができる。
本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）を模式的に示す図である。 本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）を模式的に示す図である。 本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）を模式的に示す図である。 本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）を模式的に示す図である。 本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）を模式的に示す図である。 本発明の実施態様にかかるジャンクションバリアショットキーダイオード（ＪＢＳ）を模式的に示す図である。 本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）を模式的に示す図である。 本発明の実施態様にかかるショットキーバリアダイオード（ＳＢＤ）の好適な製造工程を模式的に示す図である。 本発明の実施態様にかかる金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を模式的に示す図である。 本発明の実施態様にかかる金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を模式的に示す図である。 本発明の実施態様において用いられるミストＣＶＤ装置の構成図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示すブロック構成図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示す回路図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示すブロック構成図である。 本発明の実施態様にかかる半導体装置を採用した制御システムの一例を示す回路図である。 比較例におけるショットキーバリアダイオード（ＳＢＤ）の実装後の断面画像を示す図である。
本発明の半導体装置は、半導体層と、該半導体層上に配置されている電極層とを備え、前記電極層が、該第１の電極層と、第１の電極層上に配置されている第２の電極層とを少なくとも含む半導体装置であって、前記第２の電極層の外端部が前記第１の電極層の外端部よりも外側に位置しており、前記半導体層が、前記半導体層とは電気抵抗率が異なる電界緩和領域を有し、且つ、前記電界緩和領域が、前記第２の電極層のうち前記第１の電極層の外端部よりも外側に位置する部分の少なくとも一部と平面視で重なっていることを特長とする。
前記半導体層は、本発明の目的を阻害しない限り、特に限定されない。前記半導体層の構成材料としては、例えば、シリコン、炭化珪素、窒化ガリウムや窒化アルミニウム等の窒化物半導体、酸化ガリウム等が挙げられる。本発明の実施態様においては、前記半導体層が、結晶性酸化物半導体を主成分として含むのが好ましい。前記結晶性酸化物半導体としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含む金属酸化物などがあげられる。本発明の実施態様においては、前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる少なくとも１種の金属を含有するのが好ましく、少なくともガリウムを含むのがより好ましく、α－Ｇａ２Ｏ３またはその混晶であるのが最も好ましい。本発明の実施態様によれば、例えば酸化ガリウムまたはその混晶等のバンドギャップの大きい半導体を用いた場合であっても、絶縁耐圧を向上させつつ電極の密着性を改善させることができる。前記結晶性酸化物半導体の結晶構造も、本発明の目的を阻害しない限り、特に限定されない。前記結晶性酸化物半導体の結晶構造としては、例えば、コランダム構造、β－ガリア構造、六方晶構造（例えば、ε型構造等）、直方晶構造（例えばκ型構造等）、立方晶構造、または正方晶構造等が挙げられる。本発明の実施態様においては、前記結晶性酸化物半導体が、コランダム構造、β－ガリア構造または六方晶構造（例えば、ε型構造等）を有するのが好ましく、コランダム構造を有するのがより好ましい。なお、「主成分」とは、前記結晶性酸化物半導体が、原子比で、前記半導体層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、さらにより好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。また、前記半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明の実施態様においては、１０μｍ以上であるのが好ましい。前記半導体膜の表面積は特に限定されないが、１ｍｍ２以上であってもよいし、１ｍｍ２以下であってもよいが、１０ｍｍ２～３００ｃｍ２であるのが好ましく、１００ｍｍ２～１００ｃｍ２であるのがより好ましい。また、前記半導体層は、通常、単結晶であるが、多結晶であってもよい。また、前記半導体層は、少なくとも第１の半導体層と第２の半導体層とを含む多層膜であって、第１の半導体層上にショットキー電極が設けられる場合には、第１の半導体層のキャリア密度が、第２の半導体層のキャリア密度よりも小さい多層膜であるのも好ましい。なお、この場合、第２の半導体層には、通常、ドーパントが含まれており、前記半導体層のキャリア密度は、ドーピング量を調節することにより、適宜設定することができる。
前記半導体層は、ドーパントが含んでいるのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。本発明の実施形態においては、特に、前記半導体層がガリウムを含む結晶性酸化物を主成分とする場合、前記ドーパントの好適な例としては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはマグネシウム、カルシウム、亜鉛等のｐ型ドーパントなどが挙げられる。本発明の実施態様においては、前記ｎ型ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記半導体層の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。より具体的には、ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、さらに、本発明によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。本発明の実施態様においては、１×１０１７／ｃｍ３以上のキャリア濃度で含有させるのが好ましい。
本発明の実施態様においては、前記半導体層が、前記第１の電極層の外端部よりも外側に位置する前記半導体層表面の少なくとも一部に凹凸部を有しているのが好ましい。また、本発明の実施態様においては、前記凹凸部の少なくとも一部が、前記第２の電極層の外端部よりも外側に位置しているのが、リーク電流をより良好に抑制することができるので、好ましい。前記凹凸部は、凸部または凹部からなるものであれば特に限定されず、凸部からなる凹凸部であってもよいし、凹部からなる凹凸部であってもよいし、凸部および凹部からなる凹凸部であってもよい。本発明の実施態様においては、通常、前記凹凸部の表面粗さ（Ｒａ）が、前記凹凸部以外の半導体層表面の表面粗さ（Ｒａ）よりも大きくなる。より具体的には、例えば、前記半導体層表面において、前記第１の電極層の外端部の外側の表面粗さ（Ｒａ）が、前記第１の電極層の外端部よりも内側の表面粗さ（Ｒａ）よりも大きいのが好ましい。また、本発明の実施態様においては、前記凹凸部が、トレンチを含むのも好ましく、該トレンチ内に前記第２の電極層の少なくとも一部が埋め込まれているのも、電極の密着性をより向上させることができ、且つ放熱性をより優れたものとすることができるので、好ましい。なお、前記凹凸部の形成方法は、特に限定されず、公知の方法であってよい。前記凹凸部の形成方法としては、例えば、半導体層表面にマスクパターンを配置した後、半導体層を塩素あるいはフッ素を含むガスを導入したプラズマ処理でエッチングする方法や、アルゴン（Ａｒ）を照射する方法等が挙げられる。なお、前記トレンチの深さは、特に限定されないが、本発明の実施態様においては、１０ｎｍ以上であるのが好ましく、１００ｎｍ以上であるのがより好ましい。
前記半導体層は、公知の手段を用いて形成されてよい。前記半導体層の形成手段としては、例えば、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法またはＡＬＤ法などが挙げられる。本発明の実施態様においては、前記半導体層の形成手段が、ＭＯＣＶＤ法、ミストＣＶＤ法、ミスト・エピタキシー法またはＨＶＰＥ法であるのが好ましく、ミストＣＶＤ法またはミスト・エピタキシー法であるのが好ましい。前記のミストＣＶＤ法またはミスト・エピタキシー法では、例えば図１１に示すミストＣＶＤ装置を用いて、原料溶液を霧化し（霧化工程）、液滴を浮遊させ、霧化後、得られた霧化液滴をキャリアガスでもって基体上まで搬送し（搬送工程）、ついで、前記基体近傍で前記霧化液滴を熱反応させることによって、基体上に結晶性酸化物半導体を主成分として含む半導体膜を積層する（成膜工程）ことにより前記半導体層を形成する。
（霧化工程）
霧化工程は、前記原料溶液を霧化する。前記原料溶液の霧化手段は、前記原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明の実施態様においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは１００ｎｍ～１０μｍである。
（原料溶液）
前記原料溶液は、霧化または液滴化が可能であり、半導体膜を形成可能な原料を含んでいれば特に限定されず、無機材料であっても、有機材料であってもよい。本発明の実施態様においては、前記原料が、金属または金属化合物であるのが好ましく、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウムから選ばれる１種または２種以上の金属を含むのがより好ましい。
本発明の実施態様においては、前記原料溶液として、前記金属を錯体または塩の形態で有機溶媒または水に溶解または分散させたものを好適に用いることができる。錯体の形態としては、例えば、アセチルアセトナート錯体、カルボニル錯体、アンミン錯体、ヒドリド錯体などが挙げられる。塩の形態としては、例えば、有機金属塩（例えば金属酢酸塩、金属シュウ酸塩、金属クエン酸塩等）、硫化金属塩、硝化金属塩、リン酸化金属塩、ハロゲン化金属塩（例えば塩化金属塩、臭化金属塩、ヨウ化金属塩等）などが挙げられる。
また、前記原料溶液には、ハロゲン化水素酸や酸化剤等の添加剤を混合するのが好ましい。前記ハロゲン化水素酸としては、例えば、臭化水素酸、塩酸、ヨウ化水素酸などが挙げられるが、中でも、異常粒の発生をより効率的に抑制できるとの理由から、臭化水素酸またはヨウ化水素酸が好ましい。前記酸化剤としては、例えば、過酸化水素（Ｈ２Ｏ２）、過酸化ナトリウム（Ｎａ２Ｏ２）、過酸化バリウム（ＢａＯ２）、過酸化ベンゾイル（Ｃ６Ｈ５ＣＯ）２Ｏ２等の過酸化物、次亜塩素酸（ＨＣｌＯ）、過塩素酸、硝酸、オゾン水、過酢酸やニトロベンゼン等の有機過酸化物などが挙げられる。
前記原料溶液には、ドーパントが含まれていてもよい。原料溶液にドーパントを含ませることで、ドーピングを良好に行うことができる。前記ドーパントは、本発明の目的を阻害しない限り、特に限定されない。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはＭｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｉ、Ｐｂ、Ｎ、もしくはＰ等のｐ型ドーパントなどが挙げられる。前記ドーパントの含有量は、所望のキャリア密度に対するドーパントの原料中の濃度の関係を示す検量線を用いることにより適宜設定される。
原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明の実施態様においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましい。
（搬送工程）
搬送工程では、キャリアガスでもって前記霧化液滴を成膜室内に搬送する。前記キャリアガスとしては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（成膜工程）
成膜工程では、前記基体近傍で前記霧化液滴を熱反応させることによって、基体上に、前記半導体膜を成膜する。熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、３００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下（例えば、不活性ガス雰囲気下等）、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよいが、不活性ガス雰囲気下または酸素雰囲気下で行われるのが好ましい。また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明の実施態様においては、大気圧下で行われるのが好ましい。なお、膜厚は、成膜時間を調整することにより、設定することができる。
（基体）
前記基体は、前記半導体膜を支持できるものであれば特に限定されない。前記基体の材料も、本発明の目的を阻害しない限り特に限定されず、公知の基体であってよく、有機化合物であってもよいし、無機化合物であってもよい。前記基体の形状としては、どのような形状のものであってもよく、あらゆる形状に対して有効であり、例えば、平板や円板等の板状、繊維状、棒状、円柱状、角柱状、筒状、螺旋状、球状、リング状などが挙げられるが、本発明の実施態様においては、基板が好ましい。基板の厚さは、本発明の実施態様においては特に限定されない。
前記基板は、板状であって、前記半導体膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいし、金属基板や導電性基板であってもよいが、前記基板が、絶縁体基板であるのが好ましく、また、表面に金属膜を有する基板であるのも好ましい。前記基板としては、例えば、コランダム構造を有する基板材料を主成分として含む下地基板、またはβ－ガリア構造を有する基板材料を主成分として含む下地基板、六方晶構造を有する基板材料を主成分として含む下地基板などが挙げられる。ここで、「主成分」とは、前記特定の結晶構造を有する基板材料が、原子比で、基板材料の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよい。
基板材料は、本発明の目的を阻害しない限り、特に限定されず、公知のものであってよい。前記のコランダム構造を有する基板材料としては、例えば、α－Ａｌ２Ｏ３（サファイア基板）またはα－Ｇａ２Ｏ３が好適に挙げられ、ａ面サファイア基板、ｍ面サファイア基板、ｒ面サファイア基板、ｃ面サファイア基板や、α型酸化ガリウム基板（ａ面、ｍ面またはｒ面）などがより好適な例として挙げられる。β－ガリア構造を有する基板材料を主成分とする下地基板としては、例えばβ－Ｇａ２Ｏ３基板、又はＧａ２Ｏ３とＡｌ２Ｏ３とを含みＡｌ２Ｏ３が０ｗｔ％より多くかつ６０ｗｔ％以下である混晶体基板などが挙げられる。また、六方晶構造を有する基板材料を主成分とする下地基板としては、例えば、ＳｉＣ基板、ＺｎＯ基板、ＧａＮ基板などが挙げられる。
本発明の実施態様においては、前記成膜工程の後、アニール処理を行ってもよい。アニールの処理温度は、本発明の目的を阻害しない限り特に限定されず、通常、３００℃～６５０℃であり、好ましくは３５０℃～５５０℃である。また、アニールの処理時間は、通常、１分間～４８時間であり、好ましくは１０分間～２４時間であり、より好ましくは３０分間～１２時間である。なお、アニール処理は、本発明の目的を阻害しない限り、どのような雰囲気下で行われてもよい。非酸素雰囲気下であってもよいし、酸素雰囲気下であってもよい。非酸素雰囲気下としては、例えば、不活性ガス雰囲気下（例えば、窒素雰囲気下）または還元ガス雰囲気下等が挙げられるが、本発明の実施態様においては、不活性ガス雰囲気下が好ましく、窒素雰囲気下であるのがより好ましい。
また、本発明の実施態様においては、前記基体上に、直接、前記半導体膜を設けてもよいし、応力緩和層（例えば、バッファ層、ＥＬＯ層等）、剥離犠牲層等の他の層を介して前記半導体膜を設けてもよい。各層の形成手段は、特に限定されず、公知の手段であってよいが、本発明の実施態様においては、ミストＣＶＤ法が好ましい。
本発明の実施態様においては、前記半導体膜を、前記基体等から剥離する等の公知の手段を用いた後に、前記半導体層として半導体装置に用いてもよいし、そのまま前記半導体層として半導体装置に用いてもよい。
前記電極層は、第１の電極層と、前記第１の電極層上に直接または他の層を介して配置されている第２の電極層とを含むものであれば、特に限定されない。本発明の実施態様においては、前記電極層は、前記半導体層との間にショットキー接合を形成するものであってもよいし、前記半導体層との間にオーミック接合を形成するものであってもよい。また、前記電極層は、ショットキー電極、オーミック電極、ゲート電極、ドレイン電極、ソース電極、コレクタ電極、エミッタ電極等のいずれであってもよい。本発明の実施態様においては、前記電極層が、ショットキー電極またはソース電極を構成しているのが好ましい。また、前記電極層は、さらに第３の電極層として他の電極層等を備えていてもよい。
第１の電極層は、導電性を有しているものであれば、本発明の目的を阻害しない限り特に限定されない。第１の電極層の構成材料は、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明の実施態様においては、第１の電極の材料が、金属であるのが好ましい。前記金属としては、好適には、例えば、周期律表第４族～第１０族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられる。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）などが挙げられる。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられる。本発明の実施態様においては、第１の電極層が、周期律表第６族から選ばれる少なくも１種の金属を含むのが好ましい。第１の電極層の層厚は、特に限定されないが、０．１ｎｍ～１０μｍが好ましく、５ｎｍ～５００ｎｍがより好ましく、１０ｎｍ～２００ｎｍが最も好ましい。なお、本発明の実施態様においては、第１の電極層の層厚が、第２の電極層の層厚よりも薄いのが好ましい。また、本発明の実施態様においては、前記第１の電極層の仕事関数が、前記第２の電極層の仕事関数よりも大きいのが好ましい。第１の電極層をこのような好ましい構成とすることにより、よりショットキー特性に優れた半導体装置を得ることができるだけでなく、逆方向耐圧の向上効果をより良好に発現することができる。また、本発明の実施態様においては、前記第１の電極層は、単層であってもよいし、２層以上の金属層から構成されていてもよい。
第２の電極層は、導電性を有しており、前記第１の電極層上に配置されているものであれば、本発明の目的を阻害しない限り、特に限定されない。なお、前記第２の電極層は、前記第１の電極層上に直接積層されていてもよいし、他の層（例えば、金属層等）を介して積層されていてもよい。第２の電極層の構成材料は、導電性無機材料であってもよいし、導電性有機材料であってもよい。本発明の実施態様においては、第２の電極の材料が、金属であるのが好ましい。また、本発明の実施態様においては、第２の電極の材料が、金属であるのが好ましい。前記金属としては、好適には、例えば、周期律表４族～第１３族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第４族～１０族の金属としては、第１の電極層の説明において周期律表第４族～１０族の金属としてそれぞれ例示した金属などが挙げられる。周期律表第１１族金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。周期律表第１２族の金属としては、例えば、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）などが挙げられる。また、周期律表第１３族の金属としては、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などが挙げられる。本発明の実施態様においては、第２の電極層が、周期律表第４族および１０族から選ばれる少なくとも１種の金属を含むのが好ましく、チタン（Ｔｉ）または白金（Ｐｔ）を含むのがより好ましい。なお、第２の電極層の層厚は、特に限定されないが、１ｎｍ～５００μｍが好ましく、１０ｎｍ～１００μｍがより好ましく、０．５μｍ～１０μｍが最も好ましい。また、本発明の実施態様においては、前記第２の電極層は、単層であってもよいし、２層以上の金属層から構成されていてもよい。
第１の電極層または第２の電極層の形成手段は特に限定されず、公知の手段であってよい。第１の電極または第２の電極層の形成手段としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。
第２の電極層の外端部は、第１の電極層の外端部よりも外側に位置していれば、特に限定されないが、本発明の実施態様においては、第１の電極層の外端部と第２の電極層の外端部との間の距離が１μｍ以上であるのが、より密着性を向上することができるので、好ましい。また、本発明の実施態様においては、第２の電極層のうち、第１の電極層の外端部よりも外側に張り出している部分（以下、「張り出し部分」ともいう）の少なくとも一部が、前記半導体装置の外側に向かって膜厚が減少するテーパ領域を有しているのも、前記半導体装置の耐圧性をより優れたものとすることができるので、好ましい。また、このような好ましい電極構成と上記した好ましい前記半導体層の構成材料とを組み合わせることによって、より良好にリーク電流が抑制された、より低損失な半導体装置を得ることができる。なお、前記テーパ領域における膜厚の減少率などは特に限定されず、便宜上、内側の膜厚と外側の膜厚との任意の２点から、前記半導体装置の外側に向かって膜厚が減少するといえる場合には、前記テーパ領域としてもよい。
前記電界緩和領域は、前記半導体層と電気抵抗率が異なる領域であれば、本発明の目的を阻害しない限り、特に限定されない。すなわち、前記電界緩和領域と、前記半導体層中における前記電界緩和領域以外の領域との間の電気抵抗率が異なっていればそれでよい。前記電界緩和領域の構成材料も、特に限定されず、電界緩和領域の主成分と前記半導体層の主成分とが同一であってもよいし、前記電界緩和領域の主成分が、前記半導体層の主成分と異なっていてもよい。本発明の実施態様においては、前記電界緩和領域が、高抵抗領域、ｐ型半導体領域、または絶縁体領域であるのが好ましい。なお、前記電界緩和領域が高抵抗領域である場合、前記電界緩和領域の電気抵抗率は、通常、５．０×１０４Ω・ｃｍ以上であり、好ましくは、１．０×１０５Ω・ｃｍ以上である。また、前記電界緩和領域がｐ型半導体領域である場合、前記電界緩和領域は、前記半導体層と主成分が同じであって、ｐ型ドーパントを含有するものであってもよいし、前記電界緩和領域が、前記半導体層の主成分とは異なるｐ型半導体を主成分とするものであってもよい。本発明の実施態様においては、前記電界緩和領域と、前記第２の電極層の外端部と平面視で重なっているのが好ましい。このような好ましい構成とすることにより、電極の密着性を維持しつつ、前記半導体装置の耐圧をより向上させることができる。
本発明の実施態様においては、前記半導体装置が、さらに、前記半導体層と前記電極層との間に絶縁体層を有しているのも好ましく、前記電界緩和領域の少なくとも一部が、前記絶縁体層の内端部と平面視で重なっているのがより好ましい。また、この場合、第１の電極層および／または第２の電極層の外端部が、前記絶縁体層上に位置しているのが、半導体層内に空乏層がより良好に形成されるので、好ましい。また、本発明の実施態様においては、前記第１の電極層および／または前記第２の電極層の外端部と、前記電界緩和領域の少なくとも一部とが平面視で重なっているのが好ましい。このような構成とすることにより、前記絶縁体層の破壊をより良好に抑制することができる。前記絶縁体層の構成材料は、本発明の目的を阻害しない限り、特に限定されず、公知の材料であってよい。前記絶縁体層としては、例えば、ＳｉＯ２膜、ポリシリコン膜、リン添加ＳｉＯ２膜（ＰＳＧ膜）、ボロン添加ＳｉＯ２膜、リンーボロン添加ＳｉＯ２膜（ＢＰＳＧ膜）等が挙げられる。前記フィールド絶縁膜の形成手段としては、例えば、ＣＶＤ法、大気圧ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法等が挙げられる。本発明の実施態様においては、前記絶縁体層の形成手段が、ミストＣＶＤ法または大気圧ＣＶＤ法であるのが好ましい。
また、本発明の実施態様においては、前記絶縁体層が、前記第２の電極層と前記絶縁体層とが接触する界面において、前記絶縁体層が凹凸部を有しているのが好ましい。前記凹凸部は、上記した前記半導体層が有する凹凸部と同様であってよい。本発明の実施態様においては、前記凹凸部の少なくとも一部が、前記第２の電極層の外端部より外側に位置しているのが好ましい。また、本発明の実施態様においては、前記凹凸部が、トレンチを含むのが好ましく、該トレンチ内に前記第２の電極層の少なくとも一部が埋め込まれているのが好ましい。また、この場合、前記電界緩和領域が、前記トレンチと平面視で重なる部分を有しているのが好ましい。このような好ましい構成とすることにより、前記半導体装置の耐圧向上効果を維持しつつ、電極の密着性をより向上することができる。なお、前記トレンチの深さは、特に限定されないが、本発明の実施態様においては、１０ｎｍ以上であるのが好ましく、１００ｎｍ以上であるのがより好ましい。また、本発明の実施態様においては、前記半導体装置が、前記第２の電極層の外端部と前記絶縁体層との界面を覆うパッシベーション膜をさらに有しているのも、好ましい。
本発明の半導体装置は、様々な半導体素子に有用であり、とりわけ、パワーデバイスに有用である。また、半導体素子は、電極が半導体層の片面側に形成され、半導体層の膜厚方向と垂直方向に電流が流れる横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有し、半導体層の膜厚方向に電流が流れる縦型の素子（縦型デバイス）に分類することができ、本発明の実施態様においては、前記半導体素子を横型デバイスにも縦型デバイスにも好適に用いることができるが、中でも縦型デバイスに用いることが好ましい。前記半導体素子としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオードなどが挙げられる。本発明の実施態様においては、前記半導体装置が、ＳＢＤ、ＭＯＳＦＥＴ、ＳＩＴ、ＪＦＥＴまたはＩＧＢＴであるのが好ましく、ＳＢＤ、ＭＯＳＦＥＴまたはＳＩＴであるのがより好ましく、ＳＢＤであるのが最も好ましい。
以下、前記半導体装置の好適な例を、図面を用いて説明するが、本発明はこれら実施の態様に限定されるものではない。なお、以下に例示する半導体装置において、本発明の目的を阻害しない限り、さらに他の層（例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等）などが含まれていてもよいし、また、緩衝層（バッファ層）なども適宜省いてもよい。
図１は、本発明の好適な実施態様の一つであるショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図１のＳＢＤは、オーミック電極１０２、半導体層１０１、ショットキー電極１０３、電界緩和領域１０６を備えている。半導体層１０１は、ｎ－型半導体層１０１ａおよびｎ＋型半導体層１０１ｂから構成されている。また、ショットキー電極１０３は、金属層１０３ａ、金属層１０３ｂおよび金属層１０３ｃから構成されている。図１の半導体装置は、第２の電極層としての金属層１０３ａおよび／または金属層１０３ｂの外端部が、第１の電極層としての金属層１０３ｃの外端部よりも外側に位置している。また、図１の半導体装置は、電界緩和領域１０６を備えており、前記電界緩和領域１０６が、前記第２の電極層のうち前記第１の電極層の外端部よりも外側に位置する部分Ａの少なくとも一部と平面視で重なっている。このような構成とすることにより、半導体装置の逆方向耐圧を向上させつつ、ショットキー電極の密着性をより優れたものとすることができる。またさらに、金属層１０３ａおよび／または金属層１０３ｂのうち、金属層１０３ｃの外端部よりも外側に張り出した部分が、半導体装置の外側に向かって膜厚が減少するテーパ領域を有しているので、パシベーション膜を構成する場合、被覆性が向上し、より耐圧性、耐環境性に優れた構成となっている。
金属層１０３ａおよび金属層１０３ｂの構成材料としては、例えば、第２の電極層の構成材料として例示した上記金属などが挙げられる。また、金属層１０３ｃの構成材料としては、例えば、第１の電極層の構成材料として例示した上記金属などが挙げられる。図１の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
図２は、本発明の他の好適な実施態様の一つであるショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図２のＳＢＤは、フィールド絶縁膜として、絶縁体層１０４をさらに有しており、金属層１０３ａおよび／または金属層１０３ｂの外端部が絶縁体層１０４上、かつ103bの外端部が106領域に平面視で重なっている点で、図１のＳＢＤと異なる。このような構成とすることにより、半導体装置の耐圧特性をより優れたものとすることができる。本発明の実施態様においては、第２の電極層としての金属層１０３ａおよび／または金属層１０３ｂの外端部が、第１の電極層としての金属層１０３ｃの外端部よりも外側にあることが肝要である。なお、例えば比較例として、金属層１０３ａおよび／または１０３ｂの外端部が金属層１０３ｃの外端部上または内側に位置するように半導体装置を作製した場合、図１６に示すように、ショットキー電極１０１と半導体層１０３との間に剥離が生じてしまう。この問題は、半導体層１０１として酸化ガリウム（例えばα－Ｇａ２Ｏ３）を用いた場合の実装を検討することによって本発明者らが得た新知見である。また、図２のＳＢＤは、例えば、図７に示すように、第２の電極層としての金属層１０３および／または１０３ｂとｎ－型半導体層１０１ａとの界面を覆うパッシベーション膜１０７をさらに有しているのも好ましい。パッシベーション膜１０７をさらに有することにより、第１の電極層の剥離だけでなく、第２の電極層の剥離もより良好に抑制することができる。
図２の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
図３は、本発明の他の好適な実施態様の一つであるショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図３のＳＢＤは、ｎ－型半導体層１０１ａが、第１の電極層としての金属層１０３ｃの外端部よりも外側に位置するｎ－型半導体層１０１ａ表面の少なくとも一部にトレンチ（凹凸部）を有している点で、図１のＳＢＤと異なる。図３のＳＢＤにおいては、第２の電極層としての金属層１０３ａおよび／または金属層１０３ｂの一部が前記トレンチ（凹凸部）内に埋め込まれており、さらに、前記トレンチ（凹凸部）と前記電界緩和領域１０６とが平面視で重なっている。このような構成とすることにより、絶縁耐圧の向上効果を維持しつつ、ショットキー電極１０３とｎ－型半導体層１０１ａとの間の密着性をより優れたものとすることができる。
図３の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
図４は、本発明の他の好適な実施態様の一つであるショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図４のＳＢＤは、フィールド絶縁膜として、絶縁体層１０４を有しており、第２の電極層としての金属層１０３ｂと絶縁体層１０４とが接触する界面において、絶縁体層１０４がトレンチ（凹凸部）を有している点で、図３のＳＢＤと異なる。このような構成とすることにより、特に絶縁体層の破壊を防ぐことにより絶縁耐圧の向上効果を維持しつつ、ショットキー電極と絶縁体層との密着性をより良好に抑制することができる。
以下、図４の半導体装置を製造する好適な例を用いて、本発明をより詳細に説明する。
図８（ａ）は、オーミック電極１０２上にｎ＋型半導体層１０１ｂおよびｎ－型半導体層１０１ａがこの順で形成されており、ｎ－型半導体層中に電界緩和領域１０６が形成されている積層体を示している。前記電界緩和領域１０６の形成方法は、本発明の目的を阻害しない限り、特に限定されない。前記電界緩和領域１０６の形成方法としては、例えば、ｎ－型半導体層１０１ａ形成後にイオン注入により形成する方法、ｎ－型半導体層１０１ａにエッチングを施して一部を除去した後、真空蒸着法やＣＶＤ法、スパッタ法等によって電界緩和領域を形成する方法等が挙げられる。次に、図８（ａ）の積層体上に、絶縁体層（フィールド絶縁膜）１０４を形成し、公知のエッチング方法を用いて絶縁体層１０４の一部にトレンチを形成することにより、図８（ｂ）の積層体を得る。フィールド絶縁膜１０４の形成手段は、本発明の目的を阻害しない限り、特に限定されない。フィールド絶縁膜１０４の形成手段としては、例えば、スパッタリング法、真空蒸着法、塗布法、ＣＶＤ法、大気圧ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法等が挙げられるが、本発明の実施態様においては、ミストＣＶＤ法または大気圧ＣＶＤ法が好ましい。また、フィールド絶縁膜１０４には、前記ｎ－型半導体層１０１ａの少なくとも一部が露出するように、第１の電極層のための開口部が形成されている。前記開口部の形成手段は、特に限定されず、公知のエッチング手段であってよい。前記トレンチの形成は、このエッチングと同時に行うこともできるし、別手段でもよい。トレンチは、平面視で電界緩和層１０６の内側に形成することで、耐圧向上を図ることが出来る。なお、フィールド絶縁膜１０４には、前記半導体装置の外側から内側に向かって膜厚が減少するテーパ部が形成されている。テーパ部の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。
次に、その後、前記ドライ法または前記ウェット法およびフォトリソグラフィー法を用いて金属層１０３ｃを形成し、図３（ｃ）の積層体を得る。ついで、前記ドライ法または前記ウェット法を用いて金属層１０３ｂおよび１０３ａを形成し、図３（ｄ）の積層体を得る。以上のようにして得られた半導体装置は、絶縁耐圧を向上させつつ、ショットキー電極の密着性が改善された構成となっている。
図５は、本発明の他の好適な実施態様の一つであるショットキーバリアダイオード（ＳＢＤ）の主要部を示す。図５のＳＢＤは、ｎ－型半導体層１０１ａが、第２の電極層としての金属層１０３ｂの外端部に位置するｎ－型半導体層１０１ａ表面の少なくとも一部に凹凸部１０６ａを有している点で、図１のＳＢＤと異なる。前記凹凸部１０６ａは、例えば、前記ｎ－型半導体層１０１ａにおける金属層１０３ｃと接触する表面よりも表面粗さ（Ｒａ）が大きい領域である。凹凸部１０６ａは図５では、電界緩和層１０６上部全領域を凹凸に描いたが、凹凸に接触している金属層103bの外端部を含む部分に形成されていれば良い。前記凹凸部１０６ａの形成方法は、特に限定されず、公知の手段であってよい。図５のＳＢＤによれば、絶縁耐圧の向上効果を維持しつつ、ショットキー電極１０３とｎ－型半導体層１０１ａとの間の密着性をより優れたものとすることができる。また、図５のＳＢＤは、前記凹凸部１０６ａの少なくとも一部が、第２の電極層としての金属層１０３ａおよび／または１０３ｂの外端部よりも外側に位置しているため、半導体装置のリーク電流をより良好に抑制することができる。
図５の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
図６は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）の主要部を示す。図６のＪＢＳは、オーミック電極１０２、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ショットキー電極１０３、電界緩和領域１０６を備えている。また、ショットキー電極１０３は、金属層１０３ａ、金属層１０３ｂおよび金属層１０３ｃから構成されている。図６の半導体装置は、第２の電極層としての金属層１０３ａおよび／または金属層１０３ｂの外端部が、第１の電極層としての金属層１０３ｃの外端部よりも外側に位置している。また、図６の半導体装置においては、電界緩和領域１０６の領域が、前記第２の電極層のうち前記第１の電極層の外端部よりも外側に位置する部分の少なくとも一部、および第２の電極の外端部と、平面視で重なっており、さらに、少なくとも２以上の電界緩和領域１０６を備えている。また、図６の半導体装置において、前記電界緩和領域１０６は、ｐ型半導体で構成されており、ｎ－型半導体層１０１ａとの間でＰＮ接合を形成している。
図６の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
図９は、本発明の好適な実施態様の一つである金属酸化膜半導電界効果トランジスタ（ＭＯＳＦＥＴ）の主要部を示す。図９のＭＯＳＦＥＴは、ドレイン電極２０２、ｎ－型半導体層２０１ａ、第１のｎ＋型半導体層２０１ｂ、第２のｎ＋型半導体層２０１ｃ、ｐ型半導体層２０１ｄ、電界緩和領域２０６、絶縁体層（層間絶縁膜）２０４、ゲート電極２０５、ソース電極としての金属層２０３ａ、２０３ｂおよび２０３ｃ、ゲート絶縁膜２０７を備えている。図９の半導体装置は、第２の電極層としての金属層２０３ａおよび／または金属層２０３ｂの外端部が、第１の電極層としての金属層２０３ｃの外端部よりも外側に位置している。また、図９の半導体装置は、電界緩和領域２０６を備えており、前記電界緩和領域２０６が、前記第２の電極層のうち前記第１の電極層の外端部よりも外側に位置する部分の少なくとも一部と平面視で重なっている。また、図９の半導体装置において、前記電界緩和領域２０６は、ｐ型半導体で構成されている。このような構成とすることにより、半導体装置の逆方向耐圧を向上させつつ、ソース電極の密着性をより優れたものとすることができる。
図１０は、本発明の他の好適な実施態様の一つである金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の主要部を示す。図１０のＭＯＳＦＥＴは、絶縁体層（層間絶縁膜）２０４がトレンチ（凹凸部）を有しており、該トレンチ内に金属層２０３ａおよび２０３ｂ（第２の電極層）が埋め込まれている点が、図９のＭＯＳＦＥＴと異なる。このような構成とすることにより、電極の密着性をより向上させることができ、且つ放熱性をより優れたものとすることができる。
図９および図１０の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。
前記半導体装置は、とりわけ、パワーデバイスに有用である。前記半導体装置としては、例えば、ダイオード（例えば、ＰＮダイオード、ショットキーバリアダイオード、ジャンクションバリアショットキーダイオード等）またはトランジスタ（例えば、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ等）などが挙げられる。
上述した本発明の実施態様にかかる半導体装置は、上記した機能を発揮させるべく、インバータやコンバータなどの電力変換装置に適用することができる。より具体的には、インバータやコンバータに内蔵されるダイオードや、スイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等として適用することができる。図１２は、本発明の実施態様に係る半導体装置を用いた制御システムの一例を示すブロック構成図、図１３は同制御システムの回路図であり、特に電気自動車（Ｅｌｅｃｔｒｉｃ Ｖｅｈｉｃｌｅ）への搭載に適した制御システムである。
図１２に示すように、制御システム５００はバッテリー（電源）５０１、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４、モータ（駆動対象）５０５、駆動制御部５０６を有し、これらは電気自動車に搭載されてなる。バッテリー５０１は例えばニッケル水素電池やリチウムイオン電池などの蓄電池からなり、給電ステーションでの充電あるいは減速時の回生エネルギーなどにより電力を貯蔵するとともに、電気自動車の走行系や電装系の動作に必要となる直流電圧を出力することができる。昇圧コンバータ５０２は例えばチョッパ回路を搭載した電圧変換装置であり、バッテリー５０１から供給される例えば２００Ｖの直流電圧を、チョッパ回路のスイッチング動作により例えば６５０Ｖに昇圧して、モータなどの走行系に出力することができる。降圧コンバータ５０３も同様にチョッパ回路を搭載した電圧変換装置であるが、バッテリー５０１から供給される例えば２００Ｖの直流電圧を、例えば１２Ｖ程度に降圧することで、パワーウインドーやパワーステアリング、あるいは車載の電気機器などを含む電装系に出力することができる。
インバータ５０４は、昇圧コンバータ５０２から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ５０５に出力する。モータ５０５は電気自動車の走行系を構成する三相交流モータであり、インバータ５０４から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しないトランスミッション等を介して電気自動車の車輪に伝達する。
一方、図示しない各種センサを用いて、走行中の電気自動車から車輪の回転数やトルク、アクセルペダルの踏み込み量（アクセル量）などの実測値が計測され、これらの計測信号が駆動制御部５０６に入力される。また同時に、インバータ５０４の出力電圧値も駆動制御部５０６に入力される。駆動制御部５０６はＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの演算部やメモリなどのデータ保存部を備えたコントローラの機能を有するもので、入力された計測信号を用いて制御信号を生成してインバータ５０４にフィードバック信号として出力することで、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ５０４がモータ５０５に与える交流電圧が瞬時に補正されることで、電気自動車の運転制御を正確に実行させることができ、電気自動車の安全・快適な動作が実現する。なお、駆動制御部５０６からのフィードバック信号を昇圧コンバータ５０２に与えることで、インバータ５０４への出力電圧を制御することも可能である。
図１３は、図１２における降圧コンバータ５０３を除いた回路構成、すなわちモータ５０５を駆動するための構成のみを示した回路構成である。同図に示されるように、本発明の半導体装置は、例えばショットキーバリアダイオードとして昇圧コンバータ５０２およびインバータ５０４に採用されることでスイッチング制御に供される。昇圧コンバータ５０２においてはチョッパ回路に組み込まれてチョッパ制御を行い、またインバータ５０４においてはＩＧＢＴを含むスイッチング回路に組み込まれてスイッチング制御を行う。なお、バッテリー５０１の出力にインダクタ（コイルなど）を介在させることで電流の安定化を図り、またバッテリー５０１、昇圧コンバータ５０２、インバータ５０４のそれぞれの間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。
また、図１３中に点線で示すように、駆動制御部５０６内にはＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）からなる演算部５０７と不揮発性メモリからなる記憶部５０８が設けられている。駆動制御部５０６に入力された信号は演算部５０７に与えられ、必要な演算を行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部５０８は、演算部５０７による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部５０７に適宜出力する。演算部５０７や記憶部５０８は公知の構成を採用することができ、その処理能力等も任意に選定できる。
図１２や図１３に示されるように、制御システム５００においては、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４のスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられる。これらの半導体素子に酸化ガリウム（Ｇａ２Ｏ３）、特にコランダム型酸化ガリウム（α－Ｇａ２Ｏ３）をその材料として用いることでスイッチング特性が大幅に向上する。さらに、本発明に係る半導体装置等を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム５００の一層の小型化やコスト低減が実現可能となる。すなわち、昇圧コンバータ５０２、降圧コンバータ５０３、インバータ５０４のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは任意の二つ以上の組合せ、あるいは駆動制御部５０６も含めた形態のいずれにおいても本発明の効果を期待することができる。
なお、上述の制御システム５００は本発明の半導体装置を電気自動車の制御システムに適用できるだけではなく、直流電源からの電力を昇圧・降圧したり、直流から交流へ電力変換するといったあらゆる用途の制御システムに適用することが可能である。また、バッテリーとして太陽電池などの電源を用いることも可能である。
図１４は、本発明の実施態様に係る半導体装置を採用した制御システムの他の例を示すブロック構成図、図１５は同制御システムの回路図であり、交流電源からの電力で動作するインフラ機器や家電機器等への搭載に適した制御システムである。
図１４に示すように、制御システム６００は、外部の例えば三相交流電源（電源）６０１から供給される電力を入力するもので、ＡＣ／ＤＣコンバータ６０２、インバータ６０４、モータ（駆動対象）６０５、駆動制御部６０６を有し、これらは様々な機器（後述する）に搭載することができる。三相交流電源６０１は、例えば電力会社の発電施設（火力発電所、水力発電所、地熱発電所、原子力発電所など）であり、その出力は変電所を介して降圧されながら交流電圧として供給される。また、例えば自家発電機等の形態でビル内や近隣施設内に設置されて電力ケーブルで供給される。ＡＣ／ＤＣコンバータ６０２は交流電圧を直流電圧に変換する電圧変換装置であり、三相交流電源６０１から供給される１００Ｖや２００Ｖの交流電圧を所定の直流電圧に変換する。具体的には、電圧変換により３．３Ｖや５Ｖ、あるいは１２Ｖといった、一般的に用いられる所望の直流電圧に変換される。駆動対象がモータである場合には１２Ｖへの変換が行われる。なお、三相交流電源に代えて単相交流電源を採用することも可能であり、その場合にはＡＣ／ＤＣコンバータを単相入力のものとすれば同様のシステム構成とすることができる。
インバータ６０４は、ＡＣ／ＤＣコンバータ６０２から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ６０５に出力する。モータ６０４は、制御対象によりその形態が異なるが、制御対象が電車の場合には車輪を、工場設備の場合にはポンプや各種動力源を、家電機器の場合にはコンプレッサなどを駆動するための三相交流モータであり、インバータ６０４から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しない駆動対象に伝達する。
なお、例えば家電機器においてはＡＣ／ＤＣコンバータ３０２から出力される直流電圧をそのまま供給することが可能な駆動対象も多く（例えばパソコン、ＬＥＤ照明機器、映像機器、音響機器など）、その場合には制御システム６００にインバータ６０４は不要となり、図１４中に示すように、ＡＣ／ＤＣコンバータ６０２から駆動対象に直流電圧を供給する。この場合、例えばパソコンなどには３．３Ｖの直流電圧が、ＬＥＤ照明機器などには５Ｖの直流電圧が供給される。
一方、図示しない各種センサを用いて、駆動対象の回転数やトルク、あるいは駆動対象の周辺環境の温度や流量などといった実測値が計測され、これらの計測信号が駆動制御部６０６に入力される。また同時に、インバータ６０４の出力電圧値も駆動制御部６０６に入力される。これらの計測信号をもとに、駆動制御部６０６はインバータ６０４にフィードバック信号を与え、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ６０４がモータ６０５に与える交流電圧が瞬時に補正されることで、駆動対象の運転制御を正確に実行させることができ、駆動対象の安定した動作が実現する。また、上述のように、駆動対象が直流電圧で駆動可能な場合には、インバータへのフィードバックに代えてＡＣ／ＤＣコンバータ６０２をフィードバック制御することも可能である。
図１５は、図１４の回路構成を示したものである。同図に示されるように、本発明の半導体装置は、例えばショットキーバリアダイオードとしてＡＣ／ＤＣコンバータ６０２およびインバータ６０４に採用されることでスイッチング制御に供される。ＡＣ／ＤＣコンバータ６０２は、例えばショットキーバリアダイオードをブリッジ状に回路構成したものが用いられ、入力電圧の負電圧分を正電圧に変換整流することで直流変換を行う。またインバータ６０４においてはＩＧＢＴにおけるスイッチング回路に組み込まれてスイッチング制御を行う。なお、ＡＣ／ＤＣコンバータ６０２とインバータ６０４の間にキャパシタ（電解コンデンサなど）を介在させることで電圧の安定化を図っている。
また、図１５中に点線で示すように、駆動制御部６０６内にはＣＰＵからなる演算部６０７と不揮発性メモリからなる記憶部６０８が設けられている。駆動制御部６０６に入力された信号は演算部６０７に与えられ、必要な演算を行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部６０８は、演算部６０７による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部６０７に適宜出力する。演算部６０７や記憶部６０８は公知の構成を採用することができ、その処理能力等も任意に選定できる。
このような制御システム６００においても、図１２や図１３に示した制御システム５００と同様に、ＡＣ／ＤＣコンバータ６０２やインバータ６０４の整流動作やスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、ＩＧＢＴ、ＭＯＳＦＥＴ等が用いられる。これら半導体素子に酸化ガリウム（Ｇａ２Ｏ３）、特にコランダム型酸化ガリウム（α－Ｇａ２Ｏ３）をその材料として用いることでスイッチング特性が向上する。さらに、本発明に係る半導体膜や半導体装置を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム６００の一層の小型化やコスト低減が実現可能となる。すなわち、ＡＣ／ＤＣコンバータ６０２、インバータ６０４のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは組合せ、あるいは駆動制御部６０６も含めた形態のいずれにおいても本発明の効果を期待することができる。
なお、図１４および図１５では駆動対象としてモータ６０５を例示したが、駆動対象は必ずしも機械的に動作するものに限られず、交流電圧を必要とする多くの機器を対象とすることができる。制御システム６００においては、交流電源から電力を入力して駆動対象を駆動する限りにおいては適用が可能であり、インフラ機器（例えばビルや工場等の電力設備、通信設備、交通管制機器、上下水処理設備、システム機器、省力機器、電車など）や家電機器（例えば、冷蔵庫、洗濯機、パソコン、ＬＥＤ照明機器、映像機器、音響機器など）といった機器を対象とした駆動制御のために搭載することができる。
本発明の半導体装置は、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、とりわけ、パワーデバイスに有用である。
１ 成膜装置（ミストＣＶＤ装置）
２ａ キャリアガス源
２ｂ キャリアガス（希釈）源
３ａ 流量調節弁
３ｂ 流量調節弁
４ ミスト発生源
４ａ 原料溶液
４ｂ 原料微粒子
５ 容器
５ａ 水
６ 超音波振動子
７ 成膜室
８ ホットプレート
９ 供給管
１０ 基板
１０１ 半導体層
１０１ａ ｎ－型半導体層
１０１ｂ ｎ＋型半導体層
１０２ オーミック電極
１０３ ショットキー電極
１０３ａ 金属層
１０３ｂ 金属層
１０３ｃ 金属層
１０４ 絶縁体層
１０６ 電界緩和層
１０７ パッシベーション膜
２０１ 半導体層
２０１ａ ｎ－型半導体層
２０１ｂ 第１のｎ＋型半導体層
２０１ｃ 第２のｎ＋型半導体層
２０１ｄ ｐ型半導体層
２０２ ドレイン電極
２０３ａ 金属層（ソース電極）
２０３ｂ 金属層（ソース電極）
２０３ｃ 金属層（ソース電極）
２０４ 絶縁体層（層間絶縁膜）
２０５ ゲート電極
２０６ 電界緩和領域
２０７ ゲート絶縁膜
５００ 制御システム
５０１ バッテリー（電源）
５０２ 昇圧コンバータ
５０３ 降圧コンバータ
５０４ インバータ
５０５ モータ（駆動対象）
５０６ 駆動制御部
５０７ 演算部
５０８ 記憶部
６００ 制御システム
６０１ 三相交流電源（電源）
６０２ ＡＣ／ＤＣコンバータ
６０４ インバータ
６０５ モータ（駆動対象）
６０６ 駆動制御部
６０７ 演算部
６０８ 記憶部

Claims (21)

  1. 半導体層と、該半導体層上に配置されている電極層とを備え、前記電極層が、第１の電極層と、該第１の電極層上に配置されている第２の電極層とを少なくとも含む半導体装置であって、
    前記第２の電極層の外端部が前記第１の電極層の外端部よりも外側に位置しており、前記半導体層が、前記半導体層とは電気抵抗率が異なる電界緩和領域を有し、且つ、前記電界緩和領域が、前記第１の電極層の外端部と、前記第２の電極層のうち前記第１の電極層の外端部よりも外側に位置する部分の少なくとも一部とに直接接触することを特徴とする半導体装置。
  2. 前記半導体層が、結晶性酸化物半導体を主成分として含む請求項１記載の半導体装置。
  3. 前記結晶性酸化物半導体が、アルミニウム、インジウムおよびガリウムから選ばれる１種または２種以上の金属を含む請求項２記載の半導体装置。
  4. 前記結晶性酸化物半導体が、少なくともガリウムを含む請求項２または３に記載の半導体装置。
  5. 前記結晶性酸化物半導体が、コランダム構造またはβガリア構造を有する請求項２～４のいずれかに記載の半導体装置。
  6. 前記第１の電極層の仕事関数が、前記第２の電極層の仕事関数よりも大きい請求項１～５のいずれかに記載の半導体装置。
  7. 前記電界緩和領域が、前記第２の電極層の外端部と直接接触する請求項１～６のいずれかに記載の半導体装置。
  8. 前記半導体層が、前記第１の電極層の外端部よりも外側に位置する前記半導体層表面の少なくとも一部に凹凸部を有している請求項１～７のいずれかに記載の半導体装装置。
  9. 前記半導体層が、前記第２の電極層の外端部に位置する前記半導体層表面の少なくとも一部に凹凸部を有している請求項１～８のいずれかに記載の半導体装置。
  10. 前記凹凸部がトレンチを含む、請求項８または９記載の半導体装置。
  11. 前記第２の電極層の外端部と前記半導体層との界面を覆うパッシベーション膜をさらに有する請求項１～１０のいずれかに記載の半導体装置。
  12. 前記半導体層と前記電極層との間に絶縁体層が設けられている請求項１～８のいずれかに記載の半導体装置。
  13. 前記電界緩和領域の少なくとも一部が、前記絶縁体層の内端部と平面視で重なっている請求項１２記載の半導体装置。
  14. 前記第２の電極層と前記絶縁体層とが接触する界面において、前記絶縁体層が凹凸部を有している請求項１２または１３に記載の半導体装置。
  15. 前記絶縁体層の前記凹凸部がトレンチを含む、請求項１４記載の半導体装置。
  16. 前記電界緩和領域が、前記トレンチと平面視で重なる部分を有する請求項１５記載の半導体装置。
  17. 前記第２の電極層の外端部と前記絶縁体層との界面を覆うパッシベーション膜をさらに有する請求項１２～１６のいずれかに記載の半導体装置。
  18. ダイオードまたはトランジスタである請求項１～１７のいずれかに記載の半導体装置。
  19. パワーデバイスである請求項１～１８のいずかに記載の半導体装置。
  20. 請求項１～１９のいずれかに記載の半導体装置を用いた電力変換装置。
  21. 請求項１～１９のいずれかに記載の半導体装置を用いた制御システム。
JP2020178409A 2020-10-23 2020-10-23 半導体装置 Active JP7634813B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020178409A JP7634813B2 (ja) 2020-10-23 2020-10-23 半導体装置
US17/508,259 US11855135B2 (en) 2020-10-23 2021-10-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020178409A JP7634813B2 (ja) 2020-10-23 2020-10-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2022069302A JP2022069302A (ja) 2022-05-11
JP7634813B2 true JP7634813B2 (ja) 2025-02-25

Family

ID=81257581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020178409A Active JP7634813B2 (ja) 2020-10-23 2020-10-23 半導体装置

Country Status (2)

Country Link
US (1) US11855135B2 (ja)
JP (1) JP7634813B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7634813B2 (ja) * 2020-10-23 2025-02-25 株式会社Flosfia 半導体装置
JP7731087B2 (ja) * 2021-11-02 2025-08-29 株式会社ノベルクリスタルテクノロジー 電界効果トランジスタ
JPWO2024005153A1 (ja) * 2022-06-29 2024-01-04

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227319A (ja) 2007-03-15 2008-09-25 Shindengen Electric Mfg Co Ltd 炭化珪素半導体装置の製造方法
JP2012129299A (ja) 2010-12-14 2012-07-05 Nissan Motor Co Ltd 異種材料接合型ダイオード及びその製造方法
JP2016111254A (ja) 2014-12-09 2016-06-20 豊田合成株式会社 半導体装置およびその製造方法
WO2018043503A1 (ja) 2016-08-31 2018-03-08 株式会社Flosfia ｐ型酸化物半導体及びその製造方法
JP2018137394A (ja) 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
JP2018137393A (ja) 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
WO2018186313A1 (ja) 2017-04-04 2018-10-11 株式会社デンソー 炭化珪素半導体装置
JP2020107636A (ja) 2018-12-26 2020-07-09 株式会社Flosfia 結晶性酸化物膜

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4670034B2 (ja) 2004-03-12 2011-04-13 学校法人早稲田大学 電極を備えたＧａ２Ｏ３系半導体層
JP5078039B2 (ja) 2009-01-19 2012-11-21 学校法人早稲田大学 Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
JP5799354B2 (ja) 2012-08-23 2015-10-21 学校法人早稲田大学 Ｇａ２Ｏ３系半導体素子
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP6179445B2 (ja) 2014-04-11 2017-08-16 豊田合成株式会社 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP7634813B2 (ja) * 2020-10-23 2025-02-25 株式会社Flosfia 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227319A (ja) 2007-03-15 2008-09-25 Shindengen Electric Mfg Co Ltd 炭化珪素半導体装置の製造方法
JP2012129299A (ja) 2010-12-14 2012-07-05 Nissan Motor Co Ltd 異種材料接合型ダイオード及びその製造方法
JP2016111254A (ja) 2014-12-09 2016-06-20 豊田合成株式会社 半導体装置およびその製造方法
WO2018043503A1 (ja) 2016-08-31 2018-03-08 株式会社Flosfia ｐ型酸化物半導体及びその製造方法
JP2018137394A (ja) 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
JP2018137393A (ja) 2017-02-23 2018-08-30 トヨタ自動車株式会社 半導体装置の製造方法
WO2018186313A1 (ja) 2017-04-04 2018-10-11 株式会社デンソー 炭化珪素半導体装置
JP2020107636A (ja) 2018-12-26 2020-07-09 株式会社Flosfia 結晶性酸化物膜

Also Published As

Publication number Publication date
JP2022069302A (ja) 2022-05-11
US20220130952A1 (en) 2022-04-28
US11855135B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
KR102870634B1 (ko) 반도체 장치
US20240170542A1 (en) Oxide crystal, crystalline oxide film, crystalline multilayer structure, semiconductor device and manufacturing method of a crystalline multilayer structure
US20240170285A1 (en) Crystalline oxide film and semiconductor device
JP7634813B2 (ja) 半導体装置
US20230290888A1 (en) Semiconductor element and semiconductor device
TW202301687A (zh) 半導體裝置
US20240055471A1 (en) Semiconductor device
US20240363695A1 (en) Semiconductor device
KR102870633B1 (ko) 반도체 장치
US20240250179A1 (en) Oxide semiconductor, semiconductor device and method of manufacturing an oxide semiconductor
JP7823289B2 (ja) 半導体素子および半導体装置
JP2022187481A (ja) 半導体装置
US20240055510A1 (en) Semiconductor device
TWI915548B (zh) 半導體裝置、電力轉換裝置及控制系統
WO2022210615A1 (ja) 半導体装置
US20240387643A1 (en) Multilayer structure, semiconductor device and semiconductor apparatus
US20240387319A1 (en) Multilayer structure, semiconductor device and semiconductor apparatus
JP2022187480A (ja) 半導体装置
JP7708349B2 (ja) 半導体素子および半導体装置
WO2022230834A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250115

R150 Certificate of patent or registration of utility model

Ref document number: 7634813

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150