Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7635141B2 - 半導体装置、固体撮像装置及び電子機器 - Google Patents
[go: Go Back, main page]

JP7635141B2 - 半導体装置、固体撮像装置及び電子機器 - Google Patents

半導体装置、固体撮像装置及び電子機器 Download PDF

Info

Publication number
JP7635141B2
JP7635141B2 JP2021558200A JP2021558200A JP7635141B2 JP 7635141 B2 JP7635141 B2 JP 7635141B2 JP 2021558200 A JP2021558200 A JP 2021558200A JP 2021558200 A JP2021558200 A JP 2021558200A JP 7635141 B2 JP7635141 B2 JP 7635141B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
capacitor
insulating film
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021558200A
Other languages
English (en)
Other versions
JPWO2021100332A1 (ja
Inventor
浩 堀越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2021100332A1 publication Critical patent/JPWO2021100332A1/ja
Application granted granted Critical
Publication of JP7635141B2 publication Critical patent/JP7635141B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本技術は、半導体装置、固体撮像装置及び電子機器に関する。
従来、第１基板と、第１基板に接合された第２基板とを有し、それら第１基板と第２基板との接合面において、第１基板に形成されている第１接続電極と、第２基板に形成されている第２接続電極とが電気的に接続されてなる半導体装置が提案されている（例えば、特許文献１参照。）。特許文献１に記載の半導体装置では、第２接続電極と、第２基板内に設けられた金属配線との間に、絶縁膜が配置されてキャパシタを形成している。
特開２０１１－１６６１７１号公報
ところで、一般に、第１基板と第２基板との接合時には、第１基板や第２基板にそり矯正が行われるが、そり矯正によってキャパシタにストレスが印加される。また、第２接続電極と絶縁膜との熱膨張係数の差によっても、キャパシタにストレスが印加される。ここで、特許文献１に記載の半導体装置では、キャパシタの位置が接合面に近く、また、キャパシタを構成する絶縁膜と金属配線との接触面積が大きいため、接合プロセスによるストレスは、キャパシタにダイレクトに印加される。そのため、例えば、絶縁膜クラックや、絶縁膜の分極状態のばらつき等を生じ、キャパシタの性能が劣化する可能性がある。
本開示は、接合プロセスによるキャパシタの性能劣化を抑制可能な半導体装置、固体撮像装置及び電子機器を提供することを目的とする。
本開示の半導体装置は、（ａ）第１基板と、（ｂ）第１基板に接合された第２基板と、（ｃ）第１基板内に設けられ、一方の表面が第１基板と第２基板との接合面と同一面上に位置する第１電極と、（ｄ）第２基板内に設けられ、一方の表面が接合面と同一面上に位置し且つ第１電極の一方の表面に接合された第２電極と、（ｅ）第１基板内に設けられ、一方の電極が第１電極の他方の表面に電気的に接続された第１キャパシタ、及び第２基板内に設けられ、一方の電極が第２電極の他方の表面に電気的に接続された第２キャパシタの少なくとも一方とを備える。
本開示の固体撮像装置は、複数の光電変換部が配列されたセンサ基板と、センサ基板に接合され、光電変換部からの電気信号を処理する回路を集積したロジック基板と、センサ基板内に設けられ、一方の表面がセンサ基板とロジック基板との接合面と同一面上に位置する第１電極と、ロジック基板内に設けられ、一方の表面が接合面と同一面上に位置し且つ第１電極の一方の表面に接合された第２電極と、センサ基板内に設けられ、一方の電極が第１電極の他方の表面に電気的に接続された第１キャパシタ、及びロジック基板内に設けられ、一方の電極が第２電極の他方の表面に電気的に接続された第２キャパシタの少なくとも一方とを備える。
本開示の電子機器は、複数の光電変換部が配列されたセンサ基板と、センサ基板に接合され、光電変換部からの電気信号を処理する回路を集積したロジック基板と、センサ基板内に設けられ、一方の表面がセンサ基板とロジック基板との接合面と同一面上に位置する第１電極と、ロジック基板内に設けられ、一方の表面が接合面と同一面上に位置し且つ第１電極の一方の表面に接合された第２電極と、センサ基板内に設けられ、一方の電極が第１電極の他方の表面に電気的に接続された第１キャパシタ、及びロジック基板内に設けられ、一方の電極が第２電極の他方の表面に電気的に接続された第２キャパシタの少なくとも一方と、を備える固体撮像装置と、被写体からの像光を固体撮像装置の撮像面上に結像させる光学レンズと、固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備える。
第１の実施形態に係る半導体装置の全体構成を示す断面図である。 第１電極を拡大して示す断面図である。 第１電極を拡大して示す断面図である。 第２電極を拡大して示す断面図である。 第２電極を拡大して示す断面図である。 接合された第１電極と第２電極とを示す断面図である。 接合された第１電極と第２電極とを示す断面図である。 接合された第１電極と第２電極とを示す断面図である。 接合された第１電極と第２電極とを示す断面図である。 基板接続用領域形成前の第１基板を示す断面図である。 基板接続用領域形成前の第２基板を示す断面図である。 基板接続用領域形成後の第１基板を示す断面図である。 基板接続用領域形成後の第２基板を示す断面図である。 接合後の第１基板と第２基板とを示す断面図である。 薄肉化後の第１基板と第２基板とを示す断面図である。 センサ基板の全体構成を示す平面図である。 変形例に係る第２電極を示す断面図である。 変形例に係る第２キャパシタを示す断面図である。 変形例に係る基板接続用領域を示す断面図である。 変形例に係る第２キャパシタを示す断面図である。 接合面側から見た図１８Ａの第２基板を示す平面図である。 変形例に係る第２キャパシタを示す断面図である。 固体撮像装置の概略的な構成の一例を示すブロック図である。 固体撮像装置の１画素分の断面を示す断面図である。 固体撮像装置の概略的な構成の一例を示すブロック図である。 第１基板を拡大して示す断面図である。 第２基板を拡大して示す断面図である。 固体撮像装置の１画素分の回路構成を示す回路図である。 固体撮像装置の２行２列の４画素分の回路構成を示す回路図である。 固体撮像装置の駆動方法を示すタイミングチャートである。 電子機器の概略的な構成の一例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。
以下に、本開示の実施形態に係る半導体装置の一例を、図１～図３１を参照しながら説明する。本開示の実施形態は以下の順序で説明する。なお、本開示は以下の例に限定されるものではない。また、本明細書に記載された効果は例示であって限定されるものではなく、また他の効果があってもよい。
１．第１の実施形態：半導体装置
１－１ 半導体装置の構成
１－２ 半導体装置の製造方法
１－３ 変形例
２．固体撮像装置への適用例
２－１ 固体撮像装置の構成
２－２ 要部の構成
２－３ 変形例
３．電子機器への適用例
４．移動体への適用例
５．内視鏡手術システムへの適用例
〈１．第１の実施形態〉
［１－１ 半導体装置の構成］
第１の実施形態に係る半導体装置１は、図１に示すように、第１基板２と、第１基板２に接合された第２基板３とを備えている。第１基板２としては、例えば、複数の光電変換部が配列されたセンサ基板を採用できる。また、第２基板３としては、例えば、光電変換部からの電気信号を処理する回路を集積したロジック基板を採用できる。また、第１基板２と第２基板３との接合方法としては、例えばプラズマ接合を採用できる。
第１基板２の第２基板３側（図１では、下側）には、層間絶縁膜４が設けられている。層間絶縁膜４は、複数の配線層を内部に有している。図１では、複数の配線層として、第１配線層５ａ、第２配線層５ｂ、第３配線層５ｃ及び第４配線層５ｄの４層を含む場合を例示している。即ち、図１では、層間絶縁膜４と、第１配線層５ａ、第２配線層５ｂ、第３配線層５ｃ及び第４配線層５ｄとで多層配線層を構成している。なお、図１に示した配線層の数は一例であり、層間絶縁膜４に含まれる配線層の数は４層以外であってもよい。
詳細の図示を省略するが、第１配線層５ａ、第２配線層５ｂ、第３配線層５ｃ及び第４配線層５ｄのそれぞれは第１基板２に設けられている素子等に電気的に接続されている。
また、層間絶縁膜４の第２基板３側（図１では、下側）の表面には、層間絶縁膜６が設けられている。層間絶縁膜６には、図２及び図３に示すように、層間絶縁膜６内に設けられ、一方の表面（以下、「露出面Ｓ１」とも呼ぶ）が第１基板２と第２基板３との接合面Ｓ２と同一面上に位置する複数の第１電極７が配設されている。即ち、第１電極７の露出面Ｓ１は、層間絶縁膜６の第２基板３側の表面（接合面Ｓ２）から露出している。第１電極７としては、例えば、純銅製又は銅合金製の銅電極を採用することができる。
第１電極７は、図１、図２及び図３に示すように、一方の表面（図１～図３では、下側の表面）が接合面Ｓ２と同一面上に位置する平板状の第１電極パッド８と、第１電極パッド８の他方の表面（図１～図３では、上側の表面）から第１基板２の厚さ方向（図１～図２では、上方向）に伸びている柱状の第１ビア９とを含んで構成されている。
また、図２に示すように、複数の第１電極７のうちの、一部の第１電極７（以下、「第１電極７ａ」とも呼ぶ）の他方の表面（以下、「非露出面Ｓ３」とも呼ぶ）には、第４配線層５ｄの配線、つまり、最も第２基板３側（図２では、下側）の配線層の配線が電気的に接続されている。また、図３に示すように、複数の第１電極７のうちの、一部の第１電極７（第１電極７ａ以外の第１電極７の一部又は全部。以下、「第１電極７ｂ」とも呼ぶ）の他方の表面（非露出面Ｓ３）には、層間絶縁膜６内に設けられた第１キャパシタ１０を介して、第４配線層５ｄの配線が電気的に接続されている。
第１キャパシタ１０は、互いに対向している平板状の２つの電極１１、１２と、それら２つの電極１１、１２間に配置された絶縁膜１３とを備えている。電極１１は、第２基板３側（図３では、下側）に配置され、第１電極７ｂが電気的に接続されている。また、電極１２は、第２基板３側と反対側（図３では、上側）に配置され、第４配線層５ｄの配線が電気的に接続されている。また、電極１１、１２の材料としては、銅が拡散し難く、また、絶縁膜１３に拡散し難い導電体が用いられる。例えば、タンタル(Ta)、タンタルナイトライド(TaN)、チタン(Ti)、チタンナイトライド(TiN)、タングステンナイトライド(WN)、ジルコニウムナイトライド(ZnN)、コバルト(Co)等の高融点金属及び窒化高融点金属が挙げられる。また、絶縁膜１３としては、例えば、酸化タンタル(TaO)、酸化ハフニウム(HfO)、酸化アルミニウム(AlO)、窒化シリコン(SiN)及び酸化ジルコニウム(ZnO)等の高誘電率絶縁材料の何れかからなる単層膜、又はこれらを組み合わせてなる多層膜が用いられる。
図１に戻り、第２基板３の第１基板２側（図１では、上側）には、層間絶縁膜１４が設けられている。層間絶縁膜１４は、複数の配線層を内部に有している。図１では、複数の配線層として、第１配線層１５ａ、第２配線層１５ｂ、第３配線層１５ｃ、第４配線層１５ｄ、第５配線層１５ｅ及び第６配線層１５ｆを含む場合を例示している。即ち、図１では、層間絶縁膜１４と、第１配線層１５ａ～第６配線層１５ｆとで多層配線層を構成している。なお、図１に示した配線層の数は一例であり、層間絶縁膜１４に含まれる配線層の数は６層以外であってもよい。詳細の図示を省略するが、第１配線層１５ａ～第６配線層１５ｆのそれぞれは、第２基板３に設けられている素子等に電気的に接続されている。
また、層間絶縁膜１４の第１基板２側（図１では、上側）の表面には、層間絶縁膜１６が設けられている。層間絶縁膜１６には、図４及び図５に示すように、層間絶縁膜１６内に設けられ、一方の表面（以下、「露出面Ｓ４」とも呼ぶ）が接合面Ｓ２と同一面上に位置する複数の第２電極１７が配設されている。即ち、第２電極１７の露出面Ｓ４は、層間絶縁膜１６の第１基板２側の表面（接合面Ｓ２）から露出している。第２電極１７としては、例えば、純銅製又は銅合金製の銅電極を採用することができる。
第２電極１７は、図１、図４及び図５に示すように、一方の表面（図１、図４及び図５では上側の表面）が接合面Ｓ２と同一面上に位置する平板状の第２電極パッド１８と、第２電極パッド１８の他方の表面（図１、図４及び図５では、下側の表面）から第２基板３の厚さ方向（図１、図４及び図５では、下方向）に伸びている柱状の第２ビア１９とを含んで構成されている。第２電極パッド１８は、第１電極パッド８と接合面Ｓ２を挟んで面対象に配置されている。即ち、接合面Ｓ２では、第１電極パッド８と第２電極パッド１８とが接合され、層間絶縁膜６と層間絶縁膜１６とが接合されている。
また、図４に示すように、複数の第２電極１７のうちの、一部の第２電極１７（以下、「第２電極１７ａ」とも呼ぶ）の他方の表面（以下、「非露出面Ｓ５」とも呼ぶ）には、第６配線層１５ｆの配線、つまり、最も第１基板２側（図４では上側）の配線層の配線が電気的に接続されている。第２電極１７ａは、第４配線層５ｄの配線と接続されている第１電極７ａ、又は第４配線層５ｄの配線と第１キャパシタ１０を介して接続されている第１電極７ｂと接続されている。第２電極１７ａと第１電極７ａとの接続箇所では、図６に示すように、第１電極７ａ及び第２電極１７ａを介して、第１基板２の第４配線層５ｄの配線と第２基板３の第６配線層１５ｆの配線とが電気的に接続されている。それゆえ、第１基板２の第４配線層５ｄの配線と第２基板３の第６配線層１５ｆの配線と間で直流信号を伝達したり、直流電源を供給したりすることが可能となっている。
一方、第２電極１７ａと第１電極７ｂとの接続箇所では、図７に示すように、第１電極７ｂ及び第２電極１７ａに加え第１キャパシタ１０を介して、第１基板２の第４配線層５ｄの配線と第２基板３の第６配線層１５ｆの配線とが電気的に接続されている。そして、これらの配線の電荷を第１キャパシタ１０で蓄積可能となっている。図７に示した接続箇所の構成を実現する場合、例えば、第１キャパシタ１０に電気的に接続される第４配線層５ｄの配線と第６配線層１５ｆの配線との何れかをグランド配線としてもよい。
また、図５に示すように、複数の第２電極１７のうちの、一部の第２電極１７（第２電極１７ａ以外の第２電極１７の一部又は全部。以下「第２電極１７ｂ」とも呼ぶ）の他方の表面（非露出面Ｓ５）には、層間絶縁膜１６内に設けられた第２キャパシタ２０を介して第６配線層１５ｆの配線が電気的に接続されている。第２電極１７ｂは、第２電極１７ａと同様に、第４配線層５ｄの配線と接続されている第１電極７ａ、又は第４配線層５ｄの配線と第１キャパシタ１０を介して接続されている第１電極７ｂと接続されている。第２電極１７ｂと第１電極７ａとの接続箇所では、図８に示すように、第１電極７ａ、第２電極１７ｂ及び第２キャパシタ２０を介して、第１基板２の第４配線層５ｄの配線と第２基板３の第６配線層１５ｆの配線とが電気的に接続されている。そして、これらの配線の電荷を第２キャパシタ２０で蓄積可能となっている。
一方、第２電極１７ｂと第１電極７ｂとの接続箇所では、図９に示すように、第１電極７ｂ、第２電極１７ｂ及び第２キャパシタ２０に加え第１キャパシタ１０を介して、第１基板２の第４配線層５ｄの配線と第２基板３の第６配線層１５ｆの配線とが電気的に接続されている。そして、これらの配線の電荷を第１キャパシタ１０及び第２キャパシタ２０で蓄積可能となっている。なお、図８及び図９に示した接続箇所の構成を実現する場合、例えば、第１キャパシタ１０や第２キャパシタ２０に電気的に接続される第４配線層５ｄの配線と第６配線層１５ｆの配線との何れかをグランド配線としてもよい。
第２キャパシタ２０は、互いに対向している平板状の２つの電極２１、２２と、それら２つの電極２１、２２間に配置された絶縁膜２３とを備えている。電極２１は、第１基板２側（図５では、上側）に配置され、第２電極１７ｂが電気的に接続されている。また、電極２２は、第１基板２側と反対側（図５では、下側）に配置され、第６配線層１５ｆの配線が電気的に接続されている。また、電極２１、２２及び絶縁膜２３の材料としては、例えば第１基板２の電極１１、１２及び絶縁膜１３と同じものを用いることができる。
ここで、第１基板２の第４配線層５ｄと第２基板３の第６配線層１５ｆとの間の領域を基板接続用領域２４と規定する。即ち、基板接続用領域２４は、第１基板２の層間絶縁膜６と第２基板３の層間絶縁膜１６とが設けられている領域である。第１キャパシタ１０及び第２キャパシタ２０のそれぞれは、基板接続用領域２４の最外層に配置されている。
このような構成により、基板接続用領域２４は、図６に示すように、第１電極７ａ及び第２電極１７ａを介して第４配線層５ｄの配線と第６配線層１５ｆの配線とを電気的に接続することで、第１基板２と第２基板３との間で信号の伝達や電源の供給を行うようになっている。また図７、図８及び図９に示すように、第１電極７ｂ及び第２電極１７ａに加えて第１キャパシタ１０や第２キャパシタ２０を介して、第４配線層５ｄの配線と第６配線層１５ｆの配線とを電気的に接続することで、第４配線層５ｄの配線の電荷や第６配線層１５ｆの配線の電荷を蓄積するキャパシタ機能を実現するようになっている。
［１－２ 半導体装置の製造方法］
次に、第１の実施形態の半導体装置１の製造方法について説明する。図１０Ａ、図１０Ｂ、図１１Ａ、図１１Ｂ、図１２、図１３は、第１の実施形態の半導体装置１の製造工程を示す図である。
まず、図１０Ａ及び図１０Ｂに示すように、基板接続用領域２４、カラーフィルタ３６、マイクロレンズ３７を形成前の第１基板２（例えば、センサ基板）と、基板接続用領域２４を形成前の第２基板３（例えば、ロジック基板）とを用意する。
続いて、図１１Ａに示すように、用意した第１基板２に、第１キャパシタ１０、層間絶縁膜６、第１ビア９及び第１電極パッド８をこの順に形成する。これにより、第１基板２に基板接続用領域２４を形成する。また同様に、図１１Ｂに示すように、用意した第２基板３に、第２キャパシタ２０、層間絶縁膜１６、第２ビア１９及び第２電極パッド１８をこの順に形成する。これにより、第２基板３に基板接続用領域２４を形成する。
続いて、図１２に示すように、第１基板２の基板接続用領域２４と第２基板３の基板接続用領域２４とが重なるように、第１基板２と第２基板３とを接合する。第１基板２と第２基板３との接合方法としては、例えば、プラズマ接合を採用することができる。
続いて、図１３に示すように、第１基板２を薄肉化させる。
続いて、図１に示すように、第１基板２の光入射側に、カラーフィルタ３６、マイクロレンズ３７等を形成する。これにより第１の実施形態の半導体装置１が形成される。
以上説明したように、第１の実施形態の半導体装置１では、図１～図５に示すように、第１基板２内に設けられ、一方の電極１１が第１電極７（７ｂ）の非露出面Ｓ３に電気的に接続された第１キャパシタ１０、及び第２基板３内に設けられ、一方の電極２１が第２電極１７（１７ｂ）の非露出面Ｓ５に電気的に接続された第２キャパシタ２０の少なくとも一方を備えるようにした。それゆえ、例えば、第１電極７（７ｂ）を第１キャパシタ１０の電極１１とし、第２電極１７（１７ｂ）を第２キャパシタ２０の電極２１とする方法に比べ、第１キャパシタ１０や第２キャパシタ２０の位置が接合面Ｓ２から遠いため、接合プロセスによるストレスが、第１キャパシタ１０や第２キャパシタ２０にダイレクトに印加されない。それゆえ、接合プロセスによる第１キャパシタ１０や第２キャパシタ２０（キャパシタ）の性能劣化を抑制可能な半導体装置１を提供することができる。
また、第１電極７（７ｂ）や第２電極１７（１７ｂ）が第１キャパシタ１０の絶縁膜１３や第２キャパシタ２０の絶縁膜２３に接触しないため、例えば第１電極７（７ｂ）や第２電極１７（１７ｂ）を純銅製又は銅合金製の銅電極としても、第１電極７（７ｂ）や第２電極１７（１７ｂ）に含まれる銅が絶縁膜１３、２３内に拡散することを防止できる。
また、例えば、第１電極７や第２電極１７を第１キャパシタ１０や第２キャパシタ２０の電極１１、２１として用いる方法と比べ、電極１１、２１の材料の自由度を高めることができ、第１キャパシタ１０や第２キャパシタ２０の特性を高めることができる。
また、例えば、第１基板２の第４配線層５ｄや第２基板３の第６配線層１５ｆに第１キャパシタ１０や第２キャパシタ２０を設ける方法と異なり、第１キャパシタ１０が第４配線層５ｄ内の領域を使用することや、第２キャパシタ２０が第６配線層１５ｆ内の領域を使用することを防止でき、第４配線層５ｄや第６配線層１５ｆが大きくなることを抑制でき、半導体装置１のサイズが大きくなることを抑制することができる。また第４配線層５ｄや第６配線層１５ｆの配線密度の増加を防止でき、歩留まりを向上することができる。
即ち、第１の実施形態の半導体装置１は、第１基板２と第２基板３との間の基板接続用領域２４は、第１基板２の第１配線層５ａ～第４配線層５ｄや第２基板３の第１配線層１５ａ～第６配線層１５ｆのようにメタル密度が逼迫した領域ではないことに注目してなされたものである。第１の実施形態の半導体装置１によれば、基板接続用領域２４に第１キャパシタ１０や第２キャパシタ２０を設けることにより、基板接続用領域２４を有効活用可能である。
また、第１の実施形態の半導体装置１では、第１キャパシタ１０や第２キャパシタ２０を用いることで、電源やアナログ回路で発生するノイズのカットオフ機能や、一時的に電荷を保持しておくストレージ機能を実現できる。例えば、電源にノイズが含まれていると、ノイズを含んだ電源で半導体装置１が動くため、半導体装置１が適切に動作しない可能性がある。これに対し、ノイズのカットオフ機能を実現することで、ノイズが除去された電源が半導体装置１に供給されるため、半導体装置１を適切に動作させることができる。特に、第１基板２及び第２基板３のそれぞれにキャパシタ（第１キャパシタ１０、第２キャパシタ２０）を搭載することで、ノイズの除去性能を２倍以上にすることができる。
ここで、第１基板２としてセンサ基板を用い、第２基板３としてロジック基板を用いて、半導体装置１として固体撮像装置を構成する場合について考える。このような固体撮像装置（半導体装置１）では、図１４に示すように、センサ基板（第１基板２）のチップ中央部に、光電変換部等が設けられた画素領域２５が配置され、チップ外周部に、Ｉ／Ｏパッド等が設けられたＩ／Ｏ部２６が配置され、画素領域２５とＩ／Ｏ部２６との間に、光電変換された信号の伝達経路となるドライバ２７が配置される。ドライバ２７は、第２電極１７ａ（図４参照）と接合された第１電極７ａ（図２参照）がアレイ状に配列されて構成される。そして、固体撮像装置（半導体装置１）は、イメージセンサ（第１基板２）の画素領域２５で光電変換した信号をドライバ２７を介してロジック基板（第２基板３）に伝達し、伝達された信号を基にロジック基板（第２基板３）で演算を行い、Ｉ／Ｏ部２６を介して演算結果を外部のディスプレイ等に出力する。
図１４に示すような固体撮像装置（半導体装置１）では、一般に、ドライバ２７が占める領域以外の領域、つまり、センサ基板（第１基板２）の殆どの領域には、第１基板２と第２基板３とをロバストに接合するためのダミー電極がレイアウトされる。ダミー電極とは、第１電極７や第２電極１７と同様に電極パッドやビア等を有するが、第１基板２及び第２基板３の何れとも電気的に接続されていない電極である。それゆえ、ダミー電極がレイアウトされる領域は、第１基板２及び第２基板３を電気的に接続する機能がないので、第１の実施形態の第１電極７ａや第２電極１７ａ、つまり、第１キャパシタ１０や第２キャパシタ２０と電気的に接続されている電極のレイアウトに用いることができる。そのため、図１４に示すような固体撮像装置（半導体装置１）を構成した場合、第１キャパシタ１０や第２キャパシタ２０をレイアウトできる領域として広い領域を用意でき、第１キャパシタ１０や第２キャパシタ２０のレイアウトの自由度を高めることができ、固体撮像装置（半導体装置１）の設計の難易度を低下することができる。
また、図１４に示すような固体撮像装置（半導体装置１）では、電源にノイズが含まれていると、ノイズを含んだ電源で固体撮像装置（半導体装置１）が動くため、固体撮像装置（半導体装置１）で作られる画がノイズに敏感に反応し、酷い場合には画に筋が入る可能性がある。ここで、電源は、固体撮像装置（半導体装置１）が搭載されるスマートフォン、カメラ、監視機器等のシステム内部のＡＣ－ＤＣ変換部で作られ、Ｉ／Ｏ部２６に設けられた複数の端子から供給される。これに対し、図１４に示すような固体撮像装置（半導体装置１）を構成した場合、Ｉ／Ｏ部２６の周囲には第１キャパシタ１０や第２キャパシタ２０をレイアウトできる領域として広い領域がある。そのため、Ｉ／Ｏ部２６の近傍に第１キャパシタ１０や第２キャパシタ２０をレイアウトしてノイズのカットオフ機能を実現でき、ノイズが除去された電源を固体撮像装置（半導体装置１）に供給することができ、固体撮像装置（半導体装置１）によってより鮮明な画作りを行うことができる。
また、Ｉ／Ｏ部２６の近傍に第１キャパシタ１０や第２キャパシタ２０をレイアウトしてノイズのカットオフ機能を実現することで、例えば、Ｉ／Ｏ部２６を介してディスプレイへ出力される信号からノイズを除去することもでき、ディスプレイの電気的な負荷を低減することができ、さらに、ディスプレイにノイズが少ない画を映し出すこともできる。
なお、ここまでは、マクロなレベルでのノイズのカットオフ機能を実現した場合について述べてきたが、ミクロなレベルでのノイズのカットオフ機能を実現した場合についても、同様な効果を得ることができる。例えば、図１４に示すような固体撮像装置（半導体装置１）では、画素トランジスタ等のアナログ回路で光電変換部からの信号にノイズが重畳すると、画素単位やエリア単位のＡ/Ｄコンバータでデジタル化しても、信号品質の低下を防ぐことは困難である。これに対し、第１キャパシタ１０や第２キャパシタ２０を用いて画素単位やエリア単位でノイズカット機能を実現することができれば、信号品質の低下を防止でき、固体撮像装置（半導体装置１）によって鮮明な画作りを行うことができる。
また、第１キャパシタ１０や第２キャパシタ２０をレイアウトしてストレージ機能を実現することで、グローバルシャッターの電荷蓄積にも活用することができる。電荷蓄積に活用することにより、高速に動作する被写体を歪みのない画像で撮影することができる。
また、第１の実施形態の半導体装置１では、第１電極７が、一方の表面が接合面Ｓ２と同一面上に位置する第１電極パッド８と、第１電極パッド８の他方の表面から伸びている第１ビア９とを備えるようにした。また、第２電極１７が、一方の表面が接合面Ｓ２と同一面上に位置する第２電極パッド１８と、第２電極パッド１８の他方の表面から伸びている第２ビア１９とを備えるようにした。それゆえ、第１電極７及び第２電極１７による銅の使用量を低減して、製造コストを低減するとともに、第１電極７及び第２電極１７の接合面Ｓ２を大きくすることができる。
また、第１の実施形態の半導体装置１では、第１キャパシタ１０及び第２キャパシタ２０の少なくとも何れかが、互いに対向している２つの電極１１、１２、及びそれら２つの電極１１、１２間に配置された絶縁膜１３を含むようにした。それゆえ、第１キャパシタ１０及び第２キャパシタ２０をＭＩＭ(metal-insulator-metal)構造とするができ、第１キャパシタ１０及び第２キャパシタ２０を高容量密度化することができる。
［１－３ 変形例］
（１）なお、第１の実施形態では、第２電極１７を、第２電極パッド１８と第２ビア１９とによって構成する例を示したが、他の構成を採用することもできる。例えば、図１５に示すように、第２ビア１９を省略し、第２電極パッド１８のみで構成してもよい。また同様に、第１電極７を、第１電極パッド８のみで構成してもよい。
（２）また、第１の実施形態では、第２キャパシタ２０の電極２２を、第６配線層１５ｆの配線に接続する例を示したが、他の構成を採用することもできる。例えば、図１６に示すように、電極２１に接続された第２電極１７とは別の第２電極１７に電気的に接続する構成としてもよい。図１６では、電極２２と第６配線層１５ｆの配線とが電気的に接続しないように、それらの間に絶縁膜２８が配置されている。また、電極２２と接続された第２電極１７の第２ビア１９の周囲は、電極２１と電気的に接続しないように絶縁膜２９で覆われている。また同様に、第１キャパシタ１０の電極１２を、電極１１に接続した第１電極７とは別の第１電極７に電気的に接続する構成としてもよい。
（３）ここで、一般に、キャパシタの容量Ｃは、比誘電率εr、真空の誘電率ε0、電極面積Ｓ、電極間の距離ｄを用いて、下記（１）式によって規定される。
Ｃ＝εr・ε0・Ｓ/d ………（１）
上記（１）式によれば、キャパシタの容量Ｃは、電極間の距離ｄの縮小、電極面積Ｓの拡大、及び比誘電率εrの増加の何れかを行うことで増加できる。しかし、電極間の距離ｄの縮小は、電極間に配置される絶縁膜を薄膜化しなければならず、電極同士がショートする可能性が高くなる。特に、プレーナー技術を用い、積み上げることでキャパシタを形成する場合、平坦化の観点から、キャパシタが形成された領域が他の領域よりも高くならないように、比誘電率εrが大きい材料を薄膜化したものを絶縁膜として用いることが一般的である。そのため、電極同士がショートする可能性がより高くなる。また、電極同士のショートの発生確率は、ダスト等で生じる絶縁膜の欠陥の影響が大きく、絶縁膜の欠陥密度で規定される。絶縁膜の欠陥密度は、半導体装置１の製造に用いられる装置やプロセス等を工夫することで、ある程度までは低減可能であるが、ゼロにすることはできない。
これに対し、第１キャパシタ１０及び第２キャパシタ２０のレイアウトの自由度の高さを利用して、第１キャパシタ１０及び第２キャパシタ２０の少なくとも何れかを分割してレイアウトする構成としてもよい。この場合、図１７に示すように、複数の第１キャパシタ１０の２つ以上、又は複数の第２キャパシタ２０の２つ以上が同一の配線に接続されている構成とする。図１７は、２以上の第２キャパシタ２０が第１基板２内の同一の配線（第４配線層５ｄの配線）に接続されている構成を例示している。図１７に示した構成とすることで、２以上の第２キャパシタ２０を並列接続でき、並列接続された第２キャパシタ２０の合計面積と同じ面積の大きなキャパシタと同じ容量を実現することができる。即ち、大きな容量を小さなキャパシタ（第２キャパシタ２０）で実現できるため、半導体装置１の歩留まりを向上できる。さらに、分割されたキャパシタ（第２キャパシタ２０）を冗長レイアウトすることで、半導体装置１の歩留まりをさらに向上することができる。なお、複数の第２キャパシタ２０の２つ以上を同一の配線に接続した例を説明したが、複数の第１キャパシタ１０の２つ以上を同一の配線に接続した場合にも同様の効果が得られる。
（４）また、第１の実施形態では、第１キャパシタ１０を２つの電極１１、１２間に絶縁膜１３を配置した構成とし、第２キャパシタ２０を２つの電極２１、２２間に絶縁膜２３を配置した構成とする例を示したが、他の構成を採用することができる。例えば、第１キャパシタ１０及び第２キャパシタ２０の少なくとも一方は、図１８Ａ及び図１８Ｂに示すように、電極３０と絶縁膜３１とが交互に繰り返し配置された多層構造としてもよい。
図１８Ａ、図１８Ｂは、第２キャパシタ２０を多層構造とした構成を例示している。図１８Ａ、図１８Ｂでは、多層構造を形成する電極３０のうち、最も第６配線層１５ｆ側の電極３０（以下、「電極３０ａ」とも呼ぶ）は第６配線層１５ｆに電気的に接続され、その他の電極３０（以下、「電極３０ｂ」「電極３０ｃ」「電極３０ｄ」「電極３０ｅ」とも呼ぶ）は互いに異なる第２電極１７に電気的に接続されている。即ち、電極３０ｂ～３０ｅのそれぞれが第１の実施形態の「一方の電極２１」に対応している。第２電極１７の第２ビア１９の周囲は、接続対象外の電極３０と電気的に接続しないように、絶縁膜３２で覆われている。図１８Ａ、図１８Ｂに示した第２キャパシタ２０は、電極３０ａ、３０ｂと絶縁膜３１とでキャパシタを形成し、電極３０ｂ、３０ｃと絶縁膜３１とでキャパシタを形成し、電極３０ｃ、３０ｄと絶縁膜３１とでキャパシタを形成し、電極３０ｄ、３０ｅと絶縁膜３１とでキャパシタを形成して、合計４つのキャパシタを形成している。
図１８Ａ、図１８Ｂに示した構成とすることで、例えば、画素毎にキャパシタ（第２キャパシタ２０）を設ける場合等、キャパシタをレイアウトできる領域に制約がある場合にもキャパシタを適切にレイアウトできる。なお、第２キャパシタ２０を多層構造とした例を説明したが、第１キャパシタ１０を多層構造とした場合にも、同様の効果が得られる。
（５）また、第１の実施形態では、第１キャパシタ１０及び第２キャパシタ２０を平板状とする例を示したが、他の構成を採用することもできる。例えば、図１９に示すように、第１キャパシタ１０及び第２キャパシタ２０の電極１１、１２、２１、２２の面積が大きくなるように、第１キャパシタ１０及び第２キャパシタ２０を三次元形状としてもよい。
図１９は、第２キャパシタ２０を三次元形状とした構成を例示している。図１９では、第２キャパシタ２０は、底部３３と、底部３３の縁部から底部３３と交差する方向に伸びている側壁部３４、３５とを備えている。また、第２キャパシタ２０は、第６配線層１５ｆに設けられ、側壁部３４、３５の第１基板２側の端面が接合面Ｓ２と同一面上に位置している。図１９に示した構成とすることで、第２キャパシタ２０の電極２１、２２の面積を大きくすることができ、第２キャパシタ２０の容量を大きくすることができる。さらに、容量を大きくした第２キャパシタ２０を並列接続することで、並列接続された第２キャパシタ２０の合計面積と等しい面積を有するキャパシタと同じ容量を実現できる。この場合、第２キャパシタ２０が設けられる第６配線層１５ｆの配線としては、アルミニウム(Al)を用いることで、加工を容易に行うことができ、プロセスコストを低減できる。
なお、第２キャパシタ２０を底部３３と側壁部３４、３５とで構成する例を説明したが、第１キャパシタ１０を底部と側壁部とで構成した場合にも、同様の効果が得られる。
＜２．固体撮像装置への適用例＞
［２－１ 固体撮像装置の構成］
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、固体撮像装置に適用されてもよい。
図２０は、本開示に係る技術（本技術）が適用され得る固体撮像装置の概略的な構成の一例を示す図である。
図２０に示すように、固体撮像装置１０１は、シリコンからなる基板１１１上に配列された複数の画素１０２から構成される画素部１０３と、垂直駆動回路１０４と、カラム信号処理回路１０５と、水平駆動回路１０６と、出力回路１０７と、制御回路１０８等を有して構成される。
画素１０２は、フォトダイオードからなる光電変換部と、電荷蓄積容量部と、複数のＭＯＳトランジスタとから構成され、基板１１１上に、２次元アレイ状に規則的に複数配列される。画素１０２を構成するＭＯＳトランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタで構成される４つのＭＯＳトランジスタであってもよく、また、選択トランジスタを除いた３つのＭＯＳトランジスタであってもよい。
画素部１０３は、２次元アレイ状に規則的に複数配列された画素１０２から構成される。画素部１０３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路１０５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
制御回路１０８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路１０４、カラム信号処理回路１０５、及び水平駆動回路１０６等の動作の基準となるクロック信号や制御信号等を生成する。そして、制御回路１０８で生成されたクロック信号や制御信号等は、垂直駆動回路１０４、カラム信号処理回路１０５及び水平駆動回路１０６等に入力される。
垂直駆動回路１０４は、例えばシフトレジスタによって構成され、画素部１０３の各画素１０２を行単位で順次垂直方向に選択走査する。そして、各画素１０２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線１０９を通してカラム信号処理回路１０５に供給する。
カラム信号処理回路１０５は、例えば、画素１０２の列毎に配置されており、１行分の画素１０２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路１０５の出力段には、水平選択スイッチ（図示せず）が水平信号線１１０とのあいだに設けられている。
水平駆動回路１０６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１０５の各々を順番に選択し、カラム信号処理回路１０５の各々から画素信号を水平信号線１１０に出力させる。
出力回路１０７は、カラム信号処理回路１０５の各々から水平信号線１１０を通して、順次に供給される信号に対し信号処理を行い出力する。
［２－２ センサ基板の構成］
次に、固体撮像装置１０１を構成するセンサ基板の概略構成について説明する。図２１は、センサ基板２００００の１画素分の断面を示す断面図である。
図２１に示すように、センサ基板２００００では、ＰＤ（フォトダイオード）２００１９が、半導体基板２００１８の裏面（図では上面）側から入射する入射光２０００１を受光する。ＰＤ２００１９の上方には、平坦化膜２００１３、ＣＦ（カラーフィルタ）２００１２、マイクロレンズ２００１１が設けられており、各部を順次介して入射した入射光２０００１を、受光面２００１７で受光して光電変換が行われる。
例えば、ＰＤ２００１９は、ｎ型半導体領域２００２０が、電荷（電子）を蓄積する電荷蓄積領域として形成されている。ＰＤ２００１９においては、ｎ型半導体領域２００２０は、半導体基板２００１８のｐ型半導体領域２００１６、２００４１の内部に設けられている。ｎ型半導体領域２００２０の、半導体基板２００１８の表面（下面）側には、裏面（上面）側よりも不純物濃度が高いｐ型半導体領域２００４１が設けられている。つまり、ＰＤ２００１９は、ＨＡＤ(Hole-Accumulation Diode)構造になっており、ｎ型半導体領域２００２０の上面側と下面側との各界面において、暗電流が発生することを抑制するように、ｐ型半導体領域２００１６、２００４１が形成されている。
半導体基板２００１８の内部には、複数の画素２００１０の間を電気的に分離する画素分離部２００３０が設けられており、この画素分離部２００３０で区画された領域に、ＰＤ２００１９が設けられている。図中、上面側から、固体撮像装置を見た場合、画素分離部２００３０は、例えば、複数の画素２００１０の間に介在するように格子状に形成されており、ＰＤ２００１９は、この画素分離部２００３０で区画された領域内に形成されている。
各ＰＤ２００１９では、アノードが接地されており、固体撮像装置において、ＰＤ２００１９が蓄積した信号電荷（例えば、電子）は、図示せぬ転送Ｔｒ（ＭＯＳ ＦＥＴ）等を介して読み出され、電気信号として、図示せぬＶＳＬ（垂直信号線）へ出力される。
配線層２００５０は、半導体基板２００１８のうち、遮光膜２００１４、ＣＦ２００１２、マイクロレンズ２００１１等の各部が設けられた裏面（上面）とは反対側の表面（下面）に設けられている。
配線層２００５０は、配線２００５１と絶縁層２００５２とを含み、絶縁層２００５２内において、配線２００５１が各素子に電気的に接続するように形成されている。配線層２００５０は、いわゆる多層配線の層になっており、絶縁層２００５２を構成する層間絶縁膜と配線２００５１とが交互に複数回積層されて形成されている。ここでは、配線２００５１としては、転送Ｔｒ等のＰＤ２００１９から電荷を読み出すためのＴｒへの配線や、ＶＳＬ等の各配線が、絶縁層２００５２を介して積層されている。
配線層２００５０の、ＰＤ２００１９が設けられている側に対して反対側の面には、基板接続用領域２００６１が設けられている。基板接続用領域２００６１は、キャパシタ２００６２と、電極２００６３と、層間絶縁膜２００６４とを含み、層間絶縁膜２００６４内において、キャパシタ２００６２の一方の電極が配線層２００５０の配線２００５１に電気的に接続するように構成されている。また、キャパシタ２００６２の他方の電極が電極２００６３に電気的に接続し、電極２００６３が基板接続用領域２００６１の裏面（図では下面）から露出するように構成されている。図２１では、電極２００６３として、基板接続用領域２００６１の裏面と同一面上に位置する平板状の電極パッド２００６５と、電極パッド２００６５の裏面（図では上面）からセンサ基板２００００の厚さ方向（図２１の上方向）に伸びている柱状のビア２００６６とを含む場合を例示している。基板接続用領域２００６１は、ロジックジッチップの電極（図示せず）と電極２００６３とが重なるように、ロジック基板の基板接続用領域（図示せず）と接合されている。
遮光膜２００１４は、半導体基板２００１８の裏面（図では上面）の側に設けられている。
遮光膜２００１４は、半導体基板２００１８の上方から半導体基板２００１８の裏面へ向かう入射光２０００１の一部を、遮光するように構成されている。
遮光膜２００１４は、半導体基板２００１８の内部に設けられた画素分離部２００３０の上方に設けられている。ここでは、遮光膜２００１４は、半導体基板２００１８の裏面（上面）上において、シリコン酸化膜等の絶縁膜２００１５を介して、凸形状に突き出るように設けられている。これに対して、半導体基板２００１８の内部に設けられたＰＤ２００１９の上方においては、ＰＤ２００１９に入射光２０００１が入射するように、遮光膜２００１４は、設けられておらず、開口している。
つまり、図中、上面側から、固体撮像装置を見た場合、遮光膜２００１４の平面形状は、格子状になっており、入射光２０００１が受光面２００１７へ通過する開口が形成されている。
遮光膜２００１４は、光を遮光する遮光材料で形成されている。例えば、チタン（Ｔｉ）膜とタングステン（Ｗ）膜とを、順次、積層することで、遮光膜２００１４が形成されている。この他に、遮光膜２００１４は、例えば、窒化チタン（ＴｉＮ）膜とタングステン（Ｗ）膜とを、順次、積層することで形成することができる。
遮光膜２００１４は、平坦化膜２００１３によって被覆されている。平坦化膜２００１３は、光を透過する絶縁材料を用いて形成されている。
画素分離部２００３０は、溝部２００３１、固定電荷膜２００３２、及び、絶縁膜２００３３を有する。
固定電荷膜２００３２は、半導体基板２００１８の裏面（上面）の側において、複数の画素２００１０の間を区画している溝部２００３１を覆うように形成されている。
具体的には、固定電荷膜２００３２は、半導体基板２００１８において裏面（上面）側に形成された溝部２００３１の内側の面を一定の厚みで被覆するように設けられている。そして、その固定電荷膜２００３２で被覆された溝部２００３１の内部を埋め込むように、絶縁膜２００３３が設けられている（充填されている）。
ここでは、固定電荷膜２００３２は、半導体基板２００１８との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。固定電荷膜２００３２が負の固定電荷を有するように形成されていることで、その負の固定電荷によって、半導体基板２００１８との界面に電界が加わり、正電荷（ホール）蓄積領域が形成される。
固定電荷膜２００３２は、例えば、ハフニウム酸化膜（ＨｆＯ２膜）で形成することができる。また、固定電荷膜２００３２は、その他、例えば、ハフニウム、ジルコニウム、アルミニウム、タンタル、チタン、マグネシウム、イットリウム、ランタノイド元素等の酸化物の少なくとも１つを含むように形成することができる。
以上、本開示に係る技術が適用され得る固体撮像装置の一例について説明した。本開示に係る技術は、以上説明した構成のうち、センサ基板２００００に適用され得る。具体的には、図１の第１キャパシタ１０は図２１のキャパシタ２００６２に適用でき、図１の第１電極７は図２１の電極２００６３に適用できる。センサ基板２００００に本開示に係る技術を適用することにより、接合プロセスによるキャパシタの性能劣化を抑制できるため、より良好な撮影画像を得ることができる。
［２－３ 変形例］
また、本技術は、グローバルシャッタ機能を有する固体撮像装置に適用されてもよい。本変形例に係る固体撮像装置の全体構成は、図２０と同様であるから図示を省略する。図２２は、本変形例に係る固体撮像装置１０１の１画素分の断面図である。
図２２に示すように、固体撮像装置１０１は、光電変換部ＰＤが形成された第１基板１８０と、電荷蓄積容量部１５３及び複数のＭＯＳトランジスタが形成された第２基板１８１とを有して構成されている。そして、第１基板１８０及び第２基板１８１は、積層して張り合わされた構成とされている。また、光電変換部ＰＤが形成された第１基板１８０側が、光Ｌが入射される光入射面を構成しており、第１基板１８０の光入射面上には、カラーフィルタ１５９、及びオンチップレンズ１６０が形成されている。
図２３Ａ及び図２３Ｂを用いて、第１基板１８０及び第２基板１８１の構成について詳述する。
まず、第１基板１８０について説明する。
第１基板１８０は、図２３Ａに示すように、光電変換部ＰＤと、第１転送トランジスタＴｒ１のドレインとされる不純物領域１１６が形成された半導体基板１１２と、その半導体基板１１２上部に形成された、多層配線層１１７と、その多層配線層１１７上部に形成された基板接続用領域１９０とから構成されている。
半導体基板１１２は、Ｎ型のシリコン基板により形成され、その半導体基板１１２上部には、Ｐ型ウェル層１１３が形成されている。Ｐ型ウェル層１１３は半導体基板１１２にＰ型の不純物をイオン注入することにより形成することができる。
光電変換部ＰＤは、Ｐ型ウェル層１１３に形成されたＮ型ウェル層１１４と、Ｎ型ウェル層１１４に接する領域であって、Ｐ型ウェル層１１３の表面側に形成されたＰ＋型不純物領域１１５により構成されている。Ｎ型ウェル層１１４は、Ｐ型ウェル層１１３の所望の領域にＮ型の不純物をイオン注入することにより形成されている。また、Ｐ＋型不純物領域１１５は、Ｐ型ウェル層１１３の所望の領域にＰ型の不純物を高濃度にイオン注入することにより形成されている。この光電変換部ＰＤにおいては、Ｐ＋型不純物領域１１５とＮ型ウェル層１１４とのｐｎ接合、及びＮ型ウェル層１１４とＰ型ウェル層１１３とのｐｎ接合の効果によりＨＡＤ（Hole Accumulation Diode:登録商標）構造が構成される。
このような構成を有する光電変換部ＰＤでは、入射した光Ｌの光量に応じた信号電荷が生成され、Ｐ＋型不純物領域１１５とＮ型ウェル層１１４との間に形成された空乏層に光電変換された信号電荷が蓄積される。
不純物領域１１６は、Ｐ型ウェル層１１３表面側であって、光電変換部ＰＤから所定の距離だけ離した領域に形成されており、光電変換部ＰＤから転送されてくる信号電荷を一時的に蓄積する領域とされる。この不純物領域１１６は、Ｐ型ウェル層１１３の所望の領域にＮ型の不純物を高濃度にイオン注入することにより形成される。
本変形例では、光電変換部ＰＤと不純物領域１１６との間の領域が、第１転送トランジスタＴｒ１のチャネル部とされる。
多層配線層１１７は、半導体基板１１２の、光電変換部ＰＤや不純物領域１１６が形成されたＰ型ウェル層１１３上部に形成されている。多層配線層１１７では、第１転送トランジスタＴｒ１を構成するゲート電極１１９と、ゲート電極１１９上部に形成される第１配線層Ｍ１とが、層間絶縁膜１１８を介して積層されて構成されている。
ゲート電極１１９は、Ｐ型ウェル層１１３に形成された光電変換部ＰＤと不純物領域１１６との間のチャネル部上部に、図示しないゲート絶縁膜を介して形成されている。
第１配線層Ｍ１では、第１接続配線１２３と第２接続配線１２２とがそれぞれ構成されている。第１接続配線１２３は、層間絶縁膜１１８に形成されたコンタクト部１２１を介して不純物領域１１６に接続されている。また、第２接続配線１２２は、層間絶縁膜１１８に形成されたコンタクト部１２０を介してゲート電極１１９に接続されている。
基板接続用領域１９０は、多層配線層１１７の、第１配線層Ｍ１上部に形成されている。基板接続用領域１９０では、第１配線層Ｍ１上部に第２配線層Ｍ２が層間絶縁膜１９１を介して積層されて構成されている。
第２配線層Ｍ２では、第１接続電極１２７と第２接続電極１２６とがそれぞれ構成されており、第１接続電極１２７及び第２接続電極１２６は、多層配線層１１７表面に露出して形成されている。第１接続電極１２７は、層間絶縁膜１９１に形成されたコンタクト部１２４を介して、第１配線層Ｍ１からなる第１接続配線１２３に接続されている。また、第２接続電極１２６は、層間絶縁膜１９１に形成されたコンタクト部１２５を介して、第１配線層Ｍ１からなる第２接続配線１２２に接続されている。
以上の構成を有する第１基板１８０においては、半導体基板１１２の第１接続電極１２７、第２接続電極１２６が形成される側とは反対側が光入射側とされる。
次に、第２基板１８１について説明する。
第２基板１８１は、図２３Ｂに示すように、複数のＭＯＳトランジスタのソース・ドレインとされる不純物領域１３０、１３１、１３２、１３４、１３５が形成された半導体基板１２８と、その半導体基板１２８上部に形成された多層配線層１３６と、その多層配線層１３６の上部に形成された基板接続用領域１９５とから構成されている。そして、基板接続用領域１９５には、電荷蓄積容量部１５３が形成されている。本変形例において、第２基板１８１において形成される複数のＭＯＳトランジスタは、第２転送トランジスタＴｒ２と、リセットトランジスタＴｒ３と、増幅トランジスタＴｒ４と、選択トランジスタＴｒ５である。
半導体基板１２８は、Ｎ型のシリコン基板により形成され、この半導体基板１２８上部には、Ｐ型ウェル層１２９が形成されている。Ｐ型ウェル層１２９は半導体基板１２８にＰ型の不純物をイオン注入することにより形成することができる。
第２転送トランジスタＴｒ２、リセットトランジスタＴｒ３、増幅トランジスタＴｒ４、選択トランジスタＴｒ５を構成する各不純物領域１３０、１３１、１３２、１３４、１３５は、Ｐ型ウェル層１２９表面側の所望の領域に、それぞれ形成されている。これらの不純物領域１３０、１３１、１３２、１３４、１３５は、Ｐ型ウェル層１２９の所望の領域にＮ型の不純物を高濃度にイオン注入することにより形成されるものである。
不純物領域１３０は、第２転送トランジスタＴｒ２のソースとされる。また、不純物領域１３１は、第２転送トランジスタＴｒ２のドレインと、リセットトランジスタＴｒ３のソースに共用され、信号電荷が読み出されるフローティングディフュージョン領域として用いられる。また、不純物領域１３２は、リセットトランジスタＴｒ３のドレインと、増幅トランジスタＴｒ４のソースに共用される。また、不純物領域１３４は、増幅トランジスタＴｒ４のドレインと、選択トランジスタＴｒ５のソースに共用される。また、不純物領域１３５は、選択トランジスタＴｒ５のドレインとされる。そして、各不純物領域１３０、１３１、１３２、１３４、１３５間のＰ型ウェル層１２９領域は、各ＭＯＳトランジスタを構成するチャネル部とされる。
多層配線層１３６は、半導体基板１２８の、不純物領域１３０、１３１、１３２、１３４、１３５が形成されたＰ型ウェル層１２９上部に形成されている。多層配線層１３６では、各ＭＯＳトランジスタを構成するゲート電極１３８、１３９、１４０、１４１と、第１配線層Ｍ１’と、第２配線層Ｍ２’とが、層間絶縁膜１３７を介して積層されて構成されている。
各ゲート電極１３８、１３９、１４０、１４１は、各ＭＯＳトランジスタを構成するチャネル部上に、図示しないゲート絶縁膜を介して形成されている。不純物領域１３０と不純物領域１３１間のＰ型ウェル層１２９上部に形成されるゲート電極１３８は、第２転送トランジスタＴｒ２のゲート電極１３８とされる。また、不純物領域１３１と不純物領域１３２間のＰ型ウェル層１２９上部に形成されるゲート電極１３９は、リセットトランジスタＴｒ３のゲート電極とされる。また、不純物領域１３２と不純物領域１３４間のＰ型ウェル層１２９上部に形成されるゲート電極１４０は、増幅トランジスタＴｒ４のゲート電極とされる。また、不純物領域１３４と不純物領域１３５間のＰ型ウェル層１２９上部に形成されるゲート電極１４１は、選択トランジスタＴｒ５のゲート電極とされる。
第１配線層Ｍ１’は、ゲート電極１３８、１３９、１４０、１４１上部に層間絶縁膜１３７を介して形成されており、この第１配線層Ｍ１’では第１接続配線１５０、第２接続配線１４９、選択配線１４８、及び垂直信号線１０９（図２０参照）がそれぞれ構成されている。第１接続配線１５０は、層間絶縁膜１３７に形成されたコンタクト部１４２を介して、第２転送トランジスタＴｒ２のソースとされる不純物領域１３０に接続されている。第２接続配線１４９は、層間絶縁膜１３７に形成されたコンタクト部１４３、１４４を介して、それぞれ不純物領域１３１及び増幅トランジスタＴｒ４のゲート電極１４０に接続されている。すなわち、第２接続配線１４９により、フローティングディフュージョン領域である不純物領域１３１と増幅トランジスタＴｒ４のゲート電極１４０は電気的に接続されている。また、選択配線１４８は、層間絶縁膜１３７に形成されたコンタクト部１４５を介して選択トランジスタＴｒ５のゲート電極１４１に接続されている。そして、選択トランジスタＴｒ５のゲート電極１４１には、選択配線１４８から、選択パルスが供給される。また、垂直信号線１０９（図２０参照）は、層間絶縁膜１３７に形成されたコンタクト部１４６を介して、選択トランジスタＴｒ５のドレインである不純物領域１３５に接続されている。
第２配線層Ｍ２’では、第３接続配線１５２、及び第４接続配線１５１が構成されている。第３接続配線１５２は、層間絶縁膜１３７に形成されたコンタクト部１４７を介して第１接続配線１５０に接続されている。また、第４接続配線１５１は、所定の領域に延在して形成されている。また、この第４接続配線１５１には、図示しない第２基板１８１の多層配線層１３６に形成された第１転送配線が接続されており、第１転送配線から第４接続配線１５１には、第１転送パルスが供給される。
基板接続用領域１９５は、多層配線層１３６の、第３接続配線１５２及び第４接続配線１５１上部に形成されている。基板接続用領域１９５では、第２配線層Ｍ２’の第３接続配線１５２及び第４接続配線１５１上部には、電荷蓄積容量部１５３が形成され、第３配線層Ｍ３’は、電荷蓄積容量部１５３を介して第２配線層Ｍ２’上部に形成されている。すなわち、電荷蓄積容量部１５３は、第２配線層Ｍ２’と第３配線層Ｍ３’の間に挟まれて構成されている。この電荷蓄積容量部１５３としては、ＭＩＭ構造のキャパシタを用いることができる。
第３配線層Ｍ３’では、第１接続電極１５６と第２接続電極１５７とがそれぞれ構成されており、第１接続電極１５６及び第２接続電極１５７は、基板接続用領域１９５表面に露出して形成されている。第１接続電極１５６は、層間絶縁膜１９６に形成されたコンタクト部１５５を介して、第２配線層Ｍ２’からなる第３接続配線１５２に接続され、また、電荷蓄積容量部１５３を介して、第２配線層Ｍ２’からなる第４接続配線１５１上部に延在して形成されている。また、第２接続電極１５７は、層間絶縁膜１９６に形成されたコンタクト部１５４を介して、第２配線層Ｍ２’からなる第４接続配線１５１に接続されている。
なお、図２３Ｂにおいては図示を省略するが、第２転送トランジスタＴｒ２のゲート電極１３８には、第２転送パルスを供給するための第２転送配線が接続されている。同じく、リセットトランジスタＴｒ３のゲート電極１３９にも、リセットパルスを供給するためのリセット配線が接続されている。そして、これらの第２転送配線及びリセット配線は多層配線層１３６に形成されている所望の配線層によって形成されている。
そして、本変形例の固体撮像装置１０１は、第２基板１８１上部に、第１基板１８０及び第２基板１８１の互いの第１接続電極１５６、１２７、及び第２接続電極１５７、１２６同士が接続されるように第１基板１８０が積層された構成とされている。そして、第１基板１８０と第２基板１８１が張り合わされることにより、第１転送トランジスタＴｒ１を構成する不純物領域１１６と、電荷蓄積容量部１５３と、第２転送トランジスタＴｒ２を構成する不純物領域１３０が電気的に接続される。また、本変形例の固体撮像装置１０１では、第１基板１８０と第２基板１８１が積層されて張り合わされることにより、光電変換部ＰＤと電荷蓄積容量部１５３が立体的に積層される。
また、本変形例の固体撮像装置１０１では、第１接続電極１５６は遮光膜を兼ねるものであり、第２転送トランジスタＴｒ２のソースとなる不純物領域１３０は第１接続電極１５６に遮光されている。このため、不純物領域１３０への光の入射が抑制され、不要な信号電荷の発生が抑制されるので、混色が低減される。そしてこの場合、光電変換部ＰＤの開口部分を除く全ての領域が遮光されることが好ましい。
次に、図２４を用いて、本変形例の固体撮像装置１０１の駆動方法について説明する。図２４は、本変形例の固体撮像装置１０１の１画素分の回路構成であり、図２５は、隣接する２行２列、４画素分の回路構成である。
図２４の線ａは、第１基板１８０に形成された第１接続電極１２７及び第２接続電極１２６と、第２基板１８１に形成された第１接続電極１５６と第２接続電極１５７との電極接続面である。
光電変換部ＰＤであるフォトダイオードのアノード側は接地され、カソード側は、第１転送トランジスタＴｒ１のソースに接続されている。また、図２２では図示を省略しているが、図２４、図２５に示すように、第１基板１８０には、光電変換部用リセットトランジスタＴｒ６が構成されており、光電変換部ＰＤのカソード側には、光電変換部用リセットトランジスタＴｒ６のドレインが接続されている。光電変換部用リセットトランジスタＴｒ６のソースには電源電圧ＶＤＤを印加するための電源電圧配線１８５が接続されている。また、光電変換部用リセットトランジスタＴｒ６のゲート電極１６２にはリセットパルスφＰＤＲＳＴを供給するためのリセット配線１７５が接続されている。
第１転送トランジスタＴｒ１のドレインは、電荷蓄積容量部１５３の一方の電極に接続された第１接続電極１５６を介して、第２転送トランジスタＴｒ２のソースに接続されている。第１転送トランジスタＴｒ１のゲート電極１１９には、第１転送パルスφＴＲＧ１が供給される第１転送配線１８４が接続されている。また、第１転送配線１８４は、電荷蓄積容量部１５３の他方の電極に接続された第４接続配線１５１に接続されている。
第２転送トランジスタＴｒ２のドレインは、リセットトランジスタＴｒ３のソースに接続されるとともに、増幅トランジスタＴｒ４のゲート電極１４０に接続されている。第２転送トランジスタＴｒ２のゲート電極１３８には第２転送パルスφＴＲＧ２が供給するための第２転送配線１６３が接続されている。
リセットトランジスタＴｒ３のドレインには電源電圧ＶＤＤを印加するための電源電圧配線１８８が接続されており、リセットトランジスタＴｒ３のゲート電極１３９にはリセットパルスφＲＳＴを供給するためのリセット配線１６４が接続されている。
増幅トランジスタＴｒ４のソースには電源電圧ＶＤＤを印加するための電源電圧配線１８８が接続されており、増幅トランジスタＴｒ４のドレインは選択トランジスタＴｒ５のソースに接続されている。
選択トランジスタＴｒ５のゲート電極１４１には選択パルスφＳＥＬを供給するための選択配線１４８が接続されており、選択トランジスタＴｒ５のドレインは垂直信号線１０９（図２０参照）に接続されている。
そして、図２５に示すように、画素１０２が二次元マトリクス状に配列される固体撮像装置１０１においては、各ゲート電極１３８、１３９、１４１に行毎に共通の第２転送配線１６３、リセット配線１６４、選択配線１４８が接続される。そして、各ゲート電極１３８、１３９、１４１に入力される第２転送パルスφＴＲＧ２、リセットパルスφＲＳＴ、選択パルスφＳＥＬは、垂直駆動回路１０４から供給されている。また、図示しないが光電変換部用リセットトランジスタＴｒ６のゲート電極１６２に供給されるリセットパルスφＰＤＲＳＴ、第１転送トランジスタＴｒ１のゲート電極１１９に供給される第１転送パルスφＴＲＧ１も垂直駆動回路１０４により供給される。
また、選択トランジスタＴｒ５のドレインには列ごとに共通の垂直信号線１０９（図２０参照）が接続される。
垂直信号線１０９の後段には、列ごとに設けられたカラム信号処理回路１０５が接続されている。そして、カラム信号処理回路１０５の後段には水平駆動回路１０６からの水平選択パルスが入力される水平トランジスタＴｒ７が接続されている。
次に、以上の回路構成を有する固体撮像装置１０１における駆動方法を、図２６に示すタイミングチャート及び、図２５の回路構成を用いて説明する。
まず、リセットパルスφＰＤＲＳＴをハイにして、全画素の光電変換部用リセットトランジスタＴｒ６を同時にオンすることにより、全画素の光電変換部ＰＤの電位を電源電圧ＶＤＤと同電位になるようにリセットする。すなわち、この動作により、全画素の光電変換部ＰＤに貯まっていた不要な電荷が排出され、光電変換部ＰＤの電位が一定値（ＶＤＤ）にリセットされる。
次に、リセットパルスφＰＤＲＳＴをローにして、全画素の光電変換部用リセットトランジスタＴｒ６を同時にオフし、全画素の光電変換部ＰＤにおいて信号電荷の生成・蓄積を開始する。信号電荷は、光電変換部ＰＤに入射した光の光量に応じて生成され、生成された信号電荷は、光電変換部ＰＤにおけるｐｎ接合の効果によりできる電位の井戸に蓄積される。このとき、電荷蓄積容量部１５３に貯まっていた信号電荷は、前の読み出し時に順次読み出されて電荷蓄積容量部１５３は空になっていると仮定するが、別途、電荷蓄積容量部１５３をリセットするタイミングを設けてもよい。
次いで、リセットパルスφＰＤＲＳＴをローにしてから所定の蓄積時間を経過する前に、第１転送パルスφＴＲＧ１をハイにして、全画素の第１転送トランジスタＴｒ１を同時にオンして、光電変換部ＰＤに貯まっている信号電荷を不純物領域１１６に転送する。そうすると、不純物領域１１６、不純物領域１３０、及び電荷蓄積容量部１５３は電気的に接続されているので、信号電荷は第１基板１８０に形成された不純物領域１１６、不純物領域１３０、及び電荷蓄積容量部１５３に一時的に蓄積される。また、このように第１転送パルスφＴＲＧ１がハイになっている間は、信号電荷は、電荷蓄積容量部１５３に主に蓄積されている。
その後、第１転送パルスφＴＲＧ１をローにして全画素の第１転送トランジスタＴｒ１をオフすることにより、主に電荷蓄積容量部１５３に蓄積されていた信号電荷が、不純物領域１１６及び不純物領域１３０の空乏層に転送される。図２６に示すように、リセットパルスφＰＤＲＳＴをローにしてから第１転送パルスφＴＲＧ１を再度ローにするまでの時間が蓄積露光時間（電子シャッタの時間）となる。なお、第１転送パルスφＴＲＧ１をハイにして、光電変換部ＰＤから電荷蓄積容量部１５３へ信号電荷を転送する際には、第１転送パルスφＴＲＧ１の電位は、光電変換部ＰＤからの信号電荷を完全転送できる電位にする。
次に、リセットパルスφＰＤＲＳＴをハイにして、全画素の光電変換部用リセットトランジスタＴｒ６をオンして光電変換部ＰＤをリセットする。これにより、電荷蓄積容量部１５３に貯まっている信号電荷を読み出す間に、光電変換部ＰＤに蓄積され、光電変換部ＰＤの最大蓄積電荷量を超えた分の信号電荷が、電荷蓄積容量部１５３へ溢れてしまうのを防ぐ。あるいは、次の信号電荷の蓄積に備えて、光電変換部ＰＤを電源電圧ＶＤＤと同電位にリセットする。電荷蓄積容量部１５３や、不純物領域１１６、１３０に信号電荷を蓄積している間は、第１転送パルスφＴＲＧ１の電位として、電荷蓄積容量部１５３の表面に反転層を形成するような電位を加えてもよい。これにより、信号電荷の蓄積中に、暗電流の発生を抑制することができる。
その後、選択パルスφＳＥＬ（１）をハイにして、１行目の選択トランジスタＴｒ５をオンし、１行目の画素１０２を選択する。この１行目の選択パルスφＳＥＬ（１）をハイにした状態において、リセットパルスφＲＳＴ（１）をハイにして、１行目のリセットトランジスタＴｒ３をオンする。これにより、増幅トランジスタＴｒ４のゲート電極１４０に接続されているフローティングディフュージョン領域となる不純物領域１３１の電位が電源電圧ＶＤＤと同電位にリセットされる。このとき、増幅トランジスタＴｒ４のリセット時出力は、垂直信号線１０９（図２０参照）を介してカラム信号処理回路１０５に保存される。
次いで、第２転送パルスφＴＲＧ２（１）をハイにして、１行目の画素１０２の第２転送トランジスタＴｒ２をオンし、１行目の画素１０２の不純物領域１３０、及び不純物領域１１６にある信号電荷をフローティングディフュージョン領域である不純物領域１３１に転送する。このとき、第２転送パルスφＴＲＧ２（１）の電位は、不純物領域１３０、及び不純物領域１１６から不純物領域１３１へ信号電荷を完全転送できる電位にする。不純物領域１３１に信号電荷が読み出されることにより、フローティングディフュージョン領域である不純物領域１３１の電位が変化し、その電位変化に応じた信号電圧が増幅トランジスタＴｒ４のゲート電極１４０に印加される。そして、増幅トランジスタＴｒ４により増幅された信号電圧が、垂直信号線１０９（図２０参照）に出力される。
そして、垂直信号線１０９（図２０参照）に出力された信号電圧は、カラム信号処理回路１０５へ送られる。カラム信号処理回路１０５では、先ほど保存されたリセット時出力と、増幅された信号電圧との差を１行目の画素１０２の画素信号として出力する。そして、これらの１行目の画素１０２の画素信号は、水平駆動回路１０６により水平トランジスタＴｒ７を順次オンすることにより、出力回路１０７（図２０参照）を経て出力端子Ｖｏｕｔからシリアルに出力される。
その後、選択パルスφＳＥＬ（１）をローにした後、選択パルスφＳＥＬ（２）をハイにして、２行目の選択トランジスタＴｒ５をオンし、２行目の画素１０２を選択する。この２行目の選択トランジスタＴｒ５の選択パルスφＳＥＬ（２）をハイにした状態において第２転送パルスφＴＲＧ２（２）、リセットパルスφＲＳＴ（２）の状態を、１行目の第２転送パルスφＴＲＧ２（１）、リセットパルスφＲＳＴ（１）と同様に駆動する。これにより、２行目の画素１０２に関して、先に説明した１行面と同様の読み出し動作が行われる。
以上の説明からわかるように、本変形例の固体撮像装置１０１では、光電変換部ＰＤにおいて信号電荷を生成、蓄積する蓄積露光時間は全画素同時刻に行われる。すなわち、各画素１０２が、電荷蓄積容量部１５３を保有することで、全画素同時の電子シャッタ動作（グローバルシャッタ動作）を行うことができる。そして、全画素同時刻に蓄積された信号電荷は、それぞれの電荷蓄積容量部１５３で蓄積保持され、ライン順次で、不純物領域１３１に読み出され、信号電荷の電位に応じて増幅された信号電圧が垂直信号線１０９（図２０参照）を介して出力される。
以上、本開示に係る技術が適用され得る固体撮像装置の一例について説明した。本開示に係る技術は、以上説明した構成のうち、第１基板１８０、第２基板１８１、第１接続電極１２７、第１接続電極１５６及び電荷蓄積容量部１５３に適用され得る。具体的には、図１の第１基板２は図２２の第１基板１８０に適用でき、図１の第２基板３は第２基板１８１に適用でき、図１の第１電極パッド８は図２２の第１接続電極１２７に適用でき、図１の第２電極１７は図２２の第１接続電極１５６に適用でき、図１の第２キャパシタ２０は図２２の電荷蓄積容量部１５３に適用することができる。これにより、図１の第２キャパシタ２０によって、グローバルシャッター動作の実行時に光電変換部ＰＤで生成される信号電荷を蓄積するための電荷蓄積容量部１５３を構成することができる。第１基板１８０、第２基板１８１、第１接続電極１２７、第１接続電極１５６及び電荷蓄積容量部１５３に本開示に係る技術を適用することにより、接合プロセスによるキャパシタ（電荷蓄積容量部１５３）の性能劣化を抑制できるため、より良好な撮影画像を得ることができる。
なお、本変形例では、電荷蓄積容量部１５３を第２基板１８１の基板接続用領域１９５に形成する例を示したが他の構成を採用することもできる。例えば、第１基板１８０の基板接続用領域１９０に形成してもよい。基板接続用領域１９０に形成する場合には、図１の第１キャパシタ１０を電荷蓄積容量部１５３に適用することができる。これにより、図１の第１キャパシタ１０によって、グローバルシャッター動作の実行時に光電変換部ＰＤで生成される信号電荷を蓄積するための電荷蓄積容量部１５３を構成することができる。
＜３．電子機器への適用例＞
本開示に係る技術（本技術）は、例えば、デジタルスチルカメラ、デジタルビデオカメラ等の撮像装置、撮像機能を備えた携帯電話機、又は、撮像機能を備えた他の機器といった各種の電子機器に適用されてもよい。
図２７は、本開示に係る技術（本技術）が適用され得る電子機器としての撮像装置の概略的な構成の一例を示す図である。
図２７に示すように、撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、及びメモリ２０８を備えて構成され、静止画像及び動画像を撮像可能である。
光学系２０２は、１枚又は複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。
シャッタ装置２０３は、光学系２０２及び固体撮像素子２０４の間に配置され、駆動回路２０５の制御に従って、固体撮像素子２０４への光照射期間及び遮光期間を制御する。
固体撮像素子２０４は、上述の固体撮像素子２０４を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２及びシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。
駆動回路２０５は、固体撮像素子２０４の転送動作、及びシャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４及びシャッタ装置２０３を駆動する。
信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。
以上、本開示に係る技術が適用され得る電子機器（撮像装置）の一例について説明した。本開示に係る技術は、以上説明した構成のうち、固体撮像素子２０４に適用され得る。具体的には、図２１及び図２２のイメージセンサは、固体撮像素子２０４に適用できる。固体撮像素子２０４に本開示に係る技術を適用することにより、接合プロセスによるキャパシタの性能劣化を抑制できるため、より良好な撮影画像を得ることができる。
＜４．移動体への適用例＞
本開示に係る技術（本技術）は、例えば、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置に適用されてもよい。
図２８は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２８に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２８の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２９は、撮像部１２０３１の設置位置の例を示す図である。
図２９では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２９には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２、１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２、１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図２１及び図２２のイメージセンサは、撮像部１２０３１に適用できる。撮像部１２０３１に本開示に係る技術を適用することにより、接合プロセスによるキャパシタの性能劣化を抑制できるため、より良好な撮影画像を得ることができ、ドライバの疲労を軽減することが可能になる。
＜５．内視鏡手術システムへの適用例＞
本開示に係る技術（本技術）は、例えば、内視鏡手術システムに適用されてもよい。
図３０は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図３０では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図３１は、図３０に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。具体的には、図２１及び図２２のイメージセンサは、撮像部１１４０２に適用できる。撮像部１１４０２に本開示に係る技術を適用することにより、接合プロセスによるキャパシタの性能劣化を抑制できるため、より鮮明な術部画像を得ることができ、術者が術部を確実に確認することが可能になる。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
また、本技術は、以下のような構成を取ることもできる。
（１）
第１基板と、
前記第１基板に接合された第２基板と、
前記第１基板内に設けられ、一方の表面が前記第１基板と前記第２基板との接合面と同一面上に位置する第１電極と、
前記第２基板内に設けられ、一方の表面が前記接合面と同一面上に位置し且つ前記第１電極の一方の表面に接合された第２電極と、
前記第１基板内に設けられ、一方の電極が前記第１電極の他方の表面に電気的に接続された第１キャパシタ、及び前記第２基板内に設けられ、一方の電極が前記第２電極の他方の表面に電気的に接続された第２キャパシタの少なくとも一方とを備える
半導体装置。
（２）
前記第１電極及び前記第２電極は、純銅製又は銅合金製の銅電極である
前記（１）に記載の半導体装置。
（３）
前記第１電極は、一方の表面が前記接合面と同一面上に位置する第１電極パッドと、前記第１電極パッドの他方の表面から伸びている第１ビアとを備え、
前記第２電極は、一方の表面が前記接合面と同一面上に位置する第２電極パッドと、前記第２電極パッドの他方の表面から伸びている第２ビアとを備える
前記（１）又は（２）に記載の半導体装置。
（４）
前記第１電極及び前記第２電極のそれぞれを複数備え、
前記第１キャパシタ及び前記第２キャパシタの少なくとも一方を複数備え、
複数の前記第１キャパシタの２つ以上、又は複数の前記第２キャパシタの２つ以上が同一の配線に電気的に接続されている
前記（１）から（３）の何れかに記載の半導体装置。
（５）
前記第１キャパシタ及び前記第２キャパシタの少なくとも一方は、互いに対向している２つの電極、及びそれら２つの電極間に配置された絶縁膜を含む
前記（１）から（４）の何れかに記載の半導体装置。
（６）
前記第１キャパシタ及び前記第２キャパシタの少なくとも一方は、前記電極と前記絶縁膜とが交互に繰り返し配置された多層構造を形成している
前記（１）から（４）の何れかに記載の半導体装置。
（７）
前記第１キャパシタ及び前記第２キャパシタの少なくとも一方は、底部と、前記底部の縁部から前記底部と交差する方向に伸びている側壁部とを備えている
前記（１）から（４）の何れかに記載の半導体装置。
（８）
前記第１キャパシタ及び前記第２キャパシタの電極の材料は、タンタル、タンタルナイトライド、チタン、チタンナイトライド、タングステンナイトライド、ジルコニウムナイトライド又はコバルトである
前記（１）から（７）の何れかに記載の半導体装置。
（９）
前記第１キャパシタ及び前記第２キャパシタの絶縁膜は、酸化タンタル、酸化ハフニウム、酸化アルミニウム、窒化シリコン及び酸化ジルコニウムの何れかからなる単層膜、又はこれらを組み合わせてなる多層膜である
前記（１）から（８）の何れかに記載の半導体装置。
（１０）
複数の光電変換部が配列されたセンサ基板と、
前記センサ基板に接合され、前記光電変換部からの電気信号を処理する回路を集積したロジック基板と、
前記センサ基板内に設けられ、一方の表面が前記センサ基板と前記ロジック基板との接合面と同一面上に位置する第１電極と、
前記ロジック基板内に設けられ、一方の表面が前記接合面と同一面上に位置し且つ前記第１電極の一方の表面に接合された第２電極と、
前記センサ基板内に設けられ、一方の電極が前記第１電極の他方の表面に電気的に接続された第１キャパシタ、及び前記ロジック基板内に設けられ、一方の電極が前記第２電極の他方の表面に電気的に接続された第２キャパシタの少なくとも一方と、を備える
固体撮像装置。
（１１）
前記第１キャパシタ及び前記第２キャパシタの少なくと一方が、グローバルシャッター動作の実行時に前記光電変換部で生成される信号電荷を蓄積するための電荷蓄積容量部を構成する
前記（１０）に記載の固体撮像装置。
（１２）
複数の光電変換部が配列されたセンサ基板と、前記センサ基板に接合され、前記光電変換部からの電気信号を処理する回路を集積したロジック基板と、前記センサ基板内に設けられ、一方の表面が前記センサ基板と前記ロジック基板との接合面と同一面上に位置する第１電極と、前記ロジック基板内に設けられ、一方の表面が前記接合面と同一面上に位置し且つ前記第１電極の一方の表面に接合された第２電極と、前記センサ基板内に設けられ、一方の電極が前記第１電極の他方の表面に電気的に接続された第１キャパシタ、及び前記ロジック基板内に設けられ、一方の電極が前記第２電極の他方の表面に電気的に接続された第２キャパシタの少なくとも一方と、を備える固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、を備える
電子機器。
１…半導体装置、２…第１基板、３…第２基板、４…層間絶縁膜、５ａ…第１配線層、５ｂ…第２配線層、５ｃ…第３配線層、５ｄ…第４配線層、６…層間絶縁膜、７、７ａ、７ｂ…第１電極、８…第１電極パッド、９…第１ビア、１０…第１キャパシタ、１１…電極、１２…電極、１３…絶縁膜、１４…層間絶縁膜、１５ａ…第１配線層、１５ｂ…第２配線層、１５ｃ…第３配線層、１５ｄ…第４配線層、１５ｅ…第５配線層、１５ｆ…第６配線層、１６…層間絶縁膜、１７、１７ａ、１７ｂ…第２電極、１８…第２電極パッド、１９…第２ビア、２０…第２キャパシタ、２１…電極、２２…電極、２３…絶縁膜、２４…基板接続用領域、２５…画素領域、２６…Ｉ／Ｏ部、２７…ドライバ、２８、２９…絶縁膜、３０、３０ａ～３０ｅ…電極、３１、３２…絶縁膜、３３…底部、３４、３５…側壁部、３６…カラーフィルタ、３７…マイクロレンズ

Claims (11)

  1. 第１基板と、
    前記第１基板に積層されるとともに、前記第１基板に接合された第２基板と、
    前記第１基板内の前記第２基板側の最外層を形成する第１層間絶縁膜と、
    前記第１層間絶縁膜内の前記第２基板から遠い側に設けられた第１多層配線層と、
    前記第１層間絶縁膜内の前記第２基板側に設けられ、一方の表面が前記第１基板と前記第２基板との接合面と同一面上に位置する第１電極パッド、及び前記第１電極パッドの他方の表面から前記第１多層配線側に伸びている第１ビアを有する第１電極と、
    前記第２基板内の前記第１基板側の最外層を形成する第２層間絶縁膜と、
    前記第２層間絶縁膜内の前記第１基板から遠い側に設けられた第２多層配線層と、
    前記第２層間絶縁膜内の前記第１基板側に設けられ、一方の表面が前記接合面と同一面上に位置し且つ前記第１電極パッドの一方の表面に接合された第２電極パッド、及び前記第２電極パッドの他方の表面から前記第２多層配線側に伸びている第２ビアを有する第２電極と、
    前記第１多層配線層と前記第１ビアとの間に設けられ、一方の電極が前記第１ビアに接続された第１キャパシタ、及び前記第２多層配線層と前記第２ビアとの間に設けられ、一方の電極が前記第２ビアに接続された第２キャパシタの少なくとも一方と、を備える
    半導体装置。
  2. 前記第１電極及び前記第２電極は、純銅製又は銅合金製の銅電極である
    請求項１に記載の半導体装置。
  3. 前記第１電極及び前記第２電極のそれぞれを複数備え、
    前記第１キャパシタ及び前記第２キャパシタの少なくとも一方を複数備え、
    複数の前記第１キャパシタの２つ以上、又は複数の前記第２キャパシタの２つ以上が同一の配線に電気的に接続されている
    請求項１に記載の半導体装置。
  4. 前記第１キャパシタ及び前記第２キャパシタの少なくとも一方は、互いに対向している２つの電極、及びそれら２つの電極間に配置された絶縁膜を含む
    請求項１に記載の半導体装置。
  5. 前記第１キャパシタ及び前記第２キャパシタの少なくとも一方は、電極と絶縁膜とが交互に繰り返し配置された多層構造を形成している
    請求項１に記載の半導体装置。
  6. 前記第１キャパシタ及び前記第２キャパシタの少なくとも一方は、底部と、前記底部の縁部から前記底部と交差する方向に伸びている側壁部とを備えている
    請求項１に記載の半導体装置。
  7. 前記第１キャパシタ及び前記第２キャパシタの電極の材料は、タンタル、タンタルナイトライド、チタン、チタンナイトライド、タングステンナイトライド、ジルコニウムナイトライド又はコバルトである
    請求項１に記載の半導体装置。
  8. 前記第１キャパシタ及び前記第２キャパシタの絶縁膜は、酸化タンタル、酸化ハフニウム、酸化アルミニウム、窒化シリコン及び酸化ジルコニウムの何れかからなる単層膜、又はこれらを組み合わせてなる多層膜である
    請求項１に記載の半導体装置。
  9. 複数の光電変換部が配列されたセンサ基板と、
    前記センサ基板に積層されるとともに前記センサ基板に接合され、前記光電変換部からの電気信号を処理する回路を集積したロジック基板と、
    前記センサ基板内の前記ロジック基板側の最外層を形成する第１層間絶縁膜と、
    前記第１層間絶縁膜内の前記ロジック基板から遠い側に設けられた第１多層配線層と、
    前記第１層間絶縁膜内の前記ロジック基板側に設けられ、一方の表面が前記センサ基板と前記ロジック基板との接合面と同一面上に位置する第１電極パッド、及び前記第１電極パッドの他方の表面から前記第１多層配線層側に伸びている第１ビアを有する第１電極と、
    前記ロジック基板内の前記センサ基板側の最外層を形成する第２層間絶縁膜と、
    前記第２層間絶縁膜内の前記センサ基板から遠い側に設けられた第２多層配線層と、
    前記第２層間絶縁膜内の前記センサ基板側に設けられ、一方の表面が前記接合面と同一面上に位置し且つ前記第１電極パッドの一方の表面に接合された第２電極パッド、及び前記第２電極パッドの他方の表面から前記第２多層配線側に伸びている第２ビアを有する第２電極と、
    前記第１多層配線層と前記第１ビアとの間に設けられ、一方の電極が前記第１ビアに接続された第１キャパシタ、及び前記第２多層配線層と前記第２ビアとの間に設けられ、一方の電極が前記第２ビアに接続された第２キャパシタの少なくとも一方と、を備える
    固体撮像装置。
  10. 前記第１キャパシタ及び前記第２キャパシタの少なくとも一方が、グローバルシャッター動作の実行時に前記光電変換部で生成される信号電荷を蓄積するための電荷蓄積容量部を構成する
    請求項９に記載の固体撮像装置。
  11. 複数の光電変換部が配列されたセンサ基板と、前記センサ基板に積層されるとともに前記センサ基板に接合され、前記光電変換部からの電気信号を処理する回路を集積したロジック基板と、前記センサ基板内の前記ロジック基板側の最外層を形成する第１層間絶縁膜と、前記第１層間絶縁膜内の前記ロジック基板から遠い側に設けられた第１多層配線層と、前記第１層間絶縁膜内の前記ロジック基板側に設けられ、一方の表面が前記センサ基板と前記ロジック基板との接合面と同一面上に位置する第１電極パッド、及び前記第１電極パッドの他方の表面から前記第１多層配線層側に伸びている第１ビアを有する第１電極と、前記ロジック基板内の前記センサ基板側の最外層を形成する第２層間絶縁膜と、前記第２層間絶縁膜内の前記センサ基板から遠い側に設けられた第２多層配線層と、前記第２層間絶縁膜内の前記センサ基板側に設けられ、一方の表面が前記接合面と同一面上に位置し且つ前記第１電極パッドの一方の表面に接合された第２電極パッド、及び前記第２電極パッドの他方の表面から前記第２多層配線側に伸びている第２ビアを有する第２電極と、前記第１多層配線層と前記第１ビアとの間に設けられ、一方の電極が前記第１ビアに接続された第１キャパシタ、及び前記第２多層配線層と前記第２ビアとの間に設けられ、一方の電極が前記第２ビアに接続された第２キャパシタの少なくとも一方と、を備える固体撮像装置と、
    被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
    前記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、を備える
    電子機器。
JP2021558200A 2019-11-19 2020-09-30 半導体装置、固体撮像装置及び電子機器 Active JP7635141B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019208612 2019-11-19
JP2019208612 2019-11-19
PCT/JP2020/037338 WO2021100332A1 (ja) 2019-11-19 2020-09-30 半導体装置、固体撮像装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2021100332A1 JPWO2021100332A1 (ja) 2021-05-27
JP7635141B2 true JP7635141B2 (ja) 2025-02-25

Family

ID=75980606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021558200A Active JP7635141B2 (ja) 2019-11-19 2020-09-30 半導体装置、固体撮像装置及び電子機器

Country Status (5)

Country Link
US (2) US12389705B2 (ja)
JP (1) JP7635141B2 (ja)
CN (1) CN114586159B (ja)
TW (1) TWI867070B (ja)
WO (1) WO2021100332A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12550471B2 (en) * 2021-08-06 2026-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming the same
JP7821806B2 (ja) * 2021-08-24 2026-02-27 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器
WO2024054544A1 (en) * 2022-09-08 2024-03-14 ams Sensors USA Inc. Pixel arrangement on two substrates and method for fabricating an image sensor
KR102749937B1 (ko) * 2023-11-28 2025-01-03 엘스페스 주식회사 복합 커패시터 및 그의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207321A (ja) 2012-03-27 2013-10-07 Sony Corp 固体撮像装置、及び、電子機器
JP2015050463A (ja) 2013-09-02 2015-03-16 シリコンファイル テクノロジーズ インコーポレイテッドＳｉｌｉｃｏｎＦｉｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃ． チップ積層イメージセンサ
JP2018117102A (ja) 2017-01-20 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680521B1 (en) * 2003-04-09 2004-01-20 Newport Fab, Llc High density composite MIM capacitor with reduced voltage dependence in semiconductor dies
US7317221B2 (en) * 2003-12-04 2008-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. High density MIM capacitor structure and fabrication process
KR100764741B1 (ko) * 2006-06-08 2007-10-08 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
KR101134819B1 (ko) * 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
JP5278491B2 (ja) 2011-05-16 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP5953087B2 (ja) * 2012-01-17 2016-07-13 オリンパス株式会社 固体撮像装置、撮像装置および固体撮像装置の製造方法
JP6007499B2 (ja) * 2012-02-06 2016-10-12 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
CN103258829A (zh) 2012-02-16 2013-08-21 索尼公司 固态成像装置、图像传感器及其制造方法以及电子设备
US9035428B2 (en) 2013-03-14 2015-05-19 Invensense, Inc. Integrated structure with bidirectional vertical actuation
US10515949B2 (en) * 2013-10-17 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and manufacturing method thereof
US9385079B2 (en) * 2014-01-29 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming stacked capacitors with fuse protection
US9613994B2 (en) * 2014-07-16 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitance device in a stacked scheme and methods of forming the same
US11462541B2 (en) * 2018-12-17 2022-10-04 Intel Corporation Memory cells based on vertical thin-film transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013207321A (ja) 2012-03-27 2013-10-07 Sony Corp 固体撮像装置、及び、電子機器
JP2015050463A (ja) 2013-09-02 2015-03-16 シリコンファイル テクノロジーズ インコーポレイテッドＳｉｌｉｃｏｎＦｉｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｉｎｃ． チップ積層イメージセンサ
JP2018117102A (ja) 2017-01-20 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
US12389705B2 (en) 2025-08-12
US20260020369A1 (en) 2026-01-15
TWI867070B (zh) 2024-12-21
US20220406834A1 (en) 2022-12-22
CN114586159A (zh) 2022-06-03
CN114586159B (zh) 2025-08-19
WO2021100332A1 (ja) 2021-05-27
JPWO2021100332A1 (ja) 2021-05-27
TW202139441A (zh) 2021-10-16

Similar Documents

Publication Publication Date Title
JP7642528B2 (ja) 撮像素子および半導体素子
TWI858001B (zh) 固態攝像裝置及電子機器
JP7270616B2 (ja) 固体撮像素子および固体撮像装置
JP7676319B2 (ja) 撮像装置および電子機器
JP7635141B2 (ja) 半導体装置、固体撮像装置及び電子機器
KR20240058850A (ko) 광 검출 장치, 광 검출 장치의 제조 방법 및 전자 기기
CN115699314A (zh) 成像元件和成像装置
TW202422862A (zh) 光檢測裝置
KR20230138460A (ko) 광전 변환 소자 및 전자 기기
US20240395835A1 (en) Solid-state imaging device and electronic device
WO2019239754A1 (ja) 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
TWI857128B (zh) 攝像元件及攝像裝置
WO2023234069A1 (ja) 撮像装置および電子機器
WO2023210238A1 (ja) 光検出装置及び電子機器
WO2021192584A1 (ja) 撮像装置およびその製造方法
JP7744921B2 (ja) 固体撮像装置
US20260075976A1 (en) Photodetection device and electronic apparatus
US20240387593A1 (en) Solid-state imaging device
JP2024066609A (ja) 固体撮像素子
WO2024127853A1 (ja) 光検出装置及び電子機器
WO2025134554A1 (ja) 固体撮像装置
WO2025192219A1 (ja) 容量素子、撮像素子
WO2025158884A1 (ja) 半導体装置および電子機器
WO2024202672A1 (ja) 光検出装置および電子機器
WO2025198036A1 (ja) 光検出装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250212

R150 Certificate of patent or registration of utility model

Ref document number: 7635141

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150