Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7635265B2 - 完全自己整合サブトラクティブエッチング - Google Patents
[go: Go Back, main page]

JP7635265B2 - 完全自己整合サブトラクティブエッチング - Google Patents

完全自己整合サブトラクティブエッチング Download PDF

Info

Publication number
JP7635265B2
JP7635265B2 JP2022575367A JP2022575367A JP7635265B2 JP 7635265 B2 JP7635265 B2 JP 7635265B2 JP 2022575367 A JP2022575367 A JP 2022575367A JP 2022575367 A JP2022575367 A JP 2022575367A JP 7635265 B2 JP7635265 B2 JP 7635265B2
Authority
JP
Japan
Prior art keywords
layer
metallization
mask
width
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022575367A
Other languages
English (en)
Other versions
JP2023529668A (ja
Inventor
リーリー フォン，
ユイチオン タイ，
マドゥール サチャン，
レジーナ フリード，
ホー－ヤン デーヴィッド ウォン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2023529668A publication Critical patent/JP2023529668A/ja
Application granted granted Critical
Publication of JP7635265B2 publication Critical patent/JP7635265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H10W20/0633—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material using subtractive patterning of the conductive members
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H10W20/0693—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs by forming self-aligned vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/075—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers of multilayered thin functional dielectric layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/42—Vias, e.g. via plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4432—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Description

［０００１］本開示の実施形態は、電子デバイスの製造、具体的には集積回路（ＩＣ）の製造分野に関する。より具体的には、本開示の実施形態は、自己整合メタライゼーション層及びビアを製造する方法を対象とする。
［０００２］一般に、集積回路（ＩＣ）は、一組の電子デバイス、例えば半導体材料、通常シリコンの小さいチップ上に形成されたトランジスタを指す。典型的には、ＩＣは、ＩＣの電子デバイスを互いに接続し、外部接続に接続するための金属ラインを有する１又は複数のメタライゼーション層を含む。通常、絶縁のために、層間絶縁材料の層がＩＣのメタライゼーション層の間に配置される。
［０００３］サブ５ｎｍテクノロジーノードのバックエンドオブライン（ＢＥＯＬ）インタコネクト材料として、ルテニウムが銅に代わって使用されている。現在のノードサイズが縮小するにつれて、インタコネクト抵抗／容量（ＲＣ）遅延がトランジスタ遅延の千倍以上となり、インタコネクト遅延が総遅延時間を主に占めるようになっている。ＲＣ遅延の短縮がスケーリング上の最大の課題の１つとなっている。そのため、インタコネクト遅延を低減する方法及びデバイスが必要とされている。
［０００４］電子デバイスを形成する装置及び方法を説明する。１又は複数の実施形態では、電子デバイスを形成する方法は、第１の幅を有する第１のメタライゼーションラインを形成することと、第１のメタライゼーションライン上のビアメタライゼーション層に、マスク幅とマスク長とを有するビアマスクを形成することと、マスク幅に等しいビア金属長を有し、第１の幅に等しいビア金属幅を有するビアを形成することと、第２のメタライゼーションラインを形成することとを含む。
［０００５］１又は複数の実施形態は、電子デバイスを対象としたものである。１又は複数の実施形態では、電子デバイスは、基板上の第１の絶縁層上を第１の方向に沿って延在する一組の第１の導電ラインを含む第１のメタライゼーションラインと、第１のメタライゼーションラインの上方のエッチング停止層上に一組の第２の導電ラインを含む第２のメタライゼーションラインであって、一組の第２の導電ラインは、第１の方向とある角度で交差する第２の方向に沿って延在する、第２のメタライゼーションラインと、第１のメタライゼーションラインと第２のメタライゼーションラインとの間の少なくとも１つのビアであって、少なくとも１つのビアはビアメタライゼーション層を含み、少なくとも１つのビアは第２の方向に沿って第１のメタライゼーションラインの１つに自己整合し、少なくとも１つのビアは第１の方向に沿って第２のメタライゼーションラインの１つに自己整合し、第２の方向は第１の方向とある角度で交差する、少なくとも１つのビアとを備える。
［０００６］１又は複数の実施形態では、完全に自己整合したビアを形成するためのプロセッサによって実行される方法を説明する。１又は複数の実施形態では、プロセッサによって実行される方法は、第１の幅を有する第１のメタライゼーションラインの形成を制御する第１の構成のためのデータを受信することと、第１のメタライゼーションライン上への、マスク幅とマスク長とを有するビアマスクの形成を制御する第２の構成のためのデータを受信することと、マスク幅に等しいビア金属長を有し、第１の幅に等しいビア金属幅を有するビアの形成を制御する第３の構成のためのデータを受信することと、第２のメタライゼーションラインの形成を制御する第４の構成のためのデータを受信することとを含む。
［０００７］上述した本開示の特徴を詳細に理解できるように、一部が添付の図面に例示されている実施形態を参照することによって、上記に要約した本開示をより具体的に説明する。しかし、添付の図面は本開示の典型的な実施形態を示すに過ぎず、したがって、本開示の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施形態も許容しうることに留意されたい。本明細書に記載の実施形態は、例として示すものであり、同様の参照が類似の要素を示す添付の図面の図に限定されるものではない。
１又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。 １又は複数の実施形態に係る電子デバイスの構造を示す斜視図である。
［００２４］本開示の幾つかの例示的な実施形態を説明する前に、本開示は、以下の説明に記載される構築又はプロセスステップの詳細に限定されないことを理解されたい。本開示は、他の実施形態が可能であり、様々な方法で実行又は実施することができる。
［００２５］本明細書で使用する「基板」とは、製造プロセスで膜処理が実行される任意の基板又は基板に形成された材料表面を指す。例えば、処理が実行され得る基板表面には、用途に応じて、シリコン、酸化ケイ素、ストレインドシリコン、シリコンオンインシュレータ（ＳＯＩ）、炭素ドープ酸化ケイ素、アモルファスシリコン、ドープシリコン、ゲルマニウム、ヒ化ガリウム、ガラス、サファイア等の材料、並びに金属、金属窒化物、金属合金、及び他の導電性材料等のその他任意の材料が含まれる。基板には、半導体ウエハが含まれるが、これに限定されない。基板は、基板表面を研磨、エッチング、還元、酸化、ヒドロキシル化、アニール及び／又は焼成する前処理プロセスに暴露され得る。本開示では、基板自体の表面への直接の膜処理に加えて、開示される膜処理ステップのいずれかが、以下により詳細に開示するように、基板に形成された下層にも実行され得、用語「基板表面」は、文脈が示すように、そのような下層を含むものである。したがって、例えば、膜／層又は部分的な膜／層が基板表面上に堆積された場合、新たに堆積された膜／層の露出面が基板表面となる。
［００２６］本明細書及び添付の特許請求の範囲で使用する用語「前駆体」、「反応物」、「反応性ガス」等は、基板表面と反応し得る任意の気体種を指すために交換可能に使用される。
［００２７］自己整合メタライゼーション層（すなわち、Ｍ１及びＭ２）及び自己整合ビアを提供する装置及び方法を説明する。１又は複数の実施形態では、より大きいオーバーレイマージンのためにオーバーサイズのマスクが使用される一方で、追加のエッチング停止により、その上の金属ラインの臨界寸法に一致するようにビアの臨界寸法（ＣＤ）を調節することが可能になり、完全に自己整合したメタライゼーション層Ｍ１、ビア、及びメタライゼーション層Ｍ２が作成される。更に、１又は複数の実施形態では、ビア抵抗が低下するように、最終的なビア金属面積が最大化される。
［００２８］以下の説明では、本開示の１又は複数の実施形態の完全な理解を提供するために、特定の材料、化学物質、要素の寸法等の多数の特定の詳細を示している。しかしながら、当業者には、本開示の１又は複数の実施形態がこれらの特定の詳細なしで実施され得ることが明らかであろう。他の例では、半導体製造プロセス、技法、材料、機器等は、この説明が不必要に不明瞭にならないようにするために、あまり詳細には説明していない。当業者は、含まれる説明により、過度の実験なしに適切な機能を実施することができるであろう。
［００２９］本開示の特定の例示的な実施形態を添付の図面に記載及び図示したが、上記実施形態は単なる例示であり、現在の開示を限定するものではなく、本開示は、当業者による変更が可能であるため、記載及び図示した特定の構造及び配置に限定されないことを理解されたい。
［００３０］本明細書全体における「一実施形態」、「特定の実施形態」、又は「実施形態」への言及は、実施形態に関連して説明した特定の特徴、構造、又は特性が本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な場所での「１又は複数の実施形態では」、又は「実施形態では」等の句の出現は、必ずしも全て本開示の同じ実施形態を指すとは限らない。更に、１又は複数の実施形態において特定の特徴、構造、又は特性を任意の適切な方法で組み合わせることができる。
［００３１］図１は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。基板１０２の上面に絶縁層１０４が設けられる。１又は複数の実施形態では、絶縁層は、当業者に周知の任意の適切な材料を含み得る。特定の実施形態では、絶縁層１０４は、酸化ケイ素（ＳｉＯｘ）を含む。
［００３２］１又は複数の実施形態では、基板１０２は、少なくとも１つの半導体材料、例えば、シリコン（Ｓｉ）、炭素（Ｃ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ化アルミニウムインジウム（ＩｎＡｌＡｓ）、他の半導体材料又はそれらの任意の組み合わせを含む。実施形態では、基板１０２は、バルク下部基板、中間絶縁層、及び上部単結晶層を含むセミコンダクタオンアイソレータ（ＳＯＩ）基板である。上部単結晶層は、上記に挙げた任意の材料、例えば、シリコンを含み得る。様々な実施形態では、基板１０２は、例えば、有機基板、セラミック基板、ガラス基板、又は半導体基板であり得る。本書では、基板１０２が形成され得る材料の幾つかの例を説明したが、受動及び能動電子デバイス（例えば、トランジスタ、メモリ、キャパシタ、インダクタ、抵抗器、スイッチ、集積回路、増幅器、光電子デバイス、又は任意の他の電子デバイス）を構築し得る基礎として機能し得る任意の材料は、本開示の主旨及び範囲内に含まれる。
［００３３］１又は複数の実施形態では、基板１０２は、集積回路用の１又は複数のメタライゼーションインタコネクト層を含む。少なくとも幾つかの実施形態では、基板１０２は、メタライゼーション層を接続するように構成されたインタコネクト、例えば、ビアを含む。少なくとも幾つかの実施形態では、基板１０２は、電気絶縁層、例えば層間誘電体、トレンチ絶縁層、又は電子デバイス製造の当業者に周知の他の任意の絶縁層によって分離される電子デバイス、例えばトランジスタ、メモリ、キャパシタ、抵抗器、光電子デバイス、スイッチ、及び他の任意の能動及び受動電子デバイスを含む。１又は複数の実施形態では、基板１０２は、格子転位及び欠陥を閉じ込めるために、基板１０２の上に１又は複数の層を含む。
［００３４］１又は複数の実施形態では、絶縁層１０４は、隣接するデバイスを絶縁し、漏れを防止するのに適した任意の材料であり得る。１又は複数の実施形態では、絶縁層１０４は、流動性の誘電体材料である。１又は複数の実施形態では、電気絶縁層１０４は、酸化物層、例えば、二酸化ケイ素、又は電子デバイス設計によって決定される他の任意の電気絶縁層である。１又は複数の実施形態では、絶縁層１０４は、層間誘電体（ＩＬＤ）を含む。１又は複数の実施形態では、絶縁層１０４は、例えば、二酸化ケイ素、酸化ケイ素、酸炭化ケイ素、炭素ドープ酸化物（「ＣＤＯ」）、例えば、炭素ドープ二酸化ケイ素、多孔質二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、又はそれらの任意の組み合わせ等の材料を含むが、これらに限定されない低誘電率誘電体である。
［００３５］１又は複数の実施形態では、絶縁層１０４は、５未満の誘電率値を有する誘電体材料を含む。１又は複数の実施形態では、絶縁層１０４は、２未満の誘電率値を有する誘電体材料を含む。少なくとも幾つかの実施形態では、絶縁層１０４は、酸化物、炭素ドープ酸化物、多孔質二酸化ケイ素、炭化物、酸炭化物、窒化物、酸窒化物、酸炭窒化物、ポリマー、リンケイ酸塩ガラス、フッ素ドープ二酸化ケイ素、有機ケイ酸塩ガラス（ＯＳＧ）、フッ化ケイ酸塩（ＳｉＯＦ）ガラス、有機ケイ酸塩ガラス（ＳｉＯＣＨ）、スピンオン有機ポリマー誘電体、スピンオンシリコン系高分子誘電体材料、空隙、又はそれらの任意の組み合わせ、電子デバイス設計によって決定される他の電気絶縁層、又はそれらの任意の組み合わせを含む。少なくとも幾つかの実施形態では、絶縁層１０４は、ポリイミド、エポキシ、ベンゾシクロブテン（ＢＣＢ）等の感光性材料、及びＷＰＲシリーズ材料、又はスピンオンガラスを含み得る。
［００３６］１又は複数の実施形態では、絶縁層１０４は、基板１０２上の他の金属ラインから１つの金属ラインを分離するための低誘電率層間誘電体である。１又は複数の実施形態では、絶縁層１０４の厚さは、約１ナノメートル（ｎｍ）から約２ミクロン（μｍ）のおおよその範囲である。
［００３７］実施形態では、絶縁層１０４は、非限定的に、化学気相堆積（「ＣＶＤ」）、物理的気相堆積（「ＰＶＤ」）、分子線エピタキシ（「ＭＢＥ」）、有機金属化学気相堆積（「ＭＯＣＶＤ」）、原子層堆積（「ＡＬＤ」）、スピンオン、又はマイクロ電子デバイス製造の当業者に周知の他の絶縁堆積技法等の堆積技法の１つを利用して堆積される。
［００３８］１又は複数の実施形態では、絶縁層１０４の上面に第１のメタライゼーション層１０６が形成される。１又は複数の実施形態では、第１のメタライゼーション層１０６は、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）を含むがこれらに限定されない、当業者に周知の任意の適切な金属を含む。１又は複数の特定の実施形態では、第１のメタライゼーション層１０６は、ルテニウム（Ｒｕ）を含む。
［００３９］１又は複数の実施形態では、エッチング停止層１０８の上面にビアメタライゼーション層１０７が形成される。１又は複数の実施形態では、ビアメタライゼーション層は、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）を含むがこれらに限定されない、当業者に周知の任意の適切な金属を含む。１又は複数の特定の実施形態では、ビアメタライゼーション層１０７は、ルテニウム（Ｒｕ）を含む。
［００４０］１又は複数の実施形態では、第１のメタライゼーション層１０６及びビアメタライゼーション層１０７は、エッチング停止層１０８によって分離され得る。エッチング停止層１０８は、当業者に周知の任意の適切な材料を含み得る。１又は複数の実施形態では、エッチング停止層１０８は、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、又は窒化タンタル（ＴａＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、炭化タングステン（ＷＣ）、炭化タングステンホウ素（ＷＢＣ）、ホウ化ケイ素（ＳｉＢｘ）、炭化ホウ素（ＢＣ）、アモルファスカーボン、窒化ホウ素（ＢＮ）、窒化ホウ素炭素（ＢＣＮ）等のうちの１又は複数を含む。１又は複数の特定の実施形態では、エッチング停止層１０８は、窒化チタン（ＴｉＮ）を含む。
［００４１］１又は複数の実施形態では、ビアメタライゼーション層１０７にハードマスク１１０が形成される。ハードマスク１１０は、極紫外線（ＥＵＶ）三層１１４とハードマスク層１１２とを含み得る。ＥＵＶ三層１１４は、フォトレジスト、スピンオンカーボン、及びスピンオンガラスのうちの１又は複数を含み得る。ハードマスク層１１２は、当業者に周知の任意の適切な材料を含み得る。１又は複数の実施形態では、ハードマスク層１１２は、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、又は窒化タンタル（ＴａＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、炭化タングステン（ＷＣ）、炭化タングステンホウ素（ＷＢＣ）、ホウ化ケイ素（ＳｉＢｘ）、炭化ホウ素（ＢＣ）、アモルファスカーボン、窒化ホウ素（ＢＮ）、窒化ホウ素炭素（ＢＣＮ）等のうちの１又は複数を含む。１又は複数の特定の実施形態では、ハードマスク層１１２は、窒化チタン（ＴｉＮ）を含む。
［００４２］図２は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。１又は複数の実施形態では、少なくとも１つのメタライゼーションライン１１５（Ｍ１）がパターニングされ、電子デバイス１００のバックエンドメタライゼーションの一部である。第１のメタライゼーションライン１１５は、第１の方向ｘに沿って延在する。導電性金属ライン１１５ａ／１１５ｂは、トレンチ１１６によって分離され得る。１又は複数の実施形態では、第１のメタライゼーション層１０６及びビアメタライゼーション層１０７は、マイクロ電子デバイス製造における当業者に周知の１又は複数のパターニング及びエッチング技法を利用し、ハードマスク１１０を使用してパターニング及びエッチングされ、少なくとも１つのトレンチ１１６及び第１のメタライゼーションライン１１５が形成される。
［００４３］１又は複数の実施形態では、トレンチ１１６の深さは、約１ｎｍから約５００ｎｍの範囲にある。１又は複数の実施形態では、トレンチ１１６の深さは、導電性金属ライン１１５ａ／１１５ｂの厚さの約１０％から約１００％の範囲にある。
［００４４］図３は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。１又は複数の実施形態では、金属ライン１１５ａ／１１５ｂ上及びトレンチ１１６内に間隙充填層１１８が形成される。
［００４５］１又は複数の実施形態では、間隙充填層１１８は、ＡＬＤ、ＣＶＤ、ＰＶＤ、ＭＢＥ、ＭＯＣＶＤ、スピンオン又はマイクロ電子デバイスの製造における当業者に周知の他のライナ堆積技法等の堆積技法の１つを利用して堆積されるが、これらに限定されない。１又は複数の実施形態では、間隙充填層１１８は、流動性の低誘電率材料を含む。流動性の低誘電率材料は、当業者に周知の任意の適切な材料を含み得る。
［００４６］１又は複数の実施形態では、間隙充填層１１８は、流動性の酸化ケイ素（ＦＳｉＯｘ）層である。少なくとも幾つかの実施形態では、間隙充填層１１８は、酸化物層、例えば、二酸化ケイ素（ＳｉＯ２）、又は電子デバイスの設計によって決定される任意の他の電気絶縁層である。１又は複数の実施形態では、間隙充填層１１８は、層間絶縁体（ＩＬＤ）である。１又は複数の実施形態では、間隙充填層１１８は、例えば、二酸化ケイ素、酸化ケイ素、炭素系材料、例えば、多孔質炭素膜、炭素ドープ酸化物（「ＣＤＯ」）、例えば、炭素ドープ二酸化ケイ素、多孔質二酸化ケイ素、多孔質酸化ケイ素、多孔質酸化炭化水素化物（ＳｉＯＣＨ）、窒化ケイ素、又はそれらの任意の組み合わせ等の材料を含む低誘電率誘電体であるが、これらに限定されない。１又は複数の実施形態では、間隙充填層１１８は、３未満の誘電率値を有する誘電体材料である。より特定の実施形態では、間隙充填層１１８は、約２．２から約２．７のおおよその範囲にある誘電率値を有する誘電体材料である。１又は複数の実施形態では、間隙充填層１１８は、２未満の誘電率値を有する誘電体材料を含む。１又は複数の実施形態では、間隙充填層１１８は、絶縁層１０４に関して上述した絶縁層のうちの１つを表す。
［００４７］１又は複数の実施形態では、間隙充填層１１８は、１つの金属ラインを他の金属ラインから分離するための低誘電率層間誘電体である。１又は複数の実施形態では、間隙充填層１１８は、堆積技法、例えばＣＶＤ、スピンオン、ＡＬＤ、ＰＶＤ、ＭＢＥ、ＭＯＣＶＤ、又はマイクロ電子デバイスの製造における当業者に周知のその他の低誘電率絶縁層堆積技法の１つを利用して堆積されるが、これらに限定されない。
［００４８］幾つかの実施形態では、間隙充填層１１８の形成は、間隙充填材料のバルク堆積を利用して、基板の上部にオーバーバーデン（overburden）を形成し、続いて平坦化してオーバーバーデンを除去するものとして説明する。幾つかの実施形態では、間隙充填層１１８は、導電性金属ライン１１５ａ／１１５ｂに実質的にオーバーバーデンを形成しない（例えば、＜５％の面積）選択的堆積プロセスによって形成される。
［００４９］図４は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。１又は複数の実施形態では、間隙充填層１１８の上面、及び金属ライン１１５ｂの上にビアハードマスク１２４が形成される。幾つかの実施形態では、ビアハードマスク１２４は、ハードマスク層１２０上に極紫外線（ＥＵＶ）三層１２２を含む。１又は複数の実施形態では、ＥＵＶ三層１２２は、フォトレジスト、スピンオンカーボン層、及びスピンオンガラス層のうちの１又は複数を含む。１又は複数の実施形態では、ハードマスク層１２０は、当業者に周知の任意の適切な材料を含み得る。１又は複数の実施形態では、ハードマスク層１２０は、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、又は窒化タンタル（ＴａＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、炭化タングステン（ＷＣ）、炭化タングステンホウ素（ＷＢＣ）、ホウ化ケイ素（ＳｉＢｘ）、炭化ホウ素（ＢＣ）、アモルファスカーボン、窒化ホウ素（ＢＮ）、窒化ホウ素炭素（ＢＣＮ）等のうちの１又は複数を含む。１又は複数の特定の実施形態では、ハードマスク層１２０は、窒化チタン（ＴｉＮ）を含む。
［００５０］理論に束縛されることなく、オーバーサイズのビアハードマスク１２４を使用することで、オーバーレイマージンがより大きくなり得ると考えられる。１又は複数の実施形態では、ビアハードマスク１２４は、金属ライン１１５ｂの臨界寸法（ＣＤ）とピッチサイズとの間にあるサイズを有する。１又は複数の実施形態では、ビアハードマスク１２４は、第２の方向ｙに沿って延在する幅Ｗと、第１の方向ｘに沿って延在する長さＬとを有する。１又は複数の実施形態では、幅Ｗと長さＬとは同一である。他の実施形態では、幅Ｗと長さＬとは異なる。１又は複数の実施形態では、ビアハードマスク１２４は、約５ｎｍから約７５ｎｍの範囲、約５ｎｍから約５０ｎｍの範囲、約５ｎｍから約２５ｎｍの範囲、及び約１０ｎｍから約２５ｎｍの範囲を含む、約１ｎｍから約１００ｎｍの範囲の幅Ｗを有する。１又は複数の実施形態では、ビアハードマスク１２４は、約５ｎｍから約７５ｎｍの範囲、約５ｎｍから約５０ｎｍの範囲、約５ｎｍから約２５ｎｍの範囲、及び約１０ｎｍから約２５ｎｍの範囲を含む、約１ｎｍから約１００ｎｍの範囲の長さを有する。ビアハードマスク１２４の幅Ｗ及び長さＬが同じである実施形態では、ビアハードマスク１２４は正方形の形状を有する。
［００５１］１又は複数の実施形態では、金属ピッチサイズは約２２ｎｍであり、金属ラインＣＤは約１１ｎｍであり、オーバーサイズのビアハードマスクは約１１ｎｍから約２２ｎｍの範囲である。１又は複数の実施形態では、ビアハードマスク１２４は、約１９ｎｍの幅Ｗと約１９ｎｍの長さＬを有し、これにより、位置ずれマージン及びラインショートのリスクが最小限に抑えられる。
［００５２］１又は複数の実施形態では、ビアハードマスク１２４はオーバーサイズである。本明細書で使用する用語「オーバーサイズ」は、下層の金属ライン１１５ｂに対するビアハードマスク１２４の幅Ｗ、及び長さＬを指す。１又は複数の実施形態では、ビアハードマスク１２４の幅Ｗは、金属ライン１１５ｂの幅より大きい。
［００５３］図５は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。１又は複数の実施形態では、ビアメタライゼーション層１０７は、エッチング停止層１０８及びハードマスク層１２０の上面を露出させるようにエッチングされる。
［００５４］図６は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。１又は複数の実施形態では、開口部１２６を形成するために、エッチング停止層１０８及びハードマスク層１２０が除去される。１又は複数の実施形態では、ハードマスク層１２０は、選択的ドライエッチングを含むがこれに限定されない、当業者に周知の任意の技法によって除去され得る。
［００５５］図７は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。１又は複数の実施形態では、開口部１２６を充填するために、間隙充填層１１８が堆積される。
［００５６］幾つかの実施形態では、間隙充填層１１８の形成は、間隙充填材料のバルク堆積を利用して、基板の上部にオーバーバーデンを形成し、続いて平坦化してオーバーバーデンを除去するものとして説明する。幾つかの実施形態では、間隙充填層１１８は、導電性金属ライン１１５ａ／１１５ｂにオーバーバーデンを実質的に形成しない（例えば、＜５％の面積）選択的堆積プロセスによって形成される。
［００５７］１又は複数の実施形態では、間隙充填層１１８が堆積され、オプションで平坦化された後、間隙充填層１１８のビア１１９が露出する。ビア１１９は、ビアメタライゼーション層１０７を含む。
［００５８］１又は複数の実施形態では、ビア１１９は、オーバーサイズのマスク１２４の長さと同じである第１の方向に沿って延在する金属長を有する。１又は複数の実施形態では、ビア金属長は、約５ｎｍから約７５ｎｍの範囲、約５ｎｍから約５０ｎｍの範囲、約５ｎｍから約２５ｎｍの範囲、及び約１０ｎｍから約２５ｎｍの範囲を含む、約１ｎｍから約１００ｎｍの範囲である。特定の実施形態では、ビア金属長は約１９ｎｍである。１又は複数の実施形態では、ビア金属幅は、同時にダブル金属エッチングを行うため、金属ライン１１５ａ（Ｍ１）幅と同じである。１又は複数の実施形態では、ビア金属の形状、例えば矩形は、Ｍ２マスクの位置ずれ／変位誤差に対してある程度のマージンを許容し得る。
［００５９］１又は複数の実施形態では、第２のリソグラフィの後、サブトラクティブエッチングによって、長方形のビア金属が作成される。１又は複数の実施形態では、正方形のビアではなく長方形のビアは、第３のリソグラフィ、Ｍ２アライメントに対してより大きいエッジ配置誤差（ＥＰＥ）の誤差マージンを提供する。第２のメタライゼーションラインが形成された後、第２のメタライゼーションラインのすぐ下にある長方形のビア金属の一部は、正方形のビア金属を形成するよりもエッチングから保護される。長方形の金属の体積から正方形の金属を差引いた余分なビア金属がエッチングされて２つのトレンチが形成され、後に低誘電率間隙充填材料で充填される。
［００６０］図８は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。１又は複数の実施形態では、間隙充填層１１８の上面に第２のメタライゼーション層１２８が形成される。１又は複数の実施形態では、第２のメタライゼーション層１２８は、ＣＶＤ、スピンオン、ＡＬＤ、ＰＶＤ、ＭＢＥ、ＭＯＣＶＤ、又はマイクロ電子デバイスの製造における当業者に周知の他の堆積技法等の堆積技法のうちの１つを利用して堆積されるが、これらに限定されない。
［００６１］１又は複数の実施形態では、第２のメタライゼーション層１２８は、当業者に周知の任意の適切な金属を含み得る。１又は複数の実施形態では、第２のメタライゼーション層１２８は、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ），タンタル（Ｔａ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）を含む。特定の実施形態では、第２のメタライゼーション層１２８は、ルテニウム（Ｒｕ）を含む。
［００６２］１又は複数の実施形態では、ハードマスク１３０は、第２のメタライゼーション層１２８に形成される。１又は複数の実施形態では、ハードマスク１３０は、ハードマスク層１３４上に極紫外線（ＥＵＶ）三層１３２を含む。ハードマスク層１３４は、当業者に周知の任意の適切な材料を含み得る。１又は複数の実施形態では、ハードマスク層１３４は、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、又は窒化タンタル（ＴａＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、炭化タングステン（ＷＣ）、炭化タングステンホウ素（ＷＢＣ）、ホウ化ケイ素（ＳｉＢｘ）、炭化ホウ素（ＢＣ）、アモルファスカーボン、窒化ホウ素（ＢＮ）、窒化ホウ素炭素（ＢＣＮ）等のうちの１又は複数を含む。１又は複数の特定の実施形態では、ハードマスク層１３４は、窒化チタン（ＴｉＮ）を含む。
［００６３］図９は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。図９Ａは、１又は複数の実施形態に係る図９の軸Ａに沿って切り取った電子デバイス１００を示す断面図である。１又は複数の実施形態では、少なくとも１つの第２のメタライゼーションライン１３６（Ｍ２）がパターニングされ、電子デバイス１００のバックエンドメタライゼーションの一部であり、第２のメタライゼーションライン１３６は第２の方向ｙに沿って延在する。導電性金属ライン１３６ａ／１３６ｂは、トレンチ１３８によって分離され得る。１又は複数の実施形態では、第２のメタライゼーション層１２８は、マイクロ電子デバイスの製造における当業者に周知の１又は複数のパターニング及びエッチング技法を利用し、ハードマスク１３０を使用してパターニング及びエッチングされ、トレンチ１３８及び第２のメタライゼーションライン１３６が形成される。１又は複数の実施形態では、デバイスは、間隙充填層１１８の上面、エッチング停止層１３４の上面が露出するようにエッチングされて、トレンチ１３８が形成される。言い換えれば、１又は複数の実施形態では、第２のメタライゼーション層１２８及びハードマスク層１４３がエッチングされて、間隙充填層１１８の上面及び長方形のビア１１９が露出する。
［００６４］図１０は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。図１０Ａは、１又は複数の実施形態に係る図１０の軸Ｂに沿って切り取った電子デバイス１００を示す断面図である。１又は複数の実施形態では、トレンチ１３８の過剰な第２のメタライゼーション層１２８がエッチングされ、ハードマスク層１３４が除去される。１又は複数の実施形態では、このプロセスは、ビアトリミングと称され得る。
［００６５］１又は複数の実施形態では、ビアトリミングは、トレンチの過剰なビア金属をドライエッチングすることによって行われる。
［００６６］図１１は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。図１１Ａは、１又は複数の実施形態に係る図１１の軸Ｃに沿って切り取った電子デバイス１００を示す断面図である。図１１Ｂは、１又は複数の実施形態に係る図１１の軸Ｄに沿って切り取った電子デバイス１００を示す断面図である。１又は複数の実施形態では、第２のメタライゼーション層１２８の上面に間隙充填層１１８が形成される。
［００６７］幾つかの実施形態では、間隙充填層１１８の形成は、間隙充填材料のバルク堆積を利用して、基板の上部にオーバーバーデンを形成し、続いて平坦化してオーバーバーデンを除去するものとして説明する。幾つかの実施形態では、間隙充填層１１８は、導電性金属ライン１３６ａ／１３６ｂに実質的にオーバーバーデンを形成しない（例えば、＜５％の面積）選択的堆積プロセスによって形成される。
［００６８］図１２は、１又は複数の実施形態に係る電子デバイス１００の構造を示す斜視図である。図１２を参照すると、デバイスの構造をより容易に視認できるようにする目的で、間隙充填層１１８が除去されている。デバイスは、基板１０２上の絶縁層１０４と、第２のメタライゼーションライン１３６ａ／１３６ｂと完全に自己整合した第１のメタライゼーションライン１１５ａ／１１５ｂとを含む。第１のメタライゼーションライン１１５ａ／１１５ｂは第１の方向ｘに沿って延在し、第２のメタライゼーションライン１３６ａ／１３６ｂは第２の方向ｙに沿って延在する。幾つかの実施形態では、エッチング停止層１０８が、第１のメタライゼーションライン１１５ａ／１１５ｂ及び第２のメタライゼーションライン１３６ａ／１３６ｂを分離している。
［００６９］１又は複数の実施形態では、絶縁層１０４は、隣接するデバイスを絶縁し、漏れを防止するのに適した任意の材料であり得る。１又は複数の実施形態では、絶縁層１０４は、流動性の誘電体材料である。１又は複数の実施形態では、電気絶縁層１０４は、酸化物層、例えば、二酸化ケイ素、又は電子デバイス設計によって決定される他の任意の電気絶縁層である。１又は複数の実施形態では、絶縁層１０４は、層間誘電体（ＩＬＤ）を含む。１又は複数の実施形態では、絶縁層１０４は、例えば、二酸化ケイ素、酸化ケイ素、酸炭化ケイ素、炭素ドープ酸化物（「ＣＤＯ」）、例えば、炭素ドープ二酸化ケイ素、多孔質二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、又はそれらの任意の組み合わせ等の材料を含むが、これらに限定されない低誘電率誘電体である。
［００７０］１又は複数の実施形態では、絶縁層１０４は、５未満の誘電率値を有する誘電体材料を含む。１又は複数の実施形態では、絶縁層１０４は、２未満の誘電率値を有する誘電体材料を含む。少なくとも幾つかの実施形態では、絶縁層１０４は、酸化物、炭素ドープ酸化物、多孔質二酸化ケイ素、炭化物、酸炭化物、窒化物、酸窒化物、酸炭窒化物、ポリマー、リンケイ酸塩ガラス、フッ素ドープ二酸化ケイ素、有機ケイ酸塩ガラス（ＯＳＧ）、フッ化ケイ酸塩（ＳｉＯＦ）ガラス、有機ケイ酸塩ガラス（ＳｉＯＣＨ）、スピンオン有機ポリマー誘電体、スピンオンシリコン系高分子誘電体材料、空隙、又はそれらの任意の組み合わせ、電子デバイス設計によって決定される他の電気絶縁層、又はそれらの任意の組み合わせを含む。少なくとも幾つかの実施形態では、絶縁層１０４は、ポリイミド、エポキシ、ベンゾシクロブテン（ＢＣＢ）等の感光性材料、及びＷＰＲシリーズ材料、又はスピンオンガラスを含み得る。
［００７１］１又は複数の実施形態では、絶縁層１０４は、基板１０２上の他の金属ラインから１つの金属ラインを分離するための低誘電率層間誘電体である。１又は複数の実施形態では、絶縁層１０４の厚さは、約１ナノメートル（ｎｍ）から約２ミクロン（μｍ）のおおよその範囲である。
［００７２］実施形態では、絶縁層１０４は、化学気相堆積（「ＣＶＤ」）、物理的気相堆積（「ＰＶＤ」）、分子線エピタキシ（「ＭＢＥ」）、有機金属化学気相堆積（「ＭＯＣＶＤ」）、原子層堆積（「ＡＬＤ」）、スピンオン、又はマイクロ電子デバイス製造の当業者に周知の他の絶縁堆積技法等の堆積技法の１つを利用して堆積されるが、これらに限定されない。
［００７３］１又は複数の実施形態では、第１のメタライゼーションライン１１５ａ及び１１５ｂは、第１のメタライゼーション層１０６を含む。１又は複数の実施形態では、第１の金属層１０６ａは、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ），タンタル（Ｔａ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）を含むがこれらに限定されない、当業者に周知の任意の適切な金属を含む。１又は複数の特定の実施形態では、第１のメタライゼーション層１０６は、ルテニウム（Ｒｕ）を含む。
［００７４］１又は複数の実施形態では、第１のメタライゼーションライン１１５ａ／１１５ｂは、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ），タンタル（Ｔａ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）のうちの１又は複数から選択される金属を含む。特定の実施形態では、第１のメタライゼーションライン１１５ａ／１１５ｂは、ルテニウム（Ｒｕ）を含む。
［００７５］１又は複数の実施形態では、第２のメタライゼーションライン１３６ａ／１３６ｂは、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ），タンタル（Ｔａ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）のうちの１又は複数から選択される金属を含む。特定の実施形態では、第１のメタライゼーションライン１３６ａ／１３６ｂは、ルテニウム（Ｒｕ）を含む。
［００７６］図１２を参照すると、１又は複数の実施形態は、基板１０２上の第１の絶縁層１０４上を第１の方向ｘに沿って延在する一組の第１の導電ラインを含む第１のメタライゼーションライン１１５と、第１のメタライゼーションライン１１５の上方のエッチング停止層１０８上に一組の第２の導電ラインを含む第２のメタライゼーション層１３６であって、一組の第２の導電ラインは第１の方向とある角度で交差する第２の方向ｙに沿って延在する、第２のメタライゼーション層１３６と、第１のメタライゼーションライン１１５と第２のメタライゼーションライン１３６との間の少なくとも１つのビア１１９であって、少なくとも１つのビアはビアメタライゼーション層１０７を含み、少なくとも１つのビア１１９は第２の方向に沿って第１のメタライゼーションライン１１５の１つに自己整合し、少なくとも１つのビアは第１の方向に沿って第２のメタライゼーションライン１３６の１つに自己整合し、第２の方向は第１の方向とある角度で交差する、少なくとも１つのビアとを備える、電子デバイス１００を提供する。
［００７７］「下方（ｂｅｎｅａｔｈ）、（ｂｅｌｏｗ）」、「下部（ｌｏｗｅｒ）」、「上方（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」等のような空間的な相対用語は、図に示すある要素又は特徴の別の要素（複数可）又は特徴（複数可）との関係を示す説明を容易にするために本明細書で使用され得る。空間的な相対用語は、図に示す配向に加えて、使用中又は動作中のデバイスの異なる配向を包含するものであることが理解されよう。例えば、図のデバイスがひっくり返った場合、他の要素又は特徴の「下方（ｂｅｌｏｗ又はｂｅｎｅａｔｈ）」として記載される要素は、他の要素又は特徴の「上方」に配向されることになる。したがって、「下方（ｂｅｌｏｗ）」という例示的な用語は、上方及び下方の両方の配向を包含し得る。デバイスは、他の方法で配向され（９０度回転され又は他の配向にあり）得、本明細書で使用する空間的な相対記述子はそれに応じて解釈され得る。
［００７８］本明細書に記載の材料及び方法を説明する文脈（特に以下の特許請求の範囲の文脈）での「ａ」及び「ａｎ」及び「ｔｈｅ」という用語及び同様の指示対象の使用は、本書に別段の記載がない限り、又は文脈によって明確に矛盾しない限り、単数形及び複数形の両方を網羅すると解釈されるべきである。本明細書の値の範囲の列挙は、本明細書に別段の記載がない限り、範囲内にある各個別の値を個別に参照する簡略化された方法として役立つことを単に意図し、各個別の値は、本明細書に値が個別に列挙されているかのように本明細書に組み込まれる。本明細書に記載の全ての方法は、本明細書に別段の記載がない限り、又は文脈によって明らかに矛盾しない限り、任意の適切な順序で実行され得る。本明細書で提供する任意の及び全ての例、又は例示的な文言（例えば、「等」）の使用は、単に材料及び方法をよりよく明らかにすることを意図しており、別段の請求がない限り、範囲に制限を課すものではない。本明細書のいかなる文言も、開示された材料及び方法の実施に不可欠であるとして、特許請求の範囲にないいかなる要素も示すと解釈されるべきではない。
［００７９］本明細書全体における「一実施形態」、「特定の実施形態」、「１又は複数の実施形態」又は「実施形態」への言及は、実施形態に関連して説明した特定の特徴、構造、材料、又は特性が本開示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書全体の様々な場所での「１又は複数の実施形態では」、「特定の実施形態では」、「一実施形態では」又は「実施形態では」等の句の出現は、必ずしも本開示の同じ実施形態を指すとは限らない。１又は複数の実施形態においては、特定の特徴、構造、材料、又は特性が任意の適切な方法で組み合わされる。
［００８０］本明細書の開示を、特定の実施形態を参照しながら説明してきたが、これらの実施形態は、本開示の原理及び適用の単なる例示であることを理解されたい。本開示の主旨及び範囲から逸脱することなく、本開示の方法及び装置に様々な修正及び変更を加えることができることが、当業者には明らかであろう。したがって、本開示は、添付の特許請求の範囲及びその等価物の範囲内にある修正及び変更を含むことが意図される。

Claims (12)

  1. 電子デバイスを形成する方法であって、
    第１の幅を有する第１のメタライゼーションラインを形成することと、
    前記第１のメタライゼーションライン上に間隙充填層を堆積させることと、
    前記第１のメタライゼーションライン上のビアメタライゼーション層上に、マスク幅とマスク長とを有するオーバーサイズのビアマスクを形成することであって、前記マスク幅が前記第１のメタライゼーションラインの前記第１の幅よりも大きく、前記オーバーサイズのビアマスクは、前記ビアメタライゼーション層の上面上及び前記間隙充填層の上面上に形成される、オーバーサイズのビアマスクを形成することと、
    前記マスク幅に等しいビア金属長を有し、前記第１の幅に等しいビア金属幅を有するビアを形成することと、
    第２のメタライゼーションラインを形成することと
    を含む方法。
  2. 前記オーバーサイズのビアマスクは、ハードマスク層上に極紫外線（ＥＵＶ）三層を含む、請求項１に記載の方法。
  3. 前記第１のメタライゼーションラインを形成することは、基板上の絶縁層上の第１のメタライゼーション層上の、前記上面にハードマスクを有する前記ビアメタライゼーション層をパターニングすることを含む、請求項２に記載の方法。
  4. 前記ビアメタライゼーション層及び前記第１のメタライゼーション層はエッチング停止層によって分離されており、前記ビアメタライゼーション層及び前記第１のメタライゼーション層は独立して、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）のうちの１又は複数を含む、請求項３に記載の方法。
  5. 前記ビアを形成することは、
    前記ハードマスク層の上面を露出させるために、ＥＵＶ三層をエッチングすることと、
    前記ビアメタライゼーション層を露出させるために、前記ハードマスク層をエッチングすることと、
    前記エッチング停止層を露出させるために、前記ビアメタライゼーション層をエッチングすることと、
    前記第１のメタライゼーション層の上面を露出させるために、前記エッチング停止層を除去することと
    を含む、請求項４に記載の方法。
  6. 前記エッチング停止層及び前記ハードマスク層は独立して、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、又は窒化タンタル（ＴａＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、窒化ケイ素（ＳｉＮ）、炭窒化ケイ素（ＳｉＣＮ）、炭化タングステン（ＷＣ）、炭化タングステンホウ素（ＷＢＣ）、ホウ化ケイ素（ＳｉＢｘ）、炭化ホウ素（ＢＣ）、アモルファスカーボン、窒化ホウ素（ＢＮ）、及び窒化ホウ素炭素（ＢＣＮ）のうちの１又は複数を含む、請求項５に記載の方法。
  7. 前記絶縁層は、酸化物、炭素ドープ酸化物、多孔質二酸化ケイ素、炭化物、酸炭化物、窒化物、酸窒化物、酸炭窒化物、ポリマー、リンケイ酸塩ガラス、フッ化ケイ酸塩（ＳｉＯＦ）ガラス、有機ケイ酸塩ガラス（ＳｉＯＣＨ）又はそれらの任意の組み合わせのうちの１又は複数を含む、請求項３に記載の方法。
  8. 完全に自己整合したビアを形成するための、プロセッサによって実行される方法であって、
    第１の幅を有する第１のメタライゼーションラインの形成を制御する第１の構成のためのデータを受信することと、
    前記第１のメタライゼーションライン上への間隙充填層の堆積を制御する第５の構成のためのデータを受信することと、
    前記第１のメタライゼーションライン上のビアメタライゼーション層上への、マスク幅とマスク長とを有するオーバーサイズのビアマスクの形成を制御する第２の構成のためのデータを受信することであって、前記マスク幅が、前記第１のメタライゼーションラインの前記第１の幅よりも大きく、前記オーバーサイズのビアマスクは、前記第１のメタライゼーションライン上及び前記間隙充填層上に形成される、第２の構成のためのデータを受信することと、
    前記マスク幅に等しいビア金属長を有し、前記第１の幅に等しいビア金属幅を有するビアの形成を制御する第３の構成のためのデータを受信することと、
    第２のメタライゼーションラインの形成を制御する第４の構成のためのデータを受信することと
    を含む方法。
  9. 前記オーバーサイズのビアマスクは、ハードマスク層上に極紫外線（ＥＵＶ）三層を含む、請求項８に記載のプロセッサによって実行される方法。
  10. 前記第１のメタライゼーションラインの形成は、基板上の絶縁層上の第１のメタライゼーション層上の、上面にハードマスクを有するビアメタライゼーション層をパターニングすることを含み、前記絶縁層は、酸化物、炭素ドープ酸化物、多孔質二酸化ケイ素、炭化物、酸炭化物、窒化物、酸窒化物、酸炭窒化物、ポリマー、リンケイ酸塩ガラス、フッ化ケイ酸塩（ＳｉＯＦ）ガラス、有機ケイ酸塩ガラス（ＳｉＯＣＨ）、又はそれらの任意の組み合わせのうちの１又は複数を含む、請求項９に記載のプロセッサによって実行される方法。
  11. 前記ビアメタライゼーション層及び前記第１のメタライゼーション層は、エッチング停止層によって分離されており、前記エッチング停止層及び前記ハードマスク層は独立して、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、タンタル（Ｔａ）、又は窒化タンタル（ＴａＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、窒化ケイ素（ＳｉＮ）又は炭窒化ケイ素（ＳｉＣＮ）のうちの１又は複数を含み、前記ビアメタライゼーション層及び前記第１のメタライゼーション層は独立して、銅（Ｃｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）のうちの１又は複数を含む、請求項１０に記載のプロセッサによって実行される方法。
  12. 前記ビアを形成することは、
    前記ハードマスク層の上面を露出させるために、ＥＵＶ三層をエッチングすることと、
    前記ビアメタライゼーション層を露出させるために、前記ハードマスク層をエッチングすることと、
    前記エッチング停止層を露出させるために、前記ビアメタライゼーション層をエッチングすることと、
    前記第１のメタライゼーション層の上面を露出させるために、前記エッチング停止層を除去することと
    を含む、請求項１１に記載のプロセッサによって実行される方法。
JP2022575367A 2020-06-10 2021-06-02 完全自己整合サブトラクティブエッチング Active JP7635265B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063037210P 2020-06-10 2020-06-10
US63/037,210 2020-06-10
US17/335,399 2021-06-01
US17/335,399 US11869807B2 (en) 2020-06-10 2021-06-01 Fully self-aligned subtractive etch
PCT/US2021/035336 WO2021252229A1 (en) 2020-06-10 2021-06-02 Fully self-aligned subtractive etch

Publications (2)

Publication Number Publication Date
JP2023529668A JP2023529668A (ja) 2023-07-11
JP7635265B2 true JP7635265B2 (ja) 2025-02-25

Family

ID=78825961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022575367A Active JP7635265B2 (ja) 2020-06-10 2021-06-02 完全自己整合サブトラクティブエッチング

Country Status (6)

Country Link
US (1) US11869807B2 (ja)
JP (1) JP7635265B2 (ja)
KR (1) KR20210153549A (ja)
CN (1) CN115702481A (ja)
TW (1) TWI828985B (ja)
WO (1) WO2021252229A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102881831B1 (ko) * 2018-12-27 2025-11-06 삼성디스플레이 주식회사 증착 마스크 및 증착 마스크의 제조 방법
US20230178421A1 (en) * 2021-12-07 2023-06-08 International Business Machines Corporation Subtractive line with damascene top via
CN115385336A (zh) * 2022-06-10 2022-11-25 中国石油大学(华东) 一种基于SiOx与超声波联合强化的二维纳米MXene材料快速制备方法
US20240321630A1 (en) * 2023-03-22 2024-09-26 International Business Machines Corporation Top via interconnect
EP4495984A1 (en) * 2023-07-20 2025-01-22 Imec Vzw A method for producing an interconnect via
US20250125215A1 (en) * 2023-10-12 2025-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device including a high thermal conductivity electrically insulating structure
US20260011636A1 (en) * 2024-07-03 2026-01-08 Samsung Electronics Co., Ltd. Integrated circuit devices including interconnection structure and methods of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018051A (ja) 2014-07-08 2016-02-01 信越化学工業株式会社 多層膜形成方法及びパターン形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445141A (en) * 1987-08-13 1989-02-17 Fuji Xerox Co Ltd Manufacture of semiconductor device
JPH05198781A (ja) * 1992-01-20 1993-08-06 Nec Ic Microcomput Syst Ltd バイポーラゲートアレイの自動配置配線方法
JPH07221180A (ja) * 1994-02-04 1995-08-18 Sony Corp 半導体装置における層間接続構造及びその形成方法
JP2760278B2 (ja) * 1994-03-24 1998-05-28 日本電気株式会社 半導体装置の製造方法
JPH08129570A (ja) * 1994-10-31 1996-05-21 Mitsubishi Denki Semiconductor Software Kk 自動配置配線装置
US7902613B1 (en) 2008-01-28 2011-03-08 Cadence Design Systems, Inc. Self-alignment for semiconductor patterns
WO2010134267A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 半導体装置
US9761489B2 (en) 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
US9209077B2 (en) * 2013-12-20 2015-12-08 Intel Corporation Diagonal hardmasks for improved overlay in fabricating back end of line (BEOL) interconnects
KR102377372B1 (ko) * 2014-04-02 2022-03-21 어플라이드 머티어리얼스, 인코포레이티드 인터커넥트들을 형성하기 위한 방법
US9324650B2 (en) 2014-08-15 2016-04-26 International Business Machines Corporation Interconnect structures with fully aligned vias
US9646883B2 (en) * 2015-06-12 2017-05-09 International Business Machines Corporation Chemoepitaxy etch trim using a self aligned hard mask for metal line to via
WO2017204821A1 (en) * 2016-05-27 2017-11-30 Intel Corporation Subtractive plug and tab patterning with photobuckets for back end of line (beol) spacer-based interconnects
CN110337715B (zh) * 2016-12-23 2023-08-25 英特尔公司 高级光刻和自组装装置
EP3499557A1 (en) * 2017-12-15 2019-06-19 Micromaterials LLC Selectively etched self-aligned via processes
TW202002219A (zh) * 2018-05-08 2020-01-01 美商微材料有限責任公司 用來產生高的深寬比的完全自對準的通孔的選擇性移除過程
US11244897B2 (en) * 2020-04-06 2022-02-08 International Business Machines Corporation Back end of line metallization
US12051692B2 (en) * 2021-02-16 2024-07-30 Intel Corporation Integrated circuit structure with front side signal lines and backside power delivery

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018051A (ja) 2014-07-08 2016-02-01 信越化学工業株式会社 多層膜形成方法及びパターン形成方法

Also Published As

Publication number Publication date
US11869807B2 (en) 2024-01-09
WO2021252229A1 (en) 2021-12-16
TW202147437A (zh) 2021-12-16
US20210391215A1 (en) 2021-12-16
CN115702481A (zh) 2023-02-14
KR20210153549A (ko) 2021-12-17
TWI828985B (zh) 2024-01-11
JP2023529668A (ja) 2023-07-11

Similar Documents

Publication Publication Date Title
JP7635265B2 (ja) 完全自己整合サブトラクティブエッチング
KR102777205B1 (ko) 자기 정렬 비아를 형성하는 방법
US10892187B2 (en) Method for creating a fully self-aligned via
US9059257B2 (en) Self-aligned vias formed using sacrificial metal caps
US10388525B2 (en) Multi-angled deposition and masking for custom spacer trim and selected spacer removal
US8735279B2 (en) Air-dielectric for subtractive etch line and via metallization
US11784127B2 (en) Ruthenium liner and cap for back-end-of-line
US10424507B2 (en) Fully self-aligned via
US20190189510A1 (en) Selectively Etched Self-Aligned Via Processes
US11527476B2 (en) Interconnect structure of semiconductor device
TW202310173A (zh) 具有氣隙的半導體結構及用於製造該結構的方法
CN113056808A (zh) 碳膜的选择性沉积及其使用
WO2015035925A1 (en) Ultra-thin metal wires formed through selective deposition
TWI861486B (zh) 內連線結構及其形成方法
US20240153864A1 (en) Metallization levels with skip via and dielectric layer
US20250038107A1 (en) Interconnect structures with overlapping metal vias

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20241218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250212

R150 Certificate of patent or registration of utility model

Ref document number: 7635265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150