Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7635751B2 - Cad上のパーツの自動配置方法及び自動配置プログラム - Google Patents
[go: Go Back, main page]

JP7635751B2 - Cad上のパーツの自動配置方法及び自動配置プログラム - Google Patents

Cad上のパーツの自動配置方法及び自動配置プログラム Download PDF

Info

Publication number
JP7635751B2
JP7635751B2 JP2022073231A JP2022073231A JP7635751B2 JP 7635751 B2 JP7635751 B2 JP 7635751B2 JP 2022073231 A JP2022073231 A JP 2022073231A JP 2022073231 A JP2022073231 A JP 2022073231A JP 7635751 B2 JP7635751 B2 JP 7635751B2
Authority
JP
Japan
Prior art keywords
boundary
placement
parts
boundary line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022073231A
Other languages
English (en)
Other versions
JP2023162691A (ja
Inventor
勝美 瓜生
幸史 大久野
典嗣 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022073231A priority Critical patent/JP7635751B2/ja
Priority to US18/059,612 priority patent/US20230351066A1/en
Priority to CN202310177839.1A priority patent/CN116956380A/zh
Priority to DE102023105514.3A priority patent/DE102023105514A1/de
Publication of JP2023162691A publication Critical patent/JP2023162691A/ja
Application granted granted Critical
Publication of JP7635751B2 publication Critical patent/JP7635751B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/10Geometric CAD
    • G06F30/12Geometric CAD characterised by design entry means specially adapted for CAD, e.g. graphical user interfaces [GUI] specially adapted for CAD
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00Details relating to CAD techniques
    • G06F2111/20Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本開示は、CAD上のパーツの自動配置方法及び自動配置プログラムに関し、より詳しくは、半導体チップの配置エリアに半導体チップを構成する複数種類のパーツを自動で配置するものに関する。
半導体装置の製造工程において、半導体基板へのパターンの転写には写真製版技術が用いられる。写真製版技術では、半導体基板上に塗布された感光材料に対して、フォトマスク越しに光を照射する。フォトマスクには、半導体チップのパターンが描かれており、フォトマスクの作成にはCADツールとも称されるCAD装置が用いられる。CAD装置を用いて作成されるフォトマスクのCAD図は、階層構造を持つ。即ち、半導体チップを構成する複数種のパーツが配置されたファイルと、各種のパーツが夫々描かれるファイルとに分けることで、半導体装置の全体像を容易に管理できるようにしている。
電力制御用の半導体装置として、パワーデバイスが知られている。パワーデバイスでは、大電流を制御するために、セルと呼ばれるトランジスタが並列接続するように多数配置されている。セルの配置数は、例えば、数百万個に及ぶ。パワーデバイス用のCAD図では、半導体チップの配置エリアに、パーツが隙間なく配置されている。パーツを隙間なく適所に配置することは、CAD装置の描画面におけるパーツの自動配置により実現する。
下記特許文献1には、半導体集積回路の自動設計方法が開示されている。
特開2016-105234号公報
パーツの自動配置方法として、マップ方式を採用することが考えられる。マップ方式では、配置マップをプログラムに読み込ませた上で、図34に示すように、固定パーツPTfxと称される半導体チップの構成パーツが設けられる領域と、調整パーツPTajが設けられる、図中にハッチングで示す寸法調整領域とを設けることで、チップサイズが調整される。マップ方式では、固定パーツPTfxと調整パーツPTajとを識別する必要があるため、ユーザーの条件設定数(条件設定量ともいう)が増える。同一種類のパーツPTfxを配置する場合でも、パーツ分の座標設定が必要である。なお、アレイを使用する場合でも、縦横のアレイ数の設定が必要である。また、回転・反転設定が座標に紐づくため、図中にR1で示す四隅に同一の固定パーツPTfxが配置される場合でも、座標毎に回転・反転方向が異なると、ユーザーによる条件設定数が増えてしまう。
他の自動配置方法として、マップを用いずに自由に配置する自由配置方式を採用することが考えられる。自由配置方式では、パーツの配置未済を識別するため、例えば、図35に示すようなメッシュMsを設けて配置座標が予め設定される。然し、パワーデバイス用の半導体チップのサイズは数cmに及ぶのに対して、配置座標の間隔は0.1μm以下である。この場合、メッシュMsに1010個以上の配置座標を設定する必要があるため、CAD装置に対してメモリ容量を含めた計算負荷が大きくなる。
本開示は、上述のような課題を解決するためになされたもので、ユーザーによる条件設定数が少なく、計算負荷の小さい半導体チップ用パーツの自動配置方法及び自動配置プログラムを提供することを目的とする。
本開示に係るCAD上のパーツ自動配置方法は、複数種類のパーツをCADツール上の配置エリアに自動で配置するCAD上のパーツの自動配置方法であり、配置エリアの互いに直交する二方向をX方向及びY方向とし、複数種類のパーツが、X方向またはY方向に平行な辺を有する矩形である。CAD上のパーツ配置方法は、パーツの種類毎に設定される、パーツに隣接して配置することが許可されるパーツの種類を示すパーツ境界条件を取得するパーツ条件取得工程と、パーツの種類毎に設定される、配置エリアへの配置順を取得するパーツ配置順取得工程と、配置エリアの終端を示す線であるエリア終端線とX方向またはY方向に平行な境界線が配置され、境界線により隔てられる二つの領域に配置されているパーツを示す境界線境界条件を取得する境界線取得工程と、パーツに対して設定されたパーツ境界条件と配置エリアに配置された境界線に対して設定された境界線境界条件とを比較し、一致したときにパーツを配置するパーツ配置工程と、パーツ配置工程でパーツを配置後、境界線及び境界線境界条件を更新する境界線更新工程と、パーツ配置工程と境界線更新工程とを繰り返し実行する第一の繰り返し工程と、パーツの境界条件と境界線との一致が不可能である場合に、配置するパーツの種類を配置順が次であるパーツに変更するパーツ種類変更工程と、配置順に従って、パーツ配置工程と境界線更新工程と第一の繰り返し工程とパーツ種類変更工程とを繰り返し実行する第二の繰り返し工程と、を有する。
本開示に係るCAD上のパーツ自動配置プログラムは、複数種類のパーツをCADツール上の配置エリアに自動で配置するものであり、配置エリアの互いに直交する二方向をX方向及びY方向とし、複数種類のパーツが、X方向またはY方向に平行な辺を有する矩形である。自動配置プログラムは、コンピュータに、パーツの種類毎に設定される、パーツに隣接して配置することが許可されるパーツの種類を示すパーツ境界条件を取得するパーツ条件取得ステップと、パーツの種類毎に設定される、配置エリアへの配置順を取得するパーツ配置順取得ステップと、配置エリアの終端を示す線であるエリア終端線とX方向またはY方向に平行な境界線が配置され、境界線により隔てられる二つの領域に配置されているパーツを示す境界線境界条件を取得する境界線取得ステップと、パーツに対して設定されたパーツ境界条件と配置エリアに配置された境界線に対して設定された境界線境界条件とを比較し、一致したときにパーツを配置するパーツ配置ステップと、パーツ配置工程で配置したパーツの辺と重複した境界線を消去し、境界線と重複しないパーツの辺に新たな境界線及び境界線境界条件を設定する境界線更新ステップと、パーツ配置ステップと境界線更新ステップとを繰り返し実行する第一の繰り返しステップと、パーツの境界条件と境界線との一致が不可能である場合に、配置するパーツの種類を配置順が次であるパーツに変更するパーツ種類変更ステップと、配置順に従って、パーツ配置ステップと境界線更新ステップと第一の繰り返しステップとパーツ種類変更ステップとを繰り返し実行する第二の繰り返しステップと、を実行させる。
本開示によれば、境界条件を利用してパーツを自動配置するため、ユーザーによる条件設定数を減らすことができる。しかも、メッシュを用いるのではなく、境界線を用いてパーツの配置未済を識別することができるため、メモリの削減を含めて計算負荷が小さくて済む。
実施の形態1による半導体チップ用パーツの自動配置方法で配置されるパーツに設定される境界条件を説明する模式図である。 実施の形態1による半導体チップ用パーツの自動配置方法でパーツが配置される半導体チップの配置エリアを説明する模式図である。 パーツをオフセット配置する例を示す模式図である。 パーツの配置例を示す模式図である。 パーツの配置例を示す模式図である。 ユーザーによりXY座標が指定されている場合のパーツの配置例を示す模式図である。 ユーザーによりX座標またはY座標が指定されている場合のパーツの配置例を示す模式図である。 パーツの配置例を示す模式図である。 パーツの配置例を示す模式図である。 パーツの配置例を示す模式図である。 パーツPTaの境界条件と一致する境界線群の候補を示す模式図である。 境界線の更新を説明する模式図である。 仮配置エリアAtを制限する場合を示す模式図である。 パーツのストレッチを説明する模式図である。 パーツの連動を説明する模式図である。 パーツを配置したブロックの配置例を示す模式図である。 パーツをマスターマスク配置する例を示す模式図である。 配置エリアがポリゴンである場合を示す模式図である。 パーツの配置後または配置途中で空白領域を取得する例を示す模式図である。 実施の形態1による半導体チップ用パーツの自動配置方法を実施するCAD装置のハードウェア構成図である。 実施の形態1による半導体チップ用パーツの自動配置方法のメイン処理を示すフローチャートである。 初期設定処理を示すフローチャートである。 パーツ候補抽出処理を示すフローチャートである。 境界配置処理を示すフローチャートである。 境界線評価処理を示すフローチャートである。 配置処理を示すフローチャートである。 仮配置前処理を示すフローチャートである。 座標配置処理を示すフローチャートである。 ライン配置処理を示すフローチャートである。 仮配置後処理を示すフローチャートである。 終了処理を示すフローチャートである。 変形例による半導体チップ用パーツの自動配置方法のメイン処理を示すフローチャートである。 パーツ候補抽出処理を示すフローチャートである。 マップ方式を用いてパーツを自動配置する例を説明する模式図である。 自由配置方式で用いられるメッシュの一例を示す模式図である。
以下、図面を参照して実施の形態について説明する。各図において共通または対応する要素には、同一の符号を付して、説明を簡略化または省略する。
実施の形態1.
図1~図31を参照して、ダイシングラインDLの内側に設定される半導体チップの配置エリアACに複数種類のパーツを配置する場合を例に、実施の形態1による半導体チップ用パーツの自動配置方法を説明する。以下においては、配置エリアACの互いに直交する二方向をX方向及びY方向とする。図1中の左側をX方向左側、右側をX方向右側、上側をY方向上側、下側をY方向下側とする。各種類のパーツは、X方向またはY方向に平行な四つの辺XLp0,YLp1,Xlp1,YLp0を有する矩形である。矩形には、長方形と正方形の両方が含まれる。
(ユーザーによる事前準備)
半導体チップ用パーツの自動配置方法を実行する前に、ユーザーは、パーツCADファイルと、パーツ設定ファイルと、コマンドファイルと、必要に応じて後述するストレッチ設定ファイルとを準備する。これらのファイルは、後述するCAD装置1のメモリ100bに記録される。
パーツCADファイルは、配置する各種のパーツPTが描かれたファイルである。
パーツ設定ファイルは、パーツCADファイルに対応させて、パーツPTの種類毎に作成される。パーツ設定ファイルには、図1に示すように、パーツPTの座標Xmin,Ymin,Xmax,Ymaxに加えて、パーツPTの全ての辺XLp0,YLp1,Xlp1,YLp0に対して夫々設定される第一の境界条件BB,BR,BT,BLと、全てのコーナーC0~C3に対して夫々設定される第二の境界条件BC0,BC1,BC2,BC3と、パーツPTの配置時に許可される回転角を示す回転条件と、を含む。パーツPTに設定されるこれら第一の境界条件、第二の境界条件及び回転条件を、まとめてパーツ境界条件と称する。
第一の境界条件は、X方向またはY方向に平行な各辺Lp0,YLp1,XLp1,YLp0に隣接させて配置することが許可されるパーツPTの種類を示す。第二の境界条件は、各コーナーC0~C3に夫々対角方向に隣接させて配置することが許可されるパーツPTの種類を示す。なお、パーツPTの種類には、隣接配置できないことも含まれる。また、パーツ境界条件は、パーツPTを配置するために必要な境界条件であり、パーツPTを配置した後の境界条件を設定する必要はない。
ここで、第一の境界条件として、下辺XLp0に対して設定されるものを例に説明すると、下辺XLp0のY方向上側にはパーツPT自体と重なるため、パーツPTを隣接させて配置することができない。一方、下辺XLp0のY方向下側には隣接させてパーツPTを配置することが許可される。このため、下辺XLp0に対する第一の境界条件として、下境界条件BBが設定される。同様に、右辺YLp1に対しては右境界条件BRが設定され、上辺XLp1に対しては上境界条件BTが設定され、左辺YLp0に対しては左境界条件BLが設定される。
また、第二の境界条件として、左下コーナーC0に対して設定されるものを例に説明すると、左下コーナーC0と対角で向かい合う右上コーナーC2との対角方向のうち、右上コーナーC2とは反対側の左斜め下方向に隣接させてパーツPTを配置することが許可される。このため、左下コーナーC0に対する第二の境界条件として、左斜め下境界条件BC0が設定される。同様に、右下コーナーC1に対しては右斜め下境界条件BC1が設定され、右上コーナーC2に対しては右斜め上境界条件BC2が設定され、左上コーナーC3に対しては左斜め上境界条件BC3が設定される。
また、回転条件として、回転角が設定される。回転角は、時計回りまたは反時計回りにおいて、例えば、90度の倍数により表すことができる。なお、既述のマップ方式では、配置座標であるX座標及びY座標並びに回転角の3条件をコーナー毎に設定する必要があり、4つのコーナーにパーツPTを配置する場合にはユーザーによる条件設定数は12個となる。それに対して、本実施の形態では、ユーザーによる条件設定数は、2つの第一の境界条件と1つの回転条件の計3つで済む。
コマンドファイルには、チップ描画サイズ、パーツの配置順、境界線、配置オプション、領域指定などのコマンドが設定されている。コマンドは、後述するCAD装置1に装備されているプログラム言語を用いて記述され得る。
チップ描画サイズとは、図2に示すように、半導体チップを構成する複数種のパーツPTが配置される配置エリアACのX方向及びY方向の長さである。パーツの種類の配置順は、例えば、サイズの大きいパーツから小さいパーツに設定したり、パーツの機能に基づいて設定したりすることが可能である。境界線として、配置エリアACの終端を示す線であるエリア終端線、即ち、ダイシングラインDLとX方向またはY方向に平行に配置される4本の境界線XLa0,YLa1,XLa1,YLa0が設定されている。各境界線XLa0,YLa1,XLa1,YLa0には、その境界線により隔てられる二つの領域が、パーツPTの配置エリア外であることを示す第三の境界条件が設定されている。第三の境界条件は、境界線境界条件とも称する。Y軸方向上側の境界線XLa1を例に説明すると、境界線XLa1で隔てられる上側及び下側の領域のうち、上側の領域には初期設定としてダイシングラインDLが配置されているため、境界線XLa1の上側の領域はパーツPTを配置することができない配置エリア外である。このため、境界線XLa1に対する第三の境界条件として、上境界条件BTが設定される。同様に、境界線XLa0に対しては下境界条件BBが設定され、境界線YLa1に対しては右境界条件BRが設定され、境界線YLa0に対しては左境界条件BLが設定される。なお、境界線境界条件とも称される第三の境界条件としては、境界線により隔てられる二つの領域に配置されているパーツPTの有無及び種類を示すものであってもよい。
配置オプションは、座標配置オプション、ライン配置オプション、オフセット配置オプション等を含む。座標配置オプションでは、パーツを配置する2座標(X,Y座標)が記述されている。ライン配置オプションでは、パーツを配置するライン端YLe(図8(a)参照)や、X座標(X=Xa)とY座標(Y=Ya)のうちの1座標(図8(b)参照)が記述されている。ラインオフセット配置オプションでは、例えば、パーツPTと境界線との間の隙間であるX方向及びY方向のオフセット量X0,X1,Y0,Y1が記述されている。本実施の形態では、複数種類のパーツを隙間なく配置すること、つまり、パーツを境界線に隣接させて配置することを前提としているが、これに限定されない。デバイスに応じて、例えば、図3に示すように、故意に隙間を存してオフセット配置することもできる。また、1つのパーツの配置位置を、他のパーツが配置された境界線からずらすこともできる。
CADツールとしてのCAD装置1の描画面にてパーツPTを自動配置するのに際しては、ユーザーによって事前準備されたパーツCADファイル、パーツ設定ファイル、コマンドファイル、ストレッチ設定ファイルが、CAD装置1のメモリ100bから読み出され、取得される(パーツ条件取得工程、パーツ配置順取得工程、境界線取得工程)。
なお、CAD装置1が、過去にパーツを配置済みのCADファイルから、パーツ設定ファイルを作成することもできる。この場合、CAD装置1が、パーツPTの名前または種類、パーツの配置座標、回転・反転情報、ストレッチ情報と、パーツのサイズ情報とを取得できるように構成する必要がある。
次に、以下の手順により、パーツが自動配置される(パーツ配置工程)。即ち、パーツ配置工程では、配置順が先である第一の種類のパーツ(以下、単に「パーツ」ともいう)PTaに対して設定されたパーツ境界条件と、配置エリアACに配置された境界線に対して設定された境界線境界条件とを比較する。具体的には、パーツPTaに対して設定された第一の境界条件及び第二の境界条件と、境界線に対して設定された第三の境界条件とを比較する。配置エリアACには、同一種類のパーツPTaが既に配置されている場合を例に説明する。ここで、パーツPTaを配置可能な境界条件の一致条件として、図4~図8に示す例を挙げることができる。
図4に示す例では、パーツPTaに対して設定された第一の境界条件BB,BTと、境界線XLa0に対して設定された第三の境界条件BB及び境界線YLa2に対して設定された第三の境界条件BLが一致するため、これら2つの境界線XLa0,YLa2と接するようにパーツPTaが配置される。
図5に示す例では、パーツPTaに対して設定された第二の境界条件BC0と、2本の境界線YLa2,XLa2に対して設定された第三の境界条件BL,BBが一致(実質的に一致)するため、これら2つの境界線YLa2,XLa2が形成する頂点と接するようにパーツPTaが配置される。
図6に示す例では、ユーザーが配置オプションとしての座標配置オプションで、XY座標を指定している。この場合、指定された座標(X,Y)にパーツPTaがオフセット配置される。
図7に示す例では、パーツPTaに対して設定された第一の境界条件BBと、1本の境界線XLa0に対して設定された第三の境界条件BBが一致し、ユーザーがX座標(X=Xa)を指定している。この場合、境界線XLa0と接し、且つ、指定されたX座標(X=Xa)にパーツPTaが配置される。なお、X座標に代えてY座標が指定されている場合も同様に、パーツPTaを配置し得る。
図8(a)に示す例では、パーツPTaに対して設定された第一の境界条件BLと、1本の境界線YLa0に対して設定された第三の境界条件BLが一致し、ユーザーが配置オプションとしてのライン配置オプションで、ライン端YLeを指定している。この場合、境界線YLa0と接し、且つ、指定されたライン端YLeにパーツPTaが配置される。また、図8(b)に示す例では、パーツPTaに対して設定された第一の境界条件BLと、1本の境界線YLa0に対して設定された第三の境界条件BLが一致し、ユーザーが配置オプションとしてのライン配置オプションで、Y座標(Y=Ya)を指定している。この場合、境界線YLa0と接し、且つ、指定されたY座標(Y=Ya)にパーツPTaが配置される。
ここで、パーツPTaと2本の境界線XLa,YLaに設定された境界条件が一致する場合、一致した境界の場所により、図9及び図10に示す8通りに分けることができる。パーツPTaに設定されたパーツ境界条件に応じて、パーツPTaを配置可能なパターンが異なる。
図9(a)に示す例では、境界線XLaの最小値XminとYLaの最小値Yminが一致している。図9(b)に示す例では、境界線XLaの最大値XmaxとYLaの最小値Yminが一致している。図9(c)に示す例では、境界線XLaの最大値XmaxとYLaの最大値Ymaxが一致している。図9(d)に示す例では、境界線XLaの最小値XminとYLaの最大値Ymaxが一致している。図10(a)に示す例では、境界線XLaの最大値XmaxとYLaの最大値Ymaxが一致している。図10(b)に示す例では、境界線XLaの最小値XminとYLaの最大値Ymaxが一致している。図10(c)に示す例では、境界線XLaの最小値XminとYLaの最小値Yminが一致している。図10(d)に示す例では、境界線XLaの最大値XmaxとYLaの最小値Yminが一致している。
パーツPTaに設定された第一の境界条件または第三の境界条件からどの配置パターンが可能であるかを調べ、可能な配置パターン毎に以下の操作を行うようにする。即ち、先ず、図11(a)に示すように、パーツPTaのパーツ境界条件と一致するXLa群及びYLa群の候補を検索する。次に、図11(b)に示すように、XLaとYLaの始点及び終点が、図9及び図10に示す例に一致すると、パーツPTaの配置が可能となる。なお、図11(c)に示すように、パーツPTa内に、YLaまたはXLaが存在する場合、パーツPTaの配置を中止する。
パーツPTaの配置が終了すると、パーツPTaの配置により新しくできた境界線を評価し、図12に示すように、境界線を更新する(境界線更新工程)。なお、図4及び図5に示す例においても同様に、境界線が更新されている。
パーツPTaの配置により新しくできた境界線が、既に存在する境界線と重複する場合、図12において破線で示す重複部分の境界線を消去する。境界線を全て消去した場合には、その消去した境界線の番号YLa1が空くため、空き番号YLa1を新たに生成した次の境界線に割り当てる。このように境界線の番号をリサイクルすることで、メモリを節約できると共に計算負荷を小さくできる。パーツPTaの配置前後において境界線が連続する場合、図12(b)に示すように境界条件が一致する場合には、境界線XLa1を延長する。一方、図12(c)に示す例では、図12(b)と同様の配置であるが、境界線XLa1に設定された境界条件と、境界線XLa2に設定された境界条件が一致しない場合には、境界線XLa1を延長するのではなく、新たなXLa2を生成する。
以上説明した手順で、パーツ配置工程と境界線更新工程とを繰り返し実行する(第一の繰り返し工程)。そして、パーツPTaに対して設定されたパーツ境界条件と境界線に対して設定された境界線境界条件との一致が不可能である場合、つまり、第一の種類のパーツPTaを配置できなくなると、パーツの種類を配置順が次である第二の種類のパーツPTbに変更する(パーツ種類変更工程)。
コマンドファイルに記述された配置順に従って、パーツ配置工程と、境界線更新工程と、第一の繰り返し工程と、パーツ種類変更工程とを繰り返し実行する(第二の繰り返し工程)。これにより、配置エリアACに複数種のパーツPTを配置することができる。
このように、境界条件を利用してパーツを自動配置するため、ユーザーによる条件設定数を減らすことができる。しかも、メッシュMsを用いるのではなく、境界線を用いてパーツの配置未済を識別することができるため、メモリの削減を含めて計算負荷が小さくて済む。また、パーツPTの配置を繰り返し実行する間、境界線XLa,YLaの消去及び生成を繰り返して更新することで、新規境界線を生成し続ける場合と比べて境界線の配列数を大幅に減少させることができる。これにより、メモリの削減を含めた計算負荷の減少を図ることができる。
ところで、回路の断線を防ぐためには、上述したオフセット配置を除き、配置エリアACに隙間なくパーツを配置することが望ましい。一方、パーツ間の隙間がパーツ配置後に判明した場合、パーツを再配置したのでは時間のロスが大きい。また、既述のマップ方式のように調整パーツPTajを配置する方法では、ユーザーによる座標設定量が増えてしまう。
そこで、本実施の形態では、パーツを配置するのに先立ち、パーツの仮配置を行う(仮配置工程)。ここで、パーツの仮配置とは、パーツ自体を仮配置するのではなく、パーツを仮配置したと仮定して境界線の更新を行うことであり、パーツ配置工程の如くパーツ自在を仮配置する場合と比較して、仮配置に要する時間を短縮することができ、計算負荷を小さくすることが可能となる。仮配置に要する時間をさらに短縮するため、図13に示すように、仮配置エリアAtを配置エリアACよりも小さく制限してもよい。また、仮配置エリアAtを配置エリアACに設定し、配置エリアAC全体に亘って境界線の更新を行ってもよい。
仮配置では、境界線の更新により生じた隙間Gpまたはその関数を求める。求めた隙間Gpを無くすように、つまり、隙間無くパーツを配置するように、ストレッチラインLsが設けられている。後述するように、ストレッチラインLsを初期値から最大値max側または最小値min側に設定することで、パーツの寸法を伸縮(ストレッチ)可能になっている。パーツを仮配置したと仮定して境界線の更新を進め、境界線がクロスする直前の隙間Gpをストレッチ寸法とする。そして、ストレッチラインLsを図14(a)に示す初期値から図14(b)に示すように最大値max側に設定することで、パーツ配置工程で配置されるパーツPTaの隙間Gpを埋めることができる。これとは逆に、ストレッチラインLsを図14(c)に示すように最小値min側に設定することで、隙間Gpを広げ、広げた隙間に別のパーツを配置することもできる。なお、ストレッチ方向は上下方向に限定されず、左右方向でもよく、上下方向と左右方向の両方とすることもできる。ストレッチ方向が上下方向と左右方向の両方である場合には、上下方向用のストレッチラインと左右方向用のストレッチラインを設ければよい。さらに、パーツPTaのストレッチは、図15(a)に示すようにパーツPTa内で連動させてもよく、図15(b)に示すようにパーツPTa,PTa間で連動させてもよい。
境界線の更新手順としては、上述したパーツ配置と同様の手順を用いることができる。これにより、パーツ配置手順を境界線の更新に最大限流用することができ、汎用性を高めることができる。さらに、半導体チップの全体配置を把握することなく仮配置を行うことができる。しかも、仮配置工程では、仮配置用の境界線のみが更新されるため、パーツの情報を残さずに済み、結果として、計算負荷を小さくすることができる。
なお、本実施形態では、矩形の配置エリアACにパーツを配置する場合について説明したが、これに限定されない。パワーデバイスには、RC-IGBTを構成するIGBTとダイオードのように周期構造を持つデバイスを持つものがある。例えば、図16(a)に示すように、複数個のパーツPTa,PTbが配置された複数のブロックBk1,Bk2をX方向及びY方向の少なくとも一方に配置してもよい。この場合、上述した手順により各パーツPTa,PTbを配置して各ブロックBk1,Bk2を作成した後、改めて各ブロックBk1,Bk2に境界条件を設定することで実現することができる。また、図16(b)に示すように、複数のブロックBk1,Bk2をX方向及びY方向に直交する方向に重ねて配置してもよく、複数回実行したものを重ね書きすることにより実現することができる。これによれば、重ね書きやブロック化されたパーツが配置された半導体チップを作成することができる。なお、並設または重ねるブロックBk1,Bk2のサイズは、同じであってもよいし、異なっていてもよい。
また、配置エリアACの形状は、矩形に限定されず、例えば、図17に示すマスターマスクのような円形、図18に示すポリゴンであってもよい。配置エリアACの形状は、コマンドファイルに領域設定として記述することができる。図17に示すマスターマスクに配置する場合、円の中心にパーツPTaを2座標配置した後、この中心のX座標及びY座標のうちの一つの座標と一つの境界条件とを用いて十字にパーツPTを配置し、残りの部分に二つの境界条件を用いてパーツPTを配置する。また、図18に示す円弧を含むコーナー部分に配置する場合、配置エリアACを円の第一象限に設定し、第一の種類のパーツPTaを二つの境界条件を用いて配置する。このとき、配置エリアACのうちの領域R1に限定する。領域R1は、周縁から所定長さの外周領域R2よりも内側の領域である。続いて、領域R1に第二の種類のパーツPTbを二つの境界条件を用いて配置する。本実施の形態では、これらのパーツPTa,PTbの自動配置までを行うことができる。それ以降は、配置エリアACからパーツPTa,PTbを除いた空白領域であるポリゴンPGを生成し、最後にポリゴンPGと領域R2の論理積により、ポリゴン形状を用いた構造体を生成し得る。このように円弧等が関連する複雑な形状の配置エリアACへのパーツPTa,PTbの配置が可能である。また、外周領域R2は、パーツを配置する途中で得られる境界線に沿った形状であるため、配置前に配置エリアACを決定することができない。そこで、配置エリアACは、パーツの配置途中や配置完了後の境界線によって画成される例えばポリゴンのようなものを取得するように構成してもよい。
また、パワーデバイスでは、並列に配置したIGBT等の素子(セル)のゲート材料であるポリシリコンにより発生するスイッチング遅延を緩和するため、図19(a)に示すように、配置エリアACであるセル配置領域を等分割するようにゲートライナーGLを配置する場合がある。ゲートライナーGLは、例えば、アルミとポリシリコンで構成される。半導体チップは、異物の付着による配線のショートを防ぐために、SiO等からなる保護膜によりチップ表面が覆われ、ワイヤボンディング部分のみが表面に露出する構造となっている。ここで、パワーデバイスでは、ワイヤボンディング数が多いため、図19(b)に示すように、保護膜Fpは、セル配置領域の境界線と酷似した形状を有する。保護膜Fpは、即ち、セル配置領域であるワイヤボンディング領域は、外形線の情報を用いて、図19(c)に示すように空白領域Rbとして把握することができる。パーツPTの配置完了後にセル配置領域の境界線を得ることはできないが、配置途中に境界線で空白領域Rbを把握することができる。ゲートライナーGLや保護膜Fpの描画に必要な情報は、ユーザーがセル配置直前の境界線の情報を取得し、取得した情報をコマンドに反映させることで得られる。セル配置領域の境界線を取得する機能は、CAD装置1内でモジュール化することが好ましい。このモジュールには、境界線の情報を取得する機能に加えて、取得した境界線を自由にオフセットした上でポリゴン構造体を描画する機能を持たせるようにする。これにより、境界線の情報がコマンドファイルとして利用可能な変数の形で出力することができる。
次に、図20を参照して、CAD上のパーツ自動配置方法を実施するCAD装置1を説明する。図20は、実施の形態1によるCAD上のパーツ自動配置方法を実施するCAD装置1のハードウェア構成図である。CAD装置1は、CAD上のパーツ自動配置プログラムを実行可能なコンピュータに相当し、処理回路により実現し得る。例えば、処理回路は、少なくとも1つのプロセッサ100aと少なくとも1つのメモリ100bとを備える。例えば、処理回路は、少なくとも1つの専用のハードウェア200を備える。
処理回路が少なくとも1つのプロセッサ100aと少なくとも1つのメモリ100bとを備える場合、CAD上のパーツ自動配置装置の各機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせで実現される。ソフトウェアおよびファームウェアの少なくとも一方は、プログラムとして記述される。ソフトウェアおよびファームウェアの少なくとも一方は、少なくとも1つのメモリ100bに格納される。少なくとも1つのプロセッサ100aは、少なくとも1つのメモリ100bに記憶されたプログラムを読み出して実行する。少なくとも1つのプロセッサ100aは、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、DSPともいう。例えば、少なくとも1つのメモリ100bは、RAM、ROM、フラッシュメモリ、EPROM、EEPROM等の、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD等である。
処理回路が少なくとも1つの専用のハードウェア200を備える場合、処理回路は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC、FPGA、またはこれらの組み合わせで実現される。例えば、パーツ自動配置装置の各機能は、それぞれ処理回路で実現される。パーツ自動配置装置の各機能について、一部を専用のハードウェア200で実現し、他部をソフトウェアまたはファームウェアで実現してもよい。
図21は、実施の形態1によるCAD上のパーツ自動配置方法のメイン処理を示すフローチャートである。図21には、CAD装置1のメインの動作が示される。
先ず、ステップS11において、初期設定処理が実行される。初期設定処理では、図22に示すサブルーチンが起動され、ユーザーにより事前に準備された複数種類のパーツの配置順を取得する(ステップS110)。ステップS110は、パーツ配置順取得工程に相当する。
続いて、パーツ設定ファイルを取得する(ステップS111)。ステップS111は、パーツ条件取得工程に相当する。なお、第一及び第二の境界条件は、パーツPTを配置するために必要なものであり、パーツPTを配置した後の境界条件を設定する必要はない。
次に、パーツPTのサイズを取得する(ステップS112)。パーツPTのサイズは、CAD装置1が持つパーツ外形線出力機能により得られるものであってもよい。この場合、ユーザーが、パーツPTのサイズを事前に設定することを省略することができる。ステップS113で次の配置順のパーツが無いと判別されるまで、即ち、全種類のパーツPTについて、ステップS111,S112が繰り返し実行される。
次に、複数種類のパーツのCADファイルであるパーツCADファイルを取得する(ステップS114)。次に、境界線が保存されており、ロード可能か否かを判別し(ステップS115)、ロード可能である場合、境界線をロードする(ステップS116)。ロードできない場合、境界線を初期設定する(ステップS117)。初期設定では、配置エリアACのエリア終端線であるダイシングラインDLに平行に配置される4本の境界線が設定され得る。その後、パーツのストレッチに関する情報であるストレッチ情報が保存されており、ロード可能か否かを判別し(ステップS118)、ロード可能である場合、ストレッチ情報をロードし(ステップS119)。ロードできない場合、ストレッチ情報を初期設定する(ステップS120)。
初期設定処理を終了すると、配置オプション処理を実行する(ステップS12)。配置オプション処理では、図23に示すサブルーチンが起動され、配置オプションが設定されえているか否かを判別する(ステップS121)。配置オプションが設定されていない場合、境界配置処理を実行する(ステップS122)。
境界配置処理では、図24に示すサブルーチンが起動され、境界線を設定し(ステップS131)、回転条件に従い回転・反転を行う(ステップS132)。その後、境界条件が一致するか否かを判別する(ステップS133)。境界条件が一致する場合、配置フラグをONにする(ステップS134)。その後、境界線評価処理を実行する(ステップS135)。
境界線評価処理では、図25に示すサブルーチンが起動され、交差する境界線があるか否かを判別する(ステップS141)。交差する境界線がある場合には、配置フラグをOFFし(ステップS142)、境界線評価処理を終了する。交差する境界線が無い場合には、重複する境界線の処理を行い(ステップS143)、連続する境界線の処理を行い(ステップS144)、境界線の空き番号があるか否かを判別する(ステップS145)。空き番号がある場合には、境界線に空き番号を割り当てる(ステップS146)。空き番号が無い場合、境界線に新規番号を割り当て(ステップS147)、境界線評価処理を終了する。
境界線評価処理の終了後、仮配置フラグがONであるか否かを判別する(ステップS136)。仮配置フラグがOFFである場合、配置処理を実行する(ステップS137)。
配置処理では、図26に示すサブルーチンが起動され、配置フラグがONであるか否かを判別する(ステップS151)。配置フラグがOFFである場合、配置処理を終了する。配置フラグがONである場合、ストレッチの設定が無いか否かを判別し(ステップS152)、ストレッチの設定が無い場合、パーツをストレッチせずに配置し(ステップS153)、配置処理を終了する。一方、ストレッチの設定がある場合、ストレッチ寸法が設定済みか否かを判別する(ステップS154)。ストレッチ寸法が設定済みである場合、パーツをストレッチし、ストレッチさせたパーツを配置し(ステップS155)、配置処理を終了する。
配置処理が終了すると、次に配置するパーツがなくなるまでステップS131~S137の処理を繰り返す(ステップS138)。
上記ステップ154でストレッチ寸法が設定されていないと判別された場合、仮配置前処理を実行する(ステップS156)。
仮配置前処理では、図27に示すサブルーチンが起動され、仮配置起動時の状況を保存し(ステップS157)、仮配置フラグをONし(ステップS158)、仮配置指定領域への配置に切り替える(ステップS159)。
上記ステップS136で仮配置フラグがONであると判別された場合、ステップS138に移行し、パーツの配置と同様のルーチンに従い、パーツの仮配置が行われる。このパーツの仮配置は、上述したように、パーツ自体を仮配置するのではなく、パーツを仮配置したと仮定して境界線の更新を行うことである。
上記ステップS121で配置オプションが設定されていると判別された場合、座標配置オプション設定があるか否かを判別し(ステップS123)、座標配置オプション設定がある場合、座標配置処理を実行する(ステップS124)。
座標配置処理では、図28に示すサブルーチンが起動され、2座標(X,Y座標)が指定されているか否かを判別する(ステップS161)。2座標が指定されていない場合、即ち、1座標が設定されている場合、ライン配置処理を実行する(ステップS162)。
ライン配置処理では、図29に示すサブルーチンが起動され、配置方式が座標指定配置であるか否かを判別する(ステップS171)。座標指定配置でない場合、即ち、ライン端配置である場合、上記境界配置処理を実行し(ステップS172)、ライン配置処理を終了する。座標指定配置である場合、配置フラグをONにし(ステップS173)、上記境界線評価処理を実行する(ステップS174)。その後、仮配置フラグがONか否かを判別し(ステップS175)、仮配置フラグがONである場合には、ライン配置処理を終了する。仮配置フラグがOFFである場合には、上記配置処理を実行し(ステップS176)、ライン配置処理を終了する。
上記ステップS161で2座標が指定されていると判別された場合、配置フラグをONにし(ステップS163)、上記境界配置処理を実行する(ステップS164)。その後、仮配置フラグがONか否かを判別し(ステップS165)、仮配置フラグがONである場合には、座標配置処理を終了する。仮配置フラグがOFFである場合には、上記配置処理を実行し(ステップS166)、座標配置処理を終了する。
配置オプション処理が終了すると、次のパーツ配置順番があるか否かを判別し(ステップS13)。次のパーツ配置順番がある場合、ステップS12に戻る。一方、次のパーツ配置順番がない場合、仮配置フラグがONであるか否かを判別する(ステップS14)。仮配置フラグがONの場合、仮配置後処理を実行する(ステップS15)。
仮配置後処理では、図30に示すサブルーチンが起動され、仮配置後の余白である隙間Gpを評価し(ステップS181)、該当パーツのストレッチ寸法を設定し(ステップS182)、仮配置フラグをOFFにする(ステップS183)。その後、仮配置起動時の状態に復帰し(ステップS184)、仮配置後処理を終了する。
上記ステップS14で仮配置フラグがOFFであると判別された場合、終了処理を実行する(ステップS16)。
終了処理では、図31に示すサブルーチンが起動され、境界線の情報を保存し(ステップS185)、ストレッチ情報を保存する(ステップS186)。その後、終了処理を終了する。
次に、半導体チップの配置エリアACの終端を示す線であるエリア終端線を境界線として取得すると共に、境界線に対して設定される第三の境界条件を取得する(ステップS114)。ステップS114は、境界線取得工程に相当する。
本実施の形態によれば、境界条件を利用してパーツを自動配置するため、ユーザーによる座標設定量を減らすことができる。しかも、メッシュMsを用いるのではなく、境界線を用いてパーツの配置未済を識別することができるため、メモリの削減を含めて計算負荷が小さくて済む。
なお、パーツ配置順番の指定が無くてもよい。この場合、図32に示すように、上記初期設定処理を実行した後、パーツ候補抽出処理を実行する(ステップS17)。
パーツ候補抽出処理では、図33に示すサブルーチンが起動され、全境界線の境界条件の種類をリスト化し(S187)、境界線の境界条件リストにある境界条件を含むパーツをリスト化する(ステップS188)。ステップS188では、パーツ候補が作成される。その後、上記配置オプション処理を実行する(ステップS12)。
AC…配置エリア、 BB,BR,BT,BL…第一の境界条件,第三の境界条件、 BC0,BC1,BC2,BC3…第二の境界条件、 PT,PTa,PTb…パーツ、 XLp0,YLp1,Xlp1,YLp0…辺、 C0~C3…コーナー

Claims (9)

  1. 複数種類のパーツをCADツール上の配置エリアに自動で配置するCAD上のパーツの自動配置方法であって、
    前記配置エリアの互いに直交する二方向をX方向及びY方向とし、前記複数種類のパーツが、X方向またはY方向に平行な辺を有する矩形であるものにおいて、
    前記パーツの種類毎に設定される、前記パーツに隣接して配置することが許可される前記パーツの種類を示すパーツ境界条件を取得するパーツ条件取得工程と、
    前記パーツの種類毎に設定される、前記配置エリアへの配置順を取得するパーツ配置順取得工程と、
    前記配置エリアの終端を示す線であるエリア終端線とX方向またはY方向に平行な境界線が配置され、前記境界線により隔てられる二つの領域に配置されている前記パーツを示す境界線境界条件を取得する境界線取得工程と、
    前記パーツに対して設定された前記パーツ境界条件と前記配置エリアに配置された前記境界線に対して設定された前記境界線境界条件とを比較し、一致したときに前記パーツを配置するパーツ配置工程と、
    前記パーツ配置工程で前記パーツを配置後、前記境界線及び前記境界線境界条件を更新する境界線更新工程と、
    前記パーツ配置工程と前記境界線更新工程とを繰り返し実行する第一の繰り返し工程と、
    前記パーツの境界条件と前記境界線との一致が不可能である場合に、配置するパーツの種類を前記配置順が次である前記パーツに変更するパーツ種類変更工程と、
    前記配置順に従って、前記パーツ配置工程と前記境界線更新工程と前記第一の繰り返し工程と前記パーツ種類変更工程とを繰り返し実行する第二の繰り返し工程と、を有するCAD上のパーツ自動配置方法。
  2. 前記請求項1に記載のCAD上のパーツ自動配置方法を実施する前に、前記パーツを配置したと仮定して前記境界線の更新を行う仮配置工程を更に有し、前記仮配置工程は、
    請求項1に記載のCAD上のパーツ自動配置方法に従って前記パーツを配置したと仮定して前記境界線の更新を行うことで仮配置を行う工程と、
    前記仮配置後の前記境界線から前記仮配置がされていない隙間領域の寸法を算出し、前記隙間領域がなくなるように前記パーツの寸法を調整する工程と、を有する請求項1に記載のCAD上のパーツ自動配置方法。
  3. 前記パーツ境界条件は、前記パーツの各辺に夫々隣接して配置することが許可される前記パーツの種類を示す第一の境界条件と、前記パーツの各コーナーに夫々対角方向に隣接して配置することが許可される前記パーツの種類を示す第二の境界条件と、前記パーツの配置時に許可される回転角を示す回転条件とを含み、
    前記境界線境界条件は、前記境界線により隔てられる二つの領域に配置されている前記パーツの有無及び種類を示す、または、前記二つの領域が前記パーツの配置エリア外であることを示す第三の境界条件を含む請求項1または請求項2に記載のCAD上のパーツ自動配置方法。
  4. 前記パーツ配置工程において、前記パーツの前記第一の境界条件及び前記第二の境界条件と前記境界線の前記第三の境界条件とを比較し、前記パーツの二つの辺の前記第一の境界条件と二つの前記境界線の前記第三の境界条件とが一致したときに前記パーツを一致した二つの前記境界線に接するように配置し、または、前記パーツの前記第二の境界条件と二つの前記境界線の前記第三の境界条件とが一致したときに前記パーツを前記コーナーが一致した二つの前記境界線が形成する頂点に接するように配置し、
    前記境界線更新工程において、配置した前記パーツの辺と重複した前記境界線を消去し、前記境界線と重複しない前記パーツの辺に新たな前記境界線及び前記第三の境界条件を設定する請求項3に記載のCAD上のパーツ自動配置方法。
  5. 請求項1または請求項2に記載のCAD上のパーツ自動配置方法により前記パーツが配置された複数のブロックをX方向及びY方向の少なくとも一方に配置する、または、前記複数のブロックをX方向及びY方向に直交する方向に重ねて配置する請求項1または請求項2に記載のCAD上のパーツ自動配置方法。
  6. 前記配置エリアはポリゴン形状である請求項1または請求項2に記載のCAD上のパーツ自動配置方法。
  7. 前記ポリゴン形状は、前記パーツの配置途中や配置完了後の前記境界線によって画成される請求項6に記載のCAD上のパーツ自動配置方法。
  8. 前記パーツ境界条件は、過去に作成された前記パーツの配置データから自動で設定される請求項1に記載のCAD上のパーツ自動配置方法。
  9. 複数種類のパーツをCADツール上の配置エリアに自動で配置するCAD上のパーツの自動配置プログラムであって、前記配置エリアの互いに直交する二方向をX方向及びY方向とし、前記複数種類のパーツが、X方向またはY方向に平行な辺を有する矩形であるものにおいて、
    コンピュータに、
    前記パーツの種類毎に設定される、前記パーツに隣接して配置することが許可される前記パーツの種類を示すパーツ境界条件を取得するパーツ条件取得ステップと、
    前記パーツの種類毎に設定される、前記配置エリアへの配置順を取得するパーツ配置順取得ステップと、
    前記配置エリアの終端を示す線であるエリア終端線とX方向またはY方向に平行な境界線が配置され、前記境界線により隔てられる二つの領域に配置されている前記パーツを示す境界線境界条件を取得する境界線取得ステップと、
    前記パーツに対して設定された前記パーツ境界条件と前記配置エリアに配置された前記境界線に対して設定された前記境界線境界条件とを比較し、一致したときに前記パーツを配置するパーツ配置ステップと、
    前記パーツ配置ステップで配置した前記パーツの辺と重複した前記境界線を消去し、前記境界線と重複しない前記パーツの辺に新たな前記境界線及び前記境界線境界条件を設定する境界線更新ステップと、
    前記パーツ配置ステップと前記境界線更新ステップとを繰り返し実行する第一の繰り返しステップと、
    前記パーツの境界条件と前記境界線との一致が不可能である場合に、配置するパーツの種類を前記配置順が次である前記パーツに変更するパーツ種類変更ステップと、
    前記配置順に従って、前記パーツ配置ステップと前記境界線更新ステップと前記第一の繰り返しステップと前記パーツ種類変更ステップとを繰り返し実行する第二の繰り返しステップと、を実行させるCAD上のパーツ自動配置プログラム。
JP2022073231A 2022-04-27 2022-04-27 Cad上のパーツの自動配置方法及び自動配置プログラム Active JP7635751B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022073231A JP7635751B2 (ja) 2022-04-27 2022-04-27 Cad上のパーツの自動配置方法及び自動配置プログラム
US18/059,612 US20230351066A1 (en) 2022-04-27 2022-11-29 Method and program for automatically arranging parts on cad
CN202310177839.1A CN116956380A (zh) 2022-04-27 2023-02-28 Cad上的构件的自动配置方法及自动配置程序
DE102023105514.3A DE102023105514A1 (de) 2022-04-27 2023-03-07 Verfahren und Programm zur automatischen Anordnung von Teilen in einem CAD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022073231A JP7635751B2 (ja) 2022-04-27 2022-04-27 Cad上のパーツの自動配置方法及び自動配置プログラム

Publications (2)

Publication Number Publication Date
JP2023162691A JP2023162691A (ja) 2023-11-09
JP7635751B2 true JP7635751B2 (ja) 2025-02-26

Family

ID=88306464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022073231A Active JP7635751B2 (ja) 2022-04-27 2022-04-27 Cad上のパーツの自動配置方法及び自動配置プログラム

Country Status (4)

Country Link
US (1) US20230351066A1 (ja)
JP (1) JP7635751B2 (ja)
CN (1) CN116956380A (ja)
DE (1) DE102023105514A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006164219A (ja) 2004-11-09 2006-06-22 Phifit Kk 有限要素解析用インターフェース、有限要素解析用インターフェースのプログラムを記録したコンピュータ読み取り可能な記録媒体、高付加価値通信網を利用した有限要素解析方法、有限要素解析用並列処理計算機および有限要素解析用計算機
JP2012212154A (ja) 2005-04-26 2012-11-01 Renesas Electronics Corp 半導体装置の製造方法
US20180173090A1 (en) 2016-12-20 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Optical Proximity Correction Methodology Using Pattern Classification for Target Placement
US20190179993A1 (en) 2017-12-13 2019-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Uni-gate cell design
US20200151298A1 (en) 2018-11-09 2020-05-14 Samsung Electronics Co., Ltd Integrated circuit including different types of cells, and method and system of designing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09259155A (ja) * 1996-03-21 1997-10-03 Matsushita Electric Ind Co Ltd プリント基板設計装置
US9594867B2 (en) * 2014-10-30 2017-03-14 Synopsys, Inc. DRC-based hotspot detection considering edge tolerance and incomplete specification
JP2016105234A (ja) 2014-12-01 2016-06-09 凸版印刷株式会社 自動設計

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006164219A (ja) 2004-11-09 2006-06-22 Phifit Kk 有限要素解析用インターフェース、有限要素解析用インターフェースのプログラムを記録したコンピュータ読み取り可能な記録媒体、高付加価値通信網を利用した有限要素解析方法、有限要素解析用並列処理計算機および有限要素解析用計算機
JP2012212154A (ja) 2005-04-26 2012-11-01 Renesas Electronics Corp 半導体装置の製造方法
US20180173090A1 (en) 2016-12-20 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Optical Proximity Correction Methodology Using Pattern Classification for Target Placement
US20190179993A1 (en) 2017-12-13 2019-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Uni-gate cell design
US20200151298A1 (en) 2018-11-09 2020-05-14 Samsung Electronics Co., Ltd Integrated circuit including different types of cells, and method and system of designing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
半田恵一 ほか,遺伝的アルゴリズムによる素子の整列配置,電気学会論文誌C,日本,社団法人電気学会,1995年03月20日,第115-C巻, 第4巻,第580-588頁

Also Published As

Publication number Publication date
US20230351066A1 (en) 2023-11-02
DE102023105514A1 (de) 2023-11-02
JP2023162691A (ja) 2023-11-09
CN116956380A (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
US6787271B2 (en) Design and layout of phase shifting photolithographic masks
US20100275177A1 (en) Method for transferring self-assembled dummy pattern to substrate
KR102675303B1 (ko) 반도체 소자의 제조 방법
CN118395935A (zh) 标准单元尺寸调整方法、装置和计算机设备
JP3954216B2 (ja) マスクデータ設計方法
CN118333005A (zh) 集成电路版图修复方法及设备
JP7635751B2 (ja) Cad上のパーツの自動配置方法及び自動配置プログラム
CN118709635B (zh) 优化图形密度分布的版图生成方法、装置、介质、程序产品及终端
US20250264794A1 (en) Optical proximity correction method, mask manufacturing method and semiconductor chip manufacturing method using the same
US7254804B2 (en) Method of verifying corrected photomask-pattern results and device for the same
CN114004189B (zh) 静态随机存储器版图的验证方法
KR20260054204A (ko) 마스크 데이터 준비 방법, 그것을 이용한 반도체 칩 제조 방법 및 컴퓨팅 장치
KR20260042937A (ko) 레이아웃 데이터를 전처리 하는 방법, 이를 포함하는 광 근접 보정을 수행하는 방법 및 이를 포함하는 마스크 제조 방법
CN119886032A (zh) 一种芯片版图中的相交图形的处理方法、装置、电子设备
JP3132554B2 (ja) 半導体装置の自動レイアウト設計方法および装置
CN119886048A (zh) 最大内接矩形的查找方法、设计规则检查方法
JPH05341498A (ja) フォトマスク設計装置および設計方法
CN121879045A (zh) 掩模数据准备方法、使用该方法的半导体芯片制造方法以及计算设备
CN119987120A (zh) 一种光学临近校正方法及计算机可读存储介质
JP2000068190A (ja) 露光データ作成方法
JPH023258A (ja) 半導体装置の製造方法
JP2008304716A (ja) レチクル設計システム及びプログラム
JPH07147334A (ja) マスクromの露光データ作成方法
JPH0620008A (ja) レイアウトデータの論理演算方式
JP2017228603A (ja) 描画データ作成プログラム、描画データ作成装置、描画データ作成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250127

R150 Certificate of patent or registration of utility model

Ref document number: 7635751

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150