JP7638712B2 - リムーバブルメモリデバイス - Google Patents

Description

本発明の実施形態は、ホストから供給される複数種の電源で動作するリムーバブルメモリデバイスに関する。

近年、小型、高速、且つ大容量のリムーバブルメモリデバイスが開発されている。

このようなリムーバブルメモリデバイスとしては、互いに異なる電圧を有する複数種の電源で動作するリムーバブルメモリデバイスが知られている。

このような多電源構成のリムーバブルメモリデバイスの標準化に際しては、リムーバブルメモリデバイスを動作させるために必要なホスト側の電源構成の設計を容易にすることが可能な新たな技術の実現が求められる。

特開２０２０－１７３７６５号公報

本発明の一実施形態が解決しようとする課題は、ホスト側の電源構成の設計を容易にすることが可能なリムーバブルメモリデバイスを提供することである。

実施形態によれば、リムーバブルメモリデバイスは、ホスト内のソケットに対して挿入および取り外し可能で、前記ホストから供給される第１および第２の電源によって動作する。前記第１および第２の電源の電圧は互いに異なる。前記リムーバブルメモリデバイスは、互いに異なる複数の消費電流を規定した複数種類の消費電流クラスのうちの一つの消費電流クラスをサポートするように構成されている。前記複数種類の消費電流クラスの各々では、前記第１の電源に関する消費電流と前記第２の電源に関する消費電流との双方が規定されている。前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスが前記複数種類の消費電流クラスのうちで最も消費電流値が大きい第１の消費電流クラスである場合、前記リムーバブルメモリデバイスによって前記第１の電源から消費される第１の消費電流値は、前記ソケットの端子と前記リムーバブルメモリデバイスの端子との間の接触抵抗値を介して前記ホストから前記リムーバブルメモリデバイスの前記一つ以上の第１の電源端子に供給することが許容される最大電流値である第１の許容電流値以下であり、前記リムーバブルメモリデバイスによって前記第２の電源から消費される第２の消費電流値は、前記接触抵抗値を介して前記ホストから前記リムーバブルメモリデバイスの前記一つ以上の第２の電源端子に供給することが許容される最大電流値である第２の許容電流値以下である。前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスが、前記第１の消費電流クラスとは異なる別の消費電流クラスである場合、前記第１の消費電流値は、前記別の消費電流クラスで規定されている前記第１の電源に関する第３の許容電流値以下であり、前記第２の消費電流値は、前記別の消費電流クラスで規定されている前記第２の電源に関する第４の許容電流値以下である。前記第１の許容電流値は、前記第１の電源の公称電圧値と、前記第１の電源の電源変動率と、前記接触抵抗値と、前記リムーバブルメモリデバイスの動作に必要な前記第１の電源の下限電圧値とに基づいて求められ、前記第２の許容電流値は、前記第２の電源の公称電圧値と、前記第２の電源の電源変動率と、前記接触抵抗値と、前記リムーバブルメモリデバイスの動作に必要な前記第２の電源の下限電圧値とに基づいて求められる。

実施形態に係るリムーバブルメモリデバイスの第１の面側の平面図。 実施形態に係るリムーバブルメモリデバイスの側面図。 実施形態に係るリムーバブルメモリデバイスの第２の面側の平面図。 実施形態に係るリムーバブルメモリデバイスの構成例を示す図。 実施形態に係るリムーバブルメモリデバイスの外形形状と複数の端子の配置例とを示す平面図。 実施形態に係るリムーバブルメモリデバイスが挿入されるソケットの外形形状と複数のリード端子の配置例とを示す平面図。 実施形態に係るリムーバブルメモリデバイスがソケットに挿入された状態を示す側面図。 ２電源で動作する実施形態に係るリムーバブルメモリデバイスの複数の電源端子の配置例を示す図。 ２電源で動作する実施形態に係るリムーバブルメモリデバイスの電源構成例を示すブロック図。 ２電源で動作する実施形態に係るリムーバブルメモリデバイスの別の電源構成例を示すブロック図。 ３電源で動作する実施形態に係るリムーバブルメモリデバイスの複数の電源端子の配置例を示す図。 ３電源で動作する実施形態に係るリムーバブルメモリデバイスの電源構成例を示すブロック図。 ３電源で動作する実施形態に係るリムーバブルメモリデバイスの別の電源構成例を示すブロック図。 実施形態に係るリムーバブルメモリデバイスに適用可能な４種類の電源構成例を示す図。 複数種類の消費電流クラスを示す図。 各消費電流クラスで電源毎に規定されている、消費電流算出式と許容電流削減率とを示す図。 各消費電流クラスで電源毎に規定されている、消費電流算出式の例と許容電流削減率の例とを示す図。 接触抵抗値と第１の電源の電源変動率と第１の電源の下限電圧とに基づいて算出される、第１の電源の許容電流値を示す図。 接触抵抗値と第２の電源の電源変動率と第２の電源の下限電圧とに基づいて算出される、第２の電源の許容電流値を示す図。 ４種類のカレントクラスＣＣ１～ＣＣ４の各々について、ＣＣ１ｍａｘに対する許容電流比率と、各電源の許容電流とを示す図。 複数種の消費電流クラスガイドのカテゴリ毎に各電源の許容電流値とデバイス性能とを示す消費電流クラスガイドを示す図。 ＩＰ１＝ＩＰ２および－１％変動の場合のカレントクラスとカレントクラスガイド（１）を示す図。 ＩＰ１＝ＩＰ２および－２％変動の場合のカレントクラスとカレントクラスガイド（２）を示す図。 ＩＰ１≠ＩＰ２および－１％変動の場合のカレントクラスとカレントクラスガイド（１’）を示す図。 ＩＰ１≠ＩＰ２および－２％変動の場合のカレントクラスとカレントクラスガイド（２’）を示す図。 実施形態に係るリムーバブルメモリデバイスのパッケージの一表面にマーキングされているロゴと二次元バーコードと、ホストの筐体にマーキングされているロゴと二次元バーコードとを示す図。 ホストにおいて実行される、デバイスの初期化処理の手順を示すフローチャート。 実施形態に係るリムーバブルメモリデバイスのパッケージに形成されている、リムーバブルメモリデバイスによってサポートされている消費電流クラスを識別するための切り欠きを示す図。 ４種類の消費電流クラスにそれぞれ対応するホスト側の電源構成例を示す図。 デバイスの放熱経路を示す図。 大消費電流の消費電流クラスの電源構成に対応するホスト側の放熱機構の構成例を示す図。 小消費電流の消費電流クラスの電源構成に対応するホスト側の放熱機構の構成例を示す図。

以下、図面を参照して、実施形態を説明する。
まず、図１Ａ、図１Ｂ、および図１Ｃを参照して、実施形態に係るリムーバブルメモリデバイス１０の外形形状について説明する。図１Ａはリムーバブルメモリデバイス１０の一表面を示す平面図である。図１Ｂはリムーバブルメモリデバイス１０の側面を示す側面図である。図１Ｃはリムーバブルメモリデバイス１０の別の一表面を示す平面図である。

本明細書において、Ｘ軸、Ｙ軸およびＺ軸が定義される。Ｘ軸とＹ軸とＺ軸とは、互いに直交する。Ｘ軸は、リムーバブルメモリデバイス１０の幅に沿う。Ｙ軸は、リムーバブルメモリデバイス１０の長さ（高さ）に沿う。Ｚ軸は、リムーバブルメモリデバイス１０の厚さに沿う。

リムーバブルメモリデバイス１０は、ホスト（ホスト機器）内のソケットに対して挿入および取り外し可能なメモリデバイスである。リムーバブルメモリデバイス１０は、ホストから供給される複数種類の電源によって動作するように構成されている。複数種類の電源は互いに異なる電圧を有している。ホストからリムーバブルメモリデバイス１０に供給される複数種類の電源の各々、またはホストからリムーバブルメモリデバイス１０に複数種類の電源の各々を供給するための電源配線は、パワーレールと称される。

例えば、リムーバブルメモリデバイス１０が、ホストから供給される２種類の電源で動作する電源構成を有するメモリデバイスとして実現されている場合には、ホスト内の第１のパワーマネージメントＩＣからリムーバブルメモリデバイス１０に、第１のパワーレールを介して第１の電圧を有する第１の電源が供給されると共に、ホスト内の第２のパワーマネージメントＩＣからリムーバブルメモリデバイス１０に、第２のパワーレールを介して第２の電圧を有する第２の電源が供給される。

図１Ａに示すように、リムーバブルメモリデバイス１０は薄い板状のパッケージ（本体）１１を備える。リムーバブルメモリデバイス１０の本体１１は、例えば、Ｙ軸方向に延びた略矩形の板状に形成される。Ｙ軸方向は、リムーバブルメモリデバイス１０の本体１１の長手方向である。

本体１１は、板状であって、第１の面２１と、第２の面２２と、外縁２３とを有する。第１の面２１および第２の面２２は、Ｙ軸方向に延びた略四角形（矩形）状に形成される。すなわち、Ｙ軸方向は、第１の面２１および第２の面２２の長手方向でもある。

第１の面２１は、Ｚ軸の正方向に向く略平坦な面である。第２の面２２は、第１の面２１の反対側に位置し、Ｚ軸の負方向に向く略平坦な面である。

外縁２３は、第１の面２１と第２の面２２との間に設けられ、第１の面２１の縁と第２の面２２の縁とに接続される。外縁２３は、第１の縁３１と、第２の縁３２と、第３の縁３３と、第４の縁３４と、第１の角部３５と、第２の角部３６と、第３の角部３７と、第４の角部３８とを有する。

第１の縁３１は、Ｘ軸方向に延び、Ｙ軸の正方向に向く。Ｘ軸方向は、本体１１、第１の面２１、および第２の面２２の短手方向であって、Ｘ軸の正方向と、Ｘ軸の負方向とを含む。

第２の縁３２は、Ｙ軸方向に延び、Ｘ軸の負方向に向く。第３の縁３３は、第２の縁３２の反対側に位置してＹ軸方向に延び、Ｘ軸の正方向に向く。第４の縁３４は、第１の縁３１の反対側に位置してＸ軸方向に延び、Ｙ軸の負方向に向く。

第２の縁３２および第３の縁３３のそれぞれの長さは、第１の縁３１および第４の縁３４のそれぞれの長さよりも長い。第１の縁３１および第４の縁３４は、略矩形のメモリデバイス１０の短辺を形成し、第２の縁３２および第３の縁３３は、略矩形のリムーバブルメモリデバイス１０の長辺（側辺）を形成する。

第１の角部３５は、第１の縁３１と第２の縁３２との間の角部分であり、第１の縁３１のＸ軸の負方向における端と、第２の縁３２のＹ軸の正方向における端とを接続する。

第１の角部３５は、第１の縁３１のＸ軸の負方向における端と、第２の縁３２のＹ軸の正方向における端との間で直線状に延びる。第１の縁３１と第２の縁３２との角が、いわゆるＣ１．１の角面取り（Ｃ面取りともいう）に設定されることで、第１の角部３５が設けられる。別の表現によれば、第１の角部３５は、第１の縁３１と第２の縁３２との間に形成された角面取り部Ｃである。

第２の角部３６は、第１の縁３１と第３の縁３３との間の角部分であり、第１の縁３１のＸ軸の正方向における端と、第３の縁３３のＹ軸の正方向における端とを接続する。第２の角部３６は、第１の縁３１のＸ軸の正方向における端と、第３の縁３３のＹ軸の正方向における端との間で円弧状に延びる。第１の縁３１と第３の縁３３との角が、いわゆるＲ０．２の丸面取り（Ｒ面取りともいう）に設定されることで、第２の角部３６が設けられる。このように、第１の角部３５の形状と第２の角部３６の形状とは、互いに異なる。

第３の角部３７は、第２の縁３２のＹ軸の負方向における端と、第４の縁３４のＸ軸の負方向における端とを接続する。第４の角部３８は、第３の縁３３のＹ軸の負方向における端と、第４の縁３４のＸ軸の正方向における端とを接続する。第３の角部３７および第４の角部３８はそれぞれ、第２の角部３６と同様に円弧状に延びる。

本体１１、第１の面２１、および第２の面２２は、Ｙ軸方向における長さが約１８±０．１０ｍｍに設定され、Ｘ軸方向における長さが約１４±０．１０ｍｍに設定される。すなわち、Ｙ軸方向における第１の縁３１と第４の縁３４との間の距離が約１８±０．１ｍｍに設定され、Ｘ軸方向における第２の縁３２と第３の縁３３との間の距離が約１４±０．１０ｍｍに設定される。なお、本体１１、第１の面２１、および第２の面２２のＸ軸方向およびＹ軸方向の長さは、この例に限られない。

本体１１および外縁２３は、Ｚ軸方向における厚さが約１．４ｍｍ±０．１０ｍｍに設定される。すなわち、Ｚ軸方向における第１の面２１と第２の面２２との間の距離が約１．４ｍｍ±０．１０ｍｍに設定される。なお、外縁２３のＺ軸方向の長さは、この例に限られない。

図１Ｂに示すように、本体１１は、傾斜部３９をさらに有する。傾斜部３９は、第１の面２１と第１の縁３１との間の角部分であり、第１の面２１のＹ軸の正方向における端と、第１の縁３１のＺ軸の正方向における端との間で直線状に延びる。

図１Ａに示すように、リムーバブルメモリデバイス１０の第１の面２１には、複数の端子が配設されている。複数の端子の各々は外部接続端子とも称される。図１Ａでは、複数の端子は小さい矩形によって表されている。

複数の端子は、例えば、第１列Ｒ１、第２列Ｒ２、および第３列Ｒ３の３列に配置されている。第１列Ｒ１に配置された端子群は、第１列端子群と称される。第１列端子群は、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ（登録商標）（ＰＣＩｅ）規格で規定された２レーン分の差動信号を送受信するための複数の信号端子を含む。一つのレーンに対応する信号端子は、受信差動信号ペアが割り当てられた２端子と、送信差動信号ペアが割り当てられた２端子とを含む。受信差動信号ペアが割り当てられた２端子と送信差動信号ペアが割り当てられた２端子は、受信差動信号ペアが割り当てられた２端子と送信差動信号ペアが割り当てられた２端子との間に介在するグランド端子を挟んで隣接する。つまり、差動信号ペアが割り当てられたどの２端子も、その２端子の両側に位置する２つのグランド端子で囲まれる。

第２の列Ｒ２の端子群は、第２列端子群と称される。第２列端子群は、例えば、オプション信号用の幾つかの信号端子を含む。また、第２列端子群は、３電源構成に対応するための追加の一つの電源端子を含んでいてもよい。

第３の列Ｒ３の端子群は、第３列端子群と称される。第３列端子群は、ＰＣＩｅ規格で規定されたサイドバンド信号（例えば、リセット信号ＰＥＲＳＴ＃、クロック要求信号ＣＬＫＲＥＱ＃、リファレンスクロックペアＣＬＫＲＥＦ）が割り当てられた幾つかの信号端子と、第１の電圧を有する第１の電源が供給される一つ以上の第１の電源端子と、第１の電圧と異なる第２の電圧を有する第２の電源が供給される一つ以上の第２の電源端子と、幾つかのグランド端子とを含む。

図２は、リムーバブルメモリデバイス１０の構成例を示す。
図２に示すように、リムーバブルメモリデバイス１０の本体１１の内部には、基板１２と、ＮＡＮＤ型フラッシュメモリ１３と、ＮＡＮＤ型フラッシュメモリ１３を制御するコントローラ１４が設けられている。ＮＡＮＤ型フラッシュメモリ１３およびコントローラ１４は、基板１２の表面上に実装されている。ＮＡＮＤ型フラッシュメモリ１３は、基板１２の表面上に積層された複数のＮＡＮＤ型フラッシュメモリダイを含む。

基板１２の表面と逆側の基板１２の裏面は露出され、第１の面２１として機能する。基板１２の裏面には、図１Ａで説明した複数の端子が配置されている。

ＮＡＮＤ型フラッシュメモリ１３とコントローラ１４は、リムーバブルメモリデバイス１０のボディ（本体１１）を形成するように成形されたモールド樹脂４０によって覆われ且つ封止されている。

図３は、リムーバブルメモリデバイス１０の外形形状と複数の端子の配置例とを示す平面図である。
図３に示すように、リムーバブルメモリデバイス１０は、複数の端子Ｐを有する。端子Ｐはパッドと称される場合もある。図３では、リムーバブルメモリデバイス１０が３２個の端子Ｐを有している場合を例示しているが、端子Ｐの数はあくまで一例であって、この例に限られない。すなわち、端子Ｐの数は３２個より少なくてもよいし、３２個より多くてもよい。複数の端子Ｐは、基板１２の裏面に配置され、第１の面２１で露出される。第２の面２２には、端子Ｐは設けられていない。第２の面２２は、例えば、マーキングエリアとして利用され得る。

図３に示すように、第１列Ｒ１に配置された第１列端子群は、第４の縁３４よりも第１の縁３１に近い位置で互いに間隔を介してＸ軸方向に並べられた１３個の端子Ｐ１０１～端子Ｐ１１３を含む。端子Ｐ１０１～端子Ｐ１１３は、第１の縁３１の近傍で、当該第１の縁３１に沿ってＸ軸方向に並べられる。

第２列Ｒ２に配置された第２列端子群は、第１の縁３１よりも第４の縁３４に近い位置で互いに間隔を介してＸ軸方向に並べられた６個の端子Ｐ１１４～端子Ｐ１１９を含む。端子Ｐ１１４～端子Ｐ１１６は、第３の縁３３よりも第２の縁３２に近い位置で、第４の縁３４に沿ってＸ軸方向に並べられる。端子Ｐ１１７～端子Ｐ１１９は、第２の縁３２よりも第３の縁３３に近い位置で、第４の縁３４に沿ってＸ軸方向に並べられる。別の表現によれば、端子Ｐ１１４～端子Ｐ１１６は、Ｘ軸方向におけるリムーバブルメモリデバイス１０および本体１１の中心線（一点鎖線で示される）と第２の縁３２との間に配置され、端子Ｐ１１７～端子Ｐ１１９は、Ｘ軸方向におけるリムーバブルメモリデバイス１０および本体１１の中心線と第３の縁３３との間に配置される。第２列端子群に属する端子Ｐ１１６と端子Ｐ１１７との間の間隔は、第２列端子群に属し、Ｘ軸方向において隣接する他の端子間の間隔（具体的には、端子Ｐ１１４と端子Ｐ１１５との間隔、端子Ｐ１１５と端子Ｐ１１６との間隔、端子Ｐ１１７と端子Ｐ１１８との間隔、端子Ｐ１１８と端子Ｐ１１９との間隔）よりも広い。

第３列Ｒ３に配置された第３列端子群、第１の縁３１よりも第４の縁３４に近い位置で互いに間隔を介してＸ軸方向に並べられた１３個の端子Ｐ１２０～端子Ｐ１３２を含む。列Ｒ３に属する端子Ｐ１２０～端子Ｐ１３２は、列Ｒ２に属する端子Ｐ１１４～端子Ｐ１１９よりも第４の縁３４に近い位置で並べられる。

図４は、リムーバブルメモリデバイス１０が挿入されるソケット１００の外形形状と複数のリード端子の配置例とを示す平面図である。

ソケット１００には、リムーバブルメモリデバイス１０の第１列端子群、第２列端子群および第３列端子群にそれぞれ対応するように、複数のリード端子１０４が列ｒ１、列ｒ２および列ｒ３の３列に配置されている。リード端子はバネリードと称される場合もある。リムーバブルメモリデバイス１０は、第１の面２１がソケット１００の複数のリード端子１０４の方を向いた状態で図４のソケット１００上に配置される。

第１列ｒ１には、１３個のリード端子１０４が配置されている。同様に、第２列ｒ２には、６個のリード端子１０４が配置され、第３列ｒ３には、１３個のリード端子１０４が配置されている。

各リード端子１０４は、リムーバブルメモリデバイス１０の対応する端子に接触する接触部分１０５を含む。各リード端子１０４は、ソケット１００のフレーム１０６に接着されている。

ソケット１００のフレーム１０６は、第１の縁１１１と、第２の縁１１２と、第３の縁１１３と、第４の縁１１４と、接続部１１５とを有する。第１の縁１１１と、第２の縁１１２と、第３の縁１１３と、第４の縁１１４は、矩形状のフレーム１０６の上下左右の４辺に相当する。接続部１１５は、第２の縁１１２の中間部と第３の縁１１３の中間部との間を接続する。

第１列ｒ１の１３個のリード端子１０４は、フレーム１０６の第１の縁１１１に接着されている。第２列ｒ２の６個のリード端子１０４は、フレーム１０６の接続部１１５に接着されている。第３列ｒ３の１３個のリード端子１０４は、フレーム１０６の第４の縁１１４に接着されている。

図５は、リムーバブルメモリデバイス１０がソケット１００に挿入された状態を示す側面図である。

ソケット１００のタイプとしては、例えば、プッシュ・プッシュタイプ、プッシュ・プルタイプ、ヒンジタイプのような様々なタイプが使用可能であるが、ここでは、ヒンジタイプのソケット１００を一例として説明する。

カバー１２０は、ヒンジ部として機能する軸１２１を支点に回動するようにフレーム１０６に取り付けられている。カバー１２０が開放位置に起こされた状態で、リムーバブルストレージデバイス１０がカバー１２０に挿入される。そしてカバー１２０が閉じられると、図５に示すように、リムーバブルストレージデバイス１０の第１の面２１に配置された各端子Ｐが、ソケット１００内の対応するリード端子１０４の接触部１０５と接触する。これにより、リムーバブルストレージデバイス１０の第１の面２１に配置された各端子Ｐは、ホスト内のプリント回路基板上の配線と電気的に接続される。

このように、リムーバブルストレージデバイス１０はソケット１００を介してホスト内のプリント回路基板と電気的に接続される。したがって、ボールグリッドアレイ（ＢＧＡ）タイプメモリデバイスのように、ホスト内のプリント回路基板に各端子が直接的に半田付けされるエンベデッドタイプのメモリデバイスに比し、リムーバブルストレージデバイス１０に配置可能な端子の数は少なくなる。このような端子の数の制限により、各電源当たりに電源端子の数も制限される。よって、リムーバブルストレージデバイス１０においては、一つの電源端子に供給される電流値は比較的大きくなる傾向となる。

また、リムーバブルストレージデバイス１０の各端子Ｐとソケット１００の各リード端子１０４（接触部１０５）との間には、接触抵抗値が存在する。端子Ｐとリード端子１０４との間は半田付けによって接着されるのではないので、端子Ｐとリード端子１０４との間の接触抵抗値は比較的大きな値となる。ホストからリムーバブルストレージデバイス１０の各電源端子に供給される電源の電圧値は、この接触抵抗値による電圧降下の分だけ低下される。端子Ｐとリード端子１０４との間の接触抵抗値は、デバイスソケットの接触抵抗値としても参照される。

このように、接触抵抗値による電圧降下により、リムーバブルストレージデバイス１０の各電源端子に供給される電圧値は低下されるので、各電源端子に供給される電圧値とリムーバブルストレージデバイス１０の動作に必要な各電源の下限電圧値との間のマージンは比較的小さくなる傾向がある。

次に、リムーバブルストレージデバイス１０の電源構成の例について説明する。

まず、２電源構成のリムーバブルメモリデバイス１０、つまり２電源で動作するリムーバブルメモリデバイス１０について説明する。

図６は、２電源で動作するリムーバブルメモリデバイス１０の複数の電源端子の配置例を示す図である。図６では、第１の電源が供給される電源端子の数が３で、第２の電源が供給される電源端子の数が３である場合が例示されている。しかし、第１の電源が供給される電源端子の数および第２の電源が供給される電源端子の数はこの例に限定されず、第１の電源が供給される電源端子の数は１以上であればよく、また第２の電源が供給される電源端子の数も１以上であればよい。

第１の電源（つまりパワーレールＰＷＲ＿１）は、例えば、３．３Ｖまたは２．５Ｖの電圧を有する。以下では、第１の電源（ＰＷＲ＿１）が２．５Ｖを有する場合を主として説明する。２．５Ｖは第１の電源（ＰＷＲ＿１）の電圧の公称値（ｎｏｍｉｎａｌ値）であり、実際には、第１の電源（ＰＷＲ＿１）は、ある電源変動率に対応する電圧範囲を有している。

第１の電源（ＰＷＲ＿１）は、例えば、第３列端子群内に含まれる３つの端子、つまり端子Ｐ１２８、端子Ｐ１３０、および端子Ｐ１３１に供給される。端子Ｐ１２８、端子Ｐ１３０、および端子Ｐ１３１は、第１の電源（ＰＷＲ＿１）用の電源端子として機能する。

第２の電源（つまりパワーレールＰＷＲ＿２）は、例えば、１．２の電圧を有する。１．２Ｖは第２の電源（ＰＷＲ＿２）の電圧の公称値（ｎｏｍｉｎａｌ値）であり、実際には、第２の電源（ＰＷＲ＿２）は、ある電源変動率に対応する電圧範囲を有している。

第２の電源（ＰＷＲ＿２）は、例えば、第３列端子群内に含まれる３つの端子、つまり端子Ｐ１２４、端子Ｐ１２５、および端子Ｐ１２７に供給される。端子Ｐ１２４、端子Ｐ１２５、および端子Ｐ１２７は、第２の電源（ＰＷＲ＿２）用の電源端子として機能する。

図７は、２電源で動作するリムーバブルメモリデバイス１０の電源構成例を示すブロック図である。

リムーバブルメモリデバイス１０に含まれているＮＡＮＤ型フラッシュメモリ１３は、ＮＡＮＤインタフェース回路１３１と、ＮＡＮＤセルアレイと称されるメモリセルアレイ１３２とを含む。

ＮＡＮＤインタフェース回路１３１は、コントローラ１４からコマンドシーケンス（リードコマンドシーケンス、ライトコマンドシーケンス、消去コマンドシーケンス、等）およびデータを受信する動作と、受信したライトコマンドシーケンスに基づいてＮＡＮＤセルアレイに対するデータを書き込む動作と、受信したリードコマンドシーケンスに基づいてＮＡＮＤセルアレイからデータを読み出す動作と、受信した消去コマンドシーケンスに基づいてブロック単位でデータを消去する動作と、ステータスおよび読み出しデータをコントローラ１４に送信する動作とを実行する。

メモリセルアレイ１３２は、複数のブロックを含む。複数のブロックの各々は複数のページを含む。複数のブロックの各々は、データ消去動作の単位である。複数のページの各々は、データ書き込み動作およびデータ読み出し動作の単位である。

２．５Ｖを有する第１の電源（ＰＷＲ＿１）は、主に、メモリセルアレイ１３２を動作させるための電源として使用される。１．２Ｖを有する第２の電源（ＰＷＲ＿２）は、主に、ＮＡＮＤインタフェース回路１３１を動作させるための電源として使用される。

コントローラ１４は、アナログ回路を含む物理層（ＰＨＹ－Ａ）１４１と、コアロジック１４２と、ＮＡＮＤインタフェース回路１４３とを含む。

物理層（ＰＨＹ－Ａ）１４１は、ＰＣＩｅシリアルバスを介してホストとの通信を行う。より詳しくは、物理層（ＰＨＹ－Ａ）１４１は、複数のレーン（例えば、２レーン）分のＰＣＩｅ信号（レーン当たり２対の差動信号）を使用してホストとの通信を行い、また幾つかのＰＣＩｅサイドバンド信号をホストとの間で送受信する。

コアロジック１４２は、コントローラ１４の内部動作を実行するための様々なロジックを含む。このコアロジック１４２は、例えば、ホストからのコマンドを解釈および実行する処理と、ＥＣＣ（エラー訂正コード）エンコード／デコード処理、等を実行する。

ＮＡＮＤインタフェース回路１４３は、ＮＡＮＤ型フラッシュメモリ１３との通信を実行するインタフェース回路である。ＮＡＮＤインタフェース回路１４３は、コマンドシーケンス（リードコマンドシーケンス、ライトコマンドシーケンス、消去コマンドシーケンス、等）およびデータをＮＡＮＤ型フラッシュメモリ１３に送信する動作と、ステータスおよび読み出しデータをＮＡＮＤ型フラッシュメモリ１３から受信する動作とを実行する。

図７の電源構成（Ｃａｓｅ－１）においては、２．５Ｖを有する第１の電源（ＰＷＲ＿１）は、さらに、物理層（ＰＨＹ－Ａ）１４１を動作させるための内部電源と、コアロジック１４２を動作させるための内部電源とを生成するために使用される。

ここでは、ＤＣ／ＤＣコンバータもしくは、ＬＤＯ（Ｌｏｗ ｄｒｏｐ ｏｕｔｐｕｔ）レギュレータなどの降圧コンバータを使用する。以下の説明では、代表してＤＣ／ＤＣコンバータという名称を使用する。

より詳しくは、２．５Ｖの第１の電源（ＰＷＲ＿１）は、ＤＣ／ＤＣコンバータ１５１とＤＣ／ＤＣコンバータ１５２との双方に供給される。ＤＣ／ＤＣコンバータ１５１は、２．５Ｖの第１の電源（ＰＷＲ＿１）を２．５Ｖよりも低い所定の電圧（例えば１．８Ｖ）に変換し、この変換された所定の電圧を、物理層（ＰＨＹ－Ａ）１４１を動作させるための内部電源として、物理層（ＰＨＹ－Ａ）１４１に供給する。ＤＣ／ＤＣコンバータ１５２は、２．５Ｖの第１の電源（ＰＷＲ＿１）を２．５Ｖよりも低い別の所定の電圧（例えば０．８Ｖ）に変換し、この変換された別の所定の電圧を、コアロジック１４２を動作させるための内部電源として、コアロジック１４２に供給する。

リムーバブルメモリデバイス１０において第１の電源（ＰＷＲ＿１）から消費される消費電流値は、メモリセルアレイ１３２の消費電流値と、コアロジック１４２の消費電流値と、物理層（ＰＨＹ－Ａ）１４１の消費電流値との総和となる。したがって、リムーバブルメモリデバイス１０において第１の電源（ＰＷＲ＿１）から消費される消費電流値は、これらメモリセルアレイ１３２、コアロジック１４２、および物理層（ＰＨＹ－Ａ）１４１の各々の構成、およびリムーバブルメモリデバイス１０の性能に依存する。

リムーバブルメモリデバイス１０において第２の電源（ＰＷＲ＿２）から消費される消費電流値は、ＮＡＮＤ型フラッシュメモリ１３内のＮＡＮＤインタフェース回路１３１の消費電流値と、コントローラ１４内のＮＡＮＤインタフェース回路１４３の消費電流値との総和となる。したがって、リムーバブルメモリデバイス１０において第２の電源（ＰＷＲ＿２）から消費される消費電流値は、これらＮＡＮＤインタフェース回路１３１、１４３の各々の構成、およびリムーバブルメモリデバイス１０の性能に依存する。

図８は、２電源で動作するリムーバブルメモリデバイス１０の他の電源構成例を示すブロック図である。

図８の電源構成（Ｃａｓｅ－２）においては、コアロジック１４２を動作させるための内部電源は、２．５Ｖの第１の電源（ＰＷＲ＿１）ではなく、１．２Ｖを有する第２の電源（ＰＷＲ＿２）から生成される。他の点は図７の電源構成（Ｃａｓｅ－１）と同様である。

１．２Ｖを有する第２の電源（ＰＷＲ＿２）は、ＤＣ／ＤＣコンバータ２０１に供給される。ＤＣ／ＤＣコンバータ２０１は、１．２Ｖの第２の電源（ＰＷＲ＿２）を１．２Ｖよりも低い所定の電圧（例えば０．８Ｖ）に変換し、この変換された所定の電圧を、コアロジック１４２を動作させるための内部電源として、コアロジック１４２に供給する。

リムーバブルメモリデバイス１０において第１の電源（ＰＷＲ＿１）から消費される消費電流値は、メモリセルアレイ１３２の消費電流値と、物理層（ＰＨＹ－Ａ）１４１の消費電流値との総和となる。したがって、リムーバブルメモリデバイス１０において第１の電源（ＰＷＲ＿１）から消費される消費電流値は、これらメモリセルアレイ１３２、および物理層（ＰＨＹ－Ａ）１４１の各々の構成、およびリムーバブルメモリデバイス１０の性能に依存する。

リムーバブルメモリデバイス１０において第２の電源（ＰＷＲ＿２）から消費される消費電流値は、ＮＡＮＤ型フラッシュメモリ１３内のＮＡＮＤインタフェース回路１３１の消費電流値と、コントローラ１４内のＮＡＮＤインタフェース回路１４３の消費電流値と、コアロジック１４２の消費電流値の総和となる。したがって、リムーバブルメモリデバイス１０において第２の電源（ＰＷＲ＿２）から消費される消費電流値は、これらＮＡＮＤインタフェース回路１３１、１４３、およびコアロジック１４２の各々の構成、およびリムーバブルメモリデバイス１０の性能に依存する。

次に、３電源構成のリムーバブルメモリデバイス１０、つまり３電源で動作するリムーバブルメモリデバイス１０について説明する。

図９は、３電源で動作するリムーバブルメモリデバイス１０の複数の電源端子の配置例を示す図である。図９では、第１の電源が供給される電源端子の数が３で、第２の電源が供給される電源端子の数が３で、第３の電源が供給される電源端子の数が１である場合が例示されている。しかし、第１の電源が供給される電源端子の数、第２の電源が供給される電源端子の数、および第３の電源が供給される電源端子の数はこの例に限定されず、第１の電源が供給される電源端子の数は１以上であればよく、第２の電源が供給される電源端子の数も１以上であればよく、第３の電源が供給される電源端子の数も１以上であればよい。

２．５Ｖを有する第１の電源（ＰＷＲ＿１）は、２電源構成の場合と同様に、第３列端子群内に含まれる３つの端子、つまり端子Ｐ１２８、端子Ｐ１３０、および端子Ｐ１３１に供給される。１．２Ｖを有する第２の電源（つまりパワーレールＰＷＲ＿２）も、２電源構成の場合と同様に、第３列端子群内に含まれる３つの端子、つまり端子Ｐ１２４、端子Ｐ１２５、および端子Ｐ１２７に供給される。

第３の電源（つまりパワーレールＰＷＲ＿３）は、例えば、１．８Ｖの電圧を有する。１．８Ｖは第３の電源（ＰＷＲ＿３）の電圧の公称値（ｎｏｍｉｎａｌ値）であり、実際には、第３の電源（ＰＷＲ＿３）は、ある電源変動率に対応する電圧範囲を有している。

１．８Ｖを有する第３の電源（ＰＷＲ＿３）は、例えば、第２列端子群内に含まれる１つの端子、つまり端子Ｐ１１７に供給される。

図１０は、３電源で動作するリムーバブルメモリデバイス１０の電源構成例を示すブロック図である。

図１０の電源構成（Ｃａｓｅ－３）においては、図７の電源構成（Ｃａｓｅ－１）と比較して、１．８Ｖの第３の電源（ＰＷＲ＿３）が物理層（ＰＨＹ－Ａ）１４１を動作させるための内部電源として使用される点のみが異なっている。

リムーバブルメモリデバイス１０において第１の電源（ＰＷＲ＿１）から消費される消費電流値は、メモリセルアレイ１３２の消費電流値と、コアロジック１４２の消費電流値との総和となる。したがって、リムーバブルメモリデバイス１０において第１の電源（ＰＷＲ＿１）から消費される消費電流値は、これらメモリセルアレイ１３２および物理層（ＰＨＹ－Ａ）１４１の各々の構成、およびリムーバブルメモリデバイス１０の性能に依存する。

リムーバブルメモリデバイス１０において第２の電源（ＰＷＲ＿２）から消費される消費電流値は、ＮＡＮＤ型フラッシュメモリ１３内のＮＡＮＤインタフェース回路１３１の消費電流値と、コントローラ１４内のＮＡＮＤインタフェース回路１４３の消費電流値との総和となる。したがって、リムーバブルメモリデバイス１０において第２の電源（ＰＷＲ＿２）から消費される消費電流値は、これらＮＡＮＤインタフェース回路１３１、１４３の各々の構成、およびリムーバブルメモリデバイス１０の性能に依存する。

リムーバブルメモリデバイス１０において第３の電源（ＰＷＲ＿３）から消費される消費電流値は、物理層（ＰＨＹ－Ａ）１４１の消費電流値である。リムーバブルメモリデバイス１０において第３の電源（ＰＷＲ＿３）から消費される消費電流値は、物理層（ＰＨＹ－Ａ）１４１の構成、およびリムーバブルメモリデバイス１０の性能に依存する。

図１１は、３電源で動作するリムーバブルメモリデバイス１０の他の電源構成例を示すブロック図である。

図１１の電源構成（Ｃａｓｅ－４）においては、図８の電源構成（Ｃａｓｅ－２）と比較して、１．８Ｖの第３の電源（ＰＷＲ＿３）が物理層（ＰＨＹ－Ａ）１４１を動作させるための内部電源として使用される点のみが異なっている。

リムーバブルメモリデバイス１０において第１の電源（ＰＷＲ＿１）から消費される消費電流値は、メモリセルアレイ１３２の消費電流値である。したがって、リムーバブルメモリデバイス１０において第１の電源（ＰＷＲ＿１）から消費される消費電流値は、メモリセルアレイ１３２の構成、およびリムーバブルメモリデバイス１０の性能に依存する。

リムーバブルメモリデバイス１０において第２の電源（ＰＷＲ＿２）から消費される消費電流値は、ＮＡＮＤ型フラッシュメモリ１３内のＮＡＮＤインタフェース回路１３１の消費電流値と、コントローラ１４内のＮＡＮＤインタフェース回路１４３の消費電流値と、コアロジック１４２の消費電流値の総和となる。したがって、リムーバブルメモリデバイス１０において第２の電源（ＰＷＲ＿２）から消費される消費電流値は、これらＮＡＮＤインタフェース回路１３１、１４３、およびコアロジック１４２の各々の構成、およびリムーバブルメモリデバイス１０の性能に依存する。

リムーバブルメモリデバイス１０において第３の電源（ＰＷＲ＿３）から消費される消費電流値は、物理層（ＰＨＹ－Ａ）１４１の消費電流値である。リムーバブルメモリデバイス１０において第３の電源（ＰＷＲ＿３）から消費される消費電流値は、物理層（ＰＨＹ－Ａ）１４１の構成、およびリムーバブルメモリデバイス１０の性能に依存する。

図１２は、リムーバブルメモリデバイス１０に適用可能な４種類の電源構成例を示す図である。

Ｃａｓｅ１においては、３．３Ｖまたは２．５Ｖを有する第１の電源（ＰＷＲ＿１）は、メモリセルアレイ（ＮＡＮＤ Ｃｅｌｌ）１３２と、物理層（ＰＨＹ－Ａ）１４１と、コアロジック１４２とを動作させるための電源として使用される。１．２Ｖを有する第２の電源（ＰＷＲ＿２）は、ＮＡＮＤインタフェース回路１３１、１４３を動作させるための電源として使用される。

Ｃａｓｅ２においては、３．３Ｖまたは２．５Ｖを有する第１の電源（ＰＷＲ＿１）は、メモリセルアレイ（ＮＡＮＤ Ｃｅｌｌ）１３２と物理層（ＰＨＹ－Ａ）１４１とを動作させるための電源として使用される。１．２Ｖを有する第２の電源（ＰＷＲ＿２）は、コアロジック１４２とＮＡＮＤインタフェース回路１３１、１４３とを動作させるための電源として使用される。

Ｃａｓｅ３においては、３．３Ｖまたは２．５Ｖを有する第１の電源（ＰＷＲ＿１）は、メモリセルアレイ（ＮＡＮＤ Ｃｅｌｌ）１３２と、コアロジック１４２とを動作させるための電源として使用される。１．２Ｖを有する第２の電源（ＰＷＲ＿２）は、ＮＡＮＤインタフェース回路１３１、１４３を動作させるための電源として使用される。１．８Ｖを有する第３の電源（ＰＷＲ＿３）は、物理層（ＰＨＹ－Ａ）１４１を動作させるための電源として使用される。

Ｃａｓｅ４においては、３．３Ｖまたは２．５Ｖを有する第１の電源（ＰＷＲ＿１）は、メモリセルアレイ（ＮＡＮＤ Ｃｅｌｌ）１３２を動作させるための電源として使用される。１．２Ｖを有する第２の電源（ＰＷＲ＿２）は、コアロジック１４２とＮＡＮＤインタフェース回路１３１、１４３とを動作させるための電源として使用される。１．８Ｖを有する第３の電源（ＰＷＲ＿３）は、物理層（ＰＨＹ－Ａ）１４１を動作させるための電源として使用される。

次に、本実施形態の多電源構成のリムーバブルメモリデバイス１０に適用される消費電流クラスについて説明する。

多電源構成のリムーバブルメモリデバイス１０の機械的仕様および電気的仕様を規格標準化した場合には、複数ベンダ（複数のデバイスメーカ）によって、この多電源構成のリムーバブルメモリデバイス１０と同じ機械的および電気的仕様を満たす複数種のデバイス製品が製造される。このため、これら複数種のデバイス製品とホストの間の相互接続性・交換性を担保するために消費電流規定が必要になる。

この場合、デバイス製品の実装によって各電源の消費電流が異なる場合がある。このため、一つの消費電流規定のみを定義した場合には、各電源の消費電流の最大値だけを規定することになり、デバイス製品およびホストの各々の開発、設計および製造において最適な指標にならない。また、デバイス製品の総消費電力のみを規定した場合も、デバイス製品が個々の電源から消費する消費電流が不明であるため、ホスト側に過剰な能力の電源回路を設けることが必要とされ、これによって無駄なコストアップが引き起こされる。

したがって、本実施形態では、互いに消費電流値が異なる複数種類の消費電流クラスが定義される。これら複数種類の消費電流クラスの各々は、電源毎に消費電流を規定している。

例えば、２電源で動作するリムーバブルメモリデバイス１０については、複数種類の消費電流クラスの各々は、第１の電源（ＰＷＲ＿１）に関する消費電流と、第２の電源（ＰＷＲ＿２）に関する消費電流との双方を規定する。２電源で動作するリムーバブルメモリデバイス１０は、複数種類の消費電流クラスのうちの一つの消費電流クラスをサポートするように構成される。

例えば、リムーバブルメモリデバイス１０によってサポートされている一つの消費電流クラスが複数種類の消費電流クラスのうちで最も消費電流値が大きい第１の消費電流クラスである場合を想定する。

この場合、リムーバブルメモリデバイス１０によって第１の電源（ＰＷＲ＿１）から消費される第１の消費電流値は、ソケット１００の端子とリムーバブルメモリデバイス１０の端子との間の接触抵抗値を介してホストからリムーバブルメモリデバイス１０の第１の電源端子（Ｐ１２８、Ｐ１３０、Ｐ１３１）に供給することが許容される最大電流値である第１の許容電流値以下である。換言すれば、第１の許容電流値は、各第１の電源端子の電圧値が、接触抵抗値による電圧降下によって、リムーバブルメモリデバイス１０の動作に必要な第１の電源（ＰＷＲ＿１）の下限電圧値を下回らないように規定された最大電流である。また、リムーバブルメモリデバイス１０によって第２の電源（ＰＷＲ＿２）から消費される第２の消費電流値は、ソケット１００の端子とリムーバブルメモリデバイス１０の端子との間の接触抵抗値を介してホストからリムーバブルメモリデバイス１０の第２の電源端子（Ｐ１２４、Ｐ１２５、Ｐ１２７）に供給することが許容される最大電流値である第２の許容電流値以下である。換言すれば、第２の許容電流値は、各第２の電源端子の電圧値が、接触抵抗値による電圧降下によって、リムーバブルメモリデバイス１０の動作に必要な第２の電源（ＰＷＲ＿２）の下限電圧値を下回らないように規定された最大電流である。

リムーバブルメモリデバイス１０によってサポートされている一つの消費電流クラスが、第１の消費電流クラスよりも消費電流が少ない別の消費電流クラスである場合を想定する。

この場合には、リムーバブルメモリデバイス１０によって第１の電源（ＰＷＲ＿１）から消費される第１の消費電流値は、この別の消費電流クラスで規定された第１の電源（ＰＷＲ＿１）に関する第３の許容電流値以下であり、リムーバブルメモリデバイス１０によって第２の電源（ＰＷＲ＿２）から消費される第２の消費電流値は、この別の消費電流クラスで規定された第２の電源（ＰＷＲ＿２）に関する第４の許容電流値以下である。

これにより、リムーバブルメモリデバイス１０がサポートしている消費電流クラスが複数種の消費電流クラスのうちのどの消費電流クラスであるかに応じて、リムーバブルメモリデバイス１０の動作に必要な消費電流値（最大消費電流値）を電源毎に特定することが可能となる。

よって、ホストメーカは、ホストにおいて使用すべきリムーバブルメモリデバイス１０の消費電流クラスが第１の消費電流クラスである場合には、第１の消費電流クラスに対応する第１および第２の許容消費電流値を供給可能な電源回路をホストに搭載するという電源構成を採用することができる。これにより、第１の消費電流クラスをサポートするどのデバイス製品も、第１の消費電流クラスに対応するホストにおいて正常に使用することができる。

また、ホストメーカは、ホストにおいて使用すべきリムーバブルメモリデバイス１０の消費電流クラスが第１の消費電流クラスよりも消費電流が少ない別の消費電流クラスである場合には、この別の消費電流クラスに対応する許容消費電流値に基づいてホスト側の電源回路の能力を電源毎に最適化することが可能になり、ホスト側の電源回路のコストを低減できる。

図１３は、複数種類の消費電流クラスを示す図である。

本実施形態では、３種類又は４種類の消費電流クラスが定義されている。消費電流クラスは「カレントクラス」としても参照される。

２電源構成のリムーバブルメモリデバイス１０においては、カレントクラス毎に、第１の電源（ＰＷＲ＿１）に関する最大消費電流値と、第２の電源（ＰＷＲ＿２）に関する最大消費電流値とが規定されている。最大消費電流値は、接触抵抗値を介してホストからリムーバブルメモリデバイス１０に供給することが許容される最大電流である許容電流値を用いて規定される。換言すれば、各カレントクラスにおいては、電源毎に許容電流値が規定されている。

３電源構成のリムーバブルメモリデバイス１０においては、カレントクラス毎に、第１の電源（ＰＷＲ＿１）に関する許容電流値と、第２の電源（ＰＷＲ＿２）に関する許容電流値と、第３の電源（ＰＷＲ＿３）に関する許容電流値とが規定されている。

第１のカレントクラスＣＣ１については、第１の電源（ＰＷＲ＿１）に関する許容電流値はＩＰ１Ｃ１として表され、第２の電源（ＰＷＲ＿２）に関する許容電流値はＩＰ２Ｃ１として表され、第３の電源（ＰＷＲ＿３）に関する許容電流値はＩＰ３Ｃ１として表されている。

第２のカレントクラスＣＣ２については、第１の電源（ＰＷＲ＿１）に関する許容電流値はＩＰ１Ｃ２として表され、第２の電源（ＰＷＲ＿２）に関する許容電流値はＩＰ２Ｃ２として表され、第３の電源（ＰＷＲ＿３）に関する許容電流値はＩＰ３Ｃ２として表されている。

第３のカレントクラスＣＣ３については、第１の電源（ＰＷＲ＿１）に関する許容電流値はＩＰ１Ｃ３として表され、第２の電源（ＰＷＲ＿２）に関する許容電流値はＩＰ２Ｃ３として表され、第３の電源（ＰＷＲ＿３）に関する許容電流値はＩＰ３Ｃ３として表されている。

第４のカレントクラスＣＣ４については、第１の電源（ＰＷＲ＿１）に関する許容電流値はＩＰ１Ｃ４として表され、第２の電源（ＰＷＲ＿２）に関する許容電流値はＩＰ２Ｃ４として表され、第３の電源（ＰＷＲ＿３）に関する許容電流値はＩＰ３Ｃ４として表されている。

カレントクラスＣＣ１～ＣＣ４のうちで最も消費電流値（許容電流値）が大きいカレントクラスは、第１のカレントクラスＣＣ１である。２番目に消費電流値（許容電流値）が大きいカレントクラスは、第２のカレントクラスＣＣ２である。３番目に消費電流値（許容電流値）が大きいカレントクラスは、第３のカレントクラスＣＣ３である。最も消費電流値（許容電流値）が小さいカレントクラスは、第４のカレントクラスＣＣ４である。

各電源の許容電流値（ＰＷＲ許容電流値）は、各電源の電源変動率（下限変動率）と、リムーバブルメモリデバイス１０の端子とソケット１００のリード端子との間の接触抵抗値とを考慮して算出される。このため、カレントクラスは、クラス（１～４）だけでなく、電源の電源変動率を示すパラメータと、接触抵抗値を示すパラメータとも含む以下のカレントクラスシンボルで表すことができる。

カレントクラスシンボル：ＣＣ＃＄％
ここで、＃は、クラスを示す。＃は１～４のいずれか一つを示す。＄は、接触抵抗値を示す。接触抵抗値は、一般には、ソケット製品毎に規定されている。

＄は、例えば、３（＝３０ｍΩ）、４（＝４０ｍΩ）、５（＝５０ｍΩ）、６（＝６０ｍΩ）、７（＝７０ｍΩ）、８（＝８０ｍΩ）のうちの一つを示す。

％は、電源の電源変動率（下限変動率）を示す。電源変動率（下限変動率）は、ホスト内に設けられる電源回路（パワーマネージメントＩＣ：ＰＭＩＣ）の性能によって決定される。％は、例えば、１（－１％変動）、２（－２％変動）のうちの一つを示す。

第１のカレントクラスＣＣ１については、第１の電源（ＰＷＲ＿１）に関する許容電流値ＩＰ１Ｃ１は、以下の式で表される。
ＩＰ１Ｃ１＝ＰＷＲ＿１許容電流値×Ｎ
ＰＷＲ＿１許容電流値は、一つの端子当たりの第１の電源（ＰＷＲ＿１）の許容電流値を示す。ＰＷＲ＿１許容電流値は、第１の電源端子の電圧値が、デバイスソケットの接触抵抗値による電圧降下によって、リムーバブルメモリデバイス１０の動作に必要な第１の電源（ＰＷＲ＿１）の下限電圧値を下回らないように規定された最大電流である。Ｎは、第１の電源（ＰＷＲ＿１）が供給される第１の電源端子の数を示す。－１％変動の場合と－２％変動の場合の各々について、６種類の接触抵抗値にそれぞれ対応する６通りのＰＷＲ＿１許容電流値が求められる。

第１のカレントクラスＣＣ１については、第２の電源（ＰＷＲ＿２）に関する許容電流値ＩＰ２Ｃ１は、以下の式で表される。
ＩＰ２Ｃ１＝ＰＷＲ＿２許容電流値×Ｍ
ＰＷＲ＿２許容電流値は、一つの端子当たりの第２の電源（ＰＷＲ＿２）の許容電流値を示す。ＰＷＲ＿２許容電流値は、第２の電源端子の電圧値が、デバイスソケットの接触抵抗値による電圧降下によって、リムーバブルメモリデバイス１０の動作に必要な第２の電源（ＰＷＲ＿２）の下限電圧値を下回らないように規定された最大電流である。Ｍは、第２の電源（ＰＷＲ＿２）が供給される第２の電源端子の数を示す。－１％変動の場合と－２％変動の場合の各々について、６種類の接触抵抗値にそれぞれ対応する６通りのＰＷＲ＿２許容電流値が求められる。

第１のカレントクラスＣＣ１については、第３の電源（ＰＷＲ＿３）に関する許容電流値ＩＰ３Ｃ１は、以下の式で表される。
ＩＰ３Ｃ１＝ＰＷＲ＿３許容電流値×Ｌ
ＰＷＲ＿３許容電流値は、一つの端子当たりの第３の電源（ＰＷＲ＿３）の許容電流値を示す。ＰＷＲ＿３許容電流値は、第３の電源端子の電圧値が、デバイスソケットの接触抵抗値による電圧降下によって、リムーバブルメモリデバイス１０の動作に必要な第３の電源（ＰＷＲ＿３）の下限電圧値を下回らないように規定された最大電流である。Ｌは、第３の電源（ＰＷＲ＿３）が供給される第３の電源端子の数を示す。－１％変動の場合と－２％変動の場合の各々について、６種類の接触抵抗値にそれぞれ対応する６通りのＰＷＲ＿３許容電流値が求められる。

このように、本実施形態では、カレントクラスＣＣ１については、－１％変動の場合と－２％変動の場合の各々について、６種類の接触抵抗値に対応する６種類の許容電流値ＩＰ１（６種類のＩＰ１Ｃ１）と、６種類の接触抵抗値に対応する６種類の許容電流値ＩＰ２（６種類のＩＰ２Ｃ１）とが規定される。同様に、カレントクラスＣＣ２～ＣＣ４の各々についても、－１％変動の場合と－２％変動の場合の各々について、６種類の接触抵抗値に対応する６種類の許容電流値ＩＰ１と、６種類の接触抵抗値に対応する６種類の許容電流値ＩＰ２とが規定される。

カレントクラスＣＣ１については、６種類の接触抵抗値に対応する６種類の許容電流値ＩＰ１は、第１の電源（ＰＷＲ＿１）の公称電圧値（２．５Ｖ）と、第１の電源（ＰＷＲ＿１）の電源変動率と、リムーバブルメモリデバイス１０の動作に必要な第１の電源（ＰＷＲ＿１）の下限電圧値（例えば２．４Ｖ）と、６種類の接触抵抗値とに基づいて算出される。６種類の許容電流値ＩＰ１は、－１％変動の場合と－２％変動の場合の各々について算出される。－１％変動の場合と－２％変動の場合の各々についての６種類の許容電流値ＩＰ１の算出例の詳細については、図１６を参照して後述する。

同様に、カレントクラスＣＣ１については、６種類の接触抵抗値に対応する６種類の許容電流値ＩＰ２は、第２の電源（ＰＷＲ＿２）の公称電圧値（１．２Ｖ）と、第２の電源（ＰＷＲ＿２）の電源変動率と、リムーバブルメモリデバイス１０の動作に必要な第２の電源（ＰＷＲ＿２）の下限電圧値（例えば１．１４Ｖ）と、６種類の接触抵抗値とに基づいて算出される。６種類の許容電流値ＩＰ２は、－１％変動の場合と－２％変動の場合の各々について算出される。

カレントクラスＣＣ２については、６種類の接触抵抗値のうちの任意の一つの接触抵抗値に対応する許容電流値ＩＰ１は、次の（１）、（２）のうちの最小値に規定される。
（１）ＣＣ１で規定された当該接触抵抗値に対応するＩＰ１
（２）ＣＣ１で規定された６種類のＩＰ１のうちの最大ＩＰ１に、ＣＣ２に割り当てられた比率（％）を乗じた値
ここで、ＣＣ１で規定された当該接触抵抗値に対応するＩＰ１は、当該接触抵抗値に対応するＰＷＲ＿１許容電流値に第１の電源端子の数（Ｎ）を乗じた値である。また、最大ＩＰ１は、ＣＣ１で規定された６種類のＰＷＲ＿１許容電流値のうちの最大値（ＩＰ１Ｃ１ｍａｘ）に、第１の電源端子の数（Ｎ）を乗じた値である。

この比率は、許容消費電流削減率またはＣＣ電流比率としても参照される。

カレントクラスＣＣ２については、６種類の接触抵抗値のうちの任意の一つの接触抵抗値に対応する許容電流値ＩＰ２は、次の（３）、（４）のうちの最小値に規定される。
（３）ＣＣ１で規定された当該接触抵抗値に対応するＩＰ１
（４）ＣＣ１で規定された６種類のＩＰ２のうちの最大ＩＰ２に、ＣＣ２に割り当てられた上述の比率（％）を乗じた値
カレントクラスＣＣ３については、６種類の接触抵抗値のうちの任意の一つの接触抵抗値に対応する許容電流値ＩＰ１は、次の（１）、（２）のうちの最小値に規定される。
（１）ＣＣ１で規定された当該接触抵抗値に対応するＩＰ１
（２）ＣＣ１で規定された６種類のＩＰ１のうちの最大ＩＰ１に、ＣＣ３に割り当てられた比率（％）を乗じた値
ＣＣ３に割り当てられた比率（％）は、ＣＣ２に割り当てられた比率（％）よりも小さい値に設定されている。

カレントクラスＣＣ３については、６種類の接触抵抗値のうちの任意の一つの接触抵抗値に対応する許容電流値ＩＰ２は、次の（３）、（４）のうちの最小値に規定される。
（３）ＣＣ１で規定された当該接触抵抗値に対応するＩＰ２
（４）ＣＣ１で規定された６種類のＩＰ２のうちの最大ＩＰ２に、ＣＣ３に割り当てられた上述の比率（％）を乗じた値
カレントクラスＣＣ４については、６種類の接触抵抗値のうちの任意の一つの接触抵抗値に対応する許容電流値ＩＰ１は、次の（１）、（２）のうちの最小値に規定される。
（１）ＣＣ１で規定された当該接触抵抗値に対応するＩＰ１
（２）ＣＣ１で規定された６種類のＩＰ１のうちの最大ＩＰ１に、ＣＣ４に割り当てられた比率（％）を乗じた値
ＣＣ４に割り当てられた比率（％）は、ＣＣ３に割り当てられた比率（％）よりも小さい値に設定されている。

カレントクラスＣＣ４については、６種類の接触抵抗値のうちの任意の一つの接触抵抗値に対応する許容電流値ＩＰ２は、次の（３）、（４）のうちの最小値に規定される。
（３）ＣＣ１で規定された当該接触抵抗値に対応するＩＰ２
（４）ＣＣ１で規定された６種類のＩＰ２のうちの最大ＩＰ２に、ＣＣ４に割り当てられた上述の比率（％）を乗じた値
図１４は、カレントクラスＣＣ２～ＣＣ４に対応する消費電流（許容電流）算出式と許容電流削減率とを示す図である。

第１の電源（ＰＷＲ＿１）の許容電流値ＩＰ１は以下の式で求められる。
ＩＰ１＝ＭＩＮ［ＩＰ１Ｃ１，ＩＰ１Ｃ１ｍａｘ×Ｎ×ｒａｔｉｏ］
つまり、ＩＰ１は、ＩＰ１Ｃ１がＩＰ１Ｃ１ｍａｘ×Ｎ×ｒａｔｉｏ以下である場合には、ＩＰ１＝ＩＰ１Ｃ１であり、ＩＰ１Ｃ１がＩＰ１Ｃ１ｍａｘ×Ｎ×ｒａｔｉｏよりも大きい場合には、ＩＰ１＝ＩＰ１Ｃ１ｍａｘ×Ｎ×ｒａｔｉｏである。

ここで、ＩＰ１Ｃ１ｍａｘは、ＣＣ１で規定された６種類のＰＷＲ＿１許容電流値のうちの最大値を示す。接触抵抗値＝３０ｍΩの場合のＰＷＲ＿１許容電流値がＩＰ１Ｃ１ｍａｘとして使用される。Ｎは第１の電源端子の数を示す。したがって、ＩＰ１Ｃ１ｍａｘ×Ｎは、ＣＣ１で規定された６種類のＩＰ１（ＩＰ１Ｃ１）のうちの最大ＩＰ１を示す。

第２の電源（ＰＷＲ＿２）の許容電流値ＩＰ２は以下の式で求められる。
ＩＰ２＝ＭＩＮ［ＩＰ２Ｃ１，ＩＰ２Ｃ１ｍａｘ×Ｍ×ｒａｔｉｏ］
ここで、ＩＰ２Ｃ１ｍａｘは、ＣＣ１で規定された６種類のＰＷＲ＿２許容電流値のうちの最大値を示す。接触抵抗値＝３０ｍΩの場合のＰＷＲ＿２許容電流値がＩＰ２Ｃ１ｍａｘとして使用される。Ｍは第２の電源端子の数を示す。したがって、ＩＰ２Ｃ１ｍａｘ×Ｍは、ＣＣ１で規定された６種類のＩＰ２（ＩＰ２Ｃ１）のうちの最大ＩＰ２を示す。

第３の電源（ＰＷＲ＿３）の許容電流値ＩＰ３は以下の式で求められる。
ＩＰ３＝ＭＩＮ［ＩＰ３Ｃ１，ＩＰ３Ｃ１ｍａｘ×Ｌ×ｒａｔｉｏ］
ここで、ＩＰ３Ｃ１ｍａｘは、ＣＣ１で規定された６種類のＰＷＲ＿３許容電流値のうちの最大値を示す。接触抵抗値＝３０ｍΩの場合のＰＷＲ＿３許容電流値がＩＰ３Ｃ１ｍａｘとして使用される。Ｌは第３の電源端子の数を示す。したがって、ＩＰ３Ｃ１ｍａｘ×Ｌは、ＣＣ１で規定された６種類のＩＰ３（ＩＰ３Ｃ１）のうちの最大ＩＰ３を示す。

なお、図１４の「ｒａｔｉｏ」は、予め規定される比率（許容電流削減率）を示す。本実施形態では、ＣＣ２に割り当てられる「ｒａｔｉｏ」は、例えば、７２％である。ＣＣ３に割り当てられる「ｒａｔｉｏ」は、例えば、５６％である。ＣＣ４に割り当てられる「ｒａｔｉｏ」は、例えば、４７％である。

カレントクラスＣＣ２～ＣＣ４の各々においては、ＩＰ１＝ＩＰ２とするケース１と、ＩＰ１≠ＩＰ２とするケース２とを使用することができる。

ケース１では、６種類の接触抵抗値に対応する６種類のＩＰ１に、６種類の接触抵抗値に対応する６種類のＩＰ２がそれぞれ代入される。よって、ある接触抵抗値に対応するＩＰ２がこの接触抵抗値に対応するＩＰ１よりも小さい場合、この接触抵抗値に対応するＩＰ２の値が、この接触抵抗値に対応するＩＰ１の値として使用される。

ケース２では、６種類の接触抵抗値に対応する６種類のＩＰ１と６種類の接触抵抗値に対応する６種類のＩＰ２とが個別に算出され、各接触抵抗値に対応するＩＰ１に、対応する接触抵抗値に対応するＩＰ２を代入する処理は行われない。

次に、ＰＷＲ許容電流値の算出例について説明する。図１５は、各カレントクラスで電源毎に規定されている、消費電流算出式の例と許容電流削減率の例とを示す図である。

ここでは、一つの端子当たりのＰＷＲ最大電流値が１．２Ａである場合が想定されている。一つの端子当たりのＰＷＲ最大電流値は、接触抵抗値と各電源の電源変動率とを考慮しない場合にリムーバブルメモリデバイス１０の一つの電源端子に供給可能な最大電流値を示す。換言すれば、一つの端子当たりのＰＷＲ最大電流値は、ホストからソケット１００の一つのリード端子に流すことが可能な最大電流値である。

また、ここでは、第１の電源（ＰＷＲ＿１）が供給される第１の電源端子の数が３で、第２の電源（ＰＷＲ＿２）が供給される第２の電源端子の数が３で、第３の電源（ＰＷＲ＿３）が供給される第３の電源端子の数が１である場合を想定する。

カレントクラスＣＣ１の第１の電源（ＰＷＲ＿１）の許容電流値ＩＰ１Ｃ１は、
ＩＰ１Ｃ１＝ＰＷＲ＿１許容電流値×３
で求められる。

ＰＷＲ＿１許容電流値は、上述したように、第１の電源端子の電圧値が、接触抵抗値による電圧降下によって、リムーバブルメモリデバイス１０の動作に必要な第１の電源（ＰＷＲ＿１）の下限電圧値を下回らないように規定された最大電流である。

カレントクラスＣＣ１の第２の電源（ＰＷＲ＿２）の許容電流値ＩＰ２Ｃ１は、
ＩＰ２Ｃ１＝ＰＷＲ＿２許容電流値×３
で求められる。

ＰＷＲ＿２許容電流値は、上述したように、第２の電源端子の電圧値が、接触抵抗値による電圧降下によって、リムーバブルメモリデバイス１０の動作に必要な第２の電源（ＰＷＲ＿１）の下限電圧値を下回らないように規定された最大電流である。

カレントクラスＣＣ１の第３の電源（ＰＷＲ＿３）の許容電流値ＩＰ３Ｃ１は、
ＩＰ３Ｃ１＝ＰＷＲ＿３許容電流値×３
で求められる。

ＰＷＲ＿３許容電流値は、上述したように、第３の電源端子の電圧値が、接触抵抗値による電圧降下によって、リムーバブルメモリデバイス１０の動作に必要な第３の電源（ＰＷＲ＿３）の下限電圧値を下回らないように規定された最大電流である。

なお、ＰＷＲ＿１許容電流値、ＰＷＲ＿２許容電流値、ＰＷＲ＿３許容電流値の各々については、
ＰＷＲ許容電流値≦ＰＷＲ最大電流値（例１．２Ａ）
という制約条件がある。つまり、接触抵抗値が小さい場合には接触抵抗値による電圧降下が小さいので、電源端子の電圧値が下限電圧値を下回らないことを保証可能なＰＷＲ許容電流値は増える。しかし、このＰＷＲ許容電流値の最大値は、ＰＷＲ最大電流値（例１．２Ａ）までに制限される。ＣＣ１で規定される６種類の接触抵抗値に対応する６種類のＰＷＲ＿１許容電流値のうちの最大値は、接触抵抗値＝３０ｍΩの場合のＰＷＲ＿１許容電流値に相当する。ＣＣ１で規定される６種類の接触抵抗値に対応する６種類のＰＷＲ＿１許容電流値のうちのこの最大値は、１．２Ａに制限される。つまり、ＣＣ１で規定される６種類の接触抵抗値に対応する６種類のＩＰ１のうちの最大ＩＰ１は、３．６Ａ（＝３×１．２Ａ）に制限される。同様に、ＣＣ１で規定される６種類の接触抵抗値に対応する６種類のＰＷＲ＿２許容電流値のうちの最大値は、接触抵抗値＝３０ｍΩの場合のＰＷＲ＿２許容電流値に相当する。ＣＣ１で規定される６種類の接触抵抗値に対応する６種類のＰＷＲ＿２許容電流値のうちのこの最大値は、１．２Ａに制限される。つまり、ＣＣ１で規定される６種類のＩＰ２のうちの最大ＩＰ２は、３．６Ａ（＝３×１．２Ａ）に制限される。

次に、カレントクラスＣＣ２における各電源の許容電流値について説明する。カレントクラスＣＣ２では、許容電流削減率として、例えば、７２％が使用される。

カレントクラスＣＣ２の第１の電源（ＰＷＲ＿１）の許容電流値ＩＰ１Ｃ２は、
ＩＰ１Ｃ２＝ＭＩＮ［ＩＰ１Ｃ１，ＩＰ１Ｃ１ｍａｘ×３×７２％］
で求められる。

ＩＰ１Ｃ１ｍａｘは、ＣＣ１で規定された６種類の接触抵抗値に対応する６種類のＰＷＲ＿１許容電流値のうちの最大値である。ＩＰ１Ｃ１ｍａｘは、接触抵抗値＝３０ｍΩの場合のＰＷＲ＿１許容電流値、つまり「ＣＣ１３％」の場合のＰＷＲ＿１許容電流値を示す。

カレントクラスＣＣ２の第２の電源（ＰＷＲ＿２）の許容電流値ＩＰ２Ｃ２は、
ＩＰ２Ｃ２＝ＭＩＮ［ＩＰ２Ｃ１，ＩＰ２Ｃ１ｍａｘ×３×７２％］
で求められる。

ＩＰ２Ｃ１ｍａｘは、ＣＣ１で規定された６種類の接触抵抗値に対応する６種類のＰＷＲ＿２許容電流値のうちの最大値である。ＩＰ２Ｃ１ｍａｘは、接触抵抗値＝３０ｍΩの場合のＰＷＲ＿２許容電流値に相当する。接触抵抗値＝３０ｍΩの場合のＰＷＲ＿１許容電流値＝１．２Ａで、且つ、接触抵抗値＝３０ｍΩの場合のＰＷＲ＿２許容電流値＝１．２Ａのケースにおいては、ＩＰ２Ｃ１ｍａｘは、「ＣＣ１３％」の場合のＰＷＲ＿１許容電流値と等しい。

カレントクラスＣＣ２の第３の電源（ＰＷＲ＿３）の許容電流値ＩＰ３Ｃ２は、
ＩＰ３Ｃ２＝ＭＩＮ［ＩＰ３Ｃ１，ＩＰ３Ｃ１ｍａｘ×１×７２％］
で求められる。

ＩＰ３Ｃ１ｍａｘは、ＣＣ１で規定された６種類の接触抵抗値に対応する６種類のＰＷＲ＿３許容電流値のうちの最大値である。ＩＰ３Ｃ１ｍａｘは、接触抵抗値＝３０ｍΩの場合のＰＷＲ＿３許容電流値に相当する。接触抵抗値＝３０ｍΩの場合のＰＷＲ＿１許容電流値＝１．２Ａで、且つ、接触抵抗値＝３０ｍΩの場合のＰＷＲ＿３許容電流値＝１．２Ａのケースにおいては、ＩＰ３Ｃ１ｍａｘは、「ＣＣ１３％」の場合のＰＷＲ＿１許容電流値と等しい。

カレントクラスＣＣ２と同様にして、カレントクラスＣＣ３のＩＰ１Ｃ３、ＩＰ２Ｃ３、およびＩＰ３Ｃ３と、カレントクラスＣＣ４のＩＰ１Ｃ４、ＩＰ２Ｃ４、およびＩＰ３Ｃ４とが算出される。カレントクラスＣＣ３の各電源の許容電流値の算出においては、許容電流削減率として、例えば、５６％が使用される。また、カレントクラスＣＣ４の各電源の許容電流値の算出においては、許容電流削減率として、例えば、４７％が使用される。

図１６は、カレントクラスＣＣ１のＰＷＲ＿１許容電流値の例を示す図である。

図１６では、Ｖｐｓ＝２．５０Ｖ、Ｖｄ＿ｍｉｎ＝２．４０Ｖである場合が想定されている。Ｖｐｓは、第１の電源（ＰＷＲ＿１）の公称電圧値（ｎｏｍｉｎａｌ）である。Ｖｄ＿ｍｉｎは、リムーバブルメモリデバイス１０の動作に必要な第１の電源（ＰＷＲ＿１）の下限電圧値を示す。

例えば、接触抵抗値が６０ｍΩ、第１の電源（ＰＷＲ＿１）の変動率が－２％変動であるケースにおいては、ＰＷＲ＿１許容電流値は以下の式で算出される。
ＰＷＲ＿１許容電流＝（２．５Ｖ－０．０５Ｖ（２％ｄｒｏｐ）－２．４Ｖ（Ｖｄ＿ｍｉｎ））／６０ｍΩ＝０．８３Ａ
第１の電源（ＰＷＲ＿１）に関する許容電流値ＩＰ１Ｃ１は以下の式で算出される。
ＩＰ１Ｃ１＝０．８３×３＝２．５Ａ
同様にして、接触抵抗値が６０ｍΩ、第１の電源（ＰＷＲ＿１）の変動率が－１％変動であるケースにおいては、ＰＷＲ＿１許容電流値は以下の式で算出される。
ＰＷＲ＿１許容電流＝（２．５Ｖ－０．０２５Ｖ（１％ｄｒｏｐ）－２．４Ｖ（Ｖｄ＿ｍｉｎ））／６０ｍΩ＝１．２５Ａ
この場合、ＰＷＲ＿１許容電流は最大で１．２０Ａ、という制約により、ＰＷＲ＿１許容電流は１．２０Ａとして規定される。したがって、第１の電源（ＰＷＲ＿１）に関する許容電流値ＩＰ１Ｃ１は、３．６Ａとなる。

図１７は、カレントクラスＣＣ１のＰＷＲ＿２許容電流値の例を示す図である。

図１７では、Ｖｐｓ＝１．２０Ｖ、Ｖｄ＿ｍｉｎ＝１．１４Ｖである場合が想定されている。Ｖｐｓは、第２の電源（ＰＷＲ＿２）の公称電圧値（ｎｏｍｉｎａｌ）である。Ｖｄ＿ｍｉｎは、リムーバブルメモリデバイス１０の動作に必要な第２の電源（ＰＷＲ＿２）下限電圧値を示す。

例えば、接触抵抗値が６０ｍΩ、第１の電源（ＰＷＲ＿２）の変動率が－２％変動であるケースにおいては、ＰＷＲ＿２許容電流値は以下の式で算出される。
ＰＷＲ＿２（許容電流）＝（１．２０Ｖ－０．０２４Ｖ（２％ｄｒｏｐ）－１．１４Ｖ（Ｖｄ＿ｍｉｎ））／６０ｍΩ＝０．６０Ａ
第２の電源（ＰＷＲ＿２）に関する許容電流値ＩＰ２Ｃ１は以下の式で算出される。
ＩＰ２Ｃ１＝０．６０×３＝１．８０Ａ
図１８は、４種類のカレントクラスＣＣ１～ＣＣ４の各々について、ＣＣ１ｍａｘに対する許容電流比率と、各電源の許容電流とを示す図である。

ＣＣ１ｍａｘは、カレントクラスＣＣ１における各電源の許容電流値の最大値である。カレントクラスＣＣ１の許容電流比率は１００％であり、カレントクラスＣＣ２の許容電流比率は７２％であり、カレントクラスＣＣ３の許容電流比率は５６％であり、カレントクラスＣＣ４の許容電流比率は４７％である。

カレントクラスＣＣ１における第１の電源（ＰＷＲ＿１）の許容電流値ＩＰ１が３．６Ａである場合、カレントクラスＣＣ２の許容電流値ＩＰ１は２．６Ａ、カレントクラスＣＣ３の許容電流値ＩＰ１は２．０Ａ、カレントクラスＣＣ４の許容電流値ＩＰ１は１．７Ａである。カレントクラスＣＣ１における第２の電源（ＰＷＲ＿１）の許容電流値ＩＰ２が３．６Ａである場合、カレントクラスＣＣ２の許容電流値ＩＰ２は２．６Ａ、カレントクラスＣＣ３の許容電流値ＩＰ２は２．０Ａ、カレントクラスＣＣ４の許容電流値ＩＰ２は１．７Ａである。

このように、複数のクラスの各々においては、第１の電源（ＰＷＲ＿１）に関する消費電流として、複数種類の接触抵抗値に対応する複数種類の許容電流値が規定され、且つ、第２の電源（ＰＷＲ＿２）に関する消費電流として、複数種の接触抵抗値に対応する複数種類の許容電流値が規定されている。

リムーバブルメモリデバイス１０によってサポートされている一つのカレントクラスがＣＣ１であり、且つ、ソケット１００の端子とリムーバブルメモリデバイス１０の端子との間の接触抵抗値が複数種類の接触抵抗値のうちのある特定の接触抵抗値である場合を想定する。

この場合、リムーバブルメモリデバイス１０によって第１の電源（ＰＷＲ＿１）から消費される第１の消費電流値は、ＣＣ１で規定されたこの特定の接触抵抗値に対応するＩＰ１以下、つまり、第１の電源（ＰＷＲ＿１）の公称電圧値（２．５Ｖ）と、第１の電源（ＰＷＲ＿１）の電源変動率と、この特定の接触抵抗値と、リムーバブルメモリデバイス１０の動作に必要な第１の電源（ＰＷＲ＿１）の下限電圧値（例えば、２．４Ｖ）と、に基づいて求められる第１の許容電流値以下である。また、リムーバブルメモリデバイスによって第２の電源（ＰＷＲ＿２）から消費される第２の消費電流値は、ＣＣ１で規定されたこの特定の接触抵抗値に対応するＩＰ２以下、つまり第２の電源（ＰＷＲ＿２）の公称電圧値（１．２Ｖ）と、第２の電源（ＰＷＲ＿２）の電源変動率と、この特定の接触抵抗値と、リムーバブルメモリデバイス１０の動作に必要な第２の電源（ＰＷＲ＿２）の下限電圧値とに基づいて求められる第２の許容電流値以下である。

リムーバブルメモリデバイス１０によってサポートされているカレントクラスがＣＣ２～ＣＣ４のうちの一つのカレントクラスであり、且つ、ソケット１００の端子とリムーバブルメモリデバイス１０の端子との間の接触抵抗値がこの特定の接触抵抗値である場合を想定する。

この場合、リムーバブルメモリデバイス１０によって第１の電源（ＰＷＲ＿１）から消費される第１の消費電流値は、（１）ＣＣ１で規定されたこの特定の接触抵抗値に対応するＩＰ１（つまり、上述の第１の許容電流値）と、（２）ＣＣ１で規定されている第１の電源（ＰＷＲ＿１）に関する複数種類の許容電流値のうちの最大許容電流値（ＩＰ１Ｃ１ｍａｘ）に、この一つのカレントクラスに割り当てられた比率を乗じた値と、のうちの最小値以下である。また、リムーバブルメモリデバイス１０によって第２の電源（ＰＷＲ＿１）から消費される第２の消費電流値は、（３）ＣＣ１で規定されたこの特定の接触抵抗値に対応するＩＰ２（つまり、上述の第２の許容電流値）と、（４）ＣＣ１で規定されている第２の電源（ＰＷＲ＿２）に関する複数種類の許容電流値のうちの最大許容電流値（ＩＰ２Ｃ１ｍａｘ）に、この一つのカレントクラスに割り当てられた比率を乗じた値と、のうちの最小値以下である。

次に、本実施形態で用いられる消費電流クラスガイドについて説明する。

６種類の接触抵抗値（３０ｍΩ、４０ｍΩ、５０ｍΩ、６０ｍΩ、７０ｍΩ、８０ｍΩ）と２種類の電源変動率（－１％変動、－２％変動）とを４種類のカレントクラスＣＣ１～ＣＣ４に組み合わせた場合、カレントクラス当たり１２個の分類が存在する。このため、ＣＣＧ＃＄％（＃：１～４、＄：３～８、％：１～２）によって分類可能なカテゴリの総数は４８となる。

ＣＣＧ＃＄％はリムーバブルメモリデバイス１０を識別するための情報として有用であるが、より容易にリムーバブルメモリデバイス１０を識別可能にするために、消費電流クラスガイドを用いることができる。

消費電流クラスガイドは、カレントクラスガイドＣＣＧとも称される。カレントクラスガイドＣＣＧは、消費電流値と性能との組み合わせが互いに異なる複数のカテゴリ（ＣＣＧカテゴリ）を定義する。性能を示す指標としては、例えば、データ転送レートが使用され得る。

図１９Ａは、カレントクラスガイドのカテゴリ毎に、各電源の許容電流値とデバイス性能とを示す消費電流クラスガイドリストを示す図である。

図１９Ａでは、カレントクラスガイドＣＣＧにおいて、例えば、４つのカテゴリ、つまりＣＣＧ－Ａ、ＣＣＧ－Ｂ、ＣＣＧ－Ｃ、ＣＣＧ－Ｄが定義されている場合が例示されている。ＣＣＧ－Ａ、ＣＣＧ－Ｂ、ＣＣＧ－Ｃ、ＣＣＧ－ＤのＣＣＧ－Ａの各々について、ＩＰ１に対応する電流範囲と、ＩＰ２に対応する電流範囲と、性能と、が規定されている。

ＣＣＧ－Ａでは、ＩＰ１に対応する電流範囲は、２．６Ａ＜電流範囲≦３．６Ａである。ＩＰ２に対応する電流範囲も、２．６Ａ＜電流範囲≦３．６Ａである。性能は、４～８ＧＢ／ｓである。

ＣＣＧ－Ｂでは、ＩＰ１に対応する電流範囲は、２．０Ａ＜電流範囲≦２．６Ａである。ＩＰ２に対応する電流範囲も、２．０Ａ＜電流範囲≦２．６Ａである。性能は、２～５ＧＢ／ｓである。

ＣＣＧ－Ｃでは、ＩＰ１に対応する電流範囲は、１．７Ａ＜電流範囲≦２．０Ａである。ＩＰ２に対応する電流範囲も、１．７Ａ＜電流範囲≦２．０Ａである。性能は、１～３ＧＢ／ｓである。

ＣＣＧ－Ｄでは、ＩＰ１に対応する電流範囲は、１．７Ａ未満である。ＩＰ２に対応する電流範囲も、１．７Ａ未満である。性能は、２３ＧＢ／ｓ未満である。

ＣＣＧ＃＄％（＃：１～４、＄：３～８、％：１～２）によって表される４８種類のカレントクラス分類は、カレントクラスガイドＣＣＧを用いて幾つかのカテゴリに分類される。例えば、４８種類のカレントクラス分類は、ＣＣＧ－Ａ（１）、ＣＣＧ－Ａ（２）、ＣＣＧ－Ｂ（１）、ＣＣＧ－Ｂ（２）、ＣＣＧ－Ｃ（１）、ＣＣＧ－Ｃ（２）、ＣＣＧ－Ｄ（１）、ＣＣＧ－Ｄ（２）の８つのカテゴリに分類される。

分類条件は、以下の（１）または（２）を満足することである。
（１）ＩＰ１、ＩＰ２ともに図１９Ａの電流範囲に入っている。
（２）ＩＰ１、ＩＰ２のいずれか一方が図１９Ａの電流範囲に入っており、他方が電流範囲以下の電流値である。

例えば、あるカレントクラス分類のＩＰ１、ＩＰ２がともにＣＣＧ－Ａに対応する電流範囲に入っている場合は、このカレントクラス分類のカテゴリはＣＣＧ－Ａ（１）である。また、あるカレントクラス分類のＩＰ１、ＩＰ２のいずれか一方がＣＣＧ－Ａに対応する電流範囲に入っており、他方がＣＣＧ－Ａに対応する電流範囲以下の電流値である場合には、このカレントクラス分類のカテゴリはＣＣＧ－Ａ（２）である。

なお、あるカレントクラス分類のＩＰ１、ＩＰ２のうちの最小値（＝ＭＩＮ［ＩＰ１，ＩＰ２］）がある電流範囲の上限電流値を超えているという条件（ＣＣＧ＜ＩＰ）を満足する場合、この電流範囲に対応するカテゴリを、このカレントクラス分類のカテゴリとして決定してもよい。例えば、あるカレントクラス分類のＩＰ１、ＩＰ２のうちの最小値（＝ＭＩＮ［ＩＰ１，ＩＰ２］）がＣＣＧ－Ｂに対応する電流範囲の上限電流値を超えている場合、このカレントクラス分類のカテゴリはＣＣＧ－Ｂである。

次に、ＩＰ１＝ＩＰ２および－１％変動の場合のカレントクラスとカレントクラスガイド（１）と、ＩＰ１＝ＩＰ２および－２％変動の場合のカレントクラスとカレントクラスガイド（２）と、ＩＰ１≠ＩＰ２および－１％変動の場合のカレントクラスとカレントクラスガイド（１’）と、ＩＰ１≠ＩＰ２および－２％変動の場合のカレントクラスとカレントクラスガイド（２’）について説明する。

図１９Ｂは、カレントクラスとカレントクラスガイド（１）を示す図である。図１９Ｃは、カレントクラスとカレントクラスガイド（２）を示す図である。図１９Ｃは、カレントクラスとカレントクラスガイド（１’）を示す図である。図１９Ｄは、カレントクラスとカレントクラスガイド（２’）を示す図である。

カレントクラスとカレントクラスガイド（１）において、ＣＣ１のテーブルは、ＣＣ０（最大許容電流表）とＣＣ１（１％）（小数点１位に丸められた電流値とＣＣＧとを示す表）とに分けられている。ＣＣ１（１％）のテーブルでは、６種類の接触抵抗値の各々について、ＩＰ１を示す「ＩＰ１」列と、ＩＰ２を示す「ＩＰ２」列と、これらＩＰ１とＩＰ２との総和を示す「ＴＴＬ」列と、ＣＣＧカテゴリを示す「ＣＣＧ」列と、別の分類手法に基づくＣＣＧカテゴリを示す「ＣＣＧ＜ＩＰ」列とが規定されている。ＣＣ２（１％）のテーブル～ＣＣ４（１％）のテーブルの各々においても、６種類の接触抵抗値の各々について、ＩＰ１を示す「ＩＰ１」列と、ＩＰ２を示す「ＩＰ２」列と、これらＩＰ１とＩＰ２との総和を示す「ＴＴＬ」列と、ＣＣＧカテゴリを示す「ＣＣＧ」列と、別の分類手法に基づくＣＣＧカテゴリを示す「ＣＣＧ＜ＩＰ」列とが規定されている。

ＣＣ１（１％）のテーブルの６種類のＩＰ１は、第１の電源（ＰＷＲ＿１）の公称電圧値（２．５Ｖ）と、第１の電源（ＰＷＲ＿１）の電源変動率（－１％）と、リムーバブルメモリデバイス１０の動作に必要な第１の電源（ＰＷＲ＿１）の下限電圧値（例えば２．４Ｖ）と、６種類の接触抵抗値とに基づいて算出されている。ＣＣ１（１％）のテーブルの６種類のＩＰ２は、第２の電源（ＰＷＲ＿２）の公称電圧値（１．２Ｖ）と、第２の電源（ＰＷＲ＿２）の電源変動率（－１％）と、リムーバブルメモリデバイス１０の動作に必要な第２の電源（ＰＷＲ＿２）の下限電圧値（例えば１．１４Ｖ）と、６種類の接触抵抗値とに基づいて算出されている。

ＣＣ２（１％）のテーブル～ＣＣ４（１％）のテーブルの各々においては、６種類のＩＰ２は、図１５で説明したＩＰ２＝ＭＩＮ［ＩＰ２Ｃ１，ＩＰ２Ｃ１ｍａｘ×Ｍ×ｒａｔｉｏ］の式に基づいて算出されている。６種類のＩＰ１は、ＩＰ１＝ＩＰ２となるように算出されている。

図１９Ｃのカレントクラスとカレントクラスガイド（２）においても、ＣＣ１のテーブルは、ＣＣ０（最大許容電流表）とＣＣ１（２％）（小数点１位に丸められた電流値とＣＣＧとを示す表）とに分けられている。ＣＣ１（２％）のテーブルでは、６種類の接触抵抗値の各々について、ＩＰ１を示す「ＩＰ１」列と、ＩＰ２を示す「ＩＰ２」列と、これらＩＰ１とＩＰ２との総和を示す「ＴＴＬ」列と、ＣＣＧカテゴリを示す「ＣＣＧ」列と、別の分類手法に基づくＣＣＧカテゴリを示す「ＣＣＧ＜ＩＰ」列とが規定されている。ＣＣ２（２％）のテーブル～ＣＣ４（２％）のテーブルの各々においても、６種類の接触抵抗値の各々について、ＩＰ１を示す「ＩＰ１」列と、ＩＰ２を示す「ＩＰ２」列と、これらＩＰ１とＩＰ２との総和を示す「ＴＴＬ」列と、ＣＣＧカテゴリを示す「ＣＣＧ」列と、別の分類手法に基づくＣＣＧカテゴリを示す「ＣＣＧ＜ＩＰ」列とが規定されている。

ＣＣ１（２％）のテーブルの６種類のＩＰ１は、第１の電源（ＰＷＲ＿１）の公称電圧値（２．５Ｖ）と、第１の電源（ＰＷＲ＿１）の電源変動率（－２％）と、リムーバブルメモリデバイス１０の動作に必要な第１の電源（ＰＷＲ＿１）の下限電圧値（例えば２．４Ｖ）と、６種類の接触抵抗値とに基づいて算出されている。ＣＣ１（２％）のテーブルの６種類のＩＰ２は、第２の電源（ＰＷＲ＿２）の公称電圧値（１．２Ｖ）と、第２の電源（ＰＷＲ＿２）の電源変動率（－２％）と、リムーバブルメモリデバイス１０の動作に必要な第２の電源（ＰＷＲ＿２）の下限電圧値（例えば１．１４Ｖ）と、６種類の接触抵抗値とに基づいて算出されている。

ＣＣ２（２％）のテーブル～ＣＣ４（２％）のテーブルの各々においては、６種類のＩＰ２は、ＩＰ２＝ＭＩＮ［ＩＰ２Ｃ１，ＩＰ２Ｃ１ｍａｘ×Ｍ×ｒａｔｉｏ］の式に基づいて算出されている。６種類のＩＰ１は、ＩＰ１＝ＩＰ２となるように算出されている。

図１９Ｄのカレントクラスとカレントクラスガイド（１’）においても、ＣＣ１のテーブルは、ＣＣ０（最大許容電流表）とＣＣ１（１％）（小数点１位に丸められた電流値とＣＣＧとを示す表）とに分けられている。ＣＣ１（１％）のテーブルでは、６種類の接触抵抗値の各々について、ＩＰ１を示す「ＩＰ１」列と、ＩＰ２を示す「ＩＰ２」列と、これらＩＰ１とＩＰ２との総和を示す「ＴＴＬ」列と、ＣＣＧカテゴリを示す「ＣＣＧ」列と、別の分類手法に基づくＣＣＧカテゴリを示す「ＣＣＧ＜ＩＰ」列とが規定されている。ＣＣ２（１％）のテーブル～ＣＣ４（１％）のテーブルの各々においても、６種類の接触抵抗値の各々について、ＩＰ１を示す「ＩＰ１」列と、ＩＰ２を示す「ＩＰ２」列と、これらＩＰ１とＩＰ２との総和を示す「ＴＴＬ」列と、ＣＣＧカテゴリを示す「ＣＣＧ」列と、別の分類手法に基づくＣＣＧカテゴリを示す「ＣＣＧ＜ＩＰ」列とが規定されている。

ＣＣ１（１％）のテーブルの６種類のＩＰ１は、第１の電源（ＰＷＲ＿１）の公称電圧値（２．５Ｖ）と、第１の電源（ＰＷＲ＿１）の電源変動率（－１％）と、リムーバブルメモリデバイス１０の動作に必要な第１の電源（ＰＷＲ＿１）の下限電圧値（例えば２．４Ｖ）と、６種類の接触抵抗値とに基づいて算出されている。ＣＣ１（１％）のテーブルの６種類のＩＰ２は、第２の電源（ＰＷＲ＿２）の公称電圧値（１．２Ｖ）と、第２の電源（ＰＷＲ＿２）の電源変動率（－１％）と、リムーバブルメモリデバイス１０の動作に必要な第２の電源（ＰＷＲ＿２）の下限電圧値（例えば１．１４Ｖ）と、６種類の接触抵抗値とに基づいて算出されている。

ＣＣ２（１％）のテーブル～ＣＣ４（１％）のテーブルの各々においては、６種類のＩＰ１は、図１５で説明したＩＰ１＝ＭＩＮ［ＩＰ１Ｃ１，ＩＰ１Ｃ１ｍａｘ×Ｍ×ｒａｔｉｏ］の式に基づいて算出されている。６種類のＩＰ２は、ＩＰ２＝ＭＩＮ［ＩＰ２Ｃ１，ＩＰ２Ｃ１ｍａｘ×Ｍ×ｒａｔｉｏ］の式に基づいて算出されている。

図１９Ｅのカレントクラスとカレントクラスガイド（２’）においても、ＣＣ１のテーブルは、ＣＣ０（最大許容電流表）とＣＣ１（２％）（小数点１位に丸められた電流値とＣＣＧとを示す表）とに分けられている。ＣＣ１（２％）のテーブルでは、６種類の接触抵抗値の各々について、ＩＰ１を示す「ＩＰ１」列と、ＩＰ２を示す「ＩＰ２」列と、これらＩＰ１とＩＰ２との総和を示す「ＴＴＬ」列と、ＣＣＧカテゴリを示す「ＣＣＧ」列と、別の分類手法に基づくＣＣＧカテゴリを示す「ＣＣＧ＜ＩＰ」列とが規定されている。ＣＣ２（２％）のテーブル～ＣＣ４（２％）のテーブルの各々においても、６種類の接触抵抗値の各々について、ＩＰ１を示す「ＩＰ１」列と、ＩＰ２を示す「ＩＰ２」列と、これらＩＰ１とＩＰ２との総和を示す「ＴＴＬ」列と、ＣＣＧカテゴリを示す「ＣＣＧ」列と、別の分類手法に基づくＣＣＧカテゴリを示す「ＣＣＧ＜ＩＰ」列とが規定されている。

ＣＣ１（２％）のテーブルの６種類のＩＰ１は、第１の電源（ＰＷＲ＿１）の公称電圧値（２．５Ｖ）と、第１の電源（ＰＷＲ＿１）の電源変動率（－２％）と、リムーバブルメモリデバイス１０の動作に必要な第１の電源（ＰＷＲ＿１）の下限電圧値（例えば２．４Ｖ）と、６種類の接触抵抗値とに基づいて算出されている。ＣＣ１（２％）のテーブルの６種類のＩＰ２は、第２の電源（ＰＷＲ＿２）の公称電圧値（１．２Ｖ）と、第２の電源（ＰＷＲ＿２）の電源変動率（－２％）と、リムーバブルメモリデバイス１０の動作に必要な第２の電源（ＰＷＲ＿２）の下限電圧値（例えば１．１４Ｖ）と、６種類の接触抵抗値とに基づいて算出されている。

ＣＣ２（２％）のテーブル～ＣＣ４（２％）のテーブルの各々においては、６種類のＩＰ１は、ＩＰ１＝ＭＩＮ［ＩＰ１Ｃ１，ＩＰ１Ｃ１ｍａｘ×Ｍ×ｒａｔｉｏ］の式に基づいて算出されている。６種類のＩＰ２は、ＩＰ２＝ＭＩＮ［ＩＰ２Ｃ１，ＩＰ２Ｃ１ｍａｘ×Ｍ×ｒａｔｉｏ］の式に基づいて算出されている。

カレントクラスとカレントクラスガイド（１）、カレントクラスとカレントクラスガイド（２）、カレントクラスとカレントクラスガイド（１’）、カレントクラスとカレントクラスガイド（２’）の各々においては、２４種類のカレントクラス分類には、図１９Ａのカレントクラスガイドリストに基づいて、カレントクラスガイドのカテゴリが割り当てられている。

例えば、電源変動が－２％変動で、接触抵抗値が６０ｍΩであるカレントクラスＣＣ１に着目する（図１９ＣのＣＣ１６２）。ＣＣ１６２［ＩＰ１，ＩＰ２］は、［≦２．５Ａ，≦１．８Ａ］である。ＩＰ１＝２．５Ａは、ＣＣＧ－Ｂの電流範囲（２．０～２．６）に入っており、ＩＰ２＝１．８Ａは、ＣＣＧ－Ｂの電流範囲（２．０～２．６）以下の電流値である。したがって、ＣＣ１６２にはＣＣＧ－Ｂ（２）が割り当てられている。ＣＣ１６２［ＩＰ１，ＩＰ２］＝［≦２．５Ａ，≦１．８Ａ］であるデバイスは、ＣＣＧ－Ｂ（２）対応のデバイスとして決定される。

また、例えば、電源変動が－１％変動で、接触抵抗値が５０ｍΩであるカレントクラスＣＣ４に着目する（図１９ＢのＣＣ４５１）。ＣＣ４５１［ＩＰ１，ＩＰ２］は、［≦１．７Ａ，≦１．７Ａ］である。１．７ＡはＣＣＧ－Ｄの電流範囲（＜１．７）に含まれるので、ＣＣ４５１にはＣＣＧ－Ｄ（１）が割り当てられている。ＣＣ４５１［ＩＰ１，ＩＰ２］＝［≦１．７Ａ，≦１．７Ａ］であるデバイスは、ＣＣＧ－Ｄ（１）対応のデバイスとして決定される。

なお、上述したように、ＭＩＮ［ＩＰ１，ＩＰ２］）が上限電流値を超えているという条件（ＣＣＧ＜ＩＰ）を用いて、カレントクラスガイドのカテゴリを決定することもできる。例えば、図１９ＢのＣＣ１５１に着目すると、３．６Ａと２．８Ａのうちの最小値である２．８Ａは、ＣＣＧ－Ｂの上限電流値２．６Ａを超えている。したがって、ＣＣ１５１の「ＣＣＧ＜ＩＰ」列にはＣＣＧ－Ｂが割り当てられる。この場合、ＣＣ１５１［ＩＰ１，ＩＰ２］＝［≦３．６Ａ，≦２．８Ａ］であるデバイスは、ＣＣＧ－Ｂ対応のデバイスとして決定される。

カレントクラスとカレントクラスガイド（１）、カレントクラスとカレントクラスガイド（２）、カレントクラスとカレントクラスガイド（１’）、カレントクラスとカレントクラスガイド（２’）は、Ｂ２Ｂ（Ｂｕｓｉｎｅｓｓ ｔｏ Ｂｕｓｉｎｅｓｓ）環境において次のように利用することができる。

ホストメーカは、デバイス用電源回路の電源変動率（１％ｏｒ２％）、デバイスソケットの接触抵抗値、およびデバイスに配分できる最大消費電流からＣＣ（Ｃｕｒｒｅｎｔ Ｃｌａｓｓ）を決定する。次に、ホストメーカは、リムーバブルメモリデバイスに対する要求性能を加味してＣＣＧを決定する。そして、ホストメーカは、ＲＦＩ（Ｒｅｑｕｅｓｔ Ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ）を使用して、要求性能とＣＣとを満たすデバイスをデバイスメーカに要求する。ＣＣを満たすデバイスとは、「ＣＣＧ」列または「ＣＣＧ＜ＩＰ」列内のＣＣＧ－Ａ～ＣＣＧ－Ｄを満たすデバイスである。

（例１） デバイス用電源回路の電源変動率＝１％、デバイスソケットの接触抵抗値＝６０ｍΩ、デバイス配分消費電流［ＩＰ１，ＩＰ２］＝［２．４Ａ，２．０Ａ］、要求性能＝３ＧＢ／ｓの場合、ホストメーカは、ＣＣ２６１を選択し、デバイスメーカへのＲＦＩでＣＣＧ－Ｂ以下のデバイスを要求する。

（例２） デバイス用電源回路の電源変動率＝２％、デバイスソケットの接触抵抗値＝６０ｍΩ、デバイス配分消費電流［ＩＰ１，ＩＰ２］＝［１．７Ａ，１．７Ａ］、要求性能＝２ＧＢ／ｓの場合、ホストメーカは、ＣＣ４６２を選択し、デバイスメーカへのＲＦＩでＣＣＧ－Ｄ以下のデバイスを要求する。

デバイスメーカは、消費電流が図１９ＡのカレントクラスガイドリストのＣＣＧ－Ａ～Ｄのいずれかの電流以下で、且つ、要求性能を満たしているデバイス製品仕様を決定する。

（例１） 性能が２．５ＧＢ／ｓで、消費電流がＩＰ１＝２．４Ａ，ＩＰ２＜＝２．０Ａのデバイス製品については、デバイスメーカは、ＣＣＧ－Ｂを宣言して、ＣＣＧ－Ｂに対応する消費電流以内で動作することを保証する。ＣＣＧ－Ｂの宣言の方法としては、データシートにＣＣＧ－Ｂを記載する方法や、ＣＣＧ－Ｂを示すロゴをデバイス製品にマーキングする方法などを使用できる。

（例２） 性能が２．０ＧＢ／ｓで、消費電流がＩＰ１＝１．９Ａ，ＩＰ２＝１．７Ａのデバイス製品については、デバイスメーカは、ＣＣＧ－Ｃを宣言する。

なお、カレントクラスガイドのカテゴリを示すロゴの代わりに、カレントクラス（ＣＣ＃＄％の全てまたは一部）を示すロゴを使用してもよい。また、カレントクラスガイドのカテゴリを示す情報、またはカレントクラスを示す情報を、ホストからリード可能なコントローラ１４内のレジスタに格納してもよい。

図２０は、実施形態に係るリムーバブルメモリデバイス１０のパッケージ１１の一表面２２にマーキングされているロゴと二次元バーコードと、ホストの筐体１００１にマーキングされているロゴ１００３と二次元バーコード１００４とを示す図である。

リムーバブルメモリデバイス１０においては、ユーザにリムーバブルメモリデバイス１０がサポートしている消費電流クラスまたは消費電流クラスガイドを視覚的に識別させるために、パッケージ１１の一表面２２上にロゴと、二次元バーコードとがマーキングされている。

リムーバブルメモリデバイス１０がＣＣ１をサポートしている場合、リムーバブルメモリデバイス１０のパッケージ１１の一表面２２上のロゴ５１は、リムーバブルメモリデバイス１０がＣＣ１をサポートしていることを表す。また、リムーバブルメモリデバイス１０の一表面２２上の二次元バーコード６１も、リムーバブルメモリデバイス１０がＣＣ１をサポートしていることを表す。また、二次元バーコード６１は、リムーバブルメモリデバイス１０の各電源の消費電流値を示す情報を含んでいてもよい。

あるいは、リムーバブルメモリデバイス１０が消費電流クラスガイドＣＣＧ－Ａに分類される場合、ロゴ５１はＣＣＧ－Ａを表示していてもよい。また、二次元バーコード６１は、リムーバブルメモリデバイス１０が消費電流クラスガイドＣＣＧ－Ａに分類されることを示していてもよい。

同様に、リムーバブルメモリデバイス１０がＣＣ２をサポートしている場合、リムーバブルメモリデバイス１０のパッケージ１１の一表面２２上のロゴ５２は、リムーバブルメモリデバイス１０がＣＣ２をサポートしていることを表す。

また、リムーバブルメモリデバイス１０の一表面２２上の二次元バーコード６２も、リムーバブルメモリデバイス１０がＣＣ２をサポートしていることを表す。また、二次元バーコード６２は、リムーバブルメモリデバイス１０の各電源の消費電流値を示す情報を含んでいてもよい。

あるいは、リムーバブルメモリデバイス１０が消費電流クラスガイドＣＣＧ－Ｂに分類される場合、ロゴ５２はＣＣＧ－Ｂを表示していてもよい。また、二次元バーコード６２は、リムーバブルメモリデバイス１０が消費電流クラスガイドＣＣＧ－Ｂに分類されることを示していてもよい。

リムーバブルメモリデバイス１０がＣＣ３をサポートしている場合、リムーバブルメモリデバイス１０のパッケージ１１の一表面２２上のロゴ５３は、リムーバブルメモリデバイス１０がＣＣ３をサポートしていることを表す。また、リムーバブルメモリデバイス１０の一表面２２上の二次元バーコード６３は、リムーバブルメモリデバイス１０がＣＣ３をサポートしていることを表す。また、二次元バーコード６３は、リムーバブルメモリデバイス１０の各電源の消費電流値を示す情報を含んでいてもよい。

あるいは、リムーバブルメモリデバイス１０が消費電流クラスガイドＣＣＧ－Ｃに分類される場合、ロゴ５３はＣＣＧ－Ｃを表示していてもよい。また、二次元バーコード６３は、リムーバブルメモリデバイス１０が消費電流クラスガイドＣＣＧ－Ｃに分類されることを示していてもよい。

リムーバブルメモリデバイス１０がＣＣ４をサポートしている場合、リムーバブルメモリデバイス１０のパッケージ１１の一表面２２上のロゴ５４は、リムーバブルメモリデバイス１０がＣＣ４をサポートしていることを表す。また、リムーバブルメモリデバイス１０の一表面２２上の二次元バーコード６４は、リムーバブルメモリデバイス１０がＣＣ４をサポートしていることを表す。また、二次元バーコード６４は、リムーバブルメモリデバイス１０の各電源の消費電流値を示す情報を含んでいてもよい。

あるいは、リムーバブルメモリデバイス１０が消費電流クラスガイドＣＣＧ－Ｄに分類される場合、ロゴ５４はＣＣＧ－Ｄを表示していてもよい。また、二次元バーコード６４は、リムーバブルメモリデバイス１０が消費電流クラスガイドＣＣＧ－Ｄに分類されることを示していてもよい。

加えて、ホストの筐体１００１の側面にも、ホストがサポートしている消費電流クラスを表すためのロゴ１００３および二次元バーコード１００４がマーキングされていてもよい。ロゴ１００３および二次元バーコード１００４は、リムーバブルメモリデバイス１０の挿入口１００２が設けられている側面と同じ側面にマーキングされていてもよい。

ロゴ１００３は、ホストがサポートしている消費電流クラスを表す。また、ロゴ１００３には、ホストにおける、接触抵抗値、電源変動、および消費電流クラスガイドなどの情報が含まれていてもよい。二次元バーコード１００４は、リムーバブルメモリデバイス１０がＣＣ４をサポートしていることを表す。また、二次元バーコード１００４は、ホストにおける、接触抵抗値、電源変動、および消費電流クラスガイドなどの情報が含まれていてもよい。

あるいは、ロゴ１００３はホストが分類される消費電流クラスガイドを表示していてもよい。また、二次元バーコード１００３は、ホストが分類される消費電流クラスガイドを示していてもよい。

ユーザは、リムーバブルメモリデバイス１０およびホストそれぞれに表示されているロゴおよび二次元バーコードを参照することで、リムーバブルメモリデバイス１０およびホストが利用可能な組み合わせであるか否かを識別することができる。

図２１は、ホストにおいて実行される、デバイスの初期化処理の手順を示すフローチャートである。

まず、ホストの電源がオンの状態でホストのソケット１００にリムーバブルメモリデバイス１０が挿入される、あるいは、あらかじめホストのソケット１００にリムーバブルメモリデバイス１０が挿入されている状態でホストの電源がオンになったとき、ホストは、初期化処理を開始する（ステップＳ１０１）。

ホストは、リムーバブルメモリデバイス１０のレジスタ内のＣＣ値をリードする（ステップＳ１０２）。レジスタは、コントローラ１４内に設けられており、リムーバブルメモリデバイス１０がサポートしている消費電流クラスを示す情報、または、第１の電源（ＰＷＲ＿１）に関する消費電流値と、第２の電源（ＰＷＲ＿２）に関する消費電流値と、リムーバブルメモリデバイス１０が分類されている消費電流クラスカテゴリとを示す情報を格納していてもよい。

ホストは、通常動作が可能であるか否かをチェックする（ステップＳ１０３）。

ホストがサポートする消費電流クラスの番号が、リムーバブルメモリデバイス１０がサポートする消費電流クラスの番号よりも小さい場合（ステップＳ１０３のＨｏｓｔＣＣ≦ＤｅｖｉｃｅＣＣ）、ホストは、初期化処理を終了する（ステップＳ１０４）。

一方、ホストがサポートする消費電流クラスの番号が、リムーバブルメモリデバイス１０がサポートする消費電流クラスの番号よりも大きい場合（ステップＳ１０３のＨｏｓｔＣＣ＞ＤｅｖｉｃｅＣＣ）、ホストは、リムーバブルメモリデバイス１０の電源をシャットダウンする（ステップＳ１０５）。これは、ホストの供給可能な各電源の電流値が、リムーバブルメモリデバイス１０の要求する各電源の電流値に比べて少ないためである。

その後、ホストに挿入されているリムーバブルメモリデバイス１０がユーザによって交換されると（ステップＳ１０６）、ホストは、再度初期化処理を開始する（ステップＳ１０１）。

図２２は、実施形態に係るリムーバブルメモリデバイス１０のパッケージ１１に形成されている、リムーバブルメモリデバイス１０によってサポートされている消費電流クラスを識別するための切り欠きを示す図である。

リムーバブルメモリデバイス１０は、ホストがリムーバブルメモリデバイス１０によってサポートされている消費電流クラスを識別するための機構として、切り欠きを有していてもよい。

ＣＣ１をサポートしているリムーバブルメモリデバイス１０は、パッケージ１１の一辺３２上に切り欠き７１を有し、ＣＣ２をサポートしているリムーバブルメモリデバイス１０は、パッケージ１１の一辺３２上に切り欠き７２を有し、ＣＣ３をサポートしているリムーバブルメモリデバイス１０は、パッケージ１１の一辺３２上に切り欠き７３を有する。パッケージ１１に備えられた切り欠きのそれぞれは、リムーバブルメモリデバイス１０の端子のそれぞれに影響しなければ、パッケージ１１のいずれの辺上に設けられていてもよい。

また、例えば、ＣＣ１～ＣＣ４の４つの消費電流クラスを識別するために、二つのスイッチがソケット１００に設けられていてもよい。これらのスイッチは、リムーバブルメモリデバイス１０がソケット１００に挿入された際に、切り欠きを検出してもよい。

ホストは、二つのスイッチのそれぞれのオンとオフの組み合わせからソケット１００に挿入されたリムーバブルメモリデバイス１０の消費電流クラスを識別する。

また、切り欠きによって識別される情報は、リムーバブルメモリデバイス１０が分類される消費電流クラスカテゴリであってもよい。

図２３は、４種類のカレントクラスにそれぞれ対応するホスト側の電源構成例を示す図である。

図２３では、各消費電流クラスをサポートするリムーバブルメモリデバイス１０が、ホストのプリント回路基板上のソケット１００に挿入されている状態を表している。

ホストのプリント回路基板には、ソケット１００と、リムーバブルメモリデバイス１０に第１の電源（ＰＷＲ＿１）を供給するための電源回路（Ｐｏｗｅｒ Ｍａｎｅｇｅｍｅｎｔ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＰＭＩＣ）５０１と、リムーバブルメモリデバイス１０に第２の電源（ＰＷＲ＿２）を供給するための電源回路（ＰＭＩＣ）５０２とが設けられている。

リムーバブルメモリデバイス１０およびホストがサポートしている消費電流クラスがＣＣ１である場合、ＣＣ１における許容消費電流削減率は、第１の電源に関する消費電流値については１００％、第２の電源に関する消費電流値についても１００％である。リムーバブルメモリデバイス１０およびホストは、それぞれがサポートする消費電流クラスを考慮して設計される。そのため、ホストのプリント回路基板上の第１の電源回路（ＰＭＩＣ）５０１、および第２の電源回路（ＰＭＩＣ）５０２は、ＣＣ１によって規定されている消費電流に対応する電流を出力可能なように設計されている。

また、リムーバブルメモリデバイス１０およびホストがサポートしている消費電流クラスがＣＣ２である場合、許容消費電流削減率は７２％である。リムーバブルメモリデバイス１０およびホストは、それぞれがサポートする消費電流クラスを考慮して設計される。そのため、ホストのプリント回路基板上の第１の電源回路（ＰＭＩＣ）６０１、および第２の電源回路（ＰＭＩＣ）６０２は、ＣＣ２によって規定されている消費電流に対応する電流を出力可能なように設計されている。つまり、ＣＣ２をサポートするホストの設計においては、あらかじめ第１の電源回路（ＰＭＩＣ）６０１の出力電流値を、ＣＣ１における第１の電源回路（ＰＭＩＣ）５０１の出力電流値と比べて低い値になるように設計することで、第１の電源回路（ＰＭＩＣ）６０１がオーバースペックになることを防ぎ、コストダウン、および最適化を図ることができる。

また、第１の電源回路（ＰＭＩＣ）６０１は、第１の電源回路（ＰＭＩＣ）５０１よりも低い出力電流値で実現されることでホストのプリント回路基板における電源回路が占有する面積の小規模化を図ることもできる。

リムーバブルメモリデバイス１０およびホストがサポートしている消費電流クラスがＣＣ３であるとき、許容消費電流削減率は５６％である。リムーバブルメモリデバイス１０およびホストは、それぞれがサポートする消費電流クラスを考慮して設計される。そのため、ホストのプリント回路基板上の第１の電源回路（ＰＭＩＣ）７０１、および第２の電源回路（ＰＭＩＣ）７０２は、ＣＣ３によって規定されている消費電流に対応する電流を出力可能なように設計されている。つまり、ＣＣ３をサポートするホストの設計においては、あらかじめ第１の電源回路（ＰＭＩＣ）７０１および第２の電源回路（ＰＭＩＣ）７０２の出力電流値をＣＣ１の第１の電源回路（ＰＭＩＣ）５０１および第２の電源回路（ＰＭＩＣ）５０２の出力電流値のそれぞれと比べて低い値になるように設計することで第１の電源回路（ＰＭＩＣ）７０１および第２の電源回路（ＰＭＩＣ）７０２がオーバースペックになることを防ぎ、コストダウン、および最適化を図ることができる。

また、第１の電源回路（ＰＭＩＣ）７０１および第２の電源回路（ＰＭＩＣ）７０２は、第１の電源回路（ＰＭＩＣ）５０１および第２の電源回路（ＰＭＩＣ）５０２よりも低い出力電流値で実現されることでホストのプリント回路基板における電源回路が占有する面積の小規模化を図ることもできる。さらに、第２の電源回路（ＰＭＩＣ）７０２は、ＣＣ２における第２の電源回路（ＰＭＩＣ）６０２よりも小規模に実現することが見込める。そのため、ＣＣ３をサポートするホストのプリント回路基板における電源回路が占有する面積は、ＣＣ２をサポートするホストのプリント回路基板における電源回路が占有する面積よりも小さくすることが見込める。

さらに、リムーバブルメモリデバイス１０およびホストがサポートしている消費電流クラスがＣＣ４であるとき、ＣＣ４における許容消費電流削減率は４７％である。リムーバブルメモリデバイス１０および、ホストは、それぞれがサポートする消費電流クラスを考慮して設計される。そのため、ホストのプリント回路基板上の第１の電源回路（ＰＭＩＣ）８０１、および第２の電源回路（ＰＭＩＣ）８０２は、ＣＣ４によって規定されている消費電流に対応する電流を出力可能なように設計されている。つまり、ＣＣ４をサポートするホストの設計においては、あらかじめ第１の電源回路（ＰＭＩＣ）８０１および第２の電源回路（ＰＭＩＣ）８０２の出力電流値をＣＣ１の第１の電源回路（ＰＭＩＣ）５０１および第２の電源回路（ＰＭＩＣ）５０２の出力電流値のそれぞれと比べて低い値になるように設計することで第１の電源回路（ＰＭＩＣ）８０１および第２の電源回路（ＰＭＩＣ）８０２がオーバースペックになることを防ぎ、コストダウン、および最適化を図ることができる。

また、第１の電源回路（ＰＭＩＣ）８０１および第２の電源回路（ＰＭＩＣ）８０２は、第１の電源回路（ＰＭＩＣ）５０１および第２の電源回路（ＰＭＩＣ）５０２よりも低い出力電流値で実現されることでホストのプリント回路基板における電源回路が占有する面積の小規模化を図ることもできる。さらに、第１の電源回路（ＰＭＩＣ）８０１は、ＣＣ３における第１の電源回路（ＰＭＩＣ）７０１よりも小規模に実現することが見込める。そのため、ＣＣ４をサポートするホストのプリント回路基板における電源回路が占有する面積は、ＣＣ３をサポートするホストのプリント回路基板における電源回路が占有する面積よりも小さくすることが見込める。

つまり、あらかじめホストに想定されている消費電流クラスがわかることで、電源回路の規模を最適化することができる。

図２４は、デバイスの放熱経路を示す図である。

一般的なデバイス２００について、デバイス２００が稼働することで生じる熱は、主に（１）～（３）の三つの放熱経路に沿って放熱される。

（１）は、デバイス２００のパッケージ表面上部に熱伝導し、パッケージから空気に熱伝達する経路である。

（２）は、デバイス２００とＰＣＢとを接続している端子を介して熱伝導し、ＰＣＢから空気へ熱伝達する経路である。

（３）は、デバイス２００のパッケージ表面側面部に熱伝導し、パッケージから空気に熱伝達する経路である。

パッケージ表面上部にＴＩＭ（ｔｈｅｒｍａｌ ｉｎｔｅｒｆａｃｅ ｍａｔｅｌｉａｌ）などの熱伝導部材を装着していない場合、（２）がデバイス２００に生じた熱の主な放熱経路になる。

図２５は、最大消費電流の消費電流クラスの電源構成に対応するホスト側の放熱機構の構成例を示す図である。

消費電流クラスＣＣ１をサポートしているホストの電源構成においては、消費電流値は最大になる。そのため、他の消費電流クラスと比較してリムーバブルメモリデバイス１０から生じる熱の量が多くなることが想定される。そのため、ＴＩＭ５００などの熱伝導部材を装着させるなどの対策をあらかじめ設計することができる。

一方、図２６は、小消費電流の消費電流クラスの電源構成に対応するホスト側の放熱機構の構成例を示す図である。

消費電流クラスＣＣ４をサポートしているホストの電源構成においては、消費電流値はＣＣ１をサポートしているホストの電源構成と比べて小さくなる。そのため、ＣＣ１をサポートしているリムーバブルメモリデバイス１０が稼働する場合と比較して、ＣＣ４をサポートしているリムーバブルメモリデバイス１０が稼働することによって生じる熱の量は少なくなる。そのため、図２５のようなＴＩＭ５００などの熱伝導部材を用意する必要はない。

つまり、消費電流クラスを考慮することによって、ホストのプリント回路基板に必要な放熱設計を把握することができ、過剰な対策を講じることによってコストがかかることを避けることができる。

以上説明したように、本実施形態によれば、互いに消費電流が異なる複数種のカレントクラスが規定されている。各カレントクラスでは、多電源構成のリムーバブルメモリデバイス１０の各電源毎に、消費電流（許容電流値）が規定されている。リムーバブルメモリデバイス１０によってサポートされているカレントクラスがＣＣ１である場合には、リムーバブルメモリデバイス１０によって第１の電源（ＰＷＲ＿１）から消費される第１の消費電流値は、ソケット１００の端子とリムーバブルメモリデバイス１０の端子との間の接触抵抗値を介してホストからリムーバブルメモリデバイス１０の第１の電源端子（Ｐ１２８、Ｐ１３０、Ｐ１３１）に供給することが許容される最大電流値である第１の許容電流値以下である。また、リムーバブルメモリデバイス１０によって第２の電源（ＰＷＲ＿２）から消費される第２の消費電流値は、ソケット１００の端子とリムーバブルメモリデバイス１０の端子との間の接触抵抗値を介してホストからリムーバブルメモリデバイス１０の第２の電源端子（Ｐ１２４、Ｐ１２５、Ｐ１２７）に供給することが許容される最大電流値である第２の許容電流値以下である。

リムーバブルメモリデバイス１０によってサポートされている消費電流クラスがＣＣ２～ＣＣ４の一つである場合には、リムーバブルメモリデバイス１０によって第１の電源（ＰＷＲ＿１）から消費される第１の消費電流値は、このＣＣクラスで規定された第１の電源（ＰＷＲ＿１）に関する第３の許容電流値以下であり、リムーバブルメモリデバイス１０によって第２の電源（ＰＷＲ＿２）から消費される第２の消費電流値は、この別の消費電流クラスで規定された第２の電源（ＰＷＲ＿２）に関する第４の許容電流値以下である。

よって、リムーバブルメモリデバイス１０がサポートしているカレントクラスが複数種のカレントクラスのうちのどのカレントクラスであるかに応じて、リムーバブルメモリデバイス１０の動作に必要な消費電流値（最大消費電流値）を電源毎に特定することが可能となる。

よって、ホストメーカは、ホストにおいて使用すべきリムーバブルメモリデバイス１０の消費電流クラスがＣＣ１である場合には、ＣＣ１に対応する第１および第２の許容消費電流値を供給可能な電源回路をホストに搭載するという電源構成を採用することができる。これにより、ＣＣ１をサポートするどのデバイス製品も、ＣＣ１に対応するホストにおいて正常に使用することができる。

また、ホストメーカは、ホストにおいて使用すべきリムーバブルメモリデバイス１０のカレントクラスがＣＣ１よりも消費電流が少ないＣＣ２～ＣＣ４のいずれかである場合には、このカレントクラスに対応する各電源の許容消費電流値に基づいてホスト側の電源回路の能力を電源毎に最適化することが可能になり、ホスト側の電源回路のコストを低減できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…リムーバブルメモリデバイス、１３…ＮＡＮＤ型フラッシュメモリ、１４…コントローラ、１００…ソケット、第１の電源端子…Ｐ１２８、Ｐ１３０、Ｐ１３１、第２の電源端子…Ｐ１２４、Ｐ１２５、Ｐ１２７。

Claims (7)

1. ホスト内のソケットに対して挿入および取り外し可能で、前記ホストから供給される第１および第２の電源によって動作するリムーバブルメモリデバイスであって、前記第１および第２の電源は互いに異なる電圧を有し、
   前記第１の電源が供給される一つ以上の第１の電源端子と、前記第２の電源が供給される一つ以上の第２の電源端子と、を含む複数の端子と、
   不揮発性メモリと、
   前記不揮発性メモリを制御するコントローラと、を具備し、
   前記リムーバブルメモリデバイスは、互いに異なる複数の消費電流を規定した複数種類の消費電流クラスのうちの一つの消費電流クラスをサポートするように構成され、前記複数種類の消費電流クラスの各々においては、前記第１の電源に関する消費電流と前記第２の電源に関する消費電流との双方が規定されており、
   前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスが前記複数種類の消費電流クラスのうちで最も消費電流値が大きい第１の消費電流クラスである場合、前記リムーバブルメモリデバイスによって前記第１の電源から消費される第１の消費電流値は、前記ソケットの端子と前記リムーバブルメモリデバイスの端子との間の接触抵抗値を介して前記ホストから前記リムーバブルメモリデバイスの前記一つ以上の第１の電源端子に供給することが許容される最大電流値である第１の許容電流値以下であり、前記リムーバブルメモリデバイスによって前記第２の電源から消費される第２の消費電流値は、前記接触抵抗値を介して前記ホストから前記リムーバブルメモリデバイスの前記一つ以上の第２の電源端子に供給することが許容される最大電流値である第２の許容電流値以下であり、
   前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスが、前記第１の消費電流クラスとは異なる別の消費電流クラスである場合、前記第１の消費電流値は、前記別の消費電流クラスで規定されている前記第１の電源に関する第３の許容電流値以下であり、前記第２の消費電流値は、前記別の消費電流クラスで規定されている前記第２の電源に関する第４の許容電流値以下であり、
   前記第１の許容電流値は、前記第１の電源の公称電圧値と、前記第１の電源の電源変動率と、前記接触抵抗値と、前記リムーバブルメモリデバイスの動作に必要な前記第１の電源の下限電圧値とに基づいて求められ、
   前記第２の許容電流値は、前記第２の電源の公称電圧値と、前記第２の電源の電源変動率と、前記接触抵抗値と、前記リムーバブルメモリデバイスの動作に必要な前記第２の電源の下限電圧値とに基づいて求められる、リムーバブルメモリデバイス。
2. ホスト内のソケットに対して挿入および取り外し可能で、前記ホストから供給される第１および第２の電源によって動作するリムーバブルメモリデバイスであって、前記第１および第２の電源は互いに異なる電圧を有し、
   前記第１の電源が供給される一つ以上の第１の電源端子と、前記第２の電源が供給される一つ以上の第２の電源端子と、を含む複数の端子と、
   不揮発性メモリと、
   前記不揮発性メモリを制御するコントローラと、を具備し、
   前記リムーバブルメモリデバイスは、互いに異なる複数の消費電流を規定した複数種類の消費電流クラスのうちの一つの消費電流クラスをサポートするように構成され、前記複数種類の消費電流クラスの各々においては、前記第１の電源に関する消費電流と前記第２の電源に関する消費電流との双方が規定されており、
   前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスが前記複数種類の消費電流クラスのうちで最も消費電流値が大きい第１の消費電流クラスである場合、前記リムーバブルメモリデバイスによって前記第１の電源から消費される第１の消費電流値は、前記ソケットの端子と前記リムーバブルメモリデバイスの端子との間の接触抵抗値を介して前記ホストから前記リムーバブルメモリデバイスの前記一つ以上の第１の電源端子に供給することが許容される最大電流値である第１の許容電流値以下であり、前記リムーバブルメモリデバイスによって前記第２の電源から消費される第２の消費電流値は、前記接触抵抗値を介して前記ホストから前記リムーバブルメモリデバイスの前記一つ以上の第２の電源端子に供給することが許容される最大電流値である第２の許容電流値以下であり、
   前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスが、前記第１の消費電流クラスとは異なる別の消費電流クラスである場合、前記第１の消費電流値は、前記別の消費電流クラスで規定されている前記第１の電源に関する第３の許容電流値以下であり、前記第２の消費電流値は、前記別の消費電流クラスで規定されている前記第２の電源に関する第４の許容電流値以下であり、
   前記第１の許容電流値は、一つの電源端子当たりの前記第１の電源の許容電流値に、前記第１の電源端子の数を乗じた値であり、
   前記一つの電源端子当たりの前記第１の電源の前記許容電流値は、前記第１の電源の公称電圧値と、前記第１の電源の電源変動率と、前記接触抵抗値と、前記リムーバブルメモリデバイスの動作に必要な前記第１の電源の下限電圧値とに基づいて求められ、
   前記第２の許容電流値は、一つの電源端子当たりの前記第２の電源の許容電流値に、前記第２の電源端子の数を乗じた値であり、
   前記一つの電源端子当たりの前記第２の電源の前記許容電流値は、前記第２の電源の公称電圧値と、前記第２の電源の電源変動率と、前記接触抵抗値と、前記リムーバブルメモリデバイスの動作に必要な前記第２の電源の下限電圧値とに基づいて求められる、リムーバブルメモリデバイス。
3. 前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスを示す情報、または前記リムーバブルメモリデバイスの前記第１および第２の消費電流値と前記リムーバブルメモリデバイスの性能とに基づいて前記リムーバブルメモリデバイスが分類される複数種のカテゴリのうちの一つのカテゴリを示す情報が、前記ホストから読み出し可能な前記コントローラ内のレジスタに格納されている請求項１または請求項２に記載のリムーバブルメモリデバイス。
4. 前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスを示すロゴ、または前記リムーバブルメモリデバイスの前記第１および第２の消費電流値と前記リムーバブルメモリデバイスの性能とに基づいて前記リムーバブルメモリデバイスが分類される複数種のカテゴリのうちの一つのカテゴリを示すロゴが前記リムーバブルメモリデバイスのパッケージの一表面にマーキングされている請求項１または請求項２に記載のリムーバブルメモリデバイス。
5. 前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスに関する情報を示す二次元バーコード、または前記リムーバブルメモリデバイスの前記第１および第２の消費電流値と前記リムーバブルメモリデバイスの性能とに基づいて前記リムーバブルメモリデバイスが分類される複数種のカテゴリのうちの一つのカテゴリに関する情報を示す二次元バーコードが前記リムーバブルメモリデバイスのパッケージの一表面にマーキングされている請求項１または請求項２に記載のリムーバブルメモリデバイス。
6. 前記リムーバブルメモリデバイスのパッケージには、前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスを識別、または前記リムーバブルメモリデバイスの前記第１および第２の消費電流値と前記リムーバブルメモリデバイスの性能とに基づいて前記リムーバブルメモリデバイスが分類される複数種のカテゴリのうちの一つのカテゴリを識別するための切り欠きが形成されている請求項１または請求項２に記載のリムーバブルメモリデバイス。
7. ホスト内のソケットに対して挿入および取り外し可能で、前記ホストから供給される第１および第２の電源によって動作するリムーバブルメモリデバイスであって、前記第１および第２の電源は互いに異なる電圧を有し、
   前記第１の電源が供給される一つ以上の第１の電源端子と、前記第２の電源が供給される一つ以上の第２の電源端子と、を含む複数の端子と、
   不揮発性メモリと、
   前記不揮発性メモリを制御するコントローラと、を具備し、
   前記リムーバブルメモリデバイスは、複数種類の消費電流クラスのうちの一つの消費電流クラスをサポートするように構成され、前記複数種類の消費電流クラスの各々においては、前記第１の電源に関する消費電流として、複数種類の接触抵抗値に対応する複数種類の許容電流値が規定され、且つ、前記第２の電源に関する消費電流として、前記複数種類の接触抵抗値に対応する複数種類の許容電流値が規定されており、
   前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスが前記複数種類の消費電流クラスのうちで最も消費電流値が大きい第１の消費電流クラスであり、且つ、前記ソケットの端子と前記リムーバブルメモリデバイスの端子との間の接触抵抗値が前記複数種類の接触抵抗値のうちの第１の接触抵抗値である場合、前記リムーバブルメモリデバイスによって前記第１の電源から消費される第１の消費電流値は、前記第１の電源の公称電圧値と、前記第１の電源の電源変動率と、前記第１の接触抵抗値と、前記リムーバブルメモリデバイスの動作に必要な前記第１の電源の下限電圧値とに基づいて求められる第１の許容電流値以下であり、前記リムーバブルメモリデバイスによって前記第２の電源から消費される第２の消費電流値は、前記第２の電源の公称電圧値と、前記第２の電源の電源変動率と、前記第１の接触抵抗値と、前記リムーバブルメモリデバイスの動作に必要な前記第２の電源の下限電圧値とに基づいて求められる第２の許容電流値以下であり、
   前記リムーバブルメモリデバイスによってサポートされている前記一つの消費電流クラスが、前記第１の消費電流クラスとは異なる別の消費電流クラスであり、且つ、前記ソケットの端子と前記リムーバブルメモリデバイスの端子との間の接触抵抗値が前記第１の接触抵抗値である場合、前記第１の消費電流値は、（１）前記第１の許容電流値と、（２）前記第１の消費電流クラスで規定されている前記第１の電源に関する前記複数種類の許容電流値のうちの最大許容電流値に前記別の消費電流クラスに割り当てられた比率を乗じた値と、のうちの最小値以下であり、前記第２の消費電流値は、（３）前記第２の許容電流値と、（４）前記第１の消費電流クラスで規定されている前記第２の電源に関する前記複数種類の許容電流値のうちの最大許容電流値に前記比率を乗じた値と、のうちの最小値以下であるリムーバブルメモリデバイス。

Images