JP7639083B2 - 表示装置 - Google Patents

Description

［関連出願の相互参照］
本願は、２０２２年９月５日に韓国特許庁に出願された韓国特許出願第１０－２０２２－０１１１９２８号に対する優先権を主張し、その開示内容は、参照により本出願に明示的に組み込まれる。

本明細書は、表示装置に関し、より詳細には、タッチセンシングが可能であり、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた表示装置に関する。

コンピュータのモニタやＴＶ、携帯電話等に使用される表示装置には、自ら光を発光する有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ；ＯＬＥＤ）等と、別途の光源を要する液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ；ＬＣＤ）等がある。

表示装置は、コンピュータのモニタ及びＴＶだけではなく、個人携帯機器までその適用範囲が多様化及び拡張され得る。その結果、広い表示面積を有しながらも減少した体積及び重さを有する表示装置についての研究が進行している。

また、近年は、ＬＥＤを含む表示装置が次世代の表示装置として注目を集めている。ＬＥＤは、有機物質でない無機物質からなるので、信頼性に優れ、液晶表示装置や有機発光表示装置に比して寿命が長い。

また、ＬＥＤは、点灯速度が速いだけではなく、発光効率に優れ、耐衝撃性が強くて安定性に優れ、高輝度の映像を表示することができる。

本明細書が解決しようとする課題は、改善されたタッチセンシングが可能な表示装置を提供することである。

本明細書が解決しようとする他の課題は、組み立て配線をタッチセンシング配線として使用してタッチ部の構造を簡素化した表示装置を提供することである。

本明細書が解決しようとするまた他の課題は、サブ画素を駆動するための複数の配線のいずれか一つをタッチセンシング配線としても使用してタッチ部の構造を簡素化した表示装置を提供することである。

本明細書が解決しようとするまた他の課題は、サブ画素とタッチ部を同時駆動できる表示装置を提供することである。

本明細書が解決しようとするまた他の課題は、サブ画素とタッチ部を時分割駆動できる表示装置を提供することである。

本明細書の課題は、以上において言及した課題に制限されず、言及されていないまた他の課題は、下記の記載から当業者に明確に理解され得るだろう。

本明細書の一実施例に係る表示装置は、基板上に配置され、それぞれが駆動トランジスタ、発光素子及び駆動トランジスタと発光素子を連結する画素電極を含む複数のサブ画素、及び基板上に配置され、それぞれがタッチセンシングトランジスタ及びタッチセンシングトランジスタと連結されたタッチ電極を含む複数のタッチ部を含み、画素電極とタッチ電極は、同じ層に配置される。従って、基板上に画素電極と共にタッチ電極を配置してセルフキャパシタンス方式でタッチをセンシングすることができる。

本明細書の他の実施例に係る表示装置は、複数のサブ画素及び複数のタッチ部が配置された表示パネル、及び複数のタッチ部にタッチ駆動信号を提供するタッチ駆動部を含み、複数のサブ画素と複数のタッチ部は、互いに異なる行に配置される。従って、表示パネルの内部に複数のタッチ部を配置してインセル方式でタッチをセンシングすることができる。

その他の実施例の具体的な事項は、詳細な説明及び図面に含まれている。

本開示の一実施例によれば、表示パネルの内部にタッチ部を形成してタッチ入力をセンシングすることができる。

本開示の一実施例によれば、発光素子を自己組み立てするための組み立て配線のうち一つをタッチセンシング配線として使用してタッチ部の構造を簡素化することができる。

本開示の一実施例によれば、サブ画素を駆動するための配線のうち一つをタッチセンシング配線として使用してタッチ部の構造を簡素化することができる。

本開示の一実施例によれば、サブ画素とタッチ部を同時駆動することができる。

本開示の一実施例によれば、サブ画素とタッチ部を時分割駆動することができる。

本開示の一つ以上の実施例に効果は、以上において例示された内容により制限されず、さらに多様な効果が本明細書内に含まれている。

本明細書の一実施例に係る表示装置の概略的な構成図である。 本明細書の一実施例に係る表示装置のサブ画素及びタッチ部の回路図である。 本明細書の一実施例に係る表示装置の表示パネルの拡大平面図である。 図３のＡ－Ａ’及びＢ－Ｂ’に沿った断面図である。 図３のＡ－Ａ’及びＣ－Ｃ’に沿った断面図である。 図３のＤ－Ｄ’に沿った断面図である。 本明細書の一実施例に係る表示装置のサブ画素及びタッチ部に入力される信号の例を示したタイミング図である。 本明細書の一実施例に係る表示装置で外部入力の有無によるタッチ部の電圧変化量についての例示的なグラフである。 本明細書の他の実施例に係る表示装置のサブ画素及びタッチ部の回路図である。 本明細書の他の実施例に係る表示装置の表示パネルの拡大平面図である。 図１０のＤ－Ｄ’に沿った断面図である。 本明細書の他の実施例に係る表示装置のサブ画素及びタッチ部に入力される信号の例を示したタイミング図である。

本明細書の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている実施例を参照すると、明確になるだろう。しかし、本明細書は、以下において開示される実施例に制限されるものではなく、互いに異なる多様な形態に具現され、単に、本実施例は、本明細書の開示が完全なものとなるようにし、本明細書の属する技術の分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本明細書は、請求項の範疇により定義されるだけである。

本明細書の実施例を説明するための図面に開示された形状、面積、比率、角度、個数等は、例示的なものであるので、本明細書が図示された事項に制限されるものではない。明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。また、本明細書を説明するにあたって、関連した公知技術についての具体的な説明が本明細書の要旨を不要に濁す恐れがあると判断される場合、その詳細な説明は省略され得る。本明細書上において言及された「含む」、「有する」、「包含する」等が使用される場合、「～だけ」が使用されない以上、他の部分が加えられ得る。構成要素を単数で表現した場合、特に明示的な記載事項がない限り、複数を含む場合を含み得る。

構成要素を解釈するにあたって、別途の明示的な記載がなくても誤差範囲を含むものと解釈する。

位置関係についての説明である場合、例えば、「～上に」、「～上部に」、「～下部に」、「～隣に」等と二部分の位置関係が説明される場合、「すぐ」または「直接」が使用されない以上、二部分の間に一つ以上の他の部分が位置し得る。

素子または層が他の素子または層の「上（ｏｎ）」と称されるものは、他の素子のすぐ上または中間に他の層または他の素子を介在した場合をいずれも含み得る。

また、第１、第２等が多様な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語により制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものであり、順序または順番を規定するものではない。従って、以下において言及される第１構成要素は、本明細書の技術的思想内で第２構成要素であり得る。

明細書全体にわたって、同じ参照符号は、同じ構成要素を指す。

図面で示された各構成の面積及び厚さは、説明の便宜のために示されたものであり、本明細書は、示された構成の面積及び厚さに必ずしも限定されるものではない。

本明細書の様々な実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に多様な連動及び駆動が可能であり、各実施例が互いに対して独立して実施可能であってもよく、関連関係で共に実施してもよい。また、「例示的」という用語は、「例」という用語と交換可能に使用することがあり、「例」と同一または類似の意味を有し得る。

以下においては、図面を参照して、本明細書について説明する。本開示のすべての実施例による各表示装置の全ての構成要素は、動作可能に結合され、構成されている。

図１は、本明細書の一実施例に係る表示装置の概略的な構成図である。図１においては、説明の便宜のために、表示装置１００の多様な構成要素のうち表示パネルＰＮ、ゲート駆動部ＧＤ、データ駆動部ＤＤ、タッチ駆動部ＴＤ及びタイミングコントローラＴＣを示している。

図１を参照すると、表示装置１００は、複数のサブ画素ＳＰを含む表示パネルＰＮ、表示パネルＰＮに各種の信号を供給するゲート駆動部ＧＤ及びデータ駆動部ＤＤ、ゲート駆動部ＧＤとデータ駆動部ＤＤを制御するタイミングコントローラＴＣ及びタッチ入力をセンシングするためのタッチ駆動部ＴＤを含む。

表示パネルＰＮは、ユーザに映像を表示するための構成であり、複数のサブ画素ＳＰを含む。表示パネルＰＮで複数のスキャン配線ＳＬ及び複数のデータ配線ＤＬが互いに交差し、複数のサブ画素ＳＰそれぞれは、スキャン配線ＳＬ及びデータ配線ＤＬに連結される。この他にも、複数のサブ画素ＳＰそれぞれは、高電位電源配線、低電位電源配線、基準配線等に連結され得る。

複数のサブ画素ＳＰは、画面を構成する最小単位であり、複数のサブ画素ＳＰそれぞれは、発光素子及びそれを駆動するための画素回路を含み得る。複数の発光素子は、表示パネルＰＮの種類によって異に定義され得る。例えば、表示パネルＰＮが無機発光表示パネルである場合、発光素子は、ＬＥＤ（Ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）またはマイクロＬＥＤ（Ｍｉｃｒｏ Ｌｉｇｈｔ－ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）であり得る。

ゲート駆動部ＧＤは、タイミングコントローラＴＣから提供された複数のゲート制御信号ＧＣＳによって複数のスキャン配線ＳＬに複数のスキャン信号ＳＣＡＮを供給する。図１においては、一つのゲート駆動部ＧＤが表示パネルＰＮの一側に離隔されて配置されたものと示したが、ゲート駆動部ＧＤの個数及び配置は、これに制限されない。

データ駆動部ＤＤは、タイミングコントローラＴＣから提供された複数のデータ制御信号ＤＣＳによってタイミングコントローラＴＣから入力される映像データＲＧＢを基準ガンマ電圧を利用してデータ電圧Ｖｄａｔａに変換する。データ駆動部ＤＤは、変換されたデータ電圧Ｖｄａｔａを複数のデータ配線ＤＬに供給できる。

タイミングコントローラＴＣは、外部から入力された映像データＲＧＢを整列してデータ駆動部ＤＤに供給する。タイミングコントローラＴＣは、外部から入力される同期信号、例えば、ドットクロック信号、データイネーブル信号、水平／垂直同期信号を利用してゲート制御信号ＧＣＳ及びデータ制御信号ＤＣＳを生成し得る。そして、タイミングコントローラＴＣは、生成されたゲート制御信号ＧＣＳ及びデータ制御信号ＤＣＳをゲート駆動部ＧＤ及びデータ駆動部ＤＤそれぞれに供給してゲート駆動部ＧＤ及びデータ駆動部ＤＤを制御できる。

タッチ駆動部ＴＤは、タイミングコントローラＴＣまたは外部構成から入力されるタッチイネーブル信号に基づいてタッチセンシング期間の間、タッチ部を駆動する。タッチ駆動部ＴＤは、タッチセンシング期間の間、タッチセンシング配線Ｓｅｎを通してタッチ部の複数のタッチ電極にタッチ駆動信号を供給してタッチ入力をセンシングすることができる。

タッチ部は、タッチ入力を検出するための複数のタッチ電極を含む構成である。タッチ部は、表示パネルＰＮに配置され、表示パネルＰＮ上のタッチ入力を検出できる。複数のタッチ電極は、タッチセンシング配線Ｓｅｎ及びタッチ駆動部ＴＤと連結されてタッチ入力をセンシングすることができる。このとき、タッチ電極の配置方式によって、別途のタッチ部を作製して表示パネルＰＮに貼り付けるアドオン方式（ａｄｄ－ｏｎ ｔｙｐｅ）、表示パネルＰＮ上にタッチ部を直接形成するオンセル方式（ｏｎ－ｃｅｌｌ ｔｙｐｅ）、及び表示パネルＰＮの内部にタッチ部を内蔵するインセル方式（ｉｎ－ｃｅｌｌ ｔｙｐｅ）等でなされ得る。

また、タッチ部は、ミューチュアルキャパシタンス（Ｍｕｔｕａｌ－ｃａｐａｃｉｔａｎｃｅ）方式またはセルフキャパシタンス（Ｓｅｌｆ－ｃａｐａｃｉｔａｎｃｅ）方式でタッチをセンシングし得る。例えば、ミューチュアルキャパシタンス方式である場合、タッチ部は、タッチ駆動信号が印加される駆動タッチ電極、及びタッチセンシング信号が検出され、駆動タッチ電極とキャパシタンスを形成するセンシングタッチ電極からなり得る。そして、駆動タッチ電極とセンシングタッチ電極間のキャパシタンス変化に基づいてタッチをセンシングし得る。セルフキャパシタンス方式である場合、タッチ部は、それぞれが駆動タッチ電極かつセンシングタッチ電極として機能する複数のタッチ電極からなり得る。そして、タッチ電極にタッチ駆動信号を印加し、タッチの有無によるタッチ電極のキャパシタンス変化に基づいてタッチ入力をセンシングし得る。

以下においては、本明細書の一実施例に係る表示装置１００のタッチ部は、表示パネルＰＮの内部にタッチ電極が内蔵されたインセル方式であり、一つのタッチ電極で静電容量の変化を測定してタッチを感知するセルフキャパシタンス方式であるものと説明する。

以下においては、本明細書の一実施例に係る表示装置１００の表示パネルＰＮの複数のサブ画素ＳＰ及びタッチ部をより詳細に説明する。

図２は、本明細書の一実施例に係る表示装置のサブ画素及びタッチ部の回路図である。図２のサブ画素およびタッチ部は、図１の表示装置または本開示の他の任意の表示装置で使用され得る。

図２を参照すると、複数のサブ画素ＳＰそれぞれは、第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３、ストレージキャパシタＣｓｔ及び一つ以上の発光素子ＬＥＤを含み、タッチ部ＴＵは、タッチセンシングトランジスタＳＴ、タッチ電極ＴＥ及びタッチキャパシタＣｆを含む。

図２を参照すると、複数のサブ画素ＳＰそれぞれの第１トランジスタＴ１、第２トランジスタＴ２及び第３トランジスタＴ３は、ゲート電極、ソース電極及びドレイン電極を含む。第１トランジスタＴ１、第２トランジスタＴ２及び第３トランジスタＴ３は、Ｐタイプの薄膜トランジスタまたはＮタイプの薄膜トランジスタであり得る。例えば、Ｐタイプの薄膜トランジスタは、ソース電極からドレイン電極に正孔（Ｈｏｌｅ）が移動するので、ソース電極からドレイン電極に電流が流れ得る。Ｎタイプの薄膜トランジスタは、ソース電極からドレイン電極に電子（Ｅｌｅｃｔｒｏｎ）が移動するので、ドレイン電極からソース電極に電流が流れ得る。以下においては、第１トランジスタＴ１、第２トランジスタＴ２及び第３トランジスタＴ３がドレイン電極からソース電極に電流が流れるＮタイプの薄膜トランジスタであるものと仮定して説明するが、これに制限されない。

第１トランジスタＴ１は、データ電圧Ｖｄａｔａを第２トランジスタＴ２のゲート電極に伝達するトランジスタである。第１トランジスタＴ１は、第１スキャン配線ＳＬ１に連結されたゲート電極、データ配線ＤＬに連結されたドレイン電極及び第２トランジスタＴ２のゲート電極に連結されたソース電極を含む。第１トランジスタＴ１は、第１スキャン配線ＳＬ１から信号によりターン－オンされ得、データ配線ＤＬからデータ電圧Ｖｄａｔａはターン－オンされた第１トランジスタＴ１を通して第２トランジスタＴ２のゲート電極に伝達され得る。そこで、第１トランジスタＴ１は、スイッチングトランジスタと称され得る。

第２トランジスタＴ２は、駆動電流を発光素子ＬＥＤに供給するトランジスタである。第２トランジスタＴ２は、第１トランジスタＴ１と連結されたゲート電極、高電位電源配線ＶＤＤに連結されたドレイン電極及び発光素子ＬＥＤと連結されたソース電極を含む。第２トランジスタＴ２は、ターン－オンされて発光素子ＬＥＤに流れる駆動電流を制御できる。従って、駆動電流を制御する第２トランジスタＴ２は、駆動トランジスタと称され得る。

第３トランジスタＴ３は、第２トランジスタＴ２の閾値電圧を補償するためのトランジスタである。第３トランジスタＴ３は、第２トランジスタＴ２のソース電極と基準配線ＲＬとの間に連結される。第３トランジスタＴ３は、第１スキャン配線ＳＬ１に連結されたゲート電極、第２トランジスタＴ２のソース電極と基準配線ＲＬそれぞれに連結されたソース電極及びドレイン電極を含む。第３トランジスタＴ３のソース電極及びドレイン電極のうち一つは、第２駆動トランジスタＴ２と前記発光素子ＬＥＤの間のノードに連結され、第３トランジスタＴ３のソース電極及びドレイン電極のうち他の一つは、基準配線ＲＬと連結される。第３トランジスタＴ３は、ターン－オンされて第２トランジスタＴ２のソース電極に基準電圧を伝達して第２トランジスタＴ２の閾値電圧をセンシングすることができる。そこで、第２トランジスタＴ２の特性をセンシングする第３トランジスタＴ３は、センシングトランジスタと称され得る。

ストレージキャパシタＣｓｔは、発光素子ＬＥＤが発光する間、第２トランジスタＴ２のゲート電極とソース電極との間の電位差を貯蔵して発光素子ＬＥＤに一定の電流が供給され得るようにすることができる。ストレージキャパシタＣｓｔは、複数のキャパシタ電極を含む。ストレージキャパシタＣｓｔの一部の電極は、第２トランジスタＴ２のゲート電極に連結され得、残りの電極は、第２トランジスタＴ２のソース電極に連結され得る。

各サブ画素ＳＰに一つ以上の発光素子ＬＥＤが配置される。複数の発光素子ＬＥＤは、電流により光を発光する素子である。発光素子ＬＥＤは、赤色光、緑色光、青色光等を発光する発光素子ＬＥＤを含むことができ、これらの組み合わせで白色を含む多様な色相の光を具現できる。また、特定の色相の光を発光する発光素子ＬＥＤと発光素子ＬＥＤから光を他の色相の光に変換させる光変換部材を使用して多様な色相の光を具現することもできる。発光素子ＬＥＤは、第２トランジスタＴ２と低電位電源配線ＶＳＳとの間に連結され、第２トランジスタＴ２から駆動電流の供給を受けて発光できる。

一方、一つのサブ画素ＳＰに配置された複数の発光素子ＬＥＤは、並列に連結され得る。例えば、複数の発光素子ＬＥＤそれぞれの一つの電極は、同一の第２トランジスタＴ２のソース電極に連結され得、他の電極は、同一の低電位電源配線ＶＳＳに連結され得る。

表示パネルＰＮに複数のサブ画素ＳＰと共にタッチ部ＴＵが配置され得る。タッチ部ＴＵは、複数のサブ画素ＳＰと隣接するように配置され得る。上述したように、タッチ部ＴＵは、表示パネルＰＮの内部に内蔵されたインセル方式で構成され、これによって表示パネルＰＮの内部の複数のサブ画素ＳＰとタッチ部ＴＵが互いに隣接するように配置され得る。タッチ部ＴＵは、タッチセンシングトランジスタＳＴ及びタッチキャパシタＣｆを含む。

タッチセンシングトランジスタＳＴは、ターン－オンされてタッチ電極ＴＥの電圧をタッチセンシング配線Ｓｅｎに伝達できる。タッチセンシングトランジスタＳＴは、タッチセンシング配線Ｓｅｎとタッチ電極ＴＥとの間に連結され得る。そして、タッチセンシングトランジスタＳＴは、サブ画素ＳＰのトランジスタＴ１、Ｔ３とは互いに異なるスキャン配線ＳＬに連結され得、独立してターン－オンされ得る。タッチセンシングトランジスタＳＴは、第２スキャン配線ＳＬ２に連結されたゲート電極、タッチセンシング配線Ｓｅｎに連結されたソース電極及びタッチ電極ＴＥの間に連結されたドレイン電極を含む。タッチセンシングトランジスタＳＴは、第２スキャン配線ＳＬ２のスキャン信号ＳＣＡＮによりターン－オンされ、タッチ電極ＴＥにタッチ駆動信号を伝達できる。そして、タッチ駆動部ＴＤは、タッチセンシングトランジスタＳＴ及びタッチセンシング配線Ｓｅｎを通してタッチ電極ＴＥと外部入力ＦＮＧとの間に形成されたタッチキャパシタＣｆによって変動された電圧をセンシングすることができる。そこで、タッチ駆動部ＴＤは、タッチセンシング配線Ｓｅｎを通してタッチ電極ＴＥの静電容量変化、例えば、電圧変化量を検出してタッチ入力をセンシングすることができ、タッチセンシング配線Ｓｅｎと第２スキャン配線ＳＬ２に基づいてタッチ座標をセンシングすることができる。

タッチキャパシタＣｆは、タッチ電極ＴＥと外部入力ＦＮＧとの間に形成されるキャパシタである。タッチ電極ＴＥと外部入力ＦＮＧとの間の電圧は、外部入力ＦＮＧに応じて変化し、タッチキャパシタＣｆに貯蔵され得る。タッチキャパシタＣｆに貯蔵される電荷は、外部入力ＦＮＧの有無や外部入力ＦＮＧとタッチ電極ＴＥとの間の距離によって変わり得、タッチ駆動部ＴＤは、電荷変化を検出してタッチ入力及びタッチ座標をセンシングすることができる。

一方、図２においては、一つのサブ画素ＳＰに一つのタッチ部ＴＵが隣接するように配置されたものと示したが、複数のサブ画素ＳＰに一つのタッチ部ＴＵが隣接するように配置され得、これに制限されない。

以下においては、図３乃至図６を参照して、本明細書の一実施例に係る表示装置１００の表示パネルＰＮの構造の例を詳細に説明する。

図３は、本明細書の一実施例に係る表示装置の表示パネルの拡大平面図である。図４は、図３のＡ－Ａ’及びＢ－Ｂ’に沿った断面図である。図５は、図３のＡ－Ａ’及びＣ－Ｃ’に沿った断面図である。図６は、図３のＤ－Ｄ’に沿った断面図である。具体的に、図４及び図５は、複数のサブ画素ＳＰの断面図である。図６は、タッチ部ＴＵの断面図である。

図３を参照すると、表示パネルＰＮに複数のサブ画素ＳＰが配置され、複数のサブ画素ＳＰと隣接するようにタッチ部ＴＵが配置される。複数のサブ画素ＳＰは、複数の行と複数の列をなして配置され得、タッチ部ＴＵも複数の行と複数の列をなして配置され得る。タッチ部ＴＵが配置された行は、複数のサブ画素ＳＰが配置された行の間に配置され得る。例えば、複数のサブ画素ＳＰとタッチ部ＴＵは、列方向で交互に配置され得る。そして、一つのタッチ部ＴＵは、一つ以上のサブ画素ＳＰと対応する幅を有し得る。例えば、列方向で第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３の一側領域に一つのタッチ部ＴＵが配置され得る。そして、一つのタッチ部ＴＵは、３個のサブ画素ＳＰと対応する幅を有し得る。ただし、図３に示されたタッチ部ＴＵとサブ画素ＳＰの設計は例示的なものであり、タッチ部ＴＵとサブ画素ＳＰの配置及び面積は多様に設計され得、これに制限されない。

図３乃至図５を参照すると、複数のサブ画素ＳＰは、第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３を含む。第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３それぞれは、発光素子ＬＥＤ及び回路を含んで独立して光を発光できる。例えば、第１サブ画素ＳＰ１は赤色サブ画素ＳＰであってよく、第２サブ画素ＳＰ２は緑色サブ画素ＳＰであってよく、第３サブ画素ＳＰ３は青色サブ画素ＳＰであってよいが、これに制限されるものではない。

そして、表示パネルＰＮは、基板１１０、バッファ層１１１、ゲート絶縁層１１２、層間絶縁層１１３、第１パッシベーション層１１４、第１平坦化層１１５、第２パッシベーション層１１６、第３パッシベーション層１１７、接着層１１９及び第２平坦化層１１８を含む。

まず、基板１１０は、表示装置１００に含まれた多様な構成要素を支持するための構成であり、絶縁物質からなり得る。例えば、基板１１０は、ガラスまたは樹脂等からなり得る。また、基板１１０は、高分子またはプラスチックを含んでなってもよく、フレキシビリティ（ｆｌｅｘｉｂｉｌｉｔｙ）を有する物質からなってもよい。

基板１１０上に高電位電源配線ＶＤＤ、複数のデータ配線ＤＬ、基準配線ＲＬ、遮光層ＬＳ及び第１キャパシタ電極ＳＣ１が配置される。

高電位電源配線ＶＤＤは、複数のサブ画素ＳＰそれぞれに高電位電源電圧を伝達する配線である。複数の高電位電源配線ＶＤＤは、高電位電源電圧を複数のサブ画素ＳＰそれぞれの第２トランジスタＴ２に伝達できる。高電位電源配線ＶＤＤは、複数のサブ画素ＳＰの間で列方向に沿って延び得る。例えば、高電位電源配線ＶＤＤは、第１サブ画素ＳＰ１と第３サブ画素ＳＰ３との間で列方向に沿って配置され得る。そして、高電位電源配線ＶＤＤは、後述する補助高電位電源配線ＶＤＤＡを通して行方向に配置された複数のサブ画素ＳＰそれぞれの第２トランジスタＴ２のドレイン電極と電気的に連結され得る。

複数のデータ配線ＤＬは、複数のサブ画素ＳＰそれぞれにデータ電圧Ｖｄａｔａを伝達する配線である。複数のデータ配線ＤＬは、複数のサブ画素ＳＰそれぞれの第１トランジスタＴ１と連結され得る。複数のデータ配線ＤＬは、複数のサブ画素ＳＰの間で列方向に沿って延び得る。例えば、第１サブ画素ＳＰ１と高電位電源配線ＶＤＤとの間で列方向に延びたデータ配線ＤＬは、第１サブ画素ＳＰ１にデータ電圧Ｖｄａｔａを伝達し得、第１サブ画素ＳＰ１と第２サブ画素ＳＰ２との間に配置されたデータ配線ＤＬは、第２サブ画素ＳＰ２にデータ電圧Ｖｄａｔａを伝達し得、第３サブ画素ＳＰ３と高電位電源配線ＶＤＤとの間に配置されたデータ配線ＤＬは、第３サブ画素ＳＰ３にデータ電圧Ｖｄａｔａを伝達できる。

基準配線ＲＬは、複数のサブ画素ＳＰそれぞれに基準電圧を伝達する配線である。基準配線ＲＬは、複数のサブ画素ＳＰそれぞれの第３トランジスタＴ３と連結され得る。基準配線ＲＬは、複数のサブ画素ＳＰの間で列方向に沿って延び得る。例えば、基準配線ＲＬは、第２サブ画素ＳＰ２と第３サブ画素ＳＰ３との間で列方向に沿って延び得る。そして、基準配線ＲＬと隣接した第１サブ画素ＳＰ１、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３それぞれの第３トランジスタＴ３の第３ドレイン電極ＤＥ３は、行方向に延びて基準配線ＲＬと電気的に連結され得る。

複数のサブ画素ＳＰそれぞれで基板１１０上に遮光層ＬＳが配置される。遮光層ＬＳは、基板１１０の下部でトランジスタに入射する光を遮断して漏れ電流を最小化することができる。例えば、遮光層ＬＳは、駆動トランジスタである第２トランジスタＴ２の第２アクティブ層ＡＣＴ２に入射する光を遮断することができる。

複数のサブ画素ＳＰそれぞれで基板１１０上に第１キャパシタ電極ＳＣ１が配置される。第１キャパシタ電極ＳＣ１は、他のキャパシタ電極と共にストレージキャパシタＣｓｔを形成することができる。第１キャパシタ電極ＳＣ１は、遮光層ＬＳと一体に形成され得る。

高電位電源配線ＶＤＤ、複数のデータ配線ＤＬ、基準配線ＲＬ、遮光層ＬＳ及び第１キャパシタ電極ＳＣ１上にバッファ層１１１が配置される。バッファ層１１１は、基板１１０を通した水分または不純物の浸透を低減できる。バッファ層１１１は、例えば、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。ただし、バッファ層１１１は、基板１１０の種類やトランジスタの種類によって省略されてもよく、これに制限されない。

複数のサブ画素ＳＰそれぞれでバッファ層１１１上に第１トランジスタＴ１、第２トランジスタＴ２及び第３トランジスタＴ３が配置される。

まず、複数のサブ画素ＳＰそれぞれに第１トランジスタＴ１が配置される。第１トランジスタＴ１は、第１アクティブ層ＡＣＴ１、第１ゲート電極ＧＥ１、第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１を含む。

バッファ層１１１上に第１アクティブ層ＡＣＴ１が配置される。第１アクティブ層ＡＣＴ１は、酸化物半導体、非晶質シリコンまたはポリシリコンのような半導体物質からなり得るが、これに制限されない。

第１アクティブ層ＡＣＴ１上にゲート絶縁層１１２が配置される。ゲート絶縁層１１２は、第１アクティブ層ＡＣＴ１と第１ゲート電極ＧＥ１を絶縁させるための絶縁層であり、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。

ゲート絶縁層１１２上に第１ゲート電極ＧＥ１が配置される。第１ゲート電極ＧＥ１は、第１スキャン配線ＳＬ１と電気的に連結され得る。第１ゲート電極ＧＥ１は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

第１ゲート電極ＧＥ１上に層間絶縁層１１３が配置される。層間絶縁層１１３には、第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１それぞれが第１アクティブ層ＡＣＴ１に接続するためのコンタクトホールが形成される。層間絶縁層１１３は、層間絶縁層１１３の下部の構成を保護するための絶縁層であり、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。

層間絶縁層１１３上に第１アクティブ層ＡＣＴ１と電気的に連結される第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１が配置される。第１ドレイン電極ＤＥ１は、データ配線ＤＬと第１アクティブ層ＡＣＴ１に連結され得、第１ソース電極ＳＥ１は、第１アクティブ層ＡＣＴ１と第２トランジスタＴ２の第２ゲート電極ＧＥ２に連結され得る。第１ソース電極ＳＥ１及び第１ドレイン電極ＤＥ１は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

複数のサブ画素ＳＰそれぞれに第２トランジスタＴ２が配置される。第２トランジスタＴ２は、第２アクティブ層ＡＣＴ２、第２ゲート電極ＧＥ２、第２ソース電極ＳＥ２及び第２ドレイン電極ＤＥ２を含む。

バッファ層１１１上に第２アクティブ層ＡＣＴ２が配置される。第２アクティブ層ＡＣＴ２は、酸化物半導体、非晶質シリコンまたはポリシリコンのような半導体物質からなり得るが、これに制限されない。

第２アクティブ層ＡＣＴ２上にゲート絶縁層１１２が配置され、ゲート絶縁層１１２上に第２ゲート電極ＧＥ２が配置される。第２ゲート電極ＧＥ２は、第１トランジスタＴ１の第１ソース電極ＳＥ１と電気的に連結され得る。第２ゲート電極ＧＥ２は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

第２ゲート電極ＧＥ２上に層間絶縁層１１３が配置され、層間絶縁層１１３上に第２アクティブ層ＡＣＴ２と電気的に連結される第２ソース電極ＳＥ２及び第２ドレイン電極ＤＥ２が配置される。第２ドレイン電極ＤＥ２は、第２アクティブ層ＡＣＴ２及び高電位電源配線ＶＤＤに電気的に連結され得、第２ソース電極ＳＥ２は、第２アクティブ層ＡＣＴ２及び発光素子ＬＥＤに電気的に連結され得る。第２ソース電極ＳＥ２及び第２ドレイン電極ＤＥ２は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

複数のサブ画素ＳＰそれぞれに第３トランジスタＴ３が配置される。第３トランジスタＴ３は、第３アクティブ層ＡＣＴ３、第３ゲート電極ＧＥ３、第３ソース電極ＳＥ３及び第３ドレイン電極ＤＥ３を含む。

バッファ層１１１上に第３アクティブ層ＡＣＴ３が配置される。第３アクティブ層ＡＣＴ３は、酸化物半導体、非晶質シリコンまたはポリシリコンのような半導体物質からなり得るが、これに制限されない。

第３アクティブ層ＡＣＴ３上にゲート絶縁層１１２が配置され、ゲート絶縁層１１２上に第３ゲート電極ＧＥ３が配置される。第３ゲート電極ＧＥ３は、第１スキャン配線ＳＬ１と電気的に連結され得る。第３ゲート電極ＧＥ３は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

第３ゲート電極ＧＥ３上に層間絶縁層１１３が配置され、層間絶縁層１１３上に第３アクティブ層ＡＣＴ３と電気的に連結される第３ソース電極ＳＥ３及び第３ドレイン電極ＤＥ３が配置される。第３ドレイン電極ＤＥ３は、第３アクティブ層ＡＣＴ３及び基準配線ＲＬに電気的に連結され得、第３ソース電極ＳＥ３は、第３アクティブ層ＡＣＴ３及び第２トランジスタＴ２の第２ソース電極ＳＥ２に電気的に連結され得る。第３ソース電極ＳＥ３及び第３ドレイン電極ＤＥ３は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

ゲート絶縁層１１２上に第２キャパシタ電極ＳＣ２が配置される。第２キャパシタ電極ＳＣ２は、ストレージキャパシタＣｓｔを形成する電極のうち一つであり、第１キャパシタ電極ＳＣ１に重畳するように配置され得る。第２キャパシタ電極ＳＣ２は、第２トランジスタＴ２の第２ゲート電極ＧＥ２と一体に形成され、第２ゲート電極ＧＥ２と電気的に連結され得る。第１キャパシタ電極ＳＣ１と第２キャパシタ電極ＳＣ２は、バッファ層１１１及びゲート絶縁層１１２を挟んで互いに離隔されて配置され得る。

次に、層間絶縁層１１３上に第１スキャン配線ＳＬ１及び第２スキャン配線ＳＬ２を含む複数のスキャン配線ＳＬ、補助高電位電源配線ＶＤＤＡ及び第３キャパシタ電極ＳＣ３が配置される。

第１スキャン配線ＳＬ１及び第２スキャン配線ＳＬ２は、複数のサブ画素ＳＰそれぞれにスキャン信号ＳＣＡＮを伝達する配線である。第１スキャン配線ＳＬ１は、複数のサブ画素ＳＰを横切って行方向に延び得る。第２スキャン配線ＳＬ２は、タッチ部ＴＵを横切って行方向に延び得る。第１スキャン配線ＳＬ１は、複数のサブ画素ＳＰそれぞれの第１トランジスタＴ１の第１ゲート電極ＧＥ１及び第３トランジスタＴ３の第３ゲート電極ＧＥ３に電気的に連結され得る。第２スキャン配線ＳＬ２は、タッチ部ＴＵのタッチセンシングトランジスタＳＴのセンシングゲート電極ＧＥＳに電気的に連結され得る。

層間絶縁層１１３上に補助高電位電源配線ＶＤＤＡが配置される。補助高電位電源配線ＶＤＤＡは、行方向に延びて複数のサブ画素ＳＰを横切って配置され得る。補助高電位電源配線ＶＤＤＡは、列方向に延びた高電位電源配線ＶＤＤと行方向に沿って配置された複数のサブ画素ＳＰそれぞれの第２トランジスタＴ２の第２ドレイン電極ＤＥ２を電気的に連結できる。

層間絶縁層１１３上に第３キャパシタ電極ＳＣ３が配置される。第３キャパシタ電極ＳＣ３は、ストレージキャパシタＣｓｔを形成する電極であり、第１キャパシタ電極ＳＣ１及び第２キャパシタに重畳するように配置され得る。第３キャパシタ電極ＳＣ３は、第２トランジスタＴ２の第２ソース電極ＳＥ２と一体に形成され、第２ソース電極ＳＥ２と電気的に連結され得る。そして、第２ソース電極ＳＥ２は、層間絶縁層１１３及びバッファ層１１１に形成されたコンタクトホールを通して第１キャパシタ電極ＳＣ１とも電気的に連結され得る。そこで、第１キャパシタ電極ＳＣ１及び第３キャパシタ電極ＳＣ３は、第２トランジスタＴ２の第２ソース電極ＳＥ２と電気的に連結され得る。

従って、ストレージキャパシタＣｓｔは、基板１１０上に形成され、第２ソース電極ＳＥ２と連結された第１キャパシタ電極ＳＣ１、バッファ層１１１及びゲート絶縁層１１２上に形成され、第２ゲート電極ＧＥ２と連結された第２キャパシタ電極ＳＣ２及び層間絶縁層１１３上に形成され、第２ソース電極ＳＥ２と連結された第３キャパシタ電極ＳＣ３を含んで、第２トランジスタＴ２の第２ゲート電極ＧＥ２と第２ソース電極ＳＥ２との間の電圧を貯蔵することができる。

第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３及びストレージキャパシタＣｓｔ上に第１パッシベーション層１１４が配置される。第１パッシベーション層１１４は、第１パッシベーション層１１４の下部の構成を保護するための絶縁層であり、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。

第１パッシベーション層１１４上に第１平坦化層１１５が配置される。第１平坦化層１１５は、複数のトランジスタＴ１、Ｔ２、Ｔ３、ＳＴ及びストレージキャパシタＣｓｔが配置された基板１１０の上部を平坦化できる。第１平坦化層１１５は、単層または複層に構成され得、例えば、フォトレジストやアクリル（ａｃｒｙｌ）系有機物質からなり得るが、これに制限されない。

第１平坦化層１１５上に第２パッシベーション層１１６が配置される。第２パッシベーション層１１６は、第２パッシベーション層１１６の下部の構成を保護するための絶縁層であり、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。

第２パッシベーション層１１６上に連結電極１２０、複数の低電位電源配線ＶＳＳ及びタッチセンシング配線Ｓｅｎが配置される。

まず、複数のサブ画素ＳＰそれぞれに連結電極１２０が配置される。連結電極１２０は、第２トランジスタＴ２と画素電極ＰＥを電気的に連結する電極である。連結電極１２０は、第２パッシベーション層１１６、第１平坦化層１１５及び第１パッシベーション層１１４に形成されたコンタクトホールを通して第２ソース電極ＳＥ２であり第３キャパシタ電極ＳＣ３に電気的に連結され得る。

連結電極１２０は、第１連結層１２０ａ及び第２連結層１２０ｂからなる複層構造であってよい。第２パッシベーション層１１６上に第１連結層１２０ａが配置され、第１連結層１２０ａを覆う第２連結層１２０ｂが配置される。第２連結層１２０ｂは、第１連結層１２０ａの上面と側面を全て囲むように配置され得る。第２連結層１２０ｂは、第１連結層１２０ａより腐食に強い物質からなって表示装置１００の製造時、第１連結層１２０ａと隣接した配線の間のマイグレーション（ｍｉｇｒａｔｉｏｎ）によるショート不良を最小化することができる。例えば、第１連結層１２０ａは、銅（Ｃｕ）及びクロム（Ｃｒ）等のような導電性物質からなり得、第２連結層１２０ｂは、モリブデン（Ｍｏ）、モリブデンチタン（ＭｏＴｉ）等からなり得るが、これに制限されるものではない。

第２パッシベーション層１１６上に複数の低電位電源配線ＶＳＳが配置される。複数の低電位電源配線ＶＳＳは、発光素子ＬＥＤに低電位電源電圧を伝達する配線である。複数の低電位電源配線ＶＳＳは、複数のサブ画素ＳＰそれぞれで列方向に延び得る。例えば、第１サブ画素ＳＰ１には、一つの低電位電源配線ＶＳＳが配置され、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３には、その間に一定の間隔を置いて互いに離隔された一対の低電位電源配線ＶＳＳが配置され得る。

複数の低電位電源配線ＶＳＳそれぞれは、第１導電層ＶＳＳａ及び第１クラッド層ＶＳＳｂを含む。第２パッシベーション層１１６上に第１導電層ＶＳＳａが配置され、第１導電層ＶＳＳａ上に第１導電層ＶＳＳａの上面と側面を全て覆う第１クラッド層ＶＳＳｂが配置される。例えば、第１導電層ＶＳＳａは、銅（Ｃｕ）及びクロム（Ｃｒ）等のような導電性物質からなり得る。そして、第１クラッド層ＶＳＳｂは、第１導電層ＶＳＳａより腐食に強い物質、例えば、モリブデン（Ｍｏ）、モリブデンチタン（ＭｏＴｉ）等からなり得るが、これに制限されるものではない。

第２パッシベーション層１１６上にタッチセンシング配線Ｓｅｎが配置される。タッチセンシング配線Ｓｅｎは、タッチセンシングトランジスタＳＴと連結されてタッチ駆動信号を伝達し、タッチキャパシタＣｆの静電容量変化を検出するための配線である。タッチセンシング配線Ｓｅｎは、複数のサブ画素ＳＰのいずれか一つで列方向に延び得る。例えば、タッチセンシング配線Ｓｅｎは、第１サブ画素ＳＰ１で低電位電源配線ＶＳＳと一定の間隔を置いて列方向に延び得る。

タッチセンシング配線Ｓｅｎは、第２導電層Ｓｅｎａ及び第２クラッド層Ｓｅｎｂを含む。第２パッシベーション層１１６上に第２導電層Ｓｅｎａが配置され、第２導電層Ｓｅｎａ上に第２導電層Ｓｅｎａの上面と側面を全て覆う第２クラッド層Ｓｅｎｂが配置される。例えば、第２導電層Ｓｅｎａは、銅（Ｃｕ）及びクロム（Ｃｒ）等のような導電性物質からなり得る。そして、第２クラッド層Ｓｅｎｂは、第２導電層Ｓｅｎａより腐食に強い物質、例えば、モリブデン（Ｍｏ）、モリブデンチタン（ＭｏＴｉ）等からなり得るが、これに制限されるものではない。

連結電極１２０、低電位電源配線ＶＳＳ及びタッチセンシング配線Ｓｅｎ上に第３パッシベーション層１１７が配置される。第３パッシベーション層１１７は、第３パッシベーション層１１７の下部の構成を保護するための絶縁層であり、シリコン酸化物（ＳｉＯｘ）またはシリコン窒化物（ＳｉＮｘ）の単一層または複層で構成され得るが、これに制限されない。

次に、第３パッシベーション層１１７上に発光素子ＬＥＤが配置される。発光素子ＬＥＤは、第１発光素子１３０及び第２発光素子１４０を含む。例えば、第１発光素子１３０は、複数のサブ画素ＳＰのうち第１サブ画素ＳＰ１に配置され得、第２発光素子１４０は、複数のサブ画素ＳＰのうち第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３に配置され得る。ただし、発光素子ＬＥＤのタイプは例示的なものであり、発光素子ＬＥＤとして第１発光素子１３０または第２発光素子１４０のいずれか一つだけを使用してもよく、または他のタイプの発光素子ＬＥＤを使用してもよく、これに制限されない。また、図４及び図５においては、説明の便宜のために、複数のサブ画素ＳＰそれぞれに一つの発光素子ＬＥＤが配置されたものと示したが、複数のサブ画素ＳＰそれぞれに複数の発光素子ＬＥＤが配置され得、これに制限されない。

図４を参照すると、複数の発光素子ＬＥＤのうち第１発光素子１３０は、第１半導体層１３１、発光層１３２、第２半導体層１３３、第１電極１３４、第２電極１３５及び封止層１３６を含む。

第３パッシベーション層１１７上に第１半導体層１３１が配置され、第１半導体層１３１上に第２半導体層１３３が配置される。第１半導体層１３１及び第２半導体層１３３は、特定の物質にｎ型及びｐ型の不純物をドーピングして形成された層であってよい。例えば、第１半導体層１３１及び第２半導体層１３３は、窒化ガリウム（ＧａＮ）、インジウムアルミニウムリン化物（ＩｎＡｌＰ）、ガリウムヒ素（ＧａＡｓ）等のような物質にｐ型またはｎ型の不純物がドーピングされた層であってよい。そして、ここで使用されるｐ型の不純物物質は、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、ベリリウム（Ｂｅ）等のいずれかであってよく、ここで使用されるｎ型の不純物物質は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、スズ（Ｓｎ）等のいずれかであってよいが、これに制限されない。

第１半導体層１３１の一部分は、第２半導体層１３３の外側に突出して配置され得る。第１半導体層１３１の上面は、第２半導体層１３３の下面と重畳する部分と第２半導体層１３３の下面外側に配置された部分からなり得る。ただし、第１半導体層１３１と第２半導体層１３３の大きさ及び形状は、多様に変形され得、これに制限されない。

第１半導体層１３１と第２半導体層１３３との間に発光層１３２が配置される。発光層１３２は、第１半導体層１３１及び第２半導体層１３３から正孔及び電子の供給を受けて光を発光できる。発光層１３２は、単層または多重量子井戸（Ｍｕｌｔｉ－Ｑｕａｎｔｕｍ Ｗｅｌｌ、ＭＱＷ）構造になされ得、例えば、インジウムガリウム窒化物（ＩｎＧａＮ）または窒化ガリウム（ＧａＮ）等からなり得るが、これに制限されるものではない。

第１半導体層１３１の下面と側面を囲む第１電極１３４が配置される。第１電極１３４は、第１発光素子１３０と低電位電源配線ＶＳＳを電気的に連結するための電極である。第１電極１３４は、導電性物質、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等のような透明導電物質またはチタン（Ｔｉ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、またはこれらの合金のような不透明導電物質等で構成され得るが、これに制限されない。

第２半導体層１３３の上面に第２電極１３５が配置される。第２電極１３５は、後述する画素電極ＰＥと第２半導体層１３３を電気的に連結する電極である。第２電極１３５は、導電性物質、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等のような透明導電物質等で構成され得るが、これに制限されない。

第１半導体層１３１、発光層１３２、第２半導体層１３３、第１電極１３４及び第２電極１３５の少なくとも一部を囲む封止層１３６が配置される。封止層１３６は、絶縁物質からなり、第１半導体層１３１、発光層１３２及び第２半導体層１３３を保護することができる。封止層１３６は、発光層１３２、発光層１３２に隣接した第１半導体層１３１の側面の一部及び発光層１３２に隣接した第２半導体層１３３の側面の一部を覆うように配置され得る。封止層１３６から第１電極１３４と第２電極１３５が露出され得、以後に形成されるコンタクト電極ＣＥ及び画素電極ＰＥと第１電極１３４及び第２電極１３５を電気的に連結できる。

図５を参照すると、第２発光素子１４０は、第１半導体層１４１、発光層１４２、第２半導体層１４３、第１電極１４４、第２電極１４５及び封止層１４６を含む。第２発光素子１４０の第１半導体層１４１、発光層１４２、第２半導体層１４３、第２電極１４５及び封止層１４６は、第１発光素子１３０の第１半導体層１３１、発光層１３２、第２半導体層１３３、第２電極１３５及び封止層１３６と実質的に同一であり得る。ただし、第２発光素子１４０は、第１発光素子１３０と比較して第１電極１４４の構造のみが異なるだけで、他の構成は実質的に同一である。

第２発光素子１４０の第１電極１４４は、第１半導体層１４１の下面にのみ接するように配置される。第１電極１３４が第１半導体層１３１の下面と側面をいずれも覆う第１発光素子１３０と比較して、第２発光素子１４０では第１電極１４４が第１半導体層１４１の下面にのみ配置されるので、第２発光素子１４０の第１半導体層１４１の側面は、第１電極１４４から露出され得る。そこで、コンタクト電極ＣＥは、第１半導体層１４１の側面と第１電極１４４の側面に接して第２発光素子１４０に電気的に連結され得る。

一方、発光素子ＬＥＤは、多様な方式で基板１１０上に転写され得る。例えば、基板１１０上に電場を形成する複数の組み立て配線を配置して発光素子ＬＥＤを基板１１０上に直接自己組み立てすることができる。この場合、表示装置１００の製造時、第１サブ画素ＳＰ１では、その間に一定の間隔を置いて互いに離隔された低電位電源配線ＶＳＳとタッチセンシング配線Ｓｅｎが組み立て配線として使用され得、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３では、その間に一定の間隔を置いて互いに離隔された一対の低電位電源配線ＶＳＳが組み立て配線として使用され得る。

具体的に、表示装置１００の製造時、複数の組み立て配線として機能する低電位電源配線ＶＳＳ及びタッチセンシング配線Ｓｅｎとその上部を覆う第３パッシベーション層１１７まで形成した状態で発光素子ＬＥＤを自己組み立てすることができる。第３パッシベーション層１１７まで形成された基板１１０と発光素子ＬＥＤを流体が形成されたチャンバーに置かれ、組み立て配線に交流電圧を印加して電場を形成することができる。このような電場により発光素子ＬＥＤは誘電分極されて極性を有し得る。誘電分極された発光素子ＬＥＤは、誘電泳動（ＤＥＰ）によって、例えば交流電圧により形成される電界によって固定される所定の位置（すなわち、各サブ画素内の所定の位置）に移動され得る。従って、誘電泳動を利用して複数の発光素子ＬＥＤを一対の組み立て配線の間の領域に固定することができる。例えば、第１サブ画素ＳＰ１では、タッチセンシング配線Ｓｅｎと低電位電源配線ＶＳＳとの間の領域に発光素子ＬＥＤを自己組み立てすることができ、第２サブ画素ＳＰ２及び第３サブ画素ＳＰ３では、一対の低電位電源配線ＶＳＳの間の領域に発光素子ＬＥＤを自己組み立てすることができる。従って、上述のように自己組み立て方式を利用する場合、発光素子ＬＥＤを精密に整列する過程を省略してより簡便に発光素子ＬＥＤを基板１１０上に転写することができる。

一方、表示装置１００の製造過程中、第３パッシベーション層１１７上に開口部を有する有機層を形成した状態で発光素子ＬＥＤを自己組み立てすることができる。有機層の開口部は、発光素子ＬＥＤが自己組み立てされるべき領域に対応し得る。そこで、列方向に沿って配置された複数の低電位電源配線ＶＳＳとタッチセンシング配線Ｓｅｎとの間の領域中、有機層の開口部にのみ発光素子ＬＥＤが自己組み立てされ得る。そして、発光素子ＬＥＤの自己組み立てが完了すると、このような有機層を除去し、第２平坦化層１１８及び画素電極ＰＥ等の他の構成を形成することができる。

一方、本明細書においては、タッチセンシング配線Ｓｅｎが低電位電源配線ＶＳＳと共に組み立て配線として使用され得るものと説明したが、別途の組み立て配線を配置し、タッチセンシング配線Ｓｅｎは、他の層に配置されてもよい。例えば、タッチセンシング配線Ｓｅｎの代わりに別途の組み立て配線を配置し、タッチセンシング配線Ｓｅｎを基板１１０、バッファ層１１１、ゲート絶縁層１１２、層間絶縁層１１３、第１パッシベーション層１１４、第１平坦化層１１５、第２パッシベーション層１１６の上部のいずれか一つに配置し得る。例えば、タッチセンシング配線Ｓｅｎは、ゲート絶縁層１１２上で列方向に延びて、複数のタッチ部ＴＵのタッチセンシングトランジスタＳＴと電気的に連結され得る。

また、発光素子ＬＥＤは、上述した自己組み立て方式の他に複数の組み立て配線が形成された仮基板を用いた転写方式で基板１１０上に配置されてもよい。例えば、発光素子ＬＥＤを複数の組み立て配線が形成された仮基板１１０上に自己組み立てした後、仮基板を基板１１０の上部に位置させて仮基板に自己組み立てされた発光素子ＬＥＤを基板１１０に転写することができる。仮基板には、電場を形成する複数の組み立て配線が形成され得、発光素子ＬＥＤは、組み立て配線の電場により仮基板上に自己組み立てされ得る。そして、仮基板を基板１１０と向かい合うように配置した状態で仮基板にレーザ等を照射して発光素子ＬＥＤを仮基板から基板１１０側に転写することができる。

次に、図４及び図５を参照すると、発光素子ＬＥＤと第３パッシベーション層１１７との間に接着層１１９が配置される。接着層１１９は、発光素子ＬＥＤの自己組み立て過程で発光素子ＬＥＤを臨時に仮固定する有機膜であり得る。表示装置１００の製造時、発光素子ＬＥＤを覆う有機膜を形成すれば、有機膜の一部分が発光素子ＬＥＤと第３パッシベーション層１１７との間の空間に充填されて発光素子ＬＥＤを第３パッシベーション層１１７上に臨時に固定できる。以後、有機膜を除去しても発光素子ＬＥＤの下部に染み込んだ有機膜の一部分は除去されずに残って接着層１１９になり得る。接着層１１９は、有機物質、例えば、フォトレジストやアクリル（ａｃｒｙｌ）系有機物質からなり得るが、これに制限されない。

発光素子ＬＥＤの側面上にコンタクト電極ＣＥが配置される。コンタクト電極ＣＥは、発光素子ＬＥＤと低電位電源配線ＶＳＳを電気的に連結するための電極である。コンタクト電極ＣＥは、第３パッシベーション層１１７に形成されたコンタクトホールを通して低電位電源配線ＶＳＳと電気的に連結され得る。そして、コンタクト電極ＣＥは、発光素子ＬＥＤの第１半導体層１３１、１４１及び第１電極１３４、１４４の側面の少なくとも一部分を囲むように配置され、第１半導体層１３１、１４１及び第１電極１３４、１４４と低電位電源配線ＶＳＳを電気的に連結できる。

このとき、図４を参照すると、タッチセンシング配線Ｓｅｎを覆う第３パッシベーション層１１７にはコンタクトホールが形成されず、発光素子ＬＥＤとタッチセンシング配線Ｓｅｎが連結されることを防止できる。

一方、図４においては、コンタクト電極ＣＥが低電位電源配線ＶＳＳが露出される第３パッシベーション層１１７のコンタクトホール上に形成され、コンタクトホールと隣接した第１発光素子１３０の一部分だけを覆うように配置されたものと示したが、コンタクト電極ＣＥは、第１発光素子１３０の下部側面を全て囲むように配置されてもよく、これに制限されない。

次いで、発光素子ＬＥＤ及びコンタクト電極ＣＥ上に第２平坦化層１１８が配置される。第２平坦化層１１８は、発光素子ＬＥＤが配置された基板１１０の上部を平坦化し得、接着層１１９と共に発光素子ＬＥＤを基板１１０上に固定できる。第２平坦化層１１８は、単層または複層に構成され得、例えば、フォトレジストやアクリル（ａｃｒｙｌ）系有機物質からなり得るが、これに制限されない。

第２平坦化層１１８上に画素電極ＰＥが配置される。画素電極ＰＥは、複数の発光素子ＬＥＤと連結電極１２０を電気的に連結するための電極である。画素電極ＰＥは、第２平坦化層１１８に形成されたコンタクトホールを通して発光素子ＬＥＤ、連結電極１２０及び第２トランジスタＴ２に電気的に連結され得る。従って、画素電極ＰＥを通して発光素子ＬＥＤの第２電極１３５、１４５、連結電極１２０及び第２トランジスタＴ２の第２ソース電極ＳＥ２は互いに電気的に連結され得る。画素電極ＰＥは、導電性物質、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等のような透明導電物質等で構成され得るが、これに制限されない。

図３及び図６を共に参照すると、タッチ部ＴＵは、タッチセンシングトランジスタＳＴ、補助ドレイン電極ＤＥＳＡ、タッチセンシング配線Ｓｅｎ及びタッチ電極ＴＥを含む。

基板１１０及びバッファ層１１１上にタッチセンシングトランジスタＳＴが配置される。タッチセンシングトランジスタＳＴは、センシングアクティブ層ＡＣＴＳ、センシングゲート電極ＧＥＳ、センシングソース電極ＳＥＳ及びセンシングドレイン電極ＤＥＳを含む。

バッファ層１１１上にセンシングアクティブ層ＡＣＴＳが配置される。センシングアクティブ層ＡＣＴＳは、酸化物半導体、非晶質シリコンまたはポリシリコンのような半導体物質からなり得るが、これに制限されない。

センシングアクティブ層ＡＣＴＳ上にゲート絶縁層１１２が配置され、ゲート絶縁層１１２上にセンシングゲート電極ＧＥＳが配置される。センシングゲート電極ＧＥＳは、第２スキャン配線ＳＬ２と電気的に連結され得る。センシングゲート電極ＧＥＳは、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

センシングゲート電極ＧＥＳ上に層間絶縁層１１３が配置され、層間絶縁層１１３上にセンシングアクティブ層ＡＣＴＳと電気的に連結されるセンシングソース電極ＳＥＳ及びセンシングドレイン電極ＤＥＳが配置される。センシングドレイン電極ＤＥＳは、センシングアクティブ層ＡＣＴＳ及びタッチ電極ＴＥに電気的に連結され得、センシングソース電極ＳＥＳは、センシングアクティブ層ＡＣＴＳ及びタッチセンシング配線Ｓｅｎに電気的に連結され得る。センシングソース電極ＳＥＳ及びセンシングドレイン電極ＤＥＳは、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）またはこれに対する合金で構成され得るが、これに制限されない。

一方、センシングドレイン電極ＤＥＳとタッチ電極ＴＥを電気的に連結するために、補助ドレイン電極ＤＥＳＡがさらに配置され得る。補助ドレイン電極ＤＥＳＡは、第１補助ドレイン電極ＤＥＳＡ１、第２補助ドレイン電極ＤＥＳＡ２及び第３補助ドレイン電極ＤＥＳＡ３を含む。

バッファ層１１１及びゲート絶縁層１１２上に第１補助ドレイン電極ＤＥＳＡ１が配置される。第１補助ドレイン電極ＤＥＳＡ１は、層間絶縁層１１３に形成されたコンタクトホールを通してセンシングドレイン電極ＤＥＳと電気的に連結され得る。

層間絶縁層１１３上に第２補助ドレイン電極ＤＥＳＡ２が配置される。第２補助ドレイン電極ＤＥＳＡ２は、層間絶縁層１１３に形成されたコンタクトホールを通して第１補助ドレイン電極ＤＥＳＡ１と電気的に連結され得る。

第２パッシベーション層１１６上に第３補助ドレイン電極ＤＥＳＡ３が配置される。第３補助ドレイン電極ＤＥＳＡ３は、第２パッシベーション層１１６、第１平坦化層１１５及び第１パッシベーション層１１４に形成されたコンタクトホールを通して第２補助ドレイン電極ＤＥＳＡ２と電気的に連結され得る。第３補助ドレイン電極ＤＥＳＡ３は、第１ドレイン電極層ＤＥＳＡ３ａ及び第２ドレイン電極層ＤＥＳＡ３ｂを含む。第２パッシベーション層１１６上に第１ドレイン電極層ＤＥＳＡ３ａが配置され、第１ドレイン電極層ＤＥＳＡ３ａ上に第１ドレイン電極層ＤＥＳＡ３ａを覆う第２ドレイン電極層ＤＥＳＡ３ｂが配置される。例えば、第１ドレイン電極層ＤＥＳＡ３ａは、銅（Ｃｕ）及びクロム（Ｃｒ）等のような導電性物質からなり得る。そして、第２ドレイン電極層ＤＥＳＡ３ｂは、第１ドレイン電極層ＤＥＳＡ３ａより腐食に強い物質、例えば、モリブデン（Ｍｏ）、モリブデンチタン（ＭｏＴｉ）等からなり得るが、これに制限されるものではない。

第２パッシベーション層１１６上にタッチセンシング配線Ｓｅｎが配置される。タッチセンシング配線Ｓｅｎは、複数のサブ画素ＳＰのいずれか一つで列方向に延び得る。例えば、タッチセンシング配線Ｓｅｎは、第１サブ画素ＳＰ１で低電位電源配線ＶＳＳと一定の間隔を持って列方向に延び得る。

タッチセンシング配線Ｓｅｎは、第２導電層Ｓｅｎａ及び第２クラッド層Ｓｅｎｂを含む。第２パッシベーション層１１６上に第２導電層Ｓｅｎａが配置され、第２導電層Ｓｅｎａ上に第２導電層Ｓｅｎａの側面と上面を覆う第２クラッド層Ｓｅｎｂが配置される。第２導電層Ｓｅｎａは、第２パッシベーション層１１６、第１平坦化層１１５及び第１パッシベーション層１１４に形成されたコンタクトホールを通してタッチセンシングトランジスタＳＴのセンシングソース電極ＳＥＳと電気的に連結され得る。例えば、第２導電層Ｓｅｎａは、銅（Ｃｕ）及びクロム（Ｃｒ）等のような導電性物質からなり得る。そして、第２クラッド層Ｓｅｎｂは、第２導電層Ｓｅｎａより腐食に強い物質、例えば、モリブデン（Ｍｏ）、モリブデンチタン（ＭｏＴｉ）等からなり得るが、これに制限されるものではない。

第２平坦化層１１８上にタッチ電極ＴＥが配置される。タッチ電極ＴＥは、第２平坦化層１１８及び第３パッシベーション層１１７に形成されたコンタクトホールを通して補助ドレイン電極ＤＥＳＡと電気的に連結され得る。そこで、タッチ電極ＴＥは、補助ドレイン電極ＤＥＳＡを通してタッチセンシングトランジスタＳＴと電気的に連結され得る。タッチ電極ＴＥは、画素電極ＰＥと同じ物質及び同じ層に配置され得る。タッチ電極ＴＥは、導電性物質、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）等のような透明導電物質等で構成され得るが、これに制限されない。

タッチ電極ＴＥが位置した所に外部入力ＦＮＧが感知される場合、外部入力ＦＮＧとタッチ電極ＴＥは、タッチキャパシタＣｆをなし得、タッチ電極ＴＥの静電容量が決定され得る。そこで、タッチ駆動部ＴＤは、タッチ部ＴＵのタッチ電極ＴＥの静電容量変化量に基づいて外部入力ＦＮＧの有無と座標を検出できる。

一方、タッチ部ＴＵとサブ画素ＳＰは、互いに異なる配線に連結されて駆動されるので、タッチ部ＴＵとサブ画素ＳＰを独立して駆動できる。そこで、一フレーム期間の間、タッチ部ＴＵとサブ画素ＳＰの駆動期間を分離せずにタッチ部ＴＵを自由に駆動できる。

以下においては、図７及び図８を参照して、ディスプレイ期間及びタッチセンシング期間について説明する。

特に、図７は、本明細書の一実施例に係る表示装置のサブ画素及びタッチ部に入力される信号の例を示したタイミング図である。図８は、本明細書の一実施例に係る表示装置で外部入力の有無によるタッチ部の電圧変化量の例を示すグラフである。

図７を参照すると、本明細書の一実施例に係る表示装置１００においては、複数のサブ画素ＳＰとタッチ部ＴＵが互いに異なる配線により駆動されるので、一フレーム期間の間、サブ画素ＳＰとタッチ部ＴＵを同時駆動できる。例えば、サブ画素ＳＰは、第１スキャン配線ＳＬ１、データ配線ＤＬ、基準配線ＲＬ、高電位電源配線ＶＤＤ及び低電位電源配線ＶＳＳと連結され、タッチ部ＴＵは、第２スキャン配線ＳＬ２及びタッチセンシング配線Ｓｅｎと連結されるので、サブ画素ＳＰとタッチ部ＴＵを同時駆動できる。一フレーム期間中、ディスプレイ期間とタッチセンシング期間を別に区分せずに、サブ画素ＳＰの駆動時、タッチ部ＴＵを自由に駆動できる。

一フレーム期間中、第１時点ｔ１に第１スキャン配線ＳＬ１にスキャン信号ＳＣＡＮが出力され、サブ画素ＳＰにデータ電圧Ｖｄａｔａを入力できる。第１時点ｔ１で、第１トランジスタＴ１は、ハイレベルのスキャン信号ＳＣＡＮによりターン－オンされてデータ電圧Ｖｄａｔａを第２ゲート電極ＧＥ２に伝達できる。そこで、第２トランジスタＴ２は、第２ゲート電極ＧＥ２に入力されたデータ電圧Ｖｄａｔａに基づいて発光素子ＬＥＤに駆動電流を供給できる。

サブ画素ＳＰを駆動すると同時にタッチセンシング配線Ｓｅｎには連続的にタッチ駆動信号が出力され得る。一フレーム期間の間、タッチセンシング配線Ｓｅｎに出力されたタッチ駆動信号は、タッチセンシングトランジスタＳＴ及びタッチ電極ＴＥに供給されて外部入力ＦＮＧを感知できる。例えば、タッチセンシング配線Ｓｅｎのタッチ駆動信号は、第２時点ｔ２でターン－オンされたタッチセンシングトランジスタＳＴを通してタッチ電極ＴＥに伝達され得る。

具体的に、図８を参照すると、タッチ駆動部ＴＤでタッチセンシング配線Ｓｅｎを通してセンシングしたタッチ電極ＴＥの電圧変化量に基づいて外部入力ＦＮＧを感知できる。第２時点ｔ２でターン－オンされたタッチセンシングトランジスタＳＴによりタッチ駆動信号がタッチ電極ＴＥに伝達され得、外部入力ＦＮＧとタッチ電極ＴＥとの間にタッチキャパシタＣｆが形成され得る。そして、タッチキャパシタＣｆの静電容量によってタッチセンシング配線Ｓｅｎを通してタッチ駆動部ＴＤでセンシングしたタッチ電極ＴＥの電圧変化量が変わり得る。例えば、外部入力ＦＮＧがない場合と比較して外部入力ＦＮＧが存在する場合、タッチ電極ＴＥの電圧の振幅が増加し得る。そこで、外部入力ＦＮＧの有無によってピーク電圧が変わり得、このようなピーク電圧の電圧変化量ΔＶに基づいて外部入力ＦＮＧを感知できる。

一方、表示パネルＰＮでタッチ部ＴＵは複数の行に配置され、このような複数の行をいくつかのグループに分けて、グループ別に順次駆動してタッチをセンシングすることができる。例えば、一部の期間には、１行～ｎ行のタッチ部ＴＵを同時駆動してタッチをセンシングし、次の期間には、ｎ＋１行～２ｎ行のタッチ部ＴＵを同時駆動してタッチをセンシングすることができる。そこで、複数の行のタッチ部ＴＵを同時駆動してタッチセンシング感度を向上させることができる。

従って、本明細書の一実施例に係る表示装置１００においては、サブ画素ＳＰの形成時、タッチ部ＴＵを共に形成してタッチセンシングが可能な表示装置１００を提供できる。表示パネルＰＮにサブ画素ＳＰを形成するとき、サブ画素ＳＰの構成と同じ層にタッチ部ＴＵの構成を共に形成してタッチ部ＴＵを具現できる。具体的に、タッチセンシングトランジスタＳＴの少なくとも一部は、サブ画素ＳＰの第１トランジスタＴ１、第２トランジスタＴ２及び第３トランジスタＴ３と同じ物質で同じ層に共に形成することができる。タッチセンシング配線Ｓｅｎは、低電位電源配線ＶＳＳの形成時、同じ物質で同じ層に共に形成することができる。そして、タッチ電極ＴＥの場合、画素電極ＰＥと同じ層で同じ物質で形成することができる。そこで、本明細書の一実施例に係る表示装置１００においては、別途の追加工程なしにタッチ部ＴＵを表示パネルＰＮの内部に形成することができ、タッチセンシングが可能な表示装置１００を容易に具現できる。

本明細書の一実施例に係る表示装置１００においては、発光素子ＬＥＤを自己組み立てするための組み立て配線のいずれか一つをタッチ部ＴＵのタッチセンシング配線Ｓｅｎとして使用して別途の配線を追加しなくてもタッチ部ＴＵを具現できる。発光素子ＬＥＤは、多様な方式で基板１１０上に転写され得、そのうち組み立て配線を用いた自己組み立て方式で発光素子ＬＥＤを簡便に自己組み立て及び整列できる。一対の組み立て配線で形成された電場により発光素子ＬＥＤを特定の位置に自己組み立てすることができ、表示装置１００の製造が完了した以後には、組み立て配線を低電位電源配線ＶＳＳとして使用して表示装置１００を駆動できる。そして、各サブ画素ＳＰ毎に配置された一対の組み立て配線のうち一つは低電位電源配線ＶＳＳとして使用し、残りはタッチセンシング配線Ｓｅｎとして使用して、サブ画素ＳＰとタッチ部ＴＵをいずれも駆動させることができる。従って、本明細書の一実施例に係る表示装置１００においては、組み立て配線を利用してサブ画素ＳＰとタッチ部ＴＵをいずれも容易に形成することができる。

本明細書の一実施例に係る表示装置１００においては、タッチ部ＴＵとサブ画素ＳＰを独立して駆動できる。タッチ部ＴＵは、タッチセンシング配線Ｓｅｎと第２スキャン配線ＳＬ２に連結されて駆動され、サブ画素ＳＰは、第１スキャン配線ＳＬ１、データ配線ＤＬ、基準配線ＲＬ、低電位電源配線ＶＳＳ及び高電位電源配線ＶＤＤに連結されて駆動され得る。例えば、タッチ部ＴＵのタッチセンシングトランジスタＳＴ及びタッチキャパシタＣｆと、サブ画素ＳＰの第１トランジスタＴ１、第２トランジスタＴ２、第３トランジスタＴ３、ストレージキャパシタＣｓｔ及び発光素子ＬＥＤは、互いに異なる配線に連結されて駆動され得る。そこで、サブ画素ＳＰとタッチ部ＴＵを独立して駆動でき、その両方を同時駆動することもできる。例えば、一フレーム期間内にサブ画素ＳＰとタッチ部ＴＵをいずれも駆動させて映像を表示すると同時にタッチをセンシングすることができる。従って、本明細書の一実施例に係る表示装置１００においては、タッチ部ＴＵとサブ画素ＳＰを互いに異なる配線に連結してタッチ部ＴＵとサブ画素ＳＰを同時に駆動できる。

図９は、本明細書の他の実施例に係る表示装置のサブ画素及びタッチ部の回路図である。図１０は、本明細書の他の実施例に係る表示装置の表示パネルの拡大平面図である。図１１は、図１０のＤ－Ｄ’に沿った断面図である。図１２は、本明細書の他の実施例に係る表示装置のサブ画素及びタッチ部に入力される信号の例を示したタイミング図である。図９乃至図１２の表示装置９００は、図１乃至図１０の表示装置１００と比較して、タッチセンシング配線Ｓｅｎの代わりに基準配線ＲＬを使用する点を除くと他の構成は実質的に同一であるので、重複した説明は省略するか、または簡潔になされ得る。

図９を参照すると、タッチ部ＴＵのタッチセンシングトランジスタＳＴは、基準配線ＲＬに連結される。タッチセンシングトランジスタＳＴのセンシングソース電極ＳＥＳとセンシングドレイン電極ＤＥＳは、基準配線ＲＬとタッチ電極ＴＥとの間に連結され得る。そこで、基準配線ＲＬは、サブ画素ＳＰとタッチ部ＴＵの駆動時のいずれにも使用され得る。

図１０及び図１１を共に参照すると、基板１１０上に基準配線ＲＬが配置され、基準配線ＲＬ上にバッファ層１１１が配置される。バッファ層１１１上にタッチセンシングトランジスタＳＴのセンシングアクティブ層ＡＣＴＳが配置され、センシングアクティブ層ＡＣＴＳ及びバッファ層１１１上にゲート絶縁層１１２及びセンシングゲート電極ＧＥＳが配置される。

そして、センシングゲートＧＥＳ電極上に層間絶縁層１１３が配置され、層間絶縁層１１３上にタッチセンシングトランジスタＳＴのセンシングソース電極ＳＥＳ及びセンシングドレイン電極ＤＥＳと補助ソース電極ＳＥＳＡ及び補助ドレイン電極ＤＥＳＡが配置される。

センシングソース電極ＳＥＳは、補助ソース電極ＳＥＳＡを通して基準配線ＲＬと電気的に連結され得る。具体的に、補助ソース電極ＳＥＳＡは、第１補助ソース電極ＳＥＳＡ１及び第２補助ソース電極ＳＥＳＡ２を含む。第１補助ソース電極ＳＥＳＡ１は、ゲート絶縁層１１２と層間絶縁層１１３との間に配置され、層間絶縁層１１３に形成されたコンタクトホールを通してセンシングソース電極ＳＥＳと連結され得る。そして、第２補助ソース電極ＳＥＳＡ２は、層間絶縁層１１３上に配置され、層間絶縁層１１３の下の第１補助ソース電極ＳＥＳＡ１及び層間絶縁層１１３及びバッファ層１１１の下の基準配線ＲＬと電気的に連結され得る。従って、センシングソース電極ＳＥＳと基準配線ＲＬは、補助ソース電極ＳＥＳＡを通して電気的に連結され得る。

センシングドレイン電極ＤＥＳは、補助ドレイン電極ＤＥＳＡを通してタッチ電極ＴＥと電気的に連結され得る。補助ドレイン電極ＤＥＳＡは、第２パッシベーション層１１６上に配置され、第１ドレイン電極層ＤＥＳＡａ及び第２ドレイン電極層ＤＥＳＡｂを含む。第１ドレイン電極層ＤＥＳＡａは、第２パッシベーション層１１６上に配置され、第２パッシベーション層１１６、第１平坦化層１１５及び第１パッシベーション層１１４に形成されたコンタクトホールを通してセンシングドレイン電極ＤＥＳと連結され得る。そして、第２ドレイン電極層ＤＥＳＡｂは、第１ドレイン電極層ＤＥＳＡａの上面と側面を全て覆うように配置され、第３パッシベーション層１１７及び第２平坦化層１１８に形成されたコンタクトホールを通してタッチ電極ＴＥと連結され得る。従って、センシングドレイン電極ＤＥＳとタッチ電極ＴＥは、補助ドレイン電極ＤＥＳＡを通して電気的に連結され得る。

一方、サブ画素ＳＰの第３トランジスタＴ３とタッチ部ＴＵのタッチセンシングトランジスタＳＴが一つの基準配線ＲＬを共有することで、サブ画素ＳＰとタッチ部ＴＵは、互いに異なる期間に駆動され得る。例えば、サブ画素ＳＰが駆動されるディスプレイ期間とタッチ部ＴＵが駆動されるタッチセンシング期間を時分割駆動できる。

具体的に、図１２を参照すると、ディスプレイ期間のうち第１時点ｔ１に第１スキャン配線ＳＬ１にターン－オンレベルのスキャン信号ＳＣＡＮが印加される。第１スキャン配線ＳＬ１のスキャン信号ＳＣＡＮにより第１トランジスタＴ１がターン－オンされ、サブ画素ＳＰにデータ電圧Ｖｄａｔａが印加されて、サブ画素ＳＰが駆動され得る。このとき、サブ画素ＳＰが駆動されるディスプレイ期間の間、基準配線ＲＬには基準電圧が供給されて第３トランジスタＴ３を正常に駆動できる。

そして、タッチセンシング期間のうち第２時点ｔ２に第２スキャン配線ＳＬ２にターン－オンレベルのスキャン信号ＳＣＡＮが印加される。第２スキャン配線ＳＬ２のスキャン信号ＳＣＡＮによりタッチセンシングトランジスタＳＴがターン－オンされ、タッチ電極ＴＥにタッチ駆動信号が印加されてタッチ部ＴＵが駆動され得る。そこで、タッチ部ＴＵが駆動されるタッチセンシング期間の間、基準配線ＲＬにはタッチ駆動信号が供給されてタッチ部ＴＵを正常に駆動できる。

従って、第３トランジスタＴ３がターン－オンされるディスプレイ期間の間、基準配線ＲＬに基準電圧が印加され得、タッチセンシングトランジスタＳＴがターン－オンされるタッチセンシング期間の間、基準配線ＲＬにタッチ駆動信号が印加され得る。

本明細書の他の実施例に係る表示装置９００においては、サブ画素ＳＰの基準配線ＲＬをタッチセンシング配線Ｓｅｎとして使用してタッチ部ＴＵの構造を簡素化することができる。タッチ部ＴＵを駆動するために、タッチセンシングトランジスタＳＴ及びタッチ電極ＴＥにタッチ駆動信号を印加し、タッチ電極ＴＥの静電容量変化を検出するためのタッチセンシング配線Ｓｅｎが必要である。ただし、タッチセンシング配線Ｓｅｎを別に配置するためには、設計面積がさらに必要であり、それによって開口率が低下し得るか、表示装置の構造がより複雑になり得る。しかし、本明細書の他の実施例に係る表示装置９００においては、サブ画素ＳＰとタッチ部ＴＵが一つの基準配線ＲＬを共有して駆動されるため、タッチセンシング配線Ｓｅｎを除去でき、表示装置の構造を簡素化することができる。

また、本明細書の他の実施例に係る表示装置９００においては、ディスプレイ期間とタッチセンシング期間を時分割駆動してサブ画素ＳＰとタッチ部ＴＵが一つの基準配線ＲＬを共有できる。ディスプレイ期間の間、第３トランジスタＴ３をターン－オンさせ、基準配線ＲＬに基準電圧を印加してサブ画素ＳＰを駆動できる。そして、タッチセンシング期間の間には、タッチセンシングトランジスタＳＴをターン－オンさせ、基準配線ＲＬにタッチ駆動信号を印加してタッチ部ＴＵを駆動できる。そこで、本明細書の他の実施例に係る表示装置９００においては、サブ画素ＳＰとタッチ部ＴＵが一つの基準配線ＲＬを共有しても、ディスプレイ期間とタッチセンシング期間を互いに異なる期間に駆動するので、映像を表示しながらタッチをセンシングすることができる。

本明細書の多様な実施例に係る表示装置は、下記のように説明され得る。

本明細書の一実施例に係る表示装置は、基板上に配置され、それぞれが駆動トランジスタ、発光素子及び駆動トランジスタと発光素子を連結する画素電極を含む複数のサブ画素、及び基板上に配置され、それぞれがタッチセンシングトランジスタ及びタッチセンシングトランジスタと連結されたタッチ電極を含む複数のタッチ部を含み、画素電極とタッチ電極は、同じ層に配置される。

本明細書の他の特徴によれば、複数のサブ画素それぞれに配置された低電位電源配線、及び複数のサブ画素のいずれか一つに配置され、タッチセンシングトランジスタと連結されたタッチセンシング配線をさらに含むことができ、複数のサブ画素のうち第１サブ画素で、タッチセンシング配線と低電位電源配線がその間に一定の間隔を置いて互いに離隔されて配置され得、複数のサブ画素のうち第２サブ画素で、一対の低電位電源配線がその間に一定の間隔を置いて互いに離隔されて配置され得る。

本明細書のまた他の特徴によれば、複数のサブ画素のうち第１サブ画素で、発光素子は、タッチセンシング配線と低電位電源配線との間に配置され得、複数のサブ画素のうち第２サブ画素で、発光素子は、一対の低電位電源配線の間に配置され得る。

本明細書のまた他の特徴によれば、タッチセンシング配線及び低電位電源配線は、一方向に向かって延び得、複数のサブ画素と複数のタッチ部は、一方向で交互に配置され得る。

本明細書のまた他の特徴によれば、複数のサブ画素それぞれで、その間に一定の間隔を置いて互いに離隔されて配置された一対の低電位電源配線、及び複数のサブ画素の間に配置された基準配線をさらに含むことができ、タッチセンシングトランジスタは、基準配線とタッチ電極との間に連結され得る。

本明細書のまた他の特徴によれば、複数のサブ画素それぞれは、駆動トランジスタと発光素子との間のノードにソース電極及びドレイン電極のいずれか一つが連結されたセンシングトランジスタをさらに含むことができ、センシングトランジスタのソース電極及びドレイン電極のうち他の一つは、基準配線と連結され得る。

本明細書のまた他の特徴によれば、タッチセンシングトランジスタがターン－オンされた間、基準配線にタッチ駆動信号が印加され得、センシングトランジスタがターン－オンされた間、基準配線に基準電圧が印加され得る。

本明細書のまた他の特徴によれば、タッチセンシングトランジスタの少なくとも一部分は、駆動トランジスタと同じ層に配置され得る。

本明細書の他の実施例に係る表示装置は、複数のサブ画素及び複数のタッチ部が配置された表示パネル、及び複数のタッチ部にタッチ駆動信号を提供するタッチ駆動部を含み、複数のサブ画素と複数のタッチ部は、互いに異なる行に配置される。

本明細書の他の特徴によれば、複数のサブ画素それぞれは、データ配線と連結された第１トランジスタ、第１トランジスタのソース電極にゲート電極が連結された第２トランジスタ、第２トランジスタのソース電極と基準配線との間に連結された第３トランジスタ、及び第２トランジスタのソース電極に連結された発光素子を含むことができる。

本明細書のまた他の特徴によれば、複数のタッチ部それぞれは、外部入力とタッチキャパシタを形成するタッチ電極、及びタッチ電極に連結されたタッチセンシングトランジスタを含むことができ、タッチセンシングトランジスタは、第１トランジスタ及び第３トランジスタと互いに異なるスキャン配線に連結され得る。

本明細書のまた他の特徴によれば、タッチセンシングトランジスタとタッチ駆動部との間に連結されたタッチセンシング配線をさらに含むことができ、一フレーム期間中、サブ画素を駆動するディスプレイ期間とタッチ部を駆動するタッチセンシング期間は、少なくとも一部分が互いに重畳し得る。

本明細書のまた他の特徴によれば、タッチセンシングトランジスタは、基準配線とタッチ電極との間に連結され得、一フレーム期間中、サブ画素を駆動するディスプレイ期間とタッチ部を駆動するタッチセンシング期間は、互いに異なる期間であり得る。

以上、添付の図面を参照して、本明細書の実施例をさらに詳細に説明したが、本明細書は、必ずしもこのような実施例に限定されるものではなく、本明細書の技術思想を外れない範囲内で多様に変形実施され得る。従って、本明細書に開示された実施例は、本明細書の技術思想を制限するためのものではなく、説明するためのものであり、このような実施例によって本明細書の技術思想の範囲が制限されるものではない。それゆえ、以上において記述した実施例は、全ての面で例示的なものであり、制限的ではないものと理解すべきである。本明細書の保護範囲は、下記の請求の範囲によって解釈されるべきであり、それと同等な範囲内にある全ての技術思想は、本明細書の権利範囲に含まれるものと解釈されるべきである。

Claims (6)

1. 表示装置であって、該表示装置は、
   基板上に配置された複数のサブ画素であって、当該複数のサブ画素のそれぞれが、駆動トランジスタ、発光素子、及び前記駆動トランジスタと前記発光素子を連結する画素電極を含む、複数のサブ画素；並びに
   前記基板上に配置された複数のタッチ部であって、当該複数のタッチ部のそれぞれが、タッチセンシングトランジスタ、及び前記タッチセンシングトランジスタと連結されたタッチ電極を含む、複数のタッチ部、
   を含み、
   前記画素電極と前記タッチ電極は、同じ層に配置され、
   該表示装置は、
   前記複数のサブ画素のそれぞれに配置された低電位電源配線；及び
   前記複数のサブ画素のいずれか一つに配置され、前記タッチセンシングトランジスタと連結されたタッチセンシング配線をさらに含み、
   前記複数のサブ画素のうち第１サブ画素で、前記タッチセンシング配線と前記低電位電源配線がその間で一定の間隔を置いて互いに離隔されて配置され、
   前記複数のサブ画素のうち第２サブ画素で、一対の低電位電源配線がその間で一定の間隔を置いて互いに離隔されて配置される、表示装置。
2. 前記複数のサブ画素のうち前記第１サブ画素で、前記発光素子は、前記タッチセンシング配線と前記低電位電源配線との間に配置され、
   前記複数のサブ画素のうち前記第２サブ画素で、前記発光素子は、前記一対の低電位電源配線の間に配置される、請求項１に記載の表示装置。
3. 前記タッチセンシング配線及び前記低電位電源配線は、一方向に向かって延びて、
   前記複数のサブ画素と前記複数のタッチ部は、前記一方向で交互に配置される、請求項１に記載の表示装置。
4. 表示装置であって、該表示装置は、
   基板上に配置された複数のサブ画素であって、当該複数のサブ画素のそれぞれが、駆動トランジスタ、発光素子、及び前記駆動トランジスタと前記発光素子を連結する画素電極を含む、複数のサブ画素；並びに
   前記基板上に配置された複数のタッチ部であって、当該複数のタッチ部のそれぞれが、タッチセンシングトランジスタ、及び前記タッチセンシングトランジスタと連結されたタッチ電極を含む、複数のタッチ部、
   を含み、
   前記画素電極と前記タッチ電極は、同じ層に配置され、
   該表示装置は、
   前記複数のサブ画素のそれぞれで、その間に一定の間隔を置いて互いに離隔されて配置された一対の低電位電源配線；及び
   前記複数のサブ画素の間に配置された基準配線をさらに含み、
   前記タッチセンシングトランジスタは、前記基準配線と前記タッチ電極との間に連結される、表示装置。
5. 前記複数のサブ画素のそれぞれは、ソース電極及びドレイン電極を有するセンシングトランジスタをさらに含み、
   前記センシングトランジスタの前記ソース電極及び前記ドレイン電極のうち一つは、前記駆動トランジスタと前記発光素子の間のノードに連結され、
   前記センシングトランジスタの前記ソース電極及び前記ドレイン電極のうち他の一つは、前記基準配線と連結される、請求項４に記載の表示装置。
6. 前記タッチセンシングトランジスタがターン－オンされた間、前記基準配線にタッチ駆動信号が印加され、
   前記センシングトランジスタがターン－オンされた間、前記基準配線に基準電圧が印加される、請求項５に記載の表示装置。

Images