JP7639388B2

JP7639388B2 - Power Conversion Equipment

Info

Publication number: JP7639388B2
Application number: JP2021025069A
Authority: JP
Inventors: 孝明田中
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2021-02-19
Filing date: 2021-02-19
Publication date: 2025-03-05
Anticipated expiration: 2041-02-19
Also published as: JP2022127114A; JP2025068027A

Description

本開示は、電力変換装置に関する。 This disclosure relates to a power conversion device.

近年、電力変換装置は、高信頼化が求められる用途（電力系統や移動体など）に拡大し、それに伴い、電力変換装置の高信頼化の要求が高まっている。この要求に対して、故障を予知して事前に対策を講ずる予知保全の実現への期待が高まっている。 In recent years, the use of power conversion devices has expanded to applications requiring high reliability (such as power systems and mobile objects), and as a result, there is an increasing demand for high reliability of power conversion devices. In response to this demand, there are growing expectations for the realization of predictive maintenance that can predict failures and take measures in advance.

一方、電力変換装置の主な故障要因の一つとしてパワー半導体モジュールが挙げられる。パワー半導体モジュールの主な故障は、電流導通やスイッチング動作によって繰り返し発生する熱応力ストレスがボンディングワイヤ及びはんだを劣化させることで生ずることが知られている。ボンディングワイヤ及びはんだの劣化が進むと、パワー半導体モジュールがオン状態（導通状態）にあるときの主端子間の導通抵抗は増加するので、パワー半導体モジュールが導通状態にあるときの主端子間の電圧Ｖｏｎは上昇する。したがって、理論上は、電圧Ｖｏｎの上昇を検出することで、パワー半導体モジュールの劣化を検出できるとされている。 On the other hand, power semiconductor modules are one of the main causes of failures in power conversion equipment. It is known that the main failures of power semiconductor modules are caused by thermal stresses that are repeatedly generated by current conduction and switching operations, which deteriorate the bonding wires and solder. As the deterioration of the bonding wires and solder progresses, the conduction resistance between the main terminals when the power semiconductor module is in the on state (conductive state) increases, and the voltage Von between the main terminals when the power semiconductor module is in the conductive state increases. Therefore, in theory, it is said that the deterioration of the power semiconductor module can be detected by detecting the increase in voltage Von.

しかしながら、実際には、劣化に伴う電圧Ｖｏｎの上昇は、主端子間に流れる電流の変化やパワー半導体モジュールの温度の変化に伴う電圧Ｖｏｎの上昇よりも小さいため、劣化に伴う電圧Ｖｏｎの上昇を検出することは容易ではない。 However, in reality, the increase in voltage Von due to degradation is smaller than the increase in voltage Von due to changes in the current flowing between the main terminals or changes in the temperature of the power semiconductor module, so it is not easy to detect the increase in voltage Von due to degradation.

そこで、電圧Ｖｏｎの温度依存性が最も小さくなる電流値ＩＸで電圧Ｖｏｎを検出することで、電圧Ｖｏｎの電流依存性及び温度依存性を最小限に抑制する技術が知られている（例えば、特許文献１参照）。 Therefore, a technique is known that minimizes the current dependence and temperature dependence of voltage Von by detecting voltage Von at a current value IX at which the temperature dependence of voltage Von is smallest (see, for example, Patent Document 1).

特開２０１０－２２０４７０号公報JP 2010-220470 A

ところが、電流値ＩＸにおける電圧Ｖｏｎは、パワー半導体素子の種類によって異なり、電流値ＩＸは、パワー半導体素子の定格電流付近である場合が多い。この場合、定格電流付近の電流値ＩＸで電圧Ｖｏｎを検出するため、中軽負荷での運転がメインの用途では、電圧Ｖｏｎを必要な頻度で検出できない可能性がある。その結果、例えば、半導体素子の劣化が進行するおそれがある。 However, the voltage Von at the current value IX varies depending on the type of power semiconductor element, and the current value IX is often close to the rated current of the power semiconductor element. In this case, since the voltage Von is detected at the current value IX close to the rated current, in applications where operation at medium to light loads is the main operation, the voltage Von may not be detected as frequently as required. As a result, for example, there is a risk that the semiconductor element will deteriorate.

本開示は、半導体素子の劣化を検知可能な電力変換装置を提供する。 This disclosure provides a power conversion device that can detect the deterioration of semiconductor elements.

本開示の一態様では、
第１主電極と第２主電極とを有するパワー半導体素子と、
前記第１主電極に電気的に接続された第１端子と、
前記第２主電極に電気的に接続された第２端子と、
前記第１端子及び前記第２端子の両端子間の電圧を検出する電圧検出部と、
前記パワー半導体素子の温度を検出する温度検出部と、
前記両端子間が導通状態で検出された前記電圧を、前記両端子間が導通状態で検出された前記温度に応じて変化する閾値電圧と比較することで、前記パワー半導体素子の劣化を判定する制御部とを備える、電力変換装置が提供される。 In one aspect of the present disclosure,
a power semiconductor element having a first main electrode and a second main electrode;
a first terminal electrically connected to the first main electrode;
a second terminal electrically connected to the second main electrode;
a voltage detection unit that detects a voltage between the first terminal and the second terminal;
a temperature detection unit for detecting a temperature of the power semiconductor element;
The present invention provides a power conversion device that includes a control unit that determines deterioration of the power semiconductor element by comparing the voltage detected when the two terminals are in a conductive state with a threshold voltage that varies depending on the temperature and is detected when the two terminals are in a conductive state.

本開示の一態様によれば、半導体素子の劣化を検知できる。 According to one aspect of the present disclosure, it is possible to detect the deterioration of a semiconductor element.

第１実施形態に係る電力変換装置の全体構成例を示す図である。1 is a diagram illustrating an example of the overall configuration of a power conversion device according to a first embodiment; IGBTチップ側の劣化を検知する機能ブロックの第１構成例を示す図である。FIG. 2 is a diagram showing a first configuration example of a functional block for detecting deterioration on the IGBT chip side. IGBTチップ側の劣化を検知する機能ブロックの第１構成例の各部の波形を例示する図である。10A to 10C are diagrams illustrating waveforms at various parts of a first configuration example of a functional block that detects deterioration on the IGBT chip side. FWDチップ側の劣化を検知する機能ブロックの第１構成例を示す図である。FIG. 2 is a diagram illustrating a first configuration example of a functional block that detects deterioration on the FWD chip side. FWDチップ側の劣化を検知する機能ブロックの第１構成例の各部の波形を例示する図である。11A to 11C are diagrams illustrating waveforms of the various parts of a first configuration example of a functional block that detects deterioration on the FWD chip side. IGBTチップ側の劣化を検知する機能ブロックの第２構成例を示す図である。FIG. 13 is a diagram showing a second configuration example of a functional block for detecting deterioration on the IGBT chip side. IGBTチップ側の劣化を検知する機能ブロックの第２構成例の各部の波形を例示する図である。11A to 11C are diagrams illustrating examples of waveforms at various parts of a second configuration example of a functional block that detects deterioration on the IGBT chip side. 第２実施形態に係る電力変換装置の全体構成例を示す図である。FIG. 11 is a diagram illustrating an example of the overall configuration of a power conversion device according to a second embodiment. IGBTチップ側の劣化を検知する機能ブロックの第３構成例を示す図である。FIG. 13 is a diagram showing a third configuration example of a functional block for detecting deterioration on the IGBT chip side. IGBTチップ側の劣化を検知する機能ブロックの第３構成例の各部の波形を例示する図である。13 is a diagram illustrating waveforms at various parts of a third configuration example of a functional block that detects deterioration on the IGBT chip side. FIG.

以下、本開示に係る複数の実施形態について図面を参照して説明する。 Below, several embodiments of the present disclosure are described with reference to the drawings.

図１は、第１実施形態に係る電力変換装置の全体構成例を示す図である。図１に示す電力変換装置１０１は、直流電源部３から供給される直流電力を、負荷４に供給する交流電力に変換する主回路部１と、主回路部１の電力変換動作を制御する制御部２とを備える。図１は、主回路部１が直流電力を三相の交流電力に変換する形態を例示する。 Figure 1 is a diagram showing an example of the overall configuration of a power conversion device according to the first embodiment. The power conversion device 101 shown in Figure 1 includes a main circuit unit 1 that converts DC power supplied from a DC power supply unit 3 into AC power to be supplied to a load 4, and a control unit 2 that controls the power conversion operation of the main circuit unit 1. Figure 1 shows an example of a form in which the main circuit unit 1 converts DC power into three-phase AC power.

主回路部１は、図１に示す例では、複数のパワー半導体モジュール１１～１６、複数のゲート駆動部２１～２６及び電流検出部３０を備える。 In the example shown in FIG. 1, the main circuit unit 1 includes multiple power semiconductor modules 11-16, multiple gate drive units 21-26, and a current detection unit 30.

なお、図１には、パワー半導体モジュールとして、インバータの１アーム分のIGBTチップ及びそれと逆並列に接続されたダイオードチップ（FWDチップ）が組み込まれた1in1パッケージのIGBTモジュールが例示されている。IGBTは、Insulated Gate Bipolar Transistorの略語であり、IGBTチップは、パワー半導体素子の一例であり、FWDチップは、整流素子の一例である。しかしながら、パワー半導体モジュールのパッケージ構成は、6in1などの他の種類のパッケージ構成でもよいし、パワー半導体モジュールに構成されるパワー半導体素子は、MOSFETなどの他の種類のパワー半導体素子でもよい。MOSFETは、Metal Oxide Semiconductor Field Effect Transistorの略語である。さらに、複数のパワー半導体モジュール１１～１６は、それぞれ同じ構成であり、複数のゲート駆動部２１～２６は、それぞれ同じ構成である。そのため、以下では、便宜上、ｕ相の上アームを例に挙げて説明する。 In FIG. 1, a 1-in-1 package IGBT module is shown as an example of a power semiconductor module, in which an IGBT chip for one arm of an inverter and a diode chip (FWD chip) connected in inverse parallel thereto are incorporated. IGBT is an abbreviation for Insulated Gate Bipolar Transistor, the IGBT chip is an example of a power semiconductor element, and the FWD chip is an example of a rectifier element. However, the package configuration of the power semiconductor module may be other types of package configurations such as 6-in-1, and the power semiconductor element configured in the power semiconductor module may be other types of power semiconductor elements such as MOSFET. MOSFET is an abbreviation for Metal Oxide Semiconductor Field Effect Transistor. Furthermore, the multiple power semiconductor modules 11 to 16 each have the same configuration, and the multiple gate drive units 21 to 26 each have the same configuration. Therefore, for convenience, the following description will be given by taking the upper arm of the u-phase as an example.

図１に示す例では、ｕ相の上アームのパワー半導体モジュール１１は、IGBTチップＱ１、FWDチップＤ１及び温度検出用のダイオード１１ｄを有する。また、パワー半導体モジュール１１は、第１主端子Ｃ１、第２主端子Ｅ１、ゲート端子ＳＧ１、エミッタ端子ＳＥ１、センスアノード端子ＳＡ１及びセンスカソード端子ＳＫ１を有する。第１主端子Ｃ１は、第１端子の一例であり、第２主端子Ｅ１は、第２端子の一例であり、ゲート端子ＳＧ１は、制御端子の一例である。 In the example shown in FIG. 1, the power semiconductor module 11 of the upper arm of the u-phase has an IGBT chip Q1, an FWD chip D1, and a diode 11d for temperature detection. The power semiconductor module 11 also has a first main terminal C1, a second main terminal E1, a gate terminal SG1, an emitter terminal SE1, a sense anode terminal SA1, and a sense cathode terminal SK1. The first main terminal C1 is an example of a first terminal, the second main terminal E1 is an example of a second terminal, and the gate terminal SG1 is an example of a control terminal.

IGBTチップＱ１は、コレクタ電極１１ｃ、エミッタ電極１１ｅ及びゲート電極１１ｇを有するスイッチング素子（半導体素子）の一例である。コレクタ電極１１ｃは、第１主電極の一例であり、エミッタ電極１１ｅは、第２主電極の一例であり、ゲート電極１１ｇは、制御電極の一例である。 The IGBT chip Q1 is an example of a switching element (semiconductor element) having a collector electrode 11c, an emitter electrode 11e, and a gate electrode 11g. The collector electrode 11c is an example of a first main electrode, the emitter electrode 11e is an example of a second main electrode, and the gate electrode 11g is an example of a control electrode.

FWDチップＤ１は、アノード電極１１ａ及びカソード電極１１ｋを有する整流素子（半導体素子）の一例である。 The FWD chip D1 is an example of a rectifier element (semiconductor element) having an anode electrode 11a and a cathode electrode 11k.

第１主端子Ｃ１は、少なくとも一つの接続部材（例えば、ボンディングワイヤ、はんだなど）を介して、コレクタ電極１１ｃ及びカソード電極１１ｋが電気的に接続されている。第２主端部Ｅ１は、少なくとも一つの接続部材を介して、エミッタ電極１１ｅ及びアノード電極１１ａに電気的に接続される。ゲート端子ＳＧ１は、少なくとも一つの接続部材を介して、ゲート電極１１ｇに電気的に接続されている。エミッタ端子ＳＥ１は、少なくとも一つの接続部材を介して、エミッタ電極１１ｅ及びアノード電極１１ａに電気的に接続されている。センスアノード端子ＳＡ１は、少なくとも一つの接続部材を介して、温度検出用のダイオード１１ｄのアノードに電気的に接続されている。センスカソード端子ＳＫ１は、少なくとも一つの接続部材を介して、温度検出用のダイオード１１ｄのカソードに電気的に接続されている。 The first main terminal C1 is electrically connected to the collector electrode 11c and the cathode electrode 11k via at least one connection member (e.g., bonding wire, solder, etc.). The second main end E1 is electrically connected to the emitter electrode 11e and the anode electrode 11a via at least one connection member. The gate terminal SG1 is electrically connected to the gate electrode 11g via at least one connection member. The emitter terminal SE1 is electrically connected to the emitter electrode 11e and the anode electrode 11a via at least one connection member. The sense anode terminal SA1 is electrically connected to the anode of the temperature detection diode 11d via at least one connection member. The sense cathode terminal SK1 is electrically connected to the cathode of the temperature detection diode 11d via at least one connection member.

ゲート駆動部２１は、プリドライバーＰＤ１、温度検出回路Ｔｅｍｐ１及び電圧検出回路Ｖｃｅ１を備える駆動回路である。 The gate driver 21 is a driver circuit that includes a pre-driver PD1, a temperature detection circuit Temp1, and a voltage detection circuit Vce1.

プリドライバーＰＤ１は、制御部２から供給されるオン又はオフのスイッチング指令S1に応じて、IGBTチップＱ１のゲート電極１１ｇを駆動する回路である。 The pre-driver PD1 is a circuit that drives the gate electrode 11g of the IGBT chip Q1 in response to an on or off switching command S1 supplied from the control unit 2.

温度検出回路Ｔｅｍｐ１は、パワー半導体モジュール１１内のIGBTチップＱ１およびFWDチップＤ１のそれぞれに組み込まれた温度検出用のダイオード１１ｄにそれぞれ定電流を供給する温度検出部（特許請求の範囲の「温度検出部」）の一例である。温度検出回路Ｔｅｍｐ１は、ダイオード１１ｄの電圧降下をモニタすることで、IGBTチップ温度Tj,igbt1及びFWDチップ温度Tj,fwd1を検出して制御部２へ送信する。 The temperature detection circuit Temp1 is an example of a temperature detection unit (the "temperature detection unit" in the claims) that supplies a constant current to the temperature detection diodes 11d built into the IGBT chip Q1 and the FWD chip D1 in the power semiconductor module 11. The temperature detection circuit Temp1 detects the IGBT chip temperature Tj,igbt1 and the FWD chip temperature Tj,fwd1 by monitoring the voltage drop of the diode 11d, and transmits them to the control unit 2.

電圧検出回路Ｖｃｅ１は、パワー半導体モジュール１１のIGBTチップＱ１側またはFWDチップＤ１側がオン状態のときの主端子間の電圧Vce_on1を検出し、制御部２へ送信する。主端子間とは、第１主端子Ｃ１と第２主端子Ｃ２との間である。 The voltage detection circuit Vce1 detects the voltage Vce_on1 between the main terminals when the IGBT chip Q1 side or the FWD chip D1 side of the power semiconductor module 11 is in the on state, and transmits it to the control unit 2. Between the main terminals is between the first main terminal C1 and the second main terminal C2.

電流検出部３０は、パワー半導体モジュール１１～１６と負荷４との間に流れる三相の交流電流iu,iv,iwを検出して制御部２へ送信する電流センサである。 The current detection unit 30 is a current sensor that detects the three-phase AC currents iu, iv, and iw flowing between the power semiconductor modules 11 to 16 and the load 4 and transmits them to the control unit 2.

制御部２は、例えば、ＣＰＵ（Central Processing Unit）等のプロセッサ及びメモリを備える制御装置である。制御部２の機能は、メモリに記憶されたプログラムによって、プロセッサが動作することにより実現される。制御部２の機能は、ＦＰＧＡ（Field Programmable Gate Array）又はＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてもよい。 The control unit 2 is, for example, a control device equipped with a processor such as a CPU (Central Processing Unit) and a memory. The functions of the control unit 2 are realized by the processor operating according to a program stored in the memory. The functions of the control unit 2 may be realized by an FPGA (Field Programmable Gate Array) or an ASIC (Application Specific Integrated Circuit).

図２は、IGBTチップ側の劣化を検知する機能ブロックの第１構成例を示す図である。図３は、IGBTチップ側の劣化を検知する機能ブロックの第１構成例の各部の波形を例示する図である。第１実施形態に係る電力変換装置１０１の制御部２は、図２に示す劣化検知機能を備えてもよい。 Figure 2 is a diagram showing a first example configuration of a functional block that detects deterioration on the IGBT chip side. Figure 3 is a diagram showing examples of waveforms of each part of the first example configuration of a functional block that detects deterioration on the IGBT chip side. The control unit 2 of the power conversion device 101 according to the first embodiment may be provided with the deterioration detection function shown in Figure 2.

制御部２は、IGBTチップ側のオン電圧データを格納する格納部４１と、判定レベルを調整する調整部４２と、IGBTチップ側の故障予兆を判定する判定部４３と、u相の交流電流iu（負荷電流Iu）の下限を制限する制限部４４とを有する。 The control unit 2 has a storage unit 41 that stores on-voltage data on the IGBT chip side, an adjustment unit 42 that adjusts the judgment level, a judgment unit 43 that judges signs of failure on the IGBT chip side, and a limiting unit 44 that limits the lower limit of the u-phase AC current iu (load current Iu).

制限部４４は、電流検出部３０により検出された負荷電流Iuがゼロ以下の値のときゼロを出力し、ゼロを超える値のとき負荷電流Iuの値をそのまま出力し、その出力値をIu_pとする。 The limiting unit 44 outputs zero when the load current Iu detected by the current detection unit 30 is equal to or less than zero, and outputs the value of the load current Iu as is when the load current Iu is greater than zero, and sets the output value as Iu_p.

格納部４１には、電力変換装置１０１の出荷時もしくは初期運転時における、スイッチング指令S1がオンの期間に第１主端子Ｃ１から第２主端子Ｅ１に電流が導通しているときの主端子間の電圧Vce_ini1が格納されている。主端子間とは、第１主端子Ｃ１と第２主端子Ｅ１との間である。電圧Vce_ini1は、主端子間を流れる電流（出力値Iu_p）およびIGBTチップ温度Tj,igbt1に対する依存データとして格納部４１に保存されている。 The storage unit 41 stores the voltage Vce_ini1 between the main terminals when current is conducted from the first main terminal C1 to the second main terminal E1 during the period when the switching command S1 is on at the time of shipment or initial operation of the power conversion device 101. Between the main terminals is between the first main terminal C1 and the second main terminal E1. The voltage Vce_ini1 is saved in the storage unit 41 as dependent data on the current (output value Iu_p) flowing between the main terminals and the IGBT chip temperature Tj,igbt1.

格納部４１には、電力変換装置１０１の運転時における、IGBTチップ温度Tj,igbt1および出力値Iu_pが入力され、これらの値が前記依存データと照合され、これらの値に対応する電圧Vce_ini1が出力される。 The IGBT chip temperatures Tj, igbt1 and output value Iu_p during operation of the power conversion device 101 are input to the storage unit 41, these values are compared with the dependent data, and the voltage Vce_ini1 corresponding to these values is output.

調整部４２は、あらかじめ設定した倍率を電圧Vce_ini1に乗算することで得られる閾値Vce_th1を出力する。図２に示す例では、その倍率を１．０５倍としている。 The adjustment unit 42 outputs the threshold value Vce_th1 obtained by multiplying the voltage Vce_ini1 by a preset magnification. In the example shown in FIG. 2, the magnification is set to 1.05.

判定部４３は、電力変換装置１０１の運転時において、スイッチング指令S1がオンの期間で第１主端子Ｃ１から第２主端子Ｅ２に電流が導通しているときの主端子間の電圧Vce_on1を閾値Vce_th1と比較する。判定部４３は、電圧Vce_on1が閾値Vce_th1を超えた時点で、IBGTチップ側の劣化がある（故障予兆がある）ことを表す判定値を出力する。 When the power conversion device 101 is operating, the determination unit 43 compares the voltage Vce_on1 between the main terminals when current is conducted from the first main terminal C1 to the second main terminal E2 during the period when the switching command S1 is on with the threshold Vce_th1. When the voltage Vce_on1 exceeds the threshold Vce_th1, the determination unit 43 outputs a determination value indicating that there is deterioration on the IBGT chip side (there is a sign of failure).

制御部２は、故障予兆があることを表す判定値が判定部４３から出力されると、IGBTチップＱ１の故障予兆があることを、電力変換装置１０１の外部機器やユーザへ通知する。制御部２は、IGBTチップＱ１を搭載するパワー半導体モジュール１１の故障予兆があることを通知しても、パワー半導体モジュール１１を搭載する主回路部１の故障予兆があることを通知しても、主回路部１を搭載する電力変換装置１０１の故障予兆があることを通知してもよい。故障予兆があることが通知されることで、IGBTチップＱ１側の故障が発生する前に、保全対応を行うことが可能となる。 When a judgment value indicating the presence of a fault indication is output from judgment unit 43, control unit 2 notifies external devices of power conversion device 101 and the user that there is a fault indication in IGBT chip Q1. Control unit 2 may notify that there is a fault indication in power semiconductor module 11 mounting IGBT chip Q1, that there is a fault indication in main circuit unit 1 mounting power semiconductor module 11, or that there is a fault indication in power conversion device 101 mounting main circuit unit 1. By being notified of the fault indication, it becomes possible to take maintenance action before a fault occurs on the IGBT chip Q1 side.

なお、図３は、便宜上、連続波形を示しているが、実際には、制御部２は、マイコン等によって構成されることが想定されるため、制御部２内部での演算処理は、離散値を扱う。また、電圧Vce_on1は、電力変換装置１０１の運転中に検出されるため、ノイズの影響を受けやすく、故障予兆の判定の誤動作につながりかねない。これを防止するためには、例えば、判定部４３は、故障予兆があると判定した回数が、所定の期間内で複数回ある場合、故障予兆があることを表す判定値を出力してもよい。 Note that while FIG. 3 shows a continuous waveform for convenience, in reality, it is assumed that the control unit 2 is configured with a microcomputer or the like, and therefore the calculation processing within the control unit 2 handles discrete values. In addition, since the voltage Vce_on1 is detected while the power conversion device 101 is in operation, it is susceptible to the effects of noise, which may lead to malfunctions in the failure sign determination. To prevent this, for example, the determination unit 43 may output a determination value indicating the presence of a failure sign when the number of times that a failure sign is determined to exist within a specified period of time is multiple.

このように、図２に示す制御部２は、主端子間が導通状態で電圧検出回路Ｖｃｅ１により検出された電圧Vce_on1を、主端子間が導通状態で温度検出回路Ｔｅｍｐ１により検出されたIGBTチップ温度Tj,igbt1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較することで、IGBTチップＱ１の劣化を判定できる。電圧Vce_ini1（閾値Vce_th1）は、主端子間が導通状態で検出されたIGBTチップ温度Tj,igbt1および出力値Iu_pに応じて変化する値である。図２に示す例では、制御部２は、第１主端子Ｃ１から第２主端子Ｅ１に電流が流れている状態で検出された電圧Vce_on1を、第１主端子Ｃ１から第２主端子Ｅ１に電流が流れている状態で検出されたIGBTチップ温度Tj,igbt1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較する。 In this way, the control unit 2 shown in FIG. 2 can determine the deterioration of the IGBT chip Q1 by comparing the voltage Vce_on1 detected by the voltage detection circuit Vce1 when the main terminals are in a conductive state with the voltage Vce_ini1 (threshold Vce_th1) that changes according to the IGBT chip temperature Tj,igbt1 detected by the temperature detection circuit Temp1 when the main terminals are in a conductive state. The voltage Vce_ini1 (threshold Vce_th1) is a value that changes according to the IGBT chip temperature Tj,igbt1 and the output value Iu_p detected when the main terminals are in a conductive state. In the example shown in FIG. 2, the control unit 2 compares the voltage Vce_on1 detected when a current flows from the first main terminal C1 to the second main terminal E1 with the voltage Vce_ini1 (threshold Vce_th1) that changes according to the IGBT chip temperature Tj,igbt1 detected when a current flows from the first main terminal C1 to the second main terminal E1.

また、制御部２は、図２と同様の構成を備えることで、他のIGBTチップＱ２～Ｑ６の劣化を判定できる。 In addition, the control unit 2 has a configuration similar to that shown in FIG. 2, so that it can determine the deterioration of the other IGBT chips Q2 to Q6.

なお、IGBTチップ等のパワー半導体素子の劣化には、パワー半導体素子自体の劣化だけでなく、パワー半導体素子に接続される接続部材（ボンディングワイヤやはんだなど）の劣化も含まれてよい。 In addition, the deterioration of power semiconductor elements such as IGBT chips may include not only the deterioration of the power semiconductor element itself, but also the deterioration of the connecting members (such as bonding wires and solder) connected to the power semiconductor element.

図４は、FWDチップ側の劣化を検知する機能ブロックの第１構成例を示す図である。図５は、FWDチップ側の劣化を検知する機能ブロックの第１構成例の各部の波形を例示する図である。第１実施形態に係る電力変換装置１０１の制御部２は、図４に示す劣化検知機能を備えてもよい。 Figure 4 is a diagram showing a first example configuration of a functional block that detects deterioration on the FWD chip side. Figure 5 is a diagram showing examples of waveforms of each part of the first example configuration of a functional block that detects deterioration on the FWD chip side. The control unit 2 of the power conversion device 101 according to the first embodiment may be provided with the deterioration detection function shown in Figure 4.

制御部２は、FWDチップ側のオン電圧データを格納する格納部５１と、判定レベルを調整する調整部５２と、FWDチップ側の故障予兆を判定する判定部５３と、u相の交流電流iu（負荷電流Iu）を制限する制限部５４と、電圧Vce_on1の極性を反転する反転部５５とを有する。 The control unit 2 has a storage unit 51 that stores on-voltage data on the FWD chip side, an adjustment unit 52 that adjusts the judgment level, a judgment unit 53 that judges signs of failure on the FWD chip side, a limiting unit 54 that limits the u-phase AC current iu (load current Iu), and an inversion unit 55 that inverts the polarity of the voltage Vce_on1.

制限部５４は、電流検出部３０により検出された負荷電流Iuがゼロ以上の値のときゼロを出力し、ゼロを未満のとき極性を反転した負荷電流Iuの値を出力し、その出力値をIu_nとする。 The limiting unit 54 outputs zero when the load current Iu detected by the current detection unit 30 is equal to or greater than zero, and outputs the value of the load current Iu with the polarity reversed when the load current Iu is less than zero, and designates the output value as Iu_n.

格納部５１には、電力変換装置１０１の出荷時もしくは初期運転時において、第２主端子Ｅ１から第１主端子Ｃ１に電流が導通いているときの主端子間の電圧Vce_ini1が格納されている。電圧Vce_ini1は、主端子間を流れる電流（出力値Iu_n）およびFWDチップ温度Tj,fwd1に対する依存データとして格納部５１に保存されている。 The storage unit 51 stores the voltage Vce_ini1 between the main terminals when a current is conducted from the second main terminal E1 to the first main terminal C1 at the time of shipment or initial operation of the power conversion device 101. The voltage Vce_ini1 is saved in the storage unit 51 as dependent data on the current (output value Iu_n) flowing between the main terminals and the FWD chip temperature Tj,fwd1.

格納部５１には、電力変換装置１０１の運転時における、FWDチップ温度Tj,fwd1および出力値Iu_nが入力され、これらの値と、前記依存データを照合の上、電圧Vce_ini1が出力される。 The FWD chip temperature Tj, fwd1 and output value Iu_n during operation of the power conversion device 101 are input to the storage unit 51, which compares these values with the dependent data and outputs the voltage Vce_ini1.

調整部５２は、あらかじめ設定した倍率を電圧Vce_ini1に乗算することで得られる閾値Vce_th1を出力する。図４に示す例では、その倍率を１．０５倍としている。 The adjustment unit 52 outputs the threshold value Vce_th1 obtained by multiplying the voltage Vce_ini1 by a preset magnification. In the example shown in FIG. 4, the magnification is set to 1.05.

判定部５３は、電力変換装置１０１の運転時における主端子間の電圧Vce_on1'（電圧Vce_on1の極性が反転部５５により反転した電圧）を閾値Vce_th1と比較する。判定部５３は、電圧Vce_on1'が閾値Vce_th1を超えた時点で、FWDチップ側の劣化がある（故障予兆がある）ことを表す判定値を出力する。 The determination unit 53 compares the voltage Vce_on1' between the main terminals during operation of the power conversion device 101 (the voltage obtained by inverting the polarity of the voltage Vce_on1 by the inversion unit 55) with the threshold value Vce_th1. When the voltage Vce_on1' exceeds the threshold value Vce_th1, the determination unit 53 outputs a determination value indicating that there is deterioration on the FWD chip side (there is a sign of failure).

制御部２は、故障予兆があることを表す判定値が判定部４３から出力されると、FWDチップＤ１の故障予兆があることを、電力変換装置１０１の外部機器やユーザへ通知する。制御部２は、FWDチップＤ１を搭載するパワー半導体モジュール１１の故障予兆があることを通知しても、パワー半導体モジュール１１を搭載する主回路部１の故障予兆があることを通知しても、主回路部１を搭載する電力変換装置１０１の故障予兆があることを通知してもよい。故障予兆があることが通知されることで、FWDチップＤ１側の故障が発生する前に、保全対応を行うことが可能となる。 When a judgment value indicating the presence of a fault indication is output from judgment unit 43, control unit 2 notifies external devices of power conversion device 101 and a user that there is a fault indication in FWD chip D1. Control unit 2 may notify that there is a fault indication in power semiconductor module 11 mounting FWD chip D1, that there is a fault indication in main circuit unit 1 mounting power semiconductor module 11, or that there is a fault indication in power conversion device 101 mounting main circuit unit 1. By being notified of the fault indication, it becomes possible to take maintenance action before a fault occurs on the FWD chip D1 side.

なお、図５は、便宜上、連続波形を示しているが、実際には、制御部２は、マイコン等によって構成されることが想定されるため、制御部２内部での演算処理は、離散値を扱う。また、電圧Vce_on1は、電力変換装置１０１の運転中に検出されるため、ノイズの影響を受けやすく、故障予兆の判定の誤動作につながりかねない。これを防止するためには、例えば、判定部５３は、故障予兆があると判定した回数が、所定の期間内で複数回ある場合、故障予兆があることを表す判定値を出力してもよい。 Note that while FIG. 5 shows a continuous waveform for convenience, in reality, it is assumed that the control unit 2 is configured with a microcomputer or the like, and therefore the calculation processing within the control unit 2 handles discrete values. In addition, since the voltage Vce_on1 is detected while the power conversion device 101 is in operation, it is susceptible to the effects of noise, which may lead to malfunctions in the failure sign determination. To prevent this, for example, the determination unit 53 may output a determination value indicating the presence of a failure sign when the number of times that a failure sign is determined to exist within a specified period of time is multiple.

このように、図４に示す制御部２は、主端子間が導通状態で電圧検出回路Ｖｃｅ１により検出された電圧Vce_on1を、主端子間が導通状態で温度検出回路Ｔｅｍｐ１により検出されたFWDチップ温度Tj,fwd1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較することで、FWDチップＤ１の劣化を判定できる。電圧Vce_ini1（閾値Vce_th1）は、主端子間が導通状態で検出されたFWDチップ温度Tj,fwd1および出力値Iu_nに応じて変化する値である。図４に示す例では、制御部２は、第２主端子Ｅ１から第１主端子Ｃ１に電流が流れている状態で検出された電圧Vce_on1を、第２主端子Ｅ１から第１主端子Ｃ１に電流が流れている状態で検出されたFWDチップ温度Tj,fwd1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較する。 In this way, the control unit 2 shown in FIG. 4 can determine the deterioration of the FWD chip D1 by comparing the voltage Vce_on1 detected by the voltage detection circuit Vce1 when the main terminals are in a conductive state with the voltage Vce_ini1 (threshold Vce_th1) that changes according to the FWD chip temperature Tj,fwd1 detected by the temperature detection circuit Temp1 when the main terminals are in a conductive state. The voltage Vce_ini1 (threshold Vce_th1) is a value that changes according to the FWD chip temperature Tj,fwd1 and the output value Iu_n detected when the main terminals are in a conductive state. In the example shown in FIG. 4, the control unit 2 compares the voltage Vce_on1 detected when a current flows from the second main terminal E1 to the first main terminal C1 with the voltage Vce_ini1 (threshold Vce_th1) that changes according to the FWD chip temperature Tj,fwd1 detected when a current flows from the second main terminal E1 to the first main terminal C1.

また、制御部２は、図４と同様の構成を備えることで、他のFWDチップＤ２～Ｄ６の劣化を判定できる。 In addition, the control unit 2 has a configuration similar to that shown in FIG. 4, so that it can determine the deterioration of the other FWD chips D2 to D6.

なお、FWDチップ等の整流素子の劣化には、整流素子自体の劣化だけでなく、整流素子に接続される接続部材（ボンディングワイヤやはんだなど）の劣化も含まれてよい。 In addition, deterioration of rectifying elements such as FWD chips may include not only deterioration of the rectifying element itself, but also deterioration of the connecting members (such as bonding wires and solder) connected to the rectifying element.

図６は、IGBTチップ側の劣化を検知する機能ブロックの第２構成例を示す図である。図７は、IGBTチップ側の劣化を検知する機能ブロックの第２構成例の各部の波形を例示する図である。第１実施形態に係る電力変換装置１０１の制御部２は、図６に示す劣化検知機能を備えてもよい。 Figure 6 is a diagram showing a second configuration example of a functional block that detects deterioration on the IGBT chip side. Figure 7 is a diagram showing examples of waveforms of each part of the second configuration example of a functional block that detects deterioration on the IGBT chip side. The control unit 2 of the power conversion device 101 according to the first embodiment may be provided with the deterioration detection function shown in Figure 6.

制御部２は、IGBTチップ側のオン電圧データを格納する格納部６１と、判定レベルを調整する調整部６２と、IGBTチップ側の故障予兆を判定する判定部６３と、電流を選択する選択部６６と、u相の交流電流iu（負荷電流Iu）の下限を制限する制限部６４とを有する。 The control unit 2 has a storage unit 61 that stores on-voltage data on the IGBT chip side, an adjustment unit 62 that adjusts the judgment level, a judgment unit 63 that judges the IGBT chip side for signs of failure, a selection unit 66 that selects the current, and a limiting unit 64 that limits the lower limit of the u-phase AC current iu (load current Iu).

制限部６４は、電流検出部３０により検出された負荷電流Iu がゼロ以下の値のときゼロを出力し、ゼロを超える値のとき負荷電流Iuの値をそのまま出力し、その出力値をIu_pとする。 The limiting unit 64 outputs zero when the load current Iu detected by the current detection unit 30 is equal to or less than zero, and outputs the value of the load current Iu as is when the load current Iu is greater than zero, and sets the output value as Iu_p.

選択部６６は、出力値Iu_pが所定の電流レベルIrを超えたタイミングで、IGBTチップ温度Tj,igbt1および電圧Vce_on1をサンプルホールドし、それぞれのサンプルホールド値をTj_sh1およびVce_on_sh1として出力する。 The selection unit 66 samples and holds the IGBT chip temperature Tj, igbt1 and the voltage Vce_on1 when the output value Iu_p exceeds a predetermined current level Ir, and outputs the respective sample-and-hold values as Tj_sh1 and Vce_on_sh1.

格納部６１には、電力変換装置１０１の出荷時もしくは初期運転時における、スイッチング指令S1がオンの期間に第１主端子Ｃ１から第２主端子Ｅ１に電流が導通しているときの主端子間の電圧Vce_ini1が格納されている。電圧Vce_ini1は、主端子間を流れる所定の電流値IrにおけるIGBTチップ温度Tj,igbt1に対する依存データとして格納部６１に保存されている。 The storage unit 61 stores the voltage Vce_ini1 between the main terminals when a current is conducted from the first main terminal C1 to the second main terminal E1 during the period when the switching command S1 is on at the time of shipment or initial operation of the power conversion device 101. The voltage Vce_ini1 is saved in the storage unit 61 as dependent data on the IGBT chip temperature Tj,igbt1 at a given current value Ir flowing between the main terminals.

格納部６１には、電力変換装置１０１の運転時における、IGBTチップ温度のサンプルホールド値Tj_sh1が入力され、サンプルホールド値Tj_sh1値が前記依存データと照合され、サンプルホールド値Tj_sh1値に対応する電圧Vce_ini1が出力される。 The storage unit 61 receives a sample hold value Tj_sh1 of the IGBT chip temperature during operation of the power conversion device 101, compares the sample hold value Tj_sh1 with the dependent data, and outputs a voltage Vce_ini1 corresponding to the sample hold value Tj_sh1.

調整部６２は、あらかじめ設定した倍率を電圧Vce_ini1に乗算することで得られる閾値Vce_th1を出力する。図６に示す例では、その倍率を１．０５としている。 The adjustment unit 62 outputs the threshold value Vce_th1 obtained by multiplying the voltage Vce_ini1 by a preset magnification. In the example shown in FIG. 6, the magnification is set to 1.05.

判定部６３は、電力変換装置１０１の運転時において、オン電圧のサンプルホールド値Vce_on_sh1を閾値Vce_th1と比較する。判定部６３は、サンプルホールド値Vce_on_sh1 が閾値Vce_th1を超えた時点で、IBGTチップ側の劣化がある（故障予兆がある）ことを表す判定値を出力する。 When the power conversion device 101 is operating, the determination unit 63 compares the sample hold value Vce_on_sh1 of the on-voltage with the threshold value Vce_th1. When the sample hold value Vce_on_sh1 exceeds the threshold value Vce_th1, the determination unit 63 outputs a determination value indicating that there is degradation on the IBGT chip side (there is a sign of failure).

制御部２は、故障予兆があることを表す判定値が判定部６３から出力されると、IGBTチップＱ１の故障予兆があることを、電力変換装置１０１の外部機器やユーザへ通知する。制御部２は、IGBTチップＱ１を搭載するパワー半導体モジュール１１の故障予兆があることを通知しても、パワー半導体モジュール１１を搭載する主回路部１の故障予兆があることを通知しても、主回路部１を搭載する電力変換装置１０１の故障予兆があることを通知してもよい。故障予兆があることが通知されることで、IGBTチップＱ１側の故障が発生する前に、保全対応を行うことが可能となる。 When a judgment value indicating the presence of a fault indication is output from judgment unit 63, control unit 2 notifies external devices of power conversion device 101 and the user that there is a fault indication in IGBT chip Q1. Control unit 2 may notify that there is a fault indication in power semiconductor module 11 mounting IGBT chip Q1, that there is a fault indication in main circuit unit 1 mounting power semiconductor module 11, or that there is a fault indication in power conversion device 101 mounting main circuit unit 1. By being notified of the fault indication, it becomes possible to take maintenance action before a fault occurs on the IGBT chip Q1 side.

なお、図７は、便宜上、連続波形を示しているが、実際には、制御部２は、マイコン等によって構成されることが想定されるため、制御部２内部での演算処理は、離散値を扱う。また、電圧Vce_on1は、電力変換装置１０１の運転中に検出されるため、ノイズの影響を受けやすく、故障予兆の判定の誤動作につながりかねない。これを防止するためには、例えば、判定部６３は、故障予兆があると判定した回数が、所定の期間内で複数回ある場合、故障予兆があることを表す判定値を出力してもよい。 Note that while FIG. 7 shows a continuous waveform for convenience, in reality, it is assumed that the control unit 2 is configured with a microcomputer or the like, and therefore the calculation processing within the control unit 2 handles discrete values. In addition, since the voltage Vce_on1 is detected while the power conversion device 101 is in operation, it is susceptible to the effects of noise, which may lead to malfunctions in the failure sign determination. To prevent this, for example, the determination unit 63 may output a determination value indicating the presence of a failure sign when the number of times that a failure sign is determined to exist within a specified period of time is multiple.

また、図６に示す第２構成例では、格納部６１に格納される電圧Vce_ini1は電流依存性を含まないので、データ量を削減できる利点がある。 In addition, in the second configuration example shown in FIG. 6, the voltage Vce_ini1 stored in the storage unit 61 does not include current dependency, which has the advantage of reducing the amount of data.

このように、図６に示す制御部２は、電流Iu_pが所定の電流値Ir以上の状態で検出された電圧Vce_on1（Tj_sh1）を、電流Iu_pが所定の電流値Ir以上の状態で検出されたIGBTチップ温度Tj,igbt1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較することで、IGBTチップＱ１の劣化を判定できる。また、制御部２は、図６と同様の構成を備えることで、他のIGBTチップＱ２～Ｑ６の劣化を判定できる。 In this way, the control unit 2 shown in FIG. 6 can determine the deterioration of the IGBT chip Q1 by comparing the voltage Vce_on1 (Tj_sh1) detected when the current Iu_p is equal to or greater than a predetermined current value Ir with the voltage Vce_ini1 (threshold Vce_th1) that changes according to the IGBT chip temperature Tj,igbt1 detected when the current Iu_p is equal to or greater than a predetermined current value Ir. In addition, by having a configuration similar to that shown in FIG. 6, the control unit 2 can determine the deterioration of the other IGBT chips Q2 to Q6.

また、図６に示す機能ブロックを、FWDチップ側の劣化を検知する機能ブロックに変形することも可能である。具体的には、選択部６６は、出力値Iu_n（図４参照）が所定の電流レベルIrを超えたタイミングで、FWDチップ温度Tj,fwd1および電圧Vce_on1をサンプルホールドし、それぞれのサンプルホールド値をTj_sh1およびVce_on_sh1として出力する。電圧Vce_ini1は、主端子間を流れる所定の電流値IrにおけるFWDチップ温度Tj,fwd1に対する依存データとして格納部６１に保存されている。格納部６１には、電力変換装置１０１の運転時における、FWDチップ温度のサンプルホールド値Tj,sh1が入力され、サンプルホールド値Tj,sh1値が前記依存データと照合され、サンプルホールド値Tj,sh1値に対応する電圧Vce_ini1が出力される。判定部６３は、電力変換装置１０１の運転時における主端子間の電圧Vce_on1'（電圧Vce_on1の極性が反転部５５（図４参照）により反転した電圧）を閾値Vce_th1と比較する。判定部６３は、電圧Vce_on1'が閾値Vce_th1を超えた時点で、FWDチップ側の劣化がある（故障予兆がある）ことを表す判定値を出力する。 It is also possible to modify the functional block shown in FIG. 6 into a functional block that detects deterioration on the FWD chip side. Specifically, the selection unit 66 samples and holds the FWD chip temperature Tj,fwd1 and the voltage Vce_on1 at the timing when the output value Iu_n (see FIG. 4) exceeds a predetermined current level Ir, and outputs the respective sample and hold values as Tj_sh1 and Vce_on_sh1. The voltage Vce_ini1 is stored in the storage unit 61 as dependent data for the FWD chip temperature Tj,fwd1 at a predetermined current value Ir flowing between the main terminals. The storage unit 61 receives the sample and hold value Tj,sh1 of the FWD chip temperature during operation of the power conversion device 101, compares the sample and hold value Tj,sh1 with the dependent data, and outputs the voltage Vce_ini1 corresponding to the sample and hold value Tj,sh1. The determination unit 63 compares the voltage Vce_on1' between the main terminals during operation of the power conversion device 101 (the voltage Vce_on1 whose polarity is inverted by the inversion unit 55 (see FIG. 4)) with the threshold value Vce_th1. When the voltage Vce_on1' exceeds the threshold value Vce_th1, the determination unit 63 outputs a determination value indicating that there is deterioration on the FWD chip side (there is a sign of failure).

したがって、このような機能ブロックの変形によれば、制御部２は、電流Iu_pが所定の電流値Ir以上の状態で検出された電圧Vce_on1（Tj_sh1）を、電流Iu_pが所定の電流値Ir以上の状態で検出されたFWDチップ温度Tj,fwd1に応じて変化する電圧Vce_ini1（閾値Vce_th1）と比較することで、FWDチップＤ１の劣化を判定できる。また、制御部２は、このような機能ブロックの変形によれば、他のFWDチップＱ２～Ｑ６の劣化を判定できる。 Therefore, according to this modification of the functional blocks, the control unit 2 can determine the deterioration of the FWD chip D1 by comparing the voltage Vce_on1 (Tj_sh1) detected when the current Iu_p is equal to or greater than a predetermined current value Ir with the voltage Vce_ini1 (threshold Vce_th1) that changes according to the FWD chip temperature Tj,fwd1 detected when the current Iu_p is equal to or greater than a predetermined current value Ir. Furthermore, according to this modification of the functional blocks, the control unit 2 can determine the deterioration of the other FWD chips Q2 to Q6.

図８は、第２実施形態に係る電力変換装置の全体構成例を示す図である。第２実施形態において、第１実施形態と同様の構成についての説明は、上述の説明を援用することで、省略又は簡略する。図８に示す電力変換装置１０２は、直流電源部３から供給される直流電力を、負荷４に供給する交流電力に変換する主回路部１と、主回路部１の電力変換動作を制御する制御部２とを備える。 Figure 8 is a diagram showing an example of the overall configuration of a power conversion device according to the second embodiment. In the second embodiment, the description of the same configuration as in the first embodiment will be omitted or simplified by invoking the above description. The power conversion device 102 shown in Figure 8 includes a main circuit unit 1 that converts DC power supplied from a DC power supply unit 3 into AC power to be supplied to a load 4, and a control unit 2 that controls the power conversion operation of the main circuit unit 1.

主回路部１は、図８に示す例では、複数のパワー半導体モジュール１１～１６、複数のゲート駆動部２１～２６、電流検出部３０及びヒートシンク温度検出部８０を備える。第１実施形態と同様の理由により、以下では、便宜上、ｕ相の上アームを例に挙げて説明する。 In the example shown in FIG. 8, the main circuit unit 1 includes multiple power semiconductor modules 11-16, multiple gate drive units 21-26, a current detection unit 30, and a heat sink temperature detection unit 80. For the same reasons as in the first embodiment, the following description will be given using the upper arm of the u-phase as an example for convenience.

ゲート駆動部２１は、プリドライバーＰＤ１及び電圧検出回路Ｖｃｅ１を備える駆動回路である。 The gate driver 21 is a driver circuit that includes a pre-driver PD1 and a voltage detection circuit Vce1.

電圧検出回路Ｖｃｅ１は、パワー半導体モジュール１１のIGBTチップＱ１側またはFWDチップＤ１側がオン状態のときの主端子間の電圧Vce_on1を検出し、制御部２へ送信する。 The voltage detection circuit Vce1 detects the voltage Vce_on1 between the main terminals when the IGBT chip Q1 side or the FWD chip D1 side of the power semiconductor module 11 is in the on state, and transmits it to the control unit 2.

ヒートシンク温度検出部８０は、パワー半導体モジュールを冷却するヒートシンクの温度検出値Thを制御部２に送信する温度センサである。 The heat sink temperature detection unit 80 is a temperature sensor that transmits the temperature detection value Th of the heat sink that cools the power semiconductor module to the control unit 2.

直流電圧検出部７０は、主回路部１の直流電源部３側の直流電圧値Vinを検出して制御部２へ送信する回路である。 The DC voltage detection unit 70 is a circuit that detects the DC voltage value Vin on the DC power supply unit 3 side of the main circuit unit 1 and transmits it to the control unit 2.

図９は、IGBTチップ側の劣化を検知する機能ブロックの第３構成例を示す図である。図１０は、IGBTチップ側の劣化を検知する機能ブロックの第３構成例の各部の波形を例示する図である。第２実施形態に係る電力変換装置１０２の制御部２は、図９に示す劣化検知機能を備えてもよい。 Figure 9 is a diagram showing a third example configuration of a functional block that detects deterioration on the IGBT chip side. Figure 10 is a diagram showing examples of waveforms of each part of the third example configuration of a functional block that detects deterioration on the IGBT chip side. The control unit 2 of the power conversion device 102 according to the second embodiment may be provided with the deterioration detection function shown in Figure 9.

制御部２は、IGBTチップ側のオン電圧データを格納する格納部９１と、判定レベルを調整する調整部９２と、IGBTチップ側の故障予兆を判定する判定部９３と、u相の交流電流iu（負荷電流Iu）の下限を制限する制限部９４と、IGBT チップ温度を推定する推定部９７とを有する。 The control unit 2 has a storage unit 91 that stores on-voltage data on the IGBT chip side, an adjustment unit 92 that adjusts the judgment level, a judgment unit 93 that judges the IGBT chip side for signs of failure, a limiting unit 94 that limits the lower limit of the u-phase AC current iu (load current Iu), and an estimation unit 97 that estimates the IGBT chip temperature.

推定部９７は、ヒートシンク温度検出部８０により得られたヒートシンクの温度検出値Thと直流電圧検出部７０により得られた直流電圧値Vinと制御部２で生成される出力電圧指令vu_refと電流指令値Iu_refとキャリア周波数fcとに基づいて、IGBTチップでの発生損失およびIGBTチップ温度Tj_est,igbt1を計算する。具体的な計算方法は、公知の方法でよい。また、推定部９７は、特許請求の範囲の「温度検出部」の一例である。 The estimation unit 97 calculates the loss generated in the IGBT chip and the IGBT chip temperature Tj_est,igbt1 based on the heat sink temperature detection value Th obtained by the heat sink temperature detection unit 80, the DC voltage value Vin obtained by the DC voltage detection unit 70, and the output voltage command vu_ref, current command value Iu_ref, and carrier frequency fc generated by the control unit 2. A specific calculation method may be a known method. The estimation unit 97 is also an example of a "temperature detection unit" in the claims.

制限部９４は、電流検出部３０により検出された負荷電流Iuがゼロ以下の値のときゼロを出力し、ゼロを超える値のとき負荷電流Iuの値をそのまま出力し、その出力値をIu_pとする。 The limiting unit 94 outputs zero when the load current Iu detected by the current detection unit 30 is equal to or less than zero, and outputs the value of the load current Iu as is when the load current Iu is greater than zero, and sets the output value as Iu_p.

格納部９１には、電力変換装置１０１の出荷時もしくは初期運転時における、スイッチング指令S1がオンの期間に第１主端子Ｃ１から第２主端子Ｅ１に電流が導通しているときの主端子間の電圧Vce_ini1が格納されている。電圧Vce_ini1は、主端子間を流れる電流（出力値Iu_p）およびIGBTチップ温度Tj_est,igbt1に対する依存データとして格納部９１に保存されている。 The storage unit 91 stores the voltage Vce_ini1 between the main terminals when a current is conducted from the first main terminal C1 to the second main terminal E1 during the period when the switching command S1 is on at the time of shipment or initial operation of the power conversion device 101. The voltage Vce_ini1 is saved in the storage unit 91 as dependent data on the current (output value Iu_p) flowing between the main terminals and the IGBT chip temperature Tj_est,igbt1.

格納部９１には、電力変換装置１０１の運転時における、IGBTチップ温度Tj_est,igbt1および出力値Iu_pが入力され、これらの値が前記依存データと照合され、これらの値に対応する電圧Vce_ini1が出力される。 The IGBT chip temperatures Tj_est, igbt1 and output value Iu_p during operation of the power conversion device 101 are input to the storage unit 91, these values are compared with the dependent data, and the voltage Vce_ini1 corresponding to these values is output.

調整部９２は、あらかじめ設定した倍率を電圧Vce_ini1に乗算することで得られる閾値Vce_th1を出力する。図２に示す例では、その倍率を１．０５倍としている。 The adjustment unit 92 outputs the threshold value Vce_th1 obtained by multiplying the voltage Vce_ini1 by a preset magnification. In the example shown in FIG. 2, the magnification is set to 1.05.

判定部９３は、電力変換装置１０１の運転時において、スイッチング指令S1がオンの期間で第１主端子Ｃ１から第２主端子Ｅ２に電流が導通しているときの主端子間の電圧Vce_on1を閾値Vce_th1と比較する。判定部９３は、電圧Vce_on1が閾値Vce_th1を超えた時点で、IGBTチップ側の劣化がある（故障予兆がある）ことを表す判定値を出力する。 When the power conversion device 101 is in operation, the determination unit 93 compares the voltage Vce_on1 between the main terminals when the switching command S1 is on and current is flowing from the first main terminal C1 to the second main terminal E2 with a threshold value Vce_th1. When the voltage Vce_on1 exceeds the threshold value Vce_th1, the determination unit 93 outputs a determination value indicating that there is degradation on the IGBT chip side (there is a sign of failure).

制御部２は、故障予兆があることを表す判定値が判定部９３から出力されると、IGBTチップＱ１の故障予兆があることを、電力変換装置１０１の外部機器やユーザへ通知する。制御部２は、IGBTチップＱ１を搭載するパワー半導体モジュール１１の故障予兆があることを通知しても、パワー半導体モジュール１１を搭載する主回路部１の故障予兆があることを通知しても、主回路部１を搭載する電力変換装置１０１の故障予兆があることを通知してもよい。故障予兆があることが通知されることで、IGBTチップＱ１側の故障が発生する前に、保全対応を行うことが可能となる。 When a judgment value indicating the presence of a fault indication is output from the judgment unit 93, the control unit 2 notifies external devices of the power conversion device 101 and the user that there is a fault indication in the IGBT chip Q1. The control unit 2 may notify that there is a fault indication in the power semiconductor module 11 mounting the IGBT chip Q1, that there is a fault indication in the main circuit unit 1 mounting the power semiconductor module 11, or that there is a fault indication in the power conversion device 101 mounting the main circuit unit 1. By being notified of the fault indication, it becomes possible to take maintenance action before a fault occurs on the IGBT chip Q1 side.

なお、図１０は、便宜上、連続波形を示しているが、実際には、制御部２は、マイコン等によって構成されることが想定されるため、制御部２内部での演算処理は、離散値を扱う。また、電圧Vce_on1は、電力変換装置１０１の運転中に検出されるため、ノイズの影響を受けやすく、故障予兆の判定の誤動作につながりかねない。これを防止するためには、例えば、判定部９３は、故障予兆があると判定した回数が、所定の期間内で複数回ある場合、故障予兆があることを表す判定値を出力してもよい。 Note that while FIG. 10 shows a continuous waveform for convenience, in reality, it is assumed that the control unit 2 is configured with a microcomputer or the like, and therefore the calculation processing within the control unit 2 handles discrete values. In addition, since the voltage Vce_on1 is detected while the power conversion device 101 is in operation, it is susceptible to the effects of noise, which may lead to malfunctions in the failure sign determination. To prevent this, for example, the determination unit 93 may output a determination value indicating the presence of a failure sign when the number of times that a failure sign is determined to exist within a specified period of time is multiple.

また、図９に示す機能ブロックに、図６に示した上述の選択部６６を追加することで、格納部９１に格納される電圧Vce_ini1に電流依存性を含めなくてよくなるので、データ量を削減できる利点がある。また、図９に示す機能ブロックを、上述と同様に、FWDチップ側の劣化を検知する機能ブロックに変形することも可能である。 Furthermore, by adding the above-mentioned selection unit 66 shown in FIG. 6 to the functional block shown in FIG. 9, the voltage Vce_ini1 stored in the storage unit 91 does not need to include current dependency, which has the advantage of reducing the amount of data. Also, the functional block shown in FIG. 9 can be modified to a functional block that detects deterioration on the FWD chip side, as described above.

以上、実施形態を説明したが、本発明は上記実施形態に限定されない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が可能である。 Although the embodiments have been described above, the present invention is not limited to the above embodiments. Various modifications and improvements are possible, such as combinations or substitutions with part or all of other embodiments.

例えば、パワー半導体素子は、IGBT等のパワートランジスタに限られず、ダイオード、サイリスタ、ゲートターンオフサイリスタ、トライアックなどでもよい。 For example, the power semiconductor element is not limited to a power transistor such as an IGBT, but may be a diode, a thyristor, a gate turn-off thyristor, a triac, etc.

１主回路部
２制御部
１１～１６パワー半導体モジュール
２１～２６ゲート駆動部
３０電流検出部
７０直流電圧検出部
８０ヒートシンク温度検出部
１０１，１０２電力変換装置 REFERENCE SIGNS LIST 1 main circuit section 2 control section 11 to 16 power semiconductor modules 21 to 26 gate drive section 30 current detection section 70 DC voltage detection section 80 heat sink temperature detection section 101, 102 power conversion device

Claims

a power semiconductor element having a first main electrode and a second main electrode;
a first terminal electrically connected to the first main electrode;
a second terminal electrically connected to the second main electrode;
a voltage detection unit that detects a voltage between the first terminal and the second terminal;
a temperature detection unit for detecting a temperature of the power semiconductor element;
a current detection unit that detects a current flowing between the two terminals;
A control unit that controls a power conversion operation;
a drive circuit that drives the power semiconductor element in response to a switching command supplied from the control unit,
The control unit determines deterioration of the power semiconductor element by comparing the voltage detected during operation of the power conversion device in a first conduction state between the two terminals from the first terminal to the second terminal , with the current detected in the first conduction state and a threshold voltage that changes depending on the temperature detected in the first conduction state .

A plurality of arms;
A temperature detection unit;
A current detection unit;
A control unit that controls a power conversion operation,
Each of the plurality of arms includes:
a power semiconductor element having a first main electrode and a second main electrode;
a first terminal electrically connected to the first main electrode;
a second terminal electrically connected to the second main electrode;
a voltage detection unit that detects a voltage between the first terminal and the second terminal;
a drive circuit that drives the power semiconductor element in response to a switching command supplied from the control unit,
The temperature detection unit detects a temperature of the power semiconductor element,
The current detection unit detects a current flowing between the two terminals,
The control unit determines deterioration of the power semiconductor element by comparing, for each of the multiple arms, the voltage detected during operation of the power conversion device in a first conduction state between the two terminals from the first terminal to the second terminal , with the current detected in the first conduction state and a threshold voltage that changes depending on the temperature detected in the first conduction state .

3. The power conversion device according to claim 1, wherein the control unit derives the threshold voltage by calculating the voltage corresponding to the current detected in the first conduction state and the temperature detected in the first conduction state based on a relationship between the current, the temperature, and the voltage.

4. The power conversion device according to claim 1 , wherein the control unit determines deterioration of the power semiconductor element by comparing the voltage detected in the first conduction state in which the current is equal to or greater than a predetermined current value with the threshold voltage that varies depending on the temperature detected in the first conduction state in which the current is equal to or greater than the predetermined current value.

A rectifying element having a cathode and an anode ,
the first terminal is electrically connected to the first main electrode and the cathode ;
the second terminal is electrically connected to the second main electrode and the anode ;
5. The power conversion device according to claim 1, wherein the control unit determines deterioration of the rectifying element by comparing the voltage detected in a second conduction state between the two terminals from the second terminal to the first terminal with a threshold voltage that changes depending on the temperature detected in the second conduction state.

A rectifying element having a cathode and an anode ,
the first terminal is electrically connected to the first main electrode and the cathode ;
the second terminal is electrically connected to the second main electrode and the anode ;
5. The power conversion device according to claim 1, wherein the control unit determines deterioration of the rectifying element by comparing the voltage detected in a second conduction state between the two terminals from the second terminal to the first terminal with a threshold voltage that changes depending on the current detected in the second conduction state and the temperature detected in the second conduction state.