JP7640456B2 - 表示装置、表示パネル及びその製造方法 - Google Patents

Description

（関連出願の相互参照）
本願は、出願日が２０２０年４月２１日であって、出願番号がＰＣＴ／ＣＮ２０２０／０８５９５５であり、発明の名称が「表示装置、表示パネル及びその製造方法」であるＰＣＴ出願に基づき優先権を主張し、当該ＰＣＴ出願の内容のすべてを本願に援用する。

本発明は、表示技術の分野に関し、特に、表示装置、表示パネル及び表示パネルの製造方法に関する。

現在、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）表示パネルがますます広く使用されている。ＯＬＥＤ表示パネルにおいて、発光素子は、通常、アレイ状に分布された複数のＯＬＥＤ発光素子を含む。各発光素子は、画像を表示するために、独立的に発光することができる。ただし、製造プロセス上の原因により、ＯＬＥＤ発光素子の発光安定性を改善する必要がある。

なお、上記の背景技術に開示された情報は、本発明の背景に対する理解を高めるためにのみ使用されるものであるので、当業者に知られている従来技術を構成しない情報を含むことができる。

本発明は、上記の従来技術の欠点を克服するためのものであり、表示装置、表示パネル及び表示パネルの製造方法を提供することを目的とする。

本発明の一態様によれば、表示パネルが提供される。前記表示パネルは、
基板と、
前記基板の一側に設けられる第１絶縁層と、
前記基板から離れた前記第１絶縁層の表面に設けられ、且つ複数の第１電極を含む第１電極層と、
前記基板から離れた前記第１絶縁層の表面に設けられ、且つ前記各第１電極を露出させる画素定義層と、
前記画素定義層と、前記画素定義層により露出された前記第１電極とを覆う発光機能層と、
前記発光機能層を覆う第２電極と、を含み、ここで、前記第１絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、前記第１絶縁層上の前記各第１電極の正投影は、前記各画素領域内に位置し、前記画素定義層は、前記分離領域に対応する領域に画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第１突起を有し、前記第１突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成される。

本発明の一例示的な実施例では、前記第１突起の２つの側壁は、前記基板に向かって拡張する傾斜面であり、前記画素定義溝の２つの側壁は、前記基板に向かって縮小する傾斜面である。

本発明の一例示的な実施例では、前記第１突起の側壁の勾配は、前記画素定義溝の側壁の勾配と異なる。

本発明の一例示的な実施例では、前記第１突起の厚さは、前記画素定義溝の深さより小さい。

本発明の一例示的な実施例では、前記第１絶縁層上の前記画素定義溝の中央部の正投影は、前記分離領域内に位置する。

本発明の一例示的な実施例では、前記画素定義層は、離隔部及び延長部を含み、前記離隔部は、前記第１電極以外の領域に位置し、前記画素定義溝は、少なくとも一部が前記離隔部に設けられ、前記延長部は、前記離隔部に接続され、前記基板から離れた前記第１電極の表面まで延び、且つ前記第１電極を完全に覆わない。

本発明の一例示的な実施例では、任意の一つの前記第１電極を覆う延長部の幅は、隣接する２つの前記第１電極の間に位置する離隔部の幅より小さい。

本発明の一例示的な実施例では、少なくとも２つの前記第１電極の厚さは異なる。

本発明の一例示的な実施例では、前記画素定義溝の最大深さは、前記発光機能層と前記第１電極の厚さの合計の６０％以下である。

本発明の一態様によれば、表示パネルが提供される。前記表示パネルは、
基板と、
前記基板の一側に設けられる第１絶縁層と、
前記基板から離れた前記第１絶縁層の表面に設けられ、且つ複数の第１電極を含む第１電極層と、
前記基板から離れた前記第１絶縁層の表面に設けられ、且つ前記各第１電極を露出させる画素定義層と、
前記画素定義層と、前記画素定義層により露出された前記第１電極とを覆う発光機能層と、
前記発光機能層を覆い、且つ凹部と、前記凹部により分離された複数の平滑部とを含む第２電極と、を含み、ここで、前記第１絶縁層上の前記各平滑部の正投影は、前記各第１電極内に位置し、前記凹部の少なくとも一部の領域は、前記基板に近づく前記平滑部の一側に向かって凹み、前記第１絶縁層上の前記凹部の正投影は、少なくとも一部が前記第１電極の外に位置し、前記凹部の中央部は、第２突起を有し、前記第２突起の側面と前記凹部の側面との間にサブ凹みが形成される。

本発明の一例示的な実施例では、前記第１絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、前記第１絶縁層上の前記各第１電極の正投影は、前記各第１電極内に位置し、
前記画素定義層は、前記各第１電極を露出させ、且つ前記分離領域に対応する領域に画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第１突起を有し、前記第１突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、
前記第１絶縁層上の前記凹部の正投影は、少なくとも一部が前記画素定義溝内に位置する。

本発明の一例示的な実施例では、前記基板に最も近い前記サブ凹みの点は、前記第１絶縁層上の正投影において前記サブ溝内に位置する。

本発明の一例示的な実施例では、前記凹部は、第１側面及び第２側面を含み、前記第１側面及び前記第２側面は、対向になるように前記第２突起の両側に接続され、且つ前記第１側面及び前記第２側面は、前記基板に向かって縮小する。

本発明の一例示的な実施例では、前記第２突起は、第１傾斜面と、第２傾斜面と、前記第１傾斜面と前記第２傾斜面と間に接続される接続面とを含み、前記接続面は、前記第１側面及び前記第２側面の底辺において、前記基板から離れた一側に位置し、前記第１傾斜面は、前記第１側面の底辺に接続され、前記第２傾斜面は、前記第２側面の底辺に接続される。

本発明の一例示的な実施例では、前記第１側面及び前記第２側面に対応する前記第２電極の領域の最小厚さは、前記第１傾斜面及び前記第２傾斜面に対応する前記第２電極の領域の最小厚さより大きい。

本発明の一例示的な実施例では、前記画素定義層は、離隔部及び延長部を含み、前記離隔部は、前記第１電極以外の領域に位置し、前記画素定義溝は、前記離隔部に設けられ、前記延長部は、前記離隔部に接続され、前記基板から離れた前記第１電極の表面まで延び、且つ前記第１電極を完全に覆わず、
前記第２電極は、前記基板から離れる方向に向かって突出された突起部をさらに有し、前記平滑部は、前記突起部を介して前記凹部と接続され、前記基板上の前記突起部の正投影と前記基板上の前記延長部の正投影は少なくとも部分的に重なっている。

本発明の一例示的な実施例では、前記凹部の両側に接続される２つの前記突起部において、前記基板に最も遠い１つの前記突起部の点と前記基板との間の距離は、前記基板から最も遠い他の１つの前記突起部の点と前記基板との間の距離と異なる。

本発明の一例示的な実施例では、前記表示パネルは、
前記第２電極を覆い、且つ前記凹部に対応する領域にピットを形成する第１封止層（ｅｎｃａｐｓｕｌａｔｉｏｎ ｌａｙｅｒ）をさらに含む。

本発明の一例示的な実施例では、前記ピットの２つの側壁は、前記基板に近づく方向に向かって縮小し接続される。

本発明の一態様によれば、表示パネルの製造方法が提供される。前記製造方法は、
基板の一側に第１絶縁層を形成するステップと、
前記基板から離れた前記第１絶縁層の表面に、複数の第１電極を含む第１電極層を形成するステップと、
前記基板から離れた前記第１絶縁層の表面に画素定義層を形成し、且つ前記各第１電極を露出させるステップと、
発光機能層を形成するステップと、
前記発光機能層を覆う第２電極を形成するステップと、を含み、ここで、前記第１絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、前記第１絶縁層上の前記各第１電極の正投影は、前記各画素領域内に位置し、前記分離領域に対応する前記画素定義層の領域には、画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第１突起を有し、前記第１突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第１電極とを覆う。

本発明の一態様によれば、表示パネルの製造方法が提供される。前記製造方法は、
基板の一側に第１絶縁層を形成するステップと、
前記基板から離れた前記第１絶縁層の表面に、第１電極層を形成するステップと、
前記基板から離れた前記第１絶縁層の表面に、画素定義層を形成するステップと、
発光機能層を形成するステップと、
前記発光機能層を覆う第２電極を形成するステップと、を含み、ここで、前記第１電極層は、複数の第１電極を含み、前記画素定義層は、前記各第１電極を露出させ、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第１電極とを覆い、前記第２電極は、凹部と、前記凹部により分離された複数の平滑部とを含み、前記第１絶縁層上の前記各平滑部の正投影は、前記各第１電極内に位置し、前記凹部の少なくとも一部の領域は、前記基板に近づく前記平滑部の一側に向かって凹み、前記第１絶縁層上の前記凹部の正投影は、少なくとも一部が前記第１電極の外に位置し、前記凹部の中央部は、第２突起を有し、前記第２突起の側面と前記凹部の側面との間にサブ凹みが形成される。

本発明の一態様によれば、上記のいずれかに記載の表示パネルを含む表示装置が提供される。

なお、前記一般的な記載及び後述の詳細な記載は、単なる例示的で解釈的な記載であり、本発明を限定しない。

以下の図面は、明細書に組み入れて本明細書の一部分を構成し、本発明に該当する実施例を例示するとともに、明細書とともに本発明の原理を解釈する。なお、以下の記載における図面はただ本発明の一部の実施例に過ぎず、当業者の場合、創造的な労働を付与しない前提で、これらの図面によって他の図面を得ることができる。

本発明の一実施形態の第１表示パネルの概略図である。 本発明の一実施形態の第１表示パネルの部分電子顕微鏡写真である。 本発明の別の実施形態の第１表示パネルの概略図である。 本発明のさらに別の実施形態の第１表示パネルの概略図である。 本発明の一実施形態の第１表示パネルの画素定義層の上面図である。 本発明の一実施形態の第１表示パネルの画素定義層及び第１電極の上面図である。 本発明の一実施形態の第２表示パネルの概略図である。 図７のＡ部分の拡大図である。 本発明の一実施形態の第２表示パネルの部分電子顕微鏡写真である。 本発明の一実施形態の第３表示パネルの概略図である。 本発明の別の実施形態の第３表示パネルの概略図である。 本発明の別の実施形態の第４表示パネルの概略図である。 図１２のＢ部分の拡大図である。 本発明の一実施形態の第１表示パネルの製造方法の概略図である。 本発明の別の実施形態の第１表示パネルの製造方法の概略図である。 本発明の一実施形態の第２表示パネルの製造方法の概略図である。 本発明の一実施形態の第３表示パネルの製造方法の概略図である。 本発明の一実施形態の第４表示パネルの製造方法の概略図である。

以下、添付の図面を参照しながら、例示的な実施形態をより完全に説明する。しかしながら、例示的な実施形態は、様々な形態で実施されることができ、且つ本明細書に記載の実施形態に限定されると解釈されるべきではない。逆に、これらの実施形態は、本発明が包括的且つ完全であり、例示的な実施形態の概念を当業者に完全に伝えるように提供される。図中の同じ符号は、同じ又は類似の構造を示しているので、それらの詳細な説明を省略する。また、図面は本発明の概略図にすぎず、必ずしも一定の縮尺で描かれているわけではない。

「１つ」、「一」、「この」、「前記」及び「少なくとも１つ」という用語は、１つ又は複数の要素／コンポーネントなどの存在を示すために使用され、「含む」及び「有する」という用語は、制限のない包含を意味するために使用され、挙げられた要素／コンポーネントなどに加えて、他の要素／コンポーネントなどが存在する可能性があることを意味し、「第１」、「第２」及び「第３」などの用語は、記号としてのみ使用され、オブジェクトの数を制限するものではない。

関連技術において、ＯＬＥＤ表示パネルは、駆動バックプレーン、複数の第１電極、画素定義層、発光機能層、第２電極、及びカラーフィルタ層を含む。ここで、第１電極は、駆動バックプレーン上にアレイ状に分布され、画素定義層は、第１電極が設けられた駆動バックプレーンの表面に設けられ、且つ各第１電極を露出させ、発光機能層は、画素定義層と、駆動バックプレーンから離れた第１電極の表面とを覆い、第２電極は、駆動バックプレーンから離れた発光機能層の表面を覆うので、画素定義層により、複数の発光素子を定義することができる。駆動信号の駆動によって、第１電極により注入された正孔及び第２電極により注入された電子は、発光機能層に入って励起子を形成し、励起子の放出遷移が光子を放出して、エレクトロルミネッセンスを形成する。カラーフィルタ層は、駆動バックプレーンから離れた第２電極の一側に設けられ、且つ各発光素子と１対１で対応する複数のフィルタ領域を有し、各フィルタ領域及びそれに対応する発光素子は、サブ画素として使用することができる。

画素定義層の厚さは、第１電極の厚さより大きいので、蒸着プロセスによって発光機能層を形成する場合、第１電極と画素定義層との接合部、即ち発光素子のエッジで発光機能層が凹むので、これに応じて第２電極に凹み領域が形成され、第２電極の凹み領域と第１電極との間の距離が近くなり、先端放電発生しやすく、また短絡さえ発生しやすく、発光素子の安定性に影響を与えるので、表示パネルが安定に発光しにくくなる。同時に、第２電極の凹み領域は、第１電極に対応するので、同様に光を放出するが、凹み領域の形態は、平面構造ではなく、駆動バックプレーンに向かって凹む構造であるので、この凹み領域の範囲内で放出される光が散乱状態になり、且つ少なくとも一部の光が隣接するサブ画素に偏るので、隣接するサブ画素の発光が互いに干渉し、表示効果に影響を与える。

発光機能層は、第１電極と画素定義層との接合部で凹むので、第２電極は、この凹みに対応する領域に凹み領域を形成し、この凹み領域は第１電極に直接に面し、即ち、駆動バックプレーン上の凹み領域の正投影は、第１電極内に位置することにより、両者の間に先端放電が発生し、また短絡さえ発生する可能性がある。同時に、凹み領域は発光し、且つ凹み領域の形態が曲がり形状であるので、それから放出される光が散乱状態を形成する。したがって、隣接するサブ画素の発光を妨害する。

また、発光機能層は、全体的に連続したフィルム層であるので、サブ画素が互いに接続され、発光機能層のフィルム層（正孔注入層を含むが、これに限定されない。）の少なくとも一部は、隣接するサブ画素間のクロストークを引き起こす。特に、直列型ＯＬＥＤ表示パネルの場合、発光機能層は、複数の発光ユニット層を含み、隣接する二つの発光ユニット層は、電荷発生層を介して直列に接続される。ただし、電荷発生層は、優れた電荷伝導特性を備えているので、隣接するサブ画素の間のクロストークを引き起こし、発光効果に影響を与える。

上記の関連技術における少なくとも１つの技術的問題を解決するために、本発明の実施形態は、様々な表示パネルを提供する。

第１表示パネル
図１及び図２に示すように、表示パネルは、基板１、第１絶縁層２、第１電極層３、画素定義層４、発光機能層５、及び第２電極６を含んでもよい。

ここで、第１絶縁層２は、基板１の一側に設けられ、且つ基板１から離れた第１絶縁層２の表面には、第１絶縁層２上で複数の画素領域２０２を分割するための複数の分離溝２０１が設けられ、且つ各画素領域２０２は、アレイ状に分布される。

第１電極層３は、基板１から離れた第１絶縁層２の表面に設けられ、且つアレイ状に分布された複数の第１電極３１を含む。第１絶縁層２上の各第１電極３１の正投影は、１対１で対応するに各画素領域２０２内に位置する。第１電極３１は、平坦な中間部３１０と、中間部３１０を取り囲むエッジ部３１１とを含む。エッジ部３１１は、中間部３１０を取り囲む平坦部３１１０と、中間部３１０と平坦部３１１０との間に接続される傾斜部３１１１とを含む。平坦部３１１０の厚さは、中間部３１０の厚さより小さい。

画素定義層４は、基板１から離れた第１絶縁層２の表面に設けられ、且つ中間部３１０の少なくとも一部の領域を露出させる。

発光機能層５は、画素定義層４と、画素定義層４により露出された中間部３１０及び第１絶縁層２とを覆う。

第２電極６は、発光機能層５を覆う。

本発明の実施形態の表示パネルにおいて、画素定義層４により露出された各第１電極３１の中間部３１０の領域とそれに対応する発光機能層５及び第２電極６は、発光するための発光素子を構成することができる。

第１絶縁層２上の第１電極３１の正投影は、１対１で対応するように各画素領域２０２内に位置するので、分離溝２０１が第１電極３１の外に位置する。発光機能層５を形成する場合、発光機能層５は、分離溝２０１の位置で基板１に向かって凹むことができるので、第２電極６がこの凹み部分に凹部６１を形成する。また、第１絶縁層２上の凹部６１の正投影は、少なくとも一部が第１電極３１の中間部３１０の外に位置し、即ち発光素子の外に位置する。したがって、第２電極６の凹部６１の位置は、分離溝２０１により制限されるので、凹部６１と中間部３１０との間の先端放電だけでなく、短絡さえも防止することができ、発光素子の安定した発光を確保するのに有利である。同時に、凹部６１の範囲内の発光を低減し、また回避することさえでき、隣接する発光素子の発光の相互干渉を低減することができる。

図２に示すように、図２は、本発明の第１表示パネルの一実施形態の部分的の電子顕微鏡写真である。第１絶縁層２上の凹部６１の正投影は、少なくとも一部が第１電極３１の範囲外に位置しているので、第１電極３１との間の先端放電のリスクを低減することができることがわかる。同時に、凹部６１の発光を低減し、また回避することさえでき、隣接するサブ画素への干渉を防止することができる。

以下、本発明の実施形態の第１表示パネルの各部分を詳細に説明する。

図１に示すように、基板１の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよいし、ガラスなどの他の硬質又は軟質材質であってもよい。

本発明の幾つかの実施形態では、基板１上には、各発光素子を駆動して発光させることによって画像を表示するための複数の駆動トランジスタが設けられてもよい。トップゲート構造の１つの駆動トランジスタを一例として、表示パネルは、ゲート絶縁層７、ゲート電極８、第２絶縁層９、及び第１配線層１０をさらに含む。ここで、基板１の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよい。また、基板１は、活性領域１０１と、活性領域１０１の両端に位置するソース電極１０１１及びドレイン電極１０１２とを含む。ゲート絶縁層７は、活性領域１０１を覆い、ゲート電極８は、基板１から離れたゲート絶縁層７の表面に設けられ、ゲート電極８の材質は、ポリシリコン材質を含んでもよい。第２絶縁層９は、ゲート電極８及び基板１を覆い、その材質は、酸化ケイ素及び窒化ケイ素のうちの少なくとも１つを含んでもよい。第１配線層１０は、基板１から離れた第２絶縁層９の表面に設けられ、且つゲート電極８、ソース電極１０１１及びドレイン電極１０１２は、すべてタングステン又は他の金属で充填されたビアホールを介して第１配線層１０に接続される。

また、表示パネルは、第３絶縁層１１及び第２配線層１２をさらに含んでもよい。第３絶縁層１１は、第１配線層１０及び第２絶縁層９を覆う。第２配線層１２は、基板１から離れた第３絶縁層１１の表面に設けられる。第２配線層１２の具体的なパターンは、タングステン又は他の金属で充填されたビアホールを介して第１配線層１０に接続されてもよいが、ここで特に限定しない。

図１に示すように、第１絶縁層２は、基板１の一側に設けられる。本発明の幾つかの実施形態では、第１絶縁層２は、第２配線層１２を覆うことができる。第１電極３１は、タングステン又は他の金属で充填されたビアホールを介して第２配線層１２に接続されてもよい。第１絶縁層２の材質は、窒化ケイ素及び酸化ケイ素のうちの少なくとも１つを含んでもよく、もちろん、他の絶縁材質をさらに含んでもよい。例えば、第１絶縁層２は、研磨プロセスによって平坦化を実現することができる。

基板１から離れた第１絶縁層２の表面には、複数の分離溝２０１が開口されてもよい。分離溝２０１の深さは、第１絶縁層２の厚さより小さい。即ち、分離溝２０１は、深さ方向に第１絶縁層２を貫通しない。分離溝２０１により、第１絶縁層２上で複数の画素領域２０２を分割することができる。また、各画素領域２０２は、アレイ状に分布される。

基板１上の画素領域２０２の正投影の形状は、長方形、五角形、六角形又は他の多角形であってもよい。もちろん、円形又は他の形状であってもよく、ここでは特に限定をしない。同時に、異なる画素領域２０２の形状及びサイズは異なっていてもよい。

本発明の幾つかの実施形態では、例えば、分離溝２０１は、第１分離溝及び第２分離溝を含んでもよい。ここで、第１分離溝の数は複数であり、且つ各第１分離溝は、第１方向に沿って直線的に延び、第２方向に沿って離間して分布される。第２分離溝の数は複数であり、且つ各第２分離溝は、第２方向に沿って直線的に延び、第１方向に沿って離間して分布される。第１方向と第２方向は、互いに交差する方向である。例えば、第１方向と第２方向は、互いに垂直する方向である。したがって、交錯している第１分離溝及び第２分離溝により、第１絶縁層２上でアレイ状に分布された複数の画素領域２０２を分割することができる。

本発明の他の実施形態では、第１分離溝及び第２分離溝は、曲線又は破線の軌跡に沿って延びてもよく、これにより、他の形状の画素領域２０２を分割することができる。

各分離溝２０１は、対向する２つの側壁２０１１と、２つの側壁２０１１の間に接続される底壁２０１２とを含んでもよい。ここで、２つの側壁２０１１は、平行に設置されてもよく、即ち、基板１に垂直する方向において、２つの側壁２０１１とその延長面は交差しない。あるいは、２つの側壁２０１１は、所定の角度で設置されてもよい。

図３に示すように、底壁２０１２は、基板１から離れた第１絶縁層２の表面に略平行になることができる。あるいは、図１に示すように、底壁２０１２は、基板１から離れる方向に突出された曲面であってもよく、この曲面の曲率及び形状は、ここで特に限定しない。また、基板１に垂直する断面において、底壁２０１２の輪郭は、略円弧形状、放物線形状又は波線形状をなしてもよい。もちろん、他の規則的又は不規則な形状であってもよく、基板１から離れる方向に向いて突出されていればよい。

本発明の幾つかの実施形態では、２つの側壁２０１１は、底壁２０１２に近づく方向に向かって縮小する。即ち、２つの側壁２０１１間の間隔は、底壁２０１２に近づく方向に向かって徐々に減少される。これにより、側壁２０１１は、基板１から離れた第１絶縁層２の表面に対して勾配を形成する。この勾配は、側壁２０１１と基板１から離れた第１絶縁層２の表面との間の角度である。さらに、この勾配は、７０°以上９０°以下である。例えば、この傾斜は、７０°、８０°及び９０°などであってもよい。

本発明の幾つかの実施形態では、分離溝２０１の２つの側壁２０１１間の最大間隔Ｓは、０．２μｍ～０．７μｍであってもよく、例えば、０．２μｍ、０．３μｍ、０．５μｍ又は０．７μｍなどであってもよい。

図１に示すように、第１電極層３は、基板１から離れた第１絶縁層２の表面に設けられ、且つアレイ状に分布された複数の第１電極３１を含む。第１絶縁層２上の各第１電極３１の正投影は、１対１で対応するように各画素領域２０２内に位置する。即ち、基板１上の各第１電極３１の正投影の境界は、１対１で対応するように、基板１上の各画素領域２０２の正投影の境界内に位置する。各画素領域２０２上には、１つの第１電極３１のみが設置される。画素領域２０２は、分離溝２０１により分離され、第１電極３１は、画素領域２０２上に位置するので、分離溝２０１は、第１電極３１の外に位置する。第１絶縁層２上の各第１電極３１の正投影の形状は、それが位置している画素領域２０２の形状と同じであってもよい。第１電極３１の境界は、それが位置している画素領域２０２内に位置する。

基板１に平行する方向において、少なくとも１つの第１電極３１は、中間部３１０と、中間部３１０を取り囲むエッジ部３１１とを含んでもよい。ここで、中間部３１０は平坦な構造である。即ち、中間部３１０は、基板１から離れた第１絶縁層２の表面に略平行になる。

本発明の幾つかの実施形態では、基板１上の各第１電極３１の中間部３１０の正投影の境界は、基板１上の前記中間部３１０が位置している画素領域２０２の正投影の境界内に位置してもよい。即ち、基板１上の中間部３１０の正投影の境界と基板１上の前記中間部３１０が位置している画素領域２０２の正投影の境界の間は、０ではない間隔Ｌを有する。さらに、この間隔Ｌは０．１５μｍ以上である。例えば、この間隔は、０．１５μｍ、０．２μｍ、０．２５μｍなどであってもよい。

エッジ部３１１は、平坦部３１１０及び傾斜部３１１１を含んでもよい。ここで、平坦部３１１０は、基板１から離れた第１絶縁層２の表面に位置し、中間部３１０を取り囲むように設置される。また、平坦部３１１０は、基板１から離れた第１絶縁層２の表面に略平行になる。同時に、平坦部３１１０の厚さは、中間部３１０の厚さより小さい。本発明の幾つかの実施形態では、基板１上の平坦部３１１０の正投影の境界と基板１上の前記平坦部３１１０が位置している画素領域２０２の正投影の境界の間は、０ではない間隔を有する。もちろん、基板１上の平坦部３１１０の正投影の境界と基板１上の前記平坦部３１１０が位置している画素領域２０２の正投影の境界は、重なる。

傾斜部３１１１は、中間部３１０と平坦部３１１０との間に接続される。即ち、傾斜部３１１１は、中間部３１０を取り囲み、平坦部３１１０は、傾斜部３１１１を取り囲むように設置される。本発明の幾つかの実施形態では、基板１から離れた第１絶縁層２の表面に対する傾斜部３１１１の勾配は、３０°以上である。この勾配は、傾斜部３１１１の表面と基板１から離れた第１絶縁層２の表面との間の角度である。

第１電極３１は、第１導電層３２０、第２導電層３２１及び第３導電層３２２を含む。第１導電層３２０は、基板１から離れた第１絶縁層２の表面に設けられる。第２導電層３２１は、基板１から離れた第１導電層３２０の表面に設けられる。第３導電層３２２は、基板１から離れた第２導電層３２１の表面に設けられ、所定の勾配で第１絶縁層２まで延びる。これにより、第１導電層３２０及び第２導電層３２１を被覆するので、第１導電層３２０及び第２導電層３２１を保護することができる。

第１電極３１の中間部３１０は、基板１から離れた第２導電層３２１の表面に領域第３導電層３２２を位置させるための領域、第１導電層３２０及び第２導電層３２１を含み、エッジ部３１１は、第１導電層３２０及び第２導電層３２１のエッジが第３導電層３２２により被覆される領域、即ち第１絶縁層２に向かって延びる領域を含む。例示的に、第１導電層３２０の材質は、チタン（Ｔｉ）を含み、第２導電層３２１の材質は、銀（Ａｇ）を含み、第３導電層３２２の材質は、酸化インジウムスズ（ＩＴＯ）を含んでもよく、もちろん、他の材質を使用してもよい。

図１に示すように、画素定義層４は絶縁材質であり、且つ第１電極層３とともに基板１から離れた第１絶縁層２の表面に設けられる。同時に、画素定義層４は、第１電極３１の中間部３１０の少なくとも一部の領域を露出させる。画素定義層４により露出された中間部３１０は、対応する発光機能層５及び第２電極６とともに発光素子を構成することができる。

本発明の幾つかの実施形態では、各第１電極３１は、それが位置している画素領域２０２を完全に覆わない。また、基板１上の第１電極３１の平坦部３１１０の正投影の境界と基板１上の前記平坦部３１１０が位置している画素領域２０２の正投影の境界の間は、所定の間隔を有する。画素定義層４は、分離溝２０１の側壁２０１１及び底壁２０１２まで延びる。即ち、画素定義層４は、第１電極３１により覆われていない画素領域２０２にぴったりと結合される。これにより、画素定義層４は、分離溝２０１に対応する領域で凹む。画素定義層４には、各中間部３１０の少なくとも一部の領域を１対１で対応するように露出させる複数の開口４０１が設けられる。したがって、画素定義層４により発光素子の発光範囲を限定することができる。

図５及び図６に示すように、本発明の幾つかの実施形態では、画素定義層４の開口４０１は、六角形又は他の多角形構造であってもよい。第１電極３１も多角形構造であり、開口４０１の形状と同じであってもよい。もちろん、第１電極３１は他の形状であってもよい。

図１に示すように、発光機能層５は、連続するフィルム層であり、その少なくとも一部が各第１電極３１の中間部３１０を覆うことができる。即ち、開口４０１により露出された領域を覆う。同時に、発光機能層５は、画素定義層４と、画素定義層４及び第１電極３１により覆われていない第１絶縁層２の領域とをさらに覆う。蒸着又は他のプロセスによって発光機能層５を形成する場合、発光機能層５は、分離溝２０１に対応する領域で基板１に近づく方向に向かって凹む。

本発明の一実施形態では、図４に示すように、発光機能層５は、複数の発光ユニット層５０１を含む。各発光ユニット層５０１の正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層の分布方式は、同じである。同時に、隣接する２つの発光ユニット層５０１の間には、電荷発生層５０２が設けられている。したがって、電荷発生層５０２により各発光ユニット層５０１を直列に接続させ、直列型ＯＬＥＤ発光素子を形成することができる。

本発明の他の幾つかの実施形態では、発光機能層５は、１つの発光ユニット層を含む。発光ユニット層は、基板１から離れる方向に沿って、第１電極３１から順次積層された正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層を含む。

電荷発生層５０２は、分離溝２０１の側壁２０１１を覆うことができない。したがって、分離溝２０１により発光素子の電荷発生層５０２を遮断することによって、隣接する２つの発光素子間のクロストークを回避することができる。もちろん、分離溝２０１は、正孔注入層又は他のフィルム層も遮断することができるので、同様にクロストークを防止することができる。

図１に示すように、第２電極６は、発光機能層５を覆い、第１電極３１及び第２電極６に駆動信号を印加することができる。これにより、第１電極３１と第２電極６との間に位置する発光機能層５の部分が発光する。

第２電極６の形態は、発光機能層５と一致する。発光機能層５の凹み部分で凹むことにより凹部６１を形成し、第１電極３１の中間部３１０に対応する領域に平滑部６２を形成する。したがって、第１絶縁層２上の凹部６１の正投影は、少なくとも一部が第１電極３１の中間部３１０の外に位置することで、第１電極３１と第２電極６の凹部６１との間の先端放電を低減又は回避することができる。第２電極６の材質は、合金材質であってもよい。例えば、第２電極６の材質は、Ｍｇ及びＡｇを含んでもよく、あるいは、第２電極６は、Ａｌ及びＬｉの合金を使用してもよい。もちろん、第２電極６は、他の合金又は元素金属を使用してもよく、ここでは一々挙げない。

なお、画素定義層４が中間部３１０のエッジを覆う場合、中間部３１０を覆う画素定義層４に対応する平滑部６２の領域は、基板１から離れる方向に向いて突出してもよい。ただし、突出される高さは、第１中間部３１０の厚さより小さく形成することにより、平滑部６２が略平滑する状態を維持される。

さらに、図１及び図２に示すように、本発明の幾つかの実施形態では、基板１に垂直する断面における第２電極６の凹部６１の最低点は、第１絶縁層２上の正投影において完全に分離溝２０１内に位置し、即ち完全に中間部３１０の外に位置する。

分離溝２０１が正孔注入層、電荷発生層５０２又は他のフィルム層を遮断できることを確保するために、分離溝２０１は、所定の深さを有すべきであるが、分離溝２０１が深すぎて第１絶縁層２を貫通して駆動素子に影響を与えることも防止すべきである。したがって、本発明の幾つかの実施形態では、基板１に垂直する方向において、分離溝２０１の最大深さＨは、発光機能層５と第１電極３１の厚さの合計の３０％以上である。同時に、分離溝２０１の最大深さＨは、発光機能層５と第１電極３１の厚さの合計の６０％以下である。ここで、分離溝２０１の最大深さＨは、基板１に垂直する方向において、基板１から離れた第１絶縁層２の表面からの距離が最も大きい分離溝２０１の底壁２０１２上の点と基板１から離れた第１絶縁層２の表面との間の距離である。例えば、本発明の幾つかの実施形態では、分離溝２０１の最大深さＨは、１０００Å～３０００Åである。

また、本発明の幾つかの実施形態では、図１に示すように、第１表示パネルは、第１封止層１３、カラーフィルタ層１４、第２封止層１５、及び透明カバープレート１６をさらに含んでもよい。

ここで、第１封止層１３は、第２電極６を覆うことができる。例えば、第１封止層１３は、２つの無機層と、２つの無機層の間に位置する有機層とを含んでもよい。

本発明の幾つかの実施形態では、凹部６１に対応する第１封止層１３の領域は、凹むことによってピット１３０１を形成することができる。もちろん、第１封止層１３の厚さが厚い場合、基板１から離れた第１封止層１３の表面は、略平坦な状態を維持することができる。

カラーフィルタ層１４は、第２電極６から離れた第１封止層１３の一側に設けられる。また、カラーフィルタ層１４は、各第１電極３１と１対１で対応するフィルタ領域を含む。フィルタ領域のカラーは、例えば、赤色、青色及び緑色などがある。

第２封止層１５は、カラーフィルタ層１４を覆うことができ、その構造は、第１封止層１３の構造と同じであってもよい。

透明カバープレート１６は、第２封止層１５を覆うことができ、その材質は、ガラス又は他の材質であってもよい。

また、本発明の幾つかの実施形態では、図１に示すように、第１表示パネルは、光抽出層１７をさらに含んでもよい。光抽出層１７は、基板１から離れた第２電極６の表面に覆われ、且つ凹部６１に対応する領域で凹む。第１封止層１３は、基板１から離れた光抽出層１７の一側に設けられる。光抽出層１７の屈折率は、第２電極６の屈折率より大きく形成されるので、出光効率を向上させることができる。また、光抽出層１７の屈折率が高いほど、出光効率が高くなる。

第２表示パネル
図７から図９に示すように、本発明の第２表示パネルは、基板１、第１絶縁層２、第１電極層３、発光機能層５、及び第２電極６を含んでもよい。

ここで、第１絶縁層２は、基板１の一側に設けられ、
第１電極層３は、基板１から離れた第１絶縁層２の表面に設けられ、且つ複数の第１電極３１を含む。第１電極３１は、平坦な中間部３１０と、中間部３１０を取り囲むエッジ部３１１とを含む。エッジ部３１１は、中間部３１０を取り囲む平坦部３１１０と、中間部３１０と平坦部３１１０との間に接続される傾斜部３１１１とを含む。平坦部３１１０の厚さは、中間部３１０の厚さより小さい。

発光機能層５は、中間部３１０の少なくとも一部の領域を覆う。

第２電極６は、発光機能層５を覆い、且つ、凹部６１と、凹部６１により分離された複数の平滑部６２とを含む。第１絶縁層２上の各平滑部６２の正投影は、１対１に対応するように各第１電極３１内に位置する。凹部６１は、基板１に近づく平滑部６２の側に向かって凹む。第１絶縁層２上の凹部６１の正投影は、少なくとも一部が中間部３１０の外に位置する。

本発明の実施形態の表示パネルにおいて、各第１電極３１及びそれに対応する発光機能層５及び第２電極６は、発光可能な発光素子を構成することができる。第１絶縁層２上の第２電極６の凹部６１の正投影は、少なくとも一部が厚さの厚い中間部３１０の外に位置し、中間部３１０に直接に面しないようにすることにより、凹部６１と第１電極３１との間の先端放電のリスクを低減することができるので、発光素子の安定した発光を確保するのに有利である。同時に、凹部６１の範囲内の発光を低減することができるので、隣接する発光素子の発光の相互干渉を低減することができる。

以下、本発明の第２表示パネルの各部分を詳細に説明する。

本発明の幾つかの実施形態では、図７に示すように、基板１上には、各発光素子を駆動して発光させることによって画像を表示するための複数の駆動トランジスタが設けられてもよい。トップゲート構造の１つの駆動トランジスタを一例として、表示パネルは、ゲート絶縁層７、ゲート電極８、第２絶縁層９、及び第１配線層１０をさらに含む。ここで、基板１の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよい、また、基板１は、活性領域１０１と、活性領域１０１の両端に位置するソース電極１０１１及びドレイン電極１０１２とを含んでもよい。ゲート絶縁層７は、活性領域１０１を覆い、ゲート電極８は、基板１から離れたゲート絶縁層７の表面に設けられる。第２絶縁層９は、ゲート電極８及び基板１を覆い、その材質は、酸化ケイ素及び窒化ケイ素のうちの少なくとも１つを含んでもよい。第１配線層１０は、基板１から離れた第２絶縁層９の表面に設けられる。また、ゲート電極８、ソース電極１０１１及びドレイン電極１０１２は、すべてタングステン又は他の金属で充填されたビアホールを介して第１配線層１０に接続される。

また、表示パネルは、第３絶縁層１１及び第２配線層１２をさらに含んでもよい。第３絶縁層１１は、第１配線層１０及び第２絶縁層９を覆う。第２配線層１２は、基板１から離れた第３絶縁層１１の表面に設けられ、第２配線層１２の具体的なパターンは、タングステン又は他の金属で充填されたビアホールを介して第１配線層１０に接続されてもよいが、ここで特に限定しない。

図７に示すように、第１絶縁層２は、基板１の一側に設けられる。本発明の幾つかの実施形態では、第１絶縁層２は、第２配線層１２を覆うことができ、第１電極３１は、タングステン又は他の金属で充填されたビアホールを介して第２配線層１２に接続されてもよい。第１絶縁層２の材質は、窒化ケイ素及び酸化ケイ素のうちの少なくとも１つを含んでもよい。もちろん、他の絶縁材質をさらに含んでもよい。

図７に示すように、第１電極層３は、基板１から離れた第１絶縁層２の表面に設けられ、且つ複数の第１電極３１を含む。第１電極３１は、アレイ状に分布され、隣接する第１電極３１は、離間して設置される。

基板１に平行する方向において、各第１電極３１は、中間部３１０と、中間部３１０を取り囲むエッジ部３１１とを含んでもよい。ここで、中間部３１０は平坦な構造である。即ち、中間部３１０は、基板１から離れた第１絶縁層２の表面に略平行になる。

エッジ部３１１は、平坦部３１１０及び傾斜部３１１１を含んでもよい。ここで、平坦部３１１０は、基板１から離れた第１絶縁層２の表面に位置し、中間部３１０を取り囲むように設置される。また、平坦部３１１０は、基板１から離れた第１絶縁層２の表面に略平行になる。同時に、平坦部３１１０の厚さは、中間部３１０の厚さより小さい。本発明の幾つかの実施形態では、平坦部３１１０とそれが位置している画素領域２０２の境界の間は、０ではない間隔を有する。もちろん、平坦部３１１０の境界は、画素領域２０２の境界と重なることができる。

傾斜部３１１１は、中間部３１０と平坦部３１１０との間に接続される。即ち、傾斜部３１１１は、中間部３１０を取り囲み、平坦部３１１０は、傾斜部３１１１を取り囲むように設置される。本発明の幾つかの実施形態では、基板１から離れた第１絶縁層２の表面に対する傾斜部３１１１の勾配は、３０°以上である。この勾配は、傾斜部３１１１の表面と基板１から離れた第１絶縁層２の表面との間の角度である。

第１電極３１は、第１導電層３２０、第２導電層３２１及び第３導電層３２２を含む。第１導電層３２０は、基板１から離れた第１絶縁層２の表面に設けられる。第２導電層３２１は、基板１から離れた第１導電層３２０の表面に設けられる。第３導電層３２２は、基板１から離れた第２導電層３２１の表面に設けられ、それが位置している画素領域２０２の基板１から離れた表面まで所定の勾配で延びる。これにより、第１導電層３２０及び第２導電層３２１を被覆するので、第１導電層３２０及び第２導電層３２１を保護することができる。

第１電極３１の中間部３１０は、基板１から離れた第２導電層３２１の表面に第３導電層３２２を位置させるための領域、第１導電層３２０及び第２導電層３２１を含み、エッジ部３１１は、第１導電層３２０及び第２導電層３２１のエッジが第３導電層３２２により被覆される領域、即ち第１絶縁層２に向かって延びる領域を含む。例示的に、第１導電層３２０の材質は、チタン（Ｔｉ）を含み、第２導電層３２１の材質は、銀（Ａｇ）を含み、第３導電層３２２の材質は、酸化インジウムスズ（ＩＴＯ）を含んでもよく、もちろん、他の材質を使用してもよい。

図７に示すように、発光機能層５は、連続するフィルム層であり、各第１電極３１の少なくとも一部の領域を同時に覆うことができる。本発明の幾つかの実施形態では、発光機能層５は、１つの発光ユニット層を含む。発光ユニット層は、基板１から離れる方向に沿って、第１電極３１から順次積層された正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層を含む。

本発明の別の実施形態では、発光機能層５は、複数の発光ユニット層を含む。各発光ユニット層における正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層の分布方式が同じである。同時に、隣接する２つの発光ユニット層の間には、電荷発生層が設けられているので、電荷発生層により各発光ユニット層を直列に接続させ、直列型ＯＬＥＤ発光素子を形成する。

図７に示すように、第２電極６は、発光機能層５を覆い、第１電極３１及び第２電極６に駆動信号を印加することにより、第１電極３１と第２電極６との間に位置する発光機能層５の部分が発光することができる。第２電極６は、複数の凹部６１及び複数の平滑部６２を含む。

ここで、各平滑部６２は、アレイ状に分布され、且つ各第１電極３１の中間部３１０と１対１に対応するように設置される。即ち、第１絶縁層２上の各平滑部６２の正投影は、１対１に対応するように各第１電極３１内に位置する。平滑部６２は、中間部３１０に平行又は略平行になる。

凹部６１は、中間部３１０により覆われていない第１絶縁層２の領域に対応し、平滑部６２を分離するために使用される。凹部６１は、基板１に近づく平滑部６２の一側に向かって凹む。凹部６１は、リング構造であり、且つその数は複数である。各凹部６１は、各平滑部６２を１対１に対応するように取り囲む。つまり、凹部６１は、隣接する２つの平滑部６２の遷移領域である。

基板１上の凹部６１の正投影は、少なくとも一部が第１電極３１の中間部３１０の外に位置するので、厚さの厚い中間部３１０に直接に面することなく、第１電極３１以外の領域又は厚さの薄いエッジ部３１１に直接に面するので、凹部６１と第１電極３１との間の先端放電及び短絡のリスクを低減することができ、発光素子の発光安定性を向上させることができる。

本発明の幾つかの実施形態では、基板１に垂直する断面において、第１絶縁層２上の凹部６１の最低点の正投影は、中間部３１０の外に位置する。例えば、この最低点は、中間部３１０との間の先端放電を回避するために、傾斜部３１１１及び平坦部３１１０のうちの１つに対応する。基板１に垂直する断面における凹部６１の最低点は、基板１に垂直する断面において、第１電極３１に最も近い点であり、即ち平滑部６２と最も遠い点である。

なお、基板１に垂直する断面における凹部６１の数は複数であってもよく、異なる断面における最低点は異なっていてもよい。例えば、この最低点は、深さ方向において、第１電極３１の中間部３１０に最も近い点であってもよく、深さ方向における他の点であってもよく、具体的に、基板１に垂直する断面の位置により決定される。

図７から図９に示すように、本発明の幾つかの実施形態では、凹部６１は、２つの側面を有し、第１側面６１１、第２側面６１２及び底面６１３を含む。ここで、第１側面６１１及び第２側面６１２は、対向して設置され、それぞれ底面６１３の両側に接続される。同時に、第１側面６１１及び第２側面６１２は、基板１に近づく方向に向いて縮小するように延長することができる。第１側面６１１及び第２側面６１２は、曲面又は平面であってもよいが、ここでは特に限定しない。

底面６１３は、基板１から離れる方向に向かって突出された曲面であってもよい。本発明の幾つかの実施形態では、凹部６１の底面６１３は、第１傾斜面６１３１、第２傾斜面６１３２及び接続面６１３３を含む。ここで、第１傾斜面６１３１及び第２傾斜面６１３２は、いずれも曲面又は平面であってもよい。接続面６１３３は、基板１から離れた第１側面６１１及び第２側面６１２の底辺の一側に位置する。また、接続面６１３３は、第１傾斜面６１３１と第２傾斜面６１３２との間に接続される。第１傾斜面６１３１は、第１側面６１１の底辺に接続され、第２傾斜面６１３２は、第２側面６１２の底辺に接続される。

本発明の幾つかの実施形態では、中間部３１０に対する第１傾斜面６１３１の勾配は、中間部３１０に対する第１側面６１１の勾配より小さくない。同時に、中間部３１０に対する第２傾斜面６１３２の勾配は、中間部３１０に対する第２側面６１２の勾配より小さくない。

さらに、第１傾斜面６１３１と第２傾斜面６１３２は、基板１に垂直する断面において、接続面６１３３に対して対称になる。即ち、基板１に垂直する方向での第１傾斜面６１３１の断面と基板１に垂直する方向での第２傾斜面６１３２の断面は、基板１に垂直する方向での接続面６１３３の断面に対して対称になる。同時に、基板１に垂直する断面において、第１側面６１１及び第２側面６１２は、底面６１３に対して対称になる。即ち、基板１に垂直する方向での第１側面６１１の断面及び基板１に垂直する方向での第２側面６１２の断面は、基板１に垂直する方向での底面６１３の断面に対して対称になる。

本発明の幾つかの実施形態では、第１側面６１１及び第２側面６１２に対応する第２電極６の領域の最小厚さは、第１傾斜面６１３１及び第２傾斜面６１３２に対応する第２電極６の領域の最小厚さより大きい。

さらに、図７に示すように、本発明の幾つかの実施形態では、凹部６１の深さは、第２電極６の最大厚さの２倍より小さい。例えば、第２電極６の最大厚さは、９０ｎｍであり、凹部６１の深さは、１８０ｎｍより小さく、例えば、１２０ｎｍ、１００ｎｍ、８０ｎｍ、７０ｎｍ、６０ｎｍ、５０ｎｍ、４０ｎｍなどである。凹部６１の深さは、凹部６１の最大深さを指す。即ち、基板１に垂直する方向において、基板１に最も近い凹部６１の点と基板１から離れた平滑部６２の表面との間の距離を指す。

本発明の幾つかの実施形態では、図７及び図８に示すように、第１絶縁層２上の各凹部６１の正投影は、１つの第１電極３１の中間部３１０の外を取り囲む。凹部６１の底面６１３と隣接する第１電極３１の中間部３１０との間の距離の最小値（基板１に垂直する方向において、中間部３１０に最も近い凹部６１の点と中間部３１０との間の距離）は、平滑部６２と発光機能層５の厚さの合計の７０％以上である。平滑部６２と発光機能層５の厚さの合計は、平滑部６２と発光機能層５の厚さの合計である。例えば、平滑部６２と発光機能層５の厚さの合計が約３６５ｎｍの場合、基板１に垂直する方向において、隣接する第１電極３１の中間部３１０と凹部６１の底部との間の距離の最小値は、最大約２５５ｎｍである。

さらに、凹部６１の底部と隣接する第１電極３１の中間部３１０との間の距離の最大値（基板１に垂直する方向において、中間部３１０と中間部３１０に最も近い凹部６１の点との間の距離）は、最大４００ｎｍ以上であり、且つこの最大値は４５０ｎｍ以下である。

図７に示すように、本発明の幾つかの実施形態では、上記の第２電極６を容易に形成するために、基板１から離れた第１絶縁層２の表面には、複数の分離溝２０１が開設されることができる。分離溝２０１の深さは、第１絶縁層２の厚さより小さい。即ち、分離溝２０１は、深さ方向に第１絶縁層２を貫通しない。分離溝２０１を利用して、第１絶縁層２上で複数の画素領域２０２を分割することができる。また、各画素領域２０２は、アレイ状に分布される。分離溝２０１の具体的な構造については、上記の第１表示パネルの実施形態を参照できるので、ここでは詳細な説明を省略する。同時に、本発明の第２表示パネルは、画素定義層４をさらに含む。画素定義層４は、絶縁材質であり、第１電極層３とともに基板１から離れた第１絶縁層２の表面に設けられる。同時に、画素定義層４は、第１電極３１の中間部３１０の少なくとも一部の領域を露出させ、分離溝２０１に対応する領域で凹む。画素定義層４により露出された中間部３１０は、対応する発光機能層５及び第２電極６とともに発光素子を構成することができる。画素定義層４の構造については、上記の第１表示パネルの実施形態を参照できるので、ここでは詳細な説明を省略する。

発光機能層５は、画素定義層４と、画素定義層４及び第１電極３１により覆われていない第１絶縁層２の領域とをさらに覆う。蒸着又は他のプロセスにより発光機能層５を形成する場合、発光機能層５は、分離溝２０１に対応する領域において、基板１に近づく方向に向かって凹む。第１絶縁層２上の第２電極６の凹部６１の正投影は、少なくとも一部が分離溝２０１の範囲内に位置する。

また、図７に示すように、本発明の第１表示パネルは、第１封止層１３をさらに含んでもよい。第１封止層１３は、第２電極６を覆うことができる。例えば、第１封止層１３は、２つの無機層と、２つの無機層の間に位置する有機層とを含んでもよい。第１封止層１３は、凹部６１に対応する領域においてピット１３０１を形成する。ピット１３０１の２つの側壁は、基板１に近づく方向に向かって縮小するように延長し、そして、２つの側壁は接続される。

また、この表示パネルは、カラーフィルタ層１４、第２封止層１５及び透明カバープレート１６をさらに含んでもよい。

ここで、カラーフィルタ層１４は、第２電極６から離れる第１封止層１３の一側に設けられる。また、カラーフィルタ層１４は、各第１電極３１と１対１で対応するフィルタ領域を含む。フィルタ領域のカラーは、例えば赤色、青色及び緑色などがある。

第２封止層１５は、カラーフィルタ層１４を覆うことができ、その構造は、第１封止層１３の構造と同じであってもよい。

透明カバープレート１６は、第２封止層１５を覆うことができ、その材質は、ガラス又は他の材質であってもよい。

また、本発明の幾つかの実施形態では、図７に示すように、第２表示パネルは、光抽出層１７をさらに含んでもよい。光抽出層１７は、基板１から離れた第２電極６の表面に覆われ、且つ凹部６１に対応する領域で凹む。第１封止層１３は、基板１から離れた光抽出層１７の一側に設けられる。光抽出層１７の屈折率は、第２電極６の屈折率より大きいので、出光効率を向上させることができる。また、光抽出層１７の屈折率が高いほど、出光効率が高くなる。

第３表示パネル
図１０及び図１１に示すように、表示パネルは、基板１、第１絶縁層２、第１電極層３、画素定義層４、発光機能層５、及び第２電極６を含んでもよい。

ここで、第１絶縁層２は、基板１の一側に設けられる。また、第１絶縁層２は、アレイ状に分布された複数の画素領域２０２と、画素領域２０２を分離する分離領域２０１とを有する。

第１電極層３は、基板１から離れた第１絶縁層２の表面に設けられ、また、アレイ状に分布された複数の第１電極３１を含む。第１絶縁層２上の各第１電極３１の正投影は、各画素領域２０２内に位置する。

画素定義層４は、基板１から離れた第１絶縁層２の表面に設けられるとともに、各第１電極３１を露出させる。分離領域２０１に対応する画素定義層４の領域には、画素定義溝４１が形成されている。画素定義溝４１の中央部は、基板１から離れる方向に向かって突出された第１突起４２を有する。第１突起４２の側壁と画素定義溝４１の側壁との間には、サブ溝４０が形成されている。

発光機能層５は、画素定義層４と、画素定義層４により露出された第１電極３１とを覆う。

第２電極６は、発光機能層５を覆う。

なお、本明細書における画素定義溝４１の中央部は、画素定義溝４１の２つの側壁の間の底面における任意の領域を指し、画素定義溝４１の２つの側壁の間におけるこの２つの側壁までの距離が等しい領域に限定されない。

本発明の実施形態の表示パネルにおいて、画素定義層４により露出された各第１電極３１の領域及びそれに対応する発光機能層５及び第２電極６は、発光可能になるように、発光素子を構成するために使用されることができる。

第１絶縁層２上の第１電極３１の正投影は、各画素領域２０２内に位置するので、画素定義溝４１は、第１電極３１の外に位置する。発光機能層５を形成する場合、発光機能層５は、画素定義溝４１の位置で基板１に向かって凹むことができる。これにより、第２電極６は、この凹み部分に凹部６１を形成する。また、第１絶縁層２上の凹部６１の正投影は、少なくとも一部が画素定義層４の範囲内に位置し、少なくともほかの一部が発光素子の外に位置する。したがって、第２電極６の凹部６１の位置が画素定義溝４１により制限されるので、凹部６１と第１電極３１との間の先端放電だけでなく、短絡さえも防止することができ、発光素子の安定した発光を確保するのに有利である。同時に、凹部６１の範囲内の発光を低減し、また回避することさえでき、隣接する発光素子の発光の相互干渉を低減することができる。

また、画素定義溝４１の中央部の第１突起４２と画素定義溝４１の側壁との間には、サブ溝４０が形成されているので、画素定義溝４１の中央部が凸凹の形態をなす。発光機能層５が電荷発生層を含む場合、２つのサブ溝４０の側壁に電荷発生層を形成することが困難であるので、電荷発生層を画素定義溝４１内で遮断するのに有利であり、隣接する２つの発光素子間のクロストークの形成を回避することができる。もちろん、画素定義溝４１のサブ溝４０は、正孔注入層又は他のフィルム層も遮断することができ、同様にクロストークを防止することができる。

以下、本発明の実施形態の第３表示パネルの各部分を詳細に説明する。

図１０に示すように、基板１の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよく、ガラスなどの他の硬質又は軟質材質であってもよい。

本発明の幾つかの実施形態では、基板１上には、各発光素子を駆動して発光させることによって画像を表示するための複数の駆動トランジスタが設けられてもよい。トップゲート構造の１つの駆動トランジスタを一例として、表示パネルは、ゲート絶縁層７、ゲート電極８、第２絶縁層９、及び第１配線層１０をさらに含む。ここで、基板１の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよい。また、基板１は、活性領域１０１と、活性領域１０１の両端に位置するソース電極１０１１及びドレイン電極１０１２とを含む。ゲート絶縁層７は、活性領域１０１を覆い、ゲート電極８は、基板１から離れたゲート絶縁層７の表面に設けられる。ゲート電極８の材質は、ポリシリコン材質を含んでもよい。第２絶縁層９は、ゲート電極８及び基板１を覆い、その材質は、酸化ケイ素及び窒化ケイ素のうちの少なくとも１つを含んでもよい。第１配線層１０は、基板１から離れた第２絶縁層９の表面に設けられる。また、ゲート電極８、ソース電極１０１１及びドレイン電極１０１２は、すべてタングステン又は他の金属で充填されたビアホールを介して第１配線層１０に接続される。

また、表示パネルは、第３絶縁層１１及び第２配線層１２をさらに含んでもよい。第３絶縁層１１は、第１配線層１０及び第２絶縁層９を覆う。第２配線層１２は、基板１から離れた第３絶縁層１１の表面に設けられる。第２配線層１２の具体的なパターンは、タングステン又は他の金属で充填されたビアホールを介して第１配線層１０に接続されることができるが、ここでは特に限定しない。

図１０に示すように、第１絶縁層２は、基板１の一側に設けられる。本発明の幾つかの実施形態では、第１絶縁層２は、第２配線層１２を覆うことができる。第１電極３１は、タングステン又は他の金属で充填されたビアホールを介して第２配線層１２に接続されてもよい。第１絶縁層２の材質は、窒化ケイ素及び酸化ケイ素のうちの少なくとも１つを含んでもよい。もちろん、他の絶縁材質をさらに含んでもよい。例えば、第１絶縁層２は、研磨プロセスによって平坦化を実現することができる。

第１絶縁層２は、複数の画素領域２０２に分割されることができる。各画素領域２０２は、アレイ状に分布されるとともに、離間して設置される。駆動領域２０１以外の領域は、分離領域２０１であるので、分離領域２０１により画素領域２０２を分離する。

基板１上の画素領域２０２の正投影の形状は、長方形、五角形、六角形又は他の多角形であってもよい。もちろん、円形又は他の形状であってもよいが、ここでは特に限定しない。同時に、異なる画素領域２０２の形状及びサイズは、異なってもよい。

本発明の幾つかの実施形態では、例えば、分離領域２０１は、第１分離領域及び第２分離領域を含んでもよい。ここで、第１分離領域の数は複数であり、また、各第１分離領域は、第１方向に沿って直線的に延び、第２方向に沿って離間して分布される。第２分離領域の数は複数であり、また、各第２分離領域は、第２方向に沿って直線的に延び、第１方向に沿って離間して分布される。第１方向と第２方向は、互いに交差する方向である。例えば、第１方向と第２方向は、互いに垂直な方向である。したがって、交錯している第１分離領域及び第２分離領域により、第１絶縁層２上でアレイ状に分布された複数の画素領域２０２を分割することができる。

本発明の他の実施形態では、第１分離領域及び第２分離領域は、曲線又は破線の軌跡に沿って延びることもできるので、他の形状の画素領域２０２を分割することができる。

図１０に示すように、第１電極層３は、基板１から離れた第１絶縁層２の表面に設けられ、また、アレイ状に分布された複数の第１電極３１を含む。第１絶縁層２上の各第１電極３１の正投影は、１対１で対応するように各画素領域２０２内に位置する。即ち、基板１上の各第１電極３１の正投影の境界は、１対１で対応するように、基板１上の各画素領域２０２の正投影の境界内に位置する。各画素領域２０２上には、１つの第１電極３１のみが設置される。画素領域２０２は、分離領域２０１により分離され、第１電極３１は、画素領域２０２上に位置するので、分離領域２０１は、第１電極３１の外に位置する。第１絶縁層２上の各第１電極３１の正投影の形状は、それが位置している画素領域２０２の形状と同じであってもよく、第１電極３１の境界は、それが位置している画素領域２０２内に位置する。

基板１に平行する方向において、少なくとも１つの第１電極３１は、中間部３１０と、中間部３１０を取り囲むエッジ部３１１とを含んでもよい。ここで、中間部３１０は、平坦な構造である。即ち、中間部３１０は、基板１から離れた第１絶縁層２の表面に略平行になる。

本発明の幾つかの実施形態では、基板１上の各第１電極３１の中間部３１０の正投影の境界は、基板１上の前記中間部３１０が位置している画素領域２０２の正投影の境界内に位置することができる。即ち、基板１上の中間部３１０の正投影の境界と基板１上の前記中間部３１０が位置している画素領域２０２の正投影の境界の間は、０ではない間隔Ｌを有する。さらに、この間隔Ｌは、０．１５μｍ以上である。例えば、この間隔Ｌは、０．１５μｍ、０．２μｍ、０．２５μｍなどであってもよい。

エッジ部３１１は、平坦部３１１０及び傾斜部３１１１を含んでもよい。ここで、平坦部３１１０は、基板１から離れた第１絶縁層２の表面に位置し、中間部３１０を取り囲むように設置される。また、平坦部３１１０は、基板１から離れた第１絶縁層２の表面に略平行になる。同時に、平坦部３１１０の厚さは、中間部３１０の厚さより小さい。本発明の幾つかの実施形態では、基板１上の平坦部３１１０の正投影の境界と基板１上の前記平坦部３１１０が位置している画素領域２０２の正投影の境界の間は、０ではない間隔を有する。もちろん、基板１上の平坦部３１１０の正投影の境界と基板１上の前記平坦部３１１０が位置している画素領域２０２の正投影の境界は、重なってもよい。

傾斜部３１１１は、中間部３１０と平坦部３１１０との間に接続される。即ち、傾斜部３１１１は、中間部３１０を取り囲む。平坦部３１１０は、傾斜部３１１１を取り囲むように設置される。本発明の幾つかの実施形態では、基板１から離れた第１絶縁層２の表面に対する傾斜部３１１１の勾配は、３０°以上である。この勾配は、傾斜部３１１１の表面と基板１から離れた第１絶縁層２の表面との間の角度である。

第１電極３１は、第１導電層３２０、第２導電層３２１及び第３導電層３２２を含んでもよい。第１導電層３２０は、基板１から離れた第１絶縁層２の表面に設けられる。第２導電層３２１は、基板１から離れた第１導電層３２０の表面に設けられる。第３導電層３２２は、基板１から離れた第２導電層３２１の表面に設けられ、所定の勾配で第１絶縁層２まで延びる。これにより、第１導電層３２０及び第２導電層３２１を被覆し、第１導電層３２０及び第２導電層３２１を保護することができる。

第１電極３１の中間部３１０は、基板１から離れた第２導電層３２１の表面に第３導電層３２２を位置させるための領域、第１導電層３２０及び第２導電層３２１を含み、エッジ部３１１は、第１導電層３２０及び第２導電層３２１のエッジが第３導電層３２２により被覆される領域、即ち第１絶縁層２に向かって延びる領域を含む。例示的に、第１導電層３２０の材質は、チタン（Ｔｉ）を含み、第２導電層３２１の材質は銀（Ａｇ）を含み、第３導電層３２２の材質は酸化インジウムスズ（ＩＴＯ）を含んでもよく、もちろん、他の材質を使用してもよい。

図１０に示すように、画素定義層４は、絶縁材質であり、また、第１電極層３とともに基板１から離れた第１絶縁層２の表面に設けられ、第１電極３１の少なくとも一部の領域を露出させる。

例えば、画素定義層４には、各中間部３１０の少なくとも一部の領域を１対１に露出させる複数の開口４０１が設けられる。画素定義層４により露出された第１電極３１は、対応する発光機能層５及び第２電極６とともに発光素子を構成することができる。本発明の幾つかの実施形態では、画素定義層４の開口４０１は、六角形又は他の多角形構造であってもよい。第１電極３１も、多角形構造であり、開口４０１の形状と同じであってもよい。もちろん、第１電極３１は、他の形状であってもよい。具体的に、図５及び図６の第１表示パネルの実施形態を参照できる。

図１０に示すように、画素定義層４は、分離領域２０１に対応する領域に画素定義溝４１が形成される。画素定義層４の形成時、フォトリソグラフィプロセスによって画素定義溝４１を形成することができる。もちろん、第１絶縁層２の分離領域２０１に分離溝を設置することによって、分離溝において画素定義層４を凹ませることで、画素定義溝４１を形成することもできる。

本発明の幾つかの実施形態では、画素定義層４は、離隔部４００及び延長部４１０を含んでもよい。ここで、離隔部４００は、第１電極３１により覆われていない第１絶縁層２の領域に位置し、即ち第１電極３１以外の領域に位置する。画素定義溝４１は、離隔部４００に設けられる。延長部４１０は、離隔部４００に接続され、基板１から離れた第１電極３１の表面まで延び、且つ第１電極３１を完全には覆わない。例えば、延長部４１０は、第１電極３１の円周方向に沿って、基板１から離れた中間部３１０の円周方向の表面まで延び、開口４０１が形成されるように、中間部３１０を完全に覆わない。

さらに、任意の一つの第１電極３１を覆う延長部４１０の幅は、隣接する２つの第１電極３１の間に位置する離隔部４００の幅より小さい。つまり、任意の一つの第１電極３１は、基板１から離れた上記第１電極３１の表面上に位置する延長部４１０の領域がリング構造をなす。上記リング構造の幅は、上記第１電極３１に隣接する離隔部４００の幅より小さい。上記リング構造の幅は、２つの側壁間の距離である。

上記の画素定義層４において、画素定義溝４１の中央部は、基板１から離れる方向に向かって突出された第１突起４２を有してもよい。第１突起４２の側壁と画素定義溝４１の側壁との間には、サブ溝４０が形成されている。画素定義溝４１の中央部が平らな場合に比べて、第１突起４２は、画素定義溝４１の中央部の形態をより複雑にさせることができるので、上部の発光機能層５の電荷発生層又は他のフィルム層を遮断するのに有利であり、これにより、隣接する発光素子間のクロストークを防止する。

なお、本明細書におけるサブ溝４０の中央部は、サブ溝４０の２つの側壁の間の底面における任意の領域を指し、サブ溝４０の２つの側壁の間におけるこの２つの側壁までの距離が等しい領域に限定されない。

本発明の幾つかの実施形態では、第１突起４２の２つの側壁は、基板１に向かって拡張する傾斜面であり、画素定義溝４１の２つの側壁は、基板１に向かって縮小する傾斜面である。つまり、第１突起４２の２つの側壁間の間隔は、基板１に向かって徐々に増加し、画素定義溝４１の２つの側壁間の間隔は、基板１に向かって徐々に減少する。したがって、サブ溝４０は、２つの側壁が基板１に向かって縮小する溝である。

さらに、第１突起４２の側壁の勾配は、画素定義溝４１の側壁の勾配と異なる。第１突起４２の側壁の勾配は、第１突起４２の側壁と基板１から離れた第１絶縁層２の表面との間の角度である。画素定義溝４１の側壁の勾配は、画素定義溝４１の側壁と基板１から離れた第１絶縁層２の表面との間の角度である。ここで、第１突起４２の側壁及び画素定義溝４１の側壁が円弧面を形成する場合、両者の勾配は、円弧面の各断面と基板１から離れた第１絶縁層２の表面との間の角度の最大値又は平均値である。

さらに、第１突起４２の厚さは、画素定義溝４１の深さより小さくてもよい。これにより、第１突起４２は、基板１から離れた第１絶縁層２の表面に突出されず、完全に画素定義溝４１内に位置する。

図１０に示すように、発光機能層５は、連続するフィルム層であり、少なくとも一部が各第１電極３１の中間部３１０を覆う。即ち、発光機能層５は、開口４０１により露出された領域を覆うとともに、画素定義層４の少なくとも一部の領域をさらに覆ってもよい。蒸着又は他のプロセスによって発光機能層５を形成する場合、発光機能層５は、画素定義溝４１に対応する領域で基板１に近づく方向に向かって凹む。

本発明の一実施形態では、図１１に示すように、発光機能層５は、複数の発光ユニット層５０１を含む。各発光ユニット層５０１において、正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層の分布方式は同じである。同時に、隣接する２つの発光ユニット層５０１の間には、電荷発生層５０２が設けられているので、電荷発生層５０２により各発光ユニット層５０１を直列に接続させ、直列型ＯＬＥＤ発光素子を形成する。

本発明の他の幾つかの実施形態では、発光機能層５は、１つの発光ユニット層を含む。発光ユニット層は、基板１から離れる方向に沿って、第１電極３１から順次積層された正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層を含む。

電荷発生層５０２は、画素定義溝４１のサブ溝４０の側壁を覆いにくいので、画素定義溝４１により発光素子の電荷発生層５０２を遮断することができ、隣接する２つの発光素子間のクロストークを回避することができる。もちろん、画素定義溝４１は、正孔注入層又は他のフィルム層を遮断することができるので、同様にクロストークを防止することができる。

なお、発光機能層５は、連続するフィルム層であるが、そのフィルム層のそれぞれがいずれも連続するフィルム層であるものではない。例えば、本発明の幾つかの実施形態では、発光機能層５の発光層は、離隔して分布された複数の発光部を含んでもよい。各発光部は、１つの開口４０１内に位置することにより、各発光素子が独立した発光部を有する。異なる発光部の材質は、異なっていてもよいので、異なる発光素子の発光カラーが異なる。発光機能層５の他のフィルム層は、前述した連続するフィルム層であってもよい。即ち、各発光素子は、これらの連続するフィルム層を共有することができる。

図１０に示すように、第２電極６は、発光機能層５を覆い、第１電極３１及び第２電極６に駆動信号を印加することができる。これにより、第１電極３１と第２電極６との間に位置する発光機能層５の部分が発光することができる。

第２電極６と第１電極３１との間には、所定の距離があるので、マイクロキャビティを形成することができる。発光機能層５により放出された光は、第１電極３１及び第２電極６においてある程度反射される。光の波長及びマイクロキャビティの深さが共振条件を満たす時、光は、膨張干渉の原理に従って強化されるので、発光素子の輝度を向上するのに有利である。しかしながら、異なるカラーの光の波長が異なるので、異なる発光色を有する発光素子のマイクロキャビティの深さが、異なることもある。

本発明の幾つかの実施形態では、異なる発光素子の発光層の発光色は異なっていてもよい。マイクロキャビティが異なるカラーの光に対して同じ増強効果を有するために、異なる発光色の発光素子の第１電極３１の厚さを異なるようにすることができる。これにより、マイクロキャビティの深さと光の波長が一致し、発光の波長が長いほど、マイクロキャビティの深さが大きくなる。さらに、第１電極３１は、第１導電層３２０、第２導電層３２１及び第３導電層３２２を含む。第１導電層３２０は、反射材質であってもよい。マイクロキャビティの深さは、第１導電層３２０と第２電極６との間の距離であってもよい。２つの第１電極３１は、第１導電層３２０の厚さを異なるようにし、第２導電層３２１の厚さを同じにし、第３導電層３２２の厚さも同じにすることによって、２つの第１電極３１の厚さを異なるようにすることができる。

第２電極６の形態は、発光機能層５と一致し、発光機能層５の凹み部分で凹むことにより凹部６１を形成し、第１電極３１の中間部３１０に対応する領域に平滑部６２を形成することによって、第１絶縁層２上の凹部６１の正投影の少なくとも一部が第１電極３１の中間部３１０の外に位置されるので、第１電極３１と第２電極６の凹部６１との間の先端放電を低減又は回避することができる。第２電極６の材質は、合金材質であってもよい。例えば、第２電極６の材質は、Ｍｇ及びＡｇを含んでもよい。あるいは、第２電極６は、Ａｌ及びＬｉの合金を使用してもよい。もちろん、第２電極６は、他の合金又は元素金属を使用してもよく、ここでは一々挙げない。

本発明の幾つかの実施形態では、画素定義層４の延長部４１０は、中間部３１０のエッジを覆う。第２電極６は、延長部４１０に対応する領域で基板１から離れる方向に向かって突出されてもよい。ただし、第２電極６の突出される高さは、平滑部６２と凹部６１との接合部が略平滑な状態を維持されるように、中間部３１０の厚さより小さく形成される。

さらに、図１０及び図１１に示すように、本発明の幾つかの実施形態では、基板１に垂直する断面における第２電極６の凹部６１の最低点は、第１絶縁層２上の正投影において完全に画素定義溝４１内に位置し、即ち完全に中間部３１０の外に位置する。

また、本発明の幾つかの実施形態では、図１０及び図１１に示すように、第１表示パネルは、第１封止層１３、カラーフィルタ層１４、第２封止層１５、及び透明カバープレート１６をさらに含んでもよい。

ここで、第１封止層１３は、第２電極６を覆うことができる。例えば、第１封止層１３は、２つの無機層と、２つの無機層の間に位置する有機層とを含んでもよい。

本発明の幾つかの実施形態では、第１封止層１３は、凹部６１に対応する領域で凹むことによってピット１３０１を形成してもよい。もちろん、第１封止層１３の厚さが厚い場合、基板１から離れた第１封止層１３の表面は、略平坦な状態を維持されることができる。

さらに、カラーフィルタ層１４は、第２電極６から離れた第１封止層１３の一側に設けられる。また、カラーフィルタ層１４は、各第１電極３１と１対１で対応するフィルタ領域を含む。フィルタ領域のカラーは、例えば、赤色、青色及び緑色などがある。

第２封止層１５は、カラーフィルタ層１４を覆うことができ、その構造は、第１封止層１３の構造と同じであってもよい。

透明カバープレート１６は、第２封止層１５を覆うことができ、その材質は、ガラス又は他の材質であってもよい。

また、本発明の幾つかの実施形態では、図１０及び図１１に示すように、第３表示パネルは、光抽出層１７をさらに含んでもよい。光抽出層１７は、基板１から離れた第２電極６の表面に覆われ、且つ凹部６１に対応する領域で凹む。第１封止層１３は、基板１から離れた光抽出層１７の一側に設けられる。光抽出層１７の屈折率は、第２電極６の屈折率より大きいので、出光効率を向上させることができる。また、光抽出層１７の屈折率が高いほど、出光効率が高くなる。

第４表示パネル
図１２及び図１３に示すように、表示パネルは、基板１、第１絶縁層２、第１電極層３、画素定義層４、発光機能層５、及び第２電極６を含んでもよい。

ここで、第１絶縁層２は、基板１の一側に設けられる。

第１電極層３は、基板１から離れた第１絶縁層２の表面に設けられ、且つアレイ状に分布された複数の第１電極３１を含む。

画素定義層４は、基板１から離れた第１絶縁層２の表面に設けられるとともに、各第１電極３１を露出させる。

発光機能層５は、画素定義層４と、画素定義層４により露出された第１電極３１及び第１絶縁層２とを覆う。

第２電極６は、発光機能層５を覆い、且つ凹部６１と、凹部６１により分離された複数の平滑部６２とを含む。第１絶縁層２上の各平滑部６２の正投影は、各第１電極３１内に位置し、凹部６１の少なくとも一部の領域は、基板１に近づく平滑部６２の側に向かって凹む。第１絶縁層２上の凹部６１の正投影は、少なくとも一部が画素定義溝４１内に位置する。第１突起４２に対応する凹部６１の中央部は、第２突起６００を有する。第２突起６００の側面と凹部６１の側面との間には、サブ凹み６１０が形成されている。

なお、本明細書における凹部６１の中央部は、凹部６１の２つの側壁の間の底面における任意の領域を指し、凹部６１の２つの側壁の間におけるこの２つの側壁までの距離が等しい領域に限定されない。

本発明の実施形態の表示パネルにおいて、画素定義層４により露出された各第１電極３１の領域及びそれに対応する発光機能層５及び第２電極６は、発光可能な発光素子を構成することができる。第１絶縁層２上の第２電極６の凹部６１の正投影は、少なくとも一部が第１電極の外に位置するので、凹部６１と第１電極３１との間の先端放電を防止し、また短絡さえも防止することができ、発光素子の安定した発光を確保するのに有利である。同時に、凹部６１の範囲内の発光を低減し、また回避することさえでき、隣接する発光素子の発光の相互干渉を低減することができる。

以下、本発明の実施形態の第４表示パネルの各部分を詳細に説明する。

図１２及び図１３に示すように、本発明の幾つかの実施形態では、基板１上には、各発光素子を駆動して発光させることによって画像を表示するための複数の駆動トランジスタが設けられてもよい。トップゲート構造の１つの駆動トランジスタを一例として、表示パネルは、ゲート絶縁層７、ゲート電極８、第２絶縁層９、及び第１配線層１０をさらに含む。ここで、基板１の材質は、単結晶シリコン又はポリシリコンなどの半導体材質であってもよい。また、基板１は、活性領域１０１と、活性領域１０１の両端に位置するソース電極１０１１及びドレイン電極１０１２とを含む。ゲート絶縁層７は、活性領域１０１を覆う。ゲート電極８は、基板１から離れたゲート絶縁層７の表面に設けられる。ゲート電極８の材質は、ポリシリコン材質を含んでもよい。第２絶縁層９は、ゲート電極８及び基板１を覆い、その材質は、酸化ケイ素及び窒化ケイ素のうちの少なくとも１つを含んでもよい。第１配線層１０は、基板１から離れた第２絶縁層９の表面に設けられる。また、ゲート電極８、ソース電極１０１１及びドレイン電極１０１２は、すべてタングステン又は他の金属で充填されたビアホールを介して第１配線層１０に接続される。

また、表示パネルは、第３絶縁層１１及び第２配線層１２をさらに含んでもよい。第３絶縁層１１は、第１配線層１０及び第２絶縁層９を覆う。第２配線層１２は、基板１から離れた第３絶縁層１１の表面に設けられる。第２配線層１２の具体的なパターンは、タングステン又は他の金属で充填されたビアホールを介して第１配線層１０に接続されてもよいが、ここで特に限定しない。

図１２及び図１３に示すように、第１絶縁層２は、基板１の一側に設けられる。本発明の幾つかの実施形態では、第１絶縁層２は、第２配線層１２を覆うことができる。第１電極３１は、タングステン又は他の金属で充填されたビアホールを介して第２配線層１２に接続されてもよい。第１絶縁層２の材質は、窒化ケイ素及び酸化ケイ素のうちの少なくとも１つを含んでもよく、もちろん、他の絶縁材質をさらに含んでもよい。例えば、第１絶縁層２は、研磨プロセスによって平坦化を実現することができる。

第１絶縁層２は分離領域２０１を有する。分離領域２０１により、第１絶縁層２上で複数の画素領域２０２を分割することができ、且つ各画素領域２０２をアレイ状に分布させることができる。

図１２及び図１３に示すように、第１電極層３は、基板１から離れた第１絶縁層２の表面に設けられ、且つアレイ状に分布された複数の第１電極３１を含む。

本発明の幾つかの実施形態では、第１絶縁層２上の各第１電極３１の正投影は、１対１で対応するように各画素領域２０２内に位置する。即ち、基板１上の各第１電極３１の正投影の境界は、１対１で対応するように、基板１上の各画素領域２０２の正投影の境界内に位置する。各画素領域２０２上には、１つの第１電極３１のみが設置されている。画素領域２０２は、分離領域２０１により分離され、第１電極３１は、画素領域２０２上に位置するので、分離領域２０１は、第１電極３１の外に位置する。第１絶縁層２上の各第１電極３１の正投影の形状は、それが位置している画素領域２０２の形状と同じであってもよい。第１電極３１の境界は、それが位置している画素領域２０２内に位置する。

基板１に平行する方向において、少なくとも１つの第１電極３１は、中間部３１０と、中間部３１０を取り囲むエッジ部３１１とを含んでもよい。ここで、中間部３１０は、平坦な構造である。即ち、中間部３１０は、基板１から離れた第１絶縁層２の表面に略平行になる。

本発明の幾つかの実施形態では、基板１上の各第１電極３１の中間部３１０の正投影の境界は、基板１上の前記中間部３１０が位置している画素領域２０２の正投影の境界内に位置してもよい。即ち、基板１上の中間部３１０の正投影の境界と基板１上の前記中間部３１０が位置している画素領域２０２の正投影の境界の間は、０ではない間隔Ｌを有する。さらに、この間隔Ｌは、０．１５μｍ以上である。例えば、この間隔Ｌは、０．１５μｍ、０．２μｍ、０．２５μｍなどであってもよい。

エッジ部３１１は、平坦部３１１０及び傾斜部３１１１を含んでもよい。ここで、平坦部３１１０は、基板１から離れた第１絶縁層２の表面に位置し、中間部３１０を取り囲むように設置される。また、平坦部３１１０は、基板１から離れた第１絶縁層２の表面に略平行になる。同時に、平坦部３１１０の厚さは、中間部３１０の厚さより小さい。本発明の幾つかの実施形態では、基板１上の平坦部３１１０の正投影の境界と基板１上の前記平坦部３１１０が位置している画素領域２０２の正投影の境界の間は、０ではない間隔を有する。もちろん、基板１上の平坦部３１１０の正投影の境界と基板１上の前記平坦部３１１０が位置している画素領域２０２の正投影の境界は、重なることができる。

傾斜部３１１１は、中間部３１０と平坦部３１１０との間に接続される。即ち、傾斜部３１１１は、中間部３１０を取り囲み、平坦部３１１０は、傾斜部３１１１を取り囲むように設置される。本発明の幾つかの実施形態では、基板１から離れた第１絶縁層２の表面に対する傾斜部３１１１の勾配は、３０°以上である。この勾配は、傾斜部３１１１の表面と基板１から離れた第１絶縁層２の表面との間の角度である。

図１２及び図１３に示すように、第１電極３１は、第１導電層３２０、第２導電層３２１及び第３導電層３２２を含んでもよい。第１導電層３２０は、基板１から離れた第１絶縁層２の表面に設けられる。第２導電層３２１は、基板１から離れた第１導電層３２０の表面に設けられる。第３導電層３２２は、基板１から離れた第２導電層３２１の表面に設けられ、所定の傾斜で第１絶縁層２まで延びる。これにより、第１導電層３２０及び第２導電層３２１を被覆し、第１導電層３２０及び第２導電層３２１を保護することができる。

第１電極３１の中間部３１０は、基板１から離れた第２導電層３２１の表面に第３導電層３２２を位置させるための領域、第１導電層３２０及び第２導電層３２１を含み、エッジ部３１１は、第１導電層３２０及び第２導電層３２１のエッジが第３導電層３２２により被覆される領域、即ち第１絶縁層２に向かって延びる領域を含む。例示的に、第１導電層３２０の材質は、チタン（Ｔｉ）を含み、第２導電層３２１の材質は銀（Ａｇ）を含み、第３導電層３２２の材質は酸化インジウムスズ（ＩＴＯ）を含んでもよく、もちろん、他の材質を使用してもよい。

図１２及び図１３に示すように、画素定義層４は、絶縁材質であり、且つ第１電極層３とともに基板１から離れた第１絶縁層２の表面に設けられ、第１電極３１の少なくとも一部の領域を露出させる。

例えば、画素定義層４には、各中間部３１０の少なくとも一部の領域を１対１で対応するように露出させる複数の開口４０１が設けられている。画素定義層４により露出された第１電極３１は、対応する発光機能層５及び第２電極６とともに発光素子を構成することができる。本発明の幾つかの実施形態では、画素定義層４の開口４０１は、六角形又は他の多角形構造であってもよい。第１電極３１も、多角形構造であってもよく、且つ開口４０１の形状と同じであってもよく、もちろん、第１電極３１は他の形状であってもよい。具体的に、図５及び図６に示す第１表示パネルを参照できる。

図１２及び図１３に示すように、画素定義層４は、分離領域２０１に対応する領域に画素定義溝４１が形成されている。

上記の画素定義層４において、画素定義溝４１の中央部は、基板１から離れる方向に向かって突出された第１突起４２を有してもよい。第１突起４２の側壁と画素定義溝４１の側壁との間には、サブ溝４０が形成されている。画素定義溝４１の中央部が平らな場合に比べて、第１突起４２は、画素定義溝４１の中央部の形態をより複雑にさせることができるので、上部の発光機能層５の電荷発生層又は他のフィルム層を遮断するのに有利であり、これにより、隣接する発光素子間のクロストークを防止する。さらに、画素定義溝４１の十分な深さを確保することにより上部の一部のフィルム層を遮断するために、画素定義溝４１の中央部を分離領域２０１内に位置させ、即ち、基板１から離れた第１絶縁層２の表面なかの基板１に近い一側に、基板１に最も近い画素定義溝４１の１つ又は複数の点を位置させることができる。これに対応して、サブ溝４０の中央部は、分離領域２０１内に位置する。

画素定義層４及びその画素定義溝４１の詳細な構造については、上記の第３表示パネルの実施形態を参照できるので、ここでは詳細な説明を省略する。

図１２及び図１３に示すように、発光機能層５は、連続するフィルム層であってもよく、且つ少なくとも一部が各第１電極３１の中間部３１０を覆い、即ち、開口４０１により露出された領域を覆う。同時に、発光機能層５は、画素定義層４と、画素定義層４及び第１電極３１により覆われていない第１絶縁層２の領域とも覆う。蒸着又は他のプロセスによって発光機能層５を形成する場合、発光機能層５は、画素定義溝４１に対応する領域で基板１に近づく方向に向かって凹む。

本発明の一実施形態では、第３表示パネルの発光機能層５を参照すると、図１０に示すように、発光機能層５は、複数の発光ユニット層５０１を含み、各発光ユニット層５０１における正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層の分布方式が同じである。同時に、隣接する２つの発光ユニット層５０１の間には、電荷発生層５０２が設けられているので、電荷発生層５０２により各発光ユニット層５０１を直列に接続させ、直列型ＯＬＥＤ発光素子を形成する。

本発明の他の幾つかの実施形態では、発光機能層５は、１つの発光ユニット層を含む。発光ユニット層は、基板１から離れる方向に沿って、第１電極３１から順次積層された正孔注入層、正孔輸送層、発光層、電子輸送層、及び電子注入層を含む。

電荷発生層５０２は、画素定義溝４１のサブ溝４０の側壁を覆いにくいので、画素定義溝４１により発光素子の電荷発生層５０２を遮断することができ、隣接する２つの発光素子間のクロストークを回避することができる。もちろん、画素定義溝４１は、正孔注入層又は他のフィルム層を遮断することもでき、同様にクロストークを防止することができる。

図１２及び図１３に示すように、第２電極６は、発光機能層５を覆い、且つ凹部６１と、凹部６１により分離された複数の平滑部６２とを含む。第１絶縁層２上の各平滑部６２の正投影は、１対１で対応するように、各第１電極３１内に位置する。凹部６１は、基板１に近づく平滑部６２の側に向かって凹む。第１絶縁層２上の凹部６１の正投影は、少なくとも一部が第１電極３１の外に位置する。凹部６１の中央部は、第２突起６００を有する。第２突起６００の側面と凹部６１の側面との間には、サブ凹み６１０が形成されている。

本発明の幾つかの実施形態では、第１絶縁層２上の凹部６１の正投影は、少なくとも一部が画素定義溝４１内に位置する。さらに、第１突起４２に対応する凹部６１の中央部は、第２突起６００を有する。第２突起６００の側面と凹部６１の側面との間には、サブ凹み６１０が形成されている。基板１に最も近いサブ凹み６１０の点は、第１絶縁層２上の正投影においてサブ溝４０内に位置する。

各平滑部６２は、アレイ状に分布され、且つ各第１電極３１の中間部３１０と１対１で対応するように設置される。即ち、第１絶縁層２上の各平滑部６２の正投影は、１対１で対応するように、各第１電極３１内に位置する。平滑部６２は、中間部３１０に平行又は略平行になる。

凹部６１は、中間部３１０により覆われていない第１絶縁層２の領域に対応し、平滑部６２を分離するために使用される。凹部６１は、基板１に近づく平滑部６２の一側に向かって凹む。凹部６１は、リング構造であり、且つその数は複数である。各凹部６１は、１対１で対応するように各平滑部６２を取り囲む。つまり、凹部６１は、隣接する２つの平滑部６２の遷移領域である。

基板１上の凹部６１の正投影は、少なくとも一部が第１電極３１の中間部３１０の外に位置することにより、厚さの厚い中間部３１０に直接に面することなく、第１電極３１以外の領域又は厚さの薄いエッジ部３１１に直接に面するので、凹部６１と第１電極３１との間の先端放電及び短絡のリスクを低減することができ、発光素子の発光安定性を向上させることができる。

本発明の幾つかの実施形態では、基板１に垂直する断面において、第１絶縁層２上の凹部６１の最低点の正投影は、中間部３１０の外に位置する。例えば、この最低点は、中間部３１０との間の先端放電を回避するために、傾斜部３１１１及び平坦部３１１０のうちの１つに対応する。基板１に垂直する断面における凹部６１の最低点は、基板１に垂直する断面において、第１電極３１に最も近い凹部６１の点であり、即ち平滑部６２から最も遠い点である。

なお、基板１に垂直する断面における凹部６１の数は、複数であってもよく、異なる断面における最低点は異なっていてもよい。例えば、この最低点は、深さ方向において、第１電極３１の中間部３１０に最も近い点であってもよく、深さ方向における他の点であってもよく、具体的に、基板１に垂直する断面の位置により決定される。

図１２及び図１３に示すように、本発明の幾つかの実施形態では、凹部６１は、２つの側面を有し、第１側面６１１、第２側面６１２及び第２突起６００を含む。ここで、第１側面６１１及び第２側面６１２は、対向して設置されるとともに、第２突起６００の両側に接続される。同時に、第１側面６１１及び第２側面６１２は、基板１に近づく方向に向いて縮小するように延びることができる。第１側面６１１及び第２側面６１２は、曲面又は平面であってもよいが、ここでは特に限定しない。

第２突起６００は、基板１から離れる方向に向かって突出された曲面であってもよい。本発明の幾つかの実施形態では、凹部６１の第２突起６００は、第１傾斜面６１３１、第２傾斜面６１３２及び接続面６１３３を含む。ここで、第１傾斜面６１３１及び第２傾斜面６１３２は、いずれも曲面又は平面であってもよい。接続面６１３３は、第１側面６１１及び第２側面６１２の底辺において、基板１から離れた一側に位置する。接続面６１３３は、第１傾斜面６１３１と第２傾斜面６１３２との間に接続される。第１傾斜面６１３１は、第１側面６１１の底辺に接続され、１つのサブ凹み６１０を形成する。第２傾斜面６１３２は、第２側面６１２の底辺に接続され、別の１つのサブ凹み６１０を形成する。

本発明の幾つかの実施形態では、中間部３１０に対する第１傾斜面６１３１の勾配は、中間部３１０に対する第１側面６１１の勾配より小さくない。同時に、中間部３１０に対する第２傾斜面６１３２の勾配は、中間部３１０に対する第２側面６１２の勾配より小さくない。

本発明の幾つかの実施形態では、第１側面６１１及び第２側面６１２に対応する第２電極６の領域の最小厚さは、第１傾斜面６１３１及び第２傾斜面６１３２に対応する第２電極６の領域の最小厚さより大きい。

さらに、図１２及び図１３に示すように、本発明の幾つかの実施形態では、凹部６１の深さは、第２電極６の最大厚さの２倍より小さい。例えば、第２電極６の最大厚さは、９０ｎｍであり、凹部６１の深さは、１８０ｎｍより小さく、例えば１２０ｎｍ、１００ｎｍ、８０ｎｍ、７０ｎｍ、６０ｎｍ、５０ｎｍ、４０ｎｍなどである。凹部６１の深さは、凹部６１の最大深さをさす。即ち、基板１に垂直する方向において、基板１に最も近い凹部６１の点と基板１から離れた平滑部６２の表面との間の距離を指す。

本発明の幾つかの実施形態では、図１２及び図１３に示すように、第１絶縁層２上の各凹部６１の正投影は、１つの第１電極３１の中間部３１０の外を取り囲む。凹部６１の第２突起６００と隣接する第１電極３１の中間部３１０との間の距離の最小値（基板１に垂直する方向において、中間部３１０に最も近い凹部６１の点と中間部３１０との間の距離）は、平滑部６２と発光機能層５の合計の厚さの７０％以上である。平滑部６２と発光機能層５の合計の厚さは、平滑部６２と発光機能層５の厚さの合計である。例えば、平滑部６２と発光機能層５の合計の厚さが約３６５ｎｍの場合、基板１に垂直する方向において、凹部６１の中央部と隣接する第１電極３１の中間部３１０との間の距離の最小値は、最大約２５５ｎｍである。

さらに、凹部６１の中央部と隣接する第１電極３１の中間部３１０との間の距離の最大値（基板１に垂直する方向において、中間部３１０に最も近い凹部６１の点と中間部３１０との間の距離）は、最大４００ｎｍ以上であり、且つこの最大値は４５０ｎｍ以下である。

図１２及び図１３に示すように、本発明の幾つかの実施形態では、画素定義層４は、離隔部４００及び延長部４１０を含んでもよい。ここで、離隔部４００は、第１電極３１により覆われていない第１絶縁層２の領域に位置し、即ち第１電極３１以外の領域に位置する。画素定義溝４１は、離隔部４００に設けられる。延長部４１０は、離隔部４００に接続され、基板１から離れた第１電極３１の表面まで延びるとともに、第１電極３１を完全に覆わない。例えば、延長部４１０は、第１電極３１の円周方向に沿って、基板１から離れた中間部３１０の円周方向の表面まで延び、中間部３１０を完全に覆わない。

延長部４１０が第１電極３１の境界を覆うので、延長部４１０に対応する第２電極６の領域は、基板１から離れる方向に向かって突出された突起部６３をさらに有する。平滑部６２は、突起部６３を介して凹部６１に接続される。基板１上の突起部６３の正投影と基板１上の延長部４１０の正投影は、少なくとも部分的に重なっている。

隣接する２つの第１電極３１の厚さが異なると、基板１から離れた上記２つの第１電極３１上の延長部４１０の表面と基板１との間の距離が異なる。凹部６１の両側に接続される２つの突起部６３において、基板１から最も遠い１つの突起部６３の点と基板１との間の距離は、基板１から最も遠い他の１つの突起部６３の点と基板１との間の距離と異なる。

また、図１２及び図１３に示すように、この表示パネルは、第１封止層１３、カラーフィルタ層１４、第２封止層１５、及び透明カバープレート１６をさらに含んでもよい。

ここで、第１封止層１３は、第２電極６を覆うことができる。例えば、第１封止層１３は、２つの無機層と、２つの無機層の間に位置する有機層とを含んでもよい。

本発明の幾つかの実施形態では、第１封止層１３は、凹部６１に対応する領域が凹むことによりピット１３０１を形成することができる。もちろん、第１封止層１３の厚さが厚い場合、基板１から離れた第１封止層１３の表面は、略平坦な状態を維持することができる。

カラーフィルタ層１４は、第２電極６から離れた第１封止層１３の一側に設けられている。また、カラーフィルタ層１４は、各第１電極３１と１対１で対応するフィルタ領域を含む。フィルタ領域のカラーは、例えば、赤色、青色及び緑色などがある。

第２封止層１５は、カラーフィルタ層１４を覆うことができ、その構造は、第１封止層１３の構造と同じであってもよい。

透明カバープレート１６は、第２封止層１５を覆うことができ、その材質は、ガラス又は他の材質であってもよい。

また、本発明の幾つかの実施形態では、図１２及び図１３に示すように、第４表示パネルは、光抽出層１７をさらに含んでもよい。光抽出層１７は、基板１から離れた第２電極６の表面に覆われ、且つ凹部６１に対応する領域で凹む。第１封止層１３は、基板１から離れた光抽出層１７の一側に設けられている。光抽出層１７の屈折率は、第２電極６の屈折率より大きく形成されるので、出光効率を向上させることができる。また、光抽出層１７の屈折率が高いほど、出光効率が高くなる。上記のいずれか１項に記載の表示パネルにおいて、前記ピットの２つの側壁は、前記基板に近づく方向に向かって縮小するように延長するとともに接続される。

本発明の実施形態によれば、表示パネルの製造方法がさらに提供される。この表示パネルは、上記の第１表示パネルであってもよい。図１４に示すように、この製造方法は、ステップＳ１１０～ステップＳ１６０を含む。

ここで、ステップＳ１１０において、基板の一側に第１絶縁層を形成する。

ステップＳ１２０において、前記基板から離れた前記第１絶縁層の表面に、アレイ状に分布された複数の画素領域が分割されるように、複数の分離溝を形成する。

ステップＳ１３０において、前記基板から離れた前記第１絶縁層の表面に、複数の第１電極を含む第１電極層を形成し、前記第１絶縁層上の前記各第１電極の正投影は、１対１に対応するように、前記各画素領域内に位置し、前記第１電極は、平坦な中間部と、前記中間部を取り囲むエッジ部とを含み、前記エッジ部は、前記中間部を取り囲む平坦部と、前記中間部と前記平坦部との間に接続される傾斜部とを含み、前記平坦部の厚さは、前記中間部の厚さより小さい。

ステップＳ１４０において、前記基板から離れた前記第１絶縁層の表面に、画素定義層を形成し、前記画素定義層は、前記中間部の少なくとも一部の領域を露出させる。

ステップＳ１５０において、発光機能層を形成し、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記中間部及び前記第１絶縁層とを覆う。

ステップＳ１６０において、前記発光機能層を覆う第２電極を形成する。

本発明の実施形態の製造方法の各層構造の詳細及び有益な効果は、上記の第１表示パネルの実施形態において説明されたので、ここでは詳細な説明を省略する。

本発明の実施形態によれば、表示パネルの製造方法がさらに提供される。上記表示パネルは、上記の第１表示パネルであってもよい。図１５に示すように、上記製造方法は、ステップＳ２１０～ステップＳ２５０を含む。

ここで、ステップＳ２１０において、基板の一側に第１絶縁層を形成する。

ステップＳ２２０において、前記基板から離れた前記第１絶縁層の表面に、複数の第１電極を含む第１電極層及び分離溝を形成し、前記第１電極は、平坦な中間部と、前記中間部を取り囲むエッジ部とを含み、前記エッジ部は、前記中間部を取り囲む平坦部と、前記中間部と前記平坦部との間に接続される傾斜部とを含み、前記平坦部の厚さは、前記中間部の厚さより小さく、前記分離溝は、前記第１絶縁層においてアレイ状に分布された複数の画素領域を分割し、前記第１絶縁層上の前記各第１電極の正投影は、１対１に対応するように前記各画素領域内に位置する。

ステップＳ２３０において、前記基板から離れた前記第１絶縁層の表面に、画素定義層を形成し、前記画素定義層は、前記中間部の少なくとも一部の領域を露出させる。

ステップＳ２４０において、発光機能層を形成し、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記中間部及び前記第１絶縁層とを覆う。

ステップＳ２５０において、前記発光機能層を覆う第２電極を形成する。

本実施形態の製造方法では、基板から離れた第１絶縁層の表面に、まず導電層を形成することができ、１回のグレースケールマスキングプロセスによって導電層をパターン化して第１電極層が得られ、同時に、この一回のグレースケールマスキングプロセスによって分離溝も一緒に形成することができる。２回のマスキングプロセスによって第１電極層及び分離溝を別々に形成する方式に比べて、表示パネルの製造プロセスを簡単化することができる。

本発明の実施形態によれば、表示パネルの製造方法がさらに提供される。上記表示パネルは、上記の第２表示パネルであってもよい。図１６に示すように、上記製造方法は、ステップＳ３１０～ステップＳ３４０を含む。

ここで、ステップＳ３１０において、基板の一側に第１絶縁層を形成する。

ステップＳ３２０において、前記基板から離れた前記第１絶縁層の表面に、複数の第１電極を含む第１電極層を形成し、前記第１電極は、平坦な中間部と、前記中間部を取り囲むエッジ部とを含み、前記エッジ部は、前記中間部を取り囲む平坦部と、前記中間部と前記平坦部との間に接続される傾斜部とを含み、前記平坦部の厚さは、前記中間部の厚さより小さい。

ステップＳ３３０において、前記中間部の少なくとも一部の領域を覆う発光機能層を形成する。

ステップＳ３４０において、前記発光機能層を覆う第２電極を形成し、前記第２電極は、凹部と、前記凹部により分離された複数の平滑部とを含み、前記第１絶縁層上の前記各平滑部の正投影は、１対１に対応するように前記各第１電極内に位置し、前記凹部は、前記基板に近づく前記平滑部の一側に向かって凹み、前記第１絶縁層上の前記凹部の正投影は、少なくとも一部が前記中間部の外に位置する。

本発明の実施形態の製造方法の各層構造の詳細及び有益な効果は、上記の第２表示パネルの実施形態において説明されたので、ここでは詳細な説明を省略する。

本発明の実施形態によれば、表示パネルの製造方法がさらに提供される。上記表示パネルは、上記の第３表示パネルであってもよい。図１７に示すように、表示パネルの製造方法は、ステップＳ４１０～ステップＳ４５０を含む。

ここで、ステップＳ４１０において、基板の一側に第１絶縁層を形成し、前記第１絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有する。

ステップＳ４２０において、前記基板から離れた前記第１絶縁層の表面に、複数の第１電極を含む第１電極層を形成し、前記第１絶縁層上の前記各第１電極の正投影は、前記各画素領域内に位置する。

ステップＳ４３０において、前記基板から離れた前記第１絶縁層の表面に、画素定義層を形成し、且つ前記各第１電極を露出させ、前記画素定義層は、前記分離領域に対応する領域に画素定義溝が形成され、前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第１突起を有し、前記第１突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成される。

ステップＳ４４０において、発光機能層を形成し、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第１電極とを覆う。

ステップＳ４５０において、前記発光機能層を覆う第２電極を形成する。

本発明の実施形態の製造方法の各層構造の詳細及び有益な効果は、上記の第３表示パネルの実施形態において説明されたので、ここでは詳細な説明を省略する。

本発明の実施形態によれば、表示パネルの製造方法がさらに提供される。上記表示パネルは、上記の第４表示パネルであってもよい。図１８に示すように、表示パネルの製造方法は、ステップＳ５１０～ステップＳ５５０を含む。

ここで、ステップＳ５１０において、基板の一側に第１絶縁層を形成する。

ステップＳ５２０において、前記基板から離れた前記第１絶縁層の表面に、第１電極層を形成し、前記第１電極層は、複数の第１電極を含む。

ステップＳ５３０において、前記基板から離れた前記第１絶縁層の表面に、画素定義層を形成し、前記画素定義は、前記各第１電極を露出させる。

ステップＳ５４０において、発光機能層を形成し、前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第１電極とを覆う。

ステップＳ５５０において、前記発光機能層を覆う第２電極を形成し、前記第２電極は、凹部と、前記凹部により分離された複数の平滑部とを含み、前記第１絶縁層上の前記各平滑部の正投影は、前記各第１電極内に位置し、前記凹部の少なくとも一部の領域は、前記平滑部の前記基板に近づく側に向かって凹み、前記第１絶縁層上の前記凹部の正投影は、少なくとも一部が前記第１電極の外に位置し、前記凹部の中央部は、第２突起を有し、前記第２突起の側面と前記凹部の側面との間にサブ凹みが形成される。

本発明の実施形態の製造方法の各層構造の詳細及び有益な効果は、上記の第４表示パネルの実施形態において説明されたので、ここでは詳細な説明を省略する。

なお、図面において、本発明における製造方法の様々なステップは、特定の順序で説明されているが、これは、所望の結果を実現するために、これらのステップがこの特定の順序で実行されなければならないこと、又は示された全てのステップが実行されなければならないことを必要とせず、又は暗示しない。追加的又は代替的に、幾つかのステップを省略したり、複数のステップを組み合わせて１つのステップで実行し、及び／又は１つのステップを複数のステップに分解して実行したりすることができる。

本発明の実施形態によれば、表示装置がさらに提供される。上記表示装置は、上記の第１表示パネル、第２表示パネル、第３表示パネル、及び第４表示パネルの様々な実施形態のいずれか１つを含んでもよく、具体的な構造及び有益な効果については、上記の実施形態を参照できるので、ここでは詳細な説明を省略する。本発明の表示装置は、携帯電話、タブレットＰＣ、テレビなどの電子デバイスに使用することができ、ここでは一々挙げない。

当業者は、明細書に対する理解、及び明細書に記載された発明に対する実施を介して、本発明の他の実施形態を容易に取得することができる。本発明は、本発明に対する任意の変形、用途、又は適応的な変化を含み、このような変形、用途、又は適応的な変化は、本発明の一般的な原理に従い、本発明では開示していない本技術分野の公知知識、又は通常の技術手段を含む。明細書及び実施例は、単に例示的なものであって、本発明の本当の範囲と主旨は、以下の特許請求の範囲によって示される。

１ 基板
１０ 第１配線層
１１ 第３絶縁層
１２ 第２配線層
１３ 第１封止層
１３０１ ピット
１４ カラーフィルタ層
１５ 第２封止層
１６ 透明カバープレート
１７ 光抽出層
１０１ 活性領域
１０１１ ソース電極
１０１２ ドレイン電極
２ 平坦層
２０１ 分離溝
２０１１ 側壁
２０１２ 底壁
２０２ 画素領域
３ 第１電極層
３１ 第１電極
３１０ 中間部
３１１ エッジ部
３１１０ 平坦部
３１１１ 傾斜部
３２０ 第１導電層
３２１ 第２導電層
３２２ 第３導電層
４ 画素定義層
４０１ 開口
４１ 画素定義溝
４２ 第１突起
４０ サブ溝
４００ 離隔部
４１０ 延長部
５ 発光機能層
５０１ 発光ユニット層
５０２ 電荷発生層
６ 第２電極
６１ 凹部
６１１ 第１側面
６１２ 第２側面
６１３ 底面
６１３１ 第１傾斜面
６１３２ 第２傾斜面
６１３３ 接続面
６００ 第２突起
６２ 平滑部
６３ 突出部
７ ゲート絶縁層
８ ゲート電極
９ 第２絶縁層

Claims (21)

1. 表示パネルであって、
   基板と、
   前記基板の一側に設けられる第１絶縁層と、
   前記基板から離れた前記第１絶縁層の表面に設けられ、複数の第１電極を含む第１電極層と、
   前記基板から離れた前記第１絶縁層の表面に設けられ、前記各第１電極を露出させる画素定義層と、
   前記画素定義層と、前記画素定義層により露出された前記第１電極とを覆う発光機能層と、
   前記発光機能層を覆う第２電極と、を含み、
   前記第１絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、
   前記第１絶縁層上の前記各第１電極の正投影は、前記各画素領域内に位置し、
   前記画素定義層は、前記分離領域に対応する領域に画素定義溝が形成され、
   前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第１突起を有し、
   前記第１突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、
   前記画素定義溝の最大深さは、前記発光機能層と前記第１電極の厚さの合計の６０％より大きくない
   表示パネル。
2. 前記第１突起の２つの側壁は、前記基板に向かって拡張する傾斜面であり、
   前記画素定義溝の２つの側壁は、前記基板に向かって縮小する傾斜面である
   請求項１に記載の表示パネル。
3. 前記第１突起の側壁の勾配は、前記画素定義溝の側壁の勾配と異なる
   請求項１に記載の表示パネル。
4. 前記第１突起の厚さは、前記画素定義溝の深さより小さい
   請求項１に記載の表示パネル。
5. 前記第１絶縁層上の前記画素定義溝の中央部の正投影は、前記分離領域内に位置する
   請求項１に記載の表示パネル。
6. 前記画素定義層は、離隔部及び延長部を含み、
   前記離隔部は、前記第１電極以外の領域に位置し、前記画素定義溝が前記離隔部に設けられ、
   前記延長部は、前記離隔部に接続され、前記基板から離れた前記第１電極の表面まで延びるとともに、前記第１電極を完全に覆わない
   請求項１に記載の表示パネル。
7. 任意の一つの前記第１電極を覆う延長部の幅は、隣接する２つの前記第１電極の間に位置する離隔部の幅より小さい
   請求項６に記載の表示パネル。
8. 少なくとも２つの前記第１電極の厚さが異なる
   請求項１に記載の表示パネル。
9. 表示パネルであって、
   基板と、
   前記基板の一側に設けられる第１絶縁層と、
   前記基板から離れた前記第１絶縁層の表面に設けられ、複数の第１電極を含む第１電極層と、
   前記基板から離れた前記第１絶縁層の表面に設けられ、前記各第１電極を露出させる画素定義層と、
   前記画素定義層と、前記画素定義層により露出された前記第１電極とを覆う発光機能層と、
   前記発光機能層を覆い、凹部と、前記凹部により分離された複数の平滑部とを含む第２電極と、を含み、
   前記第１絶縁層上の前記各平滑部の正投影は、前記各第１電極内に位置し、
   前記凹部の少なくとも一部の領域は、前記基板に近づく前記平滑部の一側に向かって凹み、
   前記第１絶縁層上の前記凹部の正投影は、少なくとも一部が前記第１電極の外に位置し、
   前記凹部の中央部は、第２突起を有し、
   前記第２突起の側面と前記凹部の側面との間にサブ凹みが形成され、
   前記第２突起と前記基板との間の最大距離は、前記平滑部と前記基板との間の距離よりも小さい
   表示パネル。
10. 前記第１絶縁層は、
    アレイ状に分布された複数の画素領域と、
    前記画素領域を分離する分離領域と、を有し、
    前記第１絶縁層上の前記各第１電極の正投影は、前記各第１電極内に位置し、
    前記画素定義層は、前記各第１電極を露出させ、前記分離領域に対応する領域に画素定義溝が形成され、
    前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第１突起を有し、
    前記第１突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、
    前記第１絶縁層上の前記凹部の正投影は、少なくとも一部が前記画素定義溝内に位置する
    請求項９に記載の表示パネル。
11. 前記基板に最も近い前記サブ凹みの点は、前記第１絶縁層上の正投影において前記サブ溝内に位置する
    請求項１０に記載の表示パネル。
12. 前記凹部は、第１側面及び第２側面を含み、
    前記第１側面及び前記第２側面は、対向して前記第２突起の両側に接続され、
    前記第１側面及び前記第２側面は、前記基板に向かって縮小する
    請求項１０に記載の表示パネル。
13. 前記第２突起は、第１傾斜面と、第２傾斜面と、前記第１傾斜面と前記第２傾斜面と間に接続される接続面と、を含み、
    前記接続面は、前記第１側面及び前記第２側面の底辺において、前記基板から離れた一側に位置し、
    前記第１傾斜面は、前記第１側面の底辺に接続され、
    前記第２傾斜面は、前記第２側面の底辺に接続される
    請求項１２に記載の表示パネル。
14. 前記第１側面及び前記第２側面に対応する前記第２電極の領域の最小厚さは、前記第１傾斜面及び前記第２傾斜面に対応する前記第２電極の領域の最小厚さより大きい
    請求項１３に記載の表示パネル。
15. 前記画素定義層は、離隔部及び延長部を含み、
    前記離隔部は、前記第１電極以外の領域に位置し、前記画素定義溝の少なくとも一部が前記離隔部に設けられ、
    前記延長部は、前記離隔部に接続され、前記基板から離れた前記第１電極の表面まで延びるとともに、前記第１電極を完全に覆わず、
    前記第２電極は、前記基板から離れる方向に向かって突出された突起部をさらに有し、
    前記平滑部は、前記突起部を介して前記凹部に接続され、
    前記基板上の前記突起部の正投影と前記基板上の前記延長部の正投影は、少なくとも部分的に重なる
    請求項１０に記載の表示パネル。
16. 前記凹部の両側に接続される２つの前記突起部において、前記基板に最も遠い１つの前記突起部の点と前記基板との間の距離は、前記基板から最も遠い他の１つの前記突起部の点と前記基板との間の距離と異なる
    請求項１５に記載の表示パネル。
17. 前記表示パネルは、
    前記第２電極を覆い、前記凹部に対応する領域にピットを形成する第１封止層をさらに含む
    請求項９に記載の表示パネル。
18. 前記ピットの２つの側壁は、前記基板に近づく方向に向かって縮小し接続される
    請求項１７に記載の表示パネル。
19. 表示パネルの製造方法であって、
    基板の一側に第１絶縁層を形成するステップと、
    前記基板から離れた前記第１絶縁層の表面に、複数の第１電極を含む第１電極層を形成するステップと、
    前記基板から離れた前記第１絶縁層の表面に、画素定義層を形成し、前記各第１電極を露出させるステップと、
    発光機能層を形成するステップと、
    前記発光機能層を覆う第２電極を形成するステップと、を含み、
    前記第１絶縁層は、アレイ状に分布された複数の画素領域と、前記画素領域を分離する分離領域とを有し、
    前記第１絶縁層上の前記各第１電極の正投影は、前記各画素領域内に位置し、
    前記画素定義層は、前記分離領域に対応する領域に画素定義溝が形成され、
    前記画素定義溝の中央部は、前記基板から離れる方向に向かって突出された第１突起を有し、
    前記第１突起の側壁と前記画素定義溝の側壁との間にサブ溝が形成され、
    前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第１電極とを覆い、
    前記画素定義溝の最大深さは、前記発光機能層と前記第１電極の厚さの合計の６０％より大きくない
    表示パネルの製造方法。
20. 表示パネルの製造方法であって、
    基板の一側に第１絶縁層を形成するステップと、
    前記基板から離れた前記第１絶縁層の表面に、複数の第１電極を含む第１電極層を形成するステップと、
    前記基板から離れた前記第１絶縁層の表面に、前記各第１電極を露出させる画素定義層を形成するステップと、
    発光機能層を形成するステップと、
    前記発光機能層を覆う第２電極を形成するステップと、を含み、
    前記発光機能層は、前記画素定義層と、前記画素定義層により露出された前記第１電極とを覆い、
    前記第２電極は、凹部と、前記凹部により分離された複数の平滑部とを含み、
    前記第１絶縁層上の前記各平滑部の正投影は、前記各第１電極内に位置し、
    前記凹部の少なくとも一部の領域は、前記基板に近づく前記平滑部の一側に向かって凹み、
    前記第１絶縁層上の前記凹部の正投影は、少なくとも一部が前記第１電極の外に位置し、
    前記凹部の中央部は、第２突起を有し、
    前記第２突起の側面と前記凹部の側面との間にサブ凹みが形成され、
    前記第２突起と前記基板との間の最大距離は、前記平滑部と前記基板との間の距離よりも小さい
    表示パネルの製造方法。
21. 請求項１～１８のいずれか１項に記載の表示パネルを含む
    表示装置。

Images