JP7645260B2

JP7645260B2 - 固体撮像装置及び撮像装置

Info

Publication number: JP7645260B2
Application number: JP2022532355A
Authority: JP
Inventors: 卓哉丸山; 努井本; 篤親丹羽
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2020-06-26
Filing date: 2021-04-26
Publication date: 2025-03-13
Anticipated expiration: 2041-04-26
Also published as: CN116057956B; US12143735B2; KR20230028404A; JPWO2021261070A1; CN116057956A; DE112021003436T5; WO2021261070A1; EP4175287A4; EP4175287A1; US20230209218A1; EP4175287B1; TW202205644A

Description

本開示は、固体撮像装置及び撮像装置に関する。

従来、撮像装置などにおいて、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像装置が用いられている。この一般的な同期型の固体撮像装置では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、画素アドレスごとに、その画素の輝度の変化量が閾値を超えた旨をアドレスイベントとして検出する非同期型の固体撮像装置が提案されている（例えば、特許文献１参照。）。このように、画素毎にアドレスイベントを検出する固体撮像装置は、ＥＶＳ（Event-based Vision Sensor）やＤＶＳ（Dynamic Vision Sensor）とも称される。

特許第５２４４５８７号公報

上述の非同期型の固体撮像装置では、アドレスイベントの検出回路を構成するトランジスタがサブスレッショルド領域で動作するため、低照度時のダイナミックレンジがトランジスタの熱雑音（Ｎ）と光電流（Ｓ）との比（ＳＮ比）に大きく依存する。特に、小型化や高解像度化に伴い画素が微細化された場合では、１画素当たりの光電流が減少するため、ＳＮ比が低下して低照度時のダイナミックレンジが非常に狭くなってしまう。そうすると、アドレスイベントの発生に対する感度の低下や誤検出の増加などの不具合が生じ得る。

そこで本開示では、低照度時でもダイナミックレンジを確保することを可能にする固体撮像装置及び撮像装置を提案する。

上記の課題を解決するために、本開示に係る一形態の固体撮像装置は、それぞれ入射光の輝度変化を出力する複数の検出画素と、前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路と、前記複数の検出画素間を接続する第１共通線とを備え、前記検出画素それぞれは、光電変換素子と、前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路と、前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第一の回路と、前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタと、前記光電変換素子と前記第１共通線との間に接続された第２トランジスタとを備え、前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第二の回路を備えた。

第１の実施形態に係る撮像装置の一構成例を示すブロック図である。第１の実施形態に係る固体撮像装置の積層構造の一例を示す図である。第１の実施形態に係る受光チップの平面図の一例である。第１の実施形態に係る検出チップの平面図の一例である。第１の実施形態に係るアドレスイベント検出部の平面図の一例である。第１の実施形態に係る対数応答部の一構成例を示す回路図である。第１の実施形態に係る対数応答部の他の一構成例を示す回路図である。第１の実施形態に係る検出ブロックの一構成例を示すブロック図である。第１の実施形態に係る微分器の一構成例を示す回路図である。第１の実施形態に係る比較部の一構成例を示す回路図である。第１の実施形態に係る微分器、セレクタおよびコンパレータの一構成例を示す回路図である。第１の実施形態に係る行駆動回路の制御の一例を示すタイミングチャートである。第１の実施形態に係る検出画素および検出回路の一構成例を示すブロック図である。第１の実施形態に係る固体撮像装置の動作の一例を示すフローチャートである。本技術の第１の実施の形態の変形例における検出画素および検出回路の一構成例を示すブロック図である。本技術の第１の実施の形態の変形例における行駆動回路の制御の一例を示すタイミングチャートである。第１の実施形態に係る共有ブロックの概略構成例を示す回路図である。第１の実施形態に係る共有ブロックのレイアウト例を示す平面図である。第１の実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。第１の実施形態に係る撮像装置の一動作例を示すフローチャートである。第２の実施形態に係る共有ブロックの概略構成例を示す回路図である。第２の実施形態に係る共有ブロックのレイアウト例を示す平面図である。第２の実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。第３の実施形態に係る共有ブロックの概略構成例を示す回路図である。第３の実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。第４の実施形態に係る共有ブロックの概略構成例を示す回路図である。第４の実施形態の変形例に係る共有ブロックの概略構成例を示す回路図である。第４の実施形態に係る読出し回路の概略構成例を示す回路図である。第４の実施形態に係る検出チップの平面図の一例である。第４の実施形態に係るオブジェクト検出モードと階調画像読出しモードとを切り替えて実行する動作例を示すフローチャートである。第５の実施形態に係る共有ブロックの概略構成例を示す回路図である。第５の実施形態の変形例に係る共有ブロックの概略構成例を示す回路図である。第６の実施形態に係る検出チップの平面図の一例である。車両制御システムの概略的な構成の一例を示すブロック図である。車外情報検出部及び撮像部の設置位置の一例を示す説明図である。

以下に、本開示の一実施形態について図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。

また、以下に示す項目順序に従って本開示を説明する。
１．第１の実施形態
１．１撮像装置の構成例
１．２固体撮像装置の構成例
１．３対数応答部の構成例
１．３．１対数応答部の変形例
１．４検出ブロックの構成例
１．４．１微分器、セレクタおよびコンパレータの構成例
１．５行駆動回路の制御例
１．６検出画素および検出回路の構成例
１．６．１固体撮像装置の動作例
１．７検出画素および検出回路の変形例
１．７．１変形例に係る行駆動回路の制御例
１．８共有ブロックの構成例
１．９共有ブロックのレイアウト例
１．１０動作例
１．１０．１タイミングチャート
１．１０．２フローチャート
１．１１作用・効果
２．第２の実施形態
２．１共有ブロックの構成例
２．２共有ブロックのレイアウト例
２．３動作例（タイミングチャート）
２．４作用・効果
３．第３の実施形態
３．１共有ブロックの構成例
３．２動作例（タイミングチャート）
３．３作用・効果
４．第４の実施形態
４．１共有ブロックの構成例
４．１．１共有ブロックの変形例
４．２読出し回路の構成例
４．３検出チップの構成例
４．４動作例
４．５作用・効果
５．第５の実施形態
５．１共有ブロックの構成例
５．１．１共有ブロックの変形例
５．２動作例
６．第６の実施形態
７．移動体への応用例

１．第１の実施形態
まず、第１の実施形態について、図面を参照して詳細に説明する。

１．１撮像装置の構成例
図１は、本開示の第１の実施形態に係る撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、光学部１１０、固体撮像装置２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。

光学部１１０は、入射光を集光して固体撮像装置２００に導く。固体撮像装置２００は、入射光を光電変換して画像データを生成する。この固体撮像装置２００は、生成した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理後のデータを記録部１２０に信号線２０９を介して出力する。

記録部１２０は、例えば、フラッシュメモリなどで構成され、固体撮像装置２００から出力されたデータや制御部１３０から出力されたデータを記録する。

制御部１３０は、例えば、アプリケーションプロセッサなどの情報処理装置で構成され、固体撮像装置２００を制御して画像データを出力させる。

１．２固体撮像装置の構成例
（スタック構造例）
図２は、本実施形態に係る固体撮像装置２００の積層構造の一例を示す図である。この固体撮像装置２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ－Ｃｕ接合やバンプにより接続することもできる。例えば、受光チップ２０１は、請求の範囲における第１チップの一例であってよく、検出チップ２０２は、請求の範囲における第２チップの一例であってよい。

（受光チップのレイアウト例）
図３は、本実施形態に係る受光チップ２０１の平面図の一例である。受光チップ２０１には、受光部２２０と、ビア配置部２１１、２１２および２１３とが設けられる。

ビア配置部２１１、２１２および２１３には、検出チップ２０２と接続されるビアが配置される。また、受光部２２０には、二次元格子状に複数の共有ブロック２２１が配列される。

共有ブロック２２１のそれぞれには、１又は２以上の対数応答部３１０が配列される。例えば、共有ブロック２２１ごとに、４つの対数応答部３１０が２行×２列で配列される。これらの４つの対数応答部３１０は、検出チップ２０２上の回路を共有する。共有する回路の詳細については後述する。なお、共有ブロック２２１内の対数応答部３１０の個数は、４つに限定されない。また、各対数応答部３１０における光電変換素子３１１を除く回路構成の一部又は全部は、検出チップ２０２側に配置されてもよい。

対数応答部３１０は、光電変換素子３１１から流出した光電流をその対数値に応じた電圧信号に変換する。対数応答部３１０のそれぞれには、行アドレスおよび列アドレスからなる画素アドレスが割り当てられている。なお、本開示における画素とは、後述する後述する光電変換素子３１１を基準とする構成であってよく、本実施形態では、例えば、後述する検出画素３００に相当する構成であってよい。

（検出チップのレイアウト例）
図４は、本実施形態に係る検出チップ２０２の平面図の一例である。この検出チップ２０２には、ビア配置部２３１、２３２および２３３と、信号処理回路２４０と、行駆動回路２５１と、列駆動回路２５２と、アドレスイベント検出部２６０とが設けられる。ビア配置部２３１、２３２および２３３には、受光チップ２０１と接続されるビアが配置される。

アドレスイベント検出部２６０は、対数応答部３１０ごとにアドレスイベントの有無を検出し、検出結果を示す検出信号を生成する。

行駆動回路２５１は、行アドレスを選択して、その行アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させる。

列駆動回路２５２は、列アドレスを選択して、その列アドレスに対応する検出信号をアドレスイベント検出部２６０に出力させる。

信号処理回路２４０は、アドレスイベント検出部２６０からの検出信号に対して所定の信号処理を実行する。この信号処理回路２４０は、検出信号を画素の信号として二次元格子状に配列し、画素毎に２ビットの情報を有する画像データを生成する。そして、信号処理回路２４０は、その画像データに対して画像認識処理などの信号処理を実行する。

（検出チップのレイアウト例）
図５は、本実施形態に係るアドレスイベント検出部２６０の平面図の一例である。このアドレスイベント検出部２６０には、複数の検出ブロック３２０が配列される。検出ブロック３２０は、受光チップ２０１上の共有ブロック２２１ごとに配置される。共有ブロック２２１の個数がＮ（Ｎは、整数）である場合、Ｎ個の検出ブロック３２０が配列される。それぞれの検出ブロック３２０は、対応する共有ブロック２２１と接続される。

１．３対数応答部の構成例
図６は、本実施形態に係る対数応答部の基本構成例を示す回路図である。この対数応答部３１０は、光電変換素子３１１と、ｎＭＯＳ（n-channel Metal Oxide Semiconductor）トランジスタ３１２および３１３とｐＭＯＳ（p-channel MOS）トランジスタ３１４とを備える。これらのうち、２つのｎＭＯＳトランジスタ３１２および３１３は、例えば、光電変換素子３１１から流れ出した光電流をその対数値に応じた電圧信号に変換する対数変換回路を構成する。また、ｐＭＯＳトランジスタ３１４は、この対数変換回路に対する負荷ＭＯＳトランジスタとして動作する。なお、光電変換素子３１１と、ｎＭＯＳトランジスタ３１２および３１３とは、例えば、受光チップ２０１に配置され、ｐＭＯＳトランジスタ３１４は、検出チップ２０２に配置され得る。

ｎＭＯＳトランジスタ３１２のソースは光電変換素子３１１のカソードに接続され、ドレインは電源端子に接続される。ｐＭＯＳトランジスタ３１４およびｎＭＯＳトランジスタ３１３は、電源端子と接地端子との間において、直列に接続される。また、ｐＭＯＳトランジスタ３１４およびｎＭＯＳトランジスタ３１３の接続点は、ｎＭＯＳトランジスタ３１２のゲートと検出ブロック３２０の入力端子とに接続される。また、ｐＭＯＳトランジスタ３１４のゲートには、所定のバイアス電圧Ｖｂｉａｓ１が印加される。

ｎＭＯＳトランジスタ３１２および３１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、光電変換素子３１１からの光電流は、その対数値に応じた電圧信号に変換される。また、ｐＭＯＳトランジスタ３１４は、一定の電流をｎＭＯＳトランジスタ３１３に供給する。

また、受光チップ２０１のグランドと検出チップ２０２のグランドとは、干渉対策のために互いに分離されている。

１．３．１対数応答部の変形例
図６では、ソースフォロア型の対数応答部３１０について説明したが、このような構成に限定されない。図７は、本実施形態の変形例に係る対数応答部の基本構成例を示す回路図である。図７に示すように、対数応答部３１０Ａは、例えば、図６に例示したソースフォロア型の回路構成に対し、ｎＭＯＳトランジスタ３１２と電源線との間に直列接続されたｎＭＯＳトランジスタ３１５と、ｎＭＯＳトランジスタ３１３とｐＭＯＳトランジスタ３１４との間に直列接続されたｎＭＯＳトランジスタ３１６とが追加された、所謂ゲインブースト型の回路構成を備える。４つのｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６は、例えば、光電変換素子３１１から流れ出した光電流をその対数値に応じた電圧信号に変換する対数変換回路を構成する。

このように、ゲインブースト型の対数応答部３１０Ａを用いた場合でも、光電変換素子３１１からの光電流を、その電荷量に応じた対数値の電圧信号に変換することが可能である。

１．４検出ブロックの構成例
図８は、本実施形態に係る検出ブロック３２０の一構成例を示すブロック図である。この検出ブロック３２０は、複数のバッファ３３０と、複数の微分器３４０と、選択部４００と、比較部５００と、転送回路３６０とを備える。バッファ３３０および微分器３４０は、共有ブロック２２１内の対数応答部３１０ごとに配置される。例えば、共有ブロック２２１内の対数応答部３１０が４つである場合、バッファ３３０および微分器３４０は、４つずつ配置される。

バッファ３３０は、対応する対数応答部３１０からの電圧信号を微分器３４０に出力する。このバッファ３３０により、後段を駆動する駆動力を向上させることができる。また、バッファ３３０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。

微分器３４０は、電圧信号の変化量、すなわち光電変換素子３１１に入射した光の輝度変化を微分信号として求める。この微分器３４０は、対応する対数応答部３１０からの電圧信号をバッファ３３０を介して受け取り、微分により、電圧信号の変化量を求める。そして、微分器３４０は、微分信号を選択部４００に供給する。検出ブロック３２０内のｍ（ｍは、１乃至Ｍの整数）個目の微分信号ＳｉｎをＳｉｎｍとする。この微分器３４０は、例えば、請求の範囲における第一の回路に相当し得る。

選択部４００は、Ｍ個の微分信号のいずれかを、行駆動回路２５１からの選択信号に従って選択する。この選択部４００は、セレクタ４１０および４２０を備える。

セレクタ４１０には、Ｍ個の微分信号Ｓｉｎが入力される。セレクタ４１０は、選択信号に従って、これらの微分信号Ｓｉｎのいずれかを選択し、Ｓｏｕｔ＋として比較部５００に供給する。セレクタ４２０にもＭ個の微分信号Ｓｉｎが入力される。セレクタ４２０は、選択信号に従って、これらの微分信号Ｓｉｎのいずれかを選択し、Ｓｏｕｔ－として比較部５００に供給する。

比較部５００は、選択部４００により選択された微分信号（すなわち、変化量）と、所定の閾値とを比較する。この比較部５００は、比較結果を示す信号を検出信号として転送回路３６０に供給する。この比較部５００は、例えば、請求の範囲における第二の回路に相当し得る。

転送回路３６０は、列駆動回路２５２からの列駆動信号に従って、検出信号を信号処理回路２４０に転送する。

（微分器の構成例）
図９は、本実施形態に係る微分器３４０の一構成例を示す回路図である。この微分器３４０は、コンデンサ３４１および３４３と、インバータ３４２と、スイッチ３４４とを備える。

コンデンサ３４１の一端は、バッファ３３０の出力端子に接続され、他端は、インバータ３４２の入力端子に接続される。コンデンサ３４３は、インバータ３４２に並列に接続される。スイッチ３４４は、コンデンサ３４３の両端を接続する経路を行駆動信号に従って開閉する。

インバータ３４２は、コンデンサ３４１を介して入力された電圧信号を反転する。このインバータ３４２は反転した信号を選択部４００に出力する。

スイッチ３４４をオンした際にコンデンサ３４１のバッファ３３０側に電圧信号Ｖ_ｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ３４１に蓄積されている電位Ｑ_ｉｎｉｔは、コンデンサ３４１の容量をＣ１とすると、次の式（１）により表される。一方、コンデンサ３４３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
Ｑ_ｉｎｉｔ＝Ｃ１×Ｖ_ｉｎｉｔ・・・（１）

次に、スイッチ３４４がオフされて、コンデンサ３４１のバッファ３３０側の電圧が変化してＶ_{ａｆｔｅｒ}になった場合を考えると、コンデンサ３４１に蓄積される電荷Ｑ_{ａｆｔｅｒ}は、次の式（２）により表される。
Ｑ_{ａｆｔｅｒ}＝Ｃ１×Ｖ_{ａｆｔｅｒ} ・・・（２）

一方、コンデンサ３４３に蓄積される電荷Ｑ２は、出力電圧をＶ_ｏｕｔとすると、次の式（３）により表される。
Ｑ２＝-Ｃ２×Ｖ_ｏｕｔ・・・（３）

このとき、コンデンサ３４１および３４３の総電荷量は変化しないため、次の式（４）が成立する。
Ｑ_ｉｎｉｔ＝Ｑ_{ａｆｔｅｒ}＋Ｑ２・・・（４）

式（４）に式（１）乃至式（３）を代入して変形すると、次の式（５）が得られる。
Ｖ_ｏｕｔ＝－（Ｃ１／Ｃ２）×（Ｖ_{ａｆｔｅｒ}－Ｖ_ｉｎｉｔ）・・・（５）

式（５）は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。また、画素ごとに微分器３４０が搭載されるため、容量Ｃ１やＣ２には、面積上の制約がある。これらを考慮して、例えば、Ｃ１は、２０乃至２００フェムトファラッド（ｆＦ）の値に設定され、Ｃ２は、１乃至２０フェムトファラッド（ｆＦ）の値に設定される。

（比較部の構成例）
図１０は、本実施形態に係る比較部５００の一構成例を示す回路図である。この比較部５００は、コンパレータ５１０および５２０を備える。

コンパレータ５１０は、セレクタ４１０からの微分信号Ｓｏｕｔ＋と、所定の上限閾値Ｖｒｅｆｐとを比較する。このコンパレータ５１０は、比較結果を検出信号ＤＥＴ＋として転送回路３６０に供給する。この検出信号ＤＥＴ＋は、オンイベントの有無を示す。ここで、オンイベントは、輝度の変化量が所定の上限閾値を超えた旨を意味する。

コンパレータ５２０は、セレクタ４２０からの微分信号Ｓｏｕｔ－と、上限閾値Ｖｒｅｆｐより低い下限閾値Ｖｒｅｆｎとを比較する。このコンパレータ５２０は、比較結果を検出信号ＤＥＴ－として転送回路３６０に供給する。この検出信号ＤＥＴ－は、オフイベントの有無を示す。ここで、オフイベントは、輝度の変化量が所定の下限閾値を下回った旨を意味する。なお、比較部５００は、オンイベントおよびオフイベントの両方の有無を検出しているが、一方のみを検出することもできる。

なお、例えば、コンパレータ５１０は、請求の範囲に記載の第１比較器の一例であってよく、コンパレータ５２０は、請求の範囲に記載の第２比較器の一例であってよい。また、例えば、上限閾値は、請求の範囲に記載の第１閾値の一例であってよく、下限閾値は、請求の範囲に記載の第２閾値の一例であってよい。

１．４．１微分器、セレクタおよびコンパレータの構成例
図１１は、本実施形態に係る検出ブロック３２０における微分器３４０、セレクタ４１０およびコンパレータ５１０の一構成例を示す回路図である。

微分器３４０は、コンデンサ３４１および３４３と、ｐＭＯＳトランジスタ３４５および３４６と、ｎＭＯＳトランジスタ３４７とを備える。ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７は、ｐＭＯＳトランジスタ３４５を電源側として、電源端子と接地端子との間において直列に接続される。これらのｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７のゲートと、バッファ３３０との間にコンデンサ３４１が挿入される。ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７の接続点は、セレクタ４１０に接続される。この接続構成により、ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７は、インバータ３４２として機能する。

また、ｐＭＯＳトランジスタ３４５およびｎＭＯＳトランジスタ３４７の接続点と、コンデンサ３４１との間においてコンデンサ３４３とｐＭＯＳトランジスタ３４６とが並列に接続される。このｐＭＯＳトランジスタ３４６は、スイッチ３４４として機能する。

また、セレクタ４１０には、複数のｐＭＯＳトランジスタ４１１が配置される。ｐＭＯＳトランジスタ４１１は、微分器３４０ごとに配置される。

ｐＭＯＳトランジスタ４１１は、対応する微分器３４０とコンパレータ５１０との間に挿入される。また、ｐＭＯＳトランジスタ４１１のゲートのそれぞれには、個別に選択信号ＳＥＬが入力される。ｍ個目のｐＭＯＳトランジスタ４１１の選択信号ＳＥＬをＳＥＬｍとする。これらの選択信号ＳＥＬにより、行駆動回路２５１は、Ｍ個のｐＭＯＳトランジスタ４１１のいずれかをオン状態に制御し、残りをオフ状態に制御することができる。そして、オン状態のｐＭＯＳトランジスタ４１１を介して、微分信号Ｓｏｕｔ＋が選択された信号としてコンパレータ５１０に出力される。なお、セレクタ４２０の回路構成は、セレクタ４１０と同様である。

コンパレータ５１０は、ｐＭＯＳトランジスタ５１１およびｎＭＯＳトランジスタ５１２を備える。ｐＭＯＳトランジスタ５１１およびｎＭＯＳトランジスタ５１２は、電源端子と接地端子との間において直列に接続される。また、ｐＭＯＳトランジスタ５１１のゲートに微分信号Ｓｏｕｔ＋が入力され、ｎＭＯＳトランジスタ５１２のゲートには、上限閾値Ｖｒｅｆｐの電圧が入力される。ｐＭＯＳトランジスタ５１１およびｎＭＯＳトランジスタ５１２の接続点からは、検出信号ＤＥＴ＋が出力される。なお、コンパレータ５２０の回路構成は、コンパレータ５１０と同様である。

なお、微分器３４０、セレクタ４１０およびコンパレータ５１０のそれぞれの回路構成は、図８を参照して説明した機能を有するものであれば、図１１に例示したものに限定されない。例えば、ｎＭＯＳトランジスタとｐＭＯＳトランジスタとを入れ替えることができる。

１．５行駆動回路の制御例
図１２は、本実施形態に係る行駆動回路２５１の制御の一例を示すタイミングチャートである。タイミングＴ０において、行駆動回路２５１は、行駆動信号Ｌ１により、１行目を選択し、その行の微分器３４０を駆動する。この行駆動信号Ｌ１により１行目の微分器３４０内のコンデンサ３４３が初期化される。また、行駆動回路２５１は、選択信号ＳＥＬ１により、共有ブロック２２１内の２行×２列のうち左上を一定期間に亘って選択し、選択部４００を駆動する。これにより、１行目の奇数列においてアドレスイベントの有無が検出される。

次にタイミングＴ１において、行駆動回路２５１は、行駆動信号Ｌ１により、１行目の微分器３４０を再度、駆動する。また、行駆動回路２５１は、選択信号ＳＥＬ２により、共有ブロック２２１内の２行×２列のうち右上を一定期間に亘って選択する。これにより、１行目の偶数列においてアドレスイベントの有無が検出される。

タイミングＴ２において、行駆動回路２５１は、行駆動信号Ｌ２により、２行目の微分器３４０を駆動する。この行駆動信号Ｌ２により２行目の微分器３４０内のコンデンサ３４３が初期化される。また、行駆動回路２５１は、選択信号ＳＥＬ３により、共有ブロック２２１内の２行×２列のうち左下を一定期間に亘って選択する。これにより、２行目の奇数列においてアドレスイベントの有無が検出される。

続いてタイミングＴ３において、行駆動回路２５１は、行駆動信号Ｌ２により、２行目の微分器３４０を再度、駆動する。また、行駆動回路２５１は、選択信号ＳＥＬ４により、共有ブロック２２１内の２行×２列のうち右下を一定期間に亘って選択する。これにより、２行目の偶数列においてアドレスイベントの有無が検出される。

以下、同様に行駆動回路２５１は、対数応答部３１０を配列した行を順に選択し、選択した行を行駆動信号により駆動する。また、行駆動回路２５１は、行を選択するたびに、選択した行の共有ブロック２２１内の検出画素３００のそれぞれを選択信号により順に選択する。例えば、共有ブロック２２１内に２行×２列の検出画素３００が配列される場合、行が選択されるたびに、その行内の奇数列と偶数列とが順に選択される。

なお、行駆動回路２５１は、共有ブロック２２１を配列した行（言い換えれば、対数応答部３１０の２行分）を順に選択することもできる。この場合には、行が選択されるたびに、その行の共有ブロック２２１内の４つの検出画素が順に選択される。

１．６検出画素および検出回路の構成例
図１３は、本実施形態に係る検出画素３００および検出回路３０５の一構成例を示すブロック図である。共有ブロック２２１内の複数の対数応答部３１０により共有される検出ブロック３２０のうち、選択部４００、比較部５００および転送回路３６０からなる回路を検出回路３０５とする。また、対数応答部３１０、バッファ３３０および微分器３４０からなる回路を、検出画素３００とする。同図に例示するように、複数の検出画素３００により検出回路３０５が共有される。

検出回路３０５を共有する複数の検出画素３００のそれぞれは、光電流の対数値に応じた電圧信号を生成する。そして、検出画素３００のそれぞれは、行駆動信号に従って電圧信号の変化量を示す微分信号Ｓｉｎを検出回路３０５に出力する。検出画素３００のそれぞれにおいて、対数値に応じた電圧信号は、対数応答部３１０により生成され、微分信号は、微分器３４０により生成される。

検出回路３０５内のセレクタ４１０および４２０には、選択信号ＳＥＬ１やＳＥＬ２などの選択信号が共通に入力される。検出回路３０５は、複数の検出画素３００のうち、選択信号の示す検出画素の微分信号（すなわち、変化量）を選択し、その変化量が所定の閾値を超えるか否かを検出する。そして、検出回路３０５は、列駆動信号に従って検出信号を信号処理回路２４０に転送する。検出回路３０５において、微分信号は選択部４００により選択され、閾値との比較は、比較部５００により行われる。また、検出信号は、転送回路３６０により転送される。

ここで、一般的なＤＶＳでは、比較部５００および転送回路３６０は、対数応答部３１０、バッファ３３０および微分器３４０とともに検出画素ごとに配置される。これに対して、比較部５００および転送回路３６０を含む検出回路３０５を複数の検出画素３００が共有する上述の構成では、共有しない場合と比較して、固体撮像装置２００の回路規模を削減することができる。これにより、画素の微細化が容易となる。

特に、積層構造を採用する場合、検出回路３０５を共有しない一般的な構成では、受光チップ２０１より検出チップ２０２の方が回路規模が大きくなる。このため、検出チップ２０２側の回路により、画素の密度が制限され、画素の微細化が困難となる。しかし、複数の検出画素３００が検出回路３０５を共有することにより、検出チップ２０２の回路規模を削減し、画素を容易に微細化することができる。

なお、検出画素３００ごとにバッファ３３０を配置しているが、この構成に限定されず、バッファ３３０を設けない構成とすることもできる。

また、対数応答部３１０の光電変換素子３１１とｎＭＯＳトランジスタ３１２および３１３とを受光チップ２０１に配置し、ｐＭＯＳトランジスタ３１４以降を検出チップ２０２に配置しているが、この構成に限定されない。例えば、光電変換素子３１１のみを受光チップ２０１に配置し、それ以外を検出チップ２０２に配置することもできる。また、対数応答部３１０のみを受光チップ２０１に配置し、バッファ３３０以降を検出チップ２０２に配置することもできる。また、対数応答部３１０およびバッファ３３０を受光チップ２０１に配置し、微分器３４０以降を検出チップ２０２に配置することもできる。また、対数応答部３１０、バッファ３３０および微分器３４０を受光チップ２０１に配置し、検出回路３０５以降を検出チップ２０２に配置することもできる。また、選択部４００までを受光チップ２０１に配置し、比較部５００以降を検出チップ２０２に配置することもできる。

１．６．１固体撮像装置の動作例
図１４は、本実施形態に係る固体撮像装置２００の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントの有無を検出するための所定のアプリケーションが実行されたときに開始される。

行駆動回路２５１は、いずれかの行を選択する（ステップＳ９０１）。そして、行駆動回路２５１は、選択した行において、それぞれの共有ブロック２２１内の検出画素３００のいずれかを選択して駆動する（ステップＳ９０２）。検出回路３０５は、選択された検出画素３００において、アドレスイベントの有無を検出する（ステップＳ９０３）。ステップＳ９０３の後に、固体撮像装置２００は、ステップＳ９０１以降を繰り返し実行する。

このように、本実施形態では、アドレスイベントの有無を検出する検出回路３０５を複数の検出画素３００が共有するため、検出回路３０５を共有しない場合よりも回路規模を削減することができる。これにより、検出画素３００の微細化が容易となる。

１．７検出画素および検出回路の変形例
上述の第１の実施形態では、固体撮像装置２００は、検出画素３００を１つずつ選択し、その検出画素についてオンイベントおよびオフイベントを同時に検出していた。しかし、固体撮像装置２００は、検出画素を２つ選択し、それらの一方についてオンイベントを検出するとともに他方についてオフイベントを検出することもできる。この第１の実施形態の変形例の固体撮像装置２００は、２つの検出画素の一方についてオンイベントを検出するとともに他方についてオフイベントを検出する点において第１の実施に形態と異なる。

図１５は、本実施形態の変形例における検出画素３００および検出回路３０５の一構成例を示すブロック図である。この第１の実施形態の変形例の検出回路３０５は、セレクタ４１０に、選択信号ＳＥＬ１ｐやＳＥＬ２ｐなどの選択信号が入力され、セレクタ４２０に選択信号ＳＥＬ１ｎやＳＥＬ２ｎなどの選択信号が入力される点において第１の実施形態と異なる。第１の実施形態の変形例において、検出画素３００は２つ選択され、その一方の微分信号をセレクタ４１０が選択信号ＳＥＬ１ｐやＳＥＬ２ｐなどに従って選択する。同時に、他方の微分信号をセレクタ４２０が選択信号ＳＥＬ１ｎやＳＥＬ２ｎなどに従って選択する。

１．７．１変形例に係る行駆動回路の制御例
図１６は、本実施形態の変形例における行駆動回路２５１の制御の一例を示すタイミングチャートである。タイミングＴ０乃至Ｔ２において、微分信号Ｓｉｎ１を出力する検出画素３００と、微分信号Ｓｉｎ２を出力する検出画素３００の２つが選択されたものとする。タイミングＴ０乃至Ｔ１において、行駆動回路２５１は、選択信号ＳＥＬ１ｐおよびＳＥＬ２ｎをハイレベルにし、選択信号ＳＥＬ２ｐおよびＳＥＬ１ｎをローレベルにする。これにより、微分信号Ｓｉｎ１に対応する画素について、オンイベントが検出され、微分信号Ｓｉｎ２に対応する画素についてオフイベントが検出される。

そして、タイミングＴ１乃至Ｔ２において、行駆動回路２５１は、選択信号ＳＥＬ１ｐおよびＳＥＬ２ｎをローレベルにし、選択信号ＳＥＬ２ｐおよびＳＥＬ１ｎをハイレベルにする。これにより、微分信号Ｓｉｎ２に対応する画素について、オンイベントが検出され、微分信号Ｓｉｎ１に対応する画素についてオフイベントが検出される。

このように、本実施形態の変形例によれば、２つの検出画素の一方についてオンイベントを検出するとともに他方についてオフイベントを検出するため、同時刻に、空間的に平行してオンイベントおよびオフイベントを検出することができる。

１．８共有ブロックの構成例
次に、上述した説明における各共有ブロック２２１のより詳細な構成例について、以下に図面を参照して詳細に説明する。なお、以下の説明では、対数応答部３１０として、図７に例示したゲインブースト型の対数応答部３１０Ａを引用するが、これに限定されず、例えば、図６に例示したソースフォロア型の対数応答部３１０など、光電流の対数値に応じた電圧信号を生成する種々の回路が用いられてよい。また、以下の説明では、１つの共有ブロック２２１が２行×２列の計４つの対数応答部３１０Ａを含む場合を例示するが、これに限定されず、各共有ブロック２２１は１又は２以上の対数応答部３１０Ａを含んでよい。

図１７は、本実施形態に係る共有ブロックの概略構成例を示す回路図である。図１７に示すように、各共有ブロック２２１は、４つの対数応答部３１０Ａ１～３１０Ａ４を含む。各対数応答部３１０Ａ１～３１０Ａ４（以下、対数応答部３１０Ａ１～３１０Ａ４を区別しない場合、その符号を３１０Ａｎとする）は、図６に例示した対数応答部３１０Ａの基本構成に加え、２つのスイッチングトランジスタ３１７及び３１８が追加された構成を備える。２つのスイッチングトランジスタ３１７及び３１８は、それぞれｎＭＯＳトランジスタであってもｐＭＯＳトランジスタであってもよい。例えば、スイッチングトランジスタ３１７は、請求の範囲における第１トランジスタの一例であってよく、スイッチングトランジスタ３１８は、請求の範囲における第２トランジスタの一例であってよい。

スイッチングトランジスタ３１７は、例えば、光電変換素子３１１のカソードと、ｎＭＯＳトランジスタ３１２のドレイン及びｎＭＯＳトランジスタ３１３のゲートとの間に接続され、光電変換素子３１１から流れ出した光電流の対数変換回路への流入を制御する。

スイッチングトランジスタ３１８は、例えば、光電変換素子３１１のカソードと、共通線３１０１との間に接続される。共通線３１０１には、同一の共有ブロック２２１に含まれる全ての対数応答部３１０Ａｎにおける光電変換素子３１１のカソードがスイッチングトランジスタ３１８を介して接続される。例えば、共通線３１０１は、請求の範囲における第１共通線の一例であってよい。

以上のような構成において、１つの共有ブロック２２１に含まれる対数応答部３１０Ａｎのうちの２以上の対数応答部３１０Ａｎにおけるスイッチングトランジスタ３１８をオン状態にするとともに、この２以上の対数応答部３１０Ａｎのうちの１つの対数応答部３１０Ａｎ（これを対数応答部３１０Ａ１とする）のスイッチングトランジスタ３１７をオン状態とし、他の対数応答部３１０Ａｎのスイッチングトランジスタ３１７をオフ状態とすることで、対数応答部３１０Ａ１の光電変換素子３１１から流れ出した光電流及びスイッチングトランジスタ３１７がオフ状態とされた対数応答部３１０Ａｎの光電変換素子３１１から流れ出した光電流を、対数応答部３１０Ａ１の対数変換回路に集中的に流入させることができる。すなわち、スイッチングトランジスタ３１７がオフ状態、スイッチングトランジスタ３１８がオン状態とされた対数応答部３１０Ａｎの光電変換素子３１１から流出した光電流を、スイッチングトランジスタ３１７及び３１８の両方がオン状態とされた対数応答部３１０Ａｎの対数変換回路に集めることが可能となる。

このように、複数の光電変換素子３１１から流出した光電流を１つの対数変換回路に集約可能な構成とすることで、より多くの光電流量を確保することが可能となるため、光電流検出におけるダイナミックレンジを広げることが可能となる。それにより、低照度時などでも十分な広さのダイナミックレンジを確保することが可能となる。

一方で、十分な照度が得られる場合には、全て又は必要十分な数の対数応答部３１０Ａｎにおいて、スイッチングトランジスタ３１８をオフ状態、スイッチングトランジスタ３１７をオン状態とすることで、この全て又は必要十分な数の対数応答部３１０Ａｎそれぞれを１つのアドレスイベント検出画素として動作させることが可能となるため、高解像度でのアドレスイベントの検出や動作電力の低減などが可能となる。

１．９共有ブロックのレイアウト例
次に、図１７に例示した共有ブロック２２１のレイアウト例について説明する。図１８は、本実施形態に係る共有ブロックのレイアウト例を示す平面図である。なお、図１８には、説明の都合上、光電変換素子３１１が形成される半導体基板の素子形成面側の概略レイアウト例と、素子形成面上に形成された配線層の一部の概略レイアウト例とが示されている。また、図１８では、明確化のため、ゲート電極の位置を以て各ｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６並びにスイッチングトランジスタ３１７及び３１８の配置が示されている。さらに、図１８には、後述におけるビニングモードの際に形成される電流経路の概要が太線の矢印により示されている。

ここで、本実施形態において、１つの画素の定義には少なくとも２つが存在する。１つは、受光部２２０の設計において繰り返しのパターンとなるレイアウト上の画素であり、他の１つは、１つの検出画素３００として動作する回路上の画素である。この回路上の画素は、それぞれ１つの対数応答部３１０Ａｎを含んで構成される。以下の説明では、レイアウト上の画素をレイアウト画素と称し、回路上の画素を回路画素と称する。また、検出画素３００のうち、受光部２２０に配置される構成は、対数応答部３１０Ａｎの全部または一部であるため、ここでは対数応答部３１０Ａｎを回路画素として説明する。

（レイアウト画素）
図１８に示すように、受光チップ２０１において１つのレイアウト画素１０がそれぞれ配置される画素エリアは、行方向及び列方向に延在する画素分離部１２で区画されている。各レイアウト画素１０は、略中央に配置された光電変換素子３１１と、画素エリアの外周部に沿って配置された、言い換えれば、光電変換素子３１１を少なくとも２方向（図１８では３方向）から囲むように配置された複数のｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６並びにスイッチングトランジスタ３１７および３１８、並びに、検出チップ２０２側に配置されたｐＭＯＳトランジスタ３１４との接続を形成するためのコンタクト３１４ｃとを含む。

図１８に示すレイアウト例において、例えば、図１７に例示する各対数応答部３１０Ａｎにおける左列のｎＭＯＳトランジスタ３１２及び３１５は、光電変換素子３１１の左側に配列され、右列のｎＭＯＳトランジスタ３１３及び３１６は、光電変換素子３１１の右側に配列される。また、２つのスイッチングトランジスタ３１７及び３１８は、例えば、光電変換素子３１１の上側又は下側に配置される。このように、光電変換素子３１１が２つずつのｎＭＯＳトランジスタで挟まれた対称性の高いレイアウトとすることで、製造時のプロセス精度や歩留まりを高めることが可能となる。

また、２つのスイッチングトランジスタ３１７及び３１８は、例えば、奇数行では光電変換素子３１１の下側に配置され、偶数行では光電変換素子３１１の上側に配置される。すなわち、偶数行のレイアウト画素１０は、奇数行のレイアウト画素１０を上下反転させたレイアウトを有する。このようなレイアウトとすることで、１つのレイアウト画素１０のパターンを全てのレイアウト画素１０に流用することが可能となるため、受光部２２０のレイアウト設計を容易化することも可能となる。

さらに、レイアウト画素１０を奇数行と偶数行とで上下反転させたレイアウトとすることで、１つの共有ブロック２２１を構成する対数応答部３１０Ａｎのスイッチングトランジスタ３１７及び３１８を近接することが可能となるため、共通線３１０１のレイアウト設計の容易化や、共通線３１０１の配線長の短縮等を達成することも可能となる。

（回路画素）
一方、回路上では、あるレイアウト画素１０における光電変換素子３１１と、この光電変換素子３１１の左側に配置された２つのｎＭＯＳトランジスタ３１２及び３１５と、このレイアウト画素１０に対して左隣に隣接するレイアウト画素１０における光電変換素子３１１の右側に配置された２つのｎＭＯＳトランジスタ３１３及び３１６とが、１つの回路画素（ここでは対数応答部３１０Ａｎ）を構成する。すなわち、レイアウト上の回路画素（ここでは対数応答部３１０Ａｎ）では、４つのｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６で構成される対数変換回路が、画素分離部１２を跨ぐ構成を有する。

このように、隣接するレイアウト画素１０間で１つの対数応答部３１０Ａｎにおける対数変換回路を構成することで、レイアウト画素１０の対称性を維持しつつ、対数変換回路の配線長、すなわち、対数変換回路を構成するｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６を接続する配線の長さを短くすることが可能となる。それにより、対数変換回路を構成する配線が形成する時定数を低減して対数変換回路の応答速度を向上させることが可能となる。

１．１０動作例
次に、本実施形態に係る撮像装置１００の動作例について説明する。上述したように、本実施形態では、スイッチングトランジスタ３１７及び３１８のオン／オフを制御することで、１つの対数応答部３１０（対数応答部３１０Ａであってもよい）が１つの画素として動作するモード（以下、高解像度モードという）と、共有ブロック２２１における２以上の対数応答部３１０が１つの画素として動作するモード（以下、ビニングモードという）とを切り替えることが可能である。また、一部の共有ブロック２２１を高解像度モードで駆動し、残りの共有ブロック２２１をビニングモードで駆動するモード（以下、ＲＯＩモードという）を実現することも可能である。例えば、ビニングモード及びＲＯＩモードは、請求の範囲における第１モードの一例であってよく、高解像度モードは、請求の範囲における第２モードの一例であってよい。また、ビニングモードは、請求の範囲における第３モードの一例であってもよく、ＲＯＩモードは、請求の範囲における第４モードの一例であってもよい。

１．１０．１タイミングチャート
図１９は、本実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。図１９に示すように、区間Ｔ１０～Ｔ１１に示す高解像度モードでは、各対数応答部３１０Ａ１～３１０Ａ４において、スイッチングトランジスタ３１７がオン状態とされ、スイッチングトランジスタ３１８がオフ状態とされる。それにより、各対数応答部３１０Ａ１～３１０Ａ４の光電変換素子３１１から流出した光電流が各自の対数変換回路に流入する電流経路が形成される。

これに対し、区間Ｔ１１～Ｔ１２に示すビニングモードでは、対数応答部３１０Ａ１のスイッチングトランジスタ３１７及び３１８が両方ともオン状態とされる。一方で、対数応答部３１０Ａ２～３１０Ａ４では、スイッチングトランジスタ３１７がオフ状態とされ、スイッチングトランジスタ３１８がオン状態とされる。それにより、各対数応答部３１０Ａ１～３１０Ａ４の光電変換素子３１１から流出した光電流が対数応答部３１０Ａ１の対数変換回路に流入する電流経路が形成される。

１．１０．２フローチャート
続いて、撮像装置１００の動作例について説明する。図２０は、本実施形態に係る撮像装置の一動作例であって、全画素がビニングモードで動作するモード（以下、全画素ビニングモードという）と、全画素が高解像度モードで動作するモード（以下、全画素高解像度モードという）と、ＲＯＩモードとを切り替える動作例を示すフローチャートである。なお、本説明では、撮像装置１００における制御部１３０（図１参照）が固体撮像装置２００の動作モードを制御する場合を例示するが、これに限定されず、例えば、固体撮像装置２００内の信号処理回路２４０が動作モードを制御するように構成されてもよい。また、図２０に例示する動作は、例えば、制御部１３０や固体撮像装置２００に対する割り込み動作等で終了してもよい。

図２０に示すように、本動作では、起動後、制御部１３０は、例えば、固体撮像装置２００の動作モードに全画素ビニングモードを設定する（ステップＳ１０１）。全画素ビニングモードでは、上述したように、受光部２２０の全ての共有ブロック２２１がビニングモードで駆動される。その場合、例えば、図１７に示す例では、各共有ブロック２２１における全ての対数応答部３１０Ａ１～３１０Ａ４のスイッチングトランジスタ３１７がオン状態とされるとともに、対数応答部３１０Ａ１のスイッチングトランジスタ３１８がオン状態とされ、対数応答部３１０Ａ２～３１０Ａ４のスイッチングトランジスタ３１８がオフ状態とされる。それにより、全ての対数応答部３１０Ａ１～３１０Ａ４の光電変換素子３１１から流出した光電流が対数応答部３１０Ａ１の対数変換回路に流入する電流経路が形成される。

次に、制御部１３０は、全画素ビニングモードにおいてオブジェクトが検出されたか否かを判定し（ステップＳ１０２）、オブジェクトが検出されるまで全画素ビニングモードを継続する（ステップＳ１０２のＮＯ）。オブジェクトの検出判定は、例えば、いずれかの共有ブロックにおいてアドレスイベント（オンイベント及び／又はオフイベント）が検出されたか否かや、アドレスイベントが検出された領域がある程度（例えば、予め設定しておいた閾値以上）の面積又は画素数を有しているか否か等に基づいて実行されてよい。また、オブジェクトの検出は、１フレームで判定する必要はなく、連続する数フレームで判定してもよい。なお、１フレームとは、例えば、所定期間内にアドレスイベントが検出された画素のアドレス情報（タイムスタンプを含んでもよい）で構成された画像データであってよい。また、オブジェクトの検出は、画像データに対する物体認識などの処理によって実行されてもよい。

オブジェクトが検出された場合（ステップＳ１０２のＹＥＳ）、制御部１３０は、例えば、検出されたオブジェクトが広範囲のオブジェクトであるか否かや複数のオブジェクトであるか否か等を判定する（ステップＳ１０３）。なお、広範囲とは、例えば、受光部２２０に対して予め設定しておいた割合（例えば、面積又は画素数の２０％等）以上を占める範囲等であってよい。

広範囲でないオブジェクトが検出された場合（ステップＳ１０３のＮＯ）、制御部１３０は、例えば、固体撮像装置２００の動作モードにＲＯＩモードを設定する（ステップＳ１０４）。ＲＯＩモードでは、例えば、受光部２２０におけるオブジェクトが検出された領域を含む一部の領域が高解像度モードで駆動され、他の領域がビニングモードで駆動される。

次に、制御部１３０は、オブジェクトが検出されたか否かを判定し（ステップＳ１０５）、オブジェクトが検出されなければ（ステップＳ１０５のＮＯ）、ステップＳ１０１へ戻り、固体撮像装置２００に全画素ビニングモードを設定し直す。オブジェクトが検出された場合（ステップＳ１０５のＹＥＳ）、制御部１３０は、ステップＳ１０３と同様に、例えば、検出されたオブジェクトが広範囲のオブジェクトであるか否かや複数のオブジェクトであるか否か等を判定し（ステップＳ１０６）、広範囲でなければ（ステップＳ１０６のＮＯ）、ステップＳ１０５へ戻ってＲＯＩモードを継続する。

ステップＳ１０３又はステップＳ１０６で広範囲のオブジェクトが検出された場合（ステップＳ１０３／Ｓ１０６のＹＥＳ）、制御部１３０は、例えば、固体撮像装置２００の動作モードに全画素高解像度モードを設定する（ステップＳ１０７）。全画素高解像度モードでは、上述したように、受光部２２０の全ての共有ブロック２２１が高解像度モードで駆動される。その場合、例えば、図１７に示す例では、各共有ブロック２２１における全ての対数応答部３１０Ａ１～３１０Ａ４のスイッチングトランジスタ３１７がオフ状態とされ、スイッチングトランジスタ３１８がオン状態とされる。それにより、各対数応答部３１０Ａ１～３１０Ａ４の光電変換素子３１１から流出した光電流が自身の対数変換回路に流入する個別の電流経路が形成される。

次に、制御部１３０は、オブジェクトが検出されたか否かを判定し（ステップＳ１０８）、オブジェクトが検出されなければ（ステップＳ１０８のＮＯ）、ステップＳ１０１へ戻り、固体撮像装置２００に全画素ビニングモードを設定し直す。オブジェクトが検出された場合（ステップＳ１０８のＹＥＳ）、制御部１３０は、ステップＳ１０３と同様に、例えば、検出されたオブジェクトが広範囲のオブジェクトであるか否かや複数のオブジェクトであるか否か等を判定し（ステップＳ１０９）、広範囲であれば（ステップＳ１０９のＹＥＳ）、ステップＳ１０８へ戻って全画素高解像度モードを継続する。一方、検出されたオブジェクトが広範囲又は複数でない場合（ステップＳ１０９のＮＯ）、制御部１３０は、ステップＳ１０４へ移行し、固体撮像装置２００の動作モードにＲＯＩモードを設定して、以降の動作を実行する。

１．１１作用・効果
以上のように、本実施形態によれば、複数の光電変換素子３１１から流出した光電流を１つの対数変換回路に集約可能な構成とすることで、より多くの光電流量を確保することが可能となるため、光電流検出におけるダイナミックレンジを広げることが可能となる。それにより、低照度時などでも十分な広さのダイナミックレンジを確保することが可能となる。

また、ビニングモード時には、共有する対数応答部３１０Ａｎ（例えば、共有ブロック２２１内の全ての対数応答部３１０Ａｎ）のスイッチングトランジスタ３１８を常時オン状態とすることで、各対数応答部３１０Ａ２～３１０Ａｎから対数応答部３１０Ａ１の対数変換回路への電流パスが常に形成された状態となるため、例えば、ＣＭＯＳ型のイメージセンサのような、浮遊拡散領域などの電荷蓄積部を備えることなく、複数の検出画素３００で１つの対数変換回路を共有することが可能となる。

２．第２の実施形態
次に、第２の実施形態について、図面を参照して詳細に説明する。本実施形態では、第１の実施形態において図１７を用いて説明した共有ブロック２２１の他の構成について、例を挙げて説明する。

図１７及び図１８を用いて説明したように、第１の実施形態では、ビニングモード時にスイッチングトランジスタ３１８がオフ状態とされた対数応答部３１０Ａ２～３１０Ａ４の光電変換素子３１１から流出した光電流は、共通線３１０１を介した後、対数応答部３１０Ａ１のスイッチングトランジスタ３１７、光電変換素子３１１のカソード及びスイッチングトランジスタ３１８を介して、対数応答部３１０Ａ１の対数変換回路に流入する。そのため、第１の実施形態では、対数応答部３１０Ａ２～３１０Ａ４の光電変換素子３１１から流出した光電流が対数応答部３１０Ａ１の対数変換回路にスムーズに流入するように、対数応答部３１０Ａ１のスイッチングトランジスタ３１７から光電変換素子３１１のカソードを経てスイッチングトランジスタ３１８までの電位ポテンシャルをデザインする必要がある。そこで、第２の実施形態では、ポテンシャルデザインに対する制約を大幅に緩和することが可能な共有ブロックについて、例を挙げて説明する。

なお、本実施形態に係る撮像装置及び固体撮像装置の構成及び動作は、上述した第１の実施形態に係る撮像装置１００及び固体撮像装置２００の構成及び動作と同様であってよいため、ここでは詳細な説明を省略する。ただし、本実施形態では、第１の実施形態に係る共有ブロック２２１が後述する共有ブロック６２１に置き換えられる。

２．１共有ブロックの構成例
図２１は、本実施形態に係る共有ブロックの概略構成例を示す回路図である。なお、以下で例示する対数応答部３１０Ｂｎは、図７に例示したゲインブースト型の対数応答部３１０Ａをベースとした対数応答部の例であるが、これに限定されず、例えば、図６に例示したソースフォロア型の対数応答部３１０など、光電流の対数値に応じた電圧信号を生成する種々の回路をベースとして対数応答部３１０Ｂを構成することができる。また、以下の説明では、１つの共有ブロック６２１が２行×２列の計４つの対数応答部３１０Ｂｎを含む場合を例示するが、これに限定されず、各共有ブロック６２１は１又は２以上の対数応答部３１０Ｂｎを含んでよい。

図２１に示すように、本実施形態に係る対数応答部３１０Ｂ１～３１０Ｂ４（本説明において、対数応答部３１０Ｂ１～３１０Ｂ４を区別しない場合、その符号を３１０Ｂｎとする）は、第１の実施形態において図１７を用いて説明した対数応答部３１０Ａｎと同様の構成において、スイッチングトランジスタ３１９がさらに追加された構成を備える。スイッチングトランジスタ３１９のソースは、例えば、スイッチングトランジスタ３１８のドレインに接続され、ドレインは、例えば、スイッチングトランジスタ３１７のドレイン、ｎＭＯＳトランジスタ３１２のソース及びｎＭＯＳトランジスタ３１３のゲートに接続される。例えば、スイッチングトランジスタ３１９は、請求の範囲における第３トランジスタの一例であってよい。また、例えば、スイッチングトランジスタ３１７のドレイン、ｎＭＯＳトランジスタ３１２のソース及びｎＭＯＳトランジスタ３１３のゲートを結ぶノードは、請求の範囲における第２ノードの一例であってよく、スイッチングトランジスタ３１８のドレインは、請求の範囲における第２ノードの一例であってよい。

２．２共有ブロックのレイアウト例
次に、図２１に例示した共有ブロック６２１のレイアウト例について説明する。図２２は、本実施形態に係る共有ブロックのレイアウト例を示す平面図である。なお、図２２には、説明の都合上、光電変換素子３１１が形成される半導体基板の素子形成面側の概略レイアウト例と、素子形成面上に形成された配線層の一部の概略レイアウト例とが示されている。また、図２２では、明確化のため、ゲート電極の位置を以て各ｎＭＯＳトランジスタ３１２、３１３、３１５及び３１６並びにスイッチングトランジスタ３１７～３１９の配置が示されている。さらに、図２２には、後述におけるビニングモードの際に形成される電流経路の概要が太線の矢印により示されている。例えば、ｎＭＯＳトランジスタ３１２は、請求の範囲における第４トランジスタの一例であってよく、ｎＭＯＳトランジスタ３１３は、請求の範囲における第５トランジスタの一例であってよく、ｎＭＯＳトランジスタ３１５は、請求の範囲における第６トランジスタの一例であってよく、ｎＭＯＳトランジスタ３１６は、請求の範囲における第７トランジスタの一例であってよい。

図２２に示すように、本実施形態に係る各レイアウト画素２０は、第１の実施形態において図１８を用いて説明したレイアウト画素１０と同様の構成において、光電変換素子３１１に対してスイッチングトランジスタ３１７が配置された側と同じ側に、スイッチングトランジスタ３１９が追加された構成を備える。このようなレイアウトとすることで、共通線３１０１からスイッチングトランジスタ３１９までの配線を短くすることが可能となる。

２．３動作例（タイミングチャート）
続いて、対数応答部３１０Ｂｎの動作例について説明する。図２３は、本実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。図２３に示すように、区間Ｔ２０～Ｔ２１に示す高解像度モードでは、各対数応答部３１０Ｂ１～３１０Ｂ４において、スイッチングトランジスタ３１７及び３１９がオフ状態とされ、スイッチングトランジスタ３１８がオン状態とされる。それにより、各対数応答部３１０Ｂ１～３１０Ｂ４の光電変換素子３１１から流出した光電流が各自の対数変換回路に流入する電流経路が形成される。

これに対し、区間Ｔ２１～Ｔ２２に示すビニングモードでは、対数応答部３１０Ｂ１のスイッチングトランジスタ３１７がオン状態とされ、スイッチングトランジスタ３１８がオフ状態とされるとともに、スイッチングトランジスタ３１９がオン状態とされる。一方で、対数応答部３１０Ｂ２～３１０Ｂ４では、スイッチングトランジスタ３１７がオフ状態とされ、スイッチングトランジスタ３１８がオン状態とされるとともに、スイッチングトランジスタ３１９がオフ状態とされる。それにより、各対数応答部３１０Ｂ１～３１０Ｂ４の光電変換素子３１１から流出した光電流が対数応答部３１０Ｂ１の対数変換回路に流入する電流経路が形成される。

２．４作用・効果
以上のように、本実施形態によれば、ビニングモード時に、共通線３１０１を介して流入した光電流が、対数応答部３１０Ｂ１のスイッチングトランジスタ３１８、光電変換素子３１１のカソード及びスイッチングトランジスタ３１７を介さずに、対数応答部３１０Ｂ１のスイッチングトランジスタ３１９を介して、対数応答部３１０Ｂ１の対数変換回路に流入する電流経路が形成されるため、スイッチングトランジスタ３１８からスイッチングトランジスタ３１７までのポテンシャルデザインに対する制約を大幅に緩和することが可能となる。

その他の構成、動作及び効果は、上述した実施形態と同様であってよいため、ここでは詳細な説明を省略する。

３．第３の実施形態
次に、第３の実施形態について、図面を参照して詳細に説明する。本実施形態では、第１の実施形態において図１７を用いて説明した共有ブロック２２１のさらに他の構成について、例を挙げて説明する。

なお、本実施形態に係る撮像装置及び固体撮像装置の構成及び動作は、上述した第１の実施形態に係る撮像装置１００及び固体撮像装置２００の構成及び動作と同様であってよいため、ここでは詳細な説明を省略する。ただし、本実施形態では、第１の実施形態に係る共有ブロック２２１が後述する共有ブロック７２１に置き換えられる。

３．１共有ブロックの構成例
図２４は、本実施形態に係る共有ブロックの概略構成例を示す回路図である。なお、以下で例示する対数応答部３１０Ｃｎは、図７に例示したゲインブースト型の対数応答部３１０Ａをベースとした対数応答部の例であるが、これに限定されず、例えば、図６に例示したソースフォロア型の対数応答部３１０など、光電流の対数値に応じた電圧信号を生成する種々の回路をベースとして対数応答部３１０Ｂを構成することができる。また、以下の説明では、１つの共有ブロック７２１が２行×２列の計４つの対数応答部３１０Ｃｎを含む場合を例示するが、これに限定されず、各共有ブロック７２１は１又は２以上の対数応答部３１０Ｃｎを含んでよい。

図２４に示すように、本実施形態に係る対数応答部３１０Ｃ１～３１０Ｃ４（本説明において、対数応答部３１０Ｃ１～３１０Ｃ４を区別しない場合、その符号を３１０Ｃｎとする）は、第２の実施形態において図２１を用いて説明した対数応答部３１０Ｂｎと同様の構成において、スイッチングトランジスタ３１９が省略された構成を備える。また、対数応答部３１０Ｃｎでは、スイッチングトランジスタ３１７のドレインがｎＭＯＳトランジスタ３１２のソースに接続され、ソースがｎＭＯＳトランジスタ３１３のゲート及び光電変換素子３１１のカソードに接続されるとともに、スイッチングトランジスタ３１８のドレインが、スイッチングトランジスタ３１７のソース、ｎＭＯＳトランジスタ３１３のゲート及び光電変換素子３１１のカソードに接続されている。

３．２動作例（タイミングチャート）
続いて、対数応答部３１０Ｃｎの動作例について説明する。図２５は、本実施形態に係る高解像度モードとビニングモードとのそれぞれにおけるスイッチングトランジスタの制御例を示すタイミングチャートである。図２５に示すように、区間Ｔ３０～Ｔ３１に示す高解像度モードでは、各対数応答部３１０Ｃ１～３１０Ｂ４において、スイッチングトランジスタ３１７がオン状態とされ、スイッチングトランジスタ３１８がオフ状態とされる。それにより、各対数応答部３１０Ｃ１～３１０Ｃ４の光電変換素子３１１から流出した光電流が各自の対数変換回路に流入する電流経路が形成される。

これに対し、区間Ｔ３１～Ｔ３２に示すビニングモードでは、対数応答部３１０Ｃ１のスイッチングトランジスタ３１７及び３１８が共にオン状態とされる。一方で、対数応答部３１０Ｃ２～３１０Ｃ４では、スイッチングトランジスタ３１７がオフ状態とされ、スイッチングトランジスタ３１８がオン状態とされる。それにより、各対数応答部３１０Ｃ１～３１０Ｃ４の光電変換素子３１１から流出した光電流が対数応答部３１０Ｃ１の対数変換回路に流入する電流経路が形成される。

３．３作用・効果
以上のように、本実施形態によれば、例えば第２の実施形態と比較して、スイッチングトランジスタ３１９を省略することが可能となるため、対数応答部３１０Ｃｎの画素エリアにおける占有面積を縮小することが可能となる。それにより、光電変換素子３１１の受光面の面積を増加することが可能となるため、固体撮像装置２００の感度向上やダイナミックレンジ拡大を達成することが可能となる。また、スイッチングトランジスタ３１９が省略されたことで、駆動電流をより低減することも可能となる。

４．第４の実施形態
上述した実施形態では、固体撮像装置２００が画素ごとのアドレスイベントの有無を示す検出信号よりなるフレームデータ（画像データに相当）を出力する構成を例示した。これに対し、第４の実施形態では、固体撮像装置２００が、画素ごとの検出信号よりなる画像データの他に、画素ごとの露光量に応じた画素信号よりなる画像データ（以下、階調画像データともいう）をも出力し得る構成について、例を挙げて説明する。

なお、本実施形態に係る撮像装置及び固体撮像装置の構成及び動作は、上述した第１の実施形態に係る撮像装置１００及び固体撮像装置２００の構成及び動作と同様であってよいため、ここでは詳細な説明を省略する。ただし、本実施形態では、第１の実施形態に係る共有ブロック２２１が後述する共有ブロック８２１に置き換えられるとともに、検出チップ２０２が後述する検出チップ８０２に置き換えられる。

４．１共有ブロックの構成例
図２６は、本実施形態に係る共有ブロックの概略構成例を示す回路図である。なお、以下で例示する共有ブロック８２１は、図１７に例示した共有ブロック２２１をベースとしているが、これに限定されず、例えば、第２の実施形態に係る共有ブロック６２１や第３の実施形態に係る共有ブロック７２１をベースとすることも可能である。

図２６に示すように、本実施形態に係る共有ブロック８２１は、第１の実施形態において図１７を用いて説明した共有ブロック２２１と同様の構成に、画素信号を読み出すための読出し回路３７０が共通線３１０１に接続された構成を備える。

４．１．１共有ブロックの変形例
また、本実施形態に係る共有ブロック８２１は、例えば、第２の実施形態において図２１を用いて説明した共有ブロック６２１をベースとすることも可能である。この場合でも、図２７に示すように、共有ブロック８２１は、図２１を用いて説明した共有ブロック６２１と同様の構成に、画素信号を読み出すための読出し回路３７０が共通線３１０１に接続された構成を備える。

４．２読出し回路の構成例
図２８は、本実施形態に係る読出し回路の概略構成例を示す回路図である。図２８に示すように、本実施形態に係る読出し回路３７０は、リセットトランジスタ３７３と、増幅トランジスタ３７５と、選択トランジスタ３７６とを備える。

この読出し回路３７０は、対数応答部３１０Ａｎの光電変換素子３１１及びスイッチングトランジスタ３１８とともに動作することで、受光量に応じた画素信号を生成する階調画素８１０として機能する。すなわち、本実施形態において、各対数応答部３１０Ａｎのスイッチングトランジスタ３１８は、階調画素８１０における転送トランジスタとしても機能する。また、スイッチングトランジスタ３１８のドレイン、リセットトランジスタ３７３のソース及び増幅トランジスタ３７５のゲートが接続されたノードは、蓄積する電荷をその電荷量に応じた電圧に変換する電流電圧変換機能を備える浮遊拡散領域（ＦＤ）３７４として機能する。

リセットトランジスタ３７３のドレイン及び増幅トランジスタ３７５のドレインは、例えば、電源電圧ＶＤＤに接続される。ただし、リセットトランジスタ３７３のドレインは、例えば、電源電圧ＶＤＤとは異なるリセット電圧に接続されてもよい。増幅トランジスタ３７５のソースは、選択トランジスタ３７６のドレインに接続され、選択トランジスタ３７６のソースは、アナログの画素信号を後述するカラムＡＤＣ（Analog to Digital Converter）２７０へ入力するための垂直信号線ＶＳＬに接続される。

画素信号を読み出す際、スイッチングトランジスタ３１８のゲートには、行駆動回路２５１からハイレベルの転送信号ＴＲＧが印加される。それにより、スイッチングトランジスタ３１８がオン状態となり、光電変換素子３１１のカソードに蓄積された電荷がスイッチングトランジスタ３１８を介して浮遊拡散領域３７４に転送される。その結果、浮遊拡散領域３７４に蓄積された電荷の電荷量に応じた電圧値の画素信号が増幅トランジスタ３７５のソースに出現する。そして、行駆動回路２５１から選択トランジスタ３７６のゲートに印加される選択信号ＳＥＬをハイレベルとすることで、増幅トランジスタ３７５のソースに出現した画素信号が垂直信号線ＶＳＬに出現する。

また、浮遊拡散領域３７４に蓄積された電荷を放出して浮遊拡散領域３７４をリセットする際には、行駆動回路２５１からリセットトランジスタ３７３のゲートにハイレベルのリセット信号ＲＳＴが印加される。これにより、浮遊拡散領域３７４に蓄積された電荷がリセットトランジスタ３７３を介して電源側へ放出される（ＦＤリセット）。その際、スイッチングトランジスタ３１８も同期間中にオン状態とすることで、光電変換素子３１１のカソードに蓄積されている電荷を電源側へ放出することも可能である（ＰＤリセット）。

なお、各共有ブロック８２１において、階調画像データを読み出す際に読出し回路３７０に同時に接続される光電変換素子３１１の数、すなわち、同期間にオン状態とされるスイッチングトランジスタ３１８（転送トランジスタ）の数は、１つに限定されず、複数であってもよい。例えば、各共有ブロック８２１において、高解像度の階調画像データを読み出す際には、スイッチングトランジスタ３１８が時分割で順番に読出し回路３７０に接続され、低照度時などにダイナミックレンジを拡大して読出しを実行する際（ビニング時）には、２以上のスイッチングトランジスタ３１８が同期間にオン状態とされてよい。

４．３検出チップの構成例
図２９は、本実施形態に係る検出チップの平面図の一例である。本実施形態に係る検出チップ８０２は、第１の実施形態において図４を用いて説明した検出チップ２０２と同様の構成に、階調画素８１０から出力されたアナログの画素信号をデジタルの画素信号として読み出すためのカラムＡＤＣ２７０が追加された構成を備える。

階調画素８１０それぞれは、行駆動回路２５１の制御に従ってアナログの画素信号を垂直信号線ＶＳＬに出現させることで、アナログの画素信号をカラムＡＤＣ２７０に供給する。カラムＡＤＣ２７０は、例えば、垂直信号線ＶＳＬごとにＡＤ変換器を備え、各垂直信号線ＶＳＬを介して入力されたアナログの画素信号に対してＡＤ（Analog to Digital）変換を行う。そして、カラムＡＤＣ２７０は、ＡＤ変換後のデジタル信号を信号処理回路２４０に供給する。信号処理回路２４０は、それらのデジタル信号からなる画像データに対して、所定の画像処理を行う。なお、カラムＡＤＣ２７０は、例えば、ＣＤＳ（Correlated Double Sampling）回路を備え、デジタルの画素信号に含まれるｋＴＣノイズを低減してもよい。

４．４動作例
階調画像データの読出しは、例えば、いずれかの検出画素３００においてアドレスイベントの発生が検出された場合に全ての階調画素８１０から画素信号を読み出すことで実行されてもよいし、アドレスイベントの発生が領域、言い換えれば、検出画素３００によりオブジェクトが検出された領域に属する階調画素８１０から画素信号を読み出すことで実行されてもよい。図３０に、本実施形態に係るオブジェクト検出モードと階調画像読出しモードとを切り替えて実行する動作例を示す。なお、本説明では、撮像装置１００における制御部１３０（図１参照）が固体撮像装置２００の動作モードを制御する場合を例示するが、これに限定されず、例えば、固体撮像装置２００内の信号処理回路２４０が動作モードを制御するように構成されてもよい。また、図３０に例示する動作は、例えば、制御部１３０や固体撮像装置２００に対する割り込み動作等で終了してもよい。

図３０に示すように、本動作では、起動後、制御部１３０は、例えば、固体撮像装置２００の動作モードにオブジェクト検出モードを設定する（ステップＳ２０１）。オブジェクト検出モードとは、アドレスイベントの発生を検出する動作モードであり、例えば、第１の実施形態において図２０を用いて説明した動作を実行するモードであってよい。

次に、制御部１３０は、オブジェクト検出モードにおいてオブジェクトが検出されたか否かを判定し（ステップＳ２０２）、オブジェクトが検出されるまでアドレスイベント検出モードを継続する（ステップＳ２０２のＮＯ）。オブジェクトの検出判定は、例えば、第１の実施形態において図２０のステップＳ１０２、Ｓ１０５及びＳ１０８で説明した動作と同様であってよい。

オブジェクトが検出された場合（ステップＳ２０２のＹＥＳ）、制御部１３０は、例えば、固体撮像装置２００から出力されたフレームデータに基づいて、オブジェクトが検出された領域を特定する（ステップＳ２０３）。なお、オブジェクトが検出された領域とは、例えば、オンイベント（又はオフイベント）が検出された画素を含む領域であってよい。

次に、制御部１３０は、固体撮像装置２００に対して、オブジェクトが検出された領域に対する画素信号の読出しを指示する（ステップＳ２０４）。これにより、オブジェクトが検出された領域に属する階調画素８１０から読み出された画素信号よりなる階調画像データが固体撮像装置２００から出力される。

４．５作用・効果
以上のように、本実施形態によれば、アドレスイベントの有無に基づくオブジェクトの検出のみならず、オブジェクトが検出された領域若しくは全画素の階調画像データを取得することも可能となる。

５．第５の実施形態
上述した第４の実施形態では、オブジェクト検出の他に階調画像データの読出しが可能な構成において、読出し回路３７０が共通線３１０１に接続された構成を例示した。これに対し、第５の実施形態では、共通線３１０１とは別の共通線に読出し回路３７０を接続する場合について、例を挙げて説明する。

なお、本実施形態に係る撮像装置及び固体撮像装置の構成及び動作は、上述した第４の実施形態に係る撮像装置１００及び固体撮像装置２００の構成及び動作と同様であってよいため、ここでは詳細な説明を省略する。ただし、本実施形態では、第４の実施形態に係る共有ブロック８２１が後述する共有ブロック９２１に置き換えられる。

５．１共有ブロックの構成例
図３１は、本実施形態に係る共有ブロックの概略構成例を示す回路図である。なお、以下で例示する共有ブロック９２１は、図１７に例示した共有ブロック２２１をベースとしているが、これに限定されず、例えば、第２の実施形態に係る共有ブロック６２１や第３の実施形態に係る共有ブロック７２１をベースとすることも可能である。

図３１に示すように、本実施形態に係る共有ブロック９２１は、第１の実施形態において図１７を用いて説明した共有ブロック２２１と同様の構成において、２以上又はすべての対数応答部３１０Ａｎにおける光電変換素子３１１のカソードが、共通線３１０１とは別の共通線３１０２により接続された構成を備える。読出し回路３７０は、この共通線３１０２に接続されている。そして、読出し回路３７０と各対数応答部３１０Ａｎの光電変換素子３１１との間には、転送トランジスタとしても機能するスイッチングトランジスタ３７７が設けられており、光電変換素子３１１と読出し回路３７０との接続がこのスイッチングトランジスタ３７７により制御される。例えば、共通線３１０２は、請求の範囲における第２共通線の一例であってよい。

５．１．１共有ブロックの変形例
また、本実施形態に係る共有ブロック９２１は、例えば、第２の実施形態において図２１を用いて説明した共有ブロック６２１をベースとすることも可能である。この場合でも、図３２に示すように、共有ブロック９２１は、図２１を用いて説明した共有ブロック６２１と同様の構成において、２以上又はすべての対数応答部３１０Ａｎにおける光電変換素子３１１のカソードが共通線３１０２により接続され、読出し回路３７０が共通線３１０２に接続され、読出し回路３７０と各対数応答部３１０Ａｎの光電変換素子３１１との間にスイッチングトランジスタ３７７が設けられた構成を備える。

５．２動作例
以上のような構成において、読出し回路３７０を含む階調画素からの画素信号の読出し時には、全ての対数応答部３１０Ａｎのスイッチングトランジスタ３１７及び３１８がオフ状態とされ、対数応答部３１０Ａｎそれぞれに対応する階調画素のスイッチングトランジスタ３７７が時分割で順番に読出し回路３７０に接続される。ただし、ビニング時には、低照度時などにダイナミックレンジを拡大して読出しを実行する際には、２以上のスイッチングトランジスタ３１８が同期間にオン状態とされることで、ダイナミックレンジが拡大された読出しが実行される。

６．第６の実施形態
上述した実施形態では、各共有ブロック２２１等から出力された検出信号の読出しを要求するリクエストの調停を必要としない同期型のＥＶＳを固体撮像装置２００に適用した場合が例示されたが、このような構成に限定されるものではない。例えば、図３３に例示する固体撮像装置のように、アドレスイベント検出部２６０の各行から出力されたリクエストを調停して検出信号の読出し行を順番付けする行アービタ２８０を備える非同期型のＥＶＳが適用されてもよい。なお、図３３には、本実施形態に係る固体撮像装置における検出チップ１００２が示されている。

このように、非同期型のＥＶＳを適用した場合であっても、上述した実施形態と同様に、複数の光電変換素子３１１から流出した光電流を１つの対数変換回路に集約することが可能であるため、より多くの光電流量を確保することが可能となる。それにより、光電流検出におけるダイナミックレンジを広げることが可能となるため、低照度時などでも十分な広さのダイナミックレンジを確保することが可能となる。

一方で、十分な照度が得られる場合には、全て又は必要十分な数の対数応答部３１０Ａｎ等において、スイッチングトランジスタ３１８をオフ状態、スイッチングトランジスタ３１７をオン状態とすることで、この全て又は必要十分な数の対数応答部３１０Ａｎ等それぞれを１つのアドレスイベント検出画素として動作させることが可能となるため、高解像度でのアドレスイベントの検出や動作電力の低減などが可能となる。

その他の構成、動作及び効果は、上述した実施形態と同様で会ってよいため、ここでは詳細な説明を省略する。

７．移動体への応用例
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。

図３４は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。

車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図３４に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。

駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。

ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。

車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。

撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。

車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。

マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。

音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図３５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。

図３５は、撮像部１２０３１の設置位置の例を示す図である。

図３５では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。

撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。

なお、図３５には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。

例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。

撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。

以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、画素を微細化して、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。

なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。

なお、本技術は以下のような構成もとることができる。
（１）
それぞれ入射光の輝度変化を出力する複数の検出画素と、
前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路と、
前記複数の検出画素間を接続する第１共通線と、
を備え、
前記検出画素それぞれは、
光電変換素子と、
前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路と、
前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第一の回路と、
前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタと、
前記光電変換素子と前記第１共通線との間に接続された第２トランジスタと、
を備え、
前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第二の回路を備えた
固体撮像装置。
（２）
前記検出画素それぞれは、
前記第１トランジスタ及び前記対数変換回路を接続する第１ノードと、前記第２トランジスタ及び前記第１共通線を接続する第２ノードとの間に接続された第３トランジスタをさらに備える
前記（１）に記載の固体撮像装置。
（３）
前記第２トランジスタは、前記第１共通線と、前記光電変換素子及び前記第１トランジスタを接続するノードとの間に接続されている前記（１）に記載の固体撮像装置。
（４）
前記第１共通線に接続され、前記光電変換素子に蓄積された電荷に応じた電圧値の画素信号を生成する読出し回路をさらに備える前記（１）～（３）の何れか１つに記載の固体撮像装置。
（５）
前記読出し回路は、
前記第１共通線と電源線との間に接続されたリセットトランジスタと、
前記第１共通線にゲートが接続された増幅トランジスタと、
を含む前記（４）に記載の固体撮像装置。
（６）
前記複数の検出画素間を接続する第２共通線と、
前記検出画素それぞれにおける前記光電変換素子と前記第２共通線との間に接続された複数の第４トランジスタと、
前記第２共通線に接続され、前記光電変換素子に蓄積された電荷に応じた電圧値の画素信号を生成する読出し回路をさらに備える前記（１）～（３）の何れか１つに記載の固体撮像装置。
（７）
前記読出し回路は、
前記第２共通線と電源線との間に接続されたリセットトランジスタと、
前記第２共通線にゲートが接続された増幅トランジスタと、
を含む前記（６）に記載の固体撮像装置。
（８）
前記検出画素それぞれは、
前記対数変換回路から出力された前記電圧信号の変換量を示す微分信号を生成する微分器をさらに備える
前記（１）～（７）の何れか１つに記載の固体撮像装置。
（９）
前記検出回路は、
前記検出画素それぞれから出力された前記微分信号のいずれかを選択する選択部と、
前記微分信号に基づいて前記イベント信号を出力する比較器と、
を備える前記（８）に記載の固体撮像装置。
（１０）
前記比較器は、
前記微分信号の電圧値が第１閾値を超えたことを検出して前記イベント信号を出力する第１比較器と、
前記微分信号の電圧値が前記第１閾値よりも低い電圧レベルの第２閾値を下回ったことを検出して前記イベント信号を出力する第２比較器と、
を含む前記（９）に記載の固体撮像装置。
（１１）
複数の前記検出回路を備え、
前記検出回路それぞれは、前記複数の検出画素のうちの少なくとも１つでアドレスイベントを検出した場合に当該検出回路からの検出信号の読出しを要求するリクエストを出力し、
前記複数の検出回路のうちの少なくとも１つから出力された前記リクエストを調停することで前記リクエストを出力した検出回路に対する前記検出信号の読出し順序を決定するアービタをさらに備える
前記（１）～（１０）の何れか１つに記載の固体撮像装置。
（１２）
それぞれ前記光電変換素子と前記対数変換回路と前記第１トランジスタと前記第２トランジスタとを含む複数の対数応答部が２次元格子状に配列された受光部を備える第１チップをさらに備える前記（１）～（１１）の何れか１つに記載の固体撮像装置。
（１３）
前記対数変換回路は、
ソースが前記第１トランジスタに接続された第４トランジスタと、
ゲートが前記第４トランジスタの前記ソースに接続され、ソースが接地された第５トランジスタと、
を含み、
前記第４トランジスタのゲートは、前記第５トランジスタのドレインに接続されている
前記（１２）に記載の固体撮像装置。
（１４）
前記対数変換回路は、
ソースが前記第４トランジスタのドレインに接続され、ドレインが電源線に接続された第６トランジスタと、
ゲートが前記第４トランジスタの前記ドレインに接続され、ソースが前記第５トランジスタのドレインに接続された第７トランジスタと、
をさらに含み、
前記第６トランジスタのゲートは、前記第７トランジスタのドレインに接続されている
前記（１３）に記載の固体撮像装置。
（１５）
前記受光部は、格子状に延在する画素分離部をさらに備え、
前記対数応答部それぞれは、前記画素分離部により前記２次元格子状に区画された画素領域それぞれに設けられている
前記（１２）に記載の固体撮像装置。
（１６）
前記画素領域には、前記第１及び第２トランジスタと、前記第１及び第２トランジスタとは異なる少なくとも２つのトランジスタと、前記光電変換素子とが配置され、
前記少なくとも２つのトランジスタは、前記画素領域において前記光電変換素子を挟む位置に配置され、
前記対数変換回路は、互いに隣接する２つの前記画素領域それぞれにおける前記少なくとも２つのトランジスタのうちの少なくとも１つずつを用いて構成されている
前記（１５）に記載の固体撮像装置。
（１７）
複数の前記検出回路が配置された第２チップをさらに備え、
前記第１チップと前記第２チップとは、単一の積層チップを構成する
前記（１２）～（１６）の何れか１つに記載の固体撮像装置。
（１８）
前記（１）～（１７）の何れか１つに記載の固体撮像装置と、
前記固体撮像装置を制御する制御部と、
を備える撮像装置。
（１９）
前記固体撮像装置は、前記複数の検出画素を含む共有ブロックを複数備え、
前記制御部は、前記固体撮像装置の動作モードを、
前記複数の共有ブロックにおける少なくとも１つにおいて、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とする第１モードと、
前記複数の共有ブロックの全てにおいて、前記複数の検出画素それぞれの前記第１トランジスタをオン状態とし、前記第２トランジスタをオフ状態とする第２モードと、
のうちのいずれかに切り替える
前記（１８）に記載の撮像装置。
（２０）
前記第１モードは、
前記複数の共有ブロックの全てにおいて、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とする第３モードと、
前記複数の共有ブロックの一部において、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とし、前記複数の共有ブロックのうちの残りの共有ブロックにおいて、前記複数の検出画素それぞれの前記第１トランジスタをオン状態とし、前記第２トランジスタをオフ状態とする第４モードと、
を含み、
前記制御部は、前記固体撮像装置の前記動作モードを、前記第２モードから前記第４モードのうちのいずれかに切り替える
前記（１９）に記載の撮像装置。

１０、２０レイアウト画素
１２画素分離部
１００撮像装置
１１０光学部
１２０記録部
１３０制御部
２００固体撮像装置
２０１受光チップ
２０２、８０２、１００２検出チップ
２１１、２１２、２１３、２３１、２３２、２３３ビア配置部
２２０受光部
２２１、６２１、７２１、８２１、９２１共有ブロック
２４０信号処理回路
２５１行駆動回路
２５２列駆動回路
２６０アドレスイベント検出部
２７０カラムＡＤＣ
２８０行アービタ
３００検出画素
３０５検出回路
３１０、３１０Ａ、３１０Ａｎ、３１０Ｂｎ、３１０Ｃｎ対数応答部
３１１光電変換素子
３１２、３１３、３１５、３１６、５１２ｎＭＯＳトランジスタ
３１４、４１１、５１１ｐＭＯＳトランジスタ
３１４ｃコンタクト
３１７～３１９、３７７スイッチングトランジスタ
３２０検出ブロック
３３０バッファ
３４０微分器
３４１、３４３コンデンサ
３４２インバータ
３４４スイッチ
３６０転送回路
３７０読出し回路
３７３リセットトランジスタ
３７４浮遊拡散領域
３７５増幅トランジスタ
３７６選択トランジスタ
４００選択部
４１０、４２０セレクタ
５００比較部
５１０、５２０コンパレータ
３１０１、３１０２共通線

Claims

それぞれ入射光の輝度変化を出力する複数の検出画素と、
前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路と、
前記複数の検出画素間を接続する第１共通線と、
を備え、
前記検出画素それぞれは、
光電変換素子と、
前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路と、
前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第１の回路と、
前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタと、
前記光電変換素子と前記第１共通線との間に接続された第２トランジスタと、
前記第１トランジスタ及び前記対数変換回路を接続する第１ノードと、
前記第２トランジスタ及び前記第１共通線を接続する第２ノードとの間に接続された第３トランジスタと、
を備え、
前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第２の回路を備える、
固体撮像装置。
前記第１共通線に接続され、前記光電変換素子に蓄積された電荷に応じた電圧値の画素信号を生成する読出し回路をさらに備える、請求項１に記載の固体撮像装置。
前記読出し回路は、
前記第１共通線と電源線との間に接続されたリセットトランジスタと、
前記第１共通線にゲートが接続された増幅トランジスタと、
を含む、請求項２に記載の固体撮像装置。
それぞれ入射光の輝度変化を出力する複数の検出画素と、
前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路と、
前記複数の検出画素間を接続する第１共通線と、
前記複数の検出画素間を接続する第２共通線と、
を備え、
前記検出画素それぞれは、
光電変換素子と、
前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路と、
前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第１の回路と、
前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタと、
前記光電変換素子と前記第１共通線との間に接続された第２トランジスタと、
前記第２共通線に接続され、前記光電変換素子に蓄積された電荷に応じた電圧値の画素信号を生成する読出し回路と、
前記検出画素それぞれにおける前記光電変換素子と前記第２共通線との間に接続された複数の第４トランジスタと、
を備え、
前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第２の回路を備える、
固体撮像装置。
前記読出し回路は、
前記第２共通線と電源線との間に接続されたリセットトランジスタと、
前記第２共通線にゲートが接続された増幅トランジスタと、
を含む、請求項４に記載の固体撮像装置。
それぞれ入射光の輝度変化を出力する複数の検出画素と、
前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路と、
前記複数の検出画素間を接続する第１共通線と、
を備え、
前記検出画素それぞれは、
光電変換素子と、
前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路と、
前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第１の回路と、
前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタと、
前記光電変換素子と前記第１共通線との間に接続された第２トランジスタと、
前記対数変換回路から出力された前記電圧信号の変換量を示す微分信号を生成する微分器と、
を備え、
前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第２の回路を備え、
前記第２の回路は、前記検出画素それぞれから出力された前記微分信号のいずれかを選択する選択部と、前記微分信号に基づいて前記イベント信号を出力する比較器と、
を備える、
固体撮像装置。
前記比較器は、
前記微分信号の電圧値が第１閾値を超えたことを検出して前記イベント信号を出力する第１比較器と、
前記微分信号の電圧値が前記第１閾値よりも低い電圧レベルの第２閾値を下回ったことを検出して前記イベント信号を出力する第２比較器と、
を含む、請求項６に記載の固体撮像装置。
複数の前記検出回路を備え、
前記検出回路それぞれは、前記複数の検出画素のうちの少なくとも１つでアドレスイベントを検出した場合に当該検出回路からの検出信号の読出しを要求するリクエストを出力し、
前記複数の検出回路のうちの少なくとも１つから出力された前記リクエストを調停することで前記リクエストを出力した検出回路に対する前記検出信号の読出し順序を決定するアービタをさらに備える、
請求項１～７のいずれか１項に記載の固体撮像装置。
それぞれ前記光電変換素子と前記対数変換回路と前記第１トランジスタと前記第２トランジスタとを含む複数の対数応答部が２次元格子状に配列された受光部を備える第１チップをさらに備える、請求項１～８のいずれか１項に記載の固体撮像装置。
前記対数変換回路は、
ソースが前記第１トランジスタに接続された第４トランジスタと、
ゲートが前記第４トランジスタの前記ソースに接続され、ソースが接地された第５トランジスタと、
を含み、
前記第４トランジスタのゲートは、前記第５トランジスタのドレインに接続されている、
請求項９に記載の固体撮像装置。
前記対数変換回路は、
ソースが前記第４トランジスタのドレインに接続され、ドレインが電源線に接続された第６トランジスタと、
ゲートが前記第４トランジスタの前記ドレインに接続され、ソースが前記第５トランジスタのドレインに接続された第７トランジスタと、
をさらに含み、
前記第６トランジスタのゲートは、前記第７トランジスタのドレインに接続されている、
請求項１０に記載の固体撮像装置。
それぞれ入射光の輝度変化を出力する複数の検出画素と、
前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路と、
前記複数の検出画素間を接続する第１共通線と、
を備え、
前記検出画素それぞれは、
光電変換素子と、
前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路と、
前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第１の回路と、
前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタと、
前記光電変換素子と前記第１共通線との間に接続された第２トランジスタと、
を備え、
それぞれ前記光電変換素子と前記対数変換回路と前記第１トランジスタと前記第２トランジスタとを含む複数の対数応答部が２次元格子状に配列された受光部を備える第１チップと、
前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第２の回路を備え、
前記受光部は、格子状に延在する画素分離部をさらに備え、
前記対数応答部それぞれは、前記画素分離部により前記２次元格子状に区画された画素領域それぞれに設けられており、
前記画素領域には、前記第１及び第２トランジスタと、前記第１及び第２トランジスタとは異なる少なくとも２つのトランジスタと、前記光電変換素子とが配置され、
前記少なくとも２つのトランジスタは、前記画素領域において前記光電変換素子を挟む位置に配置され、
前記対数変換回路は、互いに隣接する２つの前記画素領域それぞれにおける前記少なくとも２つのトランジスタのうちの少なくとも１つずつを用いて構成されている、
固体撮像装置。
複数の前記検出回路が配置された第２チップをさらに備え、
前記第１チップと前記第２チップとは、単一の積層チップを構成する
請求項９～１２のいずれか１項に記載の固体撮像装置。
固体撮像装置と、
前記固体撮像装置を制御する制御部と、
を備える撮像装置であって、
前記固体撮像装置は、
それぞれ入射光の輝度変化を出力する複数の検出画素と、
前記検出画素それぞれから出力された前記輝度変化に基づきイベント信号を出力する検出回路と、
前記複数の検出画素間を接続する第１共通線と、
を備え、
前記検出画素それぞれは、
光電変換素子と、
前記光電変換素子から流出した光電流を当該光電流の対数値に応じた電圧信号に変換する対数変換回路と、
前記対数変換回路から出力された前記電圧信号に基づき前記光電変換素子に入射した入射光の輝度変化を出力する第１の回路と、
前記光電変換素子と前記対数変換回路との間に接続された第１トランジスタと、
前記光電変換素子と前記第１共通線との間に接続された第２トランジスタと、
を備え、
前記検出回路は、前記検出画素それぞれから出力された前記輝度変化に基づき前記イベント信号を出力する第２の回路を備え、
前記固体撮像装置は、前記複数の検出画素を含む共有ブロックを複数備え、
前記制御部は、前記固体撮像装置の動作モードを、
前記複数の共有ブロックにおける少なくとも１つにおいて、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とする第１モードと、
前記複数の共有ブロックの全てにおいて、前記複数の検出画素それぞれの前記第１トランジスタをオン状態とし、前記第２トランジスタをオフ状態とする第２モードと、
のうちのいずれかに切り替える、
撮像装置。
前記第１モードは、
前記複数の共有ブロックの全てにおいて、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とする第３モードと、
前記複数の共有ブロックの一部において、前記複数の検出画素のうちの１つの検出画像における前記第１及び第２トランジスタをオン状態とし、前記複数の検出画素のうちの他の少なくとも１つの検出画像における前記第１トランジスタをオフ状態とするとともに前記第２トランジスタをオン状態とし、前記複数の共有ブロックのうちの残りの共有ブロックにおいて、前記複数の検出画素それぞれの前記第１トランジスタをオン状態とし、前記第２トランジスタをオフ状態とする第４モードと、
を含み、
前記制御部は、前記固体撮像装置の前記動作モードを、前記第２モードから前記第４モードのうちのいずれかに切り替える、
請求項１４に記載の撮像装置。