JP7647376B2 - Power Conversion Equipment - Google Patents
Power Conversion Equipment Download PDFInfo
- Publication number
- JP7647376B2 JP7647376B2 JP2021101909A JP2021101909A JP7647376B2 JP 7647376 B2 JP7647376 B2 JP 7647376B2 JP 2021101909 A JP2021101909 A JP 2021101909A JP 2021101909 A JP2021101909 A JP 2021101909A JP 7647376 B2 JP7647376 B2 JP 7647376B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switching
- switching elements
- straight line
- circuit
- output point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
本開示は、電力変換装置に関する。 This disclosure relates to a power conversion device.
近年、環境問題への対応から、電力変換装置には、さらなる高効率化や小型化の要求が高まっている。このような要求に応えるために、三値以上の電圧を出力できるマルチレベル電力変換装置が知られている。マルチレベル電力変換装置には、いくつかの種類がある。その1つに、フライングキャパシタ回路を用いたマルチレベル電力変換装置が知られている(例えば、特許文献1参照)。 In recent years, in response to environmental issues, there has been an increasing demand for power conversion devices to be more efficient and compact. To meet these demands, multilevel power conversion devices capable of outputting three or more voltage values are known. There are several types of multilevel power conversion devices. One of these is a multilevel power conversion device that uses a flying capacitor circuit (see, for example, Patent Document 1).
図1は、フライングキャパシタ回路を用いたマルチレベル電力変換装置の構成例であり、一例として、7レベルインバータ構成を示す。図1に示すフライングキャパシタ回路は、12個の半導体スイッチング素子Sp1~Sp6,Sn1~Sn6と5個のフライングキャパシタFC1~FC5から構成されている。なお、図1では、FC3,FC4及びSp3~Sp5,Sn3~Sn5の記載は省略されている。また、Lac,Cacは、交流フィルタである。各フライングキャパシタに保持されている異なる電圧値を、各半導体スイッチング素子のスイッチングによって加減算することで、出力電圧VLを7レベル状の交流電圧に制御可能である。 Figure 1 shows an example of the configuration of a multilevel power conversion device using a flying capacitor circuit, and shows a 7-level inverter configuration as an example. The flying capacitor circuit shown in Figure 1 is composed of 12 semiconductor switching elements Sp1 to Sp6, Sn1 to Sn6 and five flying capacitors FC1 to FC5. Note that FC3, FC4 and Sp3 to Sp5, Sn3 to Sn5 are omitted in Figure 1. Also, Lac and Cac are AC filters. By adding or subtracting the different voltage values held in each flying capacitor by switching each semiconductor switching element, the output voltage VL can be controlled to a 7-level AC voltage.
しかしながら、図1に示す回路はハーフブリッジ構成のため、出力の交流電圧値に対して約2倍の直流電圧が必要である。例えば、交流電圧が200Vの場合は、直流電圧Edcは800V(±400V)程度必要である。より高い電圧に対応するには、半導体スイッチング素子とキャパシタの直列数を増やすことが求められるので、装置が大型化し、高コスト化するおそれがある。 However, because the circuit shown in Figure 1 has a half-bridge configuration, it requires a DC voltage that is approximately twice the output AC voltage. For example, if the AC voltage is 200 V, a DC voltage Edc of approximately 800 V (±400 V) is required. To handle higher voltages, it is necessary to increase the number of semiconductor switching elements and capacitors connected in series, which can lead to larger equipment and higher costs.
そのような問題に対応する回路として、混合ブリッジのフライングキャパシタ方式マルチレベル回路(以下、フライングキャパシタトーテムポール回路とも称する)が知られている(例えば、非特許文献1参照)。 A mixed-bridge flying capacitor type multilevel circuit (hereinafter also referred to as a flying capacitor totem pole circuit) is known as a circuit that addresses such problems (see, for example, Non-Patent Document 1).
図2は、フライングキャパシタトーテムポール回路の構成図であり、一例として、4レベルインバータ構成を示す。このフライングキャパシタトーテムポール回路は、直流入力端子(P-N間)と交流端子Uとの間に接続されたフライングキャパシタ回路と、直流入力端子(P-N間)と交流端子Vとの間に接続された低周波変換回路とを備える。フライングキャパシタ回路は、半導体スイッチング素子Sal~Sa3,Sbl~Sb3とフライングキャパシタFC1,FC2から構成されている。低周波変換回路は、半導体スイッチング素子Sp,Snから構成されている。 Figure 2 is a configuration diagram of a flying capacitor totem pole circuit, showing a four-level inverter configuration as an example. This flying capacitor totem pole circuit comprises a flying capacitor circuit connected between the DC input terminal (between P and N) and the AC terminal U, and a low-frequency conversion circuit connected between the DC input terminal (between P and N) and the AC terminal V. The flying capacitor circuit is composed of semiconductor switching elements Sal to Sa3, Sbl to Sb3 and flying capacitors FC1 and FC2. The low-frequency conversion circuit is composed of semiconductor switching elements Sp and Sn.
図3は、フライングキャパシタトーテムポール回路の動作波形の一例を示す。低周波変換回路の半導体スイッチング素子Sp,SnのゲートGを交流電圧(例えば、商用周波数50Hz又は60Hz)の極性に応じてオンオフすることで、出力点104(交流端子V)の電位V104はステップ状に変化する。 Figure 3 shows an example of the operating waveforms of a flying capacitor totem pole circuit. By turning on and off the gates G of the semiconductor switching elements Sp and Sn of the low-frequency conversion circuit according to the polarity of the AC voltage (for example, commercial frequency 50 Hz or 60 Hz), the potential V104 of the output point 104 (AC terminal V) changes in a step-like manner.
UV端子間に印加される交流電圧が正の場合、半導体スイッチング素子Snのオンにより電位V104は0である。このため、フライングキャパシタ回路の半導体スイッチング素子Sal~Sa3,Sbl~Sb3のゲート指令は、出力点103の電位V103が0~Edcの4レベル間で正弦波状になるように制御される。一方、UV端子間に印加される交流電圧が負の場合、半導体スイッチング素子Spのオンにより電位V104はEdcである。このため、フライングキャパシタ回路の半導体スイッチング素子Sal~Sa3,Sbl~Sb3のゲート指令は、電位V103と電位V104との差分が0~-Edcの4レベル間で正弦波状になるように、Edc分のオフセットを予め持たせて制御される。
When the AC voltage applied between the U and U terminals is positive, the semiconductor switching element Sn is turned on and the potential V104 is 0. Therefore, the gate commands of the semiconductor switching elements Sal to Sa3 and Sbl to Sb3 of the flying capacitor circuit are controlled so that the potential V103 at the
したがって、フライングキャパシタ回路の出力点103での出力電圧範囲は、0~Edcの4レベルとなるため、従来のハーフブリッジの7レベルインバータ構成の回路に対して、半分の直列数で同等の電圧レベルを実現することができる。
Therefore, the output voltage range at the
従来のフライングキャパシタトーテムポール回路の低周波変換回路では、図2に例示したように、2つの半導体スイッチング素子Sp,Snが並列に接続された構成のため、半導体スイッチング素子Sp,Snのそれぞれに発熱が集中する。発熱対策として、半導体スイッチング素子Sp,Snのそれぞれを複数のスイッチング素子の並列構成とすることで、半導体スイッチング素子Sp,Snのそれぞれのオン抵抗を下げることも考えられる。しかしながら、直流電圧Edcの耐圧に応じたパッケージが採用されると、並列数に応じて素子コストや装置サイズが増大するおそれがある。 In a conventional low-frequency conversion circuit using a flying capacitor totem pole circuit, as shown in FIG. 2, two semiconductor switching elements Sp and Sn are connected in parallel, so heat is concentrated in each of the semiconductor switching elements Sp and Sn. As a countermeasure against heat generation, it is possible to reduce the on-resistance of each of the semiconductor switching elements Sp and Sn by configuring each of the semiconductor switching elements Sp and Sn as multiple switching elements in parallel. However, if a package according to the withstand voltage of the DC voltage Edc is adopted, there is a risk that the element cost and device size will increase depending on the number of parallel connections.
本開示は、小型化と冷却性能向上を実現可能な電力変換装置を提供する。 This disclosure provides a power conversion device that can achieve compact size and improved cooling performance.
本開示の一態様では、
直流を交流に又は交流を直流に変換する電力変換装置であって、
一対の直流入力点である第1入力点及び第2入力点と、
第1出力点と、
第2出力点と、
前記一対の直流入力点と前記第1出力点との間に接続され、前記第1出力点の電位をシフトするフライングキャパシタ回路と、
前記一対の直流入力点と前記第2出力点との間に接続され、前記第1出力点の電位がシフトする周波数よりも低い周波数で前記第2出力点の電位をシフトする低周波変換回路と、
前記第1出力点及び前記第2出力点に接続された交流フィルタと、
第一面と、前記第一面とは反対側の第二面とを有する基板と、を備え、
前記フライングキャパシタ回路は、縦続接続された複数の半導体スイッチング素子を含む第1スイッチング素子群及び少なくとも一つの第1キャパシタを含み、
前記低周波変換回路は、縦続接続された複数の半導体スイッチング素子を含む第2スイッチング素子群を含み、
前記第1スイッチング素子群および前記第2スイッチング素子群は、前記第一面に配置されている、電力変換装置が提供される。
In one aspect of the present disclosure,
A power conversion device for converting DC to AC or AC to DC,
A pair of DC input points, a first input point and a second input point;
A first output point;
A second output point; and
a flying capacitor circuit connected between the pair of DC input points and the first output point, for shifting a potential of the first output point;
a low-frequency conversion circuit connected between the pair of DC input points and the second output point, the low-frequency conversion circuit shifting the potential of the second output point at a frequency lower than a frequency at which the potential of the first output point is shifted;
an AC filter connected to the first output point and the second output point;
a substrate having a first surface and a second surface opposite the first surface;
The flying capacitor circuit includes a first switching element group including a plurality of semiconductor switching elements connected in cascade and at least one first capacitor;
the low-frequency conversion circuit includes a second switching element group including a plurality of semiconductor switching elements connected in cascade;
A power conversion device is provided, in which the first group of switching elements and the second group of switching elements are arranged on the first surface.
本開示の一態様によれば、小型化と冷却性能向上を実現できる。 According to one aspect of the present disclosure, it is possible to achieve miniaturization and improved cooling performance.
以下、実施形態を説明する。 The following describes the embodiment.
<第1実施形態>
図4は、第1実施形態に係る電力変換装置の一例を示す図である。図4に示す電力変換装置1は、従来回路(図2)と同様の7レベル出力のインバータ構成を有する。電力変換装置1(図1)と従来回路(図2)との違いは、低周波変換回路30において、半導体スイッチング素子31,32が縦続接続されていることである。以下、電力変換装置1の構成について、より詳細に説明する。
First Embodiment
Fig. 4 is a diagram showing an example of a power conversion device according to the first embodiment. The
電力変換装置1は、直流電源10、入力点201,202、フライングキャパシタトーテムポール回路2、出力点203,204、交流フィルタ11及び駆動回路15を備える。フライングキャパシタトーテムポール回路2は、フライングキャパシタ回路20と低周波変換回路30とを有する。
The
入力点201,202は、一対の直流入力点の一例であり、入力点201は、第1入力点の一例であり、入力点202は、第2入力点の一例である。出力点203は、第1出力点の一例であり、出力点204は、第2出力点の一例である。
ここで、フライングキャパシタトーテムポール回路2に使用する半導体スイッチング素子21,22,31,32の図示では、逆並列に接続されるダイオード(ボディダイオードのような内部に生成されるダイオードを含む)が省略されている。また、本実施形態に係るフライングキャパシタトーテムポール回路2は、一例として、パルス電圧VLとして7レベルの交流電圧を出力する7レベルインバータとしているが、5レベル以上のレベル数のマルチレベルインバータでもよい。また、電力変換装置1は、直流を交流に変換する装置として動作しても、交流を直流に変換する装置として動作してもよい。
Here, in the illustration of the semiconductor switching elements 21, 22, 31, and 32 used in the flying capacitor
直流電源10は、フライングキャパシタトーテムポール回路2に、一対の直流入力点である入力点201,202を介して、直流電圧Edcの直流電力を供給する。直流電源10は、電力系統から供給される交流を直流に変換する整流回路であってもよい。なお、直流電源10とフライングキャパシタトーテムポール回路2との間に、直流電源10から供給される直流電圧Edcを平滑化する一または複数の平滑キャパシタ(図示省略)を設けてもよい。
The
フライングキャパシタ回路20は、一対の入力点201,202と出力点203との間に接続されており、出力点203の電位をシフトする。フライングキャパシタ回路20は、複数の半導体スイッチング素子21(211,212,213)と、複数の半導体スイッチング素子22(221,222,223)と、少なくとも一つ以上のキャパシタ25(251,252)とを備えたフライングキャパシタ方式マルチレベル回路である。キャパシタ25が保持する電圧の加減算を行うことで、出力点203には、N電位から見てマルチレベル(本実施形態では5レベル)の電圧が印加される。
The flying
複数の半導体スイッチング素子21(211,212,213)及び複数の半導体スイッチング素子22(221,222,223)は、縦続接続された複数のスイッチング素子を含む第1スイッチング素子群の一例である。複数の半導体スイッチング素子21(211,212,213)は、第1半導体スイッチング素子の一例であり、複数の半導体スイッチング素子22(221,222,223)は、第2半導体スイッチング素子の一例である。少なくとも一つ以上のキャパシタ25(251,252)は、第1キャパシタの一例である。 The multiple semiconductor switching elements 21 ( 211 , 212 , 213 ) and the multiple semiconductor switching elements 22 ( 221 , 222 , 223 ) are an example of a first switching element group including multiple switching elements connected in cascade. The multiple semiconductor switching elements 21 ( 211 , 212 , 213 ) are an example of first semiconductor switching elements, and the multiple semiconductor switching elements 22 ( 221 , 222 , 223 ) are an example of second semiconductor switching elements. At least one capacitor 25 ( 251 , 252 ) is an example of a first capacitor.
低周波変換回路30は、一対の入力点201,202と出力点204との間に接続されており、出力点203の電位がシフトする周波数よりも低い周波数で出力点204の電位をシフトする。低周波変換回路30は、第一配線26上に複数の半導体スイッチング素子31(311,312,313)を有し、第二配線27上に複数の半導体スイッチング素子32(321,322,323)を有する。低周波変換回路30は、例えば、交流電圧の極性に応じて複数の半導体スイッチング素子31,32を商用周波数(50Hz又は60Hz)でオンオフする。
The low-
複数の半導体スイッチング素子31(311,312,313)及び複数の半導体スイッチング素子32(321,322,323)は、縦続接続された複数のスイッチング素子を含む第2スイッチング素子群の一例である。 The multiple semiconductor switching elements 31 ( 311 , 312 , 313 ) and the multiple semiconductor switching elements 32 (321, 322 , 323 ) are an example of a second switching element group including multiple switching elements connected in cascade.
第一配線26上に配列された複数の半導体スイッチング素子31は、複数の第3半導体スイッチング素子の一例であり、入力点201と出力点204との間に縦続接続されている。第二配線27上に複数の半導体スイッチング素子32は、複数の第4半導体スイッチング素子の一例であり、入力点202と出力点204との間に縦続接続されている。
The multiple semiconductor switching elements 31 arranged on the
なお,半導体スイッチング素子31,32のそれぞれの直列接続の個数は、直流電圧Edcの大きさと使用する素子耐圧とによって、任意に決定される。例えば、直流電圧400Vの場合、素子耐圧300V×2直列でもよいし、素子耐圧200Vの素子×3素子でもよい。 The number of semiconductor switching elements 31, 32 connected in series is determined arbitrarily depending on the magnitude of the DC voltage Edc and the withstand voltage of the element used. For example, in the case of a DC voltage of 400V, two elements with a withstand voltage of 300V may be connected in series, or three elements with a withstand voltage of 200V may be connected in series.
低耐圧デバイスのパッケージは小さく、オン抵抗も小さいので、個数が増えたとしても、トータルのオン抵抗やサイズは、ほとんど変わらない。 The packages of low-voltage devices are small and the on-resistance is also low, so even if the number of devices increases, the total on-resistance and size remain almost unchanged.
交流フィルタ11は、フライングキャパシタトーテムポール回路2の出力点203,204に接続される。交流フィルタ11は、電力変換装置1が交流電力を出力する場合、フライングキャパシタトーテムポール回路2から出力されるマルチレベル電圧を正弦波化する。なお、電力変換装置1が直流電力を出力する場合、交流フィルタ11は、高周波を除去するローパスフィルタとして機能する。
The
本実施形態では、交流フィルタ11は、インダクタ(L)とコンデンサ(C)により形成されたLCフィルタである。
In this embodiment, the
駆動回路15は、複数の半導体スイッチング素子31(311,312,313)と複数の半導体スイッチング素子32(321,322,323)とを相補的にスイッチングさせる。これにより、出力点204の電位V204は、図3に示す電位V104と同じようにステップ状に変化する。例えば、駆動回路15は、複数の半導体スイッチング素子311,312,313を共通のゲート信号で駆動し、複数の半導体スイッチング素子321,322,323を共通のゲート信号で駆動する。
The
駆動回路15は、交流電圧の極性に応じて複数の半導体スイッチング素子31,32を、例えば商用周波数(50Hz又は60Hz)でオンオフする。これにより、出力点204の電位V204は、図3に示す電位V104と同じようにステップ状に変化する。
The
交流電圧Voutが正の場合、半導体スイッチング素子32のオンにより電位V204は0である。このとき、駆動回路15は、フライングキャパシタ回路の半導体スイッチング素子21,22のゲート指令を、出力点203の電位V203が0~Edcの3レベル間で正弦波状になるように制御する。一方、交流電圧Voutが負の場合、半導体スイッチング素子31のオンにより電位V204はEdcである。このとき、駆動回路15は、フライングキャパシタ回路の半導体スイッチング素子21,22のゲート指令を、電位V203と電位V204との差分が0~-Edcの3レベル間で正弦波状になるように、Edc分のオフセットを予め持たせて制御する。
When the AC voltage Vout is positive, the semiconductor switching element 32 is turned on and the potential V204 is 0. At this time, the
低周波アームの半導体スイッチング素子31,32の損失は、導通損のみのため、半導体スイッチング素子31,32に安価なSi(シリコン)素子を使用でき(ただし、直流電圧Edcに応じた耐圧は必要)、電力変換装置1の低コスト化を図ることができる。
Since the only loss in the semiconductor switching elements 31 and 32 of the low-frequency arm is the conduction loss, inexpensive Si (silicon) elements can be used for the semiconductor switching elements 31 and 32 (however, a withstand voltage corresponding to the DC voltage Edc is required), which allows for a reduction in the cost of the
フライングキャパシタトーテムポール回路2では、フライングキャパシタ回路20を高周波動作させ、かつ、低周波変換回路30の半導体スイッチング素子31,32により交流端(出力点204)の電位をシフトさせる。これにより、交流フィルタ11を小型化しつつ、フライングキャパシタ回路20内の複数のスイッチング素子21,22の直列数を抑えられる。特に、高速で動作可能かつ低損失な低圧の窒化ガリウム(GaN)素子を複数のスイッチング素子21,22に用いてフライングキャパシタ回路20を高周波動作させることで、複数のキャパシタ25の小型化が可能である。その結果、基板上にこれらの回路を構成することで、電力変換装置の大幅な小型化と薄型化ができる。
In the flying capacitor
一方、フライングキャパシタ回路20を高周波動作させるには、部品間の距離を最短化して構成することが求められるので、冷却が課題になる。フライングキャパシタ回路20では、半導体スイッチング素子21(211,212,213)及び半導体スイッチング素子22(221,222,223)のそれぞれに低耐圧のスイッチング素子を用いることで発熱を分散させることが可能である。低周波変換回路30でも、半導体スイッチング素子31(311,312,313)及び半導体スイッチング素子32(321,322,323)のそれぞれに低耐圧のスイッチング素子を用いることで発熱を分散させることが可能である。
On the other hand, in order to operate the flying
図5と図6は、図4に示した7レベル構成のフライングキャパシタトーテムポール回路2及び交流フィルタ11を基板310に実装した構成例を示す。図5は、基板310の上方からの平面視での透視図である。図6は、基板310の断面図である。電力変換装置1は、基板310を備える。基板310は、例えば、プリント基板である。基板310は、第一主面313と、第一主面313とは反対側の第二主面314とを有する。
Figures 5 and 6 show an example of a configuration in which the seven-level flying capacitor
第一主面313には、全ての半導体スイッチング素子21(211,212,213),22(221,222,223),31(311,312,313),32(321,322,323)が配置される。第二主面314には、それらの半導体スイッチング素子以外の部品(フライングキャパシタ25(251,252)、交流フィルタ11及び駆動回路15など)が配置される。
All the semiconductor switching elements 21 ( 211 , 212, 213), 22 (221, 222 , 223 ), 31 ( 311 , 312 , 313 ), and 32 ( 321 , 322 , 323 ) are arranged on the first
フライングキャパシタ回路20の半導体スイッチング素子21,22は、相補スイッチング動作に対応した2つの半導体スイッチング素子(例えば、213と223、212と222、211と221)間の距離が最短になるように平行配置されている。相補スイッチング動作とは、対応する2素子のゲート信号がオン又はオフの反対の関係でスイッチング動作することをいう。
The semiconductor switching elements 21 and 22 of the flying
半導体スイッチング素子21,22は、第一主面313に配置されている。一方、フライングキャパシタ25は、第二主面314に配置され、図示しない複数のビアを経由して、隣り合うスイッチング素子21の間の接続部分と隣り合うスイッチング素子22の間の接続部分との間に接続される。これにより、素子間の配線を短くでき、スイッチングに伴うサージ電圧を低減できる。
The semiconductor switching elements 21, 22 are arranged on the first
低周波変換回路30の半導体スイッチング素子31,32は、平行に配置され、縦続接続されている。図6に示すように、交流フィルタ11の裏側のスペースに配置されることで、コンパクト化を実現できる。図5に示すように、フライングキャパシタ回路20と低周波変換回路30とを平面視で直線上に配置することで、コンパクト化を実現できる。ここでは、低周波変換回路30のスイッチング素子の直列数をフライングキャパシタ回路20と同じ"3"とし、それぞれのスイッチング素子が等間隔に配置されることで、発熱を分散することができる。
The semiconductor switching elements 31, 32 of the low-
図6において、半導体スイッチング素子21は、第1直線16上に配置され、半導体スイッチング素子22は、第1直線16に平行な第2直線17上に配置される。半導体スイッチング素子31は、第3直線18上に配置され、半導体スイッチング素子32は、第3直線18に平行な第4直線19上に配置される。
In FIG. 6, the semiconductor switching element 21 is arranged on a first
なお、図6に示す例では、第1直線16は、第3直線18と同一直線上にあるが、第4直線19と同一直線上にあってもよい。図6に示す例では、第2直線17は、第4直線19と同一直線上にあるが、第3直線18と同一直線上にあってもよい。
In the example shown in FIG. 6, the
図7は、第1実施形態に係るフライングキャパシタトーテムポール回路の基板実装による冷却構造例を示す図である。電力変換装置1は、サーマルシート320とヒートシンク300を備える。サーマルシート320は、熱伝導部品の一例である。ヒートシンク300は、半導体スイッチング素子21,22,31,32の各表面にサーマルシート320を介して接触する。半導体スイッチング素子21,22,31,32の表面から、サーマルシート320を介してヒートシンク300に放熱することで、半導体スイッチング素子21,22,31,32の冷却を効果的に行う。なお、ヒートシンクの方式は、空冷でも水冷でもよい。
Figure 7 is a diagram showing an example of a cooling structure by mounting the flying capacitor totem pole circuit of the first embodiment on a board. The
ここで、低周波変換回路30の半導体スイッチング素子31,32に、フライングキャパシタ回路20の半導体スイッチング素子21,22と同じ高さのデバイスを用いることにより、ヒートシンク300及びサーマルシート320の高さを揃えることができる。これにより、ヒートシンク300の工数削減及び低コスト化ができる。
Here, by using devices with the same height as the semiconductor switching elements 21 and 22 of the flying
このように、第1実施形態によれば、低周波変換回路30の上下アームのそれぞれに、縦続接続された複数の低耐圧の半導体スイッチング素子を構成することで、発熱源である各半導体スイッチング素子を分散させることができる。よって、サイズ及びコストの増加を抑えて各半導体スイッチング素子の冷却が可能となる。
In this way, according to the first embodiment, by configuring multiple low-voltage semiconductor switching elements connected in cascade in each of the upper and lower arms of the low-
<第2実施形態>
縦続接続された各半導体スイッチング素子のターンオン又はターンオフのタイミングがずれると、各半導体スイッチング素子に印加される電圧にアンバランスが発生し、耐圧超過による素子破壊を引き起こす可能性がある。第2実施形態に係る技術は、低周波変換回路30の上下アームのそれぞれに、縦続接続された複数の半導体スイッチング素子を構成する場合に、電圧アンバランスを抑えて、冷却性能の向上及び装置の小型化を実現する。以下、第2実施形態について説明するが、第1実施形態と同様の構成、作用及び効果の説明については、上述の説明を援用することで省略又は簡略する。
Second Embodiment
If the timing of turning on or off each semiconductor switching element connected in series is shifted, an imbalance occurs in the voltage applied to each semiconductor switching element, which may cause element destruction due to exceeding the withstand voltage. In the technology according to the second embodiment, when a plurality of semiconductor switching elements connected in series are configured in each of the upper and lower arms of the low-
図8は、第2実施形態に係る電力変換装置の一例を示す図である。図8に示す電力変換装置3は、従来回路(図2)と同様の7レベル出力のインバータ構成を有する。電力変換装置3(図8)と従来回路(図2)との違いは、低周波変換回路40において、半導体スイッチング素子31,32が縦続接続されていること、及び、電圧アンバランス防止用の少なくとも一つのキャパシタ33(331,332)を有していることである。以下、電力変換装置3の構成について、より詳細に説明する。
Fig. 8 is a diagram showing an example of a power conversion device according to the second embodiment. The
電力変換装置3は、直流電源10、入力点201,202、フライングキャパシタトーテムポール回路4、出力点203,204、交流フィルタ11及び駆動回路15を備える。フライングキャパシタトーテムポール回路4は、フライングキャパシタ回路20と低周波変換回路40とを有する。
The
低周波変換回路40は、第一配線26上の半導体スイッチング素子31同士の接続点と第二配線27上の半導体スイッチング素子32同士の接続点を接続する第三配線28に少なくとも一つのキャパシタ33を有する。
The low-
低周波変換回路40は、第三配線28上のキャパシタ33を介して接続された接続部分13,14を有する。接続部分13は、複数の半導体スイッチング素子31のうち隣り合う素子間を接続する少なくとも一つの第1接続部分の一例である。接続部分14は、複数の半導体スイッチング素子32のうち隣り合う素子間を接続する少なくとも一つの第2接続部分の一例である。キャパシタ33は、少なくとも一つの第1接続部分と少なくとも一つの第2接続部分とのうち、対になる第1接続部分と第2接続部分との間に接続された少なくとも一つの第2キャパシタの一例である。
The low-
複数のキャパシタ33(331,332)の電圧は、段数ごとに異なる電圧値となる。例えば、キャパシタ331の電圧は、1×Edc/3となり、キャパシタ332の電圧は、2×Edc/3となる。半導体スイッチング素子31または32がスイッチングした時に、複数のキャパシタ33が一定の電圧となっていることにより、半導体スイッチング素子31及び32がオフ時に印加される電圧は、定格電圧程度に制限される。ここでの定格電圧とは、直流電圧Edcを片アームの素子数で割った電圧であり、例えば、図8ではEdc/3に相当する。なお、本実施形態のキャパシタ33のサイズは、スナバコンデンサとして設けられるコンデンサのサイズと同程度であり、電力変換装置3全体に対し占める体積は極めて小さい。
The voltages of the multiple capacitors 33 (33 1 , 33 2 ) are different for each stage. For example, the voltage of the
図9と図10は、図8に示した7レベル構成のフライングキャパシタトーテムポール回路4及び交流フィルタ11を基板310に実装した構成例を示す。図9は、基板310の上方からの平面視での透視図である。図6は、基板310の断面図である。電力変換装置3は、基板310を備える。基板310は、例えば、プリント基板である。基板310は、第一主面313と、第一主面313とは反対側の第二主面314とを有する。
Figures 9 and 10 show an example of a configuration in which the seven-level flying capacitor
第一主面313には、全ての半導体スイッチング素子21(211,212,213),22(221,222,223),31(311,312,313),32(321,322,323)及び複数のキャパシタ33(331,332)が配置される。第二主面314には、それらの半導体スイッチング素子以外の部品(フライングキャパシタ25(251,252)、交流フィルタ11及び駆動回路15など)が配置される。
All the semiconductor switching elements 21 ( 211 , 212, 213), 22 (221, 222 , 223 ), 31 ( 311 , 312 , 313 ), 32 ( 321 , 322 , 323 ) and a plurality of capacitors 33 ( 331 , 332 ) are arranged on the first
キャパシタ33は、図9,10では一例として、半導体スイッチング素子21,22,31,32と同一面に配置されているが、それらの半導体スイッチング素子とは反対側の面(キャパシタ25等が配置されている面)に配置されてもよい。
In the example shown in Figures 9 and 10,
図11は、第2実施形態に係るフライングキャパシタトーテムポール回路の基板実装による冷却構造例を示す図である。第2実施形態も第1実施形態と同様の構成である。ただし、図11のように、キャパシタ33が半導体スイッチング素子21,22,31,32と同一面に配置されている場合、キャパシタ33の厚さを半導体スイッチング素子21,22,31,32の厚さ以下にすることが必要である。このように、キャパシタ33は、サーマルシート320に接触しないように配置されていることで、サーマルシート320を介してキャパシタ33に熱が及ぶことを防止できる。
Figure 11 is a diagram showing an example of a cooling structure by mounting a flying capacitor totem pole circuit according to the second embodiment on a board. The second embodiment has the same configuration as the first embodiment. However, as in Figure 11, when the
このように、第2実施形態によれば、低周波変換回路30の上下アームのそれぞれに、縦続接続された複数の低耐圧の半導体スイッチング素子を構成することで、発熱源である各半導体スイッチング素子を分散させることができる。よって、サイズ及びコストの増加を抑えて各半導体スイッチング素子の冷却が可能となる。
In this way, according to the second embodiment, by configuring multiple low-voltage semiconductor switching elements connected in cascade in each of the upper and lower arms of the low-
以上、実施形態を説明したが、本開示の技術は上記の実施形態に限定されない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が可能である。 Although the embodiments have been described above, the technology of the present disclosure is not limited to the above-described embodiments. Various modifications and improvements are possible, such as combinations or substitutions with part or all of other embodiments.
1,3 電力変換装置
2,4 フライングキャパシタトーテムポール回路
10 直流電源
11 交流フィルタ
12 制御回路
13,14 接続部分
15 駆動回路
16 第1直線
17 第2直線
18 第3直線
19 第4直線
20 フライングキャパシタ回路
21,22 半導体スイッチング素子
25 キャパシタ
26 第一配線
27 第二配線
28 第三配線
30 低周波変換回路
31,32 半導体スイッチング素子
33 キャパシタ
40 低周波変換回路
201,202 入力点
203,204 出力点
300 ヒートシンク
310 基板
311 銅箔
312 絶縁層
313 第一主面
314 第二主面
320 サーマルシート
REFERENCE SIGNS
Claims (8)
一対の直流入力点である第1入力点及び第2入力点と、
第1出力点と、
第2出力点と、
前記一対の直流入力点と前記第1出力点との間に接続され、前記第1出力点の電位をシフトするフライングキャパシタ回路と、
前記一対の直流入力点と前記第2出力点との間に接続され、前記第1出力点の電位がシフトする周波数よりも低い周波数で前記第2出力点の電位をシフトする低周波変換回路と、
前記第1出力点及び前記第2出力点に接続された交流フィルタと、
第一面と、前記第一面とは反対側の第二面とを有する基板と、を備え、
前記フライングキャパシタ回路は、縦続接続された複数の半導体スイッチング素子を含む第1スイッチング素子群及び少なくとも一つの第1キャパシタを含み、
前記低周波変換回路は、縦続接続された複数の半導体スイッチング素子を含む第2スイッチング素子群を含み、
前記第1スイッチング素子群および前記第2スイッチング素子群は、前記第一面に配置されている、電力変換装置。 A power conversion device for converting DC to AC or AC to DC,
A pair of DC input points, a first input point and a second input point;
A first output point;
A second output point; and
a flying capacitor circuit connected between the pair of DC input points and the first output point, for shifting a potential of the first output point;
a low-frequency conversion circuit connected between the pair of DC input points and the second output point, the low-frequency conversion circuit shifting the potential of the second output point at a frequency lower than a frequency at which the potential of the first output point is shifted;
an AC filter connected to the first output point and the second output point;
a substrate having a first surface and a second surface opposite the first surface;
The flying capacitor circuit includes a first switching element group including a plurality of semiconductor switching elements connected in cascade and at least one first capacitor;
the low-frequency conversion circuit includes a second switching element group including a plurality of semiconductor switching elements connected in cascade;
The first switching element group and the second switching element group are arranged on the first surface.
前記第1入力点と前記第1出力点との間に縦続接続された複数の第1半導体スイッチング素子と、
前記第2入力点と前記第1出力点との間に縦続接続された複数の第2半導体スイッチング素子と、を含み、
前記第2スイッチング素子群は、
前記第1入力点と前記第2出力点との間に縦続接続された複数の第3半導体スイッチング素子と、
前記第2入力点と前記第2出力点との間に縦続接続された複数の第4半導体スイッチング素子と、を含む、請求項1に記載の電力変換装置。 The first switching element group includes:
a plurality of first semiconductor switching elements connected in cascade between the first input point and the first output point;
a plurality of second semiconductor switching elements connected in cascade between the second input point and the first output point;
The second switching element group includes:
a plurality of third semiconductor switching elements connected in cascade between the first input point and the second output point;
The power conversion device according to claim 1 , further comprising: a plurality of fourth semiconductor switching elements connected in cascade between the second input point and the second output point.
前記複数の第2半導体スイッチング素子は、前記第1直線に平行な第2直線上に配置され、
前記複数の第3半導体スイッチング素子は、第3直線上に配置され、
前記複数の第4半導体スイッチング素子は、前記第3直線に平行な第4直線上に配置された、請求項2に記載の電力変換装置。 the plurality of first semiconductor switching elements are arranged on a first straight line,
the second semiconductor switching elements are arranged on a second straight line parallel to the first straight line,
the third semiconductor switching elements are arranged on a third straight line,
The power conversion device according to claim 2 , wherein the plurality of fourth semiconductor switching elements are arranged on a fourth straight line parallel to the third straight line.
前記第2直線は、前記第1直線が前記第3直線と同一直線上にある場合、前記第4直線と同一直線上にあり、前記第1直線が前記第4直線と同一直線上にある場合、前記第3直線と同一直線上にある、請求項3に記載の電力変換装置。 the first straight line is collinear with the third straight line or the fourth straight line,
4. The power conversion device according to claim 3, wherein the second straight line is collinear with the fourth straight line when the first straight line is collinear with the third straight line, and is collinear with the third straight line when the first straight line is collinear with the fourth straight line.
前記複数の第3半導体スイッチング素子のうち隣り合う素子間を接続する少なくとも一つの第1接続部分と、
前記複数の第4半導体スイッチング素子のうち隣り合う素子間を接続する少なくとも一つの第2接続部分と、
前記少なくとも一つの第1接続部分と前記少なくとも一つの第2接続部分とのうち、対になる第1接続部分と第2接続部分との間に接続された少なくとも一つの第2キャパシタと、を有する、請求項2から4のいずれか一項に記載の電力変換装置。 The low-frequency conversion circuit includes:
at least one first connection portion connecting adjacent elements among the plurality of third semiconductor switching elements;
at least one second connection portion connecting adjacent elements among the plurality of fourth semiconductor switching elements;
5. The power conversion device according to claim 2, further comprising: at least one second capacitor connected between a pair of the first connection portion and the second connection portion among the at least one first connection portion and the at least one second connection portion.
前記第2キャパシタは、前記熱伝導部品に接触しないように配置された、請求項7に記載された電力変換装置。 a heat sink in contact with each surface of the first switching element group and the second switching element group via a heat conductive component;
The power conversion device according to claim 7 , wherein the second capacitor is arranged so as not to contact the heat conducting component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021101909A JP7647376B2 (en) | 2021-06-18 | 2021-06-18 | Power Conversion Equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021101909A JP7647376B2 (en) | 2021-06-18 | 2021-06-18 | Power Conversion Equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023000850A JP2023000850A (en) | 2023-01-04 |
| JP7647376B2 true JP7647376B2 (en) | 2025-03-18 |
Family
ID=84687252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021101909A Active JP7647376B2 (en) | 2021-06-18 | 2021-06-18 | Power Conversion Equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7647376B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170237339A1 (en) | 2014-08-01 | 2017-08-17 | Icergi Limited | Power factor correction stages in power conversion |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6057138B2 (en) * | 2014-10-06 | 2017-01-11 | 株式会社安川電機 | Power conversion device and method of manufacturing power conversion device |
| JP6437499B2 (en) * | 2016-09-15 | 2018-12-12 | 三菱電機株式会社 | Power converter |
| JP7354629B2 (en) * | 2019-07-11 | 2023-10-03 | 富士電機株式会社 | Flying capacitor circuits, circuit modules and power conversion equipment |
-
2021
- 2021-06-18 JP JP2021101909A patent/JP7647376B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170237339A1 (en) | 2014-08-01 | 2017-08-17 | Icergi Limited | Power factor correction stages in power conversion |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023000850A (en) | 2023-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9538680B2 (en) | Laminated busbar for power converter and the converter thereof | |
| US9444361B2 (en) | Mechanical arrangement of a multilevel power converter circuit | |
| CN102804570B (en) | 3-Level Pulse Inverter with Unloaded Network | |
| CN105450042B (en) | Three-level power converter and its power unit | |
| US20100328833A1 (en) | Power module with additional transient current path and power module system | |
| CN102214644B (en) | Power semiconductor device and power conversion system using the device | |
| JP2009027925A (en) | substrate | |
| JP7354629B2 (en) | Flying capacitor circuits, circuit modules and power conversion equipment | |
| WO2015037537A1 (en) | Power conversion circuit and device | |
| JP2014217270A (en) | Half bridge for 3-level power conversion device | |
| KR100324802B1 (en) | Power converter device | |
| US9484830B2 (en) | Five-level rectifier | |
| JPH10201249A (en) | Power module stack of 3-level inverter | |
| CN108206632A (en) | DC-dc conversion equipment | |
| JP7647376B2 (en) | Power Conversion Equipment | |
| JP2003259657A (en) | Power converter | |
| US12143033B2 (en) | Flying capacitor switching cell-system | |
| EP3562023B1 (en) | Power conversion device | |
| CN100414820C (en) | Power Modules for AC/AC Power Conversion | |
| US20210211061A1 (en) | Converter | |
| JP2009089491A (en) | Power converter | |
| CN116321894A (en) | Electronic system of a discrete silicon carbide power device | |
| JP4503388B2 (en) | BRIDGE DEVICE AND POWER SUPPLY DEVICE USING THE SAME | |
| CN116830446A (en) | Commutation unit, flying capacitor module and multilevel converter | |
| WO2026009537A1 (en) | Power conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250217 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7647376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |