Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7647849B2 - Silicon carbide semiconductor epitaxial substrate - Google Patents
[go: Go Back, main page]

JP7647849B2 - Silicon carbide semiconductor epitaxial substrate - Google Patents

Silicon carbide semiconductor epitaxial substrate Download PDF

Info

Publication number
JP7647849B2
JP7647849B2 JP2023208355A JP2023208355A JP7647849B2 JP 7647849 B2 JP7647849 B2 JP 7647849B2 JP 2023208355 A JP2023208355 A JP 2023208355A JP 2023208355 A JP2023208355 A JP 2023208355A JP 7647849 B2 JP7647849 B2 JP 7647849B2
Authority
JP
Japan
Prior art keywords
epitaxial layer
silicon carbide
single crystal
carbide single
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023208355A
Other languages
Japanese (ja)
Other versions
JP2024019474A (en
Inventor
俊之 大野
渊 卜
泰之 沖野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Proterial Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Proterial Ltd filed Critical Proterial Ltd
Priority to JP2023208355A priority Critical patent/JP7647849B2/en
Publication of JP2024019474A publication Critical patent/JP2024019474A/en
Priority to JP2024184554A priority patent/JP7775969B2/en
Priority to JP2025033544A priority patent/JP2025087793A/en
Application granted granted Critical
Publication of JP7647849B2 publication Critical patent/JP7647849B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は炭化ケイ素半導体エピタキシャル基板の製造方法に利用できるものである。 The present invention can be used in a method for manufacturing silicon carbide semiconductor epitaxial substrates.

従来、高周波、大電力の制御を目的として、シリコン(Si)を用いた電力用半導体素子(パワーデバイス)の開発が進められ、様々な改良により大幅な素子特性の向上が図られてきた。しかし、現在、こうした電力用半導体素子の素子性能は、ほぼシリコンの物性値から計算される理論上の限界値に近づいている。このため、素子特性をさらに向上させる目的で、新たな半導体材料を用いた電力用半導体素子が検討されている。 Traditionally, power semiconductor elements (power devices) using silicon (Si) have been developed for the purpose of controlling high frequencies and high power, and various improvements have been made to significantly improve element characteristics. However, the element performance of these power semiconductor elements is currently approaching the theoretical limit calculated from the physical properties of silicon. For this reason, power semiconductor elements using new semiconductor materials are being considered in order to further improve element characteristics.

そのような電力用半導体素子用の半導体材料として、炭化ケイ素(SiC)が注目されている。炭化ケイ素はシリコンより一桁以上高い絶縁破壊電界を持つため、高耐圧デバイスへの適用が可能と見られるほか、耐熱性に優れるなどシリコンと比較してはるかに優れた半導体特性をもつと期待されている。 Silicon carbide (SiC) is attracting attention as a semiconductor material for such power semiconductor elements. Silicon carbide has a dielectric breakdown field that is at least one order of magnitude higher than that of silicon, making it suitable for use in high-voltage devices. It is also expected to have semiconductor properties that are far superior to silicon, such as excellent heat resistance.

炭化ケイ素を用いて電力用半導体素子を作製する場合、炭化ケイ素単結晶基板上に炭化ケイ素単結晶薄膜を化学気相堆積法と呼ばれる方法を用いてエピタキシャル成長させ、このエピタキシャル層中に半導体素子を作り込むことが考えられる。このエピタキシャル層は、例えば、炭化ケイ素単結晶基板を加熱した状態で、ケイ素(Si)原子を供給するためのモノシラン(SiH)ガスおよび炭素(C)原子を供給するためのプロパン(C)ガスを導入することにより、炭化ケイ素単結晶基板上に成長させる。 When fabricating power semiconductor devices using silicon carbide, it is possible to epitaxially grow a silicon carbide single crystal thin film on a silicon carbide single crystal substrate using a method called chemical vapor deposition, and to fabricate semiconductor devices in this epitaxial layer. This epitaxial layer is grown on the silicon carbide single crystal substrate, for example, by introducing monosilane (SiH 4 ) gas for supplying silicon (Si) atoms and propane (C 3 H 8 ) gas for supplying carbon (C) atoms while the silicon carbide single crystal substrate is heated.

特許文献1(米国特許第4912064号明細書)は、エピタキシャル成長の際、異相の発生を防ぐために、炭化ケイ素単結晶の(0001)結晶面を表面に対して3~12°傾けた基板を用いる方法を開示している。現在、炭化ケイ素単結晶基板上エピタキシャル層を形成する場合にはこの方法が広く採用されている。(0001)結晶面の、表面に対する傾斜角を以下ではオフセット角と称する。 Patent Document 1 (US Pat. No. 4,912,064) discloses a method of using a substrate in which the (0001) crystal plane of a silicon carbide single crystal is tilted at an angle of 3 to 12 degrees with respect to the surface in order to prevent the generation of heterogeneous phases during epitaxial growth. Currently, this method is widely used when forming epitaxial layers on silicon carbide single crystal substrates. The tilt angle of the (0001) crystal plane with respect to the surface is referred to below as the offset angle.

また、特許文献2(特開2005-311348号公報)および非特許文献1は、炭化ケイ素単結晶基板に存在する基底面転位が、エピタキシャル層に伝播し、それにより、バイポーラ素子またはバイポーラ型の寄生ダイオードを内蔵するユニポーラ素子の信頼性が低下することを開示している。 In addition, Patent Document 2 (JP 2005-311348 A) and Non-Patent Document 1 disclose that basal plane dislocations present in silicon carbide single crystal substrates propagate to the epitaxial layer, thereby reducing the reliability of bipolar elements or unipolar elements incorporating bipolar-type parasitic diodes.

特許文献3(特開2008-4888号公報)は、エピタキシャル成長前の炭化ケイ素単結晶基板の表面を水素エッチングまたは化学的機械研磨などにより所定の粗度値以下に平滑にし、さらに原料ガスの流量を所定の条件を満たすように設定することで、エピタキシャル層に伝播する基底面転位が減少することを開示している。 Patent Document 3 (JP Patent Publication 2008-4888) discloses that the surface of a silicon carbide single crystal substrate before epitaxial growth is smoothed to a predetermined roughness value or less by hydrogen etching or chemical mechanical polishing, and the flow rate of the source gas is set to satisfy predetermined conditions, thereby reducing basal plane dislocations propagating to the epitaxial layer.

特許文献4(特開平9-321323号公報)および非特許文献2は、炭化ケイ素半導体素子の電気特性の安定性を高めるために、半導体素子を作り込むエピタキシャル層と炭化ケイ素単結晶基板との間に不純物濃度の高いエピタキシャル層を設けることを開示している。 Patent document 4 (JP Patent Publication 9-321323 A) and non-patent document 2 disclose that, in order to improve the stability of the electrical characteristics of silicon carbide semiconductor elements, an epitaxial layer with a high impurity concentration is provided between the epitaxial layer in which the semiconductor elements are fabricated and the silicon carbide single crystal substrate.

米国特許第4912064号明細書U.S. Pat. No. 4,912,064 特開2005-311348号公報JP 2005-311348 A 特開2008-4888号公報JP 2008-4888 A 特開平9-321323号公報Japanese Patent Application Publication No. 9-321323

マテリアルズ サイエンス フォーラム(Materials Science Forum)2007年、第600-603巻、p.1127-1130Materials Science Forum, 2007, Vol. 600-603, pp. 1127-1130 エピワールド社の製品資料2018年10月版、[令和2年3月13日検索]、インターネット<URL:http://www.epiworld-cn.com>Epiworld product information, October 2018 edition, [Retrieved March 13, 2020], Internet <URL: http://www.epiworld-cn.com>

特許文献3に開示されているように、エピタキシャル成長前の炭化ケイ素単結晶基板の表面粗さを平滑にし、エピタキシャル層の形成条件を設定すれば、基底面転位は一定の減少は認められる。しかし、半導体素子の良品率を高め、シリコン半導体素子に代わる電力用半導体素子として炭化ケイ素を用いるためには、基底面転位密度をさらに減少させることが必要である。 As disclosed in Patent Document 3, if the surface roughness of the silicon carbide single crystal substrate before epitaxial growth is smoothed and the conditions for forming the epitaxial layer are set, a certain degree of reduction in basal plane dislocations can be observed. However, in order to increase the yield rate of semiconductor elements and use silicon carbide as a power semiconductor element to replace silicon semiconductor elements, it is necessary to further reduce the basal plane dislocation density.

本願発明の目的は、上記の課題を解決することで、基底面転位のより少ない炭化ケイ素半導体エピタキシャル基板を製造する方法を提供することにある。 The object of the present invention is to provide a method for producing a silicon carbide semiconductor epitaxial substrate with fewer basal plane dislocations by solving the above problems.

その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Other objects and novel features will become apparent from the description of this specification and the accompanying drawings.

本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
A brief summary of a representative embodiment of the present invention will be described below.
It is as follows:

代表的な実施の形態による炭化ケイ素半導体エピタキシャル基板の製造方法は、オフセット角が0°以上8°以下であり、二乗平均粗さが0.1nm以下である表面を有する炭化ケイ素単結晶基板を用意する第1工程と、化学気相堆積法により、炭化ケイ素から成る複数のエピタキシャル層を前記炭化ケイ素単結晶基板上に順次成長させる第2工程とを包含し、前記複数のエピタキシャル層の最表面の二乗平均粗さRq(nm)が、前記複数のエピタキシャル層の成長速度をV(μm/h)として、Rq(nm)<0.007×V(μm/h)+0.074の関係を満足するように、前記複数のエピタキシャル層の成長条件を設定し、前記複数のエピタキシャル層のうち、前記炭化ケイ素単結晶基板に接する第1エピタキシャル層のドナー濃度を5×1018cm-3以上、2×1019cm-3以下に設定するものである。 A method for manufacturing a silicon carbide semiconductor epitaxial substrate according to a representative embodiment includes a first step of preparing a silicon carbide single crystal substrate having a surface with an offset angle of 0° or more and 8° or less and a root-mean-square roughness of 0.1 nm or less, and a second step of growing a plurality of epitaxial layers made of silicon carbide sequentially on the silicon carbide single crystal substrate by a chemical vapor deposition method, wherein growth conditions for the plurality of epitaxial layers are set such that the root-mean-square roughness Rq (nm) of an outermost surface of the plurality of epitaxial layers satisfies the relationship Rq (nm) < 0.007 × V (μm/h) + 0.074, where V is a growth rate of the plurality of epitaxial layers, and a donor concentration of a first epitaxial layer of the plurality of epitaxial layers that is in contact with the silicon carbide single crystal substrate is set to 5 × 10 cm -3 or more and 2 × 10 cm -3 or less.

代表的な実施の形態によれば、基底面転位の少ない良好な品質のエピタキシャル層を有する炭化ケイ素半導体エピタキシャル基板が得られる。この基板を用いて作製された半導体素子の信頼性および良品率は高めることができる。 According to a representative embodiment, a silicon carbide semiconductor epitaxial substrate is obtained that has a high-quality epitaxial layer with few basal plane dislocations. The reliability and yield rate of semiconductor devices fabricated using this substrate can be improved.

実施の形態である炭化ケイ素半導体エピタキシャル基板を示す断面図である。1 is a cross-sectional view showing a silicon carbide semiconductor epitaxial substrate according to an embodiment. 炭化ケイ素単結晶基板上に2層のエピタキシャル層を備えた炭化ケイ素半導体エピタキシャル基板中で、炭化ケイ素単結晶基板の基底面転位が貫通刃状転位に変換する様子を説明する断面図である。FIG. 1 is a cross-sectional view illustrating a state in which basal plane dislocations of a silicon carbide single crystal substrate are transformed into threading edge dislocations in a silicon carbide semiconductor epitaxial substrate having two epitaxial layers on a silicon carbide single crystal substrate. 実施の形態である炭化ケイ素半導体エピタキシャル基板の製造工程中の断面図である。1A to 1C are cross-sectional views of a silicon carbide semiconductor epitaxial substrate according to an embodiment during a manufacturing process. 図3に続く炭化ケイ素半導体エピタキシャル基板の製造工程中の断面図である。4 is a cross-sectional view of the silicon carbide semiconductor epitaxial substrate during the manufacturing process following FIG. 3. 図4に続く炭化ケイ素半導体エピタキシャル基板の製造工程中の断面図である。5 is a cross-sectional view of the silicon carbide semiconductor epitaxial substrate during the manufacturing process following FIG. 4 . 実施例1による結果を示すグラフであって、エピタキシャル成長時の窒素供給量とエピタキシャル層のドナー濃度との関係を示すグラフである。4 is a graph showing the results of Example 1, illustrating the relationship between the amount of nitrogen supplied during epitaxial growth and the donor concentration of the epitaxial layer. 実施例1による結果を示すグラフであって、エピタキシャル成長時の窒素供給量と炭素供給量との比と、エピタキシャル層のドナー濃度との関係を示すグラフである。1 is a graph showing the results of Example 1, illustrating the relationship between the ratio of the nitrogen supply amount to the carbon supply amount during epitaxial growth and the donor concentration of the epitaxial layer. 実施例2による結果を示すグラフであって、第1エピタキシャル層のドナー濃度と、第2エピタキシャル層中の基底面転位密度との関係を示すグラフである。11 is a graph showing the results of Example 2, illustrating the relationship between the donor concentration in the first epitaxial layer and the basal plane dislocation density in the second epitaxial layer. 比較例である炭化ケイ素単結晶基板中に存在する基底面転位を説明する断面図である。FIG. 2 is a cross-sectional view illustrating basal plane dislocations present in a silicon carbide single crystal substrate as a comparative example. 比較例である炭化ケイ素単結晶基板上に形成したエピタキシャル層中に炭化ケイ素単結晶基板の基底面転位が伸長する様子を説明する断面図である。FIG. 2 is a cross-sectional view illustrating the propagation of basal plane dislocations of a silicon carbide single crystal substrate in an epitaxial layer formed on the silicon carbide single crystal substrate as a comparative example. 比較例である炭化ケイ素単結晶基板とエピタキシャル層の界面、またはエピタキシャル層中で炭化ケイ素単結晶基板の基底面転位が貫通刃状転位に変換する様子を説明する断面図である。FIG. 1 is a cross-sectional view illustrating a state in which basal plane dislocations of a silicon carbide single crystal substrate are transformed into threading edge dislocations at the interface between a silicon carbide single crystal substrate and an epitaxial layer, or in the epitaxial layer, which is a comparative example.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。 The following describes in detail an embodiment of the present invention with reference to the drawings. In all drawings used to explain the embodiment, the same reference numerals are used for components having the same functions, and repeated explanations will be omitted. In addition, in the embodiment, explanations of the same or similar parts will not be repeated as a general rule, unless particularly necessary.

また、ここでは、炭化ケイ素単結晶基板を単に基板と呼ぶ場合がある。また、ここでは、半導体基板上にエピタキシャル層が形成された積層構造を有する基板を、エピタキシャル基板または炭化ケイ素半導体エピタキシャル基板と呼ぶ。 In addition, here, a silicon carbide single crystal substrate may simply be referred to as a substrate. In addition, here, a substrate having a layered structure in which an epitaxial layer is formed on a semiconductor substrate is referred to as an epitaxial substrate or a silicon carbide semiconductor epitaxial substrate.

(実施の形態)
<改善の余地の詳細>
以下に、改善の余地の詳細について説明する。
(Embodiment)
<Details of areas for improvement>
The areas for improvement are described in detail below.

本発明者らは、炭化ケイ素単結晶基板(炭化ケイ素半導体基板)上に種々の条件でエピタキシャル層を形成し、エピタキシャル層中の基底面転位密度が減少する条件について、詳細に検討を行った。その結果、特許文献3に開示されているように、エピタキシャル成長前の炭化ケイ素単結晶基板の表面を平滑化し、成長後のエピタキシャル層の表面粗さが所定の条件を満たすようにエピタキシャル層の成長速度を選定することが、基底面転位の減少に有効であることを確認した。加えて、本発明者らは、炭化ケイ素単結晶基板上に形成するエピタキシャル層を少なくとも2層とし、炭化ケイ素単結晶基板に接する第1エピタキシャル層のドナー濃度を所定の範囲とすることが、基底面転位をさらに低減するためには重要であることを見出した。 The present inventors formed an epitaxial layer on a silicon carbide single crystal substrate (silicon carbide semiconductor substrate) under various conditions, and conducted detailed studies on the conditions under which the basal plane dislocation density in the epitaxial layer is reduced. As a result, as disclosed in Patent Document 3, it was confirmed that smoothing the surface of the silicon carbide single crystal substrate before epitaxial growth and selecting the growth rate of the epitaxial layer so that the surface roughness of the epitaxial layer after growth satisfies a predetermined condition is effective in reducing basal plane dislocations. In addition, the present inventors found that it is important to form at least two epitaxial layers on the silicon carbide single crystal substrate and to set the donor concentration of the first epitaxial layer in contact with the silicon carbide single crystal substrate to a predetermined range in order to further reduce basal plane dislocations.

ここで、炭化ケイ素単結晶基板およびエピタキシャル層中の基底面転位について、図9~図11を用いて説明する。 Here, we explain basal plane dislocations in silicon carbide single crystal substrates and epitaxial layers using Figures 9 to 11.

特許文献1に開示されているように、炭化ケイ素単結晶基板上にエピタキシャル層を形成する場合、(0001)結晶面(基底面と呼ぶこともある)を、炭化ケイ素単結晶基板の主面に対して傾斜させた炭化ケイ素単結晶基板を用いることが考えられる。図9に比較例として示すように、炭化ケイ素単結晶基板1は、裏面と、当該裏面の反対側の主面(表面)とを有する。炭化ケイ素単結晶基板1としては、例えば、2~8°程度の傾斜角(オフセット角)θを有する基板が用いられる。基底面転位(BPD:Basal Plane Dislocation)は線状の結晶欠陥であり、炭化ケイ素単結晶基板1中において、(0001)結晶面と平行に発生する。図9では、傾斜している(0001)結晶面が直線として見える方向からの炭化ケイ素単結晶基板1の断面を示しているため、(0001)結晶面と平行な方向に発生する基底面転位は、炭化ケイ素単結晶基板1の裏側から表側に向かって斜めの方向に延びた直線として表される。このような基底面転位の図示の仕方は、図10、図11、および、後の説明で用いる図2においても同様である。 As disclosed in Patent Document 1, when forming an epitaxial layer on a silicon carbide single crystal substrate, it is possible to use a silicon carbide single crystal substrate in which the (0001) crystal plane (sometimes called the basal plane) is inclined with respect to the main surface of the silicon carbide single crystal substrate. As shown in FIG. 9 as a comparative example, the silicon carbide single crystal substrate 1 has a back surface and a main surface (front surface) opposite the back surface. As the silicon carbide single crystal substrate 1, for example, a substrate having an inclination angle (offset angle) θ of about 2 to 8° is used. Basal plane dislocations (BPDs) are linear crystal defects that occur in the silicon carbide single crystal substrate 1 parallel to the (0001) crystal plane. In FIG. 9, the cross section of silicon carbide single crystal substrate 1 is shown from a direction in which the inclined (0001) crystal plane appears as a straight line, so the basal plane dislocations that occur in a direction parallel to the (0001) crystal plane are shown as straight lines extending obliquely from the back side to the front side of silicon carbide single crystal substrate 1. This method of illustrating basal plane dislocations is the same in FIG. 10, FIG. 11, and FIG. 2, which will be used in the following explanation.

この基底面転位には、基底面転位11で図示されるように、炭化ケイ素単結晶基板1を切り出す前の単結晶塊体中に元々存在していたものと、基底面転位12で図示されるように、単結晶塊体から平板状の炭化ケイ素単結晶基板1を切り出し、加工する際に生じたものとが存在する。炭化ケイ素単結晶基板1中に元々存在する基底面転位11の密度は、例えば100から3000cm-2程度である。(0001)結晶面は炭化ケイ素単結晶基板1の表面に対してオフセット角θだけ傾いているため、基底面転位11は炭化ケイ素単結晶基板1の裏側から表側に向かって、この傾いた(0001)結晶面に沿って貫通する。 The basal plane dislocations include those that were originally present in the single crystal mass before the silicon carbide single crystal substrate 1 was cut out, as shown by basal plane dislocations 11, and those that were generated when the flat silicon carbide single crystal substrate 1 was cut out from the single crystal mass and processed, as shown by basal plane dislocations 12. The density of basal plane dislocations 11 originally present in silicon carbide single crystal substrate 1 is, for example, about 100 to 3000 cm -2 . Since the (0001) crystal plane is inclined by an offset angle θ with respect to the surface of silicon carbide single crystal substrate 1, basal plane dislocations 11 penetrate silicon carbide single crystal substrate 1 from the back side to the front side along this inclined (0001) crystal plane.

加工により生じた基底面転位12は、炭化ケイ素単結晶基板1の表面近傍にのみ生じている。このため、基底面転位12は、エピタキシャル成長前に基板表面を水素ガスエッチングするか、または化学的機械研磨することによって、炭化ケイ素単結晶基板1の表面領域とともに除去することが可能である。 The basal plane dislocations 12 caused by processing occur only near the surface of the silicon carbide single crystal substrate 1. Therefore, the basal plane dislocations 12 can be removed together with the surface region of the silicon carbide single crystal substrate 1 by hydrogen gas etching or chemical mechanical polishing of the substrate surface before epitaxial growth.

しかし、炭化ケイ素単結晶基板1の内部深くに生じている基底面転位11は、物理的に除去することは非常に困難である。このような、基底面転位を有する炭化ケイ素単結晶基板1上にエピタキシャル層を形成する場合、炭化ケイ素単結晶基板1の表面に露出した基底面転位11と、基底面転位11の周囲の原子配列の乱れとがエピタキシャル層に伝播する。 However, it is extremely difficult to physically remove basal plane dislocations 11 that occur deep inside the silicon carbide single crystal substrate 1. When an epitaxial layer is formed on such a silicon carbide single crystal substrate 1 that has basal plane dislocations, the basal plane dislocations 11 exposed on the surface of the silicon carbide single crystal substrate 1 and the disturbance in the atomic arrangement around the basal plane dislocations 11 propagate to the epitaxial layer.

図10に比較例として示すように、炭化ケイ素単結晶基板1上に炭化ケイ素から成るエピタキシャル層4を形成した場合、基底面転位11がそのままエピタキシャル層4中に基底面転位41として伸長する場合がある。また、図11に比較例として示すように、炭化ケイ素単結晶基板1上に炭化ケイ素から成るエピタキシャル層4を形成した場合、基底面転位11が貫通刃状転位(TED:Threading Edge Dislocation)42または43に変換する場合とがある。貫通刃状転位42は、基底面転位11が炭化ケイ素単結晶基板1とエピタキシャル層4との界面4aで貫通刃状転位に変換したものである。一方、貫通刃状転位43は、基底面転位11がエピタキシャル層4中に伸長した後にエピタキシャル層4中で貫通刃状転位43に変換したものである。この場合、基底面転位11がエピタキシャル層4中で貫通刃状転位43に変換しても、エピタキシャル層4中に基底面転位44が残っている。 As shown in FIG. 10 as a comparative example, when an epitaxial layer 4 made of silicon carbide is formed on a silicon carbide single crystal substrate 1, the basal plane dislocation 11 may extend as a basal plane dislocation 41 in the epitaxial layer 4. Also, as shown in FIG. 11 as a comparative example, when an epitaxial layer 4 made of silicon carbide is formed on a silicon carbide single crystal substrate 1, the basal plane dislocation 11 may be converted into a threading edge dislocation (TED) 42 or 43. The threading edge dislocation 42 is a basal plane dislocation 11 that is converted into a threading edge dislocation at the interface 4a between the silicon carbide single crystal substrate 1 and the epitaxial layer 4. On the other hand, the threading edge dislocation 43 is a basal plane dislocation 11 that is converted into a threading edge dislocation 43 in the epitaxial layer 4 after extending into the epitaxial layer 4. In this case, even if the basal plane dislocation 11 is transformed into a threading edge dislocation 43 in the epitaxial layer 4, the basal plane dislocation 44 remains in the epitaxial layer 4.

基底面転位と貫通刃状転位とは、互いに大きく性質が異なる。基底面転位41は、微細に観察すると数nmの間隔で2本の部分転位に分離している。当該2本の部分転位同士の間の狭い領域は、積層欠陥とよばれる面状の結晶欠陥となっている。エピタキシャル層4中で電子と正孔との再結合により所定のエネルギーが基底面転位41に付与されると、この積層欠陥の領域が徐々に(0001)結晶面と平行な面に沿って広がる。この面状に広がった積層欠陥を横切る方向に電流が流れる際の電気抵抗は、積層欠陥が存在しない箇所の電気抵抗に比べて大きい。 The properties of basal plane dislocations and threading edge dislocations are very different from each other. When observed closely, basal plane dislocation 41 is separated into two partial dislocations spaced apart by a distance of several nanometers. The narrow region between the two partial dislocations is a planar crystal defect called a stacking fault. When a certain amount of energy is imparted to basal plane dislocation 41 by the recombination of electrons and holes in epitaxial layer 4, the region of this stacking fault gradually spreads along a plane parallel to the (0001) crystal plane. When a current flows in a direction that crosses this planar stacking fault, the electrical resistance is higher than the electrical resistance in a location where no stacking fault exists.

バイポーラ素子、または、バイポーラ型の寄生ダイオードを内蔵するユニポーラ素子が通電状態にあると、エピタキシャル層中で電子と正孔との再結合が生じる。このため、半導体素子として機能する領域に基底面転位が生じている場合、上記のように、積層欠陥が通電時間の経過とともに拡大し、半導体素子の特性が経時的に変化する。このことは、半導体素子の信頼性特性に基底面転位が大きな悪影響を及ぼすことを意味する。 When a bipolar element or a unipolar element incorporating a bipolar parasitic diode is energized, electrons and holes recombine in the epitaxial layer. For this reason, if basal plane dislocations occur in the region that functions as a semiconductor element, as described above, stacking faults expand over time as current is applied, and the characteristics of the semiconductor element change over time. This means that basal plane dislocations have a significant adverse effect on the reliability characteristics of semiconductor elements.

一方、貫通刃状転位42は(0001)結晶面と垂直な方向の線状の欠陥である。積層欠陥を伴って部分転位に分解していることはなく安定であるため、時間が経過しても欠陥が拡大することはない。このため、貫通刃状転位42は、半導体素子の素子特性や信頼性特性に悪影響を与えることはなく、無害である。 On the other hand, threading edge dislocation 42 is a linear defect perpendicular to the (0001) crystal plane. Since it is stable and does not decompose into partial dislocations accompanied by stacking faults, the defect does not expand over time. For this reason, threading edge dislocation 42 is harmless and does not adversely affect the device characteristics or reliability characteristics of semiconductor devices.

貫通刃状転位43は、それ自体は貫通刃状転位42と同様に無害であるが、エピタキシャル層4中の基底面転位44を伴うため、基底面転位44の部分が上記のように素子の信頼性に影響を及ぼす。 The threading edge dislocation 43 is harmless in itself, just like the threading edge dislocation 42, but since it is accompanied by a basal plane dislocation 44 in the epitaxial layer 4, the basal plane dislocation 44 portion affects the reliability of the element as described above.

したがって、エピタキシャル層4中の基底面転位41、44を減少させること、つまり、如何に多くの基底面転位11を炭化ケイ素単結晶基板1とエピタキシャル層の界面4aで貫通刃状転位42に変換させるかが、信頼性の高い半導体素子を形成するためのエピタキシャル層に求められる重要な要件となる。 Therefore, reducing the number of basal plane dislocations 41, 44 in the epitaxial layer 4, in other words, converting as many basal plane dislocations 11 as possible into threading edge dislocations 42 at the interface 4a between the silicon carbide single crystal substrate 1 and the epitaxial layer, is an important requirement for an epitaxial layer to form a highly reliable semiconductor device.

以上より、炭化ケイ素半導体エピタキシャル基板には、半導体素子の信頼性を高める観点から、改善の余地が存在する。 In light of the above, there is room for improvement in silicon carbide semiconductor epitaxial substrates in terms of increasing the reliability of semiconductor elements.

そこで、本実施の形態では、上述した改善の余地を解決する工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想として、エピタキシャル層中の基底面転位の密度を低減させる成長方法について説明する。 Therefore, in this embodiment, a technique is implemented to resolve the above-mentioned room for improvement. Below, we will explain the growth method that reduces the density of basal plane dislocations in the epitaxial layer as the technical idea of this embodiment that incorporates this technique.

<炭化ケイ素半導体エピタキシャル基板の構造および製造方法>
以下、本実施の形態の炭化ケイ素半導体エピタキシャル基板の構造および製造方法について、図1~図5を用いて説明する。
<Structure and manufacturing method of silicon carbide semiconductor epitaxial substrate>
Hereinafter, the structure and manufacturing method of the silicon carbide semiconductor epitaxial substrate of the present embodiment will be described with reference to FIGS.

特許文献3によると、基底面転位の貫通刃状転位への変換には、成長中のエピタキシャル層の平滑度およびエピタキシャル層の成長速度が深く関係している。 According to Patent Document 3, the conversion of basal plane dislocations to threading edge dislocations is closely related to the smoothness of the growing epitaxial layer and the growth rate of the epitaxial layer.

成長中のエピタキシャル層表面の面粗度を計測することは困難であるが、成長中のエピタキシャル層表面の面粗度は、形成したエピタキシャル層表面の面粗度に概ね比例する。このことから、特許文献3では、表面の二乗平均粗さが0.1nm以下である炭化ケイ素単結晶基板を用い、成長後のエピタキシャル層表面の二乗平均粗さRq(nm)がエピタキシャル層の成長速度をV(μm/h)として、以下の式(1)を満足するように、エピタキシャル層の成長条件を制御することにより、基底面転位密度の少ないエピタキシャル層を形成できることが開示されている。
Rq(nm)<0.007×V(μm/h)+0.074 ・・・・(1)
Although it is difficult to measure the surface roughness of the epitaxial layer during growth, the surface roughness of the epitaxial layer during growth is roughly proportional to the surface roughness of the formed epitaxial layer. Based on this, Patent Document 3 discloses that an epitaxial layer with low basal plane dislocation density can be formed by using a silicon carbide single crystal substrate having a surface root mean square roughness of 0.1 nm or less, and controlling the growth conditions of the epitaxial layer so that the root mean square roughness Rq (nm) of the epitaxial layer surface after growth satisfies the following formula (1), where V (μm/h) is the growth rate of the epitaxial layer.
Rq (nm) < 0.007 x V (μm/h) + 0.074 (1)

半導体素子を形成するために用いられる本実施の形態の炭化ケイ素半導体エピタキシャル基板は、図1に示すように、炭化ケイ素単結晶基板1の上に少なくとも2層の炭化ケイ素エピタキシャル層が積層された構成を有している。炭化ケイ素単結晶基板1に接する第1エピタキシャル層(第1炭化ケイ素エピタキシャル層)2は、比較的高いドナー濃度(不純物濃度)を有している。エピタキシャル基板では、炭化ケイ素単結晶基板上の第1エピタキシャル層の厚さを0.5μm程度とし、ドナー濃度を1×1018cm-3 程度とすることが多いと考えられる。一方、第2エピタキシャル層(第2炭化ケイ素エピタキシャル層)3の膜厚およびドナー濃度は、エピタキシャル基板上に形成する半導体素子の耐電圧の仕様に応じて適宜設計される。例えば、耐電圧1kVの素子の場合、第2エピタキシャル層3の膜厚は10μm、ドナー濃度は1×1016cm-3程度である。第2エピタキシャル層3中にpn接合などの構造を作ることによって半導体素子の機能が発現されるため、半導体素子の信頼性を高める観点から、第2エピタキシャル層3中の基底面転位を低減することが重要である。 The silicon carbide semiconductor epitaxial substrate of the present embodiment used to form a semiconductor element has a structure in which at least two silicon carbide epitaxial layers are laminated on a silicon carbide single crystal substrate 1, as shown in FIG. 1. The first epitaxial layer (first silicon carbide epitaxial layer) 2 in contact with the silicon carbide single crystal substrate 1 has a relatively high donor concentration (impurity concentration). In the epitaxial substrate, it is considered that the thickness of the first epitaxial layer on the silicon carbide single crystal substrate is often about 0.5 μm, and the donor concentration is often about 1×10 18 cm −3 . On the other hand, the film thickness and donor concentration of the second epitaxial layer (second silicon carbide epitaxial layer) 3 are appropriately designed according to the specifications of the withstand voltage of the semiconductor element formed on the epitaxial substrate. For example, in the case of an element with a withstand voltage of 1 kV, the film thickness of the second epitaxial layer 3 is 10 μm and the donor concentration is about 1×10 16 cm −3 . Since the function of the semiconductor element is realized by forming a structure such as a pn junction in the second epitaxial layer 3, it is important to reduce basal plane dislocations in the second epitaxial layer 3 from the viewpoint of improving the reliability of the semiconductor element.

本発明者らは、第2エピタキシャル層中の基底面転位を低減させる条件について検討する中で、特に第1エピタキシャル層のドナー濃度が、第2エピタキシャル層中の基底面転位密度に及ぼす影響について詳細に調べた。 While investigating conditions for reducing basal plane dislocations in the second epitaxial layer, the inventors conducted a detailed investigation into the effect of the donor concentration in the first epitaxial layer on the density of basal plane dislocations in the second epitaxial layer.

その結果、第1エピタキシャル層のドナー濃度を1×1018cm-3より高めることが、第2エピタキシャル層中の基底面転位の低減に有効であることを見出した。特に、第1エピタキシャル層のドナー濃度を5×1018cm-3以上である場合、第2エピタキシャル層中の基底面転位の低減効果が大きいことが分かった。 As a result, it was found that increasing the donor concentration of the first epitaxial layer to more than 1×10 18 cm -3 is effective in reducing basal plane dislocations in the second epitaxial layer. In particular, it was found that when the donor concentration of the first epitaxial layer is 5×10 18 cm -3 or more, the effect of reducing basal plane dislocations in the second epitaxial layer is large.

以下、炭化ケイ素単結晶基板上の2層のエピタキシャ層中の基底面転位の変換について説明する。 Below, we explain the transformation of basal plane dislocations in two epitaxial layers on a silicon carbide single crystal substrate.

図2では、積層したエピタキシャル層中における基底面転位の変換を図示している。炭化ケイ素単結晶基板1中の基底面転位11の大部分は、炭化ケイ素単結晶基板1と第1エピタキシャル層2との界面1aで貫通刃状転位21に変換する。変換しなかった残りの基底面転位は第1エピタキシャル層2中を進展し、その一部は第1エピタキシャル層2中で貫通刃状転位22に変換する。残りの基底面転位は第1エピタキシャル層2と第2エピタキシャル層3の界面2aに達し、その後、それらの基底面転位の一部は、界面2a付近で貫通刃状転位31に変換する。そして、残りの基底面転位は第2エピタキシャル層中を進展し、その一部の基底面転位34は第2エピタキシャル層3中で貫通刃状転位32に変換する。ただし、貫通刃状転位32に変換する前に第2エピタキシャル層3中を進展した基底面転位34はそのまま残る。貫通刃状転位に変換しなかった残りの基底面転位33は、第2エピタキシャル層の表面3aに達する。 Figure 2 illustrates the transformation of basal plane dislocations in the stacked epitaxial layers. Most of the basal plane dislocations 11 in the silicon carbide single crystal substrate 1 are transformed into threading edge dislocations 21 at the interface 1a between the silicon carbide single crystal substrate 1 and the first epitaxial layer 2. The remaining basal plane dislocations that have not been transformed progress through the first epitaxial layer 2, and some of them transform into threading edge dislocations 22 in the first epitaxial layer 2. The remaining basal plane dislocations reach the interface 2a between the first epitaxial layer 2 and the second epitaxial layer 3, and then some of these basal plane dislocations transform into threading edge dislocations 31 near the interface 2a. The remaining basal plane dislocations then progress through the second epitaxial layer, and some of the basal plane dislocations 34 transform into threading edge dislocations 32 in the second epitaxial layer 3. However, the basal plane dislocations 34 that propagated through the second epitaxial layer 3 before being transformed into threading edge dislocations 32 remain as they are. The remaining basal plane dislocations 33 that did not transform into threading edge dislocations reach the surface 3a of the second epitaxial layer.

図2では、本実施の形態のエピタキシャル基板を例に、エピタキシャル基板中に生じ得る欠陥(転位)について説明した。本実施の形態は、式(1)を満たし、かつ、第1エピタキシャル層のドナー濃度を下記のように比較的高く設定することで、第2エピタキシャル層3中の基底面転位33、34の低減を実現するものである。ここでいうドナーは、例えばN(窒素)であり、炭化ケイ素単結晶基板1、第1エピタキシャル層2および第2エピタキシャル層3は、いずれもn型の導電型を有する。 In FIG. 2, defects (dislocations) that may occur in an epitaxial substrate are described using the epitaxial substrate of this embodiment as an example. This embodiment satisfies formula (1) and achieves a reduction in basal plane dislocations 33, 34 in the second epitaxial layer 3 by setting the donor concentration of the first epitaxial layer relatively high as shown below. The donor here is, for example, N (nitrogen), and the silicon carbide single crystal substrate 1, the first epitaxial layer 2, and the second epitaxial layer 3 all have n-type conductivity.

本発明者らは、実験により、図10または図11に示す比較例のように、炭化ケイ素単結晶基板1上に1層のエピタキシャル層4を形成する場合について、次のようなことを見出した。すなわち、本発明者らは、炭化ケイ素単結晶基板1とエピタキシャル層4のドナー濃度との差が大きいほど、当該差が小さい場合と比べて、炭化ケイ素単結晶基板1とエピタキシャル層との界面1aにおいて基底面転位11が貫通刃状転位42に変換する割合(変換率)が大きくなることを見出した。 The inventors have found through experiments that, as in the comparative example shown in FIG. 10 or FIG. 11, when one epitaxial layer 4 is formed on a silicon carbide single crystal substrate 1, the following is true. That is, the inventors have found that the greater the difference in donor concentration between the silicon carbide single crystal substrate 1 and the epitaxial layer 4, the greater the rate (conversion rate) of conversion of basal plane dislocations 11 to threading edge dislocations 42 at the interface 1a between the silicon carbide single crystal substrate 1 and the epitaxial layer, compared to when the difference is small.

通常、炭化ケイ素単結晶基板1のドナー濃度は5×1018cm-3程度に設定されることが多いと考えられる。図2に示すエピタキシャル基板おいて、第1エピタキシャル層2のドナー濃度を1×1018cm-3から2×1019cm-3 程度に変えたとしても、第1エピタキシャル層2のドナー濃度と炭化ケイ素単結晶基板1のドナー濃度との濃度差はさほど変わらない。よって、炭化ケイ素単結晶基板1とエピタキシャル層の界面1aにおける基底面転位11から貫通刃状転位21への変換率は、第1エピタキシャル層2のドナー濃度によって大きくは変わらないと考えられる。一方、第2エピタキシャル層3のドナー濃度は、通常、3×1015cm-3から1×1016cm-3程度に設定されることが多いと考えられる。このため、第1エピタキシャル層2のドナー濃度が1×1018cm-3から増大すると、第1エピタキシャル層2と第2エピタキシャル層3との界面2aにおけるドナー濃度差(第1エピタキシャル層2と第2エピタキシャル層3とのドナー濃度差)は大きく増大する。その結果、界面2aにおける基底面転位から貫通刃状転位への変換率は大きくなることが予想される。すなわち、図2における貫通刃状転位31が増大する。その結果、基底面転位33となるケースと、基底面転位34から貫通刃状転
位32となるケースが減少して、第2エピタキシャル層3中の基底面転位33と基底面転位34との和は減少する。
Usually, the donor concentration of the silicon carbide single crystal substrate 1 is considered to be set to about 5×10 18 cm −3 . In the epitaxial substrate shown in FIG. 2, even if the donor concentration of the first epitaxial layer 2 is changed from 1×10 18 cm −3 to about 2×10 19 cm −3 , the concentration difference between the donor concentration of the first epitaxial layer 2 and the donor concentration of the silicon carbide single crystal substrate 1 does not change much. Therefore, it is considered that the conversion rate from the basal plane dislocation 11 to the threading edge dislocation 21 at the interface 1a between the silicon carbide single crystal substrate 1 and the epitaxial layer does not change significantly depending on the donor concentration of the first epitaxial layer 2. On the other hand, it is considered that the donor concentration of the second epitaxial layer 3 is usually set to about 3×10 15 cm −3 to 1×10 16 cm −3 . For this reason, when the donor concentration of the first epitaxial layer 2 increases from 1×10 18 cm −3 , the donor concentration difference (the donor concentration difference between the first epitaxial layer 2 and the second epitaxial layer 3) at the interface 2a between the first epitaxial layer 2 and the second epitaxial layer 3 increases significantly. As a result, it is expected that the conversion rate from basal plane dislocations to threading edge dislocations at the interface 2a increases. That is, the threading edge dislocations 31 in FIG. 2 increase. As a result, the number of cases in which basal plane dislocations 33 and basal plane dislocations 34 become threading edge dislocations 32 decreases, and the sum of basal plane dislocations 33 and 34 in the second epitaxial layer 3 decreases.

このように、第1エピタキシャル層2と第2エピタキシャル層3との界面2aにおける基底面転位から貫通刃状転位への変換率は、第1エピタキシャル層2のドナー濃度が高いほど大きくなることが予想される。ただし、第1エピタキシャル層2のドナー濃度が2×1019cm-3を超えると、第1エピタキシャル層2中に積層欠陥が発生し易くなって好ましくない。したがって、第1エピタキシャル層2のドナー濃度は、5×1018cm-3以上、2×1019cm-3以下とすることが望ましい。 Thus, it is expected that the conversion rate of basal plane dislocations to threading edge dislocations at the interface 2a between the first epitaxial layer 2 and the second epitaxial layer 3 increases with the donor concentration of the first epitaxial layer 2. However, if the donor concentration of the first epitaxial layer 2 exceeds 2×10 19 cm -3 , stacking faults tend to occur in the first epitaxial layer 2, which is not preferable. Therefore, the donor concentration of the first epitaxial layer 2 is desirably 5×10 18 cm -3 or more and 2×10 19 cm -3 or less.

第1エピタキシャル層2と第2エピタキシャル層3との界面2aにおける基底面転位から貫通刃状転位への変換率を高める観点から、第1エピタキシャル層2のドナー濃度を8×1018cm-3以上、2×1019cm-3以下とすることは、より望ましい。また、同じ観点から、第1エピタキシャル層2のドナー濃度を1×1019cm-3以上、2×1019cm-3以下とすることは、さらに望ましい。 From the viewpoint of increasing the conversion rate of basal plane dislocations to threading edge dislocations at the interface 2a between the first epitaxial layer 2 and the second epitaxial layer 3, it is more desirable to set the donor concentration of the first epitaxial layer 2 to 8×10 18 cm -3 or more and 2×10 19 cm -3 or less. From the same viewpoint, it is even more desirable to set the donor concentration of the first epitaxial layer 2 to 1×10 19 cm -3 or more and 2×10 19 cm -3 or less.

また、第1エピタキシャル層2の厚さを厚くすることは、第1エピタキシャル層2中で貫通刃状転位22(図2参照)に変換する機会を増やすことになるため、これも第2エピタキシャル層3中の基底面転位密度の低減には有効である。しかし、一方では、第1エピタキシャル層2を厚くすると第1エピタキシャル層2の成長に要する時間が長くなり、成長中の第1エピタキシャル層2の表面に成長炉の内壁から剥離物が落下して欠陥が発生するリスクが増大する。また、製造コストが増すという問題も生じる。このような観点から、第1エピタキシャル層2には適当な厚さの上限が考えられる。発明者らの実験からは、第1エピタキシャル層2の厚さは、10μmもあれば転位変換の効果は十分得られる。したがって、第1エピタキシャル層2の厚さを10μm以下とすることで、第1エピタキシャル層2の表面に成長炉の内壁から剥離物が落下して欠陥が発生する可能性を抑え、かつ、製造コストを低減することができる。なお、第1エピタキシャル層2の厚さは3μm以上であることが好ましい。 In addition, increasing the thickness of the first epitaxial layer 2 increases the chance of transformation into threading edge dislocations 22 (see FIG. 2) in the first epitaxial layer 2, which is also effective in reducing the basal plane dislocation density in the second epitaxial layer 3. However, on the other hand, increasing the thickness of the first epitaxial layer 2 increases the time required for the growth of the first epitaxial layer 2, and increases the risk of defects occurring due to flaking falling from the inner wall of the growth furnace onto the surface of the first epitaxial layer 2 during growth. In addition, there is also the problem of increased manufacturing costs. From this perspective, an appropriate upper limit for the thickness of the first epitaxial layer 2 can be considered. From the inventors' experiments, a thickness of 10 μm for the first epitaxial layer 2 is sufficient to obtain the effect of dislocation transformation. Therefore, by making the thickness of the first epitaxial layer 2 10 μm or less, it is possible to reduce the possibility of defects occurring on the surface of the first epitaxial layer 2 due to flaking material falling from the inner wall of the growth furnace, and to reduce manufacturing costs. It is preferable that the thickness of the first epitaxial layer 2 be 3 μm or more.

さらに、炭化ケイ素単結晶基板1として、それに含まれる基底面転位11が少ないものを選定することも、第2エピタキシャル層3中の基底面転位密度の低減には有効である。 Furthermore, selecting a silicon carbide single crystal substrate 1 that contains fewer basal plane dislocations 11 is also effective in reducing the basal plane dislocation density in the second epitaxial layer 3.

炭化ケイ素単結晶基板1と第1エピタキシャル層2との界面1aにおける基底面転位11から貫通刃状転位21への変換率を高めるためには、炭化ケイ素単結晶基板1のオフセット角を小さくすることが望ましい。(0001)結晶面が傾斜した炭化ケイ素単結晶基板の表面は(0001)結晶面から成るテラスとそのエッジから成るステップ構造を有する。当該オフセット角は、例えば0°以上8°以下の範囲である。 To increase the conversion rate from basal plane dislocations 11 to threading edge dislocations 21 at the interface 1a between the silicon carbide single crystal substrate 1 and the first epitaxial layer 2, it is desirable to reduce the offset angle of the silicon carbide single crystal substrate 1. The surface of a silicon carbide single crystal substrate with an inclined (0001) crystal plane has a step structure consisting of terraces made of the (0001) crystal plane and their edges. The offset angle is, for example, in the range of 0° to 8°.

ここで、オフセット角が2°未満の場合には、このテラス部が広くなりすぎて、テラス部でエピタキシャル層とは異なる構造の炭化ケイ素(3C-SiC)が成長し、これがエピタキシャル層に混入すると結晶欠陥となる虞がある。また、オフセット角が5°より大きい場合は、炭化ケイ素単結晶基板1と第1エピタキシャル層2の界面1aにおける変換率が低くなって、第1エピタキシャル層2中の基底面転位密度が増大する虞がある。したがって、炭化ケイ素単結晶基板1のオフセット角は2°以上5°以下の範囲が特に望ましい。 Here, if the offset angle is less than 2°, the terrace portion becomes too wide, and silicon carbide (3C-SiC) with a structure different from that of the epitaxial layer grows on the terrace portion, and if this is mixed into the epitaxial layer, it may become a crystal defect. Also, if the offset angle is more than 5°, the conversion rate at the interface 1a between the silicon carbide single crystal substrate 1 and the first epitaxial layer 2 may decrease, and the basal plane dislocation density in the first epitaxial layer 2 may increase. Therefore, it is particularly desirable for the offset angle of the silicon carbide single crystal substrate 1 to be in the range of 2° to 5°.

以下、本実施の形態による炭化ケイ素半導体エピタキシャル基板の製造方法を詳細に説明する。 The method for manufacturing a silicon carbide semiconductor epitaxial substrate according to this embodiment is described in detail below.

まず、図3に示すように炭化ケイ素単結晶基板1を用意する。炭化ケイ素単結晶基板1を構成する炭化ケイ素単結晶は4H-SiCであることが好ましい。炭化ケイ素単結晶基板1の表面を(0001)結晶面とすると、一方の表面は最表面にケイ素原子が露出している(0001)Si面となり。これと平行な他方の表面は炭素原子が露出している(000-1)C面となる。どちらの表面を主面として用いても、その上に炭化ケイ素エピタキシャル層を形成することは可能であるが、その最適な形成条件は異なる可能性がある。以下では、(0001)Si面を成長表面とした場合について述べる。(0001)Si面の基板表面に対するオフセット角は0°から8°の範囲とする。このオフセット角のより好ましい範囲は、2°以上5°以下である。 First, a silicon carbide single crystal substrate 1 is prepared as shown in FIG. 3. The silicon carbide single crystal constituting the silicon carbide single crystal substrate 1 is preferably 4H-SiC. If the surface of the silicon carbide single crystal substrate 1 is the (0001) crystal plane, one surface is the (0001) Si plane with silicon atoms exposed on the outermost surface. The other surface parallel to this is the (000-1) C plane with carbon atoms exposed. Regardless of which surface is used as the main surface, it is possible to form a silicon carbide epitaxial layer thereon, but the optimal formation conditions may differ. Below, a case where the (0001) Si plane is used as the growth surface is described. The offset angle of the (0001) Si plane with respect to the substrate surface is in the range of 0° to 8°. A more preferable range for this offset angle is 2° to 5°.

炭化ケイ素単結晶基板1は、公知の方法を用いて単結晶炭化ケイ素の塊体から切り出すか、市販のウエハを購入してもよい。ここで用意するウエハは、例えば、6インチの直径および350μmから400μm程度の厚さを備えた円板状の炭化ケイ素単結晶基板である。 The silicon carbide single crystal substrate 1 may be cut from a block of single crystal silicon carbide using a known method, or a commercially available wafer may be purchased. The wafer prepared here is, for example, a disk-shaped silicon carbide single crystal substrate with a diameter of 6 inches and a thickness of about 350 μm to 400 μm.

炭化ケイ素単結晶基板1は、公知の手順によって、表面に生じた加工変質層が除去され、基板表面および裏面の面粗度が所定の値になるまで機械的研磨が施される。さらに、エピタキシャル成長を行う炭化ケイ素単結晶基板1の表面5は、ダイヤモンドなどの砥粒により面粗度RMSが0.2~2nmになるまで鏡面研磨される。ここで、面粗度RMSは、原子間力顕微鏡(AFM:Atomic Force Microscope)にて試料の10μmのエリアの二乗平均粗さを測定した値をいう。市販ウエハを用いる場合はここまでの工程を省略できる可能性がある。 The silicon carbide single crystal substrate 1 is mechanically polished by known procedures to remove any process-induced alteration layers on the surface, and the surface roughness of the front and back surfaces of the substrate is reduced to a specified value. Furthermore, the surface 5 of the silicon carbide single crystal substrate 1 on which epitaxial growth is performed is mirror-polished with abrasive grains such as diamond until the surface roughness RMS is 0.2 to 2 nm. Here, the surface roughness RMS refers to the root-mean-square roughness measured over a 10 μm area of the sample using an atomic force microscope (AFM). If commercially available wafers are used, it may be possible to omit the steps up to this point.

機械的研磨の後、化学的機械研磨または反応性イオンエッチングなどにより、表面5をさらに平滑にし、面粗度RMSを0.1nm以下にする。 After mechanical polishing, the surface 5 is further smoothed by chemical mechanical polishing or reactive ion etching, etc., to reduce the surface roughness RMS to 0.1 nm or less.

表面5の面粗度RMSが0.1nmを超えると、炭化ケイ素単結晶基板1の表面5近傍のみに存在する基底面転位が除去しきれず残存する可能性がある。また、エピタキシャル層の成長条件をどのように制御しても第2エピタキシャル層の表面の面粗度が十分に小さくならず、式(1)の条件を満足させることができなくなる。 If the surface roughness RMS of surface 5 exceeds 0.1 nm, there is a possibility that basal plane dislocations present only in the vicinity of surface 5 of silicon carbide single crystal substrate 1 will not be completely removed and will remain. Furthermore, no matter how the growth conditions of the epitaxial layer are controlled, the surface roughness of the second epitaxial layer will not be sufficiently small, and the condition of formula (1) will not be satisfied.

表面5の面粗度RMSは、より好ましくは、0.05nm以下である。表面5の面粗度RMSが小さいほど、式(1)を満たすエピタキシャル層の成長条件の幅が広くなり、プロセスマージンが大きくなる。このため、より安定して高品質の炭化ケイ素半導体エピタキシャル基板を製造することが可能となる。 The surface roughness RMS of surface 5 is more preferably 0.05 nm or less. The smaller the surface roughness RMS of surface 5, the wider the range of growth conditions for the epitaxial layer that satisfy formula (1) becomes, and the larger the process margin becomes. This makes it possible to more stably manufacture high-quality silicon carbide semiconductor epitaxial substrates.

次に、図4に示すように、エピタキシャル成長法により、炭化ケイ素単結晶基板1上に第1エピタキシャル層2を形成する。 Next, as shown in FIG. 4, a first epitaxial layer 2 is formed on the silicon carbide single crystal substrate 1 by epitaxial growth.

エピタキシャル成長は、化学気相堆積法により行う。具体的には、炭化ケイ素単結晶基板1をエピタキシャル成長を行う成長炉内に設置し、水素ガスを供給して炉内の圧力を10kPa以上30kPa以下に保ちつつ、炭化ケイ素単結晶基板1を1500℃以上1700℃以下に加熱する。水素ガスの総流量は100slm以上170slm以下程度が好ましい。 Epitaxial growth is performed by chemical vapor deposition. Specifically, the silicon carbide single crystal substrate 1 is placed in a growth furnace for epitaxial growth, and the silicon carbide single crystal substrate 1 is heated to 1500°C to 1700°C while supplying hydrogen gas to maintain the pressure in the furnace at 10 kPa to 30 kPa. The total flow rate of hydrogen gas is preferably about 100 slm to 170 slm.

所定の温度に到達後、炭化ケイ素単結晶基板1を当該温度で保持し、原料ガスを供給する。原料ガスの供給の開始とともに第1エピタキシャル層2の成長が開始されるが、第1エピタキシャル層2を成長させる前に炭化ケイ素単結晶基板1の表面5(図3参照)を水素エッチングしてもよい。水素エッチングは、例えばエピタキシャル成長炉内において、上記水素雰囲気下で炭化ケイ素単結晶基板1を一定の温度に保持することによって行うことができる。水素ガス中にはプロパン(C)などの炭化水素または塩化水素(HCl)などのハロゲン化水素ガスが含まれていてもよい。これにより、基板表面の加工変質層を除去し、加工により基板表面に導入された基底面転位を除去でき、エピタキシャル層に伝播する基底面転位を減少させることができる。水素エッチングは1300℃以上1700℃以下の温度で行うことが好ましい。水素エッチングの温度が1300℃未満の場合加工変質層を除去しきれず、基板表面に加工により導入された基底面転位が残る虞がある。加工変質層を除去するためには、当該温度は1700℃で十分であり、これを超える温度はかえって基板表面の平坦性を損なわせる恐れがある。水素エッチングに要する時間は、1分以上15分以下程度でよい。 After reaching a predetermined temperature, the silicon carbide single crystal substrate 1 is maintained at that temperature, and a raw material gas is supplied. The growth of the first epitaxial layer 2 is started with the start of the supply of the raw material gas, but the surface 5 (see FIG. 3) of the silicon carbide single crystal substrate 1 may be hydrogen-etched before the growth of the first epitaxial layer 2. The hydrogen etching may be performed, for example, by maintaining the silicon carbide single crystal substrate 1 at a constant temperature in the above-mentioned hydrogen atmosphere in an epitaxial growth furnace. The hydrogen gas may contain a hydrocarbon such as propane (C 3 H 8 ) or a hydrogen halide gas such as hydrogen chloride (HCl). This makes it possible to remove the process-affected layer on the substrate surface, remove the basal plane dislocations introduced into the substrate surface by processing, and reduce the basal plane dislocations propagating to the epitaxial layer. The hydrogen etching is preferably performed at a temperature of 1300° C. or higher and 1700° C. or lower. If the hydrogen etching temperature is less than 1300°C, the process-affected layer cannot be completely removed, and basal plane dislocations introduced by processing may remain on the substrate surface. A temperature of 1700°C is sufficient to remove the process-affected layer, and temperatures higher than this may actually impair the flatness of the substrate surface. The time required for hydrogen etching may be about 1 minute or more and 15 minutes or less.

原料ガスには、例えば、ケイ素原子の供給源としてモノシラン(SiH)ガスを用い、炭素原子の供給源としてプロパン(C)ガスを用いる。また、エピタキシャル層のドナー濃度の制御のために窒素(N)ガスを原料ガスと同時に供給する。原料ガスには、塩化水素(HCl)などのハロゲン化水素ガスが含まれていてもよい。 The source gas may include, for example, monosilane (SiH 4 ) gas as a silicon atom source and propane (C 3 H 8 ) gas as a carbon atom source. Nitrogen (N 2 ) gas is supplied simultaneously with the source gas to control the donor concentration of the epitaxial layer. The source gas may include hydrogen halide gas such as hydrogen chloride (HCl).

原料ガスの供給比(原料ガス中の炭素原子のケイ素原子に対する比、C/Si比で表される)および原料ガスの供給量を制御することにより、式(1)を満足するように、エピタキシャル層を成長させる。式(1)のエピタキシャル層の表面の二乗平均粗さRqもエピタキシャル層の成長速度Vも、エピタキシャル層を形成した後に測定可能な特性である。このため、あらかじめ、C/Si比および原料ガスの供給量をパラメータとしてエピタキシャル層を成長させる実験を行い、得られたエピタキシャル層の表面の二乗平均粗さRqおよび成長速度を測定後、式(1)を満たす場合のC/Si比および原料ガスの供給量を求める。そして、得られたC/Si比および原料ガス供給量をエピタキシャル成長の条件として用いて、エピタキシャル成長を行う。エピタキシャル層の膜厚若しくはドナー濃度の均一性、または、エピタキシャル層表面の形態欠陥発生の抑制などを考慮に入れると、C/Si比は1.0以上、1.4以下に設定することが好ましい。 The epitaxial layer is grown so as to satisfy formula (1) by controlling the supply ratio of the raw material gas (the ratio of carbon atoms to silicon atoms in the raw material gas, expressed as the C/Si ratio) and the supply amount of the raw material gas. Both the root mean square roughness Rq of the surface of the epitaxial layer and the growth rate V of the epitaxial layer in formula (1) are characteristics that can be measured after the epitaxial layer is formed. For this reason, an experiment is conducted in advance to grow an epitaxial layer using the C/Si ratio and the supply amount of the raw material gas as parameters, and the root mean square roughness Rq and growth rate of the surface of the obtained epitaxial layer are measured, and then the C/Si ratio and the supply amount of the raw material gas that satisfy formula (1) are obtained. Then, epitaxial growth is performed using the obtained C/Si ratio and the supply amount of the raw material gas as the conditions for epitaxial growth. Taking into consideration the uniformity of the epitaxial layer thickness or donor concentration, or the suppression of morphological defects on the epitaxial layer surface, it is preferable to set the C/Si ratio to 1.0 or more and 1.4 or less.

エピタキシャル層のドナー濃度は供給する窒素流量に比例し、上記C/Si比とも相関がある。予備実験により所定のC/Si比における窒素流量とドナー濃度との関係を把握しておき、窒素の供給量を設定する。 The donor concentration of the epitaxial layer is proportional to the nitrogen flow rate supplied and is also correlated with the above C/Si ratio. The relationship between the nitrogen flow rate and the donor concentration at a given C/Si ratio is determined through preliminary experiments, and the amount of nitrogen supplied is then set.

本発明者らの実験の結果によると、第1エピタキシャル層2のドナー濃度を5×1018cm-3以上、2×1019cm-3以下にする場合、C/Siが1.0以上、1.4以下とした際の、供給する窒素流量(窒素供給量)と原料ガス中の炭素原子(炭素供給量)との比N/Cは、4.0以上110以下となった。 According to the results of experiments conducted by the present inventors, when the donor concentration of the first epitaxial layer 2 is set to 5× 10 cm −3 or more and 2× 10 cm −3 or less, and C/Si is set to 1.0 or more and 1.4 or less, the ratio N/C of the flow rate of nitrogen supplied (nitrogen supply amount) to the carbon atoms in the raw material gas (carbon supply amount) is 4.0 or more and 110 or less.

エピタキシャル層の成長速度は原料ガスの流量に比例するが、化学気相堆積装置の構造によって、比例定数が異なる。このため、原料ガス供給量の好ましい範囲は、化学気相堆積装置に依存する。予備実験より原料ガス供給量とエピタキシャル層の成長速度との関係を把握しておき、採用する成長速度を設定する。成長速度の設定値から必要な膜厚を堆積するのに必要な成長時間を割り出しておく。 The growth rate of the epitaxial layer is proportional to the flow rate of the source gas, but the proportionality constant differs depending on the structure of the chemical vapor deposition equipment. Therefore, the preferred range of the source gas supply rate depends on the chemical vapor deposition equipment. The relationship between the source gas supply rate and the growth rate of the epitaxial layer is understood through preliminary experiments, and the growth rate to be adopted is set. The growth time required to deposit the required film thickness is calculated from the set value of the growth rate.

図5に示すように、第1エピタキシャル層2を形成するための所定の時間が経過後、窒素流量を第2エピタキシャル層3のために必要な流量に変更することで、第2エピタキシャル層3の成長が開始される。第2エピタキシャル層3の成長に際して、原料ガスの流量およびC/Si比は、式(1)を満たす範囲内で、第1エピタキシャル層2を形成する際の条件から変更してもよい。式(1)に関し、ここでいう成長速度Vとは、第1エピタキシャル層2および第2エピタキシャル層3を含めた積層エピタキシャル層の成長速度であり、エピタキシャル層の表面(最表面)の二乗平均粗さRqとは、第2エピタキシャル層の上面の二乗平均粗さである。 As shown in FIG. 5, after a predetermined time for forming the first epitaxial layer 2 has elapsed, the nitrogen flow rate is changed to a flow rate required for the second epitaxial layer 3, and the growth of the second epitaxial layer 3 is started. When growing the second epitaxial layer 3, the flow rate of the raw material gas and the C/Si ratio may be changed from the conditions for forming the first epitaxial layer 2 within a range that satisfies formula (1). With respect to formula (1), the growth rate V here is the growth rate of the stacked epitaxial layers including the first epitaxial layer 2 and the second epitaxial layer 3, and the root mean square roughness Rq of the surface (top surface) of the epitaxial layer is the root mean square roughness of the upper surface of the second epitaxial layer.

また、第2エピタキシャル層3を成長させる際の条件は、第1エピタキシャル層2を成長させる際の条件として上述した条件の範囲内で、適宜変更可能である。すなわち、原料ガスとして炭素原子を含むガスおよびケイ素原子を含むガスと、エピタキシャル層のドナー濃度を制御するための窒素ガスと水素ガスとの混合ガスとを供給し、気圧を10kPa以上30kPa以下に保持する。このような条件下で、1500℃以上1700℃以下の温度に保持した炭化ケイ素単結晶基板上に第2エピタキシャル層を成長させる。また、原料ガス中の炭素原子供給量のケイ素原子供給量に対する比C/Siは、1.0以上、1.4以下に設定する。 The conditions for growing the second epitaxial layer 3 can be changed as appropriate within the range of the conditions described above as the conditions for growing the first epitaxial layer 2. That is, a gas containing carbon atoms and a gas containing silicon atoms are supplied as raw material gases, and a mixed gas of nitrogen gas and hydrogen gas for controlling the donor concentration of the epitaxial layer is supplied, and the pressure is maintained at 10 kPa or more and 30 kPa or less. Under these conditions, the second epitaxial layer is grown on a silicon carbide single crystal substrate maintained at a temperature of 1500°C or more and 1700°C or less. The ratio C/Si of the amount of carbon atoms supplied to the amount of silicon atoms supplied in the raw material gas is set to 1.0 or more and 1.4 or less.

第2エピタキシャル層3を形成するための所定の時間が経過した後、原料ガスと窒素ガスの供給を停止し、成長を止める。水素気流中、所定の圧力を保った状態で基板加熱を停止し、第1エピタキシャル層2および第2エピタキシャル層3が堆積した炭化ケイ素単結晶基板1を冷却する。以上により、炭化ケイ素単結晶基板1、第1エピタキシャル層2および第2エピタキシャル層3を含む本実施の形態の炭化ケイ素半導体エピタキシャル基板が完成する。 After a predetermined time for forming the second epitaxial layer 3 has elapsed, the supply of the source gas and nitrogen gas is stopped to stop the growth. While maintaining a predetermined pressure in the hydrogen gas flow, the substrate heating is stopped and the silicon carbide single crystal substrate 1 on which the first epitaxial layer 2 and the second epitaxial layer 3 are deposited is cooled. In this manner, the silicon carbide semiconductor epitaxial substrate of this embodiment, which includes the silicon carbide single crystal substrate 1, the first epitaxial layer 2, and the second epitaxial layer 3, is completed.

このようにして作製した炭化ケイ素半導体エピタキシャル基板の第2エピタキシャル層3中の基底面転位は、炭化ケイ素単結晶基板1に存在する基底面転位の0.1%以下になっている。すなわち、本実施の形態の炭化ケイ素半導体エピタキシャル基板は、優れた結晶品質の第2エピタキシャル層を備えている。このため、本実施の形態の炭化ケイ素半導体エピタキシャル基板を用いて作製された半導体素子は信頼性に優れる。 The basal plane dislocations in the second epitaxial layer 3 of the silicon carbide semiconductor epitaxial substrate thus fabricated are 0.1% or less of the basal plane dislocations present in the silicon carbide single crystal substrate 1. In other words, the silicon carbide semiconductor epitaxial substrate of this embodiment has a second epitaxial layer with excellent crystal quality. Therefore, semiconductor devices fabricated using the silicon carbide semiconductor epitaxial substrate of this embodiment have excellent reliability.

なお、このような炭化ケイ素半導体エピタキシャル基板の作製を繰り返し行うにつれて、化学気相堆積装置の成長炉の内壁には炭化ケイ素などの被膜が堆積する。この被膜はやがて剥離して、成長中のエピタキシャル層の表面に落下し、エピタキシャル層に欠陥を発生させるため、成長炉は適宜、大気開放して内壁のクリーニングを行う必要がある。クリーニングの前後において、エピタキシャル層の最適な成長条件は変わる可能性があるが、本発明者らの実験によると、その変動はさほど大きいものではなかった。クリーニングの後にドナー濃度を確認する実験を行って、窒素の供給量を微調整する程度で、クリーニング前と同様のエピタキシャル層を形成することが可能である。 As such silicon carbide semiconductor epitaxial substrates are repeatedly produced, a coating of silicon carbide or the like accumulates on the inner walls of the growth furnace of the chemical vapor deposition apparatus. This coating eventually peels off and falls onto the surface of the epitaxial layer being grown, causing defects in the epitaxial layer, so the growth furnace must be opened to the atmosphere and the inner walls cleaned as appropriate. The optimal growth conditions for the epitaxial layer may change before and after cleaning, but according to the inventors' experiments, the variation was not very large. By conducting an experiment to confirm the donor concentration after cleaning and slightly adjusting the amount of nitrogen supplied, it is possible to form an epitaxial layer similar to that before cleaning.

<実施例1>
本発明者らは、第1エピタキシャル層2(図4参照)を形成する際の窒素供給量を設定するために、窒素供給量とドナー濃度との関係を調べた。
Example 1
The present inventors have investigated the relationship between the nitrogen supply amount and the donor concentration in order to set the nitrogen supply amount when forming the first epitaxial layer 2 (see FIG. 4).

まず、6インチ径の4H-SiC単結晶基板を5枚用意した。いずれの基板もオフセット角度は4°である。この4枚の基板の(0001)Si面上に膜厚10μmの炭化ケイ素エピタキシャル層を成長させた。成長条件は、水素供給量120slm、成長圧力20kPa,成長温度1600℃、SiH供給量270sccm、C供給量108sccm(C/Si=1.2)である。5枚の基板に対する窒素供給量は、それぞれ0.4sccm、10sccm、100sccm、400sccm、800sccmとした。 First, five 6-inch diameter 4H-SiC single crystal substrates were prepared. The offset angle of each substrate was 4°. A silicon carbide epitaxial layer with a thickness of 10 μm was grown on the (0001) Si surface of each of the four substrates. The growth conditions were hydrogen supply rate of 120 slm, growth pressure of 20 kPa, growth temperature of 1600° C., SiH 4 supply rate of 270 sccm, and C 3 H 8 supply rate of 108 sccm (C/Si=1.2). The nitrogen supply rates for the five substrates were 0.4 sccm, 10 sccm, 100 sccm, 400 sccm, and 800 sccm, respectively.

成長後のエピタキシャル層の表面に水銀プローブを接触させ、表面(主面)と裏面との間に最大1V程度の電圧を印加して容量と電圧との相関を測定し、その結果を解析してドナー濃度を算出した。エピタキシャル層成長時の窒素供給量とエピタキシャル層のドナー濃度との関係を図6に示す。図6の横軸には、第1エピタキシャル層を成長させる際の窒素供給量を示し、図6の縦軸には、成長させた第1エピタキシャル層のドナー濃度を示している。図6では縦軸、横軸ともに対数でプロットしており、窒素供給量とドナー濃度との相関は傾きがほぼ1の直線となっている。これより、窒素供給量とドナー濃度とはほぼ比例することが分かった。 A mercury probe was placed in contact with the surface of the epitaxial layer after growth, and a voltage of up to about 1 V was applied between the front (main) and back surfaces to measure the correlation between capacitance and voltage. The results were then analyzed to calculate the donor concentration. Figure 6 shows the relationship between the amount of nitrogen supplied during epitaxial layer growth and the donor concentration of the epitaxial layer. The horizontal axis of Figure 6 shows the amount of nitrogen supplied when growing the first epitaxial layer, and the vertical axis of Figure 6 shows the donor concentration of the grown first epitaxial layer. In Figure 6, both the vertical and horizontal axes are plotted logarithmically, and the correlation between the amount of nitrogen supplied and the donor concentration is a straight line with a slope of approximately 1. This shows that the amount of nitrogen supplied and the donor concentration are approximately proportional.

同様の相関を、SiH供給量270sccm、C供給量90sccm(C/Si=1.0)およびC供給量126sccm(C/Si=1.4)の場合についても調べた。その結果を、窒素供給量の炭素供給量に対する比(N/C)に対してプロットしたものが図7である。図7の横軸は窒素供給量の炭素供給量に対する比(N/C)であり、図7の縦軸は第1エピタキシャル層のドナー濃度である。図7から、C/Si=1.0から1.4の範囲で、ドナー濃度を5×1018cm-3から2×1019cm-3の範囲にするために必要な窒素供給量はN/C=4から110の範囲(図7に示す太い矢印
の範囲)となることが分かった。
A similar correlation was also investigated for the cases of SiH 4 supply amount of 270 sccm, C 3 H 8 supply amount of 90 sccm (C/Si=1.0), and C 3 H 8 supply amount of 126 sccm (C/Si=1.4). The results are plotted against the ratio of the nitrogen supply amount to the carbon supply amount (N/C) in FIG. 7. The horizontal axis of FIG. 7 is the ratio of the nitrogen supply amount to the carbon supply amount (N/C), and the vertical axis of FIG. 7 is the donor concentration of the first epitaxial layer. From FIG. 7, it was found that the nitrogen supply amount required to set the donor concentration in the range of 5×10 18 cm −3 to 2×10 19 cm −3 in the range of C/Si=1.0 to 1.4 is in the range of N/C=4 to 110 (the range of the thick arrow shown in FIG. 7).

<実施例2>
6インチ径の4H-SiC単結晶基板である3枚の基板A、B、Cを用意した。いずれもオフセット角度は4°、基底面転位密度は約400cm-2である。同一の塊体から切り出したものなので、そのほかの結晶品質についても同等レベルであると考えられる。
Example 2
Three 6-inch diameter 4H-SiC single crystal substrates, substrates A, B, and C, were prepared. All of them had an offset angle of 4° and a basal plane dislocation density of approximately 400 cm -2 . Since they were cut from the same block, other crystal qualities were considered to be at the same level.

この3枚の基板(炭化ケイ素単結晶基板)A、B、Cに化学的機械研磨を施した。加工条件は同一であり、加工後の表面の面粗度RMSはいずれも0.03nmであった。 These three substrates (silicon carbide single crystal substrates) A, B, and C were subjected to chemical mechanical polishing. The processing conditions were the same, and the surface roughness RMS after processing was 0.03 nm for all of them.

それぞれの基板上に2層から成るエピタキシャル層を形成した。第1エピタキシャル層の厚さはいずれも3μmである。また、第1エピタキシャル層のドナー濃度は、基板Aが1×1018cm-3、基板Bが5×1018cm-3、基板Cが1×1019cm-3となるようにした。第2エピタキシャル層は基板A、B、Cのいずれも膜厚30μmとし、ドナー濃度を3×1015cm-3とした。 Two epitaxial layers were formed on each substrate. The thickness of the first epitaxial layer was 3 μm. The donor concentrations of the first epitaxial layers were 1×10 18 cm -3 for substrate A, 5×10 18 cm -3 for substrate B, and 1×10 19 cm -3 for substrate C. The second epitaxial layers had a thickness of 30 μm for all substrates A, B, and C, and a donor concentration of 3×10 15 cm -3 .

基板A、B、Cで異なるのは第1エピタキシャル層のドナー濃度だけであり。第1エピタキシャル層を形成する際の窒素供給量以外の成長条件はいずれの基板も同一で、下記のとおりである。すなわち、成長条件は、水素供給量120slm、成長圧力20kPa,成長温度1600℃、SiH供給量270sccm、C供給量108sccm(C/Si=1.2)とする。 The only difference between substrates A, B, and C is the donor concentration of the first epitaxial layer. The growth conditions other than the nitrogen supply amount when forming the first epitaxial layer are the same for all substrates, and are as follows: the growth conditions are hydrogen supply amount 120 slm, growth pressure 20 kPa, growth temperature 1600° C., SiH 4 supply amount 270 sccm, and C 3 H 8 supply amount 108 sccm (C/Si=1.2).

実施例1の結果をもとに、第1エピタキシャル層形成時の窒素供給量は、基板Aでは100sccm(N/C=0.93)、基板Bでは500sccm(N/C=4.63)、基板Cでは1000sccm(N/C=9.26)とした。 Based on the results of Example 1, the nitrogen supply amount during the formation of the first epitaxial layer was set to 100 sccm (N/C = 0.93) for substrate A, 500 sccm (N/C = 4.63) for substrate B, and 1000 sccm (N/C = 9.26) for substrate C.

以上の条件での成長速度は、基板A、B、Cいずれの場合も36μm/hであった。 Under the above conditions, the growth rate was 36 μm/h for substrates A, B, and C.

第2エピタキシャル層を形成後、第2エピタキシャル層表面の面粗度RMSを原子間力顕微鏡にて評価した。基板Aの条件では0.288nm、基板Bの条件では0.300nm、基板Cの条件では0.295nmとなり、各基板間で大きな差はなかった。 After forming the second epitaxial layer, the surface roughness RMS of the second epitaxial layer was evaluated using an atomic force microscope. Under the conditions of substrate A, it was 0.288 nm, under the conditions of substrate B, it was 0.300 nm, and under the conditions of substrate C, it was 0.295 nm, and there was no significant difference between the substrates.

成長速度は36μm/hであるから、0.007×36(μm/h)+0.074=0.326(nm)となる。第2エピタキシャル層の最表面粗度は、基板A、B、Cいずれの場合でも式(1)を満たしている。 The growth rate is 36 μm/h, so 0.007 × 36 (μm/h) + 0.074 = 0.326 (nm). The outermost surface roughness of the second epitaxial layer satisfies formula (1) for all substrates A, B, and C.

ホトルミネッセンス・イメージングという方法により、エピタキシャル層中の基底面転位像を撮影し、その数を計測することによって基底面転位密度を求めた。この方法で得られる基底面転位の像はドナー濃度が低いエピタキシャル層中のものに限定される。したがって、基板および高ドナー濃度の第1エピタキシャル層中の基底面転位は観察されず、低ドナー濃度の第2エピタキシャル層中の基底面転位、すなわち、図2における基底面転位33および基底面転位34に相当するもののみが観察される。このような方法で得られた第2エピタキシャル層中の基底面転位密度と第1エピタキシャル層のドナー濃度との関係を図8に示す。図8のグラフの横軸には第1エピタキシャル層のドナー濃度を示し、縦軸には第2エピタキシャル層中の基底面転位密度を示している。 The basal plane dislocation density was determined by photographing the images of basal plane dislocations in the epitaxial layer and counting the number of dislocations by a method called photoluminescence imaging. The images of basal plane dislocations obtained by this method are limited to those in the epitaxial layer with a low donor concentration. Therefore, basal plane dislocations in the substrate and the first epitaxial layer with a high donor concentration are not observed, and only basal plane dislocations in the second epitaxial layer with a low donor concentration, that is, those corresponding to basal plane dislocations 33 and basal plane dislocations 34 in FIG. 2, are observed. The relationship between the basal plane dislocation density in the second epitaxial layer obtained by this method and the donor concentration in the first epitaxial layer is shown in FIG. 8. The horizontal axis of the graph in FIG. 8 shows the donor concentration in the first epitaxial layer, and the vertical axis shows the basal plane dislocation density in the second epitaxial layer.

図8に示すように、第1エピタキシャル層のドナー濃度が増すにつれて、第2エピタキシャル層中の基底面転位密度は低減する。式(1)を満たし、かつ、第1エピタキシャル層のドナー濃度を5×1018cm-3以上とすることにより、第2エピタキシャル層の基底面転位密度を基板の基底面転位密度の0.1%以下とすることができる。これにより、第2エピタキシャル層3上に形成する半導体素子の安定性を向上させることができる。 8, as the donor concentration of the first epitaxial layer increases, the basal plane dislocation density in the second epitaxial layer decreases. By satisfying formula (1) and setting the donor concentration of the first epitaxial layer to 5×10 18 cm -3 or more, the basal plane dislocation density of the second epitaxial layer can be set to 0.1% or less of the basal plane dislocation density of the substrate. This can improve the stability of the semiconductor element formed on the second epitaxial layer 3.

以上、本発明者らによってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。 The invention made by the inventors has been specifically described above based on the embodiments thereof, but the invention is not limited to the above-mentioned embodiments and can be modified in various ways without departing from the gist of the invention.

1 炭化ケイ素単結晶基板
2 第1エピタキシャル層
3 第2エピタキシャル層
4 エピタキシャル層


Reference Signs List 1 Silicon carbide single crystal substrate 2 First epitaxial layer 3 Second epitaxial layer 4 Epitaxial layer


Claims (4)

オフセット角が0°以上8°以下であり、二乗平均粗さが0.1nm以下である表面を有する炭化ケイ素単結晶基板と、
前記炭化ケイ素単結晶基板上に順次成長させた、複数の炭化ケイ素単結晶エピタキシャル層と、を有し、
前記複数の炭化ケイ素単結晶エピタキシャル層の最表面の二乗平均粗さRq(nm)は、Rq(nm)<0.326の関係を満足し、
前記複数の炭化ケイ素単結晶エピタキシャル層のうち、前記炭化ケイ素単結晶基板に接する第1エピタキシャル層のドナー濃度は、5×1018cm-3以上、2×1019cm-3以下であり、
前記炭化ケイ素単結晶基板に接する第1エピタキシャル層の厚さは、3μm以上、10μm以下であり、
前記複数の炭化ケイ素単結晶エピタキシャル層のうち、前記第1エピタキシャル層上に形成された第2エピタキシャル層中の基底面転位密度の、前記炭化ケイ素単結晶基板の基底面転位密度に対する割合は、0.1%以下である、炭化ケイ素半導体エピタキシャル基板。
a silicon carbide single crystal substrate having a surface with an offset angle of 0° or more and 8° or less and a root-mean-square roughness of 0.1 nm or less;
a plurality of silicon carbide single crystal epitaxial layers sequentially grown on the silicon carbide single crystal substrate;
the root mean square roughness Rq (nm) of the outermost surfaces of the plurality of silicon carbide single crystal epitaxial layers satisfies the relationship Rq (nm) <0.326;
Among the plurality of silicon carbide single crystal epitaxial layers, a first epitaxial layer in contact with the silicon carbide single crystal substrate has a donor concentration of 5×10 18 cm −3 or more and 2×10 19 cm −3 or less;
The thickness of the first epitaxial layer in contact with the silicon carbide single crystal substrate is 3 μm or more and 10 μm or less;
a ratio of a basal plane dislocation density in a second epitaxial layer formed on the first epitaxial layer among the plurality of silicon carbide single crystal epitaxial layers to a basal plane dislocation density of the silicon carbide single crystal substrate is 0.1% or less.
請求項1記載の炭化ケイ素半導体エピタキシャル基板において、前記Rq(nm)は、0.288~0.326である、炭化ケイ素半導体エピタキシャル基板。 The silicon carbide semiconductor epitaxial substrate according to claim 1, wherein the Rq (nm) is 0.288 to 0.326. 請求項1記載の炭化ケイ素半導体エピタキシャル基板において、前記第1エピタキシャル層のドナー濃度は、8×1018cm-3以上、2×1019cm-3以下である、炭化ケイ素半導体エピタキシャル基板。 2. The silicon carbide semiconductor epitaxial substrate according to claim 1, wherein the first epitaxial layer has a donor concentration of not less than 8×10 18 cm −3 and not more than 2×10 19 cm −3 . 請求項1記載の炭化ケイ素半導体エピタキシャル基板において、前記炭化ケイ素単結晶基板に接する第1エピタキシャル層のドナー濃度は、1×1019cm-3以上、2×1019cm-3以下である、炭化ケイ素半導体エピタキシャル基板。 2. The silicon carbide semiconductor epitaxial substrate according to claim 1, wherein a donor concentration of the first epitaxial layer in contact with the silicon carbide single crystal substrate is not less than 1×10 19 cm −3 and not more than 2×10 19 cm −3 .
JP2023208355A 2020-07-08 2023-12-11 Silicon carbide semiconductor epitaxial substrate Active JP7647849B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023208355A JP7647849B2 (en) 2020-07-08 2023-12-11 Silicon carbide semiconductor epitaxial substrate
JP2024184554A JP7775969B2 (en) 2020-07-08 2024-10-21 Silicon carbide semiconductor epitaxial substrate
JP2025033544A JP2025087793A (en) 2020-07-08 2025-03-04 How to Select a Silicon Carbide Semiconductor Epitaxial Substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020117557A JP7415831B2 (en) 2020-07-08 2020-07-08 Method for manufacturing silicon carbide semiconductor epitaxial substrate
JP2023208355A JP7647849B2 (en) 2020-07-08 2023-12-11 Silicon carbide semiconductor epitaxial substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020117557A Division JP7415831B2 (en) 2020-07-08 2020-07-08 Method for manufacturing silicon carbide semiconductor epitaxial substrate

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2024184554A Division JP7775969B2 (en) 2020-07-08 2024-10-21 Silicon carbide semiconductor epitaxial substrate
JP2025033544A Division JP2025087793A (en) 2020-07-08 2025-03-04 How to Select a Silicon Carbide Semiconductor Epitaxial Substrate

Publications (2)

Publication Number Publication Date
JP2024019474A JP2024019474A (en) 2024-02-09
JP7647849B2 true JP7647849B2 (en) 2025-03-18

Family

ID=80120608

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2020117557A Active JP7415831B2 (en) 2020-07-08 2020-07-08 Method for manufacturing silicon carbide semiconductor epitaxial substrate
JP2023208355A Active JP7647849B2 (en) 2020-07-08 2023-12-11 Silicon carbide semiconductor epitaxial substrate
JP2024184554A Active JP7775969B2 (en) 2020-07-08 2024-10-21 Silicon carbide semiconductor epitaxial substrate
JP2025033544A Pending JP2025087793A (en) 2020-07-08 2025-03-04 How to Select a Silicon Carbide Semiconductor Epitaxial Substrate

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020117557A Active JP7415831B2 (en) 2020-07-08 2020-07-08 Method for manufacturing silicon carbide semiconductor epitaxial substrate

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2024184554A Active JP7775969B2 (en) 2020-07-08 2024-10-21 Silicon carbide semiconductor epitaxial substrate
JP2025033544A Pending JP2025087793A (en) 2020-07-08 2025-03-04 How to Select a Silicon Carbide Semiconductor Epitaxial Substrate

Country Status (1)

Country Link
JP (4) JP7415831B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025004788A1 (en) * 2023-06-28 2025-01-02 住友電気工業株式会社 Silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and silicon carbide semiconductor device
WO2025249524A1 (en) * 2024-05-31 2025-12-04 株式会社デンソー Method for producing silicon carbide wafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004888A (en) 2006-06-26 2008-01-10 Hitachi Metals Ltd Manufacturing method for silicon carbide semiconductor epitaxial substrate
US20120105094A1 (en) 2010-10-29 2012-05-03 Andrei Konstantinov METHOD OF MANUFACTURING A SiC BIPOLAR JUNCTION TRANSISTOR AND SiC BIPOLAR JUNCTION TRANSISTOR THEREOF
WO2019044029A1 (en) 2017-09-01 2019-03-07 住友電気工業株式会社 Silicon carbide epitaxial substrate and production method for silicon carbide semiconductor device
JP2019131464A (en) 2015-12-18 2019-08-08 富士電機株式会社 Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, semiconductor device, and method of manufacturing semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6706786B2 (en) 2015-10-30 2020-06-10 一般財団法人電力中央研究所 Epitaxial wafer manufacturing method, epitaxial wafer, semiconductor device manufacturing method, and semiconductor device
CN109155239B (en) * 2016-05-20 2023-04-21 三菱电机株式会社 Silicon carbide epitaxial substrate and silicon carbide semiconductor device
JP6743905B2 (en) 2016-11-28 2020-08-19 三菱電機株式会社 Silicon carbide semiconductor wafer, silicon carbide semiconductor chip, and method for manufacturing silicon carbide semiconductor device
WO2018160785A1 (en) * 2017-03-02 2018-09-07 University Of South Carolina PINNING THE CONVERSION POINT BELOW THE EPILAYER INTERFACE FOR SiC POWER DEVICE

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004888A (en) 2006-06-26 2008-01-10 Hitachi Metals Ltd Manufacturing method for silicon carbide semiconductor epitaxial substrate
US20120105094A1 (en) 2010-10-29 2012-05-03 Andrei Konstantinov METHOD OF MANUFACTURING A SiC BIPOLAR JUNCTION TRANSISTOR AND SiC BIPOLAR JUNCTION TRANSISTOR THEREOF
JP2019131464A (en) 2015-12-18 2019-08-08 富士電機株式会社 Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, semiconductor device, and method of manufacturing semiconductor device
WO2019044029A1 (en) 2017-09-01 2019-03-07 住友電気工業株式会社 Silicon carbide epitaxial substrate and production method for silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP2024019474A (en) 2024-02-09
JP2022014989A (en) 2022-01-21
JP7775969B2 (en) 2025-11-26
JP7415831B2 (en) 2024-01-17
JP2025087793A (en) 2025-06-10
JP2025011298A (en) 2025-01-23

Similar Documents

Publication Publication Date Title
JP4646752B2 (en) Highly oriented diamond film, manufacturing method thereof, and electronic device provided with highly oriented diamond film
US7081420B2 (en) Method for preparing SiC crystal and SiC crystal
JP7775969B2 (en) Silicon carbide semiconductor epitaxial substrate
JP5268354B2 (en) Single crystal epitaxial silicon carbide layer structure having reduced carrot-like defects and method for manufacturing the same
JP6825658B2 (en) Method for manufacturing silicon carbide epitaxial substrate
JP5651467B2 (en) Manufacturing method of large area SiC substrate
CN110192266A (en) SiC epitaxial wafer and its manufacturing method
CN104995718B (en) The manufacturing method of SiC epitaxial wafer
JP2006321707A (en) Silicon carbide single crystal wafer and manufacturing method thereof
TW200932966A (en) Epitaxial SiC single crystal substrate and method for manufacturing epitaxial SiC single crystal substrate
JP2007182330A (en) Silicon carbide single crystal wafer and manufacturing method thereof
WO2016133089A1 (en) Method for producing silicon carbide single crystal epitaxial wafer and silicon carbide single crystal epitaxial wafer
JP2006032655A (en) Method for manufacturing silicon carbide substrate
JP6953843B2 (en) Single crystal substrate and silicon carbide substrate
JP6832240B2 (en) SiC epitaxial wafer and its manufacturing method
CN108369901A (en) Manufacturing method of SiC epitaxial wafer
JP6248532B2 (en) 3C-SiC epitaxial layer manufacturing method, 3C-SiC epitaxial substrate, and semiconductor device
WO2021200203A1 (en) Diamond crystal substrate and method for producing diamond crystal substrate
JP4822167B2 (en) Diamond semiconductor manufacturing method and diamond semiconductor
JP2004363510A (en) Manufacturing method of semiconductor substrate
JP6958041B2 (en) Single crystal substrate, manufacturing method of single crystal substrate and silicon carbide substrate
JP6958042B2 (en) Single crystal substrate, manufacturing method of single crystal substrate and silicon carbide substrate
JP2005236265A (en) Semiconductor alloy with low roughness and method of manufacturing the same
JP6636239B2 (en) Method for producing single crystal diamond, single crystal diamond, method for producing single crystal diamond substrate, single crystal diamond substrate and semiconductor device
WO2023100578A1 (en) Method for forming monocrystalline diamond film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250217

R150 Certificate of patent or registration of utility model

Ref document number: 7647849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150