Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7650654B2 - Display device and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP7650654B2 - Display device and manufacturing method thereof - Google Patents

Display device and manufacturing method thereof Download PDF

Info

Publication number
JP7650654B2
JP7650654B2 JP2020212545A JP2020212545A JP7650654B2 JP 7650654 B2 JP7650654 B2 JP 7650654B2 JP 2020212545 A JP2020212545 A JP 2020212545A JP 2020212545 A JP2020212545 A JP 2020212545A JP 7650654 B2 JP7650654 B2 JP 7650654B2
Authority
JP
Japan
Prior art keywords
substrate
switching element
contact plug
pixel circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020212545A
Other languages
Japanese (ja)
Other versions
JP2022098895A (en
Inventor
充 中田
幹司 宮川
博史 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2020212545A priority Critical patent/JP7650654B2/en
Publication of JP2022098895A publication Critical patent/JP2022098895A/en
Application granted granted Critical
Publication of JP7650654B2 publication Critical patent/JP7650654B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、表示装置及びその製造方法に関する。 The present invention relates to a display device and a manufacturing method thereof.

例えば、有機エレクトロルミネッセンス(EL)素子を用いた有機EL表示装置(有機ELディスプレイ)は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答性が高速であること、固体有機膜による発光であることから、表示性能に優れていると共に、薄型化、軽量化、低消費電力化が可能である。このため、将来的に液晶表示装置に代わる表示装置として期待されている。 For example, organic EL display devices (organic EL displays) that use organic electroluminescence (EL) elements are highly luminous and self-luminous, can be driven at a low DC voltage, have fast response, and emit light from a solid organic film. As a result, they have excellent display performance and can be made thin, lightweight, and consume less power. For these reasons, they are expected to replace liquid crystal display devices in the future.

具体的に、有機EL表示装置は、複数の画素が面内にマトリックス状に並んで配置された表示領域を含む表示パネルを備えている。表示パネルは、表示領域の面内における横方向と縦方向とに並ぶ複数の走査線(ゲートライン)と複数の信号線(データライン)及び複数の電源線(電源ライン)とを含み、これら複数の走査線と複数の信号線とによって区画された領域毎に、上述した画素を構成する画素回路が設けられた構成となっている。 Specifically, an organic EL display device has a display panel including a display area in which a plurality of pixels are arranged in a matrix on a surface. The display panel includes a plurality of scanning lines (gate lines), a plurality of signal lines (data lines), and a plurality of power lines (power lines) arranged in the horizontal and vertical directions on the surface of the display area, and a pixel circuit that constitutes the above-mentioned pixels is provided in each area partitioned by the plurality of scanning lines and the plurality of signal lines.

表示パネルは、画素回路として、発光素子である有機EL素子と、保持容量であるコンデンサと、スイッチング素子である2つの薄膜トランジスタ(TFT)素子とを備えている。表示パネルでは、走査線と接続された選択用TFT素子のスイッチング動作により、選択用TFT素子を介して信号線と接続された保持容量に信号線の電位(画像データ)が保持される。また、保持容量の電位に応じて、駆動用TFT素子を介して電源線と接続された有機EL素子に駆動電流が流れる。これにより、有機EL素子を発光(点灯)させることが可能である。 The display panel has a pixel circuit that includes an organic EL element, which is a light-emitting element, a capacitor, which is a storage capacitance, and two thin film transistor (TFT) elements, which are switching elements. In the display panel, the potential (image data) of the signal line is stored in the storage capacitance connected to the signal line via the selection TFT element through the switching operation of the selection TFT element connected to the scan line. In addition, depending on the potential of the storage capacitance, a drive current flows through the organic EL element connected to the power line via the drive TFT element. This makes it possible to cause the organic EL element to emit light (light up).

また、表示パネルには、ベゼル(額縁)と呼ばれる周辺領域が表示領域の周囲を囲むように設けられている。周辺領域には、表示領域の外側へと引き出された複数の走査線と複数の信号線との各々に対応した複数の接続部が、この周辺領域の横方向と縦方向とに並んで設けられている。複数の走査線及び複数の信号線は、これら複数の接続部に接続されたフレキシブルプリント配線板(FPC)を介して外部の駆動回路(ドライバ)と電気的に接続されている。 The display panel also has a peripheral area called a bezel (frame) that surrounds the periphery of the display area. In the peripheral area, a number of connection parts corresponding to a number of scanning lines and a number of signal lines that are drawn out to the outside of the display area are arranged in the horizontal and vertical directions of the peripheral area. The multiple scanning lines and multiple signal lines are electrically connected to an external drive circuit (driver) via a flexible printed circuit board (FPC) that is connected to the multiple connection parts.

ところで、上述した従来の表示装置では、TFT素子や有機EL素子の経時的な特性変動やバラツキを補正するためのTFT回路が必要になるため、より複雑な構造となることもある(例えば、下記特許文献1を参照。)。 However, the conventional display devices described above require a TFT circuit to correct the characteristic fluctuations and variations over time of the TFT elements and organic EL elements, which can result in a more complicated structure (see, for example, Patent Document 1 below).

また、有機EL表示装置では、画質の向上を図るために、高精細化の要望があり、画素サイズの縮小が求められる。例えば、画素回路の上に有機EL素子を形成し、有機EL素子の上部から光を取り出すトップエミッション構造の場合、画素サイズは、上述したTFT素子や保持容量などで構成される画素回路の面積に大きく依存する。この面積を小さくするためには、TFT構造の工夫による面積の縮小や、チャネルサイズがより小さいTFT回路の作製方法などの開発が進められている。 In addition, in order to improve image quality, there is a demand for higher definition in organic EL display devices, and pixel size needs to be reduced. For example, in the case of a top emission structure in which an organic EL element is formed on top of a pixel circuit and light is extracted from the top of the organic EL element, the pixel size depends heavily on the area of the pixel circuit, which is composed of the above-mentioned TFT element and storage capacitor. In order to reduce this area, efforts are being made to reduce the area by improving the TFT structure, and to develop methods for producing TFT circuits with smaller channel sizes.

また、有機EL表示装置では、水平方向に2つのTFT素子を配置せずに、垂直方向に2つのTFT素子を形成することで、画素回路の面積を縮小して、高精細化を実現する方法が提案されている(例えば、下記非特許文献1を参照。)。 Also, in organic EL display devices, a method has been proposed in which two TFT elements are arranged in the vertical direction rather than in the horizontal direction, thereby reducing the area of the pixel circuit and achieving high definition (see, for example, Non-Patent Document 1 below).

しかしながら、この非特許文献1に記載の方法では、TFT素子を垂直方向に順次積層する場合、TFT素子の積層数に応じたTFT素子の作製プロセスを実施する必要がある。したがって、この場合はスループットが低下することになる。 However, in the method described in Non-Patent Document 1, when TFT elements are stacked vertically, a manufacturing process for the TFT elements must be carried out according to the number of stacked TFT elements. This results in a decrease in throughput.

例えば、非特許文献1に記載の方法では、2つのTFT素子を積層することから、TFT素子の作製プロセスを2回実施しなければならず、作製プロセスが約2倍になる。また、上部のTFT素子を作製するときの製膜プロセスや加工プロセス、加熱プロセスなどによって、下部のTFT素子にダメージを与える可能性もある。さらに、下部のTFT素子の存在によって、上部のTFT素子を作製するときの平坦性が基板よりも劣る場合がある。この場合、上部のTFT素子の作製や、上部のTFT素子の良好な特性を得ることが困難となる。 For example, in the method described in Non-Patent Document 1, since two TFT elements are stacked, the TFT element manufacturing process must be carried out twice, approximately doubling the number of manufacturing processes. In addition, the film-forming process, processing process, heating process, and the like used in manufacturing the upper TFT element may damage the lower TFT element. Furthermore, the presence of the lower TFT element may result in a surface that is less flat than the substrate when manufacturing the upper TFT element. In this case, it becomes difficult to manufacture the upper TFT element and to obtain good characteristics for the upper TFT element.

特許第4103850号公報Patent No. 4103850

“Vertically integrated,double stack oxide TFT layers for high-resolution AMOLED backplane” Journal Society for Information Display.2020;28:469-475(DOI:10.1002/jsid.907)“Vertically integrated, double stack oxide TFT layers for high-resolution AMOLED backplane” Journal Society for Information Display.2020;28:469-475 (DOI:10.1002/jsid.907)

本発明は、このような従来の事情に鑑みて提案されたものであり、画素回路の面積を縮小して、高精細化を実現することを可能とした表示装置及びその製造方法を提供することを目的とする。 The present invention has been proposed in light of the above-mentioned conventional circumstances, and aims to provide a display device and a manufacturing method thereof that can reduce the area of the pixel circuit and achieve high definition.

上記目的を達成するために、本発明は以下の手段を提供する。
〔1〕 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備え、
前記表示パネルは、前記画素を構成する画素回路が設けられた画素回路基板を有し、
前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第1のスイッチング素子及び第2のスイッチング素子とを含み、
前記画素回路基板は、前記発光素子及び前記第1のスイッチング素子が設けられた第1の基板と、前記第2のスイッチング素子が設けられた第2の基板とが積層された状態で、前記第1の基板と前記第2の基板との間が接続部を介して電気的に接続された構造を有し、
前記第1のスイッチング素子は、前記第1の基板の一方の面側に配置されて、前記第1の基板を貫通して配置された第1のコンタクトプラグを介して前記第1の基板の他方の面側に配置された第1の接続配線と電気的に接続され、
前記第1の接続配線は、前記第1のコンタクトプラグと同じ導電材料を用いて、前記第1のコンタクトプラグと一体に形成されており、
前記第2のスイッチング素子は、前記第2の基板の一方の面側に配置されて、前記第2の基板の一方の面側を覆う層間絶縁層を貫通して配置された第2のコンタクトプラグを介して前記層間絶縁層の上に配置された第2の接続配線と電気的に接続され、
前記第2の接続配線は、前記第2のコンタクトプラグと同じ導電材料を用いて、前記第2のコンタクトプラグと一体に形成されており、
前記第1の基板の他方の面と前記第2の基板の一方の面とが対向した状態で、前記第1の接続配線と前記第2の接続配線との間が前記接続部を介して電気的に接続されていることを特徴とする表示装置。
〔2〕 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備え、
前記表示パネルは、前記画素を構成する画素回路が設けられた画素回路基板を有し、
前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第1のスイッチング素子及び第2のスイッチング素子とを含み、
前記画素回路基板は、前記発光素子及び前記第1のスイッチング素子が設けられた第1の基板と、前記第2のスイッチング素子が設けられた第2の基板とが積層された状態で、前記第1の基板と前記第2の基板との間が接続部を介して電気的に接続された構造を有し、
前記第1のスイッチング素子は、前記第1の基板の一方の面側に配置されて、前記第1の基板を貫通して配置された第1のコンタクトプラグと電気的に接続され、
前記第2のスイッチング素子は、前記第2の基板の一方の面側に配置されて、前記第2の基板を貫通して配置された第2のコンタクトプラグと電気的に接続され、
前記第1のコンタクトプラグと前記第1のコンタクトプラグとは、互いに同じ導電材料を用いて形成されており、
前記第1の基板の他方の面と前記第2の基板の他方の面とが対向した状態で、前記第1のコンタクトプラグと前記第2のコンタクトプラグとの間が前記接続部を介して電気的に接続されていることを特徴とする表示装置。
〔3〕 前記接続部は、前記第1のコンタクトプラグ及び前記第2のコンタクトプラグと同じ導電材料を用いて形成されていることを特徴とする前記〔1〕又は〔2〕に記載の表示装置。
〔4〕 前記第2の基板の前記第1の基板と対向する面とは反対の面側に、少なくとも1つ以上の回路基板が積層して設けられていることを特徴とする前記〔1〕~〔3〕の何れか一項に記載の表示装置。
〔5〕 前記回路基板は、前記画素回路を駆動する駆動回路が設けられた駆動回路基板を含むことを特徴とする前記〔4〕に記載の表示装置。
〔6〕 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備える表示装置の製造方法であって、
前記表示パネルを製造する際に、前記画素を構成する画素回路が設けられた画素回路基板を作製する工程を有し、
前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第1のスイッチング素子及び第2のスイッチング素子とを含み、
前記画素回路基板を作製する工程において、前記発光素子及び前記第1のスイッチング素子を形成した第1の基板と、前記第2のスイッチング素子を形成した第2の基板とを同一の母基板を用いて作製する際に、
前記母基板の一方の面側に、前記第1のスイッチング素子及び前記第2のスイッチング素子と、層間絶縁層とを形成する工程と、
前記第2のスイッチング素子の形成位置に、前記層間絶縁層を貫通するコンタクトホールを形成した後、前記層間絶縁層の上に、導電材料を塗布し、所定の形状にパターニングすることによって、当該コンタクトホールに埋め込まれた第2のコンタクトプラグと、前記層間絶縁層の面上に配置された第2の接続配線とを一体に形成する工程と、
前記第1のスイッチング素子の形成位置に、前記母基板を貫通するコンタクトホールを形成した後、前記母基板の他方の面側に、導電材料を塗布し、所定の形状にパターニングすることによって、当該コンタクトホールに埋め込まれた第1のコンタクトプラグと、前記母基板の他方の面側に配置された第1の接続配線とを一体に形成する工程とを含み、
前記母基板を前記第1の基板と前記第2の基板とに切断した後に、
前記第1の基板の他方の面と前記第2の基板の一方の面とを対向した状態で、前記第1の接続配線と前記第2の接続配線との間を接続部を介して電気的に接続することを特徴とする表示装置の製造方法。
〔7〕 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備える表示装置の製造方法であって、
前記表示パネルを製造する際に、前記画素を構成する画素回路が設けられた画素回路基板を作製する工程を有し、
前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第1のスイッチング素子及び第2のスイッチング素子とを含み、
前記画素回路基板を作製する工程において、前記発光素子及び前記第1のスイッチング素子を形成した第1の基板と、前記第2のスイッチング素子を形成した第2の基板とを同一の母基板を用いて作製する際に、
前記母基板の一方の面側に、前記第1のスイッチング素子及び前記第2のスイッチング素子を形成する工程と、
前記第1のスイッチング素子及び前記第2のスイッチング素子の形成位置に、前記母基板を貫通するコンタクトホールを形成した後、前記母基板の他方の面側に、導電材料を塗布し、所定の形状にパターニングすることによって、当該コンタクトホールに埋め込まれた第1のコンタクトプラグ及び第2のコンタクトプラグを形成する工程とを含み、
前記母基板を前記第1の基板と前記第2の基板とに切断した後に、
前記第1の基板の他方の面と前記第2の基板の他方の面とを対向した状態で、前記第1のコンタクトプラグと前記第2のコンタクトプラグとの間を接続部を介して電気的に接続することを特徴とする表示装置の製造方法。
In order to achieve the above object, the present invention provides the following means.
[1] A display panel including a display area in which a plurality of pixels are arranged in a plane,
the display panel includes a pixel circuit substrate on which pixel circuits constituting the pixels are provided,
the pixel circuit includes a light-emitting element, and a first switching element and a second switching element that switch the lighting of the light-emitting element;
the pixel circuit substrate has a structure in which a first substrate on which the light-emitting element and the first switching element are provided and a second substrate on which the second switching element is provided are laminated, and the first substrate and the second substrate are electrically connected to each other via a connection portion;
the first switching element is disposed on one surface side of the first substrate, and is electrically connected to a first connection wiring disposed on the other surface side of the first substrate via a first contact plug disposed to penetrate the first substrate;
the first connection wiring is formed integrally with the first contact plug by using the same conductive material as the first contact plug;
the second switching element is disposed on one surface side of the second substrate, and is electrically connected to a second connection wiring disposed on the interlayer insulating layer via a second contact plug disposed to penetrate the interlayer insulating layer covering the one surface side of the second substrate,
the second connection wiring is formed integrally with the second contact plug by using the same conductive material as the second contact plug;
A display device characterized in that the first connection wiring and the second connection wiring are electrically connected via the connection portion while the other surface of the first substrate and one surface of the second substrate are opposed to each other.
[2] A display panel including a display area in which a plurality of pixels are arranged in a plane,
the display panel includes a pixel circuit substrate on which pixel circuits constituting the pixels are provided,
the pixel circuit includes a light-emitting element, and a first switching element and a second switching element that switch the lighting of the light-emitting element;
the pixel circuit substrate has a structure in which a first substrate on which the light-emitting element and the first switching element are provided and a second substrate on which the second switching element is provided are laminated, and the first substrate and the second substrate are electrically connected to each other via a connection portion;
the first switching element is disposed on one surface side of the first substrate and is electrically connected to a first contact plug disposed to penetrate the first substrate;
the second switching element is disposed on one surface side of the second substrate and is electrically connected to a second contact plug disposed to penetrate the second substrate;
the first contact plug and the second contact plug are formed using the same conductive material;
A display device characterized in that the first contact plug and the second contact plug are electrically connected via the connection portion with the other surface of the first substrate facing the other surface of the second substrate.
[3] The display device according to [1] or [2], wherein the connection portion is formed using the same conductive material as the first contact plug and the second contact plug.
[4] The display device according to any one of [1] to [3], characterized in that at least one circuit board is laminated on the surface of the second substrate opposite to the surface facing the first substrate.
[5] The display device according to [4], wherein the circuit board includes a drive circuit board on which a drive circuit for driving the pixel circuits is provided.
[6] A method for manufacturing a display device including a display panel including a display region in which a plurality of pixels are arranged in a plane, comprising the steps of:
When manufacturing the display panel, a step of manufacturing a pixel circuit substrate on which a pixel circuit constituting the pixel is provided is included,
the pixel circuit includes a light-emitting element, and a first switching element and a second switching element that switch the lighting of the light-emitting element;
In the step of manufacturing the pixel circuit substrate, when a first substrate on which the light emitting element and the first switching element are formed and a second substrate on which the second switching element is formed are manufactured using a same mother substrate,
forming the first switching element, the second switching element, and an interlayer insulating layer on one surface side of the mother substrate;
a step of forming a contact hole penetrating the interlayer insulating layer at a position where the second switching element is to be formed, and then applying a conductive material onto the interlayer insulating layer and patterning the conductive material into a predetermined shape to integrally form a second contact plug embedded in the contact hole and a second connection wiring disposed on a surface of the interlayer insulating layer;
forming a contact hole penetrating the mother substrate at a position where the first switching element is to be formed, and then applying a conductive material to the other surface side of the mother substrate and patterning the conductive material into a predetermined shape to integrally form a first contact plug embedded in the contact hole and a first connection wiring disposed on the other surface side of the mother substrate;
After cutting the mother substrate into the first substrate and the second substrate,
A method for manufacturing a display device, characterized in that the first connection wiring and the second connection wiring are electrically connected via a connection portion while the other surface of the first substrate and one surface of the second substrate are opposed to each other.
[7] A method for manufacturing a display device including a display panel including a display region in which a plurality of pixels are arranged in a plane, comprising the steps of:
When manufacturing the display panel, a step of manufacturing a pixel circuit substrate on which a pixel circuit constituting the pixel is provided is included,
the pixel circuit includes a light-emitting element, and a first switching element and a second switching element that switch the lighting of the light-emitting element;
In the step of manufacturing the pixel circuit substrate, when a first substrate on which the light emitting element and the first switching element are formed and a second substrate on which the second switching element is formed are manufactured using a same mother substrate,
forming the first switching element and the second switching element on one surface side of the mother substrate;
forming contact holes penetrating the mother substrate at positions where the first switching element and the second switching element are to be formed, and then applying a conductive material to the other surface side of the mother substrate and patterning the conductive material into a predetermined shape to form a first contact plug and a second contact plug embedded in the contact holes;
After cutting the mother substrate into the first substrate and the second substrate,
A method for manufacturing a display device, characterized in that the first contact plug and the second contact plug are electrically connected via a connection portion while the other surface of the first substrate and the other surface of the second substrate are opposed to each other.

以上のように、本発明によれば、画素回路の面積を縮小して、高精細化を実現することを可能とした表示装置及びその製造方法を提供することが可能である。 As described above, the present invention makes it possible to provide a display device and a manufacturing method thereof that can reduce the area of the pixel circuit and achieve high definition.

本発明の第1の実施形態に係る表示装置の構成を示す回路図である。1 is a circuit diagram showing a configuration of a display device according to a first embodiment of the present invention. 画素回路の構成を示す回路図である。FIG. 2 is a circuit diagram showing a configuration of a pixel circuit. 表示パネルの一の方向に沿った要部断面図である。2 is a cross-sectional view of a main part of a display panel taken along one direction. FIG. 表示パネルの他の方向に沿った要部断面図である。11 is a cross-sectional view of a main part of the display panel taken along another direction. FIG. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 本発明の第2の実施形態に係る表示装置が備える表示パネルの一の方向に沿った要部断面図である。10 is a cross-sectional view of a main part along one direction of a display panel included in a display device according to a second embodiment of the present invention. FIG. 表示パネルの他の方向に沿った要部断面図である。11 is a cross-sectional view of a main part of the display panel taken along another direction. FIG. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 本発明の第3の実施形態に係る表示装置が備える表示パネルの一の方向に沿った要部断面図である。11 is a cross-sectional view of a main part along one direction of a display panel included in a display device according to a third embodiment of the present invention. FIG. 表示パネルの他の方向に沿った要部断面図である。11 is a cross-sectional view of a main part of the display panel taken along another direction. FIG. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel. 表示パネルを作製する工程を説明するための断面図である。1A to 1C are cross-sectional views illustrating a process for manufacturing a display panel.

以下、本発明の実施形態について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を模式的に示している場合があり、各構成要素の数や寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
In addition, the drawings used in the following description may show characteristic parts in a schematic manner for the sake of convenience in order to make the characteristics easier to understand, and the number of components and dimensional ratios are not necessarily the same as in reality. Furthermore, the materials, dimensions, etc. exemplified in the following description are merely examples, and the present invention is not necessarily limited to them, and can be appropriately changed and implemented within the scope of the present invention.

(第1の実施形態)
〔表示装置〕
先ず、本発明の第1の実施形態として、例えば図1~図4に示す表示装置1Aについて説明する。
(First embodiment)
[Display Device]
First, as a first embodiment of the present invention, a display device 1A shown in, for example, FIGS. 1 to 4 will be described.

なお、図1は、表示装置1Aの構成を示す回路図である。図2は、画素回路3の構成を示す回路図である。図3は、表示パネル2Aの一の方向に沿った要部断面図である。図4は、表示パネル2Aの他の方向に沿った要部断面図である。 Note that FIG. 1 is a circuit diagram showing the configuration of display device 1A. FIG. 2 is a circuit diagram showing the configuration of pixel circuit 3. FIG. 3 is a cross-sectional view of a main part of display panel 2A taken along one direction. FIG. 4 is a cross-sectional view of a main part of display panel 2A taken along another direction.

本実施形態の表示装置1Aは、図1、図2及び図3に示すように、有機EL素子を用いてカラー表示を行う有機EL表示装置(有機ELディスプレイ)に本発明を適用したものである。 As shown in Figures 1, 2, and 3, the display device 1A of this embodiment is an organic EL display device (organic EL display) that uses organic EL elements to perform color display, to which the present invention is applied.

具体的に、この表示装置1Aは、複数の画素Pが面内に並んで配置された表示領域Eを含む表示パネル2Aを備えている。表示パネル2Aは、画素Pを構成する画素回路3が設けられた画素回路基板4を有している。 Specifically, this display device 1A has a display panel 2A including a display area E in which a plurality of pixels P are arranged side by side within a plane. The display panel 2A has a pixel circuit substrate 4 on which pixel circuits 3 that constitute the pixels P are provided.

画素回路基板4は、表示領域Eの面内において交差する一の方向(図1及び図2では縦方向)に並ぶ複数の走査線5と、表示領域Eの面内において交差する他の方向(図1及び図2では横方向)に並ぶ複数の信号線6及び複数の電源線7とを含む。画素回路基板4は、これら複数の走査線5と複数の信号線6及び複数の電源線7とによって区画された領域毎に、画素回路3が設けられた構造を有している。 The pixel circuit board 4 includes a plurality of scanning lines 5 arranged in one direction (vertical direction in FIGS. 1 and 2) that intersects within the plane of the display area E, and a plurality of signal lines 6 and a plurality of power lines 7 arranged in another direction (horizontal direction in FIGS. 1 and 2) that intersects within the plane of the display area E. The pixel circuit board 4 has a structure in which a pixel circuit 3 is provided for each area partitioned by the plurality of scanning lines 5, the plurality of signal lines 6, and the plurality of power lines 7.

また、表示パネル2Aは、少なくとも赤(R)、緑(G)、青(B)の3原色に対応した複数の画素(「サブピクセル」という。)Pを1つの画素ユニット(「ピクセル」という)Puとし、この画素ユニットPuが面内に周期的に並んで配置された構造を有している。 The display panel 2A also has a structure in which a plurality of pixels (called "subpixels") P corresponding to at least the three primary colors of red (R), green (G), and blue (B) are grouped into one pixel unit (called a "pixel") Pu, and these pixel units Pu are periodically arranged within the plane.

本実施形態では、赤(R)に対応した画素Pと、緑(G)に対応した画素Pと、青(B)に対応した画素Pとが他の方向に周期的に並ぶことによって、1つの画素ユニットPuが構成されている。また、本実施形態では、平面視で矩形状の表示領域Eの面内に、平面視で矩形状の画素ユニットPuがマトリックス状に並んで配置されることによって、平面視で矩形状の表示パネル2Aが構成されている。 In this embodiment, one pixel unit Pu is formed by arranging a pixel P corresponding to red (R), a pixel P corresponding to green (G), and a pixel P corresponding to blue (B) periodically in another direction. Also, in this embodiment, the pixel units Pu, which are rectangular in plan view, are arranged in a matrix on the surface of the display area E, which is rectangular in plan view, to form a display panel 2A, which is rectangular in plan view.

なお、画素ユニットPuについては、上述した構成に必ずしも限定されるものではなく、例えば、上記赤(R)、緑(G)、青(B)に対応した画素Pに加えて、白(W)に対応した画素Pを加えた4つの画素Pにより構成することも可能である。また、上述したカラー表示に対応した複数の画素Pが配置された構成に限らず、モノクロ表示に対応した複数の画素Pが配置された構成とすることも可能である。また、表示領域E及び表示パネル2Aについては、上述した矩形状のものに必ずしも限定されるものではなく、その平面視形状について適宜変更することが可能である。 The pixel unit Pu is not necessarily limited to the above-mentioned configuration, and for example, it can be configured with four pixels P, including the pixel P corresponding to red (R), green (G), and blue (B) and a pixel P corresponding to white (W). Furthermore, it is not limited to a configuration in which a plurality of pixels P corresponding to the above-mentioned color display is arranged, and it is also possible to have a configuration in which a plurality of pixels P corresponding to monochrome display is arranged. Furthermore, the display area E and the display panel 2A are not necessarily limited to the above-mentioned rectangular shape, and their planar shape can be changed as appropriate.

画素回路3は、図2、図3及び図4に示すように、発光素子である有機EL素子8と、保持容量Cであるコンデンサ9と、スイッチング素子である2つのTFT素子(選択用TFT素子10及び駆動用TFT素子11)とを備えている。 As shown in Figures 2, 3, and 4, the pixel circuit 3 includes an organic EL element 8, which is a light-emitting element, a capacitor 9, which is a storage capacitance C, and two TFT elements, which are switching elements (a selection TFT element 10 and a drive TFT element 11).

画素回路基板4は、有機EL素子8及び駆動用TFT素子11が設けられた第1の基板12Aと、選択用TFT素子10が設けられた第2の基板12Bとが積層された構造を有している。 The pixel circuit board 4 has a laminated structure of a first substrate 12A on which an organic EL element 8 and a driving TFT element 11 are provided, and a second substrate 12B on which a selection TFT element 10 is provided.

第1の基板12A及び第2の基板12Bは、例えばプラスチック基板などのフレキシブル基板からなる。本実施形態では、第1の基板12A及び第2の基板12Bとして、例えば厚みが10μm以下となるフィルム状のプラスチック基板を用いている。プラスチック基板には、例えばポリイミドなどの樹脂材料が用いられている。 The first substrate 12A and the second substrate 12B are made of flexible substrates such as plastic substrates. In this embodiment, the first substrate 12A and the second substrate 12B are made of film-like plastic substrates having a thickness of, for example, 10 μm or less. The plastic substrate is made of a resin material such as polyimide.

なお、第1の基板12A及び第2の基板12Bについては、上述したフレキシブル基板を用いた構成に必ずしも限定されるものではなく、例えばガラス基板などのリジッド基板を用いた構成とすることも可能である。 The first substrate 12A and the second substrate 12B are not necessarily limited to the configuration using the flexible substrate described above, and may be configured using a rigid substrate such as a glass substrate.

有機EL素子8は、第1の基板12Aの一方の面(図4では表面)側に、画素電極13と、有機機能層14と、共通電極15とが順次積層された構造を有している。すなわち、この有機EL素子8は、正極(+)となる画素電極13と、負極(-)となる共通電極15との間に、有機機能層14が挟み込まれた構造を有している。 The organic EL element 8 has a structure in which a pixel electrode 13, an organic functional layer 14, and a common electrode 15 are sequentially laminated on one surface (the front surface in FIG. 4) of the first substrate 12A. In other words, the organic EL element 8 has a structure in which the organic functional layer 14 is sandwiched between the pixel electrode 13, which is the positive electrode (+), and the common electrode 15, which is the negative electrode (-).

画素電極13は、複数の画素Pの各々に対応して設けられている。画素電極13には、例えばアルミニウム(Al)などの金属電極材料が用いられている。画素電極13は、後述する駆動用TFT素子11が形成された第1の基板12Aの面上を覆う層間絶縁層16の上に形成されている。層間絶縁層16には、例えば酸化シリコン(SiO)などが用いられている。画素電極13は、駆動用TFT素子11のソース電極11s側と電気的に接続されている。 The pixel electrodes 13 are provided corresponding to each of the plurality of pixels P. The pixel electrodes 13 are made of a metal electrode material such as aluminum (Al). The pixel electrodes 13 are formed on an interlayer insulating layer 16 that covers the surface of the first substrate 12A on which the driving TFT elements 11 described below are formed. The interlayer insulating layer 16 is made of, for example, silicon oxide (SiO x ). The pixel electrodes 13 are electrically connected to the source electrodes 11s of the driving TFT elements 11.

有機機能層14は、例えば、正孔注入層と、正孔輸送層と、発光層と、電子輸送層と、電子注入層とが順に積層された構造(「ヘテロ構造」という。)を有している。層間絶縁層16の上には、画素電極13の面上を除いてバンク層17が設けられている。バンク層17には、例えば塗布型の有機絶縁材料などが用いられている。有機機能層14は、このバンク層17の内側に埋め込み形成されている。 The organic functional layer 14 has a structure (called a "heterostructure") in which, for example, a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer are stacked in this order. A bank layer 17 is provided on the interlayer insulating layer 16, except on the surface of the pixel electrode 13. The bank layer 17 is made of, for example, a coating-type organic insulating material. The organic functional layer 14 is embedded inside the bank layer 17.

共通電極15は、複数の画素Pの間で共通した1つのベタ電極を構成している。共通電極15には、例えば酸化インジウムスズ(ITO)などの透明電極材料が用いられている。共通電極15は、有機機能層14及びバンク層17が形成された面上を覆うように形成されている。また、共通電極15の上には、保護層18が第1の基板12Aの全面を覆うように形成されている。保護層18には、例えば塗布型の有機絶縁材料などが用いられている。 The common electrode 15 constitutes a single solid electrode common to a plurality of pixels P. The common electrode 15 is made of a transparent electrode material such as indium tin oxide (ITO). The common electrode 15 is formed so as to cover the surface on which the organic functional layer 14 and the bank layer 17 are formed. In addition, a protective layer 18 is formed on the common electrode 15 so as to cover the entire surface of the first substrate 12A. The protective layer 18 is made of, for example, a coating-type organic insulating material.

共通電極15は、GND線19と電気的に接続されている。GND線19は、後述する駆動用TFT素子11を構成するゲート絶縁層20の面上に設けられている。GND線19は、層間絶縁層16を貫通するコンタクトプラグ21a、層間絶縁層16の上に形成されたコンタクト電極21b及びバンク層17を貫通するコンタクトプラグ21cを介して共通電極15と電気的に接続されている。 The common electrode 15 is electrically connected to a GND line 19. The GND line 19 is provided on the surface of a gate insulating layer 20 that constitutes a driving TFT element 11 described later. The GND line 19 is electrically connected to the common electrode 15 via a contact plug 21a that penetrates the interlayer insulating layer 16, a contact electrode 21b formed on the interlayer insulating layer 16, and a contact plug 21c that penetrates the bank layer 17.

有機EL素子8では、画素電極13側から正孔注入層及び正孔輸送層を介して注入・輸送された正孔と、共通電極側から電子注入層及び電子輸送層を介して注入・輸送された電子とが発光層で再結合することによって、光を発することが可能となっている。 In the organic EL element 8, holes injected and transported from the pixel electrode 13 side through the hole injection layer and hole transport layer, and electrons injected and transported from the common electrode side through the electron injection layer and electron transport layer recombine in the light-emitting layer, making it possible to emit light.

有機EL素子8は、第1の基板12Aの一方の面側から光を取り出すトップエミッション構造を有している(以下、第1の基板12Aの一方の面を「表面」とし、第1の基板12Aの他方の面を「裏面」として区別する。)。 The organic EL element 8 has a top emission structure in which light is extracted from one side of the first substrate 12A (hereinafter, one side of the first substrate 12A will be referred to as the "front side" and the other side of the first substrate 12A will be referred to as the "back side").

また、有機EL素子8を用いてカラー表示を行う場合は、白色光を発する有機EL素子に、赤(R)、緑(G)、青(B)に対応したカラーフィルタを組み合わせた構成としている。又は、赤色光と緑色光と青色光との各色光を発する有機EL素子を組み合わせた構成としてもよい。 When a color display is performed using the organic EL element 8, a configuration is used in which an organic EL element that emits white light is combined with color filters corresponding to red (R), green (G), and blue (B). Alternatively, a configuration may be used in which organic EL elements that emit red light, green light, and blue light are combined.

保持容量Cは、コンデンサ9の一端側が選択用TFT素子10のソース電極10s側及び駆動用TFT素子11のゲート電極11g側と電気的に接続され、コンデンサ9の他端側が駆動用TFT素子11のソース電極11s側と電気的に接続された状態で設けられている。 The storage capacitance C is provided such that one end of the capacitor 9 is electrically connected to the source electrode 10s of the selection TFT element 10 and the gate electrode 11g of the drive TFT element 11, and the other end of the capacitor 9 is electrically connected to the source electrode 11s of the drive TFT element 11.

2つのTFT素子10,11には、例えばインジウム(In)-錫(Sn)-亜鉛(Zn)の酸化物(InSnZnO)などの酸化物半導体が用いられている。また、酸化物半導体は、例えばIn、ガリウム(Ga)、Zn、Sn、Alなどの金属元素を少なくとも1つ以上を含む酸化物であってもよく、多結晶シリコンやアモルファスシリコン、有機半導体などであってもよい。ゲート絶縁層20には、例えば酸化シリコン(SiO)などが用いられている。 The two TFT elements 10 and 11 use an oxide semiconductor such as an oxide of indium (In)-tin (Sn)-zinc (Zn) (InSnZnO). The oxide semiconductor may be an oxide containing at least one metal element such as In, gallium (Ga), Zn, Sn, or Al, or may be polycrystalline silicon, amorphous silicon, or an organic semiconductor. The gate insulating layer 20 uses, for example, silicon oxide (SiO x ).

選択用TFT素子10は、第2のスイッチング素子として、第1の基板12Aの上に並んで設けられている。選択用TFT素子10は、ゲート電極10gが走査線5と電気的に接続され、ドレイン電極10dが信号線6と電気的に接続され、ソース電極10sが駆動用TFT素子11のゲート電極11g及び保持容量C(コンデンサ9)の一端側と電気的に接続された状態で設けられている。 The selection TFT elements 10 are arranged side by side on the first substrate 12A as second switching elements. The selection TFT elements 10 are arranged such that the gate electrode 10g is electrically connected to the scanning line 5, the drain electrode 10d is electrically connected to the signal line 6, and the source electrode 10s is electrically connected to the gate electrode 11g of the drive TFT element 11 and one end of the storage capacitance C (capacitor 9).

駆動用TFT素子11は、第1のスイッチング素子として、第2の基板12Bの上に並んで設けられている。第2の基板12Bの上には、第1の基板12Aと同様に、ゲート絶縁層20と層間絶縁層16とが順に積層して設けられている。 The driving TFT elements 11 are arranged side by side on the second substrate 12B as first switching elements. On the second substrate 12B, a gate insulating layer 20 and an interlayer insulating layer 16 are laminated in order, similar to the first substrate 12A.

駆動用TFT素子11は、ゲート電極10gが選択用TFT素子10のソース電極10s及び保持容量C(コンデンサ9の一端側)と電気的に接続され、ドレイン電極11dが電源線7と電気的に接続され、ソース電極11sが画素電極13及び保持容量C(コンデンサ9)の他端側と電気的に接続された状態で設けられている。 The driving TFT element 11 is provided with a gate electrode 10g electrically connected to the source electrode 10s of the selection TFT element 10 and the storage capacitance C (one end of the capacitor 9), a drain electrode 11d electrically connected to the power line 7, and a source electrode 11s electrically connected to the pixel electrode 13 and the other end of the storage capacitance C (capacitor 9).

複数の走査線5は、図1に示すように、例えばシフトレジスタ及びレベルシフタ等を含む走査線駆動回路(ゲートドライバ)31と電気的に接続されている。ゲートドライバ31は、複数の走査線5に走査信号を順次的に供給し、この走査信号に応答して、上記選択用TFT素子10の駆動を切り替える。 As shown in FIG. 1, the multiple scanning lines 5 are electrically connected to a scanning line driving circuit (gate driver) 31 including, for example, a shift register and a level shifter. The gate driver 31 sequentially supplies scanning signals to the multiple scanning lines 5, and switches the driving of the selection TFT elements 10 in response to the scanning signals.

複数の信号線6は、例えばシフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチ等を含む信号線駆動回路(データドライバ)32と電気的に接続されている。データドライバ32は、複数の信号線6に画像データを供給する。 The multiple signal lines 6 are electrically connected to a signal line driving circuit (data driver) 32 that includes, for example, a shift register, a level shifter, a video line, and an analog switch. The data driver 32 supplies image data to the multiple signal lines 6.

表示パネル2Aでは、選択用TFT素子10のスイッチング動作により、この選択用TFT素子10を介して保持容量Cに信号線6の電位(画像データ)が保持される。また、保持容量Cの電位に応じて、駆動用TFT素子11を介して有機EL素子8に電源線7からの駆動電流が流れる。これにより、有機EL素子8を発光(点灯)させることが可能である。 In the display panel 2A, the potential (image data) of the signal line 6 is held in the holding capacitance C via the selection TFT element 10 by the switching operation of the selection TFT element 10. In addition, depending on the potential of the holding capacitance C, a driving current flows from the power line 7 to the organic EL element 8 via the driving TFT element 11. This makes it possible to cause the organic EL element 8 to emit light (light up).

ところで、本実施形態の画素回路基板4では、上述した第1の基板12Aの他方の面(裏面)と、第2の基板12Bの一方の面(表面)とが対向した状態で、第1の基板12Aと第2の基板12Bとの間が接続部22を介して電気的に接続されている。 In the pixel circuit substrate 4 of this embodiment, the other surface (rear surface) of the first substrate 12A and one surface (front surface) of the second substrate 12B face each other, and the first substrate 12A and the second substrate 12B are electrically connected via the connection portion 22.

具体的に、この接続部22は、第1の基板12A側に設けられた駆動用TFT素子11のゲート電極10gと、第2の基板12B側に設けられた選択用TFT素子10のソース電極10sとの間を電気的に接続している。 Specifically, this connection portion 22 electrically connects between the gate electrode 10g of the driving TFT element 11 provided on the first substrate 12A side and the source electrode 10s of the selection TFT element 10 provided on the second substrate 12B side.

駆動用TFT素子11のゲート電極11gは、第1の基板12Aの表面上に配置されて、第1の基板12を貫通して配置された第1のコンタクトプラグ23を介して第1の基板12Aの裏面上に配置された第1の接続配線24と電気的に接続されている。 The gate electrode 11g of the driving TFT element 11 is disposed on the surface of the first substrate 12A and is electrically connected to a first connection wiring 24 disposed on the back surface of the first substrate 12A via a first contact plug 23 disposed through the first substrate 12.

第1のコンタクトプラグ23は、例えば銀(Ag)ペーストなどの塗布型の導電材料を用いて、第1の基板12Aを貫通するコンタクトホールに埋め込み形成されている。第1の接続配線24は、第1のコンタクトプラグ23と同じ導電材料を用いて、第1のコンタクトプラグ23と一体に形成されている。 The first contact plug 23 is formed by embedding a coating type conductive material, such as silver (Ag) paste, in a contact hole penetrating the first substrate 12A. The first connection wiring 24 is formed integrally with the first contact plug 23 using the same conductive material as the first contact plug 23.

選択用TFT素子10のソース電極10sは、第2の基板12Bのゲート絶縁層20上に配置されて、層間絶縁層16を貫通して配置された第2のコンタクトプラグ25を介して層間絶縁層16上に配置された第2の接続配線26と電気的に接続されている。 The source electrode 10s of the selection TFT element 10 is disposed on the gate insulating layer 20 of the second substrate 12B, and is electrically connected to a second connection wiring 26 disposed on the interlayer insulating layer 16 via a second contact plug 25 disposed through the interlayer insulating layer 16.

第2のコンタクトプラグ25は、上記第1のコンタクトプラグ23と同じ導電材料を用いて、層間絶縁層16を貫通するコンタクトホールに埋め込み形成されている。第2の接続配線26は、上記第1のコンタクトプラグ23と同じ導電材料を用いて、第2のコンタクトプラグ25と一体に形成されている。 The second contact plug 25 is formed by embedding the second contact plug 25 in a contact hole penetrating the interlayer insulating layer 16 using the same conductive material as the first contact plug 23. The second connection wiring 26 is formed integrally with the second contact plug 25 using the same conductive material as the first contact plug 23.

接続部22は、第1の接続配線24と第2の接続配線26との間を電気的に接続している。接続部22は、例えば銀(Ag)ペーストなどの塗布型の導電材料を用いることが好ましく、ディスペンサーなどにより塗布して形成することができる。 The connection portion 22 electrically connects the first connection wiring 24 and the second connection wiring 26. The connection portion 22 is preferably made of a coating type conductive material such as silver (Ag) paste, and can be formed by coating using a dispenser or the like.

本実施形態の表示装置1Aでは、上述した表示パネル2Aが、有機EL素子8及び駆動用TFT素子11が設けられた第1の基板12Aと、選択用TFT素子10が設けられた第2の基板12Bとが積層された画素回路基板4を有している。また、画素回路基板4を構成する第1の基板12A側の駆動用TFT素子11と、第2の基板12B側の選択用TFT素子10との間が接続部22を介して電気的に接続されている。 In the display device 1A of this embodiment, the display panel 2A described above has a pixel circuit substrate 4 in which a first substrate 12A on which an organic EL element 8 and a driving TFT element 11 are provided and a second substrate 12B on which a selection TFT element 10 is provided are laminated. In addition, the driving TFT element 11 on the first substrate 12A side constituting the pixel circuit substrate 4 and the selection TFT element 10 on the second substrate 12B side are electrically connected via a connection portion 22.

これにより、本実施形態の表示装置1Aでは、画素回路基板4の面内に並んで配置された各画素回路3(画素P)の面積を縮小して、表示パネル2Aの高精細化を実現することが可能である。 As a result, in the display device 1A of this embodiment, it is possible to reduce the area of each pixel circuit 3 (pixel P) arranged side by side on the surface of the pixel circuit substrate 4, thereby achieving high definition for the display panel 2A.

〔表示装置の製造方法〕
次に、上記表示装置1Aの製造方法について、図5~図9を参照しながら説明する。
なお、図5~図9は、表示パネル2Aを作製する工程を説明するための断面図である。
[Display Device Manufacturing Method]
Next, a method for manufacturing the display device 1A will be described with reference to FIGS.
5 to 9 are cross-sectional views for explaining the process of manufacturing the display panel 2A.

本実施形態の表示装置1Aの製造方法は、表示パネル2Aを製造する際に、先ず、図5に示すように、第1の基板12Aと第2の基板12Bとを同一の母基板200を用いて作製する。 In the method for manufacturing the display device 1A of this embodiment, when manufacturing the display panel 2A, first, as shown in FIG. 5, the first substrate 12A and the second substrate 12B are manufactured using the same mother substrate 200.

具体的には、第1のガラス基板101の面上にフィルム状に形成された第1の基板12A及び第2の基板12Bとなる母基板200を用意する。そして、画素回路基板4を作製する工程において、母基板200の一方の面(表面)上に、第1の基板12A及び第2の基板12Bの表面側を形成する。 Specifically, a mother substrate 200 that will become the first substrate 12A and the second substrate 12B formed in a film shape on the surface of the first glass substrate 101 is prepared. Then, in the process of fabricating the pixel circuit substrate 4, the front side of the first substrate 12A and the second substrate 12B are formed on one surface (front surface) of the mother substrate 200.

すなわち、画素回路基板4を作製する工程では、第1の基板12Aの一方の面(表面)上に、上述した走査線5、信号線6、電源線7及びGND線19と、コンタクトプラグ21a、コンタクト電極21b及びコンタクトプラグ21cと、画素回路3を構成する有機EL素子8(画素電極13、有機機能層14及び共通電極15)、コンデンサ9、ゲート絶縁層20を含む駆動用TFT素子11と、層間絶縁層16と、バンク層17と、保護層18とを形成する。 That is, in the process of producing the pixel circuit substrate 4, the above-mentioned scanning lines 5, signal lines 6, power supply lines 7, and GND lines 19, contact plugs 21a, contact electrodes 21b, and contact plugs 21c, the organic EL elements 8 (pixel electrodes 13, organic functional layers 14, and common electrodes 15) constituting the pixel circuits 3, the capacitors 9, the driving TFT elements 11 including the gate insulating layer 20, the interlayer insulating layer 16, the bank layers 17, and the protective layer 18 are formed on one side (front surface) of the first substrate 12A.

なお、これらの形成工程には、従来より公知の成膜プロセスやフォトリソグラフィプロセスなどを用いることができ、その形成方法について特に限定されるものではない。 These formation processes can be performed using conventionally known film formation processes, photolithography processes, and the like, and there are no particular limitations on the formation method.

一方、第2の基板12Bの一方の面(表面)上に、上述したゲート絶縁層20を含む選択用TFT素子10と、層間絶縁層16とを形成する。これにより、母基板200の一方の面(表面)上に、第1の基板12A及び第2の基板12Bの表面側を形成する。 On the other hand, the selection TFT element 10 including the gate insulating layer 20 described above and the interlayer insulating layer 16 are formed on one surface (front surface) of the second substrate 12B. This forms the front side of the first substrate 12A and the second substrate 12B on one surface (front surface) of the mother substrate 200.

また、第2のコンタクトプラグ25の形成位置に、層間絶縁層16を貫通するコンタクトホールを形成する。そして、例えば銀(Ag)ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホールに埋め込まれた第2のコンタクトプラグ25と、層間絶縁層16の面上に配置された第2の接続配線26とを一体に形成する。 A contact hole penetrating the interlayer insulating layer 16 is formed at the position where the second contact plug 25 is to be formed. Then, a coating type conductive material such as silver (Ag) paste is applied using a dispenser, and then patterned into a predetermined shape. This results in the second contact plug 25 embedded in the contact hole and the second connection wiring 26 arranged on the surface of the interlayer insulating layer 16 being integrally formed.

次に、図6に示すように、母基板200の最上層に接着層102を介して第2のガラス基板103を貼り付けた後、第1のガラス基板101側から母基板200に向けてレーザー光(図示せず。)を照射する。このとき、レーザー光が第1のガラス基板101を透過し、母基板200に吸収されることで、第1のガラス基板101との界面付近のプラスチックフィルムの一部が熱により蒸発する。これにより、母基板200の他方の面(裏面)から第1のガラス基板101を剥離することができる。 Next, as shown in FIG. 6, a second glass substrate 103 is attached to the top layer of the mother substrate 200 via an adhesive layer 102, and then laser light (not shown) is irradiated from the first glass substrate 101 side toward the mother substrate 200. At this time, the laser light passes through the first glass substrate 101 and is absorbed by the mother substrate 200, causing a part of the plastic film near the interface with the first glass substrate 101 to evaporate due to heat. This allows the first glass substrate 101 to be peeled off from the other surface (rear surface) of the mother substrate 200.

次に、図7に示すように、第1のコンタクトプラグ23の形成位置に、母基板200(第1の基板12A)を貫通するコンタクトホール104を形成する。 Next, as shown in FIG. 7, a contact hole 104 is formed through the mother substrate 200 (first substrate 12A) at the position where the first contact plug 23 is to be formed.

次に、図8に示すように、例えば銀(Ag)ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホール104に埋め込まれた第1のコンタクトプラグ23と、母基板200(第1の基板12A)の裏面に配置された第1の接続配線24とを一体に形成する。 Next, as shown in FIG. 8, a coating-type conductive material such as silver (Ag) paste is applied using a dispenser and then patterned into a predetermined shape. This results in the formation of a first contact plug 23 embedded in the contact hole 104 and a first connection wiring 24 disposed on the rear surface of the mother substrate 200 (first substrate 12A).

次に、図9に示すように、母基板200から第2のガラス基板103を接着層102と共に除去した後、この母基板200を第1の基板12Aと第2の基板12Bとの間で切断する。 Next, as shown in FIG. 9, the second glass substrate 103 is removed together with the adhesive layer 102 from the mother substrate 200, and then the mother substrate 200 is cut between the first substrate 12A and the second substrate 12B.

次に、第1の基板12Aの他方の面(裏面)と、第2の基板12Bの一方の面(表面)とが対向した状態で、第1の基板12Aと第2の基板12Bとの間を接続部22を介して電気的に接続する。このとき、接続部22は、第1の接続配線24と第2の接続配線26との間を電気的に接続する。これにより、上記表示パネル2Aを作製することが可能である。 Next, with the other surface (rear surface) of the first substrate 12A facing one surface (front surface) of the second substrate 12B, the first substrate 12A and the second substrate 12B are electrically connected via the connection portion 22. At this time, the connection portion 22 electrically connects the first connection wiring 24 and the second connection wiring 26. This makes it possible to fabricate the display panel 2A.

本実施形態の表示装置1Aの製造方法では、上述した有機EL素子8及び駆動用TFT素子11が設けられた第1の基板12Aと、選択用TFT素子10が設けられた第2の基板12Bとを同時に作製することが可能である。これにより、表示パネル2Aの製造コストを低減することが可能である。 In the manufacturing method of the display device 1A of this embodiment, it is possible to simultaneously manufacture the first substrate 12A on which the above-mentioned organic EL element 8 and driving TFT element 11 are provided, and the second substrate 12B on which the selection TFT element 10 is provided. This makes it possible to reduce the manufacturing cost of the display panel 2A.

なお、本実施形態では、上記母基板200を用いて、第1の基板12A側と第2の基板12B側とを同時に作製する場合を例示しているが、第1の基板12A側と第2の基板12B側とを互いに異なる母基板を用いて一括して複数作製することも可能である。 In this embodiment, the first substrate 12A and the second substrate 12B are fabricated simultaneously using the mother substrate 200. However, it is also possible to fabricate the first substrate 12A and the second substrate 12B simultaneously using different mother substrates.

(第2の実施形態)
〔表示装置〕
次に、本発明の第2の実施形態として、例えば図10及び図11に示す表示装置1Bについて説明する。
Second Embodiment
[Display Device]
Next, as a second embodiment of the present invention, a display device 1B shown in, for example, FIGS. 10 and 11 will be described.

なお、図10は、表示装置1Bが備える表示パネル2Bの一の方向に沿った要部断面図である。図11は、表示パネル2Bの他の方向に沿った要部断面図である。また、以下の説明では、上記表示装置1Aと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。 Note that FIG. 10 is a cross-sectional view of a main part of the display panel 2B of the display device 1B in one direction. FIG. 11 is a cross-sectional view of a main part of the display panel 2B in another direction. In the following explanation, the same parts as those of the display device 1A will not be described and will be denoted by the same reference numerals in the drawings.

本実施形態の表示装置1Bは、図10及び図11に示すように、複数の画素Pが面内に並んで配置された表示領域Eを含む表示パネル2Bを備えている。表示パネル2Bは、上記画素回路基板4のうち、有機EL素子8及び駆動用TFT素子11が設けられた第1の基板12Aと、選択用TFT素子10が設けられた第2の基板12Bとの積層構造が上記表示パネル2Aとは異なっている。 As shown in Figs. 10 and 11, the display device 1B of this embodiment includes a display panel 2B including a display area E in which a plurality of pixels P are arranged side by side within a plane. The display panel 2B differs from the display panel 2A in the layered structure of the pixel circuit substrate 4, the first substrate 12A on which the organic EL element 8 and the driving TFT element 11 are provided, and the second substrate 12B on which the selection TFT element 10 is provided.

すなわち、本実施形態の画素回路基板4では、第1の基板12Aの他方の面(裏面)と、第2の基板12Bの他方の面(裏面)とが対向した状態で、第1の基板12Aと第2の基板12Bとの間が接続部22を介して電気的に接続されている。 In other words, in the pixel circuit substrate 4 of this embodiment, the other surface (rear surface) of the first substrate 12A faces the other surface (rear surface) of the second substrate 12B, and the first substrate 12A and the second substrate 12B are electrically connected via the connection portion 22.

具体的に、この接続部22は、第1の基板12A側に設けられた駆動用TFT素子11のゲート電極10gと、第2の基板12B側に設けられた選択用TFT素子10のソース電極10sとの間を電気的に接続している。 Specifically, this connection portion 22 electrically connects between the gate electrode 10g of the driving TFT element 11 provided on the first substrate 12A side and the source electrode 10s of the selection TFT element 10 provided on the second substrate 12B side.

駆動用TFT素子11のゲート電極10gは、第1の基板12Aの表面上に配置されて、第1の基板12を貫通して配置された第1のコンタクトプラグ23と電気的に接続されている。 The gate electrode 10g of the driving TFT element 11 is disposed on the surface of the first substrate 12A and is electrically connected to a first contact plug 23 disposed through the first substrate 12.

一方、選択用TFT素子10のソース電極10sは、第2の基板12Bのゲート絶縁層20上に配置されて、第2の基板12Bを貫通して配置された第2のコンタクトプラグ25と電気的に接続されている。第2のコンタクトプラグ25は、上記第1のコンタクトプラグ23と同じ導電材料を用いて、第2の基板12Bを貫通するコンタクトホールに埋め込み形成されている。 On the other hand, the source electrode 10s of the selection TFT element 10 is disposed on the gate insulating layer 20 of the second substrate 12B and is electrically connected to a second contact plug 25 disposed to penetrate the second substrate 12B. The second contact plug 25 is formed by filling a contact hole penetrating the second substrate 12B with the same conductive material as the first contact plug 23.

接続部22は、第1のコンタクトプラグ23と第2のコンタクトプラグ25との間を電気的に接続している。 The connection portion 22 electrically connects the first contact plug 23 and the second contact plug 25.

本実施形態の表示装置1Bでは、上述した表示パネル2Bが、有機EL素子8及び駆動用TFT素子11が設けられた第1の基板12Aと、選択用TFT素子10が設けられた第2の基板12Bとが積層された画素回路基板4を有している。また、画素回路基板4を構成する第1の基板12A側の駆動用TFT素子11と、第2の基板12B側の選択用TFT素子10との間が接続部22を介して電気的に接続されている。 In the display device 1B of this embodiment, the display panel 2B described above has a pixel circuit substrate 4 in which a first substrate 12A on which an organic EL element 8 and a driving TFT element 11 are provided and a second substrate 12B on which a selection TFT element 10 is provided are stacked. In addition, the driving TFT element 11 on the first substrate 12A side constituting the pixel circuit substrate 4 and the selection TFT element 10 on the second substrate 12B side are electrically connected via a connection portion 22.

これにより、本実施形態の表示装置1Bでは、画素回路基板4の面内に並んで配置された各画素回路3(画素P)の面積を縮小して、表示パネル2Bの高精細化を実現することが可能である。 As a result, in the display device 1B of this embodiment, it is possible to reduce the area of each pixel circuit 3 (pixel P) arranged side by side on the surface of the pixel circuit substrate 4, thereby achieving high definition in the display panel 2B.

〔表示装置の製造方法〕
次に、上記表示装置1Bの製造方法について、図12~図16を参照しながら説明する。
なお、図12~図16は、表示パネル2Bを作製する工程を説明するための断面図である。また、以下の説明では、上記表示装置1Aの製造方法と同様の工程については、図面を省略するものの、同じ符号を用いて説明するものとする。
[Display Device Manufacturing Method]
Next, a method for manufacturing the display device 1B will be described with reference to FIGS.
12 to 16 are cross-sectional views for explaining the steps of manufacturing the display panel 2B. In the following explanation, steps similar to those in the manufacturing method of the display device 1A will be described using the same reference numerals, although the drawings will be omitted.

本実施形態の表示装置1Bの製造方法は、表示パネル2Bを製造する際に、先ず、図12に示すように、第1の基板12Aと第2の基板12Bとを同一の母基板200を用いて作製する。 In the method for manufacturing the display device 1B of this embodiment, when manufacturing the display panel 2B, first, as shown in FIG. 12, the first substrate 12A and the second substrate 12B are manufactured using the same mother substrate 200.

具体的には、第1のガラス基板101の面上にフィルム状に形成された第1の基板12A及び第2の基板12Bとなる母基板200を用意する。そして、画素回路基板4を作製する工程において、母基板200の一方の面(表面)上に、第1の基板12A及び第2の基板12Bの表面側を形成する。 Specifically, a mother substrate 200 that will become the first substrate 12A and the second substrate 12B formed in a film shape on the surface of the first glass substrate 101 is prepared. Then, in the process of fabricating the pixel circuit substrate 4, the front side of the first substrate 12A and the second substrate 12B are formed on one surface (front surface) of the mother substrate 200.

すなわち、画素回路基板4を作製する工程では、第1の基板12Aの一方の面(表面)上に、上述した走査線5、信号線6、電源線7及びGND線19と、コンタクトプラグ21a、コンタクト電極21b及びコンタクトプラグ21cと、画素回路3を構成する有機EL素子8(画素電極13、有機機能層14及び共通電極15)、コンデンサ9、ゲート絶縁層20を含む駆動用TFT素子11と、層間絶縁層16と、バンク層17と、保護層18とを形成する。 That is, in the process of producing the pixel circuit substrate 4, the above-mentioned scanning lines 5, signal lines 6, power supply lines 7, and GND lines 19, contact plugs 21a, contact electrodes 21b, and contact plugs 21c, the organic EL elements 8 (pixel electrodes 13, organic functional layers 14, and common electrodes 15) constituting the pixel circuits 3, the capacitors 9, the driving TFT elements 11 including the gate insulating layer 20, the interlayer insulating layer 16, the bank layers 17, and the protective layer 18 are formed on one side (front surface) of the first substrate 12A.

なお、これらの形成工程には、従来より公知の成膜プロセスやフォトリソグラフィプロセスなどを用いることができ、その形成方法について特に限定されるものではない。 These formation processes can be performed using conventionally known film formation processes, photolithography processes, and the like, and there are no particular limitations on the formation method.

一方、第2の基板12Bの一方の面(表面)上に、上述したゲート絶縁層20を含む選択用TFT素子10と、層間絶縁層16とを形成する。これにより、母基板200の一方の面(表面)上に、第1の基板12A及び第2の基板12Bの表面側を形成する。 On the other hand, the selection TFT element 10 including the gate insulating layer 20 described above and the interlayer insulating layer 16 are formed on one surface (front surface) of the second substrate 12B. This forms the front side of the first substrate 12A and the second substrate 12B on one surface (front surface) of the mother substrate 200.

次に、図13に示すように、母基板200の最上層に接着層102を介して第2のガラス基板103を貼り付けた後、第1のガラス基板101側から母基板200に向けてレーザー光(図示せず。)を照射する。このとき、レーザー光が第1のガラス基板101を透過し、母基板200に吸収されることで、第1のガラス基板101との界面付近のプラスチックフィルムの一部が熱により蒸発する。これにより、母基板200の他方の面(裏面)から第1のガラス基板101を剥離することができる。 Next, as shown in FIG. 13, a second glass substrate 103 is attached to the top layer of the mother substrate 200 via an adhesive layer 102, and then laser light (not shown) is irradiated from the first glass substrate 101 side toward the mother substrate 200. At this time, the laser light passes through the first glass substrate 101 and is absorbed by the mother substrate 200, causing a part of the plastic film near the interface with the first glass substrate 101 to evaporate due to heat. This allows the first glass substrate 101 to be peeled off from the other surface (rear surface) of the mother substrate 200.

次に、図14に示すように、第1のコンタクトプラグ23及び第2のコンタクトプラグ25の形成位置に、母基板200(第1の基板12A)を貫通するコンタクトホール104を形成する。 Next, as shown in FIG. 14, contact holes 104 are formed through the mother substrate 200 (first substrate 12A) at the positions where the first contact plugs 23 and the second contact plugs 25 are to be formed.

次に、図15に示すように、例えば銀(Ag)ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホール104に埋め込まれた第1のコンタクトプラグ23及び第2のコンタクトプラグ25を形成する。 Next, as shown in FIG. 15, a coating-type conductive material such as silver (Ag) paste is applied using a dispenser and then patterned into a predetermined shape. This forms the first contact plug 23 and the second contact plug 25 embedded in the contact hole 104.

次に、図16に示すように、母基板200から第2のガラス基板103を接着層102と共に除去した後、この母基板200を第1の基板12Aと第2の基板12Bとの間で切断する。 Next, as shown in FIG. 16, the second glass substrate 103 is removed together with the adhesive layer 102 from the mother substrate 200, and then the mother substrate 200 is cut between the first substrate 12A and the second substrate 12B.

次に、第1の基板12Aの他方の面(裏面)と、第2の基板12Bの他方の面(裏面)とが対向した状態で、第1の基板12Aと第2の基板12Bとの間を接続部22を介して電気的に接続する。このとき、接続部22は、第1のコンタクトプラグ23と第2のコンタクトプラグ25との間を電気的に接続する。これにより、上記表示パネル2Bを作製することが可能である。 Next, with the other surface (rear surface) of the first substrate 12A facing the other surface (rear surface) of the second substrate 12B, the first substrate 12A and the second substrate 12B are electrically connected via the connection portion 22. At this time, the connection portion 22 electrically connects the first contact plug 23 and the second contact plug 25. This makes it possible to fabricate the display panel 2B.

本実施形態の表示装置1Bの製造方法では、上述した有機EL素子8及び駆動用TFT素子11が設けられた第1の基板12Aと、選択用TFT素子10が設けられた第2の基板12Bとを同時に作製することが可能である。これにより、表示パネル2Bの製造コストを低減することが可能である。 In the manufacturing method of the display device 1B of this embodiment, it is possible to simultaneously manufacture the first substrate 12A on which the above-mentioned organic EL element 8 and driving TFT element 11 are provided, and the second substrate 12B on which the selection TFT element 10 is provided. This makes it possible to reduce the manufacturing cost of the display panel 2B.

なお、本実施形態では、上記母基板200を用いて、第1の基板12A側と第2の基板12B側とを同時に作製する場合を例示しているが、第1の基板12A側と第2の基板12B側とを互いに異なる母基板を用いて一括して複数作製することも可能である。 In this embodiment, the first substrate 12A and the second substrate 12B are fabricated simultaneously using the mother substrate 200. However, it is also possible to fabricate the first substrate 12A and the second substrate 12B simultaneously using different mother substrates.

(第3の実施形態)
〔表示装置〕
次に、本発明の第3の実施形態として、例えば図17及び図18に示す表示装置1Cについて説明する。
Third Embodiment
[Display Device]
Next, as a third embodiment of the present invention, a display device 1C shown in, for example, FIGS. 17 and 18 will be described.

なお、図17は、表示装置1Cが備える表示パネル2Cの一の方向に沿った要部断面図である。図18は、表示パネル2Cの他の方向に沿った要部断面図である。また、以下の説明では、上記表示装置1Aと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。 Note that FIG. 17 is a cross-sectional view of a main portion of a display panel 2C provided in a display device 1C, taken along one direction. FIG. 18 is a cross-sectional view of a main portion of a display panel 2C, taken along another direction. In the following explanation, the same parts as those in the display device 1A will not be described and will be denoted by the same reference numerals in the drawings.

本実施形態の表示装置1Cは、図17及び図18に示すように、複数の画素Pが面内に並んで配置された表示領域Eを含む表示パネル2Cを備えている。表示パネル2Cは、上記画素回路基板4の構成に加えて、第2の基板12Bの第1の基板12Aと対向する面(表面)とは反対の面(裏面)側に、少なくとも1つ以上の回路基板(本実施形態では1つの駆動回路基板40)が積層された構造を有している。 The display device 1C of this embodiment includes a display panel 2C including a display area E in which a plurality of pixels P are arranged side by side within a plane, as shown in Figs. 17 and 18. In addition to the configuration of the pixel circuit board 4, the display panel 2C has a structure in which at least one circuit board (one drive circuit board 40 in this embodiment) is laminated on the side (rear side) of the second substrate 12B opposite the side (front side) facing the first substrate 12A.

駆動回路基板40は、第3の基板12Cの一方の面(表面)側に、上記ゲートドライバ31を構成する複数のゲートドライバ用TFT素子41が並んで設けられた構成を有している。 The drive circuit board 40 has a configuration in which a plurality of gate driver TFT elements 41 that constitute the gate driver 31 are arranged side by side on one surface (front surface) of the third substrate 12C.

第3の基板12Cには、上記第1の基板12A及び第2の基板12Bと同じものを用いている。ゲートドライバ用TFT素子41には、上記2つのTFT素子10,11と同じものを用いている。また、第3の基板12Cの表面側には、ゲート絶縁層20と、層間絶縁層16とが順に積層して設けられている。 The third substrate 12C is the same as the first substrate 12A and the second substrate 12B. The gate driver TFT element 41 is the same as the two TFT elements 10 and 11. In addition, a gate insulating layer 20 and an interlayer insulating layer 16 are laminated in this order on the front surface side of the third substrate 12C.

また、第3の基板12Cの表面側には、複数の走査線5の各々に対応した線列毎に、複数の第3の接続配線42が並んで設けられている。複数の第3の接続配線42は、ゲートドライバ31(複数のゲートドライバ用TFT素子41)と電気的に接続されている。第3の接続配線42は、例えば銅やアルミニウム、モリブデン、クロムなどの導電材料を用いて線状にパターン形成されている。 In addition, a plurality of third connection wirings 42 are arranged in a line on the front surface side of the third substrate 12C, for each line row corresponding to each of the plurality of scanning lines 5. The plurality of third connection wirings 42 are electrically connected to the gate driver 31 (the plurality of gate driver TFT elements 41). The third connection wirings 42 are formed into a linear pattern using a conductive material such as copper, aluminum, molybdenum, or chromium.

表示パネル2Cは、画素回路基板4(第2の基板12B)の裏面と、駆動回路基板40(第3の基板12C)の表面とが対向した状態で、第2の基板12Bと第3の基板12Cとの間が接続部43を介して電気的に接続されている。 The display panel 2C has the back surface of the pixel circuit board 4 (second board 12B) facing the front surface of the drive circuit board 40 (third board 12C), and the second board 12B and the third board 12C are electrically connected via the connection part 43.

具体的に、この接続部43は、第2の基板12B側に設けられた選択用TFT素子10のゲート電極10gと、第3の基板12C側に設けられた第3の接続配線42との間を電気的に接続している。 Specifically, this connection portion 43 electrically connects between the gate electrode 10g of the selection TFT element 10 provided on the second substrate 12B side and the third connection wiring 42 provided on the third substrate 12C side.

選択用TFT素子10のゲート電極10gは、第2の基板12Bの表面上に配置されて、第2の基板12Bを貫通して配置された第3のコンタクトプラグ27と電気的に接続されている。第3のコンタクトプラグ27は、例えば銀(Ag)ペーストなどの塗布型の導電材料を用いて、第2の基板12Bを貫通するコンタクトホールに埋め込み形成されている。 The gate electrode 10g of the selection TFT element 10 is disposed on the surface of the second substrate 12B and is electrically connected to a third contact plug 27 disposed to penetrate the second substrate 12B. The third contact plug 27 is formed by filling a contact hole penetrating the second substrate 12B with a coating type conductive material such as silver (Ag) paste.

接続部43は、第3のコンタクトプラグ27と第3の接続配線42との間を電気的に接続している。 The connection portion 43 electrically connects the third contact plug 27 and the third connection wiring 42.

本実施形態の表示装置1Cでは、上述した表示パネル2Cが、有機EL素子8及び駆動用TFT素子11が設けられた第1の基板12Aと、選択用TFT素子10が設けられた第2の基板12Bとが積層された画素回路基板4を有している。また、画素回路基板4を構成する第1の基板12A側の駆動用TFT素子11と、第2の基板12B側の選択用TFT素子10との間が接続部22を介して電気的に接続されている。 In the display device 1C of this embodiment, the display panel 2C described above has a pixel circuit substrate 4 in which a first substrate 12A on which an organic EL element 8 and a driving TFT element 11 are provided and a second substrate 12B on which a selection TFT element 10 is provided are stacked. In addition, the driving TFT element 11 on the first substrate 12A side constituting the pixel circuit substrate 4 and the selection TFT element 10 on the second substrate 12B side are electrically connected via a connection portion 22.

これにより、本実施形態の表示装置1Cでは、画素回路基板4の面内に並んで配置された各画素回路3(画素P)の面積を縮小して、表示パネル2Cの高精細化を実現することが可能である。 As a result, in the display device 1C of this embodiment, it is possible to reduce the area of each pixel circuit 3 (pixel P) arranged side by side on the surface of the pixel circuit substrate 4, thereby achieving high definition in the display panel 2C.

また、本実施形態の表示装置1Cでは、上述した表示パネル2Cが、画素回路基板4と、駆動回路基板40とが積層された構造を有している。これにより、本実施形態の表示装置1Cでは、画素回路基板4と駆動回路基板40とを面内に並べて配置する場合よりも、表示パネル2Cの小型化を実現することが可能である。 In addition, in the display device 1C of this embodiment, the above-mentioned display panel 2C has a structure in which the pixel circuit board 4 and the drive circuit board 40 are stacked. As a result, in the display device 1C of this embodiment, it is possible to realize a smaller display panel 2C than when the pixel circuit board 4 and the drive circuit board 40 are arranged side by side in a plane.

なお、上記表示装置1Cでは、第2の基板12Bの第1の基板12Aと対向する面(表面)とは反対の面(裏面)側に積層される回路基板として、上記駆動回路基板40が積層された構成を例示している。回路基板については、それ以外にも、例えば、有機EL素子8の経時的な特性変動やバラツキを補正するためのTFT素子を備えた補正回路基板を積層した構成としてもよい。また、回路基板については、1層に限らず、2層以上とすることも可能である。 In the display device 1C, the drive circuit board 40 is stacked on the opposite side (rear side) of the second substrate 12B from the side (front side) facing the first substrate 12A. The circuit board may also be configured to include a correction circuit board having a TFT element for correcting characteristic fluctuations and variations over time of the organic EL element 8. The circuit board is not limited to one layer, and may be two or more layers.

〔表示装置の製造方法〕
次に、上記表示装置1Cの製造方法について、図19~図23を参照しながら説明する。
なお、図19~図23は、表示パネル2Cを作製する工程を説明するための断面図である。
[Display Device Manufacturing Method]
Next, a method for manufacturing the display device 1C will be described with reference to FIGS.
19 to 23 are cross-sectional views for explaining the process of manufacturing the display panel 2C.

本実施形態の表示装置1Cの製造方法は、表示パネル2Cを製造する際に、先ず、図19に示すように、第1の基板12Aと第2の基板12Bと第3の基板12Cとを同一の母基板200を用いて作製する。 In the method of manufacturing the display device 1C of this embodiment, when manufacturing the display panel 2C, first, as shown in FIG. 19, the first substrate 12A, the second substrate 12B, and the third substrate 12C are manufactured using the same mother substrate 200.

具体的には、第1のガラス基板101の面上にフィルム状に形成された第1の基板12A、第2の基板12B及び第3の基板12Cとなる母基板200を用意する。そして、画素回路基板4を作製する工程において、母基板200の一方の面(表面)上に、第1の基板12A及び第2の基板12Bの表面側を形成する。また、駆動回路基板40を作製する工程において、母基板200の一方の面(表面)上に、第3の基板12Cの表面側を形成する。 Specifically, a mother substrate 200 is prepared which will become the first substrate 12A, the second substrate 12B, and the third substrate 12C formed in a film shape on the surface of the first glass substrate 101. Then, in the process of fabricating the pixel circuit substrate 4, the surface sides of the first substrate 12A and the second substrate 12B are formed on one surface (front surface) of the mother substrate 200. Also, in the process of fabricating the drive circuit substrate 40, the surface side of the third substrate 12C is formed on one surface (front surface) of the mother substrate 200.

すなわち、画素回路基板4を作製する工程では、第1の基板12Aの一方の面(表面)上に、上述した走査線5、信号線6、電源線7及びGND線19と、コンタクトプラグ21a、コンタクト電極21b及びコンタクトプラグ21cと、画素回路3を構成する有機EL素子8(画素電極13、有機機能層14及び共通電極15)、コンデンサ9、ゲート絶縁層20を含む駆動用TFT素子11と、層間絶縁層16と、バンク層17と、保護層18とを形成する。 That is, in the process of producing the pixel circuit substrate 4, the above-mentioned scanning lines 5, signal lines 6, power supply lines 7, and GND lines 19, contact plugs 21a, contact electrodes 21b, and contact plugs 21c, the organic EL elements 8 (pixel electrodes 13, organic functional layers 14, and common electrodes 15) constituting the pixel circuits 3, the capacitors 9, the driving TFT elements 11 including the gate insulating layer 20, the interlayer insulating layer 16, the bank layers 17, and the protective layer 18 are formed on one side (front surface) of the first substrate 12A.

なお、これらの形成工程には、従来より公知の成膜プロセスやフォトリソグラフィプロセスなどを用いることができ、その形成方法について特に限定されるものではない。 These formation processes can be performed using conventionally known film formation processes, photolithography processes, and the like, and there are no particular limitations on the formation method.

一方、第2の基板12Bの一方の面(表面)上に、上述したゲート絶縁層20を含む選択用TFT素子10と、層間絶縁層16とを形成する。これにより、母基板200の一方の面(表面)上に、第1の基板12A及び第2の基板12Bの表面側を形成する。 On the other hand, the selection TFT element 10 including the gate insulating layer 20 described above and the interlayer insulating layer 16 are formed on one surface (front surface) of the second substrate 12B. This forms the front side of the first substrate 12A and the second substrate 12B on one surface (front surface) of the mother substrate 200.

また、第2のコンタクトプラグ25の形成位置に、層間絶縁層16を貫通するコンタクトホールを形成する。そして、例えば銀(Ag)ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホールに埋め込まれた第2のコンタクトプラグ25と、層間絶縁層16の面上に配置された第2の接続配線26とを一体に形成する。 A contact hole penetrating the interlayer insulating layer 16 is formed at the position where the second contact plug 25 is to be formed. Then, a coating type conductive material such as silver (Ag) paste is applied using a dispenser, and then patterned into a predetermined shape. This results in the second contact plug 25 embedded in the contact hole and the second connection wiring 26 arranged on the surface of the interlayer insulating layer 16 being integrally formed.

一方、駆動回路基板40を作製する工程において、上記画素回路基板4のゲート絶縁層20を含む選択用TFT素子10及び駆動用TFT素子11と同時に、ゲートドライバ用TFT素子41と、第3の接続配線42とを形成する。また、選択用TFT素子10、駆動用TFT素子11及びゲートドライバ用TFT素子41を覆う層間絶縁層16を形成する。これにより、母基板200の表面上に、駆動回路基板40の表面側を形成する。 Meanwhile, in the process of producing the drive circuit substrate 40, the gate driver TFT element 41 and the third connection wiring 42 are formed at the same time as the selection TFT element 10 and the drive TFT element 11 including the gate insulating layer 20 of the pixel circuit substrate 4. In addition, an interlayer insulating layer 16 is formed to cover the selection TFT element 10, the drive TFT element 11, and the gate driver TFT element 41. This forms the front side of the drive circuit substrate 40 on the surface of the mother substrate 200.

次に、図20に示すように、母基板200の最上層に接着層102を介して第2のガラス基板103を貼り付けた後、第1のガラス基板101側から母基板200に向けてレーザー光(図示せず。)を照射する。このとき、レーザー光が第1のガラス基板101を透過し、母基板200に吸収されることで、第1のガラス基板101との界面付近のプラスチックフィルムの一部が熱により蒸発する。これにより、母基板200の他方の面(裏面)から第1のガラス基板101を剥離することができる。 Next, as shown in FIG. 20, a second glass substrate 103 is attached to the top layer of the mother substrate 200 via an adhesive layer 102, and then laser light (not shown) is irradiated from the first glass substrate 101 side toward the mother substrate 200. At this time, the laser light passes through the first glass substrate 101 and is absorbed by the mother substrate 200, causing a part of the plastic film near the interface with the first glass substrate 101 to evaporate due to heat. This allows the first glass substrate 101 to be peeled off from the other surface (rear surface) of the mother substrate 200.

次に、図21に示すように、第1のコンタクトプラグ23及び第3のコンタクトプラグ27の形成位置に、母基板200(第1の基板12A)を貫通するコンタクトホール104を形成する。 Next, as shown in FIG. 21, contact holes 104 are formed through the mother substrate 200 (first substrate 12A) at the positions where the first contact plug 23 and the third contact plug 27 are to be formed.

次に、図22に示すように、例えば銀(Ag)ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホール104に埋め込まれた第1のコンタクトプラグ23及び第3のコンタクトプラグ27と、母基板200(第1の基板12A)の裏面に配置された第1の接続配線24とを一体に形成する。 Next, as shown in FIG. 22, a coating-type conductive material such as silver (Ag) paste is applied using a dispenser and then patterned into a predetermined shape. This results in the first contact plug 23 and the third contact plug 27 embedded in the contact hole 104 being integrally formed with the first connection wiring 24 disposed on the rear surface of the mother substrate 200 (first substrate 12A).

次に、図23に示すように、母基板200から第2のガラス基板103を接着層102と共に除去した後、この母基板200を第1の基板12Aと第2の基板12Bと第3の基板12Cとの間で切断する。 Next, as shown in FIG. 23, the second glass substrate 103 is removed together with the adhesive layer 102 from the mother substrate 200, and then the mother substrate 200 is cut between the first substrate 12A, the second substrate 12B, and the third substrate 12C.

次に、第1の基板12Aの他方の面(裏面)と、第2の基板12Bの一方の面(表面)とが対向した状態で、第1の基板12Aと第2の基板12Bとの間を接続部22を介して電気的に接続する。このとき、接続部22は、第1の接続配線24と第2の接続配線26との間を電気的に接続する。 Next, with the other surface (rear surface) of the first substrate 12A facing one surface (front surface) of the second substrate 12B, the first substrate 12A and the second substrate 12B are electrically connected via the connection portion 22. At this time, the connection portion 22 electrically connects the first connection wiring 24 and the second connection wiring 26.

また、第2の基板12Bの他方の面(裏面)と、第3の基板12Cの一方の面(表面)とが対向した状態で、第2の基板12Bと第3の基板12Cとの間を接続部43を介して電気的に接続する。このとき、接続部43は、第3のコンタクトプラグ27と第3の接続配線42との間を電気的に接続する。これにより、上記表示パネル2Cを作製することが可能である。 In addition, with the other surface (rear surface) of the second substrate 12B facing one surface (front surface) of the third substrate 12C, the second substrate 12B and the third substrate 12C are electrically connected via the connection portion 43. At this time, the connection portion 43 electrically connects between the third contact plug 27 and the third connection wiring 42. This makes it possible to fabricate the display panel 2C.

本実施形態の表示装置1Cの製造方法では、上述した有機EL素子8及び駆動用TFT素子11が設けられた第1の基板12Aと、選択用TFT素子10が設けられた第2の基板12Bと、ゲートドライバ用TFT素子41(ゲートドライバ31)が設けられた第3の基板12Cとを同時に作製することが可能である。これにより、表示パネル2Cの製造コストを低減することが可能である。 In the manufacturing method of the display device 1C of this embodiment, it is possible to simultaneously manufacture the first substrate 12A on which the above-mentioned organic EL element 8 and driving TFT element 11 are provided, the second substrate 12B on which the selection TFT element 10 is provided, and the third substrate 12C on which the gate driver TFT element 41 (gate driver 31) is provided. This makes it possible to reduce the manufacturing cost of the display panel 2C.

なお、本実施形態では、上記母基板200を用いて、第1の基板12A側と第2の基板12B側と第3の基板12C側とを同時に作製する場合を例示しているが、第1の基板12A側と第2の基板12B側と第3の基板12C側とを互いに異なる母基板を用いて一括して複数作製することも可能である。 In this embodiment, the first substrate 12A, the second substrate 12B, and the third substrate 12C are fabricated simultaneously using the mother substrate 200. However, it is also possible to fabricate the first substrate 12A, the second substrate 12B, and the third substrate 12C simultaneously using different mother substrates.

なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、上述した有機ELディスプレイに本発明を適用した場合を例示しているが、発光素子として、有機EL素子を用いたものに必ずしも限定されるものではなく、例えばマイクロLEDなどのLED素子や量子ドットなどの発光素子を用いたものであってもよい。また、液晶ディスプレイなどにも本発明を適用することが可能である。
The present invention is not necessarily limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention.
For example, in the above embodiment, the present invention is applied to the above-mentioned organic EL display, but the light-emitting element is not necessarily limited to an organic EL element, and may be an LED element such as a micro LED, or a light-emitting element such as a quantum dot. The present invention can also be applied to a liquid crystal display or the like.

なお、本発明は、上述した表示装置に限らず、発光素子の代わりに、撮像素子やセンサを備えた電子デバイスにおいて、同様の構造を採用することによって、高精細な撮像や、高感度のセンシングを行うことが可能である。 The present invention is not limited to the display device described above, but can also be used in electronic devices equipped with image sensors or sensors instead of light-emitting elements, making it possible to perform high-definition imaging and high-sensitivity sensing by adopting a similar structure.

1A,1B,1C…表示装置 2A,2B,2C…表示パネル 3…画素回路 4…画素回路基板 5…走査線 6…信号線 7…電源線 8…有機EL素子(発光素子) 9…コンデンサ 10…選択用TFT素子(第2のスイッチング素子) 11…駆動用TFT素子(第1のスイッチング素子) 12A…第1の基板 12A…第1の基板 12B…第2の基板 12C…第3の基板 13…画素電極 14…有機機能層 15…共通電極 16…層間絶縁層 17…バンク層 18…保護層 19…GND線 20…ゲート絶縁層 22…接続部 23…第1のコンタクトプラグ 24…第1の接続配線 25…第2のコンタクトプラグ 26…第2の接続配線 27…第3のコンタクトプラグ 31…走査線駆動回路(ゲートドライバ) 32…信号線駆動回路(データドライバ) 40…駆動回路基板 41…ゲートドライバ用TFT素子 42…第3の接続配線 43…接続部 200…母基板 C…保持容量 P…画素 Pu…画素ユニット E…表示領域 1A, 1B, 1C... Display device 2A, 2B, 2C... Display panel 3... Pixel circuit 4... Pixel circuit board 5... Scanning line 6... Signal line 7... Power line 8... Organic EL element (light-emitting element) 9... Capacitor 10... Selection TFT element (second switching element) 11... Driving TFT element (first switching element) 12A... First substrate 12A... First substrate 12B... Second substrate 12C... Third substrate 13... Pixel electrode 14... Organic functional layer 15... Common electrode 16... Interlayer insulating layer 17... Bank layer 18... Protective layer 19... GND line 20... Gate insulating layer 22... Connection portion 23... First contact plug 24... First connection wiring 25... Second contact plug 26... Second connection wiring 27... Third contact plug 31: Scanning line driving circuit (gate driver) 32: Signal line driving circuit (data driver) 40: Driving circuit board 41: TFT element for gate driver 42: Third connection wiring 43: Connection section 200: Mother substrate C: Storage capacitor P: Pixel Pu: Pixel unit E: Display area

Claims (7)

複数の画素が面内に並んで配置された表示領域を含む表示パネルを備え、
前記表示パネルは、前記画素を構成する画素回路が設けられた画素回路基板を有し、
前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第1のスイッチング素子及び第2のスイッチング素子とを含み、
前記画素回路基板は、前記発光素子及び前記第1のスイッチング素子が設けられた第1の基板と、前記第2のスイッチング素子が設けられた第2の基板とが積層された状態で、前記第1の基板と前記第2の基板との間が接続部を介して電気的に接続された構造を有し、
前記第1のスイッチング素子は、前記第1の基板の一方の面側に配置されて、前記第1の基板を貫通して配置された第1のコンタクトプラグを介して前記第1の基板の他方の面側に配置された第1の接続配線と電気的に接続され、
前記第1の接続配線は、前記第1のコンタクトプラグと同じ導電材料を用いて、前記第1のコンタクトプラグと一体に形成されており、
前記第2のスイッチング素子は、前記第2の基板の一方の面側に配置されて、前記第2の基板の一方の面側を覆う層間絶縁層を貫通して配置された第2のコンタクトプラグを介して前記層間絶縁層の上に配置された第2の接続配線と電気的に接続され、
前記第2の接続配線は、前記第2のコンタクトプラグと同じ導電材料を用いて、前記第2のコンタクトプラグと一体に形成されており、
前記第1の基板の他方の面と前記第2の基板の一方の面とが対向した状態で、前記第1の接続配線と前記第2の接続配線との間が前記接続部を介して電気的に接続されていることを特徴とする表示装置。
A display panel including a display area in which a plurality of pixels are arranged in a plane,
the display panel includes a pixel circuit substrate on which pixel circuits constituting the pixels are provided,
the pixel circuit includes a light-emitting element, and a first switching element and a second switching element that switch the lighting of the light-emitting element;
the pixel circuit substrate has a structure in which a first substrate on which the light-emitting element and the first switching element are provided and a second substrate on which the second switching element is provided are laminated, and the first substrate and the second substrate are electrically connected to each other via a connection portion;
the first switching element is disposed on one surface side of the first substrate, and is electrically connected to a first connection wiring disposed on the other surface side of the first substrate via a first contact plug disposed to penetrate the first substrate;
the first connection wiring is formed integrally with the first contact plug by using the same conductive material as the first contact plug;
the second switching element is disposed on one surface side of the second substrate, and is electrically connected to a second connection wiring disposed on the interlayer insulating layer via a second contact plug disposed to penetrate the interlayer insulating layer covering the one surface side of the second substrate,
the second connection wiring is formed integrally with the second contact plug by using the same conductive material as the second contact plug;
A display device characterized in that the first connection wiring and the second connection wiring are electrically connected via the connection portion while the other surface of the first substrate and one surface of the second substrate are opposed to each other.
複数の画素が面内に並んで配置された表示領域を含む表示パネルを備え、
前記表示パネルは、前記画素を構成する画素回路が設けられた画素回路基板を有し、
前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第1のスイッチング素子及び第2のスイッチング素子とを含み、
前記画素回路基板は、前記発光素子及び前記第1のスイッチング素子が設けられた第1の基板と、前記第2のスイッチング素子が設けられた第2の基板とが積層された状態で、前記第1の基板と前記第2の基板との間が接続部を介して電気的に接続された構造を有し、
前記第1のスイッチング素子は、前記第1の基板の一方の面側に配置されて、前記第1の基板を貫通して配置された第1のコンタクトプラグと電気的に接続され、
前記第2のスイッチング素子は、前記第2の基板の一方の面側に配置されて、前記第2の基板を貫通して配置された第2のコンタクトプラグと電気的に接続され、
前記第1のコンタクトプラグと前記第1のコンタクトプラグとは、互いに同じ導電材料を用いて形成されており、
前記第1の基板の他方の面と前記第2の基板の他方の面とが対向した状態で、前記第1のコンタクトプラグと前記第2のコンタクトプラグとの間が前記接続部を介して電気的に接続されていることを特徴とする表示装置。
A display panel including a display area in which a plurality of pixels are arranged in a plane,
the display panel includes a pixel circuit substrate on which pixel circuits constituting the pixels are provided,
the pixel circuit includes a light-emitting element, and a first switching element and a second switching element that switch the lighting of the light-emitting element;
the pixel circuit substrate has a structure in which a first substrate on which the light-emitting element and the first switching element are provided and a second substrate on which the second switching element is provided are laminated, and the first substrate and the second substrate are electrically connected to each other via a connection portion;
the first switching element is disposed on one surface side of the first substrate and is electrically connected to a first contact plug disposed to penetrate the first substrate;
the second switching element is disposed on one surface side of the second substrate and is electrically connected to a second contact plug disposed to penetrate the second substrate;
the first contact plug and the second contact plug are formed using the same conductive material;
A display device characterized in that the first contact plug and the second contact plug are electrically connected via the connection portion with the other surface of the first substrate facing the other surface of the second substrate.
前記接続部は、前記第1のコンタクトプラグ及び前記第2のコンタクトプラグと同じ導電材料を用いて形成されていることを特徴とする請求項1又は2に記載の表示装置。 The display device according to claim 1 or 2, characterized in that the connection portion is formed using the same conductive material as the first contact plug and the second contact plug. 前記第2の基板の前記第1の基板と対向する面とは反対の面側に、少なくとも1つ以上の回路基板が積層して設けられていることを特徴とする請求項1~3の何れか一項に記載の表示装置。 The display device according to any one of claims 1 to 3, characterized in that at least one circuit board is laminated on the surface of the second substrate opposite the surface facing the first substrate. 前記回路基板は、前記画素回路を駆動する駆動回路が設けられた駆動回路基板を含むことを特徴とする請求項4に記載の表示装置。 The display device according to claim 4, characterized in that the circuit board includes a drive circuit board on which a drive circuit for driving the pixel circuits is provided. 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備える表示装置の製造方法であって、
前記表示パネルを製造する際に、前記画素を構成する画素回路が設けられた画素回路基板を作製する工程を有し、
前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第1のスイッチング素子及び第2のスイッチング素子とを含み、
前記画素回路基板を作製する工程において、前記発光素子及び前記第1のスイッチング素子を形成した第1の基板と、前記第2のスイッチング素子を形成した第2の基板とを同一の母基板を用いて作製する際に、
前記母基板の一方の面側に、前記第1のスイッチング素子及び前記第2のスイッチング素子と、層間絶縁層とを形成する工程と、
前記第2のスイッチング素子の形成位置に、前記層間絶縁層を貫通するコンタクトホールを形成した後、前記層間絶縁層の上に、導電材料を塗布し、所定の形状にパターニングすることによって、当該コンタクトホールに埋め込まれた第2のコンタクトプラグと、前記層間絶縁層の面上に配置された第2の接続配線とを一体に形成する工程と、
前記第1のスイッチング素子の形成位置に、前記母基板を貫通するコンタクトホールを形成した後、前記母基板の他方の面側に、導電材料を塗布し、所定の形状にパターニングすることによって、当該コンタクトホールに埋め込まれた第1のコンタクトプラグと、前記母基板の他方の面側に配置された第1の接続配線とを一体に形成する工程とを含み、
前記母基板を前記第1の基板と前記第2の基板とに切断した後に、
前記第1の基板の他方の面と前記第2の基板の一方の面とを対向した状態で、前記第1の接続配線と前記第2の接続配線との間を接続部を介して電気的に接続することを特徴とする表示装置の製造方法。
A method for manufacturing a display device including a display panel including a display region in which a plurality of pixels are arranged in a plane, comprising the steps of:
When manufacturing the display panel, a step of manufacturing a pixel circuit substrate on which a pixel circuit constituting the pixel is provided is included,
the pixel circuit includes a light-emitting element, and a first switching element and a second switching element that switch the lighting of the light-emitting element;
In the step of manufacturing the pixel circuit substrate, when a first substrate on which the light emitting element and the first switching element are formed and a second substrate on which the second switching element is formed are manufactured using a same mother substrate,
forming the first switching element, the second switching element, and an interlayer insulating layer on one surface side of the mother substrate;
a step of forming a contact hole penetrating the interlayer insulating layer at a position where the second switching element is to be formed, and then applying a conductive material onto the interlayer insulating layer and patterning the conductive material into a predetermined shape to integrally form a second contact plug embedded in the contact hole and a second connection wiring disposed on a surface of the interlayer insulating layer;
forming a contact hole penetrating the mother substrate at a position where the first switching element is to be formed, and then applying a conductive material to the other surface side of the mother substrate and patterning the conductive material into a predetermined shape to integrally form a first contact plug embedded in the contact hole and a first connection wiring disposed on the other surface side of the mother substrate;
After cutting the mother substrate into the first substrate and the second substrate,
A method for manufacturing a display device, characterized in that the first connection wiring and the second connection wiring are electrically connected via a connection portion while the other surface of the first substrate and one surface of the second substrate are opposed to each other.
複数の画素が面内に並んで配置された表示領域を含む表示パネルを備える表示装置の製造方法であって、
前記表示パネルを製造する際に、前記画素を構成する画素回路が設けられた画素回路基板を作製する工程を有し、
前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第1のスイッチング素子及び第2のスイッチング素子とを含み、
前記画素回路基板を作製する工程において、前記発光素子及び前記第1のスイッチング素子を形成した第1の基板と、前記第2のスイッチング素子を形成した第2の基板とを同一の母基板を用いて作製する際に、
前記母基板の一方の面側に、前記第1のスイッチング素子及び前記第2のスイッチング素子を形成する工程と、
前記第1のスイッチング素子及び前記第2のスイッチング素子の形成位置に、前記母基板を貫通するコンタクトホールを形成した後、前記母基板の他方の面側に、導電材料を塗布し、所定の形状にパターニングすることによって、当該コンタクトホールに埋め込まれた第1のコンタクトプラグ及び第2のコンタクトプラグを形成する工程とを含み、
前記母基板を前記第1の基板と前記第2の基板とに切断した後に、
前記第1の基板の他方の面と前記第2の基板の他方の面とを対向した状態で、前記第1のコンタクトプラグと前記第2のコンタクトプラグとの間を接続部を介して電気的に接続することを特徴とする表示装置の製造方法。
A method for manufacturing a display device including a display panel including a display region in which a plurality of pixels are arranged in a plane, comprising the steps of:
When manufacturing the display panel, a step of manufacturing a pixel circuit substrate on which a pixel circuit constituting the pixel is provided is included,
the pixel circuit includes a light-emitting element, and a first switching element and a second switching element that switch the lighting of the light-emitting element;
In the step of manufacturing the pixel circuit substrate, when a first substrate on which the light emitting element and the first switching element are formed and a second substrate on which the second switching element is formed are manufactured using a same mother substrate,
forming the first switching element and the second switching element on one surface side of the mother substrate;
forming contact holes penetrating the mother substrate at positions where the first switching element and the second switching element are to be formed, and then applying a conductive material to the other surface side of the mother substrate and patterning the conductive material into a predetermined shape to form a first contact plug and a second contact plug embedded in the contact holes;
After cutting the mother substrate into the first substrate and the second substrate,
A method for manufacturing a display device, characterized in that the first contact plug and the second contact plug are electrically connected via a connection portion while the other surface of the first substrate and the other surface of the second substrate are opposed to each other.
JP2020212545A 2020-12-22 2020-12-22 Display device and manufacturing method thereof Active JP7650654B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020212545A JP7650654B2 (en) 2020-12-22 2020-12-22 Display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020212545A JP7650654B2 (en) 2020-12-22 2020-12-22 Display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2022098895A JP2022098895A (en) 2022-07-04
JP7650654B2 true JP7650654B2 (en) 2025-03-25

Family

ID=82261762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020212545A Active JP7650654B2 (en) 2020-12-22 2020-12-22 Display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP7650654B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20260076051A1 (en) * 2022-09-01 2026-03-12 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156469A (en) 2004-11-25 2006-06-15 Nippon Hoso Kyokai <Nhk> Organic EL display device and method of manufacturing organic EL display device
CN108807349A (en) 2018-04-17 2018-11-13 友达光电股份有限公司 Display device and manufacturing method thereof
US20190259337A1 (en) 2018-02-20 2019-08-22 Emagin Corporation Microdisplay with reduced pixel size and method of forming same
JP2019161155A (en) 2018-03-16 2019-09-19 大日本印刷株式会社 Wiring board and method for manufacturing the same
JP2019186031A (en) 2018-04-10 2019-10-24 キヤノン株式会社 Display device and manufacturing method thereof
WO2020066787A1 (en) 2018-09-28 2020-04-02 ソニー株式会社 Display device and manufacturing method therefor
WO2020170936A1 (en) 2019-02-20 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 Imaging device
WO2020189534A1 (en) 2019-03-15 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 Image capture element and semiconductor element
CN111768700A (en) 2020-06-22 2020-10-13 武汉华星光电半导体显示技术有限公司 Display panel and display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016161155A (en) * 2015-02-27 2016-09-05 矢崎エナジーシステム株式会社 Hot water supply system

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156469A (en) 2004-11-25 2006-06-15 Nippon Hoso Kyokai <Nhk> Organic EL display device and method of manufacturing organic EL display device
US20190259337A1 (en) 2018-02-20 2019-08-22 Emagin Corporation Microdisplay with reduced pixel size and method of forming same
JP2019161155A (en) 2018-03-16 2019-09-19 大日本印刷株式会社 Wiring board and method for manufacturing the same
JP2019186031A (en) 2018-04-10 2019-10-24 キヤノン株式会社 Display device and manufacturing method thereof
CN108807349A (en) 2018-04-17 2018-11-13 友达光电股份有限公司 Display device and manufacturing method thereof
WO2020066787A1 (en) 2018-09-28 2020-04-02 ソニー株式会社 Display device and manufacturing method therefor
WO2020170936A1 (en) 2019-02-20 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 Imaging device
WO2020189534A1 (en) 2019-03-15 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 Image capture element and semiconductor element
CN111768700A (en) 2020-06-22 2020-10-13 武汉华星光电半导体显示技术有限公司 Display panel and display device

Also Published As

Publication number Publication date
JP2022098895A (en) 2022-07-04

Similar Documents

Publication Publication Date Title
JP6211873B2 (en) Organic EL display device and method of manufacturing organic EL display device
US9536933B2 (en) Display device having a light emitting layer on the auxiliary layer
US9887252B2 (en) Transparent display apparatus
KR101695082B1 (en) Display device
CN106067473A (en) Display device
JP6872343B2 (en) Display device and manufacturing method of display device
CN103794631A (en) Flexible organic electroluminescent device and method for fabricating the same
JP6223070B2 (en) Organic EL display device and method of manufacturing organic EL display device
JP2020109452A (en) Display device and manufacturing method for display device
JP2019003040A (en) Display
JP7478521B2 (en) Organic EL display device
KR102907888B1 (en) Display device
JP2005128310A (en) Display device and electronic device
JP4639662B2 (en) Electro-optical device and electronic apparatus
WO2018173415A1 (en) Display device
JP2019016504A (en) Display device and method of manufacturing display device
JP7650654B2 (en) Display device and manufacturing method thereof
JP7621110B2 (en) Display device
KR102242982B1 (en) Organic light emitting diode device and method for fabricating the same
JP7565782B2 (en) Display device and manufacturing method thereof
JP7621109B2 (en) Display device
JP7638091B2 (en) Display device and manufacturing method thereof
JP2008218330A (en) Organic EL display device
JP2022098885A (en) Display device and manufacturing method therefor
JP7546474B2 (en) Multi-Display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250312

R150 Certificate of patent or registration of utility model

Ref document number: 7650654

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150