Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7652020B2 - COMMUNICATION DEVICE, COMMUNICATION METHOD, AND PROGRAM - Google Patents
[go: Go Back, main page]

JP7652020B2 - COMMUNICATION DEVICE, COMMUNICATION METHOD, AND PROGRAM - Google Patents

COMMUNICATION DEVICE, COMMUNICATION METHOD, AND PROGRAM Download PDF

Info

Publication number
JP7652020B2
JP7652020B2 JP2021140136A JP2021140136A JP7652020B2 JP 7652020 B2 JP7652020 B2 JP 7652020B2 JP 2021140136 A JP2021140136 A JP 2021140136A JP 2021140136 A JP2021140136 A JP 2021140136A JP 7652020 B2 JP7652020 B2 JP 7652020B2
Authority
JP
Japan
Prior art keywords
phase
signal
output
communication device
local oscillators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021140136A
Other languages
Japanese (ja)
Other versions
JP2023034066A (en
Inventor
崇史 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2021140136A priority Critical patent/JP7652020B2/en
Publication of JP2023034066A publication Critical patent/JP2023034066A/en
Application granted granted Critical
Publication of JP7652020B2 publication Critical patent/JP7652020B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Description

本発明は、通信装置、通信方法およびプログラムに関する。 The present invention relates to a communication device, a communication method, and a program.

近年、電波を特定の方向に送信する技術または電波を特定の方向から受信する技術(いわゆるビームフォーミング技術)が知られている。例えば、ビームフォーミング技術によって電波を送信する回路(以下、「ビームフォーミング送信回路」とも言う。)は、複数の送信ポートそれぞれから出力する送信信号の位相または振幅を制御して、送信ビームを形成し、目的の方向において送信電力が最大になるように制御する。これによって、空間的電波利用効率の向上が図られる。 In recent years, technology for transmitting radio waves in a specific direction or receiving radio waves from a specific direction (so-called beamforming technology) has become known. For example, a circuit that transmits radio waves using beamforming technology (hereinafter also referred to as a "beamforming transmission circuit") controls the phase or amplitude of the transmission signal output from each of multiple transmission ports to form a transmission beam and control the transmission power to be maximized in the desired direction. This improves the spatial efficiency of radio wave utilization.

デジタル・ビームフォーミング送信回路においては、BB MPU(BaseBand Micro-Processing Unit)が、送信するIQ信号に位相差を付けてビームを制御する。このとき、LO(Local Oscillator)の位相が送信ポートごとに異なってしまうことによって、ビーム形成が高精度に行われなくなってしまう可能性がある。 In a digital beamforming transmission circuit, the BB MPU (BaseBand Micro-Processing Unit) controls the beam by adding a phase difference to the IQ signal to be transmitted. At this time, if the phase of the LO (Local Oscillator) differs for each transmission port, there is a possibility that beamforming will not be performed with high precision.

LOの位相が送信ポートごとに異なってしまう主な原因としては、LOのPLL(Phase Locked Loop)制御のロックするタイミングが送信ポートごとに異なってしまうこと、運用中の温度変化によってLOの位相が送信ポートごとに異なってしまうことなどが挙げられる。例えば、LOの温度変化は全部の送信ポートにおいて同じになるとは限らないため、温度変化によるLOの位相の変動は、いずれか二つ以上の送信ポートにおいて異なってしまう可能性がある。 The main reasons why the LO phase differs for each transmitting port include the timing of locking the LO's PLL (Phase Locked Loop) control differing for each transmitting port, and the LO phase differing for each transmitting port due to temperature changes during operation. For example, the temperature change of the LO is not necessarily the same for all transmitting ports, so the fluctuation in the LO phase due to temperature change may differ for any two or more transmitting ports.

そこで、事前に取得された温度とLOの位相との関係をメモリに保存し、温度センサから得られた温度に対応するLOの位相をメモリから取得し、メモリから取得したLOの位相に基づいてLOの位相を調整することによって、位相の変動を補償する補償回路と補償方法とが提案されている(例えば、特許文献1参照)。 Therefore, a compensation circuit and compensation method have been proposed that compensate for phase fluctuations by storing in memory the relationship between the temperature and the LO phase obtained in advance, obtaining from the memory the LO phase corresponding to the temperature obtained from the temperature sensor, and adjusting the LO phase based on the LO phase obtained from the memory (see, for example, Patent Document 1).

特開2019-212947号公報JP 2019-212947 A

しかしながら、温度とLOの位相との関係をメモリに保存しておく技術には、改善すべき点が2点は存在する。 However, there are two areas that need improvement in the technology for storing the relationship between temperature and LO phase in memory.

1点目は、周囲の温度変化が検出されるタイミングと位相変動の補償のタイミングとにタイムラグが発生してしまうため、位相変動の補償が急激な温度変化に追従できないことである。 The first problem is that a time lag occurs between when the ambient temperature change is detected and when the phase shift is compensated for, meaning that the compensation for the phase shift cannot keep up with sudden temperature changes.

2点目は、LOの温度を正確に測定することが困難であるために位相変動の補償の精度に限界があることである。LOを構成するVCO(Voltage Controlled Oscillator)の温度を正確に測定するためには、発振トランジスタ内部の温度を正確に測定する必要がある。しかし、発振トランジスタ内部の温度を正確に測定するのは困難であるために、VCOの温度、すなわちLOの温度を正確に測定することが困難である。 The second problem is that the accuracy of phase fluctuation compensation is limited because it is difficult to accurately measure the temperature of the LO. In order to accurately measure the temperature of the VCO (Voltage Controlled Oscillator) that constitutes the LO, it is necessary to accurately measure the temperature inside the oscillation transistor. However, because it is difficult to accurately measure the temperature inside the oscillation transistor, it is difficult to accurately measure the temperature of the VCO, i.e., the temperature of the LO.

そこで、ビームフォーミングの精度を向上させることを可能とする技術が提供されることが望まれる。 Therefore, it is desirable to provide technology that can improve the accuracy of beamforming.

上記問題を解決するために、本発明のある観点によれば、基準発振信号に基づいて複数の局部発振器それぞれにベースバンド信号を出力する信号出力部を備える、通信装置であって、前記複数の局部発振器それぞれは、電圧制御発振器からのフィードバック信号の位相と前記基準発振信号の位相との位相差に応じたパルス信号を前記信号出力部に出力する位相比較器を備え、前記信号出力部は、前記複数の局部発振器それぞれから出力される前記パルス信号に基づいて、前記複数の局部発振器それぞれに出力するベースバンド信号の位相補正値を算出し、前記位相補正値に基づいて前記複数の局部発振器それぞれに出力するベースバンド信号の位相を補正する、通信装置が提供される。 In order to solve the above problem, according to one aspect of the present invention, a communication device is provided that includes a signal output unit that outputs a baseband signal to each of a plurality of local oscillators based on a reference oscillation signal, and each of the plurality of local oscillators includes a phase comparator that outputs a pulse signal to the signal output unit according to a phase difference between the phase of a feedback signal from a voltage controlled oscillator and the phase of the reference oscillation signal, and the signal output unit calculates a phase correction value of the baseband signal to be output to each of the plurality of local oscillators based on the pulse signal output from each of the plurality of local oscillators, and corrects the phase of the baseband signal to be output to each of the plurality of local oscillators based on the phase correction value.

前記通信装置は、前記局部発振器における前記位相比較器からの出力が分岐された位置に、ADコンバータを備え、前記ADコンバータは、前記位相比較器からの出力をサンプリングして、前記信号出力部に出力してもよい。 The communication device may include an AD converter at a position where the output from the phase comparator in the local oscillator is branched, and the AD converter may sample the output from the phase comparator and output it to the signal output unit.

前記通信装置は、バッファを備え、前記位相比較器からの出力は、前記バッファを介して前記ADコンバータに入力され、前記ADコンバータによってサンプリングされてよい。
The communication device may include a buffer , and the output from the phase comparator may be input to the AD converter via the buffer and sampled by the AD converter.

前記信号出力部は、前記基準発振信号の位相を基準とした前記フィードバック信号の位相の遅れを前記位相補正値として算出してもよい。 The signal output unit may calculate the phase delay of the feedback signal relative to the phase of the reference oscillation signal as the phase correction value.

前記信号出力部は、IQ信号に付加される位相差から、前記位相補正値を差し引きして得られる位相差を、前記IQ信号に付加される位相差として更新し、更新後の位相差が前記IQ信号に付加されるように制御してもよい。 The signal output unit may update the phase difference to be added to the IQ signal by subtracting the phase correction value from the phase difference to be added to the IQ signal, and may perform control so that the updated phase difference is added to the IQ signal.

前記通信装置は、送信回路に適用されてもよい。 The communication device may be applied to a transmission circuit.

前記通信装置は、受信回路に適用されてもよい。 The communication device may be applied to a receiving circuit.

また、本発明の別の観点によれば、基準発振信号に基づいて複数の局部発振器それぞれにベースバンド信号を出力する信号出力部を備える、通信装置による通信方法であって、前記複数の局部発振器それぞれは、電圧制御発振器からのフィードバック信号の位相と前記基準発振信号の位相との位相差に応じたパルス信号を前記信号出力部に出力する位相比較器を備え、前記信号出力部は、前記複数の局部発振器それぞれから出力される前記パルス信号に基づいて、前記複数の局部発振器それぞれに出力するベースバンド信号の位相補正値を算出し、前記位相補正値に基づいて前記複数の局部発振器それぞれに出力するベースバンド信号の位相を補正する、通信方法が提供される。 In addition, according to another aspect of the present invention, there is provided a communication method using a communication device including a signal output unit that outputs a baseband signal to each of a plurality of local oscillators based on a reference oscillation signal, each of the plurality of local oscillators including a phase comparator that outputs a pulse signal to the signal output unit according to a phase difference between the phase of a feedback signal from a voltage controlled oscillator and the phase of the reference oscillation signal, and the signal output unit calculates a phase correction value of the baseband signal to be output to each of the plurality of local oscillators based on the pulse signal output from each of the plurality of local oscillators, and corrects the phase of the baseband signal to be output to each of the plurality of local oscillators based on the phase correction value.

また、本発明の別の観点によれば、コンピュータを、基準発振信号に基づいて複数の局部発振器それぞれにベースバンド信号を出力する信号出力部を備える、通信装置であって、前記複数の局部発振器それぞれは、電圧制御発振器からのフィードバック信号の位相と前記基準発振信号の位相との位相差に応じたパルス信号を前記信号出力部に出力する位相比較器を備え、前記信号出力部は、前記複数の局部発振器それぞれから出力される前記パルス信号に基づいて、前記複数の局部発振器それぞれに出力するベースバンド信号の位相補正値を算出し、前記位相補正値に基づいて前記複数の局部発振器それぞれに出力するベースバンド信号の位相を補正する、通信装置として機能させるプログラムが提供される。 In accordance with another aspect of the present invention, a program is provided that causes a computer to function as a communications device that includes a signal output unit that outputs a baseband signal to each of a plurality of local oscillators based on a reference oscillation signal, each of the plurality of local oscillators includes a phase comparator that outputs a pulse signal to the signal output unit according to a phase difference between the phase of a feedback signal from a voltage controlled oscillator and the phase of the reference oscillation signal, and the signal output unit calculates a phase correction value of the baseband signal to be output to each of the plurality of local oscillators based on the pulse signal output from each of the plurality of local oscillators, and corrects the phase of the baseband signal to be output to each of the plurality of local oscillators based on the phase correction value.

以上説明したように本発明によれば、ビームフォーミングの精度を向上させることを可能とする技術が提供される。 As described above, the present invention provides technology that makes it possible to improve the accuracy of beamforming.

一般的なビームフォーミング送信回路の構成例を示す図である。FIG. 1 is a diagram illustrating an example of the configuration of a general beamforming transmission circuit. ビームフォーミング送信回路の機能構成例を示す図である。FIG. 2 is a diagram illustrating an example of a functional configuration of a beamforming transmission circuit. LOの内部構成を詳細化したビームフォーミング送信回路の構成例を示す図である。FIG. 2 is a diagram illustrating an example of the configuration of a beamforming transmission circuit in which the internal configuration of an LO is detailed. 位相周波数基準発振源の構成例を示す図である。FIG. 2 is a diagram illustrating an example of the configuration of a phase frequency reference oscillation source. D型フリップ・フロップ回路によって構成されたPFDの構成例を示す図である。FIG. 1 is a diagram showing an example of the configuration of a PFD formed by a D-type flip-flop circuit. 本発明の第1の実施形態において位相周波数基準発振信号の位相に比べてフィードバック信号の位相が遅れている場合におけるPFDの入出力関係を示すタイミングチャートである。5 is a timing chart showing the input/output relationship of the PFD when the phase of a feedback signal lags behind the phase of a phase frequency reference oscillation signal in the first embodiment of the present invention. 同実施形態において位相周波数基準発振信号の位相に比べてフィードバック信号の位相が進んでいる場合におけるPFDの入出力関係を示すタイミングチャートである。10 is a timing chart showing the input/output relationship of the PFD in the embodiment when the phase of a feedback signal leads the phase of a phase frequency reference oscillation signal. 同実施形態において位相周波数基準発振信号IN_Aの位相とフィードバック信号IN_Bの位相とが同期した場合におけるPFDの入出力関係を示すタイミングチャートである。10 is a timing chart showing the input/output relationship of the PFD when the phase of a phase frequency reference oscillation signal IN_A and the phase of a feedback signal IN_B are synchronized in the embodiment; 同実施形態において位相周波数基準発振信号と各LOがロックしたタイミングの例を示す図である。11 is a diagram showing an example of timing when the phase frequency reference oscillation signal and each LO are locked in the same embodiment. FIG. JK型フリップ・フロップ回路によって構成されたPFDの構成例を示す図である。FIG. 1 is a diagram showing an example of the configuration of a PFD formed by a JK type flip-flop circuit. 本発明の第2の実施形態において位相周波数基準発振信号の位相に比べてフィードバック信号の位相が遅れている場合におけるPFDの入出力関係を示すタイミングチャートである。10 is a timing chart showing the input/output relationship of the PFD when the phase of a feedback signal lags behind the phase of a phase frequency reference oscillation signal in the second embodiment of the present invention. 同実施形態において位相周波数基準発振信号の位相に比べてフィードバック信号の位相が進んでいる場合におけるPFDの入出力関係を示すタイミングチャートである。10 is a timing chart showing the input/output relationship of the PFD in the embodiment when the phase of a feedback signal leads the phase of a phase frequency reference oscillation signal. 同実施形態において位相周波数基準発振信号の位相とフィードバック信号の位相とが同期した場合におけるPFDの入出力関係を示すタイミングチャートである。10 is a timing chart showing the input/output relationship of the PFD when the phase of the phase frequency reference oscillation signal and the phase of the feedback signal are synchronized in the embodiment. 同実施形態において位相周波数基準発振信号と各LOがロックしたタイミングの例を示す図である。11 is a diagram showing an example of timing when the phase frequency reference oscillation signal and each LO are locked in the same embodiment. FIG.

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。 The preferred embodiment of the present invention will be described in detail below with reference to the attached drawings. Note that in this specification and the drawings, components having substantially the same functional configuration are designated by the same reference numerals to avoid redundant description.

また、本明細書および図面において、実質的に同一の機能構成を有する複数の構成要素を、同一の符号の後に異なる数字を付して区別する場合がある。ただし、実質的に同一の機能構成を有する複数の構成要素等の各々を特に区別する必要がない場合、同一符号のみを付する。また、異なる実施形態の類似する構成要素については、同一の符号の後に異なるアルファベットを付して区別する場合がある。ただし、異なる実施形態の類似する構成要素等の各々を特に区別する必要がない場合、同一符号のみを付する。 In addition, in this specification and drawings, multiple components having substantially the same functional configuration may be distinguished by adding different numbers after the same reference symbol. However, if there is no particular need to distinguish between multiple components having substantially the same functional configuration, only the same reference symbol will be used. In addition, similar components in different embodiments may be distinguished by adding different letters after the same reference symbol. However, if there is no particular need to distinguish between similar components in different embodiments, only the same reference symbol will be used.

(0.概要)
まず、本発明の実施形態の概要について説明する。
(0. Overview)
First, an overview of the embodiment of the present invention will be described.

図1は、一般的なビームフォーミング送信回路の構成例を示す図である。図1に示されるように、一般的なビームフォーミング送信回路9は、位相周波数基準発振源11と、BB MPU90とを備える。BB MPU90は、0からn(nは自然数)までの送信ポートに対応するミキサ12-0~12-nを有している。 Figure 1 is a diagram showing an example of the configuration of a typical beamforming transmission circuit. As shown in Figure 1, a typical beamforming transmission circuit 9 includes a phase frequency reference oscillator 11 and a BB MPU 90. The BB MPU 90 has mixers 12-0 to 12-n that correspond to transmission ports from 0 to n (n is a natural number).

また、ビームフォーミング送信回路9は、0からnまでの送信ポートに対応する、DAC(Digital-Analog Converter)13-0~13-n、LO14-0~14-n、ミキサ15-0~15-n、可変ゲインアンプ16-0~16‐n、および、アンテナ17-0~17-nを備える。 The beamforming transmission circuit 9 also includes DACs (Digital-Analog Converters) 13-0 to 13-n, LOs 14-0 to 14-n, mixers 15-0 to 15-n, variable gain amplifiers 16-0 to 16-n, and antennas 17-0 to 17-n, which correspond to the transmission ports 0 to n.

位相周波数基準発振源11は、位相周波数基準発振信号をBB MPU90に出力する。BB MPU90は、0からnまでの送信ポートそれぞれについて、ミキサ12によって生成されるIQ信号の位相に対して、位相周波数基準発振信号の位相を基準にした位相差wが付加されるように制御し、制御後の信号をベースバンド信号としてDAC13に出力する。続いて、0からnまでの送信ポートそれぞれについて、以下の動作がなされる。 The phase frequency reference oscillation source 11 outputs a phase frequency reference oscillation signal to the BB MPU 90. The BB MPU 90 controls the phase of the IQ signal generated by the mixer 12 so that a phase difference w based on the phase of the phase frequency reference oscillation signal is added to the phase of the IQ signal generated by the mixer 12 for each of the transmission ports 0 to n, and outputs the controlled signal to the DAC 13 as a baseband signal. Next, the following operations are performed for each of the transmission ports 0 to n.

DAC13は、BB MPU90から出力された信号を、デジタル形式からアナログ形式に変換し、変換後の信号をミキサ15に出力する。ミキサ15は、DAC13から出力された信号と、LO14から出力された局部発信信号とを混合して可変ゲインアンプ16に出力する。可変ゲインアンプ16は、ミキサ15から出力された信号を増幅し、アンテナ17は、可変ゲインアンプ16から出力された信号に基づいて、空間に電波を放射する。 DAC 13 converts the signal output from BB MPU 90 from digital to analog format and outputs the converted signal to mixer 15. Mixer 15 mixes the signal output from DAC 13 with the local oscillator signal output from LO 14 and outputs the result to variable gain amplifier 16. Variable gain amplifier 16 amplifies the signal output from mixer 15, and antenna 17 radiates radio waves into space based on the signal output from variable gain amplifier 16.

このとき、LO14の位相が送信ポートごとに異なってしまうことによって、ビーム形成が高精度に行われなくなってしまう可能性がある。 In this case, the phase of LO14 may differ for each transmit port, which may result in beamforming not being performed with high accuracy.

LO14の位相が送信ポートごとに異なってしまう主な原因としては、LO14のPLL制御のロックするタイミングが送信ポートごとに異なってしまうこと、運用中の温度変化によってLO14の位相が送信ポートごとに異なってしまうことなどが挙げられる。例えば、LO14の温度変化は全部の送信ポートにおいて同じになるとは限らないため、温度変化によるLO14の位相の変動は、いずれか二つ以上の送信ポートにおいて異なってしまう可能性がある。 The main reasons why the phase of LO14 differs for each transmitting port include the timing at which the PLL control of LO14 locks differing for each transmitting port, and the phase of LO14 differing for each transmitting port due to temperature changes during operation. For example, the temperature change of LO14 is not necessarily the same for all transmitting ports, so the phase fluctuation of LO14 due to temperature change may differ for any two or more transmitting ports.

そこで、本発明の実施形態においては、ビームフォーミングの精度を向上させることを可能とする技術について主に提案する。 Therefore, in the embodiment of the present invention, we mainly propose a technology that makes it possible to improve the accuracy of beamforming.

以上、本発明の実施形態の概要について説明した。 The above describes an overview of an embodiment of the present invention.

(1.第1の実施形態)
続いて、本発明の第1の実施形態について説明する。
1. First embodiment
Next, a first embodiment of the present invention will be described.

(1-1.ビームフォーミング送信回路の構成)
まず、本発明の第1の実施形態に係るビームフォーミング送信回路の構成例について説明する。
(1-1. Configuration of Beamforming Transmission Circuit)
First, a configuration example of a beamforming transmission circuit according to a first embodiment of the present invention will be described.

(送信回路の構成例)
図2は、本発明の第1の実施形態に係るビームフォーミング送信回路の機能構成例を示す図である。図2に示されるように、ビームフォーミング送信回路1は、位相周波数基準発振源11と、BB MPU10とを備える。BB MPU10は、0からnまでの送信ポートに対応するミキサ12-0~12-nを有している。
(Example of a transmission circuit configuration)
Fig. 2 is a diagram showing an example of the functional configuration of a beamforming transmission circuit according to the first embodiment of the present invention. As shown in Fig. 2, the beamforming transmission circuit 1 includes a phase frequency reference oscillator 11 and a BB MPU 10. The BB MPU 10 includes mixers 12-0 to 12-n corresponding to transmission ports 0 to n.

また、ビームフォーミング送信回路1は、0からnまでの送信ポートに対応する、DAC13-0~13-n、LO14-0~14-n、ミキサ15-0~15-n、可変ゲインアンプ16-0~16‐n、および、アンテナ17-0~17-nを備える。さらに、本発明の第1の実施形態においては、ビームフォーミング送信回路1は、0からnまでの送信ポートに対応する、ADC(Analog-Digital Converter)18-0~18-nを備える。 The beamforming transmission circuit 1 also includes DACs 13-0 to 13-n, LOs 14-0 to 14-n, mixers 15-0 to 15-n, variable gain amplifiers 16-0 to 16-n, and antennas 17-0 to 17-n, which correspond to the transmission ports 0 to n. Furthermore, in the first embodiment of the present invention, the beamforming transmission circuit 1 also includes ADCs (Analog-Digital Converters) 18-0 to 18-n, which correspond to the transmission ports 0 to n.

ADC18は、LO14が備える、位相比較器(PFD:Phase Frequency Detector)からの出力が分岐されて得られた出力をサンプリングする。より詳細に、ADC18は、LO14が備える、位相比較器(以下、「PFD」とも言う。)からの出力信号をアナログ形式からデジタル信号に変換し、変換後の信号をBB MPU10に出力する。 The ADC 18 samples the output obtained by branching the output from the phase comparator (PFD: Phase Frequency Detector) included in the LO 14. More specifically, the ADC 18 converts the output signal from the phase comparator (hereinafter also referred to as "PFD") included in the LO 14 from analog format to a digital signal, and outputs the converted signal to the BB MPU 10.

図3は、LOの内部構成を詳細化したビームフォーミング送信回路の構成例を示す図である。図3に示されるように、位相周波数基準発振源11は、分配器を介して位相周波数基準発振信号を、LO♯1~LO♯N(Nは、n+1に相当)、および、BB MPU10それぞれに出力する。これによって、ビームフォーミング送信回路全体の位相基準が、全て位相周波数基準発振源11の位相に合わせられる。 Figure 3 is a diagram showing an example of the configuration of a beamforming transmission circuit with the internal configuration of the LO in detail. As shown in Figure 3, the phase frequency reference oscillation source 11 outputs phase frequency reference oscillation signals to LO#1 to LO#N (N corresponds to n+1) and the BB MPU 10 via a distributor. This causes the phase references of the entire beamforming transmission circuit to be aligned with the phase of the phase frequency reference oscillation source 11.

LO♯1~LO♯Nそれぞれが有する構成は、同様であるため、図3に示された例では、LO♯Nが有する構成に符号が付されており、他のLOが有する構成に付される符号は省略されている。LO♯1~LO♯Nそれぞれは、PFD21、CP(Charge Pump)23、フィルタ24、VCO25、分周器26、ミキサ15、DAC13を備える。 Since the configurations of LO#1 to LO#N are similar, in the example shown in FIG. 3, the configuration of LO#N is marked with a reference symbol, and the reference symbols of the configurations of the other LOs are omitted. Each of LO#1 to LO#N includes a PFD 21, a CP (Charge Pump) 23, a filter 24, a VCO 25, a divider 26, a mixer 15, and a DAC 13.

また、本発明の第1の実施形態において、LO♯1~LO♯Nそれぞれは、PFD21からの出力が分岐された位置に、バッファ22およびADC18を備える。 In addition, in the first embodiment of the present invention, each of LO#1 to LO#N includes a buffer 22 and an ADC 18 at the position where the output from the PFD 21 is branched.

CP23は、PFD21からのパルス電圧(出力電圧)を上昇させる。フィルタ24は、CP23から出力された信号に対して時間積分を行うことにより、パルス幅に比例した直流電圧を得る。フィルタ24は、パルス幅に比例した直流電圧をVCO25に出力する。 CP23 increases the pulse voltage (output voltage) from PFD21. Filter 24 obtains a DC voltage proportional to the pulse width by performing time integration on the signal output from CP23. Filter 24 outputs the DC voltage proportional to the pulse width to VCO25.

VCO25は、フィルタ24から出力された直流電圧の値に応じて出力信号の周波数を変化させる。これによって、LOへの入力信号とLOからの出力信号との間において位相が同期するように制御される。分周器26は、VCO25からの出力信号に対して、設定された分周比によって周波数分周し、分周後の信号をフィードバック信号として、PFD21に出力する。 The VCO 25 changes the frequency of the output signal according to the value of the DC voltage output from the filter 24. This controls the phase to be synchronized between the input signal to the LO and the output signal from the LO. The frequency divider 26 divides the frequency of the output signal from the VCO 25 by a set division ratio, and outputs the divided signal to the PFD 21 as a feedback signal.

PFD21は、位相周波数基準発振源11からの入力信号(すなわち、位相周波数基準発振信号)の位相と分周器26から出力されたフィードバック信号の位相とを比較して位相差を得る。PFD21は、位相差に応じたデューティ比を持つパルス信号をCP23に出力する。それとともに、PFD21は、CP23への出力が分岐された位置に存在するバッファ22に当該パルス信号を出力する。 The PFD 21 obtains a phase difference by comparing the phase of the input signal (i.e., the phase frequency reference oscillation signal) from the phase frequency reference oscillation source 11 with the phase of the feedback signal output from the frequency divider 26. The PFD 21 outputs a pulse signal having a duty ratio according to the phase difference to the CP 23. At the same time, the PFD 21 outputs the pulse signal to the buffer 22 located at the position where the output to the CP 23 is branched.

バッファ22は、LOにおける負帰還制御に影響を及ぼさないよう広帯域に渡って高い入力インピーダンスを持つ。 The buffer 22 has a high input impedance over a wide bandwidth so as not to affect the negative feedback control in the LO.

ADC18は、PFD21からバッファ22を介して入力されたパルス信号に対してサンプリングを行う。より詳細に、ADC18は、アナログ形式のパルス信号を一定の時間単位に区切り、時間単位ごとの信号レベルをデジタル形式のパルス信号として抽出するサンプリングを行う。ADC18は、サンプリングによって得たデジタル形式のパルス信号をBB MPU10に出力する。 The ADC 18 samples the pulse signal input from the PFD 21 via the buffer 22. More specifically, the ADC 18 divides the analog pulse signal into fixed time units and performs sampling to extract the signal level for each time unit as a digital pulse signal. The ADC 18 outputs the digital pulse signal obtained by sampling to the BB MPU 10.

BB MPU10は、メモリに記録されたプログラムがプロセッサによって読み取られ、プロセッサによって実行されることによってその機能が実現される。上記したように、BB MPU10は、IQ信号の位相に対して、位相周波数基準発振信号の位相を基準にした位相差wが付加されるように制御し、制御後の信号をベースバンド信号としてDAC13に出力する信号出力部として機能する。 The BB MPU 10 realizes its functions by having the processor read and execute a program recorded in the memory. As described above, the BB MPU 10 functions as a signal output unit that controls the phase of the IQ signal so that a phase difference w based on the phase of the phase frequency reference oscillation signal is added to the phase of the IQ signal, and outputs the controlled signal to the DAC 13 as a baseband signal.

このとき、BB MPU10は、ADC18から出力されたパルス信号に基づいて、位相周波数基準発振源11の位相とVCO25の位相との位相差をベースバンド信号の位相補正値として算出する。BB MPU10は、算出した位相補正値に基づいてLO♯Nに出力されるベースバンド信号の位相を補正する。 At this time, the BB MPU 10 calculates the phase difference between the phase of the phase frequency reference oscillator 11 and the phase of the VCO 25 as a phase correction value of the baseband signal based on the pulse signal output from the ADC 18. The BB MPU 10 corrects the phase of the baseband signal output to LO#N based on the calculated phase correction value.

より詳細に、BB MPU10は、位相周波数基準発振源11の位相を基準としたVCO25の位相の遅れを位相補正値として算出し、IQ信号に付加される位相差wから、位相補正値を差し引きして得られる位相差を、IQ信号に付加される位相差として更新し、更新後の位相差がIQ信号に付加されるように制御し、制御後の信号をベースバンド信号としてDAC13に出力する。 More specifically, the BB MPU 10 calculates the phase delay of the VCO 25 based on the phase of the phase frequency reference oscillator 11 as a phase correction value, updates the phase difference obtained by subtracting the phase correction value from the phase difference w to be added to the IQ signal as the phase difference to be added to the IQ signal, controls so that the updated phase difference is added to the IQ signal, and outputs the controlled signal to the DAC 13 as a baseband signal.

以上に説明したLO♯Nにおける制御と同様な制御が、LO♯1~♯N-1についても実行される。これによって、BB MPU10から出力される、複数の送信ポートそれぞれに対応するベースバンド信号の位相が一致するように調整される。したがって、ビームフォーミングの精度が向上することが期待される。 The same control as that for LO#N described above is also performed for LO#1 to #N-1. This adjusts the phases of the baseband signals output from BB MPU10 corresponding to each of the multiple transmit ports so that they match. This is expected to improve the accuracy of beamforming.

(位相周波数基準発振源11の構成例)
図4は、位相周波数基準発振源11の構成例を示す図である。図4に示されるように、位相周波数基準発振源11は、GPS(Global Positioning System)レシーバ27と接続されており、GPSレシーバ27が出力するGPSタイムパルスに同期した位相周波数基準発振信号を出力する。位相周波数基準発振源11によって出力された位相周波数基準発振信号は、分配器を介してLO♯1~LO♯N、および、BB MPU10それぞれに入力される。
(Example of configuration of phase frequency reference oscillation source 11)
Fig. 4 is a diagram showing a configuration example of the phase frequency reference oscillation source 11. As shown in Fig. 4, the phase frequency reference oscillation source 11 is connected to a GPS (Global Positioning System) receiver 27, and outputs a phase frequency reference oscillation signal synchronized with a GPS time pulse output by the GPS receiver 27. The phase frequency reference oscillation signal output by the phase frequency reference oscillation source 11 is input to each of LO#1 to LO#N and BB MPU 10 via a distributor.

(PFD21の構成例)
LOにおけるPFDは、D型またはJK型フリップ・フロップ回路によって構成されるのが一般的である。
(Configuration example of PFD 21)
The PFD in the LO is generally configured with a D-type or JK-type flip-flop circuit.

図5は、D型フリップ・フロップ回路によって構成されたPFD21の構成例を示す図である。D型フリップ・フロップ211のIN_Aには、分配器が接続されており、位相周波数基準発振源11から出力された位相周波数基準発振信号が分配器を介してIN_Aに入力される。一方、D型フリップ・フロップ211のIN_Bには、分周器が接続されており、分周器から出力されるフィードバック信号がIN_Bに入力される。 Figure 5 is a diagram showing an example of the configuration of a PFD 21 composed of a D-type flip-flop circuit. A distributor is connected to IN_A of the D-type flip-flop 211, and the phase frequency reference oscillation signal output from the phase frequency reference oscillation source 11 is input to IN_A via the distributor. On the other hand, a frequency divider is connected to IN_B of the D-type flip-flop 211, and the feedback signal output from the frequency divider is input to IN_B.

D型フリップ・フロップ211からの出力は、分岐され、D型フリップ・フロップ211からの出力の一方は、CP23に入力され、負帰還ループを構成する。D型フリップ・フロップ211からの出力の他方は、バッファ22(図3)の例としてのバッファ221を介して、ADC18(図3)の例としてのADC181に入力される。ADC181によってサンプリングされた信号は、BB MPU10に出力される。 The output from D-type flip-flop 211 is branched, and one of the outputs from D-type flip-flop 211 is input to CP23, forming a negative feedback loop. The other output from D-type flip-flop 211 is input to ADC181, an example of ADC18 (Figure 3), via buffer 221, an example of buffer 22 (Figure 3). The signal sampled by ADC181 is output to BB MPU10.

同様に、D型フリップ・フロップ212からの出力は、分岐され、D型フリップ・フロップ212からの出力の一方は、CP23に入力され、負帰還ループを構成する。D型フリップ・フロップ212からの出力の他方は、バッファ22(図3)の例としてのバッファ222を介して、ADC18(図3)の例としてのADC182に入力される。ADC182によってサンプリングされた信号は、BB MPU10に出力される。 Similarly, the output from D-type flip-flop 212 is branched, and one of the outputs from D-type flip-flop 212 is input to CP23, forming a negative feedback loop. The other output from D-type flip-flop 212 is input to ADC182, an example of ADC18 (FIG. 3), via buffer 222, an example of buffer 22 (FIG. 3). The signal sampled by ADC182 is output to BB MPU10.

以上、本発明の第1の実施形態に係るビームフォーミング送信回路の構成例について説明した。 The above describes an example of the configuration of a beamforming transmission circuit according to the first embodiment of the present invention.

(1-2.ビームフォーミング送信回路の動作)
続いて、本発明の第1の実施形態に係るビームフォーミング送信回路1の動作例について説明する。
(1-2. Operation of Beamforming Transmission Circuit)
Next, an example of the operation of the beamforming transmission circuit 1 according to the first embodiment of the present invention will be described.

図2~図5を参照しながら、ビームフォーミング送信回路1の動作例について説明する。位相周波数基準発振源11は、GPSレシーバ27(図4)が出力するGPSタイムパルスに同期した位相周波数基準発振信号を出力する。位相周波数基準発振源11によって出力された位相周波数基準発振信号は、分配器を介してLO♯1~LO♯N、および、BB MPU10それぞれに入力される。 An example of the operation of the beamforming transmission circuit 1 will be described with reference to Figures 2 to 5. The phase frequency reference oscillation source 11 outputs a phase frequency reference oscillation signal synchronized with the GPS time pulse output by the GPS receiver 27 (Figure 4). The phase frequency reference oscillation signal output by the phase frequency reference oscillation source 11 is input to LO#1 to LO#N and the BB MPU 10 via a distributor.

BB MPU10は、LO♯1~LO♯Nが備えるPFD21に入力されるフィードバック信号の周波数を所望の周波数とするため、LO♯1~LO♯Nが備える分周器26における分周比を設定する。LO♯1~LO♯Nが備えるPFD21は、位相周波数基準発振源11から出力された位相周波数基準発振信号の位相と分周器26から出力されたフィードバック信号の位相との比較を開始する。 The BB MPU 10 sets the division ratio in the divider 26 in each of the LO#1 to LO#N to set the frequency of the feedback signal input to the PFD 21 in each of the LO#1 to LO#N to the desired frequency. The PFD 21 in each of the LO#1 to LO#N starts comparing the phase of the phase frequency reference oscillation signal output from the phase frequency reference oscillation source 11 with the phase of the feedback signal output from the divider 26.

(初期位相の検出)
図6は、位相周波数基準発振信号の位相に比べてフィードバック信号の位相が遅れている場合におけるPFD21の入出力関係を示すタイミングチャートである。図6を参照すると、位相周波数基準発振信号IN_Aの位相に比べてフィードバック信号IN_Bの位相が位相差ΔΦだけ遅れている(すなわち、位相の遅れΔΦ>0が成立している)。第1の実施形態においては、IN_AおよびIN_Bの立ち上がりエッジ間の幅が位相差に相当する。また、図6を参照すると、D型フリップ・フロップ211からの出力信号OUT_A、および、D型フリップ・フロップ212からの出力信号OUT_Bも示されている。
(Initial Phase Detection)
6 is a timing chart showing the input/output relationship of the PFD 21 when the phase of the feedback signal is delayed compared to the phase of the phase frequency reference oscillation signal. Referring to FIG. 6, the phase of the feedback signal IN_B is delayed by a phase difference ΔΦ compared to the phase of the phase frequency reference oscillation signal IN_A (i.e., the phase delay ΔΦ>0 is established). In the first embodiment, the width between the rising edges of IN_A and IN_B corresponds to the phase difference. Also referring to FIG. 6, the output signal OUT_A from the D-type flip-flop 211 and the output signal OUT_B from the D-type flip-flop 212 are shown.

図7は、位相周波数基準発振信号の位相に比べてフィードバック信号の位相が進んでいる場合におけるPFD21の入出力関係を示すタイミングチャートである。図7を参照すると、位相周波数基準発振信号IN_Aの位相に比べてフィードバック信号IN_Bの位相が位相差ΔΦだけ進んでいる(すなわち、位相の遅れΔΦ<0が成立している)。第1の実施形態においては、IN_AおよびIN_Bの立ち上がりエッジ間の幅が位相差に相当する。また、図7を参照すると、D型フリップ・フロップ211からの出力信号OUT_A、および、D型フリップ・フロップ212からの出力信号OUT_Bも示されている。 Figure 7 is a timing chart showing the input/output relationship of PFD 21 when the phase of the feedback signal leads compared to the phase of the phase frequency reference oscillation signal. Referring to Figure 7, the phase of feedback signal IN_B leads compared to the phase of phase frequency reference oscillation signal IN_A by a phase difference ΔΦ (i.e., phase delay ΔΦ<0 holds). In the first embodiment, the width between the rising edges of IN_A and IN_B corresponds to the phase difference. Also referring to Figure 7, output signal OUT_A from D-type flip-flop 211 and output signal OUT_B from D-type flip-flop 212 are shown.

図8は、位相周波数基準発振信号IN_Aの位相とフィードバック信号IN_Bの位相とが同期した場合におけるPFD21の入出力関係を示すタイミングチャートである。位相周波数基準発振信号IN_Aの位相とフィードバック信号IN_Bの位相との間に位相差が生じていても(図6および図7)、PFD21における位相同士の比較が開始されると、LOにおける負帰還制御によって、図8に示されたように、位相周波数基準発振信号IN_Aの位相とフィードバック信号IN_Bの位相とが同期するように制御される。 Figure 8 is a timing chart showing the input/output relationship of PFD21 when the phase of the phase frequency reference oscillation signal IN_A and the phase of the feedback signal IN_B are synchronized. Even if there is a phase difference between the phase of the phase frequency reference oscillation signal IN_A and the phase of the feedback signal IN_B (Figures 6 and 7), when the comparison of the phases in PFD21 starts, the phase of the phase frequency reference oscillation signal IN_A and the phase of the feedback signal IN_B are controlled to be synchronized by negative feedback control in LO, as shown in Figure 8.

位相周波数基準発振信号IN_Aの位相とフィードバック信号IN_Bの位相とが同期した時点(すなわち、OUT_Aのパルス幅とOUT_Bのパルス幅が揃った時点)において、LOの状態がロック状態となる。BB MPU10は、OUT_AおよびOUT_Bを観測しながら、位相周波数基準発振信号IN_Aのどの立ち上がりエッジでLOがロックしたかをメモリに記録する。 When the phase of the phase frequency reference oscillation signal IN_A and the phase of the feedback signal IN_B are synchronized (i.e., when the pulse width of OUT_A and the pulse width of OUT_B are aligned), the LO state becomes locked. While observing OUT_A and OUT_B, the BB MPU 10 records in memory at which rising edge of the phase frequency reference oscillation signal IN_A the LO locked.

図9は、位相周波数基準発振信号IN_Aと各LOがロックしたタイミングの例を示す図である。図9に示されたように、LO♯1~LO♯Nの全部について、位相周波数基準発振信号IN_Aの位相とフィードバック信号IN_Bの位相とが同期するように制御され、位相周波数基準発振信号IN_Aのどの立ち上がりエッジでLOがロックしたかがメモリに記録される。 Figure 9 is a diagram showing an example of the timing when the phase frequency reference oscillation signal IN_A and each LO are locked. As shown in Figure 9, for all of LO#1 to LO#N, the phase of the phase frequency reference oscillation signal IN_A is controlled to be synchronized with the phase of the feedback signal IN_B, and the rising edge of the phase frequency reference oscillation signal IN_A at which the LO is locked is recorded in memory.

BB MPU10は、最初にロックしたLOを基準として、その他のLOが何サイクル目でロックしたかを算出する。図9に示された例では、LO♯2が最初にロックしており、LO♯2を基準として、LO♯1が1サイクル目にロックしており、LO♯Nが5サイクル目にロックしている。サイクル数は、分周器26(図3)による分周後の値であるため、BB MPU10は、算出したサイクル数を分周数倍して初期位相を得る。 The BB MPU 10 calculates at what cycle the other LOs locked, using the first locked LO as a reference. In the example shown in FIG. 9, LO#2 locked first, and using LO#2 as a reference, LO#1 locked in the first cycle, and LO#N locked in the fifth cycle. Since the number of cycles is the value after division by the divider 26 (FIG. 3), the BB MPU 10 multiplies the calculated number of cycles by the division number to obtain the initial phase.

BB MPU10は、各送信ポートに対応するベースバンド信号に対して、初期位相に相当する位相差を付加してDAC13に出力する。 The BB MPU 10 adds a phase difference equivalent to the initial phase to the baseband signal corresponding to each transmission port and outputs it to the DAC 13.

(位相値のランダム変動)
各LOにおける位相は、初期位相からランダムに変動し得る。このとき、BB MPU10は、PFD21からバッファ22およびADC18を介して入力されるパルス信号OUT_AおよびOUT_Bに基づいて、位相周波数基準発振源11の位相とVCO25の位相との位相差をベースバンド信号の位相補正値として算出する。
(Random variation of phase value)
The phase of each LO may vary randomly from the initial phase. At this time, the BB MPU 10 calculates the phase difference between the phase of the phase frequency reference oscillator 11 and the phase of the VCO 25 as a phase correction value of the baseband signal based on the pulse signals OUT_A and OUT_B input from the PFD 21 via the buffer 22 and the ADC 18.

より詳細に、BB MPU10は、OUT_Aのパルス幅とOUT_Bのパルス幅が揃っている場合には、位相差ΔΦ=0として算出し、OUT_Bのパルス幅よりもOUT_Aのパルス幅が大きいほど、位相差ΔΦは大きくなり、OUT_Bのパルス幅よりもOUT_Aのパルス幅が小さいほど、位相差ΔΦは小さくなる。BB MPU10は、位相差ΔΦを分周数倍して得られる値をベースバンド信号の位相補正値として算出する。 In more detail, when the pulse widths of OUT_A and OUT_B are the same, the BB MPU 10 calculates the phase difference ΔΦ as 0, and the phase difference ΔΦ increases as the pulse width of OUT_A is greater than that of OUT_B, and the phase difference ΔΦ decreases as the pulse width of OUT_A is smaller than that of OUT_B. The BB MPU 10 calculates the value obtained by multiplying the phase difference ΔΦ by the division number as the phase correction value of the baseband signal.

BB MPU10は、算出した位相補正値に基づいてLOに出力されるベースバンド信号の位相を補正する。より詳細に、BB MPU10は、IQ信号に付加される位相差wに対して、位相補正値を差し引きして得られる位相がIQ信号の位相に対して付加されるように制御し、制御後の信号をベースバンド信号としてDAC13に出力する。以上に示された動作が、LOにおける負帰還制御が終了するまで繰り返し実行される。 The BB MPU 10 corrects the phase of the baseband signal output to the LO based on the calculated phase correction value. More specifically, the BB MPU 10 performs control so that the phase obtained by subtracting the phase correction value from the phase difference w added to the IQ signal is added to the phase of the IQ signal, and outputs the controlled signal to the DAC 13 as a baseband signal. The above-described operations are repeatedly executed until the negative feedback control in the LO is completed.

以上、本発明の第1の実施形態に係るビームフォーミング送信回路1の動作例について説明した。 The above describes an example of the operation of the beamforming transmission circuit 1 according to the first embodiment of the present invention.

(1-3.効果)
以上に説明したように、本発明の第1の実施形態に係るビームフォーミング送信回路1において、BB MPU10は、PFD21からバッファ22およびADC18を介して入力されるパルス信号OUT_AおよびOUT_Bに基づいて、位相周波数基準発振源11の位相とVCO25の位相との位相差をベースバンド信号の位相補正値として算出する。そして、BB MPU10は、算出した位相補正値に基づいて各LOに出力されるベースバンド信号の位相を補正する。
(1-3. Effects)
As described above, in the beamforming transmission circuit 1 according to the first embodiment of the present invention, the BB MPU 10 calculates the phase difference between the phase of the phase frequency reference oscillation source 11 and the phase of the VCO 25 as a phase correction value of the baseband signal, based on the pulse signals OUT_A and OUT_B input from the PFD 21 via the buffer 22 and the ADC 18. Then, the BB MPU 10 corrects the phase of the baseband signal output to each LO based on the calculated phase correction value.

かかる構成によれば、LOごとにランダムに位相変動が発生したとしても、その位相変動に対してほぼリアルタイムに各LOの位相が調整され得る。したがって、ビームフォーミングの精度が向上されることが期待される。 With this configuration, even if random phase fluctuations occur for each LO, the phase of each LO can be adjusted in almost real time to accommodate the phase fluctuations. This is expected to improve the accuracy of beamforming.

以上、本発明の第1の実施形態に係るビームフォーミング送信回路が奏する効果について説明した。 The above describes the effects of the beamforming transmission circuit according to the first embodiment of the present invention.

(2.第2の実施形態)
続いて、本発明の第2の実施形態について説明する。ただし、本発明の第2の実施形態に係るビームフォーミング送信回路が有する構成のうち、本発明の第1の実施形態に係るビームフォーミング送信回路が有する構成と異なる構成について主に説明し、本発明の第1の実施形態に係るビームフォーミング送信回路が有する構成と同じ構成についての詳細な説明は省略する。
2. Second embodiment
Next, a second embodiment of the present invention will be described, however, the configurations of the beamforming transmission circuit according to the second embodiment of the present invention that are different from the configuration of the beamforming transmission circuit according to the first embodiment of the present invention will be mainly described, and a detailed description of the same configurations as those of the beamforming transmission circuit according to the first embodiment of the present invention will be omitted.

(2-1.ビームフォーミング送信回路の構成)
まず、本発明の第2の実施形態に係るビームフォーミング送信回路の構成例について説明する。本発明の第2の実施形態に係るビームフォーミング送信回路と、本発明の第1の実施形態に係るビームフォーミング送信回路との間においては、PFDの構成が主に異なる。したがって、以下の説明においては、PFDの構成について主に説明する。
(2-1. Configuration of Beamforming Transmission Circuit)
First, a configuration example of a beamforming transmission circuit according to a second embodiment of the present invention will be described. The beamforming transmission circuit according to the second embodiment of the present invention and the beamforming transmission circuit according to the first embodiment of the present invention mainly differ in the configuration of the PFD. Therefore, in the following description, the configuration of the PFD will be mainly described.

(PFD21の構成例)
上記したように、LOにおけるPFDは、D型またはJK型フリップ・フロップ回路によって構成されるのが一般的である。本発明の第2の実施形態においては、LOにおけるPFDが、JK型フリップ・フロップ回路によって構成される場合について主に想定する。
(Configuration example of PFD 21)
As described above, the PFD in the LO is generally configured by a D-type or JK-type flip-flop circuit. In the second embodiment of the present invention, the case where the PFD in the LO is configured by a JK-type flip-flop circuit is mainly assumed.

図10は、JK型フリップ・フロップ回路によって構成されたPFD21の構成例を示す図である。JK型フリップ・フロップ213のIN_Aには、分配器が接続されており、位相周波数基準発振源11から出力された位相周波数基準発振信号が分配器を介してIN_Aに入力される。一方、JK型フリップ・フロップ214のIN_Bには、分周器が接続されており、分周器から出力されるフィードバック信号がIN_Bに入力される。 Figure 10 is a diagram showing an example of the configuration of a PFD 21 composed of a JK flip-flop circuit. A distributor is connected to IN_A of the JK flip-flop 213, and the phase frequency reference oscillation signal output from the phase frequency reference oscillation source 11 is input to IN_A via the distributor. On the other hand, a frequency divider is connected to IN_B of the JK flip-flop 214, and the feedback signal output from the frequency divider is input to IN_B.

JK型フリップ・フロップ213からの出力は、分岐され、JK型フリップ・フロップ213からの出力の一方は、CP23に入力され、負帰還ループを構成する。JK型フリップ・フロップ213からの出力の他方は、バッファ22(図3)の例としてのバッファ221を介して、ADC18(図3)の例としてのADC181に入力される。ADC181によってサンプリングされた信号は、BB MPU10に出力される。 The output from the JK flip-flop 213 is branched, and one of the outputs from the JK flip-flop 213 is input to the CP23, forming a negative feedback loop. The other output from the JK flip-flop 213 is input to the ADC181, which is an example of the ADC18 (Figure 3), via the buffer 221, which is an example of the buffer 22 (Figure 3). The signal sampled by the ADC181 is output to the BB MPU10.

同様に、JK型フリップ・フロップ214からの出力は、分岐され、JK型フリップ・フロップ214からの出力の一方は、CP23に入力され、負帰還ループを構成する。JK型フリップ・フロップ214からの出力の他方は、バッファ22(図3)の例としてのバッファ222を介して、ADC18(図3)の例としてのADC182に入力される。ADC182によってサンプリングされた信号は、BB MPU10に出力される。 Similarly, the output from the JK flip-flop 214 is branched, and one of the outputs from the JK flip-flop 214 is input to the CP23, forming a negative feedback loop. The other output from the JK flip-flop 214 is input to the ADC182, which is an example of the ADC18 (Figure 3), via the buffer 222, which is an example of the buffer 22 (Figure 3). The signal sampled by the ADC182 is output to the BB MPU10.

以上、本発明の第2の実施形態に係るビームフォーミング送信回路の構成例について説明した。 The above describes an example of the configuration of a beamforming transmission circuit according to the second embodiment of the present invention.

(2-2.ビームフォーミング送信回路の動作)
続いて、本発明の第2の実施形態に係るビームフォーミング送信回路1の動作例について説明する。本発明の第2の実施形態においても、位相周波数基準発振信号の出力から出力分周比の設定までは、本発明の第1の実施形態と同様に実行される。LO♯1~LO♯Nが備えるPFD21は、位相周波数基準発振源11から出力された位相周波数基準発振信号の位相と分周器26から出力されたフィードバック信号の位相との比較を開始する。
(2-2. Operation of Beamforming Transmission Circuit)
Next, an example of the operation of the beamforming transmission circuit 1 according to the second embodiment of the present invention will be described. In the second embodiment of the present invention, the process from outputting the phase frequency reference oscillation signal to setting the output division ratio is performed in the same manner as in the first embodiment of the present invention. The PFD 21 provided in LO#1 to LO#N starts comparing the phase of the phase frequency reference oscillation signal output from the phase frequency reference oscillation source 11 with the phase of the feedback signal output from the frequency divider 26.

(初期位相の検出)
図11は、位相周波数基準発振信号の位相に比べてフィードバック信号の位相が遅れている場合におけるPFD21の入出力関係を示すタイミングチャートである。図11を参照すると、位相周波数基準発振信号IN_Aの位相に比べてフィードバック信号IN_Bの位相が位相差ΔΦだけ遅れている(すなわち、位相の遅れΔΦ>0が成立している)。第2の実施形態においては、IN_AおよびIN_Bの立ち下がりエッジ間の幅が位相差に相当する。また、図11を参照すると、JK型フリップ・フロップ213からの出力信号OUT_A、および、JI型フリップ・フロップ214からの出力信号OUT_Bも示されている。
(Initial Phase Detection)
11 is a timing chart showing the input/output relationship of the PFD 21 when the phase of the feedback signal lags behind the phase of the phase frequency reference oscillation signal. Referring to FIG. 11, the phase of the feedback signal IN_B lags behind the phase of the phase frequency reference oscillation signal IN_A by a phase difference ΔΦ (i.e., the phase lag ΔΦ>0 holds). In the second embodiment, the width between the falling edges of IN_A and IN_B corresponds to the phase difference. Also referring to FIG. 11, the output signal OUT_A from the JK flip-flop 213 and the output signal OUT_B from the JI flip-flop 214 are shown.

図12は、位相周波数基準発振信号の位相に比べてフィードバック信号の位相が進んでいる場合におけるPFD21の入出力関係を示すタイミングチャートである。図12を参照すると、位相周波数基準発振信号IN_Aの位相に比べてフィードバック信号IN_Bの位相が位相差ΔΦだけ進んでいる(すなわち、位相の遅れΔΦ<0が成立している)。第2の実施形態においては、IN_AおよびIN_Bの立ち下がりエッジ間の幅が位相差に相当する。また、図12を参照すると、JK型フリップ・フロップ213からの出力信号OUT_A、および、JK型フリップ・フロップ214からの出力信号OUT_Bも示されている。 Figure 12 is a timing chart showing the input/output relationship of PFD 21 when the phase of the feedback signal leads compared to the phase of the phase frequency reference oscillation signal. Referring to Figure 12, the phase of the feedback signal IN_B leads compared to the phase of the phase frequency reference oscillation signal IN_A by a phase difference ΔΦ (i.e., the phase delay ΔΦ<0 holds). In the second embodiment, the width between the falling edges of IN_A and IN_B corresponds to the phase difference. Also referring to Figure 12, the output signal OUT_A from JK flip-flop 213 and the output signal OUT_B from JK flip-flop 214 are shown.

図13は、位相周波数基準発振信号IN_Aの位相とフィードバック信号IN_Bの位相とが同期した場合におけるPFD21の入出力関係を示すタイミングチャートである。位相周波数基準発振信号IN_Aの位相とフィードバック信号IN_Bの位相との間に位相差が生じていても(図11および図12)、PFD21における位相同士の比較が開始されると、LOにおける負帰還制御によって、図13に示されたように、位相周波数基準発振信号IN_Aの位相とフィードバック信号IN_Bの位相とが同期するように制御される。 Figure 13 is a timing chart showing the input/output relationship of PFD21 when the phase of the phase frequency reference oscillation signal IN_A and the phase of the feedback signal IN_B are synchronized. Even if there is a phase difference between the phase of the phase frequency reference oscillation signal IN_A and the phase of the feedback signal IN_B (Figures 11 and 12), when the comparison of the phases in PFD21 starts, the phase of the phase frequency reference oscillation signal IN_A and the phase of the feedback signal IN_B are controlled to be synchronized by negative feedback control in LO, as shown in Figure 13.

本発明の第2の実施形態において、BB MPU10は、OUT_AおよびOUT_Bを観測しながら、位相周波数基準発振信号IN_Aのどの立ち下がりエッジでLOがロックしたかをメモリに記録する。 In the second embodiment of the present invention, the BB MPU 10 observes OUT_A and OUT_B and records in memory at which falling edge of the phase frequency reference oscillation signal IN_A the LO is locked.

図14は、位相周波数基準発振信号IN_Aと各LOがロックしたタイミングの例を示す図である。図14に示されたように、LO♯1~LO♯Nの全部について、位相周波数基準発振信号IN_Aの位相とフィードバック信号IN_Bの位相とが同期するように制御され、位相周波数基準発振信号IN_Aのどの立ち下がりエッジでLOがロックしたかがメモリに記録される。以降の動作は、本発明の第1の実施形態と同様に実行され得る。 Figure 14 is a diagram showing an example of the timing when the phase frequency reference oscillation signal IN_A and each LO are locked. As shown in Figure 14, for all of LO#1 to LO#N, the phase of the phase frequency reference oscillation signal IN_A and the phase of the feedback signal IN_B are controlled to be synchronized, and the falling edge of the phase frequency reference oscillation signal IN_A at which the LO is locked is recorded in memory. Subsequent operations can be performed in the same manner as in the first embodiment of the present invention.

(2-3.効果)
以上に説明したように、本発明の第2の実施形態に係るビームフォーミング送信回路は、本発明の第1の実施形態に係るビームフォーミング送信回路との間においてPFD21の構成が異なる。しかし、本発明の第2の実施形態に係るビームフォーミング送信回路も、本発明の第1の実施形態に係るビームフォーミング送信回路が奏する効果と同様の効果を奏し得る。
(2-3. Effects)
As described above, the beamforming transmission circuit according to the second embodiment of the present invention is different from the beamforming transmission circuit according to the first embodiment of the present invention in the configuration of the PFD 21. However, the beamforming transmission circuit according to the second embodiment of the present invention can also achieve the same effects as those achieved by the beamforming transmission circuit according to the first embodiment of the present invention.

以上、本発明の第2の実施形態に係るビームフォーミング送信回路が奏する効果について説明した。 The above describes the effects of the beamforming transmission circuit according to the second embodiment of the present invention.

(3.まとめ)
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
(3. Summary)
Although the preferred embodiment of the present invention has been described in detail above with reference to the accompanying drawings, the present invention is not limited to such an example. It is clear that a person having ordinary knowledge in the technical field to which the present invention pertains can conceive of various modified or altered examples within the scope of the technical ideas described in the claims, and it is understood that these also naturally belong to the technical scope of the present invention.

例えば、上記においては、本発明の実施形態に係る特徴である初期位相検出手法および位相変動追従手法がビームフォーミング送信回路に適用される場合について主に説明した。しかし、これらの特徴を備える他の通信装置も実現され得る。例えば、本発明の実施形態に係る特徴である初期位相検出手法および位相変動追従手法がビームフォーミング受信回路に適用されてもよい。これによって、リアルタイムかつ正確な位相検出が必要とされる電波到来方向推定回路による推定精度も向上し得る。 For example, the above description mainly describes the case where the initial phase detection method and phase variation tracking method, which are features of the embodiment of the present invention, are applied to a beamforming transmission circuit. However, other communication devices having these features may also be realized. For example, the initial phase detection method and phase variation tracking method, which are features of the embodiment of the present invention, may be applied to a beamforming reception circuit. This may also improve the estimation accuracy of a radio wave arrival direction estimation circuit, which requires real-time and accurate phase detection.

1 ビームフォーミング送信回路
10 BB MPU
11 位相周波数基準発振源
12 ミキサ
13 DAC
14 LO
15 ミキサ
16 可変ゲインアンプ
17 アンテナ
18 ADC
21 PFD
22 バッファ
23 CP
24 フィルタ
25 VCO
26 分周器
27 GPSレシーバ



1 Beamforming transmission circuit 10 BB MPU
11 Phase frequency reference oscillation source 12 Mixer 13 DAC
14 L.O.
15 mixer 16 variable gain amplifier 17 antenna 18 ADC
21 P.F.D.
22 Buffer 23 CP
24 Filter 25 VCO
26 Divider 27 GPS receiver



Claims (9)

基準発振信号に基づいて複数の局部発振器それぞれにベースバンド信号を出力する信号出力部を備える、通信装置であって、
前記複数の局部発振器それぞれは、電圧制御発振器からのフィードバック信号の位相と前記基準発振信号の位相との位相差に応じたパルス信号を前記信号出力部に出力する位相比較器を備え、
前記信号出力部は、前記複数の局部発振器それぞれから出力される前記パルス信号に基づいて、前記複数の局部発振器それぞれに出力するベースバンド信号の位相補正値を算出し、前記位相補正値に基づいて前記複数の局部発振器それぞれに出力するベースバンド信号の位相を補正する、
通信装置。
A communication device comprising a signal output unit that outputs a baseband signal to each of a plurality of local oscillators based on a reference oscillation signal,
Each of the plurality of local oscillators includes a phase comparator that outputs a pulse signal corresponding to a phase difference between a phase of a feedback signal from a voltage controlled oscillator and a phase of the reference oscillation signal to the signal output section,
the signal output unit calculates a phase correction value of a baseband signal to be output to each of the plurality of local oscillators based on the pulse signal output from each of the plurality of local oscillators, and corrects the phase of the baseband signal to be output to each of the plurality of local oscillators based on the phase correction value.
Communications equipment.
前記通信装置は、
前記局部発振器における前記位相比較器からの出力が分岐された位置に、ADコンバータを備え、
前記ADコンバータは、前記位相比較器からの出力をサンプリングして、前記信号出力部に出力する、
請求項1に記載の通信装置。
The communication device includes:
an AD converter is provided at a position where an output from the phase comparator in the local oscillator is branched;
The AD converter samples the output from the phase comparator and outputs the sampled output to the signal output unit.
The communication device according to claim 1 .
前記通信装置は、バッファを備え、
前記位相比較器からの出力は、前記バッファを介して前記ADコンバータに入力され、前記ADコンバータによってサンプリングされる、
請求項2に記載の通信装置。
The communication device includes a buffer ;
The output from the phase comparator is input to the AD converter via the buffer and sampled by the AD converter.
The communication device according to claim 2 .
前記信号出力部は、前記基準発振信号の位相を基準とした前記フィードバック信号の位相の遅れを前記位相補正値として算出する、
請求項1~3のいずれか一項に記載の通信装置。
The signal output unit calculates a phase delay of the feedback signal based on a phase of the reference oscillation signal as the phase correction value.
A communication device according to any one of claims 1 to 3.
前記信号出力部は、IQ信号に付加される位相差から、前記位相補正値を差し引きして得られる位相差を、前記IQ信号に付加される位相差として更新し、更新後の位相差が前記IQ信号に付加されるように制御する、
請求項1~4のいずれか一項に記載の通信装置。
the signal output unit updates the phase difference to be added to the IQ signal with a phase difference obtained by subtracting the phase correction value from the phase difference to be added to the IQ signal, and performs control so that the updated phase difference is added to the IQ signal.
A communication device according to any one of claims 1 to 4.
前記通信装置は、送信回路に適用される、
請求項1~5のいずれか一項に記載の通信装置。
The communication device is applied to a transmission circuit.
A communication device according to any one of claims 1 to 5.
前記通信装置は、受信回路に適用される、
請求項1~5のいずれか一項に記載の通信装置。
The communication device is applied to a receiving circuit,
A communication device according to any one of claims 1 to 5.
基準発振信号に基づいて複数の局部発振器それぞれにベースバンド信号を出力する信号出力部を備える、通信装置による通信方法であって、
前記複数の局部発振器それぞれは、電圧制御発振器からのフィードバック信号の位相と前記基準発振信号の位相との位相差に応じたパルス信号を前記信号出力部に出力する位相比較器を備え、
前記信号出力部は、前記複数の局部発振器それぞれから出力される前記パルス信号に基づいて、前記複数の局部発振器それぞれに出力するベースバンド信号の位相補正値を算出し、前記位相補正値に基づいて前記複数の局部発振器それぞれに出力するベースバンド信号の位相を補正する、
通信方法。
A communication method using a communication device including a signal output unit that outputs a baseband signal to each of a plurality of local oscillators based on a reference oscillation signal,
Each of the plurality of local oscillators includes a phase comparator that outputs a pulse signal corresponding to a phase difference between a phase of a feedback signal from a voltage controlled oscillator and a phase of the reference oscillation signal to the signal output section,
the signal output unit calculates a phase correction value of a baseband signal to be output to each of the plurality of local oscillators based on the pulse signal output from each of the plurality of local oscillators, and corrects the phase of the baseband signal to be output to each of the plurality of local oscillators based on the phase correction value.
Communication methods.
コンピュータを、
基準発振信号に基づいて複数の局部発振器それぞれにベースバンド信号を出力する信号出力部を備える、通信装置であって、
前記複数の局部発振器それぞれは、電圧制御発振器からのフィードバック信号の位相と前記基準発振信号の位相との位相差に応じたパルス信号を前記信号出力部に出力する位相比較器を備え、
前記信号出力部は、前記複数の局部発振器それぞれから出力される前記パルス信号に基づいて、前記複数の局部発振器それぞれに出力するベースバンド信号の位相補正値を算出し、前記位相補正値に基づいて前記複数の局部発振器それぞれに出力するベースバンド信号の位相を補正する、
通信装置として機能させるプログラム。
Computer,
A communication device comprising a signal output unit that outputs a baseband signal to each of a plurality of local oscillators based on a reference oscillation signal,
Each of the plurality of local oscillators includes a phase comparator that outputs a pulse signal corresponding to a phase difference between a phase of a feedback signal from a voltage controlled oscillator and a phase of the reference oscillation signal to the signal output section,
the signal output unit calculates a phase correction value of a baseband signal to be output to each of the plurality of local oscillators based on the pulse signal output from each of the plurality of local oscillators, and corrects the phase of the baseband signal to be output to each of the plurality of local oscillators based on the phase correction value.
A program that functions as a communication device.
JP2021140136A 2021-08-30 2021-08-30 COMMUNICATION DEVICE, COMMUNICATION METHOD, AND PROGRAM Active JP7652020B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021140136A JP7652020B2 (en) 2021-08-30 2021-08-30 COMMUNICATION DEVICE, COMMUNICATION METHOD, AND PROGRAM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021140136A JP7652020B2 (en) 2021-08-30 2021-08-30 COMMUNICATION DEVICE, COMMUNICATION METHOD, AND PROGRAM

Publications (2)

Publication Number Publication Date
JP2023034066A JP2023034066A (en) 2023-03-13
JP7652020B2 true JP7652020B2 (en) 2025-03-27

Family

ID=85504468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021140136A Active JP7652020B2 (en) 2021-08-30 2021-08-30 COMMUNICATION DEVICE, COMMUNICATION METHOD, AND PROGRAM

Country Status (1)

Country Link
JP (1) JP7652020B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101464A (en) 1998-09-24 2000-04-07 Alps Electric Co Ltd Signal receiver
JP2019212947A (en) 2018-05-31 2019-12-12 三菱電機株式会社 Antenna device
JP2020043441A (en) 2018-09-10 2020-03-19 株式会社東芝 Radio communication device and radio communication system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101464A (en) 1998-09-24 2000-04-07 Alps Electric Co Ltd Signal receiver
JP2019212947A (en) 2018-05-31 2019-12-12 三菱電機株式会社 Antenna device
JP2020043441A (en) 2018-09-10 2020-03-19 株式会社東芝 Radio communication device and radio communication system

Also Published As

Publication number Publication date
JP2023034066A (en) 2023-03-13

Similar Documents

Publication Publication Date Title
US9041602B2 (en) Phased array transmission methods and apparatus
US10659065B2 (en) Apparatus and methods for phase synchronization of phase-locked loops
US9553598B2 (en) Analog-to-digital converter and semiconductor integrated circuit
KR101121694B1 (en) Transmitting circuit, wireless communication apparatus, and timing adjustment method for transmitting circuit
US9998170B2 (en) Active phased array transmitter, active phased array receiver, and active phased array transceiver
KR20160113016A (en) System and method for high-speed analog beamforming
US8976849B2 (en) Calibration signal generator
KR100384410B1 (en) Quadrature demodulator, quadrature demodulation method and recording medium
CN107678021B (en) Synchronous wireless difference frequency phase ranging device and method
JP6701124B2 (en) Radar equipment
KR20200039636A (en) Radio frequency device and corresponding method
JP7652020B2 (en) COMMUNICATION DEVICE, COMMUNICATION METHOD, AND PROGRAM
US6476765B2 (en) Reception circuit and adaptive array antenna system
KR102069424B1 (en) I/q imbalance calibration apparatus, method and transmitter system using the same
TW202046659A (en) Phase difference detectors and devices for wireless communication
US20190260443A1 (en) Phase Locked Loop, Phase Locked Loop Arrangement, Transmitter And Receiver And Method For Providing An Oscillator Signal
US10790835B2 (en) System for phase calibration of phase locked loop
KR20120071786A (en) Time to digital converter using successive approximation and the method thereof
CN114567322A (en) Low-phase noise frequency source circuit and implementation method
JP4846481B2 (en) Radar equipment
Ming Research on Synchronization and Correction Technology in Array Reception
JP2967658B2 (en) Tracking receiver
EP4360370A1 (en) Time alignment of sampled radio frequency in a multi-channel receiver system
Nguyen et al. Clock synchronisation in multi-transceiver HF radar system
EP4320458A1 (en) Method for recovering the digital error of a digital array antenna after powering it off/on again

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250225

R150 Certificate of patent or registration of utility model

Ref document number: 7652020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150