Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7653666B2 - 電子部品のクリーニング方法および素子チップの製造方法 - Google Patents
[go: Go Back, main page]

JP7653666B2 - 電子部品のクリーニング方法および素子チップの製造方法 - Google Patents

電子部品のクリーニング方法および素子チップの製造方法 Download PDF

Info

Publication number
JP7653666B2
JP7653666B2 JP2022505762A JP2022505762A JP7653666B2 JP 7653666 B2 JP7653666 B2 JP 7653666B2 JP 2022505762 A JP2022505762 A JP 2022505762A JP 2022505762 A JP2022505762 A JP 2022505762A JP 7653666 B2 JP7653666 B2 JP 7653666B2
Authority
JP
Japan
Prior art keywords
protective film
sidewall
film
cleaning
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022505762A
Other languages
English (en)
Other versions
JPWO2021181768A1 (ja
Inventor
尚吾 置田
彰宏 伊藤
篤史 針貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2021181768A1 publication Critical patent/JPWO2021181768A1/ja
Priority to JP2024227875A priority Critical patent/JP2025041840A/ja
Application granted granted Critical
Publication of JP7653666B2 publication Critical patent/JP7653666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H10P50/244—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials comprising alternated and repeated etching and passivation steps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/30—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H10P76/2042—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0431—Apparatus for thermal treatment
    • H10P72/0434—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/76—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches
    • H10P72/7604—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support
    • H10P72/7612—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using mechanical means, e.g. clamps or pinches the wafers being placed on a susceptor, stage or support characterised by lifting arrangements, e.g. lift pins

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Optics & Photonics (AREA)

Description

本発明は、電子部品のクリーニング方法および素子チップの製造方法に関する。
基板から素子チップを製造するダイシング法として、ブレードを用いたブレードダイシング法、レーザを用いたレーザダイシング法やステルスダイシング法、プラズマを用いたプラズマダイシング法等が提案されている。なかでも、プラズマダイシング法は、基板への機械的ダメージが少なく、デバイス特性の低下が抑制された工法として開発が進められている（例えば、特許文献１および２）。プラズマダイシング法では、ボッシュ（Bosch）プロセスといわれる手法が用いられる場合がある。
特表２０１４－５１３８６８号公報 特開２０１６－１４６３９５号公報
ボッシュプロセスは、基板の素子領域を画定するストリート（分割領域）に対して、フッ素系ガスのプラズマによるエッチングステップと、フッ化炭素ガスのプラズマによる膜堆積ステップとを、交互に含むサイクルを繰り返すことによって、ストリートに対応する溝を形成し、掘り進める方法である。この方法により、高アスペクト比の溝を形成することができる。しかし、形成される溝の内壁、すなわち得られる素子チップの側壁には、フルオロカーボンを主体とするポリマーが付着し易い。さらに、上記ポリマー内にフッ素原子が含まれる場合もある。上記ポリマーは、溝のアスペクト比が高いほど付着し易い。
得られた素子チップは、ピックアップされた後、パッケージ工程に供される。側壁にポリマーが付着している場合、ピックアップ時にポリマーが剥れて汚染の原因になったり、パッケージ工程において、封止樹脂と素子チップとの密着性が低下したりする。さらに、ポリマーに含まれるフッ素原子は移動しやすく、デバイスの信頼性を低下させる原因になり得る。
上記ポリマーの付着量を低減するためには、ボッシュプロセスの条件を最適化すればよい。ボッシュプロセスの条件の最適値は、所望の素子チップのサイズ、分割領域の幅、溝の深さ等に応じて異なる。そのため、上記の数値が変更される度にボッシュプロセスの条件を最適化する必要があり、この方法は生産性を損ない易い。
上記ポリマーは、ボッシュプロセスの後に行われるアッシング処理によっても除去される。アッシング処理は、素子領域を保護するために素子チップの表面に設けられた保護膜（マスク）を除去するために行われる。アッシング処理には、通常、酸素ガスによって発生されたプラズマが用いられる。素子チップの表面はプラズマに晒されやすい一方、その側壁はプラズマに晒され難い。そのため、側壁の付着物が除去される程度にアッシング処理を行うと、保護膜が過剰に除去されて、素子領域がダメージを受ける場合がある。
その他、薬液によって上記ポリマーを除去する方法もある。しかし、薬液を使用すると、工程管理が煩雑になるとともに、廃液の処理が必要になって大きなコストがかかる。以上のように、素子チップの側壁に付着するポリマーを、より簡易かつプロセスウィンドウの広い手法によって除去することが求められている。
本発明の一局面は、保護膜で覆われた第１の面と、前記第１の面とは反対側の第２の面と、前記第１の面と前記第２の面との間にある側壁と、前記側壁に付着する付着物と、を備える電子部品を準備する準備工程と、前記電子部品の前記側壁をクリーニングする側壁クリーニング工程と、を備え、前記側壁クリーニング工程は、第１のプラズマを用いて、前記保護膜および前記付着物の表面に第１の膜を堆積させる堆積工程と、第２のプラズマを用いて、前記付着物の表面に堆積する前記第１の膜とともに、前記付着物の少なくとも一部を除去する除去工程と、を備え、前記側壁クリーニング工程において、前記保護膜が残存するように、前記堆積工程と前記除去工程とは交互に複数回繰り返される、電子部品のクリーニング方法に関する。
本発明の他の一局面は、複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第１の面および前記第１の面とは反対側の第２の面を有する基板を準備する基板準備工程と、前記第１の面に保護膜を形成する保護膜形成工程と、前記保護膜に開口を形成して、前記第１の面における前記分割領域を露出させる開口形成工程と、露出した前記分割領域に対応する凹部をプラズマ処理により形成する第１ステップ、および、前記凹部の内壁に、第２の膜をプラズマ処理により堆積させる第２ステップと、を含むサイクルを繰り返して、前記保護膜で覆われた前記第１の面、前記第２の面、前記第１の面と前記第２の面との間にある側壁、および、前記側壁に付着する付着物、を備える電子部品を得るエッチング工程と、前記電子部品の前記側壁をクリーニングする側壁クリーニング工程と、を備え、前記側壁クリーニング工程は、第１のプラズマを用いて、前記保護膜および前記付着物の表面に第１の膜を堆積させる堆積工程と、第２のプラズマを用いて、前記付着物の表面に堆積する前記第１の膜とともに、前記付着物の少なくとも一部を除去する除去工程と、を備え、前記側壁クリーニング工程において、前記保護膜が残存するように、前記堆積工程と前記除去工程とは交互に複数回繰り返される、素子チップの製造方法に関する。
本発明の他の一局面は、保護膜で覆われた第１の面と、前記第１の面とは反対側の第２の面と、前記第１の面と前記第２の面との間にある側壁と、前記側壁に付着する付着物と、を備える電子部品を準備する準備工程と、前記電子部品の前記側壁をクリーニングする側壁クリーニング工程と、を備え、前記側壁クリーニング工程は、酸化炭素ガスを含むプロセスガスにより発生する第４のプラズマに前記電子部品を晒すことにより行われる、電子部品のクリーニング方法に関する。
本発明の他の一局面は、複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第１の面および前記第１の面とは反対側の第２の面を有する基板を準備する基板準備工程と、前記第１の面に保護膜を形成する保護膜形成工程と、前記保護膜に開口を形成して、前記第１の面における前記分割領域を露出させる開口形成工程と、露出した前記分割領域に対応する凹部をプラズマ処理により形成する第１ステップ、および、前記凹部の内壁に、第２の膜をプラズマ処理により堆積させる第２ステップと、を含むサイクルを繰り返して、前記保護膜で覆われた前記第１の面、前記第２の面、前記第１の面と前記第２の面との間にある側壁、および、前記側壁に付着する付着物、を備える電子部品を得るエッチング工程と、前記電子部品の前記側壁をクリーニングする側壁クリーニング工程と、を備え、前記側壁クリーニング工程は、酸化炭素ガスを含むプロセスガスにより発生する第４のプラズマに前記電子部品を晒すことにより行われる、素子チップの製造方法素子チップの製造方法に関する。
本発明によれば、電子部品に与えるダメージを低減しながら、側壁をクリーニングすることができる。
本発明の新規な特徴を添付の請求の範囲に記述するが、本発明は、構成および内容の両方に関し、本願の他の目的および特徴と併せ、図面を照合した以下の詳細な説明によりさらによく理解されるであろう。
本発明の実施形態１に係る側壁クリーニング工程に供される電子部品の要部を模式的に示す断面図である。 本発明の実施形態１に係る１回目の堆積工程後の電子部品の要部を模式的に示す断面図である。 本発明の実施形態１に係る１回目の除去工程後の電子部品の要部を模式的に示す断面図である。 本発明の実施形態１に係るＮ回目（Ｎ≧２）の堆積工程後の電子部品の要部を模式的に示す断面図である。 本発明の実施形態１に係るＮ回目（Ｎ≧２）の除去工程後の電子部品の要部を模式的に示す断面図である。 本発明の実施形態１に係る電子部品のクリーニング方法を示すフローチャートである。 本発明の実施形態１および実施形態２に係る電子部品準備工程で準備された電子部品を模式的に示す上面図である。 図７ＡのＡ－Ａ線における断面図である。 本発明の実施形態１に係る素子チップの製造方法を示すフローチャートである。 本発明の実施形態１および実施形態２に係る基板準備工程により準備された基板を模式的に示す上面図である。 本発明の実施形態１および実施形態２に係る基板準備工程により準備された基板の一部を模式的に示す断面図である。 本発明の実施形態１および実施形態２に係る保護膜形成工程後の基板の一部を模式的に示す断面図である。 本発明の実施形態１および実施形態２に係る開口形成工程後の基板の一部を模式的に示す断面図である。 本発明の実施形態１および実施形態２に係るエッチング工程で作製された素子チップを模式的に示す断面図である。 本発明の実施形態１および実施形態２に係る保護膜除去工程後の素子チップを模式的に示す断面図である。 本発明の実施形態１および実施形態２で使用されるプラズマ処理装置の構造を概略的に示す断面図である。 本発明の実施形態１および実施形態２で使用されるプラズマ処理装置のブロック図である。 ポリマーの縦方向および横方向のエッチング速度と、真空チャンバ内の圧力との関係を示すグラフである。 ポリマーの縦方向と横方向とのエッチング速度の比と、真空チャンバ内の圧力との関係を示すグラフである。 本発明の実施形態２に係る側壁クリーニング工程に供される電子部品の要部を模式的に示す断面図である。 本発明の実施形態２に係る側壁クリーニング工程中の電子部品の要部を模式的に示す断面図である。 本発明の実施形態２に係る側壁クリーニング工程後の電子部品の要部を模式的に示す断面図である。 本発明の実施形態２に係る電子部品のクリーニング方法を示すフローチャートである。 本発明の実施形態２に係る素子チップの製造方法を示すフローチャートである。
《実施形態１》
本発明の実施形態１について説明する。本実施形態では、電子部品の主面と側壁との間におけるプラズマ処理のされ易さの違いを利用して、電子部品の側壁をクリーニングする。これにより、電子部品の主面を被覆する保護膜（マスク）を残存させたまま、側壁に付着する付着物を除去することができる。本実施形態の側壁クリーニング工程では、下記の堆積工程と除去工程とが繰り返される。
堆積工程では、第１のプラズマを用いて、電子部品の一方の主面（第１の面）を被覆する保護膜および側壁の表面に、第１の膜を堆積させる。第１の膜は、プラズマが照射され易い保護膜の表面により厚く堆積する。一方、第１の膜は、側壁に保護膜の表面よりも薄く堆積する。第１の面は、保護膜および第１の膜によって保護される。
除去工程では、第２のプラズマを用いて、側壁に付着する付着物の少なくとも一部を、第１の膜とともに除去する。上記の通り、側壁には第１の膜がより薄く堆積しているため、除去工程によって、第１の膜とともに側壁の付着物も除去される。一方、第１の面には第１の膜が厚く堆積しているため、除去工程によって保護膜はエッチングされないか、あるいは、そのエッチング量が抑制される。
上記の堆積工程と除去工程との繰り返しによって、第１の面では、第１の膜の堆積および除去が繰り返される。言い換えれば、堆積工程と除去工程とを繰り返しても、保護膜自体のエッチングは抑制される。よって、側壁クリーニング工程による第１の面の損傷は抑制される。一方、側壁の表面では、第１の膜の堆積および除去が繰り返されるとともに、第１の膜が除去される際に付着物も除去される。これにより、側壁がクリーニングされる。繰返し回数は特に限定されず、側壁の付着物が除去されるまで繰り返すことができる。上記の通り、保護膜自体のエッチングは抑制されるためである。
本実施形態に係るクリーニング方法は、ボッシュプロセスを経た電子部品の側壁のクリーニングに特に適している。ボッシュプロセスは、基板に、分割領域に対応する凹部をプラズマ処理により形成する第１ステップと、凹部の内壁に第２の膜をプラズマ処理により堆積させる第２ステップと、が交互に繰り返される。そのため、形成される素子チップの側壁には、堆積膜や堆積膜とプラズマとの反応生成物等（付着物）が付着し易い。さらに、側壁にはスキャロップと言われる凹凸が形成される。スキャロップに付着した付着物は除去され難い。本実施形態に係るクリーニング方法によれば、このような付着物を簡便な方法で除去することができる。本実施形態は、ボッシュプロセスを用いたエッチング工程を備える素子チップの製造方法を包含する。
以下、側壁クリーニング工程を詳細に説明する。
側壁クリーニング工程は、堆積工程および除去工程を含む。側壁クリーニング工程において、堆積工程と除去工程とは交互に複数回繰り返される。
（ａ）堆積工程
電子部品の側壁には、例えばボッシュプロセスによって堆積された膜（堆積膜）および当該堆積膜とプラズマとの反応生成物等を含む付着物が付着している。このような付着物は、炭素原子およびフッ素原子を含むポリマー（フルオロカーボン）を主成分とし、さらにシリコンおよび酸素を含んでいる。本工程では、保護膜および付着物（すなわち側壁）の表面に、さらに第１の膜を堆積させる。
第１の膜の堆積には、例えば、炭素原子（Ｃ）を含む第１のプロセスガスにより発生する第１のプラズマが用いられる。炭素原子を含むガスによって、保護膜および側壁の表面に第１の膜が効率よく堆積する。炭素原子を含むガスとしては、例えば、Ｃ４Ｆ８、Ｃ５Ｆ８等のフッ化炭素ガス；ＣＨＦ３、ＣＨ２Ｆ２等のフッ化炭化水素等が挙げられる。
第１のプロセスガスは、その他のガス、例えばＡｒ、ＣＨ４、Ｈ２、Ｎ２等を含んでいてもよい。炭素原子を含むガスの第１のプロセスガスに占める割合は、１０体積％以上１００体積％未満であってよく、３０体積％以上９８体積％以下であってよい。
保護膜の表面に堆積する第１の膜の厚みは特に限定されない。保護膜の表面に堆積する第１の膜の厚みは、除去工程の条件、生産性等を考慮して適宜設定すればよい。保護膜の表面に堆積する第１の膜の厚みは、３ｎｍ以上６６０ｎｍ以下であってよく、５０ｎｍ以上３００ｎｍ以下であってよい。このような第１の膜は、堆積速度２００ｎｍ／分以上２０００ｎｍ／分以下、堆積時間１秒以上２０秒以下の条件で形成できる。
第１の膜は、側壁の表面に過度に堆積されないことが望ましい。保護膜の表面に堆積する第１の膜の厚みＤ１に対する側壁の表面に堆積する第１の膜の厚みＤ２の比：Ｄ２／Ｄ１は、４／１０以下であることが好ましく、３／１０以下であることがより好ましい。Ｄ２／Ｄ１は、１／１００以上であることが好ましく、１／５０以上であることがより好ましい。厚みＤ２は、側壁の表面に堆積する第１の膜の厚みの任意の５点の平均値である。通常、側壁の表面に堆積する第１の膜は、第１の面に近いほど厚い。
第１のプラズマを発生させる条件は、第１の膜の厚みおよび成分等に応じて適宜設定される。なかでも、第１のプラズマは、保護膜の表面に十分な厚みの第１の膜が堆積する一方、側壁の表面に第１の膜が過度に堆積しないような条件で行うことが望ましい。これにより、少ないサイクル数で付着物を除去することができて、生産性が向上する。
堆積工程における第１の膜が保護膜の表面に堆積する速度を、速度ＲＤ１とする。堆積工程における第１の膜が側壁の表面に堆積する速度を、速度ＲＤ２とする。上記の観点から、速度ＲＤ１に対する速度ＲＤ２の比：ＲＤ２／ＲＤ１は、４／１０以下であることが好ましく、３／１０以下であることがより好ましい。ＲＤ２／ＲＤ１は、１／１００以上であることが好ましく、１／５０以上であることがより好ましい。
第１の膜の堆積速度は、例えば、側壁クリーニング工程に用いられるプラズマ処理装置において、電子部品が載置されるステージに対向するように配置される第１の電極に印加される高周波電力、ステージに内蔵される第２の電極に印加される高周波電力、処理室内の圧力、ガスの流量および電子部品の温度等により制御することができる。第２の電極に高周波電力が印加されることにより、ステージにバイアス電圧がかかる。ただし、堆積工程において第２の電極に印加される高周波電力は低い方が望ましく、０Ｗであってもよい。これにより、第１の膜が側壁の表面に堆積する速度ＲＤ２を抑制することができる。
保護膜の表面に十分な厚みの第１の膜を堆積させながら、側壁の表面に第１の膜が過度に堆積しないようにするには、処理室内の圧力を高くする方法が挙げられる。特に、第１の膜の堆積速度の絶対値を大きくしながら、処理室内の圧力を高くする方法が効果的である。これにより、単位時間に第１の膜が保護膜の表面に堆積する量と側壁の表面に堆積する量との差がより大きくなって、ＲＤ２／ＲＤ１は小さくなり易い。
処理室内の圧力を高くするには、例えば、ガス流量を増加する方法が挙げられる。第１の膜の堆積速度の絶対値を大きくするには、例えば、ガス流量を増加する方法、第１の電極に印加される高周波電力を大きくする方法、電子部品の温度を下げる方法等が挙げられる。ただし、ガス流量には、第１の電極に印加される高周波電力の電力値に応じて、上限値（閾値）が設定されている。したがって、ガス流量をこの上限値付近に設定した上で排気速度を調整することにより、処理室内の圧力の増加と第１の膜の堆積速度の絶対値の増加とを両立することができる。上記の方法の２つ以上を組み合わせてもよい。例えば、ガス流量を増加させながら、電子部品を冷却し、さらに、第１の電極に印加される高周波電力を増加してもよい。堆積工程において、処理室内の圧力は１０Ｐａ以上であることが好ましい。電子部品の冷却は、例えば、冷却されたステージに強く吸着させることにより行うことができる。
第１のプラズマを発生させる条件は、例えば以下の通りである。プロセスガスとして、Ｃ４Ｆ８を１００ｓｃｃｍ以上６００ｓｃｃｍ以下で処理室（真空チャンバ）に供給する。真空チャンバ内の圧力は１０Ｐａ以上４０Ｐａ以下であり、高周波電力ＰＤ１は１０００Ｗ以上４８００Ｗ以下、高周波電力ＰＤ２は０Ｗ以上１００Ｗ以下である。ステージ温度は－１５℃以上１５℃以下である。以上の条件によれば、堆積速度は１００ｎｍ／分以上２５００ｎｍ／以下程度になる。処理時間は、保護膜の表面に堆積する第１の膜の厚みを考慮して設定すればよい。処理時間は、例えば、１秒以上１０秒以下である。
（ｂ）除去工程
本工程では、電子部品の側壁に付着する付着物の少なくとも一部を、第２のプラズマにより除去する。付着物は、第１の膜とともに除去される。保護膜の表面を被覆する第１の膜もまた、除去され得る。ただし、保護膜上の第１の膜は厚いため、保護膜の損傷は抑制される。
付着物および／または第１の膜（以下、付着物等と総称する場合がある。）の除去には、例えば、酸素原子を含む第２のプロセスガスにより発生する第２のプラズマが用いられる。有機物を主成分として含む付着物等は、酸素原子を含むガス由来の第２のプラズマにより効率よく除去される。酸素原子を含むガスとしては、例えば、Ｏ２、ＣＯ２、ＣＯ等が挙げられる。
第２のプロセスガスは、その他のガス、例えばフッ素含有ガスを含んでもよい。これにより、付着物等の除去効果が高まり易くなる。フッ素含有ガスとしては、例えば、ＣＦ４、Ｃ４Ｆ８等のフッ化炭素ガスおよびＣＨＦ３等のフッ化炭化水素、ＳＦ６等が挙げられる。酸素原子を含むガスの第２のプロセスガスに占める割合は、１０体積％以上１００体積％未満であってよく、３０体積％以上９８体積％以下であってよい。
第２のプラズマを発生させる条件は、付着物等の量および成分等に応じて適宜設定される。ただし、第２のプラズマは、保護膜上の第１の膜が過度に除去されないような条件で行うことが望ましい。これにより、保護膜の損傷が抑制されて、第１の面が保護される。
除去工程における保護膜の表面の第１の膜が除去される速度を、速度ＲＲ１とする。除去工程において側壁の表面の第１の膜が除去される速度を、速度ＲＲ２とする。上記の観点から、速度ＲＲ１に対する速度ＲＲ２の比：ＲＲ２／ＲＲ１は、例えば、３／１０以上１０／１０以下であることが好ましい。
側壁の表面の第１の膜の除去速度もまた、第１の電極に印加される高周波電力、第２の電極に印加される高周波電力、処理室内の圧力、ガスの流量およびステージの温度等により制御することができる。
保護膜上の第１の膜が過度に除去されないようにするには、堆積工程と同様に、処理室内の圧力を高くする方法が挙げられる。特に、第１の膜の除去速度の絶対値を大きくしながら、処理室内の圧力を高くする方法が効果的である。第１の膜の除去速度の絶対値を大きくするには、例えば、ガス流量を増加する方法、第１の電極に印加される高周波電力を大きくする方法、電子部品の温度を上げる方法等が挙げられる。上記の方法の２つ以上を組み合わせてもよい。例えば、ガス流量を増加させながら、電子部品の温度を高め、さらに、第１の電極に印加される高周波電力を増加してもよい。電子部品の温度を高めるには、電子部品のステージへの吸着力を弱める方法が挙げられる。電子部品のステージへの吸着力は、後述するＥＳＣ電極に印加される電圧値によって制御される。除去工程において、処理室内の圧力は２０Ｐａ以上が好ましく、３０Ｐａ以上がさらに好ましい。
第２のプラズマを発生させる条件は、例えば以下の通りである。プロセスガスとしてＯ２およびＣＦ４（流量比ＣＦ４／Ｏ２＝０％以上１０％以下）の混合ガスを、５０ｓｃｃｍ以上６００ｓｃｃｍ以下で真空チャンバに供給する。真空チャンバ内の圧力は１０Ｐａ以上６０Ｐａ以下であり、高周波電力ＰＲ１は１０００Ｗ以上４８００Ｗ以下、高周波電力ＰＲ２は０Ｗ以上１００Ｗ以下であり、ステージ温度は－１５℃以上１５℃以下である。以上の条件によれば、除去速度は２００ｎｍ／分以上３０００ｎｍ／分以下程度になる。処理時間は、堆積工程で保護膜の表面に堆積した第１の膜の膜厚が除去される程度に設定すればよい。処理時間は、例えば、０．１秒以上２００秒以下であり、好ましくは６秒以上１５秒以下である。
堆積工程と除去工程とは交互に複数回繰り返される。除去工程を行うごとに、側壁の付着物の量は減少していく。一方、保護膜の厚みは維持される。各堆積工程は、同じ条件で行われてもよいし、異なる条件で行われてもよい。例えば、堆積工程における処理時間を徐々に短くしてもよい。各除去工程も同様に、同じ条件で行われてもよいし、異なる条件で行われてもよい。例えば、除去工程における処理時間を徐々に長くしてもよい。あるいは、除去工程において第２の電極に印加される高周波電力ＰＲ２を時間の経過とともに変化させてもよい。側壁クリーニング工程は、堆積工程から開始されてもよいし、除去工程から開始されてもよい。ただし、除去工程で終了することが望ましい。
側壁クリーニング工程は、上記の通り、電子部品の主面と側壁との間におけるプラズマ処理のされ易さの違いを利用して行われる。側壁クリーニング工程は、堆積工程における速度ＲＤ１に対する速度ＲＤ２の比：ＲＤ２／ＲＤ１と、除去工程における速度ＲＲ１に対する速度ＲＲ２の比：ＲＤ２／ＲＤ１とが、ＲＤ２／ＲＤ１＜ＲＲ２／ＲＲ１の関係を満たすように行われることが好ましい。すなわち、保護膜上の第１の膜との比較において、側壁には第１の膜が堆積し難い一方、側壁の第１の膜が除去され易い条件で、側壁クリーニング工程を行うことが好ましい。これにより、側壁のクリーニングがより効率的に行われる。
ＲＤ２／ＲＤ１＜ＲＲ２／ＲＲ１の関係を満たすには、例えば、堆積工程における処理室内の圧力ＰＤ１と、除去工程における処理室内の圧力ＰＲ１とを、ＰＤ１＜ＰＲ１の関係を満たすように制御すればよい。
また、堆積工程において第２の電極に印加される高周波電力ＰＤ２と、除去工程において第２の電極に印加される高周波電力ＰＤ２とを、ＰＤ２≦ＰＲ２の関係を満たすように制御してもよい。
側壁クリーニング工程では、複数の電子部品が同時に処理されてもよい。これにより、生産性が向上する。この場合、任意の２つの電子部品の対向する側壁同士の距離Ｗと、いずれか一方の電子部品の当該側壁の高さＨとは、Ｈ≧５×Ｗの関係を満たしていてもよい。このように高アスペクト比の凹凸がある場合にも、本実施形態によれば、電子部品の主面を被覆する保護膜を維持したまま、側壁に付着する付着物を除去することができる。さらに、Ｈ≦５０×Ｗの関係を満たしていてもよい。
上記側壁の高さＨは特に限定されない。側壁の高さＨは、例えば２０μｍ以上７００μｍ以下である。上記側壁同士の距離Ｗも特に限定されない。側壁同士の距離Ｗは、例えば４μｍ以上６０μｍ以下である。
距離Ｗは、任意の２つの電子部品の対向する側壁の第１の面側の端部同士の任意の２点における最短距離の平均値である。側壁の全面が対向していない場合、側壁の対向する部分同士の最短距離を測定すればよい。側壁の高さＨは、距離Ｗを算出するのに使用された２つの側壁（あるいはその部分）の任意の２点の高さの平均値のうち、低い方の高さである。側壁の高さは、当該側壁が繋いでいる第１の面と第２の面との間の最短距離である。
以下、半導体層と配線層とを有する電子部品を例示して、図面を参照しながら本実施形態を具体的に説明する。ただし、本実施形態はこれに限定されるものではない。
図１は、側壁クリーニング工程に供される電子部品の要部を模式的に示す断面図である。複数の電子部品２００が、後述する保持シート２２に支持されている。保持シート２２はハンドリング性向上のために使用されており、必ずしも要しない。
電子部品２００は、半導体層１１と、半導体層１１の第１の面２００Ｘ側に配置された配線層１２と、を備える。第１の面２００Ｘは、保護膜４０により被覆されている。電子部品２００の側壁２００Ｚにはスキャロップが形成されている。側壁２００Ｚには付着物６０が付着している。なお、図示例において、スキャロップおよび付着物は、誇張して示されている。
図２は、１回目の堆積工程後の電子部品の要部を模式的に示す断面図である。保護膜４０の表面および側壁２００Ｚの表面に、それぞれ第１の膜５０が堆積している。ただし、保護膜４０の表面に堆積する第１の膜５０よりも、側壁２００Ｚの表面に堆積する第１の膜５０は薄い。
図３は、１回目の除去工程後の電子部品の要部を模式的に示す断面図である。堆積工程により堆積された第１の膜５０が除去されている。側壁２００Ｚでは、第１の膜５０とともに付着物６０の一部も除去されて、付着物６０の層は薄くなっている。
図４は、Ｎ回目（Ｎ≧２）の堆積工程後の電子部品の要部を模式的に示す断面図である。保護膜４０の表面および側壁２００Ｚの表面に、それぞれ第１の膜５０が堆積している。保護膜４０の表面に堆積する第１の膜５０よりも、側壁２００Ｚの表面に堆積する第１の膜５０は薄い。
図５は、Ｎ回目（Ｎ≧２）の除去工程後の電子部品の要部を模式的に示す断面図である。Ｎ回目（Ｎ≧２）の堆積工程により堆積された第１の膜５０が除去されている。側壁２００Ｚでは、第１の膜５０とともに付着物６０の残部が除去されて、側壁２００Ｚが露出している。
次に、上記の側壁クリーニング工程を備えるクリーニング方法を説明する。
Ａ．電子部品のクリーニング方法
本実施形態に係る電子部品のクリーニング方法は、保護膜で覆われた第１の面と、第１の面とは反対側の第２の面と、第１の面と第２の面との間にある側壁と、側壁に付着する付着物と、を備える電子部品を準備する準備工程と、電子部品の側壁をクリーニングする上記の側壁クリーニング工程と、を備える。図６は、本実施形態に係るクリーニング方法を示すフローチャートである。
（ｉ）電子部品の準備工程（Ｓ０１）
保護膜で覆われた第１の面と、第１の面とは反対側の第２の面と、第１の面と第２の面との間にある側壁と、を備える少なくとも１つの電子部品を準備する。電子部品は、例えば、ボッシュプロセスによって、基板をプラズマダイシングすることにより作製される素子チップである。側壁には、スキャロップ、すなわち凹部と凸部とが形成されていてもよい。
電子部品は、例えば、半導体層と配線層とを備える。
半導体層は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等を含む。電子部品における半導体層の厚みは特に限定されず、例えば、２０μｍ以上１０００μｍ以下であり、５０μｍ以上３００μｍ以下であってもよい。
配線層は、例えば、半導体回路、電子部品素子（ＬＥＤ、レーザ、ＭＥＭＳ等）等を構成しており、絶縁膜、金属材料、樹脂層（例えば、ポリイミド）、レジスト層、電極パッド、バンプ等を備えてもよい。絶縁膜は、配線用の金属材料との積層体（多層配線層あるいは再配線層）として含まれてもよい。
保護膜は、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、あるいは、アクリル樹脂等の水溶性レジスト等の、いわゆるレジスト材料を含む。このようなレジスト材料により形成される保護膜は、通常、製造中の電子部品を保護するために形成され、電子部品が完成するまでの間に除去される。電子部品の最表面に配置されている絶縁膜（窒化ケイ素やシリコン酸化膜など）および／または樹脂層（ポリイミド）を、保護膜としてもよい。このような絶縁膜により形成される保護膜は、製造中のみならず、流通後の電子部品を保護するために形成され、除去されない。
保護膜の厚みは特に限定されない。ただし、保護膜が上記のレジスト材料により形成される場合、保護膜の厚みは、ボッシュプロセスを用いたエッチング工程により完全には除去されない程度であることが好ましい。保護膜の厚みは、例えば、上記エッチング工程において保護膜がエッチングされる量（厚み）を算出し、このエッチング量以上になるように設定される。保護膜の厚みは、例えば、５μｍ以上６０μｍ以下である。なお、保護膜が上記の絶縁膜等である場合、上記エッチング工程における保護膜のエッチング量が数μｍ以下になるように、ボッシュプロセスの条件を調整する。
側壁クリーニング工程において複数の電子部品が同時に処理される場合、ハンドリング性の観点から、複数の電子部品は、フレームに固定された保持シートに貼着されていることが望ましい。フレームとフレームに固定された保持シートとを備える部材を、搬送キャリアと称す。
（搬送キャリア）
フレームは、複数の電子部品を囲める程度の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレームは、保持シートおよび複数の電子部品を保持した状態で搬送できる程度の剛性を有している。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
保持シートの材質は特に限定されない。なかでも、電子部品が貼着され易い点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン－プロピレンゴム（ＥＰＭ）、エチレン－プロピレン－ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、５０μｍ以上３００μｍ以下であり、好ましくは５０μｍ以上１５０μｍ以下である。
粘着層を備える面（粘着面）の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のフレームの開口から露出した部分に、電子部品の一方の主面（第２の面）が貼着されることにより、電子部品は保持シートに保持される。電子部品は、ダイアタッチフィルム（ＤＡＦ）を介して、保持シートに保持されてもよい。
粘着層は、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、保護膜除去工程後に電子部品をピックアップする際、ＵＶ照射を行うことにより、電子部品が粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、ＵＶ硬化型アクリル粘着剤を５μｍ以上１００μｍ以下（好ましくは５μｍ以上１５μｍ以下）の厚みに塗布することにより得られる。
上記の電子部品の準備工程は、複数の素子領域および素子領域を画定する分割領域を備えるとともに、第１の面および第１の面とは反対側の第２の面を有する基板を準備する基板準備工程と、第１の面を被覆する保護膜を形成する保護膜形成工程と、保護膜に開口を形成して、第１の面における分割領域を露出させる開口形成工程と、露出した分割領域に対応する凹部を、プラズマ処理により形成する第１ステップと、凹部の内壁に第２の膜を、プラズマ処理により堆積させる第２ステップと、を含むサイクルを繰り返すエッチング工程と、を備えていてもよい。これら工程については後述する。これにより、所定の間隔を空けて配置された複数の電子部品が準備される。
図７Ａは、電子部品の準備工程で準備された電子部品を模式的に示す上面図である。図７Ｂは、図７ＡのＡ－Ａ線における断面図である。図７Ｂでは、便宜上、付着物を省略している。
搬送キャリア２０は、フレーム２１とフレーム２１に固定された保持シート２２とを備える。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。保持シート２２は、粘着面２２Ｘと非粘着面２２Ｙとを備えており、粘着面２２Ｘの外周縁は、フレーム２１の一方の面に貼着している。粘着面２２Ｘのフレーム２１の開口から露出した部分に、電子部品２００の第２の面２００Ｙが貼着される。
複数の電子部品２００は、保持シート２２の粘着面２２Ｘに間隔を空けて貼着されている。このような電子部品２００は、ボッシュプロセスによって、基板をプラズマダイシングすることにより得られる。電子部品２００は、半導体層１１と、半導体層１１の第１の面２００Ｘ側に積層される配線層１２と、を備える。電子部品２００の第１の面２００Ｘに、保護膜４０が形成されている。
（ｉｉ）側壁クリーニング工程（Ｓ０２）
素子チップの側壁をクリーニングする。
側壁クリーニング工程は、上記の（ａ）堆積工程（Ｓ０２１）および（ｂ）除去工程（Ｓ０２２）により実行される。上記側壁クリーニング工程によれば、保護膜を残存させながら、側壁の付着物を除去することができる。堆積工程と除去工程とは、付着物が除去されるまで繰り返される。
（ｉｉｉ）保護膜除去工程（Ｓ０３）
最後の除去工程の後、保護膜を除去してもよい。
保護膜の除去には、例えば、酸素ガス（Ｏ２）を含む第３のプロセスガスにより発生する第３のプラズマが用いられる。第３のプロセスガスは、Ｏ２とともにフッ素含有ガスを含んでもよい。フッ素含有ガスとしては、上記と同様の化合物が挙げられる。Ｏ２の第３のプロセスガスに占める割合は、１０体積％以上１００体積％未満であってよく、３０体積％以上９８体積％以下であってよい。
第３のプラズマを発生させる条件は、保護膜の量および成分等に応じて適宜設定される。
第３のプラズマを発生させる条件は、例えば以下の通りである。アッシングガスとしてＣＦ４とＯ２との混合ガス（流量比ＣＦ４／Ｏ２＝０％以上１０％以下）を５０ｓｃｃｍ以上６００ｓｃｃｍ以下で、真空チャンバに供給する。真空チャンバ内の圧力は１Ｐａ以上３０Ｐａ以下であり、第１の電極に印加される高周波電力ＰＡ１は、１０００Ｗ以上４８００Ｗ以下であり、第２の電極に印加される高周波電力ＰＡ２は、０Ｗ以上１００Ｗ以下である。保護膜除去工程において第２の電極に印加される高周波電力ＰＡ２は、エッチング工程における第２の電極への印加電力よりも小さくなるように設定することが望ましい。処理時間は、保護膜の量に応じて適宜設定されるが、例えば、３秒以上３００秒以下である。
保護膜が水溶性である場合、第３のプラズマに替えて、水洗により保護膜を除去してもよい。保護膜が、電子部品の最表面に配置されている絶縁膜および／または樹脂層である場合、保護膜を除去しなくてもよい。このような保護膜は、製造中に加えて、流通後の電子部品を保護するために形成されているためである。
Ｂ．素子チップの製造方法
本実施形態に係る素子チップの製造方法は、複数の素子領域および素子領域を画定する分割領域を備えるとともに、第１の面および第１の面とは反対側の第２の面を有する基板を準備する基板準備工程と、第１の面に保護膜を形成する保護膜形成工程と、保護膜に開口を形成して、第１の面における分割領域を露出させる開口形成工程と、露出した分割領域に対応する凹部をプラズマ処理により形成する第１ステップ、および、凹部の内壁に、第２の膜をプラズマ処理により堆積させる第２ステップと、を含むサイクルを繰り返して、保護膜で覆われた第１の面、第２の面、第１の面と前記第２の面との間にある側壁、および、側壁に付着する付着物、を備える電子部品を得るエッチング工程と、電子部品の側壁をクリーニングする側壁クリーニング工程と、を備える。
側壁クリーニング工程は、第１のプラズマを用いて、保護膜および付着物の表面に第１の膜を堆積させる堆積工程と、第２のプラズマを用いて、付着物の表面に堆積する第１の膜とともに、付着物の少なくとも一部を除去する除去工程と、を備える。堆積工程と除去工程とは、保護膜が残存するように、交互に複数回繰り返される。図８は、本実施形態に係る素子チップの製造方法を示すフローチャートである。
（１）基板準備工程（Ｓ１１）
まず、処理の対象となる基板を準備する。
（基板）
基板は、第１の面および第２の面を備えるとともに、複数の素子領域と素子領域を画定する分割領域とを備える。基板は、上記の半導体層を備える。基板の素子領域は、さらに上記の配線層を備えてよい。基板の分割領域は、さらに絶縁膜とＴＥＧ（Test Element Group）等の金属材料とを備えてよい。分割領域における基板をエッチングすることにより、複数の素子チップが得られる。
基板の大きさは特に限定されず、例えば、最大径５０ｍｍ～３００ｍｍ程度である。基板の形状も特に限定されず、例えば、円形、角型である。また、基板には、オリエンテーションフラット（オリフラ）、ノッチ等の切欠きが設けられていてもよい。
分割領域の形状は、直線に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグであってもよいし、波線であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形等が挙げられる。
分割領域の幅は特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。分割領域の幅は、例えば、１０μｍ以上３００μｍ以下である。複数の分割領域の幅は、同じであってもよいし、異なっていてもよい。分割領域は、通常、複数本、基板に配置されている。隣接する分割領域同士のピッチも特に限定されず、基板や素子チップの大きさ等に応じて、適宜設定すればよい。
基板の第２の面を、フレームに固定された保持シートに貼着してもよい。これにより、ハンドリング性が向上する。保持シートに貼着された基板をダイシングすることにより、保持シート上に間隔を空けて配置された複数の素子チップが得られる。フレームおよび保持シートの形状、材質等は上記の通りである。
（２）保護膜形成工程（Ｓ１２）
基板の第１の面を被覆する保護膜を形成する。
保護膜は、基板の素子領域をプラズマ等から保護するために設けられる。エッチング工程後、保護膜は除去される。保護膜の材料、厚みは上記の通りである。
保護膜は、例えば、レジスト材料をシート状に成型した後、このシートを基板に貼り付けるか、あるいは、レジスト材料の原料液を、スピンコートやスプレー塗布等の方法を用いて、基板に塗布することにより形成される。原料液の塗布量を変えなから塗布することにより、保護膜の厚みを部分的に変えることができる。スピンコートとスプレー塗布とを併用して、塗布量を調整してもよい。
（３）開口形成工程（Ｓ１３）
保護膜に開口を形成して、基板の分割領域を露出させる。
開口は、例えば、フォトレジストにより形成された保護膜のうち、分割領域に対応する領域をフォトリソグラフィ法によって除去することにより形成される。熱硬化性樹脂あるいは水溶性レジストにより形成された保護膜のうち、分割領域に対応する領域をレーザスクライビングによりパターニングして、開口を形成してもよい。
開口は、分割領域における保護膜および配線層が除去されることにより形成されてもよい。分割領域における配線層の除去は、後述するエッチング工程において行ってもよい。この場合、配線層を除去するためのプラズマを発生させる条件と、基板をエッチングするためのプラズマを発生させる条件とは異なり得る。
（４）エッチング工程（Ｓ１４）
基板をプラズマに晒して、開口から露出する分割領域を第２の面までエッチングし、基板から複数の素子チップを形成する。複数の素子チップは、保持シートに保持された状態で得られる。
エッチング工程は、いわゆるボッシュプロセスにより行われる。ボッシュプロセスでは、基板に、分割領域に対応する溝を形成する第１ステップと、溝の内壁に膜を堆積させる第２ステップと、を含むサイクルが１回以上、行われる。さらに、第１ステップと第２ステップとの間には、上記膜（堆積膜）の除去ステップが行われる。
１回目のサイクルの第１ステップにより、まず、分割領域に対応する浅い凹部が形成される。続いて、第２ステップにより、形成された浅い凹部の内壁に堆積膜が形成される。２回目のサイクルは、堆積膜の除去ステップから開始される。堆積膜除去ステップでは、異方性エッチングが行われる。つまり、凹部の内壁のうち、底部を被覆する堆積膜が除去される。続いて、第１ステップが行われ、凹部の底部が等方的にエッチングされる。第１ステップの後、再び第２ステップを行い、凹部の内壁に堆積膜を形成する。このように２回目のサイクル（堆積膜除去ステップ、第１ステップおよび第２ステップ）を繰り返すことにより、保護膜で覆われた第１の面と、第２の面と、側壁と、を備える少なくとも１つの素子チップが得られる。形成される素子チップの側壁には、堆積膜や堆積膜とプラズマとの反応生成物等を含む付着物が付着している。側壁には、スキャロップが形成されていてもよい。
堆積膜除去ステップにおける処理条件は、例えば以下の通りである。プロセスガスとして、ＳＦ６を２００ｓｃｃｍ以上１０００ｓｃｃｍ以下で、Ｏ２を０ｓｃｃｍ以上２０ｓｃｃｍ以下で、真空チャンバに供給する。真空チャンバ内の圧力は５Ｐａ以上３０Ｐａ以下であり、第１の電極に印加される高周波電力は１５００Ｗ以上４８００Ｗ以下であり、第２の電極に印加される高周波電力は５０Ｗ以上２００Ｗ以下である。処理時間は、１秒以上５秒以下である。
第１ステップにおける処理条件は、例えば以下の通りである。プロセスガスとして、ＳＦ６を２００ｓｃｃｍ以上１０００ｓｃｃｍ以下で、Ｏ２を０ｓｃｃｍ以上２０ｓｃｃｍ以下で、真空チャンバに供給する。真空チャンバ内の圧力は５Ｐａ以上３０Ｐａ以下であり、第１の電極に印加される高周波電力は１５００Ｗ以上４８００Ｗ以下であり、第２の電極に印加される高周波電力は０Ｗ以上１００Ｗ以下である。処理時間は、３秒以上３０秒以下である。
第２ステップにおける処理条件は、例えば以下の通りである。プロセスガスとして、Ｃ４Ｆ８を１００ｓｃｃｍ以上６００ｓｃｃｍ以下で真空チャンバに供給する。真空チャンバ内の圧力は５Ｐａ以上３０Ｐａ以下であり、第１の電極に印加される高周波電力は１５００Ｗ以上４８００Ｗ以下であり、第２の電極に印加される高周波電力は０Ｗ以上１００Ｗ以下である。処理時間は、１秒以上１０秒以下である。
上記のような条件で、第２ステップ、堆積膜除去ステップおよび第１ステップを繰り返すことにより、Ｓｉを含む半導体層は、１０μｍ／分以上２０μｍ／分以下の速度で深さ方向に垂直にエッチングされ得る。
（５）側壁クリーニング工程（Ｓ１５）
得られた電子部品の側壁をクリーニングする。
側壁クリーニング工程は、上記の電子部品のクリーニング方法における側壁クリーニング工程（ｉｉ）により実行される。本実施形態に係る側壁クリーニング工程によれば、保護膜を維持しながら、側壁の付着物を除去することができる。
エッチング工程および側壁クリーニング工程で使用されるプラズマ処理装置は同じであってもよく、異なっていてもよい。同じプラズマ処理装置を使用する場合、両工程は連続して行われてもよい。
（６）保護膜除去工程（Ｓ１６）
保護膜除去工程は、上記の電子部品のクリーニング方法における保護膜除去工程（ｉｉｉ）により実行される。これにより、保護膜が除去される。
側壁クリーニング工程および保護膜除去工程で使用されるプラズマ処理装置は同じであってもよく、異なっていてもよい。同じプラズマ処理装置を使用する場合、両工程は連続して行われてもよい。
保護膜除去工程の後、素子チップは、保持シートから取り外される。
素子チップを、例えば、保持シートの非粘着面側から、保持シートとともに突き上げピンで突き上げる。これにより、素子チップの少なくとも一部は、保持シートから浮き上がる。その後、ピックアップ装置により、素子チップは保持シートから取り外される。
以下、素子チップの製造方法を、図面を参照しながら具体的に説明する。ただし、本実施形態はこれに限定されるものではない。
図９は、本実施形態に係る基板準備工程により準備された基板を模式的に示す上面図である。図１０は、当該基板の一部を模式的に示す断面図である。基板１０は、第１の面１０Ｘおよび第２の面１０Ｙを備えるとともに、複数の素子領域１０１と素子領域１０１を画定する分割領域１０２とを備える。素子領域１０１は、半導体層１１と、半導体層１１の第１の面１０Ｘ側に積層される配線層１２と、を備える。分割領域１０２は、半導体層１１と、絶縁膜１４とを備える。基板１０の第２の面１０Ｙは、搬送キャリア２０が備える保持シート２２に貼着されている。
図１１は、本実施形態に係る保護膜形成工程後の基板の一部を模式的に示す断面図である。基板１０の第１の面１０Ｘに、保護膜４０が形成されている。
図１２は、本実施形態に係る開口形成工程後の基板の一部を模式的に示す断面図である。分割領域１０２における保護膜４０および絶縁膜１４が除去されて、開口から分割領域１０２において半導体層１１が露出している。
図１３は、本実施形態に係るエッチング工程で作製された素子チップを、模式的に示す断面図である。基板の分割領域がエッチングされて、基板から複数の素子チップ２００が形成されている。電子部品の側壁２００Ｚにはスキャロップが形成されている。素子チップ２００の第１の面２００Ｘは、保護膜４０により覆われている。
図１４は、本実施形態に係る保護膜除去工程後の素子チップを、模式的に示す断面図である。第１の面２００Ｘを覆っていた保護膜４０が除去されている。
以下、エッチング工程、側壁クリーニング工程および保護膜除去工程で用いられるプラズマ処理装置について、図１５を参照しながら具体的に説明する。ただし、プラズマ処理装置は、これに限定されるものではない。図１５は、プラズマ処理装置１００の構造を概略的に示す断面図である。図１５において、複数の電子部品（素子チップ）は、搬送キャリアに保持されている。
（プラズマ処理装置）
プラズマ処理装置１００は、ステージ１１１を備えている。複数の電子部品２００を保持する搬送キャリア２０は、保持シート２２の電子部品２００を保持している面が上方を向くように、ステージ１１１に搭載される。ステージ１１１は、搬送キャリア２０の全体を載置できる程度の大きさを備える。ステージ１１１の上方には、少なくとも１つの電子部品２００を露出させるための窓部１２４Ｗを有するカバー１２４が配置されている。カバー１２４には、フレーム２１がステージ１１１に載置されている状態のとき、フレーム２１を押圧するための押さえ部材１０７が配置されている。押さえ部材１０７は、フレーム２１と点接触できる部材（例えば、コイルバネや弾力性を有する樹脂）であることが好ましい。これにより、フレーム２１およびカバー１２４の熱が互いに影響し合うことを抑制しながら、フレーム２１の歪みを矯正することができる。
ステージ１１１およびカバー１２４は、真空チャンバ１０３内に配置されている。真空チャンバ１０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材１０８により閉鎖されている。真空チャンバ１０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材１０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる
。誘電体部材１０８の上方には、上部電極としての第１の電極１０９が配置されている。第１の電極１０９は、第１の高周波電源１１０Ａと電気的に接続されている。ステージ１１１は、真空チャンバ１０３内の底部側に配置される。ステージ１１１と第１の電極１０９とは対向している。
真空チャンバ１０３には、ガス導入口１０３ａが接続されている。ガス導入口１０３ａには、プラズマ発生用ガス（プロセスガス）の供給源であるプロセスガス源１１２およびアッシングガス源１１３が、それぞれ配管によって接続されている。また、真空チャンバ１０３には、排気口１０３ｂが設けられており、排気口１０３ｂには、真空チャンバ１０３内のガスを排気して減圧するための真空ポンプを含む減圧機構１１４が接続されている。真空チャンバ１０３内にプロセスガスが供給された状態で、第１の電極１０９に第１の高周波電源１１０Ａから高周波電力が供給されることにより、真空チャンバ１０３内にプラズマが発生する。
ステージ１１１は、第２の電極１２０を内蔵している。具体的には、ステージ１１１は、それぞれ略円形の電極層１１５と、金属層１１６と、電極層１１５および金属層１１６を支持する基台１１７と、電極層１１５、金属層１１６および基台１１７を取り囲む外周部１１８とを備える。電極層１１５の内部には、静電吸着（Electrostatic Chuck）用電極（以下、ＥＳＣ電極１１９と称す。）と、第２の高周波電源１１０Ｂに電気的に接続された第２の電極１２０とが配置されている。外周部１１８は導電性および耐エッチング性を有する金属により構成されており、電極層１１５、金属層１１６および基台１１７をプラズマから保護する。外周部１１８の上面には、円環状の外周リング１２９が配置されている。外周リング１２９は、外周部１１８の上面をプラズマから保護する役割をもつ。電極層１１５および外周リング１２９は、例えば、上記の誘電体材料により構成される。
ＥＳＣ電極１１９には、直流電源１２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極１１９および直流電源１２６により構成されている。静電吸着機構によって、保持シート２２はステージ１１１に押し付けられて固定される。以下、保持シート２２をステージ１１１に固定する固定機構として、静電吸着機構を備える場合を例に挙げて説明するが、これに限定されない。保持シート２２のステージ１１１への固定は、図示しないクランプによって行われてもよい。
金属層１１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層１１６内には、冷媒流路１２７が形成されている。冷媒流路１２７は、ステージ１１１を冷却する。ステージ１１１が冷却されることにより、ステージ１１１に搭載された保持シート２２が冷却されるとともに、ステージ１１１にその一部が接触しているカバー１２４も冷却される。これにより、電子部品２００や保持シート２２が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路１２７内の冷媒は、冷媒循環装置１２５により循環される。
ステージ１１１の外周付近には、ステージ１１１を貫通する複数の支持部１２２が配置されている。支持部１２２は、搬送キャリア２０のフレーム２１を支持する。支持部１２２は、第１の昇降機構１２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ１０３内に搬送されると、所定の位置まで上昇した支持部１２２に受け渡される。支持部１２２の上端面がステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１の所定の位置に載置される。
カバー１２４の端部には、複数の昇降ロッド１２１が連結しており、カバー１２４を昇降可能にしている。昇降ロッド１２１は、第２の昇降機構１２３Ｂにより昇降駆動される。第２の昇降機構１２３Ｂによるカバー１２４の昇降の動作は、第１の昇降機構１２３Ａとは独立して行うことができる。
制御装置１２８は、第１の高周波電源１１０Ａ、第２の高周波電源１１０Ｂ、プロセスガス源１１２、アッシングガス源１１３、減圧機構１１４、冷媒循環装置１２５、第１の昇降機構１２３Ａ、第２の昇降機構１２３Ｂおよび静電吸着機構を含むプラズマ処理装置１００を構成する要素の動作を制御する。図１６は、本実施形態で使用されるプラズマ処理装置のブロック図である。
電子部品２００へのプラズマ処理は、電子部品２００が保持された搬送キャリア２０を真空チャンバ内に搬入し、電子部品２００がステージ１１１に載置された状態で行われる。
搬送キャリア２０の搬入の際、真空チャンバ１０３内では、昇降ロッド１２１の駆動により、カバー１２４が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア２０が搬入される。複数の支持部１２２は、上昇した状態で待機している。搬送キャリア２０がステージ１１１上方の所定の位置に到達すると、支持部１２２に搬送キャリア２０が受け渡される。搬送キャリア２０は、保持シート２２の粘着面が上方を向くように、支持部１２２の上端面に受け渡される。
搬送キャリア２０が支持部１２２に受け渡されると、真空チャンバ１０３は密閉状態に置かれる。次に、支持部１２２が降下を開始する。支持部１２２の上端面が、ステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１に載置される。続いて、昇降ロッド１２１が駆動する。昇降ロッド１２１は、カバー１２４を所定の位置にまで降下させる。このとき、カバー１２４に配置された押さえ部材１０７がフレーム２１に点接触できるように、カバー１２４とステージ１１１との距離は調節されている。これにより、フレーム２１が押さえ部材１０７によって押圧されるとともに、フレーム２１がカバー１２４によって覆われ、基板１０は窓部１２４Ｗから露出する。
カバー１２４は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。窓部１２４Ｗの直径はフレーム２１の内径よりも小さく、その外径はフレーム２１の外径よりも大きい。したがって、搬送キャリア２０をステージ１１１の所定の位置に搭載し、カバー１２４を降下させると、カバー１２４は、フレーム２１を覆うことができる。窓部１２４Ｗからは、少なくとも１つの電子部品２００が露出する。
カバー１２４は、例えば、セラミックス（例えば、アルミナ、窒化アルミニウムなど）や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材１０７は、上記の誘電体や金属の他、樹脂材料で構成され得る。
搬送キャリア２０が支持部１２２に受け渡された後、直流電源１２６からＥＳＣ電極１１９に電圧を印加する。これにより、保持シート２２がステージ１１１に接触すると同時にステージ１１１に静電吸着される。なお、ＥＳＣ電極１１９への電圧の印加は、保持シート２２がステージ１１１に載置された後（接触した後）に、開始されてもよい。
プラズマ処理が終了すると、真空チャンバ１０３内のガスが排出され、ゲートバルブが開く。複数の電子部品２００を保持する搬送キャリア２０は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置１００から搬出される。搬送キャリア２０が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア２０の搬出プロセスは、上記のような搬送キャリア２０をステージ１１１に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー１２４を所定の位置にまで上昇させた後、ＥＳＣ電極１１９への印加電圧をゼロにして、搬送キャリア２０のステージ１１１への吸着を解除し、支持部１２２を上昇させる。支持部１２２が所定の位置まで上昇した後、搬送キャリア２０は搬出される。
《実施形態２》
本発明の実施形態２について説明する。本実施形態では、電子部品の主面と側壁との間におけるプラズマ処理のされ易さの違いを利用して、電子部品の側壁をクリーニングする。これにより、電子部品の主面を被覆する保護膜（マスク）を残存させたまま、側壁に付着する付着物を除去することができる。
本実施形態に係る側壁クリーニング工程では、電子部品を酸化炭素ガスを含む第４のプラズマに晒す。第４のプラズマにより、電子部品の主面を被覆する保護膜を残存させたまま、側壁に付着する付着物を除去することができる理由は、以下のように考えられる。
プロセスガスに含まれる酸化炭素ガスは、プラズマ処理装置内で酸素原子および炭素原子に解離する。そのため、プラズマ処理装置内に発生させたプラズマには、炭素のイオンやラジカルが含まれる。炭素のイオンやラジカルが電子部品に衝突すると、その表面には、この炭素のイオンやラジカルに由来する炭素（Ｃ）が堆積する。特に、炭素は、電子部品の主面つまり保護膜上に堆積し易い。
さらに、プラズマ処理装置内に発生させたプラズマには、酸素のイオンやラジカルも含まれる。酸素のイオンやラジカルが電子部品に衝突すると、電子部品の側壁の炭素とともに付着物が酸化および分解されて除去される。一方、電子部品の主面では、主に堆積した炭素がエッチングされる。
第４のプラズマにより、電子部品の主面を被覆する保護膜を残存させたまま、側壁に付着する付着物を除去することができるという効果を、具体的なデータを用いて示す。図１７は、ポリマーの縦方向および横方向におけるエッチング速度と、処理室（真空チャンバ）内の圧力との関係を示すグラフである。図１８は、ポリマーの横方向に対する縦方向のエッチング速度の比（縦方向のエッチング速度／横方向のエッチング速度。以下、縦横比と称す。）と、真空チャンバ内の圧力との関係を示すグラフである。図１７および図１８では、比較のために、プロセスガスとして酸素（Ｏ２）ガスを用いた場合のデータも示されている。なお、縦方向のポリマーエッチング速度は、電子部品の主面に堆積するポリマーがエッチングされる速度を意味する。横方向のポリマーエッチング速度は、電子部品の側壁に堆積するポリマーがエッチングされる速度を意味する。
試料として、ポリマー（フルオロカーボン）を堆積させたシリコン基板を用いた。ポリマーの生成条件は以下の通りである。Ｃ４Ｆ８を６００ｓｃｃｍで真空チャンバに供給し、真空チャンバ内の圧力を１０Ｐａ、試料が載置されるステージに対向するように配置される電極（第１の電極）に印加される高周波電力を４８００Ｗ、ステージに内蔵される電極（第２の電極）に印加される高周波電力を０Ｗ、ステージ温度を－１０℃とし、処理時間を２分とした。
ポリマーのエッチング条件は以下の通りである。プロセスガスとしてＣＯ２を２００ｓｃｃｍで真空チャンバに供給し、真空チャンバ内の圧力を３０Ｐａ以下に調整し、第１の電極に印加される高周波電力を３０００Ｗ、第２の電極に印加される高周波電力を０Ｗ、ステージ温度を－１０℃とし、処理時間を１分とした。酸素（Ｏ２）ガスを用いたポリマーエッチングも同様の条件で行った。
図１７に示されるように、ＣＯ２を用いたポリマーエッチングにおける縦方向のエッチング速度は、Ｏ２を用いる場合に比べて十分に小さい。これは、上記のように、エッチング処理中にＣＯ２から解離した炭素が電子部品の主面に堆積したためであると考えられる。エッチングと同時に主面に炭素が堆積することにより、みかけの縦方向のエッチング速度が小さくなる。そのため、電子部品の主面を被覆する保護膜を残存させることができる。一方、Ｏ２を用いたポリマーエッチングでは炭素が堆積しないため、電子部品の表面にある保護膜がエッチングされる。
また、図１７に示されるように、ポリマーエッチングにおける縦方向のエッチング速度は、ＣＯ２を用いる場合とＯ２を用いる場合のいずれの場合においてもチャンバ内の圧力の上昇に伴って小さくなる。Ｏ２を用いる場合、横方向のエッチング速度もまた、チャンバ内の圧力の上昇に伴って小さくなる。一方、図１７から、ＣＯ２を用いる場合、横方向のエッチング速度はチャンバ内の圧力に影響され難いことがわかる。
図１８に示されるように、縦横比は、ＣＯ２およびＯ２のいずれの場合にも、圧力の上昇にともなって小さくなる。さらに、ＣＯ２を用いる場合、圧力約７Ｐａ以上の領域において、縦横比が１以下に低下する。すなわち、ＣＯ２を用いる場合、縦方向よりも横方向のエッチングが進行し易いことがわかる。よって、上記の効果が得られる。なお、Ｏ２を用いる場合、圧力が３０Ｐａまでの領域では縦横比は１を超えている。
すなわち、上記の側壁クリーニング工程によって、側壁の表面では付着物が除去される一方、第１の面では保護膜自体のエッチングが抑制される。これにより、側壁クリーニング工程による第１の面の損傷を抑制しながら、電子部品の側壁をクリーニングすることができる。
本実施形態に係るクリーニング方法は、ボッシュプロセスを経た電子部品の側壁のクリーニングに特に適している。ボッシュプロセスは、基板に、分割領域に対応する凹部をプラズマ処理により形成する第１ステップと、凹部の内壁に第２の膜をプラズマ処理により堆積させる第２ステップと、が交互に繰り返される。そのため、形成される素子チップの側壁には、堆積膜や堆積膜とプラズマとの反応生成物等（付着物）が付着し易い。さらに、側壁にはスキャロップと言われる凹凸が形成される。スキャロップに付着した付着物は除去され難い。本実施形態に係るクリーニング方法によれば、このような付着物を簡便な方法で除去することができる。本実施形態は、ボッシュプロセスを用いたエッチング工程を備える素子チップの製造方法を包含する。
以下、側壁クリーニング工程を詳細に説明する。
側壁クリーニング工程は、第４のプラズマに電子部品を晒すことにより行われる。第４のプラズマは、酸化炭素ガスを含むプロセスガスにより発生する。
電子部品の側壁には、例えばボッシュプロセスによって堆積された膜（堆積膜）および当該堆積膜とプラズマとの反応生成物等を含む付着物が付着している。このような付着物は、炭素原子およびフッ素原子を含むポリマー（フルオロカーボン）を主成分とし、さらにシリコンおよび酸素を含んでいる。ポリマーに含まれるフッ素原子は移動しやすく、デバイスの信頼性を低下させる原因になり得る。ポリマーは、酸素のイオンやラジカルによって除去され易い。
第４のプラズマは、酸化炭素ガスを含むプロセスガス（第４のプロセスガス）によって発生する。酸化炭素ガスは、プラズマ処理装置内において酸素原子および炭素原子に解離し易い。そのため、酸素のイオンやラジカルが発生し易く、上記ポリマーを速やかに除去することができる。一方、解離した炭素原子は、保護膜上に付着し易い。
表１に、側壁クリーニング工程前後の電子部品表面における不純物濃度（Ｃ、Ｏ、Ｆ、Ｓｉ、金属元素）の測定結果を示す。電子部品は、表面に、ポリイミド層と、ポリイミド層の開口部に配置された金属電極（Ａｕ電極）とを備える厚み２００μｍのシリコンチップである。濃度の測定は、Ｘ線光電子分光法により、チップ表面の金属電極上とチップの側壁上において行った。クリーニングの条件は以下の通りである。プロセスガスとしてＣＯ２を２００ｓｃｃｍで真空チャンバに供給し、真空チャンバ内の圧力を１Ｐａ、第１の電極に印加される高周波電力を３０００Ｗ、第２の電極に印加される高周波電力を０Ｗとし、処理時間を５分とした。
表１には、比較のために、プロセスガスとして酸素（Ｏ２）ガスを用いた場合のデータも示されている。クリーニングの条件は、プロセスガスをＣＯ２からＯ２に変えたこと以外、上記と同じである。上記条件によるクリーニングによって、ＣＯ２を用いた場合、ポリイミド層は０．９μｍエッチングされ、Ｏ２を用いた場合、ポリイミド層は２．５μｍエッチングされた。
表１に示されるように、ＣＯ２を用いる場合、金属電極表面および側壁におけるフッ素濃度は、それぞれ１．４原子％と１．５原子％に減少した。一方、Ｏ２を用いる場合、金属電極表面および側壁におけるフッ素濃度も減少したものの、それぞれ３．５原子％と３．６５原子％であった。すなわち、ＣＯ２を用いる場合、電子部品の主面側において、ポリイミド層のエッチングが抑制される一方で、フッ素原子は効率よく除去される。ＣＯ２を用いる場合、電子部品の側壁におけるフッ素の除去効果も高い。
Figure 0007653666000001
酸化炭素は、炭素と酸素との化合物であり、例えば、ＣｘＯｙ（ｘ＝１～５、ｙ＝１、２）で表される。具体的には、一酸化炭素（ＣＯ）、二酸化酸素（ＣＯ２）、二酸化三炭素、二酸化五炭素、硫化カルボニル（ＣＯＳ）等が挙げられる。これらは、１種を単独で、あるいは、２種以上を組み合わせて用いられる。入手しやすい点から、酸化炭素ガスは、ＣＯ 、ＣＯ２であってよい。
第４のプロセスガスは、その他のガス、例えばＡｒ、Ｈ２、Ｎ２、Ｈｅ等を含んでいてもよい。酸化炭素ガスの第４のプロセスガスに占める割合は、１０体積％以上１００体積％未満であってよく、３０体積％以上９８体積％以下であってよい。
第４のプラズマを発生させる条件は、付着物の量等に応じて適宜設定される。第４のプラズマを発生させる条件は、例えば以下の通りである。プロセスガスとして、ＣＯ２を５０ｓｃｃｍ以上４００ｓｃｃｍ以下で真空チャンバに供給する。真空チャンバ内の圧力は０．６Ｐａ以上３０Ｐａ以下であり、第１の電極に印加される高周波電力は５００Ｗ以上５０００Ｗ以下、第２の電極に印加される高周波電力は０Ｗ以上１００Ｗ以下である。ステージ温度は－２０℃以上４０℃以下である。真空チャンバ内の圧力は、５Ｐａ以上であることが好ましく、７Ｐａ以上がより好ましい。
以上の条件によれば、電子部品の表面における保護膜の実効的なエッチング速度は５０ｎｍ／分以上２００ｎｍ／以下程度となり、電子部品の側面における付着物の実効的なエッチング速度は１００ｎｍ／分以上１３０ｎｍ／分以下になる。処理時間は、保護膜の厚みと付着物の厚みを考慮して設定すればよい。処理時間は、例えば、６０秒以上３００秒以下である。
側壁クリーニング工程では、複数の電子部品が同時に処理されてもよい。これにより、生産性が向上する。この場合、任意の２つの電子部品の対向する側壁同士の距離Ｗと、いずれか一方の電子部品の当該側壁の高さＨとは、Ｈ≧５×Ｗの関係を満たしていてもよい。このように高アスペクト比の凹凸がある場合にも、本実施形態によれば、電子部品の主面を被覆する保護膜を維持したまま、側壁に付着する付着物を除去することができる。さらに、Ｈ≦５０×Ｗの関係を満たしていてもよい。
上記側壁の高さＨは特に限定されない。側壁の高さＨは、例えば２０μｍ以上７００μｍ以下である。上記側壁同士の距離Ｗも特に限定されない。側壁同士の距離Ｗは、例えば４μｍ以上６０μｍ以下である。
距離Ｗは、任意の２つの電子部品の対向する側壁の第１の面側の端部同士の任意の２点における最短距離の平均値である。側壁の全面が対向していない場合、側壁の対向する部分同士の最短距離を測定すればよい。側壁の高さＨは、距離Ｗを算出するのに使用された２つの側壁（あるいはその部分）の任意の２点の高さの平均値のうち、低い方の高さである。側壁の高さは、当該側壁が繋いでいる第１の面と第２の面との間の最短距離である。
以下、半導体層と配線層とを有する電子部品を例示して、図面を参照しながら本実施形態を具体的に説明する。ただし、本実施形態はこれに限定されるものではない。
図１９は、側壁クリーニング工程に供される電子部品の要部を模式的に示す断面図である。複数の電子部品２００が、後述する保持シート２２に支持されている。保持シート２２はハンドリング性向上のために使用されており、必ずしも要しない。
電子部品２００は、半導体層１１と、半導体層１１の第１の面２００Ｘ側に配置された配線層１２と、を備える。第１の面２００Ｘは、保護膜４０により被覆されている。電子部品２００の側壁２００Ｚにはスキャロップが形成されている。側壁２００Ｚには付着物６０が付着している。なお、図示例において、スキャロップおよび付着物は、誇張して示されている。
図２０は、側壁クリーニング工程中の電子部品の要部を模式的に示す断面図である。保護膜４０の膜厚に大きな減少は見られない一方、側壁２００Ｚでは、付着物６０の一部が除去されて、付着物６０の層は薄くなっている。
図２１は、側壁クリーニング工程後の電子部品の要部を模式的に示す断面図である。保護膜４０が残存している一方、側壁２００Ｚでは、付着物６０の残部が除去されて、側壁２００Ｚが露出している。
次に、上記の側壁クリーニング工程を備えるクリーニング方法を説明する。
Ａ．電子部品のクリーニング方法
本実施形態に係る電子部品のクリーニング方法は、保護膜で覆われた第１の面と、第１の面とは反対側の第２の面と、第１の面と第２の面との間にある側壁と、側壁に付着する付着物と、を備える電子部品を準備する準備工程と、電子部品の側壁をクリーニングする上記の側壁クリーニング工程と、を備える。図２２は、本実施形態に係るクリーニング方法を示すフローチャートである。
（ｉ）電子部品の準備工程（Ｓ０１）
保護膜で覆われた第１の面と、第１の面とは反対側の第２の面と、第１の面と第２の面との間にある側壁と、を備える少なくとも１つの電子部品を準備する。電子部品は、例えば、ボッシュプロセスによって、基板をプラズマダイシングすることにより作製される素子チップである。側壁には、スキャロップ、すなわち凹部と凸部とが形成されていてもよい。
電子部品は、例えば、実施形態１と同じものであってもよい。
側壁クリーニング工程において複数の電子部品が同時に処理される場合、ハンドリング性の観点から、複数の電子部品は、フレームに固定された保持シートに貼着されていることが望ましい。フレームとフレームに固定された保持シートとを備える部材を、搬送キャリアと称す。
（搬送キャリア）
搬送キャリアは、例えば、実施形態１と同じものであってもよい。
上記の電子部品の準備工程は、複数の素子領域および素子領域を画定する分割領域を備えるとともに、第１の面および第１の面とは反対側の第２の面を有する基板を準備する基板準備工程と、第１の面を被覆する保護膜を形成する保護膜形成工程と、保護膜に開口を形成して、第１の面における分割領域を露出させる開口形成工程と、露出した分割領域に対応する凹部を、プラズマ処理により形成する第１ステップと、凹部の内壁に第２の膜を、プラズマ処理により堆積させる第２ステップと、を含むサイクルを繰り返すエッチング工程と、を備えていてもよい。これら工程については後述する。これにより、所定の間隔を空けて配置された複数の電子部品が準備される。
図７Ａは、電子部品の準備工程で準備された電子部品を模式的に示す上面図である。図７Ｂは、図７ＡのＡ－Ａ線における断面図である。図７Ｂでは、便宜上、付着物を省略している。
搬送キャリア２０は、フレーム２１とフレーム２１に固定された保持シート２２とを備える。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。保持シート２２は、粘着面２２Ｘと非粘着面２２Ｙとを備えており、粘着面２２Ｘの外周縁は、フレーム２１の一方の面に貼着している。粘着面２２Ｘのフレーム２１の開口から露出した部分に、電子部品２００の第２の面２００Ｙ（図１９等参照）が貼着される。
複数の電子部品２００は、保持シート２２の粘着面２２Ｘに間隔を空けて貼着されている。このような電子部品２００は、ボッシュプロセスによって、基板をプラズマダイシングすることにより得られる。電子部品２００は、半導体層１１と、半導体層１１の第１の面２００Ｘ側に積層される配線層１２と、を備える。電子部品２００の第１の面２００Ｘに、保護膜４０が形成されている。
（ｉｉ）側壁クリーニング工程（Ｓ０２）
素子チップの側壁をクリーニングする。
側壁クリーニング工程は、上記の通り、酸化炭素ガスを含むプロセスガスにより発生する第４のプラズマに電子部品を晒すことにより行われる。上記側壁クリーニング工程によれば、保護膜を残存させながら、側壁の付着物を除去することができる。
（ｉｉｉ）保護膜除去工程（Ｓ０３）
最後の除去工程の後、保護膜を除去してもよい。
保護膜の除去には、例えば、酸素ガス（Ｏ２）を含む第３のプロセスガスにより発生する第３のプラズマが用いられる。第３のプロセスガスは、Ｏ２とともにフッ素含有ガスを含んでもよい。フッ素含有ガスとしては、上記と同様の化合物が挙げられる。Ｏ２の第３のプロセスガスに占める割合は、１０体積％以上１００体積％未満であってよく、３０体積％以上９８体積％以下であってよい。
第３のプラズマを発生させる条件は、実施形態１と同じものであってもよい。
保護膜が水溶性である場合、第３のプラズマに替えて、水洗により保護膜を除去してもよい。保護膜が、電子部品の最表面に配置されている絶縁膜（窒化ケイ素やシリコン酸化膜など）および／または樹脂層（ポリイミド）である場合、保護膜は製造中のみならず、流通後の電子部品を保護するために用いられるため、保護膜を除去しなくてもよい。
Ｂ．素子チップの製造方法
本実施形態に係る素子チップの製造方法は、複数の素子領域および素子領域を画定する分割領域を備えるとともに、第１の面および第１の面とは反対側の第２の面を有する基板を準備する基板準備工程と、第１の面に保護膜を形成する保護膜形成工程と、保護膜に開口を形成して、第１の面における分割領域を露出させる開口形成工程と、露出した分割領域に対応する凹部をプラズマ処理により形成する第１ステップ、および、凹部の内壁に、第２の膜をプラズマ処理により堆積させる第２ステップと、を含むサイクルを繰り返して、保護膜で覆われた第１の面、第２の面、第１の面と前記第２の面との間にある側壁、および、側壁に付着する付着物、を備える電子部品を得るエッチング工程と、電子部品の側壁をクリーニングする側壁クリーニング工程と、を備える。
側壁クリーニング工程は、酸化炭素ガスを含むプロセスガスにより発生する第４のプラズマに電子部品を晒すことにより行われる。図２３は、本実施形態に係る素子チップの製造方法を示すフローチャートである。
（１）基板準備工程（Ｓ１１）
まず、処理の対象となる基板を準備する。
（基板）
基板は、実施形態１と同じものであってもよい。
基板の第２の面を、フレームに固定された保持シートに貼着してもよい。これにより、ハンドリング性が向上する。保持シートに貼着された基板をダイシングすることにより、保持シート上に間隔を空けて配置された複数の素子チップが得られる。フレームおよび保持シートの形状、材質等は上記の通りである。
（２）保護膜形成工程（Ｓ１２）
基板の第１の面を被覆する保護膜を形成する。
保護膜は、基板の素子領域をプラズマ等から保護するために設けられる。エッチング工程後、保護膜は除去される。保護膜の材料、厚みは上記の通りである。
保護膜は、例えば、実施形態１と同じ方法により形成されてもよい。
（３）開口形成工程（Ｓ１３）
保護膜に開口を形成して、基板の分割領域を露出させる。
開口は、例えば、実施形態１と同じ方法により形成されてもよい。
（４）エッチング工程（Ｓ１４）
基板をプラズマに晒して、開口から露出する分割領域を第２の面までエッチングし、基板から複数の素子チップを形成する。複数の素子チップは、保持シートに保持された状態で得られる。
エッチング工程は、例えば、実施形態１と同じように行われてもよい。
（５）側壁クリーニング工程（Ｓ１５）
得られた電子部品の側壁をクリーニングする。
側壁クリーニング工程は、上記の電子部品のクリーニング方法における側壁クリーニング工程（ｉｉ）により実行される。本実施形態に係る側壁クリーニング工程によれば、保護膜を維持しながら、側壁の付着物を除去することができる。
エッチング工程および側壁クリーニング工程で使用されるプラズマ処理装置は同じであってもよく、異なっていてもよい。同じプラズマ処理装置を使用する場合、両工程は連続して行われてもよい。
（６）保護膜除去工程（Ｓ１６）
保護膜除去工程は、上記の電子部品のクリーニング方法における保護膜除去工程（ｉｉｉ）により実行される。これにより、保護膜が除去される。
側壁クリーニング工程および保護膜除去工程で使用されるプラズマ処理装置は同じであってもよく、異なっていてもよい。同じプラズマ処理装置を使用する場合、両工程は連続して行われてもよい。
保護膜除去工程の後、素子チップは、保持シートから取り外される。
素子チップを、例えば、保持シートの非粘着面側から、保持シートとともに突き上げピンで突き上げる。これにより、素子チップの少なくとも一部は、保持シートから浮き上がる。その後、ピックアップ装置により、素子チップは保持シートから取り外される。
以下、素子チップの製造方法を、図面を参照しながら具体的に説明する。ただし、本実施形態はこれに限定されるものではない。
図９は、本実施形態に係る基板準備工程により準備された基板を模式的に示す上面図である。図１０は、当該基板の一部を模式的に示す断面図である。基板１０は、第１の面１０Ｘおよび第２の面１０Ｙを備えるとともに、複数の素子領域１０１と素子領域１０１を画定する分割領域１０２とを備える。素子領域１０１は、半導体層１１と、半導体層１１の第１の面１０Ｘ側に積層される配線層１２と、を備える。分割領域１０２は、半導体層１１と、絶縁膜１４とを備える。基板１０の第２の面１０Ｙは、搬送キャリア２０が備える保持シート２２に貼着されている。
図１１は、本実施形態に係る保護膜形成工程後の基板の一部を模式的に示す断面図である。基板１０の第１の面１０Ｘに、保護膜４０が形成されている。
図１２は、本実施形態に係る開口形成工程後の基板の一部を模式的に示す断面図である。分割領域１０２における保護膜４０および絶縁膜１４が除去されて、開口から分割領域１０２において半導体層１１が露出している。
図１３は、本実施形態に係るエッチング工程で作製された素子チップを、模式的に示す断面図である。基板の分割領域がエッチングされて、基板から複数の素子チップ２００が形成されている。電子部品の側壁２００Ｚにはスキャロップが形成されている。素子チップ２００の第１の面２００Ｘは、保護膜４０により覆われている。
図１４は、本実施形態に係る保護膜除去工程後の素子チップを、模式的に示す断面図である。第１の面２００Ｘを覆っていた保護膜４０が除去されている。
エッチング工程、側壁クリーニング工程および保護膜除去工程で用いられるプラズマ処理装置は、例えば、実施形態１と同じものであってもよい。図１５は、プラズマ処理装置１００の構造を概略的に示す断面図である。図１６は、本実施形態で使用されるプラズマ処理装置のブロック図である。
本発明を現時点での好ましい実施態様に関して説明したが、そのような開示を限定的に解釈してはならない。種々の変形および改変は、上記開示を読むことによって本発明に属する技術分野における当業者には間違いなく明らかになるであろう。したがって、添付の請求の範囲は、本発明の真の精神および範囲から逸脱することなく、すべての変形および改変を包含する、と解釈されるべきものである。
本発明のクリーニング方法は、電子部品に与えるダメージを低減しながら、側壁をクリーニングすることができるため、特にボッシュプロセスによるプラズマダイシングにより製造された素子チップの後処理として好適である。
２００：電子部品（素子チップ）
２００Ｘ：第１の面
２００Ｙ：第２の面
２００Ｚ：側壁
１０：基板
１０Ｘ：第１の面
１０Ｙ：第２の面
１１：半導体層
１２：配線層
１４：絶縁膜
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：保持シート
２２Ｘ：粘着面
２２Ｙ：非粘着面
４０：保護膜
５０：第１の膜
６０：付着物
１００：プラズマ処理装置
１０３：真空チャンバ
１０３ａ：ガス導入口
１０３ｂ：排気口
１０８：誘電体部材
１０９：第１の電極
１１０Ａ：第１の高周波電源
１１０Ｂ：第２の高周波電源
１１１：ステージ
１１２：プロセスガス源
１１３：アッシングガス源
１１４：減圧機構
１１５：電極層
１１６：金属層
１１７：基台
１１８：外周部
１１９：ＥＳＣ電極
１２０：第２の電極
１２１：昇降ロッド
１２２：支持部
１２３Ａ、１２３Ｂ：昇降機構
１２４：カバー
１２４Ｗ：窓部
１２５：冷媒循環装置
１２６：直流電源
１２７：冷媒流路
１２８：制御装置
１２９：外周リング

Claims (10)

  1. 保護膜で覆われた第１の面と、前記第１の面とは反対側の第２の面と、前記第１の面と前記第２の面との間にある側壁と、前記側壁に付着する付着物と、を備える電子部品を準備する準備工程と、
    前記電子部品の前記側壁をクリーニングする側壁クリーニング工程と、を備え、
    前記側壁クリーニング工程は、
    第１のプラズマを用いて、前記保護膜および前記付着物の表面に第１の膜を堆積させる堆積工程と、
    第２のプラズマを用いて、前記付着物の表面に堆積する前記第１の膜とともに、前記付着物の少なくとも一部を除去する除去工程と、を備え、
    前記側壁クリーニング工程において、前記保護膜が残存するように、前記堆積工程と前記除去工程とは交互に複数回繰り返される、電子部品のクリーニング方法。
  2. 前記側壁クリーニング工程は、
    前記堆積工程において、前記第１の膜が前記保護膜の表面に堆積する速度ＲＤ１に対する前記第１の膜が前記側壁の表面に堆積する速度ＲＤ２の比：ＲＤ２／ＲＤ１と、
    前記除去工程において、前記保護膜の表面の前記第１の膜が除去される速度ＲＲ１に対する前記側壁に付着する前記第１の膜が除去される速度ＲＲ２の比：ＲＲ２／ＲＲ１とが、
    ＲＲ２／ＲＲ１＞ＲＤ２／ＲＤ１の関係を満たすように行われる、請求項１に記載の電子部品のクリーニング方法。
  3. 前記側壁クリーニング工程は、プラズマ処理装置の処理室内で行われ、
    前記堆積工程における前記処理室の圧力ＰＤ１と、
    前記除去工程における前記処理室の圧力ＰＲ１とは、
    ＰＤ１＜ＰＲ１の関係を満たす、請求項２に記載の電子部品のクリーニング方法。
  4. 前記側壁クリーニング工程は、前記電子部品が載置されるステージと、前記ステージに対向するように配置される第１の電極と、前記ステージに内蔵される第２の電極と、を備えるプラズマ処理装置を用いて行われ、
    前記堆積工程において、前記第２の電極に印加される高周波電力ＰＤ２と、
    前記除去工程において、前記第２の電極に印加される高周波電力ＰＲ２とは、
    ＰＤ２≦ＰＲ２の関係を満たす、請求項２または３に記載の電子部品のクリーニング方法。
  5. 前記側壁クリーニング工程では、複数の前記電子部品が処理され、
    任意の２つの前記電子部品の対向する前記側壁同士の距離Ｗと、いずれか一方の前記電子部品の当該側壁の高さＨとは、
    Ｈ≧５×Ｗの関係を満たす、請求項１～４のいずれか一項に記載の電子部品のクリーニング方法。
  6. 前記電子部品の準備工程は、
    複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、前記第１の面および前記第２の面を有する基板を準備する基板準備工程と、
    前記第１の面に前記保護膜を形成する保護膜形成工程と、
    前記保護膜に開口を形成して、前記第１の面における前記分割領域を露出させる開口形成工程と、
    露出した前記分割領域に対応する凹部をプラズマ処理により形成する第１ステップ、および、前記凹部の内壁に、第２の膜をプラズマ処理により堆積させる第２ステップを含むサイクルを繰り返すエッチング工程と、を備える、請求項１～５のいずれか一項に記載の電子部品のクリーニング方法。
  7. 最後の前記除去工程の後、前記保護膜を除去する保護膜除去工程を備える、請求項１～６のいずれか一項に記載の電子部品のクリーニング方法。
  8. 前記第１のプラズマは、炭素原子を含むプロセスガスにより発生される、請求項１～７のいずれか一項に記載の電子部品のクリーニング方法。
  9. 前記第２のプラズマは、酸素原子を含むプロセスガスにより発生される、請求項１～８のいずれか一項に記載の電子部品のクリーニング方法。
  10. 複数の素子領域および前記素子領域を画定する分割領域を備えるとともに、第１の面および前記第１の面とは反対側の第２の面を有する基板を準備する基板準備工程と、
    前記第１の面に保護膜を形成する保護膜形成工程と、
    前記保護膜に開口を形成して、前記第１の面における前記分割領域を露出させる開口形成工程と、
    露出した前記分割領域に対応する凹部をプラズマ処理により形成する第１ステップ、および、前記凹部の内壁に、第２の膜をプラズマ処理により堆積させる第２ステップと、を含むサイクルを繰り返して、前記保護膜で覆われた前記第１の面、前記第２の面、前記第１の面と前記第２の面との間にある側壁、および、前記側壁に付着する付着物、を備える電子部品を得るエッチング工程と、
    前記電子部品の前記側壁をクリーニングする側壁クリーニング工程と、を備え、
    前記側壁クリーニング工程は、
    第１のプラズマを用いて、前記保護膜および前記付着物の表面に第１の膜を堆積させる堆積工程と、
    第２のプラズマを用いて、前記付着物の表面に堆積する前記第１の膜とともに、前記付着物の少なくとも一部を除去する除去工程と、を備え、
    前記側壁クリーニング工程において、前記保護膜が残存するように、前記堆積工程と前記除去工程とは交互に複数回繰り返される、素子チップの製造方法。
JP2022505762A 2020-03-10 2020-12-04 電子部品のクリーニング方法および素子チップの製造方法 Active JP7653666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024227875A JP2025041840A (ja) 2020-03-10 2024-12-24 電子部品のクリーニング方法および素子チップの製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020041312 2020-03-10
JP2020041312 2020-03-10
JP2020041310 2020-03-10
JP2020041310 2020-03-10
PCT/JP2020/045286 WO2021181768A1 (ja) 2020-03-10 2020-12-04 電子部品のクリーニング方法および素子チップの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024227875A Division JP2025041840A (ja) 2020-03-10 2024-12-24 電子部品のクリーニング方法および素子チップの製造方法

Publications (2)

Publication Number Publication Date
JPWO2021181768A1 JPWO2021181768A1 (ja) 2021-09-16
JP7653666B2 true JP7653666B2 (ja) 2025-03-31

Family

ID=77672011

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2022505762A Active JP7653666B2 (ja) 2020-03-10 2020-12-04 電子部品のクリーニング方法および素子チップの製造方法
JP2024227875A Pending JP2025041840A (ja) 2020-03-10 2024-12-24 電子部品のクリーニング方法および素子チップの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024227875A Pending JP2025041840A (ja) 2020-03-10 2024-12-24 電子部品のクリーニング方法および素子チップの製造方法

Country Status (4)

Country Link
US (1) US12500076B2 (ja)
JP (2) JP7653666B2 (ja)
CN (1) CN115136283B (ja)
WO (1) WO2021181768A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7853127B2 (ja) * 2022-03-16 2026-04-28 株式会社ディスコ チップの製造方法
JP2023172142A (ja) * 2022-05-23 2023-12-06 株式会社ディスコ チップの製造方法
TW202445668A (zh) * 2023-05-03 2024-11-16 聯華電子股份有限公司 半導體元件及其製作方法
WO2025211218A1 (ja) * 2024-04-02 2025-10-09 パナソニックＩｐマネジメント株式会社 接合体の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008062600A1 (fr) 2006-11-22 2008-05-29 Sumitomo Precision Products Co., Ltd. Structure de silicium à ouverture ayant un rapport hauteur/largeur élevé, procédé, appareil et programme de fabrication de cette structure et procédé de fabrication de masque de gravure pour cette structure de silicium
WO2012023537A1 (ja) 2010-08-19 2012-02-23 株式会社 アルバック ドライエッチング方法及び半導体装置の製造方法
JP2014036104A (ja) 2012-08-08 2014-02-24 Tokyo Electron Ltd パターン形成方法及び固体撮像装置
JP2014063866A (ja) 2012-09-21 2014-04-10 Canon Inc シリコン基板の加工方法及び荷電粒子線レンズの製造方法
JP2018137405A (ja) 2017-02-23 2018-08-30 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018715A1 (en) 2002-07-25 2004-01-29 Applied Materials, Inc. Method of cleaning a surface of a material layer
US7700494B2 (en) 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
US7510965B2 (en) * 2006-11-30 2009-03-31 United Microelectronics Corp. Method for fabricating a dual damascene structure
US7637269B1 (en) * 2009-07-29 2009-12-29 Tokyo Electron Limited Low damage method for ashing a substrate using CO2/CO-based process
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
CN104143522B (zh) * 2013-05-09 2017-05-24 中芯国际集成电路制造(上海)有限公司 一种浅沟槽的形成方法
US9105710B2 (en) * 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
US9711365B2 (en) * 2014-05-02 2017-07-18 International Business Machines Corporation Etch rate enhancement for a silicon etch process through etch chamber pretreatment
JP2016146395A (ja) 2015-02-06 2016-08-12 株式会社テラプローブ 半導体装置の製造方法及び半導体装置
US9558988B2 (en) * 2015-05-15 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for filling the trenches of shallow trench isolation (STI) regions
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
KR102323389B1 (ko) * 2016-03-02 2021-11-05 도쿄엘렉트론가부시키가이샤 튜닝가능한 선택도를 갖는 등방성 실리콘 및 실리콘-게르마늄 에칭
JP6242933B2 (ja) * 2016-03-31 2017-12-06 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
CN106449418B (zh) * 2016-09-13 2019-07-16 扬州扬杰电子科技股份有限公司 一种获得清洁沟槽侧壁的方法
CN108305827A (zh) * 2017-01-11 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种去除刻蚀工序残留聚合物的方法
US10957798B2 (en) * 2019-02-06 2021-03-23 International Business Machines Corporation Nanosheet transistors with transverse strained channel regions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008062600A1 (fr) 2006-11-22 2008-05-29 Sumitomo Precision Products Co., Ltd. Structure de silicium à ouverture ayant un rapport hauteur/largeur élevé, procédé, appareil et programme de fabrication de cette structure et procédé de fabrication de masque de gravure pour cette structure de silicium
WO2012023537A1 (ja) 2010-08-19 2012-02-23 株式会社 アルバック ドライエッチング方法及び半導体装置の製造方法
JP2014036104A (ja) 2012-08-08 2014-02-24 Tokyo Electron Ltd パターン形成方法及び固体撮像装置
JP2014063866A (ja) 2012-09-21 2014-04-10 Canon Inc シリコン基板の加工方法及び荷電粒子線レンズの製造方法
JP2018137405A (ja) 2017-02-23 2018-08-30 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法

Also Published As

Publication number Publication date
JP2025041840A (ja) 2025-03-26
JPWO2021181768A1 (ja) 2021-09-16
CN115136283A (zh) 2022-09-30
US20230102635A1 (en) 2023-03-30
CN115136283B (zh) 2025-06-10
US12500076B2 (en) 2025-12-16
WO2021181768A1 (ja) 2021-09-16

Similar Documents

Publication Publication Date Title
JP7653666B2 (ja) 電子部品のクリーニング方法および素子チップの製造方法
US10923357B2 (en) Element chip and manufacturing process thereof
JP7281741B2 (ja) 素子チップのスムージング方法および素子チップの製造方法
JP7357237B2 (ja) 素子チップの製造方法
JP2019125723A (ja) 素子チップの製造方法
JP6604476B2 (ja) 素子チップの製造方法
JP7209247B2 (ja) 素子チップの製造方法
JP7316638B2 (ja) 樹脂組成物、樹脂被覆基板および素子チップの製造方法
JP7296601B2 (ja) 素子チップの洗浄方法および素子チップの製造方法
JP7170261B2 (ja) 素子チップの製造方法
JP7493159B2 (ja) エッチング方法および素子チップの製造方法
JP7281764B2 (ja) 素子チップの製造方法
US11361944B2 (en) Plasma processing method, and element chip manufacturing method
CN112701062A (zh) 等离子体切单的、污染物减少的半导体管芯
JP7599088B2 (ja) 素子チップの製造方法、およびプラズマ処理方法
JP7213477B2 (ja) 素子チップの製造方法
JP6624590B2 (ja) 素子チップの製造方法
US11682575B2 (en) Plasma processing apparatus, plasma processing method, and element chip manufacturing method
JP7149517B2 (ja) 素子チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250307

R150 Certificate of patent or registration of utility model

Ref document number: 7653666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150