JP7653843B2 - Semiconductor integrated circuit, microphone and writing system - Google Patents
Semiconductor integrated circuit, microphone and writing system Download PDFInfo
- Publication number
- JP7653843B2 JP7653843B2 JP2021097615A JP2021097615A JP7653843B2 JP 7653843 B2 JP7653843 B2 JP 7653843B2 JP 2021097615 A JP2021097615 A JP 2021097615A JP 2021097615 A JP2021097615 A JP 2021097615A JP 7653843 B2 JP7653843 B2 JP 7653843B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microphone
- signal
- output terminal
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 238000001514 detection method Methods 0.000 claims description 82
- 230000007704 transition Effects 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 24
- 238000002347 injection Methods 0.000 claims description 21
- 239000007924 injection Substances 0.000 claims description 21
- 230000010355 oscillation Effects 0.000 description 31
- 238000010586 diagram Methods 0.000 description 17
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Circuit For Audible Band Transducer (AREA)
Description
本明細書の実施形態は、半導体集積回路、マイクロホン及び書込システムに関する。 Embodiments of this specification relate to semiconductor integrated circuits, microphones, and writing systems.
従来、マイク用トランスデューサが搭載されたハウジング内にプログラム可能な半導体集積回路が実装されたデバイスとしてのマイクロホンが知られている。例えば、半導体集積回路のプログラムにより、マイク用トランスデューサのゲイン等を微調整することができる。 Conventionally, microphones are known as devices in which a programmable semiconductor integrated circuit is implemented inside a housing that contains a microphone transducer. For example, the gain of the microphone transducer can be fine-tuned by programming the semiconductor integrated circuit.
このようなマイクロホンには、ハウジング内に実装された半導体集積回路を外部からプログラムするための専用端子が設けられている場合があった。しかしながら、専用端子を設けることにより、ハウジング設計の自由度が低下するという問題があった。 Some of these microphones are equipped with a dedicated terminal for externally programming the semiconductor integrated circuit mounted inside the housing. However, providing a dedicated terminal reduces the freedom of housing design.
本発明の目的は、上記に鑑みてなされたものであって、専用端子を設けることなくプログラムすることができる半導体集積回路、マイクロホン及び書込システムを提供することである。 The object of the present invention is to provide a semiconductor integrated circuit, a microphone, and a writing system that can be programmed without providing a dedicated terminal.
上述した課題を解決し、目的を達成するために、実施形態に係る半導体集積回路は、トランスデューサ用バイアス回路と、マイク用アンプと、電流検出回路と、制御回路とを備える。前記トランスデューサ用バイアス回路は、前記マイク用トランスデューサに電圧を印加する。前記マイク用アンプは、前記マイク用トランスデューサからの信号を増幅し、増幅された信号を出力端子に供給する。前記電流検出回路は、前記マイク用アンプ及び前記出力端子の間に接続され、前記出力端子からの電流を検出する。前記制御回路は、前記出力端子からの電流信号に応じて、前記マイク用アンプの制御により前記出力端子をハイインピーダンスの状態に遷移させるとともに、前記出力端子から入力されるプログラム信号に基づいて、前記トランスデューサ用バイアス回路及び前記マイク用アンプの設定のためのプログラム動作を開始する。 In order to solve the above-mentioned problems and achieve the object, a semiconductor integrated circuit according to an embodiment includes a transducer bias circuit, a microphone amplifier, a current detection circuit, and a control circuit. The transducer bias circuit applies a voltage to the microphone transducer. The microphone amplifier amplifies a signal from the microphone transducer and supplies the amplified signal to an output terminal. The current detection circuit is connected between the microphone amplifier and the output terminal and detects a current from the output terminal. The control circuit transitions the output terminal to a high impedance state by controlling the microphone amplifier in response to the current signal from the output terminal, and starts a program operation for setting the transducer bias circuit and the microphone amplifier based on a program signal input from the output terminal.
本発明によれば、専用端子を設けることなく半導体集積回路をプログラムすることができる。 The present invention makes it possible to program a semiconductor integrated circuit without providing a dedicated terminal.
以下、図面を参照しながら、半導体集積回路、マイクロホン及び書込システムの実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。なお、以下の実施形態において、「接続」とは、「電気的な接続」を意味するとする。 Below, embodiments of a semiconductor integrated circuit, a microphone, and a writing system will be described in detail with reference to the drawings. In the following embodiments, parts with the same reference numerals perform similar operations, and duplicated descriptions will be omitted as appropriate. In the following embodiments, "connection" means "electrical connection."
図1は、第1の実施形態に係る半導体集積回路2が実装されたマイクロホン1の構成の一例を示す図である。マイクロホン1は、図1に示すように、半導体集積回路2及びマイク用トランスデューサ5を有する。半導体集積回路2及びマイク用トランスデューサ5は、マイクロホン1のハウジング(筐体)内に搭載されている。つまり、マイクロホン1は、マイク用トランスデューサ5が搭載されたハウジング内にプログラム可能な半導体集積回路2が実装された集音デバイスである。例えば、マイクロホン1においては、半導体集積回路2のプログラムにより、マイク用トランスデューサ5のゲイン等を微調整することができる。マイクロホン1のハウジングには、電源端子17、出力端子18及び接地端子19が設けられている。
Fig. 1 is a diagram showing an example of the configuration of a
半導体集積回路2は、外部からプログラム可能に構成された半導体集積回路である。半導体集積回路2には、マイク信号入力端子3、マイク用バイアス端子4、電源端子14、出力端子15及び接地端子16が設けられている。半導体集積回路2のマイク信号入力端子3及びマイク用バイアス端子4は、それぞれマイク用トランスデューサ5に接続されている。半導体集積回路2の電源端子14、出力端子15及び接地端子16は、それぞれ、マイクロホン1のハウジングの電源端子17、出力端子18及び接地端子19に接続されている。
The semiconductor integrated
半導体集積回路2は、マイク用バイアス端子4からマイク用トランスデューサ5のゲインを調整するための電圧を出力する。マイク用トランスデューサ5は、音を電気信号に変換するように構成されたデバイスである。マイク用トランスデューサ5は、マイク用バイアス端子4から供給される電圧に応じた感度の電気信号を出力するように構成されている。半導体集積回路2には、マイク用トランスデューサ5からの電気信号(マイク信号)がマイク信号入力端子3より入力される。
The semiconductor integrated
半導体集積回路2は、図1に示すように、マイク用アンプ6、電流検出回路7、トランスデューサ用バイアス回路8、制御回路10、プルダウン用スイッチトランジスタ11及びプルダウン用抵抗12を有する。
As shown in FIG. 1, the semiconductor integrated
マイク用アンプ6は、マイク信号入力端子3及び電流検出回路7に接続されている。マイク用アンプ6は、マイク信号入力端子3からの電気信号を増幅する。マイク用アンプ6は、増幅した電気信号を電流検出回路7に供給する。電流検出回路7は、マイク用アンプ6からの電気信号を出力端子15にパススルー出力する。つまり、マイク用アンプ6は、マイク用トランスデューサ5からの信号を増幅し、増幅した信号を出力端子15に供給するように構成されている。ここで、マイク用アンプ6は、半導体集積回路2のプログラムにより利得を調整可能に構成されている。
The
電流検出回路7は、制御回路10のプログラム開始検出回路303(図3参照)、制御回路10の発振回路307(図3参照)及び出力端子15に接続されている。電流検出回路7は、出力端子15に印加された電流を検出するように構成されている。換言すれば、電流検出回路7は、マイク用アンプ6及び出力端子15の間に接続され、出力端子15からの電流を検出するように構成されている。
The
図2は、図1の半導体集積回路2におけるマイク用アンプ6及び電流検出回路7の構成の一例を示す図である。
Figure 2 is a diagram showing an example of the configuration of the
マイク用アンプ6には、図2に示すように、マイク信号入力端子203及びアンプ動作制御端子210が設けられている。また、マイク用アンプ6は、図2に示すように、ハイサイド側の出力用トランジスタ201、帰還回路202、マイクアンプ204及びローサイド側の出力用トランジスタ205を有する。
As shown in FIG. 2, the
ハイサイド側の出力用トランジスタ201は、図2に示す例では、PMOSトランジスタである。ハイサイド側の出力用トランジスタ201のソースは、電源端子14に接続されている。ハイサイド側の出力用トランジスタ201のドレインは、ローサイド側の出力用トランジスタ205のドレインに接続されている。
In the example shown in FIG. 2, the high-
帰還回路202は、マイクアンプ204の非反転入力端子(+)及び出力端子15の間に接続されている。
The
マイクアンプ204の反転入力端子(-)は、マイク信号入力端子203に接続されている。マイク信号入力端子203は、マイク信号入力端子3に接続されている。マイクアンプ204の制御端子は、アンプ動作制御端子210に接続されている。アンプ動作制御端子210は、設定値用信号ノード9を介して、制御回路10に接続されている。マイクアンプ204の一対の出力端子の一方は、ハイサイド側の出力用トランジスタ201のゲートに接続されている。マイクアンプ204の一対の出力端子の他方は、ローサイド側の出力用トランジスタ205及び電流ミラートランジスタ206の各ゲートに接続されている。
The inverting input terminal (-) of the
ローサイド側の出力用トランジスタ205は、図2に示す例では、NMOSトランジスタである。ローサイド側の出力用トランジスタ205のソースは、グランド電位に接続されている。
In the example shown in FIG. 2, the low-
また、ハイサイド側の出力用トランジスタ201及びローサイド側の出力用トランジスタ205の各ドレインは、帰還回路202及び出力端子15に接続されている。
The drains of the high-
電流検出回路7は、図2に示すように、電流ミラートランジスタ206、基準電流源207及び反転回路209を有する。
As shown in FIG. 2, the
電流ミラートランジスタ206は、図2に示す例では、NMOSトランジスタである。電流ミラートランジスタ206のソースは、グランド電位に接続されている。電流ミラートランジスタ206のドレインは、基準電流源207の出力端に接続されている。
In the example shown in FIG. 2, the
基準電流源207の入力端は、電源端子14に接続されている。
The input terminal of the reference
反転回路209の入力ノード208は、電流ミラートランジスタ206のドレイン及び基準電流源207の出力端に接続されている。反転回路209の出力端は、制御回路10に接続されている。後述するように、電流検出回路7は、プログラムモードを検出したとき、反転回路209の出力端から制御回路10のプログラム開始検出回路303及び発振回路307に電流検出信号13を出力する。
The
トランスデューサ用バイアス回路8は、マイク用バイアス端子4に接続されている。トランスデューサ用バイアス回路8は、半導体集積回路2のプログラムにより出力電圧を調整可能に構成されている。トランスデューサ用バイアス回路8の出力電圧は、マイク用トランスデューサ5の感度を調整するための電圧である。つまり、トランスデューサ用バイアス回路8は、マイク用トランスデューサ5に電圧を印加するように構成されている。
The
制御回路10は、設定値記憶用ROM(Read Only Memory)やデコーダなどを有する。制御回路10は、電流検出回路7からの電流検出信号13に応じてマイク用アンプ6及びトランスデューサ用バイアス回路8の動作を制御する。例えば、制御回路10は、電流検出回路7からの電流検出信号13に応じてマイク用アンプ6の利得を設定(プログラミング)する。具体的には、制御回路10のプログラム回路308(図3参照)は、利得を調整するための設定信号をマイク用アンプ6に供給する。また、制御回路10は、電流検出回路7からの電流検出信号13に応じてトランスデューサ用バイアス回路8の出力電圧を設定(プログラミング)する。具体的には、制御回路10のプログラム回路308は、出力電圧を調整するための設定信号をトランスデューサ用バイアス回路8に供給する。
The
図3は、図1の半導体集積回路2における制御回路10aの構成の一例を示す図である。制御回路10aは、制御回路10の一例である。
FIG. 3 is a diagram showing an example of the configuration of a
制御回路10aは、図3に示すように、反転回路302、プログラム開始検出回路303、発振回路307及びプログラム回路308を有する。
As shown in FIG. 3, the
反転回路302の出力端は、マイク用アンプ6のアンプ動作制御端子210に接続されている。反転回路302は、プログラム開始検出回路303からのプログラム有効信号304に応じてアンプ動作制御端子210に供給する信号をローレベルに遷移させる。これにより、出力端子15がハイインピーダンスに制御される。
The output terminal of the
プログラム開始検出回路303は、反転回路302の入力端、発振回路307及びプログラム回路308に接続されている。プログラム開始検出回路303は、電流検出回路7からの電流検出信号13に応じて発振有効信号306を発生し、発振回路307に供給する。また、プログラム開始検出回路303は、電流検出信号13に特定の型(波形)が含まれることを検出すると、反転回路302の入力端、発振回路307及びプログラム回路308にプログラム有効信号304を供給する。
The program start
図4は、図3の制御回路10aにおけるプログラム開始検出回路303の構成の一例を示す図である。プログラム開始検出回路303は、図4に示すように、フリップフロップ回路401,402,403,404、論理積回路(AND論理回路)405及び反転回路406,407を有する。
Figure 4 is a diagram showing an example of the configuration of the program
フリップフロップ回路401,402,403,404の各リセット端子RSTは、それぞれ発振回路307に接続され、発振回路307からのタイムアウト信号305を入力する。フリップフロップ回路401,402の各クロック入力端子CKは、それぞれ電流検出回路7の反転回路209の出力端に接続され、電流検出回路7からの電流検出信号13を入力する。フリップフロップ回路402,404の各入力端子Dには、それぞれハイレベルの信号Hが入力される。
The reset terminals RST of the flip-
フリップフロップ回路401,403は、カウンタを構成している。具体的には、反転回路406の入力端は、フリップフロップ回路401の出力端子Qに接続されている。フリップフロップ回路401の出力端子Qは、フリップフロップ回路403のクロック入力端子CKにさらに接続されている。反転回路406の出力端は、フリップフロップ回路401の入力端子Dに接続されている。反転回路407の入力端は、フリップフロップ回路403の出力端子Qに接続されている。反転回路407の出力端は、フリップフロップ回路403の入力端子Dに接続されている。また、論理積回路405の一対の入力端は、それぞれ、フリップフロップ回路401,403の各出力端子Qに接続されている。論理積回路405の出力端は、フリップフロップ回路404のクロック入力端子CKに接続されている。
The flip-
フリップフロップ回路402の出力端子Qは、発振回路307に接続され、発振有効信号306を発振回路307に供給する。フリップフロップ回路404の出力端子Qは、反転回路302の入力端、発振回路307及びプログラム回路308に接続され、プログラム有効信号304を反転回路302の入力端、発振回路307及びプログラム回路308に供給する。
The output terminal Q of the flip-
発振回路307は、プログラム開始検出回路303からの発振有効信号306に応じて発振を開始する。発振回路307は、電流検出回路7からの電流検出信号13が一定期間印加されない場合、タイムアウト信号305をプログラム開始検出回路303に供給してプログラム検出を停止させる。
The
プログラム回路308は、設定値用信号ノード9を介して、マイク用アンプ6及びトランスデューサ用バイアス回路8に接続されている。また、プログラム回路308は、出力端子15に接続されている。プログラム回路308は、プログラム開始検出回路303からのプログラム有効信号304に応じて有効化される。有効化されたプログラム回路308は、ハイインピーダンスとなった出力端子15から書込装置100(図5参照)により供給されるプログラム信号を分析し、マイク用アンプ6及びトランスデューサ用バイアス回路8に供給する設定信号を発生する。
The
プルダウン用スイッチトランジスタ11は、図1に示す例では、NMOSトランジスタである。プルダウン用スイッチトランジスタ11のソースは、グランド電位に接続されている。プルダウン用スイッチトランジスタ11のゲートは、プルダウン(Pull-DN)制御線20を介して、制御回路10に接続されている。
In the example shown in FIG. 1, the pull-
プルダウン用抵抗12の一端は、出力端子15と、制御回路10のプログラム回路308に接続されている。プルダウン用抵抗12の他の一端は、プルダウン用スイッチトランジスタ11のドレインに接続されている。
One end of the pull-
図5は、第1の実施形態に係るマイクロホン1に備えられた半導体集積回路2をプログラムする書込システム1001の構成の一例を示す図である。書込システム1001は、図5に示すように、マイクロホン1に備えられた半導体集積回路2及び書込装置100を有する。書込システム1001は、マイクロホン1に搭載された状態の半導体集積回路2を、マイクロホン1の外部から書込装置100によりプログラムするシステムである。
Fig. 5 is a diagram showing an example of the configuration of a
書込装置100は、マイクロホン1の外部からマイクロホン1に搭載された状態の半導体集積回路2をプログラムするための外部装置である。書込装置100には、図5に示すように、電流注入制御端子102、プルアップ(Pull-UP)制御端子103、データ(DAT)制御端子104及びクロック(CLK)制御端子105が設けられている。また、書込装置100は、図5に示すように、プログラム用電源101、反転回路106a,106b,106c,106d、データ用スイッチトランジスタ107、プルアップ用スイッチトランジスタ108、電流注入用スイッチトランジスタ109、プルアップ用抵抗110、電流注入用抵抗111及びクロック用スイッチトランジスタ112を有する。
The
反転回路106a,106b,106c,106dの各入力端は、それぞれ、電流注入制御端子102、プルアップ制御端子103、データ制御端子104及びクロック制御端子105に接続されている。反転回路106a,106b,106c,106dの各出力端は、それぞれ、電流注入用スイッチトランジスタ109、プルアップ用スイッチトランジスタ108、データ用スイッチトランジスタ107及びクロック用スイッチトランジスタ112の各ゲートに接続されている。
The input terminals of the inverting
データ用スイッチトランジスタ107、プルアップ用スイッチトランジスタ108及び電流注入用スイッチトランジスタ109は、図5に示す例では、それぞれPMOSトランジスタである。クロック用スイッチトランジスタ112は、図5に示す例では、NMOSトランジスタである。
In the example shown in FIG. 5, the
データ用スイッチトランジスタ107、プルアップ用スイッチトランジスタ108及び電流注入用スイッチトランジスタ109の各ソースは、それぞれプログラム用電源101に接続されている。データ用スイッチトランジスタ107、プルアップ用スイッチトランジスタ108及び電流注入用スイッチトランジスタ109の各ドレインは、それぞれクロック用スイッチトランジスタ112のドレインに接続されている。クロック用スイッチトランジスタ112のソースは、グランド電位に接続されている。
The sources of the data switch
プルアップ用抵抗110は、プルアップ用スイッチトランジスタ108及びクロック用スイッチトランジスタ112の各ドレインの間に接続されている。電流注入用抵抗111は、電流注入用スイッチトランジスタ109及びクロック用スイッチトランジスタ112の各ドレインの間に接続されている。
The pull-up
書込システム1001によりマイクロホン1に搭載された半導体集積回路2のプログラミングが行われる際には、書込装置100がマイクロホン1のハウジングに設けられた出力端子18に接続される。具体的には、図5に示すように、データ用スイッチトランジスタ107、プルアップ用スイッチトランジスタ108、電流注入用スイッチトランジスタ109及びクロック用スイッチトランジスタ112の各ドレインが、マイクロホン1のハウジングに設けられた出力端子18に接続される。
When the
ここで、図面を参照しつつ、実施形態に係る書込システム1001の動作の一例について説明する。図6は、第1の実施形態に係る半導体集積回路2のプログラミングに係る信号波形の一例を示す図である。
Here, an example of the operation of the
書込システム1001において、マイクロホン1は、ホスト装置から供給されるプログラム信号によりプログラムされるクライアント装置である。
書込システム1001において、書込装置100は、クライアント装置にプログラム信号を供給することにより外部からクライアント装置をプログラミングするホスト装置である。
In the
In the
書込装置100は、マイクロホン1の出力端子18、すなわち半導体集積回路2の出力端子15にプログラム信号を供給する。プログラム信号は、図6に示すように、プレアンブル(Preamble)、コマンド(CMD)及びデータ(DAT)から構成されている。プログラム信号において、プレアンブル、コマンド及びデータの各間には、アクノリッジ(ACK)が設けられている。
The
まず、書込装置100は、プログラム信号以外の外乱とプログラム信号とを区別するためのプレアンブル部分をマイクロホン1に供給する。図6に示す例では、書込装置100は、電流注入制御端子102に制御信号を供給することにより3回の電流注入を実行し、プログラム信号のプレアンブルを実現する。
First, the
半導体集積回路2において、出力端子15に電流が印加されると、出力端子15の電圧を保つようにマイクアンプ204がローサイド側の出力用トランジスタ205を駆動する。これにより、ローサイド側の出力用トランジスタ205には、出力端子15に印加された電流と同じ電流が流れる。このとき、ローサイド側の出力用トランジスタ205とミラー接続された電流ミラートランジスタ206には、そのミラー比分の電流が流れる。
In the semiconductor integrated
半導体集積回路2において、電流ミラートランジスタ206を流れる電流が基準電流源207からの電流より大きいとき、反転回路209の入力ノード208がローレベルに遷移する。したがって、出力端子15への電流の印加により電流ミラートランジスタ206を流れる電流が基準電流源207からの電流を超えると、電流検出回路7は、ハイレベルの電流検出信号13を出力するように動作する。
In the semiconductor integrated
制御回路10のプログラム開始検出回路303は、ハイレベルの電流検出信号13が印加されたことに応じて発振有効信号306を発生し、発振有効信号306を発振回路307に出力する。発振回路307は、発振有効信号306を受け取ると発振を開始する。具体的には、プログラム開始検出回路303は、ハイレベルの電流検出信号13に応じてフリップフロップ回路402の出力端子Qから出力される発振有効信号306をハイレベルに遷移させ、発振回路307を有効化する。
The program start
また、制御回路10のプログラム開始検出回路303は、フリップフロップ回路401,403により構成されるカウンタを用いて、プレアンブルのパルス数をカウントする。プログラム開始検出回路303は、フリップフロップ回路401,403及び論理積回路405の組合せにより、予め定められた3パルスが検出されたとき、プログラム有効信号304をハイレベルに遷移させて有効化する。プログラム有効信号304が有効化されると、マイクロホン1は、通常の動作モードからプログラムモードへ移行する。
The program start
このとき、反転回路302は、図6に示すように、プログラム開始検出回路303からのハイレベルのプログラム有効信号304に応じてアンプ動作制御端子210に供給する信号(EN)をローレベルに遷移させる。アンプ動作制御端子210に供給される信号(EN)がローレベルに遷移したことに伴い、マイクアンプ204の出力端子15、すなわちマイクロホン1の出力端子18は、ハイインピーダンスになる。
At this time, as shown in FIG. 6, the
ここで、基準電流源207の電流値は、プログラム信号の誤検出を抑制するために、通常の動作モードにおいてハイレベルの電流検出信号13が発生しないような大きめの電流値の電流を出力するように設定されている。このような中、プログラム開始検出回路303は、プログラム信号のプレアンブルの検出に応じて出力端子18をハイインピーダンスに制御する。
The current value of the reference
これにより、マイクロホン1は、所定のプレアンブルを含むプログラム信号に応じて、当該プログラム信号を受け取るように動作することができる。具体的には、プログラム開始検出回路303からのプログラム有効信号304に応じてプログラム回路308が有効化される。プログラム回路308は、ハイインピーダンスとなった出力端子18からのプログラム信号を分析し、マイク用アンプ6及びトランスデューサ用バイアス回路8に供給する設定信号を発生する。
This allows the
また、制御回路10の発振回路307は、予め定められた一定期間ハイレベルの電流検出信号13が印加されない場合、タイムアウト信号305をプログラム開始検出回路303に供給する。プログラム開始検出回路303は、タイムアウト信号305に応じてプログラム回路308を無効化するとともに、出力端子18のハイインピーダンス制御を停止する。プログラム有効信号304が無効化されると、マイクロホン1は、プログラムモードから通常の動作モードへ移行する。
In addition, when a high-level
なお、予め定められたパルス数(図6では3パルス)のハイレベルの電流検出信号13が一定時間内に出現しない場合、プログラム開始検出回路303のフリップフロップ回路401,402,403,404は、リセットされる。つまり、マイクロホン1は、プログラムモードに移行せず、通常の動作モードを維持する。
If a high-level
このように、実施形態に係る書込システム1001は、予め定められたプレアンブルを含むプログラム信号に応じてマイクロホン1をプログラムモードに移行させるように構成されている。これにより、出力端子15に対するプログラム信号以外の外乱による意図しないプログラムモードへの移行を抑制することができる。
In this way, the
また、制御回路10は、図6に示すように、プレアンブルの検出に伴いハイレベルのプルダウン信号(Pull-DN)を発生し、プルダウン制御線20を介して、ハイレベルのプルダウン信号をプルダウン用スイッチトランジスタ11のゲートに供給する。
In addition, as shown in FIG. 6, the
マイクロホン1の出力端子18がハイインピーダンスであり、かつ、プルダウンされていることから、出力端子18は、ローレベルになる。すなわち、図6のアクノリッジ(ACK0)の前半部分がマイクロホン1から出力されたことになる。
Since the
ここで、書込装置100は、出力端子18がローレベルに遷移したことを受けて、プルアップ制御端子103にプルアップ信号(Pull-UP)を供給し、出力端子18をプルアップ用抵抗110及びプルダウン用抵抗12の分圧である中点(Mid)電位に遷移させる。書込装置100は、出力端子18の電圧が中点電位(Mid)になったことを受けて、アクノリッジ(ACK0)とする。
Here, in response to the
アクノリッジ(ACK0)に続き、書込装置100は、1バイトのコマンド(図6の例では、それぞれ4ビットのコマンド(CMD0~3)及びアドレス(ADR0~3))をマイクロホン1の出力端子18に供給する。マイクロホン1の制御回路10は、アドレス(ADR0)を受けてプルダウン信号(Pull-DN)をローレベルに遷移、すなわちプルダウンを解放することにより、アクノリッジ(ACK1)を発生させる。
Following the acknowledge (ACK0), the
書込装置100は、アクノリッジ(ACK1)を確認すると、データ制御端子104に制御信号を供給することにより、1バイトのデータ(DAT0~7)をマイクロホン1の出力端子18に供給する。マイクロホン1の制御回路10は、コマンドの場合と同様に、1バイトのデータを受け取るとプルダウンを解放することにより、アクノリッジ(ACK2)を発生させる。
When the
書込装置100は、アクノリッジ(ACK2)の前半部分で出力端子18のハイレベルを確認したことを受けて、クロック信号(CLK)をローレベルに遷移させてアクノリッジ(ACK2)とする。
When the
ACK2の前半で出力端子18がハイレベルになったことを受けて、制御回路10のプログラム回路308は、読み込んだデータ(DAT)をROMあるいはRAM(Random Access Memory)に書き込む。この書込シーケンス(process)の間、制御回路10は、ハイレベルのプルダウン信号(Pull-DN)を発生し、書込シーケンスの終了とともにプルダウンを解放する。
In response to the
書込装置100は、出力端子18のハイレベルへの遷移により書込シーケンス(process)の完了を確認すると、クロック信号(CLK)をローレベルに遷移させてプルアップ信号(Pull-UP)をローレベルに遷移させる、すなわちプルアップを解放する。クロック信号(CLK)のローレベルへの遷移を検出すると、制御回路10は、アンプ動作制御端子210に供給する信号(EN)をハイレベルに遷移させて、マイクロホン1は、プログラムモードから通常の動作モードへ移行させる。
When the
このように、本実施形態に係るプログラム可能な半導体集積回路2において、制御回路10は、出力端子15からの電流の波形(電流信号)に応じて、マイク用アンプ6の制御により出力端子15をハイインピーダンスの状態に遷移させるように構成されている。また、制御回路10は、出力端子15をハイインピーダンスの状態に遷移させるとともに、出力端子15から入力されるプログラム信号に基づいて、トランスデューサ用バイアス回路8及びマイク用アンプ6の設定のためのプログラム動作を開始するように構成されている。この構成によれば、出力端子15,18の電流に基づいてプログラム開始を検出することができるため、半導体集積回路2のプログラム専用の端子を不要とすることができる。したがって、本実施形態に係る技術によれば、マイクロホン1のハウジングの設計自由度を向上させることができる。
Thus, in the programmable semiconductor integrated
また、本実施形態に係るプログラム可能な半導体集積回路2は、出力端子15,18の電流によりプログラム開始を検出するため、出力端子15,18の電圧に基づいてプログラム開始を検出する構成に比して、例えば以下の点で優位である。
In addition, the programmable semiconductor integrated
例えば、プログラムの精度を上げるためにプログラム値を半導体集積回路2に仮書き込みし、実際にマイクロホン1を動作させた状態で所望の結果が得られるかを確認する、いわゆる試し書きが行われる場合がある。このような試し書きを行う場合、所望の結果が得られるまで、何度かプログラム値を仮書き込みして確認する場合がある。ここで、プログラム値とは、例えばマイク用トランスデューサ5に電圧を印加するトランスデューサ用バイアス回路8からの出力電圧を規定する設定値である。また、プログラム値とは、例えばマイク用トランスデューサ5からの信号を増幅し、増幅された信号を出力端子15,18に供給するマイク用アンプ6による信号の増幅率を規定する設定値である。
For example, in order to improve the accuracy of the program, a so-called trial writing may be performed in which a program value is provisionally written into the semiconductor integrated
このような中、出力端子15,18の電圧など電源投入時の出力端子の状態に基づいてプログラム開始を検出する構成では、仮書き込みのためにプログラム動作を開始するたびに、マイクロホン1の電源の再投入が必要となる。また、電源を再投入する場合には、マイクロホン1が安定するまでの時間だけプログラム値の仮書込みの結果を確認するまでに要する時間が長くなるため、プログラムの精度を向上させるために長時間を要するという問題があった。また、電源を落としてしまうと、前回の仮書き込みの情報が失われてしまい、試し書きの効率が低下するという問題があった。
In this situation, in a configuration in which the start of a program is detected based on the state of the output terminals at the time of power-on, such as the voltage of the
これに対して、本実施形態に係る構成によれば、半導体集積回路2のプログラム開始、すなわちプログラムモードへの移行を出力端子15,18の電流によって検出することができるため、電源に関係なくプログラムを開始することができる。このため、従来の出荷試験システムを利用することもできる。また、開発のリードタイムの短縮、プログラム時間の短縮など半導体集積回路2に係るトータルコストの削減を図ることができる。
In contrast, according to the configuration of this embodiment, the start of programming the semiconductor integrated
(第2の実施形態)
図7は、第2の実施形態に係る半導体集積回路2における制御回路10bの構成の一例を示す図である。制御回路10bは、制御回路10の一例である。ここでは、主として第1の実施形態との相違点を説明する。
Second Embodiment
7 is a diagram showing an example of the configuration of a
図7の制御回路10bは、図3の制御回路10aにおいて、プログラム開始検出回路303及び発振回路307に代えて、発振回路501及びカウンタ回路503を有する構成である。
The
発振回路501は、電流検出回路7の反転回路209の出力端及びカウンタ回路503に接続されている。発振回路501は、電流検出回路7からのハイレベルの電流検出信号13に応じてクロック信号502を出力するように構成されている。
The
カウンタ回路503は、電流検出回路7の反転回路209の出力端、反転回路302の入力端及びプログラム回路308に接続されている。カウンタ回路503は、発振回路501からのクロック信号502、すなわち電流注入時間をカウントする。カウンタ回路503は、カウント数が任意のカウントとなったとき、プログラム有効信号304を発生すると同時にアンプ動作制御端子210をローレベルに遷移させ、出力端子15(出力端子18)をハイインピーダンスに制御する。
The
図8は、図7の制御回路10bにおけるカウンタ回路503の構成の一例を示す図である。カウンタ回路503は、図8に示すように、フリップフロップ回路601,602,603、論理積回路604、反転回路605,606,607を有する。
Figure 8 is a diagram showing an example of the configuration of the
フリップフロップ回路601,602は、図4のフリップフロップ回路401,403と同様にカウンタを構成している。例えば、反転回路605,606は、それぞれ、図4の反転回路406,407と同様である。フリップフロップ回路601,602は、それぞれ、図4のフリップフロップ回路401,403と概ね同様である。
Flip-
ただし、フリップフロップ回路601,602の各リセット端子RSTは、それぞれ発振回路307に代えて反転回路607の出力端に接続され、反転回路607により反転された電流検出回路7からの電流検出信号13が入力される。また、フリップフロップ回路601のクロック入力端子CKは、電流検出回路7に代えて発振回路501に接続され、クロック信号502が入力される。
However, the reset terminals RST of the flip-
なお、フリップフロップ回路601,602の間に同様のフリップフロップ回路を多段接続することにより、任意のカウント桁数とすることも可能である。この場合、各フリップフロップ回路に対して、反転回路605,606と同様の反転回路が設けられる。
It is also possible to set any number of count digits by connecting similar flip-flop circuits in multiple stages between flip-
論理積回路604の入力側は、図4の論理積回路405と同様にして、フリップフロップ回路601,602を含む少なくとも2つのフリップフロップ回路のそれぞれの出力端子Qに接続されている。
The input side of the
図9は、第2の実施形態に係る半導体集積回路2のプログラミングに係る信号波形の一例を示す図である。
Figure 9 shows an example of a signal waveform related to programming of the semiconductor integrated
本実施形態に係るプログラム信号は、プレアンブル(Preamble)に関して第1の実施形態に係るプログラム信号と異なる。 The program signal according to this embodiment differs from the program signal according to the first embodiment in terms of the preamble.
カウンタ回路503は、電流検出信号13がローレベルの場合にはリセット状態であり、ハイレベルの電流検出信号13に応じてカウントを開始する。具体的には、発振回路501は、電流検出回路7からのハイレベルの電流検出信号13に応じてクロック信号502を出力する。また、カウンタ回路503は、発振回路501からのクロック信号502をカウントする。
The
カウンタ回路503は、任意のカウントとなった際にハイレベルのプログラム有効信号304を発生し、プログラム回路308を有効化する。また、カウンタ回路503は、プログラム回路308の有効化と同時にアンプ動作制御端子210をローレベルに遷移させ、出力端子15をハイインピーダンスに制御する。図8の構成では、カウンタ値がオール1となった際に論理積回路604によりフリップフロップ回路603のデータを更新してプログラム有効信号304をハイレベルに遷移させる。なお、電流検出信号13を検出する時間は、カウント値の桁数の設定により任意に制御可能である。
When the
図9に示す例では、カウンタ回路503が「5」をカウントしたとき、次のタイミング「6」において、マイクロホン1の制御回路10は、プルダウン信号(Pull-DN)をハイレベルに遷移させるとともに、アンプ動作制御端子210に供給する信号(EN)をローレベルに遷移させてマイクアンプ204の出力端子15、すなわちマイクロホン1の出力端子18をハイインピーダンスの状態にする。
In the example shown in FIG. 9, when the
このように、本実施形態に係る制御回路10bは、ハイレベルの電流検出信号13を検出している時間(電流注入時間)に基づいてプレアンブルを検出するように構成されている。この構成であっても、ハイレベルの電流検出信号13のパルス数(電流信号)に基づいてプレアンブルを検出する第1の実施形態に係る制御回路10aと同様に、出力端子15に対するプログラム信号以外の外乱による意図しないプログラムモードへの移行を抑制することができる。
In this way, the
なお、第1の実施形態に係る制御回路10aと、第2の実施形態に係る制御回路10bとは、適宜組合せ可能である。例えば、出力端子15に入力されたプログラム信号のプレアンブル部分のパルス数及び電流注入時間のうちの少なくとも一方に基づいてプログラム有効信号304が発生されてもよい。
The
以上説明したように、実施形態に係る半導体集積回路2、マイクロホン1及び書込システム1001によれば、専用端子を設けることなく半導体集積回路2をプログラムすることができる。
As described above, the semiconductor integrated
以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although the embodiments of the present invention have been described above, the above embodiments are presented as examples and are not intended to limit the scope of the invention. The above novel embodiments can be implemented in various other forms, and various omissions, substitutions, and modifications can be made without departing from the gist of the invention. These embodiments are included in the scope and gist of the invention, and are included in the scope of the invention and its equivalents described in the claims.
1 マイクロホン
2 半導体集積回路
3 マイク信号入力端子
4 マイク用バイアス端子
5 マイク用トランスデューサ
6 マイク用アンプ
7 電流検出回路
8 トランスデューサ用バイアス回路
9 設定値用信号ノード
10 制御回路
11 プルダウン用スイッチトランジスタ
12 プルダウン用抵抗
13 電流検出信号
14,17 電源端子
15,18 出力端子
16,19 接地端子
20 プルダウン(Pull-DN)制御線
100 書込装置
101 プログラム用電源
102 電流注入制御端子
103 プルアップ(Pull-UP)制御端子
104 データ(DAT)制御端子
105 クロック(CLK)制御端子
106a,106b,106c,106d,209,302,406,407 反転回路
107 データ用スイッチトランジスタ
108 プルアップ用スイッチトランジスタ
109 電流注入用スイッチトランジスタ
110 プルアップ用抵抗
111 電流注入用抵抗
112 クロック用スイッチトランジスタ
201 ハイサイド側の出力用トランジスタ
202 帰還回路
203 マイク信号入力端子
204 マイクアンプ
205 ローサイド側の出力用トランジスタ
206 電流ミラートランジスタ
207 基準電流源
208 入力ノード
210 アンプ動作制御端子
303 プログラム開始検出回路
304 プログラム有効信号
305 タイムアウト信号
306 発振有効信号
307,501 発振回路
308 プログラム回路
401,402,403,404,601,602,603 フリップフロップ回路
405,604 論理積回路
502 クロック信号
503 カウンタ回路
1001 書込システム
LIST OF SYMBOLS 1 Microphone 2 Semiconductor integrated circuit 3 Microphone signal input terminal 4 Microphone bias terminal 5 Microphone transducer 6 Microphone amplifier 7 Current detection circuit 8 Transducer bias circuit 9 Set value signal node 10 Control circuit 11 Pull-down switch transistor 12 Pull-down resistor 13 Current detection signal 14, 17 Power supply terminal 15, 18 Output terminal 16, 19 Ground terminal 20 Pull-down (Pull-DN) control line 100 Writing device 101 Program power supply 102 Current injection control terminal 103 Pull-up (Pull-UP) control terminal 104 Data (DAT) control terminal 105 Clock (CLK) control terminal 106a, 106b, 106c, 106d, 209, 302, 406, 407 Inverting circuit 107 Data switch transistor 108 Pull-up switch transistor 109 Current injection switch transistor 110 Pull-up resistor 111 Current injection resistor 112 Clock switch transistor 201 High-side output transistor 202 Feedback circuit 203 Microphone signal input terminal 204 Microphone amplifier 205 Low-side output transistor 206 Current mirror transistor 207 Reference current source 208 Input node 210 Amplifier operation control terminal 303 Program start detection circuit 304 Program enable signal 305 Time-out signal 306 Oscillation enable signal 307, 501 Oscillation circuit 308 Program circuit 401, 402, 403, 404, 601, 602, 603 Flip-flop circuit 405, 604 Logical AND circuit 502 Clock signal 503 Counter circuit 1001 Write system
Claims (5)
前記マイク用トランスデューサからの信号を増幅し、増幅された信号を出力端子に供給するマイク用アンプと、
前記マイク用アンプ及び前記出力端子の間に接続され、前記出力端子からの電流を検出する電流検出回路と、
前記出力端子からの電流信号に応じて、前記マイク用アンプの制御により前記出力端子をハイインピーダンスの状態に遷移させるとともに、前記出力端子から入力されるプログラム信号に基づいて、前記トランスデューサ用バイアス回路及び前記マイク用アンプの設定のためのプログラム動作を開始する制御回路と
を具備する半導体集積回路。 a transducer bias circuit for applying a voltage to the microphone transducer;
a microphone amplifier that amplifies a signal from the microphone transducer and supplies the amplified signal to an output terminal;
a current detection circuit connected between the microphone amplifier and the output terminal, the current detection circuit detecting a current from the output terminal;
a control circuit that transitions the output terminal to a high impedance state by controlling the microphone amplifier in response to a current signal from the output terminal, and that starts a program operation for setting the transducer bias circuit and the microphone amplifier based on a program signal input from the output terminal.
前記マイク用アンプ及び前記トランスデューサ用バイアス回路の間に接続されたマイク用トランスデューサと
を備えるマイクロホン。 A semiconductor integrated circuit according to any one of claims 1 to 3;
a microphone transducer connected between the microphone amplifier and the transducer bias circuit.
前記半導体集積回路の前記出力端子に接続され、前記出力端子に前記プログラム信号を供給する書込装置と
を備える書込システム。 A semiconductor integrated circuit according to any one of claims 1 to 3;
a writing device connected to the output terminal of the semiconductor integrated circuit and supplying the program signal to the output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021097615A JP7653843B2 (en) | 2021-06-10 | 2021-06-10 | Semiconductor integrated circuit, microphone and writing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021097615A JP7653843B2 (en) | 2021-06-10 | 2021-06-10 | Semiconductor integrated circuit, microphone and writing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022189186A JP2022189186A (en) | 2022-12-22 |
| JP7653843B2 true JP7653843B2 (en) | 2025-03-31 |
Family
ID=84533300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021097615A Active JP7653843B2 (en) | 2021-06-10 | 2021-06-10 | Semiconductor integrated circuit, microphone and writing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7653843B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258618A (en) | 2002-03-06 | 2003-09-12 | Matsushita Electric Ind Co Ltd | Logic emulation device |
| JP2009502062A (en) | 2005-07-19 | 2009-01-22 | オーディオアシクス エー/エス | Programmable microphone |
| US20130195288A1 (en) | 2012-01-16 | 2013-08-01 | Zilltek Technology Corporation | Single-Wire Programmable MEMS Microphone, Programming Method and System Thereof |
-
2021
- 2021-06-10 JP JP2021097615A patent/JP7653843B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258618A (en) | 2002-03-06 | 2003-09-12 | Matsushita Electric Ind Co Ltd | Logic emulation device |
| JP2009502062A (en) | 2005-07-19 | 2009-01-22 | オーディオアシクス エー/エス | Programmable microphone |
| US20130195288A1 (en) | 2012-01-16 | 2013-08-01 | Zilltek Technology Corporation | Single-Wire Programmable MEMS Microphone, Programming Method and System Thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022189186A (en) | 2022-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7936181B2 (en) | Method and circuit for off chip driver control, and memory device using same | |
| JP5346259B2 (en) | Semiconductor integrated circuit | |
| KR20170061418A (en) | Calibration Circuit having stress applying mode and Memory Device having the same | |
| US7277331B2 (en) | Semiconductor memory device for adjusting impedance of data output driver | |
| JPH10199278A (en) | Repair fuse circuit for flash memory device | |
| US7872926B2 (en) | Input buffer and method with AC positive feedback, and a memory device and computer system using same | |
| CN1622220B (en) | Input buffer for detecting an input signal | |
| JP2002135089A (en) | Amplifier circuit for data output of semiconductor device for improving output stability and sense amplifier having the same | |
| KR100506929B1 (en) | Input buffer of a synchronous semiconductor memory device | |
| JP5390310B2 (en) | Semiconductor integrated circuit | |
| JP7653843B2 (en) | Semiconductor integrated circuit, microphone and writing system | |
| US7463053B2 (en) | Semiconductor memory device for internally controlling strength of output driver | |
| US11854651B2 (en) | Systems and methods for improved dual-tail latch with wide input common mode range | |
| KR100495916B1 (en) | Semiconductor device with CKE buffer | |
| US6594190B2 (en) | Semiconductor device with output latch circuit outputting complementary data at high speed | |
| KR100426489B1 (en) | Circuit for controlling an initiallizing circuit in a semiconductor device | |
| KR20160115484A (en) | Power driving device and semiconductor device including the same | |
| CN115116504A (en) | Data output buffer and semiconductor device including the same | |
| CN114079448A (en) | Devices configured for power-gated operation | |
| KR100656471B1 (en) | Input buffer | |
| KR100673146B1 (en) | Power-On Reset Circuit in RDF with Nonvolatile Ferroelectric Memory | |
| KR100502663B1 (en) | Clock enable buffer in semiconductor device | |
| JP5591387B2 (en) | Storage device | |
| KR100557591B1 (en) | Data output buffer | |
| KR100811420B1 (en) | Clock generator in RFID including nonvolatile ferroelectric memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250318 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7653843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |