JP7656826B2 - Mounting board and method for manufacturing the same - Google Patents
Mounting board and method for manufacturing the same Download PDFInfo
- Publication number
- JP7656826B2 JP7656826B2 JP2021126901A JP2021126901A JP7656826B2 JP 7656826 B2 JP7656826 B2 JP 7656826B2 JP 2021126901 A JP2021126901 A JP 2021126901A JP 2021126901 A JP2021126901 A JP 2021126901A JP 7656826 B2 JP7656826 B2 JP 7656826B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- land
- solder
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本開示は、実装基板および実装基板の製造方法に関する。 This disclosure relates to a mounting substrate and a method for manufacturing the mounting substrate.
従来、チップ型電子部品が表面実装された基板である実装基板が知られている(例えば、特許文献1)。特許文献1の実装基板は、チップ型電子部品の端子が接続されるランドを含む配線層と、配線層を選択的に覆うソルダーレジスト層とを備え、当該ソルダーレジスト層は、ランドを部分的に覆うレジストパターンを含む。このように、ソルダーレジスト層でランドが部分的に覆われる構造は、オーバーレジスト構造として広く知られている。一方、ソルダーレジスト層でランドが覆われない構造は、ノーマルレジスト構造と呼ばれる。 Conventionally, mounting boards that are substrates on which chip-type electronic components are surface-mounted are known (for example, Patent Document 1). The mounting board of Patent Document 1 includes a wiring layer including lands to which terminals of the chip-type electronic components are connected, and a solder resist layer that selectively covers the wiring layer, and the solder resist layer includes a resist pattern that partially covers the lands. A structure in which the lands are partially covered with the solder resist layer in this manner is widely known as an over resist structure. On the other hand, a structure in which the lands are not covered with the solder resist layer is called a normal resist structure.
チップ型電子部品を実装する基板にはオーバーレジスト構造とノーマルレジスト構造があるが、基板における部品の実装密度を高めるにはノーマルレジスト構造の方が適している。しかし、近年、チップ型電子部品の小型化の進展に伴って、チップ型電子部品の端子と半田部を介して接続されるランドの寸法も小型化している。ランドの面積が小さくなることで、基板とランドとの間の接着力が不足し、半田付け後の検査で強度不足と判定されてしまう問題がある。 Boards on which chip-type electronic components are mounted can have either an over resist structure or a normal resist structure, with the normal resist structure being more suitable for increasing the mounting density of components on the board. However, in recent years, as chip-type electronic components have become smaller, the dimensions of the lands that connect the terminals of the chip-type electronic components via the soldering have also become smaller. As the area of the lands becomes smaller, the adhesive strength between the board and the lands becomes insufficient, which can result in the lands being judged to have insufficient strength during inspection after soldering.
この問題を解決するために、オーバーレジスト構造を採用することができる。すなわち、ランドの面積を広げることによる接着強度の向上と、ランドの周囲をソルダーレジスト層で覆うことによる補強効果とによって強度不足の問題を解決できる。 To solve this problem, an over-resist structure can be adopted. In other words, the problem of insufficient strength can be solved by increasing the area of the land to improve adhesive strength, and by covering the periphery of the land with a solder resist layer to provide a reinforcing effect.
しかし、オーバーレジスト構造には、ノーマルレジスト構造に比べて、隣接するチップ型電子部品の間の隣接距離を短くしにくいという短所がある。これは、ランドの寸法を、ソルダーレジスト層で覆われる領域の分だけ、ノーマルレジスト構造のランドの寸法よりも大きくする必要があることによる。このため、せっかく小型化された電子部品を採用しても、オーバーレジスト苦尾添を採用せざるを得ない事情により、電子部品の小型化に見合った実装密度を実現できないという問題がある。この問題は、特に、長辺が1.0mm以下かつ短辺が0.5mm以下の電子部品を使用する場合に顕在化する。このような状況において、本開示は、電子部品の小型化に見合った高密度実装を実現することを目的の1つとする。 However, the over-resist structure has the disadvantage that it is more difficult to shorten the distance between adjacent chip-type electronic components than the normal resist structure. This is because the dimensions of the land must be larger than those of the normal resist structure by the area covered by the solder resist layer. Therefore, even if miniaturized electronic components are used, there is a problem that a mounting density commensurate with the miniaturization of the electronic components cannot be achieved because of the unavoidable circumstances of having to use the over-resist. This problem is particularly evident when using electronic components with long sides of 1.0 mm or less and short sides of 0.5 mm or less. In this situation, one of the objectives of the present disclosure is to achieve high-density mounting commensurate with the miniaturization of electronic components.
本開示に係る一局面は、実装基板に関する。当該実装基板は、第1電子部品と、前記第1電子部品と100μm以下の隣接距離で隣接する第2電子部品と、前記第1電子部品および前記第2電子部品が表面実装される基板と、前記第1電子部品を前記基板に半田付けする第1半田部と、前記第2電子部品を前記基板に半田付けする第2半田部と、前記第1電子部品および前記第2電子部品を前記基板に接着する樹脂部と、を備え、前記第1電子部品および前記第2電子部品は、それぞれ長辺が1.0mm以下かつ短辺が0.5mm以下で両端に端子を有するチップ型電子部品であり、前記基板の表面は、ソルダーレジストで覆われた第1領域および前記ソルダーレジストで覆われていない第2領域を有し、前記第2領域は、前記第1半田部を介して前記第1電子部品の端子と接続する第1ランドと、前記第2半田部を介して前記第2電子部品の端子と接続する第2ランドとを有し、前記樹脂部は、前記第1電子部品および前記第2電子部品の周囲を前記第2領域に接着すると共に、前記第2領域の前記第1ランドと前記第2ランドとで挟まれた領域に連続的に接着している。 One aspect of the present disclosure relates to a mounting board. The mounting board includes a first electronic component, a second electronic component adjacent to the first electronic component at an adjacent distance of 100 μm or less, a board on which the first electronic component and the second electronic component are surface-mounted, a first solder part for soldering the first electronic component to the board, a second solder part for soldering the second electronic component to the board, and a resin part for bonding the first electronic component and the second electronic component to the board, and the first electronic component and the second electronic component are each a chuck with a long side of 1.0 mm or less and a short side of 0.5 mm or less and terminals on both ends. The surface of the substrate has a first region covered with solder resist and a second region not covered with the solder resist, the second region has a first land that connects to a terminal of the first electronic component via the first solder part and a second land that connects to a terminal of the second electronic component via the second solder part, and the resin part bonds the periphery of the first electronic component and the second electronic component to the second region and is continuously bonded to the region of the second region sandwiched between the first land and the second land.
本開示に係る別の一局面は、実装基板の製造方法に関する。当該製造方法は、互いに100μm以下の隣接距離で隣接する第1電子部品および第2電子部品が表面実装され、前記第1電子部品および前記第2電子部品は、それぞれ長辺が1.0mm以下かつ短辺が0.5mm以下で両端に端子を有するチップ型電子部品である、実装基板の製造方法であって、ソルダーレジストで覆われた第1領域および前記ソルダーレジストで覆われていない第2領域を表面に有し、前記第2領域に、互いに100μm以下の隣接距離で隣接する第1ランドおよび第2ランドを有する基板を準備する基板準備工程と、前記第1ランド上および前記第2ランド上に半田プリコートを形成する半田プリコート形成工程と、前記半田プリコートに熱硬化型のフラックスを塗布するフラックス塗布工程と、前記半田プリコートに前記フラックスを介して前記第1電子部品および前記第2電子部品を搭載する部品搭載工程と、前記第1電子部品および前記第2電子部品が搭載された前記基板を加熱するリフロー工程と、を備え、前記リフロー工程において、前記半田プリコートを溶融後固化させて、前記第1電子部品の端子と前記第1ランドとを接続する第1半田部および前記第2電子部品の端子と前記第2ランドとを接続する第2半田部を形成すると共に、前記フラックスを軟化後硬化させて、前記第1電子部品および前記第2電子部品の周囲を前記第2領域に接着しかつ前記第2領域の前記第1ランドと前記第2ランドとで挟まれた領域に連続的に接着する樹脂部を形成する。 Another aspect of the present disclosure relates to a method for manufacturing a mounting substrate. The method is a method for manufacturing a mounting substrate in which a first electronic component and a second electronic component are surface-mounted and adjacent to each other with a distance of 100 μm or less, and the first electronic component and the second electronic component are chip-type electronic components each having a long side of 1.0 mm or less and a short side of 0.5 mm or less and terminals at both ends, and includes a substrate preparation step of preparing a substrate having a first region covered with solder resist and a second region not covered with the solder resist on its surface, and having a first land and a second land adjacent to each other with a distance of 100 μm or less in the second region, a solder precoat formation step of forming a solder precoat on the first land and the second land, and applying a thermosetting flux to the solder precoat. The method includes a flux application process, a component mounting process in which the first electronic component and the second electronic component are mounted on the solder precoat via the flux, and a reflow process in which the substrate on which the first electronic component and the second electronic component are mounted is heated. In the reflow process, the solder precoat is melted and then solidified to form a first solder portion that connects the terminal of the first electronic component to the first land and a second solder portion that connects the terminal of the second electronic component to the second land, and the flux is softened and then hardened to form a resin portion that bonds the periphery of the first electronic component and the second electronic component to the second region and that is continuously bonded to the region of the second region between the first land and the second land.
本開示によれば、電子部品の小型化に見合った高密度実装を実現することができる。 This disclosure makes it possible to achieve high-density mounting that matches the miniaturization of electronic components.
本開示に係る実装基板および実装基板の製造方法の実施形態について例を挙げて以下に説明する。しかしながら、本開示は以下に説明する例に限定されない。以下の説明では、具体的な数値や材料を例示する場合があるが、本開示の効果が得られる限り、他の数値や材料を適用してもよい。 Embodiments of a mounting substrate and a method for manufacturing a mounting substrate according to the present disclosure are described below using examples. However, the present disclosure is not limited to the examples described below. In the following description, specific numerical values and materials may be given as examples, but other numerical values and materials may be applied as long as the effects of the present disclosure are obtained.
(実装基板)
本開示に係る実装基板は、第1電子部品と、第2電子部品と、基板と、第1半田部と、第2半田部と、樹脂部とを備える。
(Mounting board)
A mounting board according to the present disclosure includes a first electronic component, a second electronic component, a substrate, a first solder portion, a second solder portion, and a resin portion.
第1電子部品は、長辺が1.0mm以下かつ短辺が0.5mm以下で両端に端子を有するチップ型電子部品である。第1電子部品の外形サイズは、例えば、1005(1.0mm×0.5mm)、0603(0.6mm×0.3mm)、または0402(0.4mm×0.2mm)であってもよい。第1電子部品は、例えば、チップ型コンデンサやチップ型抵抗器であってもよいが、これらに限られるものではない。 The first electronic component is a chip-type electronic component having a long side of 1.0 mm or less, a short side of 0.5 mm or less, and terminals on both ends. The external size of the first electronic component may be, for example, 1005 (1.0 mm x 0.5 mm), 0603 (0.6 mm x 0.3 mm), or 0402 (0.4 mm x 0.2 mm). The first electronic component may be, for example, a chip-type capacitor or a chip-type resistor, but is not limited to these.
第2電子部品は、第1電子部品と100μm以下の隣接距離で隣接する。第2電子部品は、長辺が1.0mm以下かつ短辺が0.5mm以下で両端に端子を有するチップ型電子部品である。第2電子部品の外形サイズは、例えば、1005(1.0mm×0.5mm)、0603(0.6mm×0.3mm)、または0402(0.4mm×0.2mm)であってもよい。第2電子部品は、例えば、チップ型コンデンサやチップ型抵抗器であってもよいが、これらに限られるものではない。 The second electronic component is adjacent to the first electronic component with a distance of 100 μm or less. The second electronic component is a chip-type electronic component with a long side of 1.0 mm or less, a short side of 0.5 mm or less, and terminals on both ends. The external size of the second electronic component may be, for example, 1005 (1.0 mm x 0.5 mm), 0603 (0.6 mm x 0.3 mm), or 0402 (0.4 mm x 0.2 mm). The second electronic component may be, for example, a chip-type capacitor or a chip-type resistor, but is not limited to these.
基板は、第1電子部品および第2電子部品が表面実装される。基板は、基材と配線層とを含んでよく、配線層は、通常、ランドやパッドなどの複数の電極を具備する。基材は、例えば、半導体、ガラス、樹脂などで構成される。基板は、例えば、配線層を有するガラスエポキシ樹脂基板、ビスマレイミドトリアジン基板、ポリイミド基板、フッ素樹脂基板、ガラス基板、半導体ウェハなどでもよい。 The first electronic component and the second electronic component are surface-mounted on the substrate. The substrate may include a base material and a wiring layer, and the wiring layer typically includes a plurality of electrodes such as lands and pads. The base material is made of, for example, a semiconductor, glass, or resin. The substrate may be, for example, a glass epoxy resin substrate having a wiring layer, a bismaleimide triazine substrate, a polyimide substrate, a fluororesin substrate, a glass substrate, or a semiconductor wafer.
本実施形態では、基板の表面は、ソルダーレジストで覆われた第1領域と、ソルダーレジストで覆われていない第2領域とを有する。第2領域は、第1半田部を介して第1電子部品の端子と接続する第1ランドと、第2半田部を介して第2電子部品の端子と接続する第2ランドとを有する。このように、本実施形態の基板は、ノーマルレジスト構造を有し、チップ型電子部品の狭隣接実装に適している。第1ランドおよび第2ランドの各々は、例えば、銅または銅合金で構成されてもよい。 In this embodiment, the surface of the substrate has a first region covered with solder resist and a second region not covered with solder resist. The second region has a first land that connects to a terminal of a first electronic component via a first solder part, and a second land that connects to a terminal of a second electronic component via a second solder part. In this way, the substrate of this embodiment has a normal resist structure and is suitable for closely spaced mounting of chip-type electronic components. Each of the first and second lands may be made of, for example, copper or a copper alloy.
第1半田部は、第1電子部品を基板に半田付けする。第1半田部は、例えば、クリーム半田を溶融後固化させることで形成されてもよいし、半田プリコートを溶融後固化させることで形成されてもよい。 The first solder section solders the first electronic component to the substrate. The first solder section may be formed, for example, by melting and then solidifying cream solder, or by melting and then solidifying a solder precoat.
第2半田部は、第2電子部品を基板に半田付けする。第2半田部は、例えば、クリーム半田を溶融後固化させることで形成されてもよいし、半田プリコートを溶融後固化させることで形成されてもよい。 The second solder section solders the second electronic component to the substrate. The second solder section may be formed, for example, by melting and then solidifying cream solder, or by melting and then solidifying a solder precoat.
樹脂部は、第1電子部品および第2電子部品を基板に接着する。樹脂部は、熱硬化性樹脂(例えば、エポキシ樹脂)を含んでもよい。樹脂部は、第1および第2電子部品の周囲を第2領域に接着すると共に、第2領域の第1ランドと第2ランドとで挟まれた領域に連続的に接着している。このような樹脂部により、ノーマルレジスト構造を有する基板に対して、第1電子部品および第2電子部品が強固に固定される。そのため、各電子部品の端子と基板表面との間に位置する各ランドが基板から剥離することが抑止される。なお、本明細書において、樹脂部が所定領域に連続的に接着しているとは、所定領域の面積の95%以上において樹脂部と所定領域とが互いに密着していることを意味する。 The resin portion bonds the first electronic component and the second electronic component to the substrate. The resin portion may include a thermosetting resin (e.g., an epoxy resin). The resin portion bonds the periphery of the first and second electronic components to the second region, and is continuously bonded to the region between the first land and the second land in the second region. Such a resin portion firmly fixes the first electronic component and the second electronic component to the substrate having a normal resist structure. Therefore, each land located between the terminal of each electronic component and the substrate surface is prevented from peeling off from the substrate. In this specification, the resin portion being continuously bonded to the predetermined region means that the resin portion and the predetermined region are in close contact with each other over 95% or more of the area of the predetermined region.
第1ランドおよび第2ランドは、第1領域またはソルダーレジストと重なっていなくてもよい。 The first land and the second land do not have to overlap with the first region or the solder resist.
樹脂部は、第1ランドおよび第2ランドに接着していてもよい。この構成によると、第1および第2ランドが樹脂部を介して基板により一層強固に固定される。よって、第1および第2ランドが基板から剥離することがより一層抑止され得る。 The resin portion may be bonded to the first land and the second land. With this configuration, the first and second lands are more firmly fixed to the substrate via the resin portion. This further prevents the first and second lands from peeling off from the substrate.
樹脂部は、第1電子部品の底面および側面と、第2電子部品の底面および側面とに接着していてもよい。この構成によると、樹脂部が各電子部品の底面および側面の一方のみに接着している場合に比べて、樹脂部と各電子部品との間の接着強度を向上させることができる。よって、基板に対して、各電子部品をより一層強固に固定することができる。 The resin part may be bonded to the bottom and side surfaces of the first electronic component and the bottom and side surfaces of the second electronic component. With this configuration, the adhesive strength between the resin part and each electronic component can be improved compared to when the resin part is bonded to only one of the bottom and side surfaces of each electronic component. Thus, each electronic component can be more firmly fixed to the substrate.
第1電子部品の頂面側から見て、第1ランドの面積は、第1電子部品の端子の面積以下であってもよい。具体的に、第1ランドの面積は、第1電子部品の端子の面積と等しくても好いし、当該端子の面積よりも小さくてもよい。この構成によると、第1ランドを第2ランドに対してより近く配置することができる。つまり、第1電子部品を第2電子部品に対してより近く配置することができ、両者間の隣接距離を短くすることができる。 When viewed from the top surface side of the first electronic component, the area of the first land may be equal to or smaller than the area of the terminal of the first electronic component. Specifically, the area of the first land may be equal to or smaller than the area of the terminal of the first electronic component. With this configuration, the first land can be arranged closer to the second land. In other words, the first electronic component can be arranged closer to the second electronic component, shortening the adjacent distance between the two.
第2電子部品の頂面側から見て、第2ランドの面積は、第2電子部品の端子の面積以下であってもよい。具体的に、第2ランドの面積は、第2電子部品の端子の面積と等しくてもよいし、当該端子の面積よりも小さくてもよい。この構成によると、第2ランドを第1ランドに対してより近く配置することができる。つまり、第2電子部品を第1電子部品に対してより近く配置することができ、両者間の隣接距離を短くすることができる。 When viewed from the top surface side of the second electronic component, the area of the second land may be equal to or smaller than the area of the terminal of the second electronic component. Specifically, the area of the second land may be equal to or smaller than the area of the terminal of the second electronic component. With this configuration, the second land can be arranged closer to the first land. In other words, the second electronic component can be arranged closer to the first electronic component, shortening the adjacent distance between the two.
(実装基板の製造方法)
本開示に係る実装基板の製造方法は、互いに100μm以下の隣接距離で隣接する第1電子部品および第2電子部品が表面実装され、第1電子部品および第2電子部品は、それぞれ長辺が1.0mm以下かつ短辺が0.5mm以下で両端に端子を有するチップ型電子部品である、実装基板の製造方法であって、基板準備工程と、半田プリコート形成工程と、フラックス塗布工程と、部品搭載工程と、リフロー工程とを備える。
(Manufacturing method of mounting board)
A method for manufacturing a mounting substrate according to the present disclosure includes surface-mounting a first electronic component and a second electronic component adjacent to each other with a distance of 100 μm or less, the first electronic component and the second electronic component being chip-type electronic components each having a long side of 1.0 mm or less and a short side of 0.5 mm or less and having terminals on both ends, the method comprising: a substrate preparation step; a solder precoat formation step; a flux application step; a component mounting step; and a reflow step.
基板準備工程では、ソルダーレジストで覆われた第1領域およびソルダーレジストで覆われていない第2領域を表面に有し、第2領域に、互いに100μm以下の隣接距離で隣接する第1ランドおよび第2ランドを有する基板を準備する。 In the substrate preparation process, a substrate is prepared that has a first region on its surface that is covered with solder resist and a second region that is not covered with solder resist, and that has a first land and a second land in the second region that are adjacent to each other with a distance of 100 μm or less.
半田プリコート形成工程では、第1ランド上および第2ランド上に半田プリコートを形成する。半田プリコートは、各ランド上に塗布したクリーム半田を溶融後固化させることで形成してもよい。 In the solder precoat forming process, a solder precoat is formed on the first land and the second land. The solder precoat may be formed by melting and then solidifying cream solder that has been applied to each land.
フラックス塗布工程では、半田プリコートに熱硬化型のフラックスを塗布する。熱硬化型のフラックスは、エポキシ樹脂などの熱硬化性樹脂と、ロジンなどのフラックス成分と、活性剤とを含んでもよい。熱硬化型のフラックスは、例えば、スクリーン印刷法によって、またはディスペンサを用いて、半田プリコートに塗布されてもよい。 In the flux application process, a thermosetting flux is applied to the solder precoat. The thermosetting flux may include a thermosetting resin such as an epoxy resin, a flux component such as rosin, and an activator. The thermosetting flux may be applied to the solder precoat by, for example, a screen printing method or using a dispenser.
部品搭載工程では、半田プリコートにフラックスを介して第1電子部品および第2電子部品を搭載する。各電子部品の搭載には、公知の部品搭載装置(例えば、電子部品を吸着保持するノズルを備えた装置)を用いることができる。 In the component mounting process, the first electronic component and the second electronic component are mounted on the solder precoat via flux. A known component mounting device (e.g., a device equipped with a nozzle that sucks and holds the electronic components) can be used to mount each electronic component.
リフロー工程では、第1電子部品および第2電子部品が搭載された基板を加熱する。このリフロー工程では、半田プリコートを溶融後固化させて、第1電子部品の端子と第1ランドとを接続する第1半田部および第2電子部品の端子と第2ランドとを接続する第2半田部を形成する。このような第1および第2半田部の形成により、第1および第2電子部品が基板に表面実装される。これに加えて、リフロー工程では、フラックスを軟化後硬化させて、第1電子部品および第2電子部品の周囲を第2領域に接着しかつ第2領域の第1ランドと第2ランドとで挟まれた領域に連続的に接着する樹脂部を形成する。このような樹脂部の形成により、ノーマルレジスト構造を有する基板に対して、第1電子部品および第2電子部品が強固に固定される。そのため、各電子部品の端子と基板表面との間に位置する各ランドが基板から剥離することが抑止される。 In the reflow process, the substrate on which the first electronic component and the second electronic component are mounted is heated. In this reflow process, the solder precoat is melted and then solidified to form a first solder portion that connects the terminal of the first electronic component to the first land and a second solder portion that connects the terminal of the second electronic component to the second land. By forming such first and second solder portions, the first and second electronic components are surface-mounted on the substrate. In addition, in the reflow process, the flux is softened and then hardened to form a resin portion that bonds the periphery of the first electronic component and the second electronic component to the second region and that continuously bonds to the region sandwiched between the first land and the second land in the second region. By forming such a resin portion, the first electronic component and the second electronic component are firmly fixed to the substrate having a normal resist structure. Therefore, each land located between the terminal of each electronic component and the substrate surface is prevented from peeling off from the substrate.
以上のように、本開示によれば、ノーマルレジスト構造において電子部品の固定強度を向上させることにより、電子部品の小型化に見合った高密度実装を実現することができる。 As described above, according to the present disclosure, by improving the fixing strength of electronic components in a normal resist structure, it is possible to achieve high-density mounting that is commensurate with the miniaturization of electronic components.
以下では、本開示に係る実装基板および実装基板の製造方法の一例について、図面を参照して具体的に説明する。以下で説明する一例の実装基板および実装基板の製造方法の構成要素および工程には、上述した構成要素および工程を適用できる。以下で説明する一例の実装基板および実装基板の製造方法の構成要素および工程は、上述した記載に基づいて変更できる。また、以下で説明する事項を、上記の実施形態に適用してもよい。以下で説明する一例の実装基板および実装基板の製造方法の構成要素および工程のうち、本開示に係る実装基板および実装基板の製造方法に必須ではない構成要素および工程は省略してもよい。なお、以下で示す図は模式的なものであり、実際の部材の形状や数を正確に反映するものではない。 Below, an example of a mounting board and a method for manufacturing a mounting board according to the present disclosure will be specifically described with reference to the drawings. The above-mentioned components and steps can be applied to the components and steps of the mounting board and the method for manufacturing a mounting board of the example described below. The components and steps of the mounting board and the method for manufacturing a mounting board of the example described below can be modified based on the above description. In addition, the matters described below may be applied to the above embodiment. Among the components and steps of the mounting board and the method for manufacturing a mounting board of the example described below, components and steps that are not essential to the mounting board and the method for manufacturing a mounting board according to the present disclosure may be omitted. Note that the figures shown below are schematic and do not accurately reflect the shape and number of actual members.
図1に示すように、本実施形態の実装基板10は、第1電子部品11と、第2電子部品12と、基板13と、第1半田部21と、第2半田部22と、樹脂部23とを備える。
As shown in FIG. 1, the mounting
第1電子部品11は、長辺が1.0mm以下かつ短辺が0.5mm以下で両端に端子11aを有するチップ型電子部品である。長辺および短辺とは、直方体状の第1電子部品11を頂面側(図1における上側)から見たときの長方形の長辺および短辺をいう。本実施形態の第1電子部品11は、0402サイズのチップ型コンデンサであるが、これに限られるものではない。
The first
第2電子部品12は、長辺が1.0mm以下かつ短辺が0.5mm以下で両端に端子12aを有するチップ型電子部品である。長辺および短辺とは、直方体状の第2電子部品12を頂面側(図1における上側)から見たときの長方形の長辺および短辺をいう。本実施形態の第2電子部品12は、0402サイズのチップ型コンデンサであるが、これに限られるものではない。
The second
第1電子部品11と第2電子部品12との間の隣接距離L1は、100μm以下である。当該隣接距離L1は、例えば、90μm以下、80μm以下、70μm以下、もしくは50μm以下であってもよいし、例えば、10μm以上、20μm以上、30μm以上、もしくは40μm以上であってもよい。
The adjacent distance L1 between the first
基板13は、第1電子部品11および第2電子部品12が表面実装される。基板13は、ガラスエポキシ樹脂で構成された基材を有する。基板13の表面は、ソルダーレジスト15で覆われた第1領域14と、ソルダーレジスト15で覆われていない第2領域16とを有する。第2領域16は、第1半田部21を介して第1電子部品11の端子11aと接続する第1ランド17と、第2半田部22を介して第2電子部品12の端子12aと接続する第2ランド18とを有する。第1ランド17および第2ランド18の各々は、銅または銅合金で構成され、上面視で矩形状になっている。第1ランド17および第2ランド18は、上面視で、第1領域14またはソルダーレジスト15と重なっていない。
The first
第1ランド17と第2ランド18との間の隣接距離L2は、第1電子部品11と第2電子部品12との間の隣接距離L1以下であってもよいし、第1電子部品11と第2電子部品12との間の隣接距離L1よりも大きくてもよい。第1および第2電子部品11,12の頂面側から未定、第1および第2ランド17,18の面積が、第1および第2電子部品11,12の端子11a,12aの面積よりも小さい場合、第1電子部品11と第2電子部品12との間の隣接距離L1を、第1ランド17と第2ランド18との間の隣接距離L2よりも小さくすることができる。なお、本実施形態では、第1および第2ランド17,18の面積は、第1および第2電子部品11,12の端子の面積と実質的に等しい。実質的に等しいとは、第1および第2ランド17,18の面積に対する両者の差の比率が5%以下であることをいう。
The adjacent distance L2 between the
第1半田部21は、第1電子部品11を基板13に半田付けする。本実施形態の第1半田部21は、半田プリコート24(図2(b)を参照)を溶融後固化させることで形成される。
The
第2半田部22は、第2電子部品12を基板13に半田付けする。本実施形態の第2半田部22は、半田プリコート24(図2(b)を参照)を溶融後固化させることで形成される。
The
樹脂部23は、第1電子部品11および第2電子部品12を基板13に接着する。樹脂部23は、熱硬化性樹脂であるエポキシ樹脂を含む。樹脂部23は、第1および第2電子部品11,12の周囲を第2領域16に接着すると共に、第2領域16の第1ランド17と第2ランド18とで挟まれた領域(互いに近接する側の第1ランド17と第2ランド18とで挟まれた領域)に連続的に接着している。
The
樹脂部23は、第2領域16において、2つの第1ランド17で挟まれた領域、および2つの第2ランド18で挟まれた領域に連続的に接着している。樹脂部23は、第2領域16において、第1ランド17とソルダーレジスト15とで挟まれた領域、および第2ランド18とソルダーレジスト15とで挟まれた領域に連続的に接着している。樹脂部23は、第1ランド17および第2ランド18に接着している。樹脂部23は、第1半田部21および第2半田部22に接着している。樹脂部23は、第1電子部品11の底面および側面と、第2電子部品12の底面および側面とに接着している。樹脂部23は、ソルダーレジスト15に接着している。
The
-実装基板の製造方法-
次に、上述の実装基板10を製造する方法について、図2を参照して説明する。同図に示すように、実装基板の製造方法は、基板準備工程と、半田プリコート形成工程と、フラックス塗布工程と、部品搭載工程と、リフロー工程とを備える。
- Manufacturing method of mounting board -
Next, a method for manufacturing the above-mentioned mounting
基板準備工程では、図2(a)に示すように、ソルダーレジスト15で覆われた第1領域14およびソルダーレジスト15で覆われていない第2領域16を表面に有し、第2領域16に、互いに100μm以下の隣接距離L2で隣接する第1ランド17および第2ランド18を有する基板13を準備する。ここで、第1ランド17と第2ランド18との間の隣接距離L2は、互いに近接する側の第1ランド17と第2ランド18との間の近接距離である。
In the substrate preparation process, as shown in FIG. 2(a), a
半田プリコート形成工程では、図2(b)に示すように、第1ランド17上および第2ランド18上に半田プリコート24を形成する。半田プリコート24は、第1および第2ランド17,18上に、例えばスクリーン印刷法を用いてクリーム半田(図示せず)を塗布し、当該クリーム半田を溶融後固化させることで形成される。
In the solder precoat formation process, as shown in FIG. 2(b), a
フラックス塗布工程では、図2(c)に示すように、半田プリコート24に熱硬化型のフラックス25を塗布する。熱硬化型のフラックス25は、熱硬化性樹脂であるエポキシ樹脂と、フラックス成分と、活性剤とを含む。熱硬化型のフラックス25は、スクリーン印刷法によって半田プリコート24に塗布される。
In the flux application process, as shown in FIG. 2(c), a
部品搭載工程では、図2(d)に示すように、半田プリコート24にフラックス25を介して第1電子部品11および第2電子部品12を搭載する。このとき、第1電子部品11の端子11aが第1ランド17上に配置され、かつ第2電子部品12の端子12aが第2ランド18上に配置されるように、第1および第2電子部品11,12を搭載する。
In the component mounting process, as shown in FIG. 2(d), the first
リフロー工程では、図2(e)に示すように、第1電子部品11および第2電子部品12が搭載された基板13を加熱する。このリフロー工程では、半田プリコート24を溶融後固化させて、第1電子部品11の端子11aと第1ランド17とを接続する第1半田部21および第2電子部品12の端子12aと第2ランド18とを接続する第2半田部22を形成する。これに加えて、リフロー工程では、熱硬化型のフラックス25を軟化後硬化させて、第1電子部品11および第2電子部品12の周囲を第2領域16に接着しかつ第2領域16の第1ランド17と第2ランド18とで挟まれた領域に連続的に接着する樹脂部23を形成する。以上の各工程により、上述の実装基板10を製造することができる。
In the reflow process, as shown in FIG. 2(e), the
本開示は、実装基板および実装基板の製造方法に利用できる。 This disclosure can be used for mounting substrates and methods for manufacturing mounting substrates.
10:実装基板
11:第1電子部品
11a:端子
12:第2電子部品
12a:端子
13:基板
14:第1領域
15:ソルダーレジスト
16:第2領域
17:第1ランド
18:第2ランド
21:第1半田部
22:第2半田部
23:樹脂部
24:半田プリコート
25:フラックス
L1:電子部品間の隣接距離
L2:ランド間の隣接距離
10: Mounting board 11: First
Claims (6)
前記第1電子部品と100μm以下の隣接距離で隣接する第2電子部品と、
前記第1電子部品および前記第2電子部品が表面実装される基板と、
前記第1電子部品を前記基板に半田付けする第1半田部と、
前記第2電子部品を前記基板に半田付けする第2半田部と、
前記第1電子部品および前記第2電子部品を前記基板に接着する樹脂部と、
を備え、
前記第1電子部品および前記第2電子部品は、それぞれ長辺が1.0mm以下かつ短辺が0.5mm以下で両端に端子を有するチップ型電子部品であり、
前記基板の表面は、ソルダーレジストで覆われた第1領域および前記ソルダーレジストで覆われていない第2領域を有し、
前記第2領域は、前記第1半田部を介して前記第1電子部品の端子と接続する第1ランドと、前記第2半田部を介して前記第2電子部品の端子と接続する第2ランドとを有し、
前記樹脂部は、前記第1電子部品および前記第2電子部品の周囲を前記第2領域に接着すると共に、前記第2領域の前記第1ランドと前記第2ランドとで挟まれた領域に連続的に接着している、実装基板。 A first electronic component;
a second electronic component adjacent to the first electronic component at a distance of 100 μm or less;
a substrate on which the first electronic component and the second electronic component are surface-mounted;
a first solder portion for soldering the first electronic component to the substrate;
a second solder portion for soldering the second electronic component to the substrate;
a resin portion that bonds the first electronic component and the second electronic component to the substrate;
Equipped with
the first electronic component and the second electronic component are chip-type electronic components each having a long side of 1.0 mm or less, a short side of 0.5 mm or less, and terminals on both ends;
the surface of the substrate has a first region covered with a solder resist and a second region not covered with the solder resist;
the second region has a first land connected to a terminal of the first electronic component via the first solder portion and a second land connected to a terminal of the second electronic component via the second solder portion;
A mounting board, wherein the resin portion adheres the peripheries of the first electronic component and the second electronic component to the second region, and is continuously adhered to a region of the second region sandwiched between the first land and the second land.
前記第2電子部品の頂面側から見て、前記第2ランドの面積は、前記第2電子部品の端子の面積以下である、請求項1~4のいずれか1項に記載の実装基板。 an area of the first land is equal to or smaller than an area of a terminal of the first electronic component when viewed from a top surface side of the first electronic component;
5. The mounting board according to claim 1, wherein an area of the second land is equal to or smaller than an area of a terminal of the second electronic component when viewed from the top surface side of the second electronic component.
ソルダーレジストで覆われた第1領域および前記ソルダーレジストで覆われていない第2領域を表面に有し、前記第2領域に、互いに100μm以下の隣接距離で隣接する第1ランドおよび第2ランドを有する基板を準備する基板準備工程と、
前記第1ランド上および前記第2ランド上に半田プリコートを形成する半田プリコート形成工程と、
前記半田プリコートに熱硬化型のフラックスを塗布するフラックス塗布工程と、
前記半田プリコートに前記フラックスを介して前記第1電子部品および前記第2電子部品を搭載する部品搭載工程と、
前記第1電子部品および前記第2電子部品が搭載された前記基板を加熱するリフロー工程と、
を備え、
前記リフロー工程において、前記半田プリコートを溶融後固化させて、前記第1電子部品の端子と前記第1ランドとを接続する第1半田部および前記第2電子部品の端子と前記第2ランドとを接続する第2半田部を形成すると共に、前記フラックスを軟化後硬化させて、前記第1電子部品および前記第2電子部品の周囲を前記第2領域に接着しかつ前記第2領域の前記第1ランドと前記第2ランドとで挟まれた領域に連続的に接着する樹脂部を形成する、実装基板の製造方法。 A method for manufacturing a mounting substrate, comprising: surface-mounting a first electronic component and a second electronic component adjacent to each other with a distance of 100 μm or less; the first electronic component and the second electronic component are chip-type electronic components each having a long side of 1.0 mm or less, a short side of 0.5 mm or less, and terminals on both ends, the method comprising:
a substrate preparation step of preparing a substrate having a first region covered with a solder resist and a second region not covered with the solder resist on a surface thereof, the first land and the second land being adjacent to each other at a distance of 100 μm or less in the second region;
a solder precoat forming step of forming a solder precoat on the first land and the second land;
a flux application step of applying a thermosetting flux to the solder precoat;
a component mounting step of mounting the first electronic component and the second electronic component on the solder precoat via the flux;
a reflow process of heating the substrate on which the first electronic component and the second electronic component are mounted;
Equipped with
a first solder portion connecting a terminal of the first electronic component to the first land and a second solder portion connecting a terminal of the second electronic component to the second land, and a second solder portion connecting a terminal of the second electronic component to the second land, the second land being connected to the first land by melting the solder precoat and then hardening the flux to form a resin portion that bonds the peripheries of the first electronic component and the second electronic component to the second region and that continuously bonds to a region of the second region between the first land and the second land.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021126901A JP7656826B2 (en) | 2021-08-02 | 2021-08-02 | Mounting board and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021126901A JP7656826B2 (en) | 2021-08-02 | 2021-08-02 | Mounting board and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023021807A JP2023021807A (en) | 2023-02-14 |
| JP7656826B2 true JP7656826B2 (en) | 2025-04-04 |
Family
ID=85201463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021126901A Active JP7656826B2 (en) | 2021-08-02 | 2021-08-02 | Mounting board and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7656826B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026502A (en) | 2003-07-03 | 2005-01-27 | Matsushita Electric Ind Co Ltd | Electronic component adhesive and electronic component mounting method |
| JP2005244093A (en) | 2004-02-27 | 2005-09-08 | Matsushita Electric Ind Co Ltd | Electronic component mounting method and electronic component mounting substrate |
| JP2010114223A (en) | 2008-11-05 | 2010-05-20 | Alps Electric Co Ltd | Method of mounting chip component and substrate module mounted with chip component |
| WO2013047137A1 (en) | 2011-09-30 | 2013-04-04 | 株式会社村田製作所 | Electronic device, joining material, and method for producing electronic device |
| JP2014038909A (en) | 2012-08-13 | 2014-02-27 | Koki:Kk | Component mounting board and manufacturing method of the same |
-
2021
- 2021-08-02 JP JP2021126901A patent/JP7656826B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005026502A (en) | 2003-07-03 | 2005-01-27 | Matsushita Electric Ind Co Ltd | Electronic component adhesive and electronic component mounting method |
| JP2005244093A (en) | 2004-02-27 | 2005-09-08 | Matsushita Electric Ind Co Ltd | Electronic component mounting method and electronic component mounting substrate |
| JP2010114223A (en) | 2008-11-05 | 2010-05-20 | Alps Electric Co Ltd | Method of mounting chip component and substrate module mounted with chip component |
| WO2013047137A1 (en) | 2011-09-30 | 2013-04-04 | 株式会社村田製作所 | Electronic device, joining material, and method for producing electronic device |
| JP2014038909A (en) | 2012-08-13 | 2014-02-27 | Koki:Kk | Component mounting board and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023021807A (en) | 2023-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2949490B2 (en) | Semiconductor package manufacturing method | |
| US6821878B2 (en) | Area-array device assembly with pre-applied underfill layers on printed wiring board | |
| KR100718172B1 (en) | Electronic device, electronic device sealing method and electronic device connecting method | |
| CN101996902B (en) | The manufacture method of semiconductor device | |
| KR20200107200A (en) | Manufacturing method of electronic device module | |
| US20090211798A1 (en) | Pga type wiring board and method of manufacturing the same | |
| US20070114674A1 (en) | Hybrid solder pad | |
| JP5036397B2 (en) | Manufacturing method of chip embedded substrate | |
| JP7656826B2 (en) | Mounting board and method for manufacturing the same | |
| JP7710168B2 (en) | Mounting board and method for manufacturing the same | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JPH05129759A (en) | Method for manufacturing printed wiring board | |
| JPH10178144A (en) | Coaxial electrode structure of BGA type electronic components | |
| WO2018030262A1 (en) | Method for manufacturing module component | |
| CN100543954C (en) | Passive component adhesion process method and passive component | |
| JP5433997B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10163261A (en) | Manufacturing method of wiring board for mounting electronic components | |
| JP2692522B2 (en) | Package module board | |
| JP4246095B2 (en) | Semiconductor package mounting structure and semiconductor package mounting method | |
| JPH0888248A (en) | Face-down bonding method and connecting material used therefor | |
| WO2006098294A1 (en) | Method for mounting electronic component, circuit board with electronic component mounted thereon, and electronic equipment with said circuit board mounted thereon | |
| KR100986294B1 (en) | Manufacturing method of printed circuit board | |
| EP1286577B1 (en) | Method of fixing electronic part | |
| JPH05226385A (en) | Packaging of semiconductor device | |
| JP4381657B2 (en) | Circuit board and electronic component mounting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250313 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7656826 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |