JP7659926B2 - Laminated structure, piezoelectric element, electronic device, electronic equipment and system - Google Patents
Laminated structure, piezoelectric element, electronic device, electronic equipment and system Download PDFInfo
- Publication number
- JP7659926B2 JP7659926B2 JP2023576970A JP2023576970A JP7659926B2 JP 7659926 B2 JP7659926 B2 JP 7659926B2 JP 2023576970 A JP2023576970 A JP 2023576970A JP 2023576970 A JP2023576970 A JP 2023576970A JP 7659926 B2 JP7659926 B2 JP 7659926B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- epitaxial
- laminated structure
- substrate
- epitaxial film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/16—Oxides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
- H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
- H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
- H10N30/079—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
本発明は、エピタキシャル膜からなる電極、積層構造体、電子デバイス、電子機器及びこれらの製造方法に関する。 The present invention relates to electrodes made of epitaxial films, laminated structures, electronic devices, electronic equipment, and methods for manufacturing these.
優れた圧電性、強誘電性を有するチタン酸ジルコン酸鉛(Pb(Zr,Ti)O3)(以下、PZTともいう)からなる薄膜は、その強誘電性を生かし、不揮発性メモリ(FeRAM)等のメモリ素子、インクジェットヘッドや加速度センサ等のMEMS(Micro Electro Mechanical Systems)技術に応用されている。 Thin films made of lead zirconate titanate (Pb(Zr,Ti) O3 ) (hereinafter also referred to as PZT), which has excellent piezoelectric and ferroelectric properties, are used in memory elements such as non-volatile memories (FeRAM), as well as in MEMS (Micro Electro Mechanical Systems) technology such as inkjet heads and acceleration sensors, taking advantage of their ferroelectric properties.
近年においては、(100)に配向したSi基板上に、(200)に配向したZrO2膜等を介して、(200)に配向したPt膜を形成することで、Pt膜上に、良好な圧電特性を有する圧電体膜を成膜することが検討されている(特許文献1)。しかしながら、界面での密着性や結晶性においてまだまだ満足のいくものではなく、界面での密着性や結晶性を向上させ、さらには、圧電体膜の圧電特性をより向上させることができるような方策が待ち望まれていた。 In recent years, it has been considered to form a piezoelectric film having good piezoelectric properties on a Pt film by forming a (200) oriented Pt film on a (100) oriented Si substrate via a (200) oriented ZrO2 film or the like (Patent Document 1). However, the adhesion and crystallinity at the interface are still not satisfactory, and a method for improving the adhesion and crystallinity at the interface and further improving the piezoelectric properties of the piezoelectric film has been awaited.
本発明は、良好な密着性及び結晶性を有するエピタキシャル膜からなる電極、前記電極を含む積層構造体、電子デバイス、電子機器及びこれらを工業的有利に得ることができる製造方法を提供することを目的とする。The present invention aims to provide an electrode consisting of an epitaxial film having good adhesion and crystallinity, a laminated structure including said electrode, an electronic device, an electronic equipment, and a manufacturing method by which these can be obtained in an industrially advantageous manner.
本発明者らは、上記目的を達成すべく鋭意検討した結果、結晶基板上に少なくとも化合物膜を形成し、ついで結晶性化合物を含むエピタキシャル膜を積層し、さらに、前記エピタキシャル膜上に、直接又は他の層を介して、前記エピタキシャル膜とは異なる組成の第2のエピタキシャル膜を積層する際に、前記エピタキシャル膜の積層を、前記化合物膜中の化合物元素を用いて前記エピタキシャル膜を形成することにより行うと、前記第2のエピタキシャル膜の結晶性及び密着性を飛躍的に向上させることができることを知見し、このようにして第2のエピタキシャル膜を形成すると、Ptのような電極材料であっても、優れた密着性及び結晶性を有するエピタキシャル膜が容易に得られること等を知見し、このような電極、積層構造体及び製造方法が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて、本発明を完成させるに至った。
As a result of intensive research to achieve the above object, the present inventors have found that when at least a compound film is formed on a crystal substrate, an epitaxial film containing a crystalline compound is then laminated, and a second epitaxial film having a composition different from that of the epitaxial film is laminated on the epitaxial film directly or via another layer, the crystallinity and adhesion of the second epitaxial film can be dramatically improved by forming the epitaxial film using a compound element in the compound film. They have also found that when the second epitaxial film is formed in this manner, an epitaxial film having excellent adhesion and crystallinity can be easily obtained even if the electrode material is such as Pt. They have found that such an electrode, laminated structure, and manufacturing method can solve the above-mentioned conventional problems at once.
After obtaining the above findings, the present inventors conducted further studies and completed the present invention.
すなわち、本発明は、以下の発明に関する。
[1] 単結晶膜を含む電極であって、前記単結晶膜が100nm2以上の面積において無欠陥領域を有することを特徴とする電極。
[2] 前記単結晶膜の膜厚が100nm以上である前記[1]記載の電極。
[3] 前記単結晶膜が導電性金属の単結晶膜である前記[1]又は[2]に記載の電極。
[4] 前記金属がPt又はPt合金である前記[3]記載の電極。
[5] 前記単結晶膜が立方晶系結晶構造を有する前記[1]~[4]のいずれかに記載の電極。
[6] 前記単結晶膜が(100)配向している前記[1]~[4]のいずれかに記載の電極。
[7] 結晶基板上に少なくとも化合物膜を形成し、ついで結晶性化合物を含むエピタキシャル膜を積層し、さらに、前記エピタキシャル膜上に、直接又は他の層を介して、前記エピタキシャル膜とは異なる組成の第2のエピタキシャル膜を積層する積層構造体の製造方法であって、前記第2のエピタキシャル膜が、電極を構成する、100nm2以上の面積において無欠陥領域を有する単結晶膜であり、前記エピタキシャル膜の積層を、前記化合物膜中の化合物元素を用いて前記エピタキシャル膜を形成することにより行うことを特徴とする積層構造体の製造方法。
[8] 前記化合物膜中の化合物元素を用いた後、化合物元素ガスを導入して前記化合物元素ガスの存在下、前記エピタキシャル膜を成膜する前記[7]記載の製造方法。
[9] 第1のエピタキシャル膜と、前記第1のエピタキシャル膜とは異なる組成の第2のエピタキシャル膜とを少なくとも含む積層構造体であって、前記第2のエピタキシャル膜が、電極であり、かつ100nm2以上の面積において無欠陥領域を有する単結晶膜であることを特徴とする積層構造体。
[10] 電極又は積層構造体を含む圧電素子であって、前記電極が前記[1]~[6]のいずれかに記載の電極であり、前記積層構造体が前記[9]記載の積層構造体であることを特徴とする圧電素子。
[11] 電極又は積層構造体を含む電子デバイスであって、前記電極が前記[1]~[6]のいずれかに記載の電極であり、前記積層構造体が前記[9]記載の積層構造体であることを特徴とする電子デバイス。
[12] 圧電デバイスである前記[11]記載の電子デバイス。
[13] 電極、積層構造体又は電子デバイスを含む電子機器であって、前記電極が前記[1]~[6]のいずれかに記載の電極であり、前記積層構造体が前記[9]記載の積層構造体であり、前記電子デバイスが、前記[11]又は[12]に記載の電子デバイスであることを特徴とする電子機器。
[14] 電子機器を含むシステムであって、前記電子機器が、前記[13]記載の電子機器であることを特徴とするシステム。
That is, the present invention relates to the following inventions.
[1] An electrode including a single crystal film, the single crystal film having a defect-free region in an area of 100 nm2 or more.
[2] The electrode according to [1] above, wherein the thickness of the single crystal film is 100 nm or more.
[3] The electrode according to [1] or [2], wherein the single crystal film is a single crystal film of a conductive metal.
[4] The electrode according to [3] above, wherein the metal is Pt or a Pt alloy.
[5] The electrode according to any one of [1] to [4] above, wherein the single crystal film has a cubic crystal structure.
[6] The electrode according to any one of [1] to [4] above, wherein the single crystal film has a (100) orientation.
[7] A method for manufacturing a laminated structure, comprising forming at least a compound film on a crystal substrate, laminating an epitaxial film containing a crystalline compound, and laminating a second epitaxial film having a different composition from the epitaxial film directly or via another layer on the epitaxial film, wherein the second epitaxial film is a single crystal film that constitutes an electrode and has a defect-free region in an area of 100 nm2 or more, and the epitaxial film is laminated by forming the epitaxial film using a compound element in the compound film.
[8] The manufacturing method according to [7], further comprising the steps of: using the compound element in the compound film; introducing a compound element gas; and depositing the epitaxial film in the presence of the compound element gas.
[9] A laminated structure including at least a first epitaxial film and a second epitaxial film having a composition different from that of the first epitaxial film, the second epitaxial film being an electrode and being a single crystal film having a defect-free region in an area of 100 nm2 or more.
[10] A piezoelectric element including an electrode or a laminated structure, the electrode being the electrode described in any one of [1] to [6] above, and the laminated structure being the laminated structure described in [9] above.
[11] An electronic device including an electrode or a laminated structure, the electrode being the electrode according to any one of [1] to [6] above, and the laminated structure being the laminated structure according to [9] above.
[12] The electronic device according to [11] above, which is a piezoelectric device.
[13] An electronic device including an electrode, a laminated structure, or an electronic device, the electrode being the electrode according to any one of [1] to [6], the laminated structure being the laminated structure according to [9], and the electronic device being the electronic device according to [11] or [12].
[14] A system including an electronic device, the electronic device being the electronic device described in [13] above.
本発明の電極、積層構造体、電子デバイス及び電子機器は、良好な密着性及び結晶性を有するエピタキシャル膜を含んでおり、本発明の製造方法によれば、前記電極、前記積層構造体、前記電子デバイス及び前記電子機器を工業的有利に得ることができるという効果を奏する。The electrodes, laminated structures, electronic devices and electronic equipment of the present invention contain epitaxial films having good adhesion and crystallinity, and the manufacturing method of the present invention has the effect of enabling the electrodes, laminated structures, electronic devices and electronic equipment to be obtained in an industrially advantageous manner.
本発明の電極は、単結晶膜を含む電極であって、前記単結晶膜が100nm2以上の面積において無欠陥領域を有することを特長とする。 The electrode of the present invention is an electrode including a single crystal film, characterized in that the single crystal film has a defect-free region in an area of 100 nm2 or more.
本発明においては、前記単結晶膜の膜厚が10nm以上であるのが好ましく、50nm以上であるのがより好ましく、100nm以上であるのが最も好ましい。このような範囲であると、電極の密着性や結晶性のみならず、素子や機能性膜の特性、さらには耐久性をもより優れたものとすることができる。なお、前記膜厚の上限は特に限定されないが、好ましくは100μmであり、より好ましくは10μmであり、最も好ましくは1μmである。In the present invention, the thickness of the single crystal film is preferably 10 nm or more, more preferably 50 nm or more, and most preferably 100 nm or more. In such a range, not only the adhesion and crystallinity of the electrode, but also the characteristics of the element and functional film, and even durability can be improved. The upper limit of the film thickness is not particularly limited, but is preferably 100 μm, more preferably 10 μm, and most preferably 1 μm.
また、本発明においては、前記単結晶膜が導電性金属の単結晶膜であるのが好ましい。前記導電性金属としては、本発明の目的を阻害しない限り特に限定されず、例えば、金、銀、白金、パラジウム、銀パラジウム、銅、ニッケル、又はこれらの合金等が挙げられるが、本発明においては、前記導電性金属が白金を含むのが好ましく、Pt又はPt合金であるのがより好ましい。なお、本発明においては、前記単結晶膜が立方晶系結晶構造を有するのが好ましく、前記単結晶膜が(100)配向しているのも好ましい。前記結晶性化合物は、特に限定されず、公知の結晶性化合物であってよいが、本発明においては前記結晶性化合物が金属化合物であるのが好ましく、前記金属化合物の金属も公知の金属であってよい。前記金属としては、周期律表のdブロック元素を含む金属などが挙げられる。前記金属化合物の化合物も、公知の化合物であってよく、前記結晶性化合物における化合物としては、例えば、酸化物、窒化物、酸窒化物、硫化物、オキシ硫化物、ホウ化物、オキシホウ化物、炭化物、オキシ炭化物、ホウ炭化物、ホウ窒化物、ホウ硫化物、炭窒化物、炭硫化物又は炭ホウ化物等が挙げられるが、本発明においては、酸化物又は窒化物であるのが、例えばヘテロエピタキシャル成長における応力緩和及び反り低減をバッファ層としてより優れたものとすることができ、さらに電気特性(特に導電体層と絶縁層との界面)をより優れたものとすることができるので好ましい。また、前記結晶性化合物は結晶性酸化物であるのが好ましく、前記化合物膜は酸化膜であるのが好ましく、前記化合物元素が酸素であるのが好ましい。本発明においては、前記結晶性化合物が結晶性窒化物であるのが好ましく、前記化合物膜が窒化膜であるのが好ましく、前記化合物元素が窒素であるのが好ましい。In addition, in the present invention, it is preferable that the single crystal film is a single crystal film of a conductive metal. The conductive metal is not particularly limited as long as it does not impede the object of the present invention, and examples thereof include gold, silver, platinum, palladium, silver-palladium, copper, nickel, or alloys thereof. In the present invention, it is preferable that the conductive metal contains platinum, and more preferably Pt or a Pt alloy. In addition, in the present invention, it is preferable that the single crystal film has a cubic crystal structure, and it is also preferable that the single crystal film is (100) oriented. The crystalline compound is not particularly limited and may be a known crystalline compound, but in the present invention, it is preferable that the crystalline compound is a metal compound, and the metal of the metal compound may also be a known metal. Examples of the metal include metals containing d-block elements in the periodic table. The compound of the metal compound may also be a known compound, and examples of the compound in the crystalline compound include oxides, nitrides, oxynitrides, sulfides, oxysulfides, borides, oxyborides, carbides, oxycarbides, borocarbides, boronitrides, borosulfides, carbonitrides, carbosulfides, and carboborides. In the present invention, oxides or nitrides are preferred because, for example, they can provide better stress relaxation and warpage reduction in heteroepitaxial growth as a buffer layer, and can also provide better electrical properties (particularly the interface between the conductor layer and the insulating layer). In addition, the crystalline compound is preferably a crystalline oxide, the compound film is preferably an oxide film, and the compound element is preferably oxygen. In the present invention, the crystalline compound is preferably a crystalline nitride, the compound film is preferably a nitride film, and the compound element is preferably nitrogen.
前記電極は、結晶基板上に少なくとも化合物膜を形成し、ついで結晶性化合物を含むエピタキシャル膜を積層し、さらに、前記エピタキシャル膜上に、直接又は他の層を介して、前記エピタキシャル膜とは異なる組成の第2のエピタキシャル膜を積層する際に、前記第2のエピタキシャル膜を、電極を構成する、100nm2以上の面積において無欠陥領域を有する単結晶膜とし、前記エピタキシャル膜の積層を、前記化合物膜中の化合物元素を用いて前記エピタキシャル膜を形成することにより行うことにより容易に得られる。なお、このようにして得られた積層構造体は、通常、前記エピタキシャル膜と前記第2のエピタキシャル膜との界面において、前記第2のエピタキシャル膜の格子定数と略同一になるように前記エピタキシャル膜が規則的に変態しており、より具体的には、前記界面において、互いに隣り合う頂点及び底点のなす角がそれぞれ異なる山谷構造に形状が変形する変態が生じている。 The electrode can be easily obtained by forming at least a compound film on a crystal substrate, then laminating an epitaxial film containing a crystalline compound, and laminating a second epitaxial film having a different composition from the epitaxial film directly or through another layer on the epitaxial film, making the second epitaxial film a single crystal film having a defect-free region in an area of 100 nm2 or more that constitutes an electrode, and laminating the epitaxial film by using a compound element in the compound film. Note that, in the laminated structure obtained in this manner, the epitaxial film is regularly transformed at the interface between the epitaxial film and the second epitaxial film so that the lattice constant becomes approximately the same as that of the second epitaxial film, and more specifically, the transformation occurs at the interface in which the shape is transformed into a mountain-valley structure in which the angles formed by the adjacent vertices and bottoms are different from each other.
以下、本発明の好適な態様を、図面を用いて説明するが、本発明はこれら好適な態様に限定されるものではない。
図1は、前記積層構造体の好適な例を示しており、図1の積層構造体は、結晶基板1上に酸化膜2を用いてエピタキシャル層3が積層されており、さらにエピタキシャル層3の上に第2のエピタキシャル層4が積層されている。なお、本明細書中、「膜」及び「層」の各用語は、それぞれ場合によって、又は状況に応じて、互いに入れ替えてもよい。また、前記積層構造体の好適な例として、酸化物の例を挙げているが、本発明は、これら好適な例に限定されるものではなく、窒化物等の各種化合物においても好適に本発明を適用することができる。
前記積層構造体は、例えば図3に示すように、結晶基板1上に、前記結晶基板1の酸化膜2を形成し、ついで前記酸化膜2中の酸素を用いて、図4に示すように、結晶基板1上に結晶性酸化物からなるエピタキシャル膜3を形成した後、さらに前記エピタキシャル膜3の上に前記第2のエピタキシャル膜を形成することにより容易に製造することができる。本発明においては、前記積層構造体が、前記結晶基板1上に前記酸化膜2を有していてもよいが、前記エピタキシャル膜3形成時に前記酸化膜2中の酸素が全て取り込まれて前記酸化膜2が消失していてもよい。以下、それぞれについてより具体的に説明するが、本発明は、これら具体例に限定されるものではない。
Preferred embodiments of the present invention will now be described with reference to the drawings, but the present invention is not limited to these preferred embodiments.
Fig. 1 shows a preferred example of the laminated structure, in which an epitaxial layer 3 is laminated on a crystal substrate 1 using an oxide film 2, and a second epitaxial layer 4 is further laminated on the epitaxial layer 3. In this specification, the terms "film" and "layer" may be interchanged depending on the case or situation. In addition, oxides are given as preferred examples of the laminated structure, but the present invention is not limited to these preferred examples, and the present invention can also be suitably applied to various compounds such as nitrides.
The laminated structure can be easily manufactured, for example, as shown in Fig. 3, by forming an oxide film 2 of the crystal substrate 1 on the crystal substrate 1, then using oxygen in the oxide film 2 to form an epitaxial film 3 made of a crystalline oxide on the crystal substrate 1 as shown in Fig. 4, and then forming the second epitaxial film on the epitaxial film 3. In the present invention, the laminated structure may have the oxide film 2 on the crystal substrate 1, but it is also possible that all of the oxygen in the oxide film 2 is taken in during the formation of the epitaxial film 3, and the oxide film 2 disappears. Each of these will be described in more detail below, but the present invention is not limited to these specific examples.
前記結晶基板(以下、単に「基板」ともいう)は、基板材料等、本発明の目的を阻害しない限り特に限定されず、公知の結晶基板であってよい。有機化合物であってもよいし、無機化合物であってもよい。本発明においては、前記結晶基板が無機化合物を含んでいるのが好ましい。本発明においては、前記基板が、表面の一部または全部に結晶を有するものであるのが好ましく、結晶成長側の主面の全部または一部に結晶を有している結晶基板であるのがより好ましく、結晶成長側の主面の全部に結晶を有している結晶基板であるのが最も好ましい。前記結晶は、本発明の目的を阻害しない限り特に限定されず、結晶構造等も特に限定されないが、立方晶系、正方晶系、三方晶系、六方晶系、斜方晶系又は単斜晶系の結晶であるのが好ましく、(100)又は(200)に配向している結晶であるのがより好ましい。また、前記結晶基板は、オフ角を有していてもよく、前記オフ角としては、例えば、0.2°~12.0°のオフ角などが挙げられる。ここで、「オフ角」とは、基板表面と結晶成長面とのなす角度をいう。前記基板形状は、板状であって、前記エピタキシャル膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいが、本発明においては、前記基板が、Si基板であるのが好ましく、結晶性Si基板であるのがより好ましく、(100)に配向している結晶性Si基板であるのが最も好ましい。なお、前記基板材料としては、例えば、Si基板の他に周期律表第3族~第15族に属する1種若しくは2種以上の金属又はこれらの金属の酸化物等が挙げられる。前記基板の形状は、特に限定されず、略円形状(例えば、円形、楕円形など)であってもよいし、多角形状(例えば、3角形、正方形、長方形、5角形、6角形、7角形、8角形、9角形など)であってもよく、様々な形状を好適に用いることができる。また、本発明においては、大面積の基板を用いることもでき、このような大面積の基板を用いることによって、エピタキシャル膜の面積を大きくすることができる。The crystal substrate (hereinafter, simply referred to as "substrate") is not particularly limited as long as it does not impede the object of the present invention, such as the substrate material, and may be a known crystal substrate. It may be an organic compound or an inorganic compound. In the present invention, it is preferable that the crystal substrate contains an inorganic compound. In the present invention, it is preferable that the substrate has crystals on a part or all of its surface, more preferably a crystal substrate having crystals on all or a part of the main surface on the crystal growth side, and most preferably a crystal substrate having crystals on the entire main surface on the crystal growth side. The crystal is not particularly limited as long as it does not impede the object of the present invention, and the crystal structure is not particularly limited, but it is preferable that it is a crystal of a cubic system, a tetragonal system, a trigonal system, a hexagonal system, an orthorhombic system, or a monoclinic system, and more preferably a crystal oriented in (100) or (200). In addition, the crystal substrate may have an off angle, and examples of the off angle include an off angle of 0.2° to 12.0°. Here, the "off angle" refers to the angle between the substrate surface and the crystal growth surface. The substrate shape is not particularly limited as long as it is plate-like and serves as a support for the epitaxial film. It may be an insulating substrate or a semiconductor substrate, but in the present invention, the substrate is preferably a Si substrate, more preferably a crystalline Si substrate, and most preferably a crystalline Si substrate oriented in (100). In addition to the Si substrate, examples of the substrate material include one or more metals belonging to Groups 3 to 15 of the periodic table or oxides of these metals. The shape of the substrate is not particularly limited, and may be an approximately circular shape (e.g., a circular shape, an elliptical shape, etc.) or a polygonal shape (e.g., a triangular shape, a square shape, a rectangular shape, a pentagonal shape, a hexagonal shape, a heptagonal shape, an octagonal shape, a nonagonal shape, etc.), and various shapes can be suitably used. In addition, in the present invention, a large-area substrate can be used, and the area of the epitaxial film can be increased by using such a large-area substrate.
また、本発明においては、前記結晶基板が平坦面を有するのが好ましいが、前記結晶基板が表面の一部または全部に凹凸形状を有しているのも、前記エピタキシャル膜の結晶成長の品質をより良好なものとし得るので、好ましい。前記の凹凸形状を有する結晶基板は、表面の一部または全部に凹部または凸部からなる凹凸部が形成されていればそれでよく、前記凹凸部は、凸部または凹部からなるものであれば特に限定されず、凸部からなる凹凸部であってもよいし、凹部からなる凹凸部であってもよいし、凸部および凹部からなる凹凸部であってもよい。また、前記凹凸部は、規則的な凸部または凹部から形成されていてもよいし、不規則な凸部または凹部から形成されていてもよい。本発明においては、前記凹凸部が周期的に形成されているのが好ましく、周期的かつ規則的にパターン化されているのがより好ましい。前記凹凸部の形状としては、特に限定されず、例えば、ストライプ状、ドット状、メッシュ状またはランダム状などが挙げられるが、本発明においては、ドット状またはストライプ状が好ましく、ドット状がより好ましい。また、凹凸部が周期的かつ規則的にパターン化されている場合には、前記凹凸部のパターン形状が、三角形、四角形(例えば正方形、長方形若しくは台形等)、五角形若しくは六角形等の多角形状、円状、楕円状などの形状であるのが好ましい。なお、ドット状に凹凸部を形成する場合には、ドットの格子形状を、例えば正方格子、斜方格子、三角格子、六角格子などの格子形状にするのが好ましく、三角格子の格子形状にするのがより好ましい。前記凹凸部の凹部または凸部の断面形状としては、特に限定されないが、例えば、コの字型、U字型、逆U字型、波型、または三角形、四角形(例えば正方形、長方形若しくは台形等)、五角形若しくは六角形等の多角形等が挙げられる。なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、50~2000μmであり、より好ましくは100~1000μmである。In addition, in the present invention, it is preferable that the crystal substrate has a flat surface, but it is also preferable that the crystal substrate has an uneven shape on a part or all of the surface, since this can improve the quality of the crystal growth of the epitaxial film. The crystal substrate having the uneven shape may have an uneven portion consisting of a concave or convex portion formed on a part or all of the surface, and the uneven portion is not particularly limited as long as it is composed of a convex portion or a concave portion, and may be an uneven portion consisting of a convex portion, an uneven portion consisting of a concave portion, or an uneven portion consisting of a convex portion and a concave portion. In addition, the uneven portion may be formed from regular convex portions or concave portions, or may be formed from irregular convex portions or concave portions. In the present invention, it is preferable that the uneven portion is formed periodically, and it is more preferable that it is patterned periodically and regularly. The shape of the uneven portion is not particularly limited, and examples thereof include a stripe shape, a dot shape, a mesh shape, and a random shape, but in the present invention, a dot shape or a stripe shape is preferable, and a dot shape is more preferable. In addition, when the unevenness is patterned periodically and regularly, the pattern shape of the unevenness is preferably a polygonal shape such as a triangle, a quadrangle (for example, a square, a rectangle, or a trapezoid), a pentagon, or a hexagon, a circle, or an ellipse. In addition, when the unevenness is formed in a dot shape, the lattice shape of the dots is preferably a lattice shape such as a square lattice, an oblique lattice, a triangular lattice, or a hexagonal lattice, and more preferably a triangular lattice shape. The cross-sectional shape of the concave or convex part of the unevenness is not particularly limited, but examples thereof include a U-shape, a U-shape, an inverted U-shape, a wave shape, or a polygonal shape such as a triangle, a quadrangle (for example, a square, a rectangle, or a trapezoid), a pentagon, or a hexagon. In addition, the thickness of the crystal substrate is not particularly limited, but is preferably 50 to 2000 μm, and more preferably 100 to 1000 μm.
前記酸化膜は、前記エピタキシャル膜に酸素原子を組み込むことができる酸化膜であれば特に限定されず、通常、酸化材料を含む。前記酸化材料は、本発明の目的を阻害しない限り特に限定されず、公知の酸化材料であってよい。前記酸化材料としては、金属又は半金属の酸化物等が挙げられる。本発明においては、前記酸化膜が、前記結晶基板の酸化材料を含むのが好ましく、このような酸化膜としては、例えば前記結晶基板の熱酸化膜、自然酸化膜等が挙げられる。また、本発明においては、前記酸化膜は、酸素原子が取り込まれると膜の一部若しくは全部が消失又は破壊される犠牲層であってよく、本発明においては、前記酸化膜が、前記エピタキシャル層の結晶成長の際に、酸素原子が取り込まれて酸化膜自体は消失する酸素供給犠牲層であるのが好ましい。また、前記酸化膜は、パターン化されていてもよく、例えば、ストライプ状、ドット状、メッシュ状またはランダム状にパターン化されていてもよい。なお、前記酸化膜の膜厚は、特に限定されないが、好ましくは、1nmを超え100nm未満である。The oxide film is not particularly limited as long as it is an oxide film that can incorporate oxygen atoms into the epitaxial film, and usually contains an oxide material. The oxide material is not particularly limited as long as it does not hinder the object of the present invention, and may be a known oxide material. Examples of the oxide material include oxides of metals or semimetals. In the present invention, it is preferable that the oxide film contains the oxide material of the crystal substrate, and examples of such oxide films include a thermal oxide film of the crystal substrate and a natural oxide film. In the present invention, the oxide film may be a sacrificial layer in which a part or all of the film disappears or is destroyed when oxygen atoms are incorporated, and in the present invention, it is preferable that the oxide film is an oxygen supply sacrificial layer in which oxygen atoms are incorporated and the oxide film itself disappears during the crystal growth of the epitaxial layer. The oxide film may be patterned, for example, in a striped, dotted, meshed, or random pattern. The thickness of the oxide film is not particularly limited, but is preferably more than 1 nm and less than 100 nm.
前記エピタキシャル層は、前記酸化膜中の酸素原子が組み込まれているエピタキシャル膜を含んでいるのが好ましい。なお、「前記酸化膜中の酸素原子が組み込まれているエピタキシャル膜」は、前記エピタキシャル膜の結晶成長において、前記酸化膜中の酸素原子が前記エピタキシャル膜に奪われたことを意味する。前記エピタキシャル膜は、前記酸化膜中の酸素原子を組み込んで結晶成長したエピタキシャル膜であれば特に限定されないが、本発明においては、金属又は金属酸化物を含むのが好ましい。前記金属としては、好適には例えば周期律表dブロックに属する1種又は2種以上の金属が挙げられる。前記金属酸化物としては、好適には例えば周期律表dブロックに属する1種又は2種以上の金属の酸化物が挙げられる。本発明においては、前記エピタキシャル膜が誘電体を含むのが好ましい。また、本発明においては、前記エピタキシャル膜が中性子吸収材を含むのが好ましい。前記中性子吸収材は、公知の中性子吸収材であってよく、本発明においては、このような中性子吸収材を用いて、前記酸化膜の酸素を取り込むことにより、密着性及び結晶性、さらに機能性膜の特性等をより優れたものとすることができる。なお、前記中性子吸収材としては、例えば、ハフニウム(Hf)等が好適な例として挙げられる。また、前記エピタキシャル層は、1種又は2種以上のエピタキシャル膜から構成されていてもよく、本発明においては、前記エピタキシャル層が2種以上の前記エピタキシャル膜を含むのが好ましい。より具体的に例えば、前記エピタキシャル膜上に、直接又は他の層を介して、前記エピタキシャル膜とは異なる組成の第2のエピタキシャル膜が積層されているのが好ましい。このように積層することにより、前記エピタキシャル層と前記第2のエピタキシャル層との界面において、前記エピタキシャル層(以下、「第1のエピタキシャル層」又は「第1のエピタキシャル膜」ともいう)と前記第2のエピタキシャル層との界面において、前記第2のエピタキシャル層の格子定数と略同一になるように第1のエピタキシャル層を規則的に変態させることができる。前記の規則的な変態の態様としては、例えば、山谷構造に形状が変形する変態等が好適な例として挙げられ、本発明においては、前記山谷構造の互いに隣り合う頂点及び底点のなす角がそれぞれ異なるのが好ましく、前記角がそれぞれ30°~45°の範囲内であるのがより好ましい。ここで、前記エピタキシャル層は、通常第1の結晶面と第2の結晶面とを有するが、前記変態によって、前記第1の結晶面と、前記第2の結晶面との格子定数差が生じ得るので、前記第1の結晶面と、前記第2の結晶面との格子定数差が0.1%~20%の範囲内とするのが好ましい。本発明では、前記第1の結晶面が、前記第2のエピタキシャル膜の格子定数と略同一とすることができるので、第1のエピタキシャル層と第2のエピタキシャル層との格子定数差を0.1%~20%の範囲内とすることを容易に実現できる。The epitaxial layer preferably includes an epitaxial film incorporating oxygen atoms from the oxide film. The phrase "epitaxial film incorporating oxygen atoms from the oxide film" means that oxygen atoms from the oxide film are taken by the epitaxial film during the crystal growth of the epitaxial film. The epitaxial film is not particularly limited as long as it is an epitaxial film that has grown by incorporating oxygen atoms from the oxide film, but in the present invention, it is preferable that it includes a metal or a metal oxide. The metal is preferably, for example, one or more metals belonging to the d block of the periodic table. The metal oxide is preferably, for example, an oxide of one or more metals belonging to the d block of the periodic table. In the present invention, it is preferable that the epitaxial film includes a dielectric. In addition, in the present invention, it is preferable that the epitaxial film includes a neutron absorbing material. The neutron absorber may be a known neutron absorber, and in the present invention, by using such a neutron absorber to capture oxygen from the oxide film, it is possible to improve adhesion, crystallinity, and further the properties of the functional film. A suitable example of the neutron absorber is hafnium (Hf). The epitaxial layer may be composed of one or more types of epitaxial films, and in the present invention, it is preferable that the epitaxial layer includes two or more types of the epitaxial films. More specifically, for example, it is preferable that a second epitaxial film having a different composition from the epitaxial film is laminated on the epitaxial film directly or via another layer. By stacking in this manner, the first epitaxial layer can be regularly transformed at the interface between the epitaxial layer (hereinafter also referred to as the "first epitaxial layer" or "first epitaxial film") and the second epitaxial layer so that the lattice constant of the first epitaxial layer becomes substantially the same as that of the second epitaxial layer. A suitable example of the regular transformation is a transformation in which the shape is transformed into a peak-valley structure, and in the present invention, it is preferable that the angles formed by the adjacent vertices and bottoms of the peak-valley structure are different from each other, and it is more preferable that each of the angles is within a range of 30° to 45°. Here, the epitaxial layer usually has a first crystal face and a second crystal face, but since the transformation may cause a difference in lattice constant between the first crystal face and the second crystal face, it is preferable that the difference in lattice constant between the first crystal face and the second crystal face is within a range of 0.1% to 20%. In the present invention, since the first crystal face can be made substantially the same as the lattice constant of the second epitaxial film, it is easy to realize that the difference in lattice constant between the first epitaxial layer and the second epitaxial layer is within a range of 0.1% to 20%.
なお、第1のエピタキシャル膜と、前記第1のエピタキシャル膜とは異なる組成の第2のエピタキシャル膜とを少なくとも含む積層構造体であって、前記第2のエピタキシャル膜が、電極であり、かつ100nm2以上の面積において無欠陥領域を有する単結晶膜である積層構造体も本発明に包含される。 The present invention also includes a stacked structure including at least a first epitaxial film and a second epitaxial film having a composition different from that of the first epitaxial film, the second epitaxial film being an electrode and being a single crystal film having a defect-free region in an area of 100 nm2 or more.
また、本発明においては、前記第1のエピタキシャル膜が誘電体であり、前記第2のエピタキシャル膜が電極であるのがより好ましい。第2のエピタキシャル層を電極とすることにより、界面における密着性や結晶性等をより向上させることができるのみならず、例えば素子の特性をより優れたものとすることができる。また、本発明によれば、前記第2のエピタキシャル層が導電性金属の単結晶膜からなる場合には、大面積の無欠陥膜を容易に得ることができ、電極としての機能のみならず、素子等の特性をもより優れたものとすることができる。前記導電性金属としては、本発明の目的を阻害しない限り特に限定されず、例えば、金、銀、白金、パラジウム、銀パラジウム、銅、ニッケル、又はこれらの合金等が挙げられるが、本発明においては、白金を含むのが好ましい。なお、本発明においては、前記の製造方法によれば、好適には100nm2以上の面積において無欠陥の単結晶膜を電極として得ることができ、より好適には1000nm2以上の面積において無欠陥の単結晶膜を容易に得ることができる。また、厚さも好適には100nm以上の単結晶膜を電極として容易に得ることができる。 In the present invention, it is more preferable that the first epitaxial film is a dielectric and the second epitaxial film is an electrode. By using the second epitaxial layer as an electrode, not only can the adhesion and crystallinity at the interface be further improved, but also, for example, the characteristics of the element can be made more excellent. In addition, according to the present invention, when the second epitaxial layer is made of a single crystal film of a conductive metal, a large-area defect-free film can be easily obtained, and not only the function as an electrode but also the characteristics of the element can be made more excellent. The conductive metal is not particularly limited as long as it does not hinder the object of the present invention, and examples thereof include gold, silver, platinum, palladium, silver-palladium, copper, nickel, and alloys thereof, but in the present invention, it is preferable to include platinum. In addition, according to the manufacturing method in the present invention, a defect-free single crystal film can be easily obtained as an electrode in an area of 100 nm2 or more, and more preferably, a defect-free single crystal film can be easily obtained in an area of 1000 nm2 or more. In addition, a single crystal film having a thickness of 100 nm or more can be easily obtained as an electrode.
また、本発明においては、さらに、前記第2のエピタキシャル膜上に、直接又は他の層を介して、前記エピタキシャル膜及び前記第2のエピタキシャル膜とは異なる組成の第3のエピタキシャル膜及び/又は第4のエピタキシャル膜が積層されているのが好ましい。図2は、前記第2のエピタキシャル層4上に、前記第3のエピタキシャル層5及び前記第4のエピタキシャル層6が積層されている積層構造体の好適な一例を示す。図2の積層構造体は、結晶基板1上に、酸化膜を用いて第1のエピタキシャル層3が積層されており、さらに、第1のエピタキシャル層3上に第2のエピタキシャル層4が積層され、第2のエピタキシャル層4上には第3のエピタキシャル層5が積層され、第3のエピタキシャル層5上に第4のエピタキシャル層6が積層されている。なお、前記第3のエピタキシャル層における第3のエピタキシャル膜は、誘電体、半導体又は導体であるのが好ましく、誘電体であるのがより好ましく、圧電体であるのが最も好ましい。また、前記第4のエピタキシャル層における第4のエピタキシャル膜は、誘電体、半導体又は導体であるのが好ましく、誘電体であるのがより好ましく、圧電体であるのが最も好ましい。前記エピタキシャル膜のそれぞれの膜厚は、特に限定されないが、好ましくは、10nm~100μmであり、より好ましくは50nm~30μmである。In the present invention, it is preferable that a third epitaxial film and/or a fourth epitaxial film having a composition different from that of the epitaxial film and the second epitaxial film is laminated on the second epitaxial film directly or through another layer. Figure 2 shows a preferred example of a laminated structure in which the third epitaxial layer 5 and the fourth epitaxial layer 6 are laminated on the second epitaxial layer 4. The laminated structure of Figure 2 has a first epitaxial layer 3 laminated on a crystal substrate 1 using an oxide film, a second epitaxial layer 4 laminated on the first epitaxial layer 3, a third epitaxial layer 5 laminated on the second epitaxial layer 4, and a fourth epitaxial layer 6 laminated on the third epitaxial layer 5. The third epitaxial film in the third epitaxial layer is preferably a dielectric, a semiconductor, or a conductor, more preferably a dielectric, and most preferably a piezoelectric. The fourth epitaxial film in the fourth epitaxial layer is preferably a dielectric, a semiconductor, or a conductor, more preferably a dielectric, and most preferably a piezoelectric. The thickness of each of the epitaxial films is not particularly limited, but is preferably 10 nm to 100 μm, and more preferably 50 nm to 30 μm.
前記積層構造体は、結晶基板上に少なくとも酸化膜を介してエピタキシャル層を積層する積層構造体の製造方法において、前記の積層を、350℃~700℃にて、前記酸化膜中の酸素原子を用いてエピタキシャル膜を形成することにより行うのが好ましい。350℃~700℃の範囲であると、容易に、前記酸化膜中の酸素原子を前記エピタキシャル膜に取り込んで結晶成長させることができる。In the method for manufacturing the laminated structure, in which an epitaxial layer is laminated on a crystal substrate via at least an oxide film, the laminated structure is preferably formed by forming an epitaxial film using oxygen atoms in the oxide film at 350°C to 700°C. When the temperature is in the range of 350°C to 700°C, the oxygen atoms in the oxide film can be easily incorporated into the epitaxial film to cause crystal growth.
本発明においては、前記の積層を、前記酸化膜中の酸素原子を用いた後、酸素ガスを用いて前記エピタキシャル膜を成膜するのが好ましく、このように成膜することにより、成膜レート等がより優れたものとなる。また、このように成膜することにより、結晶基板上にエピタキシャル層が積層されている積層構造体であって、前記結晶基板と前記エピタキシャル層との間に、前記エピタキシャル層及び/又は前記結晶基板の構成金属を含むアモルファス薄膜及び/又は前記結晶基板の一部に1又は2以上埋め込まれており且つ前記構成金属を含む埋込層を有している積層構造体を容易に得ることができる。本発明においては、前記アモルファス層及び前記埋込層の両方を前記積層構造体が有しているのが前記エピタキシャル膜の機能性等をさらに優れたものとすることができるので好ましい。また、前記アモルファス層及び前記埋込層は、それぞれ前記エピタキシャル層の構成金属を含むのが前記エピタキシャル膜等の結晶性がより優れたものとなるので好ましい。また、本発明においては、前記構成金属がHfを含むのが、より応力緩和等を促進し、さらには多段階での応力緩和等も実現可能とすることから好ましい。また、本発明においては、前記アモルファス薄膜の膜厚が1nm~10nmであるのが前記エピタキシャル膜の結晶性等をより向上させることができるので好ましく、このような好ましい膜厚のアモルファス薄膜を本発明の好ましい製造方法によれば容易に得ることができる。また、本発明においては、前記埋込層の形状が略逆三角形の断面形状を有するのが、前記エピタキシャル膜の機能性をより向上させることができるので好ましい。なお、これら好ましい積層構造体は、前記酸化膜の膜厚及び前記酸素ガスの導入時期等を適宜調整することによって、容易に得ることが可能である。In the present invention, it is preferable to form the epitaxial film using oxygen gas after using oxygen atoms in the oxide film, and by forming the epitaxial film in this manner, the film formation rate and the like are improved. Also, by forming the film in this manner, a laminated structure in which an epitaxial layer is laminated on a crystal substrate, and between the crystal substrate and the epitaxial layer, a laminated structure having an amorphous thin film containing a constituent metal of the epitaxial layer and/or the crystal substrate and/or a buried layer containing the constituent metal and embedded in one or more parts of the crystal substrate can be easily obtained. In the present invention, it is preferable that the laminated structure has both the amorphous layer and the buried layer, since the functionality of the epitaxial film can be further improved. Also, it is preferable that the amorphous layer and the buried layer each contain a constituent metal of the epitaxial layer, since the crystallinity of the epitaxial film and the like is further improved. In the present invention, it is preferable that the constituent metal contains Hf, since this further promotes stress relaxation and also makes it possible to realize stress relaxation in multiple stages. In the present invention, it is preferable that the amorphous thin film has a thickness of 1 nm to 10 nm, since this can further improve the crystallinity of the epitaxial film, and an amorphous thin film of such a preferable thickness can be easily obtained by the preferred manufacturing method of the present invention. In the present invention, it is preferable that the shape of the buried layer has a cross-sectional shape of an approximately inverted triangle, since this can further improve the functionality of the epitaxial film. These preferable laminated structures can be easily obtained by appropriately adjusting the thickness of the oxide film and the timing of introducing the oxygen gas.
前記積層において用いられる積層手段としては、通常、前記エピタキシャル膜の成膜手段が好適に用いられ、前記成膜手段は公知の成膜手段であってよい。本発明においては、前記成膜手段が、蒸着又はスパッタであるのが好ましく、蒸着であるのがより好ましい。As the lamination means used in the lamination, the deposition means of the epitaxial film is usually preferably used, and the deposition means may be a known deposition means. In the present invention, the deposition means is preferably vapor deposition or sputtering, and more preferably vapor deposition.
以上のようにして得られた結晶膜又は積層構造体は、常法に従い、電子デバイスに好適に用いられる。例えば、前記積層構造体を、圧電素子として、電源や電気/電子回路と接続し、回路基板に搭載したり、パッケージしたりすることにより様々な電子デバイスを構成することができる。本発明においては、前記電子デバイスが、圧電デバイスであるのが好ましく、例えば、インクジェットプリンタヘッド、マイクロアクチュエータ、ジャイロスコープ、モーションセンサ等の電子機器における圧電デバイスとして利用可能である。また、例えば、増幅器と整流回路を接続しパッケージすれば、磁気センサなどの各種センサに利用可能である。また、定電圧駆動のメモリにも適用できるし、例えば、蓄電素子と整流電力管理回路を接続すれば、外部からの磁場や振動から電力を発電するエネルギー変換デバイス(エネルギーハーベスタ)となる。なお、前記エネルギー変換デバイスは、電源システムやウェアラブル端末(イヤホン/ヒアラブルデバイス、スマートウォッチ、スマートグラス(眼鏡)、スマートコンタクトレンズ、人工内耳、心臓ペースメーカーなど)などに組み込まれ利用される。本発明においては、前記積層構造体を、例えばスマートグラス、ARヘッドセット、LiDARシステム向けのMEMSミラー、先端医療向けの圧電MEMS超音波トランスデューサ(PMUT)、商工業用3Dプリンタ向けのピエゾヘッド等に用いることが好ましい。The crystal film or laminated structure obtained as described above can be suitably used in electronic devices according to the usual method. For example, the laminated structure can be connected to a power source or an electric/electronic circuit as a piezoelectric element, and mounted on a circuit board or packaged to form various electronic devices. In the present invention, the electronic device is preferably a piezoelectric device, and can be used as a piezoelectric device in electronic devices such as inkjet printer heads, microactuators, gyroscopes, and motion sensors. In addition, for example, if an amplifier and a rectifier circuit are connected and packaged, it can be used as various sensors such as magnetic sensors. It can also be applied to constant voltage driven memories, and for example, if a storage element and a rectifier power management circuit are connected, it becomes an energy conversion device (energy harvester) that generates power from external magnetic fields and vibrations. The energy conversion device is incorporated and used in power supply systems and wearable terminals (earphones/hearable devices, smart watches, smart glasses (spectacles), smart contact lenses, cochlear implants, cardiac pacemakers, etc.). In the present invention, the laminated structure is preferably used in, for example, smart glasses, AR headsets, MEMS mirrors for LiDAR systems, piezoelectric MEMS ultrasonic transducers (PMUTs) for advanced medical applications, and piezo heads for commercial and industrial 3D printers.
前記電子デバイスは、常法に従い電子機器に好適に用いられる。前記電子機器としては、上記した電子機器以外にも様々な電子機器に適用可能であり、より具体的に例えば、液体吐出ヘッド、液体吐出装置、振動波モータ、光学機器、振動装置、撮像装置、圧電音響部品や該圧電音響部品を有する音声再生機器、音声録音機器、携帯電話、各種情報端末等が好適な例として挙げられる。The electronic device is suitable for use in electronic devices in the usual manner. The electronic devices can be applied to various electronic devices other than those mentioned above, and more specifically, suitable examples include liquid ejection heads, liquid ejection devices, vibration wave motors, optical devices, vibration devices, imaging devices, piezoelectric acoustic components, audio playback devices having the piezoelectric acoustic components, audio recording devices, mobile phones, various information terminals, etc.
また、前記電子機器は、常法に従いシステムにも適用され、かかるシステムとしては、例えばセンサーシステム等が挙げられる。 The electronic devices may also be applied to systems in the usual manner, such as sensor systems.
(実施例1)
Si基板(100)の結晶成長面側をRIEで処理し、酸素の存在下、加熱して熱酸化膜を形成した後、酸素を用いずに、蒸着法にて、蒸着源の金属と、Si基板上の酸化膜中の酸素とを熱反応させ、結晶性金属酸化物の単結晶をSi基板上に形成した。ついで、酸素を流し、温度を下げ、かつ圧力を上げて、蒸着法にて、結晶性金属酸化物の単結晶膜を成膜した。なお、この成膜時の蒸着法の各条件は次の通りであった。
蒸着源 : Hf、Zr
電圧 : 3.5~4.75V
圧力 : 3×10-2~6×10-2Pa
基板温度 : 450~700℃
Example 1
The crystal growth surface side of the Si substrate (100) was treated by RIE, and then heated in the presence of oxygen to form a thermal oxide film. Then, without using oxygen, a metal from the deposition source was thermally reacted with oxygen in the oxide film on the Si substrate by a deposition method to form a single crystal of a crystalline metal oxide on the Si substrate. Next, oxygen was introduced, the temperature was lowered, and the pressure was increased, and a single crystal film of a crystalline metal oxide was formed by a deposition method. The deposition conditions for this film formation were as follows:
Evaporation source: Hf, Zr
Voltage: 3.5 to 4.75 V
Pressure: 3× 10-2 to 6× 10-2 Pa
Substrate temperature: 450-700℃
次に、結晶性金属酸化物の単結晶膜の上に、電極を構成する導電膜として、白金(Pt)の金属膜をスパッタリング法により形成した。この際の条件を、以下に示す。
装置 : ULVAC社製スパッタリング装置QAM-4
圧力 : 1.20×10-1Pa
ターゲット : Pt
電力 : 100W(DC)
厚さ : 100nm
基板温度 : 450~600℃
Next, a platinum (Pt) metal film was formed as a conductive film constituting an electrode on the single crystal film of the crystalline metal oxide by sputtering under the following conditions.
Equipment: ULVAC sputtering equipment QAM-4
Pressure: 1.20×10 −1 Pa
Target: Pt
Power: 100W (DC)
Thickness: 100 nm
Substrate temperature: 450-600℃
次に、導電膜上に、SRO膜を、スパッタリング法により形成した。この際の条件を、以下に示す。
装置 : ULVAC社製スパッタリング装置QAM-4
パワー : 150W(RF)
ガス : Ar
圧力 : 1.8Pa
基板温度 : 600℃
厚さ : 20nm
Next, an SRO film was formed on the conductive film by sputtering under the following conditions.
Equipment: ULVAC sputtering equipment QAM-4
Power: 150W (RF)
Gas: Ar
Pressure: 1.8 Pa
Substrate temperature: 600° C.
Thickness: 20 nm
次に、SRO膜上に、圧電膜として、Pb(Zr0.52Ti0.48)O3膜(PZT膜)を、塗布法により形成した。この際の条件を、以下に示す。 Next, a Pb( Zr0.52Ti0.48 ) O3 film (PZT film) was formed as a piezoelectric film on the SRO film by coating under the following conditions.
Pbの原料として酢酸鉛を用い、Zrの原料として硝酸ジルコニルを用い、Tiの原料としてチタンイソプロポキシドを用いた。また、Pb、Zr及びTiの各原料を、Pb:Zr:Ti=100+δ:52:48の組成比になるように混合し、溶媒は原料の溶解性を考慮して純水とし、加水分解を制御するため酢酸を添加した。更に、粘度調整用にポリビニルピロリドン粉末を混合溶解させたエタノール(PZT1molに対し0.5~3.0mol)を添加して用いた。最後に、塗布時の濡れ性調整用に、2nブトキシエタノールを適量混合し、原料溶液としてのゾル・ゲル溶液を調製した。Lead acetate was used as the raw material for Pb, zirconyl nitrate was used as the raw material for Zr, and titanium isopropoxide was used as the raw material for Ti. The raw materials for Pb, Zr, and Ti were mixed to a composition ratio of Pb:Zr:Ti = 100 + δ:52:48, and the solvent was pure water in consideration of the solubility of the raw materials, with acetic acid added to control hydrolysis. Furthermore, ethanol (0.5 to 3.0 mol per 1 mol of PZT) in which polyvinylpyrrolidone powder had been mixed and dissolved was added to adjust the viscosity. Finally, an appropriate amount of 2n-butoxyethanol was mixed to adjust the wettability during application, and a sol-gel solution was prepared as the raw material solution.
次に、調製したゾル・ゲル溶液を、基板上に滴下し、2000rpmで1分間回転させ、基板上にゾル・ゲル溶液をスピンコート(塗布)することにより、前駆体を含む膜を形成した。そして、150℃の温度のホットプレート上に、基板を載置し、更に350℃の温度のホットプレート上に、基板を載置することにより、溶媒を蒸発させて膜を乾燥させた。この工程を5回繰り返して5層を同条件で積層した後、酸素(O2)雰囲気中、650℃で3分間熱処理して前駆体を酸化して結晶化させた。以上のプロセスを10回繰り返し、Pb(Zr0.52Ti0.48)O3膜(PZT膜)を作製した。この時の総膜厚は10μmであった。 Next, the prepared sol-gel solution was dropped onto the substrate, rotated at 2000 rpm for 1 minute, and the sol-gel solution was spin-coated (applied) onto the substrate to form a film containing the precursor. The substrate was then placed on a hot plate at 150°C, and then placed on a hot plate at 350°C to evaporate the solvent and dry the film. This process was repeated five times to stack five layers under the same conditions, and then the precursor was oxidized and crystallized by heat treatment at 650°C for 3 minutes in an oxygen ( O2 ) atmosphere. The above process was repeated 10 times to produce a Pb ( Zr0.52Ti0.48 ) O3 film (PZT film). The total film thickness at this time was 10 μm.
得られた積層構造体は、良好な密着性及び結晶性を有する電極を含む積層構造体であった。また、得られた積層構造体の断面STEM像を図5及び図6に示す。図6から非常に良質な積層構造体が得られていることが分かり、特に、図5では、結晶性金属酸化物の単結晶膜と導電膜との界面において、規則的な山谷構造が設けられており、前記山谷構造の互いに隣り合う頂点及び底点のなす角が30°~45°の範囲内でそれぞれ異なっていることが分かる。また、導電膜のX線結晶格子像を図7及び図8に示す。図7及び図8から、無欠陥の大面積導電膜が分かり、電極特性及びその上に積層される圧電膜の圧電特性において優れた効果を発揮することが分かる。従来、スピンコートによって成膜した圧電膜は圧電特性を発現することが困難であったが、本実施例においてスピンコートによって成膜した圧電膜(PZT膜)は、良好な圧電特性を有していた。また、積層構造体の結晶基板、結晶性金属酸化物の単結晶膜及び導電膜につき、X線回折装置を用いて、それぞれの結晶を測定した。図11に、XRD測定結果を示す。図11から明らかなように、Si結晶基板上に、良好な結晶性を有する(Hf、Zr)O2膜及びPt単結晶膜が形成されていた。 The obtained laminated structure was a laminated structure including electrodes having good adhesion and crystallinity. Also, cross-sectional STEM images of the obtained laminated structure are shown in Figs. 5 and 6. It can be seen from Fig. 6 that a very good laminated structure was obtained, and in particular, in Fig. 5, it can be seen that a regular mountain-valley structure is provided at the interface between the single crystal film of the crystalline metal oxide and the conductive film, and the angles formed by the adjacent vertices and bottom points of the mountain-valley structure are different within the range of 30° to 45°. Also, X-ray crystal lattice images of the conductive film are shown in Figs. 7 and 8. From Figs. 7 and 8, it can be seen that a defect-free large-area conductive film is obtained, and that it exhibits excellent effects in terms of electrode characteristics and the piezoelectric characteristics of the piezoelectric film laminated thereon. Conventionally, it has been difficult for a piezoelectric film formed by spin coating to exhibit piezoelectric characteristics, but the piezoelectric film (PZT film) formed by spin coating in this embodiment had good piezoelectric characteristics. Also, the crystals of the crystalline substrate of the laminated structure, the single crystal film of the crystalline metal oxide, and the conductive film were measured using an X-ray diffraction device. The results of the XRD measurement are shown in Figure 11. As is clear from Figure 11, a (Hf, Zr) O2 film and a Pt single crystal film having good crystallinity were formed on the Si crystal substrate.
(実施例2)
酸素ガスに代えて窒素ガスを用いたこと以外は、実施例1と同様にして、結晶性金属窒化物の単結晶膜の上に、導電膜として、白金(Pt)の金属膜を形成した。そして、積層構造体の結晶基板、結晶性金属窒化物の単結晶膜及び導電膜につき、X線回折装置を用いて、それぞれ測定した。図12に、XRD測定結果を示す。図12から明らかなように、Si結晶基板上に、良好な結晶性を有する(Hf、Zr)N膜及びPt単結晶膜が形成されていた。なお、四端子法で測定したところ、得られた結晶性金属窒化物の単結晶膜は良好な導電性を有していた。
Example 2
A platinum (Pt) metal film was formed as a conductive film on the single crystal film of the crystalline metal nitride in the same manner as in Example 1, except that nitrogen gas was used instead of oxygen gas. Then, the crystal substrate of the laminated structure, the single crystal film of the crystalline metal nitride, and the conductive film were each measured using an X-ray diffraction device. FIG. 12 shows the XRD measurement results. As is clear from FIG. 12, a (Hf, Zr)N film and a Pt single crystal film having good crystallinity were formed on the Si crystal substrate. When measured by a four-terminal method, the obtained single crystal film of the crystalline metal nitride had good conductivity.
実施例1の結晶性金属酸化物の単結晶の成膜において用いた蒸着成膜装置を図13に示す。図13の成膜装置は、ルツボに金属源101a~101b、アース102a~102h、ICP電極103a~103b、カットフィルター104a~104b、DC電源105a~105b、RF電源106a~106b、ランプ107a~107b、Ar源108、反応性ガス源109、電源110、基板ホルダー111、基板112、カットフィルター113、ICPリング114、真空槽115及び回転軸116を少なくとも備えている。なお、図13のICP電極103a~103bは基板112の中心側に湾曲した略凹曲面形状又はパラボラ形状を有している。 The deposition apparatus used in forming the single crystal of the crystalline metal oxide in Example 1 is shown in Figure 13. The deposition apparatus in Figure 13 is equipped with at least metal sources 101a-101b, earths 102a-102h, ICP electrodes 103a-103b, cut filters 104a-104b, DC power sources 105a-105b, RF power sources 106a-106b, lamps 107a-107b, Ar source 108, reactive gas source 109, power source 110, substrate holder 111, substrate 112, cut filter 113, ICP ring 114, vacuum chamber 115, and rotating shaft 116 in the crucible. The ICP electrodes 103a-103b in Figure 13 have an approximately concave curved shape or parabolic shape curved toward the center of the substrate 112.
図13に示すように、基板112を基板ホルダー111上に係止する。ついで、電源110と回転機構(図示せず)とを用いて回転軸116を回転させ、基板112を回転させる。また、基板112をランプ107a~107bによって加熱し、真空ポンプ(図示せず)によって真空槽115内を排気により真空又は減圧下にする。その後、真空槽115内にAr源108からArガスを導入し、DC電源105a~105b、RF電源106a~106b、ICP電極103a~103b、カットフィルター104a~104b、及びアース102a~102hを用いて基板112上にアルゴンプラズマを形成することにより、基板112の表面の清浄化を行う。As shown in FIG. 13, the substrate 112 is secured on the substrate holder 111. Next, the rotating shaft 116 is rotated using the power supply 110 and a rotating mechanism (not shown) to rotate the substrate 112. The substrate 112 is heated by the lamps 107a-107b, and the vacuum chamber 115 is evacuated to a vacuum or reduced pressure using a vacuum pump (not shown). Then, Ar gas is introduced from the Ar source 108 into the vacuum chamber 115, and an argon plasma is formed on the substrate 112 using the DC power supplies 105a-105b, RF power supplies 106a-106b, ICP electrodes 103a-103b, cut filters 104a-104b, and earths 102a-102h, thereby cleaning the surface of the substrate 112.
真空槽115内にArガスを導入するとともに反応性ガス源109を用いて反応性ガスを導入する。このとき、ランプヒーターであるランプ107a~107bのオンとオフとを交互に繰り返すことで、より良質な結晶成長膜を形成することができるように構成されている。Ar gas is introduced into the vacuum chamber 115, and reactive gas is introduced using the reactive gas source 109. At this time, the lamps 107a to 107b, which are lamp heaters, are turned on and off alternately, so that a better quality crystal growth film can be formed.
実施例1と同様にして得られた積層構造体における結晶基板上の結晶性金属酸化物の単結晶膜(エピタキシャル層)につき、STEM解析を行った。結果を図14~16に示す。図14から、結晶基板1011とエピタキシャル層1001との間に、埋込層1004が形成され、さらに、アモルファス層1002、1003が形成されていることが分かる。また、図15から、結晶基板上1011の第1のアモルファス層1002には、結晶基板のSiと、エピタキシャル層1001の構成金属であるZrが含まれていることがわかる。また、第2のアモルファス層には、結晶基板のSiと、エピタキシャル層1001の構成金属であるHf及びZrとが含まれていることがわかる。また、図16から、埋込層1004が、略逆三角形の断面形状を有しており、Hf及びSiが含まれている酸化物であることがわかる。 STEM analysis was performed on the single crystal film (epitaxial layer) of the crystalline metal oxide on the crystal substrate in the laminate structure obtained in the same manner as in Example 1. The results are shown in Figures 14 to 16. From Figure 14, it can be seen that the buried layer 1004 is formed between the crystal substrate 1011 and the epitaxial layer 1001, and further, the amorphous layers 1002 and 1003 are formed. Also, from Figure 15, it can be seen that the first amorphous layer 1002 on the crystal substrate 1011 contains Si of the crystal substrate and Zr, which is a constituent metal of the epitaxial layer 1001. Also, it can be seen that the second amorphous layer contains Si of the crystal substrate and Hf and Zr, which are constituent metals of the epitaxial layer 1001. Also, from Figure 16, it can be seen that the buried layer 1004 has a cross-sectional shape of an approximately inverted triangle, and is an oxide containing Hf and Si.
(適用例)
得られた積層構造体に含まれる電極の好適な適用例を、以下、図を用いてより具体的に説明するが、本発明は、これら適用例に限定されるものではない。なお、本発明においては、特に断りがない限り、公知の手段を用いて、前記積層構造体から圧電デバイス等を製造することができる。
(Examples of application)
Preferred application examples of the electrodes contained in the obtained laminated structure will be described in more detail below with reference to the drawings, but the present invention is not limited to these application examples. In the present invention, unless otherwise specified, a piezoelectric device or the like can be manufactured from the laminated structure by using known means.
図9は、本発明において前記積層構造体が好適に用いられるMEMSマイクロフォンを構成する音響MEMSトランスデューサの実施態様を示す。なお、前記MEMSトランスデューサは、音響放出機器(例えば、スピーカー等)を構成することができる。 Figure 9 shows an embodiment of an acoustic MEMS transducer constituting a MEMS microphone in which the laminate structure of the present invention is preferably used. The MEMS transducer can constitute an acoustic emission device (e.g., a speaker, etc.).
図9の音響MEMSトランスデューサにて構成されるMEMSマイクロフォンは、カンチレバータイプのMEMSマイクロフォンを示しており、2つのカンチレバー・ビーム28A、28Bと空洞30とを有するSi基板21を備えている。各カンチレバー・ビーム28A、28Bは、それぞれの端部で基板21に固定されており、カンチレバー・ビーム8A、8Bの間には隙間9が設けられている。なお、カンチレバー・ビーム8A、8Bは、例えば、複数の圧電層(PZT膜)26a、26bを含む積層構造体によって形成され、複数の電極層すなわちPt膜24a、24b、24c及びSRO膜25a、25b、25c、25dと交互になっている。誘電体層(結晶性酸化物の単結晶膜)23は、カンチレバー・ビーム8A、8Bを結晶基板21から電気的に絶縁する。図9では、誘電体層(結晶性酸化物の単結晶膜)23に中性子吸収材(例えばHfO2又はその混晶)が用いられており、SiO2やSiN等を用いた場合に比べ、Si基板との密着性及び結晶性に優れており、さらには、圧電特性や耐久性にも優れている。 The MEMS microphone constructed by the acoustic MEMS transducer of FIG. 9 shows a cantilever type MEMS microphone, and includes a Si substrate 21 having two cantilever beams 28A, 28B and a cavity 30. Each of the cantilever beams 28A, 28B is fixed to the substrate 21 at each end, and a gap 9 is provided between the cantilever beams 8A, 8B. The cantilever beams 8A, 8B are formed by a laminated structure including, for example, a plurality of piezoelectric layers (PZT films) 26a, 26b, which are alternated with a plurality of electrode layers, i.e., Pt films 24a, 24b, 24c and SRO films 25a, 25b, 25c, 25d. A dielectric layer (single crystal film of crystalline oxide) 23 electrically insulates the cantilever beams 8A, 8B from the crystal substrate 21. In FIG. 9, a neutron absorbing material (e.g., HfO2 or its mixed crystal) is used for the dielectric layer (single crystal film of a crystalline oxide) 23, and compared with the case where SiO2 , SiN, etc. are used, it has excellent adhesion to the Si substrate and crystallinity, and further has excellent piezoelectric characteristics and durability.
図10は、本発明において前記積層構造体が好適に用いられる印刷用途、特にインクジェットプリントヘッドの態様で使用することができる流体排出装置への適用例を示し、具体的には、電極層として、Pt膜34a、34b及びSRO膜35a、35bを含み、かつ圧電膜としてPZT膜36を含む圧電アクチュエータを備えているウエハの一部の断面図を示す。図10のウエハは、前記圧電アクチュエータの他に、流体を収容するためのチャンバー41を備えている。チャンバー41は、タンク(図示せず)から流路40を介して流体を取り込めるように構成されている。また、図10のウエハは、Si基板31を含み、その上に、第1のエピタキシャル層として、誘電体層(結晶性酸化物の単結晶膜)33が設けられており、チャンバー41に面している。図10では、誘電体層(結晶性酸化物の単結晶膜)23に中性子吸収材(例えばHfO2又はその混晶)が用いられており、SiO2やSiN等を用いた場合に比べ、Si基板との密着性及び結晶性に優れており、さらには、圧電特性や耐久性にも優れている。なお、結晶性酸化物の単結晶膜33は、例えば、上面図(図示せず)において四角形の形状を有しており、かかる形状は、例えば、正方形、長方形、角が丸い長方形、平行四辺形等のいずれであってもよい。 Fig. 10 shows an example of application to a printing application in which the laminated structure of the present invention is preferably used, particularly to a fluid ejection device that can be used in the form of an inkjet printhead, and specifically shows a cross-sectional view of a part of a wafer having a piezoelectric actuator including Pt films 34a, 34b and SRO films 35a, 35b as electrode layers and a PZT film 36 as a piezoelectric film. In addition to the piezoelectric actuator, the wafer of Fig. 10 has a chamber 41 for containing a fluid. The chamber 41 is configured to take in a fluid from a tank (not shown) through a flow path 40. The wafer of Fig. 10 also includes a Si substrate 31, on which a dielectric layer (single crystal film of a crystalline oxide) 33 is provided as a first epitaxial layer, facing the chamber 41. 10, a neutron absorbing material (e.g., HfO2 or its mixed crystal) is used for the dielectric layer (single crystal film of crystalline oxide) 23, which has superior adhesion to the Si substrate and crystallinity as well as superior piezoelectric properties and durability compared to the case of using SiO2 , SiN, etc. Note that the single crystal film 33 of the crystalline oxide has, for example, a quadrangular shape in a top view (not shown), and such a shape may be, for example, any of a square, a rectangle, a rectangle with rounded corners, a parallelogram, etc.
結晶性酸化物の単結晶膜33の上には、Pt膜34a、SRO膜35a、圧電膜(PZT膜)36、SRO膜35b、及びPt膜34bが順に積層されており、圧電アクチュエータを構成している。また、前記圧電アクチュエータは、電極34a及び35a、圧電膜36、並びに電極34b及び35b上に延びる絶縁膜37をさらに備えている。絶縁膜37は、電気絶縁に使用される誘電体材料を含むが、かかる誘電体材料は公知の誘電体材料であってよく、例えばSiO2層、SiN層又はAl2O3層であってよい。なお、絶縁膜を構成材料として含む絶縁層の厚さは特に限定されないが、好ましくは、約10nm~約10μmの間の厚さである。また、導電路39は、絶縁層(絶縁膜)37上に設けられ、それぞれ電極34a及び35a並びに電極34b及び35bに接触し、使用時に選択的アクセスを可能にしている。なお、導電路の構成材料は、公知の導電材料であってよく、このような導電材料としては、例えば、アルミニウム(Al)等が好適な例として挙げられる。また、パッシベーション層42は、絶縁層37、電極34b及び35b、並びに導電路39上に設けられている。パッシベーション層42は、前記圧電アクチュエータのパッシベーションに使用される誘電体材料から構成されていればよく、かかる誘電体材料も特に限定されず、公知の誘電体材料であってよい。前記誘電体材料としては、例えば、SiNまたはSION(シリコンオキシナイトレート)等が好適な例として挙げられる。前記パッシベーション層の厚さは特に限定されないが、好ましくは約0.1μm~約3μmの間の厚さである。また、導電パッド38も同様に前記圧電アクチュエータに沿って設けられ、導電路39に電気的に接続されている。なお、パッシベーション層42は、圧電体を湿度等から守るバリア層として機能する。 On the single crystal film 33 of the crystalline oxide, a Pt film 34a, an SRO film 35a, a piezoelectric film (PZT film) 36, an SRO film 35b, and a Pt film 34b are laminated in this order to form a piezoelectric actuator. The piezoelectric actuator further includes an insulating film 37 extending on the electrodes 34a and 35a, the piezoelectric film 36, and the electrodes 34b and 35b. The insulating film 37 includes a dielectric material used for electrical insulation, and such a dielectric material may be a known dielectric material, for example, a SiO2 layer, a SiN layer, or an Al2O3 layer. The thickness of the insulating layer including the insulating film as a constituent material is not particularly limited, but is preferably between about 10 nm and about 10 μm. A conductive path 39 is provided on the insulating layer (insulating film) 37, and contacts the electrodes 34a and 35a and the electrodes 34b and 35b, respectively, to enable selective access during use. The conductive path may be made of a known conductive material, and a suitable example of such a conductive material is aluminum (Al). The passivation layer 42 is provided on the insulating layer 37, the electrodes 34b and 35b, and the conductive path 39. The passivation layer 42 may be made of a dielectric material used for passivation of the piezoelectric actuator, and the dielectric material is not particularly limited and may be a known dielectric material. Suitable examples of the dielectric material include SiN and SION (silicon oxynitrate). The thickness of the passivation layer is not particularly limited, but is preferably between about 0.1 μm and about 3 μm. The conductive pad 38 is also provided along the piezoelectric actuator and is electrically connected to the conductive path 39. The passivation layer 42 functions as a barrier layer that protects the piezoelectric body from moisture and the like.
本発明の電極は、例えば圧電デバイス等の電子デバイスとして好適に用いられ、電子機器やセンサーシステム等に好適に用いられる。The electrodes of the present invention are suitable for use as electronic devices such as piezoelectric devices, and are suitable for use in electronic devices and sensor systems.
1 結晶基板
2 酸化膜
3 (第1の)エピタキシャル層
4 第2のエピタキシャル層
5 第3のエピタキシャル層
6 第4のエピタキシャル層
11 Si基板
13 結晶性酸化物の単結晶膜
14 導電膜
15 SRO膜
16 PZT膜
21 結晶基板(Si基板)
23 (第1の)エピタキシャル層(結晶性酸化物の単結晶膜)
24a 第2のエピタキシャル層(Pt膜)
24b 第6のエピタキシャル層(Pt膜)
24c 第10のエピタキシャル層(Pt膜)
25a 第3のエピタキシャル層(SRO膜)
25b 第5のエピタキシャル層(SRO膜)
25c 第7のエピタキシャル層(SRO膜)
25d 第9のエピタキシャル層(SRO膜)
26a 第4のエピタキシャル層(PZT膜)
26b 第8のエピタキシャル層(PZT膜)
28A カンチレバー・ビーム
28B カンチレバー・ビーム
29 隙間
30 空洞
31 結晶基板(Si基板)
33 (第1の)エピタキシャル層(結晶性酸化物の単結晶膜)
34a 第2のエピタキシャル層(Pt膜)
34b 第6のエピタキシャル層(Pt膜)
35a 第3のエピタキシャル層(SRO膜)
35b 第5のエピタキシャル層(SRO膜)
36 第4のエピタキシャル層(PZT膜)
37 絶縁膜
38 導電パッド
39 導電路
40 流路
41 チャンバー
42 パッシベーション層
101a~101b 金属源
102a~102j アース
103a~103b ICP電極
104a~104b カットフィルター
105a~105b DC電源
106a~106b RF電源
107a~107b ランプ
108 Ar源
109 反応性ガス源
110 電源
111 基板ホルダー
112 基板
113 カットフィルター
114 ICPリング
115 真空槽
116 回転軸
1001 エピタキシャル層
1002 第1のアモルファス層
1003 第2のアモルファス層
1004 埋込層
1011 基板
REFERENCE SIGNS LIST 1 Crystalline substrate 2 Oxide film 3 (First) epitaxial layer 4 Second epitaxial layer 5 Third epitaxial layer 6 Fourth epitaxial layer 11 Si substrate 13 Single crystal film of crystalline oxide 14 Conductive film 15 SRO film 16 PZT film 21 Crystalline substrate (Si substrate)
23 (First) Epitaxial Layer (Single Crystal Film of Crystalline Oxide)
24a Second epitaxial layer (Pt film)
24b Sixth epitaxial layer (Pt film)
24c Tenth epitaxial layer (Pt film)
25a Third epitaxial layer (SRO film)
25b Fifth epitaxial layer (SRO film)
25c Seventh epitaxial layer (SRO film)
25d ninth epitaxial layer (SRO film)
26a Fourth epitaxial layer (PZT film)
26b Eighth epitaxial layer (PZT film)
28A Cantilever beam 28B Cantilever beam 29 Gap 30 Cavity 31 Crystal substrate (Si substrate)
33 (First) Epitaxial Layer (Single Crystal Film of Crystalline Oxide)
34a Second epitaxial layer (Pt film)
34b Sixth epitaxial layer (Pt film)
35a: third epitaxial layer (SRO film)
35b Fifth epitaxial layer (SRO film)
36 Fourth epitaxial layer (PZT film)
37 insulating film 38 conductive pad 39 conductive path 40 flow path 41 chamber 42 passivation layer 101a to 101b metal source 102a to 102j earth 103a to 103b ICP electrode 104a to 104b cut filter 105a to 105b DC power supply 106a to 106b RF power supply 107a to 107b lamp 108 Ar source 109 reactive gas source 110 power supply 111 substrate holder 112 substrate 113 cut filter 114 ICP ring 115 vacuum chamber 116 rotating shaft 1001 epitaxial layer 1002 first amorphous layer 1003 second amorphous layer 1004 buried layer 1011 substrate
Claims (8)
前記結晶基板と前記第1のエピタキシャル膜との間に形成され、Zr及びSiを含む第1のアモルファス層と、
前記第1のアモルファス層と前記第1のエピタキシャル膜との間に形成され、Hf、Zr及びSiを含む第2のアモルファス層と、
前記結晶基板の一部に1又は2以上埋め込まれており且つHf及びSiを含む埋込層と、
を有し、
前記第2のエピタキシャル膜が、電極であり、Ptの金属膜でありかつ100nm2以上の面積において無欠陥領域を有する単結晶膜であり、
前記埋込層の形状が略逆三角形の断面形状を有する積層構造体。 A laminated structure having at least a crystal substrate which is a Si substrate, a first epitaxial film which is a metal oxide containing Hf and Zr , and a second epitaxial film which has a composition different from that of the first epitaxial film,
a first amorphous layer formed between the crystal substrate and the first epitaxial film and containing Zr and Si;
a second amorphous layer formed between the first amorphous layer and the first epitaxial film, the second amorphous layer including Hf, Zr and Si;
one or more buried layers embedded in a portion of the crystal substrate and containing Hf and Si;
having
The second epitaxial film is an electrode, a Pt metal film, and a single crystal film having a defect-free region in an area of 100 nm2 or more ;
The buried layer has a cross-sectional shape of a substantially inverted triangle .
前記山谷構造の互いに隣り合う頂点及び底点のなす角が30°~45°の範囲内でそれぞれ異なっている請求項1に記載の積層構造体。2. The laminated structure according to claim 1, wherein the angles formed by adjacent vertices and bottoms of the peak-valley structure are different and fall within a range of 30° to 45°.
A system including an electronic device, the electronic device being the electronic device according to claim 7 .
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022011347 | 2022-01-27 | ||
| JP2022011347 | 2022-01-27 | ||
| JP2022138836 | 2022-08-31 | ||
| JP2022138836 | 2022-08-31 | ||
| PCT/JP2023/002398 WO2023145807A1 (en) | 2022-01-27 | 2023-01-26 | Electrode, laminated structure, electronic device, electronic equipment, and methods for producing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2023145807A1 JPWO2023145807A1 (en) | 2023-08-03 |
| JP7659926B2 true JP7659926B2 (en) | 2025-04-10 |
Family
ID=87471531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023576970A Active JP7659926B2 (en) | 2022-01-27 | 2023-01-26 | Laminated structure, piezoelectric element, electronic device, electronic equipment and system |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7659926B2 (en) |
| TW (1) | TW202406178A (en) |
| WO (1) | WO2023145807A1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006960A (en) | 2003-07-24 | 2004-01-08 | Matsushita Electric Ind Co Ltd | Method of forming dielectric film |
| WO2015064341A1 (en) | 2013-10-29 | 2015-05-07 | コニカミノルタ株式会社 | Piezoelectric element, inkjet head, inkjet printer and method for producing piezoelectric element |
| JP2019216181A (en) | 2018-06-13 | 2019-12-19 | アドバンストマテリアルテクノロジーズ株式会社 | Film structure and manufacturing method of the same |
| WO2020179210A1 (en) | 2019-03-07 | 2020-09-10 | アドバンストマテリアルテクノロジーズ株式会社 | Film structure, piezoelectric film and superconductor film |
-
2023
- 2023-01-26 WO PCT/JP2023/002398 patent/WO2023145807A1/en not_active Ceased
- 2023-01-26 JP JP2023576970A patent/JP7659926B2/en active Active
- 2023-01-30 TW TW112103075A patent/TW202406178A/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006960A (en) | 2003-07-24 | 2004-01-08 | Matsushita Electric Ind Co Ltd | Method of forming dielectric film |
| WO2015064341A1 (en) | 2013-10-29 | 2015-05-07 | コニカミノルタ株式会社 | Piezoelectric element, inkjet head, inkjet printer and method for producing piezoelectric element |
| JP2019216181A (en) | 2018-06-13 | 2019-12-19 | アドバンストマテリアルテクノロジーズ株式会社 | Film structure and manufacturing method of the same |
| WO2020179210A1 (en) | 2019-03-07 | 2020-09-10 | アドバンストマテリアルテクノロジーズ株式会社 | Film structure, piezoelectric film and superconductor film |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023145807A1 (en) | 2023-08-03 |
| TW202406178A (en) | 2024-02-01 |
| JPWO2023145807A1 (en) | 2023-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101355134B (en) | Piezoelectric element, inkjet head, angular velocity sensor and manufacturing method thereof, inkjet type recording device | |
| US8864288B2 (en) | Piezoelectric device, method of manufacturing piezoelectric device, and liquid ejection head | |
| JP7851661B2 (en) | Laminated structure | |
| JPH11307833A (en) | Piezoelectric element, ink jet recording head, and method for producing them | |
| JP7659927B2 (en) | Laminated structure, electronic device, electronic equipment and system | |
| JP7813463B2 (en) | Laminated structure and method for manufacturing the same, electronic device, electronic equipment, and system | |
| JP7659926B2 (en) | Laminated structure, piezoelectric element, electronic device, electronic equipment and system | |
| JP7851603B2 (en) | Laminated structures and their manufacturing methods, electronic devices, electronic devices and systems | |
| JP7652463B2 (en) | Laminated structure, electronic device, electronic equipment and system | |
| JP7751917B2 (en) | Elements, electronic devices, electronic equipment and systems | |
| JP7651231B2 (en) | Laminated structure, electronic device, electronic equipment and system | |
| JP7813462B2 (en) | Laminated structure and method for manufacturing the same, electronic device, electronic equipment, and system | |
| JP7651230B2 (en) | Laminated structure, electronic device, electronic equipment and system | |
| JP7651229B2 (en) | Laminated structure, electronic device, electronic equipment and system | |
| JP2012169400A (en) | Manufacturing method of ferroelectric film and ferroelectric element using the same | |
| JP7851608B2 (en) | Elements, electronic devices, electronic equipment and systems, and methods for manufacturing piezoelectric films. | |
| JP2024068247A (en) | Laminated structure, element, electronic device, electronic equipment and system | |
| JP2023109679A (en) | Laminated structure, electronic device, electronic equipment and manufacturing method thereof | |
| JP2024072007A (en) | LAMINATED STRUCTURE, ELEMENT, ELECTRONIC DEVICE, ELECTRONIC APPARATUS AND SYSTEM | |
| JP2023134330A (en) | Piezoelectric bodies, laminated structures, electronic devices, electronic equipment, and manufacturing methods thereof | |
| CN118613609A (en) | Laminated structure, electronic device, electronic device and method for producing the same | |
| JP5842372B2 (en) | Piezoelectric device and manufacturing method thereof | |
| JP2008153674A (en) | Inkjet recording head and piezoelectric element | |
| JP2024081176A (en) | Film forming equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240704 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20240704 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20241209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7659926 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |