JP7664417B2 - 高アスペクト比構造のセグメンテーションまたは断面 - Google Patents

Description

関連出願の相互参照
本出願は、２０２１年４月２１日に提出された独国特許出願第１０ ２０２１ １１０ ０５４．２号に対する優先権を主張するものであり、その開示は、その全体が参照により本明細書に組み込まれる。

本発明は、集積回路の断面化による三次元回路パターン検査および測定技法に関する。より詳細には、本発明は、集積半導体試料内のチャネルまたは高アスペクト比（ＨＡＲ）構造の３Ｄボリューム像を取得する方法、ならびに対応するコンピュータプログラム製品および対応する半導体検査装置に関する。方法、コンピュータプログラム製品、および装置は、定量的な計測、欠陥検出、欠陥レビュー、および集積半導体試料内のチャネルまたはＨＡＲ構造の形状または断面、傾斜または軌跡の検査のために、走査型荷電粒子顕微鏡を使用することによって、利用することができる。

半導体構造は、人工構造物の中でも最も精緻なものであり、欠陥性があることは稀である。このような稀な欠陥性は、欠陥検出または欠陥レビューまたは定量的な計測装置が調べる対象となる兆候である。

製作された半導体構造は、従来の知見に基づいたものである。例えば、論理タイプの試料では、金属線は、金属層または高アスペクト比（ＨＡＲ）構造内で平行に延び、あるいは金属ビアは金属層に対して垂直に延びる。異なるレイヤの金属線同士の角度は、０°または９０°のいずれかである。一方で、ＶＮＡＮＤ型の構造体では、これらの断面は、平均して球状であることが知られている。

集積半導体は、平面集積（ｐｌａｎａｒ ｉｎｔｅｇｒａｔｉｏｎ）技法によって、シリコン基板上で一連のレイヤを処理することによって製作される。各レイヤは、まず平面化され、次いで投影露光装置によるリソグラフィプロセスでのパターンによって構造化される。リソグラフィパターンは、エッチング、蒸着、ドーピング、または注入を含む、いくつかの技法によってシリコンレイヤに転写される。図１に、レイヤのセットに対して垂直な断面を示す。集積半導体５０は、レイヤのセット５４．１、５４．２、・・・、５４．２２を含み、これらは平面集積技法によって、ｘｙ方向に広がる上面５２に対して平行に製作される。最下レイヤ５４．２２を越えたところは、半導体基板またはウエハのバルクのシリコン基板５１であり、その深さ方向の全体は示されない。最下レイヤ５４．２２は、シリコン基板内で例えば注入によってドープ構造体５８が形成されるレイヤである。このレイヤの上で、金属導電体と構造化された、一連のいわゆる金属レイヤ、例えば金属レイヤ５４．１、５４．３、・・・、５４．１７は、絶縁レイヤ５４．２、５４．４、・・・などの一連の絶縁レイヤと交互する。絶縁レイヤは、金属レイヤ５４．１中の金属構造体５６と金属レイヤ５４．３中の金属構造体との間のビア５５など、２つの隣接金属レイヤに接触するための内部接続を含む。最下金属レイヤは、近接絶縁レイヤ内に接点５９を伴う一連のゲート５７を含む。

ｚ方向に深さが大きくなると、レイヤ内の最小特徴サイズは小さくなる。最下の、最大限界レイヤにおける現在の最小特徴サイズまたは限界寸法は、実際には１０ｎｍを下回り、例えば７ｎｍまたは５ｎｍであり、近い将来３ｎｍを下回るサイズに近づきつつある。最小特徴サイズの広がりが小さいと、ｘｙ方向でのレイヤの横方向の設置に対する要件が、益々要求の厳しいものとなる。２つのレイヤの横方向の重なり精度は、通常２つのレイヤにおける最小特徴サイズの１／３のオーダーである。そのため、最下レイヤの横方向のアラインメントは、数ｎｍのオーダーでなければならず、近い将来１ｎｍを下回る必要がある。

図２は、ＮＡＮＤメモリデバイスなどの、半導体デバイスを通る断面の別の例である。この例では、いくつかのピラー、例えば符号６０によって示される３つのピラーは、金属レイヤと絶縁レイヤの大きなセット５４．１、・・・５４．ｋ、・・・５４．ｚを通って延び、レイヤに対して垂直な導電性接続部を確立する。ピラー６０はまた、ＨＡＲ（高アスペクト比）構造、または時には接触チャネルとも呼ばれる。表面５２に対して平行な金属レイヤ内の金属構造体は、高い精度の平面製作技法で一度に製作されるが、ピラー６０は、それぞれ後続するレイヤ内で、大きな一連の、または小さな金属構造体が互いに積層して形成される。そのため、ピラーは、個々の平面レイヤの処理における誤差、ならびに後続する平面レイヤ同士の重なり誤差として、いくらかの損傷を被る可能性がある。しかしながら、ピラー内の誤差または欠陥は、半導体デバイスの性能を限定する、またはそのようなデバイスの故障を引き起こす場合がある。一種のピラーは、いわゆる３Ｄメモリチップ内のメモリチャネルである。

集積半導体デバイスを解析するために採用される従来技術は、現在、２Ｄ結像（ｉｍａｇｉｎｇ）手法を利用している。例えば、薄スライスまたはラメラは、例えばイオンビームミリングによって半導体デバイスから形成され、薄い試料はプローブによって引き出される。ラメラは、集積半導体デバイスに対して平行または垂直な、いわゆる「平面視」または「断面視」のいずれかの試料であり得る。ラメラは、例えば、走査型電子顕微鏡（ＳＥＭまたはＳＴＥＭ）によって、または透過型電子顕微鏡（ＴＥＭ）によってさらに解析される。この方法では、チャネルまたはピラーの前面と後面の両方から材料を除去する必要があり、その結果、精密でない測定をもたらす場合がある。ピラー、孔、またはチャネルの一部は、薄スライスから除去され、結像ラメラが欠落してしまっている場合がある。

別の方法は、集積半導体デバイスに平行または垂直いずれかの個別の交差面の２Ｄ像生成であり、これはクロスビームまたはデュアルビームデバイスを用いたミリングおよび結像によって生成される。しかしながら、ＨＡＲピラーまたは孔またはチャネルは、上述のように、常に予測可能な、または既知の形状で製造されるわけではない。形状は、捩じれおよび曲がりを生じる場合があり、また平坦な２Ｄ交差面の外側に延びる場合がある。ＨＡＲピラーまたは孔またはチャネルは、平坦な交差面に限定することができないため、２Ｄ技法は、このような構造の真の経路または軌跡、ならびにこのような構造の形状特性を捉えることに失敗する。次に、２Ｄ結像用の断面表面は、カーテンニングと呼ばれる効果によって断面表面が幾分波打つように劣化し、２Ｄ像が半導体構造の一部しか含むことができない場合がある。２Ｄ結像方法は、その形状の一部を、結像表面または薄スライスボリュームと交差するところで捉えるに過ぎない。

近年、３Ｄボリューム像生成が導入されてきている。３Ｄボリューム像は、断面化技法を介して生成され、集積半導体内の所定のボリュームの３Ｄボリューム像を決定するために、荷電粒子ビームシステムを利用して集積半導体をスライスして結像する（ｓｌｉｃｅ ａｎｄ ｉｍａｇｅ）。このような断面結像技法は、高精度で３Ｄボリューム像を生成するために、２Ｄ断面像の大きなセットの生成および記憶、ならびにボリューム内での２Ｄ断面像のレジストレーションを含む。荷電粒子システムは、結像用の電子顕微鏡（ＳＥＭ）およびスライシング用の集束イオンビームシステム（ＦＩＢ）、またはスライシングと結像用のイオンビームシステムを備えることができる。

したがって、ピラーもしくは孔の誤差もしくは欠陥、またはピラーの内部構造を含め、構造の偏差を決定することが、課題である。特に、メモリチャネルおよび同様のピラーは、内部的なサブ構造を有し、例えば断面において、いくつかの同心円状のリングを示す場合がある。このようなサブ構造を、誤差または欠陥を決定できるようなやり方で自動的に識別することは、困難である。

本発明の目的は、例えばピラーまたはＨＡＲ構造の３Ｄボリューム像を取得するコンテキストにおいて、ＨＡＲ構造であるピラーの断面においてサブ構造を識別する、改善された方法を提供することである。いくつかの実施形態において、方法は、一連の断面像によってピラーまたはＨＡＲ構造の正確な３Ｄ再構築を可能にする。

実施形態は、サブ構造、特にピラーの断面におけるリングを識別するための訓練された機械学習ロジックを使用する。第１の態様は、そのような機械学習ロジックを訓練することに関する。

実施形態によると、高アスペクト比（ＨＡＲ）構造において、ピラー断面のリングのセグメンテーションのための機械学習ロジックを訓練する方法が提供され、方法は以下を含む：複数のピラーの断面像を用意することと、２つの交互するラベルを用いて断面像中でリングをバイナリ注釈付けすることと、バイナリ注釈付けされたリングに基づいて第１の機械学習ロジックを訓練することと、バイナリセグメント化像を提供するために、断面像またはさらなる断面像を、訓練された第１の機械学習ロジックを用いてセグメント化することと、マルチレベルの注釈付けされた像を提供するために、バイナリセグメント化像において、セグメント化されたリングをマルチレベルの注釈付けすることと、マルチレベルの注釈付けされた像に基づいたリングのセグメンテーションのための機械学習ロジックとして、第２の機械学習ロジックを訓練することとを含む。

第１の機械学習ロジックと第２の機械学習ロジックとを用いる、このような２ステップ訓練プロセスを使用することによって、訓練を改善することができるか、または容易にすることができる。本明細書において使用される場合、機械学習ロジックとは、オブジェクトを分類して、それに対してセグメンテーションを実施するエンティティを称し、本事例では、リングの様々な部分を、時に人工知能（ＡＩ）とも称される機械学習技法に基づいて識別する。機械学習ロジックは、時にモデルとも称される。セグメンテーションとは、一般的にあるオブジェクト（本事例では、例えばリング）の別個の部分を、さらなる解析または他の処理にそれらの部分を使用することができるように識別することを称する。機械学習ロジックの例としては、例えばデシジョンツリー、ベクタマシン、または深層ニューラルネットワーク、敵対的ネットワークのような様々なタイプのニューラルネットワークなどを挙げることができる。

いくつかの実施形態では、第１の機械学習ロジックは、第２の機械学習ロジックより複雑さが低いモデルであることができる。例えば、第１の機械学習ロジックは、ランダムフォレストモデルを含み、および／または第２の機械学習ロジックは、ニューラルネットワークを含むことができる。

ある実施形態では、方法は、訓練を改善するために、補正されたバイナリセグメント化像に基づいて第１の機械学習ロジックを再訓練することをさらに含むことができる。

ある実施形態では、第２の機械学習ロジックを訓練することは、マルチレベルの注釈付けされた像の第１の部分に基づくことができ、方法は、第１の部分とは異なるマルチレベルの注釈付けされた像の第２の部分に基づいて、訓練された第２の機械学習ロジックを試験することをさらに含む。

第２の態様によると、高アスペクト比（ＨＡＲ）構造において、ピラー断面のリングを解析する方法が提供され、方法は以下を含む：ピラーの断面像を用意することと、訓練された機械学習ロジックを使用して断面中でリングをセグメント化することと、セグメント化されたリングに基づいて、リングのパラメータを決定することとを含む。

この方法では、ピラーの内部構造、例えばメモリチャネルを解析することができる。

機械学習ロジックは、第１の態様に記載の方法を用いて訓練された第２の機械学習ロジックである。

ある実施形態では、方法は、セグメント化されたリングに基づいてリングの輪郭を識別することをさらに含み、パラメータを決定することは、識別された輪郭に基づいている。

ある実施形態では、パラメータは、リング半径およびリング直径から成る群から選択されるパラメータを含むことができる。

ある実施形態では、方法は、パラメータの、公称値または所期の値からの偏差を識別することをさらに含むことができる。

本明細書において考察される技法は、集積回路の断面化によるＨＡＲ構造の３Ｄボリューム像または３Ｄ形状の、高精度な、３Ｄ再構築の方法に、より詳細には、ＨＡＲ構造の３Ｄボリューム像を取得するための方法、コンピュータプログラム製品、および装置に、埋め込むことができるか、その方法において使用することができる。

例えば、ある実施形態では、方法は、以下をさらに含むことができる：半導体試料の３Ｄトモグラフィ像を取得することと、それぞれがＨＡＲ構造のセットの断面像を含む３Ｄトモグラフィ像から、ピラーの断面像を含む２Ｄ断面像セグメントのサブセットを選択することと、２Ｄ断面像のサブセット中のＨＡＲ構造のセットにおける各ＨＡＲ構造の輪郭の識別と、ＨＡＲ構造のセットのＨＡＲ構造の輪郭からの、偏差パラメータの抽出と、偏差パラメータを解析することとをさらに含み、導出パラメータが、理想的な位置からの変位、半径または直径の偏差、断面積からの偏差、断面の形状からの偏差のうちの１つまたは複数を含む。

ある実施形態では、偏差パラメータを解析するステップは、ＨＡＲ構造のセットの少なくとも１つのＨＡＲ構造の少なくとも１つの偏差パラメータの統計的解析を実施することを含むことができる。

方法は、ＨＡＲ構造の断面の直径および形状の定量的な計測、ならびに集積回路内のＨＡＲ構造の軌跡の決定を可能にする。さらには、本発明は、集積半導体デバイスを通るチャネル軌跡の決定、および数ｎｍを下回る高精度での、チャネル軌跡の、理想的なチャネル軌跡からの偏差の決定のための、方法、コンピュータプログラム製品、および装置を提供する。

本発明の実施形態では、集積半導体試料内のそのようなピラーの３Ｄ形状は、断面化技法を介して測定され、集積半導体内の所定のボリュームの３Ｄボリューム像を決定するために、荷電粒子ビームシステムを利用して集積半導体をスライスして結像する。そのような断面結像技法は、断面像のセットの生成と記憶を含む。荷電粒子システムは、結像用の電子顕微鏡（ＳＥＭ）およびスライシング用の集束イオンビーム（ＦＩＢ）、またはスライシングと結像用のイオンビームシステムを備えることができる。

３Ｄメモリチップ（ＶＮＡＮＤまたは３Ｄ ＲＡＭ）は、互いに平行に延び、時にメモリチャネルまたは「ピラー」と称される、多くのピラー様構造から構成される。本発明の実施形態によると、そのような３Ｄメモリデバイスを含む試料は、ＦＩＢ－ＳＥＭ顕微鏡を利用した断面結像技法によって調べることができる。ＦＩＢ（集束イオンビーム）は、材料の薄いレイヤをプローブからスライスごとに除去するために使用される。ある例では、ＦＩＢは、スライスがピラー／チャネル軸に対して垂直に配向するように配置され、それぞれ新しい露出表面は、通常は円形形状を有し六角形のグリッドを形成するピラーのフットプリントを含む。それぞれ新しい露出表面またはスライスは、ＳＥＭ（走査型電子顕微鏡）または別の荷電粒子結像顕微鏡によって、ＦＩＢを用いたプローブからの材料の除去が進むにつれ、１つずつ結像される。ピラーの３Ｄ形状は、２Ｄスライス像の積層を使用して再構築される。１つのスライス中のピラーのフットプリントの典型的な数は、数百に達する可能性がある。像スライスの典型的な積層は、数百の像を含む可能性がある。ほとんどの用途において、ピラーを３Ｄで再構築する間、大幅な自動化が必須である。ある実施形態では、そのような再構築のための自動化されたワークフローが説明される。

本発明の実施形態では、少なくとも１つのＨＡＲ構造の断面像が決定され、集積回路の３Ｄボリューム像の交差面内の像処理および／またはパターン認識によって抽出される。それによって、所定のボリューム内で、少なくとも１つのＨＡＲ構造の断面像の正確な位置が高い精度で決定される。集積回路の３Ｄボリューム像の後続の交差面において、少なくとも１つのＨＡＲ構造の後続の断面像の決定および抽出を繰り返すことによって、集積半導体内の所定のボリューム内のＨＡＲ構造の分離された３Ｄボリューム像が生成される。

本発明の実施形態では、少なくとも１つのＨＡＲ構造の断面像は、断面の横寸法などの形状特性を抽出するために、像処理によって自動的に評価される。一例では、楕円は少なくとも１つのＨＡＲ構造の断面に近似される。別の例では、形状特性は、断面像の面積を含む。一例では、ＨＡＲ構造の形状特性は、欠陥検出または欠陥レビューに利用される。

ある実施形態では、評価は、３Ｄボリューム像内の少なくとも１つのＨＡＲ構造の断面像の中心の、高い精度での抽出をさらに含む。中心の抽出は、少なくとも１つのＨＡＲ構造の断面像の重力の中心の計算によって達成することができる。

集積回路の３Ｄボリューム像の後続の交差面において、少なくとも１つのＨＡＲ構造の後続の断面像の評価を繰り返すことによって、３Ｄチャネル軌跡または３Ｄ軌跡が生成される。一例では、３Ｄ設置偏差軌跡は、理想軌跡または設計軌跡からの３Ｄ軌跡の偏差から導出される。座標系は、設計軌跡がｚ方向に延び、集積半導体の上面に対して垂直となるように配置することができるため、３Ｄ設置偏差軌跡は、チャネルの３Ｄ軌跡に沿ってまたはｚ方向においてのいずれかで評価される。３Ｄ設置偏差軌跡から、最大設置偏差が導出される。一例では、ｚ方向に対する３Ｄ軌跡の最大スロープ角度が導出される。一例では、ｚ方向に対する３Ｄ軌跡の振れまたは捩じれた形状が導出される。

ある実施形態では、集積半導体内の所定のボリューム内のＨＡＲ構造の３Ｄ軌跡に沿った形状特性は、同様のやり方で繰返し生成される。座標系は、設計軌跡がｚ方向に延び、集積半導体の上面に対して垂直となるように配置することができるため、形状特性は、チャネルの３Ｄ軌跡に沿ってまたはｚ方向においてのいずれかで評価される。

ある実施形態では、チャネルの導電性は、チャネル内の最小断面積によって決定される。別の実施形態では、チャネル境界表面内のピーク、欠陥もしくは破裂、またはインクルージョンが、抽出される。

ある実施形態では、ＨＡＲ構造の３Ｄ軌跡および形状特性は、少なくとも２つのＨＡＲ構造に対して決定および評価される。個々のＨＡＲ構造の３Ｄ軌跡および形状特性に加え、少なくとも２つのＨＡＲ構造の相対的な性質もまた、評価される。相対的な性質としては、３Ｄ軌跡同士の距離などのチャネル近接性、ならびに少なくとも２つのＨＡＲチャネルの外側境界の最小距離が挙げられる。

ある実施形態では、本発明の方法は、集積半導体デバイス内のＨＡＲ構造のセットを解析することを含み、半導体試料の３Ｄトモグラフィ像を取得することと、それぞれがＨＡＲ構造のセットの断面像を含む３Ｄトモグラフィ像から、２Ｄ断面像セグメントのサブセットを選択することと、２Ｄ断面像のサブセット中のＨＡＲ構造のセット内の各ＨＡＲ構造の輪郭の識別と、ＨＡＲ構造のセットのＨＡＲ構造の輪郭からの偏差パラメータの抽出と、偏差パラメータを解析することとを含み、導出パラメータが、理想的な位置からの変位、半径または直径の偏差、断面積からの偏差、断面の形状からの偏差のうちの１つまたは複数を含む。

ある実施形態では、方法は、ＨＡＲ構造のセットの少なくとも１つのＨＡＲ構造の少なくとも１つの偏差パラメータの統計的解析を実施することをさらに含む。ある例では、理想的な位置からの変位の偏差パラメータは、ＨＡＲ構造の傾きまたは振れを含む。

ある実施形態では、方法は、３Ｄトモグラフィ像を取得するステップをさらに含み、少なくとも１つの荷電粒子鏡筒を有する荷電粒子顕微鏡によって３Ｄトモグラフィ像を取得することを含む。

ある実施形態では、方法は、互いに対して４５°～９０°の角度で配置された集束イオンビームシステム（ＦＩＢ）および走査型電子顕微鏡（ＳＥＭ）を含む荷電粒子顕微鏡をさらに利用して含む。ある例では、ＦＩＢが半導体試料の表面に平行に配向するように、またＳＥＭが半導体試料の表面に対して垂直に配向するように、相対的な角度は９０°である。

ある実施形態では、方法は、各ＨＡＲ構造の少なくとも１つの輪郭の識別のステップにおいて、像処理、エッジ検出またはパターン認識をさらに含む。

ある実施形態では、方法は、ＨＡＲ構造のセットの少なくとも１つのＨＡＲ構造の少なくとも１つの偏差パラメータの最小値または最大値の計算をさらに含む。

ある実施形態では、方法は、２つの近接ＨＡＲ構造の間の少なくとも１つの距離、および２つの近接ＨＡＲ構造の間の最小距離を計算することをさらに含む。

ある実施形態では、方法は、ＨＡＲ構造のセットの少なくとも１つのＨＡＲ構造における、少なくとも１つの局所的な欠陥またはインクルージョンの検出および局所化を、さらに含む。

ある実施形態では、方法は、高分解能走査型電子顕微鏡を用いた像取得、ならびにコアおよびコア周りの少なくとも１つのレイヤを含む少なくとも１つのＨＡＲ構造の内部構造の識別および局所化を、さらに含む。

ある実施形態では、方法は、少なくとも１つのＨＡＲ構造の内部構造の輪郭からの少なくとも１つの偏差パラメータの抽出を実施すること、および偏差パラメータを解析することをさらに含む。

ある実施形態では、方法は、製作プロセス特性付け、製作プロセス最適化、または／および製作プロセス監視のステップをさらに含む。

本発明の一実施形態による装置は、集積半導体試料の一連の断面のミリングのために構成された、集束イオンビーム（ＦＩＢ）デバイスと、集積半導体試料の一連の断面を結像するために構成された、走査型電子ビーム顕微鏡（ＳＥＭ）と、上で考察した方法の少なくとも１つの実施形態によるステップを実行することができる、命令のセットを動作させるための、コントローラとを備え、集束イオンビーム（ＦＩＢ）と電子ビーム顕微鏡（ＳＥＭ）とが互いに約９０°の角度をなす、半導体検査装置である。

ある実施形態では、ウエハ検査の方法は、ウエハ内部の検査ボリュームの３Ｄボリューム像を取得するステップと、検査ボリューム内の対象となる半導体特徴の断面を表現するテンプレートのセットを選択するステップとを含む。対象となる半導体特徴は、以下のうちの１つを含むことができる：金属線、ビア、接点、フィン、ＨＡＲ構造、ＨＡＲチャネル、またはゲート構造のうちの１つを含むことができる。方法は、検査ボリューム内の対象となる半導体特徴の断面の中心位置を、例えばテンプレートを３Ｄボリューム像の２Ｄ断面像のセットと相関させることによって、決定することをさらに含む。方法は、３Ｄボリューム像内の対象となる半導体特徴の輪郭を決定するステップと、少なくとも１つの代表的なプリミティブのパラメータを決定するステップであって、プリミティブは対象となる半導体特徴の輪郭と一致する、決定するステップとをさらに含む。方法は、パラメータを解析するステップをさらに含む。ある例では、方法は、対象となる半導体特徴の複数の断面のサブセットを、対象となる具体的な半導体特徴に割り振るステップをさらに含む。方法は、デュアルビームシステムを利用したｓｌｉｃｅ ａｎｄ ｉｍａｇｅ方法によって試料片から３Ｄボリューム像を生成するステップをさらに含むことができる。デュアルビームシステムは、スライスのためのＦＩＢビームと、ＳＥＭまたはＨＩＭ（ヘリウムイオン顕微鏡）など結像のための荷電粒子結像顕微鏡とを含むことができる。方法は、ウエハから試料片をリフトアウトするステップと、試料片を保持するステップをさらに含むことができる。リフトアウトするステップは、試料片をプローブ針に取り付けるステップと、試料片を移動するステップと、試料片をホルダに取り付けるステップとを含むことができる。ある例では、試料片をウエハからリフトアウトするステップは、デュアルビームデバイス内で実施される。デュアルビームデバイスは、半導体試料をウエハから切断するために設定されたレーザビームデバイスをさらに含むことができ、方法はウエハへのレーザ切断を実施することを含むことができる。パラメータを解析するステップは、統計平均および統計偏差の計算、基準プリミティブとの比較、またはウエハ座標との相関の少なくとも１つを含むことができる。結果として、偏差パラメータのセットが取得される。ある実施形態によると、方法は、偏差パラメータを一定タイプの欠陥として分類することを含む。このような欠陥の分類の例としては、「アラインメント誤差」、「形状歪み」、「距離が小さ過ぎる」、「直径が小さ過ぎる」などがある。

本発明の態様によると、本発明は、上述の方法のいずれかを実行するように構成されたプログラムコードを有するコンピュータプログラム製品を対象とする。コードは、あらゆる可能なプログラミング言語で書くことが可能であり、コンピュータ制御システムで実行することができる。そのようなコンピュータ制御システムは、１つまたは複数のコンピュータまたは処理システムを含むことができる。コンピュータプログラムは、有形な記憶媒体に提供することができる。

本発明の態様によると、本発明は、上述の実施形態のいずれか１つにしたがう方法のいずれかを実施するように構成された半導体検査装置、ならびにコンピュータプログラムおよび記憶媒体を対象とする。

本発明は、以下の図面を参照すれば、さらに十分に理解されよう。

半導体デバイスの図である。 半導体デバイスの図である。 ＮＡＮＤデバイスの断面図である。 ピラーおよびピラー断面の図である。 ピラーおよびピラー断面の図である。 ピラーの、理想的な形状および形態からの偏差の図である。 ピラーの、理想的な形状および形態からの偏差の図である。 本発明の実施形態による、方法ステップである。 クロスビーム顕微鏡、およびｓｌｉｃｅ ａｎｄ ｉｍａｇｅ方法の図である。 クロスビーム顕微鏡、およびｓｌｉｃｅ ａｎｄ ｉｍａｇｅ方法の図である。 ＮＡＮＤ構造の３Ｄボリューム画像および交差像の図である。 ＮＡＮＤ構造の３Ｄボリューム画像および交差像の図である。 像処理および輪郭抽出の結果の図である。 ２つのピラーの輪郭のセットおよびピラー間の距離の図である。 ２つのピラーの輪郭のセットおよびピラー間の距離の図である。 ある交差面におけるピラーのセットの変位ベクトルの図である。 ｚを通る３つのピラー（ｘ座標）の軌跡の図である。 ｚを通る３つのピラーの輪郭の半径の図である。 ｚを通る３つのピラーの輪郭の離心率の図である。 ｚを通るピラーのセットの変位ベクトルの統計的解析の図である。 ピラーのインクルージョンまたは局所的な欠陥の図である。 ピラーのインクルージョンまたは局所的な欠陥の図である。 ピラーのセットの高分解能ＳＥＭ像の図である。 コアの輪郭およびピラーのレイヤの図である。 コアの輪郭およびピラーのレイヤの図である。 ピラーを通る、２Ｄ断面像スライスの簡略図である。 自動化ウエハ検査の準備ステップを含む、ウエハ検査の方法の図である。 メモリチャネルの概略的な斜視図である。 機械学習ロジックを訓練するための方法の図である。 機械学習ロジックを訓練するための方法のさらなる図である。 注釈付けされたサブ構造を伴うメモリチャネルの２Ｄ断面図である。

一般的に「ピラー」、「孔」または「チャネル」とも称されるＨＡＲ構造は、集積半導体試料の大部分を通って金属レイヤに対して垂直に配向して延びる、細かく、しばしば柱状の伸張した構造体である。本開示全体において、「ＨＡＲ構造」、「チャネル」、または「ピラー」という用語は、同義語として用いられる。ＨＡＲ構造の典型的な例を、ＮＡＮＤメモリデバイスなどの半導体メモリデバイス５０を通る像として、図２に示す。ピラーまたはＨＡＲ構造などのＨＡＲ構造は、そのうちの３つを符号６０で示すが、メモリセルの一部であり、集積電子デバイスにおいて、その構造に電荷が注入され、保持または測定され、そして消去される。このようなＨＡＲ構造は、メモリチャネルであることができる。ＨＡＲ構造は、集積半導体の製作の間に、近接レイヤ５４．１、・・・、５４．ｋ、・・・、５４．ｚのシーケンスで製造され、互いに積層するセグメントのシーケンスから構築される。ＨＡＲ構造の例は、絶縁性または導電性または半導性の材料、または両方の組み合わせで充填される。ＨＡＲ構造の他の例は、あらゆる材料が空である（孔が充填されない）。

個別のＨＡＲ構造６０の例を、図３ａおよび図３ｂに示す。この例では、セグメントのシーケンス（ピラーセグメント６２として３つが示される）は、各々の上に形成され、長く薄いピラー６０を形成する。セグメントは、薄い間隙６３によって分離することができる。別の例では、図示されないが、一連の空セグメントが、長く、薄い中空のピラーとして形成され、後で充填することができる。高アスペクト比（ＨＡＲ）を有するＨＡＲ構造は、直径Ｄよりもはるかに大きい高さＨを有する。典型的なアスペクト比は、Ｈ／Ｄ＞５であり、高さＨは数１０ｎｍから約１０ｕｍ（マイクロメートル）の範囲であり、直径Ｄは数ｎｍから約１ｕｍ（マイクロメートル）の範囲である。図３ｂにおいてｚ軸に対して垂直な断面として示される、この例では、ＨＡＲ構造６０の外側輪郭６６の形状は、円形である。ピラー６０の軌跡６４は、ｚ方向に平行であり、図３ｂに図示される断面の外側輪郭６６の円形形状の重力の中心にある。理想的なピラー６０では、各ｚ位置において、輪郭６６内部の断面の設計面積Ａは、一定である。直径Ｄに加え、直径Ｄの半分である、理想的な円形断面の半径Ｒは、ピラーを通じて一定である。

ＨＡＲ構造は、例えばそれぞれ後続するレイヤ内で、大きな一連の、または小さな金属構造体が互いに積層して形成される。そのため、ＨＡＲ構造は、個々の平面レイヤの処理における誤差、ならびに後続する平面レイヤ同士の重なり誤差として、いくらかの損傷または偏差を生じる可能性がある。しかしながら、ＨＡＲ構造内の誤差または欠陥は、半導体デバイスの性能を限定する、またはそのようなデバイスの故障を引き起こす場合がある。図４は、そのような欠陥の例を、簡略化したモデルとして示す。図４ａは、設置または重なり誤差の影響を示す。例えば、集積半導体の個々のレイヤ同士の全体的なアラインメント誤差に起因して、図４ａの左半分に示すように、ＨＡＲ構造６０の軌跡７４．１は、ｚ軸に対して角度θ（７０）度分傾斜している。右側に示される例では、非線形または捩じれた形状の軌跡７４．２が、統計的なアラインメント誤差の結果となる。集積半導体の個々のレイヤ同士の統計的でランダムなアラインメント誤差に起因して、７２．１によってそのうちの３つが図示されるピラーセグメントは、横方向に変位することがある。その結果、ピラー６０の各断面の重力の中心を通る軌跡は、設計軌跡からずれ、最大偏差Ｔ_max（図示せず）に達する場合がある。

加えて、大きな直径Ｄ１を有するセグメント７２．２、または小さな直径Ｄ２＜Ｄ１を有するセグメント７２．３などのピラーセグメントは、理想的な設計サイズおよび円形形状からずれる可能性があり、それによって軌跡７４．２の横方向の位置にも変化を生じさせる。横方向のサイズおよび形状における、このような偏差を、図４ｂに図示する。上半分は、断面のｚ位置におけるＨＡＲ構造６０の、直径Ｄｘ（ｚ）およびＤｙ（ｚ）の楕円形状の輪郭７６．１を図示し、下半分はＨＡＲ構造６０の理想的な円形形状６６からの断面の円周形状７６．２の全体的な偏差を図示する。輪郭７６．２は、異なる方向で変化する直径を示し、最小の直径はＤ３である。このような誤差または偏差は、例えばリソグラフィマスクに起因する平面集積技法における製作誤差、または結像誤差から生じ得る。ＨＡＲ構造はまた、部分的にしか材料で充填されていない場合があるか、もしくは間違った材料での充填が発生している、またはＨＡＲ構造６０内に間隙が存在する場合がある。この欠陥またはインクルージョンは、ピラー全体にわたっている可能性もあり、ピラーに沿った方向（ｚ方向）の狭い範囲で局所的に閉じ込められる可能性もある。その影響として、ＨＡＲ構造の断面積Ａ（ｚ）は、設計面積Ａからずれてｚに対して変わる場合があり、特定のｚ位置において最小面積Ａ_minを有する場合がある。

理想的なまたは設計上のパラメータからの偏差の程度は、集積半導体デバイスの製作プロセス開発および製作プロセスの特性付けに重要である。偏差は、プロセス収率およびプロセス安定性ひいては信頼性、ならびに集積半導体デバイス自体の信頼性と性能のインジケータであり得る。本発明の実施形態では、軌跡Ｔ（Ｚ）または断面積Ａ（ｚ）などの理想的なまたは設計上のパラメータからの偏差の程度は、測定される。ＨＡＲ構造を解析する方法の実施は、図５に図示される。方法は、集積半導体デバイス内のＨＡＲ構造のセットを解析することを含み、半導体試料の３Ｄトモグラフィ像を取得することと、それぞれがＨＡＲ構造のセットの断面像を含む３Ｄトモグラフィ像から、２Ｄ断面像セグメントのサブセットを選択することと、２Ｄ断面像のサブセット中のＨＡＲ構造のセットにおける各ＨＡＲ構造の輪郭の識別と、ＨＡＲ構造のセットのＨＡＲ構造の輪郭からの、偏差パラメータの抽出と、偏差パラメータを解析することと、を含む。偏差パラメータは、理想的な位置からの変位、半径または直径の偏差、断面積からの偏差、断面の形状からの偏差のうちの１つまたは複数を含む。全体的にピラーの特性を解析することに加え、図５の方法は、本発明の実施形態にしたがってメモリチャネルのようなピラーの内部構造を解析する、ステップＳ５およびＳ６を含む。これらのステップは、ピラーの包括的な解析を提供するために図５の方法に組み込まれるが、これらはまた、図５の残りの解析ステップとは別個に使用することができる。

ステップＳ１では、半導体デバイスの試料は、顕微鏡チャンバに装填される。顕微鏡は、以下でより詳細に説明する。まず、集積半導体試料は、後続のトモグラフィ結像手法用に、当分野で既知の方法によって準備される。試料は、半導体ウエハを破壊すること、またはレーザ切断のような当分野で既知の他の方法によって生成しておくことができる。代替として、試料はまた、顕微鏡チャンバ内部で、当分野で既知のレーザ切断または荷電粒子ビームミリング技法によって半導体ウエハから準備することもできる。上面に対して概ね垂直な断面にアクセスできるように、集積半導体の上面に溝がミリングされるか、または集積半導体ウエハからブロック形状の集積半導体が切り出されて除去される。このプロセスステップは、時に「リフトアウト」と称される。さらなる調査のために、ウエハからリフトアウトされた試料は、サイズが最大数ミリメートルの直方体またはブロックの形状を有することが好ましく、そのサイズは約数１００μｍであることが好ましい。次いで、試料は後続のトモグラフィ結像ステップＳ２のために準備される。準備には、試料のアラインメントおよびレジストレーション、試料の選択された表面の初期ミリングおよびポリシング、保護レイヤの蒸着、ならびに試料の表面における基準マーカの生成を含むことができる。基準となる表面は、試料の少なくとも単一の側表面または２つ以上の表面であり得る。

ステップＳ２において、試料の３Ｄボリューム像が、トモグラフィ結像手法によって生成される。ナノスケールの半導体試料から３Ｄトモグラフィデータを生成する一般的な方法は、例えばデュアルビームまたはクロスビームデバイスによって作り出される、いわゆるｓｌｉｃｅ ａｎｄ ｉｍａｇｅ手法である。このような半導体検査装置では、２つの粒子光学系が、ある角度で配置される。第１の粒子光学系は、集積半導体試料の一連の断面を結像するために構成された走査型電子顕微鏡（ＳＥＭ）であり得る。第２の粒子光学系は、集束イオンビーム光学系（ＦＩＢ）であり得、例えばガリウム（Ｇａ）イオンを使用して、集積半導体試料の一連の断面をミリングするために構成される。半導体検査装置は、方法の少なくとも１つの実施形態にしたがってステップを実行することができる命令のセットを動作させるためのコントローラをさらに備える。

３Ｄトモグラフィデータ生成方法、少なくとも第１および第２の断面像を取得することは、続いて、集束イオンビームを用いて集積半導体試料の断面表面レイヤを除去して、結像のために新しい断面にアクセスできるようにすることと、荷電粒子ビームを用いて集積半導体試料の新しい断面を結像することとを含む。Ｇａイオンの集束イオンビーム（ＦＩＢ）は、半導体試料の縁部においてレイヤをスライスごとに切落すために使用され、すべての断面が、例えば高分解能走査型電子顕微鏡（ＳＥＭ）を使用して数ｎｍの分解能で結像される。２つの粒子光学系ＦＩＢおよびＳＥＭは、互いに約９０°の角度で、または４５°～９０°の角度で垂直に配向することができる。２Ｄ断面像のシーケンスから、集積半導体構造の３Ｄ像が再構築される。２Ｄ断面像の距離ｄｚは、ＦＩＢミリングまたは研磨プロセスによって制御することができ、１ｎｍ～１０ｎｍの間、好ましくは約３～５ｎｍの間であり得る。本開示の全体において、「断面像」と「像スライス」は同義語として使用される。

図６ａは、クロスビーム顕微鏡１を用いた集積半導体試料の３Ｄボリューム像を取得する、ｓｌｉｃｅ ａｎｄ ｉｍａｇｅ手法の概略図を示す。ｓｌｉｃｅ ａｎｄ ｉｍａｇｅ手法では、三次元（３Ｄ）ボリューム像取得は、「ｓｔｅｐ ａｎｄ ｒｅｐｅａｔ」様式で達成される。簡略のため、ブロック形状の集積半導体試料１０での説明が示されるが、本発明は、ブロック形状の試料１０に限定されない。この材料のスライスは、視射角における、しかし時に集束イオンビーム（ＦＩＢ）５による垂直入射に近づけた、集束イオンビームミリングまたは研磨の使用を含む、当分野で既知のいくつかの方法で除去することができる。例えば、イオンビーム９は、方向ｘに沿ってスキャンされ、新しい断面２を形成する。結果として、新しい断面表面１１は、スキャン電子ビーム７を用いたＣＰＢ（図示せず）での結像のためにアクセス可能である。断面表面レイヤ１１は、荷電粒子ビーム（ＣＰＢ）、例えば電子ビーム７によってラスタスキャンされるが、第２のＦＩＢを結像に使用することもできる。スキャン結像線８の簡略化したラスタが、図示される。結像システムの光軸は、ｚ方向に平行となるように配置され、それによってＦＩＢ５の軸に対して垂直となるか、またはＦＩＢ軸もしくはｙ方向に対して角度６で傾斜することができる。ＣＰＢシステムは、２ｎｍを下回る高分解能で試料の小さな領域を結像するために使用されてきた。二次電子、また後方散乱された電子は、集積半導体試料の内部の材料コントラストを明らかにするために検出器（図示せず）によって回収され、また異なるグレーレベルとして断面図１８において見ることができる。金属構造体は、より明るい測定結果を生じる。表面レイヤ除去および断面像プロセスは、断面３と４、および等距離ｄｚにあるさらなる表面を通じて繰り返され、異なる深さにある試料を通って２Ｄ断面像２０のシーケンスが、三次元３Ｄデータセットを構築するように取得される。２つの後続する像スライス間の距離ｄｚは、１ｎｍ～１０ｎｍであり得る。高精度再構築のために像レジストレーションが実行され、これは一般的には３Ｄボリュームにおける断面像の精密な設置を称する。像レジストレーションは、例えば位置マーカ、またはいわゆる特徴ベースのレジストレーションを参照して実行することができる。このような３Ｄボリューム像生成は、参照によって本明細書に全体が組み込まれる２０１９年９月２０に提出された独国特許出願ＤＥ １０ ２０１９ ００６ ６４５．６に説明される。代表的な断面像１８は、１４ｎｍの技術を伴う市販のインテルプロセッサ集積半導体チップの測定によって取得される。クロスビーム顕微鏡１はまた、試料の位置付けおよび移動のためにいくつかの自由度を有する台、検出器、蒸着用のガス源、ナビゲーション用の概観カメラ、試料を操作するマニピュレータ、真空チャンバを含む筐体、バルブおよびポート、電源、ならびにクロスビーム顕微鏡１を制御する制御デバイスなど、いくつかの他のデバイスまたはユニットを含む。

図６ｂは、断面結像ワークフローをさらに図示する。プロセスは、既に上述したように、個々のサイト準備で開始する。次いで、２Ｄ断面像の積層が、荷電粒子ビームを用いた連続的なＦＩＢセクショニングおよび結像によって作成される。ミリングおよび結像の間、スライスの厚みが測定され、荷電粒子レンズならびにＦＩＢのフォーカスおよび非点収差補正（ｓｔｉｇｍａｔｉｏｎ）を調節して、最適化されたスライシングと結像結果を与えることが可能である。非点収差補正のステップは、当分野ではよく知られ、フォーカスおよびスポットサイズの調節を意味しており、例えば非点収差のような収差を最小化するために、荷電粒子ビーム鏡筒を微調整することである。２Ｄ断面像の積層から、３Ｄデータセットを決定することができる。断面像は、例えば、上で言及した独国特許出願ＤＥ １０ ２０１９ ００６ ６４５．６で説明される方法によって、互いに高精度でレジストレーションおよびアラインメントされる。

図１７は、ピラーまたはＨＡＲ構造における断面結像方法の簡略化した例を図示する。２Ｄ断面像１８．３および１８．４を含む、２Ｄ断面像または像スライスのシーケンスが生成される。それぞれは、この例ではピラー６０である、対象となる半導体特徴の断面、例えば断面７８．３および７８．４を含む。

説明される３Ｄトモグラフィは、いくつかの利点を有する：３Ｄ構造体を、全体的に結像することが可能である。このような構造体としては、限定はしないが、ＨＡＲ（高アスペクト比）メモリチャネル、ＦｉｎＦＥＴ、金属線、ビア、接点、フィンまたはゲート構造などがあり得る。さらには、３Ｄボリュームを、あらゆる方向からの断面としてレビューし、構造設置を可視化することが可能である。換言すると、任意の仮想的な断面像を生成することができる。３Ｄモデルは、３Ｄデータセットから決定することができ、３Ｄモデルにおける３Ｄ特徴の可視化と測定を、あらゆる方向から可能にする。加えて、２Ｄおよび３Ｄにおいて、膨大な量の寸法統計を実現することが可能である。

図７ａは、ピラー６０．１および６０．２を含め、いくつかのピラーを含む、ＮＡＮＤメモリデバイスの３Ｄボリューム像を示す。試料ボリュームの３Ｄボリューム像内のＮＡＮＤ構造は、ピラーまたはＨＡＲ構造のいくつかのセットまたはグループ６８．１または６８．２を含み、これらは構造６９によって分離される。

図７ｂは、３Ｄボリューム像を通り、ＮＡＮＤデバイスの上面に平行な交差面７５の２Ｄ断面または交差像を示し、断面７８．１および７８．２を含むいくつかのピラーの断面を示す。断面はまた、左側のピラーのグループ７９のような、ピラーのグループまたはＨＡＲ構造のセットの断面も示す。

ステップＳ３では、３Ｄボリューム像を通るｚ系列の交差像が選択される。選択は、例えばグラフィカルユーザインターフェース（ＧＵＩ）を利用したユーザ命令によって行なうことができる。例えば、ユーザは、ピラーを含む立方ボリュームの境界を形成する６平面を選択することができる。ルーチン検査の別の例では、選択は、プログラムされた命令に基づいて、３Ｄボリューム像のレジストレーションおよび像解析を組み合わせて、自動的に実施することができる。自動化された選択を確認するために、ユーザ入力が必要とされる場合があるか、またはユーザは、グラフィックユーザインターフェースを介して細かな調節を実施することができる。その結果、グループ６８．１または７９のような、ピラーのグループが選択される。交差像のｚ系列は、３Ｄボリューム像から抽出され、各々は、少なくとも１つのピラー６０、６０．１、または６０．２の７８．１または７８．２など、いくつかの断面像を含む。交差像のｚ系列は、ＨＡＲ構造の長手方向に平行に、したがってｚ方向に平行に延びる。ｚ系列の各交差像は、異なるｚ座標における少なくとも１つのピラー６０、６０．１、または６０．２のｘｙ断面７８．１または７８．２を表現する。したがって、ｚ系列は、ＨＡＲ構造またはピラーのセットの交差像を含む。

一実施形態において、３Ｄボリューム像は、いわゆる平面視スライスおよび結像方法で取得され、この方法では、半導体試料は、半導体試料の上レイヤから開始して、レイヤごとにミリングおよび結像される。そのため、荷電粒子顕微鏡によって取得される２Ｄ像のサブセットは、ピラーの断面を含むｚ系列に相当する。一実施形態において、像エリア平面視スライスおよび結像方法は、ピラーまたはＨＡＲ構造の所定のセットを含むように選択され、続いて取得される３Ｄボリューム像は、２Ｄ断面像セグメントのｚ系列に相当する。

ステップＳ４では、２Ｄ交差像のｚ系列におけるＨＡＲ構造のセットのピラーの断面は、像処理によって局所化される。像処理の方法は、コントラスト強化、フィルタリング、クリッピングのような閾値化操作、形態学的操作によるエッジ検出、またはパターン認識、またはそれらの組み合わせ、または他の方法を含むことができるが、すべてのこれらの方法は、当分野でよく知られている。像処理後の一連のピラーを示す、図８に結果を示す。例えば、ピラー８０が識別され、ピラー８０の輪郭８２が、エッジ検出によって導出される。輪郭抽出の他の例は、Image Contour Extraction Method based on Computer Technology from Li Huanliang, 4th National Conference on Electrical, Electronics and Computer Engineering (NCEECE 2015),1185 - 1189 (2016)で見ることができる。図９ａは、ｚを通る、選択されたピラーのグループの２つのピラー９０．１および９０．２のｚ系列の輪郭９２の積層を示す。

ステップＳ７では、ｚ系列を通るピラーの断面の軌跡Ｔ（ｚ）または面積Ａ（ｚ）などの偏差パラメータが、導出される。偏差パラメータは、例えばｚを通る、またはいくつかのピラーについての、設計上のパラメータもしくは理想的なパラメータに対するパラメータの差分、またはパラメータの変動のいずれかであるが、パラメータは、ｚを通じて、またはいくつかのピラーについて一定であるべきことが、理解されよう。

まず、一連のピラーの数および中心が、ｚ系列のあるｚ位置において計算される。中心は、ピラーの断面像の重力の中心の計算によって、または当分野で既知の幾何学的もしくは解析的な手段による輪郭の中心の計算によって、計算することができる。例えば、ベストフィットな円または楕円は、輪郭８２などの外側輪郭にフィットすることができる。円または楕円などの簡略化された幾何学形状のフィッテイングは、理想的な形状または設計上の形状からのピラーの偏差を説明するために、データの量を低減することに役立つ。円または楕円では、その中心はよく知られている。ピラーごとの中心およびｚスキャンでの各ｚ位置から、ピラーの中心の相対的な横方向の変位ベクトルが導出される。図１０は、図８に示されるピラーについての拡大したスケールでの変位ベクトルを示す。

変位は、あるピラーの理想ピラー位置９６を用いて、ドットとして示される理想ピラー位置に相対的に評価することができる。理想ピラー位置は、それぞれピラー位置の設計またはＣＡＤデータから、または規則的なグリッドをすべてのｚ平面を通るピラーの中心のアレイにベストフィットさせることによって導出することができる。ＣＡＤデータファイルは、ＧＤＳＩＩ（ｇｒａｐｈｉｃａｌ ｄｅｓｉｇｎ ｓｔａｔｉｏｎ／ｇｒａｐｈｉｃ ｄａｔａ ｓｙｓｔｅｍ ＩＩ）フォーマット、またはＯＡＳＩＳ（ｏｐｅｎ ａｒｔｗｏｒｋ ｓｙｓｔｅｍ ｉｎｔｅｒｃｈａｎｇｅ ｓｔａｎｄａｒｄ）フォーマットであることができる。ベストフィットは、例えば変位ベクトルのノルムを最小化することによって達成することができる。変位ベクトル９７のような、あるピラーの残りの変位ベクトルは、ｚ系列を通って、ともに試料の３Ｄボリュームを通るピラーの軌跡Ｔ（ｚ）を形成する。図１１は、上レイヤからの深さを通る、またはｚ方向における３つのピラーの変位ベクトルまたは軌跡Ｔ（ｚ）のｘ成分を示す。

ある実施形態では、２つのピラーｎとｍとの間の距離Ｄｎｍ（ｚ）が評価される。図９ａおよび図９ｂで図示されるように、２つの輪郭９２間の最小距離ベクトル９４は、２つの隣接するピラー９０．１、９０．２の２つの輪郭間の最小距離として、幾何学的または解析的な手段によって計算される。最小距離ベクトルから、ｚ系列を通るピラーの距離Ｄｎｍ（ｚ）は、ｚのスカラ関数として計算することができる。図９ｂは、２つのｚ位置ｚ１およびｚ２における、ピラーｐ２とｐ２との間、またはｐ３とｐ４との間の、それぞれ２つの最小距離ベクトルＤ２３（ｚ１）またはＤ３４（ｚ２）を図示する。近接性があまりにも小さい隣接する構造は、ＮＡＮＤデバイスの機能性または信頼性が低下しやすい。

ある実施形態では、ステップＳ５は、ニューラルネットワークのような訓練された機械学習ロジックを使用して、ピラー内部の異なるリングおよび／またはレイヤの、ピクセル（ピクチャ要素）またはボクセル（ボリューム要素）ベースのセグメンテーションを実施することを含む。ある実施形態では、ステップＳ６は、次いでステップＳ５のセグメンテーション結果に基づいて、リングおよび／またはレイヤのパラメータを計算することを含む。ステップＳ５およびＳ６は、以下でさらに詳細に説明する。次いで、例えばリング厚みまたはリング半径が大き過ぎるか、小さ過ぎる場合、公称または所期パラメータからの偏差を、識別することができる。

ある実施形態では、ステップＳ７は、ｚを通るピラーの輪郭までのベストフィット円の半径Ｒ（ｚ）の計算を含む。ベストフィット円の計算は、当分野で既知の最小距離法または他の方法によって実施することができる。図１２は、ｚを通る３つのピラーの、取得された半径Ｒ（ｚ）を示す。

ある実施形態では、ステップＳ７は、ピラーの輪郭までのベストフィット楕円の離心率Ｅ（ｚ）の計算を含む。ベストフィット楕円の計算は、当分野で既知の最小距離法または他の方法によって実施することができる。図１３は、ｚを通る３つのピラーの、取得された離心率Ｅ（ｚ）を示す。

ある実施形態では、方法ステップＳ７は、積層９２の外側の輪郭に囲まれる表面積Ａ（ｚ）の評価をさらに含む。この評価は、ベストフィット円もしくはベストフィット楕円から解析的に行なうことができるか、または輪郭によってカバーされる面積の数値積分によって実施することができる。一実施形態において、ピラーのボリュームＶは、輪郭９２のこれらの積層から、例えば面積Ａ（ｚ）の積分によって計算することができる。一実施形態において、最小面積Ａ_minは、ピラーごとに計算されるか、または設計面積からの測定される面積Ａ（ｚ）の偏差が計算され、ｄＡ（ｚ）として図示される。

ある実施形態では、ステップＳ８は、次の通りである。このステップＳ８では、ステップ５によって取得されるデータは、例えば統計的性質、傾斜角または最大値もしくは最小値のために、さらに解析される。このような解析は、プロセス最適化のために、ならびに集積半導体デバイスの製作における誤差追跡のために有用である。例えば、ピラーの傾斜角は、１つのピラーのＴ（ｚ）を評価することによって、例えば勾配計算またはＴ（ｚ）の微分によって計算される。統計的解析は、多くのピラーについての軌跡Ｔ（ｚ）の解析を含むことができ、多くのピラーについての偏差の平均値Ｔ_mean（ｚ）ならびに標準偏差Ｔ_sigma（ｚ）を示す。図１４は、ｚを通るピラーのセットの平均値計算の結果、ならびにｚに対して増大する標準偏差を示す。同じやり方で、２つの隣接するピラーの距離Ｄｎｍまたはピラーの面積Ａ（ｚ）もしくはｄＡ（ｚ）などの偏差が、解析され得る。この例は、増大するｚ位置に伴う平面レイヤの数の増大に伴う誤差伝播を含め、半導体回路製作のための平面集積技法の安定性を立証する。

一実施形態において、偏差の最小値または最大値が、計算される。一例として、ピラーの最小面積Ａ_minは、Ａ（ｚ）の最小として評価される。最小面積Ａ_minは、Ｒ＝ρ・ｈ／Ａ_minとしてピラーの抵抗Ｒのインジケータであることができる。ここで、Ｒは抵抗であり、ρは比抵抗であり、ｈは長さであり、Ａ_minは断面積である。別の実施形態は、すべてのピラーについてのグローバル最小面積Ａ_minの計算を含む。別の例では、ピラーの最大変位Ｔ_maxは、Ｔ（ｚ）のノルムの最大として評価される。別の実施形態は、すべてのピラーについてのグローバル最大偏差Ｔ_max,gの計算を含む。

ステップＳ９では、解析、および上で言及した偏差パラメータなどの解析の結果は、ファイルまたはメモリ内に、リスト化または記憶される。偏差パラメータは、閾値と比較することができるか、または検査実行の大規模セットについて蓄積して検査結果のデータベースを生成することができる。例えば、最小距離Ｄ_minが閾値を下回る場合、半導体デバイス内の電荷がリークしている可能性があり、ピラーのブロックが機能不全となっている可能性がある。しかしながら、本発明による方法によって、製作中またはプロセス開発中に半導体ウエハをランダムな試料を用いて検査することが可能となり、設計値またはターゲット値からの偏差を示すことができ、それによってプロセス制御またはプロセス最適化が可能となる。ある実施形態によると、方法は、偏差パラメータを一定タイプの欠陥として分類することを含む。このような欠陥の分類の例としては、「アラインメント誤差」、「形状歪み」、「距離が小さ過ぎる」、「直径が小さ過ぎる」などがある。

一実施形態において、ピラーは、誤った材料による充填、粒子欠陥、コンタミネーションまたはあらゆる他の欠陥などの局所的な欠陥について評価され、このような欠陥は以下でインクルージョンとも呼ばれる円周断面の局所的な偏差をもたらす。一例を図１５ａに図示する。２つのピラーは、そのようなインクルージョン１０２．１、１０２．３を、その断面１０１．１、１０１．２として示す。インクルージョンは、交差像のｚ系列のいくつかの交差像にわたって広がる場合がある。（図１５ｂに示される）輪郭抽出の後、輪郭１０３．１および１０３．２ならびにインクルージョン１０４．１および１０４．２のエリアが、抽出される。欠陥のあるピラーは、「ｘ」印でさらに識別される。インクルージョン１０４．１および１０４．２のエリアは、ピラーの外表面輪郭の粗さを増大させ、機能不全の原因となり得る。インクルージョン１０４．１および１０４．２は、デバイスが機能不全となっているか、または適切に動作しているかを決定するために、例えば基準インクルージョンと比較される。ある実施形態では、ピラーのセット全体でインクルージョンまたは印の数が評価され、それによりプロセス誤差の割合が導出され、例えば製作される半導体試料のセットにわたって監視される。

上で言及したように、ある実施形態では、例えば上のステップＳ５およびＳ６において、内部ピラー構造が、さらに解析される。ピラーは、例えば異なる導電性または半導電性材料から作られた、内部チャネルと、内部チャネル周りのいくつかのレイヤとを含む。例えば、コアチャネル周りのいくつかのレイヤは、トンネルレイヤ、絶縁レイヤ、電荷トラップレイヤ、およびブロックレイヤを含むことができる。各交差像において、これらのレイヤは、それらの材料コントラストによって識別され、上述の方法と同じ方法で解析することができ、例えば、外側輪郭または輪郭、レイヤのリング形状エリアの軌跡が導出され得る。図１９は、そのようなリング構造を持つピラーの例としてメモリチャネル１９００の概略的な斜視図を示しており、リングの１つの直径はｄｒと表される。その長さ方向において、メモリチャネル１９００は、誘電性材料１９０１と交互するワード線１９０２を有する。図１６ａは、高分解能モードのＳＥＭによって実現された、そのようなピラーのアレイ高分解能交差像の例を図示した。図は、３行のピラーのセット１０９．１、１０９．２、および１０９．３を示す。行１０９．３の１つのピラー１０５の例では、コア１０６、第１の、中間レイヤ１０７および第２の、外側レイヤ１０８が図示される。第２の、外側レイヤ１０８と、第１の、中間レイヤ１０７とは、絶縁レイヤ１１０によって分離される。図１６ｂは、ピラー１０５の輪郭１１５のセットの、コア１０６およびレイヤ１０７と１０８のそれぞれの、抽出された輪郭１１６、１１７、および１１８を、いくつかの他のピラーの輪郭、例えば隣接するピラーの輪郭１１１、１１２のセットと併せて図示する。対象となる、典型的なボリューム（例えば、幅数μｍ、最大深さ１５μｍ）は、例えば１０⁵を上回るピラーの断面を含むため、内部構造を解析するために、例えば製造プロセス開発および監視におけるチャネルの性質を判断するために、高速かつ効果的な手法が必要とされる。

いくつかの実施形態では、輪郭のセットごとに、コアおよびレイヤの軌跡ＴＣ（ｚ）、ＴＬ１（ｚ）、ＴＬ２（ｚ）、・・・ならびにピラーのコアおよびレイヤの個々の面積ＡＣ（ｚ）、ＡＬ１（ｚ）、ＡＬ２（ｚ）、・・・は、外側輪郭について上述したのと同様のやり方で、計算することができる。上述したのと同様のやり方で、レイヤのリング厚みである、レイヤ同士の内部距離を計算することができ、最小厚みまたは距離が導出され得る。図１６ｃは、輪郭１１６、１１７、および１１８についてのコアＴＣ（ｚ）の軌跡に対する半径ＲＣ（ｚ）、ＲＬ１（ｚ）およびＲＬ２（ｚ）を、一例において図示する。ピラーのセットの生成されるパラメータすべてはまた、上述したように、統計的な手段によって解析することができる。また、リークを生じ得るレイヤに存在する局所的な欠陥は、検出して計数することができる。これにより、コアおよびレイヤの局所的な欠陥もしくはインクルージョン、またはコアとレイヤとの間の距離など、ピラーの内部構造を特徴付ける、大規模セットのデータの詳細な統計的解析が可能となる。さらには、いくつかの実施形態では、ｄｒのようなリング半径および直径を決定することができ、それによってメモリチャネルの内部リング構造の解析および調査が可能となる。

ある実施形態では、図１６ａに示される像のような断面像を解析するために、機械学習ロジックが使用される。本明細書において使用される場合、機械学習ロジックとは、オブジェクトを分類して、それに対してセグメンテーションを実施するエンティティを称し、本事例では、図５のピラー１０５の部分１０６、１０７、１０８、および１１０のようなリング構造の様々な部分を、時に人工知能（ＡＩ）とも称される機械学習技法に基づいて識別する。機械学習ロジックは、時にモデルとも称される。セグメンテーションとは、一般的にあるオブジェクト（本事例では、例えばリング）の別個の部分を、さらなる解析または他の処理にそれらの部分を使用することができるように、識別することを称する。機械学習ロジックの例としては、例えばデシジョンツリー、ベクタマシン、または深層ニューラルネットワーク、敵対的ネットワークのような様々なタイプのニューラルネットワークなどを挙げることができる。機械学習ロジックは、典型的には訓練データ、例えばユーザによって注釈付けされる像によって訓練される。注釈とは、ユーザが、例えばグラフィカルユーザインターフェース（ＧＵＩ）を使用するなどの何らかのやり方で印付けしたエリア、本事例ではリングを称する。したがって、注釈付けされた像は、次いで訓練に使用される。いったん訓練されると、機械学習ロジックは、次いで図５のステップＳ５で、例えばピラー内のリングまたは他のレイヤのピクセルまたはボクセルベースのセグメンテーションを実施するために使用することができる。

機械学習ロジックの訓練のために、精密な注釈を十分な訓練試料に与えることは、困難である。機械学習ロジックを訓練するには、後に機械学習ロジックが高い信頼性で自動的に様々なリングセグメントを識別することができるように、十分な量の注釈、すなわちたくさんの注釈付けされた断面と、注釈の品質、すなわちその正確さとの両方が必要である。例えば、本事例のように大規模三次元データボリュームの事例において、訓練に不十分な注釈は、いわゆるオーバフィットおよび異なるリング同士の混乱につながることがあり、そのためこれらは正確には識別されない。

この事例では、図１６Ａから分かるように、例えば示されるＳＥＭ像のリング構造は、交互する輝度を有するリングから成る。明るい中心円は、暗いリングによって囲まれ、今度はこの暗いリングが明るいリングによって囲まれ、以下同様となる。これは、単一の注釈プロセスにおいて、類似の輝度のリングのラベル同士の混乱を生じ得る。

したがって、実施形態では、２ステップの注釈付けプロセスが使用され、このプロセスは、図２０および図２１を参照して以下で説明する。

予備的なステップとして、図２１に示されるように、断面像の完全な入力ボリューム２１００が用意され、そこから注釈付け可能なクロップ２１０１が抽出される。注釈付け可能なクロップは、断面または面積が低減された入力ボリュームのセクションであり、例えば相当インターフェースを介して人間ユーザによる注釈付けを可能にする。

次いで、図２０の方法は、ステップＤ１においてバイナリ注釈付けで開始する。バイナリ注釈付けでは、上述のようなリングは、交互する輝度を有し、２つの交互するラベルを用いて注釈付けされる。これは、図２１では、リングに対して２つの交互する網掛けを与えることで、シンボル化される。注釈付けは、リングのそれぞれの一部分にのみ与えられてもよく、これは疎なスクリブル（ｓｐａｒｓｅ ｓｃｒｉｂｂｌｅ）と称することができる。

このように作成されたバイナリ注釈付けを用いて、ステップＤ２は、第１の機械学習ロジックを訓練することを含む。第１の機械学習ロジックは、ランダムフォレストモデルのような、比較的単純なモデルであることができる。換言すると、ステップＤ１からのバイナリ注釈付けされたリングは、第１の機械学習ロジックに、訓練のために与えられる。

図２０のステップＤ３は、次いでより大きなボリュームのデータ、例えば図２１の完全な入力ボリューム２１００のまたは他の像の、より大きな部分を、訓練された第１の機械学習ロジックを使用して解析することを含む。これは、図２１では、訓練された第１の機械学習ロジックにより、複数のリングに対応する網掛けを与えることによってシンボル化され、図２１では密な予測を計算するとも称される。訓練された第１の機械学習ロジックによって解析される像は、２つの交互するラベルでリングをセグメント化するため、バイナリセグメント化像と称される。

次に、図２０の方法では、ステップＤ４は、ステップＤ３からの解析されたデータの補正を含み、これは図２１においてクリーニングとも称することができる。ここで、ユーザは、機械学習ロジックによって与えられた誤った分類（誤った網掛け）を検出する。このことは、次いで図２１の円形矢印２１０２によってシンボル化される、１つまたは複数の反復を通じた再訓練に使用することができる。ステップＤ４は、十分な品質のセグメンテーションを生成するために、複数回繰り返すことができる。

セグメンテーションの所望の品質が達成されてしまうと、ステップＤ５において、方法は、訓練された第１の機械学習ロジックによってセグメント化された１つの像に対するマルチレベルの注釈付けを含む。換言すると、訓練された第１の機械学習ロジックを使用してセグメント化された像は、今度は異なるリングをさらに区別するために注釈付けされる。これは、図２１において、バイナリ注釈付けの２つの異なる網掛けを、異なるリングについて複数の異なる網掛けで置き換えることによってシンボル化される。あるユーザインターフェースでは、これは、リングまたはリングの一部を色付けすることによって行なうことができる。

リング自体は、第１の機械学習ロジックを通じて既に識別されているため、例えば単一のリングをクリックすることで、完全なリングに対して容易にラベル（例えば、網掛けまたは色付け）を与えることができる。ステップＤ６においてマルチレベル注釈付けを用いてこのように用意されたクロップ２１０１は、第２の機械学習ロジックを訓練するために使用される。いくつかの実施形態では、第２の機械学習ロジックは、深層学習ニューラルネットワークであり得る。いくつかの実施形態において、この訓練では、図２１に示されるように、マルチレベル注釈付けクロップは、訓練セット２１０３と試験セット２１０４とに分離することができる。例えば、訓練セットは、ステップＤ５からの約８０％のマルチレベル注釈付けクロップを含むことができ、試験セット２１０４は注釈付けされたクロップの約２０％を含むことができる。次いで、訓練セットは、訓練に使用され、一方で試験セットは、訓練の品質をチェックするために使用される。例えば、試験セットのクロップは、注釈付けのない訓練された第２の機械学習ロジックに供給され、その結果が注釈付けと比較される。

注釈付けの品質に基づいて、第１の機械学習ロジックのステップＤ４と同様に、やはりここでも、ステップＤ７において、解析した後、結果が十分な品質を有するまで、補正と再訓練を実施することができる。

次いで、図２１に示されるように、訓練されたニューラルネットワークは、デプロイメント用に変換および暗号化され、それによって訓練されたモデル２１０５が得られる。この訓練されたモデル（訓練された機械学習ロジック）は、次いで図５のステップＳ５においてピクセル／ボクセルベースのセグメンテーションを実行するために使用することができる。

結果として、図２２に示されるように、リング厚みｄｒおよびリング半径２２００は、訓練された第２の機械学習ロジックを用いたセグメンテーションに基づいて決定することができる。

示されるように、そのような定量的なパラメータの計算は、図２２がセグメンテーションの結果に基づいていれば、図１８を参照して以下でさらに説明するように、中間的な輪郭抽出ステップを含むことができる。そのような輪郭抽出ステップでは、輪郭は、セグメンテーションを用いて決定されたリング／レイヤの境界において抽出することができる。輪郭は、最初、訓練された第２の機械学習ロジックによるセグメンテーションから得られた、セグメント化された領域（リング）の境界に配置することができる。例えば、Kass, M. et al, “Snakes: Active contour model”, International Journal of Computer Vision. 1 (4): 321において説明されるような動的輪郭アルゴリズム（スネークアルゴリズム）は、続いて輪郭を微調整／調節するために使用することができる。具体的に、輪郭頂点は、初期輪郭の近傍では元の像の最大ピクセルグレー値勾配に向かって引き寄せられ得る。そのため、得られる輪郭は、異なるピクセルグレー値によって特徴付けられる像領域の間、例えばメモリチャネルの異なる「リング」間でトランジションを描く。動的輪郭アルゴリズムはまた、その個々のクラスに属する個々のピクセルの確率で満たされた像に対して適用することができる（セグメンテーションステップで生成された確率マップ）。この事例では、輪郭はまた、異なる像領域間でトランジションを描くが、元のピクセルグレー値の代わりに訓練されたモデルによって与えられる分類信頼／確率に基づいたものである。いくつかの実施形態では、調節された輪郭頂点の像座標が浮動小数点精度を持つことができるように、輪郭用の「サブピクセル分解能」を使用することができる。

セグメンテーションに基づいて抽出された、生成されたセグメンテーションまたは輪郭は、例えばリング形状のかなりの偏差、破損したリング、公称リング厚みからの、または公称リング半径からの実際の偏差など、欠陥の探索に使用することができる。

上述の方法は、膨大なグラフィックデータセットを扱うことができる専用のコンピューティングシステムによって実施することができる。本発明の方法は、コンピュータプログラム製品として実施され、専用のコンピューティングシステムの内部メモリに記憶することができる。コントローラは、クロスビーム顕微鏡１などの顕微鏡の動作を制御して、顕微鏡によって生成された像データを、グラフィックプロセッサユニット（ＧＰＵ）などの処理ユニットに転送し、コントローラは、方法ステップＳ２～Ｓ８にしたがって像データを処理するようさらに制御し、コントローラは、結果を生成してメモリデバイス（例えば、ＦＬＡＳＨ、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）またはそれらの他の好適な変形形態）に記憶するようにさらに制御する。コントローラは、コンピュータプログラムコードにしたがって自動的にシステムを動作させるように設定される。コンピュータプログラムコードは、非一時的なコンピュータ可読媒体に具体化され、上で開示されるようないくつかの機能またはアルゴリズムを実施するようにプログラムされる。コンピュータプログラムコードは、ユーザ入力が必要とされることを、グラフィックユーザインターフェース（ＧＵＩ）を介してコントローラが時折ユーザに知らせるように、さらに設定される。コントローラは、ユーザ入力が実施されるまで、システムを待機状態にセットする。そのようなユーザ入力は、例えば２Ｄ断面像のｚ系列のエリア選択、または像プロセッサによって実施される２Ｄ断面像のｚ系列のエリア選択の確認であることができる。メモリデバイスに記憶される偏差パラメータなどの結果は、標準的な出力ファイルフォーマットで、またはグラフィカルユーザインターフェースを介してステップＳ９でさらに出力される。

検査またはレビューアプリケーションでは、複数の断面像スライスによって形成される３Ｄデータ積層の解析の間、大幅な自動化が必要とされる。本発明の実施形態では、３Ｄメモリチップ（ＶＮＡＮＤまたは３Ｄ ＲＡＭ）などのデバイスの作製の間の半導体ウエハなど、半導体ウエハの３Ｄ検査のために、自動化されたワークフローが提供される。例えば、３Ｄメモリチップは、互いに平行に延び、時にメモリチャネルまたは「ピラー」と称される、多くのピラー様構造から構成される。そのような３Ｄメモリデバイスを含む試料は、ＦＩＢ－ＳＥＭ顕微鏡を利用した断面結像技法によって調べることができる。１つのスライス中のピラーのフットプリントの典型的な数は、数百から千またはそれ以上に達する可能性がある。像スライスの典型的な積層は、数百の像を含む可能性がある。ほとんどの用途において、ピラーを３Ｄで再構築する間、大幅な自動化が必須である。

１つの像スライス中のピラーまたは他の半導体構造のフットプリントの典型的な数は、数百から千またはそれ以上に達する可能性がある。典型的な３Ｄデータ積層は、数百の断面像スライスを含むことができる。したがって、２Ｄ断面像の３Ｄ積層は、１００．０００を越えるピラーの断面を含む可能性がある。一方で、分解能が２ｎｍを下回る１０μｍ×１０μｍの各２Ｄ像スライスは、容易に５ギガピクセルを越えるか、または１０ギガピクセルをも越えることがある。この大量の３Ｄボリューム像データから、約１００．０００のピラーの断面の中心位置、半径および離心率などのいくつかのパラメータが導出され、約５００．０００の数値が抽出される。例えば、フィッテイングアルゴリズムおよび統計的方法を利用した数値の解析によって、さらなる低減が実現され、有意な性能インジケータが提供される。性能スインジケータの例は、断面積における偏差などの偏差パラメータの最大値、２つのピラー間の最小距離、複数のピラー中のピラーの最大傾き、および複数のピラーの最大振れパラメータ、ならびに統計的分散など、これらのパラメータのいずれかの変動の記述子である。自動化されたワークフローの実施形態によると、最大で数千のピラーまたは一般的に半導体構造の像断面が、高スループットで解析される。実施形態による方法の詳細は、３ＤメモリチップにおけるピラーまたはＨＡＲ構造の例において説明するが、方法は、一般的にあらゆるタイプの半導体およびウエハに適用可能である。

実施形態による方法は、３Ｄボリューム像中のデータ量を低減するために、いくつかのステップを含む。スライスの各々におけるピラーフットプリントの自動検出、および中心位置、ベストフィット半径、離心率などいくつかの記述的なパラメータの自動生成の第１のステップでは、約Ｍ＝１０ギガピクセル以上という大量のものが、約Ｎ２＝５００．０００の第１の数値にまで低減される。例えば、像スライス中のピラーの交差に位置する中心座標の、Ｘ座標およびＹ座標のリストが抽出される。第１の数値は解析され、中心位置から、例えばピラーごとに単一の傾き角が導出され、約Ｎ３＝１０．０００の第２の数値までの低減が達成される。第２の数値は、統計的な方法によってさらに処理され、例えばさらに低減された１０を下回る性能インジケータが導かれる。第１の例は、古典的な像処理技法を使用しており、第２の例は機械学習ベース（ＭＬベース）の手法を利用する。実施形態による方法は、半導体デバイスの自動化された検査のための、準備ステップを必要とする。

ウエハ検査のためのワークフローの例は、上述のＦＩＢ－ＳＥＭ顕微鏡を用いて取得した３Ｄボリューム像に適用することができる半導体特徴の再構築を含む。ある例は、図１８に図示される古典的な像処理技法を使用する自動化された検査のための準備ステップを含む。第１のステップＣ１では、代表的な３Ｄボリューム像データが、例えば上述のようなステップＳ１およびＳ２にしたがう方法によって、生成される。像取得のステップＣ１の間、２Ｄ断面像スライスは、例えばアラインメント基準または像アラインメントの他の方法において、互いに対してアラインメントされる。近接２Ｄ断面像同士の残りのアラインメント誤差またはシフトは小さく、所定のアラインメント閾を越えない。ステップＣ１の前に、方法はさらに、ウエハテーブルにウエハを装填するステップ、ウエハアラインメントおよびレジストレーション、ウエハ表面に基準特徴を形成するステップ、例えばＦＩＢまたはレーザビームを用いてトレンチを生成するステップ、およびウエハから少なくとも１つの試料を、例えば試料が取り付けられたプローブ針を利用してリフトアウトするステップをさらに含むことができる。方法は、デュアルビーム検査デバイスのＦＩＢおよび荷電粒子結像デバイスのクロスオーバに移動させて配置することができるホルダに、試料を配置するステップをさらに含むことができる。

２Ｄ断面像セグメントまたはフットプリントの注釈付けの準備ステップＣ２では、例えば対象となるピラーフットプリントが、オペレータによって注釈付けされる。１つまたは複数のフットプリントは、相互相関のためのテンプレートを生成するために、またはＭＬベースのオブジェクト検出器を訓練するために、オペレータによって注釈付けされる。注釈付けステップの間、ユーザは、１つまたは複数のスライスにおいて、１つまたは複数のフットプリントを対話的に注釈付けする。一例では、注釈付けは、グラフィカルユーザインターフェースによって支援され、２Ｄ断面像のディスプレイ上でオペレータによってコンピュータマウスまたは他の入力デバイスを用いて選択された位置に、例えば矩形または円形を表示するように設定される。一例では、注釈付けは、フットプリント検出のための像処理アルゴリズムによって支援される。そのようなアルゴリズムは、フィルタ操作、エッジ検出もしくは輪郭抽出、または形態学的操作を含むことができる。一例では、フットプリント検出のためのアルゴリズムは、データベースに記憶された以前に取得されたテンプレートを利用して、相互相関操作または機械学習（「ＭＬ」）ベースのオブジェクト検出器を実行して、オペレータが対象の断面像セグメントを選択するのを支援する。

ステップＣ３またはテンプレート生成のステップでは、対象の半導体構造を表現する断面像特徴のテンプレートが、生成される。テンプレートは、相互相関用に設定された、例えば理想化された断面像特徴である。一例では、テンプレートまたは理想化された断面像特徴は、ステップＣ２の注釈付けされたフットプリントから導出される。例えば、ステップ２の注釈付けされたフットプリントは、自動的にアラインメントされ、平均化される。加えて、ノイズ低減またはシャープニングなどの像処理技法を、適用することができる。したがって、テンプレートは、対象となる半導体構造、例えばＨＡＲ構造またはピラーの「典型的な」または平均化されたフットプリントを表現する像である。テンプレートの生成の間、テンプレートの代表的な中心位置が決定され、テンプレート像は、代表的な中心位置に対して調節される。一例では、複数の対象となる半導体構造が考慮され、ステップＣ２およびＣ３が、複数の対象となる半導体構造に対して実施され、少なくとも、対象となる第１の半導体構造を表現する第１のテンプレートおよび対象となる半導体構造を表現する第２のテンプレートを生成する。

ステップＣ４において、一連の相互相関が実施される。２Ｄ断面像スライスの相互相関は、ステップＣ３で生成されたテンプレートを用いて実施される。得られる２Ｄ相互相関像（各２Ｄ断面像スライスにおいて、テンプレートのマッチング位置ごとに１つ）の各ピークは、対象となる半導体構造の検出されたフットプリントまたは断面を示す。フットプリント検出の感度および／またはロバスト性を改善するには、相互相関を複数回、対象となる第１の半導体構造を表現する異なるテンプレートを用いて実施することができる。対象となる第１の半導体構造を表現するテンプレートの交互は、例えば各相互相関操作の前に一連の倍率を使用してスケーリングすることができる。加えて、異なるテンプレートは、異なる断面像スライスまたは例えば３Ｄボリューム像中の異なるｚ位置に使用することができる。

ステップＣ５では、チャネルフットプリントのリストフットプリント座標または中心座標が生成され、これは各２Ｄ像断面像スライスにおける、ステップＣ４で検出されたフットプリントに相当する。横座標は、２Ｄ像断面像スライス中の横方向またはｘｙ位置から導出され、３Ｄボリューム像におけるｚ座標は、３Ｄボリューム内の２Ｄ像断面像スライスのｚ位置から導出される。ステップＣ４において２Ｄ断面像スライス中に検出された対象となる半導体構造の２Ｄ断面像特徴の中心位置は、ステップＣ３で決定されたテンプレートの代表的な中心位置に相当する。

ステップＣ６では、フットプリントを表現する２Ｄ断面像特徴は、セグメント化される。すなわち、フットプリントの境界が決定される。これは、個々のフットプリントに対して「局所的に」、すなわちステップＣ５で決定される中心位置において各々が１つのフットプリントのみを含む複数の２Ｄサブ像を使用して行なわれる。境界は、エッジ検出、形態学的操作、閾値化または等価な方法など、輪郭抽出向けの既知のアルゴリズムを使用して計算される。

ステップＣ７では、ステップＣ６で決定された輪郭または境界が、対象となる半導体構造、例えば個々のＨＡＲ構造またはピラーに割り振られる。近接２Ｄ断面像スライス中で同一ピラー／チャネルに属する、ステップＣ６で計算された境界または輪郭は、例えばその横方向の中心座標にしたがって決定される。結果として、それぞれ対象となる半導体構造について、異なる２Ｄ断面像スライスにおいて、対象となるその半導体構造に属する輪郭／境界のリストが生成される。

ステップＣ１の所定のアラインメント閾値は、例えば２つの隣接するフットプリント間の距離の半分であることができる。そのような事例では、対象となる対応する半導体構造への輪郭の割り振りにおいて、あらゆる曖昧さが回避される。しかしながら、一例では、対象となる同一の半導体構造に属する輪郭の識別および割り振りは、常に可能とは限らない。この例では、対象となる半導体構造に明確に割り振ることができない２Ｄ断面像特徴の輪郭は、曖昧であるとしてフラグ付けされる。

ステップＣ８では、ステップＣ７において異なる２Ｄ断面像スライス中で識別された、対象となる同一の半導体構造に属するフットプリントが解析され、任意選択的に、２Ｄ断面像スライスの横方向のアラインメントが、互いに対して改善される。この目的のため、ある２Ｄ断面像スライスのすべてのフットプリントの平均または平均シフトが、近接２Ｄ断面像スライス上の対応するフットプリントに対して、近接２Ｄ断面像スライスのすべてのペアについて、計算される。次いで、計算されたシフトは、フットプリントの対応する中心座標に適用される。ステップＣ８の結果は、リストのセットであり、各リストは、対象となる特定の半導体構造、例えばＨＡＲチャネルまたはピラーに属する補正された中心位置および輪郭／境界を含む。

一例では、シフトは、２Ｄ断面像スライスにおいて精密にアラインメントされていると考えられ、割り振りのステップＣ７は、ステップＣ７で曖昧であるとしてフラグ付けされた輪郭に対して繰り返される。

ステップＣ９（３Ｄ表面生成）では、チャネルごとに、輪郭座標が、対象となる特定の半導体構造の表面に位置する表面点として、Ｘ、Ｙ、およびＺ座標として抽出される。表面点はまた、プリミティブな形態、例えば可視化用にまたはさらなる解析用に、三角メッシュまたは３Ｄポリゴンプロファイルに組み合わせることもできる。そのことにより、大量の表面または輪郭座標が、パラメータのセットによって記述される所定のプリミティブ、またはプリミティブな形態まで低減することができ、このパラメータのセットは、対象となる半導体構造およびそれらの理想的な形状からの所定の典型的な偏差を表現する。プリミティブは、いくつかのパラメータで記述される、傾いた角度と振れを伴う、傾いたまたは捩じれた円柱であることができる。

ステップＣ１０では、対象となる半導体構造の定量的な特性付けが実施される。対象となる各半導体構造について、対象となる半導体構造、例えばＨＡＲ構造またはピラー全体のジオメトリを特性付けるパラメータのセットが、抽出または導出される。そのようなパラメータの例は、ピラーの平均化された半径および離心率ならびにＺ座標からのパラメータの従属性、ピラーの軸の傾斜および曲率、対象となる隣接する半導体構造間の近接性または最近接距離である。多数のピラーの（例えば、データセット中のすべてのピラーの）統計的性質は、計算することができる。そのような性質の例としては、ピラーのセットの平均半径とその標準偏差、ピラーの平均傾き、隣接するピラーの平均近接性、または複数のピラーにわたるパラメータの最大値および最小値が挙げられる。当業者であれば、例えば専用の製作プロセスステップの監視に適切な、または製作された半導体デバイスの代表的な性能を決定するために適切な性能インジケータを表現する、複数の他の統計的情報を定義することができる。ステップＣ１０の結果はまた、同一または第２のウエハから抽出した他の試料の他の検査測定値と、または試料を準備する元となったウエハ上の位置と相関させることもできる。例としては、例えば深さに伴うピラー断面の変化、ウエハの特にエッジにおけるピラーの、ウエハの外周への傾き、ウエハ全体での傾き角度の変動が挙げられる。他の例としては、ピラーの形状、例えばたる形状の平均量がある。結果、例えば、代表的なプリミティブはまた、例えば半導体デバイスの設計のＣＡＤデータから取得された基準プリミティブと比較することもできる。

実施形態の一例では、機械学習（「ＭＬ」）ベースのオブジェクト検出器が適用される。ステップＣ３で説明したようなテンプレートを生成する代わりに、改変ステップＣ３Ｍでは、機械学習アルゴリズムが、ステップＣ２の間に識別された、注釈付けされた断面像特徴を用いて訓練される。次いで、機械学習アルゴリズムは、対象となる半導体構造の断面像特徴の自動検出のために、改変ステップＣ４Ｍに適用される。これは、上述のように実施することができ、訓練された第２の機械学習ロジックは、次いで、２Ｄ断面のピラーの断面およびその内部構造を検出するための両方、すなわちリングへのセグメンテーションに使用することができる。

検査の方法はまた、機械学習（ＭＬ）に基づいて局所セグメンテーションを利用する改変ステップＣ６Ｍをさらに含むことができる。先行ステップにおいてフットプリントの座標が決定された後、フットプリントの境界または輪郭が決定され、またフットプリントはセグメント化されて、背景から分離される。このセグメント化は、リングへのセグメンテーションを実施するために、上で言及した訓練された第２の機械学習ロジックを用いて行なうことができる。境界または輪郭はまた、ＭＬベースのセグメンテーションアルゴリズムを使用することによって計算することもできる。

上記説明より、ステップＣ２およびＣ３は、準備ステップであり、ルーチン検査タスクを準備するために実施されることは明らかである。ルーチン検査タスクでは、ステップＣ２およびＣ３は省略され、代わりに準備ワークフローで決定され、例えばデータベースに記憶された事前選択のテンプレートのセットが、ステップＣ４およびそれ以降で利用される。ルーチン検査の間、ステップは重複できることも理解されたい。例えば、ステップＣ４は、ステップＣ１と重複することができ、テンプレートとの相関によるフットプリントの識別は、例えばステップＣ１の間に取得された第１の２Ｄ断面像を用いて開始することができる。いくつかのプロセスステップは、順序を変えて実施することも可能である。例えば、３Ｄ表面生成のステップＣ９は、例えば細かなアラインメントのステップＣ８の前に、対象となる半導体構造の代表的なセットにおいて実施することができ、ステップＣ８による細かなアラインメントの実行は、代表的な３Ｄ表面の解析の結果の対象とすることができる。細かなアラインメントのステップＣ８は、ステップＣ５の直ぐ後に実行することも可能である。

ステップＣ４～Ｃ１０のいずれかを含む、または改変ステップＣ４ＭまたはＣ６Ｍを含む方法は、計算時間の高速化による恩恵を受ける。方法では、第１のステップにおいて、３Ｄボリューム像のボリュームデータの量が、１／１００００を上回るファクタで第１の数値まで低減される。第１の数値は、例えばステップＣ５～Ｃ７で取得された、対象となる半導体構造の中心位置と輪郭座標のリストを含む。第１の数値は、ステップＣ９の間、代表的なプリミティブ形態のパラメータまでさらに低減される。そのことによって、第１の数値の数は、約１／５０のファクタで第２の数値までさらに低減される。方法は、代表的なプリミティブの生成の間の、ステップＣ９の統計的平均化を含め、統計的平均化の恩恵をさらに受ける。

上記例は、対象となる半導体構造としてのＨＡＲチャネルまたはピラーの例として、図示される。対象となる他の半導体構造は、論理プローブにおけるビアであることができる。ビアは、様々なＩＣ素子を含む論理チップの近接水平レイヤ間の、垂直な接触構造体である。このようなビアは、３ＤメモリプローブにおけるＨＡＲチャネルまたはピラーと同じ方法で扱うことができる。他の例は、論理チップ内の金属線または接続部である。互いに平行であることが分かっている（例えば、利用可能な設計情報から）このような一連の金属線は、３Ｄメモリチップにおけるメモリチャネルと同じ方法で扱うことができる。

本発明による方法は、製作プロセス特性付け、製作プロセス最適化、または／およびプロセス開発もしくは半導体デバイスの製作のための製作プロセス監視において、適用することができる。

上述の実施形態は、互いに完全にまたは部分的に組み合わせることができる。また、修正形態またはその方法、当業者に既知の導出されるパラメータまたは統計値が、本発明の範囲内で可能である。図５による方法は、シーケンスＳ１～Ｓ７において説明されるが、方法ステップのシーケンスＳ２およびＳ３などの少なくとも２つの方法ステップのシーケンスは、入れ替えることができる。

１ クロスビーム顕微鏡
２ 断面表面
３ 断面表面
４ 断面表面
５ 集束イオンビーム（ＦＩＢ）
６ ＣＰＢとＦＩＢとの間の角度
７ 荷電粒子ビーム（ＣＰＢ）
８ ラスタスキャンのスキャン結像線
９ イオンビーム
１０ ブロック形状の試料
１１ 断面表面
１８ ２Ｄ断面像
２０ それぞれ、距離ｄｚにおける２Ｄ断面像の積層
５０ 集積半導体
５１ シリコン基板
５２ 上面
５４．１、５４．２、・・・５４．２２、５４．１、・・・５４．ｋ、・・・５４．ｚ 半導体デバイスの平面レイヤ
５５ ビア
５６ 金属構造体
５７ ゲート
５８ ドープ構造体
５９ 接点
６０ ピラーまたはＨＡＲ構造
６２ ピラーセグメント
６３ 薄い間隙
６４ ピラーの軌跡
６６ ＨＡＲ構造の外周
６８．１、６８．２ ピラーのグループ
６９ 分離構造
７０ 傾斜角θ
７２．１ ピラーセグメント
７２．２ 直径が大きいピラーセグメント
７２．３ 直径が小さいピラーセグメント
７４．１ 傾斜した軌跡
７４．２ 非線形な軌跡
７５ 交差面
７６．１ 楕円形状の円周
７６．２ 一般的な形状の円周
７８．１、７８．２ ピラーの断面
７９ ピラーのグループの断面
８０ ある識別されたピラーの例
８２ ピラー８０の円周
９０．１、９０．２ 円周の積層によって描かれるピラー
９２ 円周の積層
９４ ２つの円周間の最小距離ベクトル
９６ ピラーの中心
９７ 変位ベクトル、またはあるピラーのＴ（ｚ）
１０１．１、１０１．２ 断面
１０２．１、１０２．２ インクルージョンまたは欠陥
１０３．１、１０３．２ 断面１０１．１、１０１．２の円周
１０４．１、１０４．２ インクルージョン１０２．１、１０２．２のエリア
１０５ ピラー
１０６ ピラーのコア
１０７ 第１の、中間レイヤ
１０８ 第２の、外側レイヤ
１０９．１、１０９．２、１０９．３ ピラーの行
１１０ 絶縁レイヤ
１１１ ピラーの輪郭のセット
１１２ ピラーの輪郭のセット
１１５ ピラー１０５輪郭のセット
１１６ コア１０６の抽出された輪郭
１１７ 第１の、中間レイヤ１０７の抽出された輪郭
１１８ 第２の、外側レイヤ１０８の抽出された輪郭
１９００ メモリチャネル
１９０１ 誘電体
１９０２ ワード線
２１００ 完全な入力ボリューム
２１０１ 注釈付け可能なクロップ
２１０２ 矢印
２１０３ 訓練セット
２１０４ 試験セット
Ｓ１～Ｓ８ 方法ステップ
Ｃ１～Ｃ１０ 方法ステップ
Ｄ１～Ｄ７ 方法ステップ

Claims (22)

1. 高アスペクト比（ＨＡＲ）構造において、ピラー断面のリングのセグメンテーションのための機械学習ロジックを訓練する方法であって、
   複数のピラーの断面像を用意することと、
   ２つの交互するラベルを用いて前記断面像中でリングをバイナリ注釈付けすることと、
   前記バイナリ注釈付けされたリングに基づいて第１の機械学習ロジックを訓練することと、
   バイナリセグメント化像を提供するために、前記断面像またはさらなる断面像を、前記訓練された第１の機械学習ロジックを用いてセグメント化することと、
   マルチレベルの注釈付けされた像を提供するために、前記バイナリセグメント化像において、セグメント化されたリングをマルチレベルの注釈付けすることと、
   前記マルチレベルの注釈付けされた像に基づいたリングのセグメンテーションのための前記機械学習ロジックとして、第２の機械学習ロジックを訓練することと
   を含む、方法。
2. 前記第１の機械学習ロジックが、ランダムフォレストモデルを含む、請求項１に記載の方法。
3. 前記第２の機械学習ロジックが、ニューラルネットワークを含む、請求項１に記載の方法。
4. 補正されたバイナリセグメント化像に基づいて、前記第１の機械学習ロジックを再訓練することをさらに含む、請求項１に記載の方法。
5. 前記マルチレベルの注釈付けすることが、前記再訓練の後に実施される、請求項４に記載の方法。
6. 前記第２の機械学習ロジックを訓練することが、前記マルチレベルの注釈付けされた像の第１の部分に基づいており、前記方法が、前記第１の部分とは異なる前記マルチレベルの注釈付けされた像の第２の部分に基づいて、前記訓練された第２の機械学習ロジックを試験することをさらに含む、請求項１～５のいずれか１項に記載の方法。
7. 前記バイナリ注釈付けすることが、前記リングのそれぞれの一部分に対して実施される、請求項１～５のいずれか１項に記載の方法。
8. 高アスペクト比（ＨＡＲ）構造において、ピラー断面のリングを解析する方法であって、
   ピラーの断面像を用意することと、
   訓練された機械学習ロジックを使用して前記断面中でリングをセグメント化することと、
   前記セグメント化されたリングに基づいて、前記リングのパラメータを決定することと、
   を含み、前記機械学習ロジックが、高アスペクト比（ＨＡＲ）構造において、ピラー断面のリングのセグメンテーションのための機械学習ロジックを訓練する方法を用いて訓練される、第２の機械学習ロジックであり、前記訓練する方法が、
   複数のピラーの断面像を用意することと、
   ２つの交互するラベルを用いて前記断面像中でリングをバイナリ注釈付けすることと、
   前記バイナリ注釈付けされたリングに基づいて第１の機械学習ロジックを訓練することと、
   バイナリセグメント化像を提供するために、前記断面像またはさらなる断面像を、前記訓練された第１の機械学習ロジックを用いてセグメント化することと、
   マルチレベルの注釈付けされた像を提供するために、前記バイナリセグメント化像において、セグメント化されたリングをマルチレベルの注釈付けすることと、
   前記マルチレベルの注釈付けされた像に基づいたリングのセグメンテーションのための前記機械学習ロジックとして、前記第２の機械学習ロジックを訓練することと
   を含む、方法。
9. 前記セグメント化されたリングに基づいて前記リングの輪郭を識別することをさらに含み、前記パラメータを決定することが、前記識別された輪郭に基づいている、請求項８に記載の方法。
10. 前記パラメータが、リング半径およびリング直径から成る群から選択されるパラメータを含む、請求項８に記載の方法。
11. 前記パラメータの、公称値または所期の値からの偏差を識別することをさらに含む、請求項８に記載の方法。
12. 半導体試料の３Ｄトモグラフィ像を取得することと、
    それぞれがＨＡＲ構造のセットの断面像を含む前記３Ｄトモグラフィ像から、前記ピラーの前記断面像を含む２Ｄ断面像セグメントのサブセットを選択することと、
    ２Ｄ断面像の前記サブセット中のＨＡＲ構造の前記セットにおける各ＨＡＲ構造の輪郭の識別と、
    ＨＡＲ構造の前記セットの前記ＨＡＲ構造の前記輪郭からの、偏差パラメータの抽出と、
    前記偏差パラメータを解析することと
    をさらに含み、前記偏差パラメータが、
    理想的な位置からの変位、
    半径または直径の偏差、
    断面積からの偏差、
    断面の形状からの偏差
    のうちの１つまたは複数を含む、請求項８に記載の方法。
13. 前記偏差パラメータを解析するステップが、ＨＡＲ構造の前記セットの少なくとも１つのＨＡＲ構造の少なくとも１つの偏差パラメータの統計的解析を実施することを含む、請求項１２に記載の方法。
14. 前記訓練する方法が、補正されたバイナリセグメント化像に基づいて、前記第１の機械学習ロジックを再訓練することをさらに含む、請求項８に記載の方法。
15. 前記第２の機械学習ロジックを訓練することが、前記マルチレベルの注釈付けされた像の第１の部分に基づいており、前記方法が、前記第１の部分とは異なる前記マルチレベルの注釈付けされた像の第２の部分に基づいて、前記訓練された第２の機械学習ロジックを試験することをさらに含む、請求項８に記載の方法。
16. 一体化半導体試料の一連の断面のミリングのために構成された、集束イオンビーム（ＦＩＢ）デバイスと、
    前記一体化半導体試料の前記一連の断面を結像するために構成された、走査型電子ビーム顕微鏡（ＳＥＭ）と、
    前記一体化半導体試料中の高アスペクト比（ＨＡＲ）構造において、ピラー断面のリングを解析する方法を実行することができる、命令のセットを動作させるための、コントローラであり、リングを解析する前記方法が、
    ピラーの断面像を用意することと、
    訓練された機械学習ロジックを使用して前記断面中でリングをセグメント化することと、
    前記セグメント化されたリングに基づいて、前記リングのパラメータを決定することと
    を含む、コントローラと
    を備え、前記機械学習ロジックが、高アスペクト比（ＨＡＲ）構造において、ピラー断面のリングのセグメンテーションのための機械学習ロジックを訓練する方法を用いて訓練される、第２の機械学習ロジックであり、前記訓練する方法が、
    複数のピラーの断面像を用意することと、
    ２つの交互するラベルを用いて前記断面像中でリングをバイナリ注釈付けすることと、
    前記バイナリ注釈付けされたリングに基づいて第１の機械学習ロジックを訓練することと、
    バイナリセグメント化像を提供するために、前記断面像またはさらなる断面像を、前記訓練された第１の機械学習ロジックを用いてセグメント化することと、
    マルチレベルの注釈付けされた像を提供するために、前記バイナリセグメント化像において、セグメント化されたリングをマルチレベルの注釈付けすることと、
    前記マルチレベルの注釈付けされた像に基づいたリングのセグメンテーションのための前記機械学習ロジックとして、前記第２の機械学習ロジックを訓練することと
    を含む、半導体検査装置。
17. 前記集束イオンビーム（ＦＩＢ）および前記電子ビーム顕微鏡（ＳＥＭ）が、互いに約９０°の角度をなす、請求項１６に記載の半導体検査装置。
18. 前記一体化半導体試料をウエハから切断するためのレーザビームデバイスをさらに含む、請求項１６に記載の半導体検査装置。
19. 前記訓練する方法が、補正されたバイナリセグメント化像に基づいて、前記第１の機械学習ロジックを再訓練することをさらに含む、請求項１６に記載の半導体検査装置。
20. 前記第２の機械学習ロジックを訓練することが、前記マルチレベルの注釈付けされた像の第１の部分に基づいており、前記方法が、前記第１の部分とは異なる前記マルチレベルの注釈付けされた像の第２の部分に基づいて、前記訓練された第２の機械学習ロジックを試験することをさらに含む、請求項１６に記載の半導体検査装置。
21. プロセッサで実行されると、高アスペクト比（ＨＡＲ）構造において、ピラー断面のリングのセグメンテーションのための機械学習ロジックを訓練する方法を実行させる命令を含む、有形な記憶媒体であって、前記方法が、
    複数のピラーの断面像を用意することと、
    ２つの交互するラベルを用いて前記断面像中でリングをバイナリ注釈付けすることと、
    前記バイナリ注釈付けされたリングに基づいて第１の機械学習ロジックを訓練することと、
    バイナリセグメント化像を提供するために、前記断面像またはさらなる断面像を、前記訓練された第１の機械学習ロジックを用いてセグメント化することと、
    マルチレベルの注釈付けされた像を提供するために、前記バイナリセグメント化像において、セグメント化されたリングをマルチレベルの注釈付けすることと、
    前記マルチレベルの注釈付けされた像に基づいたリングのセグメンテーションのための前記機械学習ロジックとして、第２の機械学習ロジックを訓練することと
    を含む、有形な記憶媒体。
22. プロセッサで実行されると、高アスペクト比（ＨＡＲ）構造において、ピラー断面のリングを解析する方法を実行させる命令を含む、有形な記憶媒体であって、前記方法が、
    ピラーの断面像を用意することと、
    訓練された機械学習ロジックを使用して前記断面中でリングをセグメント化することと、
    前記セグメント化されたリングに基づいて、前記リングのパラメータを決定することと
    を含み、前記機械学習ロジックが、高アスペクト比（ＨＡＲ）構造において、ピラー断面のリングのセグメンテーションのための機械学習ロジックを訓練する方法を用いて訓練される、第２の機械学習ロジックであり、前記訓練する方法が、
    複数のピラーの断面像を用意することと、
    ２つの交互するラベルを用いて前記断面像中でリングをバイナリ注釈付けすることと、
    前記バイナリ注釈付けされたリングに基づいて第１の機械学習ロジックを訓練することと、
    バイナリセグメント化像を提供するために、前記断面像またはさらなる断面像を、前記訓練された第１の機械学習ロジックを用いてセグメント化することと、
    マルチレベルの注釈付けされた像を提供するために、前記バイナリセグメント化像において、セグメント化されたリングをマルチレベルの注釈付けすることと、
    前記マルチレベルの注釈付けされた像に基づいたリングのセグメンテーションのための前記機械学習ロジックとして、前記第２の機械学習ロジックを訓練することと
    を含む、有形な記憶媒体。

Images