Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7664455B2 - Substrate for semiconductor device and semiconductor device - Google Patents
[go: Go Back, main page]

JP7664455B2 - Substrate for semiconductor device and semiconductor device - Google Patents

Substrate for semiconductor device and semiconductor device Download PDF

Info

Publication number
JP7664455B2
JP7664455B2 JP2024072243A JP2024072243A JP7664455B2 JP 7664455 B2 JP7664455 B2 JP 7664455B2 JP 2024072243 A JP2024072243 A JP 2024072243A JP 2024072243 A JP2024072243 A JP 2024072243A JP 7664455 B2 JP7664455 B2 JP 7664455B2
Authority
JP
Japan
Prior art keywords
external electrode
semiconductor device
mounting pad
substrate
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024072243A
Other languages
Japanese (ja)
Other versions
JP2024096242A (en
Inventor
佑也 五郎丸
旺 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Ltd
Original Assignee
Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxell Ltd filed Critical Maxell Ltd
Priority to JP2024072243A priority Critical patent/JP7664455B2/en
Publication of JP2024096242A publication Critical patent/JP2024096242A/en
Application granted granted Critical
Publication of JP7664455B2 publication Critical patent/JP7664455B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、基板上に搭載パッドや外部電極が形成されている半導体装置用基板、および該半導体装置用基板を用い、半導体素子が実装され、半導体素子および外部電極などが樹脂封止されている半導体装置に関する。 The present invention relates to a substrate for a semiconductor device on which mounting pads and external electrodes are formed, and to a semiconductor device on which a semiconductor element is mounted using the substrate for a semiconductor device, and in which the semiconductor element, external electrodes, etc. are resin-sealed.

本発明の半導体装置用基板では、搭載パッドと外部電極の本体部とを非磁性のＮｉ－Ｐで形成するが、Ｎｉ－Ｐ層を備えた搭載パッドや外部電極は特許文献１の半導体装置に開示されている。特許文献１の半導体装置は、半導体素子と外部電極が樹脂中に封止されており、搭載パッドの搭載パッド本体部、および外部電極の電極本体部を非磁性のＣｕ層で形成し、Ｃｕ層と半導体装置の実装面側に露出する表面層の間に非磁性のＮｉ－Ｐ層を備えている。表面層はレジスト体で覆われていない基板上にＡｕを電鋳して形成されており、Ｎｉ－Ｐ層はＡｕ層上に無電解めっき処理を施して形成されている。Ｃｕ層はＮｉ－Ｐ層上にＣｕを電鋳してレジスト体の厚みを越える状態で形成されており、その上部周縁にはオーバーハング部が形成されている。Ｃｕ層の上面には、ストライクめっき処理によってＡｕ層が形成され、さらにＡｕ層の上面に電鋳処理を施してＡｇ層が形成されている。 In the semiconductor device substrate of the present invention, the mounting pad and the main body of the external electrode are formed of non-magnetic Ni-P, but the mounting pad and the external electrode having a Ni-P layer are disclosed in the semiconductor device of Patent Document 1. In the semiconductor device of Patent Document 1, the semiconductor element and the external electrode are sealed in resin, the mounting pad main body of the mounting pad and the electrode main body of the external electrode are formed of a non-magnetic Cu layer, and the non-magnetic Ni-P layer is provided between the Cu layer and the surface layer exposed on the mounting surface side of the semiconductor device. The surface layer is formed by electroforming Au on a substrate not covered with a resist body, and the Ni-P layer is formed by performing electroless plating on the Au layer. The Cu layer is formed by electroforming Cu on the Ni-P layer in a state that exceeds the thickness of the resist body, and an overhang portion is formed on the upper periphery. An Au layer is formed on the upper surface of the Cu layer by strike plating, and an Ag layer is further formed by performing electroforming on the upper surface of the Au layer.

特開２０１０－４０６７９号公報JP 2010-40679 A

特許文献１の半導体装置によれば、搭載パッドの搭載パッド本体部、および外部電極の電極本体部が、それぞれ非磁性のＣｕ層とＮｉ－Ｐ層とで形成されているので、搭載パッドに磁気に感応する半導体素子が固定されている場合でも、半導体素子に対して磁気的な悪影響を及ぼすことがない。しかし、電鋳処理と、無電解めっき処理と、電鋳処理と、ストライクめっき処理と、電鋳処理を順次施してＡｕ層、Ｎｉ－Ｐ層、Ｃｕ層、Ａｕ層、Ａｇ層を積層形成するので、半導体装置の製造工数が増え、その分だけ製造コストが嵩むのを避けられない。 According to the semiconductor device of Patent Document 1, the mounting pad body of the mounting pad and the electrode body of the external electrode are formed of a non-magnetic Cu layer and Ni-P layer, respectively, so that even if a magnetically sensitive semiconductor element is fixed to the mounting pad, there is no adverse magnetic effect on the semiconductor element. However, since electroforming, electroless plating, electroforming, strike plating, and electroforming are performed in sequence to form a layered Au layer, Ni-P layer, Cu layer, Au layer, and Ag layer, the number of manufacturing steps for the semiconductor device increases, and therefore manufacturing costs inevitably increase.

本発明の目的は、非磁性の搭載パッド（搭載パッド本体部）や外部電極（外部電極本体部）の構造を簡素化して、磁気に感応しない半導体装置用基板や半導体装置をより安価に提供できるようにすることにある。 The object of the present invention is to simplify the structure of non-magnetic mounting pads (mounting pad main body) and external electrodes (external electrode main body) to provide semiconductor device substrates and semiconductor devices that are not sensitive to magnetism at lower cost.

本発明の半導体装置用基板は、基板１６の表面に外部電極３が形成されている。外部電極３は、基板１６の表面に形成される第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えている。外部電極３の外部電極本体部９が非磁性のＮｉ－Ｐで形成されている。外部電極３の外部電極本体部９の表面粗さが、０．２μｍ～０．３μｍである。 The substrate for a semiconductor device of the present invention has an external electrode 3 formed on the surface of a substrate 16. The external electrode 3 includes a third surface layer 7 formed on the surface of the substrate 16, an external electrode main body 9 formed on the surface of the third surface layer 7, and a fourth surface layer 13 formed on the surface of the external electrode main body 9. The external electrode main body 9 of the external electrode 3 is made of nonmagnetic Ni-P . The surface roughness of the external electrode main body 9 of the external electrode 3 is 0.2 μm to 0.3 μm.

外部電極３の外部電極本体部９は、Ｎｉ－Ｐの電解めっき層で形成されている。 The external electrode body 9 of the external electrode 3 is formed from an electrolytic plating layer of Ni-P.

外部電極３の外部電極本体部９のビッカース硬度は４００～６００ＨＶである。The Vickers hardness of the external electrode body 9 of the external electrode 3 is 400 to 600 HV.

外部電極３の総厚みＴ１は２０～１００μｍである。 The total thickness T1 of the external electrode 3 is 20 to 100 μm.

第４表面層１３の厚みは１．５μｍ以上、６．０μｍ以下である。The fourth surface layer 13 has a thickness of 1.5 μm or more and 6.0 μm or less.

本発明の別の半導体装置用基板は、基板１６の表面に半導体素子１の搭載パッド２と外部電極３が形成されている。搭載パッド２は、基板１６の表面に形成される第１表面層６と、第１表面層６の表面に形成される搭載パッド本体部８と、搭載パッド本体部８の表面に形成される第２表面層１２とを備えている。外部電極３は、基板１６の表面に形成される第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えている。搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９は、それぞれ非磁性のＮｉ－Ｐで形成されている。搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９の表面粗さが、０．２μｍ～０．３μｍである。 Another substrate for a semiconductor device according to the present invention has a mounting pad 2 for a semiconductor element 1 and an external electrode 3 formed on a surface of a substrate 16. The mounting pad 2 includes a first surface layer 6 formed on the surface of the substrate 16, a mounting pad main body 8 formed on the surface of the first surface layer 6, and a second surface layer 12 formed on the surface of the mounting pad main body 8. The external electrode 3 includes a third surface layer 7 formed on the surface of the substrate 16, an external electrode main body 9 formed on the surface of the third surface layer 7, and a fourth surface layer 13 formed on the surface of the external electrode main body 9. The mounting pad main body 8 of the mounting pad 2 and the external electrode main body 9 of the external electrode 3 are each made of non-magnetic Ni-P . The surface roughness of the mounting pad main body 8 of the mounting pad 2 and the external electrode main body 9 of the external electrode 3 is 0.2 μm to 0.3 μm.

搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９とが、それぞれＮｉ－Ｐの電解めっき層で形成されている。 The mounting pad body 8 of the mounting pad 2 and the external electrode body 9 of the external electrode 3 are each formed from an electrolytic plating layer of Ni-P.

搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９のビッカース硬度は４００～６００ＨＶである。The Vickers hardness of the mounting pad main body 8 of the mounting pad 2 and the external electrode main body 9 of the external electrode 3 is 400 to 600 HV.

搭載パッド２と外部電極３のそれぞれの総厚みＴ１は２０～１００μｍである。The total thickness T1 of each of the mounting pads 2 and the external electrodes 3 is 20 to 100 μm.

第２表面層１２と第４表面層１３の厚みは１．５μｍ以上、６．０μｍ以下である。The second surface layer 12 and the fourth surface layer 13 each have a thickness of 1.5 μm or more and 6.0 μm or less.

本発明の半導体装置では、半導体素子１と外部電極３が電気的に接続され、樹脂５の内部に封止されている。外部電極３は、半導体装置の実装面Ｓに露出する第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えている。外部電極３の外部電極本体部９が非磁性のＮｉ－Ｐで形成されている。外部電極３の外部電極本体部９の表面粗さが、０．２μｍ～０．３μｍである。 In the semiconductor device of the present invention, the semiconductor element 1 and the external electrode 3 are electrically connected and sealed inside the resin 5. The external electrode 3 includes a third surface layer 7 exposed on the mounting surface S of the semiconductor device, an external electrode main body 9 formed on the surface of the third surface layer 7, and a fourth surface layer 13 formed on the surface of the external electrode main body 9. The external electrode main body 9 of the external electrode 3 is made of non-magnetic Ni-P . The surface roughness of the external electrode main body 9 of the external electrode 3 is 0.2 μm to 0.3 μm.

外部電極３の外部電極本体部９は、Ｎｉ－Ｐの電解めっき層で形成されている。 The external electrode body 9 of the external electrode 3 is formed from an electrolytic plating layer of Ni-P.

外部電極３の外部電極本体部９のビッカース硬度は４００～６００ＨＶである。The Vickers hardness of the external electrode body 9 of the external electrode 3 is 400 to 600 HV.

外部電極３の総厚みＴ１は２０～１００μｍである。 The total thickness T1 of the external electrode 3 is 20 to 100 μm.

第４表面層１３の厚みは１．５μｍ以上、６．０μｍ以下である。The fourth surface layer 13 has a thickness of 1.5 μm or more and 6.0 μm or less.

本発明の別の半導体装置では、搭載パッド２に固定された半導体素子１と外部電極３が電気的に接続され、半導体素子１と搭載パッド２と外部電極３が樹脂５の内部に封止されている。搭載パッド２は、半導体装置の実装面Ｓに露出する第１表面層６と、第１表面層６の表面に形成される搭載パッド本体部８と、搭載パッド本体部８の表面に形成される第２表面層１２を備えている。外部電極３は、半導体装置の実装面Ｓに露出する第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３を備えている。搭載パッド２の搭載パッド本体部８、および外部電極３の外部電極本体部９が非磁性のＮｉ－Ｐで形成されている。搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９の表面粗さが、０．２μｍ～０．３μｍである。 In another semiconductor device of the present invention, a semiconductor element 1 fixed to a mounting pad 2 and an external electrode 3 are electrically connected, and the semiconductor element 1, the mounting pad 2, and the external electrode 3 are sealed inside a resin 5. The mounting pad 2 includes a first surface layer 6 exposed to the mounting surface S of the semiconductor device, a mounting pad main body 8 formed on the surface of the first surface layer 6, and a second surface layer 12 formed on the surface of the mounting pad main body 8. The external electrode 3 includes a third surface layer 7 exposed to the mounting surface S of the semiconductor device, an external electrode main body 9 formed on the surface of the third surface layer 7, and a fourth surface layer 13 formed on the surface of the external electrode main body 9. The mounting pad main body 8 of the mounting pad 2 and the external electrode main body 9 of the external electrode 3 are formed of nonmagnetic Ni-P . The surface roughness of the mounting pad main body 8 of the mounting pad 2 and the external electrode main body 9 of the external electrode 3 is 0.2 μm to 0.3 μm.

搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９は、それぞれＮｉ－Ｐの電解めっき層で形成されている。The mounting pad main body 8 of the mounting pad 2 and the external electrode main body 9 of the external electrode 3 are each formed of an electrolytic plating layer of Ni--P.

搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９のビッカース硬度は４００～６００ＨＶである。The Vickers hardness of the mounting pad main body 8 of the mounting pad 2 and the external electrode main body 9 of the external electrode 3 is 400 to 600 HV.

搭載パッド２と外部電極３のそれぞれの総厚みＴ１は２０～１００μｍである。The total thickness T1 of each of the mounting pads 2 and the external electrodes 3 is 20 to 100 μm.

第２表面層１２と第４表面層１３の厚みは１．５μｍ以上、６．０μｍ以下である。The second surface layer 12 and the fourth surface layer 13 each have a thickness of 1.5 μm or more and 6.0 μm or less.

本発明の半導体装置用基板では、外部電極３が基板１６の表面に形成される第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えるようにした。また、外部電極３の外部電極本体部９は非磁性のＮｉ－Ｐで形成するようにした。こうした半導体装置用基板によれば、表面層に非磁性の薄いＮｉ－Ｐ層を形成したうえで、Ｎｉ－Ｐ層に厚いＣｕ層を形成し、さらにオーバーハング部に薄いＡｕ層を形成していた従来の半導体装置用基板に比べて、外部電極本体部９の構造を簡素化できる。また、外部電極本体部９の全体を非磁性のＮｉ－Ｐで形成するので、外部電極本体部９の全体を磁気に感応しないものとすることができる。したがって、本発明の半導体装置用基板を使用して、磁気に感応する半導体素子１を備えた半導体装置、例えば磁気センサーを構成するような場合には、半導体装置の磁気安定性を向上しながら全体コストを削減できる。 In the semiconductor device substrate of the present invention, the external electrode 3 is provided with a third surface layer 7 formed on the surface of the substrate 16, an external electrode body 9 formed on the surface of the third surface layer 7, and a fourth surface layer 13 formed on the surface of the external electrode body 9. The external electrode body 9 of the external electrode 3 is also formed of non-magnetic Ni-P. With such a semiconductor device substrate, the structure of the external electrode body 9 can be simplified compared to a conventional semiconductor device substrate in which a non-magnetic thin Ni-P layer is formed on the surface layer, a thick Cu layer is formed on the Ni-P layer, and a thin Au layer is further formed on the overhang portion. In addition, since the entire external electrode body 9 is formed of non-magnetic Ni-P, the entire external electrode body 9 can be made insensitive to magnetism. Therefore, when the semiconductor device substrate of the present invention is used to configure a semiconductor device having a magnetically sensitive semiconductor element 1, such as a magnetic sensor, the overall cost of the semiconductor device can be reduced while improving the magnetic stability.

外部電極３の外部電極本体部９が、Ｎｉ－Ｐの電解めっき層で形成されるようにした。こうした半導体装置用基板によれば、外部電極本体部９をストライクめっき処理などの下地処理を行う必要もなく容易に形成することができる。因みに、外部電極本体部をＣｕで構成する場合には、基板の表面に表面層を形成した後、ストライクめっき処理を施す必要があり、その分だけ半導体装置のコストが高くなるのを避けられなかった。 The external electrode body 9 of the external electrode 3 is formed from an electrolytic plating layer of Ni-P. With such a semiconductor device substrate, the external electrode body 9 can be easily formed without the need for surface preparation such as strike plating. Incidentally, if the external electrode body is made of Cu, it is necessary to perform strike plating after forming a surface layer on the surface of the substrate, which inevitably increases the cost of the semiconductor device.

外部電極３の外部電極本体部９のビッカース硬度を４００～６００ＨＶとするのは、外部電極本体部９のビッカース硬度が４００ＨＶ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、外部電極３が脱落するおそれがあり、ビッカース硬度が６００ＨＶを越えると、外部電極３に負荷がかかった時に割れが生じやすくなるからである。 The Vickers hardness of the external electrode body 9 of the external electrode 3 is set to 400 to 600 HV because if the Vickers hardness of the external electrode body 9 is less than 400 HV, there is a risk that the external electrode 3 will fall off when the substrate 16 is physically peeled off or in the completed semiconductor device, and if the Vickers hardness exceeds 600 HV, the external electrode 3 will be more likely to crack when a load is applied.

外部電極３の総厚みＴ１が２０μｍ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、外部電極３が脱落するおそれがあり、外部電極３の総厚みＴ１が１００μｍを越えると生産性（コスト面）が悪くなる。 If the total thickness T1 of the external electrodes 3 is less than 20 μm, there is a risk that the external electrodes 3 will fall off when the substrate 16 is physically peeled off or in the completed semiconductor device, and if the total thickness T1 of the external electrodes 3 exceeds 100 μm, productivity (cost) will be reduced.

本発明の別の半導体装置用基板では、搭載パッド２が基板１６の表面に形成される第１表面層６と、第１表面層６の表面に形成される搭載パッド本体部８と、搭載パッド本体部８の表面に形成される第２表面層１２を備えるようにした。さらに、外部電極３が、基板１６の表面に形成される第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３とを備えるようにした。また、搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９は、それぞれ非磁性のＮｉ－Ｐで形成するようにした。こうした半導体装置用基板によれば、表面層に非磁性の薄いＮｉ－Ｐ層を形成したうえで、Ｎｉ－Ｐ層に厚いＣｕ層を形成し、さらにオーバーハング部に薄いＡｕ層を形成していた従来の半導体装置用基板に比べて、搭載パッド本体部８および外部電極本体部９の構造を簡素化できる。また、搭載パッド本体部８および外部電極本体部９の全体を非磁性のＮｉ－Ｐで形成するので、搭載パッド本体部８および外部電極本体部９の全体を磁気に感応しないものとすることができる。したがって、本発明の半導体装置用基板を使用して、磁気に感応する半導体素子１を備えた半導体装置、例えば磁気センサーを構成するような場合には、半導体装置の磁気安定性を向上しながら全体コストを削減できる。 In another semiconductor device substrate of the present invention, the mounting pad 2 is provided with a first surface layer 6 formed on the surface of the substrate 16, a mounting pad main body 8 formed on the surface of the first surface layer 6, and a second surface layer 12 formed on the surface of the mounting pad main body 8. Furthermore, the external electrode 3 is provided with a third surface layer 7 formed on the surface of the substrate 16, an external electrode main body 9 formed on the surface of the third surface layer 7, and a fourth surface layer 13 formed on the surface of the external electrode main body 9. Furthermore, the mounting pad main body 8 of the mounting pad 2 and the external electrode main body 9 of the external electrode 3 are each formed of nonmagnetic Ni-P. According to such a semiconductor device substrate, the structure of the mounting pad main body 8 and the external electrode main body 9 can be simplified compared to a conventional semiconductor device substrate in which a nonmagnetic thin Ni-P layer is formed on the surface layer, a thick Cu layer is formed on the Ni-P layer, and a thin Au layer is further formed on the overhang portion. In addition, since the entire mounting pad body 8 and the entire external electrode body 9 are made of non-magnetic Ni-P, the entire mounting pad body 8 and the entire external electrode body 9 can be made insensitive to magnetism. Therefore, when the semiconductor device substrate of the present invention is used to construct a semiconductor device having a magnetically sensitive semiconductor element 1, such as a magnetic sensor, the overall cost can be reduced while improving the magnetic stability of the semiconductor device.

搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９が、それぞれＮｉ－Ｐの電解めっき層で形成されるようにした。こうした半導体装置用基板によれば、搭載パッド本体部８および外部電極本体部９をストライクめっき処理などの下地処理を行う必要もなく容易に形成することができるので、その分だけ半導体装置を安価に提供できる。 The mounting pad body 8 of the mounting pad 2 and the external electrode body 9 of the external electrode 3 are each formed from an electrolytic plating layer of Ni-P. With such a semiconductor device substrate, the mounting pad body 8 and the external electrode body 9 can be easily formed without the need for surface preparation such as strike plating, which allows the semiconductor device to be provided at a lower cost.

搭載パッド２の搭載パッド本体部８と、外部電極３の外部電極本体部９のビッカース硬度を４００～６００ＨＶとするのは、搭載パッド本体部８と外部電極本体部９のビッカース硬度が４００ＨＶ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、搭載パッド２や外部電極３が脱落するおそれがあり、ビッカース硬度が６００ＨＶを越えると、搭載パッド２や外部電極３に負荷がかかった時に割れが生じやすくなるからである。 The Vickers hardness of the mounting pad body 8 of the mounting pad 2 and the external electrode body 9 of the external electrode 3 is set to 400 to 600 HV because if the Vickers hardness of the mounting pad body 8 and the external electrode body 9 is less than 400 HV, there is a risk that the mounting pad 2 or the external electrode 3 may fall off when the substrate 16 is physically peeled off or in the completed semiconductor device, and if the Vickers hardness exceeds 600 HV, the mounting pad 2 or the external electrode 3 will be more likely to crack when a load is applied.

搭載パッド２と外部電極３のそれぞれの総厚みＴ１が２０μｍ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、搭載パッド２および外部電極３が脱落するおそれがあり、搭載パッド２および外部電極３のそれぞれの総厚みＴ１が１００μｍを越えると生産性（コスト面）が悪くなる。 If the total thickness T1 of the mounting pad 2 and the external electrode 3 is less than 20 μm, there is a risk that the mounting pad 2 and the external electrode 3 may fall off when the substrate 16 is physically peeled off or in the completed semiconductor device, and if the total thickness T1 of the mounting pad 2 and the external electrode 3 exceeds 100 μm, productivity (cost) will be reduced.

本発明の半導体装置では、半導体素子１と外部電極３が電気的に接続されて、樹脂５の内部に封止されている。外部電極３は、半導体装置の実装面Ｓに露出する第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３を備えるようにした。また、外部電極３の外部電極本体部９を非磁性のＮｉ－Ｐで形成するようにした。こうした半導体装置によれば、表面層に非磁性の薄いＮｉ－Ｐ層を形成したうえで、Ｎｉ－Ｐ層に厚いＣｕ層を形成し、さらにオーバーハング部に薄いＡｕ層を形成していた従来の半導体装置に比べて、外部電極本体部９の構造を簡素化できる。また、外部電極本体部９の全体を非磁性のＮｉ－Ｐで形成するので、外部電極本体部９の全体を磁気に感応しないものとすることができる。したがって、磁気に感応する半導体素子１を備えた半導体装置、例えば磁気センサーの場合には、半導体装置の磁気安定性を向上しながら全体コストを削減できる。加えて、搭載パッド２を省略できる分だけ半導体装置の構造を簡素化して、その製造コストを削減できる。 In the semiconductor device of the present invention, the semiconductor element 1 and the external electrode 3 are electrically connected and sealed inside the resin 5. The external electrode 3 is provided with a third surface layer 7 exposed to the mounting surface S of the semiconductor device, an external electrode body 9 formed on the surface of the third surface layer 7, and a fourth surface layer 13 formed on the surface of the external electrode body 9. In addition, the external electrode body 9 of the external electrode 3 is formed of nonmagnetic Ni-P. According to such a semiconductor device, the structure of the external electrode body 9 can be simplified compared to a conventional semiconductor device in which a nonmagnetic thin Ni-P layer is formed on the surface layer, a thick Cu layer is formed on the Ni-P layer, and a thin Au layer is further formed on the overhang portion. In addition, since the entire external electrode body 9 is formed of nonmagnetic Ni-P, the entire external electrode body 9 can be made insensitive to magnetism. Therefore, in the case of a semiconductor device equipped with a magnetically sensitive semiconductor element 1, such as a magnetic sensor, the overall cost can be reduced while improving the magnetic stability of the semiconductor device. In addition, the structure of the semiconductor device can be simplified by omitting the mounting pad 2, reducing the manufacturing costs.

外部電極３の外部電極本体部９は、Ｎｉ－Ｐの電解めっき層で形成するようにした。こうした半導体装置によれば、外部電極本体部９を、ストライクめっき処理などの下地処理を行う必要もなく容易に形成することができ、その分だけ半導体装置をさらに安価に提供できる。 The external electrode body 9 of the external electrode 3 is formed from an electrolytic plating layer of Ni-P. With such a semiconductor device, the external electrode body 9 can be easily formed without the need for surface preparation such as strike plating, and the semiconductor device can be provided at a lower cost.

外部電極３の外部電極本体部９のビッカース硬度を４００～６００ＨＶとした。こうした半導体装置において、外部電極本体部９のビッカース硬度が４００ＨＶ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、外部電極３が脱落するおそれがある。また、ビッカース硬度が６００ＨＶを越えると、外部電極３に負荷がかかった時に割れが生じやすくなる。 The Vickers hardness of the external electrode body 9 of the external electrode 3 is set to 400 to 600 HV. In such a semiconductor device, if the Vickers hardness of the external electrode body 9 is less than 400 HV, there is a risk that the external electrode 3 will fall off when the substrate 16 is physically peeled off or in the completed semiconductor device. Furthermore, if the Vickers hardness exceeds 600 HV, the external electrode 3 will be more likely to crack when a load is applied.

外部電極３の総厚みＴ１は２０～１００μｍとした。こうした半導体装置において、外部電極３の総厚みＴ１が２０μｍ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、外部電極３が脱落するおそれがあり、外部電極３の総厚みＴ１が１００μｍを越えると生産性（コスト面）が悪くなる。 The total thickness T1 of the external electrodes 3 is set to 20 to 100 μm. In such a semiconductor device, if the total thickness T1 of the external electrodes 3 is less than 20 μm, there is a risk that the external electrodes 3 will fall off when the substrate 16 is physically peeled off or in the completed semiconductor device, and if the total thickness T1 of the external electrodes 3 exceeds 100 μm, productivity (cost) will be reduced.

搭載パッド２に固定された半導体素子１と外部電極３が電気的に接続され、これらの各部材１・２・３が樹脂５の内部に封止されている別の半導体装置では、搭載パッド２が、第１表面層６と、第１表面層６の表面に形成される搭載パッド本体部８と、搭載パッド本体部８の表面に形成される第２表面層１２とを備えるようにした。また、外部電極３は、半導体装置の実装面Ｓに露出する第３表面層７と、第３表面層７の表面に形成される外部電極本体部９と、外部電極本体部９の表面に形成される第４表面層１３を備えるようにした。さらに、搭載パッド本体部８および外部電極本体部９は非磁性のＮｉ－Ｐで形成されるようにした。こうした半導体装置によれば、上記の半導体装置と同様に、従来の半導体装置に比べて、搭載パッド本体部８と外部電極本体部９の構造を簡素化できる。また、搭載パッド本体部８および外部電極本体部９の全体を非磁性のＮｉ－Ｐで形成するので、搭載パッド本体部８および外部電極本体部９の全体を磁気に感応しないものとすることができる。したがって、磁気に感応する半導体素子１を備えた半導体装置、例えば磁気センサーの場合には、半導体装置の磁気安定性を向上しながら全体コストを削減できる。 In another semiconductor device in which the semiconductor element 1 fixed to the mounting pad 2 and the external electrode 3 are electrically connected and these members 1, 2, and 3 are sealed inside the resin 5, the mounting pad 2 is provided with a first surface layer 6, a mounting pad main body 8 formed on the surface of the first surface layer 6, and a second surface layer 12 formed on the surface of the mounting pad main body 8. The external electrode 3 is provided with a third surface layer 7 exposed to the mounting surface S of the semiconductor device, an external electrode main body 9 formed on the surface of the third surface layer 7, and a fourth surface layer 13 formed on the surface of the external electrode main body 9. Furthermore, the mounting pad main body 8 and the external electrode main body 9 are made of nonmagnetic Ni-P. According to this semiconductor device, as with the above-mentioned semiconductor device, the structure of the mounting pad main body 8 and the external electrode main body 9 can be simplified compared to conventional semiconductor devices. Furthermore, since the entire mounting pad main body 8 and the external electrode main body 9 are formed of nonmagnetic Ni-P, the entire mounting pad main body 8 and the external electrode main body 9 can be made insensitive to magnetism. Therefore, in the case of a semiconductor device equipped with a magnetically sensitive semiconductor element 1, such as a magnetic sensor, the overall cost can be reduced while improving the magnetic stability of the semiconductor device.

搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９は、それぞれＮｉ－Ｐの電解めっき層で形成するようにした。こうした半導体装置によれば、搭載パッド本体部８および外部電極本体部９をストライクめっき処理などの下地処理を行う必要もなく容易に形成することができるので、その分だけ半導体装置を安価に提供できる。 The mounting pad body 8 of the mounting pad 2 and the external electrode body 9 of the external electrode 3 are each formed from an electrolytic plating layer of Ni-P. With such a semiconductor device, the mounting pad body 8 and the external electrode body 9 can be easily formed without the need for surface preparation such as strike plating, making it possible to provide a semiconductor device at a lower cost.

搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９のビッカース硬度を４００～６００ＨＶとした。こうした半導体装置において、搭載パッド本体部８と外部電極本体部９のビッカース硬度が４００ＨＶ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、搭載パッド２や外部電極３が脱落するおそれがある。また、ビッカース硬度が６００ＨＶを越えると、搭載パッド２や外部電極３に負荷がかかった時に割れが生じやすくなる。 The Vickers hardness of the mounting pad body 8 of the mounting pad 2 and the external electrode body 9 of the external electrode 3 is set to 400 to 600 HV. In such a semiconductor device, if the Vickers hardness of the mounting pad body 8 and the external electrode body 9 is less than 400 HV, there is a risk that the mounting pad 2 and the external electrode 3 will fall off when the substrate 16 is physically peeled off or in the completed semiconductor device. Furthermore, if the Vickers hardness exceeds 600 HV, cracks will easily occur when a load is applied to the mounting pad 2 and the external electrode 3.

搭載パッド２と外部電極３のそれぞれの総厚みＴ１は２０～１００μｍとした。こうした半導体装置において、搭載パッド２と外部電極３のそれぞれの総厚みＴ１が２０μｍ未満であると、基板１６を物理的に剥離除去する時や、完成した半導体装置において、搭載パッド２や外部電極３が脱落するおそれがあり、搭載パッド２と外部電極３のそれぞれの総厚みＴ１が１００μｍを越えると生産性（コスト面）が悪くなる。 The total thickness T1 of each of the mounting pads 2 and external electrodes 3 is set to 20 to 100 μm. In such a semiconductor device, if the total thickness T1 of each of the mounting pads 2 and external electrodes 3 is less than 20 μm, there is a risk that the mounting pads 2 and external electrodes 3 may fall off when the substrate 16 is physically peeled off or in the completed semiconductor device, and if the total thickness T1 of each of the mounting pads 2 and external electrodes 3 exceeds 100 μm, productivity (cost) will be reduced.

本発明の実施例１に係る半導体装置の縦断正面図である。1 is a vertical sectional front view of a semiconductor device according to a first embodiment of the present invention; 半導体装置を底面側から見た斜視図である。2 is a perspective view of the semiconductor device as viewed from the bottom side; FIG. （ａ）～（ｆ）は、本発明の実施例１に係る半導体装置用基板の製造過程を示す説明図である。4A to 4F are explanatory diagrams showing a manufacturing process of a substrate for a semiconductor device according to a first embodiment of the present invention. （ａ）～（ｄ）は、本発明の実施例１に係る半導体装置の製造過程を示す説明図である。1A to 1D are explanatory diagrams showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention. 本発明の実施例２に係る半導体装置の縦断正面図である。FIG. 11 is a vertical sectional front view of a semiconductor device according to a second embodiment of the present invention. 本発明の実施例３に係る半導体装置の縦断正面図である。FIG. 11 is a vertical sectional front view of a semiconductor device according to a third embodiment of the present invention.

（実施例１） 図１ないし図４に本発明の実施例１に係る半導体装置用基板およびその製造過程と、半導体装置用基板上に半導体素子１が実装された半導体装置を示す。図１に示すように半導体装置は、磁気に感応する（磁界の影響を受けやすい）半導体素子１と、半導体装置の実装面Ｓに露出する搭載パッド２および６個の外部電極３と、半導体素子１と外部電極３とを電気的に接続するワイヤー４とを、絶縁性の樹脂（封止材）５の内部に封止して構成されており、表面実装用のユニット電子部品（半導体装置）として使用される。搭載パッド２は半導体装置の実装面Ｓの中央に配置され、外部電極３は搭載パッド２を間に挟む状態で３個ずつ直線列状に配置されている。半導体装置は扁平な直方体状に形成されている。 (Example 1) Figures 1 to 4 show a semiconductor device substrate according to Example 1 of the present invention, a manufacturing process thereof, and a semiconductor device in which a semiconductor element 1 is mounted on the semiconductor device substrate. As shown in Figure 1, the semiconductor device is configured by sealing a magnetically sensitive (easily affected by magnetic fields) semiconductor element 1, mounting pads 2 and six external electrodes 3 exposed on the mounting surface S of the semiconductor device, and wires 4 electrically connecting the semiconductor element 1 and the external electrodes 3 inside an insulating resin (sealant) 5, and is used as a unit electronic component (semiconductor device) for surface mounting. The mounting pads 2 are arranged in the center of the mounting surface S of the semiconductor device, and the external electrodes 3 are arranged in a linear row of three electrodes each, sandwiching the mounting pads 2 between them. The semiconductor device is formed in a flat rectangular parallelepiped shape.

図１に示すように、搭載パッド２と外部電極３とは、それぞれ半導体装置の実装面Ｓに露出する第１表面層６および第３表面層７と、第１表面層６に連続する搭載パッド本体部８と、第３表面層７に連続する外部電極本体部９と、両本体部８・９の表面を覆う第２表面層１２、および第４表面層１３とを備えている。搭載パッド本体部８と外部電極本体部９とは、それぞれ非磁性のＮｉ－Ｐで形成されており、各表面層６・７・１２・１３はそれぞれ金、銀、パラジウム、スズなどのいずれか１種の非磁性の金属（貴金属）からなる単層、または２種以上の金属（貴金属）が積層された層で構成されている。この実施例では、実装面Ｓに露出する第１表面層６および第３表面層７を金で形成し、両本体部８・９の表面を覆う第２表面層１２および第４表面層１３は銀で形成した。 As shown in FIG. 1, the mounting pad 2 and the external electrode 3 each include a first surface layer 6 and a third surface layer 7 exposed on the mounting surface S of the semiconductor device, a mounting pad main body 8 continuous with the first surface layer 6, an external electrode main body 9 continuous with the third surface layer 7, and a second surface layer 12 and a fourth surface layer 13 covering the surfaces of both main bodies 8 and 9. The mounting pad main body 8 and the external electrode main body 9 are each formed of non-magnetic Ni-P, and each of the surface layers 6, 7, 12, and 13 is composed of a single layer made of one type of non-magnetic metal (precious metal) such as gold, silver, palladium, or tin, or a layer in which two or more types of metal (precious metal) are laminated. In this embodiment, the first surface layer 6 and the third surface layer 7 exposed on the mounting surface S are formed of gold, and the second surface layer 12 and the fourth surface layer 13 covering the surfaces of both main bodies 8 and 9 are formed of silver.

半導体装置は、半導体装置用基板を形成する過程と、半導体装置用基板に半導体素子１を実装する過程を経て形成される。半導体装置用基板は、基板１６の表面にパターンレジストを形成するレジストパターニング工程と、レジストパターニング工程で形成されたパターンレジストを用いて基板１６の表面に第１表面層６と第３表面層７を形成する第１金属層形成工程と、第１表面層６および第３表面層７の表面に、搭載パッド本体部８と外部電極本体部９を形成する本体部形成工程と、搭載パッド本体部８と外部電極本体部９の表面に第２表面層１２と第４表面層１３を形成する第２金属層形成工程を経て形成される。この後、半導体素子１の実装工程、ワイヤー４を用いたボンディング工程、樹脂封止工程、基板剥離工程、ダイシング工程を経て半導体装置が完成する。以下に半導体装置用基板と半導体装置の製造過程の概略を説明する。 The semiconductor device is formed through a process of forming a substrate for a semiconductor device and a process of mounting a semiconductor element 1 on the substrate for a semiconductor device. The substrate for a semiconductor device is formed through a resist patterning process of forming a pattern resist on the surface of the substrate 16, a first metal layer forming process of forming a first surface layer 6 and a third surface layer 7 on the surface of the substrate 16 using the pattern resist formed in the resist patterning process, a body forming process of forming a mounting pad main body 8 and an external electrode main body 9 on the surfaces of the first surface layer 6 and the third surface layer 7, and a second metal layer forming process of forming a second surface layer 12 and a fourth surface layer 13 on the surfaces of the mounting pad main body 8 and the external electrode main body 9. After this, the semiconductor device is completed through a mounting process of the semiconductor element 1, a bonding process using a wire 4, a resin sealing process, a substrate peeling process, and a dicing process. The manufacturing process of the substrate for a semiconductor device and the semiconductor device will be outlined below.

図３（ａ）に示すようにレジストパターニング工程では、導電性の金属板で形成した基板１６の表面に感光性のフィルムレジストをラミネートしてレジスト層１７を形成し、該レジスト層１７の表面にパターンフィルム１８を密着させ、紫外線光ランプ１９から紫外線光を照射して露光する。このとき、紫外線光はパターンフィルム１８に形成した透光孔２０に面しているレジスト層１７に照射されて、露光したレジスト層１７を硬化させる。パターンフィルム１８で遮蔽されたレジスト層１７の未露光部は現像により溶解除去され、図３（ｂ）に示すように露光部分のみが基板１６上に残り、露光部分の間に搭載パッド２および外部電極３を形成するための通孔を有するパターンレジストが形成される。 As shown in FIG. 3(a), in the resist patterning process, a photosensitive film resist is laminated on the surface of a substrate 16 formed from a conductive metal plate to form a resist layer 17, a pattern film 18 is attached to the surface of the resist layer 17, and ultraviolet light is irradiated from an ultraviolet lamp 19 to expose the resist layer 17. At this time, the ultraviolet light is irradiated to the resist layer 17 facing the light-transmitting hole 20 formed in the pattern film 18, and the exposed resist layer 17 is hardened. The unexposed parts of the resist layer 17 shielded by the pattern film 18 are dissolved and removed by development, and only the exposed parts remain on the substrate 16 as shown in FIG. 3(b), and a pattern resist having through holes for forming the mounting pads 2 and external electrodes 3 between the exposed parts is formed.

図３（ｃ）に示すように第１金属層形成工程では、めっき前処理（脱脂、酸浸漬、酸化膜除去、活性化、化学エッチング、電解処理、ストライクメッキなど）が施された基板１６を電鋳槽に浸漬し、先のパターンレジストに露出している基板１６に金を電鋳（めっき）して第１表面層６および第３表面層７を形成する。このとき、第１表面層６および第３表面層７の厚みは０．０４μｍ以上１．０μｍ以下とすることが好ましく、本実施例では０．１μｍになるように電鋳（めっき）時間を調整した。第１表面層６および第３表面層７の厚みが０．０４μｍ未満であると、半導体装置の実装時のはんだ濡れ性が悪い。また、Ｎｉ－Ｐ層（搭載パッド本体部８および外部電極本体部９）と基板１６の密着性が強固になりすぎて、基板１６を剥離除去するのが困難になるおそれがある。また、第１表面層６および第３表面層７の厚みが１．０μｍを越えると、実装された半導体装置のはんだ接合強度を悪化させるおそれがある。 As shown in FIG. 3(c), in the first metal layer formation process, the substrate 16 that has been subjected to pre-plating treatment (degreasing, acid immersion, oxide film removal, activation, chemical etching, electrolytic treatment, strike plating, etc.) is immersed in an electroforming tank, and gold is electroformed (plated) on the substrate 16 exposed to the previous pattern resist to form the first surface layer 6 and the third surface layer 7. At this time, the thickness of the first surface layer 6 and the third surface layer 7 is preferably 0.04 μm or more and 1.0 μm or less, and in this embodiment, the electroforming (plating) time was adjusted so that it was 0.1 μm. If the thickness of the first surface layer 6 and the third surface layer 7 is less than 0.04 μm, the solder wettability during mounting of the semiconductor device is poor. In addition, the adhesion between the Ni-P layer (mounting pad main body 8 and external electrode main body 9) and the substrate 16 becomes too strong, which may make it difficult to peel and remove the substrate 16. Furthermore, if the thickness of the first surface layer 6 and the third surface layer 7 exceeds 1.0 μm, the solder joint strength of the mounted semiconductor device may deteriorate.

次の本体部形成工程では、図３（ｄ）に示すように基板１６を再び電鋳槽に浸漬し、表面層６・７の表面側にＮｉ－Ｐの電解めっき処理を施して搭載パッド本体部８と外部電極本体部９とを形成する。このとき、電鋳（めっき）処理時間を調整することで、搭載パッド本体部８（搭載パッド２）と外部電極本体部９（外部電極３）の上部に、オーバーハング部１０・１１を形成することができる。オーバーハング部１０・１１は、本体部形成工程において、各本体部８・９をレジスト層１７の厚さを越えて電鋳（めっき）することで形成され、オーバーハング部１０・１１の周縁部分（先端部分）は先の硬化しているレジスト層１７側へ張出して形成される。なお、第１表面層６や第３表面層７を形成せずに、基板１６の表面にＮｉ－Ｐ層を直接形成した場合には、Ｎｉ－Ｐ層と基板１６が強固に密着するため、基板１６を剥離除去するのが困難となる。 In the next main body forming process, as shown in FIG. 3(d), the substrate 16 is again immersed in the electroforming tank, and the surface side of the surface layers 6 and 7 is subjected to Ni-P electroplating to form the mounting pad main body 8 and the external electrode main body 9. At this time, by adjusting the electroforming (plating) process time, overhangs 10 and 11 can be formed on the upper part of the mounting pad main body 8 (mounting pad 2) and the external electrode main body 9 (external electrode 3). The overhangs 10 and 11 are formed by electroforming (plating) each of the main bodies 8 and 9 beyond the thickness of the resist layer 17 in the main body forming process, and the peripheral parts (tip parts) of the overhangs 10 and 11 are formed to protrude toward the previously hardened resist layer 17. Note that if the Ni-P layer is formed directly on the surface of the substrate 16 without forming the first surface layer 6 or the third surface layer 7, the Ni-P layer and the substrate 16 will adhere strongly to each other, making it difficult to peel off and remove the substrate 16.

Ｎｉ－Ｐ層で形成された搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９の表面粗さ（算術平均粗さＲａ）は、０．２～０．３μｍであり、各本体部８・９の表面に形成する第２表面層１２および第４表面層１３の厚みを薄く形成することにより、各表面層１２・１３の表面状態が各本体部８・９の表面に倣って現れることになる。因みに、第２表面層１２と第４表面層１３の表面が平滑すぎると、半導体素子１の搭載パッド２に対する搭載性はよくなるものの、樹脂５との密着性が悪くなる。また、第２表面層１２と第４表面層１３の表面が粗すぎると、半導体素子１の電極と外部電極３を電気的に接続するときのボンディング性が悪くなる。なお、搭載パッド本体部と外部電極本体部がＮｉで形成してある場合の各表面層の表面粗さ（算術平均粗さＲａ）は０．３～０．５μｍであり、Ｎｉ－Ｐ層で形成した搭載パッド２と外部電極３の表面が、若干ではあるものの平滑に形成されている。 The surface roughness (arithmetic mean roughness Ra) of the mounting pad body 8 of the mounting pad 2 and the external electrode body 9 of the external electrode 3, which are formed of a Ni-P layer, is 0.2 to 0.3 μm, and by forming the second surface layer 12 and the fourth surface layer 13 formed on the surface of each body 8 and 9 thin, the surface condition of each surface layer 12 and 13 appears to imitate the surface of each body 8 and 9. Incidentally, if the surfaces of the second surface layer 12 and the fourth surface layer 13 are too smooth, the mounting property of the semiconductor element 1 on the mounting pad 2 will be improved, but the adhesion with the resin 5 will be poor. In addition, if the surfaces of the second surface layer 12 and the fourth surface layer 13 are too rough, the bonding property when electrically connecting the electrode of the semiconductor element 1 and the external electrode 3 will be poor. In addition, when the mounting pad main body and the external electrode main body are made of Ni, the surface roughness (arithmetic mean roughness Ra) of each surface layer is 0.3 to 0.5 μm, and the surfaces of the mounting pad 2 and the external electrode 3, which are made of a Ni-P layer, are slightly smooth.

次の第２金属層形成工程では、図３（ｅ）に示すように各本体部８・９の表面に銀を電鋳（めっき）して第２表面層１２と第４表面層１３を形成する。このとき、各表面層１２・１３の厚みは１．５μｍ以上６．０μｍ以下であることが好ましく、本実施例では２μｍになるように電鋳（めっき）時間が調整される。各表面層１２・１３の厚みが１．５μｍ未満であると、ボンディング性が悪くなり、各表面層１２・１３の厚みが６．０μｍを越えると、コストが嵩む不利がある。なお、各表面層１２・１３が各本体部８・９の表面に密着形成しにくい場合には、各表面層１２・１３の電鋳（めっき）前に、各本体部８・９の表面にめっき前処理を行って、各表面層１２・１３の各本体部８・９に対する密着性を高めることが望ましい。搭載パッド本体部８と外部電極本体部９とは、搭載パッド２と外部電極３のそれぞれの総厚みＴ１が２０～１００μｍの範囲内になるようにすることが好ましく、本実施例では搭載パッド２と外部電極３のそれぞれの総厚みＴ１が４０μｍとなるように形成した。第２表面層１２と第４表面層１３の厚みが薄ければ、磁気センサー（半導体素子１）への影響は少なくなる。ただし、半導体素子１の特性や各表面層１２・１３の厚みや面積によっては、磁気センサー（半導体素子１）への影響の度合いが変わることもある。 In the next second metal layer forming process, as shown in FIG. 3(e), the surface of each main body portion 8 and 9 is electroformed (plated) with silver to form the second surface layer 12 and the fourth surface layer 13. At this time, the thickness of each surface layer 12 and 13 is preferably 1.5 μm or more and 6.0 μm or less, and in this embodiment, the electroformation (plating) time is adjusted so that it becomes 2 μm. If the thickness of each surface layer 12 and 13 is less than 1.5 μm, the bonding property is deteriorated, and if the thickness of each surface layer 12 and 13 exceeds 6.0 μm, there is a disadvantage of increased costs. In addition, if it is difficult to form each surface layer 12 and 13 in close contact with the surface of each main body portion 8 and 9, it is desirable to perform a plating pretreatment on the surface of each main body portion 8 and 9 before electroforming (plating) each surface layer 12 and 13 to increase the adhesion of each surface layer 12 and 13 to each main body portion 8 and 9. The mounting pad main body 8 and the external electrode main body 9 are preferably formed so that the total thickness T1 of the mounting pad 2 and the external electrode 3 is within the range of 20 to 100 μm, and in this embodiment, the mounting pad 2 and the external electrode 3 are formed so that the total thickness T1 is 40 μm. If the second surface layer 12 and the fourth surface layer 13 are thin, the effect on the magnetic sensor (semiconductor element 1) is small. However, the degree of effect on the magnetic sensor (semiconductor element 1) may vary depending on the characteristics of the semiconductor element 1 and the thickness and area of each surface layer 12 and 13.

第２金属層形成工程を経て得られた半導体装置用基板のブランクに残っているレジスト層１７を除去することにより、図３（ｆ）に示すように基板１６上に搭載パッド２と外部電極３とが形成された半導体装置用基板を得ることができる。上記の半導体装置用基板における複数個の各本体部８・９に対して硬度の計測を行ったところ、搭載パッド本体部８および外部電極本体部９のビッカース硬度は４００～６００ＨＶであった。また、レジスト層１７が除去された状態の半導体装置用基板について、搭載パッド２および外部電極３のシェア強度試験を行って、搭載パッド２および外部電極３と基板１６の密着度合いを確認した。シェア強度試験では、基板１６を固定したうえで、搭載パッド２および外部電極３の周側面にシェアツールをあてがい、シェアツールに基板１６と平行な力を作用させて、搭載パッド２および外部電極３が基板１６から脱落時の荷重を計測する。本実施例の半導体装置用基板におけるシェア強度の目標値は、１００～５００ｇであり、計測結果の平均荷重は２９７ｇであった。搭載パッド本体部および外部電極本体部がＮｉで形成してある従来の半導体装置用基板におけるシェア強度は、平均荷重が３２４ｇであるので、ほぼ同等のシェア強度を発揮できている。なお、搭載パッド２および外部電極３と基板１６の密着強度が小さいと、半導体素子１を実装するとき、ボンディング処理を行うとき、樹脂封止処理などを行う場合に、搭載パッド２および外部電極３が基板１６から脱落するおそれがある。また、搭載パッド２および外部電極３と基板１６の密着強度が大きすぎると、基板１６を剥離除去するのが困難となる。 By removing the resist layer 17 remaining on the blank of the semiconductor device substrate obtained through the second metal layer formation process, a semiconductor device substrate having the mounting pad 2 and the external electrode 3 formed on the substrate 16 can be obtained as shown in FIG. 3(f). When the hardness of each of the main body parts 8 and 9 of the semiconductor device substrate was measured, the Vickers hardness of the mounting pad main body part 8 and the external electrode main body part 9 was 400 to 600 HV. In addition, a shear strength test of the mounting pad 2 and the external electrode 3 was performed on the semiconductor device substrate from which the resist layer 17 was removed to confirm the degree of adhesion between the mounting pad 2 and the external electrode 3 and the substrate 16. In the shear strength test, after the substrate 16 is fixed, a shear tool is applied to the peripheral side surfaces of the mounting pad 2 and the external electrode 3, and a force parallel to the substrate 16 is applied to the shear tool to measure the load when the mounting pad 2 and the external electrode 3 fall off the substrate 16. The target value of the shear strength of the semiconductor device substrate in this embodiment is 100 to 500 g, and the average load of the measurement result was 297 g. The shear strength of a conventional semiconductor device substrate in which the mounting pad main body and the external electrode main body are made of Ni is an average load of 324 g, so it is possible to exert approximately the same shear strength. If the adhesive strength between the mounting pad 2 and the external electrode 3 and the substrate 16 is small, the mounting pad 2 and the external electrode 3 may fall off the substrate 16 when mounting the semiconductor element 1, performing bonding processing, or performing resin sealing processing. Also, if the adhesive strength between the mounting pad 2 and the external electrode 3 and the substrate 16 is too large, it becomes difficult to peel off and remove the substrate 16.

以上により得られた半導体装置用基板に対する半導体素子１の実装工程では、図４（ａ）に示すように搭載パッド２上に接合材（はんだ、ペースト、テープ、ダイアタッチフィルムなど）を介在させて半導体素子１を固定し、図４（ｂ）に示すように半導体素子１の上面の電極と外部電極３を金や銅などの細線からなるワイヤー４で結線する。半導体素子１と外部電極３との電気的接続を行ってボンディング工程が終了したら、樹脂封止工程へ移行する。樹脂封止工程では、基板１６の表面側を上型となる成形用金型に装着し、基板１６に下型の役割を担わせて、熱硬化性のエポキシ樹脂を成形用金型内に注入して加熱し硬化させる。このとき、図４（ｃ）に示すように、基板１６上では、一つの半導体装置となる搭載パッド２と複数の外部電極３との組合せが多数整列状態のままで一様に封止され、半導体装置が多数つながった状態となっている。 In the mounting process of the semiconductor element 1 on the semiconductor device substrate obtained as described above, as shown in FIG. 4(a), the semiconductor element 1 is fixed on the mounting pad 2 with a bonding material (solder, paste, tape, die attach film, etc.) interposed therebetween, and as shown in FIG. 4(b), the electrode on the upper surface of the semiconductor element 1 and the external electrode 3 are connected with a wire 4 made of a thin wire such as gold or copper. After the bonding process is completed by electrically connecting the semiconductor element 1 and the external electrode 3, the process proceeds to the resin sealing process. In the resin sealing process, the front side of the substrate 16 is attached to a molding die that serves as the upper die, the substrate 16 plays the role of the lower die, and a thermosetting epoxy resin is injected into the molding die and heated to harden. At this time, as shown in FIG. 4(c), on the substrate 16, a large number of combinations of the mounting pad 2 and a plurality of external electrodes 3 that form one semiconductor device are uniformly sealed in an aligned state, and a large number of semiconductor devices are connected.

続いて、図４（ｄ）に示すように基板１６を除去することにより、各半導体装置の底部（実装面Ｓ）に搭載パッド２（第１表面層６）や外部電極３（第３表面層７）の裏面側が露出した状態となる。基板１６の除去には、例えば半導体装置側から基板１６を物理的に引き剥がして除去（剥離）する方法を用いる。基板１６として強度及び剥離性に優れるステンレス材を用いることで、半導体装置側から基板１６を引き剥がして速やかに剥離除去することができる。この他に、基板１６が他の金属材、例えば、銅材である場合には、基板１６を除去する方法として、基板１６をエッチング液に浸漬して溶解させる方法を用いることもできる。その後、ダイシング処理（切断処理）を行うことにより半導体装置を得ることができる。 Next, as shown in FIG. 4(d), the substrate 16 is removed, exposing the back side of the mounting pad 2 (first surface layer 6) and the external electrode 3 (third surface layer 7) at the bottom (mounting surface S) of each semiconductor device. The substrate 16 can be removed, for example, by physically peeling the substrate 16 off from the semiconductor device. By using a stainless steel material with excellent strength and peelability as the substrate 16, the substrate 16 can be quickly peeled off and removed by peeling it off from the semiconductor device. In addition, when the substrate 16 is made of another metal material, for example, a copper material, the substrate 16 can be removed by immersing the substrate 16 in an etching solution to dissolve it. After that, a dicing process (cutting process) is performed to obtain the semiconductor device.

以上説明したように、上記実施例の半導体装置においては、搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９とを、それぞれ非磁性のＮｉ－Ｐで形成するようにしたので、表面層に非磁性のＮｉ－Ｐ層を無電解めっきで形成したうえで、Ｎｉ－Ｐ層にオーバーハング部を備えたＣｕ層を形成し、さらにＣｕ層に薄いＡｕ層を形成していた従来の半導体装置に比べて、搭載パッド本体部８と外部電極本体部９の構造を簡素化できる。また、搭載パッド本体部８と外部電極本体部９の全体を非磁性のＮｉ－Ｐで形成して、両者（搭載パッド本体部８と外部電極本体部９）が磁気に感応することを解消（非磁性化）できるので、磁気に感応する半導体素子１を備えた半導体装置、例えば磁気センサーを構成した場合でも、磁気的な影響を及ぼすことを防ぐことができ、半導体装置の信頼性向上に寄与できる。 As described above, in the semiconductor device of the above embodiment, the mounting pad body 8 of the mounting pad 2 and the external electrode body 9 of the external electrode 3 are each formed of nonmagnetic Ni-P, so the structure of the mounting pad body 8 and the external electrode body 9 can be simplified compared to conventional semiconductor devices in which a nonmagnetic Ni-P layer is formed on the surface layer by electroless plating, a Cu layer with an overhang is formed on the Ni-P layer, and a thin Au layer is further formed on the Cu layer. In addition, since the entire mounting pad body 8 and the external electrode body 9 are formed of nonmagnetic Ni-P, it is possible to eliminate (demagnetize) the magnetic sensitivity of both (the mounting pad body 8 and the external electrode body 9), so that even if a semiconductor device with a magnetically sensitive semiconductor element 1, such as a magnetic sensor, is constructed, it is possible to prevent magnetic influences, which contributes to improving the reliability of the semiconductor device.

搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９とを、それぞれＮｉ－Ｐの電解めっき層で形成したので、従来の半導体装置に比べて、搭載パッド２と外部電極３とを形成するためのめっき工程数を削減することが可能となり、その分だけ半導体装置をさらに安価に提供できる。 The mounting pad body 8 of the mounting pad 2 and the external electrode body 9 of the external electrode 3 are each formed from an electrolytic plating layer of Ni-P, which makes it possible to reduce the number of plating steps required to form the mounting pad 2 and the external electrode 3 compared to conventional semiconductor devices, thereby making it possible to provide semiconductor devices at even lower cost.

搭載パッド２の搭載パッド本体部８と外部電極３の外部電極本体部９のビッカース硬度は４００～６００ＨＶであることが好ましい。搭載パッド本体部８と外部電極本体部９のビッカース硬度を４００～６００ＨＶの範囲で形成することにより、搭載パッド２と外部電極３の強度（剛性）を確保でき、従来品に比べて搭載パッド２や外部電極３の厚さを薄く形成した場合でも、搭載パッド２や外部電極３の脱落を防ぐことができる。 The Vickers hardness of the mounting pad body 8 of the mounting pad 2 and the external electrode body 9 of the external electrode 3 is preferably 400 to 600 HV. By forming the mounting pad body 8 and the external electrode body 9 with a Vickers hardness in the range of 400 to 600 HV, the strength (rigidity) of the mounting pad 2 and the external electrode 3 can be ensured, and even if the mounting pad 2 and the external electrode 3 are formed thinner than in conventional products, the mounting pad 2 and the external electrode 3 can be prevented from falling off.

搭載パッド２と外部電極３のそれぞれの総厚みＴ１は２０～１００μｍであることが好ましい。搭載パッド２と外部電極３のそれぞれの総厚みＴ１が２０μｍ未満であると、樹脂５との接触面積が小さく、基板１６を物理的に剥離除去する時や、完成した半導体装置において、搭載パッド２や外部電極３が脱落するおそれがあり、搭載パッド２と外部電極３のそれぞれの総厚みＴ１が１００μｍを越えると、搭載パッド２と外部電極３を形成するのに時間を要し、生産性（コスト面）が悪くなる。 The total thickness T1 of each of the mounting pads 2 and external electrodes 3 is preferably 20 to 100 μm. If the total thickness T1 of each of the mounting pads 2 and external electrodes 3 is less than 20 μm, the contact area with the resin 5 is small, and there is a risk that the mounting pads 2 and external electrodes 3 may fall off when the substrate 16 is physically peeled off or in the completed semiconductor device. If the total thickness T1 of each of the mounting pads 2 and external electrodes 3 exceeds 100 μm, it takes time to form the mounting pads 2 and external electrodes 3, which reduces productivity (cost).

（実施例２） 図５は本発明の実施例２に係る半導体装置を示している。実施例２では、搭載パッド２が省略された半導体装置用基板に対して半導体素子１の実装工程を実施して半導体装置を形成した。半導体素子１は易剥離性の接合材で基板１６上の所定位置に固定する。本実施例の半導体装置では、半導体素子１の底面と外部電極３の第３表面層７とが半導体装置の実装面Ｓに露出する状態で半導体素子１が樹脂５の内部に封止されて、半導体素子１と外部電極３がワイヤー４で電気的に接続されている。外部電極３は、実施例１と同様に、第３表面層７と、外部電極本体部９と、第４表面層１３で構成されている。外部電極本体部９は、第３表面層７の表面にＮｉ－Ｐの電解めっき処理を施して形成されている。他は実施例１の半導体装置と同じであるので、同じ部材に同じ符号を付して、その説明を省略する。後述する実施例３においても同じとする。こうした半導体装置によれば、搭載パッド２を省略できる分だけ半導体装置の構造を簡素化して、その製造コストを削減できる。 (Example 2) FIG. 5 shows a semiconductor device according to Example 2 of the present invention. In Example 2, a semiconductor device was formed by performing a mounting process of a semiconductor element 1 on a substrate for a semiconductor device in which the mounting pad 2 was omitted. The semiconductor element 1 is fixed at a predetermined position on the substrate 16 with an easily peelable bonding material. In the semiconductor device of this example, the semiconductor element 1 is sealed inside the resin 5 with the bottom surface of the semiconductor element 1 and the third surface layer 7 of the external electrode 3 exposed on the mounting surface S of the semiconductor device, and the semiconductor element 1 and the external electrode 3 are electrically connected by the wire 4. The external electrode 3 is composed of the third surface layer 7, the external electrode main body 9, and the fourth surface layer 13, as in Example 1. The external electrode main body 9 is formed by performing an electrolytic plating process of Ni-P on the surface of the third surface layer 7. Since the other parts are the same as those of the semiconductor device of Example 1, the same reference numerals are given to the same members and their description is omitted. The same applies to Example 3 described later. According to such a semiconductor device, the structure of the semiconductor device can be simplified by the amount that the mounting pad 2 can be omitted, and the manufacturing cost can be reduced.

（実施例３） 図６は本発明の実施例３に係る半導体装置を示している。実施例３では、搭載パッド２が省略された半導体装置用基板に対して、半導体素子１が対をなす外部電極３を跨ぐ状態で接合材を介して固定するようにした。本実施例の半導体装置では、外部電極３の第３表面層７が半導体装置の実装面Ｓに露出する状態で半導体素子１が樹脂５の内部に封止されて、半導体素子１と外部電極３がワイヤー４で電気的に接続されている。外部電極本体部９は、第３表面層７の表面にＮｉ－Ｐの電解めっき処理を施して形成されている。実施例３の半導体装置においても、半導体素子１を支持する搭載パッド２を省略することができる。こうした半導体装置によれば、実施例２の半導体装置と同様に、搭載パッド２を省略できる分だけ半導体装置の構造を簡素化して、その製造コストを削減できる。なお、半導体素子１と外部電極３はワイヤ接合（ワイヤボンディング）に替えてフリップチップ接合（フリップチップボンディング）で電気的に接続してあってもよく、この場合には接合材を省略できる。 (Example 3) FIG. 6 shows a semiconductor device according to Example 3 of the present invention. In Example 3, the semiconductor element 1 is fixed to the semiconductor device substrate from which the mounting pad 2 is omitted, straddling the pair of external electrodes 3, via a bonding material. In the semiconductor device of this example, the semiconductor element 1 is sealed inside the resin 5 with the third surface layer 7 of the external electrode 3 exposed to the mounting surface S of the semiconductor device, and the semiconductor element 1 and the external electrode 3 are electrically connected by the wire 4. The external electrode main body 9 is formed by subjecting the surface of the third surface layer 7 to Ni-P electrolytic plating. In the semiconductor device of Example 3, the mounting pad 2 supporting the semiconductor element 1 can also be omitted. According to such a semiconductor device, the structure of the semiconductor device can be simplified by the amount that the mounting pad 2 can be omitted, as in the semiconductor device of Example 2, and the manufacturing cost can be reduced. Note that the semiconductor element 1 and the external electrode 3 may be electrically connected by flip chip bonding instead of wire bonding, in which case the bonding material can be omitted.

１ 半導体装置
２ 搭載パッド
３ 外部電極
４ ワイヤー
５ 樹脂
６ 第１表面層
７ 第３表面層
８ 搭載パッド本体部
９ 外部電極本体部
１０・１１ オーバーハング部
１２ 第２表面層
１３ 第４表面層
１６ 基板
１７ レジスト層
Ｓ 実装面 Reference Signs List 1 Semiconductor device 2 Mounting pad 3 External electrode 4 Wire 5 Resin 6 First surface layer 7 Third surface layer 8 Mounting pad main body 9 External electrode main body 10, 11 Overhanging portion 12 Second surface layer 13 Fourth surface layer 16 Substrate 17 Resist layer S Mounting surface

Claims (20)

基板（１６）の表面に、外部電極（３）が形成されている半導体装置用基板であって、
外部電極（３）は、基板（１６）の表面に形成される第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
外部電極（３）の外部電極本体部（９）が非磁性のＮｉ－Ｐで形成されており、
外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることを特徴とする半導体装置用基板。 A substrate for a semiconductor device, the substrate having an external electrode (3) formed on a surface of the substrate (16),
The external electrode (3) comprises a third surface layer (7) formed on the surface of the substrate (16), an external electrode main body portion (9) formed on the surface of the third surface layer (7), and a fourth surface layer (13) formed on the surface of the external electrode main body portion (9);
The external electrode body (9) of the external electrode (3) is made of non-magnetic Ni-P,
A substrate for a semiconductor device, characterized in that the surface roughness of an external electrode body (9) of an external electrode (3) is 0.2 μm to 0.3 μm. 外部電極（３）の外部電極本体部（９）が、Ｎｉ－Ｐの電解めっき層で形成されている請求項１に記載の半導体装置用基板。 The semiconductor device substrate according to claim 1, in which the external electrode body (9) of the external electrode (3) is formed from an electrolytic plating layer of Ni-P. 外部電極（３）の外部電極本体部（９）のビッカース硬度が４００～６００ＨＶである請求項１または２に記載の半導体装置用基板。 The semiconductor device substrate according to claim 1 or 2, wherein the Vickers hardness of the external electrode body (9) of the external electrode (3) is 400 to 600 HV. 外部電極（３）の総厚み（Ｔ１）が２０～１００μｍである請求項１から３のいずれかひとつに記載の半導体装置用基板。 A substrate for a semiconductor device according to any one of claims 1 to 3, in which the total thickness (T1) of the external electrodes (3) is 20 to 100 μm. 第４表面層（１３）の厚みが１．５μｍ以上、６．０μｍ以下である請求項１に記載の半導体装置用基板。 The substrate for semiconductor device according to claim 1, wherein the thickness of the fourth surface layer (13) is 1.5 μm or more and 6.0 μm or less. 基板（１６）の表面に、半導体素子（１）の搭載パッド（２）と、外部電極（３）とが形成されている半導体装置用基板であって、
搭載パッド（２）は、基板（１６）の表面に形成される第１表面層（６）と、第１表面層（６）の表面に形成される搭載パッド本体部（８）と、搭載パッド本体部（８）の表面に形成される第２表面層（１２）とを備えており、
外部電極（３）は、基板（１６）の表面に形成される第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）とが、それぞれ非磁性のＮｉ－Ｐで形成されており、
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることを特徴とする半導体装置用基板。 A substrate for a semiconductor device, the substrate having a surface on which a mounting pad (2) for a semiconductor element (1) and an external electrode (3) are formed,
The mounting pad (2) comprises a first surface layer (6) formed on a surface of a substrate (16), a mounting pad main body portion (8) formed on the surface of the first surface layer (6), and a second surface layer (12) formed on the surface of the mounting pad main body portion (8);
The external electrode (3) comprises a third surface layer (7) formed on the surface of the substrate (16), an external electrode main body portion (9) formed on the surface of the third surface layer (7), and a fourth surface layer (13) formed on the surface of the external electrode main body portion (9);
The mounting pad body (8) of the mounting pad (2) and the external electrode body (9) of the external electrode (3) are each formed of non-magnetic Ni-P,
A substrate for a semiconductor device, characterized in that the surface roughness of a mounting pad main body (8) of the mounting pad (2) and an external electrode main body (9) of the external electrode (3) is 0.2 μm to 0.3 μm. 搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）とが、それぞれＮｉ－Ｐの電解めっき層で形成されている請求項６に記載の半導体装置用基板。 The semiconductor device substrate according to claim 6, wherein the mounting pad body (8) of the mounting pad (2) and the external electrode body (9) of the external electrode (3) are each formed of an electrolytic plating layer of Ni-P. 搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）のビッカース硬度が４００～６００ＨＶである請求項６または７に記載の半導体装置用基板。 The substrate for semiconductor device according to claim 6 or 7, wherein the Vickers hardness of the mounting pad body (8) of the mounting pad (2) and the external electrode body (9) of the external electrode (3) is 400 to 600 HV. 搭載パッド（２）と外部電極（３）のそれぞれの総厚み（Ｔ１）が２０～１００μｍである請求項６または７に記載の半導体装置用基板。 8. The substrate for semiconductor device according to claim 6 , wherein the total thickness (T1) of the mounting pads (2) and the external electrodes (3) is 20 to 100 μm. 第２表面層（１２）と第４表面層（１３）の厚みが１．５μｍ以上、６．０μｍ以下である請求項６に記載の半導体装置用基板。 The substrate for semiconductor device according to claim 6, wherein the thickness of the second surface layer (12) and the fourth surface layer (13) is 1.5 μm or more and 6.0 μm or less. 半導体素子（１）と外部電極（３）が電気的に接続され、樹脂（５）の内部に封止されている半導体装置であって、
外部電極（３）が、半導体装置の実装面（Ｓ）に露出する第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
外部電極（３）の外部電極本体部（９）が非磁性のＮｉ－Ｐで形成されており、
外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることを特徴とする半導体装置。 A semiconductor device in which a semiconductor element (1) and an external electrode (3) are electrically connected and sealed inside a resin (5),
the external electrode (3) comprises a third surface layer (7) exposed on a mounting surface (S) of the semiconductor device, an external electrode main body portion (9) formed on the surface of the third surface layer (7), and a fourth surface layer (13) formed on the surface of the external electrode main body portion (9);
The external electrode body (9) of the external electrode (3) is made of non-magnetic Ni-P,
A semiconductor device characterized in that the surface roughness of the external electrode body (9) of the external electrode (3) is 0.2 μm to 0.3 μm. 外部電極（３）の外部電極本体部（９）が、Ｎｉ－Ｐの電解めっき層で形成されている請求項１１に記載の半導体装置。 The semiconductor device according to claim 11, wherein the external electrode body (9) of the external electrode (3) is formed from an electrolytic plating layer of Ni-P. 外部電極（３）の外部電極本体部（９）のビッカース硬度が４００～６００ＨＶである請求項１１または１２に記載の半導体装置。 The semiconductor device according to claim 11 or 12, wherein the Vickers hardness of the external electrode body (9) of the external electrode (3) is 400 to 600 HV. 外部電極（３）の総厚み（Ｔ１）が２０～１００μｍである請求項１１から１３のいずれかひとつに記載の半導体装置。 A semiconductor device according to any one of claims 11 to 13, in which the total thickness (T1) of the external electrodes (3) is 20 to 100 μm. 第４表面層（１３）の厚みが１．５μｍ以上、６．０μｍ以下である請求項１１に記載の半導体装置。 The semiconductor device according to claim 11, wherein the thickness of the fourth surface layer (13) is 1.5 μm or more and 6.0 μm or less. 搭載パッド（２）に固定された半導体素子（１）と外部電極（３）が電気的に接続され、半導体素子（１）と搭載パッド（２）と外部電極（３）が樹脂（５）の内部に封止されている半導体装置であって、
搭載パッド（２）が、半導体装置の実装面（Ｓ）に露出する第１表面層（６）と、第１表面層（６）の表面に形成される搭載パッド本体部（８）と、搭載パッド本体部（８）の表面に形成される第２表面層（１２）とを備えており、
外部電極（３）が、半導体装置の実装面（Ｓ）に露出する第３表面層（７）と、第３表面層（７）の表面に形成される外部電極本体部（９）と、外部電極本体部（９）の表面に形成される第４表面層（１３）とを備えており、
搭載パッド（２）の搭載パッド本体部（８）、および外部電極（３）の外部電極本体部（９）が非磁性のＮｉ－Ｐで形成されており、
搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）の表面粗さが、０．２μｍ～０．３μｍであることを特徴とする半導体装置。 A semiconductor device in which a semiconductor element (1) fixed to a mounting pad (2) is electrically connected to an external electrode (3), and the semiconductor element (1), the mounting pad (2), and the external electrode (3) are sealed inside a resin (5),
The mounting pad (2) comprises a first surface layer (6) exposed on a mounting surface (S) of the semiconductor device, a mounting pad main body portion (8) formed on the surface of the first surface layer (6), and a second surface layer (12) formed on the surface of the mounting pad main body portion (8);
the external electrode (3) comprises a third surface layer (7) exposed on a mounting surface (S) of the semiconductor device, an external electrode main body portion (9) formed on the surface of the third surface layer (7), and a fourth surface layer (13) formed on the surface of the external electrode main body portion (9);
The mounting pad body (8) of the mounting pad (2) and the external electrode body (9) of the external electrode (3) are formed of non-magnetic Ni-P,
A semiconductor device characterized in that the surface roughness of a mounting pad main body (8) of the mounting pad (2) and an external electrode main body (9) of the external electrode (3) is 0.2 μm to 0.3 μm. 搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）とが、それぞれＮｉ－Ｐの電解めっき層で形成されている請求項１６に記載の半導体装置。 The semiconductor device according to claim 16, wherein the mounting pad body (8) of the mounting pad (2) and the external electrode body (9) of the external electrode (3) are each formed of an electrolytic plating layer of Ni-P. 搭載パッド（２）の搭載パッド本体部（８）と、外部電極（３）の外部電極本体部（９）のビッカース硬度が４００～６００ＨＶである請求項１６または１７に記載の半導体装置。 The semiconductor device according to claim 16 or 17, wherein the Vickers hardness of the mounting pad body (8) of the mounting pad (2) and the external electrode body (9) of the external electrode (3) is 400 to 600 HV. 搭載パッド（２）と外部電極（３）のそれぞれの総厚み（Ｔ１）が２０～１００μｍである請求項１６から１８のいずれかひとつに記載の半導体装置。 A semiconductor device according to any one of claims 16 to 18, wherein the total thickness (T1) of each of the mounting pad (2) and the external electrode (3) is 20 to 100 μm. 第２表面層（１２）と第４表面層（１３）の厚みが１．５μｍ以上、６．０μｍ以下である請求項１６に記載の半導体装置。 The semiconductor device according to claim 16, wherein the thickness of the second surface layer (12) and the fourth surface layer (13) is 1.5 μm or more and 6.0 μm or less.
JP2024072243A 2020-03-12 2024-04-26 Substrate for semiconductor device and semiconductor device Active JP7664455B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024072243A JP7664455B2 (en) 2020-03-12 2024-04-26 Substrate for semiconductor device and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020043371A JP7481865B2 (en) 2020-03-12 2020-03-12 Substrate for semiconductor device and semiconductor device
JP2024072243A JP7664455B2 (en) 2020-03-12 2024-04-26 Substrate for semiconductor device and semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020043371A Division JP7481865B2 (en) 2020-03-12 2020-03-12 Substrate for semiconductor device and semiconductor device

Publications (2)

Publication Number Publication Date
JP2024096242A JP2024096242A (en) 2024-07-12
JP7664455B2 true JP7664455B2 (en) 2025-04-17

Family

ID=77617293

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020043371A Active JP7481865B2 (en) 2020-03-12 2020-03-12 Substrate for semiconductor device and semiconductor device
JP2024072243A Active JP7664455B2 (en) 2020-03-12 2024-04-26 Substrate for semiconductor device and semiconductor device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020043371A Active JP7481865B2 (en) 2020-03-12 2020-03-12 Substrate for semiconductor device and semiconductor device

Country Status (2)

Country Link
JP (2) JP7481865B2 (en)
CN (2) CN113394115B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023045901A (en) * 2021-09-22 2023-04-03 マクセル株式会社 Substrate for semiconductor device
US20250389981A1 (en) * 2022-03-30 2025-12-25 Sumitomo Osaka Cement Co., Ltd. Optical waveguide element, and optical modulation device and optical transmission apparatus using same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289739A (en) 2001-03-23 2002-10-04 Dainippon Printing Co Ltd Resin-sealed semiconductor device, circuit member for semiconductor device, and method of manufacturing the same
JP2004214265A (en) 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd Semiconductor device and method of manufacturing semiconductor device
JP2010040679A (en) 2008-08-01 2010-02-18 Kyushu Hitachi Maxell Ltd Semiconductor device and its production process
JP2016165005A (en) 2016-04-19 2016-09-08 大日本印刷株式会社 Semiconductor device and manufacturing method of the same, and semiconductor device substrate and manufacturing method of the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670981B2 (en) * 1986-07-08 1994-09-07 三洋電機株式会社 Electrode forming method
JPH04146632A (en) * 1990-10-09 1992-05-20 Seiko Epson Corp Method of mounting semiconductor device
JP3016305B2 (en) * 1992-05-18 2000-03-06 ソニー株式会社 Lead frame manufacturing method and semiconductor device manufacturing method
JPH0661392A (en) * 1992-08-04 1994-03-04 Hitachi Cable Ltd Semiconductor device lead frame
JP3026485B2 (en) * 1997-02-28 2000-03-27 日本電解株式会社 Lead frame material and its manufacturing method
JPH1174413A (en) * 1997-07-01 1999-03-16 Sony Corp Lead frame, method of manufacturing lead frame, semiconductor device, method of assembling semiconductor device, and electronic equipment
JP2001189214A (en) * 1999-12-28 2001-07-10 Daido Electronics Co Ltd Bonded rare earth magnet and manufacturing method therefor
JP2005227134A (en) * 2004-02-13 2005-08-25 Hitachi Metals Ltd Magnetic sensor
JP2011104909A (en) * 2009-11-19 2011-06-02 Hitachi Maxell Ltd Roll mold and method for manufacturing the same
DE112014001741B4 (en) * 2013-03-29 2025-10-23 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
JP6044936B2 (en) * 2013-04-24 2016-12-14 Ｓｈマテリアル株式会社 Manufacturing method of semiconductor device mounting substrate
JP5866719B2 (en) * 2014-03-19 2016-02-17 日立マクセル株式会社 Intermediate molded product for semiconductor device and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289739A (en) 2001-03-23 2002-10-04 Dainippon Printing Co Ltd Resin-sealed semiconductor device, circuit member for semiconductor device, and method of manufacturing the same
JP2004214265A (en) 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd Semiconductor device and method of manufacturing semiconductor device
JP2010040679A (en) 2008-08-01 2010-02-18 Kyushu Hitachi Maxell Ltd Semiconductor device and its production process
JP2016165005A (en) 2016-04-19 2016-09-08 大日本印刷株式会社 Semiconductor device and manufacturing method of the same, and semiconductor device substrate and manufacturing method of the same

Also Published As

Publication number Publication date
JP7481865B2 (en) 2024-05-13
CN113394115B (en) 2026-01-06
JP2024096242A (en) 2024-07-12
JP2021145060A (en) 2021-09-24
CN121693197A (en) 2026-03-17
CN113394115A (en) 2021-09-14

Similar Documents

Publication Publication Date Title
JP7664455B2 (en) Substrate for semiconductor device and semiconductor device
US3781596A (en) Semiconductor chip carriers and strips thereof
US6800508B2 (en) Semiconductor device, its manufacturing method and electrodeposition frame
US10727169B2 (en) Semiconductor device having lead with back and end surfaces provided with plating layers
JP2002009196A (en) Method for manufacturing semiconductor device
JP7782011B2 (en) Substrate for semiconductor device and semiconductor device
JP2011077519A (en) Lead frame, and method of manufacturing the same
KR20110081813A (en) Lead Frame Substrate, Method of Manufacturing the Same, and Semiconductor Device
JPH01235170A (en) Micro i/o pin and its manufacture
JP2005244033A (en) Electrode package and semiconductor device
JP7634506B2 (en) Substrate for semiconductor device and semiconductor device
JP2011108818A (en) Lead frame manufacturing method and semiconductor device manufacturing method
CN102356462A (en) Method for manufacturing substrate for semiconductor element, and semiconductor device
JPH11121646A (en) Semiconductor package and method of manufacturing the same
KR101006945B1 (en) Manufacturing method of substrate for semiconductor element mounting
JP7339231B2 (en) Substrates for semiconductor devices, semiconductor devices
CN115863286A (en) Substrate for semiconductor device
JP2017098315A (en) Substrate for semiconductor device, manufacturing method of the same, and semiconductor device
JP2024135343A (en) Substrate for semiconductor device
JP7132298B2 (en) Substrate for semiconductor device, method for manufacturing semiconductor device
JP5636184B2 (en) Semiconductor device, substrate for semiconductor device, and manufacturing method thereof
JP6913993B2 (en) Substrates for semiconductor devices, manufacturing methods for semiconductor devices
JP2025094273A (en) Substrate for semiconductor device, semiconductor device
JP6889531B2 (en) Substrates for semiconductor devices and their manufacturing methods, semiconductor device manufacturing methods
JPH02250364A (en) Leadframe and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250407

R150 Certificate of patent or registration of utility model

Ref document number: 7664455

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150