Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7670053B2 - Sensor Array - Google Patents
[go: Go Back, main page]

JP7670053B2 - Sensor Array - Google Patents

Sensor Array Download PDF

Info

Publication number
JP7670053B2
JP7670053B2 JP2022511141A JP2022511141A JP7670053B2 JP 7670053 B2 JP7670053 B2 JP 7670053B2 JP 2022511141 A JP2022511141 A JP 2022511141A JP 2022511141 A JP2022511141 A JP 2022511141A JP 7670053 B2 JP7670053 B2 JP 7670053B2
Authority
JP
Japan
Prior art keywords
signal
thin film
film transistor
wiring
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022511141A
Other languages
Japanese (ja)
Other versions
JPWO2021201247A5 (en
JPWO2021201247A1 (en
Inventor
守 石▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Holdings Inc
Original Assignee
Toppan Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Holdings Inc filed Critical Toppan Holdings Inc
Publication of JPWO2021201247A1 publication Critical patent/JPWO2021201247A1/ja
Publication of JPWO2021201247A5 publication Critical patent/JPWO2021201247A5/ja
Application granted granted Critical
Publication of JP7670053B2 publication Critical patent/JP7670053B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00Measuring force or stress, in general
    • G01L1/18Measuring force or stress, in general using properties of piezo-resistive materials, i.e. materials of which the ohmic resistance varies according to changes in magnitude or direction of force applied to the material
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L5/00Apparatus for, or methods of, measuring force, work, mechanical power, or torque, specially adapted for specific purposes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本開示は、信号検出回路、駆動検出回路、センサアレイおよびセンサシステムに関する。 The present disclosure relates to signal detection circuits, drive detection circuits, sensor arrays and sensor systems.

近年、人々の健康への関心が高まり、ヘルスケア分野の進展が見込まれている。それに伴い、センサをアレイ状に配置して、圧力、温度等の外部刺激値の情報を2次元的に得ることが、人の体勢、動き、異常等を把握するために重要になっている。例えば、薄膜トランジスタアレイと感圧媒体を組み合わせた圧力センサアレイを用いて、面内の圧力分布を検出できる。感圧媒体としては、圧力によって抵抗が変化するものや(特許文献1)、圧力によって電位差が変化するものがある(特許文献2)。あるいは、薄膜トランジスタアレイと感温媒体を組み合わせた温度センサアレイを用いて、面内の温度分布を検出できる。In recent years, people have become more interested in their health, and developments in the field of healthcare are expected. Accordingly, arranging sensors in an array to obtain two-dimensional information on external stimuli such as pressure and temperature has become important in order to grasp a person's posture, movement, abnormalities, etc. For example, a pressure sensor array that combines a thin-film transistor array with a pressure-sensitive medium can be used to detect pressure distribution within a surface. Examples of pressure-sensitive media include those whose resistance changes with pressure (Patent Document 1) and those whose potential difference changes with pressure (Patent Document 2). Alternatively, a temperature sensor array that combines a thin-film transistor array with a temperature-sensitive medium can be used to detect temperature distribution within a surface.

センサアレイは通常、複数の走査配線と複数の信号配線の交点に対応する検知点(ここでは「画素」と呼ぶ)を有し、信号配線数が大きくなると、センサアレイからの信号を検出する回路も規模が大きくなる。最も容易に考えられる信号検出回路は、図29のように信号配線115の数と同数の負荷抵抗122と電圧検出アンプ123およびADコンバータ124を設けるものであるが、大きな面積とコストが必要である。A sensor array usually has detection points (here called "pixels") that correspond to the intersections of multiple scanning wirings and multiple signal wirings, and as the number of signal wirings increases, the circuit that detects signals from the sensor array also becomes larger in scale. The most easily conceivable signal detection circuit is one that has the same number of load resistors 122, voltage detection amplifiers 123, and AD converters 124 as the number of signal wirings 115, as shown in Figure 29, but this requires a large area and costs.

そこで、信号検出回路の規模を小さくする方法として、図30のように、切替回路100を適用することによって下流側の回路の数を減らすことが提案されている。当該信号検出回路は、複数の信号配線115の出力を、電圧検出アンプ123を通した後で1個の切替回路100に入力し、1個の切替回路100の出力を1個のADコンバータ124に入力している。例えば、特許文献3に記載の回路は、複数の電極からの出力を、オペアンプを通した後で1個のマルチプレクサに入力し、当該1個のマルチプレクサの出力を1個のA/D変換器に入力している。また、図30のような信号検出回路を含む駆動回路の例を図31に示す。図31の駆動検出回路は、図30の信号検出回路に、制御回路125と、駆動回路126を加えたものであり、走査配線127にオン電圧を印加することで、センサ点の信号を検出する。特許文献4では、多数の信号配線出力を、電圧検出アンプを通した後で少数の切替回路に入力し、切替回路と同数のADコンバータに入力している。これらによれば、電圧検出アンプおよび負荷抵抗の数は減らないが、ADコンバータの数を減らすことができる。 As a method for reducing the scale of the signal detection circuit, it has been proposed to reduce the number of downstream circuits by applying a switching circuit 100 as shown in FIG. 30. In this signal detection circuit, the output of multiple signal wirings 115 is input to one switching circuit 100 after passing through a voltage detection amplifier 123, and the output of one switching circuit 100 is input to one AD converter 124. For example, the circuit described in Patent Document 3 inputs the output from multiple electrodes to one multiplexer after passing through an operational amplifier, and the output of the one multiplexer is input to one A/D converter. Also, an example of a drive circuit including a signal detection circuit as shown in FIG. 30 is shown in FIG. 31. The drive detection circuit in FIG. 31 is the signal detection circuit in FIG. 30 with the addition of a control circuit 125 and a drive circuit 126, and detects the signal at the sensor point by applying an on-voltage to the scanning wiring 127. In Patent Document 4, a large number of signal wiring outputs are input to a small number of switching circuits after passing through a voltage detection amplifier, and then input to the same number of AD converters as the number of switching circuits. According to these, the number of voltage detection amplifiers and load resistors is not reduced, but the number of AD converters can be reduced.

特開2014-119375号公報JP 2014-119375 A 特許第2943437号公報Patent No. 2943437 特許第4160251号公報Patent No. 4160251 特許第3667058号公報Patent No. 3667058

しかしながら、これらの回路では、切替回路の下流側にあるADコンバータの数を減らせるものの、切替回路の上流側にある電圧検出アンプおよび負荷抵抗を信号配線と同数だけ用意しなければならず、信号検出回路全体の規模をあまり小さくできないという問題があった。However, while these circuits can reduce the number of AD converters downstream of the switching circuit, they still require the same number of voltage detection amplifiers and load resistors upstream of the switching circuit as there are signal wiring, which creates the problem that the overall size of the signal detection circuit cannot be significantly reduced.

本開示は、係る従来技術の状況に鑑みてなされたもので、規模の小さい信号検出回路を提供することを課題とする。また、信号検出回路に駆動回路および制御回路を含めた駆動検出回路の時、規模が小さく、誤差の少ない駆動検出回路を提供することを課題とする。The present disclosure has been made in consideration of the state of the art, and aims to provide a small-scale signal detection circuit. In addition, it aims to provide a drive detection circuit that is small in scale and has little error when the drive detection circuit includes a drive circuit and a control circuit in the signal detection circuit.

また、本開示の他の局面は、複数の信号配線と、信号配線と交差する複数の走査配線と、信号配線に並行する複数のリファレンス信号配線と、信号配線と走査配線の交点のそれぞれに対応して設けられ、画素電極と第1薄膜トランジスタと第2薄膜トランジスタと第4薄膜トランジスタと第5薄膜トランジスタを含む複数の画素部と、第1薄膜トランジスタのドレイン電極に給電するためのドレイン配線と、画素電極に接続されるセンサ部と、センサ部に接続される共通電極と、第4薄膜トランジスタのゲート電極に給電するための共通配線とを備え、画素電極は第1薄膜トランジスタのゲート電極に接続され、第1薄膜トランジスタのドレイン電極はドレイン配線に接続され、第1薄膜トランジスタのソース電極は第2薄膜トランジスタのドレイン電極に接続され、第2薄膜トランジスタのゲート電極は走査配線に接続され、第2薄膜トランジスタのソース電極は信号配線に接続され、第4薄膜トランジスタのゲート電極は共通配線に接続され、第4薄膜トランジスタのドレイン電極はドレイン配線に接続され、第4薄膜トランジスタのソース電極は第5薄膜トランジスタのドレイン電極に接続され、第5薄膜トランジスタのゲート電極は走査配線に接続され、第5薄膜トランジスタのソース電極はリファレンス信号配線に接続されているセンサアレイである。 Another aspect of the present disclosure provides a display device including a plurality of signal wirings, a plurality of scanning wirings intersecting the signal wirings, a plurality of reference signal wirings parallel to the signal wirings, a plurality of pixel sections provided corresponding to each of the intersections of the signal wirings and the scanning wirings, the pixel sections including a pixel electrode, a first thin film transistor, a second thin film transistor, a fourth thin film transistor and a fifth thin film transistor, a drain wiring for supplying power to a drain electrode of the first thin film transistor, a sensor section connected to the pixel electrode, a common electrode connected to the sensor section, and a common wiring for supplying power to a gate electrode of the fourth thin film transistor , the pixel electrode being connected to a gate electrode of the first thin film transistor, a drain electrode of the first thin film transistor connected to a drain wiring, a source electrode of the first thin film transistor connected to a drain electrode of the second thin film transistor, a gate electrode of the second thin film transistor connected to a scanning wiring, a source electrode of the second thin film transistor connected to a signal wiring , a gate electrode of the fourth thin film transistor connected to a common wiring, a drain electrode of the fourth thin film transistor connected to a drain wiring, a source electrode of the fourth thin film transistor connected to a drain electrode of the fifth thin film transistor, a gate electrode of the fifth thin film transistor connected to the scanning wiring, and a source electrode of the fifth thin film transistor connected to a reference signal wiring .

本開示によれば、規模の小さい信号検出回路を提供することができる。また、信号検出回路に駆動回路および制御回路を含めた駆動検出回路の時、規模が小さく、誤差の少ない駆動検出回路を提供することができる。According to the present disclosure, it is possible to provide a small-scale signal detection circuit. Furthermore, when the signal detection circuit includes a drive circuit and a control circuit, it is possible to provide a drive detection circuit that is small in scale and has little error.

図1は、本開示の第1の実施形態に係る信号検出回路を例示的に示す回路図である。FIG. 1 is a circuit diagram illustrating an example of a signal detection circuit according to a first embodiment of the present disclosure. 図2は、図1の信号検出回路を含む駆動検出回路を例示的に示す回路図である。FIG. 2 is a circuit diagram illustrating an example of a drive detection circuit including the signal detection circuit of FIG. 図3は、図1の信号検出回路を含む駆動検出回路の他の実例を示す回路図である。FIG. 3 is a circuit diagram showing another example of a drive detection circuit including the signal detection circuit of FIG. 図4は、単純な信号検出方法を示す説明図である。FIG. 4 is an explanatory diagram showing a simple signal detection method. 図5は、本開示の信号検出方法を例示的に示す説明図である。FIG. 5 is an explanatory diagram illustrating an example of the signal detection method of the present disclosure. 図6は、第1の実施形態に適用するセンサアレイを例示的に示す回路図である。FIG. 6 is a circuit diagram illustrating an example of a sensor array applied to the first embodiment. 図7は、本開示の第2の実施形態に係る信号検出回路を例示的に示す説明図である。FIG. 7 is an explanatory diagram illustrating an example of a signal detection circuit according to the second embodiment of the present disclosure. 図8は、図7の信号検出回路を含む駆動検出回路を例示的に示す説明図である。FIG. 8 is an explanatory diagram illustrating an example of a drive detection circuit including the signal detection circuit of FIG. 図9は、本開示の信号検出方法を例示的に示す説明図である。FIG. 9 is an explanatory diagram illustrating an example of the signal detection method of the present disclosure. 図10は、第2の実施形態に適用するセンサアレイを例示的に示す回路図である。FIG. 10 is a circuit diagram illustrating an example of a sensor array applied to the second embodiment. 図11は、本開示の第3の実施形態に係る画素回路の一例を示す説明図である。FIG. 11 is an explanatory diagram illustrating an example of a pixel circuit according to the third embodiment of the present disclosure. 図12は、図11の画素回路の具体例を示す平面図および断面図である。12A and 12B are a plan view and a cross-sectional view showing a specific example of the pixel circuit of FIG. 図13は、本開示の第4の実施形態に係る画素回路の一例を示す説明図である。FIG. 13 is an explanatory diagram illustrating an example of a pixel circuit according to a fourth embodiment of the present disclosure. 図14は、図13の画素回路の具体例を示す平面図および断面図である。14A and 14B are a plan view and a cross-sectional view showing a specific example of the pixel circuit of FIG. 図15は、本開示の第5の実施形態に係る画素回路の一例を示す説明図である。FIG. 15 is an explanatory diagram illustrating an example of a pixel circuit according to a fifth embodiment of the present disclosure. 図16は、図15の画素回路の具体例を示す平面図および断面図である。16A and 16B are a plan view and a cross-sectional view showing a specific example of the pixel circuit of FIG. 図17は、本開示の第6の実施形態に係る画素回路の一例を示す説明図である。FIG. 17 is an explanatory diagram illustrating an example of a pixel circuit according to a sixth embodiment of the present disclosure. 図18は、図17の画素回路の具体例を示す平面図および断面図である。18A and 18B are a plan view and a cross-sectional view showing a specific example of the pixel circuit of FIG. 図19は、本開示の介護データ収集・判定システムを例示的に示すブロック図である。FIG. 19 is a block diagram illustrating an example of the care data collection and determination system of the present disclosure. 図20は、本開示の介護センサ装置の配置例を示す説明図である。FIG. 20 is an explanatory diagram showing an example of arrangement of the care sensor device of the present disclosure. 図21は、第1の実施形態に適用するセンサアレイを例示的に示す回路図である。FIG. 21 is a circuit diagram illustrating an example of a sensor array applied to the first embodiment. 図22は、第7の実施形態に適用する電流制限回路を例示的に示す回路図である。FIG. 22 is a circuit diagram illustrating an example of a current limiting circuit applied to the seventh embodiment. 図23は、図11の画素回路に接続する検出回路の一例を含む説明図である。FIG. 23 is an explanatory diagram including an example of a detection circuit connected to the pixel circuit of FIG. 図24は、図11の画素回路に接続する検出回路の他の例を含む説明図である。FIG. 24 is an explanatory diagram including another example of a detection circuit connected to the pixel circuit of FIG. 図25は、図15の画素回路に接続する検出回路の一例を含む説明図である。FIG. 25 is an explanatory diagram including an example of a detection circuit connected to the pixel circuit of FIG. 図26は、図15の画素回路に接続する検出回路の他の例を含む説明図である。FIG. 26 is an explanatory diagram including another example of a detection circuit connected to the pixel circuit of FIG. 図27は、従来の画素回路の一例を示す説明図である。FIG. 27 is an explanatory diagram showing an example of a conventional pixel circuit. 図28は、従来の画素回路の他の例を示す説明図である。FIG. 28 is an explanatory diagram showing another example of a conventional pixel circuit. 図29は、従来の信号検出回路を例示的に示す回路図である。FIG. 29 is a circuit diagram illustrating an example of a conventional signal detection circuit. 図30は、従来の信号検出回路の他の実例を示す回路図である。FIG. 30 is a circuit diagram showing another example of a conventional signal detection circuit. 図31は、従来の駆動検出回路を例示的に示す回路図である。FIG. 31 is a circuit diagram illustrating an example of a conventional drive detection circuit.

本開示の実施の形態について、以下に図面を使用して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。また、本開示の実施形態は、独自の単一の発明を元とする一群の実施形態である。また、本開示の各局面は、単一の発明を元とした一群の実施形態の局面である。本開示の各構成は、本開示の各局面を有しうる。本開示の各特徴は組み合わせ可能であり、各構成をなせる。したがって、本開示の各特徴、本開示の各構成、本開示の各局面、本開示の各実施形態は、組み合わせることが可能であり、その組み合わせは協同機能を発現し、相乗的な効果を発揮しうる。 The embodiments of the present disclosure will be described in detail below with reference to the drawings. Note that the drawings used below are not drawn to scale precisely in order to make the description easier to understand. Moreover, the embodiments of the present disclosure are a group of embodiments based on a unique single invention. Moreover, each aspect of the present disclosure is an aspect of a group of embodiments based on a single invention. Each configuration of the present disclosure may have each aspect of the present disclosure. Each feature of the present disclosure can be combined to form each configuration. Therefore, each feature of the present disclosure, each configuration of the present disclosure, each aspect of the present disclosure, and each embodiment of the present disclosure can be combined, and the combination can express a cooperative function and exhibit a synergistic effect.

[第1の実施形態]
図1に本開示の第1の実施形態に係る信号検出回路の一例を示す回路図を示す。この信号検出回路を適用する対象のセンサアレイは、信号配線15をM本有する。図1において、M本の信号配線15は、M本ずつM個のブロック(図1の破線で囲まれた部分)に分けられる。各ブロックの信号配線15を信号配線A~Mと呼ぶとき、本実施形態の信号検出回路は、信号配線A~Mが第1の切替回路101の入力に接続され、第1の切替回路101の出力が負荷抵抗20および電圧検出アンプ53に接続されるブロックを、M個有する。第1の切替回路101の存在によって、必要な負荷抵抗20と電圧検出アンプ53の数はM個ではなく、M個となり、信号配線15の数より減らすことができる。
[First embodiment]
FIG. 1 shows a circuit diagram illustrating an example of a signal detection circuit according to a first embodiment of the present disclosure. A sensor array to which this signal detection circuit is applied has M signal wirings 15. In FIG. 1, the M signal wirings 15 are divided into M 2 blocks (parts surrounded by dashed lines in FIG. 1), each of which has M 1 signal wiring. When the signal wirings 15 in each block are referred to as signal wirings A to M 1 , the signal detection circuit of this embodiment has M 2 blocks in which the signal wirings A to M 1 are connected to the inputs of a first switching circuit 101, and the output of the first switching circuit 101 is connected to a load resistor 20 and a voltage detection amplifier 53. Due to the presence of the first switching circuit 101, the number of required load resistors 20 and voltage detection amplifiers 53 is M 2 instead of M, which can be reduced from the number of signal wirings 15.

さらに各ブロックの電圧検出アンプ53の出力は第2の切替回路102の入力に接続され、第2の切替回路102の出力はADコンバータ25の入力に接続される。1つの第2の切替回路102の入力数をLとすると、必要なADコンバータ25の数はM個ではなく、(M/L)個となり、電圧検出アンプ53の数より減らすことができる。第2の切替回路102の入力数LがMに等しい場合、必要なADコンバータ25の数は1個である。 Furthermore, the output of the voltage detection amplifier 53 of each block is connected to the input of the second switching circuit 102, and the output of the second switching circuit 102 is connected to the input of the AD converter 25. If the number of inputs of one second switching circuit 102 is L, the number of AD converters 25 required is (M 2 /L) instead of M 2 , which can be reduced from the number of voltage detection amplifiers 53. When the number of inputs L of the second switching circuit 102 is equal to M 2 , the number of AD converters 25 required is one.

このように、第1の切替回路101と第2の切替回路102を組み合わせることで、負荷抵抗20と電圧検出アンプ53の数を信号配線15の数より減らせ、かつADコンバータ25の数を電圧検出アンプ53の数より減らせるので、信号検出回路の規模を小さくでき、設置面積や製造コストを抑えられる。In this way, by combining the first switching circuit 101 and the second switching circuit 102, the number of load resistors 20 and voltage detection amplifiers 53 can be reduced below the number of signal wirings 15, and the number of AD converters 25 can be reduced below the number of voltage detection amplifiers 53, thereby reducing the scale of the signal detection circuit and reducing the installation area and manufacturing costs.

なお、図1では電圧検出アンプ53をボルテージフォロワとして記載しているが、これに限定されず、増幅率が1以外の回路や、反転増幅回路でもよい。また電圧検出アンプ53は、既知の発振防止回路、位相補償回路、容量補正回路、保護回路を有してもよい。さらには、オペアンプを用いずにFET(Field EffectTransistor)等で代用してもよい。また、図1では負荷抵抗20を信号線とGNDの間に設置するように記載しているが、電圧検出アンプ53が反転増幅回路の場合は、信号線と電圧検出アンプ53の出力との間に設置してもよい。 Although FIG. 1 shows the voltage detection amplifier 53 as a voltage follower, it is not limited to this and may be a circuit with an amplification factor other than 1 or an inverting amplifier circuit. The voltage detection amplifier 53 may also have a known oscillation prevention circuit, phase compensation circuit, capacitance correction circuit, and protection circuit. Furthermore, an FET (Field Effect Transistor) or the like may be substituted without using an operational amplifier. Also, FIG. 1 shows the load resistor 20 being placed between the signal line and GND, but if the voltage detection amplifier 53 is an inverting amplifier circuit, it may be placed between the signal line and the output of the voltage detection amplifier 53.

また、第1の切替回路101は、アナログマルチプレクサであることが望ましい。アナログマルチプレクサを用いれば、アナログ信号の情報を失うことなく、高速で切り替えが可能である。ただし、信号電圧の範囲が大きくてアナログマルチプレクサで対応できない場合などでは、リレーを用いてもよい。 It is also preferable that the first switching circuit 101 is an analog multiplexer. Using an analog multiplexer allows high-speed switching without losing analog signal information. However, in cases where the signal voltage range is too large for an analog multiplexer to handle, a relay may be used.

第1の切替回路101の入力側でなく出力側に負荷抵抗20があることにより、第1の切替回路101に電流が流れてインピーダンスが低くなり、ノイズの影響を受けにくい回路となる。また、第1の切替回路101に接続された信号配線15のうち第1の切替回路101の出力に切り替えられた入力の信号線のみに、電流が流れるので、消費電力を抑えることができる。 By having the load resistor 20 on the output side of the first switching circuit 101, rather than on the input side, a current flows through the first switching circuit 101, lowering the impedance and making the circuit less susceptible to noise. In addition, a current flows only through the input signal line that has been switched to the output of the first switching circuit 101 among the signal wirings 15 connected to the first switching circuit 101, thereby reducing power consumption.

次に、図1の信号検出回路を含む駆動検出回路の一例を示す回路図を図2に示す。この駆動検出回路を適用する対象のセンサアレイは、信号配線15をM本と、走査配線12をN本有する。図2の駆動検出回路は、本実施形態に係る信号検出回路に、制御回路5と、駆動回路6を加えたものであり、第1の切替回路101と、第2の切替回路102と、ADコンバータ25と、駆動回路6とは、制御回路5によって制御される。第1の切替回路101を制御するには、入力数Mの切替回路を切り替えられるビット数n(ただし2n-1<M≦2)のデジタル配線48が必要であり、例えば、各ブロックで必要なデジタル配線48の本数は、M=4なら2本、M=8なら3本、M=16なら4本となる。 Next, a circuit diagram showing an example of a drive detection circuit including the signal detection circuit of FIG. 1 is shown in FIG. 2. The sensor array to which this drive detection circuit is applied has M signal wirings 15 and N scanning wirings 12. The drive detection circuit of FIG. 2 is obtained by adding a control circuit 5 and a drive circuit 6 to the signal detection circuit according to this embodiment, and the first switching circuit 101, the second switching circuit 102, the AD converter 25, and the drive circuit 6 are controlled by the control circuit 5. In order to control the first switching circuit 101, digital wiring 48 with a bit number n (where 2 n-1 <M 1 ≦2 n ) that can switch the switching circuit with the number of inputs M 1 is required. For example, the number of digital wirings 48 required in each block is 2 if M 1 =4, 3 if M 1 =8, and 4 if M 1 =16.

制御回路5のデジタル出力数が少ない場合、図3のように、カウンタ49を用いて第1の切替回路101を制御するとよい。これにより、各ブロックの入力を切り替えるためのデジタル配線48を、1本ずつにすることができる。 When the number of digital outputs of the control circuit 5 is small, it is advisable to control the first switching circuit 101 using a counter 49 as shown in Figure 3. This allows the number of digital wirings 48 for switching the inputs of each block to be one each.

図2や図3の駆動検出回路を適用する場合の、容易に考えられる信号検出方法を図4に示す。図4では、予め第2の切替回路102をブロック1に切り替えておく。走査配線12の1行目にオン電圧を印加した後、ブロック1の第1の切替回路101を信号Aにして、信号AのデータをADコンバータ25で読み込む。次に第1の切替回路101を信号Bにして、信号BのデータをADコンバータ25で読み込む。同様にして、信号Mまでのデータを順にADコンバータ25で読み込んだ後、第2の切替回路102をブロック2に切り替えて、ブロック1と同様に、ブロック2の信号A~Mを順に読み込む。そして、ブロック1、2と同様にして、ブロックMまでを読み込む。この場合、画素の配列順にデータを読み込むことができてわかりやすいが、以下の問題がある。 FIG. 4 shows an easily conceivable signal detection method when the drive detection circuit of FIG. 2 or FIG. 3 is applied. In FIG. 4, the second switching circuit 102 is switched to block 1 in advance. After applying an on-voltage to the first row of the scanning wiring 12, the first switching circuit 101 of block 1 is set to signal A, and the data of signal A is read by the AD converter 25. Next, the first switching circuit 101 is set to signal B, and the data of signal B is read by the AD converter 25. In the same manner, the data up to signal M1 is sequentially read by the AD converter 25, and then the second switching circuit 102 is switched to block 2, and signals A to M1 of block 2 are sequentially read in the same manner as block 1. Then, up to block M2 is read in the same manner as blocks 1 and 2. In this case, data can be read in the order of pixel arrangement, which is easy to understand, but there are the following problems.

第1の切替回路101を切り替えてすぐにそのデータをADコンバータ25で読み込むので、信号が安定しないうちに読み込むことになり、誤差が大きくなる。 Since the data is read by the AD converter 25 immediately after switching the first switching circuit 101, the signal is read before it stabilizes, resulting in a large error.

それを改善した、信号検出方法を図5を用いて説明する。図5では、予め全ての第1の切替回路101を信号Aに切り替えておく。走査配線12の1行目にオン電圧を印加した後、一定時間待つ。An improved signal detection method will be explained with reference to Figure 5. In Figure 5, all of the first switching circuits 101 are switched to signal A in advance. After applying an on-voltage to the first row of the scanning wiring 12, a certain period of time is waited.

その後、第2の切替回路102をブロック1に切り替えて、ブロック1の信号AのデータをADコンバータ25で読み込んでから、ブロック1の第1の切替回路101を信号Bにする。次に、第2の切替回路102をブロック2に切り替えて、ブロック2の信号AのデータをADコンバータ25で読み込んでから、ブロック2の第1の切替回路101を信号Bにする。以下、ブロック3、ブロック4、・・・についても同様に行い、ブロックMについても同様、即ち、第2の切替回路102をブロックMに切り替えて、ブロックMの信号AのデータをADコンバータ25で読み込んでから、ブロックMの第1の切替回路101を信号Bにする。(以上が、「信号A読取・信号Bに切替工程」) Thereafter, the second switching circuit 102 is switched to block 1, the data of signal A in block 1 is read by the AD converter 25, and the first switching circuit 101 in block 1 is set to signal B. Next, the second switching circuit 102 is switched to block 2, the data of signal A in block 2 is read by the AD converter 25, and the first switching circuit 101 in block 2 is set to signal B. The same is done for blocks 3, 4, ..., and similarly for block M2 , that is, the second switching circuit 102 is switched to block M2 , the data of signal A in block M2 is read by the AD converter 25, and the first switching circuit 101 in block M2 is set to signal B. (The above is the "signal A reading and switching to signal B process.")

その後、第2の切替回路102をブロック1に切り替えて、ブロック1の信号BのデータをADコンバータ25で読み込んでから、ブロック1の第1の切替回路101を信号Cにする。次に、第2の切替回路102をブロック2に切り替えて、ブロック2の信号BのデータをADコンバータ25で読み込んでから、ブロック2の第1の切替回路101を信号Cにする。以下、ブロック3、ブロック4、・・・についても同様に行い、ブロックMについても同様、即ち、第2の切替回路102をブロックMに切り替えて、ブロックM2の信号BのデータをADコンバータ25で読み込んでから、ブロックMの第1の切替回路101を信号Cにする。(以上が、「信号B読取・信号Cに切替工程」) Thereafter, the second switching circuit 102 is switched to block 1, the data of signal B of block 1 is read by the AD converter 25, and the first switching circuit 101 of block 1 is set to signal C. Next, the second switching circuit 102 is switched to block 2, the data of signal B of block 2 is read by the AD converter 25, and the first switching circuit 101 of block 2 is set to signal C. The same is done for blocks 3, 4, ..., and similarly for block M2 , that is, the second switching circuit 102 is switched to block M2 , the data of signal B of block M2 is read by the AD converter 25, and the first switching circuit 101 of block M2 is set to signal C. (The above is the "signal B reading and switching to signal C process.")

その後、「信号A読取・信号Bに切替工程」および「信号B読取・信号Cに切替工程」と同様にして、「信号C読取・信号Dに切替工程」、「信号D読取・信号Eに切替工程」、・・・と続き、「信号M読取・信号Aに切替工程」を行う、即ち、第2の切替回路102をブロック1に切り替えて、ブロック1の信号MのデータをADコンバータ25で読み込んでから、ブロック1の第1の切替回路101を信号Aにする。次に、第2の切替回路102をブロック2に切り替えて、ブロック2の信号MのデータをADコンバータ25で読み込んでから、ブロック2の第1の切替回路101を信号Aにする。以下、ブロック3、ブロック4、・・・についても同様に行い、ブロックMについても同様、即ち、第2の切替回路102をブロックMに切り替えて、ブロックMの信号MのデータをADコンバータ25で読み込んでから、ブロックMの第1の切替回路101を信号Aにする。ただし、この記載は分かり易くするために具体的に記載したものであって、信号Mが信号Eより後であると限定するものではなく、即ちM>5と限定するものではなく、Mは2以上の整数であればよい。また、ブロックMはブロック4より後であると限定するものではなく、即ちM>4と限定するものではなく、Mは2以上の整数であればよい。 Thereafter, similarly to the "step of reading signal A and switching to signal B" and the "step of reading signal B and switching to signal C", the "step of reading signal C and switching to signal D", the "step of reading signal D and switching to signal E", ... are performed, followed by the "step of reading signal M1 and switching to signal A", i.e., the second switching circuit 102 is switched to block 1, the data of signal M1 in block 1 is read by the AD converter 25, and then the first switching circuit 101 in block 1 is set to signal A. Next, the second switching circuit 102 is switched to block 2, the data of signal M1 in block 2 is read by the AD converter 25, and then the first switching circuit 101 in block 2 is set to signal A. The same process is carried out for blocks 3, 4, ..., and block M2 , i.e., the second switching circuit 102 is switched to block M2 , the data of signal M1 in block M2 is read by the AD converter 25, and then the first switching circuit 101 in block M2 switches to signal A. However, this description is specifically described for ease of understanding, and does not limit signal M1 to being after signal E, i.e., does not limit M1 > 5, and M1 may be any integer equal to or greater than 2. Moreover, block M2 is not limited to being after block 4, i.e., does not limit M2 > 4, and M2 may be any integer equal to or greater than 2.

続いて、走査配線12の1行目にオフ電圧を印加した後、走査配線12の2行目にオン電圧を印加し、「一定時間」待つ。走査配線12の1行目の時と同様に、「信号A読取・信号Bに切替工程」~「信号M読取・信号Aに切替工程」を行う。 Next, an off voltage is applied to the first row of the scanning wiring 12, and then an on voltage is applied to the second row of the scanning wiring 12, and the process waits for a "certain time." As with the first row of the scanning wiring 12, the "process of reading signal A and switching to signal B" to the "process of reading signal M1 and switching to signal A" are performed.

以下同様の動作を、走査配線12のN行目まで行い、走査配線12のN行目にオフ電圧を印加する。ここまでで、1画面分のセンサ情報が得られる。さらに同じ動作を繰り返すことで、複数画面分のデータ、即ち、全画素の信号の時間依存データが得られる。(ただし、N>2と限定するものではなく、Nは1以上の整数であればよい。)Similar operations are then performed up to the Nth row of scanning wiring 12, and an off voltage is applied to the Nth row of scanning wiring 12. At this stage, sensor information for one screen is obtained. By further repeating the same operations, data for multiple screens, i.e., time-dependent data of the signals of all pixels, can be obtained. (However, N is not limited to N>2, and N can be any integer equal to or greater than 1.)

図5の信号検出方法の特徴を、より一般的に示すと、第1の切替回路101によって選択されている信号配線を異なる他の信号配線に切り替えた後、その信号の測定を行う前に、他のブロックの第1の切替回路によって選択されている信号配線の信号の測定を1回以上行うことである。これにより、第1の切替回路101を切り替えてから、信号が安定するまでの時間を稼ぐことができ、信号測定の精度を高めることができる。特にブロック数がM個の場合、第1の切替回路101の信号の切り替えと、当該切り替えた信号の測定との間に、他の(M-1)回の測定を行うことが容易にできる。 5 is characterized in that, after switching the signal wiring selected by the first switching circuit 101 to a different signal wiring, the signal of the signal wiring selected by the first switching circuit of another block is measured one or more times before measuring the signal. This makes it possible to buy time until the signal stabilizes after switching the first switching circuit 101, and to improve the accuracy of the signal measurement. In particular, when the number of blocks is M 2 , it is easy to perform another (M 2 -1) measurements between the switching of the signal of the first switching circuit 101 and the measurement of the switched signal.

また、図5の信号検出方法の特徴を、もう少し具体的に示す。制御回路5は、駆動回路6に、複数の走査配線12から選択された1本の走査配線にオン電圧を印加させる第1の処理を行う。オン電圧の印加後、一定時間待機する。そして、第2の切替回路によって選択された1つのブロックにおいて、第1の切替回路によって選択されている1つの信号配線の信号をADコンバータ25を介して読み出し、第1の切替回路101によって1つの信号配線とは異なる他の信号線を選択した後、選択された他の信号配線15の信号を読み出す前に、第2の切替回路102によって1つのブロックとは異なる他のブロックを選択する手順と、信号を読み出す手順と、他のブロックの第1の切替回路101を切替える手順と、の繰り返しと、第2の切替回路102によって1つのブロックを選択する手順を有し、これらのプロセスにより、選択された1本の走査配線12に対応する1行分のセンサ部の信号を順に読み出す第2の処理を行う。さらに、駆動回路6に、第2の処理の終了後に選択された1本の走査配線12にオフ電圧を印加させる第3の処理を行う。全ての走査配線12について、第1の処理、待機、第2の処理及び第3の処理を繰り返すことにより、全てのセンサ部の信号を読み出す。 The features of the signal detection method of FIG. 5 are shown in more detail. The control circuit 5 performs a first process in which the drive circuit 6 applies an ON voltage to one scanning wiring selected from the multiple scanning wirings 12. After applying the ON voltage, the control circuit 5 waits for a certain period of time. Then, in one block selected by the second switching circuit, the signal of one signal wiring selected by the first switching circuit is read out via the AD converter 25, and after selecting another signal line different from the one signal wiring by the first switching circuit 101, before reading out the signal of the selected other signal wiring 15, the second switching circuit 102 repeats the steps of selecting another block different from the one block, reading out the signal, and switching the first switching circuit 101 of the other block, and the second switching circuit 102 selects one block, and a second process is performed in which the signals of one row of sensor units corresponding to the selected one scanning wiring 12 are read out in sequence through these processes. Furthermore, a third process is performed in which the drive circuit 6 applies an off voltage to one selected scanning line 12 after the second process is completed. The first process, standby, second process, and third process are repeated for all scanning lines 12, thereby reading out signals from all sensor units.

ただし、1つのブロックにおいて第1の切替回路101によって1つの信号配線15とは異なる他の信号線を選択する手順と、第2の切替回路102によって1つのブロックとは異なる他のブロックを選択する手順は、逆でもよい。即ち第2の処理は、第2の切替回路102によって選択された1つのブロックにおいて、第1の切替回路101によって選択されている1つの信号配線15の信号をADコンバータ25を介して読み出した後、第2の切替回路102によって1つのブロックとは異なる他のブロックを選択し、1つのブロックの第1の切替回路101を1つの信号配線15とは異なる他の信号線を選択した後、1つのブロックの他の信号配線15の信号を読み出す前に、他のブロックの信号を読み出す手順と、第2の切替回路102を切替える手順と、他のブロックの第1の切替回路101を切替える手順と、の繰り返しを有し、これらのプロセスにより、選択された1本の走査配線12に対応する1行分のセンサ部の信号を順に読み出すものでもよい。However, the procedure of selecting another signal line different from one signal wiring 15 by the first switching circuit 101 in one block and the procedure of selecting another block different from one block by the second switching circuit 102 may be reversed. That is, the second process may include a procedure of reading out the signal of one signal wiring 15 selected by the first switching circuit 101 in one block selected by the second switching circuit 102 via the AD converter 25, selecting another block different from one block by the second switching circuit 102, selecting another signal line different from one signal wiring 15 by the first switching circuit 101 of one block, and then reading out the signal of the other block before reading out the signal of the other signal wiring 15 of the one block, a procedure of switching the second switching circuit 102, and a procedure of switching the first switching circuit 101 of the other block, and the signals of one row of sensor units corresponding to the selected one scanning wiring 12 may be read out in sequence by these processes.

よって第2の処理は、1つのブロックの第1の切替回路101によって1つの信号配線15とは異なる他の信号配線15を選択した後、1つのブロックの他の信号配線15の信号を読み出す前に、少なくとも、他のブロックの信号を読み出す手順と、第2の切替回路102を切替える手順と、他のブロックの第1の切替回路101を切替える手順と、の繰り返しを有する。Therefore, the second process includes repeating at least a step of reading out a signal from the other block, a step of switching the second switching circuit 102, and a step of switching the first switching circuit 101 of the other block, after selecting another signal wiring 15 different from the one signal wiring 15 by the first switching circuit 101 of the one block, before reading out a signal from the other signal wiring 15 of the one block.

また、N本の走査配線12のうち1本にオン電圧を印加してから一定時間待つ、その「一定時間」は、ADコンバータ25の測定時間の(M-1)倍以上が望ましい。そうすれば、1画面の最初の測定である、ブロック1の信号Aについても、第1の切替回路101を信号Aに切り替えた後、その信号Aの測定を行うまでに、ADコンバータ25の測定時間×(M-1)以上を挟むことができて、他の信号の測定と同様に信号が安定するまでの時間を稼ぐことができ、信号測定の精度を他の信号と同程度まで高めることができる。 Furthermore, it is desirable that the "certain time" which is waited for a certain period of time after application of an on-voltage to one of the N scanning wirings 12 is at least (M 2 -1) times the measurement time of the AD converter 25. In this way, for signal A of block 1, which is the first measurement of one screen, it is possible to have at least the measurement time of the AD converter 25 x (M 2 -1) before measuring signal A after first switching circuit 101 is switched to signal A, which makes it possible to buy time until the signal stabilizes, just like the measurement of other signals, and it is possible to increase the accuracy of the signal measurement to the same level as other signals.

本実施の形態の信号検出回路、駆動検出回路、信号検出方法に適したセンサアレイの実例を説明する。図6は、第1の実施形態に適用するセンサアレイの一例を示す回路図である。センサアレイは、N本の走査配線12と、M本の信号配線15と、のマトリクスの交点に第1の薄膜トランジスタT1と第2の薄膜トランジスタT2による画素回路が組まれ、第1の薄膜トランジスタT1のゲート電極と、共通電極10の間に、センサ部109として例えば感圧媒体9を有する。第1の薄膜トランジスタT1のドレインにはドレイン配線14が接続され、第1の薄膜トランジスタT1のソースは第2の薄膜トランジスタT2のドレインに接続され、第2の薄膜トランジスタT2のゲートは走査配線12に接続され、第2の薄膜トランジスタT2のソースは信号配線15に接続されている。感圧媒体9には圧力に依存する電圧が発生する。走査配線12のうち1本をオンにした時、その行の画素の刺激(圧力等)に依存する電流が、信号配線15に流れる。センサ部109としては、感圧媒体9、例えばポリビニリデンジフロライド(PVDF)や、ポリ(ビニリデンジフロライド-トリフロロエチレン共重合体)が好適である。なお、図6は一例であり、この構造のセンサアレイに限定されるものではない。図21は、第1の実施形態に適用するセンサアレイの一例を示す回路図である。センサアレイは、N本の走査配線12と、M本の信号配線15と、のマトリクスの交点に薄膜トランジスタ38による画素回路が組まれ、薄膜トランジスタ38のドレイン電極と、電源配線36の間に、感圧媒体39を有する。薄膜トランジスタ38のゲートは走査配線12に接続され、薄膜トランジスタ38のソースは信号配線15に接続されている。感圧媒体39の抵抗値は圧力によって変化する。走査配線12のうち1本をオンにした時、その行の画素の圧力に依存する電流が、信号配線15に流れる。感圧媒体39としては、導電粒子を分散させたゴム等が好適である。あるいは他のセンサ部109を採用して、他の種類の圧力センサや、変位センサ、温度センサ等に用いてもよい。また、電源配線36は、第7の実施形態に後述する電流制限回路40を有してもよい。 An example of a sensor array suitable for the signal detection circuit, drive detection circuit, and signal detection method of this embodiment will be described. FIG. 6 is a circuit diagram showing an example of a sensor array applied to the first embodiment. In the sensor array, a pixel circuit is formed by a first thin film transistor T1 and a second thin film transistor T2 at the intersection of a matrix of N scanning wirings 12 and M signal wirings 15, and a pressure-sensitive medium 9 is provided as a sensor unit 109 between the gate electrode of the first thin film transistor T1 and the common electrode 10. A drain wiring 14 is connected to the drain of the first thin film transistor T1, a source of the first thin film transistor T1 is connected to the drain of the second thin film transistor T2, a gate of the second thin film transistor T2 is connected to the scanning wiring 12, and a source of the second thin film transistor T2 is connected to the signal wiring 15. A voltage dependent on pressure is generated in the pressure-sensitive medium 9. When one of the scanning wirings 12 is turned on, a current dependent on the stimulus (pressure, etc.) of the pixel of that row flows through the signal wiring 15. The sensor unit 109 is preferably a pressure-sensitive medium 9, for example, polyvinylidene difluoride (PVDF) or poly(vinylidene difluoride-trifluoroethylene copolymer). Note that FIG. 6 is an example, and the sensor array is not limited to this structure. FIG. 21 is a circuit diagram showing an example of a sensor array applied to the first embodiment. In the sensor array, a pixel circuit is formed by a thin film transistor 38 at the intersection of a matrix of N scanning wirings 12 and M signal wirings 15, and a pressure-sensitive medium 39 is provided between the drain electrode of the thin film transistor 38 and the power supply wiring 36. The gate of the thin film transistor 38 is connected to the scanning wiring 12, and the source of the thin film transistor 38 is connected to the signal wiring 15. The resistance value of the pressure-sensitive medium 39 changes depending on the pressure. When one of the scanning wirings 12 is turned on, a current that depends on the pressure of the pixel of that row flows through the signal wiring 15. The pressure-sensitive medium 39 is preferably rubber or the like in which conductive particles are dispersed. Alternatively, another type of sensor unit 109 may be adopted and used as another type of pressure sensor, displacement sensor, temperature sensor, etc. The power supply wiring 36 may have a current limiting circuit 40, which will be described later in the seventh embodiment.

以上のように、第1の実施形態に係る信号検出回路では、負荷抵抗20および電圧検出アンプ53の上流側に第1の切替回路101を設けることで、負荷抵抗20および電圧検出アンプ53の数を減らすことができ、さらに、電圧検出アンプ53の下流側に第2の切替回路102を設けることで、ADコンバータ25の数も減らすことができ、信号検出回路の規模を小さくすることができる。また、当該信号検出回路を適用することで、駆動検出回路の規模も小さくすることができる。また、第1の切替回路101で信号を切り替えた後、その信号の測定を行う前に、他のブロックの切り替え済みかつ未測定の信号の測定を行うことで、切替信号が安定してから測定を行うことができる。As described above, in the signal detection circuit according to the first embodiment, the number of load resistors 20 and voltage detection amplifiers 53 can be reduced by providing the first switching circuit 101 upstream of the load resistors 20 and voltage detection amplifiers 53, and the number of AD converters 25 can be reduced by providing the second switching circuit 102 downstream of the voltage detection amplifiers 53, thereby reducing the scale of the signal detection circuit. In addition, by applying the signal detection circuit, the scale of the drive detection circuit can also be reduced. In addition, after the signal is switched by the first switching circuit 101, the measurement of the switched and unmeasured signals of other blocks can be performed before measuring the signal, so that the measurement can be performed after the switching signal has stabilized.

[第2の実施形態]
図7を用いて本開示の第2の実施形態について説明する。図7は、本開示の第2の実施形態に係る信号検出回路の一例を示す説明図である。この信号検出回路を適用する対象のセンサアレイは、信号配線15をM本と、リファレンス信号配線16をM 本有する。信号配線15とリファレンス信号配線16は、各M本ずつM個のブロックに分けられる。各ブロックの信号配線A~Mは第1の切替回路101の入力に接続され、第1の切替回路101の出力は負荷抵抗20および電圧検出アンプ53に接続される。また、各ブロックのリファレンス信号配線A~Mは第3の切替回路103の入力に接続され、第3の切替回路103の出力は負荷抵抗21および電圧検出アンプ54に接続される。よって、必要な負荷抵抗20と電圧検出アンプ53の数は信号配線15とリファレンス信号配線16との合計(M×2)ではなく、ブロックの数の二倍(M×2)となる。
Second Embodiment
The second embodiment of the present disclosure will be described with reference to FIG. 7. FIG. 7 is an explanatory diagram showing an example of a signal detection circuit according to the second embodiment of the present disclosure. A sensor array to which this signal detection circuit is applied has M 1 signal wiring 15 and M 1 reference signal wiring 16. The signal wiring 15 and the reference signal wiring 16 are divided into M 2 blocks, each of which has M 1 signal wiring 15 and reference signal wiring 16. The signal wirings A to M 1 of each block are connected to the input of the first switching circuit 101, and the output of the first switching circuit 101 is connected to the load resistor 20 and the voltage detection amplifier 53. In addition, the reference signal wirings A to M 1 of each block are connected to the input of the third switching circuit 103, and the output of the third switching circuit 103 is connected to the load resistor 21 and the voltage detection amplifier 54. Therefore, the number of required load resistors 20 and voltage detection amplifiers 53 is not the sum of the signal wirings 15 and the reference signal wirings 16 (M 1 ×2), but twice the number of blocks (M 2 ×2).

さらに信号の電圧検出アンプ53の出力と、その信号に対応するリファレンス信号の電圧検出アンプ54の出力は、差動増幅回路24に入力される。必要な差動増幅回路24の数はブロック数と同じM個である。差動増幅回路24の出力は第2の切替回路102の入力に接続され、第2の切替回路102の出力はADコンバータ25の入力に接続される。第2の切替回路102の入力数をLとすると、必要なADコンバータ25の数はM個ではなく、(M/L)個となり、差動増幅回路24の数より減らすことができる。第2の切替回路102の入力数LがMに等しい場合、必要なADコンバータ25の数は1個である。 Furthermore, the output of the voltage detection amplifier 53 of the signal and the output of the voltage detection amplifier 54 of the reference signal corresponding to the signal are input to the differential amplifier circuit 24. The number of required differential amplifier circuits 24 is M2 , which is the same as the number of blocks. The output of the differential amplifier circuit 24 is connected to the input of the second switching circuit 102, and the output of the second switching circuit 102 is connected to the input of the AD converter 25. If the number of inputs of the second switching circuit 102 is L, the number of required AD converters 25 is ( M2 /L) instead of M2 , which can be reduced from the number of differential amplifier circuits 24. If the number of inputs L of the second switching circuit 102 is equal to M2 , the number of required AD converters 25 is one.

このように、第1の切替回路101、第3の切替回路103と、第2の切替回路102を組み合わせることで、負荷抵抗20と電圧検出アンプ53の数を信号配線15の数よりも減らせ、負荷抵抗21と電圧検出アンプ54の数をリファレンス信号配線16の数よりも減らせ、かつADコンバータ25の数を差動増幅回路24の数より減らせるので、信号検出回路の規模を小さくでき、設置面積やコストを抑えられる。In this way, by combining the first switching circuit 101, the third switching circuit 103, and the second switching circuit 102, the number of load resistors 20 and voltage detection amplifiers 53 can be reduced below the number of signal wirings 15, the number of load resistors 21 and voltage detection amplifiers 54 can be reduced below the number of reference signal wirings 16, and the number of AD converters 25 can be reduced below the number of differential amplifier circuits 24, thereby reducing the scale of the signal detection circuit and reducing the installation area and costs.

なお、図7では電圧検出アンプ53、54をボルテージフォロワとして記載しているが、これに限定されず、増幅率が1以外の回路や、反転増幅回路でもよい。また電圧検出アンプ53、54は、既知の発振防止回路、位相補償回路、容量補正回路、保護回路を有してもよい。さらには、オペアンプを用いずにFET等で代用してもよい。また、図7では負荷抵抗20、21を信号線とGNDの間に設置するように記載しているが、電圧検出アンプ53および54が反転増幅回路の場合は、信号線と反転増幅回路の出力の間に設置してもよい。さらに、差動増幅回路24は、増幅率が1の、信号とリファレンス信号の差を見る回路であってもよいが、増幅率が1以外であってもよい。また差動増幅回路24は、ベース電圧Vbase分だけ出力電圧をシフトできる。差動増幅回路24では、信号配線出力-リファレンス出力にVbaseを加算することで、信号配線出力-リファレンス出力が小さい場合や負の場合でも、確実に検出できる。 In FIG. 7, the voltage detection amplifiers 53 and 54 are shown as voltage followers, but are not limited to this and may be circuits with an amplification factor other than 1 or inverting amplifier circuits. The voltage detection amplifiers 53 and 54 may also have known oscillation prevention circuits, phase compensation circuits, capacitance correction circuits, and protection circuits. Furthermore, an FET or the like may be used instead of an operational amplifier. In FIG. 7, the load resistors 20 and 21 are shown to be installed between the signal line and GND, but if the voltage detection amplifiers 53 and 54 are inverting amplifier circuits, they may be installed between the signal line and the output of the inverting amplifier. Furthermore, the differential amplifier circuit 24 may be a circuit with an amplification factor of 1 that sees the difference between the signal and the reference signal, but the amplification factor may be other than 1. The differential amplifier circuit 24 can shift the output voltage by the base voltage Vbase. In the differential amplifier circuit 24, by adding Vbase to the signal wiring output-reference output, it can be reliably detected even when the signal wiring output-reference output is small or negative.

また、第1の切替回路101、第3の切替回路103は、アナログマルチプレクサであることが望ましい。アナログマルチプレクサなら、アナログ信号の情報を失うことなく、高速で切り替えが可能である。ただし、信号電圧の範囲が大きくてアナログマルチプレクサで対応できない場合などでは、リレーを用いてもよい。 It is also preferable that the first switching circuit 101 and the third switching circuit 103 are analog multiplexers. Analog multiplexers allow high-speed switching without losing analog signal information. However, in cases where the signal voltage range is too large for an analog multiplexer to handle, relays may be used.

第1の切替回路101および第3の切替回路103の、入力側でなく出力側に負荷抵抗20および21があることにより、第1の切替回路101および第3の切替回路103に電流が流れてインピーダンスが低くなり、ノイズの影響を受けにくい回路となる。また、第1の切替回路101に接続された信号配線15のうち第1の切替回路101の出力に切り替えられた入力の信号線のみと、第3の切替回路103に接続されたリファレンス信号配線16のうち第3の切替回路103の出力に切り替えられた入力のリファレンス信号線のみに、電流が流れるので、消費電力を抑えることができる。 Since the load resistors 20 and 21 are on the output side, not the input side, of the first switching circuit 101 and the third switching circuit 103, a current flows through the first switching circuit 101 and the third switching circuit 103, lowering the impedance and making the circuit less susceptible to noise. Also, a current flows only through the input signal line switched to the output of the first switching circuit 101 among the signal wirings 15 connected to the first switching circuit 101, and only through the input reference signal line switched to the output of the third switching circuit 103 among the reference signal wirings 16 connected to the third switching circuit 103, so that power consumption can be reduced.

次に、本実施形態に係る駆動検出回路について説明する。図8は、図5の信号検出回路を含む駆動検出回路の一例を示す説明図である。この駆動検出回路を適用する対象のセンサアレイは、信号配線15をM本と、リファレンス信号配線16をM本と、走査配線12をN本有する。図8の駆動検出回路は、本実施形態に係る信号検出回路に、制御回路5と、駆動回路6を加えたものであり、第1の切替回路101と、第3の切替回路103と、第2の切替回路102と、ADコンバータ25と、駆動回路6と、は、制御回路5によって制御される。制御回路5のデジタル出力数が少ない場合、カウンタ49を用いて第1の切替回路101および第3の切替回路103を制御する。カウンタ49を用いれば、各ブロックの入力を切り替えるためのデジタル配線48を、1本ずつにすることができる。Next, the drive detection circuit according to this embodiment will be described. FIG. 8 is an explanatory diagram showing an example of a drive detection circuit including the signal detection circuit of FIG. 5. The sensor array to which this drive detection circuit is applied has M signal wirings 15, M reference signal wirings 16, and N scanning wirings 12. The drive detection circuit of FIG. 8 is a signal detection circuit according to this embodiment, to which a control circuit 5 and a drive circuit 6 are added, and the first switching circuit 101, the third switching circuit 103, the second switching circuit 102, the AD converter 25, and the drive circuit 6 are controlled by the control circuit 5. When the number of digital outputs of the control circuit 5 is small, the first switching circuit 101 and the third switching circuit 103 are controlled using a counter 49. By using the counter 49, the digital wiring 48 for switching the input of each block can be reduced to one each.

図8に示す駆動検出回路を適用する場合も、第1の実施形態と同様に、単純な信号検出方法ではなく図9に示す信号検出方法が望ましい。When applying the drive detection circuit shown in Figure 8, as in the first embodiment, the signal detection method shown in Figure 9 is preferable rather than a simple signal detection method.

図9では、予め全ての第1の切替回路101を信号Aに、第3の切替回路103をリファレンス信号Aに、第2の切替回路102をブロック1に切り替えておく。走査配線12の1行目にオン電圧を印加した後、「一定時間」待つ。In Figure 9, all first switching circuits 101 are switched to signal A, the third switching circuit 103 is switched to reference signal A, and the second switching circuit 102 is switched to block 1. After applying an on-voltage to the first row of the scanning wiring 12, a "certain period of time" is waited.

その後、ブロック1の信号Aとリファレンス信号Aの差に対応するデータをADコンバータ25で読み込んでから、ブロック1の第1の切替回路101を信号Bに、ブロック1の第3の切替回路103をリファレンス信号Bにする。次に、第2の切替回路102をブロック2に切り替えて、ブロック2の信号Aとリファレンス信号Aの差に対応するデータをADコンバータ25で読み込んでから、ブロック2の第1の切替回路101を信号Bに、ブロック2の第3の切替回路103をリファレンス信号Bにする。以下、ブロック3、ブロック4、・・・についても同様に行い、ブロックMについても同様、即ち、第2の切替回路102をブロックMに切り替えて、ブロックMの信号Aとリファレンス信号Aの差に対応するデータをADコンバータ25で読み込んでから、ブロックMの第1の切替回路101を信号Bに、ブロックMの第3の切替回路103をリファレンス信号Bにする。(以上が、「信号差A読取・信号Bに切替工程」) Then, data corresponding to the difference between the signal A and the reference signal A of the block 1 is read by the AD converter 25, and the first switching circuit 101 of the block 1 is set to the signal B, and the third switching circuit 103 of the block 1 is set to the reference signal B. Next, the second switching circuit 102 is switched to the block 2, and data corresponding to the difference between the signal A and the reference signal A of the block 2 is read by the AD converter 25, and the first switching circuit 101 of the block 2 is set to the signal B, and the third switching circuit 103 of the block 2 is set to the reference signal B. The same is carried out for the blocks 3, 4, ..., and similarly for the block M2 , that is, the second switching circuit 102 is switched to the block M2 , and data corresponding to the difference between the signal A and the reference signal A of the block M2 is read by the AD converter 25, and the first switching circuit 101 of the block M2 is set to the signal B, and the third switching circuit 103 of the block M2 is set to the reference signal B. (The above is the "signal difference A reading and switching to signal B process")

その後、第2の切替回路102をブロック1に切り替えて、ブロック1の信号Bとリファレンス信号Bの差に対応するデータをADコンバータ25で読み込んでから、ブロック1の第1の切替回路101を信号Cに、ブロック1の第3の切替回路103をリファレンス信号Cにする。次に、第2の切替回路102をブロック2に切り替えて、ブロック2の信号Bとリファレンス信号Bの差に対応するデータをADコンバータ25で読み込んでから、ブロック2の第1の切替回路101を信号Cに、ブロック2の第3の切替回路103をリファレンス信号Cにする。以下、ブロック3、ブロック4、・・・についても同様に行い、ブロックMについても同様、即ち、第2の切替回路102をブロックMに切り替えて、ブロックMの信号Bとリファレンス信号Bの差に対応するデータをADコンバータ25で読み込んでから、ブロックMの第1の切替回路101を信号Cに、ブロックMの第3の切替回路103をリファレンス信号Cにする。(以上が、「信号差B読取・信号Cに切替工程」) Thereafter, the second switching circuit 102 is switched to block 1, data corresponding to the difference between the signal B of block 1 and the reference signal B is read by the AD converter 25, and then the first switching circuit 101 of block 1 is set to signal C and the third switching circuit 103 of block 1 is set to reference signal C. Next, the second switching circuit 102 is switched to block 2, data corresponding to the difference between the signal B of block 2 and the reference signal B is read by the AD converter 25, and then the first switching circuit 101 of block 2 is set to signal C and the third switching circuit 103 of block 2 is set to reference signal C. The same is carried out for blocks 3, 4, ..., and similarly for block M2 , that is, the second switching circuit 102 is switched to block M2 , data corresponding to the difference between the signal B of block M2 and the reference signal B is read by the AD converter 25, and then the first switching circuit 101 of block M2 is set to signal C and the third switching circuit 103 of block M2 is set to reference signal C. (The above is the "process of reading signal difference B and switching to signal C")

その後、「信号差A読取・信号Bに切替工程」、「信号差B読取・信号Cに切替工程」
と同様にして、「信号差C読取・信号Dに切替工程」、「信号差D読取・信号Eに切替工程」、・・・と続き、「信号差M1読取・信号Aに切替工程」を行う、即ち、第2の切替回路102をブロック1に切り替えて、ブロック1の信号Mとリファレンス信号Mの差に対応するデータをADコンバータ25で読み込んでから、ブロック1の第1の切替回路101を信号Aに、ブロック1の第3の切替回路103をリファレンス信号Aにする。次に、第2の切替回路102をブロック2に切り替えて、ブロック2の信号Mとリファレンス信号Mの差に対応するデータをADコンバータ25で読み込んでから、ブロック2の第1の切替回路101を信号Aに、ブロック2の第3の切替回路103をリファレンス信号Aにする。以下、ブロック3、ブロック4、・・・についても同様に行い、ブロックMについても同様、即ち、第2の切替回路102をブロックMに切り替えて、ブロックMの信号Mとリファレンス信号Mの差に対応するデータをADコンバータ25で読み込んでから、ブロックMの第1の切替回路101を信号Aに、ブロックMの第3の切替回路103をリファレンス信号Aにする。ただし、この記載は分かり易くするために具体的に記載したものであって、信号Mが信号Eより後であると限定するものではなく、即ちM>5と限定するものではなく、Mは2以上の整数であればよい。また、ブロックMはブロック4より後であると限定するものではなく、即ちM>4と限定するものではなく、Mは2以上の整数であればよい。
Then, "signal difference A is read and a process of switching to signal B" and "signal difference B is read and a process of switching to signal C"
Similarly, the "step of reading signal difference C and switching to signal D", "step of reading signal difference D and switching to signal E", ... are followed by the "step of reading signal difference M1 and switching to signal A", that is, the second switching circuit 102 is switched to block 1, data corresponding to the difference between the signal M1 of block 1 and the reference signal M1 is read by the AD converter 25, and then the first switching circuit 101 of block 1 is set to signal A and the third switching circuit 103 of block 1 is set to reference signal A. Next, the second switching circuit 102 is switched to block 2, data corresponding to the difference between the signal M1 of block 2 and the reference signal M1 is read by the AD converter 25, and then the first switching circuit 101 of block 2 is set to signal A and the third switching circuit 103 of block 2 is set to reference signal A. The same process is carried out for blocks 3, 4, ..., and block M2 , i.e., the second switching circuit 102 is switched to block M2 , data corresponding to the difference between the signal M1 of block M2 and the reference signal M1 is read by the AD converter 25, and then the first switching circuit 101 of block M2 is set to signal A, and the third switching circuit 103 of block M2 is set to reference signal A. However, this description is specifically described for ease of understanding, and does not limit signal M1 to being after signal E, i.e., does not limit M1 > 5, and M1 may be any integer equal to or greater than 2. Moreover, block M2 is not limited to being after block 4, i.e., does not limit M2 > 4, and M2 may be any integer equal to or greater than 2.

続いて、走査配線12の1行目にオフ電圧を印加した後、走査配線12の2行目にオン電圧を印加し、「一定時間」待つ。走査配線12の1行目の時と同様に、「信号差A読取・信号Bに切替工程」~「信号差M読取・信号Aに切替工程」を行う。 Next, an off voltage is applied to the first row of scanning wiring 12, and then an on voltage is applied to the second row of scanning wiring 12, and the process waits for a "certain time." As with the first row of scanning wiring 12, the "step of reading signal difference A and switching to signal B" to the "step of reading signal difference M1 and switching to signal A" are performed.

以下同様の動作を、走査配線12のN行目まで行い、走査配線12のN行目にオフ電圧を印加する。ここまでで、1画面分のセンサ情報が得られる。さらに同じ動作を繰り返すことで、複数画面分のデータ、即ち、全画素の信号差の時間依存データが得られる。(ただし、N>2と限定するものではなく、Nは1以上の整数であればよい。)Similar operations are then performed up to the Nth row of scanning wiring 12, and an off voltage is applied to the Nth row of scanning wiring 12. At this stage, sensor information for one screen is obtained. By further repeating the same operations, data for multiple screens, i.e., time-dependent data of the signal differences for all pixels, can be obtained. (However, N is not limited to being greater than 2, and N can be any integer equal to or greater than 1.)

図9の信号検出方法の特徴は、第1の切替回路101で選択されている信号配線と、当該信号配線に対応するリファレンス信号に切り替えた後、それらの信号差の測定を行う前に、他のブロックの第1の切替回路101で選択されている信号配線の信号と当該信号配線に対応するリファレンス信号配線の信号との差の測定を1回以上行うことである。これにより、第1の切替回路101および第3の切替回路103を切り替えてから、信号が安定するまでの時間を稼ぐことができ、信号測定の精度を高めることができる。特にブロック数がM個の場合、(M-1)回の測定を挟むことが容易にできる。 The feature of the signal detection method of Fig. 9 is that after switching to the signal wiring selected by the first switching circuit 101 and the reference signal corresponding to that signal wiring, the difference between the signal of the signal wiring selected by the first switching circuit 101 of another block and the signal of the reference signal wiring corresponding to that signal wiring is measured one or more times before measuring the signal difference between them. This makes it possible to buy time until the signal becomes stable after switching the first switching circuit 101 and the third switching circuit 103, and to improve the accuracy of the signal measurement. In particular, when the number of blocks is M 2 , it is easy to insert (M 2 -1) measurements.

また、図9の信号検出方法の特徴を、もう少し具体的に示す。制御回路5は、駆動回路6に、複数の走査配線12から選択された1本の走査配線12にオン電圧を印加させる第1の処理を行う。オン電圧の印加後、一定時間待機する。そして、第2の切替回路102によって選択された1つのブロックにおいて、第1の切替回路101によって選択されている1つの信号配線15と第3の切替回路103によって選択されている1つの信号配線15に対応するリファレンス信号配線16の信号差をADコンバータ25を介して読み出し、第1および第3の切替回路によって1つの信号配線15およびリファレンス信号配線16とは異なる他の信号線およびリファレンス信号配線16を選択した後、選択された他の信号配線15およびリファレンス信号配線16の信号差を読み出す前に、第2の切替回路102によって1つのブロックとは異なる他のブロックを選択する手順と、信号差を読み出す手順と、他のブロックの第1および第3の切替回路を切替える手順と、の繰り返しと、第2の切替回路102によって1つのブロックを選択する手順を有し、これらのプロセスにより、選択された1本の走査配線12に対応する1行分のセンサ部の信号差を順に読み出す第2の処理を行う。さらに、駆動回路6に、第2の処理の終了後に選択された1本の走査配線12にオフ電圧を印加させる第3の処理を行う。全ての走査配線12について、第1の処理、待機、第2の処理及び第3の処理を繰り返すことにより、全てのセンサ部の信号を読み出す。 The features of the signal detection method in Fig. 9 will now be described in more detail. The control circuit 5 performs a first process in which the drive circuit 6 applies an on-voltage to one scanning wiring 12 selected from the multiple scanning wirings 12. After applying the on-voltage, the process waits for a certain period of time. Then, in one block selected by the second switching circuit 102, a signal difference between one signal wiring 15 selected by the first switching circuit 101 and a reference signal wiring 16 corresponding to one signal wiring 15 selected by the third switching circuit 103 is read out via the AD converter 25, and after selecting another signal line and reference signal wiring 16 different from the one signal wiring 15 and the reference signal wiring 16 by the first and third switching circuits, before reading out the signal difference between the selected other signal wiring 15 and the reference signal wiring 16, the procedure of selecting another block different from the one block by the second switching circuit 102, the procedure of reading out the signal difference, and the procedure of switching the first and third switching circuits of the other block are repeated, and a procedure of selecting one block by the second switching circuit 102 is performed, and the signal difference of one row of sensor units corresponding to the selected one scanning wiring 12 is sequentially read out by these processes. Furthermore, a third process is performed in which the driving circuit 6 applies an off voltage to the selected one scanning wiring 12 after the second process is completed. The first process, waiting, second process, and third process are repeated for all the scanning lines 12, thereby reading out signals from all the sensor units.

ただし、1つのブロックにおいて第1および第3の切替回路によって1つの信号配線15およびリファレンス信号配線16とは異なる他の信号配線15およびリファレンス信号配線16を選択する手順と、第2の切替回路102によって1つのブロックとは異なる他のブロックを選択する手順は、逆でもよい。即ち第2の処理は、第2の切替回路102によって選択された1つのブロックにおいて、第1および第3の切替回路によって選択されている1つの信号配線15およびリファレンス信号配線16の信号差をADコンバータ25を介して読み出した後、第2の切替回路102によって1つのブロックとは異なる他のブロックを選択し、1つのブロックの第1および第3の切替回路を1つの信号配線15およびリファレンス信号配線16とは異なる他の信号配線15およびリファレンス信号配線16を選択した後、1つのブロックの他の信号配線15およびリファレンス信号配線16の信号差を読み出す前に、他のブロックの信号差を読み出す手順と、第2の切替回路102を切替える手順と、他のブロックの第1および第3の切替回路を切替える手順と、の繰り返しを有し、これらのプロセスにより、選択された1本の走査配線12に対応する1行分のセンサ部の信号を順に読み出すものでもよい。However, the procedure of selecting another signal wiring 15 and reference signal wiring 16 different from one signal wiring 15 and reference signal wiring 16 in one block by the first and third switching circuits and the procedure of selecting another block different from the one block by the second switching circuit 102 may be reversed. That is, the second process may include repeating a procedure of reading out the signal difference between one signal wiring 15 and reference signal wiring 16 selected by the first and third switching circuits in one block selected by the second switching circuit 102 via the AD converter 25, selecting another block different from the one block by the second switching circuit 102, selecting another signal wiring 15 and reference signal wiring 16 different from the one signal wiring 15 and reference signal wiring 16 using the first and third switching circuits of the one block, and then reading out the signal difference between the other signal wiring 15 and reference signal wiring 16 of the one block, a procedure of switching the second switching circuit 102, and a procedure of switching the first and third switching circuits of the other block, and sequentially reading out signals of one row of sensor units corresponding to the selected one scanning wiring 12 through these processes.

よって第2の処理は、1つのブロックの第1の切替回路101および第3の切替回路103によって1つの信号配線15およびリファレンス信号配線16とは異なる他の信号配線15およびリファレンス配線16を選択した後、1つのブロックの他の信号配線15およびリファレンス信号配線16の信号差を読み出す前に、少なくとも、他のブロックの信号差を読み出す手順と、第2の切替回路102を切替える手順と、他のブロックの第1の切替回路101および第3の切替回路103を切替える手順と、の繰り返しを有する。Therefore, the second process involves selecting another signal wiring 15 and reference wiring 16 different from one signal wiring 15 and reference signal wiring 16 by the first switching circuit 101 and third switching circuit 103 of one block, and then repeating at least a procedure of reading out the signal difference of the other block, a procedure of switching the second switching circuit 102, and a procedure of switching the first switching circuit 101 and third switching circuit 103 of the other block before reading out the signal difference of the other signal wiring 15 and reference signal wiring 16 of the one block.

また、N本の走査配線12のうち1本にオン電圧を印加してから一定時間待つ、その「一定時間」は、ADコンバータ25の測定時間の(M-1)倍以上が望ましい。そうすれば、1画面の最初の測定である、ブロック1の信号Aとリファレンス信号Aの差についても、第1の切替回路101と第3の切替回路103を信号Aに切り替えた後、その信号Aとリファレンス信号Aとの差の測定を行うまでに、ADコンバータ25の測定時間×(M-1)以上を挟むことができて、他の信号差の測定と同様に信号とリファレンス信号が安定するまでの時間を稼ぐことができ、信号測定の精度を他の信号差と同程度まで高めることができる。また、信号とリファレンス信号が安定してから測定を行うので、信号が安定するまでの時定数と、リファレンス信号が安定するまでの時定数が、必ずしも一致していなくてもよい。 Moreover, it is desirable that the "certain time" which is waited for a certain time after applying an on-voltage to one of the N scanning wirings 12 is at least (M 2 -1) times the measurement time of the AD converter 25. In this way, for the difference between the signal A and the reference signal A of block 1, which is the first measurement of one screen, after the first switching circuit 101 and the third switching circuit 103 are switched to the signal A, at least the measurement time x (M 2 -1) of the AD converter 25 can be inserted before measuring the difference between the signal A and the reference signal A, and as with the measurement of other signal differences, it is possible to buy time until the signal and the reference signal become stable, and the accuracy of the signal measurement can be increased to the same level as other signal differences. Moreover, since the measurement is performed after the signal and the reference signal become stable, the time constant until the signal becomes stable and the time constant until the reference signal becomes stable do not necessarily have to be the same.

本実施形態の信号検出回路、駆動検出回路、信号検出方法に適用できる好適なセンサアレイを説明する。図10は、第2の実施形態に適用するセンサアレイの実例を示す回路図である。センサアレイは、N本の走査配線12と、M本の信号配線15と、のマトリクスの交点に第1の薄膜トランジスタT1と第2の薄膜トランジスタT2による画素回路が組まれ、第1の薄膜トランジスタT1のゲート電極と、共通電極10の間に、センサ部109として例えば感圧媒体9を有する。また、N本の走査配線12と、M本のリファレンス信号配線16の交点に第3の薄膜トランジスタT3と第4の薄膜トランジスタT4によるリファレンス回路が組まれ、第3の薄膜トランジスタT3は第1の薄膜トランジスタT1に隣接する。第3の薄膜トランジスタT3のチャネル長/チャネル幅は、第1の薄膜トランジスタT1のチャネル長/チャネル幅に等しく、第4の薄膜トランジスタT4のチャネル長/チャネル幅は、第2の薄膜トランジスタT2のチャネル長/チャネル幅に等しいことが望ましい。第1の薄膜トランジスタT1のドレインにはドレイン配線14が接続され、第1の薄膜トランジスタT1のソースは第2の薄膜トランジスタT2のドレインに接続され、第2の薄膜トランジスタT2のゲートは走査配線12に接続され、第2の薄膜トランジスタT2のソースは信号配線15に接続されている。センサ部109には刺激(圧力等)に依存する電圧が発生する。一方、第3の薄膜トランジスタT3のゲートには共通電極10が接続され、第3の薄膜トランジスタT3のドレインにはドレイン配線14が接続され、第3の薄膜トランジスタT3のソースは第4の薄膜トランジスタT4のドレインに接続され、第4の薄膜トランジスタT4のゲートは走査配線12に接続され、第4の薄膜トランジスタT4のソースはリファレンス信号配線16に接続されている。走査配線12のうち1本をオンにした時、その行の画素の圧力に依存する電流が信号配線15に流れ、その行の画素回路に特性が近く、かつ刺激(圧力等)に依存しない電流がリファレンス信号配線16に流れる。センサ部109としては、感圧媒体9、例えばポリビニリデンジフロライド(PVDF)や、ポリ(ビニリデンジフロライド-トリフロロエチレン共重合体)が好適である。なお、本実施形態に適用できるセンサアレイは、図10に示す構造のセンサアレイに限定されるものではない。例えば、圧力によって抵抗が変わる感圧媒体を用い、圧力がかかる素子の信号と、圧力がかからない素子のリファレンス信号を用いてもよい。あるいは他のセンサ部109を採用して、他の種類の圧力センサや、変位センサ、温度センサ等に用いてもよい。また、ドレイン配線14は、第7の実施形態に後述する電流制限回路40を有してもよい。A suitable sensor array applicable to the signal detection circuit, drive detection circuit, and signal detection method of this embodiment will be described. FIG. 10 is a circuit diagram showing an example of a sensor array applied to the second embodiment. In the sensor array, a pixel circuit is formed by a first thin film transistor T1 and a second thin film transistor T2 at the intersection of a matrix of N scanning wirings 12 and M signal wirings 15, and a pressure-sensitive medium 9 is provided as a sensor unit 109 between the gate electrode of the first thin film transistor T1 and the common electrode 10. In addition, a reference circuit is formed by a third thin film transistor T3 and a fourth thin film transistor T4 at the intersection of N scanning wirings 12 and M reference signal wirings 16, and the third thin film transistor T3 is adjacent to the first thin film transistor T1. It is desirable that the channel length/channel width of the third thin film transistor T3 is equal to the channel length/channel width of the first thin film transistor T1, and the channel length/channel width of the fourth thin film transistor T4 is equal to the channel length/channel width of the second thin film transistor T2. The drain of the first thin film transistor T1 is connected to the drain wiring 14, the source of the first thin film transistor T1 is connected to the drain of the second thin film transistor T2, the gate of the second thin film transistor T2 is connected to the scanning wiring 12, and the source of the second thin film transistor T2 is connected to the signal wiring 15. A voltage dependent on a stimulus (pressure, etc.) is generated in the sensor unit 109. On the other hand, the gate of the third thin film transistor T3 is connected to the common electrode 10, the drain of the third thin film transistor T3 is connected to the drain wiring 14, the source of the third thin film transistor T3 is connected to the drain of the fourth thin film transistor T4, the gate of the fourth thin film transistor T4 is connected to the scanning wiring 12, and the source of the fourth thin film transistor T4 is connected to the reference signal wiring 16. When one of the scanning wirings 12 is turned on, a current dependent on the pressure of the pixel of that row flows to the signal wiring 15, and a current having characteristics close to those of the pixel circuit of that row and not dependent on a stimulus (pressure, etc.) flows to the reference signal wiring 16. As the sensor section 109, a pressure-sensitive medium 9, for example, polyvinylidene difluoride (PVDF) or poly(vinylidene difluoride-trifluoroethylene copolymer) is suitable. The sensor array applicable to this embodiment is not limited to the sensor array having the structure shown in FIG. 10. For example, a pressure-sensitive medium whose resistance changes depending on pressure may be used, and a signal from an element to which pressure is applied and a reference signal from an element to which no pressure is applied may be used. Alternatively, another sensor section 109 may be adopted and used for other types of pressure sensors, displacement sensors, temperature sensors, etc. The drain wiring 14 may have a current limiting circuit 40, which will be described later in the seventh embodiment.

信号配線15からの検出電圧から、隣接するリファレンス信号配線16での検出電圧を差し引くことで、隣接する薄膜トランジスタの特性が似ていることにより、薄膜トランジスタアレイの面内分布をキャンセルすることができる。また、隣接する薄膜トランジスタの温度が同等であることにより、薄膜トランジスタの温度依存性の大部分をキャンセルすることができる。By subtracting the detection voltage in the adjacent reference signal wiring 16 from the detection voltage from the signal wiring 15, the in-plane distribution of the thin film transistor array can be canceled because the characteristics of adjacent thin film transistors are similar. In addition, because the temperatures of adjacent thin film transistors are equivalent, the temperature dependence of the thin film transistors can be largely canceled.

以上のように、第2の実施形態に係る信号検出回路では、負荷抵抗20および電圧検出アンプ53の上流側に第1の切替回路101を、負荷抵抗21および電圧検出アンプ54の上流側に第3の切替回路103を設けることで、負荷抵抗20、21および電圧検出アンプ53、54の数を減らすことができ、さらに、差動増幅回路24の下流側に第2の切替回路102を設けることで、ADコンバータ25の数も減らすことができ、信号検出回路の規模を小さくすることができる。また、当該信号検出回路を適用することで、駆動検出回路の規模も小さくすることができる。また、第1の切替回路101および第3の切替回路103で信号を切り替えた後、その信号差の測定を行う前に、他のブロックの切り替え済みかつ未測定の信号差の測定を行うことで、切替信号が安定してから測定を行うことができ、誤差の小さい信号検出方法を提供することができる。As described above, in the signal detection circuit according to the second embodiment, the first switching circuit 101 is provided upstream of the load resistor 20 and the voltage detection amplifier 53, and the third switching circuit 103 is provided upstream of the load resistor 21 and the voltage detection amplifier 54, thereby reducing the number of load resistors 20, 21 and voltage detection amplifiers 53, 54. Furthermore, the second switching circuit 102 is provided downstream of the differential amplifier circuit 24, thereby reducing the number of AD converters 25 and reducing the scale of the signal detection circuit. In addition, by applying the signal detection circuit, the scale of the drive detection circuit can also be reduced. In addition, after switching the signal with the first switching circuit 101 and the third switching circuit 103, the signal difference between the other blocks that have been switched and not yet measured is measured before measuring the signal difference, so that the measurement can be performed after the switching signal has stabilized, thereby providing a signal detection method with small errors.

従来のセンサアレイにおいて、抵抗が変化する感圧媒体は、劣化しやすいという問題があった。そこで、特許文献2のように電位差が変化するタイプの感圧媒体を使うことが検討されている(図28)。しかし、特許文献2のように画素内に負荷抵抗を有し電位を読み出す回路はノイズに弱いという問題があった。また、第1の薄膜トランジスタ41をソース接地回路として使っているので、薄膜トランジスタの移動度やしきい値のばらつきの影響を受けやすいという問題があった。さらに、特許文献2の感圧媒体は無機物であり、機械的衝撃に弱いという問題があった。In conventional sensor arrays, the pressure-sensitive medium with variable resistance is prone to degradation. Therefore, the use of a type of pressure-sensitive medium with variable potential difference as in Patent Document 2 has been considered (Figure 28). However, the circuit that has a load resistor in the pixel and reads out the potential as in Patent Document 2 has the problem of being vulnerable to noise. In addition, because the first thin-film transistor 41 is used as a source-grounded circuit, there is a problem that it is susceptible to the effects of variations in the mobility and threshold value of the thin-film transistor. Furthermore, the pressure-sensitive medium in Patent Document 2 is inorganic, and is vulnerable to mechanical shock.

そのため、薄膜トランジスタの移動度やしきい値のばらつきの影響が小さく、ノイズに強いセンサアレイを第3~6の実施形態で説明する。 Therefore, the third to sixth embodiments describe a sensor array that is less affected by variations in the mobility and threshold voltage of thin-film transistors and is resistant to noise.

[第3の実施形態]
従来の画素回路の一例を、図27に示す。図27で、センサ部である感圧媒体130は圧力によって抵抗が変化するタイプであり、一端が共通電極に、他端が薄膜トランジスタ31のドレイン電極に接続されている。共通電極には電源が接続されている。走査配線32のうち1本に薄膜トランジスタ31がオンになるゲート電圧(オン電圧)を印加し、他の走査配線32には薄膜トランジスタ31がオフになるゲート電圧(オフ電圧)を印加する。オン電圧が印加された走査配線32に属する薄膜トランジスタ31を通して、該当する画素の感圧媒体130を流れる電流が信号配線33に流れる。オンにする走査配線32を順次1本ずつ変えることで、全行の圧力データを読み出す。
[Third embodiment]
An example of a conventional pixel circuit is shown in FIG. 27. In FIG. 27, the pressure-sensitive medium 130, which is a sensor section, is a type whose resistance changes depending on pressure, and one end is connected to a common electrode and the other end is connected to the drain electrode of a thin film transistor 31. A power source is connected to the common electrode. A gate voltage (on voltage) that turns on the thin film transistor 31 is applied to one of the scanning wirings 32, and a gate voltage (off voltage) that turns off the thin film transistor 31 is applied to the other scanning wirings 32. A current flowing through the pressure-sensitive medium 130 of the corresponding pixel flows to the signal wiring 33 through the thin film transistor 31 belonging to the scanning wiring 32 to which the on voltage is applied. Pressure data for all rows is read out by sequentially changing the scanning wirings 32 to be turned on one by one.

従来の画素回路の他の例を、図28に示す。図28で、センサ部である感圧媒体140は圧力によって電位差が変化するタイプである。感圧媒体140の一端が第1の薄膜トランジスタ41のゲート電極に、他端が第1の薄膜トランジスタ41のソース電極に接続され、第1の薄膜トランジスタ41は画素内のドレイン抵抗43を介して電源に接続され、第1の薄膜トランジスタ41はソース接地回路になっている。走査配線44のうち1本に第2の薄膜トランジスタ42がオンになるゲート電圧(オン電圧)を印加し、他の走査配線44には第2の薄膜トランジスタ42がオフになるゲート電圧(オフ電圧)を印加する。そして、オン電圧が印加された走査配線44に属する第2の薄膜トランジスタ42を通して、該当する画素のドレイン電圧が信号配線45に引き出される。オンにする走査配線44を順次1本ずつ変えることで、全行の圧力データを読み出すことができる。Another example of a conventional pixel circuit is shown in FIG. 28. In FIG. 28, the pressure-sensitive medium 140, which is the sensor section, is a type in which the potential difference changes depending on the pressure. One end of the pressure-sensitive medium 140 is connected to the gate electrode of the first thin film transistor 41, and the other end is connected to the source electrode of the first thin film transistor 41. The first thin film transistor 41 is connected to a power source via a drain resistor 43 in the pixel, and the first thin film transistor 41 is a source ground circuit. A gate voltage (on voltage) that turns on the second thin film transistor 42 is applied to one of the scanning wirings 44, and a gate voltage (off voltage) that turns off the second thin film transistor 42 is applied to the other scanning wirings 44. Then, the drain voltage of the corresponding pixel is drawn to the signal wiring 45 through the second thin film transistor 42 belonging to the scanning wiring 44 to which the on voltage is applied. By sequentially changing the scanning wirings 44 to be turned on one by one, the pressure data of all rows can be read out.

しかし、電圧を読み出す回路は入力インピーダンスが高いので、信号配線45が長いと信号にノイズが混入しやすい。また、この回路で、仮にノイズが混入しにくいように検出回路のインピーダンスを下げると、ドレイン抵抗43に、第1の薄膜トランジスタ41を流れる(圧力に依存した)電流以外に、検出回路を流れる(必ずしも圧力に依存しない)電流が流れ、検出回路を流れる電流によるドレイン抵抗43の電圧降下分が誤差になってしまう。また、ソース接地回路は電圧・電流とも増幅するので感度は高いが、信号電圧は第1の薄膜トランジスタ41の移動度やしきい値のばらつきの影響を受け易い。 However, because the circuit that reads out the voltage has a high input impedance, if the signal wiring 45 is long, noise is likely to be mixed into the signal. Furthermore, if the impedance of the detection circuit in this circuit were lowered to make it less susceptible to noise, a current (not necessarily dependent on pressure) would flow through the detection circuit in addition to the current (dependent on pressure) flowing through the first thin-film transistor 41, and the voltage drop across the drain resistor 43 due to the current flowing through the detection circuit would become an error. Furthermore, the source-grounded circuit amplifies both the voltage and current, so it has high sensitivity, but the signal voltage is easily affected by variations in the mobility and threshold value of the first thin-film transistor 41.

そこで、本開示の第3の実施形態の画素回路を図11に示す。図11で、センサ部109(例えば感圧媒体9)は刺激(圧力等)によって電位差が変化するタイプである。センサ部109の一端が共通電極10に、他端が第1の薄膜トランジスタのゲート電極G1に接続され、第1の薄膜トランジスタのドレイン電極D1はドレイン配線14を介して電源Vddに接続され、第1の薄膜トランジスタのソース電極S1は第2の薄膜トランジスタのドレイン電極D2に接続され、第2の薄膜トランジスタのゲート電極G2は走査配線12に接続され、第2の薄膜トランジスタのソース電極S2は信号配線15に接続され、信号検出回路内の負荷抵抗20を含めると、第1の薄膜トランジスタはドレイン接地回路(ソースフォロワ)になっている。走査配線12のうち1本に第2の薄膜トランジスタがオンになるゲート電圧(オン電圧)を印加し、他の走査配線12には第2の薄膜トランジスタがオフになるゲート電圧(オフ電圧)を印加する。すると、オン電圧が印加された走査配線12に属する第2の薄膜トランジスタを通して、該当する画素のソース電極S1が信号配線15に接続され、信号検出回路内の負荷抵抗20に接続される。即ち、負荷抵抗20がアレイ外にあるため、信号配線15には電流が流れるので、インピーダンスが低く、信号にノイズが混入しにくい。また、ドレイン接地(ソースフォロワ)回路なので、電流のみが増幅され、ソース電位はゲート電位に近いので、信号電圧は第1の薄膜トランジスタの移動度のばらつきの影響を受けにくい。オンにする走査配線12を順次1本ずつ変えることで、各行の圧力データを読み出すことができる。 Therefore, a pixel circuit according to a third embodiment of the present disclosure is shown in FIG. 11. In FIG. 11, the sensor unit 109 (for example, pressure-sensitive medium 9) is a type in which the potential difference changes depending on a stimulus (pressure, etc.). One end of the sensor unit 109 is connected to the common electrode 10, and the other end is connected to the gate electrode G1 of the first thin film transistor, the drain electrode D1 of the first thin film transistor is connected to the power supply Vdd via the drain wiring 14, the source electrode S1 of the first thin film transistor is connected to the drain electrode D2 of the second thin film transistor, the gate electrode G2 of the second thin film transistor is connected to the scanning wiring 12, the source electrode S2 of the second thin film transistor is connected to the signal wiring 15, and when the load resistor 20 in the signal detection circuit is included, the first thin film transistor is a drain ground circuit (source follower). A gate voltage (on voltage) that turns on the second thin film transistor is applied to one of the scanning wirings 12, and a gate voltage (off voltage) that turns off the second thin film transistor is applied to the other scanning wiring 12. Then, through the second thin film transistor belonging to the scanning wiring 12 to which the on voltage is applied, the source electrode S1 of the corresponding pixel is connected to the signal wiring 15, and then to the load resistor 20 in the signal detection circuit. That is, since the load resistor 20 is outside the array, a current flows through the signal wiring 15, so the impedance is low and noise is unlikely to be mixed into the signal. In addition, since it is a drain-grounded (source follower) circuit, only the current is amplified and the source potential is close to the gate potential, so the signal voltage is unlikely to be affected by the variation in the mobility of the first thin film transistor. By sequentially changing the scanning wiring 12 to be turned on one by one, the pressure data of each row can be read out.

なお、共通電極10の電位は、センサ部109の刺激(圧力等)に依存する電位差に加算されて、第1の薄膜トランジスタのゲート電極G1に印加されるので、共通電極10の電位によって動作点を調整できる。 In addition, the potential of the common electrode 10 is added to a potential difference that depends on the stimulus (pressure, etc.) of the sensor unit 109 and applied to the gate electrode G1 of the first thin film transistor, so that the operating point can be adjusted by the potential of the common electrode 10.

第3の実施形態におけるセンサアレイの検出方法は、例えば、第1の実施形態に係る信号検出回路、駆動検出回路、信号検出方法を好適に用いることができる。このとき、センサアレイの走査配線12はN本であり、信号配線15はM本である。The detection method of the sensor array in the third embodiment can suitably use, for example, the signal detection circuit, drive detection circuit, and signal detection method in the first embodiment. In this case, the number of scanning wirings 12 of the sensor array is N, and the number of signal wirings 15 is M.

センサ部109としては、感圧媒体9(電位差が変化するタイプ)が好適である。ただし、センサ部109として他の感圧媒体や、感変位媒体、感温媒体等を用いることも可能である。A pressure-sensitive medium 9 (a type in which the potential difference changes) is suitable as the sensor unit 109. However, it is also possible to use other pressure-sensitive media, displacement-sensitive media, temperature-sensitive media, etc. as the sensor unit 109.

なお、測定を行う直前にドレイン配線14の電位を0→Vddにする場合、第1の薄膜トランジスタのゲート・ドレイン電極間容量(ゲート電極G1に接続された画素電極8、ドレイン電極D1に接続されたドレイン配線14を含む)をCgd1、画素電極8・共通電極10間容量をCpとすると、画素電極8の電位はΔVp=Vdd×Cgd1/(Cgd1+Cp)だけずれる。このずれが、センサ部109の最大電位変化量に比べて充分に小さい必要があり、例えば最大電位変化量の10%以内に抑える必要がある。上記ずれを最大電位変化量の10%以内に抑えるには、|Vdd×Cgd1/(Cgd1+Cp)|≦最大電位変化量×0.1にすればよい。ここで、最大電位変化量とは、センサに刺激(圧力等)を印加していない状態から、センサに設定された検出範囲の最大値の刺激を印加した時への、画素電極電位変化量である。例えば最大電位変化量が4[V]の場合、|Vdd×Cgd1/(Cgd1+Cp)|≦0.4とする。In addition, when the potential of the drain wiring 14 is changed from 0 to Vdd immediately before the measurement, the potential of the pixel electrode 8 shifts by ΔVp = Vdd × Cgd1 / (Cgd1 + Cp), assuming that the capacitance between the gate and drain electrodes of the first thin film transistor (including the pixel electrode 8 connected to the gate electrode G1 and the drain wiring 14 connected to the drain electrode D1) is Cgd1 and the capacitance between the pixel electrode 8 and the common electrode 10 is Cp. This shift needs to be sufficiently small compared to the maximum potential change of the sensor unit 109, and needs to be suppressed to within 10% of the maximum potential change, for example. To suppress the above shift to within 10% of the maximum potential change, | Vdd × Cgd1 / (Cgd1 + Cp) | ≦ maximum potential change × 0.1. Here, the maximum potential change is the amount of change in the pixel electrode potential when a stimulus of the maximum value of the detection range set for the sensor is applied from a state in which no stimulus (pressure, etc.) is applied to the sensor. For example, when the maximum potential change amount is 4 [V], |Vdd×Cgd1/(Cgd1+Cp)|≦0.4 is satisfied.

図11に示したセンサアレイの具体例を、図12に示す。絶縁基板1上に、ゲート電極G1、G2を有し(G2は走査配線12に接続され)、その上にゲート絶縁膜3を有し、その上に半導体SC1、SC2を有し、その上にソース電極S1、S2とドレイン電極D1、D2を有し(S1は接続配線17を介してD2に接続され、D1はドレイン配線14に接続され、S2は信号配線15に接続され)、その上に層間絶縁膜7を有し、その上に画素電極8を有し(画素電極8は層間絶縁膜7の開口およびゲート絶縁膜3の開口に設けられたビア配線18U、18Lを介してゲート電極G1に接続され)ている。さらにセンサ部109および共通電極10を有している。センサ部109は、画素電極8に接触または接合している。 A specific example of the sensor array shown in FIG. 11 is shown in FIG. 12. On an insulating substrate 1, gate electrodes G1 and G2 (G2 is connected to the scanning wiring 12), a gate insulating film 3 is provided thereon, semiconductors SC1 and SC2 are provided thereon, source electrodes S1 and S2 and drain electrodes D1 and D2 are provided thereon (S1 is connected to D2 via a connection wiring 17, D1 is connected to a drain wiring 14, and S2 is connected to a signal wiring 15), an interlayer insulating film 7 is provided thereon, and a pixel electrode 8 is provided thereon (the pixel electrode 8 is connected to the gate electrode G1 via via wirings 18U and 18L provided in the opening of the interlayer insulating film 7 and the opening of the gate insulating film 3). It further has a sensor portion 109 and a common electrode 10. The sensor portion 109 is in contact with or bonded to the pixel electrode 8.

半導体SC1、SC2の上には絶縁性のエッチングストッパ層を有してもよいし、半導体SC1、SC2とソース電極S1、S2の界面および半導体SC1、SC2とドレイン電極D1、D2の界面には半導体4よりも抵抗が低いコンタクト層を有してもよい。An insulating etching stopper layer may be formed on the semiconductors SC1 and SC2, and contact layers having a lower resistance than the semiconductor 4 may be formed at the interfaces between the semiconductors SC1 and SC2 and the source electrodes S1 and S2 and at the interfaces between the semiconductors SC1 and SC2 and the drain electrodes D1 and D2.

また、画素電極8が厚い場合、画素電極8のない部分には隙間があいていてもよいし、絶縁物で埋められていてもよい。 Also, if the pixel electrode 8 is thick, there may be a gap in the area where the pixel electrode 8 is not present, or the gap may be filled with an insulating material.

なお、図12では、画素電極8が第1の薄膜トランジスタのバックゲート電極にもなっている。これにより、画素電極8が第1の薄膜トランジスタのチャネル部を覆わずにゲート電極G1に接続されているだけの場合よりも、安定した動作になる。また、図12には記載していないが、第2の薄膜トランジスタにバックゲート電極を設け、そこに共通電極電位またはGND電位または特定の一定電位を接続してもよい。これにより、第2の薄膜トランジスタの動作は、安定する。 In FIG. 12, the pixel electrode 8 also serves as the back gate electrode of the first thin film transistor. This provides a more stable operation than when the pixel electrode 8 is simply connected to the gate electrode G1 without covering the channel portion of the first thin film transistor. Also, although not shown in FIG. 12, a back gate electrode may be provided in the second thin film transistor and a common electrode potential, GND potential, or a specific constant potential may be connected thereto. This provides a stable operation of the second thin film transistor.

絶縁基板1は、ガラスでもよいが、有機物(例えばPET(ポリエチレンテレフタレート)、PEN(ポリエチレンナフタレート)、PES(ポリエーテルスルホン)、PI(ポリイミド)、PC(ポリカーボネート)等)が好適である。ゲート電極G1、G2は、金属(例えばAl、Ti、Mo、Ta等またはこれらを主成分とする合金)が好適である。ゲート絶縁膜3は、有機物(アクリル、エポキシ等)または無機物(SiO、SiN等)またはそれらの積層または混合物が好適である。半導体SC1、SC2は、有機半導体、酸化物半導体、非晶質Siが好適である。ソース電極S1、S2、ドレイン電極D1、D2は金属(例えばAl、Ti、Mo、Ta等またはこれらを主成分とする合金)が好適である。層間絶縁膜7は有機物(アクリル、エポキシ等)または無機物(SiO、SiN等)またはそれらの積層または混合物が好適である。画素電極8は、金属(例えばAl、Ti、Mo、Ta等またはこれらを主成分とする合金)または、金属粒子と樹脂の混合物(Agペースト等)が好適である。センサ部109としては、感圧媒体9、特に有機圧電体(ポリフッ化ビニリデン、ポリフッ化ビニリデン・3フッ化エチレン共重合体、ポリ乳酸、多孔性エレクトレット型等)が好適であるが、感変位媒体や感温媒体でもよい。共通電極10は、金属(例えばAl、Ti、Mo、Ta等またはこれらを主成分とする合金)が好適である。 The insulating substrate 1 may be glass, but is preferably an organic material (e.g., PET (polyethylene terephthalate), PEN (polyethylene naphthalate), PES (polyethersulfone), PI (polyimide), PC (polycarbonate), etc.). The gate electrodes G1 and G2 are preferably a metal (e.g., Al, Ti, Mo, Ta, etc., or an alloy mainly composed of these). The gate insulating film 3 is preferably an organic material (acrylic, epoxy, etc.), an inorganic material (SiO 2 , SiN, etc.), or a laminate or mixture thereof. The semiconductors SC1 and SC2 are preferably an organic semiconductor, an oxide semiconductor, or amorphous Si. The source electrodes S1 and S2 and the drain electrodes D1 and D2 are preferably a metal (e.g., Al, Ti, Mo, Ta, etc., or an alloy mainly composed of these). The interlayer insulating film 7 is preferably an organic material (acrylic, epoxy, etc.), an inorganic material (SiO 2 , SiN, etc.), or a laminate or mixture thereof. The pixel electrodes 8 are preferably made of a metal (e.g., Al, Ti, Mo, Ta, etc., or an alloy mainly made of these) or a mixture of metal particles and resin (e.g., Ag paste). The sensor section 109 is preferably made of a pressure-sensitive medium 9, particularly an organic piezoelectric material (polyvinylidene fluoride, polyvinylidene fluoride-trifluoroethylene copolymer, polylactic acid, porous electret type, etc.), but may also be a displacement-sensitive medium or a temperature-sensitive medium. The common electrode 10 is preferably made of a metal (e.g., Al, Ti, Mo, Ta, etc., or an alloy mainly made of these).

ただし、センサアレイはフレキシブル性が望まれる場合が多く、フレキシブル性を確保するために絶縁基板1・ゲート絶縁膜3・層間絶縁膜7・センサ部109(感圧媒体9等)は有機物が主成分であることが特に望ましい。However, flexibility is often desired for the sensor array, and in order to ensure flexibility, it is particularly desirable for the insulating substrate 1, gate insulating film 3, interlayer insulating film 7, and sensor portion 109 (pressure-sensitive medium 9, etc.) to be primarily composed of organic materials.

また、画素電極8が金属ならば画素電極8を薄くすることが容易であり、画素電極8以外の部分の層間絶縁膜7とセンサ部109(感圧媒体9等)との隙間をなくすことができ、測定の均一性を向上できる。画素電極8が金属粒子と樹脂の混合物ならば画素電極8を厚くすることが容易であり、画素電極8以外の部分の層間絶縁膜7とセンサ部109(感圧媒体9等)との隙間を大きくすることができ、より小さい力で所定圧力が得られる、即ち感度を上げることができる。In addition, if the pixel electrode 8 is made of metal, it is easy to make the pixel electrode 8 thinner, and the gap between the interlayer insulating film 7 in the portion other than the pixel electrode 8 and the sensor portion 109 (pressure-sensitive medium 9, etc.) can be eliminated, improving the uniformity of the measurement. If the pixel electrode 8 is a mixture of metal particles and resin, it is easy to make the pixel electrode 8 thicker, and the gap between the interlayer insulating film 7 in the portion other than the pixel electrode 8 and the sensor portion 109 (pressure-sensitive medium 9, etc.) can be increased, allowing a specified pressure to be obtained with less force, i.e., the sensitivity can be increased.

図12はボトムゲート・トップコンタクトの場合を示すが、本開示はこれに限定されず、トップゲートやボトムコンタクトでもよい。 Figure 12 shows a bottom gate/top contact case, but the present disclosure is not limited to this and may also be top gate or bottom contact.

[第4の実施形態]
本開示の第4の実施形態の画素回路を図13に示す。図13では、図11の画素回路にさらに第3の薄膜トランジスタを有し、第3の薄膜トランジスタのドレイン電極D3は画素電極8に接続され、ソース電極S3は共通配線11に接続され、ゲート電極G3はリセット配線13に接続されている。
[Fourth embodiment]
A pixel circuit according to a fourth embodiment of the present disclosure is shown in Fig. 13. In Fig. 13, a third thin film transistor is further included in the pixel circuit of Fig. 11, and the drain electrode D3 of the third thin film transistor is connected to the pixel electrode 8, the source electrode S3 is connected to the common wiring 11, and the gate electrode G3 is connected to the reset wiring 13.

測定を行う前に、センサ部109に刺激(圧力等)が印加されていない状態で、リセット配線13に第3の薄膜トランジスタがオンになる電圧(オン電圧)を印加する。すると画素電極8が第3の薄膜トランジスタを介して共通配線11に接続され、画素電極8に蓄積されていた電荷を0にできる。ここで、共通配線11は共通電極10と同電位である。そして、リセット配線13に第3の薄膜トランジスタがオフになる電圧(オフ電圧)を印加し、かつドレイン配線14に電圧Vddを印加する。Before measurement, with no stimulus (pressure, etc.) applied to the sensor unit 109, a voltage (on voltage) that turns on the third thin film transistor is applied to the reset wiring 13. Then, the pixel electrode 8 is connected to the common wiring 11 via the third thin film transistor, and the charge accumulated in the pixel electrode 8 can be set to zero. Here, the common wiring 11 is at the same potential as the common electrode 10. Then, a voltage (off voltage) that turns off the third thin film transistor is applied to the reset wiring 13, and a voltage Vdd is applied to the drain wiring 14.

圧電素子のように圧力によって電位差が変化するタイプのセンサ部109は、定常では刺激(圧力等)が0の時に電位差は0であるが、過去の履歴によっては、例えば使用する直前まで刺激(圧力等)がかかり続けていた場合等には、刺激(圧力等)が0であっても電位差が0でないといった、センサ部109の残留電荷に起因する誤差が生じる。本実施形態に係るセンサアレイは、測定の直前に、第3の薄膜トランジスタをオンにして画素電極8の電荷をリセットできるので、センサ部109の残留電荷に起因する誤差をなくすことができる。In the case of a sensor unit 109 of a type in which the potential difference changes with pressure, such as a piezoelectric element, the potential difference is zero when the stimulus (pressure, etc.) is zero in a steady state. However, depending on the past history, for example if the stimulus (pressure, etc.) continues to be applied until just before use, an error occurs due to the residual charge in the sensor unit 109, such that the potential difference is not zero even when the stimulus (pressure, etc.) is zero. In the sensor array of this embodiment, the third thin film transistor can be turned on to reset the charge of the pixel electrode 8 just before measurement, thereby eliminating errors due to the residual charge in the sensor unit 109.

第1の薄膜トランジスタのゲート・ドレイン電極間容量(ゲート電極G1に接続された
画素電極8、ドレイン電極D1に接続されたドレイン配線14を含む)をCgd1、第3の薄膜トランジスタのゲート・ドレイン間容量(ゲート電極G3に接続されたリセット配線13、ドレイン電極D3に接続された画素電極8の容量を含む)をCgd3、画素電極8・共通電極10間容量をCpとし、他の寄生容量は小さいので無視する。リセット配線13にオフ電圧を印加して第3の薄膜トランジスタをオフにする時、画素電極8の電位はΔVp=-{Vreset(on)-Vreset(off)}×Cgd3/(Cgd3+Cp+Cgd1)だけずれる。また、ドレイン配線14の電位を0→Vddにする時、画素電極8の電位はΔVp=Vdd×Cgd1/(Cgd1+Cp+Cgd3)だけずれる。nチャネルTFTの場合、前者は負、後者は正であり、pチャネルTFTの場合、前者は正、後者は負であり、いずれの場合も互いの電圧変化を打ち消す効果がある。また、この電圧変化が、感圧媒体9の最大電位変化量に比べて充分に小さい必要があり、例えば最大電位変化量の10%以内に抑える必要がある。上記電圧変化を最大電位変化量の10%以内に抑えるには、|Vdd×Cgd1/(Cgd1+Cp+Cgd3)-{Vreset(on)-Vreset(off)}×Cgd3/(Cgd3+Cp+Cgd1)|≦最大電位変化量×0.1にすればよい。ここで、最大電位変化量とは、圧力センサに圧力を印加していない状態から、圧力センサに設定された圧力検出範囲の最大値の圧力を印加した時への、画素電極電位変化量である。例えば最大電位変化量が4[V]の場合、|Vdd×Cgd1/(Cgd1+Cp+Cgd3)-{Vreset(on)-Vreset(off)}×Cgd3/(Cgd3+Cp+Cgd1)|≦0.4とする。
The capacitance between the gate and drain electrodes of the first thin film transistor (including the pixel electrode 8 connected to the gate electrode G1 and the drain wiring 14 connected to the drain electrode D1) is Cgd1, the capacitance between the gate and drain electrodes of the third thin film transistor (including the capacitance of the reset wiring 13 connected to the gate electrode G3 and the pixel electrode 8 connected to the drain electrode D3) is Cgd3, and the capacitance between the pixel electrode 8 and the common electrode 10 is Cp. Other parasitic capacitances are ignored because they are small. When an off voltage is applied to the reset wiring 13 to turn off the third thin film transistor, the potential of the pixel electrode 8 shifts by ΔVp=-{Vreset(on)-Vreset(off)}×Cgd3/(Cgd3+Cp+Cgd1). In addition, when the potential of the drain wiring 14 is changed from 0 to Vdd, the potential of the pixel electrode 8 shifts by ΔVp=Vdd×Cgd1/(Cgd1+Cp+Cgd3). In the case of an n-channel TFT, the former is negative and the latter is positive, and in the case of a p-channel TFT, the former is positive and the latter is negative, and in either case, the voltage changes cancel each other out. This voltage change must be sufficiently smaller than the maximum potential change of the pressure-sensitive medium 9, and must be suppressed to within 10% of the maximum potential change, for example. In order to suppress the voltage change to within 10% of the maximum potential change, |Vdd×Cgd1/(Cgd1+Cp+Cgd3)-{Vreset(on)-Vreset(off)}×Cgd3/(Cgd3+Cp+Cgd1)|≦maximum potential change×0.1. Here, the maximum potential change is the amount of change in pixel electrode potential when a pressure of the maximum value of the pressure detection range set in the pressure sensor is applied from a state where no pressure is applied to the pressure sensor. For example, when the maximum potential change amount is 4 [V], |Vdd×Cgd1/(Cgd1+Cp+Cgd3)−{Vreset(on)−Vreset(off)}×Cgd3/(Cgd3+Cp+Cgd1)|≦0.4.

測定の方法は、第3の実施形態と同様であり、第3の実施形態におけるセンサアレイの検出方法は、例えば、第1の実施形態に係る信号検出回路、駆動検出回路、信号検出方法を好適に用いることができる。The measurement method is the same as in the third embodiment, and the detection method of the sensor array in the third embodiment can suitably use, for example, the signal detection circuit, drive detection circuit, and signal detection method of the first embodiment.

図13の具体例を、図14に示す。絶縁基板1上に、ゲート電極G1、G2、G3を有し(G2は走査配線12に接続され、G3はリセット配線13に接続され)、その上にゲート絶縁膜3を有し、その上に半導体SC1、SC2、SC3を有し、その上にソース電極S1、S2、S3とドレイン電極D1、D2、D3を有し(S1は接続配線17を介してD2に接続され、D3はゲート絶縁膜3の開口に設けられたビア配線18Lを介してゲート電極G1に接続され、D1はドレイン配線14に接続され、S2は信号配線15に接続され、S3は共通配線11に接続され)、その上に層間絶縁膜7を有し、その上に画素電極8を有し(画素電極8は層間絶縁膜7の開口に設けられたビア配線18Uを介してドレイン電極D3と接続され)ている。さらにセンサ部109(例えば感圧媒体9)および共通電極10を有している。センサ部109は、画素電極8に接触または接合している。 A specific example of FIG. 13 is shown in FIG. 14. On an insulating substrate 1, gate electrodes G1, G2, and G3 (G2 is connected to the scanning wiring 12, and G3 is connected to the reset wiring 13), a gate insulating film 3 is provided thereon, semiconductors SC1, SC2, and SC3 are provided thereon, source electrodes S1, S2, and S3 and drain electrodes D1, D2, and D3 are provided thereon (S1 is connected to D2 through the connection wiring 17, D3 is connected to the gate electrode G1 through the via wiring 18L provided in the opening of the gate insulating film 3, D1 is connected to the drain wiring 14, S2 is connected to the signal wiring 15, and S3 is connected to the common wiring 11), an interlayer insulating film 7 is provided thereon, and a pixel electrode 8 is provided thereon (the pixel electrode 8 is connected to the drain electrode D3 through the via wiring 18U provided in the opening of the interlayer insulating film 7). It further has a sensor portion 109 (for example, a pressure-sensitive medium 9) and a common electrode 10. The sensor portion 109 is in contact with or bonded to the pixel electrode 8.

半導体SC1、SC2、SC3の上には絶縁性のエッチングストッパ層を有してもよいし、半導体SC1、SC2、SC3とソース電極S1、S2、S3の界面および半導体SC1、SC2、SC3とドレイン電極D1、D2、D3の界面には半導体SC1、SC2、SC3よりも抵抗が低いコンタクト層を有してもよい。An insulating etching stopper layer may be formed on the semiconductors SC1, SC2, and SC3, and contact layers having a lower resistance than the semiconductors SC1, SC2, and SC3 may be formed at the interfaces between the semiconductors SC1, SC2, and SC3 and the source electrodes S1, S2, and S3 and at the interfaces between the semiconductors SC1, SC2, and SC3 and the drain electrodes D1, D2, and D3.

また、画素電極8が厚い場合、画素電極8のない部分には隙間があいていてもよいし、絶縁物で埋められていてもよい。 Also, if the pixel electrode 8 is thick, there may be a gap in the area where the pixel electrode 8 is not present, or the gap may be filled with an insulating material.

なお、図14では、画素電極8が第1の薄膜トランジスタのバックゲート電極にもなっている。これにより、画素電極8が第1の薄膜トランジスタのチャネル部を覆わずにゲート電極G1に接続されているだけの場合よりも、安定した動作になる。また、図14には記載していないが、第2の薄膜トランジスタにバックゲート電極を設け、そこに共通電極電位またはGND電位または特定の一定電位を接続してもよい。これにより、第2の薄膜トランジスタの動作は、安定する。同様に、第3の薄膜トランジスタにバックゲート電極を設け、そこに画素電極電位または共通電極電位またはGND電位または特定の一定電位を接続してもよい。これにより、第3の薄膜トランジスタの動作は、安定する。 In FIG. 14, the pixel electrode 8 also serves as the back gate electrode of the first thin film transistor. This provides a more stable operation than when the pixel electrode 8 is simply connected to the gate electrode G1 without covering the channel portion of the first thin film transistor. Although not shown in FIG. 14, a back gate electrode may be provided in the second thin film transistor and a common electrode potential, a GND potential, or a specific constant potential may be connected thereto. This provides a stable operation of the second thin film transistor. Similarly, a back gate electrode may be provided in the third thin film transistor and a pixel electrode potential, a common electrode potential, a GND potential, or a specific constant potential may be connected thereto. This provides a stable operation of the third thin film transistor.

各構成要素の材質は、第3の実施形態と同様である。 The materials of each component are the same as in the third embodiment.

図14はボトムゲート・トップコンタクトの場合を示すが、本開示はこれに限定されず、トップゲートやボトムコンタクトでもよい。 Figure 14 shows a bottom gate/top contact case, but the present disclosure is not limited to this and may also be top gate or bottom contact.

[第5の実施形態]
本開示の第5の実施形態の画素回路を図15に示す。図15で、センサ部109(例えば感圧媒体9)は刺激(圧力等)によって電位差が変化するタイプである。センサ部109の一端が共通電極10に、他端が第1の薄膜トランジスタのゲート電極G1に接続され、第1の薄膜トランジスタのドレイン電極D1はドレイン配線14を介して電源Vddに接続され、第1の薄膜トランジスタのソース電極S1は第2の薄膜トランジスタのドレイン電極D2に接続され、第2の薄膜トランジスタのゲート電極G2は走査配線12に接続され、第2の薄膜トランジスタのソース電極S2は信号配線15に接続され、後述する検出回路内の負荷抵抗20を含めると、第1の薄膜トランジスタはドレイン接地回路(ソースフォロワ)になっている。負荷抵抗20がアレイ外にあるため、信号配線15には電流が流れるので、インピーダンスが低く、ノイズが混入しにくい。また、ドレイン接地(ソースフォロワ)回路なので電流のみが増幅され、電圧はほぼ不変なので、第1の薄膜トランジスタの移動度やしきい値のばらつきの影響を受けにくい。
[Fifth embodiment]
A pixel circuit according to a fifth embodiment of the present disclosure is shown in FIG. 15. In FIG. 15, the sensor unit 109 (e.g., pressure-sensitive medium 9) is a type in which the potential difference changes depending on a stimulus (pressure, etc.). One end of the sensor unit 109 is connected to a common electrode 10, and the other end is connected to a gate electrode G1 of a first thin film transistor, a drain electrode D1 of the first thin film transistor is connected to a power supply Vdd via a drain wiring 14, a source electrode S1 of the first thin film transistor is connected to a drain electrode D2 of a second thin film transistor, a gate electrode G2 of the second thin film transistor is connected to a scanning wiring 12, and a source electrode S2 of the second thin film transistor is connected to a signal wiring 15. When a load resistor 20 in a detection circuit described later is included, the first thin film transistor is a drain ground circuit (source follower). Since the load resistor 20 is outside the array, a current flows through the signal wiring 15, so that the impedance is low and noise is unlikely to be mixed in. In addition, since the circuit is a common-drain (source follower) circuit, only the current is amplified and the voltage remains almost constant, so that the circuit is less susceptible to the effects of variations in the mobility and threshold value of the first thin film transistor.

また、共通配線11が第4の薄膜トランジスタのゲート電極G4に接続され、第4の薄膜トランジスタのドレイン電極D4はドレイン配線14を介して電源Vddに接続され、第4の薄膜トランジスタのソース電極S4は第5の薄膜トランジスタのドレイン電極D5に接続され、第5の薄膜トランジスタのゲート電極G5は走査配線12に接続され、第5の薄膜トランジスタのソース電極S5はリファレンス信号配線16に接続され、信号検出回路内の負荷抵抗20を含めると、第4の薄膜トランジスタはドレイン接地回路(ソースフォロワ)になっている。In addition, the common wiring 11 is connected to the gate electrode G4 of the fourth thin film transistor, the drain electrode D4 of the fourth thin film transistor is connected to the power supply Vdd via the drain wiring 14, the source electrode S4 of the fourth thin film transistor is connected to the drain electrode D5 of the fifth thin film transistor, the gate electrode G5 of the fifth thin film transistor is connected to the scanning wiring 12, the source electrode S5 of the fifth thin film transistor is connected to the reference signal wiring 16, and when the load resistor 20 in the signal detection circuit is included, the fourth thin film transistor becomes a drain-grounded circuit (source follower).

センサ部109および第1~第2の薄膜トランジスタからなる信号回路と、第4~第5の薄膜トランジスタからなるリファレンス回路との差を見ることにより、第1の薄膜トランジスタの移動度ばらつきやしきい値変化を第4の薄膜トランジスタの移動度ばらつきやしきい値変化でキャンセルし、かつ第2の薄膜トランジスタの移動度ばらつきや移動度変化を第5の薄膜トランジスタの移動度ばらつきやしきい値変化でキャンセルすることができる。なぜなら、ばらつきや特性変化は面内分布の影響が大きいので、同一画素内に形成された薄膜トランジスタのばらつきや特性変化が似ているからである。特に、第1の薄膜トランジスタの形状(チャネル幅とチャネル長)と第4の薄膜トランジスタの形状(チャネル幅とチャネル長)を等しくし、第2の薄膜トランジスタの形状(チャネル幅とチャネル長)と第5の薄膜トランジスタの形状(チャネル幅とチャネル長)を等しくするとよい。By observing the difference between the signal circuit consisting of the sensor unit 109 and the first and second thin film transistors and the reference circuit consisting of the fourth and fifth thin film transistors, the mobility variation and threshold change of the first thin film transistor can be canceled by the mobility variation and threshold change of the fourth thin film transistor, and the mobility variation and mobility change of the second thin film transistor can be canceled by the mobility variation and threshold change of the fifth thin film transistor. This is because the variation and characteristic change are greatly influenced by the in-plane distribution, and therefore the variation and characteristic change of thin film transistors formed in the same pixel are similar. In particular, it is preferable to make the shape (channel width and channel length) of the first thin film transistor equal to the shape (channel width and channel length) of the fourth thin film transistor, and the shape (channel width and channel length) of the second thin film transistor equal to the shape (channel width and channel length) of the fifth thin film transistor.

第5の実施形態におけるセンサアレイの検出方法は、例えば、第2の実施形態に係る信号検出回路、駆動検出回路、信号検出方法を好適に用いることができる。このとき、センサアレイの走査配線12はN本であり、信号配線15はM本である。The detection method of the sensor array in the fifth embodiment can suitably use, for example, the signal detection circuit, drive detection circuit, and signal detection method according to the second embodiment. In this case, the number of scanning wirings 12 of the sensor array is N, and the number of signal wirings 15 is M.

センサ部109としては、感圧媒体9(電位差が変化するタイプ)が好適である。ただし、センサ部109として他の感圧媒体や、感変位媒体、感温媒体等を用いることも可能である。A pressure-sensitive medium 9 (a type in which the potential difference changes) is suitable as the sensor unit 109. However, it is also possible to use other pressure-sensitive media, displacement-sensitive media, temperature-sensitive media, etc. as the sensor unit 109.

なお、測定を行う直前にドレイン配線14の電位を0→Vddにする場合、画素電極8の電位ずれを|Vdd×Cgd1/(Cgd1+Cp)|≦最大電位変化量×0.1にすればよいことは、第3の実施形態と同様である。 In addition, when the potential of the drain line 14 is changed from 0 to Vdd immediately before measurement, the potential shift of the pixel electrode 8 should be set to |Vdd x Cgd1/(Cgd1 + Cp)| ≦ maximum potential change amount x 0.1, as in the third embodiment.

図15の具体例を、図16に示す。絶縁基板1上に、ゲート電極G1、G2、G4、G5を有し(G2とG5は走査配線12に接続され)、その上にゲート絶縁膜3を有し、その上に半導体SC1、SC2、SC4、SC5を有し、その上にソース電極S1、S2、S4、S5とドレイン電極D1、D2、D4、D5を有し(S1は接続配線17を介してD2に接続され、S4は接続配線17を介してD5に接続され、D1とD4はドレイン配線14に接続され、S2は信号配線15に接続され、S5はリファレンス信号配線16に接続され)、その上に層間絶縁膜7を有し、その上に画素電極8と共通配線11を有し(画素電極8は層間絶縁膜7の開口およびゲート絶縁膜3の開口に設けられたビア配線18U、18Lを介してゲート電極G1に接続され、共通配線11は層間絶縁膜7の開口およびゲート絶縁膜3の開口に設けられたビア配線18U、18Lを介してゲート電極G4に接続され)ている。さらにセンサ部109(例えば感圧媒体9)および共通電極10を有している。センサ部109は、画素電極8に接触または接合している。 A specific example of Figure 15 is shown in Figure 16. On an insulating substrate 1, gate electrodes G1, G2, G4, G5 are provided (G2 and G5 are connected to a scanning wiring 12), a gate insulating film 3 is provided thereon, semiconductors SC1, SC2, SC4, SC5 are provided thereon, source electrodes S1, S2, S4, S5 and drain electrodes D1, D2, D4, D5 are provided thereon (S1 is connected to D2 via a connection wiring 17, S4 is connected to D5 via a connection wiring 17, D1 and D4 are connected to a drain wiring 14, S2 is connected to a signal wiring 15, and S5 is connected to a reference signal wiring 16), an interlayer insulating film 7 is provided thereon, and a pixel electrode 8 and a common wiring 11 are provided thereon (the pixel electrode 8 is connected to the gate electrode G1 via via wirings 18U and 18L provided in an opening of the interlayer insulating film 7 and an opening of the gate insulating film 3, and the common wiring 11 is connected to the gate electrode G4 via via wirings 18U and 18L provided in an opening of the interlayer insulating film 7 and an opening of the gate insulating film 3). The pixel electrode 8 further includes a sensor portion 109 (for example, a pressure-sensitive medium 9) and a common electrode 10. The sensor portion 109 is in contact with or bonded to the pixel electrode 8.

半導体SC1、SC2、SC4、SC5の上には絶縁性のエッチングストッパ層を有してもよいし、半導体SC1、SC2、SC4、SC5とソース電極S1、S2、S4、S5の界面および半導体SC1、SC2、SC4、SC5とドレイン電極D1、D2、D4、D5の界面には半導体SC1、SC2、SC4、SC5よりも抵抗が低いコンタクト層を有してもよい。An insulating etching stopper layer may be formed on the semiconductors SC1, SC2, SC4, and SC5, and contact layers having a lower resistance than the semiconductors SC1, SC2, SC4, and SC5 may be formed at the interfaces between the semiconductors SC1, SC2, SC4, and SC5 and the source electrodes S1, S2, S4, and S5 and at the interfaces between the semiconductors SC1, SC2, SC4, and SC5 and the drain electrodes D1, D2, D4, and D5.

また、画素電極8が厚い場合、画素電極8のない部分には隙間があいていてもよいし、絶縁物で埋められていてもよい。共通配線11はセンサ部109に接触していてもよいし、接触していなくてもよい。 In addition, if the pixel electrode 8 is thick, the portion where the pixel electrode 8 is not present may have a gap or may be filled with an insulator. The common wiring 11 may or may not be in contact with the sensor portion 109.

なお、図16では、画素電極8が第1の薄膜トランジスタのバックゲート電極になっており、共通配線11が第4の薄膜トランジスタのバックゲート電極になっている。これにより、画素電極8が第1の薄膜トランジスタのチャネル部を覆わずにゲート電極G1に接続されているだけの場合や、共通配線11が第4の薄膜トランジスタのチャネル部を覆わずにゲート電極G4に接続されているだけの場合よりも、安定した動作になる。また、図16には記載していないが、第2の薄膜トランジスタにバックゲート電極を設け、そこに画素電極電位または共通電極電位またはGND電位または特定の一定電位を接続してもよい。これにより、第2の薄膜トランジスタの動作は、安定する。同様に、第5の薄膜トランジスタにバックゲート電極を設け、そこに共通電極電位またはGND電位または特定の一定電位を接続してもよい。これにより、第5の薄膜トランジスタの動作は、安定する。 In FIG. 16, the pixel electrode 8 is the back gate electrode of the first thin film transistor, and the common wiring 11 is the back gate electrode of the fourth thin film transistor. This results in a more stable operation than when the pixel electrode 8 is only connected to the gate electrode G1 without covering the channel portion of the first thin film transistor, or when the common wiring 11 is only connected to the gate electrode G4 without covering the channel portion of the fourth thin film transistor. In addition, although not shown in FIG. 16, a back gate electrode may be provided in the second thin film transistor, and a pixel electrode potential, a common electrode potential, a GND potential, or a specific constant potential may be connected thereto. This stabilizes the operation of the second thin film transistor. Similarly, a back gate electrode may be provided in the fifth thin film transistor, and a common electrode potential, a GND potential, or a specific constant potential may be connected thereto. This stabilizes the operation of the fifth thin film transistor.

各構成要素の材質は、第3の実施形態と同様である。 The materials of each component are the same as in the third embodiment.

図16はボトムゲート・トップコンタクトの場合を示すが、本開示はこれに限定されず、トップゲートやボトムコンタクトでもよい。 Figure 16 shows a bottom gate/top contact case, but the present disclosure is not limited to this and may also be top gate or bottom contact.

[第6の実施形態]
本開示の第6の実施形態の画素回路を図17に示す。図17では、図15の画素回路にさらに第3の薄膜トランジスタを有し、第3の薄膜トランジスタのドレイン電極D3は画素電極8に接続され、ソース電極S3は共通配線11に接続され、ゲート電極G3はリセット配線13に接続されている。
Sixth embodiment
A pixel circuit according to a sixth embodiment of the present disclosure is shown in Fig. 17. In Fig. 17, a third thin film transistor is further included in the pixel circuit of Fig. 15, and the drain electrode D3 of the third thin film transistor is connected to the pixel electrode 8, the source electrode S3 is connected to the common wiring 11, and the gate electrode G3 is connected to the reset wiring 13.

圧力測定を行う前に、センサ部109に刺激(圧力等)が印加されていない状態で、リセット配線13に第3の薄膜トランジスタがオンになる電圧(オン電圧)を印加する。すると画素電極8が第3の薄膜トランジスタを介して共通配線11に接続され、画素電極8に蓄積されていた電荷を0にできる。そして、リセット配線13に第3の薄膜トランジスタがオフになる電圧(オフ電圧)を印加し、かつドレイン配線14に電源Vddを印加する。Before pressure measurement, a voltage (on voltage) that turns on the third thin film transistor is applied to the reset wiring 13 with no stimulus (pressure, etc.) being applied to the sensor unit 109. This connects the pixel electrode 8 to the common wiring 11 via the third thin film transistor, and the charge accumulated in the pixel electrode 8 can be set to zero. Then, a voltage (off voltage) that turns off the third thin film transistor is applied to the reset wiring 13, and the power supply Vdd is applied to the drain wiring 14.

なお、リセット配線13にオフ電圧を印加して第3の薄膜トランジスタをオフにする時、画素電極8の電位はΔVp=(Vreset(off)-Vreset(on))×Cgd3/(Cgd3+Cp+Cgd1)だけずれ、ドレイン配線14の電位を0→Vddにする時、画素電極8の電位はΔVp=Vdd×Cgd1/(Cgd1+Cp+Cgd3)だけずれ、両者が打ち消しあう効果があることは、第2の実施形態と同様である。第2の実施形態と同様に、|Vdd×Cgd1/(Cgd1+Cp+Cgd3)-{Vreset(on)-Vreset(off)}×Cgd3/(Cgd3+Cp+Cgd1)|≦最大電位変化量×0.1であればよい。 When an off voltage is applied to the reset wiring 13 to turn off the third thin film transistor, the potential of the pixel electrode 8 shifts by ΔVp = (Vreset(off) - Vreset(on)) x Cgd3/(Cgd3 + Cp + Cgd1), and when the potential of the drain wiring 14 is changed from 0 to Vdd, the potential of the pixel electrode 8 shifts by ΔVp = Vdd x Cgd1/(Cgd1 + Cp + Cgd3), and the two have the effect of canceling each other out, as in the second embodiment. As in the second embodiment, it is sufficient if |Vdd x Cgd1/(Cgd1 + Cp + Cgd3) - {Vreset(on) - Vreset(off)} x Cgd3/(Cgd3 + Cp + Cgd1)| ≦ maximum potential change x 0.1.

測定の方法は、第5の実施形態と同様であり、第6の実施形態におけるセンサアレイの検出方法は、例えば、第2の実施形態に係る信号検出回路、駆動検出回路、信号検出方法を好適に用いることができる。The measurement method is the same as in the fifth embodiment, and the detection method of the sensor array in the sixth embodiment can suitably use, for example, the signal detection circuit, drive detection circuit, and signal detection method of the second embodiment.

図17の具体例を、図18に示す。絶縁基板1上に、ゲート電極G1、G2、G3、G4、G5を有し(G2とG5は走査配線12に接続され、G3はリセット配線13に接続され)、その上にゲート絶縁膜3を有し、その上に半導体SC1、SC2、SC3、SC4、SC5を有し、その上にソース電極S1、S2、S3、S4、S5とドレイン電極D1、D2、D3、D4、D5を有し(S1は接続配線17を介してD2に接続され、D3はゲート絶縁膜3の開口に設けられたビア配線18Lを介してゲート電極G1に接続され、S4は接続配線17を介してD5に接続され、D1とD4はドレイン配線14に接続され、S2は信号配線15に接続され、S5はリファレンス信号配線16に接続され、S3は共通配線11に接続され)、その上に層間絶縁膜7を有し、その上に画素電極8および共通配線11を有し(画素電極8は層間絶縁膜7の開口に設けられたビア配線18Uを介してドレイン電極D3に接続され、共通配線11は層間絶縁膜7およびゲート絶縁膜3の開口に設けられたビア配線18U、18Lを介してゲート電極G4に接続され)ている。さらにセンサ部109(例えば感圧媒体9)および共通電極10を有している。センサ部109は、画素電極8に接触または接合している。 A specific example of Figure 17 is shown in Figure 18. On an insulating substrate 1, gate electrodes G1, G2, G3, G4, G5 (G2 and G5 are connected to scanning wiring 12, and G3 is connected to reset wiring 13) are provided thereon, and a gate insulating film 3 is provided thereon, and semiconductors SC1, SC2, SC3, SC4, SC5 are provided thereon, and source electrodes S1, S2, S3, S4, S5 and drain electrodes D1, D2, D3, D4, D5 are provided thereon (S1 is connected to D2 via connection wiring 17, D3 is connected to gate electrode G1 via via wiring 18L provided in an opening in the gate insulating film 3, and S4 is connected to the connection wiring 18L). 17, D1 and D4 are connected to the drain wiring 14, S2 is connected to the signal wiring 15, S5 is connected to the reference signal wiring 16, and S3 is connected to the common wiring 11), has an interlayer insulating film 7 thereon, and has a pixel electrode 8 and a common wiring 11 thereon (the pixel electrode 8 is connected to the drain electrode D3 through a via wiring 18U provided in an opening of the interlayer insulating film 7, and the common wiring 11 is connected to the gate electrode G4 through via wirings 18U and 18L provided in openings of the interlayer insulating film 7 and the gate insulating film 3). It further has a sensor portion 109 (e.g., a pressure-sensitive medium 9) and a common electrode 10. The sensor portion 109 is in contact with or joined to the pixel electrode 8.

半導体SC1、SC2、SC3、SC4、SC5の上には絶縁性のエッチングストッパ層を有してもよいし、半導体SC1、SC2、SC3、SC4、SC5とソース電極S1、S2、S3、S4、S5の界面および半導体SC1、SC2、SC3、SC4、SC5とドレイン電極D1、D2、D3、D4、D5の界面には半導体SC1、SC2、SC3、SC4、SC5よりも抵抗が低いコンタクト層を有してもよい。An insulating etching stopper layer may be provided on the semiconductors SC1, SC2, SC3, SC4, and SC5, and contact layers having a lower resistance than the semiconductors SC1, SC2, SC3, SC4, and SC5 may be provided at the interfaces between the semiconductors SC1, SC2, SC3, SC4, and SC5 and the source electrodes S1, S2, S3, S4, and S5 and at the interfaces between the semiconductors SC1, SC2, SC3, SC4, and SC5 and the drain electrodes D1, D2, D3, D4, and D5.

また、画素電極8が厚い場合、画素電極8のない部分には隙間があいていてもよいし、絶縁物で埋められていてもよい。共通配線11はセンサ部109に接触していてもよいし、接触していなくてもよい。 In addition, if the pixel electrode 8 is thick, the portion where the pixel electrode 8 is not present may have a gap or may be filled with an insulator. The common wiring 11 may or may not be in contact with the sensor portion 109.

各構成要素の材質は、第3の実施形態と同様である。 The materials of each component are the same as in the third embodiment.

なお、図18では、画素電極8が第1の薄膜トランジスタのバックゲート電極になっており、共通配線11が第4の薄膜トランジスタのバックゲート電極になっている。これにより、画素電極8が第1の薄膜トランジスタのチャネル部を覆わずにゲート電極G1に接続されているだけの場合や、共通配線11が第4の薄膜トランジスタのチャネル部を覆わずにゲート電極G4に接続されているだけの場合よりも、安定した動作になる。また、図12には記載していないが、第2の薄膜トランジスタにバックゲート電極を設け、そこに画素電極電位または共通電極電位またはGND電位または特定の一定電位を接続してもよい。これにより、第2の薄膜トランジスタの動作は、安定する。同様に、第3の薄膜トランジスタにバックゲート電極を設け、そこに画素電極電位または共通電極電位またはGND電位または特定の一定電位を接続してもよい。これにより、第3の薄膜トランジスタの動作は、安定する。同様に、第5の薄膜トランジスタにバックゲート電極を設け、そこに共通電極電位またはGND電位または特定の一定電位を接続してもよい。これにより、第5の薄膜トランジスタの動作は、安定する。 In FIG. 18, the pixel electrode 8 is the back gate electrode of the first thin film transistor, and the common wiring 11 is the back gate electrode of the fourth thin film transistor. This results in a more stable operation than when the pixel electrode 8 is only connected to the gate electrode G1 without covering the channel portion of the first thin film transistor, or when the common wiring 11 is only connected to the gate electrode G4 without covering the channel portion of the fourth thin film transistor. In addition, although not shown in FIG. 12, a back gate electrode may be provided in the second thin film transistor, and a pixel electrode potential, a common electrode potential, a GND potential, or a specific constant potential may be connected thereto. This stabilizes the operation of the second thin film transistor. Similarly, a back gate electrode may be provided in the third thin film transistor, and a pixel electrode potential, a common electrode potential, a GND potential, or a specific constant potential may be connected thereto. This stabilizes the operation of the third thin film transistor. Similarly, a back gate electrode may be provided in the fifth thin film transistor, and a common electrode potential, a GND potential, or a specific constant potential may be connected thereto. This stabilizes the operation of the fifth thin film transistor.

図18はボトムゲート・トップコンタクトの場合を示すが、本開示はこれに限定されず、トップゲートやボトムコンタクトでもよい。 Figure 18 shows a bottom gate/top contact case, but the present disclosure is not limited to this and may also be top gate or bottom contact.

また、センサ部109を、+の刺激(加圧等)の時に画素電極8側の電位が上がる向きにした場合、刺激なし時の信号電圧を0~+2[V]のどこかに調整するのがよい。そうすれば、信号検出において0~+5V入力のADコンバータを用いる場合に、5~3Vの検出範囲を使用できる。センサ部109を、+の刺激(加圧等)の時に画素電極8側の電位が下がる向きにした場合、刺激なし時の信号電圧を+3~+5[V]のどこかに調整するのがよい。そうすれば、0~+5V入力のADコンバータを用いる場合に、3~5Vの検出範囲を使用できる。 In addition, if the sensor unit 109 is oriented so that the potential on the pixel electrode 8 side increases when a positive stimulus (pressure, etc.) is applied, it is advisable to adjust the signal voltage when there is no stimulus to somewhere between 0 and +2 [V]. This allows a detection range of 5 to 3 V to be used when an AD converter with an input of 0 to +5 V is used for signal detection. If the sensor unit 109 is oriented so that the potential on the pixel electrode 8 side decreases when a positive stimulus (pressure, etc.) is applied, it is advisable to adjust the signal voltage when there is no stimulus to somewhere between +3 and +5 [V]. This allows a detection range of 3 to 5 V to be used when an AD converter with an input of 0 to +5 V is used.

また、センサ部109を、+の刺激(加圧等)の時に画素電極8側の電位が上がる向きにした場合、差動増幅回路24で加算する電圧Vbaseを0~+2[V]のどこかに調整するのがよい。そうすれば、0~+5V入力のADコンバータを用いる場合に、5~3Vの検出範囲を使用できる。センサ部109を、+の刺激(加圧等)の時に画素電極8側の電位が下がる向きにした場合、差動増幅回路24で加算する電圧Vbaseを+3~+5[V]のどこかに調整するのがよい。そうすれば、0~+5V入力のADコンバータを用いる場合に、3~5Vの検出範囲を使用できる。 In addition, if the sensor unit 109 is oriented so that the potential on the pixel electrode 8 side increases when a positive stimulus (pressure, etc.) is applied, it is advisable to adjust the voltage Vbase added by the differential amplifier circuit 24 to somewhere between 0 and +2 V. This allows a detection range of 5 to 3 V to be used when an AD converter with an input of 0 to +5 V is used. If the sensor unit 109 is oriented so that the potential on the pixel electrode 8 side decreases when a positive stimulus (pressure, etc.) is applied, it is advisable to adjust the voltage Vbase added by the differential amplifier circuit 24 to somewhere between +3 and +5 V. This allows a detection range of 3 to 5 V to be used when an AD converter with an input of 0 to +5 V is used.

[第7の実施形態]
図19に基づいて、第1の実施形態の信号検出回路または駆動検出回路、あるいは第2の実施形態の信号検出回路または駆動検出回路を用いた、健康状態推定システムを説明する。図19は本開示の介護データ収集・判定システムの実例を示すブロック図である。介護データ収集・判定システムは、介護センサ装置とデータ収集・判定装置を備える。介護センサ装置は、第1または第2の実施形態の信号検出回路に通信回路を追加したものであり、信号検出回路、通信回路、感圧センサアレイ、マイクロコンピュータ、駆動回路を備える。介護センサ装置の通信回路は、外部回路とデータ通信する回路であり、有線通信と無線通信が可能であるが、特にブルートゥース(登録商標)、Wi-Fi(登録商標)等の無線通信が好適であり、さらにはインターネットに接続することが好適である。データ収集・判定装置は、通信回路とコンピュータとデータベースとを有し、(1)介護センサ装置で検出したデータをそのまま、あるいは加工して、データベースに保存する。その際、被介護者の病状もいっしょに保存することもできる。(2)人工知能を用いてデータベース内のビッグデータを機械学習等により解析し、体勢と病状との関係を明らかにする。(3)介護センサ装置で検出したデータをデータベースのデータと比較し、病状の判定を行う。という3つの動作を行うことができる。
[Seventh embodiment]
Based on FIG. 19, a health condition estimation system using the signal detection circuit or drive detection circuit of the first embodiment or the signal detection circuit or drive detection circuit of the second embodiment will be described. FIG. 19 is a block diagram showing an example of a care data collection and determination system of the present disclosure. The care data collection and determination system includes a care sensor device and a data collection and determination device. The care sensor device is a device in which a communication circuit is added to the signal detection circuit of the first or second embodiment, and includes a signal detection circuit, a communication circuit, a pressure-sensitive sensor array, a microcomputer, and a drive circuit. The communication circuit of the care sensor device is a circuit that communicates data with an external circuit, and is capable of wired communication and wireless communication, but wireless communication such as Bluetooth (registered trademark) and Wi-Fi (registered trademark) is particularly preferable, and it is further preferable to connect to the Internet. The data collection and determination device has a communication circuit, a computer, and a database, and (1) stores data detected by the care sensor device in the database as it is or after processing. At that time, the medical condition of the care recipient can also be stored together. (2) Using artificial intelligence, the big data in the database is analyzed by machine learning or the like to clarify the relationship between posture and medical condition. (3) The data detected by the care sensor device is compared with the data in the database to determine the condition of the patient.

1つのデータ収集・判定装置が1つの介護センサ装置とのみ接続してもよいし、1つのデータ収集・判定装置が複数の介護センサ装置と接続してもよい。1つの介護センサ装置とのみ接続する場合、データのやりとりが容易であるが、介護センサ装置の応答速度が速い必要がある。あるいはデータ収集・判定装置の速度はあまり速くなくてよい。複数の介護センサ装置と接続する場合、データのやりとりは複雑になるが、各々の介護センサ装置の動作速度は遅くてもよい。あるいはデータ収集・判定装置の速度は速い必要がある。 One data collection and judgment device may be connected to only one care sensor device, or one data collection and judgment device may be connected to multiple care sensor devices. When connected to only one care sensor device, data exchange is easy, but the response speed of the care sensor device needs to be fast. Alternatively, the speed of the data collection and judgment device does not need to be very fast. When connected to multiple care sensor devices, data exchange becomes more complicated, but the operating speed of each care sensor device can be slow. Alternatively, the speed of the data collection and judgment device needs to be fast.

また、図19でコンピュータとデータベースは1つのデータ収集・判定装置内にあるが、コンピュータとデータベースとが通信回路を介して通信してもよい。 Also, in Figure 19, the computer and database are located within a single data collection and judgment device, but the computer and database may also communicate via a communication circuit.

介護センサ装置の実例を、図20に示す。図20ではベッド201上に介護センサ装置200が見えるように記載しているが、実際にはこの上にシーツを乗せて、その上に被介護者に寝てもらう。図20(a)と(b)の介護センサ装置200は、ベッド上に大型シート状のセンサアレイ200A(例えば圧力センサアレイ)を有する。200Gが駆動回路、200Sが信号検出回路、200Cが制御・通信回路である。図20(a)のように短辺を駆動側にしてもよいし、(b)のように、長辺を駆動側にしてもよい。An example of a care sensor device is shown in Figure 20. In Figure 20, the care sensor device 200 is shown visible on a bed 201, but in reality a sheet is placed on top of it and the person being cared for sleeps on it. The care sensor device 200 in Figures 20(a) and (b) has a large sheet-like sensor array 200A (e.g. a pressure sensor array) placed on the bed. 200G is a drive circuit, 200S is a signal detection circuit, and 200C is a control and communication circuit. The short side may be the drive side as in Figure 20(a), or the long side may be the drive side as in (b).

図20(c)の介護センサ装置200は、帯状のセンサアレイ200Aを複数有し、信号検出回路200Sに帯状のセンサアレイ200Aの短辺を全て接続し、帯状の長辺の隣同士を駆動配線間接続部品200WGで接続することで1つの駆動回路200Gに全てのゲート配線を接続し、1つの制御・通信回路200Cを有する。図20(d)の介護センサ装置200は、小型シート状のセンサアレイ200Aを複数有し、小型シート状のセンサアレイ200Aの信号配線同士を信号配線間接続部品200WSで接続して信号検出回路200Sに接続し、小型シート状のセンサアレイ200Aの駆動配線同士を駆動配線間接続部品200WGで接続して1つの駆動回路200Gに接続し、1つの制御・通信回路200Cを有する。図20(c)と図20(d)は、図20(a)の大型シート状のセンサアレイを、複数の帯状のセンサアレイ、または複数の小型シート状のセンサアレイで代替したものである。図20(b)のように駆動側と信号側を入れ替えてもよい。これらは、1つの介護センサ装置200として動作する。The care sensor device 200 in Fig. 20(c) has a plurality of band-shaped sensor arrays 200A, all of the short sides of the band-shaped sensor arrays 200A are connected to the signal detection circuit 200S, and adjacent long sides of the band-shaped sensor arrays 200A are connected to the drive wiring connection parts 200WG to connect all gate wirings to one drive circuit 200G, and has one control/communication circuit 200C. The care sensor device 200 in Fig. 20(d) has a plurality of small sheet-shaped sensor arrays 200A, and the signal wirings of the small sheet-shaped sensor arrays 200A are connected to each other with the signal wiring connection parts 200WS to connect to the signal detection circuit 200S, and the drive wirings of the small sheet-shaped sensor arrays 200A are connected to each other with the drive wiring connection parts 200WG to connect to one drive circuit 200G, and has one control/communication circuit 200C. In Fig. 20(c) and Fig. 20(d), the large sheet-shaped sensor array in Fig. 20(a) is replaced with multiple strip-shaped sensor arrays or multiple small sheet-shaped sensor arrays. The driving side and the signal side may be interchanged as in Fig. 20(b). These operate as one care sensor device 200.

図20(e)の介護センサ装置200は、帯状のセンサアレイ200Aを複数有し、信号検出回路200Sに帯状のセンサアレイ200Aの短辺を接続し、複数の駆動回路200Gに各々の帯状のセンサアレイ200Aの長辺を接続し、複数の制御・通信回路200Cを有する。図20(f)の介護センサ装置200は、小型シート状のセンサアレイ200Aを複数有し、小型シート状のセンサアレイ200Aの信号配線同士を信号配線間接続部品200WSで接続して帯状セットを形成して信号検出回路200Sに接続し、複数の駆動回路200Gに各々の帯状セットを接続し、複数の制御・通信回路200Cを有する。図20(e)と図20(f)は、複数の介護センサ装置200として動作する。The care sensor device 200 in FIG. 20(e) has a plurality of belt-shaped sensor arrays 200A, connects the short side of the belt-shaped sensor array 200A to a signal detection circuit 200S, connects the long side of each belt-shaped sensor array 200A to a plurality of driving circuits 200G, and has a plurality of control and communication circuits 200C. The care sensor device 200 in FIG. 20(f) has a plurality of small sheet-shaped sensor arrays 200A, connects the signal wiring of the small sheet-shaped sensor arrays 200A with a signal wiring connecting part 200WS to form a belt-shaped set and connects it to the signal detection circuit 200S, connects each belt-shaped set to a plurality of driving circuits 200G, and has a plurality of control and communication circuits 200C. FIG. 20(e) and FIG. 20(f) operate as a plurality of care sensor devices 200.

また、センサアレイを体勢の判定に適用する場合、全ての画素の刺激値(圧力等)が正確に測定される場合でなくても判定は可能である。1画素の検知部に不具合が発生して異常データとなっても、周囲の画素のデータから補間して判定することができる。また複数の画素の検知部に不具合が発生して異常データとなっても、周囲の画素のデータから補間して判定することができる。この場合は、不具合が生じる画素が分散している場合であれば、密集している場合と比べて、データを補間がしやすい。しかし密集している場合でも、一定の補間は可能である。尚、センサアレイは圧力センサに限らない。具体的には、変位センサや温度センサをセンサアレイとできる。つまり、変位センサアレイや温度センサアレイにも適用可能である。さらには、例えば温度センサと圧力センサの両方を備えた、複合センサアレイにも適用できる。 In addition, when a sensor array is applied to determining posture, it is possible to make a determination even if the stimulus values (pressure, etc.) of all pixels are not accurately measured. Even if a malfunction occurs in the detection section of one pixel, resulting in abnormal data, it is possible to make a determination by interpolating from the data of the surrounding pixels. Even if a malfunction occurs in the detection section of multiple pixels, resulting in abnormal data, it is possible to make a determination by interpolating from the data of the surrounding pixels. In this case, if the defective pixels are dispersed, it is easier to interpolate data compared to when they are densely packed. However, even when they are densely packed, a certain amount of interpolation is possible. Note that the sensor array is not limited to pressure sensors. Specifically, a displacement sensor or a temperature sensor can be used as a sensor array. In other words, it is also applicable to a displacement sensor array or a temperature sensor array. Furthermore, it is also applicable to a composite sensor array equipped with both a temperature sensor and a pressure sensor, for example.

さらに図22のように、ドレイン配線14には電流制限回路40を設けることが好適である。アレイ内でドレイン配線14と他配線(走査配線12、信号配線15、リファレンス信号配線16、共通電極37等)との間に短絡が発生した場合に、過大電流が流れることを防止する。その際、図22(a)のように電源が1つの電流制限回路40を通ってから分岐して、全てのドレイン配線14に接続されてもよいが、その場合には1か所の異常によって全てのドレイン配線14の電圧が低下し、センサアレイ全体が異常値を示す。そこで図22(b)のように、電源を分岐して、分岐したそれぞれが電流制限回路40を通ってから、個々のドレイン配線14に接続されることが望ましい。通常は、ドレイン配線14を列毎または行毎に設けるので、そのドレイン配線14毎に1個ずつの電流制限回路40を設けることが好適である。この場合、1か所の異常によって1本のドレイン配線14の電圧が低下し、1列または1行のセンサが異常値を示すことになるが、1列や1行の異常は補間によって補正することができる。あるいは図22(c)のように、複数の電流制限回路40のそれぞれに、複数の列配線または行配線を担当させることもできる。その際、図22(d)のように1個の電流制限回路40が担当する列配線または行配線を隣接させず間に別の電流制限回路40が担当する列配線または行配線を設けることにより、1か所の異常が複数列または複数行の連続した異常になることを回避でき、補間が可能になる。なお、電流制限回路40は、図22(a)に示す回路に限定されず、他の方式の電流制限回路でもよい。 Furthermore, as shown in FIG. 22, it is preferable to provide a current limiting circuit 40 for the drain wiring 14. When a short circuit occurs between the drain wiring 14 and other wiring (scanning wiring 12, signal wiring 15, reference signal wiring 16, common electrode 37, etc.) in the array, excessive current is prevented from flowing. In this case, as shown in FIG. 22(a), the power supply may pass through one current limiting circuit 40 and then branch to be connected to all the drain wirings 14, but in that case, an abnormality in one place will cause the voltage of all the drain wirings 14 to drop, and the entire sensor array will show an abnormal value. Therefore, as shown in FIG. 22(b), it is preferable to branch the power supply and connect each of the branches to each individual drain wiring 14 after passing through a current limiting circuit 40. Since the drain wiring 14 is usually provided for each column or row, it is preferable to provide one current limiting circuit 40 for each drain wiring 14. In this case, an abnormality in one place will cause the voltage of one drain wiring 14 to drop, and one column or one row of sensors will show an abnormal value, but the abnormality in one column or one row can be corrected by interpolation. Alternatively, as shown in Fig. 22(c), each of the multiple current limiting circuits 40 can be assigned to multiple column wirings or row wirings. In this case, as shown in Fig. 22(d), by not placing the column wirings or row wirings assigned to one current limiting circuit 40 adjacent to each other, and providing column wirings or row wirings assigned to another current limiting circuit 40 between them, it is possible to prevent an abnormality in one location from becoming a continuous abnormality in multiple columns or rows, and to enable interpolation. Note that the current limiting circuit 40 is not limited to the circuit shown in Fig. 22(a), and may be a current limiting circuit of another type.

以上のように、第1の実施形態の信号検出回路または駆動検出回路、あるいは第2の実施形態の信号検出回路または駆動検出回路を適用することで、健康状態推定を行うことができる介護データ収集・判定システムを提供することができる。 As described above, by applying the signal detection circuit or drive detection circuit of the first embodiment, or the signal detection circuit or drive detection circuit of the second embodiment, a nursing care data collection and judgment system capable of estimating health status can be provided.

(実施例1)
図1の信号検出回路を作製した。第1の切替回路101は8入力1出力のアナログマルチプレクサ、負荷抵抗20は1MΩの金属皮膜抵抗、電圧検出アンプ53はオペアンプによるボルテージフォロワ、第2の切替回路102は8入力1出力のアナログマルチプレクサ、ADコンバータ25は0~+5V入力で0~255レベル(8bit)出力とした。この回路はM=8、M=8、L=8であり、M=64本の信号配線15を有するセンサアレイに対応する。電圧検出アンプ53には発振防止回路を組み込み、電圧検出アンプ53の出力側にはADコンバータ入力保護回路を設けた。
Example 1
The signal detection circuit shown in Fig. 1 was fabricated. The first switching circuit 101 was an 8-input, 1-output analog multiplexer, the load resistor 20 was a 1 MΩ metal film resistor, the voltage detection amplifier 53 was a voltage follower using an operational amplifier, the second switching circuit 102 was an 8-input, 1-output analog multiplexer, and the AD converter 25 had an input of 0 to +5 V and an output of 0 to 255 levels (8 bits). This circuit has M 1 = 8, M 2 = 8, and L = 8, and corresponds to a sensor array having M = 64 signal wirings 15. An oscillation prevention circuit was built into the voltage detection amplifier 53, and an AD converter input protection circuit was provided on the output side of the voltage detection amplifier 53.

マイコンと3bitカウンタを用いて第1の切替回路101を制御し、同マイコンで第2の切替回路102とADコンバータ25も制御し、1行64列の圧力センサアレイの信号を検出した。ADコンバータ25の測定時間を(準備時間104μs+実計測時間52μs)=156μsとし、第2の切替回路102の出力の応答の時定数は3μs程度、第1の切替回路101の出力の応答の時定数は500μs程度であった。第1の切替回路101の出力の応答の時定数が、(M-1)×ADコンバータ測定時間=1092μsに比べて小さいので、図5の信号検出方法によって、信号が安定してからの高精度の測定ができた。 A microcomputer and a 3-bit counter were used to control the first switching circuit 101, which also controlled the second switching circuit 102 and the AD converter 25, to detect the signal of the 1 row x 64 column pressure sensor array. The measurement time of the AD converter 25 was set to (preparation time 104 μs + actual measurement time 52 μs) = 156 μs, the time constant of the response of the output of the second switching circuit 102 was about 3 μs, and the time constant of the response of the output of the first switching circuit 101 was about 500 μs. Since the time constant of the response of the output of the first switching circuit 101 was smaller than (M 2 -1) × AD converter measurement time = 1092 μs, the signal detection method of Figure 5 allowed for highly accurate measurement after the signal stabilized.

(実施例2)
実施例1の信号検出回路に、実施例1で用いたマイコンおよびカウンタを制御回路5とカウンタ49として加え、さらに駆動回路6を追加して、図3の駆動検出回路を作製した。駆動回路は、オン電圧として+15Vを、またはオフ電圧として-15Vを出力する。
Example 2
The drive detection circuit of Fig. 3 was fabricated by adding the microcomputer and counter used in Example 1 as a control circuit 5 and a counter 49 to the signal detection circuit of Example 1, and further adding a drive circuit 6. The drive circuit outputs +15 V as an on-voltage or -15 V as an off-voltage.

この駆動検出回路を用いて、図5の信号検出方法によって、8行64列の圧力センサアレイの信号を検出した。ADコンバータ25の測定時間を(準備時間104μs+実計測時間52μs)=156μsとし、第2の切替回路102の出力の応答の時定数は3μs程度、第1の切替回路101の出力の応答の時定数は500μs程度であった。第1の切替回路101の出力の応答の時定数が、(M-1)×ADコンバータ測定時間=1092μsに比べて小さいので、図5の信号検出方法によって、信号が安定してからの高精度の測定ができた。 Using this drive detection circuit, signals from an 8-row, 64-column pressure sensor array were detected using the signal detection method of Fig. 5. The measurement time of the AD converter 25 was set to (preparation time 104 µs + actual measurement time 52 µs) = 156 µs, the time constant of the response of the output of the second switching circuit 102 was about 3 µs, and the time constant of the response of the output of the first switching circuit 101 was about 500 µs. Since the time constant of the response of the output of the first switching circuit 101 was smaller than (M 2 - 1) × AD converter measurement time = 1092 µs, the signal detection method of Fig. 5 allowed for highly accurate measurement after the signal stabilized.

(実施例3)
図7の信号検出回路を作製した。第1の切替回路101および第3の切替回路103には(8入力1出力×2セット)のアナログマルチプレクサの各セットを用い、負荷抵抗20、21は1MΩの金属皮膜抵抗、電圧検出アンプ53、54はオペアンプによる非反転増幅回路、差動増幅回路24はオペアンプによる回路、第2の切替回路102は8入力1出力のアナログマルチプレクサ、ADコンバータ25は0~+5V入力で0~255レベル(8bit)出力とした。この回路はM=8、M=8、L=8であり、M=64本の信号配線と64本のリファレンス信号配線を有するセンサアレイに対応する。電圧検出アンプ53、54には発振防止回路を組み込み、電圧検出アンプ53、54の出力側にはADコンバータ入力保護回路を設けた。
Example 3
The signal detection circuit of FIG. 7 was fabricated. The first switching circuit 101 and the third switching circuit 103 were each a set of analog multiplexers (8 inputs, 1 output x 2 sets), the load resistors 20 and 21 were 1 MΩ metal film resistors, the voltage detection amplifiers 53 and 54 were non-inverting amplifier circuits using operational amplifiers, the differential amplifier circuit 24 was a circuit using an operational amplifier, the second switching circuit 102 was an 8-input, 1-output analog multiplexer, and the AD converter 25 was an input of 0 to +5 V and an output of 0 to 255 levels (8 bits). This circuit corresponds to a sensor array having M 1 = 8, M 2 = 8, and L = 8, and M = 64 signal wirings and 64 reference signal wirings. An oscillation prevention circuit was built into the voltage detection amplifiers 53 and 54, and an AD converter input protection circuit was provided on the output side of the voltage detection amplifiers 53 and 54.

マイコンおよび3bitカウンタを用いて第1の切替回路101および第3の切替回路103を制御し、同マイコンで第2の切替回路102とADコンバータ25も制御し、1行64列の圧力センサアレイの信号を検出した。ADコンバータ25の測定時間を(準備時間104μs+実計測時間52μs)=156μsとし、第2の切替回路102の出力の応答の時定数は3μs程度、第1の切替回路101の出力の応答の時定数は500μs程度であった。第1の切替回路101の出力の応答の時定数が、(M-1)×ADコンバータ測定時間=1092μsに比べて小さいので、図9の信号検出方法によって、信号が安定してからの高精度の測定ができた。 A microcomputer and a 3-bit counter were used to control the first switching circuit 101 and the third switching circuit 103, and the same microcomputer also controlled the second switching circuit 102 and the AD converter 25 to detect the signal of the 1 row x 64 column pressure sensor array. The measurement time of the AD converter 25 was set to (preparation time 104 μs + actual measurement time 52 μs) = 156 μs, the time constant of the response of the output of the second switching circuit 102 was about 3 μs, and the time constant of the response of the output of the first switching circuit 101 was about 500 μs. Since the time constant of the response of the output of the first switching circuit 101 was smaller than (M 2 -1) × AD converter measurement time = 1092 μs, the signal detection method of FIG. 9 allowed for highly accurate measurement after the signal stabilized.

(実施例4)
実施例3の信号検出回路に、実施例3で用いたマイコンおよびカウンタを加え、さらに駆動回路6を追加して、図8の駆動検出回路を作製した。駆動回路6は、オン電圧として+15Vを、またはオフ電圧として-15Vを出力する。
Example 4
The drive detection circuit of Fig. 8 was fabricated by adding the microcomputer and counter used in Example 3 to the signal detection circuit of Example 3, and further adding a drive circuit 6. The drive circuit 6 outputs +15 V as an on-voltage or -15 V as an off-voltage.

この駆動検出回路を用いて、図9の信号検出方法によって、8行64列の圧力センサアレイの信号を検出した。ADコンバータ25の測定時間を(準備時間104μs+実計測時間52μs)=156μsとし、第2の切替回路102の出力の応答の時定数は3μs程度、第1の切替回路101および第3の切替回路103の出力の応答の時定数は500μs程度であった。第1の切替回路101および第3の切替回路103の出力の応答の時定数が、(M-1)×ADコンバータ測定時間=1092μsに比べて小さいので、図9の信号検出方法によって、信号が安定してからの高精度の測定ができた。 Using this drive detection circuit, signals from an 8-row, 64-column pressure sensor array were detected by the signal detection method of Fig. 9. The measurement time of the AD converter 25 was set to (preparation time 104 µs + actual measurement time 52 µs) = 156 µs, the time constant of the response of the output of the second switching circuit 102 was about 3 µs, and the time constant of the response of the output of the first switching circuit 101 and the third switching circuit 103 was about 500 µs. Since the time constant of the response of the output of the first switching circuit 101 and the third switching circuit 103 is smaller than (M 2 - 1) × AD converter measurement time = 1092 µs, the signal detection method of Fig. 9 allowed for highly accurate measurement after the signal stabilized.

(実施例5)
図12のセンサアレイを作製した。絶縁基板1としてガラス基板上のPET膜を用い、Moを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極G1、G2と走査配線12を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜3を形成した。また、非晶質InGaZnOを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンSC1、SC2を形成した。そして、半導体パターンSC1、SC2の、チャネルとなる部分の上にエッチングストッパ層としてSiOパターンを形成した(図示せず)。
Example 5
The sensor array shown in FIG. 12 was fabricated. A PET film on a glass substrate was used as the insulating substrate 1, and Mo was deposited, a resist was deposited, pattern-exposed, developed, etched, and the resist was removed to form gate electrodes G1 and G2 and scanning wiring 12. Next, a photosensitive acrylic film was deposited, pattern-exposed, and developed to form a gate insulating film 3 with an opening. In addition, amorphous InGaZnO was deposited, a resist was deposited, pattern-exposed, developed, etched, and the resist was removed to form semiconductor patterns SC1 and SC2. Then, a SiO2 pattern was formed as an etching stopper layer on the channel portions of the semiconductor patterns SC1 and SC2 (not shown).

さらに、Moを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ソース電極S1、S2、ドレイン電極D1、D2、接続配線17(S1-D2間)、信号配線15、ドレイン配線14、ビア配線18L(画素電極-G1間の下半分)を形成した。 Furthermore, a Mo film was formed, a resist film was formed, the pattern was exposed, developed, etched, and the resist was removed to form source electrodes S1, S2, drain electrodes D1, D2, connection wiring 17 (between S1 and D2), signal wiring 15, drain wiring 14, and via wiring 18L (the lower half between the pixel electrode and G1).

そして、感光性アクリルを成膜・パターン露光・現像して、開口付きの層間絶縁膜7を形成した。次に、Moを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、画素電極8およびビア配線18U(画素電極8-G1間の上半分)を形成し
た。この時、画素電極8はビア配線18U、18Lによってゲート電極G1に接続された。
Then, a photosensitive acrylic film was formed, pattern exposed, and developed to form an interlayer insulating film 7 with an opening. Next, a Mo film was formed, a resist film was formed, pattern exposed, developed, etched, and the resist was removed to form a pixel electrode 8 and a via wiring 18U (the upper half between the pixel electrodes 8 and G1). At this time, the pixel electrode 8 was connected to the gate electrode G1 by the via wirings 18U and 18L.

さらに、片側全面にMoが付いた感圧媒体(ポリフッ化ビニリデン3フッ化エチレン共重合体、分極処理済)を、感圧媒体側が画素電極8に接触するように設置して、センサ部109(感圧媒体9)および共通電極10とした。そして、絶縁基板1であるPET膜から、ガラス基板を剥離した。画素電極8が薄いので、センサ部109(感圧媒体9)は画素電極8以外の部分では層間絶縁膜7に接触しており、隙間はほとんどない。 Furthermore, a pressure-sensitive medium (polyvinylidene fluoride-trifluoroethylene copolymer, polarized) with Mo attached to the entire surface on one side was placed so that the pressure-sensitive medium side was in contact with the pixel electrode 8 to form the sensor section 109 (pressure-sensitive medium 9) and common electrode 10. The glass substrate was then peeled off from the PET film, which was the insulating substrate 1. As the pixel electrode 8 was thin, the sensor section 109 (pressure-sensitive medium 9) was in contact with the interlayer insulating film 7 in areas other than the pixel electrode 8, with almost no gaps.

ここで、第1の薄膜トランジスタのゲート・ドレイン間容量(画素電極・ドレイン配線間容量を含む)Cgd1=1.53pF、画素電極8・共通電極10間容量Cp=63.1pFであった。Here, the gate-drain capacitance of the first thin-film transistor (including the capacitance between the pixel electrode and the drain wiring) Cgd1 = 1.53 pF, and the capacitance between the pixel electrode 8 and the common electrode 10 Cp = 63.1 pF.

図23の検出回路を用い、共通電極10に+1V、ドレイン配線14に+10V、走査配線12のうち1本にオン電圧+15V、他にオフ電圧-15Vを印加して、1画素分の圧力依存信号を得た。アナログスイッチ22を切り替えることで、1行分の圧力依存信号を得た。走査配線12のオン電圧位置を変えて同様の操作を行い、全画素の圧力依存信号を得た。圧力依存信号から、各画素の圧力がわかる。また、Vdd印加時の画素電極8の電位変化は0.24Vであり、感圧媒体9の最大電位変化量(圧力800kPa時)が4Vなので、Vdd印加時の画素電極8の電位変化による誤差は最大電位変化量の6%と充分に小さい。 Using the detection circuit of Figure 23, +1V was applied to the common electrode 10, +10V to the drain wiring 14, an on voltage of +15V to one of the scanning wirings 12, and an off voltage of -15V to the others, to obtain a pressure-dependent signal for one pixel. Pressure-dependent signals for one row were obtained by switching the analog switch 22. The same operation was performed by changing the on voltage position of the scanning wiring 12, to obtain pressure-dependent signals for all pixels. The pressure-dependent signal can be determined from the pressure-dependent signal. Furthermore, since the potential change of the pixel electrode 8 when Vdd is applied is 0.24V, and the maximum potential change of the pressure-sensitive medium 9 (at a pressure of 800kPa) is 4V, the error due to the potential change of the pixel electrode 8 when Vdd is applied is sufficiently small at 6% of the maximum potential change.

(実施例6)
図14のセンサアレイを作製した。絶縁基板1としてガラス基板上のポリイミド膜を用い、Moを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極G1、G2、G3、走査配線12、リセット配線13を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜3を形成した。また、非晶質InGaZnOを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンSC1、SC2、SC3を形成した。そして、半導体パターンSC1、SC2、SC3の、チャネルとなる部分の上にエッチングストッパ層としてSiOパターンを形成した(図示せず)。
Example 6
The sensor array of FIG. 14 was fabricated. A polyimide film on a glass substrate was used as the insulating substrate 1, and Mo was deposited, a resist was deposited, pattern-exposed, developed, etched, and the resist was removed to form gate electrodes G1, G2, and G3, scanning wiring 12, and reset wiring 13. Next, a photosensitive acrylic was deposited, pattern-exposed, and developed to form a gate insulating film 3 with an opening. In addition, amorphous InGaZnO was deposited, a resist was deposited, pattern-exposed, developed, etched, and the resist was removed to form semiconductor patterns SC1, SC2, and SC3. Then, a SiO2 pattern was formed as an etching stopper layer on the channel portions of the semiconductor patterns SC1, SC2, and SC3 (not shown).

さらに、Moを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ソース電極S1、S2、S3、ドレイン電極D1、D2、D3、接続配線17(S1-D2間)、ビア配線18L(D3-G1間)、信号配線15、ドレイン配線14を形成した。Furthermore, source electrodes S1, S2, S3, drain electrodes D1, D2, D3, connection wiring 17 (between S1 and D2), via wiring 18L (between D3 and G1), signal wiring 15, and drain wiring 14 were formed by depositing Mo, depositing a resist, pattern exposing, developing, etching, and removing the resist.

そして、感光性アクリルを成膜・パターン露光・現像して、開口付きの層間絶縁膜7を形成した。次に、Agペーストをスクリーン印刷して、画素電極8とビア配線18U(画素電極8-D3間)を形成した。この時、画素電極8はビア配線18U、18Lによってドレイン電極D3およびゲート電極G1に接続された。Then, photosensitive acrylic was deposited, pattern-exposed, and developed to form an interlayer insulating film 7 with an opening. Next, Ag paste was screen-printed to form the pixel electrode 8 and via wiring 18U (between pixel electrode 8 and D3). At this time, the pixel electrode 8 was connected to the drain electrode D3 and gate electrode G1 by the via wiring 18U and 18L.

さらに、片側全面にMoが付いた感圧媒体(ポリフッ化ビニリデン3フッ化エチレン共重合体、分極処理済)を、感圧媒体側が画素電極8に接合するように設置して、センサ部109(感圧媒体9)および共通電極10とした。また、絶縁基板1であるポリイミド膜から、ガラス基板を剥離した。画素電極8が厚いので、センサ部109(感圧媒体9)は層間絶縁膜7に接触しておらず、画素電極8がない部分には隙間がある。 Furthermore, a pressure-sensitive medium (polyvinylidene fluoride trifluoroethylene copolymer, polarized) with Mo attached to the entire surface on one side was placed so that the pressure-sensitive medium side was joined to the pixel electrode 8 to form the sensor section 109 (pressure-sensitive medium 9) and common electrode 10. The glass substrate was also peeled off from the polyimide film that constituted the insulating substrate 1. As the pixel electrode 8 was thick, the sensor section 109 (pressure-sensitive medium 9) was not in contact with the interlayer insulating film 7, and there was a gap where the pixel electrode 8 was not present.

ここで、第1の薄膜トランジスタのゲート・ドレイン間容量(画素電極・ドレイン配線間容量を含む)Cgd1=1.53pF、第3の薄膜トランジスタのゲート・ドレイン間
容量(画素電極・ドレイン配線間容量を含む)Cgd3=0.69pF、画素電極8・共通電極10間容量Cp=63.1pFであった。
Here, the gate-drain capacitance of the first thin film transistor (including the capacitance between the pixel electrode and the drain wiring) Cgd1 = 1.53 pF, the gate-drain capacitance of the third thin film transistor (including the capacitance between the pixel electrode and the drain wiring) Cgd3 = 0.69 pF, and the capacitance Cp between the pixel electrode 8 and the common electrode 10 = 63.1 pF.

図24の検出回路を用い、最初に、共通電極10に+1V、ドレイン配線14に0Vの状態で、リセット配線13にオン電圧+15Vを印加した。次に、リセット配線13の電位をオフ電圧-15Vに、ドレイン配線14の電位を+15Vにした。 Using the detection circuit in Figure 24, first, an on-voltage of +15V was applied to the reset wiring 13 with +1V applied to the common electrode 10 and 0V applied to the drain wiring 14. Next, the potential of the reset wiring 13 was set to the off-voltage of -15V, and the potential of the drain wiring 14 was set to +15V.

走査配線12のうち1本にオン電圧+15V、他にオフ電圧-15Vを印加して、1画素分の圧力依存信号を得た。アナログスイッチ22を切り替えることで、1行分の圧力依存信号を得た。走査配線12のオン電圧位置を変えて同様の操作を行い、全画素の圧力依存信号を得た。圧力依存信号から、各画素の圧力がわかる。また、VresetオフかつVdd印加時の画素電極8の電位変化は0.027Vであり、感圧媒体9の最大電位変化量(圧力800kPa時)が4Vなので、VresetオフかつVdd印加時の画素電極8の電位変化による誤差は最大電位変化量の0.7%と充分に小さい。An on voltage of +15V was applied to one of the scanning wirings 12, and an off voltage of -15V to the other, to obtain a pressure-dependent signal for one pixel. A pressure-dependent signal for one row was obtained by switching the analog switch 22. The on voltage position of the scanning wiring 12 was changed and the same operation was performed to obtain pressure-dependent signals for all pixels. The pressure-dependent signal can be determined from the pressure-dependent signal. Furthermore, since the potential change of the pixel electrode 8 when Vreset is off and Vdd is applied is 0.027V, and the maximum potential change of the pressure-sensitive medium 9 (at a pressure of 800kPa) is 4V, the error due to the potential change of the pixel electrode 8 when Vreset is off and Vdd is applied is sufficiently small at 0.7% of the maximum potential change.

(実施例7)
図16のセンサアレイを作製した。絶縁基板1としてガラス基板上のPET膜を用い、Moを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極G1、G2、G4、G5、走査配線12を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜3を形成した。また、非晶質InGaZnOを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンSC1、SC2、SC4、SC5を形成した。そして、半導体パターンSC1、SC2、SC4、SC5の、チャネルとなる部分の上にエッチングストッパ層としてSiOパターンを形成した(図示せず)。
(Example 7)
The sensor array of FIG. 16 was produced. A PET film on a glass substrate was used as the insulating substrate 1, and Mo was deposited, resist was deposited, pattern exposed, developed, etched, and resist removed to form gate electrodes G1, G2, G4, and G5 and scanning wiring 12. Next, a photosensitive acrylic was deposited, pattern exposed, and developed to form a gate insulating film 3 with an opening. In addition, amorphous InGaZnO was deposited, resist was deposited, pattern exposed, developed, etched, and resist removed to form semiconductor patterns SC1, SC2, SC4, and SC5. Then, a SiO2 pattern was formed as an etching stopper layer on the channel portions of the semiconductor patterns SC1, SC2, SC4, and SC5 (not shown).

さらに、Moを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ソース電極S1、S2、S4、S5、ドレイン電極D1、D2、D4、D5、接続配線17(S1-D2間)、接続配線17(S4-D5間)、信号配線15、リファレンス信号配線16、ドレイン配線14、共通配線11、ビア配線18L(画素電極8-G1間の下半分)、ビア配線18L(共通配線11-G4間の下半分)を形成した。Furthermore, a Mo film was formed, a resist film was formed, the pattern was exposed, developed, etched, and the resist was removed to form source electrodes S1, S2, S4, S5, drain electrodes D1, D2, D4, D5, connection wiring 17 (between S1 and D2), connection wiring 17 (between S4 and D5), signal wiring 15, reference signal wiring 16, drain wiring 14, common wiring 11, via wiring 18L (the lower half between pixel electrodes 8 and G1), and via wiring 18L (the lower half between common wiring 11 and G4).

そして、感光性アクリルを成膜・パターン露光・現像して、開口付きの層間絶縁膜7を形成した。次に、Agペーストをスクリーン印刷して、画素電極8、共通配線11、ビア配線18U(画素電極8-G1間の上半分)、ビア配線18U(共通配線11-G4間の上半分)を形成した。この時、画素電極8はゲート電極G1に接続され、共通配線11はゲート電極G4に接続された。Then, photosensitive acrylic was deposited, pattern-exposed, and developed to form an interlayer insulating film 7 with an opening. Next, Ag paste was screen-printed to form the pixel electrode 8, common wiring 11, via wiring 18U (the upper half between pixel electrodes 8 and G1), and via wiring 18U (the upper half between common wiring 11 and G4). At this time, the pixel electrode 8 was connected to the gate electrode G1, and the common wiring 11 was connected to the gate electrode G4.

さらに、片側全面にMoが付いた感圧媒体(ポリフッ化ビニリデン3フッ化エチレン共重合体、分極処理済)を、感圧媒体側が画素電極8に接合するように設置して、センサ部109(感圧媒体9)および共通電極10とした。また、絶縁基板1であるPET膜から、ガラス基板を剥離した。 Furthermore, a pressure-sensitive medium (polyvinylidene fluoride trifluoroethylene copolymer, polarized) with Mo attached to the entire surface on one side was placed so that the pressure-sensitive medium side was joined to the pixel electrode 8 to form the sensor section 109 (pressure-sensitive medium 9) and the common electrode 10. The glass substrate was also peeled off from the PET film, which was the insulating substrate 1.

ここで、第1の薄膜トランジスタのゲート・ドレイン間容量(画素電極・ドレイン配線間容量を含む)Cgd1=1.53pF、画素電極8・共通電極10間容量Cp=63.1pFであった。Here, the gate-drain capacitance of the first thin-film transistor (including the capacitance between the pixel electrode and the drain wiring) Cgd1 = 1.53 pF, and the capacitance between the pixel electrode 8 and the common electrode 10 Cp = 63.1 pF.

図25の検出回路を用い、共通電極10に+1V、ドレイン配線14に+10V、走査配線12のうち1本にオン電圧+15V、他にオフ電圧-15Vを印加して、1画素分の圧力依存信号を得た。アナログスイッチ22を切り替えることで、1行分の圧力依存信号を得た。走査配線12のオン電圧位置を変えて同様の操作を行い、全画素の圧力依存信号を得た。圧力依存信号から、各画素の圧力がわかる。また、Vdd印加時の画素電極8の電位変化は0.24Vであり、感圧媒体9の最大電位変化量(圧力800kPa時)が4Vなので、Vdd印加時の画素電極8の電位変化による誤差は最大電位変化量の6%と充分に小さい。なお、検出回路のVbase=0.5[V]とした。 Using the detection circuit of FIG. 25, +1V was applied to the common electrode 10, +10V to the drain wiring 14, an on voltage of +15V to one of the scanning wirings 12, and an off voltage of -15V to the others, to obtain a pressure-dependent signal for one pixel. The analog switch 22 was switched to obtain a pressure-dependent signal for one row. The same operation was performed by changing the on voltage position of the scanning wiring 12, to obtain pressure-dependent signals for all pixels. The pressure-dependent signal can be determined from the pressure-dependent signal. In addition, the potential change of the pixel electrode 8 when Vdd is applied is 0.24V, and the maximum potential change of the pressure-sensitive medium 9 (at a pressure of 800 kPa) is 4V, so the error due to the potential change of the pixel electrode 8 when Vdd is applied is 6% of the maximum potential change, which is sufficiently small. Note that the Vbase of the detection circuit was set to 0.5 [V].

(実施例8)
図18のセンサアレイを作製した。絶縁基板1としてガラス基板上のポリイミド膜を用い、Moを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極G1、G2、G3、G4、G5、走査配線12、リセット配線13を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜3を形成した。また、非晶質InGaZnOを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンSC1、SC2、SC3、SC4、SC5を形成した。そして、半導体パターンSC1、SC2、SC3、SC4、SC5の、チャネルとなる部分の上にエッチングストッパ層としてSiOパターンを形成した(図示せず)。
(Example 8)
The sensor array of FIG. 18 was produced. A polyimide film on a glass substrate was used as the insulating substrate 1, and Mo was deposited, resist was deposited, pattern exposed, developed, etched, and resist removed to form gate electrodes G1, G2, G3, G4, and G5, scanning wiring 12, and reset wiring 13. Next, a photosensitive acrylic was deposited, pattern exposed, and developed to form a gate insulating film 3 with an opening. In addition, amorphous InGaZnO was deposited, resist was deposited, pattern exposed, developed, etched, and resist removed to form semiconductor patterns SC1, SC2, SC3, SC4, and SC5. Then, a SiO2 pattern was formed as an etching stopper layer on the channel portions of the semiconductor patterns SC1, SC2, SC3, SC4, and SC5 (not shown).

さらに、Moを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ソース電極S1、S2、S3、S4、S5、ドレイン電極D1、D2、D3、D4、D5、接続配線17(S1-D2間)、ビア配線18L(D3-G1間)、接続配線17(S4-D5間)、信号配線15、ドレイン配線14、ビア配線18L(共通配線11-G4間配線の下半分)を形成した。Furthermore, Mo was deposited, a resist was deposited, the pattern was exposed, developed, etched, and the resist was removed to form source electrodes S1, S2, S3, S4, S5, drain electrodes D1, D2, D3, D4, D5, connection wiring 17 (between S1 and D2), via wiring 18L (between D3 and G1), connection wiring 17 (between S4 and D5), signal wiring 15, drain wiring 14, and via wiring 18L (the lower half of the wiring between common wiring 11 and G4).

そして、感光性アクリルを成膜・パターン露光・現像して、開口付きの層間絶縁膜7を形成した。次に、Agペーストをスクリーン印刷して、画素電極8、ビア配線18U(画素電極8-D1間)、共通配線11、ビア配線18U(共通配線11-G4間の上半分)を形成した。この時、画素電極8はドレイン電極D3およびゲート電極G1に接続され、共通配線11はゲート電極G4に接続された。Then, photosensitive acrylic was deposited, pattern-exposed, and developed to form an interlayer insulating film 7 with an opening. Next, Ag paste was screen-printed to form the pixel electrode 8, via wiring 18U (between pixel electrode 8 and D1), common wiring 11, and via wiring 18U (the upper half between common wiring 11 and G4). At this time, the pixel electrode 8 was connected to the drain electrode D3 and gate electrode G1, and the common wiring 11 was connected to the gate electrode G4.

さらに、片側全面にMoが付いた感圧媒体(ポリフッ化ビニリデン3フッ化エチレン共重合体、分極処理済)を、感圧媒体側が画素電極8に接合するように設置して、センサ部109(感圧媒体9)および共通電極10とした。また、絶縁基板1であるポリイミド膜から、ガラス基板を剥離した。 Furthermore, a pressure-sensitive medium (polyvinylidene fluoride trifluoroethylene copolymer, polarized) with Mo attached to the entire surface on one side was placed so that the pressure-sensitive medium side was joined to the pixel electrode 8 to form the sensor section 109 (pressure-sensitive medium 9) and the common electrode 10. The glass substrate was also peeled off from the polyimide film, which was the insulating substrate 1.

ここで、第1の薄膜トランジスタのゲート・ドレイン間容量(画素電極・ドレイン配線間容量を含む)Cgd1=1.53pF、第3の薄膜トランジスタのゲート・ドレイン間容量(画素電極・ドレイン配線間容量を含む)Cgd3=0.69pF、画素電極8・共通電極10間容量Cp=63.1pFであった。Here, the gate-drain capacitance of the first thin film transistor (including the capacitance between the pixel electrode and the drain wiring) Cgd1 = 1.53 pF, the gate-drain capacitance of the third thin film transistor (including the capacitance between the pixel electrode and the drain wiring) Cgd3 = 0.69 pF, and the capacitance between the pixel electrode 8 and the common electrode 10 Cp = 63.1 pF.

図26の検出回路を用い、最初に、共通電極10に+1V、ドレイン配線14に0Vの状態で、リセット配線13にオン電圧+15Vを印加した。次に、リセット配線13の電位をオフ電圧-15Vに、ドレイン配線14の電位を+15Vにした。 Using the detection circuit in Figure 26, first, an on-voltage of +15V was applied to the reset wiring 13 with +1V applied to the common electrode 10 and 0V applied to the drain wiring 14. Next, the potential of the reset wiring 13 was set to the off-voltage of -15V, and the potential of the drain wiring 14 was set to +15V.

走査配線12のうち1本にオン電圧+15V、他にオフ電圧-15Vを印加して、1画素のうち感圧側の信号を得た。アナログスイッチ22を切り替えることで、非感圧側の信号を得た。さらにアナログスイッチ22を切り替えることで、1行分の感圧側および非感圧側の信号を得た。走査配線12のオン電圧位置を変えて同様の操作を行い、全画素の感圧側および非感圧側の信号を得た。感圧側信号から非感圧側信号を引いた値から、各画素の圧力がわかる。また、VresetオフかつVdd印加時の画素電極8の電位変化は0.027Vであり、感圧媒体9の最大電位変化量(圧力800kPa時)が4Vなので、VresetオフかつVdd印加時の画素電極8の電位変化による誤差は最大電位変化量
の0.7%と充分に小さい。なお、検出回路のVbase=1.0[V]とした。
An on-voltage of +15V was applied to one of the scanning wirings 12, and an off-voltage of -15V was applied to the other, to obtain a signal on the pressure-sensitive side of one pixel. A signal on the non-pressure-sensitive side was obtained by switching the analog switch 22. Furthermore, signals on the pressure-sensitive side and non-pressure-sensitive side for one row were obtained by switching the analog switch 22. The same operation was performed by changing the on-voltage position of the scanning wiring 12, and signals on the pressure-sensitive side and non-pressure-sensitive side of all pixels were obtained. The pressure of each pixel can be determined from the value obtained by subtracting the non-pressure-sensitive side signal from the pressure-sensitive side signal. In addition, the potential change of the pixel electrode 8 when Vreset is off and Vdd is applied is 0.027V, and the maximum potential change of the pressure-sensitive medium 9 (at a pressure of 800 kPa) is 4V, so the error due to the potential change of the pixel electrode 8 when Vreset is off and Vdd is applied is 0.7% of the maximum potential change, which is sufficiently small. Note that Vbase of the detection circuit is set to 1.0 [V].

(比較例1)
図30の信号検出回路を作製した。切替回路100は8入力1出力のアナログマルチプレクサを8個用い、負荷抵抗122は1MΩの金属皮膜抵抗、電圧検出アンプ123はオペアンプによるボルテージフォロワ、ADコンバータ124は0~+5V入力で0~255レベル(8bit)出力とした。この回路には、負荷抵抗122と電圧検出アンプ123を64個用いた。この回路は、64本の信号配線15を有するセンサアレイに対応する。
(Comparative Example 1)
The signal detection circuit shown in Fig. 30 was created. The switching circuit 100 uses eight 8-input, 1-output analog multiplexers, the load resistors 122 are 1 MΩ metal film resistors, the voltage detection amplifiers 123 are voltage followers using operational amplifiers, and the AD converter 124 has an input of 0 to +5 V and an output of 0 to 255 levels (8 bits). This circuit uses 64 load resistors 122 and voltage detection amplifiers 123. This circuit corresponds to a sensor array having 64 signal wirings 15.

マイコンを用いて切替回路100を制御し、同マイコンでADコンバータ124も制御し、1行64列の圧力センサアレイの信号を検出した。ADコンバータ124の測定時間を(準備時間104μs+実計測時間52μs)=156μsとし、切替回路100の出力の応答の時定数は500μs程度であった。切替回路100の出力の応答の時定数が、ADコンバータ測定時間=156μsに比べて大きいので、信号が安定せず測定精度が悪かった。A microcomputer was used to control the switching circuit 100, which also controlled the AD converter 124, to detect the signal of a 1-row, 64-column pressure sensor array. The measurement time of the AD converter 124 was set to (preparation time 104 μs + actual measurement time 52 μs) = 156 μs, and the response time constant of the output of the switching circuit 100 was approximately 500 μs. Since the response time constant of the output of the switching circuit 100 was larger than the AD converter measurement time = 156 μs, the signal was unstable and the measurement accuracy was poor.

(比較例2)
実施例2の信号検出回路を用いて、図4の信号検出方法によって、8行64列の圧力センサアレイの信号を検出した。ADコンバータ25の測定時間を(準備時間104μs+実計測時間52μs)=156μsとし、第2の切替回路102の出力の応答の時定数は3μs程度、第1の切替回路101の出力の応答の時定数は500μs程度であった。第1の切替回路101の出力の応答の時定数が、ADコンバータ測定時間=156μsに比べて大きいので、図4の信号検出方法によって、信号が安定せず測定精度が悪かった。
(Comparative Example 2)
Using the signal detection circuit of Example 2, signals from a pressure sensor array with 8 rows and 64 columns were detected by the signal detection method of Fig. 4. The measurement time of the AD converter 25 was set to (preparation time 104 μs + actual measurement time 52 μs) = 156 μs, the time constant of the response of the output of the second switching circuit 102 was about 3 μs, and the time constant of the response of the output of the first switching circuit 101 was about 500 μs. Since the time constant of the response of the output of the first switching circuit 101 was larger than the AD converter measurement time = 156 μs, the signal was not stable and the measurement accuracy was poor when using the signal detection method of Fig. 4.

本開示は、各種センサアレイ用の信号検出回路や駆動検出回路として利用できる。また、電位差が変化するタイプのセンサ部を用いた各種センサアレイに利用できる。さらには、健康状態推定システムを含むセンサシステムに利用できる。The present disclosure can be used as a signal detection circuit or a drive detection circuit for various sensor arrays. It can also be used for various sensor arrays that use a sensor unit in which the potential difference changes. It can also be used for sensor systems including health condition estimation systems.

1 … 絶縁基板
G1、G2、G3、G4、G5 … ゲート電極
3 … ゲート絶縁膜
SC1、SC2、SC3、SC4、SC5 … 半導体パターン
S1、S2、S3、S4、S5 … ソース電極
D1、D2、D3、D4、D5 … ドレイン電極
5 … 制御回路
6 … 駆動回路
7 … 層間絶縁膜
8 … 画素電極
9 … 感圧媒体(電位差が変化するタイプ)
10 … 共通電極
11 … 共通配線
12 … 走査配線
13 … リセット配線
14 … ドレイン配線
15 … 信号配線
16 … リファレンス信号配線
17(S1-D2、S4-D5) … 接続配線
18L、18U … ビア配線
20、21 … 負荷抵抗
22 … アナログスイッチ
24 … 差動増幅回路
25 … アナログ-デジタル変換回路(ADコンバータ)
31 … 薄膜トランジスタ
32 … 走査配線
33 … 信号配線
36 … 電源配線
38 … TFT
39 … 感圧媒体(抵抗が変化するタイプ)
40 … 電流制限回路
41 … 第1の薄膜トランジスタ
42 … 第2の薄膜トランジスタ
43 … ドレイン抵抗
44 … 走査配線
45 … 信号配線
48 … 制御信号(デジタル配線)
49 … カウンタ
53、54 …電圧検出アンプ
100 … 切替回路
101 … 第1の切替回路
102 … 第2の切替回路
103 … 第3の切替回路
109 … センサ部
115 … 信号配線
122 … 負荷抵抗
123 … 電圧検出アンプ
124 … ADコンバータ
125 … 制御回路
126 … 駆動回路
127 … 走査配線
130 … 感圧媒体(抵抗が変化するタイプ)
140 … 無機感圧媒体(電位差が変化するタイプ)
200 … 介護センサ装置
200A … 圧力センサアレイ
200G … 駆動回路
200S … 信号検出回路
200C … 制御・通信回路
200WG … 駆動配線間接続部品
200WS … 信号配線間接続部品
201 … ベッド
T1 … TFT1
T2 … TFT2
T3 … TFT3
T4 … TFT4
1 ... insulating substrate G1, G2, G3, G4, G5 ... gate electrode 3 ... gate insulating film SC1, SC2, SC3, SC4, SC5 ... semiconductor pattern S1, S2, S3, S4, S5 ... source electrode D1, D2, D3, D4, D5 ... drain electrode 5 ... control circuit 6 ... drive circuit 7 ... interlayer insulating film 8 ... pixel electrode 9 ... pressure-sensitive medium (type in which potential difference changes)
10... common electrode 11... common wiring 12... scanning wiring 13... reset wiring 14... drain wiring 15... signal wiring 16... reference signal wiring 17 (S1-D2, S4-D5)... connection wiring 18L, 18U... via wiring 20, 21... load resistor 22... analog switch 24... differential amplifier circuit 25... analog-digital conversion circuit (AD converter)
31 thin film transistor 32 scanning wiring 33 signal wiring 36 power supply wiring 38 TFT
39... Pressure-sensitive medium (resistance change type)
40: current limiting circuit 41: first thin film transistor 42: second thin film transistor 43: drain resistor 44: scanning wiring 45: signal wiring 48: control signal (digital wiring)
Reference numerals 49, 53, 54, voltage detection amplifier 100, switching circuit 101, first switching circuit 102, second switching circuit 103, third switching circuit 109, sensor unit 115, signal wiring 122, load resistor 123, voltage detection amplifier 124, AD converter 125, control circuit 126, drive circuit 127, scanning wiring 130, pressure-sensitive medium (resistance-changing type)
140 ... Inorganic pressure-sensitive medium (type in which potential difference changes)
200 ... Nursing care sensor device 200A ... Pressure sensor array 200G ... Driving circuit 200S ... Signal detection circuit 200C ... Control and communication circuit 200WG ... Drive wiring connection part 200WS ... Signal wiring connection part 201 ... Bed T1 ... TFT1
T2...TFT2
T3... TFT3
T4... TFT4

Claims (5)

複数の信号配線と、
信号配線と交差する複数の走査配線と、
前記信号配線に並行する複数のリファレンス信号配線と、
前記信号配線と前記走査配線の交点のそれぞれに対応して設けられ、画素電極と第1薄膜トランジスタと第2薄膜トランジスタと第4薄膜トランジスタと第5薄膜トランジスタを含む複数の画素部と、
前記第1薄膜トランジスタのドレイン電極に給電するためのドレイン配線と、
前記画素電極に接続されるセンサ部と、
前記センサ部に接続される共通電極と、
前記第4薄膜トランジスタのゲート電極に給電するための共通配線とを備え、
前記画素電極は前記第1薄膜トランジスタのゲート電極に接続され、
前記第1薄膜トランジスタのドレイン電極は前記ドレイン配線に接続され、
前記第1薄膜トランジスタのソース電極は前記第2薄膜トランジスタのドレイン電極に接続され、
前記第2薄膜トランジスタのゲート電極は前記走査配線に接続され、
前記第2薄膜トランジスタのソース電極は前記信号配線に接続され、
前記第4薄膜トランジスタのゲート電極は前記共通配線に接続され、
前記第4薄膜トランジスタのドレイン電極は前記ドレイン配線に接続され、
前記第4薄膜トランジスタのソース電極は前記第5薄膜トランジスタのドレイン電極に接続され、
前記第5薄膜トランジスタのゲート電極は前記走査配線に接続され、
前記第5薄膜トランジスタのソース電極は前記リファレンス信号配線に接続されている、センサアレイ。
A plurality of signal wirings;
A plurality of scanning wirings intersecting the signal wirings;
A plurality of reference signal wirings parallel to the signal wirings;
a plurality of pixel sections provided corresponding to the intersections of the signal lines and the scanning lines, each pixel section including a pixel electrode, a first thin film transistor, a second thin film transistor, a fourth thin film transistor, and a fifth thin film transistor;
a drain wiring for supplying power to a drain electrode of the first thin film transistor;
a sensor portion connected to the pixel electrode;
a common electrode connected to the sensor unit;
a common wiring for supplying power to a gate electrode of the fourth thin film transistor;
the pixel electrode is connected to the gate electrode of the first thin film transistor;
a drain electrode of the first thin film transistor is connected to the drain wiring;
A source electrode of the first thin film transistor is connected to a drain electrode of the second thin film transistor;
A gate electrode of the second thin film transistor is connected to the scanning line,
a source electrode of the second thin film transistor is connected to the signal line;
A gate electrode of the fourth thin film transistor is connected to the common wiring;
A drain electrode of the fourth thin film transistor is connected to the drain wiring;
A source electrode of the fourth thin film transistor is connected to a drain electrode of the fifth thin film transistor;
A gate electrode of the fifth thin film transistor is connected to the scanning line,
A source electrode of the fifth thin film transistor is connected to the reference signal wiring.
前記画素部はさらに第3薄膜トランジスタを含み、
前記センサアレイは前記第3薄膜トランジスタのソース電極に給電するための共通配線と、前記第3薄膜トランジスタのゲート電極に給電するためのリセット配線とを有し、
前記第3薄膜トランジスタのドレイン電極は前記画素電極に接続され、前記第3薄膜トランジスタのソース電極は前記共通配線に接続され、前記第3薄膜トランジスタのゲート電極は前記リセット配線に接続されている、請求項に記載のセンサアレイ。
the pixel portion further includes a third thin film transistor,
the sensor array has a common wiring for supplying power to a source electrode of the third thin film transistor, and a reset wiring for supplying power to a gate electrode of the third thin film transistor;
2. The sensor array of claim 1, wherein a drain electrode of the third thin film transistor is connected to the pixel electrode, a source electrode of the third thin film transistor is connected to the common wiring, and a gate electrode of the third thin film transistor is connected to the reset wiring.
前記センサ部が有機圧電体である、請求項またはに記載のセンサアレイ。 3. The sensor array according to claim 1 , wherein the sensor portion is an organic piezoelectric material. 前記第1~第5の薄膜トランジスタは絶縁基板上に設けられ、ゲート電極と、ゲート絶縁膜と、半導体と、ソース電極と、ドレイン電極とを有し、前記第1~第5の薄膜トランジスタ上に層間絶縁膜を有し、前記画素電極は少なくとも第1の薄膜トランジスタ上の前記層間絶縁膜の上に設けられ、前記絶縁基板と前記ゲート絶縁膜と前記層間絶縁膜は有機絶縁物が主成分である、請求項に記載のセンサアレイ。 4. The sensor array according to claim 3, wherein the first to fifth thin film transistors are provided on an insulating substrate, each having a gate electrode, a gate insulating film, a semiconductor, a source electrode, and a drain electrode, an interlayer insulating film is provided on the first to fifth thin film transistors, the pixel electrode is provided on the interlayer insulating film on at least the first thin film transistor, and the insulating substrate, the gate insulating film, and the interlayer insulating film are mainly composed of an organic insulator. 前記画素電極は導電性粒子と有機バインダの混合体である、請求項に記載のセンサアレイ。
5. The sensor array of claim 4 , wherein the pixel electrode is a mixture of conductive particles and an organic binder.
JP2022511141A 2020-04-03 2021-04-01 Sensor Array Active JP7670053B2 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020067750 2020-04-03
JP2020067750 2020-04-03
JP2020186570 2020-11-09
JP2020186570 2020-11-09
PCT/JP2021/014220 WO2021201247A1 (en) 2020-04-03 2021-04-01 Signal detection circuit, drive/detection circuit, sensor array, and sensor system

Publications (3)

Publication Number Publication Date
JPWO2021201247A1 JPWO2021201247A1 (en) 2021-10-07
JPWO2021201247A5 JPWO2021201247A5 (en) 2022-12-16
JP7670053B2 true JP7670053B2 (en) 2025-04-30

Family

ID=77929581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022511141A Active JP7670053B2 (en) 2020-04-03 2021-04-01 Sensor Array

Country Status (2)

Country Link
JP (1) JP7670053B2 (en)
WO (1) WO2021201247A1 (en)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000517422A (en) 1996-08-30 2000-12-26 テクスカン・インコーポレーテッド Pressure response sensor with controlled scanning speed
JP2001088079A (en) 1999-09-20 2001-04-03 Yaskawa Electric Corp Manipulator contact detection device
JP2005156474A (en) 2003-11-28 2005-06-16 Xiroku:Kk Pressure sensor using electromagnetic coupling
WO2008007458A1 (en) 2006-07-14 2008-01-17 Newcom, Inc. Pressure distribution sensor utilizing electromagnetic coupling
US20080042887A1 (en) 2006-08-17 2008-02-21 Infineon Technologies Ag Method and apparatus for detecting an analogue signal using a selection circuit
JP2011053864A (en) 2009-09-01 2011-03-17 Seiko Epson Corp Sensing device and electronic equipment
JP2013127366A (en) 2010-03-29 2013-06-27 Sharp Corp Pressure sensor and manufacturing method thereof, display device and manufacturing method thereof, and tft substrate with pressure sensor
US20130170525A1 (en) 2012-01-02 2013-07-04 International Business Machines Corporation Wire like link for cycle reproducible and cycle accurate hardware accelerator
WO2015111633A1 (en) 2014-01-21 2015-07-30 合同会社Mott Occlusion measurement device and method for detecting occlusal force
JP2015212708A (en) 2015-07-14 2015-11-26 日本写真印刷株式会社 Piezoelectric sensor and pressure detector
JP2015220316A (en) 2014-05-16 2015-12-07 株式会社半導体エネルギー研究所 Circuit board and input / output device
WO2018084284A1 (en) 2016-11-04 2018-05-11 国立大学法人弘前大学 Distribution measuring sensor, distribution measuring sensor system, distribution measuring program, and recording medium
US20190220129A1 (en) 2018-01-12 2019-07-18 Boe Technology Group Co., Ltd. Pressure detection circuit, pressure detection circuit array, touch panel and detection method
US20200020296A1 (en) 2018-07-12 2020-01-16 Lg Display Co., Ltd. Display device and method of driving the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH076859B2 (en) * 1988-08-25 1995-01-30 株式会社村田製作所 Pressure distribution detector
US5225959A (en) * 1991-10-15 1993-07-06 Xerox Corporation Capacitive tactile sensor array and method for sensing pressure with the array
US5505072A (en) * 1994-11-15 1996-04-09 Tekscan, Inc. Scanning circuit for pressure responsive array
JP3338983B2 (en) * 1997-10-14 2002-10-28 ニッタ株式会社 Pressure sensitive distribution sensor sheet and disconnection detection method thereof
JP2000329630A (en) * 1999-03-15 2000-11-30 Denso Corp Load detection sensor for bedding
US7106227B2 (en) * 2001-09-28 2006-09-12 Agilent Technologies, Inc. Method and apparatus for synchronizing a multiple-stage multiplexer
JP2015232534A (en) * 2014-06-11 2015-12-24 株式会社フジクラ Pressure sensor and pressure distribution sensor

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000517422A (en) 1996-08-30 2000-12-26 テクスカン・インコーポレーテッド Pressure response sensor with controlled scanning speed
JP2001088079A (en) 1999-09-20 2001-04-03 Yaskawa Electric Corp Manipulator contact detection device
JP2005156474A (en) 2003-11-28 2005-06-16 Xiroku:Kk Pressure sensor using electromagnetic coupling
WO2008007458A1 (en) 2006-07-14 2008-01-17 Newcom, Inc. Pressure distribution sensor utilizing electromagnetic coupling
US20080042887A1 (en) 2006-08-17 2008-02-21 Infineon Technologies Ag Method and apparatus for detecting an analogue signal using a selection circuit
JP2011053864A (en) 2009-09-01 2011-03-17 Seiko Epson Corp Sensing device and electronic equipment
JP2013127366A (en) 2010-03-29 2013-06-27 Sharp Corp Pressure sensor and manufacturing method thereof, display device and manufacturing method thereof, and tft substrate with pressure sensor
US20130170525A1 (en) 2012-01-02 2013-07-04 International Business Machines Corporation Wire like link for cycle reproducible and cycle accurate hardware accelerator
WO2015111633A1 (en) 2014-01-21 2015-07-30 合同会社Mott Occlusion measurement device and method for detecting occlusal force
JP2015220316A (en) 2014-05-16 2015-12-07 株式会社半導体エネルギー研究所 Circuit board and input / output device
JP2015212708A (en) 2015-07-14 2015-11-26 日本写真印刷株式会社 Piezoelectric sensor and pressure detector
WO2018084284A1 (en) 2016-11-04 2018-05-11 国立大学法人弘前大学 Distribution measuring sensor, distribution measuring sensor system, distribution measuring program, and recording medium
US20190220129A1 (en) 2018-01-12 2019-07-18 Boe Technology Group Co., Ltd. Pressure detection circuit, pressure detection circuit array, touch panel and detection method
US20200020296A1 (en) 2018-07-12 2020-01-16 Lg Display Co., Ltd. Display device and method of driving the same

Also Published As

Publication number Publication date
WO2021201247A1 (en) 2021-10-07
JPWO2021201247A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
US10133418B2 (en) Force sensing in an electronic device using a single layer of strain-sensitive structures
US10006828B2 (en) Systems and methods for measuring resistive sensors
JP3701241B2 (en) Sensor array and method for detecting the state of a transistor in the sensor array
US11282424B2 (en) Flexible display panel, flexible display apparatus, and display control method thereof
Pierre et al. Monolithic integration of ion‐selective organic electrochemical transistors with thin film transistors on flexible substrates
TWI488099B (en) Touch device and sensing compensation method
US20170172490A1 (en) Matrix Multi-Sensor Array
KR20100074601A (en) Method and apparatus for detecting a touch location, and touch screen display apparatus having the same
CN108874209A (en) touch sensor
JP2006503279A (en) Sensor arrangement and sensor arrangement driving method
US10558286B2 (en) Array substrate, touch display panel, and touch display device thereof
EP1469416A3 (en) Electrostatic capacitance detection device
KR20180033053A (en) Sensor device
CN105742334A (en) Organic electroluminescence display device and display apparatus
JP2017535770A (en) Apparatus and method for detection
KR101922158B1 (en) Pressure Detecting Apparatus And Method Of Driving The Same
US8411075B2 (en) Large area electronic sheet and pixel circuits with disordered semiconductors for sensor actuator interface
CN105490651A (en) Semiconductor integrated circuit, variable gain amplifier, and sensing system
JP2010060341A (en) Magnetic sensor
JP6161027B2 (en) Sensor device using organic thin film transistor
JP7670053B2 (en) Sensor Array
CN110100176B (en) Ion concentration distribution measuring device
CN107340914B (en) Display substrate, display panel and display device
Islam et al. Programmable neuron array based on a 2-transistor multiplier using organic floating-gate for intelligent sensors
US6546148B1 (en) Circuitry for determining median of image portions

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220524

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250331

R150 Certificate of patent or registration of utility model

Ref document number: 7670053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150