Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7670489B2 - Chip resistor and method for manufacturing the same - Google Patents
[go: Go Back, main page]

JP7670489B2 - Chip resistor and method for manufacturing the same - Google Patents

Chip resistor and method for manufacturing the same Download PDF

Info

Publication number
JP7670489B2
JP7670489B2 JP2021005155A JP2021005155A JP7670489B2 JP 7670489 B2 JP7670489 B2 JP 7670489B2 JP 2021005155 A JP2021005155 A JP 2021005155A JP 2021005155 A JP2021005155 A JP 2021005155A JP 7670489 B2 JP7670489 B2 JP 7670489B2
Authority
JP
Japan
Prior art keywords
resistor
electrodes
pair
insulating substrate
resistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021005155A
Other languages
Japanese (ja)
Other versions
JP2022109695A (en
Inventor
太郎 木村
大地 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2021005155A priority Critical patent/JP7670489B2/en
Priority to PCT/JP2021/038747 priority patent/WO2022153638A1/en
Publication of JP2022109695A publication Critical patent/JP2022109695A/en
Application granted granted Critical
Publication of JP7670489B2 publication Critical patent/JP7670489B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

本発明は、絶縁基板上に設けられた抵抗体にレーザー光を照射してトリミング溝(トリミング痕)を形成することで抵抗値が調整されるチップ抵抗器と、そのようなチップ抵抗器の製造方法に関するものである。 The present invention relates to a chip resistor whose resistance value is adjusted by irradiating a resistor element mounted on an insulating substrate with laser light to form a trimming groove (trimming mark), and a method for manufacturing such a chip resistor.

チップ抵抗器は、直方体形状の絶縁基板と、絶縁基板の表面に所定間隔を存して対向配置された一対の表電極と、絶縁基板の裏面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を橋絡する端面電極と、対をなす表電極どうしを橋絡する抵抗体と、抵抗体を覆う保護膜等によって主に構成されている。 A chip resistor is mainly composed of a rectangular insulating substrate, a pair of front electrodes arranged facing each other with a specified distance on the surface of the insulating substrate, a pair of rear electrodes arranged facing each other with a specified distance on the rear surface of the insulating substrate, end electrodes bridging the front and rear electrodes, a resistor bridging the pair of front electrodes, and a protective film covering the resistor.

一般的に、このようなチップ抵抗器を製造する場合、シート状の大判基板に対して多数個分の電極や抵抗体や保護膜等を一括して形成した後、この大判基板を格子状の分割ライン(例えば分割溝)に沿って分割してチップ抵抗器を多数個取りするようにしている。かかるチップ抵抗器の製造過程で、大判基板の片面には抵抗ペーストを印刷・焼成することにより多数の抵抗体が形成されるが、印刷時の位置ずれや滲み、あるいは焼成炉内の温度むら等の影響により、各抵抗体の大きさや膜厚に若干のばらつきを生じることは避け難いため、大判基板の状態で各抵抗体にトリミング溝を形成して所望の抵抗値まで切り上げるという抵抗値調整作業が行われる。 In general, when manufacturing such chip resistors, a large number of electrodes, resistors, protective films, etc. are formed on a large sheet-like substrate at once, and then the large substrate is divided along grid-like dividing lines (e.g., dividing grooves) to obtain a large number of chip resistors. In the manufacturing process of such chip resistors, a large number of resistors are formed on one side of the large substrate by printing and firing a resistive paste. However, it is difficult to avoid slight variations in the size and film thickness of each resistor due to misalignment or bleeding during printing or uneven temperature in the firing furnace, so a resistance value adjustment work is performed in which trimming grooves are formed in each resistor while the substrate is still in the large substrate and the resistors are trimmed up to the desired resistance value.

トリミング溝は抵抗体にレーザー光を照射することによって形成され、その形状としては、抵抗体の幅方向一辺側を始点として電極間方向と直交する方向へ直線状に延びるIカット(シングルカット)形状や、Iカットを途中から電極間方向に90度ターンして延ばしたLカット形状や、長さの異なる2本のIカットで構成されるWカット形状などが知られている。 Trimming grooves are formed by irradiating the resistor with laser light, and known shapes include an I-cut (single cut) shape that starts on one side of the resistor in the width direction and extends in a straight line in a direction perpendicular to the inter-electrode direction, an L-cut shape in which an I-cut is turned 90 degrees midway and extended in the inter-electrode direction, and a W-cut shape made up of two I-cuts of different lengths.

このように構成されたチップ抵抗器に対して通電が行われた場合、抵抗体におけるトリミング溝の先端部は、電流が集中して局所的な発熱(ホットスポット:最も発熱が高い)を生じる部位となるため、長期間の使用等によって発熱部が集中的に劣化し易くなる。特に、チップ抵抗器が電力負荷の大きな使用に供された場合、発熱部を起点に破壊が発生し、結果的にチップ抵抗器全体の破壊に繋がるという問題がある。 When a current is applied to a chip resistor configured in this way, the tip of the trimming groove in the resistor becomes a location where the current concentrates and generates localized heat (hot spot: the highest heat generation), making the heat-generating area prone to concentrated deterioration over long periods of use. In particular, when the chip resistor is used under heavy power loads, destruction can occur starting from the heat-generating area, ultimately leading to destruction of the entire chip resistor.

そこで従来より、特許文献1に記載されているように、一対の電極間に2つの抵抗体を並列に接続することにより、発熱部となるホットスポットを分散するようにしたチップ抵抗器が提案されている。これら2つの抵抗体は抵抗ペーストをスクリーン印刷することにより形成され、焼成後の各抵抗体にトリミング溝を形成することにより、各抵抗体の抵抗値が実質的に同じになるように調整されている。 As described in Patent Document 1, a chip resistor has been proposed in which two resistors are connected in parallel between a pair of electrodes to disperse hot spots that generate heat. These two resistors are formed by screen printing a resistive paste, and trimming grooves are formed in each resistor after firing to adjust the resistance value of each resistor to be substantially the same.

特許文献1に記載されたチップ抵抗器では、一対の電極間に2つの抵抗体を並列接続することにより、抵抗体を2つの素子に分割してホットスポットが分散されるため、1素子当たりの電力負荷を軽減することが可能となる。 In the chip resistor described in Patent Document 1, two resistors are connected in parallel between a pair of electrodes, dividing the resistor into two elements and dispersing hot spots, making it possible to reduce the power load per element.

特開2013-219259号公報JP 2013-219259 A

しかし、特許文献1に記載されたチップ抵抗器は、絶縁基板上の限られた有効エリア内に2つの抵抗体をスクリーン印刷で形成しているため、印刷時のペーストダレ等によって抵抗体どうしが接触しないように、各抵抗体間に十分な隙間を確保してスクリーン印刷する必要がある。そのため上記隙間分だけ抵抗体全体の面積が制限されてしまい、特に、チップ抵抗器の小型化に伴って絶縁基板の有効エリア自体の面積が狭くなると、有効エリアに占める上記隙間の割合が増えていくため、相対的に抵抗体全体の面積を小さくせざるを得ず、電力の向上を図ることが困難になる。 However, the chip resistor described in Patent Document 1 has two resistors formed by screen printing within a limited effective area on an insulating substrate, and so it is necessary to ensure sufficient gaps between the resistors when screen printing to prevent them from coming into contact with each other due to paste dripping during printing. This limits the overall area of the resistors by the gaps, and in particular, when the effective area of the insulating substrate itself becomes narrower as chip resistors are made smaller, the proportion of the gaps in the effective area increases, so that the overall area of the resistors must be made smaller in relative terms, making it difficult to improve power.

本発明は、このような従来技術の実情に鑑みてなされたもので、その第1の目的は、電力向上を図るのに好適なチップ抵抗器を提供することにあり、第2の目的は、そのようなチップ抵抗器の製造方法を提供することにある。 The present invention was made in consideration of the current state of the prior art, and its first objective is to provide a chip resistor suitable for improving power output, and its second objective is to provide a method for manufacturing such a chip resistor.

上記目的を達成するために、本発明の硫化検出センサは、直方体形状の絶縁基板と、前記絶縁基板の相対向する両辺部に設けられた一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体にレーザー光を照射することにより抵抗値調整用のトリミング痕が形成されているチップ抵抗器において、前記抵抗体における一対の前記電極との両方の接続端部に切欠き部が形成されており、前記抵抗体は、前記切欠き部によって狭められた幅狭部と、前記切欠き部の存しない幅広部とを有しており、前記トリミング痕は、一方の前記切欠き部を始点として他方の前記切欠き部を終点とする範囲に電極間方向へ直線状に延びていることを特徴としている。 In order to achieve the above-mentioned object, the sulfide detection sensor of the present invention is a chip resistor comprising an insulating substrate having a rectangular parallelepiped shape, a pair of electrodes provided on both opposing sides of the insulating substrate, and a resistor bridging the pair of electrodes, and in which trimming marks for adjusting resistance value are formed by irradiating the resistor with laser light, notches are formed at both connection ends of the resistor to the pair of electrodes, the resistor has a narrow portion narrowed by the notches and a wide portion without the notches, and the trimming marks extend linearly between the electrodes in a range starting from one of the notches and ending at the other notch .

このように構成されたチップ抵抗器では、抵抗体における一対の電極との両方の接続端部に切欠き部が形成されており、一方の切欠き部を始点として他方の切欠き部を終点とする範囲に、レーザー光の照射によるトリミング痕(トリミング溝)が電極間方向へ直線状に延びるように形成されているため、トリミング痕によって抵抗体の抵抗値を高精度に調整することができると共に、トリミング痕の先端部への電流集中を緩和して電力向上を図ることができる。 In a chip resistor configured in this manner, notches are formed at both connection ends of the resistor to a pair of electrodes, and trimming marks (trimming grooves) made by irradiating laser light are formed so as to extend linearly in the direction between the electrodes in the range starting from one notch and ending at the other notch. This makes it possible to adjust the resistance value of the resistor with high precision by using the trimming marks, and also to alleviate current concentration at the tips of the trimming marks, thereby improving power.

また、上記第2の目的を達成するための一手段として、本発明によるチップ抵抗器の製造方法は、絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体にレーザー光を照射してトリミングカットすることで抵抗値が調整されるチップ抵抗器の製造方法において、一対の前記電極に接続する両端部をそれぞれ幅狭部とし、これら幅狭部で挟まれた領域を幅広部とする形状の抵抗体を印刷形成する工程と、一方の前記幅狭部から前記幅広部を通って他方の前記幅狭部に至る範囲にレーザー光を電極間方向に沿って直線状に照射することにより、前記幅広部をスキャンカットして前記抵抗体の抵抗値を調整する工程と、を含むことを特徴としている。 As one means for achieving the second object, the method for manufacturing a chip resistor according to the present invention includes an insulating substrate, a pair of electrodes arranged on the insulating substrate at a predetermined distance from each other, and a resistor bridging the pair of electrodes, and the resistance value of the resistor is adjusted by irradiating the resistor with laser light to trim it. The method includes the steps of: printing and forming a resistor having a shape in which both ends connected to the pair of electrodes are narrow portions, and the area sandwiched between the narrow portions is a wide portion; and irradiating a laser beam linearly along the inter-electrode direction from one narrow portion through the wide portion to the other narrow portion, thereby scanning and cutting the wide portion to adjust the resistance value of the resistor.

このような工程を含むチップ抵抗器の製造方法では、抵抗体における両幅狭部で挟まれた幅広部をスキャンカットして抵抗値を調整するようにしたので、トリミング痕の先端部が抵抗体上に残らなくなって電流集中を回避できると共に、スキャンカットを行える範囲が広いため、高精度に抵抗値を調整することができる。 In a manufacturing method for chip resistors that includes such steps, the wide portion of the resistor sandwiched between the two narrow portions is scanned and cut to adjust the resistance value. This means that the tip of the trimming mark does not remain on the resistor, preventing current concentration, and the wide range in which scanning and cutting can be performed allows the resistance value to be adjusted with high precision.

また、上記第2の目的を達成するための別手段として、本発明によるチップ抵抗器の製造方法は、絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体にレーザー光を照射してトリミングカットすることで抵抗値が調整されるチップ抵抗器の製造方法において、一対の前記電極に接続する両端部の幅方向中央にそれぞれ切欠き部を有する矩形状の抵抗体を印刷形成する工程と、一方の前記切欠き部から他方の前記切欠き部に至る範囲にレーザー光を照射して前記抵抗体を2分割する工程と、2分割された個々の前記抵抗体に対して、一方の前記切欠き部を始点として電極間方向へ直線状に走査するようにレーザー光を照射して抵抗値を調整する工程と、を含むことを特徴としている。 As another means for achieving the second object, the method for manufacturing a chip resistor according to the present invention includes an insulating substrate, a pair of electrodes arranged on the insulating substrate at a predetermined distance from each other, and a resistor bridging the pair of electrodes, and the resistor is trimmed and cut with a laser beam to adjust its resistance value. The method includes the steps of: printing a rectangular resistor having a notch at the center of the width of both ends connected to the pair of electrodes; irradiating the laser beam from one of the notches to the other of the notches to divide the resistor into two; and irradiating the laser beam to each of the divided resistors in a linear manner starting from one of the notches in the inter-electrode direction to adjust the resistance value.

このような工程を含むチップ抵抗器の製造方法では、両端部に切欠き部を有する矩形状の抵抗体を印刷形成した後、この抵抗体をレーザー光の照射によって2分割することにより、一対の電極間に2つの抵抗体を並列接続するようにしたので、抵抗体全体の有効面積を広くして電力の向上を図ることができる。しかも、分割後の個々の抵抗体は両端部に切欠き部を有しており、このような抵抗体の抵抗値を調整する際に、一方の切欠き部を始点として電極間方向へ延びる直線に沿ってレーザー光を照射するようにしたので、個々の抵抗体の抵抗値を高精度に調整することができると共に、トリミング痕の先端部への電流集中を緩和して電力向上を図ることができる。 In a manufacturing method for chip resistors that includes such steps, a rectangular resistor with notches at both ends is printed and then divided into two by irradiating the resistor with laser light, so that the two resistors are connected in parallel between a pair of electrodes, thereby increasing the effective area of the entire resistor and improving power. Moreover, each resistor after division has notches at both ends, and when adjusting the resistance value of such a resistor, laser light is irradiated along a straight line that starts at one of the notches and extends toward the electrodes. This makes it possible to adjust the resistance value of each resistor with high precision, and also alleviates current concentration at the tip of the trimming mark, improving power.

本発明によれば、トリミング痕の先端部への電流集中を緩和することができるため、電力向上を図るのに好適なチップ抵抗器を提供することができる。 The present invention can reduce current concentration at the tip of the trimming mark, providing a chip resistor that is suitable for improving power.

本発明の第1の実施形態に係るチップ抵抗器の平面図である。1 is a plan view of a chip resistor according to a first embodiment of the present invention; 図1のII-II線に沿う断面図である。FIG. 2 is a cross-sectional view taken along line II-II in FIG. 該チップ抵抗器に備えられる抵抗体の説明図である。3 is an explanatory diagram of a resistor provided in the chip resistor. FIG. 該チップ抵抗器の製造工程を示すフローチャートである。4 is a flowchart showing a manufacturing process of the chip resistor. 該チップ抵抗器の製造工程を示す平面図である。5A to 5C are plan views showing a manufacturing process of the chip resistor. 該チップ抵抗器に備えられる抵抗体の変形例を示す説明図である。10A to 10C are explanatory diagrams showing modified examples of the resistor element provided in the chip resistor. 本発明の第2の実施形態に係るチップ抵抗器の平面図である。FIG. 6 is a plan view of a chip resistor according to a second embodiment of the present invention. 該チップ抵抗器に備えられる抵抗体の説明図である。3 is an explanatory diagram of a resistor provided in the chip resistor. FIG. 該チップ抵抗器の製造工程を示すフローチャートである。4 is a flowchart showing a manufacturing process of the chip resistor. 該チップ抵抗器の製造工程を示す平面図である。5A to 5C are plan views showing a manufacturing process of the chip resistor.

以下、発明の実施の形態について図面を参照しながら説明すると、図1は本発明の第1の実施形態に係るチップ抵抗器の平面図、図2は図1のII-II線に沿う断面図である。 The following describes an embodiment of the invention with reference to the drawings. FIG. 1 is a plan view of a chip resistor according to a first embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II in FIG. 1.

図1と図2に示すように、第1の実施形態に係るチップ抵抗器1は、直方体形状の絶縁基板2と、絶縁基板2の表面の長手方向両端部に設けられた一対の表電極3と、これら一対の表電極3間に並列接続された2つの抵抗体4と、各抵抗体4上に形成されたプリコート層5と、絶縁基板2の裏面の長手方向両端部に設けられた一対の裏電極6と、絶縁基板2の長手方向両端面に設けられた一対の端面電極7と、プリコート層5を覆うように形成された保護コート層8等によって主に構成されており、各抵抗体4にはそれぞれトリミング溝9が形成されている。 As shown in Figures 1 and 2, the chip resistor 1 according to the first embodiment is mainly composed of a rectangular insulating substrate 2, a pair of front electrodes 3 provided at both longitudinal ends of the surface of the insulating substrate 2, two resistors 4 connected in parallel between the pair of front electrodes 3, a precoat layer 5 formed on each resistor 4, a pair of back electrodes 6 provided at both longitudinal ends of the back surface of the insulating substrate 2, a pair of end electrodes 7 provided at both longitudinal ends of the insulating substrate 2, and a protective coating layer 8 formed to cover the precoat layer 5, and each resistor 4 has a trimming groove 9 formed therein.

絶縁基板2は、後述する大判基板を縦横に格子状に延びる1次分割溝と2次分割溝に沿って分割して多数個取りされたものであり、大判基板の主成分はアルミナを主成分とするセラミックス基板である。なお、以下の説明では、絶縁基板2の長手方向をX方向、絶縁基板2の短手方向をY方向とすることがある。 The insulating substrate 2 is a large substrate, which will be described later, divided along primary and secondary dividing grooves that run vertically and horizontally in a grid pattern into multiple pieces, and the large substrate is a ceramic substrate whose main component is alumina. In the following description, the longitudinal direction of the insulating substrate 2 may be referred to as the X direction, and the lateral direction of the insulating substrate 2 may be referred to as the Y direction.

一対の表電極3は銀を主成分とする銀系ペーストをスクリーン印刷して乾燥・焼成したものであり、これら表電極3は所定間隔を存して対向するように絶縁基板2の長手方向(X方向)両端部に形成されている。なお、一対の表電極3は、絶縁基板2の表面においてY方向の中央部で2分割されているが、絶縁基板2の端面に形成された端面電極7を介して電気的には導通状態となっている。 The pair of surface electrodes 3 are formed by screen printing a silver-based paste containing silver as the main component, followed by drying and firing. These surface electrodes 3 are formed at both ends of the insulating substrate 2 in the longitudinal direction (X direction) so as to face each other with a certain distance between them. The pair of surface electrodes 3 are divided into two at the center in the Y direction on the surface of the insulating substrate 2, but are electrically conductive via the end electrodes 7 formed on the end faces of the insulating substrate 2.

2つの抵抗体4は酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成したものであり、これら2つの抵抗体4は一対の表電極3間に並列接続されている。詳細については後述するが、2つの抵抗体4は、一対の表電極3間に1つの抵抗体を印刷形成した後、該抵抗体をレーザー光の照射によってY方向に2分割したものであり、これら抵抗体4と対応する表電極3との接続箇所には略円形状の切欠き部10が形成されている。 The two resistors 4 are formed by screen printing a resistor paste such as ruthenium oxide, drying and firing, and these two resistors 4 are connected in parallel between a pair of surface electrodes 3. Details will be described later, but the two resistors 4 are formed by printing a resistor between a pair of surface electrodes 3, and then dividing the resistor into two in the Y direction by irradiating it with laser light, and a roughly circular cutout portion 10 is formed at the connection point between these resistors 4 and the corresponding surface electrodes 3.

2つの抵抗体4にはそれぞれトリミング溝9が形成されており、このトリミング溝9によって個々の抵抗体4の抵抗値が所定値になるように調整されている。トリミング溝9はレーザー光の照射によって抵抗体4にできる切込み(トリミング痕)であり、2つの抵抗体4に形成されたトリミング溝9は、一方の切欠き部10を始点として互いに逆方向へ直線状に延びている。本実施形態の場合、図1中の上方に示す抵抗体4に形成されたトリミング溝9は右側の切欠き部10から左側の切欠き部10に向かって電極間方向(X方向)に延びており、下方に示す抵抗体4に形成されたトリミング溝9は左側の切欠き部10から右側の切欠き部10に向かって電極間方向(X方向)に延びている。 The two resistors 4 each have a trimming groove 9, which adjusts the resistance of each resistor 4 to a predetermined value. The trimming groove 9 is a cut (trimming mark) made in the resistor 4 by irradiation with laser light, and the trimming grooves 9 formed in the two resistors 4 extend linearly in opposite directions starting from one of the notches 10. In the case of this embodiment, the trimming groove 9 formed in the resistor 4 shown in the upper part of FIG. 1 extends in the interelectrode direction (X direction) from the right notch 10 to the left notch 10, and the trimming groove 9 formed in the resistor 4 shown in the lower part extends in the interelectrode direction (X direction) from the left notch 10 to the right notch 10.

図3は、トリミング溝9を形成する前の抵抗体(図1中の下方の抵抗体4)を示す説明図である。図3に示すように、一対の表電極3と抵抗体4との接続端部にそれぞれ切欠き部10が形成されているため、抵抗体4は、切欠き部10によってY方向の寸法が狭められた一対の幅狭部Waと、これら幅狭部Waの間に位置して切欠き部10の存しない幅広部Wbとを有している。 Figure 3 is an explanatory diagram showing the resistor (the lower resistor 4 in Figure 1) before the trimming groove 9 is formed. As shown in Figure 3, a notch 10 is formed at each of the connection ends between the pair of front electrodes 3 and the resistor 4, so that the resistor 4 has a pair of narrow width portions Wa whose dimension in the Y direction is narrowed by the notch portions 10, and a wide width portion Wb located between these narrow width portions Wa where no notch portions 10 exist.

前述したように、このような抵抗体4に対しレーザー光を左側の切欠き部10を始点として電極間方向(X方向)へ直線状に照射することにより、抵抗体4の抵抗値が所定値に調整される。その際、トリミング溝9は、幅広部Wbにおける一対の切欠き部10で挟まれた領域Wb-1(図3中にハッチングを施した部分)に形成されるが、この領域Wb-1は、トリミング溝9の切込み量増分に対する抵抗値増分の割合が小さい部分であるため、トリミング溝9の切込み量をX方向に延ばすことで抵抗値を高精度に微調整することができる。なお、図1中の上方の抵抗体4の抵抗値を調整する場合についても、トリミング溝9の始点が左側から右側の切欠き部10になるだけで基本的に同様である。 As described above, the resistance value of the resistor 4 is adjusted to a predetermined value by irradiating the resistor 4 with a laser beam in a straight line in the inter-electrode direction (X direction) starting from the left notch 10. At this time, the trimming groove 9 is formed in the area Wb-1 (hatched area in FIG. 3) between the pair of notches 10 in the wide portion Wb. Since the ratio of the resistance increase to the increment in the cutting amount of the trimming groove 9 is small in this area Wb-1, the resistance value can be finely adjusted with high precision by extending the cutting amount of the trimming groove 9 in the X direction. The same is true when adjusting the resistance value of the upper resistor 4 in FIG. 1, except that the starting point of the trimming groove 9 is changed from the left to the right notch 10.

プリコート層5はガラスペーストをスクリーン印刷して乾燥・焼成したものであり、このプリコート層5は2分割する前の抵抗体4を覆うように形成される。抵抗体4を2分割するとき、および分割後の抵抗体4にトリミング溝9を形成するとき、レーザー光はプリコート層5の上から照射されるが、その際に、抵抗体4はガラス材料からなるプリコート層5によってレーザー光の熱から保護される。 The precoat layer 5 is made by screen printing a glass paste, then drying and baking it. This precoat layer 5 is formed so as to cover the resistor element 4 before it is divided into two. When dividing the resistor element 4 into two, and when forming the trimming groove 9 in the resistor element 4 after division, a laser beam is irradiated from above the precoat layer 5, but at that time the resistor element 4 is protected from the heat of the laser beam by the precoat layer 5 made of a glass material.

一対の裏電極6は銀を主成分とする銀系ペーストをスクリーン印刷して乾燥・焼成したものであり、これら裏電極6は絶縁基板2の表面側の表電極3と対応する位置に形成されている。 The pair of back electrodes 6 are made by screen printing a silver-based paste whose main component is silver, then drying and firing the silver-based paste. These back electrodes 6 are formed in positions corresponding to the front electrodes 3 on the front side of the insulating substrate 2.

端面電極7は、絶縁基板2の端面にNi/Crをスパッタリングすることにより形成されている。この端面電極7により、絶縁基板2の表面においてY方向に2分割された表電極3が導通されると共に、絶縁基板2の表裏両面で対応する表電極3と裏電極6とが橋絡される。なお、図示は省略するが、この端面電極7と裏電極6および保護コート層8から露出する表電極3の表面は、Ni-Snメッキ層からなる外部電極によって被覆されている。 The end electrode 7 is formed by sputtering Ni/Cr on the end face of the insulating substrate 2. This end electrode 7 conducts the front electrode 3, which is divided into two in the Y direction on the surface of the insulating substrate 2, and also bridges the corresponding front electrode 3 and back electrode 6 on both the front and back sides of the insulating substrate 2. Although not shown in the figure, this end electrode 7, back electrode 6, and the surface of the front electrode 3 exposed from the protective coating layer 8 are covered with an external electrode made of a Ni-Sn plating layer.

保護コート層8はエポキシやポリイミド等の樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この保護コート層8によってトリミング溝9を有する2つの抵抗体4は湿度や腐食ガス等の外部環境から保護される。 The protective coating layer 8 is made by screen printing a resin paste such as epoxy or polyimide and then heating and hardening it. This protective coating layer 8 protects the two resistor elements 4 with trimming grooves 9 from the external environment, such as humidity and corrosive gases.

次に、第1の実施形態に係るチップ抵抗器1の製造工程について、図4に示すフローチャートと図5に示す平面図を用いて説明する。 Next, the manufacturing process of the chip resistor 1 according to the first embodiment will be described with reference to the flow chart shown in FIG. 4 and the plan view shown in FIG. 5.

まず、格子状に延びる1次分割溝と2次分割溝が設けられた大判基板2Aを準備する。これら1次分割溝と2次分割溝によって大判基板2Aの表裏両面は多数のチップ形成領域に区画され、これらチップ形成領域がそれぞれ1個分の絶縁基板2となる。図5には1つのチップ形成領域が代表的に示されているが、実際には、このようなチップ形成領域が格子状に多数配列されている。 First, a large substrate 2A is prepared, which has primary and secondary dividing grooves that extend in a grid pattern. These primary and secondary dividing grooves divide the front and back surfaces of the large substrate 2A into numerous chip formation regions, and each of these chip formation regions becomes one insulating substrate 2. Although one chip formation region is shown as a representative example in Figure 5, in reality, many such chip formation regions are arranged in a grid pattern.

次に、図4のステップS1において、この大判基板2Aの表面に銀系ペーストをスクリーン印刷して乾燥・焼成することにより、図5(a)に示すように、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の表電極3を形成する。これら表電極3はチップ形成領域の短手方向中央部でスリット3aを介して2分割されており、このスリット3aは半円状の切欠き部3bに繋がっている。また、これと同時あるいは前後して、大判基板2Aの裏面に銀系ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の裏電極(図2参照)を形成する(電極形成工程)。 Next, in step S1 of FIG. 4, a silver-based paste is screen-printed on the surface of the large-format substrate 2A, and then dried and fired to form a pair of front electrodes 3 facing each other at a predetermined distance at both ends of the longitudinal direction of each chip-forming region, as shown in FIG. 5(a). These front electrodes 3 are divided into two at the center of the short side of the chip-forming region via a slit 3a, which is connected to a semicircular cutout 3b. At the same time or before or after this, a silver-based paste is screen-printed on the back surface of the large-format substrate 2A, which is then dried and fired to form a pair of back electrodes (see FIG. 2) facing each other at a predetermined distance at both ends of the longitudinal direction of each chip-forming region (electrode formation process).

次に、図4のステップS2において、大判基板2Aの表面に酸化ルテニウム等を含有した抵抗ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、両端部を表電極3に重ね合わせた略長方形状の抵抗体4Aを形成する(抵抗体形成工程)。この抵抗体4Aは短手方向中央部に半円状の切欠き部4aを有し、この切欠き部4aと表電極3の切欠き部3bとが連続することにより、チップ形成領域の短手方向中央部に略円形状の切欠き部10が形成される。 Next, in step S2 of FIG. 4, a resistive paste containing ruthenium oxide or the like is screen-printed on the surface of the large-sized substrate 2A, which is then dried and fired to form a substantially rectangular resistor 4A with both ends overlapping the front electrode 3 (resistor formation process). This resistor 4A has a semicircular cutout 4a in the center of the short side, and the cutout 4a is connected to the cutout 3b of the front electrode 3, forming a substantially circular cutout 10 in the center of the short side of the chip formation area.

次に、図4のステップS3において、抵抗体4Aの上にガラスペーストをスクリーン印刷した後、このガラスペーストを乾燥・焼成することにより、図5(c)に示すように、抵抗体4Aの全体を覆うプリコート層5を形成する(プリコート層形成工程)。 Next, in step S3 of FIG. 4, a glass paste is screen-printed on the resistor 4A, and then the glass paste is dried and fired to form a precoat layer 5 that covers the entire resistor 4A, as shown in FIG. 5(c) (precoat layer formation process).

次に、図4のステップS4において、プリコート層5の上からレーザー光を照射して分割スリット5aを形成することにより、図5(d)に示すように、抵抗体4Aを2つの抵抗体4に分割する(抵抗体分割工程)。その際、表電極3の中央部にスリット3aが形成されているため、このスリット3a上に沿ってレーザー光を照射することにより、抵抗体4Aを簡単かつ確実に2つの抵抗体4に分割することができる。 Next, in step S4 of FIG. 4, a laser beam is irradiated onto the precoat layer 5 to form a dividing slit 5a, thereby dividing the resistor 4A into two resistors 4 as shown in FIG. 5(d) (resistor division step). At this time, since a slit 3a is formed in the center of the front electrode 3, the resistor 4A can be easily and reliably divided into two resistors 4 by irradiating the laser beam along this slit 3a.

次に、図4のステップS5において、プリコート層5から露出する表電極3に測定用のプローブ(不図示)を接触させ、この状態で抵抗体4の抵抗値を測定しながらプリコート層5の上からレーザー光を照射することにより、図5(e)に示すように、2つの抵抗体4にトリミング溝9を形成して目標抵抗値となるように抵抗値調整する(トリミング工程)。その際、レーザー光は一方の切欠き部10を始点として他方の切欠き部10に向かって直線状に走査するように照射されるため、トリミング溝9は、抵抗体4における両切欠き部10で挟まれた部分(図3の領域Wb-1)に形成される。抵抗体4の当該部分は、トリミング溝9の切込み量増分に対する抵抗値増分の割合が小さい部分であるため、トリミング溝9の切込み量をX方向に延ばすことで抵抗値を高精度に微調整することができる。 Next, in step S5 of FIG. 4, a measuring probe (not shown) is brought into contact with the front electrode 3 exposed from the precoat layer 5, and in this state, the resistance value of the resistor 4 is measured while laser light is irradiated from above the precoat layer 5, forming trimming grooves 9 in the two resistors 4 and adjusting the resistance value to the target resistance value, as shown in FIG. 5(e) (trimming process). At this time, the laser light is irradiated so as to scan linearly from one notch 10 as a starting point toward the other notch 10, so the trimming groove 9 is formed in the part of the resistor 4 sandwiched between both notches 10 (area Wb-1 in FIG. 3). Since the ratio of the resistance value increase to the increment in the cutting amount of the trimming groove 9 is small in this part of the resistor 4, the resistance value can be finely adjusted with high precision by extending the cutting amount of the trimming groove 9 in the X direction.

なお、抵抗体4Aを分割スリット5aに沿って2分割した時点で2つの抵抗体4の初期抵抗値が決定されるため、予め印刷時の抵抗体4Aの大きさを決めておけば、分割後の抵抗体4の初期抵抗値を目標抵抗値よりも幾分低い値に設定することがでる。したがって、その後にトリミング溝9を形成することにより、各抵抗体4の抵抗値を目標抵抗値となるように抵抗値調整すれば良い。ただし、分割スリット5aの幅を増減して抵抗体4の幅寸法(Y方向の長さ)を調整するようにしても良く、その場合、印刷時の抵抗体4Aの大きさや膜厚にばらつきがあったとしても、分割後の抵抗体4の初期抵抗値を目標抵抗値よりも低い値に調整(粗調整)することができる。 The initial resistance of the two resistors 4 is determined when the resistor 4A is divided into two along the dividing slit 5a. If the size of the resistor 4A to be printed is determined in advance, the initial resistance of the divided resistor 4 can be set to a value somewhat lower than the target resistance. Therefore, the trimming groove 9 can be formed thereafter to adjust the resistance of each resistor 4 to the target resistance. However, the width of the dividing slit 5a may be increased or decreased to adjust the width dimension (length in the Y direction) of the resistor 4. In this case, even if there is variation in the size and film thickness of the resistor 4A when printed, the initial resistance of the divided resistor 4 can be adjusted (roughly adjusted) to a value lower than the target resistance.

次に、図4のステップS6において、プリコート層5の上からエポキシやポリイミド等の樹脂ペーストをスクリーン印刷し、この樹脂ペーストを加熱硬化することにより、図5(f)に示すように、分割スリット5aを含めたプリコート層5の全体と表電極3の一部を覆う保護コート層8を形成する(保護コート層形成工程)。 Next, in step S6 of FIG. 4, a resin paste such as epoxy or polyimide is screen-printed on the precoat layer 5, and the resin paste is heated and cured to form a protective coat layer 8 that covers the entire precoat layer 5, including the dividing slits 5a, and part of the front electrode 3, as shown in FIG. 5(f) (protective coat layer formation process).

これまでの工程は大判基板2Aに対する一括処理であるが、次に、図4のステップS7において、大判基板2Aを1次分割溝に沿って一次分割(ブレイク)することにより、大判基板2Aから複数の短冊状基板2Bを得る(一次分割工程)。 The above steps are a batch process for the large-sized substrate 2A, but next, in step S7 of FIG. 4, the large-sized substrate 2A is primarily divided (broken) along the primary division grooves to obtain multiple rectangular substrates 2B from the large-sized substrate 2A (primary division step).

次に、図4のステップS8において、複数の短冊状基板2Bを上下方向に重ね合わせた後、この状態で各短冊状基板2Bの分割面にNi/Crをスパッタリングすることにより、図5(g)に示すように、表電極3と不図示の裏電極とを橋絡する端面電極7を形成する(端面電極形成工程)。この端面電極7により、絶縁基板2の表面においてスリット3aを介して2分割されている表電極3が導通される。 Next, in step S8 of FIG. 4, multiple rectangular substrates 2B are stacked vertically, and then Ni/Cr is sputtered on the divided surfaces of each rectangular substrate 2B in this state to form end electrodes 7 that bridge the front electrodes 3 and the back electrodes (not shown) as shown in FIG. 5(g) (end electrode formation process). The end electrodes 7 provide electrical continuity to the front electrodes 3, which are divided into two on the surface of the insulating substrate 2 via slits 3a.

次に、図4のステップS9において、短冊状基板2Bを2次分割溝に沿って二次分割(ブレイク)することにより、チップ抵抗器1と同等の大きさの個片(チップ単体)を得る(二次分割工程)。 Next, in step S9 of FIG. 4, the rectangular substrate 2B is secondarily divided (broken) along the secondary division grooves to obtain individual pieces (single chips) of the same size as the chip resistor 1 (secondary division process).

最後に、図4のステップS10において、個片化されたチップ単体に対して電解メッキを施すことにより、表電極3と裏電極6および端面電極7を覆うNi-Snメッキ層からなる外部電極を形成することにより、図1,2に示すチップ抵抗器1が完成する。 Finally, in step S10 of FIG. 4, electrolytic plating is performed on the individual chips to form external electrodes consisting of a Ni-Sn plating layer that covers the front electrode 3, the back electrode 6, and the end electrode 7, thereby completing the chip resistor 1 shown in FIGS. 1 and 2.

以上説明したように、第1の実施形態に係るチップ抵抗器1では、表電極3と抵抗体4との接続箇所に切欠き部10が形成されており、この切欠き部10を始点としてトリミング溝(トリミング痕)9が電極間方向へ直線状に延びるように形成されているため、トリミング溝9の先端部への電流集中を緩和して電力向上を図ることができる。 As described above, in the chip resistor 1 according to the first embodiment, a notch 10 is formed at the connection between the front electrode 3 and the resistor 4, and the trimming groove (trimming mark) 9 is formed to extend linearly from this notch 10 toward the inter-electrode direction, thereby reducing current concentration at the tip of the trimming groove 9 and improving power.

また、第1の実施形態に係るチップ抵抗器1では、抵抗体4の長手方向両端部に切欠き部10が形成されており、抵抗体4が、切欠き部10によって短手方向の寸法が狭められた一対の幅狭部Waと、これら幅狭部Waの間に位置して切欠き部10の存しない幅広部Wbとを有している。そして、このような抵抗体4に対してレーザー光を一方の切欠き部10から他方の切欠き部10に向かう走査線に沿って照射することにより、抵抗体4の幅広部Wbにおける一対の切欠き部10で挟まれた領域Wb-1にトリミング溝9が形成されるが、この領域Wb-1は、トリミング溝9の切込み量増分に対する抵抗値増分の割合が小さい部分であるため、トリミング溝9の切込み量をX方向に延ばすことで抵抗値を高精度に微調整することができる。 In the chip resistor 1 according to the first embodiment, notches 10 are formed at both longitudinal ends of the resistor 4, and the resistor 4 has a pair of narrow width portions Wa whose lateral dimension is narrowed by the notches 10, and a wide width portion Wb located between the narrow width portions Wa and in which no notches 10 exist. By irradiating the resistor 4 with laser light along a scanning line from one notch 10 to the other notch 10, a trimming groove 9 is formed in the region Wb-1 in the wide width portion Wb of the resistor 4, which is sandwiched between the pair of notches 10. Since the ratio of the resistance value increase to the increment in the cutting amount of the trimming groove 9 is small in this region Wb-1, the resistance value can be finely adjusted with high precision by extending the cutting amount of the trimming groove 9 in the X direction.

また、第1の実施形態に係るチップ抵抗器1では、一対の表電極3間に2つの抵抗体4が並列接続されており、これら2つの抵抗体4が電極間方向へ直線状に延びる分割スリット5aを介して分割されていると共に、2つの抵抗体4の両端部に形成された切欠き部10がそれぞれ分割スリット5aに連通しているため、抵抗体4を2つの素子に分割することでホットスポットが分散され、1素子当たりの電力負荷を軽減することができる。 In addition, in the chip resistor 1 according to the first embodiment, two resistors 4 are connected in parallel between a pair of front electrodes 3, and these two resistors 4 are divided via a dividing slit 5a that extends linearly in the inter-electrode direction, and the notches 10 formed at both ends of the two resistors 4 each communicate with the dividing slit 5a. Therefore, by dividing the resistor 4 into two elements, hot spots are dispersed, and the power load per element can be reduced.

しかも、2つの抵抗体4間に存する分割スリット5aはレーザー光の照射によって形成されたものであるため、2つの抵抗体4間に必要とされる隙間を極力狭くすることができ、その分、絶縁基板2の有効エリアに占める抵抗体4全体の面積を広く確保することができ、この点からも電力負荷を軽減することができる。 In addition, because the dividing slit 5a between the two resistors 4 is formed by irradiating them with laser light, the gap required between the two resistors 4 can be made as narrow as possible, and the total area of the resistors 4 that occupies the effective area of the insulating substrate 2 can be made larger, which also reduces the power load.

また、第1の実施形態に係るチップ抵抗器1では、表電極3の中央部にスリット3aが形成されているため、印刷形成後の抵抗体4Aを2つの抵抗体4に2分割する際に、表電極3のスリット3aを位置基準としてレーザー光を照射することにより、分割スリット5aを容易に形成することができる。ただし、表電極3をスリット3aのない形状とすることも可能であり、その場合は、分割スリット5aを形成する前に、抵抗体4Aを画像認識する等してレーザー光の照射位置を決定すれば良い。 In addition, in the chip resistor 1 according to the first embodiment, a slit 3a is formed in the center of the front electrode 3, so when dividing the resistor 4A after printing into two resistors 4, the dividing slit 5a can be easily formed by irradiating the resistor 4A with laser light using the slit 3a in the front electrode 3 as a position reference. However, it is also possible to form the front electrode 3 without the slit 3a. In that case, the position for irradiating the resistor 4A with laser light can be determined by performing image recognition of the resistor 4A before forming the dividing slit 5a.

なお、第1の実施形態に係るチップ抵抗器1においては、表電極3と抵抗体4との接続箇所に切欠き部10が形成され、この切欠き部10を始点としてトリミング溝(トリミング痕)9が電極間方向へ直線状に延びるように形成されていれば、種々の変形例が可能である。例えば、切欠き部10を分割スリット5aと接する抵抗体4の内側部位に形成する代わりに、分割スリット5aと反対側に位置する抵抗体4の外側部位に形成し、このような切欠き部10を始点としてトリミング溝9を形成するようにしても良い。また、切欠き部10の形状は円弧状に特定されず、矩形状など他の形状であっても良い。 In the chip resistor 1 according to the first embodiment, a notch 10 is formed at the connection between the front electrode 3 and the resistor 4, and various modifications are possible as long as the trimming groove (trimming mark) 9 is formed to extend linearly from the notch 10 in the inter-electrode direction. For example, instead of forming the notch 10 in the inner part of the resistor 4 that contacts the dividing slit 5a, the notch 10 may be formed in the outer part of the resistor 4 located on the opposite side to the dividing slit 5a, and the trimming groove 9 may be formed from such a notch 10 as the starting point. In addition, the shape of the notch 10 is not limited to an arc shape, and may be other shapes such as a rectangle.

また、図6に示す変形例のように、抵抗体4の全体形状を幅寸法が一定の矩形状(長方形)に形成すると共に、切欠き部10を抵抗体4との接続箇所における表電極3側に形成し、このような形状の抵抗体4に対してトリミング溝9を形成するようにしても良い。この場合、抵抗体4は幅寸法の狭い幅狭部を有していないが、抵抗体4におけるトリミング溝9が形成される領域(一対の切欠き部10で挟まれた領域)は、トリミング溝9の切込み量増分に対する抵抗値増分の割合が小さい部分であるため、トリミング溝9の切込み量を電極間方向に延ばすことで抵抗値を高精度に微調整することができる。 Also, as in the modified example shown in FIG. 6, the resistor 4 may be formed in a rectangular shape with a constant width, with a notch 10 formed on the front electrode 3 side at the connection point with the resistor 4, and a trimming groove 9 may be formed in the resistor 4 of this shape. In this case, the resistor 4 does not have a narrow portion with a narrow width, but the region of the resistor 4 where the trimming groove 9 is formed (the region sandwiched between a pair of notches 10) is a portion where the ratio of the resistance value increase to the increment in the cutting amount of the trimming groove 9 is small, so the resistance value can be finely adjusted with high precision by extending the cutting amount of the trimming groove 9 in the inter-electrode direction.

図7は本発明の第2の実施形態例に係るチップ抵抗器20の平面図、図8は該チップ抵抗器20に備えられる抵抗体の説明図である。 Figure 7 is a plan view of a chip resistor 20 according to a second embodiment of the present invention, and Figure 8 is an explanatory diagram of the resistor provided in the chip resistor 20.

図7に示すように、第2の実施形態に係るチップ抵抗器20は、直方体形状の絶縁基板21と、絶縁基板21の表面の長手方向両端部に設けられた一対の表電極22と、これら一対の表電極22間に接続された抵抗体23と、抵抗体23上に形成されたプリコート層24と、プリコート層24を覆うように形成された保護コート層25と、絶縁基板21の裏面の長手方向両端部に設けられた一対の裏電極(図示せず)と、絶縁基板21の長手方向両端面に設けられた一対の端面電極26等によって主に構成されている。 As shown in FIG. 7, the chip resistor 20 according to the second embodiment is mainly composed of a rectangular insulating substrate 21, a pair of front electrodes 22 provided at both longitudinal ends of the surface of the insulating substrate 21, a resistor 23 connected between the pair of front electrodes 22, a precoat layer 24 formed on the resistor 23, a protective coating layer 25 formed to cover the precoat layer 24, a pair of back electrodes (not shown) provided at both longitudinal ends of the back surface of the insulating substrate 21, and a pair of end electrodes 26 provided at both longitudinal ends of the insulating substrate 21.

抵抗体23は酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成したものであり、図8に示すように、印刷時における抵抗体23の四隅には切欠き部27が形成されている。これら切欠き部27により、抵抗体23は、幅方向(Y方向)の寸法が狭められた一対の幅狭部Waと、これら幅狭部Waの間に位置して切欠き部27の存しない幅広部Wbとを有している。 The resistor 23 is made by screen printing a resistor paste such as ruthenium oxide, drying and firing it, and as shown in FIG. 8, notches 27 are formed at the four corners of the resistor 23 when printed. These notches 27 give the resistor 23 a pair of narrow width portions Wa in which the dimension in the width direction (Y direction) is narrowed, and a wide width portion Wb located between the narrow width portions Wa where no notches 27 exist.

ここで、抵抗体23の幅広部Wbにおける幅方向(Y方向)の両端部は調整部23aとなっており、これら調整部23aにレーザー光を電極間方向(X方向)に照射してトリミング溝を形成することにより、調整部23aをスキャンカットして抵抗体23の抵抗値が所定値になるように調整されている。すなわち、図8中にハッチングが施された調整部23aは、スキャンカット時にトリミング溝が形成される抵抗体23の除去部分であり、図7に示すように、スキャンカット後の抵抗体23はトリミング溝の形成に伴う調整部23aの除去相当分だけ幅寸法が短くなる。 Here, both ends of the wide portion Wb of the resistor 23 in the width direction (Y direction) are adjustment portions 23a, and by irradiating these adjustment portions 23a with laser light in the inter-electrode direction (X direction) to form trimming grooves, the adjustment portions 23a are scanned and cut to adjust the resistance value of the resistor 23 to a predetermined value. That is, the hatched adjustment portions 23a in FIG. 8 are the removed portions of the resistor 23 where trimming grooves are formed during the scan cut, and as shown in FIG. 7, the width dimension of the resistor 23 after the scan cut is shortened by the amount of the adjustment portions 23a removed due to the formation of the trimming grooves.

次に、第2の実施形態に係るチップ抵抗器20の製造工程について、図9に示すフローチャートと図10に示す平面図を用いて説明する。 Next, the manufacturing process of the chip resistor 20 according to the second embodiment will be described with reference to the flow chart shown in FIG. 9 and the plan view shown in FIG. 10.

まず、格子状に延びる1次分割溝と2次分割溝が設けられた大判基板21Aを準備したなら、図9のステップS30において、この大判基板21Aの表面に銀系ペーストをスクリーン印刷して乾燥・焼成することにより、図10(a)に示すように、大判基板21Aの各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の表電極22を形成する。また、これと同時あるいは前後して、大判基板21Aの裏面に銀系ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、各チップ形成領域の長手方向両端部に所定間隔を存して対向する一対の裏電極(図示せず)を形成する(電極形成工程)。 First, a large-sized substrate 21A having a grid-like primary division groove and a secondary division groove is prepared. In step S30 of FIG. 9, a silver-based paste is screen-printed on the surface of the large-sized substrate 21A, and then dried and fired to form a pair of front electrodes 22 facing each other at a predetermined distance at both ends of the longitudinal direction of each chip formation region of the large-sized substrate 21A, as shown in FIG. 10(a). At the same time or before or after this, a silver-based paste is screen-printed on the rear surface of the large-sized substrate 21A, and then dried and fired to form a pair of rear electrodes (not shown) facing each other at a predetermined distance at both ends of the longitudinal direction of each chip formation region (electrode formation process).

次に、図9のステップS31において、大判基板21Aの表面に酸化ルテニウム等を含有した抵抗ペーストをスクリーン印刷した後、これを乾燥・焼成することにより、両端部を表電極22に重ね合わせた抵抗体23を形成する(抵抗体形成工程)。この抵抗体23の四隅には切欠き部27が形成されており、抵抗体23は、左右の切欠き部27で挟まれた幅方向の両端部に調整部23aを有している(図8参照)。 Next, in step S31 of FIG. 9, a resistive paste containing ruthenium oxide or the like is screen-printed on the surface of the large-sized substrate 21A, which is then dried and fired to form a resistor 23 with both ends overlapping the front electrodes 22 (resistor formation process). Notches 27 are formed in the four corners of this resistor 23, and the resistor 23 has adjustment sections 23a at both ends in the width direction sandwiched between the left and right notches 27 (see FIG. 8).

次に、図9のステップS32において、抵抗体23の上にガラスペーストをスクリーン印刷した後、このガラスペーストを乾燥・焼成することにより、図10(c)に示すように、抵抗体23の全体を覆うプリコート層24を形成する(プリコート層形成工程)。 Next, in step S32 of FIG. 9, a glass paste is screen-printed on the resistor 23, and then the glass paste is dried and fired to form a precoat layer 24 that covers the entire resistor 23, as shown in FIG. 10(c) (precoat layer formation process).

次に、図9のステップS33において、プリコート層24から露出する表電極22に測定用のプローブ(不図示)を接触させ、この状態で抵抗体23の抵抗値を測定しながらプリコート層24の上から抵抗体23の調整部23aにレーザー光を照射することにより、図10(d)に示すように、抵抗体23の調整部23aにスキャンカットを施して目標抵抗値となるように抵抗値調整する(トリミング工程)。このスキャンカットでは、レーザー光が調整部23aに対して左右いずれか一方の切欠き部27から他方の切欠き部27に至る範囲に照射され、レーザー光の照射によって形成されるトリミング溝の始端部と終端部はいずれも切欠き部27内に位置するため、トリミング溝(トリミング痕)の先端部が抵抗体23上に残らなくなって電流集中を回避することができる。しかも、抵抗体23の調整部23aはトリミング溝の切込み量増分に対する抵抗値増分の割合が小さい部分であり、このような調整部23aの全範囲に亘ってスキャンカットが行えるため、抵抗体23の抵抗値を高精度に調整することができる。 9, a measuring probe (not shown) is brought into contact with the surface electrode 22 exposed from the precoat layer 24, and while measuring the resistance of the resistor 23 in this state, a laser beam is irradiated from above the precoat layer 24 onto the adjustment portion 23a of the resistor 23, and the resistance is adjusted to the target resistance value by performing a scan cut on the adjustment portion 23a of the resistor 23, as shown in FIG. 10(d) (trimming process). In this scan cut, the laser beam is irradiated onto the adjustment portion 23a in the range from either the left or right notch 27 to the other notch 27, and both the start and end of the trimming groove formed by the irradiation of the laser beam are located within the notch 27, so that the tip of the trimming groove (trimming mark) does not remain on the resistor 23, and current concentration can be avoided. Moreover, the adjustment portion 23a of the resistor 23 is a portion in which the ratio of the resistance value increase to the trimming groove cut-in amount increase is small, and scan cutting can be performed over the entire range of this adjustment portion 23a, so the resistance value of the resistor 23 can be adjusted with high precision.

次に、図9のステップS34において、プリコート層24の上からエポキシやポリイミド等の樹脂ペーストをスクリーン印刷し、この樹脂ペーストを加熱硬化することにより、図10(e)に示すように、プリコート層24の全体と表電極22の一部を覆う保護コート層25を形成する(保護コート層形成工程)。 Next, in step S34 of FIG. 9, a resin paste such as epoxy or polyimide is screen-printed on the precoat layer 24, and the resin paste is heated and cured to form a protective coat layer 25 that covers the entire precoat layer 24 and part of the front electrode 22, as shown in FIG. 10(e) (protective coat layer formation process).

これまでの工程は大判基板21Aに対する一括処理であるが、次に、図9のステップS35において、大判基板21Aを1次分割溝に沿って一次分割(ブレイク)することにより、大判基板21Aから複数の短冊状基板21Bを得る(一次分割工程)。 The above steps are a batch process for the large-sized substrate 21A, but next, in step S35 of FIG. 9, the large-sized substrate 21A is primarily divided (broken) along the primary division grooves to obtain multiple rectangular substrates 21B from the large-sized substrate 21A (primary division step).

次に、図9のステップS36において、複数の短冊状基板21Bを上下方向に重ね合わせた後、この状態で各短冊状基板21Bの分割面にNi/Crをスパッタリングすることにより、図10(f)に示すように、表電極22と不図示の裏電極とを橋絡する端面電極26を形成する(端面電極形成工程)。 Next, in step S36 of FIG. 9, multiple rectangular substrates 21B are stacked vertically, and then Ni/Cr is sputtered onto the divided surfaces of each rectangular substrate 21B in this state to form end electrodes 26 that bridge the front electrodes 22 and the back electrodes (not shown), as shown in FIG. 10(f) (end electrode formation process).

次に、図9のステップS37において、短冊状基板21Bを2次分割溝に沿って二次分割(ブレイク)することにより、チップ抵抗器20と同等の大きさの個片(チップ単体)を得る(二次分割工程)。 Next, in step S37 of FIG. 9, the rectangular substrate 21B is secondarily divided (broken) along the secondary division grooves to obtain individual pieces (single chips) of the same size as the chip resistor 20 (secondary division process).

最後に、図9のステップS38において、個片化されたチップ単体に対して電解メッキを施すことにより、表電極22と裏電極および端面電極26を覆うNi-Snメッキ層からなる外部電極を形成することにより、図7に示すチップ抵抗器20が完成する。 Finally, in step S38 of FIG. 9, electrolytic plating is performed on the individual chips to form external electrodes consisting of a Ni-Sn plating layer that covers the front electrode 22, the back electrode, and the end electrode 26, thereby completing the chip resistor 20 shown in FIG. 7.

このように構成された第2の実施形態に係るチップ抵抗器20では、表電極22との接続箇所となる抵抗体23の四隅に切欠き部27が形成されており、左右の両切欠き部27で挟まれた抵抗体23の調整部23aをスキャンカットして抵抗値を調整するようにしたので、トリミング溝(トリミング痕)の先端部が抵抗体23上に残らなくなって電流集中を回避できると共に、スキャンカットを行える範囲が広いため、高精度に抵抗値を調整することができる。 In the chip resistor 20 according to the second embodiment configured in this manner, notches 27 are formed at the four corners of the resistor 23, which are the connection points with the front electrode 22, and the resistance value is adjusted by scan-cutting the adjustment portion 23a of the resistor 23 sandwiched between the left and right notches 27. This means that the tip of the trimming groove (trimming mark) does not remain on the resistor 23, preventing current concentration, and the range over which scan-cutting can be performed is wide, allowing the resistance value to be adjusted with high precision.

なお、第2の実施形態に係るチップ抵抗器20では、表電極22と抵抗体23との接続箇所のうち、抵抗体23側の四隅に切欠き部27が形成されているが、このような切欠き部27を抵抗体23の代わりに表電極22側に形成したり、表電極22と抵抗体23の両方に形成しても良い。また、切欠き部27の形状も円弧状に特定されず、矩形状など他の形状であっても良い。 In the chip resistor 20 according to the second embodiment, the notches 27 are formed at the four corners of the connection points between the front electrode 22 and the resistor 23 on the resistor 23 side, but such notches 27 may be formed on the front electrode 22 side instead of the resistor 23, or on both the front electrode 22 and the resistor 23. Furthermore, the shape of the notches 27 is not limited to an arc shape, and may be other shapes such as a rectangle.

1 チップ抵抗器
2 絶縁基板
2A 大判基板
2B 短冊状基板
3 表電極(電極)
3a スリット
3b 切欠き部
4,4A 抵抗体
4a 切欠き部
5 プリコート層
5a 分割スリット
6 裏電極
7 端面電極
8 保護コート層
9 トリミング溝(トリミング痕)
10 切欠き部
20 チップ抵抗器
21 絶縁基板
21A 大判基板
21B 短冊状基板
22 表電極(電極)
23 抵抗体
23a 調整部
24 プリコート層
25 保護コート層
26 端面電極
27 切欠き部
Wa 幅狭部
Wb 幅広部
1 Chip resistor 2 Insulating substrate 2A Large substrate 2B Strip-shaped substrate 3 Front electrode (electrode)
3a Slit 3b Notch 4, 4A Resistor 4a Notch 5 Precoat layer 5a Dividing slit 6 Back electrode 7 End electrode 8 Protective coat layer 9 Trimming groove (trimming mark)
10: Notch 20: Chip resistor 21: Insulating substrate 21A: Large substrate 21B: Strip-shaped substrate 22: Front electrode (electrode)
23 resistor 23a adjustment portion 24 precoat layer 25 protective coat layer 26 end electrode 27 cutout portion Wa narrow width portion Wb wide width portion

Claims (5)

直方体形状の絶縁基板と、前記絶縁基板の相対向する両辺部に設けられた一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体にレーザー光を照射することにより抵抗値調整用のトリミング痕が形成されているチップ抵抗器において、
前記抵抗体における一対の前記電極との両方の接続端部に切欠き部が形成されており、
前記抵抗体は、前記切欠き部によって狭められた幅狭部と、前記切欠き部の存しない幅広部とを有しており、
前記トリミング痕は、一方の前記切欠き部を始点として他方の前記切欠き部を終点とする範囲に電極間方向へ直線状に延びていることを特徴とするチップ抵抗器。
A chip resistor comprising a rectangular parallelepiped insulating substrate, a pair of electrodes provided on both opposing sides of the insulating substrate, and a resistor bridging the pair of electrodes, the resistor being irradiated with laser light to form trimming marks for adjusting a resistance value,
a notch is formed at each end of the resistor connected to the pair of electrodes ,
the resistor has a narrow portion narrowed by the notch and a wide portion where the notch is not present,
The chip resistor is characterized in that the trimming mark extends linearly in the inter-electrode direction in a range starting from one of the notches and ending at the other notch .
一対の前記電極間に少なくとも2つの前記抵抗体が並列に接続されており、これら2つの抵抗体が電極間方向へ直線状に延びる分割スリットを介して分割されていると共に、前記2つの抵抗体の両端部に形成された前記切欠き部がそれぞれ前記分割スリットに連通していることを特徴とする請求項1に記載のチップ抵抗器。 The chip resistor described in claim 1, characterized in that at least two of the resistors are connected in parallel between a pair of the electrodes, the two resistors are divided via a dividing slit extending linearly in the inter-electrode direction, and the notches formed at both ends of the two resistors each communicate with the dividing slit . 前記2つの抵抗体に形成された前記トリミング痕は、前記スリットの長手方向に沿って逆向きに延びていることを特徴とする請求項2に記載のチップ抵抗器。 3. The chip resistor according to claim 2, wherein the trimming marks formed on the two resistors extend in opposite directions along a longitudinal direction of the slit . 絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体にレーザー光を照射してトリミングカットすることで抵抗値が調整されるチップ抵抗器の製造方法において、
一対の前記電極に接続する両端部をそれぞれ幅狭部とし、これら幅狭部で挟まれた領域を幅広部とする形状の抵抗体を印刷形成する工程と、
一方の前記幅狭部から前記幅広部を通って他方の前記幅狭部に至る範囲にレーザー光を電極間方向に沿って直線状に照射することにより、前記幅広部をスキャンカットして前記抵抗体の抵抗値を調整する工程と、
を含むことを特徴とするチップ抵抗器の製造方法。
A method for manufacturing a chip resistor comprising an insulating substrate, a pair of electrodes arranged on the insulating substrate facing each other with a predetermined distance therebetween, and a resistor bridging the pair of electrodes, the resistance value of which is adjusted by irradiating the resistor with a laser beam to trim it,
a step of printing and forming a resistor having a shape in which both ends connected to the pair of electrodes are narrow portions and a region sandwiched between the narrow portions is a wide portion;
a step of linearly irradiating a laser beam along a direction between the electrodes from one of the narrow portions through the wide portion to the other of the narrow portions, thereby scanning and cutting the wide portion and adjusting the resistance value of the resistor;
A method for manufacturing a chip resistor comprising the steps of:
絶縁基板と、この絶縁基板上に所定間隔を存して対向配置された一対の電極と、これら一対の電極間を橋絡する抵抗体とを備え、前記抵抗体にレーザー光を照射してトリミングカットすることで抵抗値が調整されるチップ抵抗器の製造方法において、
一対の前記電極に接続する両端部の幅方向中央にそれぞれ切欠き部を有する矩形状の抵抗体を印刷形成する工程と、
一方の前記切欠き部から他方の前記切欠き部に至る範囲にレーザー光を照射して前記抵抗体を2分割する工程と、
2分割された個々の前記抵抗体に対して、一方の前記切欠き部を始点として電極間方向へ直線状に走査するようにレーザー光を照射して抵抗値を調整する工程と、
を含むことを特徴とするチップ抵抗器の製造方法。
A method for manufacturing a chip resistor comprising an insulating substrate, a pair of electrodes arranged on the insulating substrate facing each other with a predetermined distance therebetween, and a resistor bridging the pair of electrodes, the resistance value of which is adjusted by irradiating the resistor with a laser beam to trim it,
a step of printing and forming a rectangular resistor having a notch at the center in the width direction of both ends connected to the pair of electrodes;
a step of dividing the resistor into two by irradiating a laser beam onto an area extending from one of the cutouts to the other of the cutouts;
a step of adjusting a resistance value by irradiating a laser beam to each of the two divided resistors in a linear manner starting from one of the cutout portions toward an inter-electrode direction;
A method for manufacturing a chip resistor comprising the steps of:
JP2021005155A 2021-01-15 2021-01-15 Chip resistor and method for manufacturing the same Active JP7670489B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021005155A JP7670489B2 (en) 2021-01-15 2021-01-15 Chip resistor and method for manufacturing the same
PCT/JP2021/038747 WO2022153638A1 (en) 2021-01-15 2021-10-20 Chip resistor and method for producing chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021005155A JP7670489B2 (en) 2021-01-15 2021-01-15 Chip resistor and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2022109695A JP2022109695A (en) 2022-07-28
JP7670489B2 true JP7670489B2 (en) 2025-04-30

Family

ID=82447092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021005155A Active JP7670489B2 (en) 2021-01-15 2021-01-15 Chip resistor and method for manufacturing the same

Country Status (2)

Country Link
JP (1) JP7670489B2 (en)
WO (1) WO2022153638A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7849726B2 (en) * 2022-10-18 2026-04-22 太陽社電気株式会社 Method for manufacturing chip resistors
CN120299843A (en) * 2025-04-23 2025-07-11 宁波鼎声微电子科技有限公司 High reliability chip resistors with high voltage resistance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162108A (en) 2012-02-09 2013-08-19 Hitachi Automotive Systems Ltd Thick film resistor
JP2013219259A (en) 2012-04-11 2013-10-24 Koa Corp Resistor and manufacturing method of the same
JP2016103519A (en) 2014-11-27 2016-06-02 京セラ株式会社 Wiring board
WO2016171244A1 (en) 2015-04-24 2016-10-27 釜屋電機株式会社 Rectangular chip resistor and manufacturing method for same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070753A (en) * 1983-09-27 1985-04-22 Toshiba Corp Wiring board device for film resistor
JPH04148503A (en) * 1990-10-12 1992-05-21 Matsushita Electric Ind Co Ltd square chip resistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162108A (en) 2012-02-09 2013-08-19 Hitachi Automotive Systems Ltd Thick film resistor
JP2013219259A (en) 2012-04-11 2013-10-24 Koa Corp Resistor and manufacturing method of the same
JP2016103519A (en) 2014-11-27 2016-06-02 京セラ株式会社 Wiring board
WO2016171244A1 (en) 2015-04-24 2016-10-27 釜屋電機株式会社 Rectangular chip resistor and manufacturing method for same

Also Published As

Publication number Publication date
WO2022153638A1 (en) 2022-07-21
JP2022109695A (en) 2022-07-28

Similar Documents

Publication Publication Date Title
JP7152184B2 (en) CHIP RESISTOR AND CHIP RESISTOR MANUFACTURING METHOD
US10446304B2 (en) Resistor trimming method
JP7670489B2 (en) Chip resistor and method for manufacturing the same
CN111279443B (en) Chip resistor and manufacturing method of chip resistor
JP2018010987A (en) Chip resistor and manufacturing method of chip resistor
WO1998047157A1 (en) Resistor and method for manufacturing the same
CN115206609B (en) Chip resistor and method for manufacturing chip resistor
JP2018195637A (en) Manufacturing method of chip resistor
WO2007029635A1 (en) Chip resistor and method for producing the same
JP6498885B2 (en) Chip resistor and chip resistor trimming method
JP4745027B2 (en) Manufacturing method of chip resistor
JP7636965B2 (en) Chip Resistors
JP7352436B2 (en) How to manufacture chip resistors
JP6756534B2 (en) Chip resistor and trimming method of chip resistor
US20250132074A1 (en) Chip resistor
JP2001118705A (en) Chip resistor
JP7333726B2 (en) Manufacturing method of chip resistor
JP2004039882A (en) Chip type thermistor and its manufacturing method
JPH03114204A (en) Manufacture of very small-sized chip resistor
JP2021072420A (en) Method for manufacturing chip resistor
JPH11111513A (en) Manufacturing method of chip resistor
JP2016225572A (en) Chip resistor and method of manufacturing the same
JP2018107374A (en) Chip resistor
JPH05205905A (en) Thermistor and manufacture thereof
JP2019016643A (en) Chip resistor and method of manufacturing chip resistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250417

R150 Certificate of patent or registration of utility model

Ref document number: 7670489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150