Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7674331B2 - 端子および接続方法 - Google Patents
[go: Go Back, main page]

JP7674331B2 - 端子および接続方法 - Google Patents

端子および接続方法 Download PDF

Info

Publication number
JP7674331B2
JP7674331B2 JP2022503146A JP2022503146A JP7674331B2 JP 7674331 B2 JP7674331 B2 JP 7674331B2 JP 2022503146 A JP2022503146 A JP 2022503146A JP 2022503146 A JP2022503146 A JP 2022503146A JP 7674331 B2 JP7674331 B2 JP 7674331B2
Authority
JP
Japan
Prior art keywords
terminal
connecting portion
flexible member
electrode
unit cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022503146A
Other languages
English (en)
Other versions
JPWO2021171823A1 (ja
Inventor
譲 梅沢
マシュー ローレンソン
ベルナデッテ エリオット－バウマン
クリストファー ライト
ティモシー ベアード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Semiconductor Solutions Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Semiconductor Solutions Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Semiconductor Solutions Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2021171823A1 publication Critical patent/JPWO2021171823A1/ja
Application granted granted Critical
Publication of JP7674331B2 publication Critical patent/JP7674331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B33—ADDITIVE MANUFACTURING TECHNOLOGY
    • B33Y—ADDITIVE MANUFACTURING, i.e. MANUFACTURING OF THREE-DIMENSIONAL [3D] OBJECTS BY ADDITIVE DEPOSITION, ADDITIVE AGGLOMERATION OR ADDITIVE LAYERING, e.g. BY 3D PRINTING, STEREOLITHOGRAPHY OR SELECTIVE LASER SINTERING
    • B33Y80/00—Products made by additive manufacturing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C64/00—Additive manufacturing, i.e. manufacturing of three-dimensional [3D] objects by additive deposition, additive agglomeration or additive layering, e.g. by 3D printing, stereolithography or selective laser sintering
    • B29C64/10—Processes of additive manufacturing
    • B29C64/106—Processes of additive manufacturing using only liquids or viscous materials, e.g. depositing a continuous bead of viscous material
    • B29C64/124—Processes of additive manufacturing using only liquids or viscous materials, e.g. depositing a continuous bead of viscous material using layers of liquid which are selectively solidified
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C64/00—Additive manufacturing, i.e. manufacturing of three-dimensional [3D] objects by additive deposition, additive agglomeration or additive layering, e.g. by 3D printing, stereolithography or selective laser sintering
    • B29C64/20—Apparatus for additive manufacturing; Details thereof or accessories therefor
    • B29C64/227—Driving means
    • B29C64/241—Driving means for rotary motion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01212—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps at a different location than on the final device, e.g. forming as prepeg
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01223—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01261—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07232—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07237—Techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H10W72/223—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core characterised by the structure of the outermost layers, e.g. multilayered coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/224—Bumps having multiple side-by-side cores
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/225—Bumps having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/245—Dispositions, e.g. layouts of outermost layers of multilayered bumps, e.g. bump coating being only on a part of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/925—Bond pads having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/953—Materials of bond pads not comprising solid metals or solid metalloids, e.g. polymers, ceramics or liquids
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Description

本開示は、端子および接続方法に関する。詳しくは、半導体素子を基板に接続する端子および当該端子を使用する接続方法に関する。
従来、多数の端子が配置された半導体チップを基板に接合して実装するベアチップ実装が行われている。例えば、ＬＳＩチップに配置された金（Ａｕ）バンプをシリコン（Ｓｉ）製の基板に配置された電極に接合する際、金属粒子が分散された樹脂により構成される接合材料を介して接合する半導体装置の製造方法が提案されている（例えば、特許文献１参照。）。この半導体装置の製造方法においては、接合材料として銀（Ａｇ）のナノ粒子または錫（Ｓｎ）のナノ粒子がエポキシ樹脂に分散されて構成された接合材料を使用する。この接合材料がＬＳＩチップのＡｕバンプおよび基板の電極の間に配置され、２００℃に加熱されるとともに１９．６Ｎの荷重を掛けて圧接されて接合される。これにより、Ａｇ等の金属粒子がセラミックのように焼結されてＡｕバンプおよび電極が接合される。
特開２００７－２０８０８２号公報
上述の従来技術では、半導体チップおよび基板の接合部が温度ストレスにより破損するという問題がある。半導体チップおよび基板の熱膨張係数の違い等により半導体チップおよび基板が異なる熱的挙動を示す場合がある。このような場合、半導体チップおよび基板の接合部分に応力が集中して破損するという問題がある。
本開示は、上述した問題点に鑑みてなされたものであり、半導体チップおよび基板の接合部分の破損を防ぐことを目的としている。
本開示は、上述の問題点を解消するためになされたものであり、その第１の態様は、複数の梁が立方体形状に接合されて形成された複数の単位格子と、上記複数の単位格子のうちの隣接する単位格子を連結する連結部とを具備し、素子の電極と上記素子が実装される基板の電極との間に配置されて上記素子の電極と上記基板の電極とを電気的に接続する端子である。
また、この第１の態様において、上記梁は、樹脂により構成されてもよい。
また、この第１の態様において、上記連結部は、樹脂により構成されてもよい。
また、この第１の態様において、上記梁および上記連結部に隣接して配置されて導電性を有する導電部材をさらに具備してもよい。
また、この第１の態様において、上記立方体形状の内側に膨出する棒状に構成されて上記梁の上記立方体形状の内側に配置されるとともに上記梁の両端の近傍に端部がそれぞれ接合されて温度が上昇した際に上記立方体形状の内側に撓む可撓部材と、上記梁の中央部および上記可撓部材の中央部に接合されて上記梁および上記可撓部材を連結する可撓部材連結部とをさらに具備し、上記連結部は、上記隣接する単位格子のそれぞれの上記梁の中央部に接合されて上記隣接する単位格子を連結してもよい。
また、この第１の態様において、上記可撓部材は、上記梁より高い熱膨張係数に構成されてもよい。
また、この第１の態様において、上記可撓部材は、樹脂により構成されてもよい。
また、この第１の態様において、上記可撓部材連結部は、樹脂により構成されてもよい。
また、この第１の態様において、上記単位格子における立方体形状の中央を介して対向する２つの頂点において上記複数の梁と接合される補強部材をさらに具備してもよい。
また、この第１の態様において、上記補強部材は、樹脂により構成されてもよい。
また、本開示の第２の態様は、複数の梁が立方体形状に接合されて形成された複数の単位格子と上記複数の単位格子のうちの隣接する単位格子を連結する連結部とを具備する端子を素子の電極と上記素子が実装される基板の電極との間に配置して上記素子の電極と上記基板の電極とを電気的に接続する接続方法である。
本開示の態様により、複数の梁が立方体形状に接合されて形成された複数の単位格子のそれぞれが連結部により連結されて端子が構成されるという作用をもたらす。格子形状を有することによる可撓性の付加が想定される。
本開示の第１の実施の形態に係る半導体装置の構成例を示す図である。 本開示の第１の実施の形態に係る端子の構成例を示す図である。 本開示の実施の形態に係る単位格子の構成例を示す図である。 本開示の実施の形態に係る端子の収縮の一例を示す図である。 本開示の実施の形態に係る端子の製造方法の一例を示す図である。 本開示の第２の実施の形態に係る半導体装置の構成例を示す図である。 本開示の第３の実施の形態に係る端子の構成例を示す図である。
次に、図面を参照して、本開示を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。また、以下の順序で実施の形態の説明を行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
＜１．第１の実施の形態＞
［半導体装置の構成］
図１は、本開示の第１の実施の形態に係る半導体装置の構成例を示す図である。同図の半導体装置１は、半導体チップ２０が基板３０に実装されて構成されたものである。
半導体チップ２０は、シリコン（Ｓｉ）等により構成される半導体チップである。この半導体チップ２０には、複数のパッド２１が配置される。パッド２１は、半導体チップ２０の信号を伝達する電極状の端子である。パッド２１は、アルミニウム（Ａｌ）やＡｕ等の金属により構成することができる。なお、半導体チップ２０は、請求の範囲に記載の素子の一例である。パッド２１は、請求の範囲に記載の電極の一例である。
基板３０は、電子機器等に配置される回路基板である。この基板３０に半導体チップ２０がベアチップ実装される。基板３０には、複数のランド３１が配置される。このランド３１は、半導体チップ２０のパッド２１等の端子が接合される導電体である。ランド３１は、金属により構成することができる。具体的には、ランド３１は、順に積層された銅（Ｃｕ）およびＡｕにより構成することができる。なお、ランド３１は、請求の範囲に記載の電極の一例である。
半導体チップ２０の基板３０への実装の際、半導体チップ２０のパッド２１および基板３０のランド３１が接合される。この際、パッド２１およびランド３１の間には、端子１０が配置される。この端子１０は、パッド２１およびランド３１を接合するものである。
［端子の構成］
図２は、本開示の第１の実施の形態に係る端子の構成例を示す図である。同図は、端子１０の構成例を表す図であり、図１の半導体装置１の端子１０が配置される領域を拡大した図である。
端子１０は、上述のように、半導体チップ２０のパッド２１と基板３０のランド３１との間に配置されて、半導体チップ２０のパッド２１と基板３０のランド３１とを電気的に接続するものである。この端子１０は、単位格子１００と、連結部１１とを備える。
単位格子１００は、複数の梁が立方体形状に接合されて構成された格子形状の構造物である。この単位格子１００が３次元格子状に配置されて端子１０が形成される。単位格子１００の構成の詳細については後述する。
連結部１１は、複数の単位格子１００のうち隣接する単位格子１００同士を連結するものである。この連結部１１により単位格子１００が連結されて、複数の単位格子１００が３次元格子状に配置される。連結部１１は、例えば、樹脂により構成することができる。連結部１１の構成の詳細については後述する。
同図においては、便宜上、２次元に配列された９個の単位格子１００を記載したが、単位格子１００の個数を限定するものではなく、複数の単位格子１００が同図の紙面の奥行き方向にさらに配列されて３次元形状が構成される。
また、同図の端子１０は、導電部材１２を備える。この導電部材１２は、単位格子１００および連結部１１に隣接して配置されて導電性を有する部材である。同図のハッチングを付した領域が導電部材１２を表す。同図は、導電部材１２の膜が単位格子１００および連結部１１の表面に付着されて配置される例を表したものである。導電部材１２は、例えば、Ａｇ等の金属の粒子が分散された樹脂により構成することができる。この導電部材１２を配置することにより、絶縁物により構成された単位格子１００および連結部１１を使用する場合であっても、端子１０に導電性を付与することができ、パッド２１およびランド３１を電気的に接続することができる。導電部材１２は、金属粒子が分散された液状の樹脂を単位格子１００および連結部１１の表面に付着させ、硬化させることにより形成することができる。
また、同図のパッド２１および端子１０の間には接続部２２が配置され、端子１０およびランド３１の間には接続部３２が配置される。この接続部２２および３２は、端子１０とパッド２１およびランド３１とを接続するものである。接続部２２および３２は、例えば、銀ペースト等の導電性の接着剤や低融点の半田等により構成され、端子１０とパッド２１およびランド３１とを接合する。接続部２２および３２を配置することにより、端子１０とパッド２１およびランド３１とを電気的および機械的に接続することができる。
また、接続部２２および３２として、液状の金属、例えば、共晶ガリウムインジウム（ＥＧａＩｎ）を含有したエラストマを使用することもできる。この共晶ガリウムインジウムを含有したエラストマをパッド２１およびランド３１と端子１０との接続部に塗布して圧力を加えることにより、エラストマ中の液状の金属同士が結合し、電気的な接続を得ることができる。また、この結合した液状の金属は、自己修復機能を有するため、パッド２１等との接続部の信頼性を向上させることができる。
半導体装置１は、次のように製造することができる。まず、半導体チップ２０のパッド２１に接続部２２を配置する。つぎに、パッド２１に配置した接続部２２に隣接して端子１０を載置し、接続部２２を硬化させて端子１０をパッド２１に接続する。次に、基板３０のランド３１に接続部３２を配置する。次に、端子１０が接続されたパッド２１を接続部３２が配置されたランド３１に位置合わせしながら半導体チップ２０を基板３０に搭載する。これにより、端子１０がパッド２１およびランド３１の間に配置される。次に、接続部３２を硬化させて端子１０をランド３１に接続する。以上の工程により、半導体チップ２０を基板３０に実装することができる。
［単位格子の構成］
図３は、本開示の実施の形態に係る単位格子の構成例を示す図である。同図は、単位格子１００の構成例を表す図である。同図の単位格子１００は、梁１１０と、可撓部材１２０と、補強部材１４０と、可撓部材連結部１３０とを備える。なお、同図の単位格子１００には、連結部１１も記載した。同図の破線の立方体１０１は、単位格子１００の外形を表す補助線であり、単位格子１００を構成するものではない。
梁１１０は、棒状に構成されて立方体形状に接合されるものである。複数の梁１１０が互いに接合されて単位格子１００の外形が形成される。この梁１１０は、立方体１０１の各面において対向する頂点の間に配置される例を表したものである。また、同図の梁１１０は、立方体１０１の各面において２つの梁１１０が交わって筋交い状に構成される例を表したものである。梁１１０は、例えば、樹脂により構成することができる。
可撓部材１２０は、梁１１０を立方体１０１の内側に撓ませるものである。この可撓部材１２０は、立方体１０１の内側に膨出する棒状に構成されて梁１１０の立方体１０１の内側に配置されるとともに梁１１０の両端の近傍に端部がそれぞれ接合されるものである。可撓部材１２０は、複数の梁１１０のそれぞれに配置することができる。また、梁１１０と同様に、可撓部材１２０は、立方体１０１の各面において２つの可撓部材１２０が交わった形状に構成することができる。可撓部材１２０は、梁１１０より高い熱膨張係数の部材、例えば、梁１１０を構成する部材より高い熱膨張係数の樹脂により構成することができる。この場合、可撓部材１２０は、温度が上昇した際に梁１１０よりも長く伸長することとなる。これにより、可撓部材１２０は、温度の上昇に伴って立方体１０１の内側に撓む形状に変形する。
可撓部材連結部１３０は、棒状に構成されて梁１１０および可撓部材１２０を連結するものである。この可撓部材連結部１３０は、梁１１０の中央部および可撓部材１２０の中央部に接合されて梁１１０および可撓部材１２０を連結する。同図の可撓部材連結部１３０は、立方体１０１の各面に配置される。可撓部材連結部１３０を配置することにより、温度の上昇にともなって可撓部材１２０が撓んだ際に梁１１０を立方体１０１の内側に撓ませることができる。可撓部材連結部１３０は、例えば、樹脂により構成することができる。
補強部材１４０は、互いに接合された複数の梁１１０を補強するものである。この補強部材１４０は、立方体１０１の中央を介して対向する２つの頂点の間に配置されるとともにこれら２つの頂点において梁１１０と接合される。同図は、４つの補強部材１４０が立方体１０１の中央部において交わる形状に構成される例を表したものである。補強部材１４０は、例えば、樹脂により構成することができる。
なお、連結部１１は、梁１１０の可撓部材連結部１３０が配置される側とは異なる側に配置することができる。
前述のように、梁１１０、可撓部材１２０、可撓部材連結部１３０、補強部材１４０および連結部１１は、樹脂により構成することができる。この樹脂には、光硬化型の樹脂を適用することができる。具体的には、これら梁１１０等は、光硬化性が付与されたポリエチレングリコールジアクリレート（ＰＥＧＤＡ：Polyethylene Glycol Diacrylate）により構成することができる。これにより、３Ｄプリンタ等により端子１０を製造することができる。
端子１０を連結部１１により連結された複数の単位格子１００により構成することにより、端子１０に可撓性を付与することができる。これにより、半導体チップ２０および基板３０の熱膨張係数の差異等により、温度の上昇に伴って半導体装置１に歪みを生じ、端子１０に応力が掛かる場合であっても、応力を分散することができる。端子１０の破損を防ぐことができる。
なお、上述のＰＥＧＤＡの熱膨張係数は、１．５６×１０－４［Ｋ－１］である。このＰＥＧＤＡに補強材を添加することにより、熱膨張係数を調整することができる。具体的には、Ｃｕのナノ粒子（粒径５０乃至８０ｎｍ）を添加することにより、ＰＥＧＤＡの熱膨張係数を低下させることができる。添加するＣｕの熱膨張係数が２×１０－５と低いためである。例えば、Ｃｕのナノ粒子を５％添加することにより、ＰＥＧＤＡの熱膨張係数を５．１×１０－５［Ｋ－１］に低下させることができる。
そこで、可撓部材１２０をＰＥＧＤＡにより構成し、梁１１０、可撓部材連結部１３０、補強部材１４０および連結部１１をＣｕのナノ粒子を添加して補強したＰＥＧＤＡにより構成する。これにより、可撓部材１２０の熱膨張係数を梁１１０等の熱膨張係数より大きくすることができ、温度が上昇した際に梁１１０を立方体１０１の内側に撓ませることができる。梁１１０を単位格子１００の内側に撓ませることが可能になる。
［端子の収縮］
図４は、本開示の実施の形態に係る端子の収縮の一例を示す図である。同図は、端子１０の温度が上昇した際の連結された単位格子１００の挙動を表す図である。また、同図は、連結部１１により連結された単位格子１００ａおよび１００ｂのそれぞれ１組の梁１１０、可撓部材１２０、可撓部材連結部１３０および補強部材１４０を表した図である。
同図におけるＡは、昇温前の単位格子１００ａおよび１００ｂの様子を表した図である。同図におけるＡの「Ｄ」は、昇温前の単位格子１００ａおよび１００ｂの間隔を表す。
同図におけるＢは、昇温後の単位格子１００ａおよび１００ｂの様子を表した図である。温度の上昇に伴い可撓部材１２０は伸長する。前述のように、可撓部材１２０は、両端が梁１１０および補強部材１４０に接合され、中央部が立方体１０１の内側に膨出する形状に構成される。このため、温度が上昇すると可撓部材１２０は、伸長して中央部が立方体１０１の内側に撓む。これにより、可撓部材連結部１３０により可撓部材１２０に連結された梁１１０が立方体１０１の内側に引き込まれて撓むこととなる。この梁１１０のたわみ量が連結部１１の伸長量より大きい場合、単位格子１００ａおよび１００ｂは接近する。同図におけるＢの「Ｄ’」は、昇温後の単位格子１００ａおよび１００ｂの間隔を表し、同図におけるＡの「Ｄ」より狭くなる。このような単位格子１００が連結されて構成された端子１０は、温度の上昇に伴って体積が縮小する性質を有する。なお、便宜上、同図におけるＢにおいて、可撓部材１２０以外の部材の温度上昇に伴う伸長について記載を省略した。
このように、可撓部材１２０の熱膨張係数を梁１１０より大きくすることにより、端子１０の熱膨張係数を負の値にすることができる。また、可撓部材１２０および梁１１０等の熱膨張係数を調整することにより、任意の熱膨張係数を有する端子１０を構成することができる。例えば、値「０」の熱膨張係数を有する端子１０を構成することもできる。半導体チップ２０および基板３０の熱的挙動に応じた熱膨張係数を有する端子１０を配置するが可能となり、半導体チップ２０および基板３０の接合部分の破損を防ぐことができる。
［端子の製造方法］
図５は、本開示の実施の形態に係る端子の製造方法の一例を示す図である。同図は、端子１０を製造する３Ｄプリンタ装置の例を表した図である。同図の３Ｄプリンタ装置は、試料保持部３０１と、材料搬送円盤３０２と、モータ３０３と、Ｚ軸駆動モータ３０４と、材料供給部３０５と、ディスペンサ３０６と、画像出力部３０７と、レンズ３０８および反射板３０９からなる光学系と、制御部３１０とを備える。
試料保持部３０１は、製造途中の端子１０を保持するものである。試料保持部３０１の下面に端子１０が保持される。
ディスペンサ３０６は、梁１１０等を構成する樹脂の材料を保持するものである。梁１１０等は、光硬化型の樹脂により構成される。ディスペンサ３０６は、この硬化前の樹脂材料を保持する。このディスペンサ３０６は、材料供給部３０５の制御に従って樹脂材料を後述する材料搬送円盤３０２に供給する。樹脂材料の種類に応じたディスペンサ３０６を配置することができる。
材料供給部３０５は、制御部３１０の制御に従ってディスペンサ３０６に材料樹脂を供給させるものである。この材料供給部３０５は、端子１０の形成される部位に応じた樹脂材料をディスペンサ３０６に供給させる。
材料搬送円盤３０２は、ディスペンサ３０６により供給された樹脂材料を端子１０の形成部に搬送するものである。この材料搬送円盤３０２は、回転することにより樹脂材料の搬送を行う。なお、端子１０の形成部は、試料保持部３０１の直下の領域である。
モータ３０３は、材料搬送円盤３０２を回転させるものである。このモータ３０３には、ステッピングモータを使用することができる。
画像出力部３０７は、制御部３１０の制御に従って、樹脂材料を硬化させる光を出射するものである。この画像出力部３０７は、端子１０の画像をＺ軸方向の多層に分解して構成された画像データに基づいた光を出射する。
光学系は、画像出力部３０７から出射された光を端子１０の形成部に導光するものである。
Ｚ軸駆動モータ３０４は、試料保持部３０１をＺ軸方向に移動させるものである。このＺ軸駆動モータ３０４は、端子１０の形成に応じた速度にて試料保持部３０１を同図の上方に移動させる。
制御部３１０は、製造装置の全体を制御するものである。この制御部３１０は、端子１０の構成データに基づいて、画像出力部３０７および材料供給部３０５を制御して試料保持部３０１の下面に端子１０を形成させる。例えば、梁１１０や補強部材１４０を形成する際には、梁１１０等の材料樹脂（Ｃｕが分散された硬化前のＰＥＧＤＡ）がディスペンサ３０６から材料搬送円盤３０２に供給される。一方、画像出力部３０７からは梁１１０等を形成するための画像データの１層分に相当する光が出射され、端子１０の形成部に導光される。これにより、端子１０の形成部において材料樹脂が硬化し、１層分の梁１１０等が形成される。次に、可撓部材１２０の材料樹脂（硬化前のＰＥＧＤＡ）がディスペンサ３０６から材料搬送円盤３０２に供給されるとともに、可撓部材１２０を形成するための画像データの１層分の光が画像出力部３０７から出射され、１層分の可撓部材１２０が形成される。これを全ての層にわたって行うことにより、端子１０を製造することができる。
以上説明したように、本開示の第１の実施の形態の端子１０は、単位格子１００および連結部１１を備えて可撓性を有する構造に構成される。これにより、半導体チップ２０および基板３０の温度の上昇により歪みを生じて端子１０に応力が掛かる場合に、応力を分散して端子１０の破損を防ぐことができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態の端子１０は、単一の熱膨張係数に構成されていた。これに対し、本開示の第２の実施の形態の端子は、異なる熱膨張係数に構成される端子領域が積層される点で、上述の第１の実施の形態と異なる。
［半導体装置の構成］
図６は、本開示の第２の実施の形態に係る半導体装置の構成例を示す図である。同図は、図１と同様に、半導体装置１の構成例を表す図である。端子１０の代わりに端子５０が配置される点で、図１の半導体装置１と異なる。
同図の端子５０は、積層された２つの端子領域１８および１９により構成される。これら端子領域１８および１９は、何れも単位格子１００および連結部１１を備える端子の領域である。端子領域１８および１９は、それぞれパッド２１およびランド３１に隣接して配置される。端子領域１８および１９の単位格子１００に配置される可撓部材１２０は、それぞれ異なる熱膨張係数に構成することができる。これにより、端子領域１８および１９をそれぞれ異なる熱膨張係数に構成することができる。端子領域１８および１９をパッド２１およびランド３１に応じた熱膨張係数にそれぞれ構成することにより、端子５０に掛かる応力を端子領域１８および１９の接合部に集中させることができる。端子５０とパッド２１およびランド３１との接続部の応力を低減することができる。
これ以外の端子５０の構成は本開示の第１の実施の形態において説明した端子１０の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第２の実施の形態の端子５０は、異なる熱膨張係数に構成される端子領域１８および１９を配置することにより、端子５０とパッド２１およびランド３１との接続部に掛かる応力を低減することができる。端子５０とパッド２１およびランド３１との接続部の破損を防ぐことができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態の端子１０は、膜状の導電部材１２が単位格子１００および連結部１１の表面に付着して配置されていた。これに対し、本開示の第３の実施の形態の端子は、導電部材が連結部１１により連結された複数の単位格子１００に充填される点で、上述の第１の実施の形態と異なる。
［端子の構成］
図７は、本開示の第３の実施の形態に係る端子の構成例を示す図である。同図は、図２と同様に、端子１０の構成例を表す図である。接続部２２および３２が省略され、導電部材１２の代わりに導電部材１３が配置される点で、図２の端子１０と異なる。
導電部材１３は、連結部１１により連結された複数の単位格子１００に充填されて配置される導電部材である。この導電部材１３は、共晶ガリウムインジウム等の液状の金属により構成することができる。この導電部材１３を単位格子１００に含浸させて充填することにより、端子１０を構成することができる。この場合、接続部２２および３２を省略することができる。また、導電部材１３を硬化後も高い可撓性を有する樹脂に金属粒子を分散させたものにより構成することもできる。
また、プラズモン共鳴を有するようにサイズや形状を制御したＡｇやＣｕによるナノ粒子を含有する材料を連結部１１により連結された複数の単位格子１００に充填することもできる。充填後に光を照射して光の共鳴による熱変換効果によりナノ粒子を焼成する。この際、照射する光の強度や周波数を調整することにより、ナノ粒子の焼成を調整することができ、端子１０の可撓性を調整することができる。また、半導体チップ２０等の素子に応じて照射する光の条件を調整し、素子毎に異なる可撓性の端子１０を配置することもできる。
これ以外の端子１０の構成は本開示の第１の実施の形態において説明した端子１０の構成と同様であるため、説明を省略する。
以上説明したように、本開示の第３の実施の形態の端子１０は、連結部１１により連結された複数の単位格子１００に充填される導電部材１３を配置することにより、接続部２２および３２を省略することができる。半導体装置１の構成を簡略化することができる。
なお、第３の実施の形態の端子１０の構成は、他の実施の形態と組み合わせることができる。具体的には、図７の導電部材１３は、図２の導電部材１２の代わりに使用することができる。
最後に、上述した各実施の形態の説明は本開示の一例であり、本開示は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
また、本明細書に記載された効果はあくまで例示であって限定されるものでは無い。また、他の効果があってもよい。
また、上述の実施の形態における図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。
なお、本技術は以下のような構成もとることができる。
（１）複数の梁が立方体形状に接合されて形成された複数の単位格子と、
前記複数の単位格子のうちの隣接する単位格子を連結する連結部と
を具備し、
素子の電極と前記素子が実装される基板の電極との間に配置されて前記素子の電極と前記基板の電極とを電気的に接続する端子。
（２）前記梁は、樹脂により構成される前記（１）に記載の端子。
（３）前記連結部は、樹脂により構成される前記（１）または（２）に記載の端子。
（４）前記梁および前記連結部に隣接して配置されて導電性を有する導電部材をさらに具備する前記（１）から（３）の何れかに記載の端子。
（５）前記立方体形状の内側に膨出する棒状に構成されて前記梁の前記立方体形状の内側に配置されるとともに前記梁の両端の近傍に端部がそれぞれ接合されて温度が上昇した際に前記立方体形状の内側に撓む可撓部材と、
前記梁の中央部および前記可撓部材の中央部に接合されて前記梁および前記可撓部材を連結する可撓部材連結部と
をさらに具備し、
前記連結部は、前記隣接する単位格子のそれぞれの前記梁の中央部に接合されて前記隣接する単位格子を連結する
前記（１）から（４）の何れかに記載の端子。
（６）前記可撓部材は、前記梁より高い熱膨張係数に構成される前記（５）に記載の端子。
（７）前記可撓部材は、樹脂により構成される前記（５）に記載の端子。
（８）前記可撓部材連結部は、樹脂により構成される前記（５）に記載の端子。
（９）前記単位格子における立方体形状の中央を介して対向する２つの頂点において前記複数の梁と接合される補強部材をさらに具備する前記（１）から（８）の何れかに記載の端子。
（１０）前記補強部材は、樹脂により構成される前記（９）に記載の端子。
（１１）複数の梁が立方体形状に接合されて形成された複数の単位格子と前記複数の単位格子のうちの隣接する単位格子を連結する連結部とを具備する端子を素子の電極と前記素子が実装される基板の電極との間に配置して前記素子の電極と前記基板の電極とを電気的に接続する接続方法。
１ 半導体装置
１０、５０ 端子
１１ 連結部
１２ 導電部材
１８、１９ 端子領域
２０ 半導体チップ
２１ パッド
２２、３２ 接続部
３０ 基板
３１ ランド
１００、１００ａ、１００ｂ 単位格子
１０１ 立方体
１１０ 梁
１２０ 可撓部材
１３０ 可撓部材連結部
１４０ 補強部材

Claims (11)

  1. 複数の梁が立方体形状に接合されて形成された複数の単位格子と、
    前記複数の単位格子のうちの隣接する単位格子を連結する連結部と、
    前記梁および前記連結部に隣接して配置されて導電性を有する導電部材と、を具備し、
    素子の電極と前記素子が実装される基板の電極との間に配置されて前記素子の電極と前記基板の電極とを電気的に接続する端子。
  2. 前記梁は、樹脂により構成される請求項１記載の端子。
  3. 前記連結部は、樹脂により構成される請求項１または請求項２記載の端子。
  4. 前記立方体形状の内側に膨出する棒状に構成されて前記梁の前記立方体形状の内側に配置されるとともに前記梁の両端の近傍に端部がそれぞれ接合されて温度が上昇した際に前記立方体形状の内側に撓む可撓部材と、
    前記梁の中央部および前記可撓部材の中央部に接合されて前記梁および前記可撓部材を連結する可撓部材連結部と
    をさらに具備し、
    前記連結部は、前記隣接する単位格子のそれぞれの前記梁の中央部に接合されて前記隣接する単位格子を連結する
    請求項１～３のいずれか１項記載の端子。
  5. 前記可撓部材は、前記梁より高い熱膨張係数に構成される請求項４記載の端子。
  6. 前記可撓部材は、樹脂により構成される請求項４記載の端子。
  7. 前記可撓部材連結部は、樹脂により構成される請求項４記載の端子。
  8. 前記単位格子における立方体形状の中央を介して対向する２つの頂点において前記複数の梁と接合される補強部材をさらに具備する請求項１～７のいずれか１項記載の端子。
  9. 前記補強部材は、樹脂により構成される請求項８記載の端子。
  10. 複数の梁が立方体形状に接合されて形成された複数の単位格子と、
    前記複数の単位格子のうちの隣接する単位格子を連結する連結部と、
    を具備し、
    前記梁および前記連結部は、金属粒子を添加した樹脂により構成されており、
    素子の電極と前記素子が実装される基板の電極との間に配置されて前記素子の電極と前記基板の電極とを電気的に接続する端子。
  11. 複数の梁が立方体形状に接合されて形成された複数の単位格子と、前記複数の単位格子のうちの隣接する単位格子を連結する連結部と、前記梁および前記連結部に隣接して配置されて導電性を有する導電部材と、を具備する端子を、素子の電極と前記素子が実装される基板の電極との間に配置して、前記素子の電極と前記基板の電極とを電気的に接続する接続方法。
JP2022503146A 2020-02-28 2021-01-15 端子および接続方法 Active JP7674331B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020032987 2020-02-28
JP2020032987 2020-02-28
PCT/JP2021/001298 WO2021171823A1 (ja) 2020-02-28 2021-01-15 端子および接続方法

Publications (2)

Publication Number Publication Date
JPWO2021171823A1 JPWO2021171823A1 (ja) 2021-09-02
JP7674331B2 true JP7674331B2 (ja) 2025-05-09

Family

ID=77490854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022503146A Active JP7674331B2 (ja) 2020-02-28 2021-01-15 端子および接続方法

Country Status (4)

Country Link
US (1) US12261138B2 (ja)
JP (1) JP7674331B2 (ja)
CN (1) CN115004347A (ja)
WO (1) WO2021171823A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287091A (ja) 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137630A (ja) * 1990-09-28 1992-05-12 Seiko Epson Corp 半導体装置
JPH07246492A (ja) 1994-03-10 1995-09-26 Senju Metal Ind Co Ltd 電子部品のはんだバンプ形成方法および連結はんだ
US6064120A (en) * 1997-08-21 2000-05-16 Micron Technology, Inc. Apparatus and method for face-to-face connection of a die face to a substrate with polymer electrodes
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
JP4731340B2 (ja) 2006-02-02 2011-07-20 富士通株式会社 半導体装置の製造方法
US11348875B2 (en) * 2020-02-27 2022-05-31 Micron Technology, Inc. Semiconductor devices with flexible connector array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006287091A (ja) 2005-04-04 2006-10-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20230075929A1 (en) 2023-03-09
US12261138B2 (en) 2025-03-25
JPWO2021171823A1 (ja) 2021-09-02
CN115004347A (zh) 2022-09-02
WO2021171823A1 (ja) 2021-09-02

Similar Documents

Publication Publication Date Title
US7656041B2 (en) Semiconductor device and its manufacturing method
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
US8411450B2 (en) Electronic device package, module, and electronic device
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6462412B2 (en) Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates
JP2001217388A (ja) 電子装置およびその製造方法
US8811031B2 (en) Multichip module and method for manufacturing the same
TWI898016B (zh) 使用一蓋子與硬化結構封裝堆疊基板及積體電路晶粒
US8980692B2 (en) Semiconductor device manufacturing method
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
CN115632072A (zh) 一种硅光芯片高密度光电共封装的封装结构及封装方法
JP5018270B2 (ja) 半導体積層体とそれを用いた半導体装置
TW200534441A (en) Three-dimensional stacking packaging structure
JP4477001B2 (ja) 実装体の製造方法
JPH1140687A (ja) 半導体装置
JP7674331B2 (ja) 端子および接続方法
US20030015803A1 (en) High-density multichip module and method for manufacturing the same
JP2002176135A (ja) 積層型の半導体装置とその製造方法
CN115966565A (zh) 一种用于叠加的封装基底、叠加型封装基底及其芯片封装结构、制备方法
JP4830493B2 (ja) 半導体装置、その実装構造およびその実装方法
JP3132458B2 (ja) 半導体装置の実装構造及び実装方法
JP2023528812A (ja) パッケージ基板
JP2002170848A (ja) 回路基板
JP2005268299A (ja) 半導体パッケージ及びその製造方法
JP2002314033A (ja) マルチチップモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250424

R150 Certificate of patent or registration of utility model

Ref document number: 7674331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150