JP7675038B2

JP7675038B2 - 計算装置、計算プログラム、記録媒体及び計算方法

Info

Publication number: JP7675038B2
Application number: JP2022033245A
Authority: JP
Inventors: 良哲酒井; 隼人後藤; 太郎金尾
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2022-03-04
Filing date: 2022-03-04
Publication date: 2025-05-12
Anticipated expiration: 2042-03-04
Also published as: JP2023128703A; CN116737653A; US20230281267A1; EP4239501A1

Description

本発明の実施形態は、計算装置、計算プログラム、記録媒体及び計算方法に関する。

最適化問題などが計算装置で解かれる。

国際公開第２０２０／１９６８６２号

本発明の実施形態は、最適化問題を解くことができる計算装置、計算プログラム、記録媒体及び計算方法を提供する。

本発明の実施形態によれば、計算装置は、処理手順を実施可能な処理装置を含む。前記前記処理手順は、第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含む。前記第１更新は、前記第２ベクトル、及び、前記第３ベクトルを用いて、前記第１ベクトルを更新することを含む。前記第２更新は、前記第１ベクトルを用いて、前記第２ベクトルを更新することを含む。前記処理装置は、前記処理手順を繰り返した後に得られる前記第１ベクトル、及び、前記処理手順を前記繰り返した後に得られる前記第１ベクトルの関数の少なくともいずれかの出力を出力可能である。前記出力は、ｉ番目の値と、ｊ番目の値と、含む。前記ｉは、１以上ｎ以下の整数である。前記ｎは、２以上の整数である。前記ｊは、１以上前記ｎ以下の整数である。前記ｊは、前記ｉとは異なる。前記ｉ番目の前記値は、２値である。前記ｊ番目の前記値は、非２値である。前記第１ベクトルの変数は、前記ｉ番目の第１変数ｘ_ｉと、前記ｊ番目の第１変数ｘ_ｊと、含む。前記第２ベクトルの変数は、前記ｉ番目の第２変数ｙ_ｉと、前記ｊ番目の第２変数ｙ_ｊと、含む。前記第２更新は、前記ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前の前記ｉ番目の第２変数ｙ_ｉに加えて、前記ｉ番目の第２変数ｙ_ｉを更新することを含む。前記第２更新は、前記ｊ番目の第１変数ｘ_ｊから計算される前記第１関数を更新前の前記ｊ番目の第２変数ｙ_ｊに加えて、前記ｊ番目の第２変数ｙ_ｊを更新することを含む。

図１は、実施形態に係る計算装置を例示する模式図である。図２は、実施形態に係る計算装置の一部を例示する模式図である。図３は、実施形態に係る計算装置を例示する模式図である。図４は、実施形態に係る計算装置を例示する模式図である。図５は、実施形態に係る計算装置を例示する模式図である。図６は、実施形態に係る計算装置を例示する模式図である。図７は、実施形態に係る計算装置を例示する模式図である。図８（ａ）～図８（ｄ）は、実施形態に係る計算装置の動作を例示するグラフである。図９（ａ）～図９（ｄ）は、実施形態に係る計算装置の動作を例示するグラフである。図１０（ａ）～図１０（ｅ）は、実施形態に係る計算装置の動作を例示するグラフである。図１１（ａ）～図１１（ｄ）は、実施形態に係る計算装置の動作を例示するグラフである。図１２（ａ）～図１２（ｄ）は、実施形態に係る計算装置の動作を例示するグラフである。図１３（ａ）～図１３（ｅ）は、実施形態に係る計算装置の動作を例示するグラフである。図１４（ａ）～図１４（ｄ）は、実施形態に係る計算装置の動作を例示するグラフである。図１５（ａ）～図１５（ｄ）は、実施形態に係る計算装置の動作を例示するグラフである。図１６（ａ）～図１６（ｅ）は、実施形態に係る計算装置の動作を例示するグラフである。図１７は、実施形態に係る計算装置の動作を例示する模式図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１実施形態）
図１は、実施形態に係る計算装置を例示する模式図である。
図１に示すように、実施形態に係る計算装置１１０は、処理装置７０を含む。処理装置７０は、処理手順を繰り返して実施可能である。

処理手順は、第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含む。第１ベクトルは、第１変数群｛ｘ｝に対応する。第２ベクトルは、第２変数群｛ｙ｝に対応する。第３ベクトルは、第３変数群｛ｕ｝に対応する。

第１更新は、第２ベクトル、及び、第３ベクトルを用いて、第１ベクトルを更新することを含む。第２更新は、第１ベクトルを用いて、第２ベクトルを更新することを含む。例えば、第２更新は、第３ベクトルを用いなくて実施されて良い。

処理装置７０は、処理手順を繰り返した後に得られる第１ベクトル、及び、処理手順を繰り返した後に得られる第１ベクトルの関数の少なくともいずれかの出力（出力データ７７Ｏ）を出力可能である。第１ベクトルの関数は、例えば、第１ベクトルの要素を整数化する。１つの例において、第１ベクトルの要素が１／２以上である場合に、第１ベクトルの関数の出力は１であり、第１ベクトルの要素が１／２未満である場合に、第１ベクトルの関数の出力は０である。実施形態において、第１ベクトルの関数は種々の変形が可能である。

図１に示すように、計算装置１１０は、取得部７８を含んで良い。取得部７８は、計算に適用される条件（入力情報７７Ｉ）などを取得可能である。出力データ７７Ｏは、取得部７８を介して外部に出力されても良い。この場合、取得部７８は、入出力用のインタフェースでも良い。

図１に示す例では、第３更新は、第１ベクトル、及び、第２ベクトルを用いて、第３ベクトルを更新することを含む。

実施形態に係る計算装置１１０は、例えば、最適化問題を解くことができる。最適化問題は、例えば、イジング問題を含んで良い。例えば、最適化問題において、目的関数ｆ（ｘ）と、複数の不等式制約（または複数の等式制約）と、が設定される。この制約が与えられたときに、目的関数ｆ（ｘ）の値が小さくなるような第１ベクトルが求められる。

処理装置７０から出力される出力は、複数の値を含む。複数の値は、１番目の値～ｎ番目の値を含む。「ｎ」は、２以上の整数である。出力は、ｉ番目の値と、ｊ番目の値と、含む。「ｉ」は、１以上ｎ以下の整数である。「ｊ」は、１以上ｎ以下の整数である。「ｊ」は、「ｉ」とは異なる。１つの例において、ｉ番目の値は、２値であり、ｊ番目の値は、非２値である。非２値は、例えば、連続値である。非２値は、例えば、３値以上の多値である。このように、複数の値の一部は２値として出力される。複数の値の別の一部は、非２値として出力される。

第１ベクトル及び第２ベクトルは、ｎ次元である。第１ベクトルは、変数群ｘ_１～ｘ_ｎを含む。第２ベクトルは、変数群ｙ_１～ｙ_ｎを含む。第１ベクトルの変数は、ｉ番目の第１変数ｘ_ｉと、ｊ番目の第１変数ｘ_ｊと、を含む。第２ベクトルの変数は、ｉ番目の第２変数ｙ_ｉと、ｊ番目の第２変数ｙ_ｊと、含む。

実施形態において、２値出力に対応する第２ベクトルの更新は、非２値出力に対応する第２ベクトルの更新と異なる。

例えば、２値出力に関する更新として、以下が実施される。第２更新は、ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前のｉ番目の第２変数ｙ_ｉに加えて、ｉ番目の第２変数ｙ_ｉを更新することを含む。

例えば、非２値出力に関する更新として、以下が実施される。第２更新は、ｊ番目の第１変数ｘ_ｊから計算される第１関数を更新前のｊ番目の第２変数ｙ_ｊに加えて、ｊ番目の第２変数ｙ_ｊを更新することを含む。

このように、実施形態においては、２値の値と、非２値の値と、を含む最適化問題を適切に解くことができる。

第３ベクトルは、ｍ次元である。「ｍ」は１以上の整数である。第３ベクトルの変数は、ｑ番目の第３変数ｕ_ｑを含む。第３ベクトルの変数は、変数群ｕ_１～ｕ_ｑを含む。「ｍ」は、第１ベクトルに関して設定される複数の不等式制約の数である。

実施形態においては、複数の不等式制約（または複数の等式制約）が設けられた場合において、最適化問題を解くことができる。例えば、最適化問題が高速に解かれる。

図１に示すように、この例では、処理装置７０は、処理部７０Ｐ及記憶部７０Ｍを含む。処理部７０Ｐは、第１更新、第２更新及び第３更新を実施可能である。記憶部７０Ｍは、第１ベクトル、第２ベクトル及び第３ベクトルを記憶可能である。

この例では、処理部７０Ｐは、第１処理部分１０Ｐ、第２処理部分２０Ｐ、第３処理部分３０Ｐを含む。第１処理部分１０Ｐは、第１更新を実施可能である。第２処理部分２０Ｐは、第２更新を実施可能である。第３処理部分３０Ｐは、第３更新を実施可能である。

この例では記憶部７０Ｍは、第１記憶部分１０Ｍ、第２記憶部分２０Ｍ及び第３記憶部分３０Ｍを含む。第１記憶部分１０Ｍは、第１ベクトルを記憶可能である。第２記憶部分２０Ｍは、第２ベクトルを記憶可能である。第３記憶部分３０Ｍは、第３ベクトルを記憶可能である。

「ｋ」を処理手順の繰り返しの回数とする。この例では、処理装置７０は、第２制御部７５を含む。第２制御部７５から「ｋ」が第２処理部分２０Ｐに供給されて良い。第２制御部７５から「ｋ」が第３処理部分３０Ｐに供給されて良い。

図１に示す例では、第１記憶部分１０Ｍに記憶された更新前の第１ベクトルｘ（ｋ）は、第１処理部分１０Ｐ及び第３処理部分３０Ｐに供給される。第２記憶部分２０Ｍに記憶された更新前の第２ベクトルｙ（ｋ）は、第２処理部分２０Ｐ及び第１処理部分１０Ｐに供給される。第３記憶部分３０Ｍに記憶された更新前の第３ベクトルｕ（ｋ）は、第３処理部分３０Ｐ及び第１処理部分１０Ｐに供給される。

第１処理部分１０Ｐから出力される更新後の第１ベクトルｘ（ｋ＋１）は、第１記憶部分１０Ｍ、第２処理部分２０Ｐ及び第３処理部分３０Ｐに供給される。第２処理部分２０Ｐから出力される更新後の第２ベクトルｙ（ｋ＋１）は、第２記憶部分２０Ｍに供給される。第３処理部分３０Ｐから出力される更新後の第３ベクトルｕ（ｋ＋１）は、第３記憶部分３０Ｍに入力される。

このような更新を含む処理手順を繰り返して実施することで、制約がある場合において、解が得られる。例えば、解が高速に得られる。

図１に示す例では、処理装置は、第１～第６信号経路７６ａ～７６ｆを含んでも良い。これらの信号経路により、処理部７０Ｐと記憶部７０Ｍとの間で信号（例えば情報）が送受信される。第１処理部分１０Ｐは、第１処理入力部１０Ｐｉと第１処理出力部１０Ｐｏとを含む。第２処理部分２０Ｐは、第２処理入力部２０Ｐｉと第２処理出力部２０Ｐｏとを含む。第３処理部分３０Ｐは、第３処理入力部３０Ｐｉと第３処理出力部３０Ｐｏとを含む。

第１記憶部分１０Ｍは、第１記憶入力部１０Ｍｉと第１記憶出力部１０Ｍｏとを含む。第２記憶部分２０Ｍは、第２記憶入力部２０Ｍｉと第２記憶出力部２０Ｍｏとを含む。第３記憶部分３０Ｍは、第３記憶入力部３０Ｍｉと第３記憶出力部３０Ｍｏとを含む。

第１～第６信号経路７６ａ～７６ｆにより、図１に示すように、処理入力部、処理出力部、記憶入力部及び記憶出力部が、接続される。

例えば、これらの信号経路により、第１ベクトルの更新、第２ベクトルの更新及び第３ベクトルの更新が実施される。第６信号経路７６ｆによる接続により、第１ベクトルの更新に第３ベクトルが用いられる。

まず、２値出力に対応する「ｉ番目」の値に関する処理の例について説明する。
第１処理部分１０Ｐにおいて、例えば、以下の第１式の計算が行われる。

第２処理部分２０Ｐにおいて、例えば、以下の第２式の計算が行われる。

第３処理部分３０Ｐにおいて、例えば、以下の第３式の計算が行われる。

上記の第１式において、「Ｐ_ｈ」は、後述する関数である。「Ｐ_ｈ」は、例えば、第１近接作用計算に関する関数に対応する。「Ａ^Ｔ」は、「行列Ａ」の転置行列である。

上記の第２式において、「μ」は、調整用の係数に対応する。第２式の右辺の第２項は、第１関数である。第１関数は、ｆ（ｘ（ｋ＋１））の勾配に対応する。「β」は、係数である。第２式の第３項の関数ｄ（ｘ（ｋ＋１），ｋ）は、以下の第４式で表される。第４式において、ｐ（ｋ）は、係数である。

上記の第３式において、「Ｐg」は、後述する関数である。「Ｐｇ」は、例えば、第２近接作用計算に関する関数に対応する。「σ」は、係数である。

このように、例えば、２値出力に関する更新においては、ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前のｉ番目の第２変数ｙ_ｉに加えて、ｉ番目の第２変数ｙ_ｉが更新される。

一方、非２値出力に対応する「ｊ番目」の値に関する処理においては、上記の第２式において、第３項の関数ｄ（ｘ（ｋ＋１），ｋ）が削除される。すなわち、非２値出力に関する第２更新において、ｊ番目の第１変数ｘ_ｊから計算される第１関数を更新前のｊ番目の第２変数ｙ_ｊに加えて、ｊ番目の第２変数ｙ_ｊが更新される。

１つの例において、２値出力に関する処理と、非２値出力に関する処理と、の差に関する制御は、関数ｄ（ｘ（ｋ＋１），ｋ）を０とするかどうかの制御と等価でも良い。１つの例において、処理装置７０は、第１制御部７４を含んでも良い（図１参照）。第１制御部７４は、計算条件に関する情報Ｉｄ１に基づいて、ｉ番目の出力の値を２値と設定し、ｊ番目の出力の値を非２値と設定可能である。この場合、第１制御部７４は、関数ｄ（ｘ（ｋ＋１），ｋ）を０として、第２更新に関する上記の差を制御しても良い。

実施形態において、目的関数ｆ（ｘ）と、複数の不等式制約が与えられたときに、複数の不等式の全てを満たす条件において、目的関数ｆ（ｘ）の値が小さくなるような第１ベクトルが求められる。既に説明したように、第１ベクトルは、ｎ次元である。この処理は、第５式で表される。

第５式において、「ａ_ｑ」は「ベクトルａ」の要素である。「ｂ_ｑ」は「ベクトルｂ」の要素である。「Ａ_ｑ，ｉ」は、「行列Ａ」の要素である。

第５式における不等式は、第６式に対応する。

実施形態に係る計算装置（例えば計算装置１１０）は、上記の第５式（または第６式）で表される最適化問題に対して、良いと思われる解を導出可能である。実施形態に係る計算装置において、目的関数ｆ（ｘ）の値が小さくなるような第１ベクトルが求められる。第１ベクトルは、例えば、「０」または「１」である。第１ベクトルは、例えば、「－１」または「１」でも良い。「Ａ_ｑ，ｉ」は、不等式制約の係数である。行列「Ａ」は、不等式制約の係数行列である。

制約が等式として与えられる場合がある。この場合、「ａ_ｑ＝ｂ_ｑ」という特別な場合に相当すると見なすことができる。等式の制約は、不等式制約の一種として扱うことができる。

以下の説明において、計算装置１１０における計算の過程において、例えば、第１ベクトルの要素ｘ_ｉ（ｉ＝１～ｎ）は、０以上１以下の範囲の連続値として扱われる。「連続値」は、数値データとして、例えば、浮動小数点数または固定小数点数として扱われる。

例えば、２値出力に対応するｉ番目の値に対応するｉ番目の要素ｘ_ｉは、０≦ｘ_ｉ≦１の範囲の連続値として扱われる。この制約条件（０≦ｘi≦１）に関連して、関数「Ｐ_ｈ（ｘ）」が用いられる。「ｘ」は、ｎ次元のベクトルである。関数「Ｐ_ｈ（ｘ）」の値は、ｎ次元のベクトルである。関数「Ｐ_ｈ（ｘ）」は、要素ｘ_ｉの値を０≦ｘ_ｉ≦１の範囲に制約する。関数「Ｐ_ｈ（ｘ）」のｉ番目の要素は、以下の第７式で表される。

関数「Ｐ_ｈ（ｘ）」は、関数「ｈ（ｘ）」の近接作用素に対応する。関数「ｈ（ｘ）」は、凸関数である。例えば、関数「ｈ（ｘ）」において、「ｘ」に０以上１以下でない要素が含まれる場合に関数「ｈ（ｘ）」は０である。「ｘ」のすべての要素が０以上１以下でない場合に、関数「ｈ（ｘ）」は無限大である。

実施形態において、不等式制約である第６式に関して、関数「Ｐ_g（ｗ）」が用いられる。ベクトルｗはｍ次元である。関数「Ｐ_g（ｗ）」は、ｍ次元のベクトル値となる。関数「Ｐ_g（ｗ）」のq番目の要素は、第８式で表される。

第８式において、「σ」は、実施形態に係る計算装置の動作を調整するパラメータである。「σ」は、正の定数である。「σ」の値は、いくらかの自由度を有して良い。「σ」は、例えば、不等式制約の係数行列「Ａ」の最大特異値の２乗の逆数の値で良い。「σ」は、例えば、２乗の逆数のその値よりも少し小さい値でも良い。

関数「Ｐ_g（ｗ）」は、例えば、関数「ｇ（ｗ）」の凸共役をσ倍した関数の近接作用素に対応する。関数「ｇ（ｗ）」は、凸関数である。ｍ次元のベクトルｗが「ａ≦ｗ≦ｂ」を満たす場合に、関数「ｇ（ｗ）」は０である。ｍ次元のベクトルｗが「ａ≦ｗ≦ｂ」を満たさない場合に、関数「ｇ（ｗ）」は無限大である。

「ｐ（ｋ）」は、０から次第に増加する関数である。例えば、「ｐ（ｋ）」は、０から２まで増加させて良い。「ｐ（ｋ）」により、計算装置による繰り返し計算の過程で、分岐現象が発生する。「ｄ（ｘ，ｋ）」は、「ｘ_ｉ」の値を０または１のいずれかにする役割を持つ。

第３ベクトルの更新は、例えば、以下の第９式により行われる。

第９式において、「Ｖ」はベクトルである。第９式の右辺の関数「Ｇ」は、第３式においては、「Ｐｇ」である。

実施形態において、非２値（例えば連続値）の場合は、上記の第１～第９式に関する説明の「ｉ」が「ｊ」に置き換えられる。非２値（例えば連続値）の場合における、ｊ番目の「ｘ_ｊ」の値の範囲は０以上１以下でなくて良い。例えば、入力情報７７Ｉ（図１参照）は、最適化モデルにおける連続変数の値の範囲を指定する情報（データ）を含んで良い。取得部７８から、情報Ｉｄ２が、第１処理部分１０Ｐに供給されて良い。例えば、関数「Ｐ_ｈ（ｘ）」は、その範囲の指定に関する情報Ｉｄ２に応じて、ｊ番目の「ｘ_ｊ」の値を制限しても良い。

以下、第３ベクトルの更新に適用できる構成の例について説明する。
図２は、実施形態に係る計算装置の一部を例示する模式図である。
図２に示すように、第３処理部分３０Ｐは、例えば、乗算回路３０Ｌ、加算回路３０Ａ、及び、第３ベクトル関数回路３０Ｇを含む。乗算回路３０Ｌは、行列「Ａ」と、ベクトル「Ｖ」と、の積を導出する。乗算回路３０Ｌの結果（出力）が、加算回路３０Ａに供給される。加算回路３０Ａは、乗算回路３０Ｌの結果（出力）と、第３記憶部分３０Ｍに記憶されている更新前の第３ベクトルｕ（ｋ）と、和を導出する。加算回路３０Ａの結果（出力）が、第３ベクトル関数回路３０Ｇに供給される。このような構成により、更新後の第３ベクトルｕ（ｋ＋１）が得られる。更新後の第３ベクトルｕ（ｋ＋１）は、第３記憶部分３０Ｍに供給される。

第３ベクトルにより、例えば、複数の不等式制約における影響力の調整が行われる。例えば、第１ベクトルが、複数の不等式の１つを満たさない場合、その１つの不等式に対応する第３ベクトルｕ（ｋ＋１）の要素が変更される。第３ベクトルの変更が繰り返して実施され、第３ベクトルの変化が蓄積される。これにより、複数の不等式のそれぞれの影響力が調整される。その結果、第１ベクトルを許容解の領域に適切に戻すことができる。

図２に例示する回路ブロックにおいて、第１ベクトルが不等式制約を満足するかどうかが判定される。第１ベクトルが不等式制約満足しない場合に、第３ベクトルを用いた修正が行われる。判定のために、回路ブロックの入力であるベクトル「Ｖ」として、第１ベクトルを主な成分とする値が用いられて良い。最適化計算の収束の速さ、または、最適化計算の結果の誤差には、ベクトル「Ｖ」の値が影響する。

実施形態においては、不等式制約が存在するときに最適化問題を適切に解くことができる。実施形態においては、例えば、非凸の目的関数も扱える。

実施形態においては、ヘッセ行列、または、ヘッセ行列の逆行列の計算を行わなくて良い。例えば、ニュートン法などと比べて、記憶部７０Ｍの容量は小さくて良い。例えば、大規模な最適化に対応可能である。

実施形態においては、例えば、ｎ次元またはｍ次元のベクトルの要素ごとに、並列に計算可能である。

実施形態において、第１関数の計算において、例えば、パイプライン化による計算が実施可能である。例えば、行列及びベクトルの積の計算において、例えば、パイプライン化による計算が実行可能である。例えば、高い効率での計算が可能である。並列計算と、パイプライン化の計算と、により、高速化が可能である。実施形態によれば、計算速度を向上できる計算装置を提供できる。

実施形態において、記憶部７０Ｍに３種類のベクトル値のデータが記憶される。過去１回分のデータが記憶されていれば良い。記憶部７０Ｍとして、フリップフロップ回路が適用可能である。

実施形態において、処理部分における計算結果が他の回路に供給された後に、処理部分にはその計算結果が保持されていなくて良い。例えば、処理部分は、ゲート回路で構成できる。

実施形態に係る計算装置は、例えば、デジタル回路により構成できる。実施形態において、デジタル回路の設計が容易である。デジタル回路は、例えば、ＦＰＧＡ（Field Programmable Gate Array ）またはＡＳＩＣ（ application specific integrated circuit）などを含んで良い。実施形態に係る計算装置は、例えば、ＧＰＵ（Graphics Processing Unit）により構成されても良い。例えば、並列度の高いソフトウェアとして構成されて良い。実施形態に係る計算装置は、汎用プロセッサのソフトウェアとして機能しても良い。実施形態に係る計算装置の動作は、例えば、クラウドで実行されても良い。

図３は、実施形態に係る計算装置を例示する模式図である。
図３に示すように、実施形態に係る計算装置１１１は、処理装置７０を含む。計算装置１１１において、処理部分及び記憶部分の構成及び動作の一部が、計算装置１１０におけるそれらと異なる。

計算装置１１１において、第１記憶部分１０Ｍに記憶された更新前の第１ベクトルｘ（ｋ）は、第１処理部分１０Ｐに供給される。第２記憶部分２０Ｍに記憶された更新前の第２ベクトルｙ（ｋ）は、第２処理部分２０Ｐ及び第１処理部分１０Ｐに供給される。第３記憶部分３０Ｍに記憶された更新前の第３ベクトルｕ（ｋ）は、第３処理部分３０Ｐ及び第１処理部分１０Ｐに供給される。

計算装置１１１において、第１処理部分１０Ｐから出力される更新後の第１ベクトルｘ（ｋ＋１）は、第１記憶部分１０Ｍ、第２処理部分２０Ｐ及び第３処理部分３０Ｐに供給される。第２処理部分２０Ｐから出力される更新後の第２ベクトルｙ（ｋ＋１）は、第２記憶部分２０Ｍに供給される。第３処理部分３０Ｐから出力される更新後の第３ベクトルｕ（ｋ＋１）は、第３記憶部分３０Ｍに入力される。計算装置１１１においては、第３更新は、第１ベクトルを用いて、第３ベクトルを更新することを含む。計算装置１１１におけるその他の構成は、計算装置１１０の構成と同様で良い。

図３に示すように、この例では、計算装置１１１は、第１～第６信号経路７６ａ～７６ｆを含む。第１～第６信号経路７６ａ～７６ｆにより、処理入力部、処理出力部、記憶入力部及び記憶出力部が、接続されて良い。

計算装置１１１において、第１処理部分１０Ｐにおいて、例えば、以下の第１０式の計算が行われる。

第２処理部分２０Ｐにおいて、例えば、以下の第１１式の計算が行われる。

第３処理部分３０Ｐにおいて、例えば、以下の第１２式の計算が行われる。

計算装置１１１においても、不等式制約が存在するときに最適化問題を適切に解くことができる。例えば、非凸の目的関数も扱える。例えば、大規模な最適化に対応可能である。並列計算が可能である。計算速度を向上できる計算装置を提供できる。

図４は、実施形態に係る計算装置を例示する模式図である。
図４に示すように、実施形態に係る計算装置１１２は、処理装置７０を含む。計算装置１１２において、処理部分及び記憶部分の構成及び動作の一部が、計算装置１１０または計算装置１１１におけるそれらと異なる。

計算装置１１２において、第１記憶部分１０Ｍに記憶された更新前の第１ベクトルｘ（ｋ）は、第１処理部分１０Ｐ及び第２処理部分２０Ｐに供給される。第２記憶部分２０Ｍに記憶された更新前の第２ベクトルｙ（ｋ）は、第２処理部分２０Ｐに供給される。第３記憶部分３０Ｍに記憶された更新前の第３ベクトルｕ（ｋ）は、第３処理部分３０Ｐ及び第１処理部分１０Ｐに供給される。

計算装置１１２において、第１処理部分１０Ｐから出力される更新後の第１ベクトルｘ（ｋ＋１）は、第１記憶部分１０Ｍ及び第３処理部分３０Ｐに供給される。第２処理部分２０Ｐから出力される更新後の第２ベクトルｙ（ｋ＋１）は、第２記憶部分２０Ｍ及び第１処理部分１０Ｐに供給される。第３処理部分３０Ｐから出力される更新後の第３ベクトルｕ（ｋ＋１）は、第３記憶部分３０Ｍに入力される。

計算装置１１２において、第３更新は、第１ベクトルを用いて、第３ベクトルを更新することを含む。計算装置１１２におけるその他の構成は、計算装置１１０または計算装置１１１の構成と同様で良い。

図４に示すように、計算装置１１２は、第１～第６信号経路７６ａ～７６ｆを含んで良い。第１～第６信号経路７６ａ～７６ｆにより、処理入力部、処理出力部、記憶入力部及び記憶出力部が、接続されて良い。

計算装置１１２において、第１処理部分１０Ｐにおいて、例えば、以下の第１３式の計算が行われる。

第２処理部分２０Ｐにおいて、例えば、以下の第１４式の計算が行われる。

第３処理部分３０Ｐにおいて、例えば、以下の第１５式の計算が行われる。

計算装置１１２においても、不等式制約が存在するときに最適化問題を適切に解くことができる。例えば、非凸の目的関数も扱える。例えば、大規模な最適化に対応可能である。並列計算が可能である。計算速度を向上できる計算装置を提供できる。

以下、並列計算の際の構成の例について説明する。
図５は、実施形態に係る計算装置を例示する模式図である。
図５に示す実施形態に係る計算装置１２０において、計算装置１１０における計算が並列に行われる。計算装置１２０において、第１処理部分１０Ｐは、複数の第１処理部分１８を含む。複数の第１処理部分１８は、例えば、処理部分１１及び処理部分１２などを含む。複数の第１処理部分１８の１つは、第１の更新の一部を実施する。複数の第１処理部分１８の別の１つは、第１更新の別の一部を実施する。第１更新の上記の別の一部の少なくとも一部は、第１更新の上記の一部と同時に実施されることが可能である。並列計算により高速化が可能である。

図５に示すように、第１記憶部分１０Ｍは、複数の第１記憶部分１８Ｍを含んで良い。複数の第１記憶部分１８Ｍは、例えば、記憶部分１１Ｍ及び記憶部分１２Ｍなどを含む。複数の第１記憶部分１８Ｍの１つは、第１更新の上記の一部の後の第１ベクトルの一部を記憶する。複数の第１記憶部分１８Ｍの別の１つは、第１更新の上記の別の一部の後の第１ベクトルの別の一部を記憶する、例えば、複数の第１記憶部分１８Ｍの１つは、複数の第１処理部分１８の１つと組み合わされる。例えば、複数の第１記憶部分１８Ｍの別の１つは、複数の第１処理部分１８の別の１つと組み合わされる。

図５に示すように、第２処理部分２０Ｐは、複数の第２処理部分２８を含んでも良い。複数の第２処理部分２８は、例えば、処理部分２１及び処理部分２２などを含む。複数の第２処理部分２８の１つは、第２更新の一部を実施する。複数の第２処理部分２８の別の１つは、第２更新の別の一部を実施する。第２更新の上記の別の一部の少なくとも一部は、第２更新の上記の一部と同時に実施されることが可能である。並列計算により高速化が可能である。

図５に示すように、第２記憶部分２０Ｍは、複数の第２記憶部分２８Ｍを含んで良い。複数の第２記憶部分２８Ｍは、例えば、記憶部分２１Ｍ及び記憶部分２２Ｍなどを含む。複数の第２記憶部分２８Ｍの１つは、第２更新の上記の一部の後の第２ベクトルの一部を記憶する。複数の第２記憶部分２８Ｍの別の１つは、第２更新の上記の別の一部の後の第２ベクトルの別の一部を記憶する。例えば、複数の第２記憶部分２８Ｍの１つは、複数の第２処理部分２８の１つと組み合わされる。例えば、複数の第２記憶部分２８Ｍの別の１つは、複数の第２処理部分２８の別の１つと組み合わされる。

図５に示すように、第３処理部分３０Ｐは、複数の第３処理部分３８を含んでも良い。複数の第３処理部分３８は、例えば、処理部分３１及び処理部分３２などを含む。複数の第３処理部分３８の１つは、第３更新の一部を実施する。複数の第３処理部分３８の別の１つは、第３更新の別の一部を実施する。第３更新の上記の別の一部の少なくとも一部は、第３更新の上記の一部と同時に実施されることが可能である。並列計算により高速化が可能である。

図５に示すように、第３記憶部分３０Ｍは、複数の第３記憶部分３８Ｍを含んで良い。複数の第３記憶部分３８Ｍは、例えば、記憶部分３１Ｍ及び記憶部分３２Ｍなどを含む。複数の第３記憶部分３８Ｍの１つは、第３更新の上記の一部の後の第３ベクトルの一部を記憶する。複数の第３記憶部分３８Ｍの別の１つは、第３更新の上記の別の一部の後の第３ベクトルの別の一部を記憶する。例えば、複数の第３記憶部分３８Ｍの１つは、複数の第３処理部分３８の１つと組み合わされる。例えば、複数の第３記憶部分３８Ｍの別の１つは、複数の第３処理部分３８の別の１つと組み合わされる。

図６は、実施形態に係る計算装置を例示する模式図である。
図６に示す実施形態に係る計算装置１２１において、計算装置１１１における計算が並列に行われる。計算装置１２１における複数の処理部分及び複数の記憶部分の構成は、計算装置１２０における構成と同様で良い。

図７は、実施形態に係る計算装置を例示する模式図である。
図７に示す実施形態に係る計算装置１２２において、計算装置１１２における計算が並列に行われる。計算装置１２２における複数の処理部分及び複数の記憶部分の構成は、計算装置１２０における構成と同様で良い。

このように、実施形態に係る計算装置において、並列計算が実施されて良い。処理部７０Ｐ、複数の処理部分を含んで良い。複数の処理部分は、例えば、複数の第１処理部分１８、複数の第２処理部分２８及び複数の第３処理部分３８の少なくともいずれかなどに対応する。

例えば、複数の処理部分の１つは、第１更新の一部を実施可能であり、複数の処理部分の別の１つは、第１更新の別の一部を実施可能である。例えば、複数の処理部分の１つは、第２更新の一部を実施可能であり、複数の処理部分の別の１つは、第２更新の別の一部を実施可能である。例えば、複数の処理分の１つは、第３更新の一部を実施可能であり、複数の処理分の別の１つは、第３更新の別の一部を実施可能である。

記憶部７０Ｍは、複数の記憶部分を含んでも良い。複数の記憶部分は、例えば、複数の第１記憶部分１８Ｍ、複数の第２記憶部分２８Ｍ及び複数の第３記憶部分３８Ｍの少なくともいずれかに対応する。例えば、複数の記憶部分の一部は、第１ベクトルの一部を記憶可能であり、複数の記憶部分の別の一部は、第１ベクトルの別の一部を記憶可能である。例えば、複数の記憶部分の別の一部は、第２ベクトルの一部を記憶可能であり、複数の記憶部分の別の一部は、第２ベクトルの別の一部を記憶可能である。例えば、複数の記憶部分の別の一部は、第３ベクトルの一部を記憶可能であり、複数の記憶部分の別の一部は、第３ベクトルの別の一部を記憶可能である。

実施形態に係る計算装置には、種々の計算条件が入力される。例えば、取得部７８により計算条件が取得され、計算条件が処理装置７０に供給される。計算条件は、例えば、目的関数の勾配の計算方法（計算式など）を含む。計算条件は、例えば、第１ベクトルの初期値及び第２ベクトルの初期値を含む。計算条件は、例えば、繰り返しの回数「Ｔ」を含む。計算条件は、例えば、調整用の係数「μ」を含む。計算条件は、例えば、不等式制約（または等式制約）を含む。計算条件は、例えば、行列「Ａ」、ベクトル「ａ」及びベクトル「ｂ」を含む。

以下、計算例について説明する。
計算例においては、２つの機械を用いた生産計画の最適化問題が解かれる。２つの機械により、同じ製品が製造される。

計算例において、変数「ｘ_１」は、１番目の機械を稼働させるか否かに対応する。１番目の機械を稼働させる場合、変数「ｘ_１」は１である。１番目の機械を稼働させない場合、変数「ｘ_１」は、０である。

計算例において、変数「ｘ_２」は、２番目の機械を稼働させるか否かに対応する。２番目の機械を稼働させる場合、「変数ｘ_２」は１である。２番目の機械を稼働させない場合、変数「ｘ_２」は、０である。変数「ｘ_１」及び変数「ｘ_２」は、２値である。

１番目の機械による製造量を変数「ｘ_３」とする。２番目の機械による製造量を変数「ｘ_４」とする。変数「ｘ_３」及び変数「ｘ_４」は、非２値である。これらの変数は、連続変数である。

この計算例において、生産コストは、以下の第１６式で表されると仮定する。

例えば、１番目の機械を稼働させる場合、「１」の固定費が発生する。１番目の機械を稼働させない場合、固定費は「０」とされる。２番目の機械を稼働させる場合、「２」の固定費が発生する。２番目の機械を稼働させない場合、固定費は「０」とされる。

例えば、１番目の機械を稼働させる場合、製造量の２乗に比例するランニングコストが発生する。１番目の機械において、ランニングコストに関する係数は、「２」である。

例えば、２番目の機械を稼働させる場合、製造量の２乗に比例するランニングコストが発生する。２番目の機械において、ランニングコストに関する係数は、「１」である。

製品の製造量は、１番目の機械による製造量と、２番目の機械による製造量と、の和である。目的とする製造量（両者の和）は、「１．２」とする。

この際、以下の制約が設けられる。すなわち、１番目の機械を稼働させる場合、１番目の機械の製造量は、０．５以上１．０以下とされる。１番目の機械を稼働させない場合、１番目の機械の製造量は０である。２番目の機械を稼働させる場合、２番目の機械の製造量は、０．５以上１．０以下とされる。２番目の機械を稼働させない場合、２番目の機械の製造量は０である。

上記の条件は、以下の第１７式で表される。

このような条件において、コストを最小にする変数「ｘ_１」、「ｘ_２」、「ｘ_３」及び、「ｘ_４」が求められる。後述する計算結果で示すように、「ｘ_１」＝１、「ｘ_２」＝１、「ｘ_３」＝０．５、及び「ｘ_４」＝０．７の場合に、コストが最小となる。すなわち、１番目の機械で０．５の製造量で製造し、２番目の機械で０．７の製造量で製造する場合にコストが最小となる。

以下、行列及びベクトルによる表記の例について説明する。変数「ｘ_１」、「ｘ_２」、「ｘ_３」及び、「ｘ_４」をまとめて、４次元の列ベクトルｘで表すことができる。目的関数（コストの式）ｆ（ｘ）は、以下の第１８式で表される。

目的関数ｆ（ｘ）は、以下の第１９式で表される。

制約条件は、以下の第２０式で表される。

この際、既に説明した第６式が適用される。

計算例において、繰り返しの回数（全体の数）「Ｔ」は１０００である。係数「β」は、０．１であり。調整用の係数「μ」は、３／４である。係数「σ」は０．２である。

図８（ａ）～図８（ｄ）、図９（ａ）～図９（ｄ）、及び、図１０（ａ）～図１０（ｅ）は、実施形態に係る計算装置の動作を例示するグラフである。
これらの図は、計算装置１１０における計算例である。これらの図において、横軸は、「ｋ」（繰り返しの回数）である。図８（ａ）～図８（ｄ）のそれぞれの縦軸は、ｘ_１、ｘ_２、ｘ_３及びｘ_４である。図９（ａ）～図９（ｄ）のそれぞれの縦軸は、ｙ_１、ｙ_２、ｙ_３及びｙ_４である。図１０（ａ）～図１０（ｅ）のそれぞれの縦軸は、ｕ_１、ｕ_２、ｕ_３、ｕ_４及びｕ_５である。図８（ａ）～図８（ｄ）に示すように、「ｘ_１」＝１、「ｘ_２」＝１、「ｘ_３」＝０．５、及び「ｘ_４」＝０．７の解が得られる。

図１１（ａ）～図１１（ｄ）、図１２（ａ）～図１２（ｄ）、及び、図１３（ａ）～図１３（ｅ）は、実施形態に係る計算装置の動作を例示するグラフである。
これらの図は、計算装置１１１における計算例である。これらの図における横軸及び横軸は、図８（ａ）～図８（ｄ）、図９（ａ）～図９（ｄ）、及び、図１０（ａ）～図１０（ｅ）に関して説明した横軸及び縦軸と同じである。図１１（ａ）～図１１（ｄ）に示すように、「ｘ_１」＝１、「ｘ_２」＝１、「ｘ_３」＝０．５、及び「ｘ_４」＝０．７の解が得られる。

図１４（ａ）～図１４（ｄ）、図１５（ａ）～図１５（ｄ）、及び、図１６（ａ）～図１６（ｅ）は、実施形態に係る計算装置の動作を例示するグラフである。
これらの図は、計算装置１１２における計算例である。これらの図における横軸及び横軸は、図８（ａ）～図８（ｄ）、図９（ａ）～図９（ｄ）、及び、図１０（ａ）～図１０（ｅ）に関して説明した横軸及び縦軸と同じである。図１４（ａ）～図１４（ｄ）に示すように、「ｘ_１」＝１、「ｘ_２」＝１、「ｘ_３」＝０．５、及び「ｘ_４」＝０．７の解が得られる。

実施形態において、第１処理部分１０Ｐ、第２処理部分２０Ｐ及び第３処理部分３０Ｐは、例えば、１つの集積回路の第１部分、第２部分及び第３部分でも良い。複数の第１処理部分１８、複数の第２処理部分２８及び複数の第３処理部分３８は、１つの集積回路の異なる部分でも良い。実施形態において、第１記憶部分１０Ｍ、第２記憶部分２０Ｍ及び第３記憶部分３０Ｍは、例えば、１つの記憶部の第１部分、第２部分及び第３部分でも良い。複数の第１記憶部分１８Ｍ、複数の第２記憶部分２８Ｍ及び複数の第３記憶部分３８Ｍは、１つの記憶部の異なる部分でも良い。

図１及び図３～図７は、処理装置７０で行われる処理のフローチャートに対応する。「処理部分」は、例えば、フローチャートにおける「処理動作」に対応する。「記憶部分」は、例えば、フローチャートにおける「記憶動作」に対応する。

既に説明したように、実施形態に係る計算装置は、例えば、任意のコンピュータで構成されても良い。

図１７は、実施形態に係る計算装置の動作を例示する模式図である。
図１７に示すように、実施形態に係る計算装置１３０は、処理装置７０を含む。処理装置７０は、例えば、ＣＰＵ（Central Processing Unit）などを含む。処理装置７０は、例えば電子回路などを含む。計算装置１３０は、取得部７８（例えば、インターフェース）を含んで良い。計算装置１３０は、記憶装置７９ａを含んでも良い。記憶装置７９ａは、例えば、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）の少なくともいずれかを含んでも良い。計算装置１３０は、表示部７９ｂ及び入力部７９ｃなどを含んでも良い。入力部７９ｃは、例えば、操作装置（例えば、キーボード、マウスまたはタッチ入力部など）を含んで良い。

計算装置１３０に含まれる複数の要素において、無線及び有線の少なくともいずれかの方法により、互いに通信可能である。計算装置１３０に含まれる複数の要素が設けられる場所が、互いに異なっても良い。計算装置１３０として、例えば、汎用コンピュータが用いられても良い。計算装置１３０として、例えば、互いに接続された複数のコンピュータが用いられても良い。

（第２実施形態）
第２実施形態は、計算プログラムに係る。この計算プログラムは、コンピュータに、処理手順を実施させる計算プログラムである。処理手順は、第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含む。第１更新は、第２ベクトル、及び、第３ベクトルを用いて、第１ベクトルを更新することを含む。第２更新は、第１ベクトルを用いて、第２ベクトルを更新することを含む。処理手順を繰り返した後に得られる第１ベクトル、及び、処理手順を繰り返した後に得られる第１ベクトルの関数の少なくともいずれかの出力を出力する。第２更新は、ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前のｉ番目の第２変数ｙ_ｉに加えて、ｉ番目の第２変数ｙ_ｉを更新することを含む。第２更新は、ｊ番目の第１変数ｘ_ｊから計算される第１関数を更新前のｊ番目の第２変数ｙ_ｊに加えて、ｊ番目の第２変数ｙ_ｊを更新することを含む。ｉ番目の出力の値は、２値である。ｊ番目の出力の値は、非２値である。

（第３実施形態）
第３実施形態は、記録媒体に係る。記録媒体は、コンピュータに、処理手順を実施させる計算プログラムを記録したコンピュータ読み取り可能な記録媒体である。処理手順は、第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含む。第１更新は、第２ベクトル、及び、第３ベクトルを用いて、第１ベクトルを更新することを含む。第２更新は、第１ベクトルを用いて、第２ベクトルを更新することを含む。処理手順を繰り返した後に得られる第１ベクトル、及び、処理手順を繰り返した後に得られる第１ベクトルの関数の少なくともいずれかの出力を出力する。第２更新は、ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前のｉ番目の第２変数ｙ_ｉに加えて、ｉ番目の第２変数ｙ_ｉを更新することを含む。第２更新は、ｊ番目の第１変数ｘ_ｊから計算される第１関数を更新前のｊ番目の第２変数ｙ_ｊに加えて、ｊ番目の第２変数ｙ_ｊを更新することを含む。ｉ番目の出力の値は、２値である。ｊ番目の出力の値は、非２値である。

（第４実施形態）
第４実施形態は、計算方法に係る。計算方法は、処理装置７０に処理手順を実施させる。処理手順は、第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含む。第１更新は、第２ベクトル、及び、第３ベクトルを用いて、第１ベクトルを更新することを含む。第２更新は、第１ベクトルを用いて、第２ベクトルを更新することを含む。処理装置は、処理手順を繰り返した後に得られる第１ベクトル、及び、処理手順を繰り返した後に得られる第１ベクトルの関数の少なくともいずれかの出力を出力する。第２更新は、ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前のｉ番目の第２変数ｙ_ｉに加えて、ｉ番目の第２変数ｙ_ｉを更新することを含む。第２更新は、ｊ番目の第１変数ｘ_ｊから計算される第１関数を更新前のｊ番目の第２変数ｙ_ｊに加えて、ｊ番目の第２変数ｙ_ｊを更新することを含む。ｉ番目の出力の値は、２値である。ｊ番目の出力の値は、非２値である。

上記の種々の情報（データ）の処理（指示）は、例えば、プログラム（ソフトウェア）に基づいて実行される。例えば、コンピュータが、このプログラムを記憶し、このプログラムを読み出すことにより、上記の種々の情報の処理が行われる。

上記の種々の情報の処理は、コンピュータに実行させることのできるプログラムとして、磁気ディスク（フレキシブルディスク及びハードディスクなど）、光ディスク（ＣＤ－ＲＯＭ、ＣＤ－Ｒ、ＣＤ－ＲＷ、ＤＶＤ－ＲＯＭ、ＤＶＤ±Ｒ、ＤＶＤ±ＲＷなど）、半導体メモリ、または、他の記録媒体に記録されても良い。

例えば、記録媒体に記録された情報は、コンピュータ（または組み込みシステム）により読み出されることが可能である。記録媒体において、記録形式（記憶形式）は任意である。例えば、コンピュータは、記録媒体からプログラムを読み出し、このプログラムに基づいてプログラムに記述されている指示をＣＰＵで実行させる。コンピュータにおいて、プログラムの取得（または読み出し）は、ネットワークを通じて行われても良い。

記録媒体からコンピュータ（または組み込みシステム）にインストールされたプログラムに基づいてコンピュータ上で稼働している種々のソフトウェアにおいて、上記の情報の処理の少なくとも一部が実施されても良い。このソフトウェアは、例えば、オペレーティングシステムなどを含む。このソフトウェアは、例えば、ネットワーク上で動作するミドルウェアなどを含んでも良い。

実施形態における記録媒体は、ＬＡＮまたはインターネットなどにより得られたプログラムをダウンロードして記憶された記録媒体も含まれる。複数の記録媒体に基づいて、上記の処理が行われても良い。

実施形態に係るコンピュータは、１つまたは複数の装置（例えばパーソナルコンピュータなど）を含む。実施形態に係るコンピュータは、ネットワークにより接続された複数の装置を含んでも良い。

実施形態は、以下の構成（例えば技術案）を含んでも良い。
（構成１）
処理手順を実施可能な処理装置を備え、
前記処理手順は、第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含み、
前記第１更新は、前記第２ベクトル、及び、前記第３ベクトルを用いて、前記第１ベクトルを更新することを含み、
前記第２更新は、前記第１ベクトルを用いて、前記第２ベクトルを更新することを含み、
前記処理装置は、前記処理手順を繰り返した後に得られる前記第１ベクトル、及び、前記処理手順を前記繰り返した後に得られる前記第１ベクトルの関数の少なくともいずれかの出力を出力可能であり、
前記出力は、ｉ番目の値と、ｊ番目の値と、含み、
前記ｉは、１以上ｎ以下の整数であり、
前記ｎは、２以上の整数であり、
前記ｊは、１以上前記ｎ以下の整数であり、
前記ｊは、前記ｉとは異なり、
前記ｉ番目の前記値は、２値であり、
前記ｊ番目の前記値は、非２値であり、
前記第１ベクトルの変数は、前記ｉ番目の第１変数ｘ_ｉと、前記ｊ番目の第１変数ｘ_ｊと、含み、
前記第２ベクトルの変数は、前記ｉ番目の第２変数ｙ_ｉと、前記ｊ番目の第２変数ｙ_ｊと、含み、
前記第２更新は、前記ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前の前記ｉ番目の第２変数ｙ_ｉに加えて、前記ｉ番目の第２変数ｙ_ｉを更新することを含み、
前記第２更新は、前記ｊ番目の第１変数ｘ_ｊから計算される前記第１関数を更新前の前記ｊ番目の第２変数ｙ_ｊに加えて、前記ｊ番目の第２変数ｙ_ｊを更新することを含む、計算装置。

（構成２）
前記処理装置は、第１制御部を含み、
前記第１制御部は、計算条件に関する情報に基づいて、前記ｉ番目の前記値を２値と設定し、前記ｊ番目の前記値を非２値と設定可能である、構成１に記載の計算装置。

（構成３）
前記第３ベクトルの変数は、ｑ番目の第３変数ｕ_ｑを含み、
前記ｑは、１以上ｍ以下の整数であり、
前記ｍは、１以上の整数である、構成１または２に記載の計算装置。

（構成４）
前記ｍは、前記第１ベクトルに関して設定される複数の不等式制約の数である、構成３に記載の計算装置。

（構成５）
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、前記第１更新、前記第２更新及び前記第３更新を実施可能であり、
前記記憶部は、前記第１ベクトル、前記第２ベクトル及び前記第３ベクトルを記憶可能であり、
前記処理部は、複数の処理部分を含み、
前記複数の処理部分の１つは、前記第１更新の一部を実施可能であり、
前記複数の処理部分の別の１つは、前記第１更新の別の一部を実施可能である、構成１～４のいずれか１つに記載の計算装置。

（構成６）
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、前記第１更新、前記第２更新及び前記第３更新を実施可能であり、
前記記憶部は、前記第１ベクトル、前記第２ベクトル及び前記第３ベクトルを記憶可能であり、
前記処理部は、複数の処理部分を含み、
前記複数の処理部分の１つは、前記第２更新の一部を実施可能であり、
前記複数の処理部分の別の１つは、前記第２更新の別の一部を実施可能である、構成１～４のいずれか１つに記載の計算装置。

（構成７）
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、前記第１更新、前記第２更新及び前記第３更新を実施可能であり、
前記記憶部は、前記第１ベクトル、前記第２ベクトル及び前記第３ベクトルを記憶可能であり、
前記処理部は、複数の処理部分を含み、
前記複数の処理部分の１つは、前記第３更新の一部を実施可能であり、
前記複数の処理部分の別の１つは、前記第３更新の別の一部を実施可能である、構成１～４のいずれか１つに記載の計算装置。

（構成８）
前記記憶部は、複数の記憶部分を含み、
前記複数の記憶部分の一部は、前記第１ベクトルの一部を記憶可能であり、
前記複数の記憶部分の別の一部は、前記第１ベクトルの別の一部を記憶可能であり、
前記複数の記憶部分の別の一部は、前記第２ベクトルの一部を記憶可能であり、
前記複数の記憶部分の別の一部は、前記第２ベクトルの別の一部を記憶可能であり、
前記複数の記憶部分の別の一部は、前記第３ベクトルの一部を記憶可能であり、
前記複数の記憶部分の別の一部は、前記第３ベクトルの別の一部を記憶可能である、構成１～４のいずれか１つに記載の計算装置。

（構成９）
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、
前記第１更新を実施可能な第１処理部分と、
前記第２更新を実施可能な第２処理部分と、
前記第３更新を実施可能な第３処理部分と、
を含み、
前記記憶部は、
前記第１ベクトルを記憶可能な第１記憶部分と、
前記第２ベクトルを記憶可能な第２記憶部分と、
前記第３ベクトルを記憶可能な第３記憶部分と、
を含み、
前記第１記憶部分に記憶された更新前の前記第１ベクトルは、前記第１処理部分及び前記第３処理部分に供給され、
前記第２記憶部分に記憶された更新前の前記第２ベクトルは、前記第２処理部分及び前記第１処理部分に供給され、
前記第３記憶部分に記憶された更新前の前記第３ベクトルは、前記第３処理部分及び前記第１処理部分に供給され、
前記第１処理部分から出力される前記更新後の前記第１ベクトルは、前記第１記憶部分、前記第２処理部分及び前記第３処理部分に供給され、
前記第２処理部分から出力される前記更新後の第２ベクトルは、前記第２記憶部分に供給され、
前記第３処理部分から出力される前記更新後の第３ベクトルは、前記第３記憶部分に入力される、構成１～４のいずれか１つに記載の計算装置。

（構成１０）
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、
前記第１更新を実施可能な第１処理部分と、
前記第２更新を実施可能な第２処理部分と、
前記第３更新を実施可能な第３処理部分と、
を含み、
前記記憶部は、
前記第１ベクトルを記憶可能な第１記憶部分と、
前記第２ベクトルを記憶可能な第２記憶部分と、
前記第３ベクトルを記憶可能な第３記憶部分と、
を含み、
前記第１記憶部分に記憶された更新前の前記第１ベクトルは、前記第１処理部分に供給され、
前記第２記憶部分に記憶された更新前の前記第２ベクトルは、前記第２処理部分及び前記第１処理部分に供給され、
前記第３記憶部分に記憶された更新前の前記第３ベクトルは、前記第３処理部分及び前記第１処理部分に供給され、
前記第１処理部分から出力される前記更新後の前記第１ベクトルは、前記第１記憶部分、前記第２処理部分及び前記第３処理部分に供給され、
前記第２処理部分から出力される前記更新後の第２ベクトルは、前記第２記憶部分に供給され、
前記第３処理部分から出力される前記更新後の第３ベクトルは、前記第３記憶部分に入力される、構成１～４のいずれか１つに記載の計算装置。

（構成１１）
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、
前記第１更新を実施可能な第１処理部分と、
前記第２更新を実施可能な第２処理部分と、
前記第３更新を実施可能な第３処理部分と、
を含み、
前記記憶部は、
前記第１ベクトルを記憶可能な第１記憶部分と、
前記第２ベクトルを記憶可能な第２記憶部分と、
前記第３ベクトルを記憶可能な第３記憶部分と、
を含み、
前記第１記憶部分に記憶された更新前の前記第１ベクトルは、前記第１処理部分及び前記第２処理部分に供給され、
前記第２記憶部分に記憶された更新前の前記第２ベクトルは、前記第２処理部分に供給され、
前記第３記憶部分に記憶された更新前の前記第３ベクトルは、前記第３処理部分及び前記第１処理部分に供給され、
前記第１処理部分から出力される前記更新後の前記第１ベクトルは、前記第１記憶部分及び前記第３処理部分に供給され、
前記第２処理部分から出力される前記更新後の第２ベクトルは、前記第２記憶部分及び前記第１処理部分に供給され、
前記第３処理部分から出力される前記更新後の第３ベクトルは、前記第３記憶部分に入力される、構成１～４のいずれか１つに記載の計算装置。

（構成１２）
前記第１処理部分は、複数の第１処理部分を含み、
前記複数の第１処理部分の１つは、前記第１更新の一部を実施し、
前記複数の第１処理部分の別の１つは、前記第１更新の別の一部を実施し、
前記第１更新の前記別の一部の少なくとも一部は、前記第１更新の前記一部と同時に実施される、構成９～１１のいずれか１つに記載の計算装置。

（構成１３）
前記第２処理部分は、複数の第２処理部分を含み、
前記複数の第２処理部分の１つは、前記第２更新の一部を実施し、
前記複数の第２処理部分の別の１つは、前記第２更新の別の一部を実施し、
前記第２更新の前記別の一部の少なくとも一部は、前記第２更新の前記一部と同時に実施される、構成９～１１のいずれか１つに記載の計算装置。

（構成１４）
前記第３処理部分は、複数の第３処理部分を含み、
前記複数の第３処理部分の１つは、前記第３更新の一部を実施し、
前記複数の第３処理部分の別の１つは、前記第３更新の別の一部を実施し、
前記第３更新の前記別の一部の少なくとも一部は、前記第３更新の前記一部と同時に実施される、構成９～１１のいずれか１つに記載の計算装置。

（構成１５）
コンピュータに、処理手順を実施させる計算プログラムであって、
前記処理手順は、第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含み、
前記第１更新は、前記第２ベクトル、及び、前記第３ベクトルを用いて、前記第１ベクトルを更新することを含み、
前記第２更新は、前記第１ベクトルを用いて、前記第２ベクトルを更新することを含み、
前記処理手順を繰り返した後に得られる前記第１ベクトル、及び、前記処理手順を前記繰り返した後に得られる前記第１ベクトルの関数の少なくともいずれかの出力を出力し、
前記出力は、ｉ番目の値と、ｊ番目の値と、含み、
前記ｉは、１以上ｎ以下の整数であり、
前記ｎは、２以上の整数であり、
前記ｊは、１以上前記ｎ以下の整数であり、
前記ｊは、前記ｉとは異なり、
前記ｉ番目の前記値は、２値であり、
前記ｊ番目の前記値は、非２値であり、
前記第１ベクトルの変数は、前記ｉ番目の第１変数ｘ_ｉと、前記ｊ番目の第１変数ｘ_ｊと、含み、
前記第２ベクトルの変数は、前記ｉ番目の第２変数ｙ_ｉと、前記ｊ番目の第２変数ｙ_ｊと、含み、
前記第２更新は、前記ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前の前記ｉ番目の第２変数ｙ_ｉに加えて、前記ｉ番目の第２変数ｙ_ｉを更新することを含み、
前記第２更新は、前記ｊ番目の第１変数ｘ_ｊから計算される前記第１関数を更新前の前記ｊ番目の第２変数ｙ_ｊに加えて、前記ｊ番目の第２変数ｙ_ｊを更新することを含む、計算プログラム。

（構成１６）
コンピュータに、処理手順を実施させる計算プログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記処理手順は、第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含み、
前記第１更新は、前記第２ベクトル、及び、前記第３ベクトルを用いて、前記第１ベクトルを更新することを含み、
前記第２更新は、前記第１ベクトルを用いて、前記第２ベクトルを更新することを含み、
前記処理手順を繰り返した後に得られる前記第１ベクトル、及び、前記処理手順を前記繰り返した後に得られる前記第１ベクトルの関数の少なくともいずれかの出力を出力し、
前記出力は、ｉ番目の値と、ｊ番目の値と、含み、
前記ｉは、１以上ｎ以下の整数であり、
前記ｎは、２以上の整数であり、
前記ｊは、１以上前記ｎ以下の整数であり、
前記ｊは、前記ｉとは異なり、
前記ｉ番目の前記値は、２値であり、
前記ｊ番目の前記値は、非２値であり、
前記第１ベクトルの変数は、前記ｉ番目の第１変数ｘ_ｉと、前記ｊ番目の第１変数ｘ_ｊと、含み、
前記第２ベクトルの変数は、前記ｉ番目の第２変数ｙ_ｉと、前記ｊ番目の第２変数ｙ_ｊと、含み、
前記第２更新は、前記ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前の前記ｉ番目の第２変数ｙ_ｉに加えて、前記ｉ番目の第２変数ｙ_ｉを更新することを含み、
前記第２更新は、前記ｊ番目の第１変数ｘ_ｊから計算される前記第１関数を更新前の前記ｊ番目の第２変数ｙ_ｊに加えて、前記ｊ番目の第２変数ｙ_ｊを更新することを含む、記録媒体。

（構成１７）
処理装置に処理手順を実施させ、
前記処理手順は、第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含み、
前記第１更新は、前記第２ベクトル、及び、前記第３ベクトルを用いて、前記第１ベクトルを更新することを含み、
前記第２更新は、前記第１ベクトルを用いて、前記第２ベクトルを更新することを含み、
前記処理装置は、前記処理手順を繰り返した後に得られる前記第１ベクトル、及び、前記処理手順を前記繰り返した後に得られる前記第１ベクトルの関数の少なくともいずれかの出力を出力し、
前記出力は、ｉ番目の値と、ｊ番目の値と、含み、
前記ｉは、１以上ｎ以下の整数であり、
前記ｎは、２以上の整数であり、
前記ｊは、１以上前記ｎ以下の整数であり、
前記ｊは、前記ｉとは異なり、
前記ｉ番目の前記値は、２値であり、
前記ｊ番目の前記値は、非２値であり、
前記第１ベクトルの変数は、前記ｉ番目の第１変数ｘ_ｉと、前記ｊ番目の第１変数ｘ_ｊと、含み、
前記第２ベクトルの変数は、前記ｉ番目の第２変数ｙ_ｉと、前記ｊ番目の第２変数ｙ_ｊと、含み、
前記第２更新は、前記ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前の前記ｉ番目の第２変数ｙ_ｉに加えて、前記ｉ番目の第２変数ｙ_ｉを更新することを含み、
前記第２更新は、前記ｊ番目の第１変数ｘ_ｊから計算される前記第１関数を更新前の前記ｊ番目の第２変数ｙ_ｊに加えて、前記ｊ番目の第２変数ｙ_ｊを更新することを含む、計算方法。

実施形態によれば、最適化問題を解くことができる計算装置、計算プログラム、記録媒体及び計算方法が提供できる。

以上、例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの例に限定されるものではない。例えば、計算装置に含まれる処理装置、取得部、処理部分及び記憶部分などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

各例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

本発明の実施の形態として上述した計算装置、計算プログラム、記録媒体及び計算方法を基にして、当業者が適宜設計変更して実施し得る全ての計算装置、計算プログラム、記録媒体及び計算方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０Ｍ、２０Ｍ、３０Ｍ…第１、第２、第３記憶部分、１０Ｍｉ、２０Ｍｉ、３０Ｍｉ…第１、第２、第３記憶入力部、１０Ｍｏ、２０Ｍｏ、３０Ｍｏ…第１、第２、第３記憶出力部、１０Ｐ、２０Ｐ、３０Ｐ…第１、第２、第３処理部分、１０Ｐｉ、２０Ｐｉ、３０Ｐｉ…第１、第２、第３処理入力部、１０Ｐｏ、２０Ｐｏ、３０Ｐｏ…第１、第２、第３処理出力部、１１、１２、２１、２２、３１、３２…処理部分、１１Ｍ、１２Ｍ、２１Ｍ、２２Ｍ、３１Ｍ、３２Ｍ…記憶部分、１８、２８、３８…第１、第２、第３処理部分、１８Ｍ、２８Ｍ、３８Ｍ…第１、第２、第３記憶部分、３０Ａ…加算回路、３０Ｇ…第３ベクトル関数回路、３０Ｌ…乗算回路、７０…処理装置、７０Ｍ…記憶部、７０Ｐ…処理部、７４…第１制御部、７５…第２制御部、７６ａ～７６ｆ…第１～第６信号経路、７７Ｉ…入力情報、７７Ｏ…出力データ、７８…取得部、７９ａ…記憶装置、７９ｂ…表示部、７９ｃ…入力部、１１０～１１２、１２０～１２２、１３０…計算装置、Ｉｄ１、Ｉｄ２…情報、Ｓｃ１…制御信号

Claims

処理手順を実施可能な処理装置を備え、
前記処理装置は、最適化問題を解くことができ、
前記最適化問題において、目的関数ｆ（ｘ）と、複数の不等式制約または複数の等式制約の制約と、が設定され、
前記処理装置は、前記制約が与えられたときに、目的関数ｆ（ｘ）の値が小さくなるような第１ベクトルを求め、
前記処理手順は、前記第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含み、
前記第１更新は、前記第２ベクトル、及び、前記第３ベクトルを用いて、前記第１ベクトルを更新することを含み、
前記第２更新は、前記第１ベクトルを用いて、前記第２ベクトルを更新することを含み、
前記処理装置は、前記処理手順を繰り返した後に得られる前記第１ベクトル、及び、前記処理手順を前記繰り返した後に得られる前記第１ベクトルの関数の少なくともいずれかの出力を出力可能であり、
前記出力は、ｉ番目の値と、ｊ番目の値と、含み、
前記ｉは、１以上ｎ以下の整数であり、
前記ｎは、２以上の整数であり、
前記ｊは、１以上前記ｎ以下の整数であり、
前記ｊは、前記ｉとは異なり、
前記ｉ番目の前記値は、２値であり、
前記ｊ番目の前記値は、非２値であり、
前記第１ベクトルの変数は、前記ｉ番目の第１変数ｘ_ｉと、前記ｊ番目の第１変数ｘ_ｊと、含み、
前記第２ベクトルの変数は、前記ｉ番目の第２変数ｙ_ｉと、前記ｊ番目の第２変数ｙ_ｊと、含み、
前記第２更新は、前記ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前の前記ｉ番目の第２変数ｙ_ｉに加えて、前記ｉ番目の第２変数ｙ_ｉを更新することを含み、
前記第２更新は、前記ｊ番目の第１変数ｘ_ｊから計算される前記第１関数を更新前の前記ｊ番目の第２変数ｙ_ｉに加えて、前記ｊ番目の第２変数ｙ_ｉを更新することを含み、
前記処理装置は、第１制御部を含み、
前記第１制御部は、計算条件に関する情報に基づいて、前記ｉ番目の前記値を２値と設定し、前記ｊ番目の前記値を非２値と設定可能であり、
前記第３ベクトルの変数は、ｑ番目の第３変数ｕ _ｑを含み、
前記ｑは、１以上ｍ以下の整数であり、
前記ｍは、１以上の整数であり、
前記ｍは、前記第１ベクトルに関して設定される複数の不等式制約の数であり
前記第１更新において、

の第１式が計算され、
前記第２更新において、

の第２式が計算され、
前記第３更新において、

の第３式が計算され、
関数Ｐ _ｈ（ｘ）のｉ番目の要素は、

の第７式で表され、
前記Ａ ^Ｔは、行列Ａの転置行列であり、
前記μは、係数であり、
前記第２式の右辺の第２項は、前記第１関数であり、
前記βは、係数であり、
前記第２関数である前記第２式の第３項の関数ｄ（ｘ（ｋ＋１），ｋ）は、

の第４式で表され、
前記ｐ（ｋ）は、係数であり、
前記σは、係数であり、
Ｐ _g （ｗ）のq番目の要素は、

の第８式で表され、
前記第３ベクトルの更新は、

の第９式で表され、
非２値の前記ｊ番目の前記値について、前記第２式の前記第３項が削除される、計算装置。
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、前記第１更新、前記第２更新及び前記第３更新を実施可能であり、
前記記憶部は、前記第１ベクトル、前記第２ベクトル及び前記第３ベクトルを記憶可能であり、
前記処理部は、複数の処理部分を含み、
前記複数の処理部分の１つは、前記第１更新の一部を実施可能であり、
前記複数の処理部分の別の１つは、前記第１更新の別の一部を実施可能である、請求項１に記載の計算装置。
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、前記第１更新、前記第２更新及び前記第３更新を実施可能であり、
前記記憶部は、前記第１ベクトル、前記第２ベクトル及び前記第３ベクトルを記憶可能であり、
前記処理部は、複数の処理部分を含み、
前記複数の処理部分の１つは、前記第２更新の一部を実施可能であり、
前記複数の処理部分の別の１つは、前記第２更新の別の一部を実施可能である、請求項１に記載の計算装置。
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、前記第１更新、前記第２更新及び前記第３更新を実施可能であり、
前記記憶部は、前記第１ベクトル、前記第２ベクトル及び前記第３ベクトルを記憶可能であり、
前記処理部は、複数の処理部分を含み、
前記複数の処理部分の１つは、前記第３更新の一部を実施可能であり、
前記複数の処理部分の別の１つは、前記第３更新の別の一部を実施可能である、請求項１に記載の計算装置。
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、
前記第１更新を実施可能な第１処理部分と、
前記第２更新を実施可能な第２処理部分と、
前記第３更新を実施可能な第３処理部分と、
を含み、
前記記憶部は、
前記第１ベクトルを記憶可能な第１記憶部分と、
前記第２ベクトルを記憶可能な第２記憶部分と、
前記第３ベクトルを記憶可能な第３記憶部分と、
を含み、
前記第１記憶部分に記憶された更新前の前記第１ベクトルは、前記第１処理部分及び前記第３処理部分に供給され、
前記第２記憶部分に記憶された更新前の前記第２ベクトルは、前記第２処理部分及び前記第１処理部分に供給され、
前記第３記憶部分に記憶された更新前の前記第３ベクトルは、前記第３処理部分及び前記第１処理部分に供給され、
前記第１処理部分から出力される前記更新後の前記第１ベクトルは、前記第１記憶部分、前記第２処理部分及び前記第３処理部分に供給され、
前記第２処理部分から出力される前記更新後の第２ベクトルは、前記第２記憶部分に供給され、
前記第３処理部分から出力される前記更新後の第３ベクトルは、前記第３記憶部分に入力される、請求項１に記載の計算装置。
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、
前記第１更新を実施可能な第１処理部分と、
前記第２更新を実施可能な第２処理部分と、
前記第３更新を実施可能な第３処理部分と、
を含み、
前記記憶部は、
前記第１ベクトルを記憶可能な第１記憶部分と、
前記第２ベクトルを記憶可能な第２記憶部分と、
前記第３ベクトルを記憶可能な第３記憶部分と、
を含み、
前記第１記憶部分に記憶された更新前の前記第１ベクトルは、前記第１処理部分に供給され、
前記第２記憶部分に記憶された更新前の前記第２ベクトルは、前記第２処理部分及び前記第１処理部分に供給され、
前記第３記憶部分に記憶された更新前の前記第３ベクトルは、前記第３処理部分及び前記第１処理部分に供給され、
前記第１処理部分から出力される前記更新後の前記第１ベクトルは、前記第１記憶部分、前記第２処理部分及び前記第３処理部分に供給され、
前記第２処理部分から出力される前記更新後の第２ベクトルは、前記第２記憶部分に供給され、
前記第３処理部分から出力される前記更新後の第３ベクトルは、前記第３記憶部分に入力される、請求項１に記載の計算装置。
前記処理装置は、処理部及び記憶部を含み、
前記処理部は、
前記第１更新を実施可能な第１処理部分と、
前記第２更新を実施可能な第２処理部分と、
前記第３更新を実施可能な第３処理部分と、
を含み、
前記記憶部は、
前記第１ベクトルを記憶可能な第１記憶部分と、
前記第２ベクトルを記憶可能な第２記憶部分と、
前記第３ベクトルを記憶可能な第３記憶部分と、
を含み、
前記第１記憶部分に記憶された更新前の前記第１ベクトルは、前記第１処理部分及び前記第２処理部分に供給され、
前記第２記憶部分に記憶された更新前の前記第２ベクトルは、前記第２処理部分に供給され、
前記第３記憶部分に記憶された更新前の前記第３ベクトルは、前記第３処理部分及び前記第１処理部分に供給され、
前記第１処理部分から出力される前記更新後の前記第１ベクトルは、前記第１記憶部分及び前記第３処理部分に供給され、
前記第２処理部分から出力される前記更新後の第２ベクトルは、前記第２記憶部分及び前記第１処理部分に供給され、
前記第３処理部分から出力される前記更新後の第３ベクトルは、前記第３記憶部分に入力される、請求項１に記載の計算装置。
コンピュータに、処理手順を実施させる計算プログラムであって、
前記コンピュータは、最適化問題を解くことができ、
前記最適化問題において、目的関数ｆ（ｘ）と、複数の不等式制約または複数の等式制約の制約と、が設定され、
前記コンピュータは、前記制約が与えられたときに、目的関数ｆ（ｘ）の値が小さくなるような第１ベクトルを求め、
前記処理手順は、前記第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含み、
前記第１更新は、前記第２ベクトル、及び、前記第３ベクトルを用いて、前記第１ベクトルを更新することを含み、
前記第２更新は、前記第１ベクトルを用いて、前記第２ベクトルを更新することを含み、
前記処理手順を繰り返した後に得られる前記第１ベクトル、及び、前記処理手順を前記繰り返した後に得られる前記第１ベクトルの関数の少なくともいずれかの出力を出力し、
前記出力は、ｉ番目の値と、ｊ番目の値と、含み、
前記ｉは、１以上ｎ以下の整数であり、
前記ｎは、２以上の整数であり、
前記ｊは、１以上前記ｎ以下の整数であり、
前記ｊは、前記ｉとは異なり、
前記ｉ番目の前記値は、２値であり、
前記ｊ番目の前記値は、非２値であり、
前記第１ベクトルの変数は、前記ｉ番目の第１変数ｘ_ｉと、前記ｊ番目の第１変数ｘ_ｊと、含み、
前記第２ベクトルの変数は、前記ｉ番目の第２変数ｙ_ｉと、前記ｊ番目の第２変数ｙ_ｊと、含み、
前記第２更新は、前記ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前の前記ｉ番目の第２変数ｙ_ｉに加えて、前記ｉ番目の第２変数ｙ_ｉを更新することを含み、
前記第２更新は、前記ｊ番目の第１変数ｘ_ｊから計算される前記第１関数を更新前の前記ｊ番目の第２変数ｙ_ｉに加えて、前記ｊ番目の第２変数ｙ_ｉを更新することを含み、
前記コンピュータは、計算条件に関する情報に基づいて、前記ｉ番目の前記値を２値と設定し、前記ｊ番目の前記値を非２値と設定可能であり、
前記第３ベクトルの変数は、ｑ番目の第３変数ｕ _ｑを含み、
前記ｑは、１以上ｍ以下の整数であり、
前記ｍは、１以上の整数であり、
前記ｍは、前記第１ベクトルに関して設定される複数の不等式制約の数であり
前記第１更新において、

の第１式が計算され、
前記第２更新において、

の第２式が計算され、
前記第３更新において、

の第３式が計算され、
関数Ｐ _ｈ（ｘ）のｉ番目の要素は、

の第７式で表され、
前記Ａ ^Ｔは、行列Ａの転置行列であり、
前記μは、係数であり、
前記第２式の右辺の第２項は、前記第１関数であり、
前記βは、係数であり、
前記第２関数である前記第２式の第３項の関数ｄ（ｘ（ｋ＋１），ｋ）は、

の第４式で表され、
前記ｐ（ｋ）は、係数であり、
前記σは、係数であり、
Ｐ _g （ｗ）のq番目の要素は、

の第８式で表され、
前記第３ベクトルの更新は、

の第９式で表され、
非２値の前記ｊ番目の前記値について、前記第２式の前記第３項が削除される、計算プログラム。
コンピュータに、処理手順を実施させる計算プログラムを記録したコンピュータ読み取り可能な記録媒体であって、
前記コンピュータは、最適化問題を解くことができ、
前記最適化問題において、目的関数ｆ（ｘ）と、複数の不等式制約または複数の等式制約の制約と、が設定され、
前記コンピュータは、前記制約が与えられたときに、目的関数ｆ（ｘ）の値が小さくなるような第１ベクトルを求め、
前記処理手順は、前記第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含み、
前記第１更新は、前記第２ベクトル、及び、前記第３ベクトルを用いて、前記第１ベクトルを更新することを含み、
前記第２更新は、前記第１ベクトルを用いて、前記第２ベクトルを更新することを含み、
前記処理手順を繰り返した後に得られる前記第１ベクトル、及び、前記処理手順を前記繰り返した後に得られる前記第１ベクトルの関数の少なくともいずれかの出力を出力し、
前記出力は、ｉ番目の値と、ｊ番目の値と、含み、
前記ｉは、１以上ｎ以下の整数であり、
前記ｎは、２以上の整数であり、
前記ｊは、１以上前記ｎ以下の整数であり、
前記ｊは、前記ｉとは異なり、
前記ｉ番目の前記値は、２値であり、
前記ｊ番目の前記値は、非２値であり、
前記第１ベクトルの変数は、前記ｉ番目の第１変数ｘ_ｉと、前記ｊ番目の第１変数ｘ_ｊと、含み、
前記第２ベクトルの変数は、前記ｉ番目の第２変数ｙ_ｉと、前記ｊ番目の第２変数ｙ_ｊと、含み、
前記第２更新は、前記ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前の前記ｉ番目の第２変数ｙ_ｉに加えて、前記ｉ番目の第２変数ｙ_ｉを更新することを含み、
前記第２更新は、前記ｊ番目の第１変数ｘ_ｊから計算される前記第１関数を更新前の前記ｊ番目の第２変数ｙ_ｉに加えて、前記ｊ番目の第２変数ｙ_ｉを更新することを含み、
前記コンピュータは、計算条件に関する情報に基づいて、前記ｉ番目の前記値を２値と設定し、前記ｊ番目の前記値を非２値と設定可能であり、
前記第３ベクトルの変数は、ｑ番目の第３変数ｕ _ｑを含み、
前記ｑは、１以上ｍ以下の整数であり、
前記ｍは、１以上の整数であり、
前記ｍは、前記第１ベクトルに関して設定される複数の不等式制約の数であり
前記第１更新において、

の第１式が計算され、
前記第２更新において、

の第２式が計算され、
前記第３更新において、

の第３式が計算され、
関数Ｐ _ｈ（ｘ）のｉ番目の要素は、

の第７式で表され、
前記Ａ ^Ｔは、行列Ａの転置行列であり、
前記μは、係数であり、
前記第２式の右辺の第２項は、前記第１関数であり、
前記βは、係数であり、
前記第２関数である前記第２式の第３項の関数ｄ（ｘ（ｋ＋１），ｋ）は、

の第４式で表され、
前記ｐ（ｋ）は、係数であり、
前記σは、係数であり、
Ｐ _g （ｗ）のq番目の要素は、

の第８式で表され、
前記第３ベクトルの更新は、

の第９式で表され、
非２値の前記ｊ番目の前記値について、前記第２式の前記第３項が削除される、
記録媒体。
処理装置に処理手順を実施させ、
前記処理装置は、最適化問題を解くことができ、
前記最適化問題において、目的関数ｆ（ｘ）と、複数の不等式制約または複数の等式制約の制約と、が設定され、
前記処理装置は、前記制約が与えられたときに、目的関数ｆ（ｘ）の値が小さくなるような第１ベクトルを求め、
前記処理手順は、前記第１ベクトルの第１更新、第２ベクトルの第２更新、及び、第３ベクトルの第３更新を含み、
前記第１更新は、前記第２ベクトル、及び、前記第３ベクトルを用いて、前記第１ベクトルを更新することを含み、
前記第２更新は、前記第１ベクトルを用いて、前記第２ベクトルを更新することを含み、
前記処理装置は、前記処理手順を繰り返した後に得られる前記第１ベクトル、及び、前記処理手順を前記繰り返した後に得られる前記第１ベクトルの関数の少なくともいずれかの出力を出力し、
前記出力は、ｉ番目の値と、ｊ番目の値と、含み、
前記ｉは、１以上ｎ以下の整数であり、
前記ｎは、２以上の整数であり、
前記ｊは、１以上前記ｎ以下の整数であり、
前記ｊは、前記ｉとは異なり、
前記ｉ番目の前記値は、２値であり、
前記ｊ番目の前記値は、非２値であり、
前記第１ベクトルの変数は、前記ｉ番目の第１変数ｘ_ｉと、前記ｊ番目の第１変数ｘ_ｊと、含み、
前記第２ベクトルの変数は、前記ｉ番目の第２変数ｙ_ｉと、前記ｊ番目の第２変数ｙ_ｊと、含み、
前記第２更新は、前記ｉ番目の第１変数ｘ_ｉから計算される第１関数及びｉ番目の第１変数ｘ_ｉから計算される第２関数を更新前の前記ｉ番目の第２変数ｙ_ｉに加えて、前記ｉ番目の第２変数ｙ_ｉを更新することを含み、
前記第２更新は、前記ｊ番目の第１変数ｘ_ｊから計算される前記第１関数を更新前の前記ｊ番目の第２変数ｙ_ｉに加えて、前記ｊ番目の第２変数ｙ_ｉを更新することを含み、
前記処理装置は、第１制御部を含み、
前記第１制御部は、計算条件に関する情報に基づいて、前記ｉ番目の前記値を２値と設定し、前記ｊ番目の前記値を非２値と設定可能であり、
前記第３ベクトルの変数は、ｑ番目の第３変数ｕ _ｑを含み、
前記ｑは、１以上ｍ以下の整数であり、
前記ｍは、１以上の整数であり、
前記ｍは、前記第１ベクトルに関して設定される複数の不等式制約の数であり
前記第１更新において、

の第１式が計算され、
前記第２更新において、

の第２式が計算され、
前記第３更新において、

の第３式が計算され、
関数Ｐ _ｈ（ｘ）のｉ番目の要素は、

の第７式で表され、
前記Ａ ^Ｔは、行列Ａの転置行列であり、
前記μは、係数であり、
前記第２式の右辺の第２項は、前記第１関数であり、
前記βは、係数であり、
前記第２関数である前記第２式の第３項の関数ｄ（ｘ（ｋ＋１），ｋ）は、

の第４式で表され、
前記ｐ（ｋ）は、係数であり、
前記σは、係数であり、
Ｐ _g （ｗ）のq番目の要素は、

の第８式で表され、
前記第３ベクトルの更新は、

の第９式で表され、
非２値の前記ｊ番目の前記値について、前記第２式の前記第３項が削除される、計算方法。