Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7675157B2 - 表示パネル及び表示装置 - Google Patents
[go: Go Back, main page]

JP7675157B2 - 表示パネル及び表示装置 - Google Patents

表示パネル及び表示装置 Download PDF

Info

Publication number
JP7675157B2
JP7675157B2 JP2023203243A JP2023203243A JP7675157B2 JP 7675157 B2 JP7675157 B2 JP 7675157B2 JP 2023203243 A JP2023203243 A JP 2023203243A JP 2023203243 A JP2023203243 A JP 2023203243A JP 7675157 B2 JP7675157 B2 JP 7675157B2
Authority
JP
Japan
Prior art keywords
active
sub
layer
substrate
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023203243A
Other languages
English (en)
Other versions
JP2024091473A (ja
Inventor
チアン マー
Original Assignee
深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 filed Critical 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司
Publication of JP2024091473A publication Critical patent/JP2024091473A/ja
Application granted granted Critical
Publication of JP7675157B2 publication Critical patent/JP7675157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、ディスプレイの技術分野に関し、特に表示パネル及び該表示パネルを有する表示装置に関する。
低温多結晶酸化物アレイ基板(Low Temperature Polycrystalline Oxide,LTPO)では、一般に低温ポリシリコン(Low Temperature Poly-Silicon,LTPS)とインジウムガリウム亜鉛酸化物(Indium Gallium Zinc Oxide,IGZO)のような金属酸化物との2つの材料により薄膜トランジスタ(Thin FilmTransistor,TFT)を製造し、ここで、LTPSは、TFTの駆動を担当し、金属酸化物は、TFTのスイッチングを担当する。LTPOアレイ基板は、電荷移動度がより高く、オフリーク電流がより低い利点を有し、画面作動時の全体的な消費電力を低減し、省電力の目的を達成することができる。
しかし、既存のLTPOアレイ基板を有する表示パネルでは、低温ポリシリコンTFTのゲートの上方に電極板が形成され、大きな占有スペースを必要とし、且つ低温ポリシリコンTFTと金属酸化物TFTがいずれも独立してLTPOアレイ基板に配置され、同様に大きな占有スペースを必要とするため、表示パネルのスペース利用率及び分解能の向上に不利である。
本発明の実施例は、第1トランジスタ及び第2トランジスタの占有スペースを低減し、表示パネルのスペース利用率及び分解能を向上させることができる表示パネル及び表示装置を提供する。
本発明の実施例は、
電気的に接続される第1トランジスタと第2トランジスタを含む表示パネルであって、前記第1トランジスタは、低温ポリシリコン材料からなる第1活性部を含み、前記第2トランジスタは、第2ゲート及び金属酸化物材料からなる第2活性部を含み、前記表示パネルは、
サブストレートと、
前記サブストレートに配置され、前記第1活性部を含む第1活性層と、
前記第1活性層の前記サブストレートから離れる一側に配置され、前記第1活性部の前記サブストレートから離れる一側に位置する前記第2活性部を含む第2活性層と、
前記第2活性層の前記第1活性層から離れる一側に配置され、前記第2活性部の前記第1活性部から離れる一側に位置する前記第2ゲートを含む第1金属層と、をさらに含み、
前記第2活性部の前記サブストレートにおける正投影と前記第1活性部の前記サブストレートにおける正投影は、少なくとも部分的に重なる、表示パネルを提供する。
本発明の一実施例において、前記第2トランジスタは、第2ソース及び第2ドレインをさらに含み、前記表示パネルは、前記第2活性層と前記第1活性層との間に配置される第2金属層をさらに含み、前記第2金属層は、前記第2ソース及び前記第2ドレインを含み、且つ前記第2活性部の両端は、それぞれ前記第2ソース及び前記第2ドレインに接続される。
本発明の一実施例において、前記第2活性部は、前記第2ソースの前記第1活性部から離れる側の面に位置する第2サブソース接触部、前記第2ドレインの前記第1活性部から離れる側の面に位置する第2サブドレイン接触部、及び前記第2サブソース接触部と前記第2サブドレイン接触部との間に接続される第2サブトレンチ部を含み、前記第2サブトレンチ部は、前記第2ソースと前記第2ドレインとの間に位置する。
本発明の一実施例において、前記第2サブソース接触部の材料の抵抗率、及び前記第2サブドレイン接触部の材料の抵抗率は、いずれも前記第2サブトレンチ部の材料の抵抗率に等しい。
本発明の一実施例において、前記第1トランジスタは、前記第1活性部の両端に重ね継がれる第1ソース及び第1ドレインを含み、
前記第2金属層は、前記第1ソース及び前記第1ドレインをさらに含み、且つ前記第2活性部は、前記第1ソースと前記第1ドレインとの間に位置する。
本発明の一実施例において、前記第1活性部は、前記第1ソースに接続される第1サブソース接触部、及び前記第1ドレインに接続される第1サブドレイン接触部を含み、前記第2ソースは、前記第1サブドレイン接触部に電気的に接続される。
本発明の一実施例において、前記第1ソースと前記第2ドレインは、間隔をおいて配置される。
本発明の一実施例において、前記表示パネルは、前記サブストレート内に配置される遮光層をさらに含み、前記第1活性部は、前記第1サブソース接触部と前記第1サブドレイン接触部との間に接続される第1サブトレンチ部をさらに含み、前記第1サブトレンチ部の前記サブストレートにおける正投影、及び前記第2サブトレンチ部の前記サブストレートにおける正投影は、いずれも前記遮光層の前記サブストレートにおける正投影以内に位置する。
本発明の一実施例において、前記表示パネルは、前記第1金属層の前記第2活性層から離れる一側に配置されるアノード層をさらに含み、前記アノード層は、前記第1トランジスタに電気的に接続されるアノードを含み、
前記第1金属層は、前記アノードと前記第1ドレインとの間に位置する転換部を含み、且つ前記アノードは、前記転換部を介して前記第1ドレインに接続される。
本発明の一実施例において、前記第2サブトレンチ部の前記サブストレートにおける正投影は、前記アノードの前記サブストレートにおける正投影以内に位置する。
本発明の一実施例において、前記表示パネルは、前記第2活性層と前記アノード層との間に配置される無機不活性化層及び有機平坦層をさらに含み、前記無機不活性化層が前記第2活性部を被覆し、前記有機平坦層が前記無機不活性化層を被覆する。
本発明の一実施例において、前記第1トランジスタは、前記第1活性部と前記第2活性部との間に配置される第1ゲート、及び前記第1ゲートと前記第2活性部との間に配置される電極板をさらに含み、
前記第2サブトレンチ部の前記サブストレートにおける正投影は、前記第1ゲートの前記サブストレートにおける正投影以内に位置し、及び/又は前記第2サブトレンチ部の前記サブストレートにおける正投影は、前記電極板の前記サブストレートにおける正投影以内に位置する。
本発明の上記目的に基づき、本発明の実施例は、前記表示パネルを含む表示装置をさらに提供する。
本発明の有益な効果は次のとおりである。本発明において、第1トランジスタの第1活性部と第2トランジスタの第2活性部とを少なくとも部分的に重ね合わせて配置することによって、第1トランジスタと第2トランジスタとを少なくとも部分的に重ね合わせることができ、第1トランジスタ及び第2トランジスタの占有スペースが効果的に低減し、表示パネルのスペース利用率及び分解能が向上する。
以下において、図面と併せて本発明の具体的な実施形態を詳細に説明することにより、本発明の技術的解決手段及び他の有益な効果を明らかにする。
関連技術における表示パネルの1つの断面構造図である。 本発明の実施例で提供される表示パネルの1つの断面構造図である。 本発明の実施例で提供される表示パネルの他の断面構造図である。 本発明の実施例で提供される表示パネルの別の断面構造図である。 本発明の実施例で提供される表示パネルのさらに別の断面構造図である。 本発明の実施例で提供される表示パネルの製造方法のフローチャートである。
以下において、本発明の実施例における図面を参照しながら、本発明の実施例における技術的解決手段を明確に、完全に説明する。当然ながら、説明される実施例は、本発明の実施例の一部に過ぎず、全ての実施例ではない。本発明における実施例に基づき、当業者が創造的な労力を要することなく得られた他の全ての実施例は、いずれも本発明の保護範囲に属するものとする。
以下の開示は、本発明の異なる構造を実現するために多くの異なる実施形態又は例を提供する。本発明の開示を簡略化するために、以下に特定の例における部品及び配置について説明する。当然ながら、それらは単なる例示であり、本発明を限定することを目的とするものではない。また、本発明は、異なる例において、参照数字及び/又は参照文字を繰り返すことができ、このような繰り返しは、簡略化及び明確化を目的とし、それ自体は、論じられた様々な実施形態及び/又は配置間の関係を示していない。また、本発明は、様々な特定の工程及び材料の例を提供するが、当業者であれば、他の工程の適用及び/又は他の材料の使用を意識することができる。
図1を参照し、関連技術では、LTPOアレイ基板を有する表示パネルにおいて、基板に低温ポリシリコン薄膜トランジスタA及び金属酸化物薄膜トランジスタBをそれぞれ製造し、且つ低温ポリシリコン薄膜トランジスタAのゲートの上方に容量プレート1を形成する必要があり、ここで、容量プレート1の面積が大きく、大きな占有スペースを必要とし、且つ低温ポリシリコン薄膜トランジスタA及び金属酸化物薄膜トランジスタBがいずれも独立してLTPOアレイ基板に配置され、同様に大きな占有スペースを必要とするため、表示パネルのスペース利用率及び分解能の向上に不利である。
図2を参照し、本発明の実施例は、表示パネルを提供し、該表示パネルは、電気的に接続される第1トランジスタT1と第2トランジスタT2を含み、第1トランジスタT1は、低温ポリシリコン材料からなる第1活性部21を含み、第2トランジスタT2は、第2ゲート41及び金属酸化物材料からなる第2活性部31を含む。
さらに、表示パネルは、サブストレート10と、第1活性層20と、第2活性層30と、第1金属層40とをさらに含み、第1活性層20は、サブストレート10に配置され、第1活性部21を含み、第2活性層30は、第1活性層20のサブストレート10から離れる一側に配置され、第1活性部21のサブストレート10から離れる一側に位置する第2活性部31を含み、第1金属層40は、第2活性層30の第1活性層20から離れる一側に配置され、第2活性部31の第1活性部21から離れる一側に位置する第2ゲート41を含む。
ここで、第2活性部31のサブストレート10における正投影と第1活性部21のサブストレート10における正投影は、少なくとも部分的に重なる。
実施及び適用の過程において、本発明の実施例は、第1トランジスタT1の第1活性部21と第2トランジスタT2の第2活性部31とを少なくとも部分的に重ね合わせて配置することによって、第1トランジスタT1と第2トランジスタT2とを少なくとも部分的に重ね合わせることができ、第1トランジスタT1及び第2トランジスタT2の占有スペースが効果的に低減し、表示パネルのスペース利用率及び分解能が向上する。また、本発明の実施例は、第2トランジスタT2の第2ゲート41を、第2活性部31の第1活性部21から離れる一側に配置しており、図1に示す関連技術に対して、第2ゲート41と電極板との空間的衝突を回避することができ、寄生容量の発生を低減することができ、表示パネルの信頼性及び安定性が向上する。
具体的には、図2を参照し、該表示パネルは、サブストレート10と、サブストレート10に配置される駆動回路層と、駆動回路層のサブストレート10から離れる一側に配置される発光機能層とを含む。
ここで、サブストレート10は、順次積層されて配置される第1フレキシブルサブストレート層11、第1水蒸気・酸素遮断層12、第2フレキシブルサブストレート層13、第2水蒸気・酸素遮断層14及び第3水蒸気・酸素遮断層15を含んでもよく、第1フレキシブルサブストレート層11、第2フレキシブルサブストレート層13の材料は、ポリイミド材料を含んでもよく、第1水蒸気・酸素遮断層12の材料、第2水蒸気・酸素遮断層14の材料及び第3水蒸気・酸素遮断層15は、酸化ケイ素材料と窒化ケイ素材料とのうちの少なくとも1つを含んでもよい。
駆動回路層がサブストレート10に配置され、且つ表示パネルは、サブストレート10と駆動回路層との間に配置されるバッファ層71をさらに含み、駆動回路層は、バッファ層71に配置される第1トランジスタT1及び第2トランジスタT2を含み、ここで、第1トランジスタT1と第2トランジスタT2とが電気的に接続され、第1トランジスタT1は、第1活性部21、第1ゲート61、電極板62、第1ソース51及び第1ドレイン52を含み、第2トランジスタT2は、第2活性部31、第2ゲート41、第2ソース53及び第2ドレイン54を含む。
さらに、駆動回路層は、バッファ層71に配置される第1活性層20と、第1活性層20を被覆する第1絶縁層72と、第1絶縁層72に配置される第1ゲート61と、第1ゲート61を被覆するゲート絶縁層73と、ゲート絶縁層73に配置される電極板62と、電極板62を被覆する第2絶縁層74と、第2絶縁層74に配置される第2金属層50と、第2金属層50に配置される第2活性層30と、第2金属層50及び第2活性層30を被覆する無機不活性化層75と、無機不活性化層75に配置される第1金属層40と、第1金属層40を被覆する有機平坦層76と、有機平坦層76に配置されるアノード層80と、アノード層80に配置される画素定義層77とを含む。
具体的には、第1活性層20は、第1活性部21を含み、且つ第1活性部21の材料は、低温ポリシリコン材料を含み、第1ゲート61は、第1活性部21のサブストレート10から離れる一側に配置され、電極板62は、第1ゲート61の第1活性部21から離れる一側に位置し、第2金属層50は、第1ソース51及び第1ドレイン52を含み、第1ソース51及び第1ドレイン52は、いずれも第2絶縁層74、ゲート絶縁層73及び第1絶縁層72を貫通して第1活性部21の両端に重ね継がれる。
対応して、第1活性部21は、第1ソース51に接続される第1サブソース接触部211、第1ドレイン52に接続される第1サブドレイン接触部212、及び第1サブソース接触部211と第1サブドレイン接触部212との間に接続される第1サブトレンチ部213を含む。
一実施例において、第1サブソース接触部211及び第1サブドレイン接触部212に対して導体化処理を行うことによって、第1サブソース接触部211の材料の抵抗率及び第1サブドレイン接触部212の材料の抵抗率を第1サブトレンチ部213の材料の抵抗率より小さくすることができる。
第1トランジスタT1は、デュアルゲート薄膜トランジスタであってもよく、さらに、電極板62は、第1ゲート61とサブピクセルユニットの蓄積容量を構成し、表示設備の連続表示効果を改良することができる。
第2金属層50は、第2ソース53及び第2ドレイン54をさらに含み、第2活性層30は、第2活性部31を含み、第2活性部31は、一部が第2絶縁層74に位置し、且つ一部が第2ソース53及び第2ドレイン54の第1活性部21から離れる一側に延伸し、ここで、第2活性部31は、第2ソース53の第1活性部21から離れる側の面に位置する第2サブソース接触部311、第2ドレイン54の第1活性部21から離れる側の面に位置する第2サブドレイン接触部312、及び第2サブソース接触部311と第2サブドレイン接触部312との間に接続される第2サブトレンチ部313を含み、且つ第2サブトレンチ部313は、第2ソース53と第2ドレイン54との間に位置する。
説明すべきことは、プロセスにおいて、まず第2ソース53及び第2ドレイン54を形成し、次に第2活性部31を形成する必要があり、さらに第2ソース53と第2ドレイン54との間の距離を制御することによって、第2ソース53と第2ドレイン54との間に位置する第2サブトレンチ部313の長さを制御して、短いトレンチを有する第2トランジスタT2を実現することができる点である。
本発明の実施例において、第2活性部31のサブストレート10における正投影と第1活性部21のサブストレート10における正投影は少なくとも部分的に重なることによって、第2トランジスタT2と第1トランジスタT1とが少なくとも部分的に重なるようにすることができ、これにより第1トランジスタT1及び第2トランジスタT2の空間占有率を低減し、表示パネルのスペース利用率及び分解能を向上させる。また、電極板62の面積が大きく、本発明の実施例は、第2トランジスタT2の第2ゲート41を、第2活性部31の第1活性部21から離れる一側に配置するため、第2ゲート41と電極板62との空間的衝突を回避することができ、寄生容量の発生を低減することができ、表示パネルの信頼性及び安定性が向上する。
第1金属層40は、第2ゲート41を含み、且つ第2ゲート41は、第2活性部31の第1活性部21から離れる一側に位置する。
一実施例において、第2サブトレンチ部313は、第2ソース53と第2ドレイン54との間に接続され、さらに第2ゲート41に電圧が印加されると、第2サブトレンチ部313に電流チャンネルを形成することができ、さらに直接第2ソース53と第2ドレイン54との間に電流チャンネルを形成することができ、第2活性部31に対する導体化処理を必要としない。
関連技術では、図1に示すように、金属酸化物薄膜トランジスタBの活性層2は、ソース及びドレインとの電気的接続を形成するために、導体化処理を必要とするが、金属酸化物薄膜トランジスタBの活性層2は、金属酸化物プロセスを採用しているため、後続の膜層積層過程における熱プロセスの影響を受けやすく、これにより導体化された部分でキャリヤが発生して活性層のトレンチ部分へ拡散し、金属酸化物薄膜トランジスタBが不安定になり、且つ関連技術では、金属酸化物薄膜トランジスタBの活性層2の上方に層間絶縁層3と不活性化層4との2層の無機絶縁層が配置される。これに対して、本発明の実施例では、図2に示すように、第2活性部31を第1トランジスタT1の上方に配置し、第2活性部31の上方に無機不活性化層75という1層の無機絶縁層のみが配置され、第2活性部31の上方の無機絶縁層の数を減少することができ、さらに第2活性部31に対する、無機絶縁層の形成過程における熱プロセスの影響を低減することができ、第2トランジスタT2の安定性及び良品率がさらに向上する。
さらに、図2に示すように、第2ゲート41を第2活性部31に配置し、且つ第2ゲート41の被覆面積を大きくすることによって、第2ゲート41に対応する第2サブトレンチ部313は第2ソース53と第2ドレイン54との間に接続され、直接第2ソース53と第2ドレイン54との間に電流チャンネルを形成することができ、それにより第2活性部31が導体化を必要とせず、導体化の作業手順を省くことができ、且つ第2活性部31が熱プロセスの影響を受けてキャリヤの拡散が発生する現象を回避することができ、第2トランジスタT2の安定性及び良品率が向上する。
一実施例において、第2活性部31は導体化処理を必要としないため、第2サブソース接触部311の材料の抵抗率、第2サブドレイン接触部312の材料の抵抗率は、いずれも第2サブトレンチ部313の材料の抵抗率に等しい。
本発明の実施例において、第1ソース51、第1ドレイン52、第2ソース53及び第2ドレイン54は、同一のプロセスで形成することができ、工程の作業手順を省くことができ、且つ第2活性部31は、第1ソース51と第1ドレイン52との間に位置し、第2ドレイン54と第1ソース51は、間隔をおいて配置され、第2ソース53は、第1サブドレイン接触部212を介して第1ドレイン52との接続を実現し、即ち、第2ソース53は、第2絶縁層74、ゲート絶縁層73及び第1絶縁層72を貫通して第1サブドレイン接触部212に接続され得る。
さらに、表示パネルは、サブストレート10内に配置される遮光層17をさらに含み、第1サブトレンチ部213のサブストレート10における正投影は、遮光層17のサブストレート10における正投影の被覆範囲以内に位置する。
説明すべきことは、本発明の実施例において、サブストレート10内に遮光層17が形成され、遮光層17は、例えば、第2水蒸気・酸素遮断層14に位置して第3水蒸気・酸素遮断層15により被覆されるように、サブストレート10内の任意の隣接する2つの膜層の間に位置することができる点である。
一実施例において、遮光層17の被覆範囲を大きくし、即ち第2サブトレンチ部313のサブストレート10における正投影は、遮光層17のサブストレート10における正投影の被覆範囲以内に位置することによって、図2に示すように、光が第2活性部31のサブストレート10に近い一側から第2サブトレンチ部313に照射するのを阻止することができ、第2トランジスタT2の安定性が向上する。
一実施例において、第1ゲート61の被覆範囲を大きくし、即ち第2サブトレンチ部313のサブストレート10における正投影は、第1ゲート61のサブストレート10における正投影の被覆範囲以内に位置することによって、図3に示すように、光が第2活性部31のサブストレート10に近い一側から第2サブトレンチ部313に照射するのを阻止することができ、第2トランジスタT2の安定性が向上する。
一実施例において、電極板62の被覆範囲を大きくし、即ち第2サブトレンチ部313のサブストレート10における正投影は、電極板62のサブストレート10における正投影の被覆範囲以内に位置することによって、図4に示すように、光が第2活性部31のサブストレート10に近い一側から第2サブトレンチ部313に照射するのを阻止することができ、第2トランジスタT2の安定性が向上する。
一実施例において、遮光層17と、第1ゲート61と、電極板62とのうちの少なくとも2つの被覆範囲を大きくし、第2サブトレンチ部313のサブストレート10における正投影を、遮光層17のサブストレート10における正投影と、第1ゲート61のサブストレート10における正投影と、電極板62のサブストレート10における正投影とのうちの少なくとも2つの被覆範囲以内に位置させることができる。
また、表示パネルは、第1金属層40の第2活性層30から離れる一側に配置されるアノード層80をさらに含み、アノード層80は、第1トランジスタT1に電気的に接続されるアノード81を含み、且つアノード81は、第1ドレイン52に電気的に接続される。
一実施例において、第1金属層40は、転換部42をさらに含み、アノード81は、転換部42を介して第1ドレイン52に接続され、本発明の実施例は、アノード81と転換部42を同一層に製造することによって、工程の作業手順を簡略化し、工程コストを削減することができる。
ここで、第2サブトレンチ部313のサブストレート10における正投影は、アノード81のサブストレート10における正投影の被覆範囲以内に位置することによって、第2活性部31のサブストレート10から離れる一側の光が第2サブトレンチ部313に照射するのを阻止することができ、第2トランジスタT2の安定性がさらに向上する。
一実施例において、図5を参照し、第2ソース53と第2ドレイン54は接続され、即ち第2ソース53と第2ドレイン54は一体成型されて配置され、これにより工程の作業手順をさらに簡略化し、工程コストを削減することができる。
上文を承けて、本発明の実施例は、第1トランジスタT1の第1活性部21と第2トランジスタT2の第2活性部31とを少なくとも部分的に重ね合わせて配置することによって、第1トランジスタT1と第2トランジスタT2とを少なくとも部分的に重ね合わせることができ、第1トランジスタT1及び第2トランジスタT2の占有スペースが効果的に低減し、表示パネルのスペース利用率及び分解能が向上する。また、本発明の実施例は、第2トランジスタT2の第2ゲート41を、第2活性部31の第1活性部21から離れる一側に配置しており、従来技術に対して、第2ゲート41と電極板との空間的衝突を回避することができ、寄生容量の発生を低減することができ、表示パネルの信頼性及び安定性が向上する。
また、本発明の実施例は、表示パネルの製造方法をさらに提供し、該表示パネルは、上記の実施例に記載の表示パネルであり、図2を参照し、該表示パネルの製造方法は次のステップを含む。
サブストレート10を用意する。
サブストレート10に第1活性層20を形成し、第1活性層20は、第1トランジスタT1の第1活性部21を含み、第1活性部21は、低温ポリシリコン材料で製造する。
第1活性層20のサブストレート10から離れる一側に第2活性層30を形成し、第2活性層30は、第2トランジスタT2の第2活性部31を含み、第2活性部31は、第1活性部21のサブストレート10から離れる一側に形成され、金属酸化物材料で製造し、ここで、第2活性部31のサブストレート10における正投影と第1活性部21のサブストレート10における正投影は、少なくとも部分的に重なる。
第2活性層30の第1活性層20から離れる一側に第1金属層40を形成し、第1金属層40は、第2トランジスタT2の第2ゲート41を含み、第2ゲート41は、第2活性部31の第1活性部21から離れる一側に形成される。
具体的には、図2及び図6を参照し、該表示パネルの製造方法は、次のステップS10、S20、S30、S40を含む。
S10では、サブストレート10を用意する。
ステップS10において、サブストレート10は、順次積層されて配置される第1フレキシブルサブストレート層11、第1水蒸気・酸素遮断層12、第2フレキシブルサブストレート層13、第2水蒸気・酸素遮断層14及び第3水蒸気・酸素遮断層15を含んでもよく、第1フレキシブルサブストレート層11、第2フレキシブルサブストレート層13の材料は、ポリイミド材料を含んでもよく、第1水蒸気・酸素遮断層12の材料、第2水蒸気・酸素遮断層14の材料及び第3水蒸気・酸素遮断層15は、酸化ケイ素材料と窒化ケイ素材料とのうちの少なくとも1つを含んでもよい。
説明すべきことは、本発明の実施例において、サブストレート10内に遮光層17が形成され、遮光層17は、例えば、第2水蒸気・酸素遮断層14に位置して第3水蒸気・酸素遮断層15により被覆されるように、サブストレート10内の任意の隣接する2つの膜層の間に位置することができる点である。
S20では、サブストレート10に第1活性層20を形成し、第1活性層20は、第1トランジスタT1の第1活性部21を含み、第1活性部21は、低温ポリシリコン材料で製造する。
ステップS20において、サブストレート10にバッファ層71を形成する。
次に、バッファ層71のサブストレート10から離れる一側に第1トランジスタT1を形成し、具体的には、低温ポリシリコン材料を用いて第1活性部21をバッファ層71に形成することと、第1活性部21を被覆する第1絶縁層72をバッファ層71に形成することと、第1活性部21のサブストレート10から離れる一側に位置する第1ゲート61を第1絶縁層72に形成することと、第1ゲート61を被覆するゲート絶縁層73を第1絶縁層72に形成することと、第1ゲート61の第1活性部21から離れる一側に位置する電極板62をゲート絶縁層73に形成することと、電極板62を被覆する第2絶縁層74をゲート絶縁層73に形成することと、第1金属材料層を第2絶縁層74に形成することと、を含む。ここで、第1活性部21は、第1サブトレンチ部213、及び第1サブトレンチ部213の両側に接続される第1サブソース接触部211と第1サブドレイン接触部212を含む。
続いて、第1金属材料層に対してパターニング処理を行って第2金属層50を得て、第1トランジスタT1の第1ソース51及び第1ドレイン52を得て、且つ第1ソース51及び第1ドレイン52は、いずれも第2絶縁層74、ゲート絶縁層73及び第1絶縁層72を貫通してそれぞれ第1サブソース接触部211及び第1サブドレイン接触部212に接続される。
また、第2金属層50に第2トランジスタT2の第2ソース53及び第2ドレイン54がさらに形成されており、且つ第2トランジスタT2は第1トランジスタT1に電気的に接続される必要があるため、第2ソース53も、第2絶縁層74、ゲート絶縁層73及び第1絶縁層72を貫通して第1サブドレイン接触部212に接続してもよい。
S30では、第1活性層20のサブストレート10から離れる一側に第2活性層30を形成し、第2活性層30は、第2トランジスタT2の第2活性部31を含み、第2活性部31は、第1活性部21のサブストレート10から離れる一側に形成され、金属酸化物材料で製造し、ここで、第2活性部31のサブストレート10における正投影と第1活性部21のサブストレート10における正投影は、少なくとも部分的に重なる。
ステップS30において、第2金属層50のサブストレート10から離れる一側に金属酸化物層を形成し、且つ金属酸化物層の材料は、インジウムガリウム亜鉛酸化物であってもよい。
次に、金属酸化物層に対してパターニング処理を行って第2活性層30を得、且つ第2活性層30は、パターニングされて形成された第2活性部31を含み、第2活性部31は、一部が第2絶縁層74に位置し、且つ一部が第2ソース53及び第2ドレイン54の第1活性部21から離れる一側に延伸し、ここで、第2活性部31は、第2ソース53の第1活性部21から離れる側の面に位置する第2サブソース接触部311、第2ドレイン54の第1活性部21から離れる側の面に位置する第2サブドレイン接触部312、及び第2サブソース接触部311と第2サブドレイン接触部312との間に接続される第2サブトレンチ部313を含む。
本発明の実施例において、第2活性部31のサブストレート10における正投影と第1活性部21のサブストレート10における正投影は少なくとも部分的に重なることによって、第2トランジスタT2と第1トランジスタT1とが少なくとも部分的に重なるようにすることができ、これにより第1トランジスタT1及び第2トランジスタT2の空間占有率を低減し、表示パネルのスペース利用率及び分解能を向上させる。
また、本発明の実施例において、まず第2ソース53及び第2ドレイン54を製造し、次に第2活性部31を製造し、さらに第2ソース53と第2ドレイン54との間の距離を制御することによって、第2ソース53と第2ドレイン54との間に位置する第2サブトレンチ部313の長さを制御して、短いトレンチを有する第2トランジスタT2を実現することができる。
第2金属層50及び第2活性層30を被覆する無機不活性化層75を第2絶縁層74に形成する。
S40では、第2活性層30の第1活性層20から離れる一側に第1金属層40を形成し、第1金属層40は、第2トランジスタT2の第2ゲート41を含み、第2ゲート41は、第2活性部31の第1活性部21から離れる一側に形成される。
ステップS40において、無機不活性化層75の第2活性層30から離れる一側に第2金属材料層を形成し、第2金属材料層に対してパターニング処理を行って第1金属層40を得、第1金属層40は、第2活性部31の第1活性部21から離れる一側に形成される第2ゲート41、及び第1ドレイン52の上方に位置する転換部42を含み、ここで、転換部42は、無機不活性化層75を貫通して第1ドレイン52に接続される。
本発明の実施例において、第2活性部31は、第2ソース53の第1活性部21から離れる側の面に位置する第2サブソース接触部311、第2ドレイン54の第1活性部21から離れる側の面に位置する第2サブドレイン接触部312、及び第2サブソース接触部311と第2サブドレイン接触部312との間に接続される第2サブトレンチ部313を含む。
一実施例において、第2サブトレンチ部313のサブストレート10における正投影は、遮光層17のサブストレート10における正投影の被覆範囲以内に位置し、第2活性部31のサブストレート10に近い一側の光が第2サブトレンチ部313に照射するのを阻止することができ、第2トランジスタT2の安定性がさらに向上する。
一実施例において、第2サブトレンチ部313は、第2ソース53と第2ドレイン54との間に接続され、さらに第2ゲート41に電圧が印加されると、第2サブトレンチ部313に電流チャンネルを形成することができ、さらに直接第2ソース53と第2ドレイン54との間に電流チャンネルを形成することができ、第2活性部31に対する導体化処理を必要としない。
説明すべきことは、本発明の実施例は、第2ゲート41を第2活性部31に配置し、且つ第2ゲート41の被覆面積を大きくすることによって、第2ゲート41に対応する第2サブトレンチ部313を第2ソース53と第2ドレイン54との間に接続し、直接第2ソース53と第2ドレイン54との間に電流チャンネルを形成することができ、第2活性部31が導体化を必要としないようにし、導体化の作業手順を省くことができ、且つ第2活性部31が熱プロセスの影響を受けてキャリヤの拡散が発生する現象を回避することができ、第2トランジスタT2の安定性及び良品率が向上する点である。
また、電極板62の面積が大きく、本発明の実施例は、第2トランジスタT2の第2ゲート41を、第2活性部31の第1活性部21から離れる一側に配置するため、第2ゲート41と電極板62との空間的衝突を回避することができ、寄生容量の発生を低減することができ、表示パネルの信頼性及び安定性が向上する。
次に、第1金属層40の第2活性層30から離れる一側に第1金属層40を被覆する有機平坦層76を形成する。
続いて、有機平坦層76の第1金属層40から離れる一側にアノード層80を形成し、アノード層80は、第1トランジスタT1に電気的に接続されるアノード81を含み、且つアノード81は、第1ドレイン52に電気的に接続され、さらにアノード81は、転換部42を介して第1ドレイン52に電気的に接続される。
ここで、第2サブトレンチ部313のサブストレート10における正投影は、アノード81のサブストレート10における正投影の被覆範囲以内に位置することによって、第2活性部31のサブストレート10から離れる一側の光が第2サブトレンチ部313に照射するのを阻止することができ、第2トランジスタT2の安定性がさらに向上する。
続いて、アノード層80を被覆する画素定義層77を有機平坦層76に形成し、且つ画素定義層77にはアノード81の一部の上面を露出させるために画素開口部が形成される。
上文を承けて、本発明の実施例は、第1トランジスタT1の第1活性部21と第2トランジスタT2の第2活性部31とを少なくとも部分的に重ね合わせて配置することによって、第1トランジスタT1と第2トランジスタT2とを少なくとも部分的に重ね合わせることができ、第1トランジスタT1及び第2トランジスタT2の占有スペースが効果的に低減し、表示パネルのスペース利用率及び分解能が向上する。また、本発明の実施例は、第2トランジスタT2の第2ゲート41を、第2活性部31の第1活性部21から離れる一側に配置しており、従来技術に対して、第2ゲート41と電極板との空間的衝突を回避することができ、寄生容量の発生を低減することができ、表示パネルの信頼性及び安定性が向上する。
また、本発明の実施例は、表示装置をさらに提供し、該表示装置は、上記の実施例に記載の表示パネル及び装置本体を含み、且つ表示パネルと装置本体とが一体に組み立てられる。
ここで、装置本体は、中枠、枠接着剤等を含んでもよく、該表示装置は、携帯電話、タブレット、テレビ等の表示端末であってもよく、本発明では限定されない。
上記の実施例において、各実施例に対する説明の重点はそれぞれ異なっており、ある実施例で詳細に説明されなかった部分については他の実施例における関連する説明を参照することができる。
以上、本発明の実施例で提供される表示パネル及び表示装置について詳細に説明した。本明細書では、本発明の原理及び実施形態について具体的な例を用いて説明したが、以上の実施例の説明は、本発明の技術的解決手段及びその主な要旨を容易に理解させるためのものに過ぎず、当業者であれば、前記各実施例に記載された技術的解決手段に対する修正、又はその技術的特徴の一部に対する同等な置換が可能であり、これらの修正又は同等な置換は、該当する技術的解決手段の本質を本発明の各実施例の技術的解決手段の範囲から逸脱させるものではないことは、当然理解されるものである。

Claims (10)

  1. 電気的に接続される第1トランジスタと第2トランジスタを含む表示パネルであって、前記第1トランジスタは、低温ポリシリコン材料からなる第1活性部を含み、前記第2トランジスタは、第2ゲート及び金属酸化物材料からなる第2活性部を含み、前記表示パネルは、
    サブストレートと、
    前記サブストレートに配置され、前記第1活性部を含む第1活性層と、
    前記第1活性層の前記サブストレートから離れる一側に配置され、前記第1活性部の前記サブストレートから離れる一側に位置する前記第2活性部を含む第2活性層と、
    前記第2活性層の前記第1活性層から離れる一側に配置され、前記第2活性部の前記第1活性部から離れる一側に位置する前記第2ゲートを含む第1金属層と、をさらに含み、
    前記第2活性部の前記サブストレートにおける正投影と前記第1活性部の前記サブストレートにおける正投影は、少なくとも部分的に重なり、
    前記第2トランジスタは、第2ソース及び第2ドレインをさらに含み、前記表示パネルは、前記第2活性層と前記第1活性層との間に配置される第2金属層をさらに含み、前記第2金属層は、前記第2ソース及び前記第2ドレインを含み、且つ前記第2活性部の両端は、それぞれ前記第2ソース及び前記第2ドレインに接続され、
    前記第2活性部は、前記第2ソースの前記第1活性部から離れる側の面に位置する第2サブソース接触部、前記第2ドレインの前記第1活性部から離れる側の面に位置する第2サブドレイン接触部、及び前記第2サブソース接触部と前記第2サブドレイン接触部との間に接続される第2サブトレンチ部を含み、前記第2サブトレンチ部は、前記第2ソースと前記第2ドレインとの間に位置し、
    前記第1トランジスタは、前記第1活性部と前記第2活性部との間に配置される第1ゲート、及び前記第1ゲートと前記第2活性部との間に配置される電極板をさらに含み、
    前記第2サブトレンチ部の前記サブストレートにおける正投影は、前記第1ゲートの前記サブストレートにおける正投影内に位置し、及び/又は、前記第2サブトレンチ部の前記サブストレートにおける正投影は、前記電極板の前記サブストレートにおける正投影内に位置することを特徴とする、表示パネル。
  2. 前記第2サブソース接触部の材料の抵抗率、及び前記第2サブドレイン接触部の材料の抵抗率は、いずれも前記第2サブトレンチ部の材料の抵抗率に等しいことを特徴とする、請求項に記載の表示パネル。
  3. 前記第1トランジスタは、前記第1活性部の両端に重ね継がれる第1ソース及び第1ドレインを含み、
    前記第2金属層は、前記第1ソース及び前記第1ドレインをさらに含み、且つ前記第2活性部は、前記第1ソースと前記第1ドレインとの間に位置することを特徴とする、請求項に記載の表示パネル。
  4. 前記第1活性部は、前記第1ソースに接続される第1サブソース接触部、及び前記第1ドレインに接続される第1サブドレイン接触部を含み、前記第2ソースは、前記第1サブドレイン接触部に電気的に接続されることを特徴とする、請求項に記載の表示パネル。
  5. 前記第1ソースと前記第2ドレインは、間隔をおいて配置されることを特徴とする、請求項に記載の表示パネル。
  6. 前記サブストレート内に配置される遮光層をさらに含み、前記第1活性部は、第1サブソース接触部と第1サブドレイン接触部との間に接続される第1サブトレンチ部をさらに含み、前記第1サブトレンチ部の前記サブストレートにおける正投影、及び前記第2サブトレンチ部の前記サブストレートにおける正投影は、いずれも前記遮光層の前記サブストレートにおける正投影内に位置することを特徴とする、請求項に記載の表示パネル。
  7. 前記第1金属層の前記第2活性層から離れる一側に配置されるアノード層をさらに含み、前記アノード層は、前記第1トランジスタに電気的に接続されるアノードを含み、
    前記第1金属層は、前記アノードと前記第1ドレインとの間に位置する転換部を含み、
    且つ前記アノードは、前記転換部を介して前記第1ドレインに接続されることを特徴とする、請求項に記載の表示パネル。
  8. 前記第2サブトレンチ部の前記サブストレートにおける正投影は、アノードの前記サブストレートにおける正投影内に位置することを特徴とする、請求項に記載の表示パネル。
  9. 前記第2活性層と前記アノード層との間に配置される無機不活性化層及び有機平坦層をさらに含み、前記無機不活性化層が前記第2活性部を被覆し、前記有機平坦層が前記無機不活性化層を被覆することを特徴とする、請求項に記載の表示パネル。
  10. 請求項1からのいずれか1項に記載の表示パネルを含むことを特徴とする、表示装置。
JP2023203243A 2022-12-22 2023-11-30 表示パネル及び表示装置 Active JP7675157B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211659341.0A CN116013934B (zh) 2022-12-22 2022-12-22 显示面板及显示装置
CN202211659341.0 2022-12-22

Publications (2)

Publication Number Publication Date
JP2024091473A JP2024091473A (ja) 2024-07-04
JP7675157B2 true JP7675157B2 (ja) 2025-05-12

Family

ID=86029665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023203243A Active JP7675157B2 (ja) 2022-12-22 2023-11-30 表示パネル及び表示装置

Country Status (3)

Country Link
US (1) US20240215313A1 (ja)
JP (1) JP7675157B2 (ja)
CN (1) CN116013934B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230069360A (ko) * 2021-11-12 2023-05-19 엘지디스플레이 주식회사 표시장치
CN119596579A (zh) * 2024-11-26 2025-03-11 北京京东方显示技术有限公司 显示基板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752426A (zh) 2013-12-26 2015-07-01 昆山国显光电有限公司 共栅极立体式cmos器件、oled器件及其制造方法
JP2020027133A (ja) 2018-08-09 2020-02-20 株式会社ジャパンディスプレイ 表示装置
US20200105799A1 (en) 2019-06-12 2020-04-02 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate and manufacturing method thereof, and display panel
US20220181420A1 (en) 2020-12-08 2022-06-09 Samsung Display Co., Ltd. Display device
JP2022090230A (ja) 2020-12-07 2022-06-17 セイコーエプソン株式会社 電気光学装置および電子機器
CN115472626A (zh) 2021-05-24 2022-12-13 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201338102A (zh) * 2012-03-14 2013-09-16 勝華科技股份有限公司 主動元件及主動元件陣列基板
CN110581142A (zh) * 2019-08-23 2019-12-17 武汉华星光电技术有限公司 阵列基板及其制造方法、显示面板
CN110797356B (zh) * 2019-11-28 2022-04-01 厦门天马微电子有限公司 一种阵列基板及显示装置
CN115172380A (zh) * 2022-06-10 2022-10-11 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752426A (zh) 2013-12-26 2015-07-01 昆山国显光电有限公司 共栅极立体式cmos器件、oled器件及其制造方法
JP2020027133A (ja) 2018-08-09 2020-02-20 株式会社ジャパンディスプレイ 表示装置
US20200105799A1 (en) 2019-06-12 2020-04-02 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate and manufacturing method thereof, and display panel
JP2022090230A (ja) 2020-12-07 2022-06-17 セイコーエプソン株式会社 電気光学装置および電子機器
US20220181420A1 (en) 2020-12-08 2022-06-09 Samsung Display Co., Ltd. Display device
CN115472626A (zh) 2021-05-24 2022-12-13 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN116013934A (zh) 2023-04-25
US20240215313A1 (en) 2024-06-27
CN116013934B (zh) 2025-11-28
JP2024091473A (ja) 2024-07-04

Similar Documents

Publication Publication Date Title
CN110649101B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US11107843B2 (en) Array substrate, manufacturing method thereof, and display panel
JP7675157B2 (ja) 表示パネル及び表示装置
CN113113425A (zh) 阵列基板及显示面板
CN106486495B (zh) 薄膜晶体管基板、显示器及其制造方法
CN111725243B (zh) 低温多晶氧化物阵列基板及其制作方法
CN114361182B (zh) 阵列基板、显示面板及阵列基板的制作方法
US12156432B2 (en) Display panel and display device
WO2020215603A1 (zh) Oled显示面板及其制备方法
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
US12224354B2 (en) Oxide thin film transistor, display panel and preparation method thereof
CN114203726B (zh) 显示面板及其制备方法
US9570482B2 (en) Manufacturing method and manufacturing equipment of thin film transistor substrate
US20220115540A1 (en) Thin film transistor and fabrication method thereof, array substrate and fabrication method thereof, and display panel
JP5328015B2 (ja) 画像表示システム及びその製造方法
US12507479B2 (en) Array substrate and display panel
WO2013143370A1 (zh) 薄膜晶体管、阵列基板及显示装置
CN115236907B (zh) 一种阵列基板、显示面板、显示装置和制作方法
WO2022001468A1 (zh) 薄膜晶体管、显示基板及显示装置
CN115513224B (zh) 显示面板及显示装置
US20190244824A1 (en) Array substrate, method for fabricating the same, display panel and method for fabricating the same
WO2024131419A1 (zh) 阵列基板及其制作方法、显示面板
US12224292B2 (en) Array substrate, display panel, and manufacturing method of array substrate
US20240107822A1 (en) Display panel and fabrication method thereof, and mobile terminal

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241022

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20241114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20241119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20250122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250425

R150 Certificate of patent or registration of utility model

Ref document number: 7675157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150