JP7675665B2 - Semiconductor device manufacturing apparatus and semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing apparatus and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP7675665B2 JP7675665B2 JP2022001382A JP2022001382A JP7675665B2 JP 7675665 B2 JP7675665 B2 JP 7675665B2 JP 2022001382 A JP2022001382 A JP 2022001382A JP 2022001382 A JP2022001382 A JP 2022001382A JP 7675665 B2 JP7675665 B2 JP 7675665B2
- Authority
- JP
- Japan
- Prior art keywords
- housing
- lead frame
- semiconductor device
- heating
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Die Bonding (AREA)
Description
本開示は、半導体装置の製造に関する。 This disclosure relates to the manufacture of semiconductor devices.
特許文献1に記載の半導体装置は、リードフレームと、接合材によりリードフレームに接合された制御用半導体素子(IC)および電力用半導体素子と、これらを封止する絶縁性の樹脂とを備えて構成される。このような半導体装置は、例えば、制御用半導体素子下と電力用半導体素子下とで異なる接合材を用い、制御用半導体素子をリードフレームに接合された後に電力用半導体素子をリードフレームに接合することにより製造される。
The semiconductor device described in
従来技術では、制御用半導体素子をリードフレームに接合する際に、リードフレームの全体を加熱するため、制御用半導体素子が接合されない部分を含むリードフレームの全体が酸化するという問題があった。 In conventional technology, when joining a control semiconductor element to a lead frame, the entire lead frame is heated, which creates the problem of oxidizing the entire lead frame, including the parts to which the control semiconductor element is not joined.
本開示は、上記の問題点を解決するためになされたものであり、リードフレームに制御用半導体素子を接合する際、リードフレーム全体の酸化を抑制することを目的とする。 This disclosure has been made to solve the above problems, and aims to suppress oxidation of the entire lead frame when joining a control semiconductor element to the lead frame.
本開示の半導体装置の製造装置は、半導体装置の仕掛品である複数のワークを収納する筐体と、筐体内に配置された複数のヒータープレートと、を備え、各ワークは、リードフレームと、リードフレームの第1領域上に熱硬化樹脂を介して搭載された制御用半導体素子と、を備え、各ヒータープレートは、筐体に収納された各ワークにおいてリードフレームの第1領域にのみ接触する。 The semiconductor device manufacturing apparatus of the present disclosure includes a housing that stores multiple workpieces that are in-process semiconductor devices, and multiple heater plates arranged within the housing, each workpiece including a lead frame and a control semiconductor element mounted on a first region of the lead frame via a thermosetting resin, and each heater plate contacts only the first region of the lead frame in each workpiece stored in the housing.
本開示の半導体装置の製造装置によれば、各ヒータープレートにより、各ワークにおいてリードフレームの制御用半導体素子が搭載された部分のみが加熱され、リードフレームに制御用半導体素子が接合される。このとき、リードフレームの制御用半導体素子が搭載されていない部分は加熱されないため、酸化が抑制される。 According to the semiconductor device manufacturing apparatus of the present disclosure, each heater plate heats only the portion of the lead frame on which the control semiconductor element is mounted in each workpiece, and the control semiconductor element is bonded to the lead frame. At this time, the portion of the lead frame on which the control semiconductor element is not mounted is not heated, so oxidation is suppressed.
<A.実施の形態1>
<A-1.構成>
図1は、実施の形態1に係る半導体装置101の断面図である。半導体装置101は、リードフレーム1、制御用半導体素子(IC)3、電力用半導体素子5,6、金属ワイヤ7、モールド樹脂8を備えて構成される。
<A. First embodiment>
<A-1. Configuration>
1 is a cross-sectional view of a
リードフレーム1は、導電性であり、例えば銅である。リードフレーム1は複数のリード11,12を含む。
The
リード11は、素子搭載部111、ワイヤ配線部112および端子部113を備える。リード11の素子搭載部111には制御用半導体素子3が熱硬化樹脂2によって接合される。リード11の素子搭載部111を第1領域とも称する。
The
リード12は、素子搭載部121、ワイヤ配線部122および端子部123を備える。リード12の素子搭載部121には複数の電力用半導体素子5,6がはんだ4によって接合される。
The
リード11のワイヤ配線部112と制御用半導体素子3との間、制御用半導体素子3と電力用半導体素子6との間、電力用半導体素子5,6間、電力用半導体素子5とリード12のワイヤ配線部122との間は、金属ワイヤ7で接続される。金属ワイヤ7は、例えばAlワイヤである。
リードフレーム1、制御用半導体素子3、電力用半導体素子5,6、および金属ワイヤ7は、端子部113,123を除きモールド樹脂8により封止される。端子部113,123はモールド樹脂8の両側面から突出し、上方向に曲げられている。
The
図1において、リードフレーム1に2つの電力用半導体素子5,6が搭載されているが、リードフレーム1に搭載される電力用半導体素子の個数は1つでもよいし、3つ以上でもよい。
In FIG. 1, two
<A-2.製造方法>
図2は、実施の形態1に係る半導体装置101の製造方法を示すフローチャートである。以下、図2に沿って半導体装置101の製造方法を説明する。
<A-2. Manufacturing method>
2 is a flowchart showing a method for manufacturing the
まず、銅などの金属素材の薄板を適切な形状にプレスすることにより、リードフレーム1を成形する(ステップS101)。このとき、リード11において素子搭載部111とワイヤ配線部112とに段差を設けてもよいし、リード12において素子搭載部121とワイヤ配線部122とに段差を設けてもよい。リードフレーム1は、複数の同一形状のユニットを含んでいてもよい。必要に応じて、リードフレーム1の適切な箇所に銀メッキ処理が施されていてもよい。
First, a thin sheet of a metal material such as copper is pressed into an appropriate shape to form the lead frame 1 (step S101). At this time, a step may be provided between the
図3は、ステップS101で作成されたリードフレーム1のうちのリード11の側面図である。図3は、熱硬化樹脂2が塗布される前のリード11を示している。
Figure 3 is a side view of the
次に、リード11の素子搭載部111に熱硬化樹脂2を塗布し、熱硬化樹脂2を介して素子搭載部111上に制御用半導体素子3を搭載する(ステップS102)。
Next, a
図4および図5には、一般的な樹脂ダイボンダを用いて制御用半導体素子3がリード11上に搭載される様子を示している。図4において、常温大気中でリード11を含むリードフレーム1が樹脂のディスペンスエリアに搬送される。そして、熱硬化樹脂2が入ったシリンジ22にディスペンサー21から圧力を加える事により、熱硬化樹脂2がリード11上に塗布される。熱硬化樹脂2は、銀含有率が半分以上の銀ペースト樹脂などである。
Figures 4 and 5 show how the
その後、図5に示されるように、熱硬化樹脂2上に制御用半導体素子3が搭載される。制御用半導体素子3は、個片化されたチップまたはウエハ上ダイシングされているチップである。制御用半導体素子3のリード11への搭載は手動でもよいし、一般的な樹脂ダイボンドが用いられてもよい。この時点で、熱硬化樹脂2は未硬化である。
Then, as shown in FIG. 5, the
次に、加熱装置30により熱硬化樹脂2を熱硬化させて、制御用半導体素子3とリード11とを接合させる(ステップS103)。
Next, the
図6は、加熱装置30の斜視図である。加熱装置30は、筐体31と、筐体31内に設けられた複数のヒータープレート32とを備えて構成される。
Figure 6 is a perspective view of the
筐体31は、1面が開口した直方体であり、水平方向より鉛直方向の寸法が大きい。筐体31は、右側面部材311、左側面部材312、上面部材313、下面部材314および背面部材315を備えて構成される。筐体31において、背面部材315に対向する前面には部材が無い。すなわち、筐体31の前面は開口であり、この開口を通して筐体31内にワーク10を出し入れすることが可能である。ここで、ワーク10とは、半導体装置101の仕掛品であり、制御用半導体素子3が搭載されたリードフレーム1である。
The
筐体31は、鉛直方向に複数のワーク10を収納可能である。言い換えれば、筐体31は複数のワーク10を収納する複数のワーク収納部を備えている。各ワーク収納部に収納された複数のワーク10は、筐体31内で鉛直方向に配列する。鉛直方向とは、図6の紙面における上下方向であり、筐体31の上面部材313および下面部材314に垂直な方向である。
The
従って、各ワーク10を加熱するヒータープレート32も、筐体31内で鉛直方向に複数配置される。例えば、ヒータープレート32は筐体31内に5個以上配置される。図6の例では、ヒータープレート32は筐体31内に6個配置されている。
Therefore,
図6には図示されていないが、筐体31の右側面部材311および左側面部材312には、筐体31内に突出する突起が設けられており、これらの突起によりワーク収納部が構成される。ワーク10はこれらの突起上に載置されることによって、筐体31内での位置が固定される。ワーク10を搭載するための突起は、筐体31の右側面部材311および左側面部材312に加え背面部材315に設けられていてもよい。
Although not shown in FIG. 6, the
複数のヒータープレート32は、筐体31内の各ワーク収納部に対応する位置に配置される。すなわち、各ヒータープレート32は、筐体31内に収納された各ワーク10に対して下方から接触する位置に配置されている。
The
また、各ヒータープレート32は、各ワーク10の全体に接触するのではなく、各ワーク10の制御用半導体素子3が搭載された部分にのみ接触する。従って、各ヒータープレート32は、各ワーク10の第1領域、すなわち制御用半導体素子3が搭載された部分のみを加熱する。
In addition, each
上記では、筐体31の右側面部材311および左側面部材312に設けられた突起について説明した。しかし、右側面部材311および左側面部材312のうちヒータープレート32が設けられる側には突起がなく、ヒータープレート32の上に直接ワーク10が搭載されていてもよい。この場合、ヒータープレート32は筐体31の右側面部材311または左側面部材312に固定され、さらに背面部材315に固定されていてもよい。
The above describes the protrusions provided on the
熱硬化樹脂2の融点は140℃を想定するため、筐体31の耐熱温度は150℃以上とする。筐体31は例えばステンレス銅で構成される。
The melting point of the
筐体31内に、ワーク10をヒータープレート32に対して鉛直方向に押さえつけるワーク押えが設けられていてもよい。これにより、筐体31内に収納されたワーク10をヒータープレート32に確実に接触させることができる。ワーク押えは、自重でワーク10を押える構成であってもよいし、ばねの弾性力によってワーク10を押える構成であってもよい。
A workpiece holder may be provided inside the
図6において、複数のヒータープレート32は筐体31内で互いに平行に配置されている。また、筐体31内に収納された複数のワーク10は互いに平行であると共に、複数のヒータープレート32に対しても平行である。
In FIG. 6, the
図6において、各ヒータープレート32の平面視における面積は、筐体31の上面部材313または下面部材314の面積よりも小さい。ここで平面視とは、上面部材313または下面部材314に対して垂直な方向から見ることを意味する。
In FIG. 6, the area of each
筐体31の平面視における寸法は、ワーク10の平面視における寸法よりやや大きい程度あればよい。すなわち、筐体31の上面部材313または下面部材314の寸法は、縦方向の長さおよび横方向の長さが共に、ワーク10の寸法より1cm大きい程度であればよい。
The dimensions of the
ヒータープレート32の平面視における面積は、筐体31の平面視における面積の2/3以下であり、より望ましくは1/2以下である。
The area of the
図2のステップS103では、図6に示された筐体31内にあるヒータープレート32上に、熱硬化樹脂2および制御用半導体素子3が搭載されたリードフレーム1、すなわちワーク10を配置する。ワーク10の配置は手動であってもよいし、装置が用いられてもよい。
In step S103 in FIG. 2, the
そして、ヒータープレート32の温度を140℃付近で2時間維持することにより、リードフレーム1の第1領域のみ直接加熱する。これを第1加熱とも称する。第1加熱により、第1領域が酸化してワイヤボンドの品質悪化が懸念される場合、窒素(N2)気体を使用して酸素低減雰囲気内で樹脂加熱を行ってもよい。
Then, the temperature of the
次に、リード12の素子搭載部121にはんだ4を塗布し、はんだ4を介して素子搭載部121上に電力用半導体素子5,6を接合する(ステップS104)。電力用半導体素子5,6は、個片化されたチップまたはウエハ上ダイシングされたチップである。電力用半導体素子5,6の接合は、ワーク10を加熱することにより行われる。この加熱を、制御用半導体素子3の接合時の第1加熱と区別して第2加熱とも称する。第2加熱の温度は270℃付近とし、酸素濃度低減環境下にて冷却機構を設けた状態ではんだ付けが行われる。
Next,
はんだ4による電力用半導体素子5,6の接合は、筐体31内でヒータープレート32および冷却プレート(図示せず)を用いて、熱硬化樹脂2の硬化と同時に行ってもよいし、一般的なはんだダイボンダを使用してもよい。
The joining of the
次に、電力用半導体素子5,6とリード12のワイヤ配線部122との段差を考慮し、両者をAlワイヤでボンディングする(ステップS105)。Alワイヤの径および本数は、電力用半導体素子5,6を流れる電流により定められる。Alワイヤボンディングの際には、超音波によりAlワイヤの酸化膜が除去される。Alワイヤボンディングは手動で行われても良いし、一般的なワイヤボンダを用いて行われてもよい。
Next, taking into consideration the step between the
次に、制御用半導体素子3とリード11のワイヤ配線部112との段差を考慮し、両者をAuワイヤでボンディングする(ステップS106)。Auワイヤの本数は、制御用半導体素子3を流れる電流により定められる。Auワイヤの直径は40μmほどである。Auワイヤは、リードフレーム1を熱しながら超音波熱圧着によりボンディングされてもよい。Auワイヤボンディングは、手動でも装置を用いて行われてもよい。また、AuワイヤにかえてCuワイヤでもAgワイヤでもよい。
Next, taking into consideration the step between the
次に、トランスファーモールドにより、リードフレーム1に搭載された制御用半導体素子3および電力用半導体素子5,6、ならびにワイヤボンド配線をモールド樹脂8で封止する(ステップS107)。モールド樹脂8は熱硬化樹脂である。まず、モールド樹脂8は175℃程度で加熱され、その後アフターキュアとして170℃で10時間程加熱され、硬化される。ここでは、ステップS103における第1加熱またはステップS104における第2加熱で用いられた加熱装置30を、筐体31におけるヒータープレート32の鉛直方向の高さを変更して用いてもよい。
Next, the
その後、リードフレーム1の不要部分、およびモールド樹脂8のバリ等をカットする(ステップS108)。リードフレーム1の不要部分は、リードフレーム1の形状により変更する。本ステップは、手動で行われてもよいし、装置を用いて行われてもよい。
After that, unnecessary parts of the
次に、リードフレーム1の端子部113,123にめっきを行う(ステップS109)。本ステップは、手動で行われてもよいし、装置を用いて行われてもよい。
Next, plating is performed on the
その後、リードフレーム1の端子部113,123を適切な形状に曲げる(ステップS110)。
Then, the
最後に、モジュールのテストを実施し(ステップS111)、図1に記載の半導体装置101が完成する。
Finally, the module is tested (step S111), and the
<A-3.効果>
実施の形態1に係る半導体装置の製造装置である加熱装置30は、半導体装置101の仕掛品である複数のワーク10を収納する筐体31と、筐体31内に配置された複数のヒータープレート32と、を備える。各ワーク10は、リードフレーム1と、リードフレーム1の第1領域であるリード11の素子搭載部111上に熱硬化樹脂2を介して搭載された制御用半導体素子3と、を備える。各ヒータープレート32は、筐体31に収納された各ワーク10の素子搭載部111にのみ接触する。従って、加熱装置30によれば、リードフレーム1に制御用半導体素子3を接合する際、リードフレーム1のうち制御用半導体素子3が搭載された部分である素子搭載部111のみが加熱され、他の部分は加熱されないため、他の部分の酸化が抑制される。
<A-3. Effects>
The
また、実施の形態1において、筐体31は、水平方向より鉛直方向の寸法が大きく、かつ一面が開口となった直方体であり、複数のワーク10を鉛直方向に配列して収納するものであってもよい。そして、鉛直方向からみた平面視において、各ヒータープレート32の面積は筐体31の面積の2/3以下であってもよい。このような構成により、加熱装置30によれば、複数のワーク10を一括処理することが出来ると共に、各ヒータープレート32により各ワーク10の素子搭載部111のみが加熱されるため、リードフレーム1の素子搭載部111以外の酸化が抑制される。
In addition, in the first embodiment, the
また、実施の形態1において、各ヒータープレート32は、筐体31の開口に接する側面部材または開口に対向する背面部材に固定されてもよい。このような構成によれば、ヒータープレート32の上にワーク10を搭載することができるため、ワーク10を搭載するために筐体31の側面部材などに突起を設ける必要がない。
In addition, in the first embodiment, each
実施の形態1に係る半導体装置の製造方法は、リードフレーム1と、リードフレーム1の第1領域である素子搭載部111上に熱硬化樹脂2を介して搭載された制御用半導体素子3と、を備える少なくとも1つのワーク10を準備し、少なくとも1つのワーク10の素子搭載部111のみを第1加熱として加熱する。従って、リードフレーム1に制御用半導体素子3を接合する際、リードフレーム1の素子搭載部111以外の部分の酸化が抑制される。
The manufacturing method of the semiconductor device according to the first embodiment involves preparing at least one
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 The embodiments can be freely combined, modified, or omitted as appropriate.
1 リードフレーム、2 熱硬化樹脂、3 制御用半導体素子、4 はんだ、5,6 電力用半導体素子、7 金属ワイヤ、8 モールド樹脂、10 ワーク、11,12 リード、21 ディスペンサー、22 シリンジ、30 加熱装置、31 筺体、32 ヒータープレート、101 半導体装置、111,121 素子搭載部、112,122 ワイヤ配線部、113,123 端子部、311 右側面部材、312 左側面部材、313 上面部材、314 下面部材、315 背面部材。 1 Lead frame, 2 Thermosetting resin, 3 Control semiconductor element, 4 Solder, 5, 6 Power semiconductor element, 7 Metal wire, 8 Molding resin, 10 Work, 11, 12 Lead, 21 Dispenser, 22 Syringe, 30 Heating device, 31 Housing, 32 Heater plate, 101 Semiconductor device, 111, 121 Element mounting portion, 112, 122 Wire wiring portion, 113, 123 Terminal portion, 311 Right side member, 312 Left side member, 313 Top member, 314 Bottom member, 315 Back member.
Claims (10)
前記筐体内に配置された複数のヒータープレートと、を備え、
各前記ワークは、
リードフレームと、
前記リードフレームの第1領域上に熱硬化樹脂を介して搭載された制御用半導体素子と、を備え、
各前記ヒータープレートは、前記筐体に収納された各前記ワークにおいて前記リードフレームの前記第1領域にのみ接触する、
半導体装置の製造装置。 a housing for housing a plurality of workpieces which are in-process semiconductor devices;
a plurality of heater plates disposed within the housing;
Each of the workpieces is
A lead frame;
a control semiconductor element mounted on the first region of the lead frame via a thermosetting resin;
each of the heater plates contacts only the first region of the lead frame in each of the workpieces housed in the housing;
Manufacturing equipment for semiconductor devices.
前記鉛直方向からみた平面視において、各前記ヒータープレートの面積は前記筐体の面積の2/3以下である、
請求項1に記載の半導体装置の製造装置。 The housing is a rectangular parallelepiped having a larger vertical dimension than a horizontal dimension and one side open, and stores the plurality of workpieces arranged in the vertical direction;
When viewed in a plan view from the vertical direction, the area of each of the heater plates is ⅔ or less of the area of the housing.
2. The apparatus for manufacturing a semiconductor device according to claim 1.
請求項2に記載の半導体装置の製造装置。 Each of the heater plates is fixed to a side member in contact with the opening of the housing or a back member facing the opening.
3. The apparatus for manufacturing a semiconductor device according to claim 2.
請求項1から請求項3のいずれか1項に記載の半導体装置の製造装置。 The heat resistance temperature of the housing is 150° C. or higher.
The manufacturing apparatus for a semiconductor device according to any one of claims 1 to 3.
請求項1から請求項4のいずれか1項に記載の半導体装置の製造装置。 Further comprising a workpiece holder for pressing each of the workpieces stored in the housing against each of the heater plates.
5. The manufacturing apparatus for a semiconductor device according to claim 1.
前記少なくとも1つのワークにおいて前記リードフレームの前記第1領域のみを第1加熱として加熱する、
半導体装置の製造方法。 preparing at least one workpiece including a lead frame and a control semiconductor element mounted on a first region of the lead frame via a thermosetting resin;
heating only the first region of the lead frame in the at least one workpiece as a first heating;
A method for manufacturing a semiconductor device.
請求項6に記載の半導体装置の製造方法。 The first heating is performed by at least one heater plate disposed under the first region of the at least one workpiece.
The method for manufacturing a semiconductor device according to claim 6 .
前記少なくとも1つのヒータープレートは複数のヒータープレートであり、
前記第1加熱において、各前記ワークは各前記ヒータープレートにより同時に加熱される、
請求項7に記載の半導体装置の製造方法。 the at least one workpiece is a plurality of workpieces;
the at least one heater plate is a plurality of heater plates;
In the first heating, each of the workpieces is heated simultaneously by each of the heater plates.
The method for manufacturing a semiconductor device according to claim 7 .
請求項8に記載の半導体装置の製造方法。 The first heating is performed by arranging the plurality of workpieces in one direction and storing them in a housing, and by using the plurality of heater plates arranged in the housing.
The method for manufacturing a semiconductor device according to claim 8 .
請求項6から請求項9のいずれか1項に記載の半導体装置の製造方法。 After the first heating, at least one power semiconductor element is mounted on a second region of the lead frame that is different from the first region, via a bonding material different from the thermosetting resin, and the at least one workpiece on which the at least one power semiconductor element is mounted is heated as a second heating at a temperature higher than that of the first heating.
The method for manufacturing a semiconductor device according to any one of claims 6 to 9.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022001382A JP7675665B2 (en) | 2022-01-07 | 2022-01-07 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022001382A JP7675665B2 (en) | 2022-01-07 | 2022-01-07 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023101058A JP2023101058A (en) | 2023-07-20 |
| JP7675665B2 true JP7675665B2 (en) | 2025-05-13 |
Family
ID=87201796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022001382A Active JP7675665B2 (en) | 2022-01-07 | 2022-01-07 | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7675665B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012038985A (en) | 2010-08-10 | 2012-02-23 | Fuji Electric Co Ltd | Soldering device and magazine |
| JP2012146816A (en) | 2011-01-12 | 2012-08-02 | Dainippon Printing Co Ltd | Semiconductor device, method for manufacturing the same and lighting apparatus |
| JP2013239479A (en) | 2012-05-11 | 2013-11-28 | Denso Corp | Semiconductor device |
| WO2017187998A1 (en) | 2016-04-26 | 2017-11-02 | 三菱電機株式会社 | Semiconductor device |
| WO2019216161A1 (en) | 2018-05-09 | 2019-11-14 | 三菱電機株式会社 | Power semiconductor module, method for producing same and electric power converter |
-
2022
- 2022-01-07 JP JP2022001382A patent/JP7675665B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012038985A (en) | 2010-08-10 | 2012-02-23 | Fuji Electric Co Ltd | Soldering device and magazine |
| JP2012146816A (en) | 2011-01-12 | 2012-08-02 | Dainippon Printing Co Ltd | Semiconductor device, method for manufacturing the same and lighting apparatus |
| JP2013239479A (en) | 2012-05-11 | 2013-11-28 | Denso Corp | Semiconductor device |
| WO2017187998A1 (en) | 2016-04-26 | 2017-11-02 | 三菱電機株式会社 | Semiconductor device |
| WO2019216161A1 (en) | 2018-05-09 | 2019-11-14 | 三菱電機株式会社 | Power semiconductor module, method for producing same and electric power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023101058A (en) | 2023-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6951982B2 (en) | Packaged microelectronic component assemblies | |
| JP4260263B2 (en) | Semiconductor device | |
| US8314493B2 (en) | Method for manufacturing a package-on-package type semiconductor device | |
| US20030030131A1 (en) | Semiconductor package apparatus and method | |
| JPH11345915A (en) | Stack package and method of manufacturing the same | |
| JPH09252065A (en) | Semiconductor device, manufacturing method thereof, and substrate frame | |
| US3590328A (en) | Module assembly and method of making same | |
| US20240347441A1 (en) | Semiconductor device package with thermal pad | |
| JP5200037B2 (en) | Power module | |
| JP7675665B2 (en) | Semiconductor device manufacturing apparatus and semiconductor device manufacturing method | |
| JP2008541431A (en) | Multi-chip module and manufacturing method | |
| JPWO2018138902A1 (en) | Power semiconductor device manufacturing method and power semiconductor device | |
| US7202105B2 (en) | Multi-chip semiconductor connector assembly method | |
| CN101800182B (en) | Method of manufacturing semiconductor device, and wire bonder | |
| CN101310379B (en) | Semiconductor device with a plurality of transistors | |
| US20250006510A1 (en) | Semiconductor device package with wettable flanks | |
| JP7183722B2 (en) | Board solder and semiconductor device manufacturing method | |
| CN101326636A (en) | Apparatus and method for assembling packaged semiconductor with top and bottom exposed | |
| US20250140739A1 (en) | Laser enhanced wire bonding for semiconductor device packages | |
| US20240258215A1 (en) | Wire bonded semiconductor device package | |
| US12532786B2 (en) | Semiconductor device package with vertically stacked passive component | |
| JP5026112B2 (en) | A method for manufacturing a semiconductor device. | |
| JP5026113B2 (en) | A method for manufacturing a semiconductor device. | |
| JP2004247383A (en) | Power module | |
| JP4357492B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7675665 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |