JP7675866B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP7675866B2 JP7675866B2 JP2023578411A JP2023578411A JP7675866B2 JP 7675866 B2 JP7675866 B2 JP 7675866B2 JP 2023578411 A JP2023578411 A JP 2023578411A JP 2023578411 A JP2023578411 A JP 2023578411A JP 7675866 B2 JP7675866 B2 JP 7675866B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- wiring portion
- region
- metal
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/48—Insulating materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
まず、本実施の形態の表示装置であるマイクロLED表示装置の構成例について説明する。図1は、一実施形態である表示装置の構成例を示す平面図である。図1では、表示領域DAと周辺領域PFAとの境界、制御回路5、駆動回路6、および複数の画素PIXのそれぞれを二点鎖線で示している。図2は、図1に示す画素周辺の回路の構成例を示す回路図である。
次に、図1に示す複数の画素PIXのそれぞれに配置されるLED素子の周辺構造について説明する。図3は、図1に示す表示装置の複数の画素のそれぞれに配置されるLED素子の周辺構造の一例を示す透過拡大平面図である。図4は、図3のA-A線に沿った拡大断面図である。図3では、半導体層、電極、および走査信号線の輪郭を点線で示している。
次に、図3に示す例において、映像信号配線VLと配線VSLとが交差する配線交差部LXPの構造について説明する。図9は、図3のB-B線に沿った拡大断面図である。図3に示すように、表示装置DSP1は、Y方向に沿って複数の画素PIX(図2参照)に亘って延び、かつ、配線32と電気的に接続される映像信号配線VLと、Y方向に交差(図3では直交)するX方向沿って複数の画素PIXに亘って延び、かつ、LED素子20のカソード電極20EKに電気的に接続された配線VSLと、を更に有している。
次に、図4および図5に示す有機絶縁膜の変形例について説明する。図11は、図3に対する変形例を示す透過平面図である。図12は、図11のC-C線に沿った拡大断面図である。図13は、図11のD-D線に沿った拡大断面図である。図14は、図13に対する変形例を示す拡大断面図である。
次に、上記以外の変形例について説明する。図15は、図4に対する他の変形例を示す拡大断面図である。図15に示す表示装置DSP4は、配線31および配線32の構造が、図4に示す表示装置DSP1と相違する。表示装置DSP4の場合、領域R2において、金属配線部30Aが、金属配線部30Bを介さずに、無機絶縁層13上に直接的に形成されている部分を有している。上記したように、銅の拡散を抑制する観点からは、無機絶縁層13と金属配線部30Aとが接触する部分の面積はできる限り小さい方が好ましい。ただし、図15に示すように、少なくとも半導体層50と重なる領域R1において、金属配線部30Aが配置されず、かつ金属配線部30Bが有機絶縁膜40に覆われていれば、加熱プロセスによる銅の拡散を抑制することはできる。
6 駆動回路
10 基板
10b,10f 面
11,12,13 無機絶縁層
20 LED素子(発光素子)
20EA アノード電極
20EK カソード電極
30A,30B 金属配線部
30Ab 下面
30AW,30BW 配線幅
30B1 第1膜
30B2 第2膜
30B3 第3膜
31,32,VSL 配線
40 有機絶縁膜
40H コンタクトホール
41 ジャンパ絶縁膜
50 半導体層
DA 表示領域
DE ドレイン電極
DSP1,DSP2,DSP3,DSP4,DSP5 表示装置
ED ドレイン電極
EG ゲート電極
ES ソース電極
GE ゲート電極
GL 走査信号線
Gs 制御信号
LXP 配線交差部
PFA 周辺領域
PIX,PIX1,PIX2 画素
PVS 基準電位(固定電位)
R1,R2,R3 領域
SE ソース電極
SW スイッチング素子
VL 映像信号配線
Vsg 映像信号
Claims (6)
- 第1画素を含み、行列状に配列される複数の画素と、
前記第1画素に形成された第1スイッチング素子と、
前記第1画素に搭載された第1発光素子と、
前記第1スイッチング素子のドレイン電極、および前記第1発光素子のアノード電極のそれぞれに電気的に接続された第1配線と、
前記第1スイッチング素子のソース電極に接続された第2配線と、
を有し、
前記第1スイッチング素子は、
第1基板上に形成された第1無機絶縁層と、
前記第1無機絶縁層上に形成された半導体層と、
前記半導体層のドレイン領域に接続されたドレイン電極と、
前記半導体層のソース領域に接続されたソース電極と、
前記半導体層を覆う第2無機絶縁層と、
を含み、
前記第1配線および前記第2配線のそれぞれは、
銅または銅合金である第1金属材料から成る第1金属配線部と、
前記第1金属配線部と電気的に接続され、前記第1金属材料とは異なる第2金属材料から成る第2金属配線部と、
を含み、
透過平面視において、
前記半導体層と重なる第1領域には、前記第2金属配線部が配置され、かつ、前記第1金属配線部が配置されず、
前記第1領域の周囲を囲むように配置され、かつ、前記半導体層と重ならない第2領域には、前記第1金属配線部および前記第1金属配線部と重なって延びる前記第2金属配線部のそれぞれが配置され、
前記第1領域に配置される前記第2金属配線部は、有機絶縁膜で覆われており、
前記第2領域は、前記第1金属配線部および前記第2金属配線部が、互いに接触した状態で同じ方向に延びている領域を含み、
前記第2金属材料はアルミニウムを含み、
前記第1金属配線部および前記第2金属配線部が、互いに接触している領域では、
前記第2金属配線部の側面および上面は、前記第1金属配線部に覆われている、表示装置。 - 請求項1において、
透過平面視において、
前記第1領域と前記第2領域とは互いに離間し、
前記第1領域と前記第2領域との間には、前記半導体層と重ならず、かつ、前記第1領域に接する第3領域があり、
前記第3領域には、前記第2金属配線部が配置され、かつ、前記第1金属配線部が配置されず、
前記第3領域に配置された前記第2金属配線部は、前記有機絶縁膜で覆われており、
前記第2金属材料は前記第1金属材料と比較して、前記半導体層に対して拡散し難い金属材料である、表示装置。 - 請求項1または2において、
前記第2領域は、前記第1金属配線部および前記第2金属配線部が、前記有機絶縁膜を介して互いに離間した状態で同じ方向に延びている領域を含む、表示装置。 - 請求項3において、
前記第1金属配線部と前記第2金属配線部とは、前記有機絶縁膜に形成されたコンタクトホールにおいて互いに接触し、かつ、電気的に接続されている、表示装置。 - 第1画素を含み、行列状に配列される複数の画素と、
前記第1画素に形成された第1スイッチング素子と、
前記第1画素に搭載された第1発光素子と、
前記第1スイッチング素子のドレイン電極、および前記第1発光素子のアノード電極のそれぞれに電気的に接続された第1配線と、
前記第1スイッチング素子のソース電極に接続された第2配線と、
第1方向に沿って複数の画素に亘って延び、かつ、前記第2配線と電気的に接続される映像信号配線と、
前記第1方向に交差する第2方向沿って複数の画素に亘って延び、かつ、前記第1発光素子のカソード電極に電気的に接続された第3配線と、
を有し、
前記第1スイッチング素子は、
第1基板上に形成された第1無機絶縁層と、
前記第1無機絶縁層上に形成された半導体層と、
前記半導体層のドレイン領域に接続されたドレイン電極と、
前記半導体層のソース領域に接続されたソース電極と、
前記半導体層を覆う第2無機絶縁層と、
を含み、
前記第1配線および前記第2配線のそれぞれは、
銅または銅合金である第1金属材料から成る第1金属配線部と、
前記第1金属配線部と電気的に接続され、前記第1金属材料とは異なる第2金属材料から成る第2金属配線部と、
を含み、
透過平面視において、
前記半導体層と重なる第1領域には、前記第2金属配線部が配置され、かつ、前記第1金属配線部が配置されず、
前記第1領域の周囲を囲むように配置され、かつ、前記半導体層と重ならない第2領域には、前記第1金属配線部および前記第1金属配線部と重なって延びる前記第2金属配線部のそれぞれが配置され、
前記第1領域に配置される前記第2金属配線部は、有機絶縁膜で覆われており、
前記映像信号配線および前記第3配線のそれぞれは、前記第1金属配線部および前記第2金属配線部を含み、
透過平面視において、前記映像信号配線と前記第3配線とが交差する配線交差部には、
前記映像信号配線および前記第3配線のうち、一方の配線の第2金属配線部と、
前記一方の配線の第2金属配線部を覆うジャンパ絶縁膜と、
前記ジャンパ絶縁膜上に形成された前記映像信号配線および前記第3配線のうち、他方の配線の第1金属配線部と、
が形成され、
前記配線交差部には、前記一方の配線の第1金属配線部および前記他方の配線の第2金属配線部が形成されず、
前記ジャンパ絶縁膜は、前記有機絶縁膜と同じ材料で形成されている、表示装置。 - 請求項1または2において、
前記第2金属配線部は、チタンからなる第1膜、前記第1膜を覆い、アルミニウムからなる第2膜、および前記第2膜を覆い、チタンから成る第3膜の積層膜である、表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022016134 | 2022-02-04 | ||
| JP2022016134 | 2022-02-04 | ||
| PCT/JP2022/046742 WO2023149105A1 (ja) | 2022-02-04 | 2022-12-19 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2023149105A1 JPWO2023149105A1 (ja) | 2023-08-10 |
| JP7675866B2 true JP7675866B2 (ja) | 2025-05-13 |
Family
ID=87552203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023578411A Active JP7675866B2 (ja) | 2022-02-04 | 2022-12-19 | 表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240387562A1 (ja) |
| JP (1) | JP7675866B2 (ja) |
| WO (1) | WO2023149105A1 (ja) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009211035A (ja) | 2008-02-06 | 2009-09-17 | Seiko Epson Corp | 電気光学装置、その駆動方法、電子機器 |
| JP2014022492A (ja) | 2012-07-17 | 2014-02-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその製造方法 |
| US20140203275A1 (en) | 2013-01-21 | 2014-07-24 | Samsung Display Co., Ltd. | Thin-film transistor and display device having the same |
| WO2015029286A1 (ja) | 2013-08-27 | 2015-03-05 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 |
| WO2015049818A1 (ja) | 2013-10-03 | 2015-04-09 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法 |
| JP2015119175A (ja) | 2013-11-15 | 2015-06-25 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| JP2015128151A (ja) | 2013-11-29 | 2015-07-09 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| WO2016084698A1 (ja) | 2014-11-28 | 2016-06-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US20170338211A1 (en) | 2016-05-20 | 2017-11-23 | Innolux Corporation | Display device |
| CN109786421A (zh) | 2019-02-28 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种显示装置、显示背板及制作方法 |
| CN112002764A (zh) | 2020-08-11 | 2020-11-27 | Tcl华星光电技术有限公司 | Tft器件及其制备方法、tft阵列基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114351A (ja) * | 1993-10-14 | 1995-05-02 | Casio Comput Co Ltd | 発光型表示装置およびその製造方法 |
-
2022
- 2022-12-19 WO PCT/JP2022/046742 patent/WO2023149105A1/ja not_active Ceased
- 2022-12-19 JP JP2023578411A patent/JP7675866B2/ja active Active
-
2024
- 2024-07-31 US US18/789,950 patent/US20240387562A1/en active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009211035A (ja) | 2008-02-06 | 2009-09-17 | Seiko Epson Corp | 電気光学装置、その駆動方法、電子機器 |
| JP2014022492A (ja) | 2012-07-17 | 2014-02-03 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその製造方法 |
| US20140203275A1 (en) | 2013-01-21 | 2014-07-24 | Samsung Display Co., Ltd. | Thin-film transistor and display device having the same |
| WO2015029286A1 (ja) | 2013-08-27 | 2015-03-05 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板 |
| WO2015049818A1 (ja) | 2013-10-03 | 2015-04-09 | パナソニック株式会社 | 薄膜トランジスタ基板の製造方法 |
| JP2015119175A (ja) | 2013-11-15 | 2015-06-25 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| JP2015128151A (ja) | 2013-11-29 | 2015-07-09 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| WO2016084698A1 (ja) | 2014-11-28 | 2016-06-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US20170338211A1 (en) | 2016-05-20 | 2017-11-23 | Innolux Corporation | Display device |
| CN109786421A (zh) | 2019-02-28 | 2019-05-21 | 京东方科技集团股份有限公司 | 一种显示装置、显示背板及制作方法 |
| CN112002764A (zh) | 2020-08-11 | 2020-11-27 | Tcl华星光电技术有限公司 | Tft器件及其制备方法、tft阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023149105A1 (ja) | 2023-08-10 |
| JPWO2023149105A1 (ja) | 2023-08-10 |
| US20240387562A1 (en) | 2024-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102944992B1 (ko) | 표시장치, 이의 제조방법 및 구동기판 | |
| TWI715052B (zh) | 顯示裝置 | |
| TWI738058B (zh) | 顯示裝置及陣列基板 | |
| KR102687709B1 (ko) | 표시 장치 | |
| JP3990374B2 (ja) | 有機電界発光表示装置 | |
| KR102688970B1 (ko) | 표시 장치 | |
| JP7515671B2 (ja) | 表示装置 | |
| CN107293567A (zh) | 显示装置和制造显示装置的方法 | |
| KR102814989B1 (ko) | 표시 장치 | |
| KR102814639B1 (ko) | 표시 장치 | |
| TW202015022A (zh) | 顯示裝置及陣列基板 | |
| US20200212126A1 (en) | Organic light emitting diode display device | |
| KR20200141548A (ko) | 유기 발광 표시 장치 | |
| US11765951B2 (en) | TFT array substrate including a heat dissipation layer in a curved region | |
| JP7261071B2 (ja) | 表示装置 | |
| KR20120042433A (ko) | 유기발광소자 및 그 제조방법 | |
| US20240204146A1 (en) | Display device | |
| KR20210018591A (ko) | 표시 장치 | |
| JP7675866B2 (ja) | 表示装置 | |
| JP7837049B2 (ja) | 表示装置および発光ダイオードチップ | |
| KR20060058515A (ko) | 발광 표시장치 및 그의 제조방법 | |
| JP7490504B2 (ja) | 表示装置 | |
| US20240339581A1 (en) | Display apparatus | |
| US20180358423A1 (en) | Display device | |
| JP7822613B2 (ja) | 電子装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20250218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250401 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7675866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |