JP7676178B2

JP7676178B2 - Current detection device, power supply device, and current detection method

Info

Publication number: JP7676178B2
Application number: JP2021051267A
Authority: JP
Inventors: 茂生角本
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2021-03-25
Filing date: 2021-03-25
Publication date: 2025-05-14
Anticipated expiration: 2041-03-25
Also published as: JP2022149217A

Description

本発明は、電流検出装置、電源装置、及び電流検出方法に関する。 The present invention relates to a current detection device, a power supply device, and a current detection method.

近年、ロゴスキーコイルを使用した電流を検出する電流検出装置が知られている（特許文献１を参照）。このような電流検出装置では、ロゴスキーコイルの出力を積分して、電流を検出している。 In recent years, a current detection device that detects current using a Rogowski coil has become known (see Patent Document 1). In such a current detection device, the output of the Rogowski coil is integrated to detect the current.

再公表ＷＯ２０１７／１５０７２６号公報Republished WO2017/150726

ところで、上述した従来の電流検出装置では、正確に電流を検出するためには、電流の検出前に、積分回路をリセットする必要がある。従来の電流検出装置を、例えば、ＤＣ－ＤＣコンバータなどのスイッチング部を備える電源装置に使用する場合には、スイッチングのサイクルごとに積分回路をリセットしており、スイッチング部の制御信号に基づいて、リセット信号を生成していた。
しかしながら、従来の電流検出装置では、例えば、電源装置が低負荷時にスイッチング部を間欠動作させる場合に、間欠により動作が停止している期間にリセットがかからずに、積分回路にオフセット電圧が生じて、検出する電流値の精度が低下することがあった。 In the conventional current detection device described above, in order to accurately detect a current, it is necessary to reset the integrating circuit before detecting the current. When the conventional current detection device is used in a power supply device equipped with a switching unit, such as a DC-DC converter, the integrating circuit is reset for each switching cycle, and a reset signal is generated based on a control signal from the switching unit.
However, in conventional current detection devices, for example, when the power supply device operates the switching unit intermittently when the load is low, a reset is not performed during the period when operation is stopped due to the intermittent operation, and an offset voltage is generated in the integration circuit, which can reduce the accuracy of the detected current value.

本発明は、上記問題を解決すべくなされたもので、その目的は、スイッチング部を間欠動作させる場合であっても、高精度に電流を検出することができる電流検出装置、電源装置、及び電流検出方法を提供することにある。 The present invention has been made to solve the above problems, and its purpose is to provide a current detection device, a power supply device, and a current detection method that can detect current with high accuracy even when the switching unit is operated intermittently.

上記問題を解決するために、本発明の一態様は、直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有し、電源装置を動作させるスイッチング部に流れる電流を検出する電流検出装置であって、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルと、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルと、リセット機能を有し、前記第１のロゴスキーコイルの出力を積分して第１検出信号を出力する第１積分回路と、リセット機能を有し、前記第２のロゴスキーコイルの出力を積分して第２検出信号を出力する第２積分回路と、前記第１検出信号と前記第２検出信号とに基づいて、前記スイッチング部に流れる電流を検出する検出処理部と、前記スイッチング部を間欠的に動作させる間欠動作モードである場合に、前記第１のスイッチング素子及び前記第２のスイッチング素子の両方を非導通状態にする停止期間の全期間において、前記第１積分回路及び前記第２積分回路をリセット状態に固定するリセット生成部とを備えることを特徴とする電流検出装置である。
また、本発明の一態様は、上記の電流検出装置において、前記リセット生成部は、前記間欠動作モードの前記停止期間の全期間において、前記第１積分回路をリセットする第１リセット信号をリセット状態にする第１リセットスイッチと、前記間欠動作モードの前記停止期間の全期間において、前記第２積分回路をリセットする第２リセット信号をリセット状態にする第２リセットスイッチと、前記間欠動作モードの前記停止期間の全期間において、前記第１リセットスイッチ及び前記第２リセットスイッチを制御して、前記第１リセット信号及び前記第２リセット信号を前記リセット状態に固定するリセット制御部とを備えることを特徴とする。 In order to solve the above problem, one aspect of the present invention is a current detection device having a first switching element and a second switching element connected in series, and detecting a current flowing through a switching unit that operates a power supply, the current detection device comprising: a first Rogowski coil that detects the current flowing through the first switching element; a second Rogowski coil that detects the current flowing through the second switching element; a first integrating circuit having a reset function that integrates the output of the first Rogowski coil and outputs a first detection signal; a second integrating circuit having a reset function that integrates the output of the second Rogowski coil and outputs a second detection signal; a detection processing unit that detects the current flowing through the switching unit based on the first detection signal and the second detection signal; and a reset generating unit that fixes the first integrating circuit and the second integrating circuit to a reset state during the entire stop period in which both the first switching element and the second switching element are made non-conductive when the switching unit is in an intermittent operation mode in which it operates intermittently.
Moreover, one aspect of the present invention is characterized in that, in the above-mentioned current detection device, the reset generation unit includes a first reset switch that sets a first reset signal that resets the first integration circuit to a reset state during the entire stop period of the intermittent operation mode, a second reset switch that sets a second reset signal that resets the second integration circuit to a reset state during the entire stop period of the intermittent operation mode, and a reset control unit that controls the first reset switch and the second reset switch to fix the first reset signal and the second reset signal to the reset state during the entire stop period of the intermittent operation mode.

また、本発明の一態様は、上記の電流検出装置において、前記リセット生成部は、連続した周期的に前記第１のスイッチング素子及び前記第２のスイッチング素子を交互に導通状態にする連続動作モードである場合に、前記第１のスイッチング素子が導通状態になる前に前記第１積分回路をリセットし、前記第１のスイッチング素子が導通状態になる期間をリセット解除状態にする第１リセット信号と、前記第２のスイッチング素子が導通状態になる前に前記第２積分回路をリセットし、前記第２のスイッチング素子が導通状態になる期間をリセット解除状態にする第２リセット信号とを生成することを特徴とする。 In addition, one aspect of the present invention is characterized in that in the above current detection device, when the reset generation unit is in a continuous operation mode in which the first switching element and the second switching element are alternately turned on in a continuous and cyclical manner, it generates a first reset signal that resets the first integration circuit before the first switching element becomes conductive and turns the period in which the first switching element is in a conductive state into a reset release state, and a second reset signal that resets the second integration circuit before the second switching element becomes conductive and turns the period in which the second switching element is in a reset release state.

また、本発明の一態様は、上記の電流検出装置において、前記リセット生成部は、前記第１のスイッチング素子を導通状態にする第１制御信号、及び前記第２のスイッチング素子を導通状態にする第２制御信号に基づいて、前記第１リセット信号及び前記第２リセット信号を生成することを特徴とする。 In one aspect of the present invention, in the above current detection device, the reset generation unit generates the first reset signal and the second reset signal based on a first control signal that sets the first switching element in a conductive state and a second control signal that sets the second switching element in a conductive state.

また、本発明の一態様は、上記の電流検出装置において、前記リセット生成部は、前記間欠動作モードの前記停止期間に、前記第１リセット信号をリセット状態にする第１リセットスイッチと、前記第２リセット信号をリセット状態にする第２リセットスイッチとを備えることを特徴とする。 In one aspect of the present invention, in the above current detection device, the reset generation unit includes a first reset switch that resets the first reset signal and a second reset switch that resets the second reset signal during the stop period of the intermittent operation mode.

また、本発明の一態様は、上記に記載の電流検出装置と、前記スイッチング部と、前記電流検出装置が検出した電流値に基づいて、前記スイッチング部を制御する電源制御部とを備えることを特徴とする電源装置である。 Another aspect of the present invention is a power supply device comprising the current detection device described above, the switching unit, and a power supply control unit that controls the switching unit based on the current value detected by the current detection device.

また、本発明の一態様は、上記の電源装置において、前記電源制御部は、前記電流値が所定の電流値以下である場合に、前記間欠動作モードにすることを特徴とする。 In one aspect of the present invention, in the power supply device described above, the power supply control unit switches the device to the intermittent operation mode when the current value is equal to or less than a predetermined current value.

また、本発明の一態様は、直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有し、電源装置を動作させるスイッチング部に流れる電流を検出する電流検出方法であって、リセット機能を有する第１積分回路が、前記第１のスイッチング素子に流れる電流を検出する第１のロゴスキーコイルの出力を積分して第１検出信号を出力する第１積分ステップと、リセット機能を有する第２積分回路が、前記第２のスイッチング素子に流れる電流を検出する第２のロゴスキーコイルの出力を積分して第２検出信号を出力する第２積分ステップと、検出処理部が、前記第１検出信号と前記第２検出信号とに基づいて、前記スイッチング部に流れる電流を検出する検出処理ステップと、リセット生成部が、前記スイッチング部を間欠的に動作させる間欠動作モードである場合に、前記第１のスイッチング素子及び前記第２のスイッチング素子の両方を非導通状態にする停止期間の全期間において、前記第１積分回路及び前記第２積分回路をリセット状態に固定するリセット生成ステップとを含むことを特徴とする電流検出方法である。 Another aspect of the present invention is a current detection method for detecting a current flowing through a switching unit having a first switching element and a second switching element connected in series and operating a power supply device, the current detection method including: a first integration step in which a first integrator circuit having a reset function integrates the output of a first Rogowski coil that detects the current flowing through the first switching element to output a first detection signal; a second integration step in which a second integrator circuit having a reset function integrates the output of a second Rogowski coil that detects the current flowing through the second switching element to output a second detection signal; a detection processing step in which a detection processing unit detects the current flowing through the switching unit based on the first detection signal and the second detection signal; and a reset generation step in which a reset generation unit fixes the first integrator circuit and the second integrator circuit to a reset state during the entire stop period in which both the first switching element and the second switching element are made non-conductive when the switching unit is in an intermittent operation mode in which the switching unit is operated intermittently.

本発明によれば、リセット機能を有する第１積分回路が、第１のロゴスキーコイルの出力を積分して第１検出信号を出力し、リセット機能を有する第２積分回路が、第２のロゴスキーコイルの出力を積分して第２検出信号を出力する。検出処理部が、第１検出信号と第２検出信号とに基づいて、スイッチング部に流れる電流を検出する。リセット生成部が、スイッチング部を間欠的に動作させる間欠動作モードである場合に、第１のスイッチング素子及び第２のスイッチング素子の両方を非導通状態にする停止期間に、第１積分回路及び第２積分回路をリセット状態に固定する。間欠動作モードの停止期間に、第１積分回路及び第２積分回路をリセット状態に固定するため、電流検出装置は、第１積分回路及び第２積分回路のオフセット電圧による影響を低減することができる。よって、電流検出装置は、スイッチング部を間欠動作させる場合であっても、高精度に電流を検出することができる。 According to the present invention, a first integrating circuit having a reset function integrates the output of the first Rogowski coil to output a first detection signal, and a second integrating circuit having a reset function integrates the output of the second Rogowski coil to output a second detection signal. A detection processing unit detects a current flowing through a switching unit based on the first detection signal and the second detection signal. When an intermittent operation mode is selected in which the switching unit is operated intermittently, a reset generating unit fixes the first integrating circuit and the second integrating circuit to a reset state during a stop period in which both the first switching element and the second switching element are in a non-conductive state. Since the first integrating circuit and the second integrating circuit are fixed to a reset state during a stop period in the intermittent operation mode, the current detection device can reduce the influence of the offset voltage of the first integrating circuit and the second integrating circuit. Therefore, the current detection device can detect a current with high accuracy even when the switching unit is operated intermittently.

本実施形態による電源装置の一例を示すブロック図である。1 is a block diagram showing an example of a power supply device according to an embodiment of the present invention; 本実施形態による電流検出装置の一例を示すブロック図である。1 is a block diagram showing an example of a current detection device according to an embodiment of the present invention; 本実施形態における積分回路の一例を示す回路図である。FIG. 2 is a circuit diagram illustrating an example of an integrating circuit according to the present embodiment. 本実施形態による電源装置の動作モードの切り替え処理の一例を示すフローチャートである。5 is a flowchart showing an example of a process for switching an operation mode of the power supply device according to the present embodiment. 本実施形態による電源装置の動作モードの切り替え処理及び電流検出処理を説明する図である。5A to 5C are diagrams illustrating the operation mode switching process and current detection process of the power supply device according to the present embodiment. 本実施形態による電流検出装置の動作の一例を示すフローチャートである。5 is a flowchart showing an example of the operation of the current detection device according to the present embodiment. 本実施形態による電流検出装置の動作の一例を示すタイミングチャートである。5 is a timing chart showing an example of the operation of the current detection device according to the present embodiment.

以下、本発明の一実施形態による電流検出装置、電源装置、及び電流検出方法について、図面を参照して説明する。 The current detection device, power supply device, and current detection method according to one embodiment of the present invention will be described below with reference to the drawings.

図１は、本実施形態による電源装置１の一例を示すブロック図である。
図１に示すように、電源装置１は、スイッチング素子（２１、２２）と、ロゴスキーコイル（１１、１２）と、検出処理部１３と、コンデンサ（１４、１６）と、コイル１５と、抵抗（１７、１８、２３、２４）と、制御ＩＣ（Integrated Circuit）３０とを備える。 FIG. 1 is a block diagram showing an example of a power supply device 1 according to the present embodiment.
As shown in FIG. 1 , the power supply device 1 includes switching elements (21, 22), Rogowski coils (11, 12), a detection processing unit 13, capacitors (14, 16), a coil 15, resistors (17, 18, 23, 24), and a control IC (Integrated Circuit) 30.

また、電源装置１は、例えば、ＤＣ－ＤＣコンバータなどのスイッチング電源装置であり、電源供給線Ｌ１と、グランド線Ｌ２と、電源出力線Ｌ３とを有している。
電源供給線Ｌ１は、例えば、バッテリなどの直流電源から直流電力が供給される電源線であり、グランド線Ｌ２は、グラウンドに接地されている接地電源線である。また、電源出力線Ｌ３は、電源供給線Ｌ１に供給された直流電力を変換した直流電力を出力する出力線である。 The power supply device 1 is, for example, a switching power supply device such as a DC-DC converter, and has a power supply line L1, a ground line L2, and a power output line L3.
The power supply line L1 is a power line to which DC power is supplied from a DC power source such as a battery, the ground line L2 is a ground power line connected to the ground, and the power output line L3 is an output line that outputs DC power obtained by converting the DC power supplied to the power supply line L1.

コンデンサ１４は、電源供給線Ｌ１とグランド線Ｌ２との間に接続され、電源供給線Ｌ１とグランド線Ｌ２との間の直流電圧を平滑化する平滑コンデンサである。
スイッチング素子２１（第１のスイッチング素子の一例）と、スイッチング素子２２（第２のスイッチング素子の一例）とは、電源供給線Ｌ１とグランド線Ｌ２との間に直列に接続され、電源装置１を動作させるスイッチング部２０を構成している。 The capacitor 14 is a smoothing capacitor that is connected between the power supply line L1 and the ground line L2 and smoothes the DC voltage between the power supply line L1 and the ground line L2.
A switching element 21 (an example of a first switching element) and a switching element 22 (an example of a second switching element) are connected in series between a power supply line L1 and a ground line L2, and constitute a switching section 20 that operates the power supply device 1.

スイッチング素子２１は、例えば、Ｎ型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、ソース端子がノードＮ１に、ドレイン端子が電源供給線Ｌ１に、ゲート端子（制御端子）が制御信号Ｇ１の信号線に、それぞれ接続されている。スイッチング素子２１は、Ｈｉｇｈ（ハイ）側のスイッチング素子である。 The switching element 21 is, for example, an N-type MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), with a source terminal connected to the node N1, a drain terminal connected to the power supply line L1, and a gate terminal (control terminal) connected to the signal line of the control signal G1. The switching element 21 is a high-side switching element.

スイッチング素子２２は、例えば、Ｎ型ＭＯＳＦＥＴであり、ソース端子がグランド線Ｌ２に、ドレイン端子がノードＮ１に、ゲート端子（制御端子）が制御信号Ｇ２の信号線に、それぞれ接続されている。スイッチング素子２１は、Ｌｏｗ（ロウ）側のスイッチング素子である。
スイッチング素子２１とスイッチング素子２２とは、後述するスイッチング部２０を構成する。 The switching element 22 is, for example, an N-type MOSFET, with a source terminal connected to the ground line L2, a drain terminal connected to the node N1, and a gate terminal (control terminal) connected to a signal line for the control signal G2. The switching element 21 is a low-side switching element.
The switching element 21 and the switching element 22 constitute a switching unit 20 which will be described later.

ロゴスキーコイル１１（第１のロゴスキーコイルの一例）は、例えば、電源供給線Ｌ１からスイッチング素子２１に電流が流れる経路に接続され、スイッチング素子２１に流れる電流を検出する。
ロゴスキーコイル１２（第２のロゴスキーコイルの一例）は、例えば、スイッチング素子２２からグランド線Ｌ２に電流が流れる経路に接続され、スイッチング素子２２に流れる電流を検出する。 The Rogowski coil 11 (an example of a first Rogowski coil) is connected to a path through which a current flows from the power supply line L1 to the switching element 21, for example, and detects the current flowing through the switching element 21.
The Rogowski coil 12 (an example of a second Rogowski coil) is connected to a path through which a current flows from the switching element 22 to the ground line L2, for example, and detects the current flowing through the switching element 22.

コイル１５は、チョッパ回路に用いられるコイルであり、ノードＮ１と電源出力線Ｌ３との間に接続されている。
コンデンサ１６は、電源出力線Ｌ３とグランド線Ｌ２との間に接続され、電源装置１が出力する直流電圧を平滑化する平滑コンデンサである。
なお、スイッチング部２０（スイッチング素子２１及びスイッチング素子２２）と、コイル１５と、コンデンサ１６とは、降圧チョッパ回路として機能する。 The coil 15 is a coil used in a chopper circuit, and is connected between the node N1 and the power supply output line L3.
The capacitor 16 is a smoothing capacitor that is connected between the power output line L3 and the ground line L2 and smoothes the DC voltage output by the power supply device 1.
The switching unit 20 (switching elements 21 and 22), the coil 15, and the capacitor 16 function as a step-down chopper circuit.

抵抗１７及び抵抗１８は、電源出力線Ｌ３とグランド線Ｌ２との間に直列に接続され、電源装置１の出力電圧を抵抗分圧したノードＮ２の電圧を、制御ＩＣに供給する。抵抗１７は、電源出力線Ｌ３とノードＮ２との間に接続され、抵抗１８は、ノードＮ２とグランド線Ｌ２との間に接続されている。 Resistors 17 and 18 are connected in series between the power output line L3 and the ground line L2, and supply the voltage of node N2, which is the resistively divided output voltage of the power supply device 1, to the control IC. Resistor 17 is connected between the power output line L3 and node N2, and resistor 18 is connected between node N2 and the ground line L2.

検出処理部１３は、ロゴスキーコイル１１の出力を積分した検出信号（第１検出信号）と、ロゴスキーコイル１２の出力を積分した検出信号（第２検出信号）とに基づいて、スイッチング部２０に流れる電流を検出する。検出処理部１３は、検出した電流値を検出電流値ＩＦＢとして、制御ＩＣ３０に出力する。なお、検出処理部１３の構成の詳細については、図２を参照して後述する。 The detection processing unit 13 detects the current flowing through the switching unit 20 based on a detection signal (first detection signal) obtained by integrating the output of the Rogowski coil 11 and a detection signal (second detection signal) obtained by integrating the output of the Rogowski coil 12. The detection processing unit 13 outputs the detected current value to the control IC 30 as a detected current value IFB. Details of the configuration of the detection processing unit 13 will be described later with reference to FIG. 2.

制御ＩＣ３０は、例えば、ＣＰＵ（Central Processing Unit）を含むプロセッサなどのＬＳＩであり、電源装置１を統括的に制御する。制御ＩＣ３０は、ノードＮ２の電圧（検出電圧）と、上述した検出処理部１３が検出した検出電流値ＩＦＢとに基づいて、スイッチング部２０を制御する制御信号（Ｇ１、Ｇ２）を出力する。 The control IC 30 is, for example, an LSI such as a processor including a CPU (Central Processing Unit), and performs overall control of the power supply device 1. The control IC 30 outputs control signals (G1, G2) that control the switching unit 20 based on the voltage (detection voltage) of the node N2 and the detection current value IFB detected by the detection processing unit 13 described above.

制御ＩＣ３０が出力する制御信号Ｇ１は、抵抗２３を介して、スイッチング素子２１のゲート端子に供給される。また、制御ＩＣ３０が出力する制御信号Ｇ２は、抵抗２４を介して、スイッチング素子２２のゲート端子に供給される。
また、制御ＩＣ３０は、後述する積分回路４０（４０－１、４０－２）のリセット信号を生成する。なお、制御ＩＣ３０の構成の詳細については、図２を参照して後述する。 A control signal G1 output by the control IC 30 is supplied to the gate terminal of the switching element 21 via a resistor 23. A control signal G2 output by the control IC 30 is supplied to the gate terminal of the switching element 22 via a resistor 24.
The control IC 30 also generates a reset signal for the integrating circuits 40 (40-1, 40-2) described later. The configuration of the control IC 30 will be described in detail later with reference to FIG.

また、本実施形態において、制御ＩＣ３０の一部と、ロゴスキーコイル１１と、ロゴスキーコイル１２と、検出処理部１３とは、電流検出装置１０に対応する。
次に、図２を参照して、電流検出装置１０の詳細な構成について説明する。 In this embodiment, a part of the control IC 30 , the Rogowski coil 11 , the Rogowski coil 12 , and the detection processing unit 13 correspond to the current detection device 10 .
Next, a detailed configuration of the current detection device 10 will be described with reference to FIG.

図２は、本実施形態による電流検出装置１０の一例を示すブロック図である。
図２に示すように、電流検出装置１０は、ロゴスキーコイル１１と、ロゴスキーコイル１２と、検出処理部１３と、リセット生成部５０とを備える。なお、リセット生成部５０は、制御ＩＣ３０の一部である。 FIG. 2 is a block diagram showing an example of a current detection device 10 according to the present embodiment.
2 , the current detection device 10 includes a Rogowski coil 11, a Rogowski coil 12, a detection processing unit 13, and a reset generation unit 50. The reset generation unit 50 is a part of the control IC 30.

ロゴスキーコイル１１は、スイッチング部２０のＨｉｇｈ側のスイッチング素子２１に流れる電流を検出するための出力を検出処理部１３に供給する。また、ロゴスキーコイル１２は、スイッチング部２０のＬｏｗ側のスイッチング素子２２に流れる電流を検出するための出力を検出処理部１３に供給する。 The Rogowski coil 11 supplies the detection processing unit 13 with an output for detecting the current flowing through the high-side switching element 21 of the switching unit 20. The Rogowski coil 12 also supplies the detection processing unit 13 with an output for detecting the current flowing through the low-side switching element 22 of the switching unit 20.

検出処理部１３は、積分回路４０－１と、積分回路４０－２と、加算器１３１とを備える。
なお本実施形態において、積分回路４０－１と積分回路４０－２とは、同一の構成であり、電源装置１（電流検出装置１０）が備える任意の積分回路を示す場合、又は特に区別しない場合には、積分回路４０として説明する。 The detection processing unit 13 includes an integrating circuit 40 - 1 , an integrating circuit 40 - 2 , and an adder 131 .
In this embodiment, the integrating circuit 40-1 and the integrating circuit 40-2 have the same configuration, and will be described as the integrating circuit 40 when referring to any integrating circuit included in the power supply device 1 (current detection device 10) or when no particular distinction is made.

積分回路４０－１（第１積分回路の一例）は、リセット機能を有し、ロゴスキーコイル１１の出力を積分して検出信号（第１検出信号）を出力する。
また、積分回路４０－２（第２積分回路の一例）は、リセット機能を有し、ロゴスキーコイル１２の出力を積分して検出信号（第２検出信号）を出力する。
ここで、図３を参照して、積分回路４０の詳細な構成について説明する。 The integrating circuit 40-1 (an example of a first integrating circuit) has a reset function, integrates the output of the Rogowski coil 11, and outputs a detection signal (first detection signal).
Moreover, the integrating circuit 40-2 (an example of a second integrating circuit) has a reset function, integrates the output of the Rogowski coil 12, and outputs a detection signal (second detection signal).
Now, with reference to FIG. 3, a detailed configuration of the integrating circuit 40 will be described.

図３は、本実施形態における積分回路４０の一例を示す回路図である。
図３に示すように、積分回路４０は、抵抗４１と、オペアンプ４２と、コンデンサ４３と、スイッチ４４とを備えている。
抵抗４１は、ロゴスキーコイル１１（１２）の一端とオペアンプ４２の反転入力端子との間に接続されている。また、コンデンサ４３は、オペアンプ４２の反転入力端子（ノードＮ５）と、オペアンプ４２の出力端子（ノードＮ６）との間に接続されている。 FIG. 3 is a circuit diagram showing an example of the integrating circuit 40 in this embodiment.
As shown in FIG. 3, the integrating circuit 40 includes a resistor 41, an operational amplifier 42, a capacitor 43, and a switch 44.
The resistor 41 is connected between one end of the Rogowski coil 11 (12) and the inverting input terminal of the operational amplifier 42. In addition, the capacitor 43 is connected between the inverting input terminal (node N5) of the operational amplifier 42 and the output terminal (node N6) of the operational amplifier 42.

オペアンプ４２は、抵抗４１及びコンデンサ４３が接続されることにより、積分回路として機能する。オペアンプ４２は、反転入力端子に抵抗４１を介してロゴスキーコイル１１（１２）の一端が接続され、非反転入力にロゴスキーコイル１１（１２）の他端が接続されている。オペアンプ４２は、ロゴスキーコイル１１（１２）の出力を入力信号（ＩＮ）とし、ロゴスキーコイル１１（１２）の出力を積分した出力信号（ＯＵＴ）を出力する。なお、積分回路４０－１の出力信号（ＯＵＴ）が上述した第１の検出信号に対応し、積分回路４０－２の出力信号（ＯＵＴ）が上述した第２の検出信号に対応する。 The operational amplifier 42 functions as an integrating circuit by connecting a resistor 41 and a capacitor 43. One end of the Rogowski coil 11 (12) is connected to the inverting input terminal of the operational amplifier 42 via the resistor 41, and the other end of the Rogowski coil 11 (12) is connected to the non-inverting input. The operational amplifier 42 receives the output of the Rogowski coil 11 (12) as an input signal (IN), and outputs an output signal (OUT) obtained by integrating the output of the Rogowski coil 11 (12). The output signal (OUT) of the integrating circuit 40-1 corresponds to the first detection signal described above, and the output signal (OUT) of the integrating circuit 40-2 corresponds to the second detection signal described above.

スイッチ４４は、コンデンサ４３と並列に、オペアンプ４２の反転入力端子（ノードＮ４）と、オペアンプ４２の出力端子（ノードＮ５）との間に接続されている。スイッチ４４は、積分回路４０の出力電位をリセットするスイッチであり、例えば、制御信号Ｓによるパルス信号により導通状態が制御される。なお、スイッチ４４は、積分回路４０をリセットする際に、導通状態（オン状態）に制御される。 Switch 44 is connected in parallel with capacitor 43 between the inverting input terminal (node N4) of operational amplifier 42 and the output terminal (node N5) of operational amplifier 42. Switch 44 is a switch that resets the output potential of integration circuit 40, and its conductive state is controlled by, for example, a pulse signal of control signal S. Note that switch 44 is controlled to a conductive state (on state) when integration circuit 40 is reset.

なお、積分回路４０は、制御信号Ｓにより、スイッチ４４が非導通状態（オフ状態）に制御されると、積分回路として機能する。
また、制御信号Ｓは、例えば、上述したスイッチング素子２１及びスイッチング素子２２のスイッチングが停止している際に、積分回路４０をリセットし、スイッチング素子２１及びスイッチング素子２２のスイッチングされている際に、積分回路４０が動作するように制御される。ここで、積分回路４０－１の制御信号Ｓは、Ｈｉｇｈ側のリセット信号ＲＳＴ＿Ｈ（第１リセット信号）に対応し、積分回路４０－２の制御信号Ｓは、Ｌｏｗ側のリセット信号ＲＳＴ＿Ｌ（第２リセット信号）に対応する。 When the control signal S controls the switch 44 to be in a non-conductive state (off state), the integration circuit 40 functions as an integration circuit.
Furthermore, the control signal S is controlled so as to reset the integrating circuit 40 when the switching of the above-mentioned switching elements 21 and 22 is stopped, and so as to operate the integrating circuit 40 when the switching of the switching elements 21 and 22 is being performed. Here, the control signal S of the integrating circuit 40-1 corresponds to a High-side reset signal RST_H (first reset signal), and the control signal S of the integrating circuit 40-2 corresponds to a Low-side reset signal RST_L (second reset signal).

例えば、積分回路４０－１は、リセット生成部５０が生成したリセット信号ＲＳＴ＿Ｈ（第１リセット信号）がＬｏｗ状態である場合に、リセット状態になる。また、積分回路４０－２は、リセット生成部５０が生成したリセット信号ＲＳＴ＿Ｌ（第２リセット信号）がＬｏｗ状態である場合に、リセット状態になる。 For example, the integration circuit 40-1 is in the reset state when the reset signal RST_H (first reset signal) generated by the reset generation unit 50 is in the low state. The integration circuit 40-2 is in the reset state when the reset signal RST_L (second reset signal) generated by the reset generation unit 50 is in the low state.

図２の説明に戻り、加算器１３１は、積分回路４０－１が出力する第１検出信号と、積分回路４０－２が出力する第２検出信号とを加算して、検出電流値（検出電流値ＩＦＢ）を生成する。 Returning to the explanation of FIG. 2, the adder 131 adds the first detection signal output by the integration circuit 40-1 and the second detection signal output by the integration circuit 40-2 to generate a detection current value (detection current value IFB).

制御ＩＣ３０は、バッファ回路３１及びバッファ回路３２と、制御部３３と、インバータ回路５１及びインバータ回路５３と、抵抗５２及び抵抗５４と、リセットスイッチ５５及びリセットスイッチ５６とを備える。また、制御部３３は、電源制御部３３１と、リセット制御部３３２とを備える。
なお、インバータ回路５１及びインバータ回路５３と、抵抗５２及び抵抗５４と、リセットスイッチ５５及びリセットスイッチ５６と、リセット制御部３３２とが、リセット生成部５０に対応する。 The control IC 30 includes buffer circuits 31 and 32, a control unit 33, inverter circuits 51 and 53, resistors 52 and 54, and reset switches 55 and 56. The control unit 33 includes a power supply control unit 331 and a reset control unit 332.
The inverter circuits 51 and 53 , the resistors 52 and 54 , the reset switches 55 and 56 , and the reset control unit 332 correspond to the reset generation unit 50 .

バッファ回路３１は、例えば、スイッチング素子２１のゲート端子を駆動するドライバ回路である。バッファ回路３１は、制御部３３が出力する制御信号Ｓ１に基づいて、スイッチング素子２１を制御する制御信号Ｇ１を出力する。 The buffer circuit 31 is, for example, a driver circuit that drives the gate terminal of the switching element 21. The buffer circuit 31 outputs a control signal G1 that controls the switching element 21 based on a control signal S1 output by the control unit 33.

バッファ回路３２は、例えば、スイッチング素子２２のゲート端子を駆動するドライバ回路である。バッファ回路３２は、制御部３３が出力する制御信号Ｓ２に基づいて、スイッチング素子２２を制御する制御信号Ｇ２を出力する。 The buffer circuit 32 is, for example, a driver circuit that drives the gate terminal of the switching element 22. The buffer circuit 32 outputs a control signal G2 that controls the switching element 22 based on the control signal S2 output by the control unit 33.

インバータ回路５１は、例えば、積分回路４０－２のリセット信号ＲＳＴ＿Ｌを生成する反転回路である。インバータ回路５１は、制御部３３が出力する制御信号Ｓ１を論理反転したＬｏｗ側のリセット信号ＲＳＴ＿Ｌを生成する。インバータ回路５１は、抵抗５２を介して、積分回路４０－２の制御信号Ｓの端子に、リセット信号ＲＳＴ＿Ｌを供給する。 The inverter circuit 51 is, for example, an inversion circuit that generates a reset signal RST_L for the integration circuit 40-2. The inverter circuit 51 generates a low-side reset signal RST_L that is the logical inversion of the control signal S1 output by the control unit 33. The inverter circuit 51 supplies the reset signal RST_L to the terminal of the control signal S of the integration circuit 40-2 via a resistor 52.

抵抗５２は、インバータ回路５１の出力端子と、ノードＮ３との間に接続され、リセットスイッチ５５が導通状態になった際に、インバータ回路５１の出力に過剰な負荷が掛からないように電流を制限する。 Resistor 52 is connected between the output terminal of inverter circuit 51 and node N3, and limits the current so that excessive load is not applied to the output of inverter circuit 51 when reset switch 55 becomes conductive.

インバータ回路５３は、例えば、積分回路４０－１のリセット信号ＲＳＴ＿Ｈを生成する反転回路である。インバータ回路５３は、制御部３３が出力する制御信号Ｓ２を論理反転したＨｉｇｈ側のリセット信号ＲＳＴ＿Ｈを生成する。インバータ回路５３は、抵抗５４を介して、積分回路４０－１の制御信号Ｓの端子に、リセット信号ＲＳＴ＿Ｈを供給する。 The inverter circuit 53 is, for example, an inversion circuit that generates a reset signal RST_H for the integration circuit 40-1. The inverter circuit 53 generates a high-side reset signal RST_H by logically inverting the control signal S2 output by the control unit 33. The inverter circuit 53 supplies the reset signal RST_H to the terminal of the control signal S of the integration circuit 40-1 via a resistor 54.

抵抗５４は、インバータ回路５３の出力端子と、ノードＮ４との間に接続され、リセットスイッチ５６が導通状態になった際に、インバータ回路５３の出力に過剰な負荷が掛からないように電流を制限する。 Resistor 54 is connected between the output terminal of inverter circuit 53 and node N4, and limits the current so that excessive load is not applied to the output of inverter circuit 53 when reset switch 56 becomes conductive.

リセットスイッチ５５は、例えば、Ｎ型ＭＯＳＦＥＴであり、ソース端子がグランド線Ｌ２に、ドレイン端子がノードＮ３に、ゲート端子（制御端子）が制御部３３の制御信号Ｓ３の信号線に、それぞれ接続されている。リセットスイッチ５５は、導通状態になった場合に、リセット信号ＲＳＴ＿ＨをＬｏｗ状態に固定し、積分回路４０－１をリセット状態に固定する。 The reset switch 55 is, for example, an N-type MOSFET, with its source terminal connected to the ground line L2, its drain terminal connected to node N3, and its gate terminal (control terminal) connected to the signal line of the control signal S3 of the control unit 33. When the reset switch 55 becomes conductive, it fixes the reset signal RST_H to a low state, and fixes the integration circuit 40-1 to a reset state.

リセットスイッチ５６は、例えば、Ｎ型ＭＯＳＦＥＴであり、ソース端子がグランド線Ｌ２に、ドレイン端子がノードＮ４に、ゲート端子（制御端子）が制御部３３の制御信号Ｓ４の信号線に、それぞれ接続されている。リセットスイッチ５６は、導通状態になった場合に、リセット信号ＲＳＴ＿ＬをＬｏｗ状態に固定し、積分回路４０－２をリセット状態に固定する。 The reset switch 56 is, for example, an N-type MOSFET, with a source terminal connected to the ground line L2, a drain terminal connected to node N4, and a gate terminal (control terminal) connected to the signal line of the control signal S4 of the control unit 33. When the reset switch 56 becomes conductive, it fixes the reset signal RST_L to a low state, and fixes the integration circuit 40-2 to a reset state.

電源制御部３３１は、電流検出装置１０が検出した電流値（検出電流値ＩＦＢ）に基づいて、スイッチング部２０を制御する。電源制御部３３１は、例えば、検出電流値ＩＦＢと、ノードＮ２の電圧（出力電圧値に対応）とに基づいて、出力電圧（ノードＮ２）が所の電圧になるように、スイッチング部２０をスイッチングする制御信号Ｓ１及び制御信号Ｓ２を生成する。電源制御部３３１は、スイッチング素子２１を導通状態にする制御信号Ｓ１を生成するとともに、スイッチング素子２２を導通状態にする制御信号Ｓ２を生成する。 The power supply control unit 331 controls the switching unit 20 based on the current value (detected current value IFB) detected by the current detection device 10. The power supply control unit 331 generates a control signal S1 and a control signal S2 that switch the switching unit 20 so that the output voltage (node N2) becomes a certain voltage, for example, based on the detected current value IFB and the voltage of node N2 (corresponding to the output voltage value). The power supply control unit 331 generates a control signal S1 that puts the switching element 21 into a conductive state, and generates a control signal S2 that puts the switching element 22 into a conductive state.

また、電源制御部３３１は、スイッチング部２０を制御する際に、通常動作モードと、間欠動作モードとを有している。ここで、通常動作モードとは、連続した周期的にスイッチング素子２１及びスイッチング素子２２を交互に導通状態にする動作モードであり、間欠動作モードとは、スイッチング部２０を間欠的に動作させる動作モードである。電源制御部３３１は、電流検出装置１０が検出した検出電流（検出電流値ＩＦＢ）が、所定の電流値Ｉｔｈ以下である場合に、間欠動作モードにより、スイッチング部２０のスイッチングを制御する。また、電源制御部３３１は、電流検出装置１０が検出した検出電流（検出電流値ＩＦＢ）が、所定の電流値Ｉｔｈより大きい場合に、連続動作モードにより、スイッチング部２０のスイッチングを制御する。 The power supply control unit 331 has a normal operation mode and an intermittent operation mode when controlling the switching unit 20. Here, the normal operation mode is an operation mode in which the switching element 21 and the switching element 22 are alternately turned on in a continuous and periodic manner, and the intermittent operation mode is an operation mode in which the switching unit 20 is operated intermittently. The power supply control unit 331 controls the switching of the switching unit 20 in the intermittent operation mode when the detection current (detection current value IFB) detected by the current detection device 10 is equal to or less than a predetermined current value Ith. The power supply control unit 331 controls the switching of the switching unit 20 in the continuous operation mode when the detection current (detection current value IFB) detected by the current detection device 10 is greater than the predetermined current value Ith.

リセット制御部３３２は、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌを制御する。リセット制御部３３２は、間欠動作モードである場合に、スイッチング素子２１及びスイッチング素子２２の両方を非導通状態にする停止期間に、積分回路４０－１及び積分回路４０－２をリセット状態に固定する。リセット制御部３３２は、間欠動作モードの停止期間に、制御信号Ｓ３及び制御信号Ｓ４をＨｉｇｈ状態にして、リセットスイッチ５５及びリセットスイッチ５６を導通状態にする。 The reset control unit 332 controls the reset signal RST_H and the reset signal RST_L. In the intermittent operation mode, the reset control unit 332 fixes the integration circuit 40-1 and the integration circuit 40-2 to the reset state during the stop period in which both the switching element 21 and the switching element 22 are in the non-conductive state. During the stop period in the intermittent operation mode, the reset control unit 332 sets the control signal S3 and the control signal S4 to the High state, and sets the reset switch 55 and the reset switch 56 to the conductive state.

また、リセット制御部３３２は、通常動作モードである場合に、制御信号Ｓ３及び制御信号Ｓ４をＬｏｗ状態にして、リセットスイッチ５５及びリセットスイッチ５６を非導通状態にする。これにより、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌは、制御信号Ｓ２及び制御信号Ｓ１により制御される。 In addition, when in the normal operation mode, the reset control unit 332 sets the control signal S3 and the control signal S4 to a low state, and sets the reset switch 55 and the reset switch 56 to a non-conductive state. As a result, the reset signal RST_H and the reset signal RST_L are controlled by the control signal S2 and the control signal S1.

このように、リセット生成部５０は、スイッチング素子２１を導通状態にする制御信号Ｓ１（第１制御信号）、及びスイッチング素子２２を導通状態にする制御信号Ｓ２（第２制御信号）に基づいて、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌを生成する。 In this way, the reset generation unit 50 generates the reset signal RST_H and the reset signal RST_L based on the control signal S1 (first control signal) that sets the switching element 21 to a conductive state, and the control signal S2 (second control signal) that sets the switching element 22 to a conductive state.

次に、図面を参照して、本実施形態による電源装置１及び電流検出装置１０の動作について説明する。
図４は、本実施形態による電源装置１の動作モードの切り替え処理の一例を示すフローチャートである。 Next, the operation of the power supply device 1 and the current detection device 10 according to the present embodiment will be described with reference to the drawings.
FIG. 4 is a flowchart showing an example of a process for switching the operation mode of the power supply device 1 according to this embodiment.

図４に示すように、電源装置１の電源制御部３３１は、まず、検出電流が所定の電流値Ｉｔｈ以下であるか否かを判定する（ステップＳ１０１）。電源制御部３３１は、電流検出装置１０が検出した検出電流値ＩＦＢが、所定の電流値Ｉｔｈ以下であるか否かを判定する。電源制御部３３１は、検出電流値ＩＦＢが、所定の電流値Ｉｔｈ以下である場合（ステップＳ１０１：ＹＥＳ）に、処理をステップＳ１０２に進める。また、電源制御部３３１は、検出電流値ＩＦＢが、所定の電流値Ｉｔｈより大きい場合（ステップＳ１０１：ＮＯ）に、処理をステップＳ１０３に進める。 As shown in FIG. 4, the power supply control unit 331 of the power supply device 1 first determines whether the detected current is equal to or less than a predetermined current value Ith (step S101). The power supply control unit 331 determines whether the detected current value IFB detected by the current detection device 10 is equal to or less than the predetermined current value Ith. If the detected current value IFB is equal to or less than the predetermined current value Ith (step S101: YES), the power supply control unit 331 advances the process to step S102. If the detected current value IFB is greater than the predetermined current value Ith (step S101: NO), the power supply control unit 331 advances the process to step S103.

ステップＳ１０２において、電源制御部３３１は、間欠動作モードに変更する。電源制御部３３１は、間欠動作モードに変更した後、スイッチング部２０を間欠的に動作させる制御を行う。ステップＳ１０２の処理後に、処理をステップＳ１０１に戻す。 In step S102, the power supply control unit 331 changes to the intermittent operation mode. After changing to the intermittent operation mode, the power supply control unit 331 controls the switching unit 20 to operate intermittently. After processing in step S102, the process returns to step S101.

また、ステップＳ１０３において、電源制御部３３１は、連続動作モードに変更する。電源制御部３３１は、連続動作モードに変更した後、連続した周期的にスイッチング素子２１及びスイッチング素子２２を交互に導通状態にする制御を行う。ステップＳ１０３の処理後に、処理をステップＳ１０１に戻す。 In addition, in step S103, the power supply control unit 331 changes to the continuous operation mode. After changing to the continuous operation mode, the power supply control unit 331 controls the switching elements 21 and 22 to be alternately turned on in a continuous and periodic manner. After the processing of step S103, the processing returns to step S101.

次に、図５を参照して、電源装置１の動作モードの切り替え処理及び電流検出装置１０の電流検出処理について説明する。
図５は、本実施形態による電源装置１の動作モードの切り替え処理及び電流検出処理を説明する図である。 Next, the operation mode switching process of the power supply device 1 and the current detection process of the current detection device 10 will be described with reference to FIG.
FIG. 5 is a diagram illustrating the operation mode switching process and current detection process of the power supply device 1 according to this embodiment.

図５（ａ）は、連続動作モードにおける電流検出装置１０の検出電流の一例を示している。連続動作モードにおいて、電源制御部３３１は、スイッチング素子２１及びスイッチング素子２２を交互に導通状態にする制御を行うことで、コイル１５を含む降圧チョッパ回路を動作させる。 Figure 5 (a) shows an example of the detection current of the current detection device 10 in the continuous operation mode. In the continuous operation mode, the power supply control unit 331 operates the step-down chopper circuit including the coil 15 by controlling the switching element 21 and the switching element 22 to be alternately in a conductive state.

図５（ａ）において、波形ＩＨの部分が、スイッチング素子２１が導通状態における電流検出装置１０の電流検出波形であり、ロゴスキーコイル１１により検出された部分を示している。ここでの波形ＩＨの部分は、積分回路４０－１により生成された第１検出信号の波形を示している。
また、波形ＩＬの部分が、スイッチング素子２２が導通状態における電流検出装置１０の電流検出波形であり、ロゴスキーコイル１２により検出された部分を示している。ここでの波形ＩＬの部分は、積分回路４０－２により生成された第２検出信号の波形を示している。 5A, the waveform IH is the current detection waveform of the current detection device 10 when the switching element 21 is in a conductive state, and indicates the portion detected by the Rogowski coil 11. The waveform IH here indicates the waveform of the first detection signal generated by the integration circuit 40-1.
The waveform IL is a current detection waveform of the current detection device 10 when the switching element 22 is in a conductive state, and indicates the portion detected by the Rogowski coil 12. The waveform IL here indicates the waveform of the second detection signal generated by the integration circuit 40-2.

電流検出装置１０の加算器１３１は、積分回路４０－１の第１検出信号と、積分回路４０－２の第２検出信号とを加算して、図５（ａ）に示すような検出電流波形（電流値ＩＦＢ）を出力する。
なお、図５（ａ）に示す例では、検出電流（検出電流値ＩＦＢ）が、所定の電流値Ｉｔｈより大きいため、電源制御部３３１は、連続動作モードによる制御を行っている。 The adder 131 of the current detection device 10 adds the first detection signal of the integrating circuit 40-1 and the second detection signal of the integrating circuit 40-2, and outputs a detection current waveform (current value IFB) as shown in FIG. 5(a).
In the example shown in FIG. 5A, since the detected current (detected current value IFB) is greater than the predetermined current value Ith, the power supply control unit 331 performs control in the continuous operation mode.

また、図５（ｂ）は、間欠動作モードにおける電流検出装置１０の検出電流の一例を示している。間欠動作モードにおいて、電源制御部３３１は、スイッチング素子２１及びスイッチング素子２２を交互に導通状態にする制御を停止期間ＴＲ１の間停止し、間欠的に動作させる。
なお、図５（ｂ）に示す例では、検出電流（検出電流値ＩＦＢ）が、所定の電流値Ｉｔｈ以下であるため、電源制御部３３１は、間欠動作モードによる制御を行っている。 5B shows an example of a detected current of the current detection device 10 in the intermittent operation mode. In the intermittent operation mode, the power supply control unit 331 stops the control for alternately turning on the switching element 21 and the switching element 22 for a stop period TR1, and operates the switching element 21 and the switching element 22 intermittently.
In the example shown in FIG. 5B, since the detected current (detected current value IFB) is equal to or less than the predetermined current value Ith, the power supply control unit 331 performs control in the intermittent operation mode.

次に、図６及び図７を参照して、電流検出装置１０の動作について説明する。
図６は、本実施形態による電流検出装置１０の動作の一例を示すフローチャートである。また、図７は、本実施形態による電流検出装置１０の動作の一例を示すタイミングチャートである。ここでは、電流検出装置１０における積分回路４０のリセット信号の生成処理について説明する。 Next, the operation of the current detection device 10 will be described with reference to FIGS.
Fig. 6 is a flowchart showing an example of the operation of the current detection device 10 according to the present embodiment. Fig. 7 is a timing chart showing an example of the operation of the current detection device 10 according to the present embodiment. Here, a process for generating a reset signal for the integrating circuit 40 in the current detection device 10 will be described.

図６に示すように、電流検出装置１０のリセット生成部５０は、まず、間欠動作モードの停止期間ＴＲ１であるか否かを判定する（ステップＳ２０１）。リセット生成部５０のリセット制御部３３２は、間欠動作モードの停止期間ＴＲ１である場合（ステップＳ２０１：ＹＥＳ）に、処理をステップＳ２０２に進める。また、リセット制御部３３２は、間欠動作モードの停止期間ＴＲ１でない場合（ステップＳ２０１：ＮＯ）に、処理をステップＳ２０３に進める。 As shown in FIG. 6, the reset generation unit 50 of the current detection device 10 first determines whether or not it is the stop period TR1 of the intermittent operation mode (step S201). If it is the stop period TR1 of the intermittent operation mode (step S201: YES), the reset control unit 332 of the reset generation unit 50 advances the process to step S202. If it is not the stop period TR1 of the intermittent operation mode (step S201: NO), the reset control unit 332 advances the process to step S203.

ステップＳ２０２において、リセット制御部３３２は、積分回路４０をリセット状態に固定する。すなわち、リセット制御部３３２は、制御信号Ｓ３をＨｉｇｈ状態にして、リセットスイッチ５５を導通状態にして、リセット信号ＲＳＴ＿ＨをＬｏｗ状態に固定する。また、リセット制御部３３２は、制御信号Ｓ４をＨｉｇｈ状態にして、リセットスイッチ５６を導通状態にして、リセット信号ＲＳＴ＿ＬをＬｏｗ状態に固定する。ステップＳ２０２の処理後に、リセット制御部３３２は、処理をステップＳ２０１に戻す。 In step S202, the reset control unit 332 fixes the integration circuit 40 in a reset state. That is, the reset control unit 332 sets the control signal S3 to a high state, sets the reset switch 55 to a conductive state, and fixes the reset signal RST_H to a low state. The reset control unit 332 also sets the control signal S4 to a high state, sets the reset switch 56 to a conductive state, and fixes the reset signal RST_L to a low state. After processing in step S202, the reset control unit 332 returns the process to step S201.

また、ステップＳ２０３において、リセット生成部５０は、スイッチングの制御信号に基づいて、積分回路のリセット信号を生成する。すなわち、リセット制御部３３２が出力する制御信号Ｓ２を、インバータ回路５３が論理反転して、リセット信号ＲＳＴ＿Ｈを生成する。また、リセット制御部３３２が出力する制御信号Ｓ１を、インバータ回路５１が論理反転して、リセット信号ＲＳＴ＿Ｌを生成する。ステップＳ２０３の処理後に、リセット制御部３３２は、処理をステップＳ２０１に戻す。 In addition, in step S203, the reset generation unit 50 generates a reset signal for the integrating circuit based on the switching control signal. That is, the inverter circuit 53 logically inverts the control signal S2 output by the reset control unit 332 to generate the reset signal RST_H. In addition, the inverter circuit 51 logically inverts the control signal S1 output by the reset control unit 332 to generate the reset signal RST_L. After the processing of step S203, the reset control unit 332 returns the processing to step S201.

また、図７において、波形Ｗ１～波形Ｗ１０は、上から順に、スイッチング部２０のＨｉｇｈ側の電流値、Ｈｉｇｈ側の制御信号Ｓ１、リセット信号ＲＳＴ＿Ｈ、Ｈｉｇｈ側の積分回路４０－１の出力信号、制御信号Ｓ３、スイッチング部２０のＬｏｗ側の電流値、Ｌｏｗ側の制御信号Ｓ２、リセット信号ＲＳＴ＿Ｌ、Ｌｏｗ側の積分回路４０－２の出力信号、及び制御信号Ｓ４の波形を示している。また、横軸は、時間を示している。
また、図７に示す例では、間欠動作モードにおける電流検出装置１０の動作を示している。 7, waveforms W1 to W10 indicate, from the top, the waveforms of the high-side current value of the switching unit 20, the high-side control signal S1, the reset signal RST_H, the output signal of the high-side integration circuit 40-1, the control signal S3, the low-side current value of the switching unit 20, the low-side control signal S2, the reset signal RST_L, the output signal of the low-side integration circuit 40-2, and the control signal S4. The horizontal axis indicates time.
Moreover, the example shown in FIG. 7 illustrates the operation of the current detection device 10 in the intermittent operation mode.

時刻Ｔ１より以前において、スイッチング部２０が動作している状態を示している。この場合、積分回路４０－１のリセット信号ＲＳＴ＿Ｈは、Ｌｏｗ側のスイッチング素子２２を制御するＬｏｗ側の制御信号Ｓ２を、インバータ回路５３により反転して生成される（波形Ｗ２及び波形Ｗ７を参照）。また、Ｌｏｗ側の制御信号Ｓ２がＨｉｇｈ状態である場合に、Ｌｏｗ側のスイッチング素子２２を導通状態にするため、積分回路４０－２は、波形Ｗ９に示すような出力信号を出力する（波形Ｗ７及び波形Ｗ９を参照）。 This shows a state in which the switching unit 20 is operating before time T1. In this case, the reset signal RST_H of the integrator circuit 40-1 is generated by inverting the low-side control signal S2, which controls the low-side switching element 22, by the inverter circuit 53 (see waveforms W2 and W7). Also, when the low-side control signal S2 is in a high state, the integrator circuit 40-2 outputs an output signal as shown in waveform W9 in order to make the low-side switching element 22 conductive (see waveforms W7 and W9).

また、積分回路４０－２のリセット信号ＲＳＴ＿Ｌは、Ｈｉｇｈ側のスイッチング素子２１を制御するＨｉｇｈ側の制御信号Ｓ１を、インバータ回路５１により反転して生成される（波形Ｗ２及び波形Ｗ８を参照）。また、Ｈｉｇｈ側の制御信号Ｓ１がＨｉｇｈ状態である場合に、Ｈｉｇｈ側のスイッチング素子２１を導通状態にするため、積分回路４０－１は、波形Ｗ４に示すような出力信号を出力する（波形Ｗ３及び波形Ｗ４を参照）。
また、この場合、リセット制御部３３２は、制御信号Ｓ３及び制御信号Ｓ４をＬｏｗ状態にして、リセットスイッチ５５及びリセットスイッチ５６を非導通状態にする（波形Ｗ５及び波形Ｗ１０を参照）。 The reset signal RST_L of the integrating circuit 40-2 is generated by inverting the high-side control signal S1 that controls the high-side switching element 21 by the inverter circuit 51 (see waveforms W2 and W8). When the high-side control signal S1 is in a high state, the integrating circuit 40-1 outputs an output signal as shown in waveform W4 (see waveforms W3 and W4) to bring the high-side switching element 21 into a conductive state.
In this case, the reset control unit 332 also sets the control signals S3 and S4 to a low state, and sets the reset switches 55 and 56 to a non-conductive state (see waveforms W5 and W10).

また、時刻Ｔ１以降の停止期間ＴＲ１において、電源制御部３３１は、Ｈｉｇｈ側の制御信号Ｓ１及びＬｏｗ側の制御信号Ｓ２をＬｏｗ状態にする（波形Ｗ２及び波形Ｗ７を参照）。この場合、インバータ回路５１及びインバータ回路５３は、制御信号Ｓ１及び制御信号Ｓ２を論理反転して、波形Ｗ８０及び波形Ｗ３０に示すようなＨｉｇｈ状態を出力する。しかしながら、この場合、リセット制御部３３２は、制御信号Ｓ３及び制御信号Ｓ４をＨｉｇｈ状態にして、リセットスイッチ５５及びリセットスイッチ５６を導通状態にする（波形Ｗ５及び波形Ｗ１０を参照）。これにより、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌは、Ｌｏｗ状態に固定され、積分回路４０－１及び積分回路４０－２がリセット状態になる。そのため、積分回路４０－１及び積分回路４０－２の出力信号は、検出電流値“０”の状態を維持される（波形Ｗ４及び波形Ｗ９を参照）。 In addition, during the stop period TR1 after time T1, the power supply control unit 331 sets the high-side control signal S1 and the low-side control signal S2 to a low state (see waveforms W2 and W7). In this case, the inverter circuits 51 and 53 logically invert the control signals S1 and S2 to output a high state as shown in waveforms W80 and W30. However, in this case, the reset control unit 332 sets the control signals S3 and S4 to a high state and sets the reset switches 55 and 56 to a conductive state (see waveforms W5 and W10). As a result, the reset signals RST_H and RST_L are fixed to a low state, and the integrating circuits 40-1 and 40-2 are reset. Therefore, the output signals of the integrating circuits 40-1 and 40-2 are maintained at the detected current value "0" (see waveforms W4 and W9).

なお、図７において、波形Ｗ４０及び波形Ｗ９０は、比較のため、本実施形態のリセット生成部５０を備えない場合の従来技術の場合の積分回路４０－１及び積分回路４０－２の出力信号を示している。この場合、間欠動作モードの停止期間ＴＲ１において、リセット信号ＲＳＴ＿Ｌ及びリセット信号ＲＳＴ＿Ｈが、波形Ｗ３０及び波形Ｗ８０に示すように、Ｈｉｇｈ状態になるため、積分回路４０－１及び積分回路４０－２がリセット状態にならない。そのため、積分回路４０－１及び積分回路４０－２の出力信号は、波形Ｗ４０及び波形Ｗ９０に示すように、徐々に上昇して、オフセット電圧が生じるため、次回の電流検出において、スイッチング部２０に流れる電流を正確に検出することができない。 In FIG. 7, for comparison, waveforms W40 and W90 show the output signals of integrator circuits 40-1 and 40-2 in the case of the prior art when the reset generating unit 50 of this embodiment is not provided. In this case, during the stop period TR1 of the intermittent operation mode, the reset signals RST_L and RST_H are in the High state as shown in waveforms W30 and W80, so that integrator circuits 40-1 and 40-2 are not in the reset state. Therefore, the output signals of integrator circuits 40-1 and 40-2 gradually rise as shown in waveforms W40 and W90, and an offset voltage occurs, so that the current flowing through the switching unit 20 cannot be accurately detected in the next current detection.

これに対して、本実施形態による電流検出装置１０は、リセット生成部５０が、停止期間ＴＲ１において、積分回路４０－１及び積分回路４０－２がリセット状態に固定するため、次回の電流検出において、スイッチング部２０に流れる電流を正確に検出することができる。 In contrast, in the current detection device 10 according to this embodiment, the reset generation unit 50 fixes the integrating circuits 40-1 and 40-2 in the reset state during the stop period TR1, so that the current flowing through the switching unit 20 can be accurately detected the next time the current is detected.

以上説明したように、本実施形態による電流検出装置１０は、直列に接続されたスイッチング素子２１（第１のスイッチング素子）及びスイッチング素子２２（第２のスイッチング素子）を有し、電源装置１を動作させるスイッチング部２０に流れる電流を検出する電流検出装置１０であって、ロゴスキーコイル１１（第１のロゴスキーコイル）と、ロゴスキーコイル１２（第２のロゴスキーコイル）と、積分回路４０－１（第１積分回路）と、積分回路４０－２（第２積分回路）と、検出処理部１３と、リセット生成部５０とを備える。ロゴスキーコイル１１は、スイッチング素子２１に流れる電流を検出する。ロゴスキーコイル１２は、スイッチング素子２２に流れる電流を検出する。積分回路４０－１は、リセット機能を有し、ロゴスキーコイル１１の出力を積分して第１検出信号を出力する。積分回路４０－２は、リセット機能を有し、ロゴスキーコイル１２の出力を積分して第２検出信号を出力する。検出処理部１３は、第１検出信号と第２検出信号とに基づいて、スイッチング部２０に流れる電流を検出する。リセット生成部５０は、スイッチング部２０を間欠的に動作させる間欠動作モードである場合に、スイッチング素子２１及びスイッチング素子２２の両方を非導通状態にする停止期間に、積分回路４０－１及び積分回路４０－２をリセット状態に固定する。 As described above, the current detection device 10 according to this embodiment has a switching element 21 (first switching element) and a switching element 22 (second switching element) connected in series, and detects a current flowing through a switching unit 20 that operates a power supply device 1. The current detection device 10 includes a Rogowski coil 11 (first Rogowski coil), a Rogowski coil 12 (second Rogowski coil), an integrating circuit 40-1 (first integrating circuit), an integrating circuit 40-2 (second integrating circuit), a detection processing unit 13, and a reset generating unit 50. The Rogowski coil 11 detects a current flowing through the switching element 21. The Rogowski coil 12 detects a current flowing through the switching element 22. The integrating circuit 40-1 has a reset function, and integrates the output of the Rogowski coil 11 to output a first detection signal. The integrating circuit 40-2 has a reset function, and integrates the output of the Rogowski coil 12 to output a second detection signal. The detection processing unit 13 detects the current flowing through the switching unit 20 based on the first detection signal and the second detection signal. When the switching unit 20 is in an intermittent operation mode in which it operates intermittently, the reset generation unit 50 fixes the integration circuits 40-1 and 40-2 to a reset state during a stop period in which both the switching elements 21 and 22 are in a non-conductive state.

これにより、本実施形態による電流検出装置１０は、リセット機能を有する積分回路４０－１が、ロゴスキーコイル１１の出力を積分して第１検出信号を出力し、リセット機能を有する積分回路４０－２が、ロゴスキーコイル１２の出力を積分して第２検出信号を出力する。検出処理部１３が、第１検出信号と第２検出信号とに基づいて、スイッチング部２０に流れる電流を検出する。リセット生成部５０が、スイッチング部２０を間欠的に動作させる間欠動作モードである場合に、スイッチング素子２１及びスイッチング素子２２の両方を非導通状態にする停止期間ＴＲ１に、積分回路４０－１及び積分回路４０－２をリセット状態に固定する。間欠動作モードの停止期間に、積分回路４０－１及び積分回路４０－２をリセット状態に固定するため、電流検出装置１０は、積分回路４０－１及び積分回路４０－２のオフセット電圧による影響を低減することができる（図７の波形Ｗ４及び波形Ｗ９を参照）。よって、本実施形態による電流検出装置１０は、スイッチング部２０を間欠動作させる場合であっても、高精度に電流を検出することができる。 In this embodiment, the current detection device 10 has an integrating circuit 40-1 with a reset function that integrates the output of the Rogowski coil 11 to output a first detection signal, and an integrating circuit 40-2 with a reset function that integrates the output of the Rogowski coil 12 to output a second detection signal. The detection processing unit 13 detects the current flowing through the switching unit 20 based on the first detection signal and the second detection signal. When the reset generating unit 50 is in an intermittent operation mode in which the switching unit 20 is operated intermittently, the integrating circuits 40-1 and 40-2 are fixed to a reset state during a stop period TR1 in which both the switching element 21 and the switching element 22 are made non-conductive. Since the integrating circuits 40-1 and 40-2 are fixed to a reset state during a stop period in the intermittent operation mode, the current detection device 10 can reduce the influence of the offset voltage of the integrating circuits 40-1 and 40-2 (see waveforms W4 and W9 in FIG. 7). Therefore, the current detection device 10 according to this embodiment can detect the current with high accuracy even when the switching unit 20 is operated intermittently.

また、本実施形態では、リセット生成部５０は、連続動作モードである場合に、スイッチング素子２１が導通状態になる前に積分回路４０－１をリセットし、スイッチング素子２１が導通状態になる期間をリセット解除状態にするリセット信号ＲＳＴ＿Ｈ（第１リセット信号）と、スイッチング素子２２が導通状態になる前に積分回路４０－２をリセットし、スイッチング素子２２が導通状態になる期間をリセット解除状態にするリセット信号ＲＳＴ＿Ｌ（第２リセット信号）とを生成する。ここで、連続動作モードは、連続した周期的にスイッチング素子２１及びスイッチング素子２２を交互に導通状態にする動作モードである。 In addition, in this embodiment, in the continuous operation mode, the reset generation unit 50 generates a reset signal RST_H (first reset signal) that resets the integration circuit 40-1 before the switching element 21 becomes conductive and sets the period during which the switching element 21 is in a conductive state to a reset release state, and a reset signal RST_L (second reset signal) that resets the integration circuit 40-2 before the switching element 22 becomes conductive and sets the period during which the switching element 22 is in a reset release state. Here, the continuous operation mode is an operation mode in which the switching elements 21 and 22 are alternately set to a conductive state in a continuous and periodic manner.

これにより、本実施形態による電流検出装置１０は、連続動作モードにおいて、積分回路４０－１及び積分回路４０－２を適切にリセットすることができ、高精度に電流を検出することができる。 As a result, the current detection device 10 according to this embodiment can appropriately reset the integrating circuits 40-1 and 40-2 in the continuous operation mode, and can detect the current with high accuracy.

また、本実施形態では、リセット生成部５０は、スイッチング素子２１を導通状態にする制御信号Ｓ１（第１制御信号）、及びスイッチング素子２２を導通状態にする制御信号Ｓ２（第２制御信号）に基づいて、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌを生成する。
これにより、本実施形態による電流検出装置１０は、制御信号Ｓ１及び制御信号Ｓ２を利用した簡易な手法により、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌを適切に生成することができる。 In addition, in this embodiment, the reset generation unit 50 generates the reset signal RST_H and the reset signal RST_L based on a control signal S1 (first control signal) that puts the switching element 21 into a conductive state, and a control signal S2 (second control signal) that puts the switching element 22 into a conductive state.
As a result, the current detection device 10 according to the present embodiment can appropriately generate the reset signals RST_H and RST_L by a simple method using the control signals S1 and S2.

また、本実施形態では、リセット生成部５０は、間欠動作モードの停止期間ＴＲ１に、リセット信号ＲＳＴ＿Ｈをリセット状態（例えば、Ｌｏｗ状態）にするリセットスイッチ５５（第１リセットスイッチ）と、信号ＲＳＴ＿Ｌをリセット状態（例えば、Ｌｏｗ状態）にするリセットスイッチ５６（第２リセットスイッチ）とを備える。
これにより、本実施形態による電流検出装置１０は、リセットスイッチ５５及びリセットスイッチ５６を利用した簡易な構成により、リセット信号ＲＳＴ＿Ｈ及びリセット信号ＲＳＴ＿Ｌを適切に、リセット状態に固定することができる。 In addition, in this embodiment, the reset generation unit 50 includes a reset switch 55 (first reset switch) that sets the reset signal RST_H to a reset state (e.g., a Low state) during the stop period TR1 of the intermittent operation mode, and a reset switch 56 (second reset switch) that sets the signal RST_L to a reset state (e.g., a Low state).
As a result, the current detection device 10 according to the present embodiment can appropriately fix the reset signals RST_H and RST_L to the reset state with a simple configuration using the reset switches 55 and 56 .

また、本実施形態による電源装置１は、上述した電流検出装置１０と、スイッチング部２０と、電流検出装置１０が検出した電流値に基づいて、スイッチング部２０を制御する電源制御部３３１とを備える。
これにより、本実施形態による電源装置１は、上述した電流検出装置１０と同様の効果を奏し、スイッチング部２０を間欠動作させる場合であっても、高精度に電流を検出することができる。また、本実施形態による電源装置１は、スイッチング部２０を間欠動作させる場合に、高精度に電流を検出することができるため、出力電圧の出力精度を向上させることができる。 Moreover, the power supply device 1 according to the present embodiment includes the above-described current detection device 10 , a switching unit 20 , and a power supply control unit 331 that controls the switching unit 20 based on the current value detected by the current detection device 10 .
As a result, the power supply device 1 according to this embodiment has the same effect as the above-described current detection device 10, and can detect current with high accuracy even when the switching unit 20 is operated intermittently. Furthermore, the power supply device 1 according to this embodiment can detect current with high accuracy when the switching unit 20 is operated intermittently, thereby improving the output accuracy of the output voltage.

また、本実施形態では、電源制御部３３１は、電流値が所定の電流値以下である場合に、間欠動作モードにする。
これにより、本実施形態による電源装置１は、低負荷時に間欠動作モードにすることで、出力電圧の出力精度を向上させることができる。 Furthermore, in this embodiment, the power supply control unit 331 switches to the intermittent operation mode when the current value is equal to or lower than a predetermined current value.
As a result, the power supply device 1 according to the present embodiment can improve the output accuracy of the output voltage by switching to the intermittent operation mode during low load conditions.

また、本実施形態による電流検出方法は、直列に接続されたスイッチング素子２１及びスイッチング素子２２を有し、電源装置１を動作させるスイッチング部２０に流れる電流を検出する電流検出方法であって、第１積分ステップと、第２積分ステップと、検出処理ステップと、リセット生成ステップとを含む。第１積分ステップにおいて、リセット機能を有する積分回路４０－１が、スイッチング素子２１に流れる電流を検出するロゴスキーコイル１１の出力を積分して第１検出信号を出力する。第２積分ステップにおいて、リセット機能を有する積分回路４０－２が、スイッチング素子２２に流れる電流を検出するロゴスキーコイル１２の出力を積分して第２検出信号を出力する。検出処理ステップにおいて、検出処理部１３が、第１検出信号と第２検出信号とに基づいて、スイッチング部２０に流れる電流を検出する。リセット生成ステップにおいて、リセット生成部５０が、スイッチング部２０を間欠的に動作させる間欠動作モードである場合に、スイッチング素子２１及びスイッチング素子２２の両方を非導通状態にする停止期間に、積分回路４０－１及び積分回路４０－２をリセット状態に固定する。
これにより、本実施形態による電流検出方法は、上述した電流検出装置１０と同様の効果を奏し、スイッチング部２０を間欠動作させる場合であっても、高精度に電流を検出することができる。 The current detection method according to the present embodiment is a current detection method for detecting a current flowing through a switching unit 20 that has a switching element 21 and a switching element 22 connected in series and operates a power supply device 1, and includes a first integration step, a second integration step, a detection processing step, and a reset generation step. In the first integration step, an integrating circuit 40-1 having a reset function integrates the output of a Rogowski coil 11 that detects a current flowing through the switching element 21 to output a first detection signal. In the second integration step, an integrating circuit 40-2 having a reset function integrates the output of a Rogowski coil 12 that detects a current flowing through the switching element 22 to output a second detection signal. In the detection processing step, a detection processing unit 13 detects a current flowing through the switching unit 20 based on the first detection signal and the second detection signal. In the reset generation step, when the switching unit 20 is in an intermittent operation mode in which the switching unit 20 is operated intermittently, a reset generation unit 50 fixes the integrating circuits 40-1 and 40-2 to a reset state during a stop period in which both the switching elements 21 and 22 are in a non-conductive state.
As a result, the current detection method according to the present embodiment has the same effects as the current detection device 10 described above, and can detect the current with high accuracy even when the switching unit 20 is operated intermittently.

なお、本発明は、上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の実施形態において、電源装置１が、降圧チョッパ回路を用いた電源装置である例を説明したが、これに限定されるものではなく、直列に接続された第１のスイッチング素子及び第２のスイッチング素子を有するスイッチング部を備え、間欠動作を行うものであれば、他の方式の電源装置であってもよい。 The present invention is not limited to the above-described embodiment, and can be modified without departing from the spirit of the present invention.
For example, in the above embodiment, an example has been described in which the power supply device 1 is a power supply device using a step-down chopper circuit, but this is not limited to this, and the power supply device may be of another type as long as it has a switching unit having a first switching element and a second switching element connected in series and performs intermittent operation.

また、上記の実施形態において、電源制御部３３１は、電流検出装置１０が検出した検出電流値をそのまま使用する例を説明したが、これに限定されるものではなく、所定の期間における検出電流値の平均値や移動平均の値などを用いるようにしてもよい。 In the above embodiment, the power supply control unit 331 uses the detected current value detected by the current detection device 10 as is, but this is not limited to this, and the power supply control unit 331 may use the average value or moving average value of the detected current value over a specified period.

また、上記の実施形態において、積分回路４０のリセット信号が、Ｌｏｗ状態の場合に、リセット状態になる例を説明したが、これに限定されるものではなく、例えば、Ｈｉｇｈ状態の場合に、リセット状態になるようにしてもよい。また、リセット生成部５０のリセット信号を生成する回路などの構成は、上記の実施形態に限定されるものではなく、他の手法（回路）によりリセット信号を生成するようにしてもよい。 In the above embodiment, an example has been described in which the integration circuit 40 goes into a reset state when the reset signal is in a low state, but this is not limited thereto, and for example, the integration circuit 40 may go into a reset state when the reset signal is in a high state. In addition, the configuration of the circuit that generates the reset signal of the reset generation unit 50 is not limited to the above embodiment, and the reset signal may be generated by other methods (circuits).

なお、上述した電源装置１が備える各構成は、内部に、コンピュータシステムを有している。そして、上述した電源装置１が備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述した電源装置１が備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。 Each of the components of the power supply device 1 described above has an internal computer system. A program for implementing the functions of each of the components of the power supply device 1 described above may be recorded on a computer-readable recording medium, and the program recorded on the recording medium may be read into a computer system and executed to perform processing in each of the components of the power supply device 1 described above. Here, "reading a program recorded on a recording medium into a computer system and executing it" includes installing the program into a computer system. Here, "computer system" includes hardware such as the OS and peripheral devices.

また、「コンピュータシステム」は、インターネットやＷＡＮ、ＬＡＮ、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、ＣＤ－ＲＯＭ等の非一過性の記録媒体であってもよい。 A "computer system" may also include multiple computer devices connected via a network, including the Internet or communication lines such as a WAN, LAN, or dedicated line. A "computer-readable recording medium" refers to portable media such as flexible disks, optical magnetic disks, ROMs, and CD-ROMs, as well as storage devices such as hard disks built into a computer system. In this way, the recording medium that stores the program may be a non-transitory recording medium such as a CD-ROM.

また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後に電源装置１が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。 The recording medium also includes an internal or external recording medium accessible from a distribution server to distribute the program. The program may be divided into multiple parts, downloaded at different times, and then combined with each component of the power supply device 1, or each divided program may be distributed by a different distribution server. Furthermore, the term "computer-readable recording medium" also includes a recording medium that holds a program for a certain period of time, such as a volatile memory (RAM) inside a computer system that becomes a server or client when a program is transmitted over a network. The program may also be a recording medium for implementing part of the above-mentioned functions. Furthermore, the program may be a so-called differential file (differential program) that can realize the above-mentioned functions in combination with a program already recorded in the computer system.

また、上述した機能の一部又は全部を、ＬＳＩ（Large Scale Integration）等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。 In addition, some or all of the above-mentioned functions may be realized as an integrated circuit such as an LSI (Large Scale Integration). Each of the above-mentioned functions may be individually processed, or some or all of the functions may be integrated into a processor. The integrated circuit method is not limited to LSI, and may be realized by a dedicated circuit or a general-purpose processor. Furthermore, if an integrated circuit technology that can replace LSI appears due to advances in semiconductor technology, an integrated circuit based on that technology may be used.

１電源装置
１０電流検出装置
１１、１２ロゴスキーコイル
１３検出処理部
１４、１６、４３コンデンサ
１７、１８、２３、２４、４１、５２、５４抵抗
２０スイッチング部
２１、２２スイッチング素子
３０制御ＩＣ
３１、３２バッファ回路
３３制御部
４０、４０－１、４０－２積分回路
４２オペアンプ
４４スイッチ
５０リセット生成部
５１、５３インバータ回路
５５、５６リセットスイッチ
１３１加算器
３３１電源制御部
３３２リセット制御部 REFERENCE SIGNS LIST 1 power supply device 10 current detection device 11, 12 Rogowski coil 13 detection processing section 14, 16, 43 capacitor 17, 18, 23, 24, 41, 52, 54 resistor 20 switching section 21, 22 switching element 30 control IC
31, 32 Buffer circuit 33 Control unit 40, 40-1, 40-2 Integration circuit 42 Operational amplifier 44 Switch 50 Reset generation unit 51, 53 Inverter circuit 55, 56 Reset switch 131 Adder 331 Power supply control unit 332 Reset control unit

Claims

A current detection device having a first switching element and a second switching element connected in series, the current detection device detecting a current flowing through a switching unit that operates a power supply device,
a first Rogowski coil for detecting a current flowing through the first switching element;
a second Rogowski coil for detecting a current flowing through the second switching element;
a first integration circuit having a reset function and integrating an output of the first Rogowski coil to output a first detection signal;
a second integration circuit having a reset function and integrating an output of the second Rogowski coil to output a second detection signal;
a detection processing unit that detects a current flowing in the switching unit based on the first detection signal and the second detection signal;
a reset generating unit that fixes the first integration circuit and the second integration circuit to a reset state during an entire stop period in which both the first switching element and the second switching element are made non-conductive when the switching unit is in an intermittent operation mode in which the switching unit operates intermittently.

The reset generation unit is
a first reset switch that resets a first reset signal that resets the first integration circuit during the entire stop period of the intermittent operation mode;
a second reset switch that resets a second reset signal that resets the second integration circuit during the entire stop period of the intermittent operation mode;
a reset control unit that controls the first reset switch and the second reset switch to fix the first reset signal and the second reset signal to the reset state during the entire stop period of the intermittent operation mode.

3. The current detection device according to claim 2, wherein, when in a continuous operation mode in which the first switching element and the second switching element are alternately brought into a conductive state in a continuous and periodic manner, the reset generation unit generates the first reset signal that resets the first integration circuit before the first switching element becomes conductive and brings the period in which the first switching element is in a conductive state into a reset release state, and the second reset signal that resets the second integration circuit before the second switching element becomes conductive and brings the period in which the second switching element is in a reset release state.

4. The current detection device according to claim 3, wherein the reset generation unit generates the first reset signal and the second reset signal based on a first control signal that puts the first switching element into a conductive state and a second control signal that puts the second switching element into a conductive state.

A current detection device according to any one of claims 1 to 4,
The switching unit;
and a power supply control unit that controls the switching unit based on a current value detected by the current detection device.

The power supply control unit is
6. The power supply device according to claim 5, wherein the power supply device is switched to the intermittent operation mode when the current value is equal to or lower than a predetermined current value.

A current detection method for detecting a current flowing through a switching unit that operates a power supply device, the switching unit having a first switching element and a second switching element connected in series, comprising:
a first integration step in which a first integration circuit having a reset function integrates an output of a first Rogowski coil that detects a current flowing through the first switching element, and outputs a first detection signal;
a second integration step in which a second integration circuit having a reset function integrates an output of a second Rogowski coil that detects a current flowing through the second switching element, and outputs a second detection signal;
a detection processing step in which a detection processing unit detects a current flowing in the switching unit based on the first detection signal and the second detection signal;
a reset generation step of fixing the first integrating circuit and the second integrating circuit to a reset state during an entire stop period in which both the first switching element and the second switching element are made non-conductive when the reset generation unit is in an intermittent operation mode in which the switching unit operates intermittently.