Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7679756B2 - Optical device manufacturing method - Google Patents
[go: Go Back, main page]

JP7679756B2 - Optical device manufacturing method - Google Patents

Optical device manufacturing method Download PDF

Info

Publication number
JP7679756B2
JP7679756B2 JP2021179037A JP2021179037A JP7679756B2 JP 7679756 B2 JP7679756 B2 JP 7679756B2 JP 2021179037 A JP2021179037 A JP 2021179037A JP 2021179037 A JP2021179037 A JP 2021179037A JP 7679756 B2 JP7679756 B2 JP 7679756B2
Authority
JP
Japan
Prior art keywords
graphene
resist
optical device
multilayer graphene
layer graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021179037A
Other languages
Japanese (ja)
Other versions
JP2023067627A (en
Inventor
大雄 近藤
賢二郎 林
広之 阿曽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2021179037A priority Critical patent/JP7679756B2/en
Publication of JP2023067627A publication Critical patent/JP2023067627A/en
Application granted granted Critical
Publication of JP7679756B2 publication Critical patent/JP7679756B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本開示は、光デバイスの製造方法に関する。 This disclosure relates to a method for manufacturing an optical device.

グラフェンは、炭素原子が2次元ハニカム状に配列された2次元材料であり、特徴的なエネルギーバンド構造を有する。グラフェンの伝導帯と価電子帯は、ディラック点(波数空間のK点またはK'点)で頂点が接する対称な円錐で模擬され得る。伝導帯と価電子帯がディラック点で交わり、バンドギャップを持たないため、広い波長範囲の光に対して一定の吸収があるほか、テラヘルツ光の吸収も可能である。この特性を利用して、可視光や赤外線の光センサ、テラヘルツ光センサの材料として広く研究されている。また、グラフェンの黒体放射を利用した発光素子への適用も研究されている。 Graphene is a two-dimensional material in which carbon atoms are arranged in a two-dimensional honeycomb pattern, and has a unique energy band structure. The conduction band and valence band of graphene can be modeled as a symmetrical cone whose apex meets at the Dirac point (point K or point K' in wave number space). Because the conduction band and valence band intersect at the Dirac point and there is no band gap, graphene has a certain degree of absorption for light in a wide wavelength range, and is also capable of absorbing terahertz light. Taking advantage of this property, graphene has been widely studied as a material for visible light and infrared light sensors, and terahertz light sensors. Research is also being conducted on the application of graphene to light-emitting devices that utilize the blackbody radiation.

グラフェンそのものは、単原子層の材料であるが、単層グラフェンの光の吸収率は2.3%程度しかない。単層グラフェンは、その光吸収率の低さゆえに、付加的な技術と組み合わせないと光デバイスとして有効に活用することが難しい。多層グラフェンを用いることで、単層グラフェンと比較して吸収率を向上させることができる。多層グラフェンは、高配向の熱分解グラファイト(HOPG:Highly Oriented Pyrolytic Graphite)とは異なり、複数のグラフェン層がランダムに重ねられ、単層グラフェンと同様の電子特性を示す。 Graphene itself is a monolayer material, but the light absorption rate of monolayer graphene is only about 2.3%. Due to its low light absorption rate, it is difficult to effectively use monolayer graphene as an optical device unless it is combined with additional technology. By using multilayer graphene, the absorption rate can be improved compared to monolayer graphene. Unlike highly oriented pyrolytic graphite (HOPG), multilayer graphene has multiple graphene layers stacked randomly and exhibits electronic properties similar to monolayer graphene.

平面視でランダムにずれた複数のグラフェンが積層された受光層を酸素プラズマで等方的にエッチングする手法が知られている(たとえば、特許文献1参照)。反応性イオンエッチングにより、シリコン酸化膜、シリコン窒化膜などをテーパ状にエッチングする方法が知られている(たとえば、特許文献2参照)。 A method is known in which an absorption layer in which multiple graphene layers that are randomly shifted in plan view are stacked isotropically etched with oxygen plasma (see, for example, Patent Document 1). A method is known in which a silicon oxide film, a silicon nitride film, or the like is etched into a tapered shape by reactive ion etching (see, for example, Patent Document 2).

特開2020-77779号公報JP 2020-77779 A 特開平6-60323号公報Japanese Patent Application Publication No. 6-60323

多層グラフェンは、多層であることに起因して、電気的な接合を得ることが難しい。多層グラフェンに電極を設ける際に、電極とグラフェン端部との接触抵抗が大きいからである。多層グラフェンの下層に行くほど、電極とグラフェンとの間の物理的な接触を確保するのが困難になる。 Because of its multi-layer structure, it is difficult to obtain electrical contact with multi-layer graphene. This is because when electrodes are provided on the multi-layer graphene, the contact resistance between the electrodes and the graphene ends is large. The lower the layer of the multi-layer graphene, the more difficult it is to ensure physical contact between the electrodes and the graphene.

一つの側面では、多層グラフェンと電極の間の接触抵抗を低減した光デバイスの製造方法を提供することを目的とする。 In one aspect, the present invention aims to provide a method for manufacturing an optical device that reduces the contact resistance between multi-layer graphene and an electrode.

一実施形態では、光デバイスの製造方法は、
多層グラフェンの上に所定の形状のレジストを形成し、
酸素を用いた異方性のエッチングにより、前記多層グラフェンを前記レジストとともにテーパ形状に加工し、
加工された前記多層グラフェンの傾斜した端面を覆う前記レジストを除去し、
前記多層グラフェンの露出した前記傾斜した端面を覆う電極を設ける。
In one embodiment, a method for manufacturing an optical device includes the steps of:
A resist having a predetermined shape is formed on the multi-layer graphene.
The multilayer graphene is processed into a tapered shape together with the resist by anisotropic etching using oxygen;
removing the resist covering the inclined end faces of the processed multilayer graphene;
An electrode is provided to cover the exposed inclined end surface of the multilayer graphene.

多層グラフェンと電極の間の接触抵抗を低減した光デバイスを製造することができる。 It is possible to manufacture optical devices with reduced contact resistance between multilayer graphene and electrodes.

実施形態の光デバイスの基本的な製造工程図である。1A to 1C are diagrams illustrating basic manufacturing steps of an optical device according to an embodiment of the present invention. 実施形態の方法で作製した光デバイスのレジスト除去前と、レジスト除去後の走査電子顕微鏡(SEM;Scanning Electron Microscope)像である。1 shows scanning electron microscope (SEM) images of an optical device fabricated by a method according to an embodiment, taken before and after resist removal. 比較例1の方法によるレジスト除去前と、レジスト除去後のSEM像である。1 shows SEM images before and after resist removal by the method of Comparative Example 1. 多層グラフェンの抵抗測定の試料の光学顕微鏡像である。1 is an optical microscope image of a sample for measuring the resistance of multi-layer graphene. 図4の試料を用いた抵抗測定結果を示す図である。FIG. 5 is a diagram showing the results of resistance measurement using the sample of FIG. 4. 比較例2の方法で作製した抵抗測定用の多層グラフェンの試料の平面模式図である。FIG. 13 is a schematic plan view of a multilayer graphene sample for resistance measurement produced by the method of Comparative Example 2. 図6の試料を用いた抵抗測定結果を示す図である。FIG. 7 is a diagram showing the results of resistance measurement using the sample of FIG. 6. 実施形態の光デバイスの詳細な製造工程図である。5A to 5C are detailed manufacturing process diagrams of the optical device according to the embodiment. 実施形態の光デバイスの詳細な製造工程図である。5A to 5C are detailed manufacturing process diagrams of the optical device according to the embodiment. 実施形態の光デバイスの詳細な製造工程図である。5A to 5C are detailed manufacturing process diagrams of the optical device according to the embodiment. 実施形態の光デバイスの詳細な製造工程図である。5A to 5C are detailed manufacturing process diagrams of the optical device according to the embodiment. 実施形態の光デバイスの詳細な製造工程図である。5A to 5C are detailed manufacturing process diagrams of the optical device according to the embodiment. 実施形態の光デバイスの詳細な製造工程図である。5A to 5C are detailed manufacturing process diagrams of the optical device according to the embodiment. 実施形態の光デバイスの詳細な製造工程図である。5A to 5C are detailed manufacturing process diagrams of the optical device according to the embodiment. 実施形態の光デバイスの詳細な製造工程図である。5A to 5C are detailed manufacturing process diagrams of the optical device according to the embodiment. 構成例1の多層グラフェンの側面図と上面図である。1A and 1B are a side view and a top view of multilayer graphene of Configuration Example 1. 構成例1の多層グラフェンに電極を設けた光デバイスの側面図と上面図である。1A and 1B are a side view and a top view of an optical device in which electrodes are provided on the multilayer graphene of Configuration Example 1. 構成例2の多層グラフェンの側面図と上面図である。1A and 1B are a side view and a top view of multilayer graphene of Configuration Example 2. 構成例の多層グラフェンに電極を設けた光デバイスの側面図と上面図である。1A and 1B are a side view and a top view of an optical device in which electrodes are provided on multilayer graphene of an example configuration. 構成例3の多層グラフェンの側面図と上面図である。1A and 1B are a side view and a top view of multilayer graphene of Configuration Example 3. 構成例3の多層グラフェンに電極を設けた光デバイスの側図と上面図である。13A and 13B are a side view and a top view of an optical device in which electrodes are provided on the multilayer graphene of Configuration Example 3. 図11Bの光デバイスをアレイ状に配置した光センサアレイの平面模式図である。FIG. 11C is a schematic plan view of an optical sensor array in which the optical devices of FIG. 11B are arranged in an array.

実施形態では、酸素を用いた異方性のエッチングにより、多層グラフェンを一度の加工でパターニングして、多層グラフェンにテーパ状に傾斜した端面を形成する。多層グラフェンの傾斜した端面に電極を設けることで、電極と多層グラフェンの間の接触抵抗を低減することができる。以下の説明で、同じ構成要素には同じ符号を付けて、重複する説明を省略する場合がある。 In an embodiment, the multi-layer graphene is patterned in a single process by anisotropic etching using oxygen to form tapered inclined end faces on the multi-layer graphene. By providing an electrode on the inclined end face of the multi-layer graphene, the contact resistance between the electrode and the multi-layer graphene can be reduced. In the following description, the same components are given the same reference numerals, and duplicate descriptions may be omitted.

図1は、実施形態の光デバイスの基本的な製造工程図である。図1の(A)で、多層グラフェン15の上に所定の形状のレジスト16を形成する。多層グラフェン15は、単層グラフェンがランダムに積層されており、面内方向で、各層のグラフェンの六員環の格子の位置は必ずしも揃っていない。レジスト16は、目的とする素子の形状に応じて、露光、及び現像により、所定の形状に形成されている。この例で、レジスト16はネガ型のフォトレジストである。 Figure 1 is a diagram showing the basic manufacturing process of an optical device according to an embodiment. In (A) of Figure 1, a resist 16 of a predetermined shape is formed on a multi-layer graphene 15. The multi-layer graphene 15 is made up of single-layer graphene randomly stacked, and the lattice positions of the hexagonal rings of the graphene in each layer are not necessarily aligned in the in-plane direction. The resist 16 is formed into a predetermined shape by exposure and development according to the shape of the desired element. In this example, the resist 16 is a negative photoresist.

図1の(B)で、多層グラフェン15をレジスト16ごと、酸素を用いた異方性のエッチングでテーパ形状に加工する。具体的には、酸素を用いた反応性イオンエッチング(RIE:Reactive Ion Etching)で、多層グラフェン15を、レジスト16とともに加工する。このとき、多層グラフェン15を小刻みにエッチングするのではなく、多層グラフェン15の底面まで、連続したRIEで、一度にパターニングする。このRIEで、多層グラフェン15とともに、レジスト16の一部もエッチングされる。 In FIG. 1B, the multi-layer graphene 15 together with the resist 16 is processed into a tapered shape by anisotropic etching using oxygen. Specifically, the multi-layer graphene 15 is processed together with the resist 16 by reactive ion etching (RIE) using oxygen. At this time, the multi-layer graphene 15 is not etched in small increments, but is patterned all at once by continuous RIE up to the bottom surface of the multi-layer graphene 15. Part of the resist 16 is also etched together with the multi-layer graphene 15 by this RIE.

RIEの過程で、加速されたイオンの衝突により放出されたレジスト16の一部は、エッチング中の多層グラフェン15の加工面に付着する。加工中の多層グラフェン15の端面に付着したレジスト粒子は、真上から加速されるイオンによって削られずに、多層グラフェン15の端面に残る。多層グラフェン15の端面がレジスト16に覆われることで、多層レジスト15の端面での化学反応が抑制され、異方性のエッチングが行われる。これにより、加工面が一定の方向に傾斜するテーパ状の斜面が形成される。 During the RIE process, some of the resist 16 released by the collision of accelerated ions adheres to the processed surface of the multi-layer graphene 15 being etched. The resist particles that adhere to the end surface of the multi-layer graphene 15 being processed are not removed by the ions accelerated from directly above, and remain on the end surface of the multi-layer graphene 15. By covering the end surface of the multi-layer graphene 15 with the resist 16, chemical reactions at the end surface of the multi-layer resist 15 are suppressed, and anisotropic etching is performed. As a result, the processed surface is formed into a tapered slope that is inclined in a certain direction.

図1の(C)で、加工後の多層グラフェン15の端面及び上面を覆うレジスト16(図1の(B)参照)を、RIEで除去する。多層グラフェン15の上面と、傾斜した端面に残存するレジスト16を、一度のRIEで連続してエッチング除去してもよいし、複数回に分けてエッチング除去してもよい。これにより、多層グラフェン15の傾斜した端面151が露出する。露出した多層グラフェン15の端面151は、図1の(B)工程での異方性のエッチングにより、全周囲でテーパ状の傾斜面になっている。 In FIG. 1C, the resist 16 (see FIG. 1B) covering the end faces and upper surface of the processed multi-layer graphene 15 is removed by RIE. The resist 16 remaining on the upper surface and the inclined end faces of the multi-layer graphene 15 may be continuously etched away in a single RIE process, or may be etched away in multiple separate processes. This exposes the inclined end faces 151 of the multi-layer graphene 15. The exposed end faces 151 of the multi-layer graphene 15 are tapered and inclined all around due to the anisotropic etching in the process in FIG. 1B.

図1の(D)で、レジスト16が除去された多層グラフェン15の傾斜した端面151に、電極17、及び18を設ける。後述するように、テーパ状に傾斜した端面151と電極17及び18の間の接触抵抗は、大幅に低減されている。テーパ状に傾斜した多層グラフェン15の端面151と、電極17及び18との接続を、「エッジコンタクト」と呼んでもよい。 In FIG. 1D, electrodes 17 and 18 are provided on the tapered end surface 151 of the multilayer graphene 15 from which the resist 16 has been removed. As described below, the contact resistance between the tapered end surface 151 and the electrodes 17 and 18 is significantly reduced. The connection between the tapered end surface 151 of the multilayer graphene 15 and the electrodes 17 and 18 may be called an "edge contact."

図2は実施形態の方法で作製した光デバイスのレジスト除去前と、レジスト除去後のSEM像である。図2の(A)は、レジスト除去前のSEM像であり、図1の(B)の状態に対応する。図2の(B)は、レジスト除去後のSEM像であり、図1の(C)の状態に対応する。 Figure 2 shows SEM images of an optical device fabricated by the method of the embodiment before and after resist removal. (A) in Figure 2 is an SEM image before resist removal, which corresponds to the state shown in (B) in Figure 1. (B) in Figure 2 is an SEM image after resist removal, which corresponds to the state shown in (C) in Figure 1.

図2の(A)では、酸素ガスを導入し、高周波(RF:Radio Frequency)電圧400Vで15分のRIEを行っている。このとき、多層グラフェン15とともに、レジスト16がエッチングされる。多層グラフェン15をレジスト16とともに、一回のRIEで加工することにより、図2の(A)に示すように、表面がレジストに覆われたテーパ状の多層グラフェンが得られる。多層グラフェンとレジストの端面は、ともに一定の方向に傾斜している。 In FIG. 2A, oxygen gas is introduced and RIE is performed for 15 minutes at a radio frequency (RF) voltage of 400 V. At this time, the resist 16 is etched along with the multi-layer graphene 15. By processing the multi-layer graphene 15 together with the resist 16 in a single RIE, a tapered multi-layer graphene with a surface covered with resist is obtained, as shown in FIG. 2A. The end faces of both the multi-layer graphene and the resist are inclined in a certain direction.

図2の(B)で、多層グラフェン上に残存するレジストを除去する。このときのエッチング条件は、酸素ガスを導入し、RF電圧400Vで、トータルで6分50秒のRIEを1回で行う。1回のRIEでレジスト16を除去することで、図2の(B)に示すように、全周にテーパ状の滑らかな端面151を有する多層グラフェン15が得られる。 In FIG. 2B, the resist remaining on the multi-layer graphene is removed. The etching conditions at this time are to introduce oxygen gas, set the RF voltage at 400 V, and perform RIE once for a total of 6 minutes and 50 seconds. By removing the resist 16 in one RIE, multi-layer graphene 15 having smooth tapered end faces 151 all around is obtained, as shown in FIG. 2B.

等方的なエッチングの場合、エッチングは全方向に進むので、レジスト直下の多層グラフェンの端面が円弧状に削られてアンダーカットが発生する。これに対し、異方性のエッチングで多層グラフェンの端面をレジストで保護しながら加工することで、図2の(B)に示すテーパ形状が得られる。 In the case of isotropic etching, the etching proceeds in all directions, so the edge of the multilayer graphene directly below the resist is cut into an arc shape, causing an undercut. In contrast, by using anisotropic etching to process the edge of the multilayer graphene while protecting it with resist, the tapered shape shown in Figure 2 (B) can be obtained.

図3の(A)は、比較例1の方法によるレジスト除去前のSEM像、図3の(B)は、比較例の方法によるレジスト除去後のSEM像である。比較例1では、異方性のエッチングを行うが、上述した実施形態と異なり、多層グラフェン15をレジスト16とともに加工する際に、複数回に分けてRIEを実施する。図2と同じく、酸素ガスを導入して、RF電圧400Vで2~4分間のRIEを30~60秒の停止時間をおいて、複数回行う。トータルのRIE時間は30分である。 Figure 3 (A) is an SEM image before resist removal by the method of Comparative Example 1, and Figure 3 (B) is an SEM image after resist removal by the method of Comparative Example 1. In Comparative Example 1, anisotropic etching is performed, but unlike the above-mentioned embodiment, RIE is performed multiple times when processing the multilayer graphene 15 together with the resist 16. As in Figure 2, oxygen gas is introduced and RIE is performed multiple times for 2 to 4 minutes at an RF voltage of 400 V, with a pause of 30 to 60 seconds. The total RIE time is 30 minutes.

図3の(A)で、比較例1の方法では、レジストごとパターニングされた全体の形状はテーパ形状になっているが、テーパの端面で、レジストとグラフェンが外側に巻き上がっている。端面でのこの状態は、レジスト除去後も変わらない。図3の(B)で、酸素ガスを導入し、RF電圧400Vで、6分50秒のRIEを1回行うことで、残存するレジストを除去する。レジストが除去されても、多層グラフェンの端部が巻き上がり、端面の凹凸が激しいため、多層グラフェンと電極との間で十分な電気的接続を得ることが難しい。 In FIG. 3A, in the method of Comparative Example 1, the overall shape patterned with the resist is tapered, but the resist and graphene are curled up outward at the end faces of the taper. This state at the end faces does not change even after the resist is removed. In FIG. 3B, oxygen gas is introduced and RIE is performed once for 6 minutes and 50 seconds at an RF voltage of 400 V to remove the remaining resist. Even after the resist is removed, the end of the multilayer graphene is curled up and the end faces are very uneven, making it difficult to obtain a sufficient electrical connection between the multilayer graphene and the electrode.

図2、及び図3の観察から、実施形態の方法によると、多層グラフェンの端面が電極との接続に適した滑らかなテーパ面になることが理解される。 From the observation of Figures 2 and 3, it can be seen that the method of the embodiment results in the end faces of the multilayer graphene having smooth tapered surfaces suitable for connection to electrodes.

<多層グラフェンの電気特性>
次に、実施形態の多層グラフェンの電気特性を確認する。上述した実施形態の方法で、配線長が異なる複数の多層グラフェン配線の試料を作製し、四端子測定法により、電気抵抗を測定する。
<Electrical properties of multi-layer graphene>
Next, the electrical properties of the multilayer graphene of the embodiment are confirmed. A plurality of multilayer graphene wiring samples with different wiring lengths are fabricated by the method of the embodiment described above, and the electrical resistance is measured by a four-terminal measurement method.

図4は、多層グラフェンの抵抗測定に用いた試料の光学顕微鏡像である。基板上に、線幅が同じで配線長を異ならせた複数種類の多層グラフェン配線を、実施形態の方法で形成する。多層グラフェン配線の長手方向の両端に電極を接続する。電極と電極の間の幅を、配線長とする。図4では、電極間の幅、すなわち、多層グラフェンの配線長を、2μm、3μm、5μmと変えている。 Figure 4 is an optical microscope image of a sample used to measure the resistance of multi-layer graphene. Multiple types of multi-layer graphene wiring with the same line width but different wiring lengths are formed on a substrate using the method of the embodiment. Electrodes are connected to both ends of the multi-layer graphene wiring in the longitudinal direction. The width between the electrodes is taken as the wiring length. In Figure 4, the width between the electrodes, i.e., the multi-layer graphene wiring length, is changed to 2 μm, 3 μm, and 5 μm.

ライン状の多層グラフェンのパターニングは、酸素ガスを用いたRIEで、RF電圧400V、15分の条件で一度に行う。これにより、多層グラフェンとレジストの端面がテーパ状になった構成が得られる。その後、多層グラフェンの傾斜した端面に上面に残るレジストを除去するために、酸素ガスを用い、RF電圧400Vで6分50秒の追加のRIEを行う。レジスト除去のための追加のRIEを、「第2のRIE」と呼んでもよい。 Linear multi-layer graphene patterning is performed in one go by RIE using oxygen gas at an RF voltage of 400V for 15 minutes. This results in a configuration in which the end faces of the multi-layer graphene and resist are tapered. Then, to remove the resist remaining on the upper surface of the inclined end faces of the multi-layer graphene, an additional RIE is performed using oxygen gas at an RF voltage of 400V for 6 minutes and 50 seconds. The additional RIE for removing the resist may be called the "second RIE."

レジスト除去のための第2のRIEの時間は、多層グラフェンとレジストを一度にパターニングする最初のRIEの時間よりも短くてもよい。多層グラフェンの端面と上面を覆うレジストを除去した後に、電子ビーム蒸着により電極を形成する。多層グラフェンの露出した傾斜端面を覆って、厚さ5nmのチタン(Ti)と、厚さ50nmの金(Au)の薄膜をこの順で形成し、リフトオフ法により、図4の形状の電極を形成する。 The time of the second RIE for removing the resist may be shorter than the time of the first RIE for patterning the multilayer graphene and resist at the same time. After removing the resist covering the end faces and top face of the multilayer graphene, an electrode is formed by electron beam evaporation. A thin film of titanium (Ti) having a thickness of 5 nm and a thin film of gold (Au) having a thickness of 50 nm are formed in this order to cover the exposed inclined end faces of the multilayer graphene, and an electrode having the shape shown in FIG. 4 is formed by a lift-off method.

図5は、図4の試料を用いた電気抵抗の測定結果である。電気抵抗は配線長に依存し、配線長が長くなるほど、抵抗値が増大する。多層グラフェンと電極の間の接触抵抗は、図5の近似線のy切片の1/2で求められる。図5の近似線から算出された接触抵抗は、5Ωμmである。 Figure 5 shows the results of measuring the electrical resistance using the sample in Figure 4. The electrical resistance depends on the wiring length, and the longer the wiring length, the higher the resistance value. The contact resistance between the multilayer graphene and the electrode is calculated as 1/2 the y-intercept of the approximation line in Figure 5. The contact resistance calculated from the approximation line in Figure 5 is 5 Ωμm.

図6は、比較例2の方法で作製した抵抗測定用の多層グラフェン試料の平面模式図である。比較例2では、テーパのない多層グラフェン配線を形成する。多層グラフェンの配線長を50μm、10μm、5μm、2μmと変えて、G1~G4の4種類のグラフェン配線を形成する。 Figure 6 is a schematic plan view of a multi-layer graphene sample for resistance measurement produced by the method of Comparative Example 2. In Comparative Example 2, a multi-layer graphene wiring without a taper is formed. The wiring length of the multi-layer graphene is changed to 50 μm, 10 μm, 5 μm, and 2 μm to form four types of graphene wiring, G1 to G4.

テーパのない多層グラフェンの配線を形成する条件は以下のとおりである。まず、酸素ガスを導入し、400V、10秒のRIEを11回繰り返して(合計で110秒のRIE)、多層グラフェンをレジストとともに加工する。続いて、指向性のないプラズマアッシングでレジストを除去する。プラズマアッシング装置に酸素ガスを導入し、400WのRF電力で15分、アッシングを行う。この等方的な酸素アッシングにより、テーパのない多層グラフェン配線が形成される。 The conditions for forming a non-tapered multi-layer graphene wiring are as follows. First, oxygen gas is introduced, and RIE at 400 V for 10 seconds is repeated 11 times (a total of 110 seconds of RIE) to process the multi-layer graphene together with the resist. Next, the resist is removed by non-directional plasma ashing. Oxygen gas is introduced into the plasma ashing device, and ashing is performed for 15 minutes with an RF power of 400 W. This isotropic oxygen ashing forms a non-tapered multi-layer graphene wiring.

次に、図4の試料と同様に、電子ビーム蒸着により5nmのTiと50nmのAuの薄膜をこの順で形成し、リフトオフ法により、図6の形状の電極を形成する Next, similar to the sample in Figure 4, a thin film of Ti with a thickness of 5 nm and a thin film of Au with a thickness of 50 nm are formed in that order by electron beam evaporation, and an electrode with the shape in Figure 6 is formed by the lift-off method.

図7は、図6の試料を用いた抵抗測定結果を示す。電気抵抗は配線長に依存する。比較例2の多層グラフェンと電極の間の接触抵抗は、図7の近似線のy切片の1/2で求められる。図7の近似線から算出された接触抵抗は、530Ωμmである。 Figure 7 shows the results of resistance measurements using the sample in Figure 6. The electrical resistance depends on the wiring length. The contact resistance between the multilayer graphene and the electrode in Comparative Example 2 is calculated as 1/2 the y-intercept of the approximation line in Figure 7. The contact resistance calculated from the approximation line in Figure 7 is 530 Ωμm.

図4のテーパ構造の多層グラフェンと比較して、接触抵抗は100倍以上大きい。比較例2の方法で形成され、テーパ状の端面を持たない多層グラフェン配線では、端面と電極の間の電気的な接触が不十分であることがわかる。 Compared to the tapered multi-layer graphene in Figure 4, the contact resistance is more than 100 times higher. It can be seen that the multi-layer graphene wiring formed by the method of Comparative Example 2, which does not have tapered end faces, has insufficient electrical contact between the end faces and the electrodes.

図8A~図8Hは、実施形態の光デバイスの製造工程をより詳細に示す。図8Aで、基板21の上に、多層グラフェン15を成長する。基板21は、絶縁性基板であれば、特に限定されない。この例では、熱酸化膜付きのシリコン基板を用いるが、サファイア基板、MgO基板などを用いてもよい。 Figures 8A to 8H show the manufacturing process of the optical device of the embodiment in more detail. In Figure 8A, multi-layer graphene 15 is grown on a substrate 21. There are no particular limitations on the substrate 21 as long as it is an insulating substrate. In this example, a silicon substrate with a thermal oxide film is used, but a sapphire substrate, MgO substrate, etc. may also be used.

基板21の上に触媒22を形成して、熱CVD(Chemical Vapor Deposition:化学気相成長)法によりグラフェンを合成する。触媒22は、たとえば、厚さ200nmの鉄(Fe)触媒である。熱CVDによるグラフェンの合成は、アセチレンガスを用いて、700℃、20分の条件で行う。合成の際に、アセチレンとアルゴン(Ar)ガスを1:9の割合で混合し、Arガスにより一定圧力(1kPa)を保持した状態で、アセチレンガスを導入する。混合ガスに対するアセチレンガスの割合は、総圧に対して500ppm程度である。 A catalyst 22 is formed on a substrate 21, and graphene is synthesized by thermal CVD (Chemical Vapor Deposition). The catalyst 22 is, for example, an iron (Fe) catalyst with a thickness of 200 nm. Graphene is synthesized by thermal CVD using acetylene gas at 700°C for 20 minutes. During synthesis, acetylene and argon (Ar) gas are mixed in a ratio of 1:9, and acetylene gas is introduced while maintaining a constant pressure (1 kPa) with Ar gas. The ratio of acetylene gas to the mixed gas is about 500 ppm of the total pressure.

グラフェンの合成温度は700℃に限定されず、500℃から1200℃の温度範囲で適宜選択可能である。900℃以上の温度で合成する場合は、アセチレンガスに替えて、メタンガスを導入してもよい。 The graphene synthesis temperature is not limited to 700°C, but can be selected appropriately within the temperature range of 500°C to 1200°C. When synthesizing at a temperature of 900°C or higher, methane gas may be introduced instead of acetylene gas.

グラフェンの合成は、熱CVDに限定されず、ホットフィラメントCVD法、リモートプラズマCVD法などを用いてもよい。原料ガスは、アセチレン以外に、メタン、エチレンなどの炭化水素系ガス、エタノール、メタノールなどのアルコール系ガスなどを使用してもよい。希釈ガスとして、Ar以外に、ヘリウム(He)、または水素(H)を用いてもよい。 The synthesis of graphene is not limited to thermal CVD, and hot filament CVD, remote plasma CVD, etc. may also be used. As the raw material gas, in addition to acetylene, hydrocarbon gases such as methane and ethylene, and alcohol gases such as ethanol and methanol may also be used. As the dilution gas, in addition to Ar, helium (He) or hydrogen (H) may also be used.

触媒として、Fe、ニッケル(Nk)、コバルト(Co)、銅(Cu)、またはこれらの合金を用いてもよい。スパッタリングまたは蒸着により、基板21の上に触媒22の薄膜を形成する。触媒効果を高めるために、触媒22の薄膜の下地金属として、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タンタル(Ta)などの金属、これらの酸化物または窒化物を形成してもよい。 The catalyst may be Fe, nickel (Nk), cobalt (Co), copper (Cu), or an alloy thereof. A thin film of the catalyst 22 is formed on the substrate 21 by sputtering or vapor deposition. To enhance the catalytic effect, metals such as aluminum (Al), titanium (Ti), molybdenum (Mo), and tantalum (Ta), or oxides or nitrides of these metals may be formed as the base metal for the thin film of the catalyst 22.

上述したように、厚さ200nmのFe触媒22を用いて、700℃、20分の条件で合成する場合、厚さ30nm程度(90層程度)の多層グラフェン15が得られる。多層グラフェン15の厚さ、総数はこの例に限定されず、合成時間やアセチレン濃度を変えることで、所望の厚さ、総数の多層グラフェンを合成することができる。 As described above, when synthesis is performed under conditions of 700°C and 20 minutes using a 200 nm thick Fe catalyst 22, multi-layer graphene 15 with a thickness of about 30 nm (about 90 layers) is obtained. The thickness and total number of multi-layer graphene 15 are not limited to this example, and by changing the synthesis time and acetylene concentration, multi-layer graphene of the desired thickness and total number can be synthesized.

図8Bで、合成した多層グラフェン15の上に、樹脂等の支持層26を形成する。支持層26は、ポリメチルメタクリレート(PMMA)などのポリマーをスピンコート法で塗布して形成してもよい。支持層26の厚さは、多層グラフェン15を支持することができればどのような厚さでもよいが、一例として0.1μmから100μm、取り扱い易さの観点からは、1μm~100μmであってもよい。 In FIG. 8B, a support layer 26 such as a resin is formed on the synthesized multi-layer graphene 15. The support layer 26 may be formed by applying a polymer such as polymethyl methacrylate (PMMA) by spin coating. The thickness of the support layer 26 may be any thickness as long as it can support the multi-layer graphene 15, but may be, for example, 0.1 μm to 100 μm, and from the viewpoint of ease of handling, 1 μm to 100 μm.

図8Cで、支持層26の溶媒成分を揮発させた後に、塩化鉄溶液を用いて触媒22を除去し、基板21から支持層26付きの多層グラフェン15を分離する。 In FIG. 8C, after the solvent components of the support layer 26 are evaporated, the catalyst 22 is removed using an iron chloride solution, and the multilayer graphene 15 with the support layer 26 is separated from the substrate 21.

図8Dで、表面に絶縁膜12が形成された基板11を準備する。支持層26に支持された多層グラフェン15を絶縁膜12に対向させ、多層グラフェン15を基板11の上に転写する。基板11と絶縁膜12は、それぞれシリコン基板と熱酸化膜であってもよいし、その他の組み合わせであってもよい。転写後に、有機溶剤で支持層26を溶解して除去する。 In FIG. 8D, a substrate 11 is prepared with an insulating film 12 formed on its surface. Multilayer graphene 15 supported on a support layer 26 is placed opposite the insulating film 12, and the multilayer graphene 15 is transferred onto the substrate 11. The substrate 11 and the insulating film 12 may be a silicon substrate and a thermal oxide film, respectively, or may be other combinations. After the transfer, the support layer 26 is dissolved and removed with an organic solvent.

図8Eから図8Hは、図1の(A)~(D)の工程と同じであり、重複する説明を省略または簡略化する場合がある。図8Eで、転写された多層グラフェン15の全面にフォトレジストを塗布し、露光と現像により、目的とする素子形状に応じたレジスト16を形成する。 Figures 8E to 8H are the same as steps (A) to (D) in Figure 1, and duplicated explanations may be omitted or simplified. In Figure 8E, a photoresist is applied to the entire surface of the transferred multilayer graphene 15, and a resist 16 corresponding to the desired element shape is formed by exposure and development.

図8Fで、酸素ガスを用いたRIEで、多層グラフェン15をレジスト16とともに、一度に加工する。厚さ30nm程度の多層グラフェン15を加工する場合、たとえば、RF電圧400V、15分の条件で、一度にパターニングする。このRIEにより、多層グラフェン15はレジスト16とともに、異方性をもってエッチングされる。多層グラフェン15が底面まで加工されパターニングが完了したときに、多層グラフェン15の上面と端面は、レジスト16に覆われている。 In FIG. 8F, the multi-layer graphene 15 is processed together with the resist 16 at once by RIE using oxygen gas. When processing a multi-layer graphene 15 having a thickness of about 30 nm, patterning is performed at once under conditions of an RF voltage of 400 V and 15 minutes, for example. By this RIE, the multi-layer graphene 15 is anisotropically etched together with the resist 16. When the multi-layer graphene 15 is processed down to the bottom surface and patterning is completed, the top surface and end surfaces of the multi-layer graphene 15 are covered with the resist 16.

RIEの場合、反応チャンバー内で加速された陽イオン(正イオン)は、基板11側に発生している負電位(自己バイアス)に引き付けられて、レジスト16と多層グラフェン15に向かってまっすぐに衝突する。陽イオンの衝突により放出されたレジスト16の粒子は、加工中の多層グラフェン15の表面に付着する。このうち、多層グラフェン15の端面に付着したレジスト粒子は、基板21の真上から加速されてくる陽イオンによって弾かれにくく、多層グラフェン15の端面に堆積されていく。レジスト16に覆われた多層グラフェン15の端面では酸素ガスとの反応が進まないため、多層グラフェン15は、もっぱら膜厚方向にエッチングされる。これにより異方性をもったエッチングが行われる。 In the case of RIE, positive ions accelerated in the reaction chamber are attracted to the negative potential (self-bias) generated on the substrate 11 side and collide straight toward the resist 16 and multilayer graphene 15. Particles of the resist 16 released by the collision of the positive ions adhere to the surface of the multilayer graphene 15 being processed. Of these, the resist particles that adhere to the end faces of the multilayer graphene 15 are not easily repelled by the positive ions accelerated from directly above the substrate 21, and are deposited on the end faces of the multilayer graphene 15. Since the reaction with oxygen gas does not proceed on the end faces of the multilayer graphene 15 covered with the resist 16, the multilayer graphene 15 is etched mainly in the film thickness direction. This results in anisotropic etching.

多層グラフェン15にレジスト16ごと、分断なくRIEを実施することで、図2に示したように、滑らかなテーパ面を有する構造体が得られる。 By performing RIE on the multilayer graphene 15 together with the resist 16 without breaking it, a structure with a smoothly tapered surface is obtained, as shown in Figure 2.

図8Gで、多層グラフェン15の端面と上面を覆っているレジスト16を除去する。同じRIE装置で酸素ガスを導入し、400V、6~7分の条件でのRIEを行うことで、多層グラフェン15の端面と上面を覆っていたレジスト16が除去される。レジスト除去のためのRIEは、多層グラフェン15の傾斜した端面151が劣化しないかぎり、一度に行ってもよいし、数回に分けて行ってもよい。絶縁膜12は酸素イオンと反応せず、多層グラフェン15の表面に残存するレジスト16がエッチング除去される。 In FIG. 8G, the resist 16 covering the end faces and upper surface of the multi-layer graphene 15 is removed. Oxygen gas is introduced into the same RIE device, and RIE is performed under conditions of 400 V and 6 to 7 minutes, thereby removing the resist 16 that covered the end faces and upper surface of the multi-layer graphene 15. The RIE for removing the resist may be performed all at once or in several steps, as long as the inclined end faces 151 of the multi-layer graphene 15 are not deteriorated. The insulating film 12 does not react with oxygen ions, and the resist 16 remaining on the surface of the multi-layer graphene 15 is etched away.

図8Hで、多層グラフェン15の傾斜する端面151に電極17、及び18を形成し、光デバイス10を作製する。電極17と18は、TiとAuの積層の他に、パラジウム(Pd)、クロム(Cr)、Ni等を用いてもよい。電極17と電極18の材料は、同じであっても異なっていてもよい。電極17及び18と、多層グラフェン15の傾斜した端面151との間で接触抵抗が低減されており、低抵抗の光デバイス10が得られる。 In FIG. 8H, electrodes 17 and 18 are formed on the inclined end face 151 of the multi-layer graphene 15 to fabricate the optical device 10. The electrodes 17 and 18 may be made of palladium (Pd), chromium (Cr), Ni, or the like, in addition to a laminate of Ti and Au. The materials of the electrodes 17 and 18 may be the same or different. The contact resistance between the electrodes 17 and 18 and the inclined end face 151 of the multi-layer graphene 15 is reduced, and a low-resistance optical device 10 is obtained.

以下で、多層グラフェン15を用いた光デバイス10の構成例をいくつか示す。 Below are some example configurations of optical devices 10 using multilayer graphene 15.

<構成例1>
図9Aは、構成例1の多層グラフェン15Aの側面図と上面図である。図9Bは、構成例1の多層グラフェン15Aに電極を設けた光デバイス10Aの側面図と上面図である。多層グラフェン15Aは、異方性のドライエッチングでパターニングされており、全周にわたってテーパ状に傾斜する端面151を有する。
<Configuration Example 1>
Fig. 9A is a side view and a top view of the multilayer graphene 15A of Configuration Example 1. Fig. 9B is a side view and a top view of an optical device 10A in which electrodes are provided on the multilayer graphene 15A of Configuration Example 1. The multilayer graphene 15A is patterned by anisotropic dry etching, and has an end face 151 that is inclined in a tapered shape over the entire periphery.

多層グラフェン15は、単層グラフェンがランダムに積層されており、単層グラフェンと同様の電子特性を示す一方で、吸収率は、単層グラフェンよりもはるかに高い。単層グラフェンと比較すると、多層グラフェン15のバンド構造には、若干のバンドギャップが現れる。しかし、多層グラフェンに現れるバンドギャップは非常に小さく、単層グラフェンと同様に、広い波長範囲の光を吸収する。多層グラフェン15は、受光層として有効に用いられる。 Multilayer graphene 15 is made by randomly stacking single-layer graphene, and while it exhibits similar electronic properties to single-layer graphene, its absorption rate is much higher than that of single-layer graphene. Compared to single-layer graphene, a slight band gap appears in the band structure of multilayer graphene 15. However, the band gap that appears in multilayer graphene is very small, and like single-layer graphene, it absorbs light in a wide wavelength range. Multilayer graphene 15 is effectively used as a light-receiving layer.

図9Bを参照すると、長方形に加工された多層グラフェン15Aの対向する2つの端面151を覆って、電極17Aと18Aが形成されている。端面151は、異方性のエッチングにより滑らかに傾斜するテーパ面として形成されている。多層グラフェン15Aと電極17Aの界面B、及び多層グラフェン15Aと電極18Aの界面Bで、接触抵抗が低減されている。 Referring to FIG. 9B, electrodes 17A and 18A are formed covering two opposing end faces 151 of multilayer graphene 15A processed into a rectangle. End face 151 is formed as a smoothly inclined tapered surface by anisotropic etching. Contact resistance is reduced at interface B between multilayer graphene 15A and electrode 17A, and at interface B between multilayer graphene 15A and electrode 18A.

電極17Aと18Aの間にバイアス電圧印加されると、電極17Aと多層グラフェン15の界面、及び電極18Aと多層グラフェン15の界面で、エネルギーバンドに勾配が生じる。この状態で、多層グラフェン15に光が入射すると、光の吸収によるキャリアの発生で抵抗値が変化し、電極17Aと18Aの間に流れる光電流が変化する。光電流の変化は、光の入射量と相関する。光電流の変化を読み取ることで、入射光の光量を測定することができる。 When a bias voltage is applied between electrodes 17A and 18A, a gradient is generated in the energy band at the interface between electrode 17A and multilayer graphene 15, and at the interface between electrode 18A and multilayer graphene 15. In this state, when light is incident on multilayer graphene 15, the resistance value changes due to the generation of carriers caused by light absorption, and the photocurrent flowing between electrodes 17A and 18A changes. The change in photocurrent correlates with the amount of incident light. The amount of incident light can be measured by reading the change in photocurrent.

光デバイス10Aでは、多層グラフェン10Aと電極17A、18Aの間の接触抵抗が低減されているので、抵抗変化を感度良く読み取ることができる。 In the optical device 10A, the contact resistance between the multilayer graphene 10A and the electrodes 17A and 18A is reduced, so that the resistance change can be read with high sensitivity.

<構成例2>
図10Aは、構成例2の多層グラフェン15Bの側面図と上面図である。図10Bは、構成例2の多層グラフェン15Aに電極を設けた光デバイス10Bの側面図と上面図である。多層グラフェン15Bは、異方性のドライエッチングでパターニングされており、全周にわたってテーパ状に傾斜する端面151を有する。
<Configuration Example 2>
Fig. 10A is a side view and a top view of multi-layer graphene 15B of Configuration Example 2. Fig. 10B is a side view and a top view of optical device 10B in which electrodes are provided on multi-layer graphene 15A of Configuration Example 2. Multi-layer graphene 15B is patterned by anisotropic dry etching, and has end face 151 that is inclined in a tapered shape over the entire periphery.

図10Bを参照すると、ほぼ正方形に加工された多層グラフェン15Bの対角領域に、端面151を覆って電極17Bと18Bが形成されている。端面151は、異方性のエッチングにより滑らかに傾斜するテーパ面として形成されている、多層グラフェン15Bと電極17Bの界面、及び多層グラフェン15Bと電極18Bの界面で、接触抵抗が低減されている。 Referring to FIG. 10B, electrodes 17B and 18B are formed covering end face 151 in diagonal regions of multilayer graphene 15B, which has been processed into a substantially square shape. End face 151 is formed as a smoothly sloping tapered surface by anisotropic etching, and contact resistance is reduced at the interface between multilayer graphene 15B and electrode 17B and at the interface between multilayer graphene 15B and electrode 18B.

光デバイス10Bの動作原理は、構成例1の光デバイス10Aと同じである。多層グラフェン10Bと電極17B、及び18Bの間の接触抵抗が低減されているので、光デバイス10Bで抵抗変化を感度良く読み取ることができる。 The operating principle of the optical device 10B is the same as that of the optical device 10A of configuration example 1. Since the contact resistance between the multilayer graphene 10B and the electrodes 17B and 18B is reduced, the optical device 10B can sensitively read the resistance change.

<構成例3>
図11Aは、構成例3の多層グラフェン15Cの側面図と上面図である。図11Bは、構成例3の多層グラフェン15Cに電極を設けた光デバイス10Cの側面図と上面図である。多層グラフェン15Cは、異方性のドライエッチングでパターニングされており、全周にわたってテーパ状に傾斜する端面151を有する。
<Configuration Example 3>
Fig. 11A is a side view and a top view of multi-layer graphene 15C of Configuration Example 3. Fig. 11B is a side view and a top view of an optical device 10C in which electrodes are provided on multi-layer graphene 15C of Configuration Example 3. Multi-layer graphene 15C is patterned by anisotropic dry etching, and has end faces 151 that are inclined in a tapered shape over the entire periphery.

図11Bを参照すると、円形に加工された多層グラフェン15Cの互いに対向する領域に、端面151を覆って、電極17Cと18Cが形成されている。電極17Cと18Cは多層グラフェン15の円周の一部に沿って形成されている。多層グラフェン15の端面151は、異方性のエッチングにより滑らかに傾斜するテーパ面として形成されている。多層グラフェン15Cと電極17Cの界面、及び多層グラフェン15Cと電極18Cの界面で、接触抵抗が低減されている。 Referring to FIG. 11B, electrodes 17C and 18C are formed covering end face 151 in opposing regions of multi-layer graphene 15C that has been processed into a circle. Electrodes 17C and 18C are formed along part of the circumference of multi-layer graphene 15. End face 151 of multi-layer graphene 15 is formed as a smoothly inclined tapered surface by anisotropic etching. Contact resistance is reduced at the interface between multi-layer graphene 15C and electrode 17C, and at the interface between multi-layer graphene 15C and electrode 18C.

光デバイス10Cの動作原理は、構成例1の光デバイス10Aと同じである。多層グラフェン10Cと電極17C、18Cの間の接触抵抗が低減されているので、光デバイス10Cで抵抗変化を感度良く読み取ることができる。 The operating principle of the optical device 10C is the same as that of the optical device 10A of configuration example 1. Since the contact resistance between the multilayer graphene 10C and the electrodes 17C and 18C is reduced, the optical device 10C can sensitively read the resistance change.

図12は、光センサアレイ40の平面模式図である。光センサアレイ40は、基板41上に、複数の光デバイス10をアレイ状に配置して作製される。光センサアレイ40も、光デバイスの一例である。個々の光デバイス10は、光センサアレイ40の各画素45を構成する。図12では、画素45を構成する光デバイス10として、図11Bに示した構成を用いているが、上述した光デバイス10A~10Cのいずれの構成を用いてもよい。 Figure 12 is a schematic plan view of an optical sensor array 40. The optical sensor array 40 is fabricated by arranging a plurality of optical devices 10 in an array on a substrate 41. The optical sensor array 40 is also an example of an optical device. Each optical device 10 constitutes each pixel 45 of the optical sensor array 40. In Figure 12, the optical device 10 constituting the pixel 45 has the configuration shown in Figure 11B, but any of the configurations of the optical devices 10A to 10C described above may be used.

光センサアレイ40を読み出し回路に電気的に接続して、各光デバイス10に蓄積された入射光量に応じた電荷を読み出すことで、2次元平面上の光強度の分布を電気信号として得ることができる。電気信号を処理して、光強度の分布を画像として表示する撮像装置に適用してもよい。光センサアレイ40に含まれる各光デバイス10で、多層グラフェン15と電極の間の接触抵抗が低減されているので、光入射による抵抗変化を高感度で検知することができる。 By electrically connecting the optical sensor array 40 to a readout circuit and reading out the charge stored in each optical device 10 according to the amount of incident light, the distribution of light intensity on a two-dimensional plane can be obtained as an electrical signal. The electrical signal may be processed and applied to an imaging device that displays the distribution of light intensity as an image. Since the contact resistance between the multilayer graphene 15 and the electrode is reduced in each optical device 10 included in the optical sensor array 40, the change in resistance due to the incidence of light can be detected with high sensitivity.

以上、特定の例示に基づいて発明を説明してきたが、本発明は上述した例に限定されない。図9Aから図12を通して、基板11にシリコン基板を用いる場合、基板11の裏面にゲート電極を形成して、多層グラフェン15のキャリア密度を制御してもよい。 The invention has been described above based on specific examples, but the present invention is not limited to the above examples. In Figures 9A to 12, when a silicon substrate is used as the substrate 11, a gate electrode may be formed on the back surface of the substrate 11 to control the carrier density of the multilayer graphene 15.

実施形態の多層グラフェンと電極とのエッジコンタクトは、多層グラフェンを用いた発光素子にも適用可能である。グラフェンによる発光は、電流の印加による通電加熱による黒体放射発光である。実施形態の方法で加工された多層グラフェン15を発光層に用い、多層グラフェン15の両端に通電用の電極を設ける場合、多層グラフェン15と電極の間の接触抵抗が低減され、効率的に発光が得られる。 The edge contact between the multilayer graphene and the electrodes of the embodiment can also be applied to a light-emitting element using multilayer graphene. Light emission from graphene is blackbody radiation emission caused by heating due to application of electric current. When the multilayer graphene 15 processed by the method of the embodiment is used as a light-emitting layer and electrodes for passing current are provided on both ends of the multilayer graphene 15, the contact resistance between the multilayer graphene 15 and the electrodes is reduced, and light emission can be obtained efficiently.

10、10A、10B、10C 光デバイス
11、41 基板
12 絶縁膜
15、15A、15B、15C 多層グラフェン
151 端面
16 レジスト
17、17A、17B、17C、18、18A、18B、18C 電極
40 光センサアレイ(光デバイス)
10, 10A, 10B, 10C Optical device 11, 41 Substrate 12 Insulating film 15, 15A, 15B, 15C Multilayer graphene 151 End surface
16 Resist 17, 17A, 17B, 17C, 18, 18A, 18B, 18C Electrode 40 Optical sensor array (optical device)

Claims (4)

多層グラフェンの上に所定の形状のレジストを形成し、
酸素を用いた異方性の反応性イオンエッチングにより、一度の加工で前記多層グラフェンをパターニングすることで、前記多層グラフェンを前記レジストとともにテーパ形状に加工し、
加工された前記多層グラフェンの傾斜した端面を覆う、前記反応性イオンエッチングによって前記所定の形状のレジストの一部が前記傾斜した端面に付着した前記レジストを除去し、
前記多層グラフェンの露出した前記傾斜した端面を覆う電極を設ける、
光デバイスの製造方法。
A resist having a predetermined shape is formed on the multi-layer graphene.
The multilayer graphene is patterned in a single process by anisotropic reactive ion etching using oxygen, so that the multilayer graphene is processed into a tapered shape together with the resist;
removing the resist covering the inclined end faces of the processed multilayer graphene and adhering a part of the resist having the predetermined shape to the inclined end faces by the reactive ion etching ;
providing an electrode covering the exposed inclined end surface of the multilayer graphene;
A method for manufacturing an optical device.
加工された前記多層グラフェンの前記傾斜した端面に付着した前記レジストを、複数回に分けた反応性イオンエッチングにより除去する、
請求項1に記載の光デバイスの製造方法。
removing the resist attached to the inclined end face of the processed multilayer graphene by reactive ion etching in multiple steps;
The method for manufacturing an optical device according to claim 1 .
加工された前記多層グラフェンの前記傾斜した端面に付着した前記レジストを、前記異方性のエッチングよりも短い時間の第2の異方性のエッチングで一度に除去する、
請求項1に記載の光デバイスの製造方法。
The resist attached to the inclined end surface of the processed multilayer graphene is removed at once by a second anisotropic etching having a time shorter than that of the anisotropic etching.
The method for manufacturing an optical device according to claim 1 .
基板上に、複数の前記光デバイスを所定の配列で配置する、
請求項1から3のいずれか1項に記載の光デバイスの製造方法。
arranging a plurality of the optical devices in a predetermined array on a substrate;
The method for manufacturing an optical device according to claim 1 .
JP2021179037A 2021-11-01 2021-11-01 Optical device manufacturing method Active JP7679756B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021179037A JP7679756B2 (en) 2021-11-01 2021-11-01 Optical device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021179037A JP7679756B2 (en) 2021-11-01 2021-11-01 Optical device manufacturing method

Publications (2)

Publication Number Publication Date
JP2023067627A JP2023067627A (en) 2023-05-16
JP7679756B2 true JP7679756B2 (en) 2025-05-20

Family

ID=86326541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021179037A Active JP7679756B2 (en) 2021-11-01 2021-11-01 Optical device manufacturing method

Country Status (1)

Country Link
JP (1) JP7679756B2 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133783A (en) 1998-10-23 2000-05-12 Hitachi Ltd Method of manufacturing semiconductor integrated circuit device and semiconductor integrated circuit device
JP2007531257A (en) 2004-03-25 2007-11-01 コミサリア、ア、レネルジ、アトミク Method of manufacturing field effect transistor having diamond-like carbon channel, and transistor manufactured by the manufacturing method
JP2009158940A (en) 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US20120056161A1 (en) 2010-09-07 2012-03-08 International Business Machines Corporation Graphene transistor with a self-aligned gate
JP2013115143A (en) 2011-11-25 2013-06-10 Toshiba Corp Wiring and semiconductor device
CN106952949A (en) 2016-01-07 2017-07-14 中芯国际集成电路制造(上海)有限公司 Graphene field effect transistor and method of forming same
JP2018514156A (en) 2015-04-09 2018-05-31 日本テキサス・インスツルメンツ株式会社 Inclined termination in a molybdenum layer and manufacturing method
JP2020077780A (en) 2018-11-08 2020-05-21 富士通株式会社 Photodetector, photosensor, and method for manufacturing photodetector
JP2020077779A (en) 2018-11-08 2020-05-21 富士通株式会社 Photo detection element, photosensor and method of manufacturing photo detection element

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133783A (en) 1998-10-23 2000-05-12 Hitachi Ltd Method of manufacturing semiconductor integrated circuit device and semiconductor integrated circuit device
JP2007531257A (en) 2004-03-25 2007-11-01 コミサリア、ア、レネルジ、アトミク Method of manufacturing field effect transistor having diamond-like carbon channel, and transistor manufactured by the manufacturing method
JP2009158940A (en) 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US20120056161A1 (en) 2010-09-07 2012-03-08 International Business Machines Corporation Graphene transistor with a self-aligned gate
JP2013115143A (en) 2011-11-25 2013-06-10 Toshiba Corp Wiring and semiconductor device
JP2018514156A (en) 2015-04-09 2018-05-31 日本テキサス・インスツルメンツ株式会社 Inclined termination in a molybdenum layer and manufacturing method
CN106952949A (en) 2016-01-07 2017-07-14 中芯国际集成电路制造(上海)有限公司 Graphene field effect transistor and method of forming same
JP2020077780A (en) 2018-11-08 2020-05-21 富士通株式会社 Photodetector, photosensor, and method for manufacturing photodetector
JP2020077779A (en) 2018-11-08 2020-05-21 富士通株式会社 Photo detection element, photosensor and method of manufacturing photo detection element

Also Published As

Publication number Publication date
JP2023067627A (en) 2023-05-16

Similar Documents

Publication Publication Date Title
KR101878739B1 (en) Graphene-transferring member and method of transferring graphene and method of fabrication graphene device using the same
Luo et al. Massively Parallel Arrays of Size‐Controlled Metallic Nanogaps with Gap‐Widths Down to the Sub‐3‐nm Level
US8650749B2 (en) Method for manufacturing graphene electronics
US20050007002A1 (en) Carbon nanotube device fabrication
CN110416235B (en) A two-dimensional material composite multicolor infrared detection chip with hollow surface plasmon structure
US9067783B2 (en) Graphene-based photodetector including complex transparent electrode, method of manufacturing the same, and device including the same
KR101984695B1 (en) Graphene device and method of manufacturing the same
Yao et al. Direct electron-beam patterning of monolayer MoS 2 with ice
US20130183625A1 (en) Patterned graphene fabrication method
US20250226212A1 (en) Fabrication and processing of graphene electronic devices on Silicon with a SiO2 passivation layer
CN111792622A (en) An Electron Beam Induced Etching Process Based on Water Ice
JP6062737B2 (en) Phase plate manufacturing method
JP7679756B2 (en) Optical device manufacturing method
Wu et al. Progress and challenges on 3D tubular structures and devices of 2D materials
CN111933650B (en) Molybdenum sulfide thin film imaging array device and preparation method thereof
Beyer et al. Fabrication of metal patterns on freestanding graphenoid nanomembranes
CN118946241A (en) Application of TaCoTe2 material, terahertz detector and preparation method
JP7588317B2 (en) Graphene production method and optical device production method
CN114518389B (en) Gas sensor, manufacturing method and gas detection method
JP7567606B2 (en) Optical element and method for manufacturing optical element
JP6052730B2 (en) Electrode connection structure of graphene film
Trunov et al. Targeted synthesis of polycrystalline vanadium dioxide thin films via post-deposition annealing
RU2667345C2 (en) Method for manufacturing array of detectors of thz radiation using of carbon nanotubes
JP7635690B2 (en) Method for manufacturing a device with a film containing hexagonal boron nitride
Zhong et al. Electrochemically fabricated ultrafine nickel masks for the fabrication of MoS2-based devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250421

R150 Certificate of patent or registration of utility model

Ref document number: 7679756

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150