JP7679876B2 - アナログ・デジタル変換方法およびアナログ・デジタル変換器 - Google Patents

Description

本発明は、消費電力を低減できる光－電気アナログ・デジタル変換方法およびアナログ・デジタル変換器に関する。

近年、オンチップ光デバイスの大規模集積を前提とした新たな応用技術の１つとして、光ニューラルネットワークアクセラレータに代表される光アナログ演算器が研究開発されている（非特許文献１）。

光アナログ演算器では、光学干渉によるベクトル演算が理想的には消費エネルギーゼロで実行でき（省エネ性）、特定の応用により演算遅延を低減できる（低遅延性）ので関心をもたれている。

光アナログ演算器において、入出力光信号はアナログ信号である。したがって、電気デジタル信号を光アナログ信号に変換する機構である電気－光デジタル・アナログ変換器（ｅｌｅｃｔｒｏ－ｏｐｔｉｃ ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ、Ｅ－Ｏ ＤＡＣ、特許文献１）と、光アナログ信号を電気デジタル信号に変換する機構である光－電気アナログ・デジタル変換器（ｏｐｔｏ－ｅｌｅｃｔｒｏｎｉｃ ａｎａｌｏｇ ｔｏ ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ、Ｏ－Ｅ ＡＤＣ）とを動作させる必要がある。

現状の一般的なＯ－Ｅ ＡＤＣは、受光器と所定のビット数（８－１２ｂｉｔ程度）を備えた電気ＡＤＣを組み合わせる構成を有する。この構成による数ＧＨｚ以上の高速動作には、並列型ＡＤＣを用いる必要がある。

国際公開第２０１９－１６７６２０号

Y. Shen et al., "Deep learning with coherent nanophotonic circuits," Nature Photon 11, 441－446 (2017) W. Liu et al., "HolyLight: A Nanophotonic Accelerator for Deep Learning in Data Centers," 2019 Design, Automation & Test in Europe Conference & Exhibition (DATE), Florence, Italy, 1483-1488 (2019)

しかしながら、並列型ＡＤＣは２の（Ｎ－１）乗個（Ｎはビット分解能）のコンパレータが必要であるため消費電力が大きく、光ニューラルネットワークアクセラレータ全体の８０－９０％程度の電力を消費すると試算されている（非特許文献２）。

このように、Ｏ－Ｅ ＡＤＣにおいて並列型ＡＤＣを用いる場合、消費電力が大きいことが問題となっていた。

そこで、ＡＤＣにおいて可能な限り全て光処理で実行することが望まれるが、しきい値処理を全光で実行することは困難である。したがって、ＡＤＣにおいてしきい値処理以外の処理を可能な限り光処理で実行する必要がある。

上述したような課題を解決するために、本発明に係るアナログ・デジタル変換方法は、光アナログ信号を電気デジタル信号に変換するアナログ・デジタル変換方法であって、前記光アナログ信号について、第１の参照光でのアフィン変換を実施するステップと、第２の参照光の検波軸でのホモダイン検波を実施するステップと、前記実施された光アナログ信号を、光電変換によって電気アナログ信号に変換するステップと、前記電気アナログ信号をしきい値処理により電気デジタル信号に変換するステップとを備える。

また、本発明に係るアナログ・デジタル変換器は、光アナログ信号を電気デジタル信号に変換するアナログ・デジタル変換器であって、第１の参照光を生成する第１の参照光生成部と、前記光アナログ信号を前記第１の参照光でアフィン変換する演算部と、第２の参照光を生成ずる第２の参照光生成部と、前記アフィン変換された光アナログ信号を前記第２の参照光でホモダイン検波して、電気アナログ信号を取得する検波部と、前記電気アナログ信号をしきい値処理により電気デジタル信号に変換する変換部とを備える。

本発明によれば、消費電力を低減できるアナログ・デジタル変換方法およびアナログ・デジタル変換器を提供できる。

図１は、本発明の第１の実施の形態に係るアナログ・デジタル変換器の構成を示すブロック図である。 図２は、本発明の第２の実施の形態に係るアナログ・デジタル変換器の構成を示すブロック図である。 図３は，本発明の第１の実施の形態に係るアナログ・デジタル変換方法を説明するためのフローチャート図である。 図４Ａは、本発明の第１および第２の実施の形態に係るアナログ・デジタル変換方法を説明するための図である。 図４Ｂは、本発明の第１および第２の実施の形態に係るアナログ・デジタル変換方法を説明するための図である。 図４Ｃは、本発明の第１および第２の実施の形態に係るアナログ・デジタル変換方法を説明するための図である。 図４Ｄは、本発明の第１および第２の実施の形態に係るアナログ・デジタル変換方法を説明するための図である。 図５Ａは、本発明の第１および第２の実施の形態に係るアナログ・デジタル変換方法の一例を説明するための図である。 図５Ｂは、本発明の第１および第２の実施の形態に係るアナログ・デジタル変換方法の一例を説明するための図である。 図６Ａは、本発明の第１および第２の実施の形態に係るアナログ・デジタル変換方法の一例を説明するための図である。 図６Ｂは、本発明の第１および第２の実施の形態に係るアナログ・デジタル変換方法の一例を説明するための図である。 図７Ａは、本発明の第１および第２の実施の形態に係るアナログ・デジタル変換方法の一例を説明するための図である。 図７Ｂは、本発明の第１および第２の実施の形態に係るアナログ・デジタル変換方法の一例を説明するための図である。 図８は、本発明の実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器の効果を説明するための図である。 図９Ａは、本発明の実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器の効果を説明するための図である。 図９Ｂは、本発明の実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器の効果を説明するための図である。 図１０Ａは、本発明の実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器の効果を説明するための図である。 図１０Ｂは、本発明の実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器の効果を説明するための図である。 図１１は、本発明の第１の実施例に係るアナログ・デジタル変換器の構成を示す図である。 図１２は、本発明の第２の実施例に係るアナログ・デジタル変換器の構成を示す図である。 図１３は、本発明の第１の実施例の変形例に係るアナログ・デジタル変換器の構成を示す図である。 図１４は、本発明の第１の実施例の変形例に係るアナログ・デジタル変換器の構成を示す図である。 図１５は、本発明の第３の実施の形態に係るアナログ・デジタル変換器の構成を示すブロック図である。 図１６は、本発明の第３の実施例に係るアナログ・デジタル変換器の構成を示す図である。 図１７は、本発明の第３の実施例に係るアナログ・デジタル変換器の構成の一例を示す図である。 図１８は、図１５は、本発明の第４の実施の形態に係るアナログ・デジタル変換器の構成を示すブロック図である。 図１９は、本発明の第４の実施例に係るアナログ・デジタル変換器の構成を示す図である。

＜第１の実施の形態＞
本発明の第１の実施の形態に係るアナログ・デジタル変換器について、図１を参照して説明する。本実施の形態に係るアナログ・デジタル変換器では、時間分割多重方式を用いる。

＜アナログ・デジタル変換器の構成＞
本実施の形態に係るアナログ・デジタル変換器１０は、時間分割多重方式を用い、図１に示すように、第１の参照光生成部１２と、演算部１３、第２の参照光生成部１４と、検波部１５と、変換部１６とを備える。

アナログ・デジタル変換器１０に、光アナログ信号（信号光）１１が入力する。

第１の参照光生成部１２には、時変参照光生成部であり、第１の参照光を時間変化させて生成して、演算部１３に出力する。

演算部１３は、入力される信号光に第１の参照光を加算することにより、信号光をアフィン変換（平行移動）する。

ここで、光によるアフィン変換において、複数の参照光との比較により信号光の大きさを検出できる。詳細には、信号光に、振幅（大きさ）の異なる複数の参照光を加算した後に、所定のしきい値に対する大小を判定することにより、信号光の大きさを検出できる。

第２の参照光生成部１４は、時変参照光生成部であり、第２の参照光を時間変化させて生成して、検波部１５に出力する。

検波部１５は、アフィン変換された信号光を、第２の参照光を用いて任意の検波軸でホモダイン検波し、電気アナログ信号を取得する。

ここで、任意の検波軸を用いることにより、主に信号光の位相を検出できる。詳細には、位相の異なる複数の参照光により、信号光を判別することにより、信号光の位相を検出できる（後述）。

変換部１６は、低ビット分解能（１～２ｂｉｔ）でしきい値処理することにより、電気アナログ信号を電気デジタル信号１７に変換する。この低ビットでのしきい値処理により、消費電力を低減できる。

本実施の形態に係るアナログ・デジタル変換器１０によれば、Ｏ－Ｅ ＡＤＣにおいてアフィン変換（信号光の強度の検出）、ホモダイン検波（信号光の位相の検出）までを光処理で実行することができる。その結果、消費電力を低減できる。

＜第２の実施の形態＞
本発明の第２の実施の形態に係るアナログ・デジタル変換器について、図２を参照して説明する。本実施の形態に係るアナログ・デジタル変換器では、空間分割多重方式を用いる。

＜アナログ・デジタル変換器の構成＞
本実施の形態に係るアナログ・デジタル変換器２０は、空間分割多重方式を用い、図２に示すように、複数（Ｎ個）の第１の参照光生成部２２＿１～２２＿Ｎと、複数（Ｎ個）の演算部２３＿１～２３＿Ｎ、複数（Ｎ個）の第２の参照光生成部２４＿１～２４＿Ｎと、複数（Ｎ個）の検波部２５＿１～２５＿Ｎと、複数（Ｎ個）の変換部２６＿１～２６＿Ｎとを備える。

アナログ・デジタル変換器２０に、光アナログ信号（信号光）２１が入力する。

第１の参照光生成部２２＿１～２２＿Ｎは、第１の参照光を生成して、演算部に出力する。

演算部２３＿１～２３＿Ｎは、入力される信号光に第１の参照光を加算することにより、信号光をアフィン変換（平行移動）する。ここで、第１の実施の形態と同様に、光によるアフィン変換において、複数の参照光との比較により信号光の大きさを検出できる。

第２の参照光生成部２４＿１～２４＿Ｎは、第２の参照光を生成して、検波部２５＿１～２５＿Ｎに出力する。

検波部２５＿１～２５＿Ｎは、アフィン変換された信号光を、第２の参照光を用いて任意の検波軸でホモダイン検波し、電気アナログ信号を取得する。ここで、第１の実施の形態と同様に、任意の検波軸を用いることにより、主に信号光の位相を検出できる。

変換部２６＿１～２６＿Ｎは、低ビット分解能（１～２ｂｉｔ）で、電気アナログ信号を電気デジタル信号２７＿１～２７＿Ｎに変換する。ここで、低ビットでアナログ・デジタル（ＡＤ）変換することにより、消費電力を低減できる。

本実施の形態に係るアナログ・デジタル変換器２０によれば、Ｏ－Ｅ ＡＤＣにおいてアフィン変換（信号光の強度の検出）、ホモダイン検波（信号光の位相の検出）までを光処理で実行することができる。その結果、消費電力を低減できる。

＜アナログ・デジタル変換方法＞
第１および第２の実施の形態に係るアナログ・デジタル変換方法を、図３～図４Ｄを参照して説明する。図３に、本実施の形態に係るアナログ・デジタル変換方法のフローチャート図を示す。また、図４Ａ－Ｄに、本実施の形態に係るアナログ・デジタル変換方法を説明するためのＩＱ平面図を示す。

光アナログ信号（信号光）が入力される。図４Ａに変換対象の光アナログ信号の初期状態を示す。

初めに、図４Ｂに示すように、信号光に第１の参照光を加算することにより、信号光をアフィン変換（平行移動）する（ステップＳ１）。

次に、図４Ｃに示すように、上記のアフィン変換後の光を、任意の参照光（第２の参照光）の検波軸で検波する（ステップＳ２）。引き続き、検波された光を光電変換によって電気アナログ信号に変換する（ステップＳ３）。ここで、実際には参照光の大きさによりアナログ信号の大きさが変化するが、ここでは参照軸への正射影（図中太線）がアナログ量として検出される状況を想定する。

次に、図４Ｄに示すように、上記の電気アナログ信号の値（アナログ量）を、１～２ビットの低ビットでのＡＤ変換によって１桁または２桁の電気デジタル信号に変換する（ステップＳ４）。図中４１＿１、４１＿２それぞれに、１ビット、２ビットでのＡＤ変換の態様を示す。

最後に、時間分割多重方式を用いる場合、第１の参照光および第２の参照光を時間変化させて、上述のステップを事前に設定した回数（Ｎ回）繰り返すことにより、複数桁のデジタル信号を取得する（ステップＳ５、Ｓ６）。

また、空間分割多重方式を用いる場合、図２に示すように、複数の第１の参照光および第２の参照光を用いるので、上述のステップを１回繰り返すことにより、複数桁のデジタル信号を取得できる。この場合、上記のステップＳ５、Ｓ６は必要としない。

本実施の形態に係るアナログ・デジタル変換方法において、アフィン変換およびホモダイン検波は、光回路において線形光学素子のみを用いた処理であるため、波長分割多重方式を用いることもできる。このように、時間分割多重方式と空間分割多重方式と波長分割多重方式とを組み合わせて用いることで、より高ビット数のデジタル信号をより高速で取得できる。

以下に、本実施の形態に係るアナログ・デジタル変換方法の具体例を説明する。

図５Ａ、Ｂに、複数の第２の参照光の位相を用いる場合のアナログ・デジタル変換の態様を示す。図５Ａに、第２の参照光のＩＱ成分を示す。第２の参照光Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４それぞれの絶対位相は０，π／４、π／２、３π／４であり、振幅は同じである。

これらの４個の第２の参照光Ｒ１１～Ｒ１４を用いて、４通りのホモダイン検波を実施した後に、それぞれの第２の参照光に対する１ビットアナログ・デジタル変換の結果（数字）を順に並べる（配置する）。その結果、図５Ｂに示すように、１ビットしきい値処理器で４桁の電気デジタル信号（図中、“”内）が得られる。ここでは、最上位が第２の参照光Ｒ１４によるもの、順にＲ１３、Ｒ１２、Ｒ１１によるものを並べる。このように、４個の参照光の位相と１ビットしきい値処理器を組み合わせる場合、８通りに量子化される。

以上のように、本実施の形態に係るアナログ・デジタル変換方法において、光アナログ入力信号の位相によりデジタル信号が決定される。

図６Ａ、Ｂに、複数の第１の参照光の振幅を用いる場合のアナログ・デジタル変換の態様を示す。図６Ａに、第１の参照光のＩＱ成分を示す。第１の参照光Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４それぞれの絶対位相は０であり、４種類の振幅を用いる。

これらの４個の第１の参照光Ｒ２１～Ｒ２４を用いて、４通りのアフィン変換後を実施し、それぞれの第１の参照光に対する１ビットアナログ・デジタル変換の結果（数字）を順に並べる（配置する）。

その結果、図６Ｂに示すように、１ビットしきい値処理器で４桁の電気デジタル信号（図中、“”内）が得られる。ここでは、最上位が第１の参照光Ｒ２４によるもの、順にＲ２３、Ｒ２２、Ｒ２１によるものを並べる。このように、４個の参照光の振幅と１ビットしきい値処理器を組み合わせる場合、５通りに量子化される。

以上のように、本実施の形態に係るアナログ・デジタル変換方法において、光アナログ入力信号の「振幅」によりデジタル信号が決定される。

図７Ａ、Ｂに、第１および第２の参照光を用いる場合のアナログ・デジタル変換の態様を示す。図７Ａに、第２の参照光Ｒ３１、Ｒ３２、Ｒ３３、Ｒ３４のＩＱ成分を示す。ここでは、絶対位相をπ／４に固定して、複数の振幅を用いる。

第１の参照光による４通りのアフィン変換後に、４個の第２の参照光Ｒ３１～Ｒ３４を用いて、２種類のホモダイン検波（ＩＱ検波）を実施する。詳細には、位相がπ／２異なる２種類のホモダイン検波（ＩＱ検波）を実施する。次に、それぞれの第２の参照光に対する１ビットアナログ・デジタル変換のＩチャンネルおよびＱチャンネルの結果（数字）を順に並べる（配置する）。

その結果、図７Ｂに示すように、１ビットしきい値処理器で４桁の電気デジタル信号（図中の“”内で、上段にＩチャンネル、下段にＱチャンネルの結果を示す。）が２セットずつ得られる。ここでは、最上位が第２の参照光Ｒ３４によるもの、順にＲ３３、Ｒ３２、Ｒ３１によるものを並べる。このように、４個の参照光における「Ｉ成分」と「Ｑ成分」と、１ビットしきい値処理器とを組み合わせる場合、２５通りに量子化される。

以上のように、本実施の形態に係るアナログ・デジタル変換方法において、光アナログ入力信号の「Ｉ成分」と「Ｑ成分」によりデジタル信号が決定される。

＜効果＞
第１および第２の実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器の効果を、図８～図１０Ｂを参照して説明する。ここでは、第２の参照光の位相を用いる場合（以下、「タイプＡ」という。）と、第２の参照光の「Ｉ成分」と「Ｑ成分」を用いる場合（以下、「タイプＢ」という。）とを、例として説明する。

初めに、本実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器におけるホモダイン検波数ｘと最大量子化数との関係について説明する。

図８に、タイプＡで１ビット（図中３１＿１）と１．５ビット（図中３１＿２）およびタイプＢで１ビット（図中３１＿３）と１．５ビット（図中３１＿４）の場合でのアナログ・デジタル変換におけるホモダイン検波数ｘと最大量子化数との関係を示す。

ホモダイン検波数ｘと最大量子化数との関係は、検波数２、４、６、８、１６に対して得られた最大量子化数の数値解析値の具体例を計算し、その得られた数列から一般式を推定することで導出される。

最大量子化数は、アナログ・デジタル変換の方式に依存せず、ホモダイン検波数ｘに対して単調増加するが、ホモダイン検波数ｘに対する依存性が、以下の通り異なる。

タイプＡ（１ビット）の場合は、２ｘに依存する（３１＿１）。タイプＡ（１．５ビット）の場合は、２ｘ^２＋１に依存する（３１＿２）。

タイプＢ（１ビット）の場合は、（ｘ／２＋１）^２に依存する（３１＿３）。タイプＢ（１．５ビット）の場合は、（ｘ＋１）^２に依存する（３１＿４）。

図８に示すように、最大量子化数は、タイプＡ（１ビット）の場合が最も小さく、タイプＢ（１ビット）、タイプＢ（１．５ビット）、タイプＡ（１．５ビット）の場合の順で増加する。

このように、タイプＡ（１．５ビット）の場合が最も効率よく量子化数を増加できる。しかしながら、この場合、ＩＱ平面上で不均一な分割となる。

例えば、１．０ビットの場合、図４（ａ）に示すように、しきい値の境界線は原点を通り、ＩＱ平面を均等に８分割して、量子化された信号は均一に分布する。一方、１．５ビットの場合、しきい値の境界線は原点を通らず、その交点が原点からシフトして、ＩＱ平面を均等に８分割しないので、量子化された信号は不均一に分布する。

アナログ・デジタル変換において、量子化された信号が不均一に分布する場合には、非線形変換になるので制御が困難である。一方、量子化された信号が均一に分布する場合には、線形変換になるので望ましい。

そこで、タイプＢは、図７Ｂに示すように、低ビット量子化で用いるアナログ・デジタル変換の分解能によらず、ＩＱ平面上でグリッド状に均一に分割されるように参照光を設定できるので、アナログ・デジタル変換に用いるのに望ましい。

次に、本実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器における消費電力（消費エネルギー）について、図９Ａ～図１０Ｂを参照して説明する。ここで、Ｏ－Ｅ ＡＤＣにおけるタイプＡで１．０ビットしきい値処理器（図中３２＿１）、１．５ビットしきい値処理器（図中３２＿２）、２．０ビットしきい値処理器（図中３２＿３）を用いる場合を示す。

消費エネルギーは、各構成に必要なフォトダイオードの数を後述のPD1個あたりの消費エネルギーに乗じた値と、各構成に必要なしきい値処理器の数をしきい値処理器の消費エネルギーに乗じた値との和として算出される。

ここで、ＡＤＣの基準の消費エネルギーを５０ｆＪ／ｃｏｎｖｅｒｓｉｏｎとして、１ビットしきい値処理器で５０ｆＪ／ｃｏｎｖｅｒｓｉｏｎ、１．５ビットしきい値処理器で１００ｆＪ／ｃｏｎｖｅｒｓｉｏｎ、ｎビットしきい値処理器で２^ｎ×５０ｆＪ／ｃｏｎｖｅｒｓｉｏｎとする。また、フォトダイオード（ＰＤ）１個あたりの消費エネルギーを５ｆＪ／ｃｏｎｖｅｒｓｉｏｎと仮定する（K. Nozaki et al., "Photonic-crystal nano-photodetector with ultrasmall capacitance for on-chip light-to-voltage conversion without an amplifier," Optica 3, 483-492 (2016)）。

図９Ａに、Ｏ－Ｅ ＡＤＣにおいてタイプＡを用いる場合と、全処理を電気で実行するＡＤＣ（以下、「電気ＡＤＣ」という。図中３２＿４で示す。）を用いる場合における消費エネルギーのビット分解能依存性を示す。

ここで、空間分割多重方式を想定するので、ビット分解能の増加にともないＰＤの数が増加する。また、Ｏ－Ｅ ＡＤＣのビット分解能は、図５に示す量子化数ｙに対して、底が２の対数（ｌｏｇ_２ｙ）として得られる。

図９Ｂに、図９Ａに示すＯ－Ｅ ＡＤＣそれぞれの場合の消費エネルギーが電気ＡＤＣの場合と比較して低減する度合い（低減比）を示す。

タイプＡにおいて、１．５ビットまたは２．０ビットしきい値処理器を用いる場合に、ビット分解能の増加に伴い、消費エネルギー低減比が増加する。さらに、１．５ビットしきい値処理器を用いる場合に、消費エネルギー低減比が大きく、８ビット相当で１０倍程度である。ここで、消費エネルギー低減比は、それぞれの消費エネルギーの電気ＡＤＣによる消費エネルギーに対する比である。

このように、１．５ビットしきい値処理器を用いる場合に、消費エネルギーの低減に関して顕著な効果を奏する。また、ビット分解能の増加に伴い、消費エネルギーの低減に関して顕著な効果を奏する。

同様に、図１０Ａに、Ｏ－Ｅ ＡＤＣにおいてタイプＢを用いる場合と、電気ＡＤＣを用いる場合における消費エネルギーのビット分解能依存性を示す。ここで、タイプＡで１．０ビットしきい値処理器（図中３３＿１）、１．５ビットしきい値処理器（図中３３＿２）、２．０ビットしきい値処理器（図中３３＿３）を用いる場合を示す。また、電気ＡＤＣを用いる場合（図中３３＿４）も示す。

また、図１０Ｂに、図１０Ａに示すＯ－Ｅ ＡＤＣそれぞれの場合の消費エネルギーが電気ＡＤＣの場合と比較して低減する度合い（低減比）を示す。

タイプＢにおいて、１．０、１．５ビットまたは２．０ビットしきい値処理器で同程度に消費エネルギーを低減でき、ビット分解能の増加に伴い、消費エネルギーを低減できる。その中でも、とくに１．５ビットしきい値処理器を用いる場合に、消費エネルギーの低減に関して顕著な効果を奏する。

このように、第１および第２の実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器では、光回路によりＯ－Ｅ ＡＤＣにおける複数の処理を実施し、これらから得られた複数のアナログ量に対して低ビット電気ＡＤＣを介して複数のデジタル信号を取得する。

これにより、第１および第２の実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器によれば、高ビットの電気ＡＤＣを用いた場合よりも消費電力を大幅に低減できる。

＜第１の実施例＞
次に、本発明の第１の実施例に係るアナログ・デジタル変換器を、図１１を参照して説明する。

＜アナログ・デジタル変換器の構成＞
本実施例に係るアナログ・デジタル変換器１００は、第１の実施の形態の構成の一例である。

アナログ・デジタル変換器１００は、図１１に示すように、光ＩＱ変調器１０６と、位相変調器１０７と、Ｙ合波器１０８と、カプラ１０９と、光検出器１１０と、差動増幅器１１１と、しきい値処理器１１２とを備える。

アナログ・デジタル変換器１００に入力する信号光を生成する構成として、連続発振レーザダイオード（ＣＷ ＬＤ）１０１が分波器１０２に接続され、分波器１０２の一方の出力端が光干渉器１０３に接続される。

分波器１０２の他方の出力端が、他の分波器１０５に接続される。

アナログ・デジタル変換器１００における光ＩＱ変調器１０６に、他の分波器１０５の一方の出力端が接続される。また、他の分波器１０５の一方の出力端が位相変調器１０７に接続される。

ここで、分波器１０２、１０５は、信号光と参照光の分配比が最適に設定できるように可変スプリッタが望ましい。

光干渉器１０３の出力端と光ＩＱ変調器１０６の出力端がＹ合波器１０８に接続され、Ｙ合波器１０８の出力端と位相変調器１０７の出力端がカプラ１０９に接続される。

カプラ１０９からの２個の出力それぞれが光検出器１１０に接続され、それぞれの光検出器１１０の出力が差動増幅器１１１に接続される。

差動増幅器１１１の出力はしきい値処理器１１２に接続される。

＜アナログ・デジタル変換器の動作＞
光干渉器１０３では、ＣＷ光源１０１から分波器１０２を介して入力する光を電気入力信号１０４により変調して信号光として出力する。

光ＩＱ変調器１０６は、ＣＷ光源１０１から分波器１０２で分岐された光をアフィン変換用の参照光（第１の参照光）として時間分割で出力する。

Ｙ合波器１０８は、光干渉器１０３の出力である信号光に光ＩＱ変調器１０６の出力である第１の参照光を合波して、アフィン変換を実行する。

位相変調器１０７は、ＣＷ光源１０１から分波器１０２、１０５で分岐された光をホモダイン検波用の参照光（第２の参照光）として時間分割で出力する。

カプラ１０９は、Ｙ合波器１０８でアフィン変換された信号光を、第２の参照光と干渉させて２つの干渉光を出力する。

光検出器１１０はそれぞれ、カプラ１０９の出力光を電気信号に変換して、差動増幅器１１１に出力する。

差動増幅器１１１は、それぞれの電気信号より差分信号を取得する。このように、ホモダイン検波により得られた信号を、しきい値処理器１１２に出力する。

しきい値処理器１１２は、差分信号を量子化して、電気デジタル信号１１３を取得する。

本実施例において、分波器にＹ分岐や特定の固定比カプラを用いてもよい。再構成性を重視する場合は可変スプリッタを用いることが望ましい。

本実施例において、カプラには、方向性結合器や多モード干渉導波路などの３ｄＢカプラを用いることができる。

本実施例において、差動増幅器に限らず、差分演算器を用いてもよい。また、しきい値処理器に限らず、トランスインピーダンス増幅器を用いてもよい。

本実施例に係るアナログ・デジタル変換器１００によれば、上述のタイプＡおよびタイプＢでの動作が可能である。ここで、タイプＢで動作させる場合には、位相変調器１０７を位相変化π／２で時間変化させればよい。

本実施例に係るアナログ・デジタル変換器１００によれば、Ｏ－Ｅ ＡＤＣにおいてアフィン変換、ホモダイン検波までを光処理で実行することができる。

これにより、本実施例に係るアナログ・デジタル変換器１００によれば、消費電力を低減できる。

＜第２の実施例＞
次に、本発明の第２の実施例に係るアナログ・デジタル変換器を、図１２、１３を参照して説明する。

＜アナログ・デジタル変換器の構成＞
アナログ・デジタル変換器２００は、図１２に示すように、光ＩＱ変調器２０６と、Ｙ合波器２０８と、カプラ２０９＿１、２０９＿２と、光検出器２１０＿１、２１０＿２と、差動増幅器２１１＿１、２１１＿２と、しきい値処理器２１２＿１、２１２＿２と、π／２位相シフタ２１４とを備える。

アナログ・デジタル変換器１００に入力する信号光を生成する構成として、連続発振レーザダイオード（ＣＷ ＬＤ）２０１と、光干渉器２０３とを備える構成と、分波器２０２、２０５を介して、アナログ・デジタル変換器１００における光ＩＱ変調器２０６に接続される構成は、第一の実施の形態と同じである。

アナログ・デジタル変換器２００では、光ＩＱ変調器２０６の後段に、Ｙ合波器２０８を備え、第１の実施の形態と同様のホモダイン検波を実行する２個の構成（以下、「ホモダイン検波回路」という。）と、しきい値処理器２１２＿１、２１２＿２が並列に接続される。

一方のホモダイン検波回路は、カプラ２０９＿１と、光検出器２１０＿１と、差動増幅器２１１＿１により構成される。他方のホモダイン検波回路は、カプラ２０９＿２と、光検出器２１０＿２と、差動増幅器２１１＿２により構成される。

ここで、２つのホモダイン検波回路のうち、他方のホモダイン検波回路における第２の参照光の入力端子の前段にπ／２位相シフタ２１４が配置される。これにより、第２の参照光は、それぞれのホモダイン検波回路のカプラ２０９＿１、２０９＿２にπ／２位相差をもって入力される。

この構成において、一方のホモダイン検波回路よりＩ成分２１３＿１が出力され、他方のホモダイン検波回路よりＱ成分２１３＿２が出力される。

本実施例に係るアナログ・デジタル変換器によれば、上述のタイプＢでの動作が可能である。

本実施例に係るアナログ・デジタル変換器２００によれば、Ｏ－Ｅ ＡＤＣにおいてアフィン変換、ホモダイン検波までを光処理で実行することができる。

したがって、本実施例に係るアナログ・デジタル変換器２００によれば、消費電力を低減できる。

＜変形例＞
第１の実施例の変形例として、図１３に示すように、２台の光ＩＱ変調器３０６＿１、３０６＿２を用いて、光ＩＱ変調器３０６＿１、３０６＿２の後段にＹ合波器３０８＿１、３０８＿２を備え、４個のホモダイン検波回路としきい値処理器３１２＿１～３１２＿４が並列に接続されてもよい。この構成によれば、空間分割数を２倍に増大できる。

また、図１４に示すように、４台の光ＩＱ変調器４０６＿１～４０６＿４を用いて、光ＩＱ変調器４０６＿１～４０６＿４の後段にＹ合波器４０８＿１～４０８＿４を備え、８個のホモダイン検波回路としきい値処理器４１２＿１～４１２＿８が並列に接続されてもよい。この構成によれば、空間分割数を４倍に増大できる。

本発明の実施例および変形例において、アフィン変換用の参照光をＩＱ変調器で生成する例を示したが、これに限らない。時間分割を用いない場合は、固定の減衰器や移相器を用いることができる。

また、回路面積などにより空間分割数の増大が制約される場合には、適宜、時間分割や波長分割を組み合わせることにより対応できる。

＜第３の実施の形態＞
本発明の第３の実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器について図１５～１７を参照して説明する。

本実施の形態に係るアナログ・デジタル変換器５０は、時間分割多重方式を用いる場合、図１５に示すように、第２の参照光生成部５４と、検波部５５と、変換部５６とを備える。

アナログ・デジタル変換器５０に、光アナログ信号（信号光）５１が入力する。

第２の参照光生成部５４は、時変参照光生成部であり、第２の参照光を時間変化させて生成して、検波部５５に出力する。

検波部５５は、第２の参照光を用いて任意の検波軸でホモダイン検波し、電気アナログ信号を取得する。

変換部５６は、低ビット分解能（１～２ｂｉｔ）で、電気アナログ信号を電気デジタル信号５７に変換する。ここで、低ビットでアナログ・デジタル（ＡＤ）変換することにより、消費電力を低減できる。

本実施の形態に係るアナログ・デジタル変換方法では、第１の実施の形態に係るアナログ・デジタル変換方法におけるステップＳ１を必要としない。

本実施の形態に係るアナログ・デジタル変換器によれば、第１の実施の形態におけるタイプＡでの動作が可能である。

本実施の形態に係るアナログ・デジタル変換器５０によれば、Ｏ－Ｅ ＡＤＣにおいてホモダイン検波までを光処理で実行することができる。その結果、消費電力を低減できる。

これにより、本実施の形態に係るアナログ・デジタル変換器５０によれば、消費電力を低減できる。

＜第３の実施例＞
本発明の第３の実施例に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器について図１６を参照して説明する。本実施例に係るアナログ・デジタル変換器５００は、図１６に示すように、第３の実施の形態の構成の一例である。

＜アナログ・デジタル変換器の構成＞
アナログ・デジタル変換器５００は、図１６に示すように、位相変調器５０７と、カプラ５０９と、光検出器５１０と、差動増幅器５１１と、しきい値処理器５１２とを備える。

アナログ・デジタル変換器５００に入力する信号光を生成する構成として、連続発振レーザダイオード（ＣＷ ＬＤ）５０１が分波器５０２に接続され、分波器５０２の一方の出力端が光干渉器５０３に接続される。

アナログ・デジタル変換器５００における位相変調器５０７に、分波器５０３の他方の出力端が接続される。

光干渉器５０３の出力端と位相変調器５０７の出力端がカプラ５０９に接続される。

カプラ５０９からの２個の出力それぞれが光検出器５１０に接続され、それぞれの光検出器５１０の出力が差動増幅器５１１に接続される。

差動増幅器５１１の出力はしきい値処理器５１２に接続される。

＜アナログ・デジタル変換器の動作＞
光干渉器５０３では、ＣＷ光源５０１から分波器５０２を介して入力する光を電気入力信号により変調して信号光として出力する。

位相変調器５０７は、ＣＷ光源５０１から分波器５０２で分岐された光をホモダイン検波用の参照光（第２の参照光）として時間分割で出力する。

カプラ５０９は、光干渉器５０３からの信号光を、第２の参照光と干渉させて２つの干渉光を出力する。

光検出器５１０はそれぞれ、カプラ５０９の出力光を電気信号に変換して、差動増幅器５１１に出力する。

差動増幅器５１１は、それぞれの電気信号より差分信号を取得する。このように、ホモダイン検波により得られた信号を、しきい値処理器５１２に出力する。

しきい値処理器５１２は、差分信号を量子化して、電気デジタル信号５１３を取得する。

本実施例に係るアナログ・デジタル変換器５００によれば、上述のタイプＡでの動作が可能である。

本実施例に係るアナログ・デジタル変換器５００によれば、Ｏ－Ｅ ＡＤＣにおいてホモダイン検波までを光処理で実行することができる。

これにより、本実施例に係るアナログ・デジタル変換器５００によれば、消費電力を低減できる。

また、図１７に示すように、空間分割多重方式を用いて、位相変調器６０７＿１～６０７＿４の後段に複数のホモダイン検波回路が並列に接続される構成としてもよい。これにより、空間分割数を増大できる。この場合のアナログ・デジタル変換方法では、第１の実施の形態に係るアナログ・デジタル変換方法におけるステップＳ２とＳ５、Ｓ６を必要としない。

＜第４の実施の形態＞
本発明の第４の実施の形態に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器について図１８、１９を参照して説明する。

＜アナログ・デジタル変換器の構成＞
本実施の形態に係るアナログ・デジタル変換器７０は、時間分割多重方式を用いる場合、図１８に示すように、第１の参照光生成部７２と、演算部７３、第２の参照光生成部７４と、検波部７５と、変換部７６とを備える。

アナログ・デジタル変換器７０に、光アナログ信号（信号光）７１が入力する。

第１の参照光生成部７２は、時変参照光生成部であり、第１の参照光を時間変化させて生成して、演算部７３に出力する。

演算部７３は、入力される信号光に第１の参照光を加算することにより、信号光をアフィン変換（平行移動）する。

第２の参照光生成部７４は、第２の参照光を生成して、検波部７５に出力する。

検波部７５は、アフィン変換された信号光を、第２の参照光を用いて任意の検波軸でホモダイン検波し、電気アナログ信号を取得する。

変換部７６は、低ビット分解能（１～２ｂｉｔ）で、電気アナログ信号を電気デジタル信号７７に変換する。ここで、低ビットでアナログ・デジタル（ＡＤ）変換することにより、消費電力を低減できる。

本実施の形態に係るアナログ・デジタル変換方法は、第１の実施の形態と同様である。

本実施の形態に係るアナログ・デジタル変換器７０によれば、Ｏ－Ｅ ＡＤＣにおいてアフィン変換、ホモダイン検波までを光処理で実行することができる。その結果、消費電力を低減できる。

＜第４の実施例＞
本発明の第４の実施例に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器について図１９を参照して説明する。

本実施例に係るアナログ・デジタル変換器７００は、図１９に示すように、第４の実施の形態の構成の一例である。

＜アナログ・デジタル変換器の構成＞
アナログ・デジタル変換器７００は、図１９に示すように、光ＩＱ変調器７０６と、Ｙ合波器７０８と、カプラ７０９と、光検出器７１０と、差動増幅器７１１と、しきい値処理器７１２とを備える。

アナログ・デジタル変換器７００に信号光を生成する構成として、連続発振レーザダイオード（ＣＷ ＬＤ）７０１が分波器７０２に接続され、分波器７０２の一方の出力端が光干渉器７０３に接続される。

分波器７０２の他方の出力端が、他の分波器７０５に接続される。

アナログ・デジタル変換器７００における光ＩＱ変調器７０６に、他の分波器７０５の一方の出力端が接続される。

光干渉器７０３の出力端と光ＩＱ変調器７０６の出力端がＹ合波器７０８に接続され、Ｙ合波器７０８の出力端と他の分波器７０５の出力端がカプラ７０９に接続される。

カプラ７０９からの２個の出力それぞれが光検出器７１０に接続され、それぞれの光検出器７１０の出力が差動増幅器７１１に接続される。

差動増幅器７１１の出力はしきい値処理器７１２に接続される。

＜アナログ・デジタル変換器の動作＞
光干渉器７０３では、ＣＷ光源７０１から分波器７０２を介して入力する光を電気入力信号により変調して信号光として出力する。

光ＩＱ変調器７０６は、ＣＷ光源７０１から分波器７０２、７０５で分岐された光をアフィン変換用の参照光（第１の参照光）として時間分割で出力する。

Ｙ合波器７０８は、光干渉器７０３の出力である信号光に光ＩＱ変調器７０６の出力である第１の参照光を合波して、アフィン変換を実行する。

カプラ７０９は、Ｙ合波器７０８でアフィン変換された信号光を、他の分波器７０５からの第２の参照光と干渉させて２つの干渉光を出力する。

光検出器７１０はそれぞれ、カプラ７０９の出力光を電気信号に変換して、差動増幅器７１１に出力する。

差動増幅器７１１は、それぞれの電気信号より差分信号を取得する。このように、ホモダイン検波により得られた信号を、しきい値処理器７１２に出力する。

しきい値処理器７１２は、差分信号を量子化して、電気デジタル信号７１３を取得する。

本実施例に係るアナログ・デジタル変換器７００によれば、第１の実施の形態における複数の第１の参照光の振幅を用いる場合（図６Ａ、Ｂ）でのアナログ・デジタル変換の動作が可能である。ここで、光ＩＱ変調器７０６により第１の参照光の振幅を変化させる。

本実施例に係るアナログ・デジタル変換器７００によれば、Ｏ－Ｅ ＡＤＣにおいてアフィン変換、ホモダイン検波までを光処理で実行することができる。

これにより、本実施例に係るアナログ・デジタル変換器７００によれば、消費電力を低減できる。

本発明の実施の形態および実施例に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器において、ＣＷ光源の出力光を分岐して第１の参照光および第２の参照光に用いる例を示したが、他の光源の出力光を第１の参照光および第２の参照光に用いてもよい。

本発明の実施の形態および実施例に係るアナログ・デジタル変換方法およびアナログ・デジタル変換器において、第１の参照光および第２の参照光を変化させる例を示したが、第１の参照光および第２の参照光の少なくともいずれか一方を時間変化させてもよい。

本発明の実施の形態では、アナログ・デジタル変換器の構成、変換方法などにおいて、各構成部の構造、寸法、材料等の一例を示したが、これに限らない。アナログ・デジタル変換方法およびアナログ・デジタル変換器の機能を発揮し効果を奏するものであればよい。

本発明は、光コンピュータ、光ニューラルネットワークに用いるアナログ・デジタル変換器、とくに光－電気アナログ・デジタル変換器に適用することができる。

１０ アナログ・デジタル変換器
１２ 第１の参照光生成部
１３ 演算部
１４ 第２の参照光生成部
１５ 検波部
１６ 変換部

Claims (6)

1. 光アナログ信号を電気デジタル信号に変換するアナログ・デジタル変換方法であって、
   前記光アナログ信号について、第１の参照光でのアフィン変換を実施するステップと、
   第２の参照光の検波軸でのホモダイン検波を実施するステップと、
   前記実施された光アナログ信号を、光電変換によって電気アナログ信号に変換するステップと、
   前記電気アナログ信号をしきい値処理により電気デジタル信号に変換するステップと
   を備えるアナログ・デジタル変換方法。
2. 前記第２の参照光の位相を変化させる
   ことを特徴とする請求項１に記載のアナログ・デジタル変換方法。
3. 前記第１の参照光の振幅を変化させる
   ことを特徴とする請求項１又は請求項２に記載のアナログ・デジタル変換方法。
4. 前記第１の参照光の振幅を変化させ、
   前記ホモダイン検波を位相差がπ／２である２つの位相で行う
   ことを特徴とする請求項１から請求項３のいずれか一項に記載のアナログ・デジタル変換方法。
5. 前記第１の参照光および前記第２の参照光の少なくともいずれか一方を時間変化させることを特徴とする
   請求項１から請求項４のいずれか一項に記載のアナログ・デジタル変換方法。
6. 光アナログ信号を電気デジタル信号に変換するアナログ・デジタル変換器であって、
   第１の参照光を生成する第１の参照光生成部と、
   前記光アナログ信号を前記第１の参照光でアフィン変換する演算部と、
   第２の参照光を生成ずる第２の参照光生成部と、
   前記アフィン変換された光アナログ信号を前記第２の参照光でホモダイン検波して、電気アナログ信号を取得する検波部と、
   前記電気アナログ信号をしきい値処理により電気デジタル信号に変換する変換部と
   を備えるアナログ・デジタル変換器。

Images