JP7680368B2 - レーザ溶接のリードフレームを備えた電力半導体モジュール - Google Patents

Description

発明の分野
本発明は、電力半導体モジュールに関する。

発明の背景
一般的に、電力半導体モジュールに使用されている半導体チップ（例えば、ＩＧＢＴ、ＭＯＳＦＥＴおよびダイオード）は、縦型デバイスである。電流は、上下方向に沿って、上面のソース／エミッタコンタクトから底面のドレイン／コレクタコンタクトに流れる。チップ底面の全体は、金属層（例えば、セラミック基板の上面の金属被覆層）に接合（例えば、はんだ付けまたは焼結）される。この上面接続は、通常、多くの厚いワイヤボンドによって実現される。

ＳｉＣまたはＧａＮから作られたワイドバンドギャップデバイスがスイッチング損失を最小化するおよび／またはスイッチング周波数を増加させるという有利な特性を有するため、最近の開発は、このようなワイドバンドギャップデバイスでＳｉデバイスを置き換えることに力を入れている。また、電流密度の増大およびチップ面積の減少により、所定の電流を流すのに必要な数のワイヤボンドを収納することができる。

ワイヤボンディング技術は、電流性能に関して限界に達している。従って、信頼できるボンディングを保証するために、既にＡｌワイヤからＣｕワイヤに移す傾向が見られている。しかしながら、新規の電力半導体スイッチの電流密度の増加は、優れた上面接続を必要とする。

さらに、多くの厚いボンドワイヤは、各ワイヤボンディング設備の製造処理能力を制限し、ワイヤボンディング設備の著しい摩耗を引き起こす可能性がある。また、電力半導体モジュールが多くのワイヤボンドを含む場合、ワイヤボンド故障（リフトオフ、ヒールクラックなど）が支配的な故障源になり、多くのワイヤボンドを含む電力半導体モジュールの信頼性には限度がある。

ＵＳ２０１８／０９０３３８Ａ１は、チップに接合された応力バッファ層に溶接されたリードフレームを含む電力半導体モジュールを記載している。

ＵＳ２０１４／２１７６００Ａ１は、加熱体に接合されたいくつかの半導体チップを含む半導体モジュールの製造に関する。

ＤＥ１０２０１２２２２７９１Ａ１は、焼結層を介して電力半導体チップにレーザ溶接されたコンタクト素子を含む半導体モジュールを開示している。

ＪＰ２０１３１０５７８９Ａは、２つの半導体チップに接合され、可撓性回路基板が取り付けられた電気接触素子を含む半導体モジュールを開示している。

発明の説明
本発明の目的は、高電流密度の電力半導体モジュールを確実且つ容易且つ迅速に製造することを提供することにある。

この目的は、独立請求項の主題によって達成される。さらなる例示的な実施形態は、従属請求項および以下の説明から明らかである。

本発明は、電力半導体モジュールに関する。電力半導体モジュールは、電力半導体チップと、電気相互接続と、端子と、これらの全ての構成要素を支持するための機械構造とを含む組立体であってもよい。電力半導体モジュールは、ハウジングと、ハウジングから突出する端子とを備えてもよい。例えば、上述した部品は、ポリマー材料から作られたハウジングに収容されてもよい。

上記および以下の説明において、「電力」という用語は、１００Ｖ超、例えば１００Ｖ超、および／または１Ａ超、例えば１０Ａ超の電圧を処理するように構成されたモジュール、チップおよび／またはデバイスに関連する。

電力半導体チップは、トランジスタ、サイリスタおよび／またはダイオード、特にＩＧＢＴ、ＩＧＣＴおよび／またはＭＯＳＦＥＴなどの１つ以上の半導体デバイスであってもよく、および／またはそれらを形成してもよい。電力半導体チップの一部または全ては、電力半導体スイッチであってもよい。電力半導体チップは、Ｓｉから作製されてもよく、および／またはＳｉＣ、ＧａＮなどのワイドバンドギャップ材料から作製されてもよい。

本発明の一実施形態によれば、電力半導体モジュールは、構造化された金属被覆層を含む基板と、第１の電力電極を介して金属被覆層に接合された複数の半導体チップとを備える。基板は、例えばセラミックで作られた絶縁層と、Ｃｕなどの金属で作られた金属被覆層とを含むことができる。金属被覆層は、構造化されてもよく、すなわち、複数の領域に分割されてもよい。これらの領域は、絶縁層上で電気的に離されてもよい（しかしながら、これらの領域は、さらなる導体を介して電気的に接続されてもよい）。

半導体チップは、金属被覆層に焼結されてもよく、および／またははんだ付けされてもよい。第１の電力電極、例えば、ドレイン、ソース、コレクタまたはエミッタは、金属被覆層に面する半導体チップの側面の全体を被覆することができる。

本発明の一実施形態によれば、電力半導体モジュールは、一組の半導体チップの第２の電極にレーザ溶接され、半導体チップを電気的に相互接続するためのリードフレームを備える。このリードフレームは、例えば、Ａｌ、Ｃｕなどから作られた金属板であってもよく、および／または金属薄板から作られてもよい。ドレイン、ソース、コレクタ、またはエミッタなどの第２の電力電極は、ゲートなどの制御電極と共に、金属被覆層の反対側の半導体チップの側面の全体を被覆することができる。リードフレームは、第２の電力電極のみを被覆してもよい。電力半導体チップから離れる方向のリードフレームの側に向かってレーザビームを照射することによって、リードフレームを第２の電力電極にレーザ溶接することができる。レーザ溶接継目の形状は、円形、線形および／またはドット形および／またはこれらの組み合わせであってもよい。

上述した一組の半導体チップは、基板の金属被覆層およびリードフレームを介して、対応する電力電極と平行であってもよい。

なお、電力半導体モジュールは、２つ以上のレーザ溶接リードフレームを備えてもよい。１つ以上のリードフレームは、上面ソース接続および／またはエミッタ接続として使用されてもよい。単一のリードフレームを用いて、全ての並列の半導体チップを接続してもよい。

本発明の一実施形態によれば、電力半導体モジュールは、半導体チップの反対側のリードフレームに取り付けられ且つリードフレームから電気的に絶縁された制御導体を備え、制御導体は、一組の半導体チップの制御電極に電気的に接続され、制御導体は、少なくとも１つの制御電極にレーザ溶接される。制御導体は、ゲート信号などの制御信号を電力半導体チップに伝送することができる。制御導体は、リードフレームから電気的に絶縁された１つ以上の金属被覆層および／または１つ以上のワイヤを備えてもよい。例えば、電気絶縁材料が制御導体とリードフレームとの間に設けられる。

例えば、可撓性回路基板の金属層の形にした制御導体は、制御電極の上方に案内された後、制御電極にレーザ溶接されてもよい。

また、制御導体を用いて、補助ソース接続からの他の補助信号および／またはセンサからの信号をルーティングすることができる。１つ以上の制御導体の形にした信号接続は、リードフレームの上面の追加層に案内されてもよい。

１つ以上のリードフレームは、高信頼性および低コストの電力モジュールを可能にする。１つ以上のリードフレームは、電力モジュール基板上の半導体チップの上面に精確に配置され、集束レーザビームによって溶接されてもよい。リードフレームによる上面接続は、多くの厚いワイヤボンドを置換することができる。このようなリードフレームは、電力端子として直接に機能することもできる。

また、基板の面積を減らすことができるため、（モールドカプセルまたはハウジングを含む）完全に組み立てられた電力半導体モジュールの設置面積をほぼ半分に減らすことができる。これによって、モールド部材またはハウジングのコストを削減することができる。

例えば、トップ基板をメイン基板に接合するステップ、後続の洗浄ステップ、および少なくとも一部の端子の接合ステップを省くことができるため、製造ステップの数を低減することができる。ワイヤボンドの支配的な故障源を低減することができるため、電力半導体モジュールの信頼性を向上させることができる。その結果、例えば積層リードフレームによる多層共面電流ルーティングによって、設計自由度を増加させることができ、および／または電気特性を改善することができる。

本発明の一実施形態によれば、電力半導体モジュールは、リードフレームに取り付けられた可撓性回路基板をさらに備え、制御導体は、可撓性回路基板の金属層によって少なくとも部分的に形成される。可撓性回路基板は、可撓性絶縁層および金属層を含んでもよい。可撓性および／またはプリフォーム回路は、例えばラミネート、接着または溶接によって、リードフレームに接合されてもよい。可撓性回路基板は、リードフレームに完全に接合されてもよく、または不連続のスポットでリードフレームに接合されてもよい。少なくとも１つの金属層は、１つ以上の制御導体として使用され得る導体トラックを形成することができる。

本発明の一実施形態によれば、電力半導体モジュールは、リードフレームに取り付けられた電気絶縁ワイヤをさらに備え、制御導体は、電気絶縁ワイヤの金属コアによって少なくとも部分的に形成される。可撓性回路基板に加えてまたはその代わりに、１つ以上の絶縁ワイヤをリードフレームに取り付ける（または接着する）ことができる。１つ以上の絶縁ワイヤは、同軸設計を有してもよく、すなわち、制御信号をルーティングする中央ワイヤをシールドするための絶縁の内部に導電ホースを有してもよい。

本発明の一実施形態によれば、電力半導体モジュールは、リードフレームに取り付けられた電気絶縁層を含む制御基板をさらに備え、制御導体は、制御基板の金属被覆層によって少なくとも部分的に形成される。可撓性回路基板および／または１つ以上の絶縁ワイヤに加えてまたはその代わりに、制御基板をリードフレームに接合（接着またははんだ付け）することができる。制御基板は、セラミック基板（例えば、直接に接合した銅（ＤＢＣ）および／または活性金属ブレイシング（ＡＭＢ））であってもよく、および／または絶縁金属基板（ＩＭＳ）であってもよい。

本発明の一実施形態によれば、制御導体は、ワイヤボンドを介して、少なくとも１つの制御電極に接続される。１つ以上のワイヤボンドを使用してもよい。ワイヤボンドは、ゲート電極の上面とリードフレーム上の制御導体との間のレベル差を補償することができる。

本発明の一実施形態によれば、制御導体は、制御基板または可撓性回路基板の一部であり、可撓性回路基板は、少なくとも１つの制御電極でリードフレームの上方に突出する。制御導体は、制御電極の上面に案内され、制御電極に直接に接続されてもよい。

本発明の一実施形態によれば、制御導体は、貫通ビアを介して、少なくとも１つの制御電極に電気的に接続されてもよい。制御導体は、例えば、はんだ付けまたは焼結によって、制御電極に接合されてもよい。

本発明の一実施形態によれば、ゲート導体および補助導体は、半導体チップの反対側のリードフレームに取り付けられ且つリードフレームから電気的に絶縁される。ゲート導体および補助導体の形にした２つの制御導体をリードフレーム上に設けることができる。補助導体は、補助ソース接続であってもよい。

本発明の一実施形態によれば、補助導体の２つのストリップは、ゲート導体の両側に設けられる。このようにして、ゲート導体と補助導体の同軸配置を達成することによって、ゲートループインダクタンスを最小化することができる。

本発明の一実施形態によれば、半導体チップの第２の電力電極には、リードフレームがレーザ溶接されており、第２の電力電極は、半導体チップに接合された金属バッファプレートを含む。バッファプレートは、Ｃｕまたは他の溶接可能な金属から作製されてもよい。バッファプレートは、例えば、はんだ付けまたは焼結によって、半導体チップの活性領域に接合されてもよい。リードフレームは、バッファプレートにレーザ溶接されてもよい。

半導体チップの活性領域の金属被覆が薄すぎて、安定したレーザ溶接に対応できないため、このバッファプレートは、半導体チップの活性領域を損傷することなくレーザ溶接を促進することができる。一般的に、ソースパッドまたはエミッタパッドに対するレーザ溶接を可能にするために、チップの上面に１つ以上の導電性バッファプレートを接合することができる。

また、制御電極は、このような金属バッファプレートを含んでもよい。このバッファプレートにワイヤボンドを取り付けることができる。制御導体は、このバッファプレートにレーザ溶接されてもよい。

本発明の一実施形態によれば、金属バッファプレートは、異なる金属材料、例えば、ＭｏおよびＣｕからなる２つの層を含む。溶接可能な表面を形成するために、例えば、半導体チップの上面にＭｏプレートを積層し、Ｍｏプレートの上面にＣｕプレートを積層するこによって得られた異なる材料からなる複数のバッファプレートの積層体を使用してもよい。

本発明の一実施形態によれば、リードフレームは、電力半導体モジュールの電力端子を形成し、この電力端子は、電力半導体モジュールのハウジングから突出する。リードフレームの一部は、外部端子として使用されてもよい。ハウジングは、モールドカプセルであってよく、リードフレームの一部は、モールドカプセルから突出してよい。

本発明の一実施形態によれば、制御端子は、リードフレームと同じ高さでハウジングから突出する。制御端子は、リードフレームと同じ材料で同じ厚さに作製される。制御端子は、半導体チップを相互接続するためのリードフレームと同じリードフレームプリフォームから作製されてもよい。製造時に、ハウジングの外側で制御端子およびリードフレームを相互接続し、ハウジングを設けた後、相互接続を除去することができる。

本発明の一実施形態によれば、制御端子は、ハウジング内の制御導体に電気的に接続される。この場合、ワイヤボンドおよび／またはレーザ溶接によって、制御端子を制御導体に電気的に接続することができる。

一般的に、１つ以上の追加の端子をリードフレームに連結することができ、この連結は、後の生産ステップにおいて、切断および／またはトリミングによって除去されてもよい。

本発明の一実施形態によれば、半導体チップは、少なくとも１列に配置され、リードフレームは、この列に沿って延在する中央部と、中央部からこの列の半導体チップの上方に突出する分岐部とを含む。並列に接続され、電力半導体モジュールの１つのスイッチを形成する半導体チップは、１列以上に配置されてもよい。リードフレームは、接続される半導体チップの列の間に延在することができる長手方向の中央部を含んでもよい。各分岐部は、中央部から各半導体チップの上方位置まで延在することができる。一般的に、リードフレームは、ツリー状に形成されてもよい。

制御導体は、中央部および分岐部の上面に設けられてもよく、および／またはツリー状に形成されてもよい。

本発明の一実施形態によれば、分岐部は、半導体チップに向かって湾曲している。リードフレームの中央部は、分岐部の端部よりも高い高さに位置している。中央部は、分岐部の端部よりも基板からより離れてもよい。

本発明の一実施形態によれば、リードフレームは、分岐部の端部に取り付けられ、中央部に沿って延在する周辺部を含む。このリードフレームは、半導体チップの列を相互接続することができる。この場合の半導体チップは、ツリー状のリードフレームの半導体チップよりも、互いにより離れている。このリードフレームは、格子形状を有してもよい。周辺部は、中央部と同軸の電流を端子に向かって案内することができる。この場合、制御導体は、周辺部の上面に設けられてもよい。中央部は、周辺部よりも基板からより離れてもよい。

本発明の一実施形態によれば、電力半導体モジュールは、ハーフブリッジを形成し、第１組の半導体チップは、ローサイドスイッチを形成ように、対応する電力電極と並列に電気的に接続され、第２組の半導体スイッチは、ハイサイドスイッチを形成するように、電力電極と並列に電気的に接続される。第１組の半導体チップはおよび第２組の半導体チップはそれぞれ、２列に配置されてもよい。これらの半導体チップは、ツリー状のリードフレームおよび／または格子状のリードフレームと相互接続されてもよい。

第１のリードフレームは、第１組の半導体チップの第２の電極にレーザ溶接されてもよく、第２のリードフレームは、第２組の半導体チップの第２の電極にレーザ溶接されてもよい。

本発明の一実施形態によれば、第１組の半導体チップは、電力半導体モジュールの中心線に沿って列に配置され、第２組の半導体チップは、第１組の両側且つ第１組の外側で２列に配置される。ツリー状であり得る第１のリードフレームは、電力半導体モジュールの基板と格子状であり得る第２のリードフレームとの間に配置されてもよい。

本発明のこれらおよび他の態様は、以下に記載された実施形態から明らかであり、以下に記載された実施形態を参照して説明される。

以下、添付の図面に示された例示的な実施形態を参照して、本発明の主題をより詳細に説明する。

電力半導体モジュールを示す斜視図である。 図１の電力半導体モジュールを示す側面図である。 図１の電力半導体モジュールを示す断面図である。 図１の電力半導体モジュールのツリー状のリードフレームを示す図である。 図１の電力半導体モジュールの格子状のリードフレームを示す図である。 本発明の一実施形態に係る電力半導体モジュールを示す部分断面図である。 電力半導体モジュールを示す部分上面図である。

例示的な実施形態の詳細な説明
図面に使用された参照記号およびその意味は、参照記号のリストに概略に記載されている。原則的には、図面において、同じ部品は、同じ参照記号で示される。

図１は、電力半導体モジュール１０の斜視図を示している。電力半導体モジュール１０は、基板１２と、基板１２に接合された半導体チップ１４と、その上面に配置された半導体チップ１４を電気的に相互接続するための２つのリードフレーム１６および１８とを備える。

図２および３は、半導体モジュールの側面図および断面図を示している。図示のように、基板１２は、絶縁層２０と、絶縁層２０の両側に設けられた２つの金属被覆層２２および２４とを含む。絶縁層２０は、セラミックスから作られてもよい。金属被覆層２２および２４は、Ｃｕから作られてもよい。

図１に示すように、上面側、すなわち、半導体チップ１４に面する側に配置された金属被覆層２２は、構造化され、すなわち、いくつかの不連続の領域２６、２８、３０に分割される。領域２６は、ＤＣ＋領域であり、領域２８は、ＡＣ領域である。領域３０ａ、３０ｂ、３０ｃおよび３０ｄは、補助ソース、ローサイドゲート、ハイサイド補助ソースおよびハイサイドゲートとしてそれぞれ使用されてもよい。領域２６の一部３２は、ハイサイド補助ドレインとして使用されてもよい。領域３０ｅは、温度センサの端子として使用されてもよい。

半導体チップ１４を金属被覆層２２の領域２６、２８にそれぞれ接合し、リードフレーム１６、１８を介して接続することによって、ハーフブリッジを形成する。半導体チップ１４は、４つの平行列３４ａ、３４ｂ、３４ｃおよび３４ｄに配置されている。列３４ａ、３４ｂは、ハーフブリッジのローサイドスイッチを形成するための、並列に接続された第１組３６ａの半導体チップ１４を形成する。列３４ｃ、３４ｄは、ハーフブリッジのハイサイドスイッチを形成するための、並列に接続された第１組３６ａの半導体チップ１４を形成する。

半導体チップ１４は、その底面に第１の電力電極３８を形成し、その上面に第２の電力電極４０を形成する。

列３４ｃ、３４ｄのチップ１４によって形成された底面電極３８は、ＤＣ＋領域２６に接続され、このＤＣ＋領域２６は、モジュール１０の動作中にＤＣ＋電位を有する。列３４ｃ、３４ｄのチップ１４によって形成された上面電極４０は、リードフレーム１８に接続され、このリードフレーム１８は、ＡＣ領域２８に接続される。モジュール１０の動作中に、リードフレーム１８およびＡＣ領域２８は、ＡＣ電位を有する。列３４ａ、３４ｂのチップ１４によって形成された底面電極３８は、ＡＣ領域２８に接続されている。列３４ａ、３４ａのチップ１４によって形成された上面電極４０は、リードフレーム１６に接続され、このリードフレーム１６は、モジュール１０の動作中にＤＣ－電位を有する。

リードフレーム１６、１８は、金属薄板および／またはＣｕから作られてもよく、上面電極４０にレーザ溶接される。図３に示すように、上面電極４０は、バッファプレート４２を含み、バッファプレート４２は、半導体チップ１４の活性領域に接合されてもよい。その後、リードフレーム１６、１８は、バッファプレート４２に溶接されてもよい。バッファプレート４２は、Ｃｕおよび／またはＭｏなどの金属で作製されてもよい。

図１に示すように、可撓性回路基板４４、４６は、リードフレーム１６、１８の各々の上面に取り付けられる。可撓性回路基板４４、４６の各々は、リードフレーム１６、１８にそれぞれ取り付けられた絶縁ベース層４８と、ベース層４８の上面に設けられた導電層５０（図３参照）とを含む。ベース層４８は、可撓性プラスチック材料および／または箔で作られてもよい。Ｃｕから作製され得る導電層５０は、不連続の領域に分割される。各領域は、モジュール１０の制御導体５２、５４を形成する。

また、図４および５に示すように、層５０の内側領域５２は、ゲート導体５２を形成する。内側領域／ゲート導体５２は、ゲート信号の分配に使用される。内側領域５２を取り囲む外側領域５４は、補助ソース電位用の導体５４を形成する。ゲートループインダクタンスを最小化するために、内側領域５２は、外側領域５２の２つのトレースおよび／またはストリップの間に案内される。また、１つのみの領域、例えば、領域５２または領域５４を用いて制御信号を伝送することもできる。

図１に戻って、ゲート導体５２は、ワイヤボンド５６を介して、各電力半導体チップ１４の各制御電極５８に接続されてもよい。さらなるワイヤボンド６０を用いて、ゲート導体５２を端子領域３０ｃ、３０ｂにそれぞれ接続することができる。

補助導体５４は、ワイヤボンド６２を介して、各電力半導体チップ１４の電力電極４０に接続されてもよい。さらなるワイヤボンド６４を用いて、補助導体５４を端子領域３０ｄ、３０ａにそれぞれ接続することができる。

ゲート導体５２および／または補助導体５４の寸法は、必要に応じて、例えば、各チップにゲートレジスタが必要であるか否かに応じて、変更されてもよい。電力半導体チップ１４にレーザ溶接されるリードフレーム１６、１８の領域には、可撓性回路基板４４、４６を設けなくてもよい。

図４は、ツリー状のリードフレーム１６をより詳細に示す。リードフレーム１６は、長手方向の中央部６６を含み、中央部６６は、モジュール１０の中心に沿って、２つの内側列３４ａ、３４ｂの半導体チップ１４の間に延在する。中央部６６の一方端は、リードフレーム１６の材料から作られた電力端子６８に接続され、中央部６６の他方端は、その上面の可撓性回路基板４４を端子領域３０ｂ（図１参照）に向かって案内するように湾曲される。半導体モジュール１０は、モールドカプセルを含んでもよく、端子６８の一部は、カプセルから突出してもよい。

リードフレーム１６は、中央部６６から実質的に直角に分岐する分岐部７０をさらに含む。分岐部７０の端部は、内側列３４の電力半導体チップ１４の上方に整列される。また、分岐部７０は、半導体チップ１４に向かって湾曲される。これによって、中央部６６は、分岐部７０の端部よりも上方に位置している。

リードフレーム１６上面の可撓性回路基板４４は、中央部および分岐部７０に沿って延在し、ツリー状に形成されている。

図５は、格子状のリードフレーム１８をより詳細に示す。リードフレーム１６と同様に、リードフレーム１８は、中央部６６と、電力端子６８′と、分岐部７０とを含む。リードフレーム１８がモジュール１０内に配置されたときに、電力端子６８′は、リードフレーム１６の電力端子６８に対してモジュール１０の反対側に配置される。

また、リードフレーム１８は、ＡＣ領域接続７２を形成する。ＡＣ領域接続７２は、分岐部７０に接続され、ＡＣ領域２８に向かって下方に湾曲される。リードフレーム１８は、ＡＣ領域接続７２を介して、ＡＣ領域２８にレーザ溶接されてもよい。

リードフレーム１８は、中央部６６に沿って延在し、分岐部７０に接続された２つの長手方向の周辺部７４をさらに含む。周辺部７４は、中央部６６よりも下方に位置している。周辺部７４は、外側列３４ｃ，３４ｄの半導体チップ１４の上面に配置されている。リードフレーム１８は、周辺部７４を介して、電力半導体チップ１４に溶接される。

リードフレーム１６上面の可撓性回路基板４６は、周辺部７４および分岐部７０に沿って、電力端子６８′の近傍に延在する。可撓性回路基板４６は、Ｕ字状に形成されている。

電力半導体モジュール１０は、次のように製造されてもよい。
第１のステップにおいて、半導体チップ１４を基板１２に接合してもよい。このステップにおいて、バッファプレート４２を半導体チップ１４に接合してもよい。

第２のステップにおいて、第１のリードフレーム１６を列３４ａ、３４ｂに配置された第１組３６ａの半導体チップにレーザ溶接してもよい。その後、ゲート導体５２を各ゲート／制御電極５８にワイヤボンディングしてもよい。また、補助ソース導体５４を各第２電極４０にワイヤボンディングしてもよい。

第３のステップにおいて、第２のリードフレーム１６を列３４ｃ、３４ｄに配置された第２組３６ｂの半導体チップにレーザ溶接してもよい。その後、第１のリードフレーム１６を基板１２と第２のリードフレーム１８との間に挟る。第２のリードフレーム１８のゲート導体５２を各ゲート／制御電極５８にワイヤボンディングしてもよい。また、第２のリードフレーム１８の補助ソース導体５４を各第２電極４０にワイヤボンディングしてもよい。

リードフレーム１６、１８の特定のレイアウトに応じて、代替の製造順序が可能である。例えば、第１組３６ａの半導体チップ１４の上面がアクセス可能であるように第２のリードフレーム１８を設計したときに、２つのレーザボンディングステップおよび２つのワイヤボンディングステップをそれぞれ合併することができる。

図６は、電力半導体モジュール１０を示す部分断面図である。図示のように、バッファプレート４２は、２つ以上の層７６、７８を含む。層７６、７８は、ＭｏおよびＣｕなどの異なる材料からなる金属層であってもよい。

電力半導体チップ１４は、半導体基板上面の活性電極領域８０を含んでもよい。第１の層７６、例えばＭｏ層は、活性電極領域８０に接合（例えば、はんだ付けまたは焼結）される。第２の層７８、例えばＣｕ層は、第１の層７６に接合され、および／またはリードフレーム１６、１８は、第２の層７８にレーザ溶接される。図６に示されたレーザ溶接部８２は、リードフレーム１６、１８および第２の層７８を貫通するように延在しているが、第１の層７６の前に止めてもよい。

図６は、可撓性回路基板４４、４６を半導体チップ１４に電気的に接続する方法のさらなる実施形態を示す。可撓性回路基板４４、４６は、リードフレーム１６、１６の縁部から突出および／または延在する。可撓性回路基板４４、４６は、ゲート／制御電極５８の上面に配置されてもよく、ゲート／制御導体５２は、例えば溶接、レーザ溶接およびはんだ付けによって、ゲート／制御電極５８に直接に接合されてもよい。可撓性回路基板４４、４６は、ゲート／制御導体５２とゲート／制御電極５８との間の貫通ビアを有してもよい。

なお、補助導体５４を電極４０に接続するための電気接続も、上記のように行われてもよい。

さらなるバッファプレート４２′をゲート／制御電極５８の活性領域８０′に接合してもよい。バッファプレート４２′は、２つの層７６′、７８′を含んでもよい。２つの層７６′、７８′は、バッファプレート４２の層と同様に作製されてもよい。

図７は、電力半導体モジュール１０の部分上面図を示している。この場合、いくつかの端子６８′、３０′は、同じリードフレームプリフォーム８４から形成される。リードフレーム１８は、ブリッジ８６を介して、端子３０′に接続されてもよい。端子３０′は、ゲート端子であってもよい。リードフレーム１８および端子３０′をモジュール１０に取り付けた後、ブリッジ８６を取り外すことによって、リードフレーム１８および端子３０′を切り離すことができる。特に、モジュール１０は、破線によって示されるモールドハウジング８８を含んでもよい。リードフレーム１８および端子３０′は、ハウジング８８の内部で部分的に成形されてもよい。ハウジング８８は、モールドカプセルであってもよい。

同じ概念は、他の種類の端子、リードフレーム１６と他の種類の端子との組み合わせ、および／またはリードフレーム１６、１８の両方に適用されてもよい。すなわち、リードフレーム１６、１８は、１つのプリフォーム８４に組み合わせられてもよく、モジュール１０に共に取り付けられてもよく、ハウジングを成形した後にブリッジ８６を取り外すことによって切り離されてもよい。

図７は、制御導体５２が、リードフレーム１８に取り付けられた電気絶縁層９２を含む制御基板９０によって形成され得ることをさらに示す。制御導体５２は、ＤＢＣ、制御基板９０上面の金属被覆層５０によって形成されてもよい。制御基板９０は、ＡＭＤまたはＩＭＳ基板であってもよい。

また、制御導体５２は、絶縁ケーブルまたはワイヤ９４によって形成されてもよい。絶縁ケーブルまたはワイヤ９４は、リードフレーム１８の上面に取り付けられてもよく、および／またはリードフレーム１８の上面に延在してもよい。ケーブルまたはワイヤ９４は、同軸ケーブルであってもよい。

同様に、制御導体５４は、絶縁ケーブルまたはワイヤ９４として形成されてもよく、および／または制御導体５４は、制御基板９０上面の金属被覆層５０として形成されてもよい。

図面および上記の説明において本発明を詳細に図示し説明してきたが、これらの図示および説明は、限定的なものではなく、説明的または例示的なものであると考えられるべきであり、本発明は、開示された実施形態に限定されない。本発明を実施する当業者が、図面、開示および添付の特許請求の範囲を検討することによって、開示された実施形態に対する他の変形を理解し、実行することができる。特許請求の範囲において、「備える（comprising）」という用語は、他の要素またはステップを排除せず、不定冠詞「ａ」または「ａｎ」は、複数のものを排除しない。単一のプロセッサもしくはコントローラまたは他のユニットは、特許請求の範囲に記載されているいくつかの部材の機能を実現することができる。特定の手段が互いに異なる従属請求項に記載されていることは、これらの手段の組み合わせを効果的に使うことができないということを意味しない。特許請求の範囲における参照記号は、範囲を限定するものとして解釈されるべきではない。

参照符号のリスト
１０ 電力半導体モジュール、１２ 基板、１４ 半導体チップ、１６ 第１のリードフレーム、１８ 第２のリードフレーム、２０ 絶縁層、２２ 金属被覆層、２４ 金属被覆層、２６ ＤＣ＋領域、２８ ＡＣ領域、３０，３０′ 端子領域、３０ａ ローサイド補助ソース領域、３０ｂ ローサイドゲート領域、３０ｃ ハイサイド補助ソース領域、３０ｄ ハイサイドゲート領域、３０ｅ 温度センサ領域、３２ ハイサイド補助ドレイン部、３４ａ 第１列、３４ｂ 第２列、３４ｃ 第３列、３４ｄ 第４列、３６ａ 第１組、３６ｂ 第２組、３８ 第１の電力電極、４０ 第２の電力電極、４２，４２′ バッファプレート、４４ 第１の可撓性回路基板、４６ 第２の可撓性回路基板、４８ ベース絶縁層、５０ 導電層、５２ ゲート／制御導体、５４ 補助／ソース／制御導体、５６ ワイヤボンド、５８ 制御電極、６０ ワイヤボンド、６２ ワイヤボンド、６４ ワイヤボンド、６６ 中央部、６８，６８′ 電力端子、７０ 分岐部、７２ ＡＣ領域接続、７４ 周辺部、７６，７６′ 第１の層、７８，７８′ 第２の層、８０ 活性電極領域、８２ レーザ溶接、８４ リードフレームプリフォーム、８６ ブリッジ、８８ ハウジング、９０ 制御基板、９２ 電気絶縁層、９４ 電気絶縁ケーブルまたはワイヤ。

Claims (12)

1. 電力半導体モジュール（１０）であって、
   構造化された金属被覆層（２２）を含む基板（１２）と、
   第１の電力電極（３８）を介して前記金属被覆層（２２）に接合された半導体チップ（１４）と、
   一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の第２の電力電極（４０）にレーザ溶接され、前記半導体チップ（１４）を電気的に相互接続するためのリードフレーム（１６，１８）と、
   前記半導体チップ（１４）の反対側の前記リードフレーム（１６，１８）に取り付けられ且つ前記リードフレーム（１６，１８）から電気的に絶縁された制御導体（５２）とを備え、
   前記制御導体（５２）は、前記一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の制御電極（５８）に電気的に接続され、
   前記制御導体（５２）は、少なくとも１つの前記制御電極（５８）にレーザ溶接され、
   前記リードフレーム（１６，１８）に取り付けられた電気絶縁ワイヤ（９４）をさらに備え、
   前記制御導体（５２）は、前記電気絶縁ワイヤ（９４）の金属コアによって少なくとも部分的に形成される、電力半導体モジュール（１０）。
2. 電力半導体モジュール（１０）であって、
   構造化された金属被覆層（２２）を含む基板（１２）と、
   第１の電力電極（３８）を介して前記金属被覆層（２２）に接合された半導体チップ（１４）と、
   一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の第２の電力電極（４０）にレーザ溶接され、前記半導体チップ（１４）を電気的に相互接続するためのリードフレーム（１６，１８）と、
   前記半導体チップ（１４）の反対側の前記リードフレーム（１６，１８）に取り付けられ且つ前記リードフレーム（１６，１８）から電気的に絶縁された制御導体（５２）とを備え、
   前記制御導体（５２）は、前記一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の制御電極（５８）に電気的に接続され、
   前記制御導体（５２）は、少なくとも１つの前記制御電極（５８）にレーザ溶接され、
   前記リードフレーム（１６，１８）に取り付けられた金属層（５０）を含む制御基板（９０）をさらに備え、
   前記制御導体（５２）は、前記制御基板（９０）の金属層（５０）によって少なくとも部分的に形成される、電力半導体モジュール（１０）。
3. 電力半導体モジュール（１０）であって、
   構造化された金属被覆層（２２）を含む基板（１２）と、
   第１の電力電極（３８）を介して前記金属被覆層（２２）に接合された半導体チップ（１４）と、
   一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の第２の電力電極（４０）にレーザ溶接され、前記半導体チップ（１４）を電気的に相互接続するためのリードフレーム（１６，１８）と、
   前記半導体チップ（１４）の反対側の前記リードフレーム（１６，１８）に取り付けられ且つ前記リードフレーム（１６，１８）から電気的に絶縁された制御導体（５２）とを備え、
   前記制御導体（５２）は、前記一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の制御電極（５８）に電気的に接続され、
   前記制御導体（５２）は、少なくとも１つの前記制御電極（５８）にレーザ溶接され、
   前記制御導体（５２）は、ワイヤボンド（５６）を介して、少なくとも１つの前記制御電極（５８）に接続される、電力半導体モジュール（１０）。
4. 電力半導体モジュール（１０）であって、
   構造化された金属被覆層（２２）を含む基板（１２）と、
   第１の電力電極（３８）を介して前記金属被覆層（２２）に接合された半導体チップ（１４）と、
   一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の第２の電力電極（４０）にレーザ溶接され、前記半導体チップ（１４）を電気的に相互接続するためのリードフレーム（１６，１８）と、
   前記半導体チップ（１４）の反対側の前記リードフレーム（１６，１８）に取り付けられ且つ前記リードフレーム（１６，１８）から電気的に絶縁された制御導体（５２）とを備え、
   前記制御導体（５２）は、前記一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の制御電極（５８）に電気的に接続され、
   前記制御導体（５２）は、少なくとも１つの前記制御電極（５８）にレーザ溶接され、
   制御導体（５２）および補助導体（５４）は、前記一組の半導体チップ（１４）の反対側の前記リードフレーム（１６，１８）に取り付けられ且つ前記リードフレーム（１６，１８）から電気的に絶縁され、
   前記補助導体（５４）の２つのストリップは、前記制御導体（５２）の両側に設けられる、電力半導体モジュール（１０）。
5. 電力半導体モジュール（１０）であって、
   構造化された金属被覆層（２２）を含む基板（１２）と、
   第１の電力電極（３８）を介して前記金属被覆層（２２）に接合された半導体チップ（１４）と、
   一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の第２の電力電極（４０）にレーザ溶接され、前記半導体チップ（１４）を電気的に相互接続するためのリードフレーム（１６，１８）と、
   前記半導体チップ（１４）の反対側の前記リードフレーム（１６，１８）に取り付けられ且つ前記リードフレーム（１６，１８）から電気的に絶縁された制御導体（５２）とを備え、
   前記制御導体（５２）は、前記一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の制御電極（５８）に電気的に接続され、
   前記制御導体（５２）は、少なくとも１つの前記制御電極（５８）にレーザ溶接され、
   前記リードフレーム（１６，１８）は、前記電力半導体モジュール（１０）の電力端子（６８，６８′）を形成し、
   前記電力端子（６８，６８′）は、前記電力半導体モジュール（１０）のハウジング（８８）から突出し、
   制御端子（３０′）は、前記リードフレーム（１６，１８）と同じ高さで前記ハウジング（８８）から突出し、
   前記制御端子（３０′）は、前記リードフレーム（１６，１８）と同じ材料で同じ厚さに作製され、
   前記制御端子（３０′）は、前記ハウジング（８８）内の前記制御導体（５２）に電気的に接続される、電力半導体モジュール（１０）。
6. 電力半導体モジュール（１０）であって、
   構造化された金属被覆層（２２）を含む基板（１２）と、
   第１の電力電極（３８）を介して前記金属被覆層（２２）に接合された半導体チップ（１４）と、
   一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の第２の電力電極（４０）にレーザ溶接され、前記半導体チップ（１４）を電気的に相互接続するためのリードフレーム（１６，１８）と、
   前記半導体チップ（１４）の反対側の前記リードフレーム（１６，１８）に取り付けられ且つ前記リードフレーム（１６，１８）から電気的に絶縁された制御導体（５２）とを備え、
   前記制御導体（５２）は、前記一組（３６ａ，３６ｂ）の前記半導体チップ（１４）の制御電極（５８）に電気的に接続され、
   前記制御導体（５２）は、少なくとも１つの前記制御電極（５８）にレーザ溶接され、
   前記電力半導体モジュール（１０）は、ハーフブリッジを形成し、
   第１組（３６ａ）の半導体チップ（１４）は、ローサイドスイッチを形成ように、対応する電力電極（３８，４０）と並列に接続され、
   第２組（３６ｂ）の半導体チップ（１４）は、ハイサイドスイッチを形成するように、対応する電力電極（３８，４０）と並列に接続され、
   第１のリードフレーム（１６）は、前記第１組（３６ａ）の半導体チップ（１４）の第２の電力電極（４０）にレーザ溶接され、
   第２のリードフレーム（１８）は、前記第２組（３６ｂ）の半導体チップ（１４）の第２の電力電極（４０）にレーザ溶接され、
   前記第１組（３６ａ）の前記半導体チップ（１４）は、前記電力半導体モジュール（１０）の中心線に沿って列（３４ａ，３４ｂ）に配置され、
   前記第２組（３６ｂ）の前記半導体チップ（１４）は、前記第１組（３６ａ）の両側且つ前記第１組（３６ａ）の外側で２列（３４ｃ，３４ｄ）に配置され、
   前記第１のリードフレーム（１６）は、前記電力半導体モジュール（１０）の前記基板（１２）と前記第２のリードフレーム（１８）との間に配置される、電力半導体モジュール（１０）。
7. 前記リードフレーム（１６，１８）に取り付けられた可撓性回路基板（４４，４６）をさらに備え、
   前記制御導体（５２）は、前記可撓性回路基板（４４，４６）の金属層（５０）によって少なくとも部分的に形成される、請求項１～６のいずれか１項に記載の電力半導体モジュール（１０）。
8. 前記制御導体（５２）は、制御基板（９０）または可撓性回路基板（４４，４６）の一部であり、
   前記可撓性回路基板（４４，４６）は、前記制御電極（５８）で前記リードフレーム（１６，１８）の上方に突出する、請求項１～７のいずれか１項に記載の電力半導体モジュール（１０）。
9. 前記制御導体（５２）は、貫通ビアを介して、少なくとも１つの前記制御電極（５８）に電気的に接続される、請求項８に記載の電力半導体モジュール（１０）。
10. 前記半導体チップ（１４）の前記第２の電力電極（４０）には、前記リードフレーム（１６，１８）がレーザ溶接されており、
    前記第２の電力電極（４０）は、前記半導体チップ（１４）に接合された金属バッファプレート（４２）を含み、
    前記リードフレーム（１６，１８）は、前記金属バッファプレート（４２）にレーザ溶接される、請求項１～９のいずれか１項に記載の電力半導体モジュール（１０）。
11. 前記半導体チップ（１４）は、少なくとも１つの列（３４ａ～３４ｄ）に配置され、
    前記リードフレーム（１６，１８）は、前記列に沿って延在する中央部（６６）と、前記中央部（６６）から前記列（３４ａ～３４ｄ）の前記半導体チップ（１４）の上方に突出する分岐部（７０）とを含む、請求項１～１０のいずれか１項に記載の電力半導体モジュール（１０）。
12. 前記分岐部（７０）は、前記半導体チップ（１４）に向かって湾曲している、請求項１１に記載の電力半導体モジュール（１０）。

Images