JP7680932B2 - Processing method - Google Patents
Processing method Download PDFInfo
- Publication number
- JP7680932B2 JP7680932B2 JP2021172247A JP2021172247A JP7680932B2 JP 7680932 B2 JP7680932 B2 JP 7680932B2 JP 2021172247 A JP2021172247 A JP 2021172247A JP 2021172247 A JP2021172247 A JP 2021172247A JP 7680932 B2 JP7680932 B2 JP 7680932B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- thermocompression
- processing
- sheets
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dicing (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、表面及び裏面にデバイスチップが配設された配線基板の加工方法に関する。 The present invention relates to a method for processing a wiring board on which device chips are arranged on the front and back surfaces.
IC、LSI等の複数のデバイスが分割予定ラインによって区画された表面に形成されたウエーハは、ダイシング装置、又はレーザー加工装置によって個々のデバイスチップに分割され、配線基板に配設されて、携帯電話、パソコン等の電気機器に利用される。 Wafer with multiple devices such as ICs and LSIs formed on its surface, partitioned by planned division lines, is divided into individual device chips by a dicing machine or laser processing machine, and these are mounted on wiring boards for use in electrical devices such as mobile phones and personal computers.
一般的に、配線基板は、携帯電話、パソコン等の電気機器の形態に対応して所定の形状に成形されて、電気機器に組み付けられる(例えば特許文献1を参照)。 Generally, wiring boards are formed into a predetermined shape corresponding to the configuration of electrical devices such as mobile phones and personal computers, and are then assembled into the electrical devices (see, for example, Patent Document 1).
ところで、配線基板の表面及び裏面にデバイスチップが配設される場合、配線基板の表面及び裏面に加工を施すべく、配線基板の表面と裏面を反転する際に、該配線基板を支持するための支持部が該配線基板に形成される場合があり、該電気機器に組み付ける前に、該配線基板及びデバイスチップを汚染することなく、このような不要な部位を除去する加工をしなければならず煩に堪えないという問題がある。 However, when device chips are disposed on the front and back surfaces of a wiring board, when the front and back surfaces of the wiring board are inverted in order to process the front and back surfaces of the wiring board, support parts for supporting the wiring board may be formed on the wiring board. This poses the problem that processing must be performed to remove such unnecessary parts without contaminating the wiring board and device chips before assembly into the electrical device, which is unbearable.
本発明は、上記事実に鑑みなされたものであり、その主たる技術課題は、配線基板及びデバイスチップを汚染することなく、該配線基板に対して所望の加工を施すことができる加工方法を提供することにある。 The present invention has been made in consideration of the above facts, and its main technical objective is to provide a processing method that can perform desired processing on a wiring board without contaminating the wiring board and device chips.
上記主たる技術課題を解決するため、本発明によれば、表面及び裏面にデバイスチップが配設された配線基板の加工方法であって、熱圧着シートで配線基板を包み加熱すると共に、空気を抜いて配線基板を熱圧着シートで密閉する密閉工程と、熱圧着シートで密閉された配線基板の表面側又は裏面側をサブストレートに固定するサブストレート固定工程と、該サブストレートを加工装置のチャックテーブルに保持し、該加工装置を構成する加工手段によって配線基板に対して所望の加工を施す加工工程と、を含み構成される加工方法が提供される。 In order to solve the above-mentioned main technical problem, the present invention provides a processing method for a wiring board having device chips disposed on the front and back surfaces, comprising a sealing step of wrapping the wiring board in a thermocompression sheet, heating it, removing air, and sealing the wiring board with the thermocompression sheet, a substrate fixing step of fixing the front side or back side of the wiring board sealed with the thermocompression sheet to a substrate, and a processing step of holding the substrate on a chuck table of a processing device and performing the desired processing on the wiring board by a processing means constituting the processing device.
該加工手段は、外周に切り刃を有する切削ブレードを回転可能に備えた切削手段であり、配線基板の不要な部分を切断するものであることが好ましい。 The processing means is preferably a cutting means equipped with a rotatable cutting blade having a cutting edge on its outer periphery, and is used to cut off unnecessary portions of the wiring board.
本発明の加工方法は、表面及び裏面にデバイスチップが配設された配線基板の加工方法であって、熱圧着シートで配線基板を包み加熱すると共に、空気を抜いて配線基板を熱圧着シートで密閉する密閉工程と、熱圧着シートで密閉された配線基板の表面側又は裏面側をサブストレートに固定するサブストレート固定工程と、該サブストレートを加工装置のチャックテーブルに保持し、該加工装置を構成する加工手段によって配線基板に対して所望の加工を施す加工工程と、を含み構成されるものであることから、配線基板及びデバイスチップが汚染されることなく、配線基板に対して所望の加工を施すことが可能になり、例えば、配線基板から不要な部分を除去することが可能になる。したがって、配線基板を所定の電気機器に組み付ける前に、該配線基板やデバイスチップを汚染することなく、所望の加工を実施する作業が煩に堪えないという問題が解消する。 The processing method of the present invention is a method for processing a wiring board having device chips on the front and back sides, and includes a sealing step of wrapping the wiring board in a thermocompression sheet, heating it, removing air, and sealing the wiring board with the thermocompression sheet, a substrate fixing step of fixing the front side or back side of the wiring board sealed with the thermocompression sheet to a substrate, and a processing step of holding the substrate on a chuck table of a processing device and performing a desired processing on the wiring board by a processing means constituting the processing device. Therefore, it is possible to perform a desired processing on the wiring board without contaminating the wiring board and the device chips, and it is possible to remove unnecessary parts from the wiring board, for example. This solves the problem that it is too cumbersome to perform the desired processing without contaminating the wiring board and the device chips before assembling the wiring board in a specified electrical device.
以下、本発明に基づいて構成される加工方法に係る実施形態について、添付図面を参照しながら、詳細に説明する。 The following describes in detail an embodiment of a processing method based on the present invention, with reference to the attached drawings.
図1には、本実施形態の加工方法によって加工される配線基板10の斜視図が示されている。配線基板10の表面10a側には、複数のデバイスチップ11、12、13、及び14が配設されている。また、図示は省略するが、配線基板10の裏面10b側にも、同様に複数のデバイスチップが配設されている。また、図1に示すように、配線基板10は、略矩形状の基板であり、配線基板10に対してデバイスを形成する際等に把持される支持片15、16が、対向する短辺10c、10dに形成されている。該支持片15、16は、所定の電気機器に組み付けられる際には不要な部分であり、本実施形態によって実施される加工方法によって加工が施され切断される部分である。なお、本実施形態では、短辺10c、10dにのみ該支持片15、16が形成されているが、対向する長辺10e、10fに形成されていてもよい。
1 shows a perspective view of a
上記した表面10a及び裏面10bにデバイスチップが配設された配線基板10を、所定の電気機器に組み付け可能な状態にすべく実施される本実施形態の加工方法について、以下に説明する。
The processing method of this embodiment, which is carried out to prepare the
本実施形態の加工方法を実施するに際して、上記した加工前の配線基板10を用意したならば、以下に説明する密閉工程を実施する。
When carrying out the processing method of this embodiment, once the
該密閉工程を実施するに際し、図2の上段に示すように、配線基板10を包むことが可能な大きさの熱圧着シート22、24を用意する。該熱圧着シート22、24は、表面に糊剤等が塗布されておらず、加熱することにより粘着力を発揮するシートであり、好ましくは、ポリオレフィン系シート、又はポリエステル系シートから選択される。ポリオレフィン系シートから選択する場合は、例えばポリエチレンシート、ポリプロピレンシート、ポリスチレンシートのいずれかから選択することが好ましく、ポリエステル系シートから選択する場合は、ポリエチレンテレフタレートシート、ポリエチレンナフタレートシートのいずれかから選択することが好ましい。熱圧着シート22、24を加熱する際の温度は、シートの材質によって異なり、各シートの溶融温度に近い温度まで加熱することにより、より効果的に粘着力を発揮させることができる。
When carrying out the sealing process, as shown in the upper part of FIG. 2,
本実施形態においては、熱圧着シート22、24として、ポリエチレンシートが選択された場合について説明する。図から理解されるように、熱圧着シート22、24は、支持片15、16を含む配線基板10全体を包み外周に熱圧着シート22、24同士を圧着するための余剰領域を確保できるサイズが選択される。なお、本発明の熱圧着シートは、2枚であることに限定されず、例えば、配線基板10の表面10a及び裏面10bを包むことが可能な面積の一枚の熱圧着シートを折り曲げて使用するものであってもよい。
In this embodiment, a case will be described in which polyethylene sheets are selected as the
上記した熱圧着シート22、24を用意したならば、図に示すように、一方の熱圧着シート24の中央に配線基板10の裏面10b側を向けて置き、配線基板10の表面10a側から他方の熱圧着シート22を被せ、図2の下段に示すように、配線基板10全体を熱圧着シート22、24によって包んだ状態とする。
Once the
次いで、熱圧着を実施する手段として、図3に示す加熱ローラ30を用意する。該加熱ローラ30は、その内部に加熱ローラ30の表面32を加熱する図示を省略する加熱手段を備えており、上記の熱圧着シート22、24が粘着力を発揮する所定の温度、例えば120℃~140℃に加熱する手段である。また該表面32には、該加熱により熱圧着シート22、24が粘着力を発揮しても、該加熱ローラ30に熱圧着シート22、24が付着しないようにフッ素樹脂が被覆されている。上記した加熱ローラ30を用意したならば、加熱ローラ30を上記の所定の温度に加熱しつつ矢印で示す方向に回転させながら、熱圧着シート22、24において配線基板10を囲繞する外周領域26を押圧して、熱圧着シート22と熱圧着シート24とを熱圧着する。このとき、図3に示すように、配線基板10が置かれた中央領域27及び外周領域26の一部である吸引領域28に対しては、加熱ローラ30による熱圧着は実施されない。
Next, the
次いで、図4の上段に示すように、上記した吸引領域28の吸引口28aに対し、図示を省略する吸引ポンプを連結して、該吸引口28aに負圧Vを生成して、配線基板10を包む中央領域27から空気を抜く。これと共に、熱圧着シート22の上方、及び熱圧着シート24の下方から温風Hを供給して、熱圧着シート22、24を、上記の所定の温度(120℃~140℃)まで加熱する。これにより、配線基板10を包んでいる中央領域27において熱圧着シート22、24が、配線基板10の表面10a及び裏面10bに隙間なく密着して熱圧着される。また、該中央領域27の熱圧着が完了するのと同時に、吸気口28aを閉鎖して、吸引領域28も熱圧着する。これにより、配線基板10が熱圧着シート22、24によって密閉されて一体となって、配線基板10の表面10a、裏面10bに形成されたデバイスチップが浮き上がり、図4の下段に示すように、本実施形態の密閉工程が完了する。
4, a suction pump (not shown) is connected to the
上記した密閉工程を実施する際に、熱圧着シート22、24を熱圧着する際の具体的な形態は、上記した実施形態に限定されない。例えば、上記の加熱ローラ30に替えて、配線基板10を囲繞する外周領域26に対応した平板形状の加熱押圧手段を用意し、該加熱押圧手段を上記の外周余剰領域26に押し付けて、熱圧着するようにしてもよい。また、上記した温風Hによる加熱方法も、これに限定されず、例えば赤外線を照射することによって熱圧着シート22、24を加熱するようにしてもよい。
When carrying out the above-mentioned sealing process, the specific form in which the
上記した密閉工程を実施して、熱圧着シート22、24によって密閉された配線基板10を形成したならば、以下に説明するサブストレート固定工程を実施する。なお、本実施形態では、該サブストレート固定工程を実施する前に、以下に説明する余剰領域分離工程を実施する。該余剰領域分離工程は、後述するサブストレート固定工程を実施するのに、より適した形状にするためものであり、配線基板10の大きさ、熱圧着シート22、24の大きさ等に応じて、適宜省略することができる。
After the above-mentioned sealing process is performed to form the
余剰領域分離工程は、図5に示すように、熱圧着シート22、24によって密閉され一体とされた配線基板10を、適宜のテーブルTの上面Taに載置して、適宜の分離手段40によって、配線基板10の外周に沿って分離溝100を形成して余剰領域29を除去し、図5の下段に示すように、上記した分離前の熱圧着シート22、24よりも小さい矩形状に成形する。余剰領域29が除去された該矩形状においても、配線基板10は、余剰領域29が除去された熱圧着シート22、24によって全体が包まれており、熱圧着により一体とされた状態が維持されている。
As shown in Figure 5, the excess area separation process involves placing the
上記した余剰領域分離工程を実施したならば、図6に示すサブストレート50を用意する。サブストレート50は、剛性を有する例えば円形の板状部材であり、ガラス、ステンレススチール等によって形成される。上記した熱圧着シート22、24によって密閉された配線基板10を、サブストレート50に固定するに際しては、例えば、まずサブストレート50の中央に液状樹脂Pを滴下する。該液状樹脂Pを滴下したならば、その上に、熱圧着シート22、24によって密閉された配線基板10の表面10a、又は裏面10bのいずれかの面を上方に向けて載置する。本実施形態においては、表面10aを上方に、裏面10bを下方にむけて、該液状樹脂P上に載置する。該液状樹脂Pは、時間経過とともに硬化して、図6の下段に示すように、サブストレート50上に該配線基板10が固定されて、本実施形態のサブストレート固定工程が完了する。該液状樹脂Pが、サブストレート50と配線基板10との間に介在していることにより、配線基板10の裏面10bのデバイスチップに起因する凹凸が吸収されて、サブストレート50上に配線基板10が安定的に固定される。なお、上記した実施形態では、熱圧着シート22、24によって密閉された配線基板10をサブストレート50に固定する際に液状樹脂Pを使用したが、配線基板10に配設されたデバイスチップに起因する凹凸を吸収可能で該配線基板10をサブストレート50に固定する機能を奏する部材であれば、特に限定されず、例えば、加熱により溶融し、冷却されることにより固化するワックスを使用したり、柔軟性を有する両面テープを使用したりしてすることができる。
After the above-mentioned excess area separation process is performed, the
上記したサブストレート固定工程を実施したならば、図7(a)に示す本実施形態の加工装置である切削装置60(一部のみを示している)に搬送して、配線基板10が固定されたサブストレート50をチャックテーブル62の保持面62aに保持する。次いで、該切削装置60の加工手段として配設された外周に切り刃を有する切削ブレード64を回転可能に備え、配線基板の不要な部分を切断する切削手段63を配線基板10の短辺10cに沿った直線上に位置付ける。次いで、切削ブレード64を回転して下方に切り込み送りしながら短辺10cに沿って加工送りし、配線基板10を所定の電気機器に組み付ける際に不要な部位である支持片15を切断する。これに続き、同様の切削加工を施すことにより、同様に不要な部位である支持片16を短辺10dに沿って配線基板10から切断して、本実施形態の加工工程を完了し、本実施形態の加工方法が完了する。
After the substrate fixing process described above is performed, the
なお、上記した加工工程を実施した後、該配線基板10を所定の電気機器に組み付ける前に、任意のタイミングで、配線基板10の表面10a及び裏面10b上に残っている熱圧着シート22、24を剥離して、図7(b)に示すような状態とすることができる。該剥離を実施する際には、熱圧着シート22、24を冷却、又は加熱することにより剥離し易い状態とする。熱圧着シート22、24には、上記したように糊剤等が塗布されておらず、熱圧着シート22、24を剥離しても、配線基板10上に糊剤等が付着して残存することはなく、品質の低下の原因となることもない。
After carrying out the above-mentioned processing steps, the
上記した実施形態の加工方法によれば、配線基板10並びに配線基板10の表面10a及び裏面10bに形成されたデバイスチップが、熱圧着シート22、24によって保護されると共に、熱圧着シート22、24によって密閉されて一体とされた配線基板10が、サブストレート50に着実に固定されて、加工しやすい状態とされることから、配線基板10及びデバイスチップが加工屑等によって汚染されることなく、配線基板10から不要な部分(上記した実施形態では、支持片15、16)を切削装置60による加工によって除去することが可能になる。したがって、配線基板10を所定の電気機器に組み付ける前に、該配線基板10やデバイスチップを汚染することなく、配線基板10に対して所望の加工を施す作業が煩に堪えないという問題が解消する。
According to the processing method of the embodiment described above, the
上記した実施形態では、加工工程が、切削ブレード64を備えた切削装置60によって配線基板10の不要な部位を除去する切削加工によって実施される例を示したが、本発明はこれに限定されない。例えば、本発明によって実施される加工工程が、レーザー加工装置によってレーザー光線を照射し、配線基板10の不要な部位を除去するレーザー加工を実施するものであってもよい。
In the above embodiment, an example was shown in which the processing step is performed by cutting processing to remove unnecessary portions of the
また、本発明の加工工程によって実施される所望の加工は、上記のような支持片15、16を除去する加工に限定されず、例えば、配線基板10に対して孔部を形成する穿孔加工を実施するものであってもよい。そのような穿孔加工を実施する場合であっても、上記した密閉工程、サブストレート固定工程が実施されていることにより、該配線基板10やデバイスチップを汚染することなく、配線基板10に対する所望の加工を実施する際の作業が煩に堪えないという問題が解消する。
The desired processing performed by the processing step of the present invention is not limited to the processing of removing the
10:配線基板
10a:表面
10b:裏面
10c、10d:短辺
10e、10f:長辺
11~14:デバイスチップ
15、16:支持片
22、24:熱圧着シート
26:外周領域
27:中央領域
28:吸引領域
28a:吸引口
30:加熱ローラ
32:表面
40:分離手段
50:サブストレート
60:切削装置
62:チャックテーブル
62a:保持面
64:切削ブレード
100:切削溝
P:液体樹脂
10:
Claims (2)
熱圧着シートで配線基板を包み加熱すると共に、空気を抜いて配線基板を熱圧着シートで密閉する密閉工程と、
熱圧着シートで密閉された配線基板の表面側又は裏面側をサブストレートに固定するサブストレート固定工程と、
該サブストレートを加工装置のチャックテーブルに保持し、該加工装置を構成する加工手段によって配線基板に対して所望の加工を施す加工工程と、
を含み構成される加工方法。 A method for processing a wiring substrate having device chips disposed on a front surface and a back surface, comprising the steps of:
a sealing process in which the wiring board is wrapped in a thermocompression sheet, heated, and air is removed, and the wiring board is sealed with the thermocompression sheet;
a substrate fixing step of fixing the front side or the back side of the wiring board sealed with the thermocompression sheet to a substrate;
a processing step of holding the substrate on a chuck table of a processing device and subjecting the wiring board to a desired processing by a processing means constituting the processing device;
A processing method comprising the steps of:
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021172247A JP7680932B2 (en) | 2021-10-21 | 2021-10-21 | Processing method |
| KR1020220129290A KR20230057265A (en) | 2021-10-21 | 2022-10-11 | Processing method |
| CN202211257214.8A CN116017863A (en) | 2021-10-21 | 2022-10-14 | Processing method |
| TW111139351A TW202318517A (en) | 2021-10-21 | 2022-10-18 | processing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021172247A JP7680932B2 (en) | 2021-10-21 | 2021-10-21 | Processing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023062343A JP2023062343A (en) | 2023-05-08 |
| JP7680932B2 true JP7680932B2 (en) | 2025-05-21 |
Family
ID=86032430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021172247A Active JP7680932B2 (en) | 2021-10-21 | 2021-10-21 | Processing method |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP7680932B2 (en) |
| KR (1) | KR20230057265A (en) |
| CN (1) | CN116017863A (en) |
| TW (1) | TW202318517A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227956A (en) | 2007-04-12 | 2007-09-06 | Toyota Motor Corp | Method for forming an electronic circuit |
| JP2011124413A (en) | 2009-12-11 | 2011-06-23 | Murata Mfg Co Ltd | Method of manufacturing electronic component module, and electronic component module |
| JP2020181931A (en) | 2019-04-26 | 2020-11-05 | 三星ダイヤモンド工業株式会社 | Wafer breaking method and breaking device |
| JP2021141251A (en) | 2020-03-06 | 2021-09-16 | キオクシア株式会社 | Cutting method for electronic component, removal method for component and manufacturing method for electronic apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0779152B2 (en) * | 1991-09-24 | 1995-08-23 | 日本電気株式会社 | Flip-chip type semiconductor device mounting method |
| JP2870476B2 (en) * | 1996-04-11 | 1999-03-17 | 日本電気株式会社 | Manufacturing method of ceramic multilayer wiring board |
| JP2009071083A (en) * | 2007-09-14 | 2009-04-02 | Renesas Technology Corp | Method of manufacturing semiconductor device |
| JP5502391B2 (en) * | 2009-07-31 | 2014-05-28 | 日機装株式会社 | Via filling method and apparatus |
| JP2014017330A (en) * | 2012-07-06 | 2014-01-30 | Disco Abrasive Syst Ltd | Processing method of workpiece |
| JP7430515B2 (en) * | 2019-11-06 | 2024-02-13 | 株式会社ディスコ | Wafer processing method |
-
2021
- 2021-10-21 JP JP2021172247A patent/JP7680932B2/en active Active
-
2022
- 2022-10-11 KR KR1020220129290A patent/KR20230057265A/en active Pending
- 2022-10-14 CN CN202211257214.8A patent/CN116017863A/en active Pending
- 2022-10-18 TW TW111139351A patent/TW202318517A/en unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227956A (en) | 2007-04-12 | 2007-09-06 | Toyota Motor Corp | Method for forming an electronic circuit |
| JP2011124413A (en) | 2009-12-11 | 2011-06-23 | Murata Mfg Co Ltd | Method of manufacturing electronic component module, and electronic component module |
| JP2020181931A (en) | 2019-04-26 | 2020-11-05 | 三星ダイヤモンド工業株式会社 | Wafer breaking method and breaking device |
| JP2021141251A (en) | 2020-03-06 | 2021-09-16 | キオクシア株式会社 | Cutting method for electronic component, removal method for component and manufacturing method for electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023062343A (en) | 2023-05-08 |
| KR20230057265A (en) | 2023-04-28 |
| TW202318517A (en) | 2023-05-01 |
| CN116017863A (en) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI802682B (en) | Wafer Processing Method | |
| TWI785231B (en) | Wafer Processing Method | |
| CN110783249B (en) | Wafer processing method | |
| US11315833B2 (en) | Wafer processing method including a test element group (TEG) cutting step | |
| TWI810309B (en) | Wafer processing method | |
| KR102680917B1 (en) | Wafer processing method | |
| CN111180390B (en) | Plate processing method | |
| JP7680932B2 (en) | Processing method | |
| JP7317482B2 (en) | Wafer processing method | |
| JP2024168460A (en) | Wafer Processing Method | |
| JP7684050B2 (en) | Wafer processing method | |
| JP7812715B2 (en) | Mask formation method | |
| JP2005101182A (en) | Manufacturing method of semiconductor chip | |
| JP7343339B2 (en) | Wafer processing method | |
| JP4997955B2 (en) | Manufacturing method of semiconductor chip | |
| JP2024162645A (en) | Wafer Processing Method | |
| JP2024150271A (en) | Method for processing workpieces | |
| JP2008153426A (en) | Semiconductor chip bonding method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240820 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20240822 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20250410 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250509 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7680932 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |