Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7682391B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7682391B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7682391B2
JP7682391B2 JP2024530113A JP2024530113A JP7682391B2 JP 7682391 B2 JP7682391 B2 JP 7682391B2 JP 2024530113 A JP2024530113 A JP 2024530113A JP 2024530113 A JP2024530113 A JP 2024530113A JP 7682391 B2 JP7682391 B2 JP 7682391B2
Authority
JP
Japan
Prior art keywords
channel layer
concentration
layer
maximum value
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024530113A
Other languages
English (en)
Other versions
JPWO2024004016A5 (ja
JPWO2024004016A1 (ja
Inventor
裕美子 小林
達郎 綿引
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2024004016A1 publication Critical patent/JPWO2024004016A1/ja
Publication of JPWO2024004016A5 publication Critical patent/JPWO2024004016A5/ja
Application granted granted Critical
Publication of JP7682391B2 publication Critical patent/JP7682391B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213Channel regions of field-effect devices
    • H10D62/221Channel regions of field-effect devices of FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60Impurity distributions or concentrations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82Heterojunctions
    • H10D62/824Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本開示は、半導体装置に関し、特に、III-V族半導体を用いた半導体装置に関するものである。
GaN(窒化ガリウム)などのIII-V族半導体は、高周波用途のHEMT(High Electron Mobility Transistor:高電子移動度トランジスタ)などの半導体装置に用いられることがある。HEMTには、良好なピンチオフ特性、すなわち、ゲートオフ状態におけるソースとドレインとの間での低いリーク電流(以下、単に「リーク電流」とも称する)、が求められる。リーク電流を抑制するためには、オフ状態においてリーク電流が流れ得る部分の電気抵抗を高める必要がある。
上記目的で、GaNなどの半導体の残留ドナーを補償するためのアクセプタとしてFe(鉄)およびC(炭素)をドープする技術が知られている。一方で、このドーパントに起因したトラップに、チャネルを走行する電子が捕獲されると、ドレイン電流が経時的に変動する現象が生じることがあり、これは電流コラプスと呼ばれる。よって、電流コラプスを抑制することと、良好なピンチオフ特性を得ることとは、簡単には両立させにくい。これを勘案して、半導体層の厚み方向におけるFeおよびCの濃度プロファイルを工夫することが検討されている。
例えば、特表2016-511545号公報(特許文献1)は、FeおよびCがドープされた半絶縁性GaN層を形成するためのMOCVD(有機金属化学気相成長法:Metal Organic Chemical Vapor Deposition)の技術を開示している。当該技術は、MOCVDにおいて、Feドーピングは急な停止が難しいことと、Cドーピングは急な停止が可能であるものの結晶欠陥を発生させやすいこととを考慮している。具体的には、MOCVDにおいて、約5×1018/cmの濃度でのFeドーピングをともなう成長が行われる。その後、積極的なFeドーピングが停止されてCドーピングが開始され、これによりCドーピングをともなう成長が開始される。ここで、MOCVDにおいては、積極的なFeドーピングが停止された後の成長においても、Fe濃度は、急には減少せずに、成長にともなって徐々に低減していく。Cドーピングは、約5×1016/cmの濃度で開始され、そして約5×1019/cmまで増大し、そして停止するよう制御される。Cドーピングは、Feドーピングとは異なり、急な停止が可能である。
特表2016-511545号公報
上記公報で例示された技術によれば、MOCVDにおいて、まず、Cドーピングなしに濃度5×1018/cmのFeドーピングをともなう成長が行われる。当該成長時にはドーパントとしてFeのみが添加されるので、総ドーパント濃度は5×1018/cmである。その後、積極的なFeドーピングが停止されて、Cドーピングをともなう成長が行われる。このCドーピングの停止時のC濃度は、5×1019/cmである。この最終的なCドーピングの濃度5×1019/cmは、上述した初期の総ドーパント濃度5×1018/cmに比して高い。
本発明者らは、上記のようにCドーピングの濃度が高くされると、Cドーピングによって形成された準位に電子がトラップされた状態から回復するのに要する時間の指標である回復時定数が大きくなってしまうことに着目した。上記のような濃度プロファイルが用いられると、電子がトラップされることによって電流コラプスが発生した場合に、電子がトラップから抜けることによって半導体装置が本来の電流特性を回復するまでの時間が、上述した大きな回復時定数に起因して長くなってしまう、という問題がある。
本開示は以上のような課題を解決するためになされたものであり、その目的は、回復時定数が過大となることを避けつつ、電流コラプスを抑制することと、良好なピンチオフ特性を得ることとを両立することができる半導体装置を提供することである。
本開示にかかる半導体装置は、基板と、不純物としてFeおよびCを含有するIII-V族半導体からなる第1のチャネル層と、不純物としてFeおよびCを含有するIII-V族半導体からなる第2のチャネル層と、不純物としてFeおよびCを含有するIII-V族半導体からなる第3のチャネル層と、前記第3のチャネル層のバンドギャップよりも広いバンドギャップを有するIII-V族半導体からなるバリア層と、を厚み方向において順に含む。前記第1のチャネル層と、前記第2のチャネル層と、前記第3のチャネル層と、を含む半導体チャネル層は、Fe濃度およびC濃度についての前記厚み方向に依存した濃度プロファイルを有している。前記濃度プロファイルは、下記の条件、a)前記第2のチャネル層および前記第3のチャネル層における前記Fe濃度が前記バリア層に向かって漸減していることと、b)前記第3のチャネル層における前記C濃度の最大値が前記第2のチャネル層における前記C濃度の平均値よりも高いことと、c)前記第3のチャネル層における前記C濃度の最大値が前記第1のチャネル層における前記Fe濃度と前記C濃度との和の最大値よりも低いことと、を満たしている。
本開示によれば、回復時定数が過大となることを避けつつ、電流コラプスを抑制することと、良好なピンチオフ特性を得ることとを両立することができる。
本開示の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態1から3の各々にかかる半導体装置の構成を概略的に示す断面図である。 実施の形態1にかかる半導体装置が有する半導体チャネル層におけるFe濃度およびC濃度についての厚み方向に依存した濃度プロファイルの一例を示すグラフ図である。 実施の形態1にかかる半導体装置についての、第3のチャネル層におけるC濃度と、ピンチオフ電圧変動率と、の関係の計算結果を例示するグラフ図である。 実施の形態1にかかる半導体装置についての、第3のチャネル層の厚みとストレス電圧印加後の電流低下率との関係、および、第3のチャネル層の厚みとピンチオフ電圧変動率との関係の計算結果を例示するグラフ図である。 実施の形態2にかかる半導体装置が有する半導体チャネル層におけるFe濃度およびC濃度についての厚み方向に依存した濃度プロファイルの一例を示すグラフ図である。 実施の形態2の変形例にかかる半導体装置が有する半導体チャネル層におけるFe濃度およびC濃度についての厚み方向に依存した濃度プロファイルの一例を示すグラフ図である。 実施の形態3にかかる半導体装置が有する半導体チャネル層におけるFe濃度およびC濃度についての厚み方向に依存した濃度プロファイルの一例を示すグラフ図である。
以下、図面に基づいて実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
本明細書において、III-V族半導体とは、少なくとも1種類のIII族元素と、少なくとも1種類のV族元素と、を用いた半導体である。なお本技術分野において、III族は第13族とも称され、またV族は第15族とも称される。III族元素は、例えば、アルミニウム(Al)、ガリウム(Ga)およびインジウム(In)である。V族元素は、例えば、窒素(N)、リン(P)、ヒ素(As)およびアンチモン(Sb)である。
<実施の形態1>
図1は、本実施の形態1(および後述する実施の形態2および3)にかかる半導体装置90の構成を概略的に示す断面図である。なお、詳しくは後述するように、実施の形態1~3の間で不純物濃度プロファイルが異なっている。半導体装置90は、2次元電子ガス(2DEG:Two Dimensional Electron Gas)を利用した高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)である。
半導体装置90は、基板10と、核形成層11と、半導体チャネル層40と、バリア層50と、を厚み方向において、(図中、上へ向かって)順に含む。半導体チャネル層40は、第1のチャネル層41と、第2のチャネル層42と、第3のチャネル層43と、を厚み方向において、(図中、上へ向かって)順に含む。半導体装置90はさらに、ソース電極61と、ドレイン電極62と、ゲート電極65と、保護層70とを含む。ソース電極61と、ドレイン電極62と、ゲート電極65とは、バリア層50および半導体チャネル層40を含む半導体層上に配置されており、図示されているようにバリア層50の表面(上面)に接触していてよい。半導体層のうち、ソース電極61およびドレイン電極62に接触する部分(図中、これら電極の直下の部分)は、これら電極とのコンタクト抵抗を低減するために局所的に高不純物濃度を有するようドーピングされた領域とされていてよい。
基板10は、SiC、Si、サファイア、またはGaNからなる単結晶基板であってよく、例えばSiC単結晶基板である。核形成層11は、III-V族半導体からなっていてよく、例えばAlN(窒化アルミニウム)層である。核形成層11の厚みは、例えば10nmである。
半導体チャネル層40(具体的には、第1のチャネル層41、第2のチャネル層42および第3のチャネル層43の各々)は、不純物としてFeおよびCを含有するIII-V族半導体からなり、このIII-V族半導体は、例えばGaNである。FeおよびCは、アクセプタとしての機能を有している。半導体チャネル層40の厚みは、例えば300nm以上1200nm以下である。第3のチャネル層43の厚みは、20nm以上400nm以下であることが望ましく、100nm以上300nm以下であることがより望ましい。バリア層50は、第3のチャネル層43のバンドギャップよりも広いバンドギャップを有するIII-V族半導体からなり、このIII-V族半導体は、例えば、AlGaN(窒化アルミニウムガリウム)である。バリア層50の厚みは、例えば20nmである。半導体チャネル層40およびバリア層50はヘテロ接合を形成している。ヘテロ接合界面には、分極効果により電子が蓄積しており、これにより、高濃度かつ高移動度を有する2DEGが形成されている。
半導体装置90は、半導体チャネル層40とバリア層50との間にスペーサ層(図示せず)を有していてよい。スペーサ層は、バリア層50のバンドギャップよりも広いバンドギャップを有するIII-V族半導体からなり、このIII-V族半導体は、例えばAlNである。スペーサ層の厚みは、例えば0.5nm以上3nm以下である。スペーサ層が設けられる場合、合金散乱を減少させることができ、よって2DEG移動度を改善することができる。また、伝導帯バンドオフセットが大きくなるので、2DEG密度を増加させることができるとともに、順方向のゲートリークを低減することができる。
半導体装置90は、バリア層50と、ソース電極61、ゲート電極65およびドレイン電極62の各々と、の間に、キャップ層(図示せず)を有していてよい。キャップ層は、例えば、GaNなどのIII-V族半導体からなる。キャップ層の厚みは、例えば2nmである。保護層70は、最表面(図中、最も上方)に位置する半導体層の表面欠陥を低減するために設けられる絶縁層であり、例えばSiN(窒化珪素)からなる。
半導体チャネル層40は、Fe濃度およびC濃度についての厚み方向に依存した濃度プロファイルを有している。図2は、本実施の形態1における濃度プロファイルの一例を示すグラフ図である。グラフの横軸の「深さ」は、厚み方向に沿って半導体チャネル層40の上面FB(バリア層50に面する表面)から下面FS(基板10に面する表面)に向かう矢印D(図1)に対応している。
濃度プロファイル(図2)は、下記の条件、
a)第2のチャネル層42および第3のチャネル層43におけるFe濃度が、バリア層50に向かって漸減していることと、
b)第3のチャネル層43におけるC濃度の最大値が、第2のチャネル層42におけるC濃度の平均値よりも高いことと、
c)第3のチャネル層43におけるC濃度の最大値が、第1のチャネル層41におけるFe濃度とC濃度との和の最大値よりも低いことと、
を満たしている。なお、上記の「第1のチャネル層41におけるFe濃度とC濃度との和の最大値」は、第1のチャネル層41におけるFeおよびCの総濃度のプロファイルにおける最大値を意味する。
以下、本実施の形態1における濃度プロファイルの詳細について説明する。
第1のチャネル層41のアクセプタ濃度が十分に高いことによって伝導帯エネルギーが増加し、これにより2DEGの閉じ込め効果が向上する。よって、リーク電流を抑制し、かつ、ピンチオフ特性を改善することができる。
前述したように、本技術分野における成膜技術(典型的にはMOCVD)の制約上、Feのドーピングは急に停止することが不可能である。第1のチャネル層41の成膜中にFeが意図的にドーピングされて、そして第1のチャネル層41の成膜が完了して第2のチャネル層42の成膜が開始される時点でFeの積極的なドーピングが停止されたとしても、Feの上方拡散に起因して、実際にドーピングされるFeの濃度は急には減少せず、第2のチャネル層42および第3のチャネル層43の成膜中に徐々に低下していく。よって第2のチャネル層42および第3のチャネル層43内にもFeが残留している。具体的には、第2のチャネル層42および第3のチャネル層43におけるFe濃度は、第1のチャネル層41からバリア層50に向かって(言い換えれば、半導体チャネル層40の上面FBへ向かって)漸減している。
一方、C(炭素)は、製造過程において雰囲気中から混入することによって、ある程度の量は意図せずドーピングされる。よって、第1のチャネル層41、第2のチャネル層42および第3のチャネル層43のいずれもが、少なくとも若干のC濃度を有している。この意図しないドーピングによるC濃度は、比較的低く、概ね3×1016atoms/cm以下である。この低い濃度を無視すれば、Feのドーピングと異なりCのドーピングは急に停止することができると言える。よって、図2における深さ方向において、意図的に急峻に濃度を変化させることができる。ここで、Cドーピングによって形成される主要な準位は、C濃度が高いと深くなり、これは回復時定数の増大につながる。よって、第1のチャネル層41においては、主に、CではなくFeを高濃度にドーピングすることによってリーク電流を抑制することが望ましい。
上記の観点で、第1のチャネル層41におけるFe濃度の最大値は、第1のチャネル層41におけるC濃度の最大値よりも高いことが望ましい。第1のチャネル層41におけるFe濃度の最大値は、1×1017atoms/cm以上、1×1019atoms/cm以下であることが望ましい。Fe濃度がこの範囲よりも低いと、リーク電流を防ぐ効果が低くなる。また、Fe濃度がこの範囲よりも高いと、前述した理由により、第2のチャネル層42のFe濃度も意図せず不必要に高くなってしまい、その結果、電流コラプスが悪化することがある。なお図2に例示された濃度プロファイルにおいては、第1のチャネル層41におけるいずれの深さ位置(言い換えれば厚さ位置)においても、Fe濃度はC濃度よりも高い。
第2のチャネル層42に含まれるFeおよびCの濃度、言い換えればアクセプタ濃度は、できるだけ低いことが望ましい。これは、第2のチャネル層42に含まれるアクセプタの濃度が高いとトラップ密度が増加し、それにより電流コラプスが悪化することがあるからである。一方で、第1のチャネル層41のFe濃度は上記のように比較的高く、その結果前述した理由により、第2のチャネル層42のFe濃度を小さくすることは難しくなる。よって、第2のチャネル層42におけるFe濃度の最大値は、第2のチャネル層42におけるC濃度の平均値よりも高い。また図2に例示された濃度プロファイルにおいては、第2のチャネル層42におけるいずれの深さ位置においても、Fe濃度はC濃度よりも高い。また図2に例示された濃度プロファイルにおいては、第2のチャネル層42におけるFe濃度の最小値は、第2のチャネル層42におけるC濃度の最大値よりも高い。第2のチャネル層において、望ましくはC濃度の平均値は3×1016atoms/cm以下であり、より望ましくはC濃度の最大値は3×1016atoms/cm以下である。
第3のチャネル層におけるC濃度の最大値は、第2のチャネル層42におけるC濃度の平均値よりも高い。これにより、2DEGの近傍領域において伝導帯エネルギーが増加するので、2DEGの閉じ込め効果が向上する。よって、リーク電流が低減され、高ドレイン電圧をかけたときのDIBL(Drain Induced Barrier Lowering)効果も抑制され、ピンチオフ特性が向上する。さらには、伝導帯障壁が高くなることにより、2DEG中の電子が第2のチャネル層42側にトラップされることを抑制することができる。以上から、電流コラプスを抑制することと、良好なピンチオフ特性を得ることとを両立することができる。よって、第2のチャネル層42においてはC濃度を低く抑えつつも、第3のチャネル層43においてはC濃度を高くすることが望ましく、そのためには、第2のチャネル層42と第3のチャネル層43との界面においてC濃度が、図2に示されているようにステップ状の変化を有していることが望ましい。
ここで、第3のチャネル層43におけるC濃度が高くなると、トラップ密度も高くなる。一方で、電子走行領域近傍では、トラップ準位とフェルミ順位とが互いに近いので、ストレス電圧をかけなくても、トラップ準位の多くに電子が既にトラップされている。よって、ストレス前後のイオン化トラップ密度の変化は小さい。よって、C濃度の増大は、ある程度までであれば電流コラプスの悪化にはつながりにくい。よって、リーク電流を抑制するのに十分な程度にC濃度の最大値を高くすることが好ましい。しかしながら、過大なC濃度は、過度に深いトラップ準位を形成し、その結果、電流コラプスの実質的な悪化と、回復時定数の実質的な増大とにつながる。本発明者らの検討によれば、電流コラプスの実質的な悪化と回復時定数の実質的な増大とを避けるためには、第3のチャネル層43におけるC濃度の最大値は、第1のチャネル層41におけるFe濃度とC濃度との和の最大値よりも低いことが望ましく、当該和の半分以下であることがより望ましい。
図3は、本実施の形態1にかかる半導体装置90についての、第3のチャネル層43におけるC濃度と、ドレイン電圧を5Vから50Vに変化させたときのピンチオフ電圧変動率と、の関係の計算結果を例示するグラフ図である。ドレイン電圧を高くすると、DIBL効果に起因してピンチオフ電圧が負方向にシフトする。このシフト量を、ドレイン電圧が低いときのピンチオフ電圧で割った値を、ピンチオフ電圧変動率と定義する。よって図3に示されたピンチオフ電圧変動率は、ドレイン電圧を5Vから50Vに変化させたときのピンチオフ電圧のシフト量を、ドレイン電圧が5Vのときのピンチオフ電圧で割った値である。
図3のグラフから、第3のチャネル層43のC濃度を、ある程度以上高くすることが、ピンチオフ特性の改善につながることがわかる。半導体装置90の通常の実用上、ピンチオフ電圧変動率は概ね8%(図3における破線を参照)以下であることが望ましく、そのためには、第3のチャネル層43のC濃度の最大値は、5×1016atoms/cm以上であることが望ましく、1×1017atoms/cm以上であることがより望ましい。ただし、第3のチャネル層43のC濃度が過大となると、前述したように、C由来の主要なトラップ準位が深くなることに起因して、回復時定数が過大になってしまう。その観点では、第3のチャネル層43におけるC濃度の最大値は、5×1017atoms/cm以下であることが望ましい。
図4は、本実施の形態1にかかる半導体装置90についての、第3のチャネル層43の厚みとストレス電圧印加後の電流低下率との関係、および、第3のチャネル層43の厚みとピンチオフ電圧変動率との関係の計算結果を例示するグラフ図である。なおピンチオフ電圧変動率の定義は、図3の場合と同じである。
図4のグラフから、第3のチャネル層43の厚みを、ある程度以上に大きくすることが、ピンチオフ特性の改善につながることがわかる。一方で、第3のチャネル層43の厚みを、ある程度以上に小さくすることが、ストレス電圧印加後の電流低下率の抑制、言い換えれば電流コラプスの抑制につながることがわかる。したがって、第3のチャネル層43の厚みに関して、ピンチオフ特性の改善と電流コラプスの抑制との間にトレードオフ関係がある。ここで、前述したように、ピンチオフ電圧変動率は概ね8%以下(図4における下方の破線参照)であることが望ましい。また、ストレス電圧印加後の電流低下率は、半導体装置90の通常の実用上、概ね40%以下(図4における上方の破線参照)であることが望ましい。よって、ピンチオフ特性の改善と電流コラプスの抑制とを両立させるためには、第3のチャネル層43の厚みは、100nm以上300nm以下であることが望ましい。なお、第3のチャネル層43の厚みの最も適した値は、第3のチャネル層43のC濃度と、第1のチャネル層41のFe濃度とに依存する。
本実施の形態1(図2参照)によれば、第1に、第2のチャネル層42および第3のチャネル層43におけるFe濃度が、バリア層50に向かって漸減している。これにより、半導体チャネル層40の上面FBでのFe濃度を抑制しつつ、第1のチャネル層41のFe濃度を高く確保することができる。よって、第1のチャネル層41においては、良好なピンチオフ特性を確保するためのアクセプタとして主にFeを用いることができる。よって、第1のチャネル層41においてC濃度を高くする必要がない。このことは、回復時定数が過大となることを避けることに寄与する。
第2に、上述したFe濃度の漸減によって第3のチャネル層43におけるFe濃度は低くされているところ、第3のチャネル層43におけるC濃度の最大値は、第2のチャネル層42におけるC濃度の平均値よりも高い。第3のチャネル層43のC濃度が高くされることによって、バリア層50の近傍において2次元電子ガス(2DEG)を狭く閉じ込める効果が向上する。この効果は、ピンチオフ特性の改善と、電流コラプスの低減との両方に寄与する。C濃度についての上記特徴を言い換えれば、第2のチャネル層42におけるC濃度の平均値は、第3のチャネル層43におけるC濃度の最大値よりも低い。これにより、第2のチャネル層42のアクセプタ濃度を低くすることができる。よって、2DEGの電子が第2のチャネル層42においてトラップされることに起因しての電流コラプスを抑制することができる。
第3に、第3のチャネル層43におけるC濃度の最大値は、上記のように第2のチャネル層42におけるC濃度の平均値よりは高くされているものの、第1のチャネル層41におけるFe濃度とC濃度との和の最大値よりは低くされている。これにより、2DEGから第3のチャネル層43へ拡がった電子がさらに第1のチャネル層41まで拡がることが抑えられる。このことは、良好なピンチオフ特性に寄与する。
以上から、回復時定数が過大となることを避けつつ、電流コラプスを抑制することと、良好なピンチオフ特性を得ることとを両立することができる。
第3のチャネル層43におけるC濃度の最大値は、5×1016atoms/cm以上、5×1017atoms/cm以下であってよい。これにより、電流コラプスを抑制することと、良好なピンチオフ特性を得ることとを、より十分に両立することができる。
第1のチャネル層41におけるFe濃度の最大値は、1×1017atoms/cm以上、1×1019atoms/cm以下であってよい。これにより、回復時定数が過大となることを避けつつ、電流コラプスを抑制することと、良好なピンチオフ特性を得ることとが、より確実に可能となる。
第3のチャネル層43におけるC濃度の最大値は、第1のチャネル層41におけるFe濃度とC濃度との和の最大値の半分以下であってよい。これにより、回復時定数が過大となることを避けつつ、電流コラプスを抑制することと良好なピンチオフ特性を得ることとを両立することが、より確実に可能となる。
第2のチャネル層42におけるFe濃度の最大値は、第2のチャネル層42におけるC濃度の平均値よりも高くてよい。これにより、回復時定数が過大となることを避けつつ、電流コラプスを抑制することと良好なピンチオフ特性を得ることとを両立することが、より確実に可能となる。
第1のチャネル層41におけるFe濃度の最大値は、第1のチャネル層41におけるC濃度の最大値よりも高くてよい。これにより、回復時定数が過大となることを避けることと、良好なピンチオフ特性を得ることとを、より十分に両立することができる。
第2のチャネル層42と第3のチャネル層43との界面において、C濃度はステップ状の変化を有していてよい。これにより、電流コラプスを抑制することと、良好なピンチオフ特性を得ることとを、より十分に両立することができる。
第3のチャネル層43は、100nm以上、300nm以下の厚みを有している。これにより、電流コラプスを抑制することと、良好なピンチオフ特性を得ることとを、より十分に両立することができる。
<実施の形態2>
図5は、本実施の形態2にかかる半導体装置90(図1)が有する半導体チャネル層40におけるFe濃度およびC濃度についての厚み方向に依存した濃度プロファイルの一例を示すグラフ図である。本実施の形態においては、第3のチャネル層43と、第3のチャネル層43上においてバリア層50を含む層と、の界面におけるC濃度は、第3のチャネル層43と第2のチャネル層42との界面におけるC濃度よりも低く、かつ、3×1016atoms/cm以下である。上記「第3のチャネル層43上においてバリア層50を含む層」は、図1に示されているように第3のチャネル層43とバリア層50とが直接的に接している場合はバリア層50に対応し、第3のチャネル層43とバリア層50との間に前述のスペーサ層が設けられている場合はスペーサ層とバリア層50との積層体に対応する。上記条件を別の言い方で表せば、半導体チャネル層40の上面FBにおけるC濃度は、第3のチャネル層43と第2のチャネル層42との界面におけるC濃度よりも低く、かつ、3×1016atoms/cm以下である。
上記のようなC濃度のプロファイルを得るためには、第3のチャネル層43の少なくとも一部において、上面FBへ(言い換えれば、第3のチャネル層43上においてバリア層50を含む層へ)近づくにつれてC濃度が減少することが必要である。この減少は、図5に示すようにステップ状の減少であってよく、図6に示す変形例のように漸減であってもよい。
なお、上記以外の構成については、上述した実施の形態1の構成とほぼ同じである。よって本実施の形態においても、回復時定数が過大となることを避けつつ、電流コラプスを抑制することと、良好なピンチオフ特性を得ることとを両立することができる。
電子走行領域における不純物濃度が過度に高いと、イオン化不純物散乱に起因して移動度が過度に低下してしまう。特にアクセプタ濃度が過度に高いと、伝導帯エネルギーが上昇することに起因して、2DEG密度も過度に低下してしまう。そこで、本実施の形態における上記のような濃度プロファイルを用いることによって、電子走行領域における移動度の低下を抑制するとともに、2DEG密度の低下も抑制することができる。よって、半導体装置90の、オン状態における電流特性を向上させることができる。
<実施の形態3>
図7は、本実施の形態3にかかる半導体装置90(図1)が有する半導体チャネル層40におけるFe濃度およびC濃度についての厚み方向に依存した濃度プロファイルの一例を示すグラフ図である。
本実施の形態3においては、第1のチャネル層41におけるFe濃度の最大値は、第1のチャネル層41におけるC濃度の最大値よりも低い。第1のチャネル層41におけるFe濃度の最大値があまり高くされないことによって、第2のチャネル層42および第3のチャネル層43において意図せずドーピングされるFeの濃度を下げることができる。これにより、電流コラプスを低減することができる。
第1のチャネル層41において、上記のようにFe濃度の最大値が低くされつつも、そのことに起因して十分に良好なピンチオフ特性が得られなくなることを避けるためには、第1のチャネル層41におけるC濃度の最大値を高めることによって第1のチャネル層41におけるアクセプタ濃度が確保されればよい。ただしこのC濃度の最大値は、Cドーピングに起因して形成される主要なトラップの準位が過度に深くならないようにするために、5×1017atoms/cm以下とされることが望ましい。
なお図7に例示された濃度プロファイルにおいては、第1のチャネル層41におけるいずれの深さ位置(言い換えれば厚さ位置)においても、Fe濃度はC濃度よりも低い。
本実施の形態3における上記以外の構成については、上述した実施の形態1の構成とほぼ同じであるため、その説明を繰り返さない。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。本開示は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、それに限定するものではない。例示されていない無数の変形例が、本開示から想定され得るものと解される。
10 基板、11 核形成層、40 半導体チャネル層、41 第1のチャネル層、42 第2のチャネル層、43 第3のチャネル層、50 バリア層、61 ソース電極、62 ドレイン電極、65 ゲート電極、70 保護層、90 半導体装置。

Claims (8)

  1. 基板と、
    不純物としてFeおよびCを含有するIII-V族半導体からなる第1のチャネル層と、
    不純物としてFeおよびCを含有するIII-V族半導体からなる第2のチャネル層と、
    不純物としてFeおよびCを含有するIII-V族半導体からなる第3のチャネル層と、
    前記第3のチャネル層のバンドギャップよりも広いバンドギャップを有するIII-V族半導体からなるバリア層と、
    を厚み方向において順に備え、
    前記第1のチャネル層と、前記第2のチャネル層と、前記第3のチャネル層と、を含む半導体チャネル層は、Fe濃度およびC濃度についての前記厚み方向に依存した濃度プロファイルを有しており、前記濃度プロファイルは、下記の条件
    a)前記第2のチャネル層および前記第3のチャネル層における前記Fe濃度が、前記バリア層に向かって漸減していることと、
    b)前記第3のチャネル層における前記C濃度の最大値が、前記第2のチャネル層における前記C濃度の平均値よりも高いことと、
    c)前記第3のチャネル層における前記C濃度の最大値が、前記第1のチャネル層における前記Fe濃度と前記C濃度との和の最大値よりも低いことと、
    を満たしており
    前記第3のチャネル層における前記C濃度の最大値は、5×10 16 atoms/cm 以上、5×10 17 atoms/cm 以下である、
    半導体装置。
  2. 前記第1のチャネル層における前記Fe濃度の最大値は、1×1017atoms/cm以上、1×1019atoms/cm以下である、請求項1に記載の半導体装置。
  3. 前記第3のチャネル層における前記C濃度の最大値は、前記第1のチャネル層における前記Fe濃度と前記C濃度との和の最大値の半分以下である、請求項1または請求項に記載の半導体装置。
  4. 前記第2のチャネル層における前記Fe濃度の最大値は、前記第2のチャネル層における前記C濃度の平均値よりも高い、請求項1または請求項に記載の半導体装置。
  5. 前記第1のチャネル層における前記Fe濃度の最大値は、前記第1のチャネル層における前記C濃度の最大値よりも高い、請求項1または請求項に記載の半導体装置。
  6. 前記第2のチャネル層と前記第3のチャネル層との界面において、前記C濃度はステップ状の変化を有している、請求項1または請求項に記載の半導体装置。
  7. 前記第3のチャネル層は、100nm以上、300nm以下の厚みを有している、請求項1または請求項に記載の半導体装置。
  8. 前記第3のチャネル層と、前記第3のチャネル層上において前記バリア層を含む層と、の界面における前記C濃度は、前記第3のチャネル層と前記第2のチャネル層との界面における前記C濃度よりも低く、かつ、3×1016atoms/cm以下である、請求項1または請求項に記載の半導体装置。
JP2024530113A 2022-06-28 2022-06-28 半導体装置 Active JP7682391B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/025689 WO2024004016A1 (ja) 2022-06-28 2022-06-28 半導体装置

Publications (3)

Publication Number Publication Date
JPWO2024004016A1 JPWO2024004016A1 (ja) 2024-01-04
JPWO2024004016A5 JPWO2024004016A5 (ja) 2024-08-26
JP7682391B2 true JP7682391B2 (ja) 2025-05-23

Family

ID=89381799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2024530113A Active JP7682391B2 (ja) 2022-06-28 2022-06-28 半導体装置

Country Status (4)

Country Link
US (1) US20250366116A1 (ja)
JP (1) JP7682391B2 (ja)
CN (1) CN119384879A (ja)
WO (1) WO2024004016A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2026018896A1 (ja) * 2024-07-18 2026-01-22 日本碍子株式会社 エピタキシャル基板および半導体素子

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251144A (ja) 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2011035065A (ja) 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP2012033646A (ja) 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
WO2012066701A1 (ja) 2010-11-19 2012-05-24 パナソニック株式会社 窒化物半導体装置
JP2015207624A (ja) 2014-04-18 2015-11-19 サンケン電気株式会社 半導体基板及び半導体素子
JP2017079304A (ja) 2015-10-22 2017-04-27 三菱電機株式会社 半導体装置
JP2018046207A (ja) 2016-09-15 2018-03-22 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251144A (ja) 2006-02-20 2007-09-27 Furukawa Electric Co Ltd:The 半導体素子
JP2011035065A (ja) 2009-07-30 2011-02-17 Hitachi Cable Ltd 半導体装置
JP2012033646A (ja) 2010-07-29 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置
WO2012066701A1 (ja) 2010-11-19 2012-05-24 パナソニック株式会社 窒化物半導体装置
JP2015207624A (ja) 2014-04-18 2015-11-19 サンケン電気株式会社 半導体基板及び半導体素子
JP2017079304A (ja) 2015-10-22 2017-04-27 三菱電機株式会社 半導体装置
JP2018046207A (ja) 2016-09-15 2018-03-22 サンケン電気株式会社 半導体デバイス用基板、半導体デバイス、及び、半導体デバイス用基板の製造方法

Also Published As

Publication number Publication date
US20250366116A1 (en) 2025-11-27
WO2024004016A1 (ja) 2024-01-04
CN119384879A (zh) 2025-01-28
JPWO2024004016A1 (ja) 2024-01-04

Similar Documents

Publication Publication Date Title
US6787820B2 (en) Hetero-junction field effect transistor having an InGaAIN cap film
JP5032965B2 (ja) 窒化物半導体トランジスタ及びその製造方法
JP5670427B2 (ja) GaNバッファ層におけるドーパント拡散変調
JP5416399B2 (ja) 半導体装置
US20170104091A1 (en) Nitride semiconductor device and manufacturing method thereof
JP6539128B2 (ja) 半導体デバイス用基板、半導体デバイス、並びに半導体デバイスの製造方法
JP7369725B2 (ja) 窒化物半導体装置
US10388779B2 (en) Semiconductor device and manufacturing method thereof
US9793363B1 (en) GaN semiconductor device comprising carbon and iron
JP5870574B2 (ja) 半導体装置、及び半導体装置の製造方法
CN115188808A (zh) 外延ⅲ族氮化物中的掺杂阻挡层
JP5276849B2 (ja) 窒化物半導体装置の製造方法
KR102764650B1 (ko) 베릴륨 도핑된 쇼트키 접촉층을 갖는 공핍 모드 고전자 이동도 전계 효과 트랜지스터(hemt) 반도체 장치
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
JP7682391B2 (ja) 半導体装置
CN107706238B (zh) Hemt器件及其制造方法
JP2019096720A (ja) 半導体装置、電源回路、及び、コンピュータ
US20160211358A1 (en) Semiconductor device
JP2023116995A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
EP4391080A1 (en) Enhancement mode gallium nitride transistor
JP2012028706A (ja) 半導体装置
CN119300400B (zh) 一种半导体器件及半导体器件的制备方法
JP2006128586A (ja) 窒化物半導体装置及びその製造方法
JP7613578B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250513

R150 Certificate of patent or registration of utility model

Ref document number: 7682391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150