JP7684840B2 - Junction type solid-state imaging device and its manufacturing method - Google Patents
Junction type solid-state imaging device and its manufacturing method Download PDFInfo
- Publication number
- JP7684840B2 JP7684840B2 JP2021095375A JP2021095375A JP7684840B2 JP 7684840 B2 JP7684840 B2 JP 7684840B2 JP 2021095375 A JP2021095375 A JP 2021095375A JP 2021095375 A JP2021095375 A JP 2021095375A JP 7684840 B2 JP7684840 B2 JP 7684840B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- selenium film
- crystalline
- gallium oxide
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
本発明は、接合型固体撮像素子およびその製造方法に関する。 The present invention relates to a junction-type solid-state imaging device and a method for manufacturing the same.
近年、高精細な４Ｋおよび８Ｋテレビカメラの分野では、撮像素子において光を受光する総画素数が多くなるにつれて、画素面積が小さくなることから、感度不足が深刻な問題となっている。撮像素子の最表面部に光電変換膜を積層して光の利用効率を向上させる、さらに、光電変換膜にアバランシェ増倍現象などの増倍動作を生じさせる素材および構造を用いるなどにより撮像素子の抜本的な感度改善を実現する方法が開発されている。 In recent years, in the field of high-definition 4K and 8K television cameras, as the total number of pixels that receive light in an image sensor increases, the pixel area becomes smaller, and so insufficient sensitivity has become a serious problem. Methods have been developed to improve the light utilization efficiency by laminating a photoelectric conversion film on the top surface of the image sensor, and further, to use materials and structures that cause a multiplication action such as the avalanche multiplication phenomenon in the photoelectric conversion film, thereby achieving a drastic improvement in the sensitivity of the image sensor.
結晶セレン膜を光電変換膜とする固体撮像素子では、信号読出し回路基板上に、無欠陥で結晶性に優れた良質な結晶セレン膜を形成することが望まれている。良質な結晶セレン膜を得るために、例えば、単結晶サファイア基板上に透明電極となるＩＴＯ（インジウムおよび錫の複合酸化物）膜と、Ｎ型半導体として動作する酸化ガリウム膜を、順番に配置し、この状態で一旦、酸素雰囲気中において８００度の高温加熱処理を施して酸化ガリウム膜を結晶化させ、結晶酸化ガリウム膜上にＰ型半導体として動作するセレン膜を非晶質な状態で形成し、その後、２００度の加熱処理を施す方法が知られている（例えば、非特許文献１参照）。しかし、非特許文献１に開示された技術では、良質な結晶セレン膜を、単結晶サファイア基板上に形成することができるものの、信号読み出し回路基板上に形成することはできていない。 In a solid-state imaging device using a crystalline selenium film as a photoelectric conversion film, it is desired to form a high-quality crystalline selenium film that is defect-free and has excellent crystallinity on a signal readout circuit board. In order to obtain a high-quality crystalline selenium film, for example, an ITO (composite oxide of indium and tin) film serving as a transparent electrode and a gallium oxide film acting as an N-type semiconductor are arranged in order on a single crystal sapphire substrate, and in this state, a high-temperature heat treatment at 800 degrees is once performed in an oxygen atmosphere to crystallize the gallium oxide film, and a selenium film acting as a P-type semiconductor is formed in an amorphous state on the crystalline gallium oxide film, and then a heat treatment at 200 degrees is performed (for example, see Non-Patent Document 1). However, with the technology disclosed in Non-Patent Document 1, although a high-quality crystalline selenium film can be formed on a single crystal sapphire substrate, it is not possible to form it on a signal readout circuit board.
そこで、信号読出し回路基板上に形成された非晶質セレン膜の表面と単結晶サファイア基板上に形成された非晶質セレン膜の表面とを接合し、加熱処理および加圧処理を施すことで、良質な結晶セレン膜を備える接合型固体撮像素子を製造する技術の開発が進められている。この結晶セレン膜は、従来と比較して、１０倍以上のアバランシェ増倍動作が可能であることが確認されている。 Therefore, a technology is being developed to manufacture a junction-type solid-state imaging device with a high-quality crystalline selenium film by bonding the surface of an amorphous selenium film formed on a signal readout circuit board to the surface of an amorphous selenium film formed on a single crystal sapphire substrate and carrying out a heat treatment and pressure treatment. It has been confirmed that this crystalline selenium film is capable of avalanche multiplication operation that is 10 times greater than conventional methods.
しかしながら、上述した接合型固体撮像素子をカメラに組み込もうとすると、単結晶サファイア基板が存在することで、レンズと撮像素子との距離を接近できずに、また一定に保つことが難しいことから、光学的な焦点が結べず、画像がぼけてしまうという問題がある。単結晶サファイア基板を可能な限り薄くすることも考えられるが、薄くし過ぎると、単結晶サファイア基板内で生じる光学的な光の干渉などによる画像劣化の懸念がある。 However, when attempting to incorporate the above-mentioned bonded solid-state imaging element into a camera, the presence of the single crystal sapphire substrate makes it difficult to bring the lens and imaging element closer together and to keep the distance constant, resulting in problems such as a lack of optical focus and blurred images. One option is to make the single crystal sapphire substrate as thin as possible, but making it too thin raises concerns about image degradation due to optical light interference that occurs within the single crystal sapphire substrate.
したがって、単結晶サファイア基板が存在せずとも、良質な結晶セレン膜を備える接合型固体撮像素子を製造することにより、光学特性を考慮することで撮像特性を安定化させたいという要望があった。 Therefore, there was a demand for stabilizing imaging characteristics by taking into account optical characteristics, by manufacturing a junction-type solid-state imaging element with a high-quality crystalline selenium film, even without the presence of a single-crystal sapphire substrate.
かかる事情に鑑みてなされた本発明の目的は、高感度な接合型固体撮像素子およびその製造方法を提供することにある。 In view of the above circumstances, the object of the present invention is to provide a highly sensitive junction-type solid-state imaging device and a method for manufacturing the same.
一実施形態に係る接合型固体撮像素子は、周辺回路領域および評価用回路領域が画素領域に対して高くなるように設けられる信号読み出し回路基板と、前記画素領域に含まれる画素電極と、前記信号読み出し回路基板上に設けられ、前記画素領域、前記周辺回路領域の少なくとも一部、および前記評価用回路領域を覆う結晶セレン膜と、前記結晶セレン膜上に設けられる酸化ガリウム膜と、前記酸化ガリウム膜上に設けられる透明電極と、を備えることを特徴とする。 The junction-type solid-state imaging element according to one embodiment is characterized by comprising: a signal readout circuit substrate in which a peripheral circuit region and an evaluation circuit region are disposed higher than a pixel region; a pixel electrode included in the pixel region; a crystalline selenium film disposed on the signal readout circuit substrate and covering the pixel region, at least a portion of the peripheral circuit region, and the evaluation circuit region; a gallium oxide film disposed on the crystalline selenium film; and a transparent electrode disposed on the gallium oxide film.
また、一実施形態に係る接合型固体撮像素子は、周辺回路領域が画素領域に対して高くなるように設けられる信号読み出し回路基板と、前記画素領域に含まれる画素電極と、前記信号読み出し回路基板上に設けられ、前記画素領域および前記周辺回路領域の少なくとも一部を覆う結晶セレン膜と、前記結晶セレン膜上に設けられる酸化ガリウム膜と、前記酸化ガリウム膜上に設けられる透明電極と、を備えることを特徴とする。 In one embodiment, the junction-type solid-state imaging element is characterized by comprising a signal readout circuit board in which a peripheral circuit area is disposed higher than a pixel area, a pixel electrode included in the pixel area, a crystalline selenium film disposed on the signal readout circuit board and covering at least a portion of the pixel area and the peripheral circuit area, a gallium oxide film disposed on the crystalline selenium film, and a transparent electrode disposed on the gallium oxide film.
また、一実施形態に係る接合型固体撮像素子は、評価用回路領域が画素領域に対して高くなるように設けられる信号読み出し回路基板と、前記画素領域に含まれる画素電極と、前記信号読み出し回路基板上に設けられ、前記画素領域および前記評価用回路領域を覆う結晶セレン膜と、前記結晶セレン膜上に設けられる酸化ガリウム膜と、前記酸化ガリウム膜上に設けられる透明電極とを備えることを特徴とする。 In one embodiment, the junction-type solid-state imaging element is characterized by comprising a signal readout circuit substrate in which an evaluation circuit region is disposed higher than a pixel region, a pixel electrode included in the pixel region, a crystalline selenium film disposed on the signal readout circuit substrate and covering the pixel region and the evaluation circuit region, a gallium oxide film disposed on the crystalline selenium film, and a transparent electrode disposed on the gallium oxide film.
また、一実施形態に係る接合型固体撮像素子は、周辺回路領域および評価用回路領域が画素領域に対して高くなるように設けられる信号読み出し回路基板と、前記画素領域に含まれる画素電極と、前記信号読み出し回路基板上に設けられ、前記画素領域、前記周辺回路領域の少なくとも一部、および前記評価用回路領域を覆う第１結晶セレン膜と、前記第１結晶セレン膜上に設けられる金電極と、前記金電極上に設けられ、前記画素領域、前記周辺回路領域の少なくとも一部、および前記評価用回路領域と重畳する第２結晶セレン膜と、前記第２結晶セレン膜上に設けられる酸化ガリウム膜と、前記酸化ガリウム膜上に設けられる透明電極と、を備えることを特徴とする。 In one embodiment, the junction-type solid-state imaging element includes a signal readout circuit substrate in which the peripheral circuit region and the evaluation circuit region are disposed higher than the pixel region, a pixel electrode included in the pixel region, a first crystalline selenium film disposed on the signal readout circuit substrate and covering the pixel region, at least a portion of the peripheral circuit region, and the evaluation circuit region, a gold electrode disposed on the first crystalline selenium film, a second crystalline selenium film disposed on the gold electrode and overlapping the pixel region, at least a portion of the peripheral circuit region, and the evaluation circuit region, a gallium oxide film disposed on the second crystalline selenium film, and a transparent electrode disposed on the gallium oxide film.
さらに、一実施形態に係る接合型固体撮像素子において、前記周辺回路領域の上面は、前記画素領域の上面に対して、５ｎｍ以上１０００ｎｍ以下の高さを有する、ことを特徴とする。 Furthermore, in one embodiment of the junction-type solid-state imaging element, the upper surface of the peripheral circuit region has a height of 5 nm to 1000 nm with respect to the upper surface of the pixel region.
さらに、一実施形態に係る接合型固体撮像素子において、前記評価用回路領域の上面は、前記画素領域の上面に対して、５ｎｍ以上１０００ｎｍ以下の高さを有する、ことを特徴とする。 Furthermore, in the junction-type solid-state imaging element according to one embodiment, the upper surface of the evaluation circuit region has a height of 5 nm or more and 1000 nm or less relative to the upper surface of the pixel region.
一実施形態に係る接合型固体撮像素子の製造方法は周辺回路領域および評価用回路領域が画素領域に対して高くなるように、信号読み出し回路基板を形成する工程と、前記画素領域、前記周辺回路領域の少なくとも一部、および前記評価用回路領域を覆うように第１アモルファスセレン膜を形成する工程と、透明基板上に結晶酸化ガリウム膜を形成する工程と、前記結晶酸化ガリウム膜上に第２アモルファスセレン膜を形成する工程と、前記第２アモルファスセレン膜が、前記第１アモルファスセレン膜の上面に形成された凸部と接するように、前記第１アモルファスセレン膜と前記第２アモルファスセレン膜とを接合する工程と、前記第１アモルファスセレン膜および前記第２アモルファスセレン膜を結晶化させて、結晶セレン膜を形成する工程と、前記結晶セレン膜が前記結晶酸化ガリウム膜から剥離した後、前記結晶セレン膜上に酸化ガリウム膜を形成する工程と、を含むことを特徴とする。 A method for manufacturing a junction-type solid-state imaging device according to one embodiment includes the steps of forming a signal readout circuit substrate so that the peripheral circuit region and the evaluation circuit region are higher than the pixel region, forming a first amorphous selenium film so as to cover the pixel region, at least a portion of the peripheral circuit region, and the evaluation circuit region, forming a crystalline gallium oxide film on a transparent substrate, forming a second amorphous selenium film on the crystalline gallium oxide film, bonding the first amorphous selenium film and the second amorphous selenium film so that the second amorphous selenium film contacts a convex portion formed on the upper surface of the first amorphous selenium film, crystallizing the first amorphous selenium film and the second amorphous selenium film to form a crystalline selenium film, and forming a gallium oxide film on the crystalline selenium film after the crystalline selenium film is peeled off from the crystalline gallium oxide film.
さらに、一実施形態に係る接合型固体撮像素子の製造方法において、前記透明基板上に結晶酸化ガリウム膜を形成する工程は、８００度の熱処理を施して、酸化ガリウム膜を結晶化させる工程を含むことを特徴とする。 Furthermore, in the manufacturing method of the junction-type solid-state imaging device according to one embodiment, the step of forming a crystalline gallium oxide film on the transparent substrate is characterized by including a step of crystallizing the gallium oxide film by performing a heat treatment at 800 degrees.
本発明によれば、高感度な接合型固体撮像素子およびその製造方法を提供することができる。 The present invention provides a highly sensitive junction-type solid-state imaging device and a method for manufacturing the same.
以下、本発明の一実施形態について、図面を参照して詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、各構成の縦横の比率を実際の比率から誇張して示している。 One embodiment of the present invention will be described in detail below with reference to the drawings. In principle, identical components will be given the same reference numbers and duplicate explanations will be omitted. For ease of explanation, the aspect ratio of each component in each drawing is exaggerated from the actual ratio.
また、以下、説明の便宜上、「上」とは、図面に描かれた光の入射側を意味するものとし、「下」とは、図面に描かれた信号読み出し回路基板側を意味するものとする。また、「高さ」とは、信号読み出し回路基板に設けられる画素領域の上面を基準とした場合における上方向の距離を意味するものとする。ただし、「上」、「下」、「高さ」とは、便宜的に定められたものに過ぎず、限定的に解釈すべきものではない。 For the sake of convenience, "top" refers to the light incident side depicted in the drawings, and "bottom" refers to the signal readout circuit board side depicted in the drawings. "Height" refers to the distance upward when the top surface of the pixel region provided on the signal readout circuit board is used as the reference. However, "top," "bottom," and "height" are merely defined for convenience and should not be interpreted in a restrictive manner.
＜接合型固体撮像素子＞
図１乃至図３Ｂを参照して、本実施形態に係る接合型固体撮像素子１００の構成の一例について説明する。
<Junction-type solid-state imaging element>
An example of the configuration of a junction-type solid-
接合型固体撮像素子１００は、信号読み出し回路基板１０と、画素電極２０と、結晶セレン膜３０と、酸化ガリウム膜４０と、透明電極５０と、をこの順に備える。結晶セレン膜３０は、光電変換部２００として機能する。
The junction-type solid-
〔信号読み出し回路基板〕
信号読み出し回路基板１０は、例えば、シリコン基板上にＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）構造が形成された基板である。信号読み出し回路基板１０は、画素領域１１、周辺回路領域１２、評価用回路領域（ＴＥＧ：Test Element Group）１３などを含んでいる。
[Signal readout circuit board]
The signal
画素領域１１は、信号読み出し回路基板１０の中央部に設けられ、画素電極２０を備えている。なお、図面では、信号読み出し回路基板１０に設けられる画素領域１１の一部が、画素電極２０と同じ層に画素電極２０とは異なるハッチで模式的に示されている。
The
周辺回路領域１２は、信号読み出し回路基板１０の周辺部に設けられ、画素領域１１を囲んでいる。周辺回路領域１２は、その上面が、画素領域１１の上面に対して、高さＨ１だけ高くなるように設けられる。高さＨ１は、５ｎｍ以上１０００ｎｍ以下であることが好ましく、１０ｎｍ以上１００ｎｍ以下であることがより好ましい。周辺回路領域１２は、画素領域１１の上面を基準とした場合、例えば、凸形状となるように設けられる。
The
評価用回路領域１３は、画素領域１１とは別の目的で特性を評価するための領域であり、画素領域１１で画像出力されない部分に設けられる。評価用回路領域１３は、画素領域１１の内部で、かつ外周付近に設けられることが好ましい。評価用回路領域１３は、画素領域１１の領域内に設けられていれば、外周付近の全域に設けられていてもよいし、外周付近の一部領域に設けられていてもよい。但し、当然のことながら内周（中央部）に評価用回路領域１３が存在すれば、画素領域１１の画像出力する実行的な面積が小さくなることは明らかであるため、外周領域の一部とすることが望ましい。評価用回路領域１３は、その上面が、画素領域１１の上面に対して、高さＨ２だけ高くなるように設けられる。高さＨ２は、５ｎｍ以上１０００ｎｍ以下であることが好ましく、１０ｎｍ以上１００ｎｍ以下であることがより好ましい。評価用回路領域１３は、画素領域１１の上面を基準とした場合、例えば、凸形状となるように設けられる。
The
このように、周辺回路領域１２の上面の高さおよび評価用回路領域１３の上面の高さが適切に調整されることで、画素領域１１、周辺回路領域１２の少なくとも一部、および評価用回路領域１３を覆うように設けられる結晶セレン膜３０の上面に凹凸を発生させることができる。そして、この凹凸に起因して、結晶セレン膜３０の上面が酸化ガリウム膜４０との界面で剥離し易い構造となる。この結果、従来の接合型固体撮像素子では必須の構成要素であった単結晶サファイア基板を、結晶セレン膜３０と酸化ガリウム膜４０の界面で容易に取り外すことができ、単結晶サファイア基板が存在しない接合型固体撮像素子１００を製造することが可能となる。なお、酸化ガリウム膜４０および、透明電極５０は、上述の取り外し後に、追加して結晶セレン膜３０の表面上に形成して接合型固体撮像素子１００が得られる。
In this way, by appropriately adjusting the height of the upper surface of the
信号読み出し回路基板１０は、その構成が、上述の構成に限定されるものではない。信号読み出し回路基板１０は、少なくとも、自身の上に設けられる結晶セレン膜３０の上面に凹凸を発生させることが可能な構成であればよい。
The configuration of the signal
例えば、図３Ａに示すように、信号読み出し回路基板１０Ａは、その上面が、画素領域１１の上面に対して、高さＨ１だけ高くなるように設けられる周辺回路領域１２のみを有する構成であってよい。信号読み出し回路基板１０Ａが当該構成であっても、周辺回路領域１２の少なくとも一部を覆う領域付近における結晶セレン膜３０の上面は、凸部を有することになる。つまり、画素領域１１および周辺回路領域１２の少なくとも一部を覆うように設けられる結晶セレン膜３０の上面に凹凸を発生させることができる。このため、結晶セレン膜３０と酸化ガリウム膜４０の界面で単結晶サファイア基板を容易に取り外すことができ、単結晶サファイア基板が存在しない接合型固体撮像素子１００Ａを製造することが可能となる。
For example, as shown in FIG. 3A, the signal
例えば、図３Ｂに示すように、信号読み出し回路基板１０Ｂは、その上面が、画素領域１１の上面に対して、高さＨ２だけ高くなるように設けられる評価用回路領域１３のみを有する構成であってよい。信号読み出し回路基板１０Ｂが当該構成であっても、評価用回路領域１３を覆う領域付近における結晶セレン膜３０の上面は、凸部を有することになる。つまり、画素領域１１、および評価用回路領域１３を覆うように設けられる結晶セレン膜３０の上面に凹凸を発生させることができる。このため、結晶セレン膜３０と酸化ガリウム膜４０の界面で単結晶サファイア基板を容易に取り外すことができ、単結晶サファイア基板が存在しない接合型固体撮像素子１００Ｂを製造することが可能となる。
For example, as shown in FIG. 3B, the signal
〔画素電極〕
画素電極２０は、信号読み出し回路基板１０の画素領域１１に、各画素と対応して設けられる。画素電極２０には、例えば、電源の負極が接続されている。画素電極２０としては、例えば、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）などの金属膜を用いることができる。また、画素電極２０同士の隙間は絶縁膜２１（例えば、ＳｉＯ２：酸化シリコン）が形成されている。
[Pixel Electrode]
The
〔結晶セレン膜〕
結晶セレン膜３０は、接合型固体撮像素子１００における光電変換部２００であって、Ｐ型半導体として機能する。結晶セレン膜３０は、信号読み出し回路基板１０上に設けられ、画素領域１１、周辺回路領域１２の少なくとも一部、および評価用回路領域１３を覆う。結晶セレン膜３０において、周辺回路領域１２の少なくとも一部を覆う領域付近の上面および評価用回路領域１３を覆う領域付近の上面は、凸部を有することになる。すなわち、高低差を有する信号読み出し回路基板１０上に設けられる結晶セレン膜３０の上面には、凹凸が発生する。そして、この凹凸に起因して、結晶セレン膜３０は、結晶セレン膜３０と酸化ガリウム膜４０の界面で剥離し易い構造となる。この結果、後述する本結晶化工程後に、結晶セレン膜３０は、透明基板６０上に設けられる結晶酸化ガリウム膜８０から剥離し易い構造となる（図５Ｇ参照）。したがって、従来の接合型固体撮像素子では必須の構成要素であった単結晶サファイア基板を、容易に取り外すことができ、単結晶サファイア基板が存在しない接合型固体撮像素子１００を製造することが可能となる。
[Crystalline selenium film]
The
例えば、図３Ａに示すように、結晶セレン膜３０は、画素領域１１および周辺回路領域１２の少なくとも一部を覆う構成であってよい。信号読み出し回路基板１０Ａにおいて、周辺回路領域１２の上面が、画素領域１１の上面に対して、高さＨ１だけ高くなるように設けられる場合、結晶セレン膜３０は、画素領域１１を覆う領域付近の上面が凹部となり、周辺回路領域１２の少なくとも一部を覆う領域付近の上面が凸部となる。すなわち、結晶セレン膜３０の上面に凹凸が発生する。そして、この凹凸に起因して、結晶セレン膜３０は、結晶セレン膜３０と酸化ガリウム膜４０の界面で剥離し易い構造となる。
For example, as shown in Fig. 3A, the
例えば、図３Ｂに示すように、結晶セレン膜３０は、画素領域１１および評価用回路領域１３を覆う構成であってよい。信号読み出し回路基板１０Ｂにおいて、評価用回路領域１３の上面が、画素領域１１の上面に対して、高さＨ２だけ高くなるように設けられる場合、結晶セレン膜３０は、画素領域１１を覆う領域付近の上面が凹部となり、評価用回路領域１３を覆う領域付近の上面が凸部となる。すなわち、結晶セレン膜３０の上面に凹凸が発生する。そして、この凹凸に起因して、結晶セレン膜３０は、結晶セレン膜３０と酸化ガリウム膜４０の界面で剥離し易い構造となる。
For example, as shown in Fig. 3B, the
また、結晶セレン膜３０は、膜内部における空孔が少ない程、膜欠陥がなく、結晶性に優れた良質な膜となる。また、結晶セレン膜３０は、接合膜の結晶核材料であるテルルのセレン膜内の拡散が少ない程、暗電流特性に優れた良質な膜となる。結晶セレン膜３０において、膜内部における空孔と、結晶セレン膜の内部欠陥は、後述する予備接合工程における熱処理の条件および加圧処理の条件、半結晶化工程における熱処理の条件および加圧処理の条件を適切に調整することで、制御される（図６参照）。
Furthermore, the fewer the voids inside the
例えば、予備接合工程における熱処理の条件は、具体例を例示すると、予備接合工程時の熱処理の温度が、セレンのガラス転移温度近傍の温度であることが好ましい。例えば、予備接合工程における加圧処理の条件は、具体例を例示すると、加圧処理の圧力が、９．６ＭＰａであることが好ましい。また、同工程の時間を1分としているが１０分程度に延長してもセレンの結晶核であるテルルのセレン膜中への拡散は、膜特性に影響を与えない範囲で抑えられる。 For example, as a specific example of the conditions for the heat treatment in the preliminary bonding process, it is preferable that the heat treatment temperature during the preliminary bonding process is a temperature close to the glass transition temperature of selenium. For example, as a specific example of the conditions for the pressure treatment in the preliminary bonding process, it is preferable that the pressure treatment pressure is 9.6 MPa. In addition, although the time for this process is set to 1 minute, even if it is extended to about 10 minutes, the diffusion of tellurium, which is the crystal nucleus of selenium, into the selenium film is suppressed to a level that does not affect the film characteristics.
例えば、半結晶化工程における熱処理の条件は、具体例を例示すると、昇温処理の下限の温度が、セレンのガラス転移温度近傍の温度であり、昇温処理の上限の温度が、セレンの本結晶化工程の温度より低い温度であることが好ましい。例えば、半結晶化工程における加圧処理の条件は、具体例を例示すると、加圧処理の圧力が、９．６ＭＰａであることが好ましい。 For example, as a specific example of the conditions for the heat treatment in the semi-crystallization process, it is preferable that the lower limit temperature of the temperature rise process is a temperature close to the glass transition temperature of selenium, and the upper limit temperature of the temperature rise process is a temperature lower than the temperature of the main crystallization process of selenium. For example, as a specific example of the conditions for the pressure treatment in the semi-crystallization process, it is preferable that the pressure of the pressure treatment is 9.6 MPa.
なお、熱処理の雰囲気、および加圧処理の雰囲気は、特に限定されるものではなく、酸素を含む雰囲気であってもよいし、窒素を含む雰囲気であってもよいし、大気下であってもよいし、不活性ガス雰囲気下であってもよい。更に真空中であってもよい。 The atmosphere for the heat treatment and the pressure treatment are not particularly limited, and may be an atmosphere containing oxygen, an atmosphere containing nitrogen, air, or an inert gas atmosphere. It may also be in a vacuum.
結晶セレン膜３０は、膜厚が特に限定されるものではないが、０．１μｍ以上であることが好ましい。結晶セレン膜３０は、膜厚が、高さＨ２および高さＨ２より大きい値であることが好ましい。結晶セレン膜３０は、膜厚が０．１μｍ以上、好ましくは０．５μｍ以上であれば、その膜厚は十分であるため、可視光全域で十分な感度を得られる接合型固体撮像素子１００を実現できる。また、結晶セレン膜３０は、膜厚の上限が特に限定されるものではないが、５μｍ以下、好ましくは２μｍ以下であると、効率良く形成されるため、生産性の観点で好ましい。加えて、厚膜になるほどに、現状の結晶化工程では結晶セレンの粒状性が粗く（大きく）なる傾向にあり、画像出力した際に、固定パターンノイズ（ＦＰＮ）として目立ってしまうため、実施例では0.3μｍとした。
The thickness of the
上述のように、信号読み出し回路基板１０の形状が適切に調整されることにより、信号読み出し回路基板１０上に設けられる結晶セレン膜３０の上面に凹凸を発生させることができる。この凹凸に起因して、結晶セレン膜３０は、結晶セレン膜３０と酸化ガリウム膜４０の界面で剥離し易い構造となるため、従来の接合型固体撮像素子では必須の構成要素であった単結晶サファイア基板を、容易に取り外すことができる。また、上述のように、熱処理の条件、加圧処理の条件などが適切に調整されることにより、結晶セレン膜３０において、膜内部における空孔、および内部の欠陥を少なくすることができる。すなわち、結晶セレン膜３０を結晶性に優れた良質な膜としつつ、単結晶サファイア基板が存在しない接合型固体撮像素子１００を製造することができるため、高感度な接合型固体撮像素子１００を実現することができる。
As described above, by appropriately adjusting the shape of the signal
〔酸化ガリウム膜〕
酸化ガリウム膜４０は、接合型固体撮像素子１００における正孔注入素子強化層として振舞い、Ｎ型半導体として機能する。酸化ガリウム膜４０は、膜厚が２ｎｍ以上１００ｎｍ以下であることが好ましい。酸化ガリウム膜４０は、膜厚が２ｎｍ以上であると、電極からの正孔注入電荷を効率良く阻止することができる。また、酸化ガリウム膜４０は、膜厚が１００ｎｍ以下、より好ましくは５０ｎｍ以下であると、外部印加電圧が効率良く結晶セレン膜３０側に加わることとなる。
[Gallium oxide film]
The
なお、酸化ガリウム膜４０に、例えば、スズ、シリコン、ゲルマニウムなどの不純物を添加してもよい。
In addition, impurities such as tin, silicon, and germanium may be added to the
また、本実施形態では、接合型固体撮像素子１００における光電変換部２００であって、Ｎ型半導体として機能する膜として、酸化ガリウム膜を用いた場合を一例に挙げて説明しているが、Ｎ型半導体として機能する膜は、酸化ガリウム膜に限定されるものではない。例えば、ＣｅＯ２膜、ＺｎＯ膜、ＺＩｎ２Ｏ３膜、ＧｅＯ２膜、ＳｉＣ膜などが選択された場合であっても同様の効果が得られることは勿論である。
In the present embodiment, the
〔透明電極〕
透明電極５０は、光の入射側に形成され、酸化ガリウム膜４０と、光電変換部２００を介して画素電極２０と反対側に設けられる。透明電極５０には、例えば、電源の正極が接続されている。透明電極５０は、透光性を有する材料で形成されることが好ましい。透明電極５０としては、例えば、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化亜鉛スズ）、ＡＺＯ（アルミニウム添加酸化亜鉛）、ＳｎＯ２（酸化スズ）、ＦＴＯ（フッ素ドープ酸化スズ）などの透明酸化物導電膜を用いることができる。透明電極５０の膜厚は特に制限されないが、５ｎｍ以上３０ｎｍ以下とすることが好ましい。
[Transparent electrode]
The
〔結晶核〕
結晶核は、特に図示していないが、例えば、結晶セレン膜３０と酸化ガリウム膜４０との間、結晶セレン膜３０と信号読み出し回路基板１０との間などに設けられてよい。結晶は、当該間の全領域に設けられていてもよいし、当該間の一部領域に設けられていてもよい。
[Crystal nucleus]
Although not particularly shown, the crystal nuclei may be provided, for example, between the
結晶核は、その材料が特に限定されるものではなく、テルル（Ｔｅ）、ビスマス（Ｂｉ）、アンチモン（Ｓｂ）からなる群から選択される一種からなることが好ましい。セレン膜の結晶化を確実にするためには、テルルを用いることがより好ましい。 The material of the crystal nuclei is not particularly limited, but is preferably one selected from the group consisting of tellurium (Te), bismuth (Bi), and antimony (Sb). To ensure the crystallization of the selenium film, it is more preferable to use tellurium.
結晶核は、膜厚が０．１ｎｍ以上１０ｎｍ以下であることが好ましい。結晶核は、膜厚が０．１ｎｍ以上であると、接着力を効果的に高くでき、膜厚が１０ｎｍ以下、より好ましくは３ｎｍ以下であると、結晶セレン膜３０中への拡散が抑制できることから、膜欠陥を防止できるため、暗電流増加を抑制することができる。逆の観点からは、結晶核の膜厚が厚くなるほど、膜欠陥による暗電流増加の課題を有することとなるため注意が必要である。
The crystal nuclei preferably have a film thickness of 0.1 nm or more and 10 nm or less. When the crystal nuclei have a film thickness of 0.1 nm or more, the adhesive strength can be effectively increased, and when the film thickness is 10 nm or less, more preferably 3 nm or less, diffusion into the
本実施形態に係る接合型固体撮像素子１００は、結晶セレン膜３０の上面に凹凸を発生させることが可能な形状を有する信号読み出し回路基板１０を備え、且つ、結晶性に優れた良質な結晶セレン膜３０を含む光電変換部２００を備える。これにより、結晶セレン膜３０を良質な膜としつつ、単結晶サファイア基板が存在しない接合型固体撮像素子１００を製造することができるため、高感度な接合型固体撮像素子１００を実現することができる。また、このように高感度な接合型固体撮像素子１００をカメラに適用することで、撮像特性および光学特性を安定化させることができる。
The junction-type solid-
＜接合型固体撮像素子の製造方法＞
図４乃至図６を参照して、本実施形態に係る接合型固体撮像素子１００の製造方法の一例について説明する。
<Method of Manufacturing Junction-Type Solid-State Imaging Device>
An example of a method for manufacturing the junction-type solid-
接合型固体撮像素子１００の製造方法は、周辺回路領域１２および評価用回路領域１３が画素領域１１に対して高くなるように、信号読み出し回路基板１０を形成する工程（ステップＳ１０１）と、画素領域１１、周辺回路領域１２の少なくとも一部、および評価用回路領域１３を覆うように第１アモルファスセレン膜３０Ａを形成する工程（ステップＳ１０２）と、透明基板６０上に結晶酸化ガリウム膜８０を形成する工程（ステップＳ１０３）と、結晶酸化ガリウム膜８０上に第２アモルファスセレン膜３０Ｂを形成する工程（ステップＳ１０４）と、第２アモルファスセレン膜３０Ｂが、第１アモルファスセレン膜３０Ａの上面に形成された凸部Ｄ１，Ｄ２と接するように、第１アモルファスセレン膜３０Ａと第２アモルファスセレン膜３０Ｂとを接合する工程（ステップＳ１０５）と、第１アモルファスセレン膜３０Ａおよび第２アモルファスセレン膜３０Ｂを結晶化させて、結晶セレン膜３０を形成する工程（ステップＳ１０６，Ｓ１０７）と、結晶セレン膜３０が結晶酸化ガリウム膜８０から剥離した後、結晶セレン膜３０上に酸化ガリウム膜４０を形成する工程（ステップＳ１０８）および透明電極５０を形成する工程（ステップＳ１０９）と、を含む。
The method for manufacturing the junction type solid-
以下、各工程の詳細を順次説明する。なお、同一の構成要素に同一の参照番号を付しており、各構成要素の材料、膜厚などの説明は既述のとおりであり、重複する説明を省略する。また、ステップＳ１０１～Ｓ１０２と、ステップＳ１０３～Ｓ１０４とは、平行して行われてもよいし、順番に行われてもよい。 The details of each step are explained below. The same components are given the same reference numbers, and the materials, film thickness, etc. of each component are as described above, so duplicate explanations will be omitted. Steps S101 to S102 and steps S103 to S104 may be performed in parallel or sequentially.
〔信号読み出し回路基板１０形成工程：ステップＳ１０１〕
まず、図５Ａに示すように、周辺回路領域１２の上面が画素領域１１の上面に対して、高さＨ１だけ高くなるように、また、評価用回路領域１３の上面が画素領域１１の上面に対して、高さＨ２だけ高くなるように、信号読み出し回路基板１０を形成する。信号読み出し回路基板１０は、例えば、ＣＭＰ（chemical-mechanical polishing）法などの特性を基に、材料の違いや、表面の材料密度などを考慮して簡易に形成することができる。
[Signal
5A, the signal
高さＨ１は、５ｎｍ以上１０００ｎｍ以下であることが好ましく、１０ｎｍ以上１００ｎｍ以下であることがより好ましい。高さＨ２は、５ｎｍ以上１０００ｎｍ以下であることが好ましく、１０ｎｍ以上１００ｎｍ以下であることがより好ましい。このように、周辺回路領域１２の上面の高さおよび評価用回路領域１３の上面の高さが適切に調整されることで、次工程（ステップＳ１０２）において、画素領域１１、周辺回路領域１２の少なくとも一部、および評価用回路領域１３を覆うように形成される第１アモルファスセレン膜３０Ａの上面に、凸部Ｄ１，Ｄ２を形成することができる（図５Ｂ参照）。
The height H1 is preferably 5 nm or more and 1000 nm or less, and more preferably 10 nm or more and 100 nm or less. The height H2 is preferably 5 nm or more and 1000 nm or less, and more preferably 10 nm or more and 100 nm or less. In this way, by appropriately adjusting the height of the upper surface of the
〔第１アモルファスセレン膜３０Ａ形成工程：ステップＳ１０２〕
次に、図５Ｂに示すように、信号読み出し回路基板１０上に、画素領域１１、周辺回路領域１２の少なくとも一部、および評価用回路領域１３を覆うように、例えば、真空蒸着法、スパッタリング法などにより、膜厚が５０ｎｍ以上５００ｎｍ以下の第１アモルファスセレン膜３０Ａを形成する。これにより、第１アモルファスセレン膜３０Ａは、周辺回路領域１２の少なくとも一部を覆う領域付近の上面に凸部Ｄ１が形成され、評価用回路領域１３を覆う領域付近の上面に凸部Ｄ２が形成される。すなわち、第１アモルファスセレン膜３０Ａの上面に凹凸が形成される。
[First
5B, a first
第１アモルファスセレン膜３０Ａの膜厚は、後に形成される結晶セレン膜３０の膜厚の半分、又は、結晶セレン膜３０の膜厚の半分以下であることが好ましい。
It is preferable that the thickness of the first
なお、信号読み出し回路基板１０と第１アモルファスセレン膜３０Ａとの間に、例えば、真空蒸着法、スパッタリング法などにより、結晶核を形成してもよい。信号読み出し回路基板１０と第１アモルファスセレン膜３０Ａとの間に、結晶核を形成することで、後に形成される結晶セレン膜３０の膜剥れを防止し結晶性に優れた結晶セレン膜３０を得ることができる。
In addition, a crystal nucleus may be formed between the signal
〔結晶酸化ガリウム膜８０形成工程：ステップＳ１０３〕
次に、図５Ｃに示すように、透明基板６０上に透明電極７０を形成し（ステップＳ１０３１）、透明電極７０が形成された透明基板６０上に、例えば、スパッタリング法、パルスレーザー蒸着法、真空蒸着法などにより、酸化ガリウム膜を形成する（ステップＳ１０３２）。そして、酸素雰囲気中において８００度で１時間の高温加熱処理を施して酸化ガリウム膜を結晶化させ、結晶酸化ガリウム膜８０を形成する（ステップＳ１０３３）。透明電極７０は、例えば、結晶ＩＴＯ膜であることが好ましい。透明基板６０は、例えば、単結晶サファイア基板であることが好ましい。単結晶サファイア基板は、表面の配向性が整った結晶性に優れた基板であるため、当該基板の上に形成される結晶ＩＴＯ膜および結晶酸化ガリウム膜８０もまた、結晶性が良好な膜となる。
[Crystalline
Next, as shown in FIG. 5C, a
〔第２アモルファスセレン膜３０Ｂ形成工程：ステップＳ１０４〕
次に、図５Ｄに示すように、結晶酸化ガリウム膜８０上に、例えば、真空蒸着法、スパッタリング法などにより、膜厚が５０ｎｍ以上５００ｎｍ以下の第２アモルファスセレン膜３０Ｂを形成する。単結晶サファイア基板上に形成される透明電極７０、結晶酸化ガリウム膜８０は、結晶性が良好であるため、これらの膜の上に、第２アモルファスセレン膜３０Ｂが形成されることで、後に形成される結晶セレン膜３０は、理想的な結晶状態を維持することが可能となる。第２アモルファスセレン膜３０Ｂの膜厚は、後に形成される結晶セレン膜３０の膜厚の半分、又は、結晶セレン膜３０の膜厚の半分以上であることが好ましい。なお、結晶酸化ガリウム膜８０と第２アモルファスセレン膜３０Ｂとの間に、例えば、真空蒸着法、スパッタリング法などにより、結晶核を形成してもよい。
[Second
Next, as shown in FIG. 5D, a second
〔予備接合工程：ステップＳ１０５〕
次に、図５Ｅおよび図６に示すように、信号読み出し回路基板１０上に形成された第１アモルファスセレン膜３０Ａと透明基板６０上に形成された第２アモルファスセレン膜３０Ｂとを向かい合わせて接触させる。この際、第２アモルファスセレン膜３０Ｂが、第１アモルファスセレン膜３０Ａの上面に形成された凸部Ｄ１および凸部Ｄ２と接するように、第１アモルファスセレン膜３０Ａと第２アモルファスセレン膜３０Ｂとを接触させる。
[Preliminary joining process: step S105]
5E and 6, the first
次に、第１アモルファスセレン膜３０Ａおよび第２アモルファスセレン膜３０Ｂに、セレンのガラス転移温度近傍の温度で、更に１．６ＭＰａ以上９．６ＭＰａ以下での加圧処理を所定の時間施して、第１アモルファスセレン膜３０Ａと第２アモルファスセレン膜３０Ｂとを予備接合の工程を実施する。
Next, the first
予備接合の具体例を説明する。まず、公知の接合装置のステージを、あらかじめ３６℃に保温する。次に、透明基板６０側が下面となるように、ステージ上に素子を配置する。次に、専用治具などを利用して、第１アモルファスセレン膜３０Ａと第２アモルファスセレン膜３０Ｂとを重ねて位置合わせを行う。この際、予備接合する接合界面は、例えば、２７ｍ×１８ｍｍとなる。次に、素子に３６℃で加圧せずに１分程度の加熱処理を施す。次に、素子を３６℃での加熱処理と９．６ＭＰａでの加圧処理を同時に１分間施して、第１アモルファスセレン膜３０Ａと第２アモルファスセレン膜３０Ｂとを予備接合する。
A specific example of preliminary bonding will be described. First, the stage of a known bonding device is kept warm to 36°C in advance. Next, the element is placed on the stage so that the
予備接合工程における熱処理の条件は、熱処理の温度が、セレンのガラス転移温度近傍の温度であることが好ましい。「ガラス転移温度」とは、物質の結合力（粘性）が急激に変化する温度を示している。例えば、アモルファスセレン膜は、室温からセレンのガラス転移温度まで温度が上昇すると、軟化するため、その作用により、接触するアモルファスセレン膜同士の接合強度を高める効果が期待できる。したがって、熱処理の温度が、３０℃以上５０℃以下であることが好ましく、３５℃以上４５℃以下であることがより好ましく、４０℃であることがさらに好ましい。 As for the conditions of the heat treatment in the preliminary bonding process, it is preferable that the heat treatment temperature is close to the glass transition temperature of selenium. The "glass transition temperature" refers to the temperature at which the bonding strength (viscosity) of a substance changes suddenly. For example, an amorphous selenium film softens when the temperature rises from room temperature to the glass transition temperature of selenium, and this action is expected to have the effect of increasing the bonding strength between contacting amorphous selenium films. Therefore, the heat treatment temperature is preferably 30°C or higher and 50°C or lower, more preferably 35°C or higher and 45°C or lower, and even more preferably 40°C.
高純度なセレンのガラス転移温度は、３６度近傍であることが、例えば、下記の文献により明らかにされている。
後藤ほか、NHK技研、「非晶質半導体ターゲットの撮像管『サチコン』の開発」、日立評論、1976年4月号
The glass transition temperature of high purity selenium is approximately 36 degrees, as revealed by, for example, the following document.
Goto et al., NHK Research and Development Institute, "Development of the Saticon, an Amorphous Semiconductor Target Camera Tube," Hitachi Review, April 1976 issue
予備接合工程における加圧処理の条件は、加圧処理の圧力が、１．６ＭＰａ以上９．６ＭＰａ以下であることが好ましく、３．２ＭＰａ以上９．６ＭＰａ以下であることがより好ましく、４．８ＭＰａ以上８．０ＭＰａ以下であることがさらに好ましい。 The conditions for the pressure treatment in the preliminary bonding process are preferably such that the pressure is 1.6 MPa or more and 9.6 MPa or less, more preferably 3.2 MPa or more and 9.6 MPa or less, and even more preferably 4.8 MPa or more and 8.0 MPa or less.
予備接合工程における熱処理のみを行う時間は、３０秒以上３０分以下であることが好ましく、３０秒以上２０分以下であることがより好ましく、６０秒以上１０分以下であることがさらに好ましい。 The time for which only the heat treatment is performed in the preliminary joining process is preferably from 30 seconds to 30 minutes, more preferably from 30 seconds to 20 minutes, and even more preferably from 60 seconds to 10 minutes.
予備接合工程における熱処理および加圧処理を同時に行う時間は、３０秒以上３０分以下であることが好ましく、６０秒以上２０分以下であることがより好ましく、６０秒以上１０分以下であることがさらに好ましい。 The time for which the heat treatment and pressure treatment are carried out simultaneously in the preliminary bonding process is preferably from 30 seconds to 30 minutes, more preferably from 60 seconds to 20 minutes, and even more preferably from 60 seconds to 10 minutes.
予備接合工程において、熱処理の温度が、例えば、４５℃以上の高温になり、熱処理の時間が、例えば、３０分以上の長時間になると、結晶核の材料であるテルルがセレン膜中に拡散し、セレン膜の内部を低抵抗化させてしまう。この結果、接合型撮像素子の特性が劣化し、暗電流の増加、画像欠陥などを引き起こしてしまう。したがって、予備接合工程における熱処理の温度、熱処理の時間を、上述の範囲内で適切に調整することにより、セレン膜の内部の低抵抗化を抑制し、結晶セレン膜３０の内部の欠陥を少なくすることができる。
In the preliminary bonding process, if the heat treatment temperature becomes high, for example, 45°C or higher, and the heat treatment time becomes long, for example, 30 minutes or longer, the tellurium, which is the material of the crystal nuclei, diffuses into the selenium film, causing the inside of the selenium film to have a low resistance. As a result, the characteristics of the junction-type imaging element deteriorate, causing an increase in dark current, image defects, etc. Therefore, by appropriately adjusting the heat treatment temperature and heat treatment time in the preliminary bonding process within the above-mentioned ranges, it is possible to suppress the low resistance inside the selenium film and reduce defects inside the
また、予備接合工程において、第１アモルファスセレン膜３０Ａおよび第２アモルファスセレン膜３０Ｂに、熱処理を施すのみならず、熱処理および加圧処理を同時に施すことにより、第１アモルファスセレン膜３０Ａおよび第２アモルファスセレン膜３０Ｂをさらに軟化させ、相互のアモルファスセレン膜の密着性を向上させることができる。これにより、後に形成される結晶セレン膜３０の膜内部における空孔の発生を抑制することができる。
In addition, in the preliminary bonding process, not only is the first
また、予備接合工程において、第２アモルファスセレン膜３０Ｂが、第１アモルファスセレン膜３０Ａの上面に形成された凸部Ｄ１および凸部Ｄ２と接するように、第１アモルファスセレン膜３０Ａと第２アモルファスセレン膜３０Ｂとを接合することによって、後に形成される結晶セレン膜３０の上面にも、第１アモルファスセレン膜３０Ａの上面の凹凸に対応する凹凸を発生させることが可能になる。この凹凸に起因して、結晶セレン膜３０は、結晶セレン膜３０と酸化ガリウム膜４０の界面で剥離し易い構造となる。
In addition, in the preliminary bonding step, the first
〔半結晶化工程：ステップＳ１０６〕
次に、図５Ｆおよび図６に示すように、予備接合したセレン膜に、セレンのガラス転移温度近傍の温度からセレンの結晶化温度より低い温度までの昇温処理、および、１．６ＭＰａ以上２４ＭＰａ以下での加圧処理を、所定時間施して、予備接合したセレン膜を半結晶化させる。
[Semi-crystallization process: step S106]
Next, as shown in Figures 5F and 6, the pre-bonded selenium film is subjected to a temperature increase process from a temperature near the glass transition temperature of selenium to a temperature lower than the crystallization temperature of selenium, and a pressure process at 1.6 MPa or more and 24 MPa or less for a predetermined period of time, thereby semi-crystallizing the pre-bonded selenium film.
半結晶化の具体例を説明する。まず、接合装置の圧力を、８．０ＭＰａから９．６ＭＰａへ瞬時に上昇させ、同時に、接合装置のステージの温度を、上面および下面共に、３６℃から徐々に上昇させる。そして、素子に３６℃から１２０℃まで昇温処理および９．６ＭＰａでの加圧処理を１分５０秒間施す。接合装置のステージの温度が、１２０℃に到達した後、直ちに、昇温処理および加圧処理を停止し、接合装置から素子を取り外して急冷させることで、予備接合したセレン膜を半結晶化させる。 A specific example of semi-crystallization will be described. First, the pressure of the bonding device is instantly increased from 8.0 MPa to 9.6 MPa, and at the same time, the temperature of the bonding device stage is gradually increased from 36°C on both the upper and lower surfaces. The element is then subjected to a temperature increase process from 36°C to 120°C and a pressure increase process at 9.6 MPa for 1 minute and 50 seconds. Immediately after the temperature of the bonding device stage reaches 120°C, the temperature increase process and pressure increase process are stopped, and the element is removed from the bonding device and rapidly cooled, thereby semi-crystallizing the pre-bonded selenium film.
半結晶化工程における熱処理の条件は、熱処理の下限の温度が、セレンのガラス転移温度近傍の温度であることが好ましい。すなわち、熱処理の下限の温度が、３０℃以上５０℃以下であることが好ましく、３５℃以上４５℃以下であることがより好ましく、３６℃であることがさらに好ましい。 As for the conditions of the heat treatment in the semi-crystallization process, the lower limit of the heat treatment temperature is preferably a temperature close to the glass transition temperature of selenium. That is, the lower limit of the heat treatment temperature is preferably 30°C or higher and 50°C or lower, more preferably 35°C or higher and 45°C or lower, and even more preferably 36°C.
半結晶化工程における熱処理の条件は、熱処理の上限の温度が、セレンの結晶化温度より低い温度であることが好ましい。すなわち、熱処理の上限の温度が、６０℃以上１４０℃以下であることが好ましく、１００℃以上１２５℃以下であることがより好ましく、１２０℃であることがさらに好ましい。熱処理の上限の温度を、セレンの結晶化温度より低い温度とすることで、後に形成される結晶セレン膜３０の膜内部における結合力を強化することができる。また、熱処理の上限の温度が、８０℃以上１４０℃以下の範囲を満たす場合、接合型固体撮像素子１００において暗電流を低くすることができ、熱処理の上限の温度が、１００℃以上１２５℃以下の範囲を満たす場合、接合型固体撮像素子１００において暗電流をさらに低くすることができる。したがって、半結晶化工程における熱処理の温度を、上述の範囲内で適切に調整することにより、結晶性に優れた良質な結晶セレン膜３０を形成することができるため、接合型固体撮像素子１００の素子特性を良好とすることができる。
The conditions of the heat treatment in the semi-crystallization step are preferably such that the upper limit of the heat treatment temperature is lower than the crystallization temperature of selenium. That is, the upper limit of the heat treatment temperature is preferably 60°C or higher and 140°C or lower, more preferably 100°C or higher and 125°C or lower, and even more preferably 120°C. By setting the upper limit of the heat treatment temperature to a temperature lower than the crystallization temperature of selenium, the bonding strength inside the film of the
半結晶化工程における昇温処理および加圧処理を同時に行う時間は、５秒以上５分以下であることが好ましく、５秒以上２分３０秒以下であることがより好ましく、５秒以上１分５０秒以下であることがさらに好ましい。半結晶化工程における昇温処理および加圧処理を同時に行う時間を、上述の範囲内で適切に調整することにより、結晶核の材料であるテルルがセレン膜中に拡散することを抑制することができる。
The time for which the temperature rise treatment and the pressure treatment in the semi-crystallization process are performed simultaneously is preferably 5 seconds to 5 minutes, more preferably 5 seconds to 2
半結晶化工程における加圧処理の条件は、加圧処理の圧力が、１．６ＭＰａ以上２４ＭＰａ以下であることが好ましく、１．６ＭＰａ以上９．６ＭＰａ以下であることがより好ましく、８．０ＭＰａ以上９．６ＭＰａ以下であることがさらに好ましい。 The conditions for the pressure treatment in the semi-crystallization process are preferably such that the pressure is 1.6 MPa or more and 24 MPa or less, more preferably 1.6 MPa or more and 9.6 MPa or less, and even more preferably 8.0 MPa or more and 9.6 MPa or less.
半結晶化工程が施される前の予備接合したセレン膜は、結晶化した部分と非晶質な状態を維持した部分とが混在する半結晶状態となっている。仮に、このような状態の予備接合したセレン膜に半結晶化工程を施さずに、予備接合工程の直後に本結晶化工程を施すと、予備接合したセレン膜は、セレンが結晶化する際の膜の動き（応力）に耐えられなくなり、接合界面付近から剥離してしまう。この現象の詳細は、例えば、特開２０１７－２０８３７６を参照できる。一方、予備接合したセレン膜に上述のような半結晶化工程を施し、その後に本結晶化工程を施すことで、接合界面付近からの剥離を抑制することができる。すなわち、結晶性に優れた良質な結晶セレン膜３０を形成することができる。
The pre-bonded selenium film before the semi-crystallization process is in a semi-crystalline state in which crystallized parts and parts that remain amorphous are mixed. If the pre-bonded selenium film in this state is not subjected to the semi-crystallization process and is subjected to the main crystallization process immediately after the pre-bonding process, the pre-bonded selenium film will not be able to withstand the film movement (stress) caused by the crystallization of selenium, and will peel off from the vicinity of the bonding interface. For details of this phenomenon, see, for example, JP 2017-208376 A. On the other hand, by subjecting the pre-bonded selenium film to the semi-crystallization process as described above and then subjecting it to the main crystallization process, peeling off from the vicinity of the bonding interface can be suppressed. In other words, a high-quality
〔本結晶化工程：ステップＳ１０７〕
次に、図５Ｇおよび図６に示すように、半結晶化させたセレン膜に、セレンの結晶化温度近傍の温度での熱処理を、所定時間施して、半結晶化させたセレン膜を本結晶化させて、結晶セレン膜３０を形成する。本結晶化工程後、結晶セレン膜３０は、結晶酸化ガリウム膜８０から剥離する。
[Main crystallization process: step S107]
5G and 6, the semi-crystallized selenium film is then subjected to a heat treatment at a temperature near the crystallization temperature of selenium for a predetermined time period to fully crystallize the semi-crystallized selenium film to form a
剥離についての詳細なメカニズムは明らかではないが、上述したように、信号読み出し回路基板１０は、周辺回路領域１２の上面が画素領域１１の上面に対して、高さＨ１だけ高くなるように形成され、また、評価用回路領域１３の上面が画素領域１１の上面に対して、高さＨ２だけ高くなるように形成されている。そして、第１アモルファスセレン膜３０Ａは、周辺回路領域１２の少なくとも一部を覆う領域付近の上面に凸部Ｄ１が形成され、評価用回路領域１３を覆う領域付近の上面に凸部Ｄ２が形成されている。ここで、第２アモルファスセレン膜３０Ｂが第１アモルファスセレン膜３０Ａの上面に形成された凸部Ｄ１および凸部Ｄ２と接するように、第１アモルファスセレン膜３０Ａと第２アモルファスセレン膜３０Ｂとを接合させた後、これらのアモルファスセレン膜を本結晶化させることで、結晶粒径が大きくなった結晶セレン膜３０の上面Ｓ１には、第１アモルファスセレン膜３０Ａの上面の凹凸に対応する凹凸が形成される。そして、結晶セレン膜３０の上面Ｓ１に形成された凹凸に、何らかの応力が発生することで、結晶セレン膜３０は、結晶酸化ガリウム膜８０から剥離すると推察される。
Although the detailed mechanism of peeling is not clear, as described above, the signal
本結晶化の具体例を説明する。まず、公知のホットプレートの加熱面を、あらかじめ１６０度に保温する。次に、透明基板６０が下面となるように、ホットプレートの加熱面上に素子を配置する。次に、１分間の熱処理を施す。１分間経過後、直ちにホットプレートの加熱面から、素子を取り出して冷却させることで、半結晶化させたセレン膜を本結晶化させる。なお、素子に熱処理を施す装置は、ホットプレートに限定されるものではなく、少なくとも瞬時に昇温可能な機能を備える装置であればよい。
A specific example of this crystallization will be described. First, the heating surface of a known hot plate is kept at 160 degrees in advance. Next, the element is placed on the heating surface of the hot plate so that the
本結晶化工程における熱処理の条件は、熱処理の温度が、１２０℃以上２１０℃以下であることが好ましく、１６０℃以上２００℃以下であることがより好ましく、１６０℃であることがさらに好ましい。 The conditions for the heat treatment in this crystallization process are that the heat treatment temperature is preferably 120°C or higher and 210°C or lower, more preferably 160°C or higher and 200°C or lower, and even more preferably 160°C.
本結晶化工程における熱処理の条件は、熱処理の時間が、２０秒以上３分以下であることが好ましく、４５秒以上２分以下であることがより好ましく、１分であることがさらに好ましい。 The conditions for the heat treatment in this crystallization process are that the heat treatment time is preferably from 20 seconds to 3 minutes, more preferably from 45 seconds to 2 minutes, and even more preferably 1 minute.
本結晶化工程において、半結晶化させたセレン膜に、加圧処理を施さずに、熱処理のみを施すことで、半結晶化させたセレン膜が結晶化する際の応力を分散させることができる。また、半結晶化させたセレン膜が結晶化する際には、圧力が低い程、接合型固体撮像素子１００における暗電流を低くすることができる。したがって、本結晶化工程において、半結晶化させたセレン膜に、加圧処理を施さずに、熱処理のみを施し、熱処理の温度、熱処理の時間を、上述の範囲内で適切に調整することにより、結晶性に優れた良質な結晶セレン膜３０を形成することができる。
In this crystallization process, by subjecting the semi-crystallized selenium film to only heat treatment without pressure treatment, the stress that occurs when the semi-crystallized selenium film crystallizes can be dispersed. Furthermore, when the semi-crystallized selenium film crystallizes, the lower the pressure, the lower the dark current in the junction-type solid-
〔酸化ガリウム膜４０形成工程：ステップＳ１０８〕
次に、図５Ｈに示すように、結晶セレン膜３０上に、例えば、スパッタリング法、パルスレーザー蒸着法、真空蒸着法などにより、例えば、膜厚２０ｎｍの酸化ガリウム膜４０を形成する。
[
Next, as shown in FIG. 5H, a
〔透明電極５０形成工程：ステップＳ１０９〕
次に、図５Ｉに示すように、酸化ガリウム膜４０上に、例えば、スパッタリング法、パルスレーザー蒸着法、真空蒸着法などにより、例えば、膜厚３０ｎｍのＩＴＯ膜からなる透明電極５０を形成し、本実施形態に係る接合型固体撮像素子１００が完成する。
[
Next, as shown in FIG. 5I, a
以上の任意工程を含む各工程を経ることにより、図５Ｉに示すように、本実施形態に係る接合型固体撮像素子１００を製造することができる。本実施形態に係る接合型固体撮像素子１００は、結晶セレン膜３０の上面に凹凸を発生させることが可能な形状を有する信号読み出し回路基板１０を備え、且つ、結晶性に優れた良質な結晶セレン膜３０を含む光電変換部２００を備える。これにより、結晶セレン膜３０を良質な膜としつつ、単結晶サファイア基板が存在しない接合型固体撮像素子１００を製造することができるため、高感度な接合型固体撮像素子１００を実現することができる。また、このように高感度な接合型固体撮像素子１００をカメラに適用することで、撮像特性を安定化させることができる。
By going through each step including the optional steps described above, the junction-type solid-
＜変形例＞
次に、図７を参照して、変形例に係る接合型固体撮像素子１００Ｃの構成の一例について説明する。
<Modification>
Next, an example of the configuration of a junction-type solid-state imaging device 100C according to a modified example will be described with reference to FIG.
変形例に係る接合型固体撮像素子１００Ｃが、本実施形態に係る接合型固体撮像素子１００と異なる点は、結晶セレン膜３０の間に、金電極１０１Ａ，１０１Ｂが設けられている点である。その他の構成は、本実施形態に係る接合型固体撮像素子１００と同じであるため、重複した説明を省略する。
The junction-type solid-state imaging element 100C of the modified example differs from the junction-type solid-
接合型固体撮像素子１００Ｃは、信号読み出し回路基板１０と、画素電極２０と、結晶セレン膜（第１結晶セレン膜）３０＿１と、金電極１０１Ａ，１０１Ｂと、結晶セレン膜（第２結晶セレン膜）３０＿２と、酸化ガリウム膜４０と、透明電極５０と、をこの順に備える。
The junction-type solid-state imaging device 100C includes, in this order, a signal
結晶セレン膜３０＿１は、信号読み出し回路基板１０上に設けられ、画素領域１１、周辺回路領域１２の少なくとも一部、および評価用回路領域１３を覆う。
The crystalline selenium film 30_1 is provided on the signal
金電極１０１Ａ，１０１Ｂは、結晶セレン膜３０＿１と結晶セレン膜３０＿２との間に設けられる。金電極１０１Ａ，１０１Ｂは、結晶セレン膜３０＿１と結晶セレン膜３０＿２との間の全領域に設けられていてもよいし、結晶セレン膜３０＿１と結晶セレン膜３０＿２との間の一部領域に設けられていてもよい。
The
結晶セレン膜３０＿２は、金電極１０１Ａ，１０１Ｂ上に設けられ、画素領域１１、周辺回路領域１２の少なくとも一部、および評価用回路領域１３と重畳する。
The crystalline selenium film 30_2 is provided on the
以下、変形例に係る接合型固体撮像素子１００Ｃの製造方法について、簡単に説明する。 The manufacturing method for the modified junction-type solid-state imaging device 100C is briefly described below.
まず、周辺回路領域１２の上面が画素領域１１の上面に対して高くなるように、また、評価用回路領域１３の上面が画素領域１１の上面に対して高くなるように、信号読み出し回路基板１０を形成する。
First, the signal
次に、信号読み出し回路基板１０上に、画素領域１１、周辺回路領域１２の少なくとも一部、および評価用回路領域１３を覆うように、第１アモルファスセレン膜を形成し、第１アモルファスセレン膜上に金電極１０１Ａを形成する。
Next, a first amorphous selenium film is formed on the signal
次に、透明電極が形成された透明基板上に、結晶酸化ガリウム膜を形成し、結晶酸化ガリウム膜上に、第２アモルファスセレン膜を形成し、第２アモルファスセレン膜上に金電極１０１Ｂを形成する。
Next, a crystalline gallium oxide film is formed on the transparent substrate on which the transparent electrode has been formed, a second amorphous selenium film is formed on the crystalline gallium oxide film, and a
次に、第２アモルファスセレン膜が、第１アモルファスセレン膜の上面に形成された凸部と重畳するように、第１アモルファスセレン膜と第２アモルファスセレン膜との位置合わせを行い、金電極１０１Ａと金電極１０１Ｂとを接合する。第１アモルファスセレン膜および第２アモルファスセレン膜が結晶化することで、結晶セレン膜３０＿１および結晶セレン膜３０＿２が形成されて、結晶セレン膜３０＿２の上面には凹凸が発生する。そして、この凹凸に起因して、結晶セレン膜３０＿２は、上面が剥離し易い構造となり、結晶酸化ガリウム膜から剥離する。
Next, the first amorphous selenium film and the second amorphous selenium film are aligned so that the second amorphous selenium film overlaps the convex portion formed on the upper surface of the first amorphous selenium film, and the
次に、結晶セレン膜３０＿２が結晶酸化ガリウム膜から剥離した後、結晶セレン膜３０＿２上に酸化ガリウム膜４０を形成し、酸化ガリウム膜４０上に透明電極５０を形成し、変形例に係る接合型固体撮像素子１００Ｃが完成する。
Next, after the crystalline selenium film 30_2 is peeled off from the crystalline gallium oxide film, a
変形例に係る接合型固体撮像素子１００Ｃは、結晶セレン膜３０＿２の上面に凹凸を発生させることが可能な形状を有する信号読み出し回路基板１０を備え、且つ、結晶性に優れた良質な結晶セレン膜３０＿１および結晶セレン膜３０＿２を含む光電変換部を備える。これにより、結晶セレン膜３０＿１および結晶セレン膜３０＿２を良質な膜としつつ、単結晶サファイア基板が存在しない接合型固体撮像素子１００Ｃを製造することができるため、高感度な接合型固体撮像素子１００Ｃを実現することができる。また、このように高感度な接合型固体撮像素子１００Ｃをカメラに適用することで、撮像特性を安定化させることができる。また、セレン膜によるアバランシェ増倍現象を利用すれば、高感度かつ高画質な撮像特性を得ることが実現する。
The junction-type solid-state imaging device 100C according to the modified example includes a signal
＜実施例＞
以下、図８Ａ乃至図１１を参照して、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
<Example>
Hereinafter, the present invention will be described in more detail with reference to examples with reference to FIGS. 8A to 11, but the present invention is not limited to the following examples.
〔試料の作製〕
以下に示す方法により、評価試料として、実施例に係る試料１および比較例に係る試料２を作製した。
[Sample Preparation]
As evaluation samples, Sample 1 according to the embodiment and
《試料１》
まず、図８Ａに示すように、周辺回路領域１２Ｘが画素領域１１Ｘに対して、５０ｎｍだけ高くなるように、また、評価用回路領域１３Ｘが画素領域１１Ｘに対して、５０ｎｍだけ高くなるように、信号読み出し回路基板１０Ｘを形成した。次に、画素電極２０Ｘを含む信号読み出し回路基板１０Ｘ上に、真空蒸着法により膜厚１５０ｎｍの第１アモルファスセレン膜３０ＡＸを形成した。
<Sample 1>
8A, a signal
次に、２５ｍｍ×３５ｍｍで、厚さ１．１ｍｍの単結晶サファイア基板６０Ｘ上に、スパッタリング法（酸素ガス分圧：７．６×１０－３Ｐａ，アルゴンガス分圧：６．０×１０－１Ｐａ）により膜厚１０ｎｍのＩＴＯ膜を形成した。次に、ＩＴＯ膜上に、スパッタリング法（酸素ガス分圧：７．６×１０－３Ｐａ，アルゴンガス分圧：６．０×１０－１Ｐａ）により膜厚２０ｎｍの酸化ガリウム膜を形成した。次に、当該酸化ガリウム膜を含めた単結晶サファイア基板６０Ｘごと、酸素雰囲気中で８００度、６０分の熱処理を施して、当該酸化ガリウム膜およびＩＴＯ膜を結晶化させて、結晶酸化ガリウム膜８０Ｘおよび透明電極７０Ｘを形成した。次に、結晶酸化ガリウム膜８０Ｘ上に、真空蒸着法により膜厚１５０ｎｍの第２アモルファスセレン膜３０ＢＸを形成した。この際、第２アモルファスセレン膜３０ＢＸの横幅が、第１アモルファスセレン膜３０ＡＸの横幅と等しくなるように、第２アモルファスセレン膜３０ＢＸを形成した。
Next, a 10 nm thick ITO film was formed on a 25 mm x 35 mm, 1.1 mm thick single
次に、予備接合工程を素子に施し、第２アモルファスセレン膜３０ＢＸが、第１アモルファスセレン膜３０ＡＸの上面に形成された凸部と接するように、第１アモルファスセレン膜３０ＡＸと第２アモルファスセレン膜３０ＢＸとを接合した。 Next, a preliminary bonding process was performed on the element, and the first amorphous selenium film 30AX and the second amorphous selenium film 30BX were bonded together so that the second amorphous selenium film 30BX was in contact with the convex portion formed on the upper surface of the first amorphous selenium film 30AX.
次に、半結晶化工程および本結晶化工程を素子に施し、結晶セレン膜３０Ｘを形成した。結晶セレン膜３０Ｘは、第１アモルファスセレン膜３０ＡＸであった部分の横幅と第２アモルファスセレン膜３０ＢＸであった部分の横幅とが略等しい形状となった。本結晶化工程後、結晶セレン膜３０Ｘは、単結晶サファイア基板６０Ｘ上に形成された結晶酸化ガリウム膜８０Ｘから剥離した。結晶セレン膜３０Ｘの上面Ｓ１Ｘは、結晶酸化ガリウム膜８０Ｘとは接合していない状態となり、試料１を得た。
Next, the element was subjected to a semi-crystallization process and a main crystallization process to form a
《試料２》
まず、図８Ｂに示すように、周辺回路領域１２Ｙが画素領域１１Ｙに対して、５０ｎｍだけ高くなるように、また、評価用回路領域１３Ｙが画素領域１１Ｙに対して、５０ｎｍだけ高くなるように、信号読み出し回路基板１０Ｙを形成した。次に、画素電極２０Ｙを含む信号読み出し回路基板１０Ｙ上に、真空蒸着法により膜厚１５０ｎｍの第１アモルファスセレン膜３０ＡＹを形成した。
<
8B, the signal
次に、２７ｍｍ×１８ｍｍで、厚さ１．１ｍｍの単結晶サファイア基板６０Ｙ上に、スパッタリング法（酸素ガス分圧：７．６×１０－３Ｐａ，アルゴンガス分圧：６．０×１０－１Ｐａ）により膜厚１０ｎｍのＩＴＯ膜を形成した。次に、ＩＴＯ膜上に、スパッタリング法（酸素ガス分圧：７．６×１０－３Ｐａ，アルゴンガス分圧：６．０×１０－１Ｐａ）により膜厚２０ｎｍの酸化ガリウム膜を形成した。次に、当該酸化ガリウム膜を含めた単結晶サファイア基板６０Ｙごと、酸素雰囲気中で８００度、６０分の熱処理を施して、当該酸化ガリウム膜およびＩＴＯ膜を結晶化させて、結晶酸化ガリウム膜８０Ｙおよび透明電極７０Ｙを形成した。次に、結晶酸化ガリウム膜８０Ｙ上に、真空蒸着法により膜厚１５０ｎｍの第２アモルファスセレン膜３０ＢＹを形成した。この際、第２アモルファスセレン膜３０ＢＹの横幅が、第１アモルファスセレン膜３０ＡＹの横幅より短くなるように、第２アモルファスセレン膜３０ＢＹを形成した。
Next, a 10 nm thick ITO film was formed on a single
次に、予備接合工程を素子に施し、第２アモルファスセレン膜３０ＢＹが、第１アモルファスセレン膜３０ＡＹの上面に形成された凸部と接しないように、すなわち、第１アモルファスセレン膜３０ＡＹの上面に形成された凹部と接するように、第１アモルファスセレン膜３０ＡＹと第２アモルファスセレン膜３０ＢＹとを接合した。 Next, a preliminary bonding process was performed on the element, and the first amorphous selenium film 30AY and the second amorphous selenium film 30BY were bonded together so that the second amorphous selenium film 30BY did not come into contact with the convex portion formed on the upper surface of the first amorphous selenium film 30AY, i.e., so that the second amorphous selenium film 30BY came into contact with the concave portion formed on the upper surface of the first amorphous selenium film 30AY.
次に、半結晶化工程および本結晶化工程を素子に施し、結晶セレン膜３０Ｙを形成した。結晶セレン膜３０Ｙは、第２アモルファスセレン膜３０ＢＹであった部分の横幅が第１アモルファスセレン膜３０ＡＹであった部分の横幅より短い形状となった。本結晶化工程後、結晶セレン膜３０Ｙは、単結晶サファイア基板６０Ｙ上に形成された結晶酸化ガリウム膜８０Ｙから剥離しなかった。結晶セレン膜３０Ｙの上面Ｓ１Ｙは、結晶酸化ガリウム膜８０Ｙと接合している状態を維持しており、試料２を得た。
Next, the element was subjected to a semi-crystallization process and a main crystallization process to form a
〔実験例１〕
試料１における信号読み出し回路基板１０Ｘおよび試料２における信号読み出し回路基板１０Ｙの上面の高低差を測定した。測定には、段差計（ブルカー・エイエックスエス製、接触式段差計 Dektak XTL）を用いた。
[Experimental Example 1]
The height difference of the upper surface of the signal
図９に示すように、周辺回路領域１２Ｘ，１２Ｙの上面は、画素領域１１Ｘ，１１Ｙの上面に対して、５０ｎｍ程度、高くなっていた。また、評価用回路領域１３Ｘ，１３Ｙの上面は、画素領域１１Ｘ，１１Ｙの上面に対して、５０ｎｍ程度、高くなっていた。
As shown in FIG. 9, the upper surfaces of the
〔実験例２〕
試料１および試料２を用いて、本結晶化工程後の様子を撮影した。撮影には、デジタルカメラを用いて記録した。
[Experimental Example 2]
The state after the crystallization process was photographed using Sample 1 and
図１０に示すように、結晶セレン膜３０Ｘは、単結晶サファイア基板６０Ｘ上に形成された結晶酸化ガリウム膜８０Ｘから、綺麗に剥離できていた。これは、第２アモルファスセレン膜３０ＢＸが第１アモルファスセレン膜３０ＡＸの上面に形成された凸部と接するように、第１アモルファスセレン膜３０ＡＸと第２アモルファスセレン膜３０ＢＸとを接合した後、第１アモルファスセレン膜３０ＡＸおよび第２アモルファスセレン膜３０ＢＸを結晶化させたことで、結晶セレン膜３０Ｘの上面Ｓ１Ｘに凹凸を発生させることができたためであると考えられる。この凹凸に起因して、結晶セレン膜３０Ｘは、上面Ｓ１Ｘが剥離し易い構造となったと考えられる。
As shown in Fig. 10, the
一方で、図１１に示すように、結晶セレン膜３０Ｙは、単結晶サファイア基板６０Ｙ上に形成された結晶酸化ガリウム膜８０Ｙと接合していた。これは、第２アモルファスセレン膜３０ＢＹが第１アモルファスセレン膜３０ＡＹの上面に形成された凸部と接しないように、第１アモルファスセレン膜３０ＡＹと第２アモルファスセレン膜３０ＢＹとを接合した後、第１アモルファスセレン膜３０ＡＹおよび第２アモルファスセレン膜３０ＢＹを結晶化させたことで、結晶セレン膜３０Ｙの上面Ｓ１Ｙに凹凸を発生させることができなかったためであると考えられる。結晶セレン膜３０Ｙの上面Ｓ１Ｙに凹凸が略無いため、結晶セレン膜３０Ｙは、上面Ｓ１Ｙが剥離し難い構造となったと考えられる。
On the other hand, as shown in Fig. 11, the
〔評価〕
実験例１および実験例２から、接合型固体撮像素子１００が、結晶セレン膜３０の上面に凹凸を発生させることが可能な形状を有する信号読み出し回路基板１０を備えることで、結晶セレン膜３０を、剥離し易い構造とすることができ、単結晶サファイア基板が存在しない接合型固体撮像素子１００を製造可能であることが示唆される。
〔evaluation〕
Experimental Examples 1 and 2 suggest that by providing a junction-type solid-
上述の実施形態は代表的な例として説明したが、本発明の趣旨および範囲内で、多くの変更および置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態のフローチャートに記載の各工程の順序は、上記に限定されず適宜変更可能である。また、複数の工程を１つに組み合わせたり、あるいは１つの工程を分割したりすることが可能である。 The above-mentioned embodiment has been described as a representative example, but it will be apparent to those skilled in the art that many modifications and substitutions can be made within the spirit and scope of the present invention. Therefore, the present invention should not be interpreted as being limited by the above-mentioned embodiment, and various modifications and changes are possible without departing from the scope of the claims. For example, the order of each step described in the flowchart of the embodiment is not limited to the above and can be changed as appropriate. In addition, it is possible to combine multiple steps into one, or to divide one step.
１０ 信号読み出し回路基板
１０Ａ 信号読み出し回路基板
１０Ｂ 信号読み出し回路基板
１０Ｘ 信号読み出し回路基板
１０Ｙ 信号読み出し回路基板
１１ 画素領域
１２ 周辺回路領域
１３ 評価用回路領域
２０ 画素電極
２０Ｘ 画素電極
２０Ｙ 画素電極
２１ 絶縁膜
３０ 結晶セレン膜
３０Ｘ 結晶セレン膜
３０Ｙ 結晶セレン膜
３０Ａ 第１アモルファスセレン膜
３０ＡＸ 第１アモルファスセレン膜
３０ＡＹ 第１アモルファスセレン膜
３０Ｂ 第２アモルファスセレン膜
３０ＢＸ 第２アモルファスセレン膜
３０ＢＹ 第２アモルファスセレン膜
４０ 酸化ガリウム膜
５０ 透明電極
６０ 透明基板
６０Ｘ 透明基板
６０Ｙ 透明基板
７０ 透明電極
７０Ｘ 透明電極
７０Ｙ 透明電極
８０ 結晶酸化ガリウム膜
８０Ｘ 結晶酸化ガリウム膜
８０Ｙ 結晶酸化ガリウム膜
１００ 接合型固体撮像素子
１００Ａ 接合型固体撮像素子
１００Ｂ 接合型固体撮像素子
１００Ｃ 接合型固体撮像素子
１００Ｘ 接合型固体撮像素子
１００Ｙ 接合型固体撮像素子
２００ 光電変換部
REFERENCE SIGNS
Claims (6)
前記画素領域に含まれる画素電極と、
前記信号読み出し回路基板上に設けられ、前記画素領域、前記周辺回路領域の少なくとも一部、および前記評価用回路領域を覆う結晶セレン膜と、
前記結晶セレン膜上に設けられる酸化ガリウム膜と、
前記酸化ガリウム膜上に設けられる透明電極と、
を備えることを特徴とする接合型固体撮像素子。 a signal readout circuit substrate provided so that a peripheral circuit region and an evaluation circuit region are higher than a pixel region;
A pixel electrode included in the pixel region;
a crystalline selenium film provided on the signal readout circuit substrate, the crystalline selenium film covering the pixel region, at least a part of the peripheral circuit region, and the evaluation circuit region;
a gallium oxide film provided on the crystalline selenium film;
A transparent electrode provided on the gallium oxide film;
A junction-type solid-state imaging device comprising:
前記画素領域に含まれる画素電極と、
前記信号読み出し回路基板上に設けられ、前記画素領域および前記評価用回路領域を覆う結晶セレン膜と、
前記結晶セレン膜上に設けられる酸化ガリウム膜と、
前記酸化ガリウム膜上に設けられる透明電極と、
を備えることを特徴とする接合型固体撮像素子。 a signal readout circuit substrate provided so that an evaluation circuit region is higher than a pixel region;
A pixel electrode included in the pixel region;
a crystalline selenium film provided on the signal readout circuit substrate and covering the pixel region and the evaluation circuit region;
a gallium oxide film provided on the crystalline selenium film;
A transparent electrode provided on the gallium oxide film;
A junction-type solid-state imaging device comprising:
前記画素領域に含まれる画素電極と、
前記信号読み出し回路基板上に設けられ、前記画素領域、前記周辺回路領域の少なくとも一部、および前記評価用回路領域を覆う第１結晶セレン膜と、
前記第１結晶セレン膜上に設けられる金電極と、
前記金電極上に設けられ、前記画素領域、前記周辺回路領域の少なくとも一部、および前記評価用回路領域と重畳する第２結晶セレン膜と、
前記第２結晶セレン膜上に設けられる酸化ガリウム膜と、
前記酸化ガリウム膜上に設けられる透明電極と、
を備えることを特徴とする接合型固体撮像素子。 a signal readout circuit substrate provided so that a peripheral circuit region and an evaluation circuit region are higher than a pixel region;
A pixel electrode included in the pixel region;
a first crystalline selenium film provided on the signal readout circuit substrate and covering the pixel region, at least a part of the peripheral circuit region, and the evaluation circuit region;
a gold electrode provided on the first crystalline selenium film;
a second crystalline selenium film provided on the gold electrode and overlapping the pixel region, at least a portion of the peripheral circuit region, and the evaluation circuit region;
a gallium oxide film provided on the second crystalline selenium film;
A transparent electrode provided on the gallium oxide film;
A junction-type solid-state imaging device comprising:
前記画素領域の上面に対して、５ｎｍ以上１０００ｎｍ以下の高さを有する、
ことを特徴とする請求項１～３の何れか一項に記載の接合型固体撮像素子。 The upper surface of the evaluation circuit area is
The height of the pixel region is 5 nm or more and 1000 nm or less.
4. The junction-type solid-state imaging device according to claim 1 , wherein the first and second electrodes are arranged in a first direction and a second direction .
前記画素領域、前記周辺回路領域の少なくとも一部、および前記評価用回路領域を覆うように第１アモルファスセレン膜を形成する工程と、
透明基板上に結晶酸化ガリウム膜を形成する工程と、
前記結晶酸化ガリウム膜上に第２アモルファスセレン膜を形成する工程と、
前記第２アモルファスセレン膜が、前記第１アモルファスセレン膜の上面に形成された凸部と接するように、前記第１アモルファスセレン膜と前記第２アモルファスセレン膜とを接合する工程と、
前記第１アモルファスセレン膜および前記第２アモルファスセレン膜を結晶化させて、結晶セレン膜を形成する工程と、
前記結晶セレン膜が前記結晶酸化ガリウム膜から剥離した後、前記結晶セレン膜上に酸化ガリウム膜を形成する工程と、
を含むことを特徴とする接合型固体撮像素子の製造方法。 forming a signal readout circuit substrate so that a peripheral circuit region and an evaluation circuit region are higher than a pixel region;
forming a first amorphous selenium film so as to cover the pixel region, at least a portion of the peripheral circuit region, and the evaluation circuit region;
forming a crystalline gallium oxide film on a transparent substrate;
forming a second amorphous selenium film on the crystalline gallium oxide film;
bonding the first amorphous selenium film and the second amorphous selenium film such that the second amorphous selenium film is in contact with a convex portion formed on an upper surface of the first amorphous selenium film;
crystallizing the first amorphous selenium film and the second amorphous selenium film to form a crystalline selenium film;
forming a gallium oxide film on the crystalline selenium film after the crystalline selenium film is peeled off from the crystalline gallium oxide film;
4. A method for manufacturing a junction type solid-state imaging device comprising:
８００度の熱処理を施して、酸化ガリウム膜を結晶化させる工程を含む、
ことを特徴とする請求項５に記載の接合型固体撮像素子の製造方法。 The step of forming a crystalline gallium oxide film on the transparent substrate includes:
A step of crystallizing the gallium oxide film by performing a heat treatment at 800 degrees is included.
6. The method for manufacturing a junction-type solid-state imaging device according to claim 5 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021095375A JP7684840B2 (en) | 2021-06-07 | 2021-06-07 | Junction type solid-state imaging device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021095375A JP7684840B2 (en) | 2021-06-07 | 2021-06-07 | Junction type solid-state imaging device and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022187372A JP2022187372A (en) | 2022-12-19 |
| JP7684840B2 true JP7684840B2 (en) | 2025-05-28 |
Family
ID=84525614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021095375A Active JP7684840B2 (en) | 2021-06-07 | 2021-06-07 | Junction type solid-state imaging device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7684840B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306155A (en) | 2007-06-08 | 2008-12-18 | Dongbu Hitek Co Ltd | Image sensor and manufacturing method thereof |
| JP2017010999A (en) | 2015-06-17 | 2017-01-12 | 日本放送協会 | Solid-state image pickup element and manufacturing method for the same |
| WO2018185587A1 (en) | 2017-04-03 | 2018-10-11 | 株式会社半導体エネルギー研究所 | Imaging device and electronic apparatus |
| JP2021082784A (en) | 2019-11-22 | 2021-05-27 | 日本放送協会 | Solid state imaging device and imaging apparatus |
-
2021
- 2021-06-07 JP JP2021095375A patent/JP7684840B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306155A (en) | 2007-06-08 | 2008-12-18 | Dongbu Hitek Co Ltd | Image sensor and manufacturing method thereof |
| JP2017010999A (en) | 2015-06-17 | 2017-01-12 | 日本放送協会 | Solid-state image pickup element and manufacturing method for the same |
| WO2018185587A1 (en) | 2017-04-03 | 2018-10-11 | 株式会社半導体エネルギー研究所 | Imaging device and electronic apparatus |
| JP2021082784A (en) | 2019-11-22 | 2021-05-27 | 日本放送協会 | Solid state imaging device and imaging apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2022187372A (en) | 2022-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110205412A1 (en) | Solid state image sensor for color image pick up | |
| JP5356872B2 (en) | Manufacturing method of individual imaging device | |
| CN101584046A (en) | Image sensor using thin-film SOI | |
| US9130080B2 (en) | Encapsulation of backside illumination photosensitive device | |
| CN1224244A (en) | Two-dimensional image detector and process for manufacturing the same | |
| EP3894813B1 (en) | Process for producing an infrared detector and associated infrared detector | |
| JP6799386B2 (en) | Solid-state image sensor and its manufacturing method | |
| US20110187912A1 (en) | Solid state imaging device and method for manufacturing the same | |
| JP6575997B2 (en) | Photoelectric conversion element, method for manufacturing photoelectric conversion element, solid-state imaging element | |
| JP7684840B2 (en) | Junction type solid-state imaging device and its manufacturing method | |
| JP2012204690A (en) | Method of manufacturing semiconductor device | |
| JP2006186118A (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus | |
| JP2023039813A (en) | Junction type solid state image sensor, lamination type solid state image sensor, and manufacturing method of them | |
| JP7598225B2 (en) | Joining jig and joining method | |
| JP6820163B2 (en) | Photoelectric conversion element, manufacturing method of photoelectric conversion element and solid-state image sensor | |
| JP7457508B2 (en) | Solid-state image sensor and its manufacturing method | |
| JP2022060961A (en) | Photoelectric conversion film-bonded solid-state image sensor and manufacturing method thereof | |
| JPH03270177A (en) | Semiconductor photodetection device and its manufacture | |
| JP7838981B2 (en) | Jig, method for manufacturing a stacked solid-state image sensor, and method for manufacturing a bonded solid-state image sensor | |
| JP2023069531A (en) | Solid-state imaging device manufacturing method and solid-state imaging device | |
| JP6890004B2 (en) | Solid-state image sensor and its manufacturing method | |
| JP2021197518A (en) | Solid state imaging element and manufacturing method thereof | |
| JP2023131606A (en) | Transparent substrate | |
| WO2006131427A2 (en) | Image sensor provided with a thinned semiconductor substrate with backside metallisation | |
| JP2022162788A (en) | Solid-state imaging device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20241219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7684840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |