JP7686773B2 - 全光メモリバッファ付き光スイッチ - Google Patents

Description

発明の詳細な説明

（関連出願の相互参照）
本出願は２０２１年３月２８日に出願された米国仮特許出願第６３／１６７，０８２号の優先権を主張し、その全体が参照により本明細書に組み込まれる。

（技術分野）
本明細書に開示される様々なシステムの実施形態は一般に、光スイッチに関し、より具体的には、全光メモリバッファを有する光スイッチに関する。

（背景）
データセンタは、光通信を利用し、より具体的には、通信装置間で光信号を経路案内するための光パケットスイッチを利用する。高負荷の期間中、光パケットは、破棄され得るか、または、競合もしくは衝突の結果として失われ得る。パケット損失を防止するために、いくつかの光スイッチはバッファを含み得る。

例えば、図１に示すように、Ｎ×Ｎ光パケットスイッチ１１０は、Ｎ個の入力ポート１１２－１．．．１１２－Ｎと、Ｎ個の出力ポート１１４－１．．．１１４Ｎとを含む。入力データ信号１０２は光データパケットを入力ポート１１２に供給することができ、これらの光データパケットは、出力ポート１１４のうちの１つに経路案内されて、出力データ信号１０４－１．．．１０４－Ｎとして出力され得る。光スイッチ１１０はＮ個の入力ポート１１２およびＮ個の出力ポート１１４を含むが、入力ポート１１２および出力ポート１１４のすべてが他の通信装置に接続されるわけではないことを理解されたい。スイッチ１１０は、典型的にはスイッチ１１０内のデータパケットを指示するためのスケジューラ１１５を含む。スイッチ１１０はまた、入力ポート１１２と出力ポート１１４との間のパケットの波長変換を提供し得る。

パケットは、競合によるパケットの廃棄またはパケット損失を防止するために、パケットのスループットを遅くするために、スケジューラ１１５によってバッファ１１６に向けられ得る。バッファ１１６は、１つまたは複数のファイバ遅延線（ＦＤＬ）１１８－１．．．１１８－Ｎを含み得る。ＦＤＬ１１８は、典型的には１キロメートル以上の長さを有することができる光ファイバケーブルのコイルの形態をとることができる。ＦＤＬ１１８を通るパケットの移動時間は、パケットの所望の遅延／バッファリングを導入する。図示のように、ＦＤＬ１１８－１、１１８－２、および１１８－３は、パケットをさらに遅延させるために、パケットがより長いＦＤＬ１１８を通って方向付けられ得るように、徐々に長くなる。いくつかの実装形態では、パケットがＦＤＬ１１８を通して数回循環され得る。追加または代替として、バッファ１１６は、電気光学（ＥＯ）バッファ１２０を含み得る。ＥＯバッファ１２０は光パケットを電気データパケットに変換し、電気メモリを使用してバッファリングすることができる。バッファ期間が完了すると、電気データパケットは、出力ポート１１４に経路案内するために光パケットに変換される。

これらの既知のバッファシステムは、いくつかの制限を受ける可能性がある。ＦＤＬは、ＦＤＬの複数の循環が使用されるときに増加される分散および信号損失を導入し得る。信号損失を克服するための増幅器の使用は、ノイズの増加をもたらし得る。さらに、ＦＤＬは、ＦＤＬを通って移動するのにかかる時間だけパケットを「保持」することができる固定長を有し、複数の所望のバッファ期間を満たすために複数のＦＤＬまたはＦＤＬを通る複数の循環を必要とする。電気光学バッファは、電力消費を増加させ、遅延を導入し得る。さらに、これらのデバイスは複雑であり、コンポーネントの故障の可能性が高くなる。

したがって、著しい損失、分散、およびノイズを導入することのないバッファ機構を特徴とする光スイッチシステムを提供することが望ましい。

（サマリー）
本明細書で開示される実施形態は、全光パケットバッファリングを用いて高データレート光パケットスイッチを可能にするシステム、装置、および方法に関する。本明細書に開示される全光バッファは、スパインリーフ、トーラス、クロスネットワークなどを含むデータセンタアーキテクチャなどの高性能コンピューティングに使用される光スイッチにおけるバッファリングおよびフロー制御を大幅に改善することができる。本明細書で開示する全光バッファは、パケットスループットおよび経路案内の柔軟性を改善し、遅延時間を低減し、電力消費を低減し得る。

全光パケットスイッチバッファを提供するために、本明細書に記載のシステムは、光論理ＡＮＤゲートとして作用する全光不平衡マッハツェンダ干渉計（ＭＺＩ）、ファイバ遅延線、損失補償のためのＳＯＡ、および光分散補償の組合せを使用することができる。以下でさらに説明するように、この構成はバッファを介してバッファされたパケットの複数回の循環を可能にし、各循環におけるパケットの再整形および再生を伴う。したがって、本明細書に開示される全光バッファは、損失および分散の問題を克服しながら、ならびに電気光学バッファの使用を回避しながら、拡張パケットバッファリングを可能にすることによって、パケットの廃棄、パケット損失、および競合を防止するための現在のバッファ解決策の制限を克服し得る。

バッファはまた、追加の波長変換構成要素がスイッチにおいて必要とされなくてもよいように、波長変換を提供することが有益である。さらに、分散管理は、ＦＤＬによって導入される分散を補償するために、バッファ内で光学的に取り扱われてもよい。光学分散管理の使用は、解決策の計算の複雑さを低減することができる。いくつかの実施形態では、本明細書で説明するバッファが、単一のＦＤＬを介して複数のパケットを同時にバッファリングするために統合ＷＤＭを利用することができる。いくつかの実施形態では、全光パケットスイッチが、電力およびサイズ要件をさらに低減するために、共有半導体基板上の集積回路（ＩＣ）を使用して提供され得る。

いくつかの開示された実施形態と一致して、光スイッチは、スケジューラと、クロック信号を生成するためのクロック発生器、ＦＤＬ長さを有する光不平衡マッハツェンダ干渉計（ＭＺＩ）、及びファイバ遅延線（ＦＤＬ）を含む光パケットをバッファするためのバッファとを含み、光パケットは光パケット信号を有し、スケジューラは、光パケット信号をバッファに挿入し、回路を介して光パケットの循環回数を決定するように構成され、
ＭＺＩは、光パケット信号に基づいてクロック信号を変調し、回路を介して光パケットを循環させた後、再整形された光パケットを生成し、ＦＤＬはＦＤＬ長さに比例する光パケットの遅延を導入する。

いくつかの実施形態では、回路は、ＦＤＬに導入される損失値を補償するための回路半導体光増幅器（ＳＯＡ）をさらに含む。いくつかの実施形態では、回路は、ＦＤＬに導入される分散を補償するための光分散管理（ＤＭ）モジュールをさらに含む。

いくつかの実施形態では、クロック発生器が、同調可能レーザと、クロック信号に基づいて同調可能レーザのレーザ出力を変調するように構成された電気光学（ＥＯ）変調器とを含む。いくつかの実施形態では、スイッチが、複数のバッファ間でＦＤＬを共有するためのＷＤＭマルチプレクサおよびＷＤＭデマルチプレクサをさらに含む。

いくつかの実施形態では、ＦＤＬが、シングルコア光ファイバケーブルまたはマルチコア光ファイバケーブルのうちの１つである。いくつかの実施形態では、再整形された光パケットが、波長変換された光パケットである。いくつかの実施形態では、ＭＺＩが一対のＭＺＩ ＳＯＡを含む。いくつかの実施形態では、ＭＺＩ ＳＯＡは量子ドットＳＯＡである。

いくつかの実施形態では、バッファが一対のＭＺＩ ＳＯＡを通して光パケットを方向付けるための光パケットスプリッタをさらに含み、光パケットスプリッタは一対のＭＺＩ ＳＯＡの間で信号強度を不均等に分割する。いくつかの実施形態では、クロックおよび光パケットが、クロック信号および光パケット信号のクロスゲイン変調（ＸＧＭ）およびクロス相変調（ＸＰＭ）を引き起こすために、一対のＭＺＩ ＳＯＡの各々に逆伝搬方向に供給される。

いくつかの実施形態では、スイッチがバッファの出口に出口ＳＯＡをさらに含み、スケジューラは、出口ＳＯＡをアクティブ化して、バッファから光パケットを解放するようにさらに構成される。いくつかの実施形態では、クロック発生器が同調可能レーザを含み、スケジューラは、光パケットの解放後に出口ＳＯＡおよび同調可能レーザをパワーダウンし、それによってバッファを空にするようにさらに構成される。いくつかの実施形態では、スケジューラが、時間期間ｎＴと一致するように出口ＳＯＡのアクティブ化を計時するようにさらに構成され、ｎは整数であり、Ｔはバッファを通る光パケット循環時間であり、その結果、光パケットは出口ＳＯＡを通して、バッファリングされた光パケットの始まりから終わりまで解放され、出口ＳＯＡを通る部分的な光パケットの解放が防止される。

いくつかの実施形態では、解放された光パケットが波長変換された光パケットである。

いくつかの開示される実施形態と一致して、光パケット信号を有する光パケットの光バッファリングのための方法は、スケジューラとバッファとを含む光スイッチを提供する工程であって、バッファが、クロック信号を生成するためのクロック発生器と、光不平衡マッハツェンダ干渉計（ＭＺＩ）と、ＦＤＬ長さを有するファイバ遅延線（ＦＤＬ）とを含み、回路内に配置されて、光スイッチを提供する工程と、スケジューラを構成して、光パケットをバッファ内に挿入し、回路を通る光パケットの循環の数を決定する工程と、ＭＺＩを使用して、光パケット信号に基づいてクロック信号を変調して、回路を通る光パケットの各循環後に再整形光パケットを作成する工程と、ＦＤＬを使用して、ＦＤＬ長さに比例する光パケットの遅延を導入する工程とを包含する。

いくつかの実施形態では、回路が、ＦＤＬに導入される損失を補償するための回路半導体光増幅器（ＳＯＡ）をさらに含む。いくつかの実施形態では、回路が、ＦＤＬに導入される分散を補償するための光分散管理（ＤＭ）モジュールをさらに含む。いくつかの実施形態では、クロック発生器が、波長可変レーザと、クロック信号に基づいて波長可変レーザのレーザ出力を変調するように構成された電気光学（ＥＯ）変調器とを含む。

いくつかの実施形態では、方法が、複数のバッファ間でＦＤＬを共有するためのＷＤＭマルチプレクサおよびＷＤＭデマルチプレクサを提供する工程をさらに含む。いくつかの実施形態では、ＦＤＬがシングルコア光ファイバケーブルまたはマルチコア光ファイバケーブルのうちの１つである。いくつかの実施形態では、再整形された光パケットが波長変換された光パケットである。

いくつかの実施形態では、ＭＺＩが一対のＭＺＩ ＳＯＡを含む。いくつかの実施形態では、ＭＺＩ ＳＯＡは量子ドットＳＯＡである。いくつかの実施形態では、バッファが、一対のＭＺＩ ＳＯＡを通して光パケットを方向付けるための光パケットスプリッタをさらに含み、光パケットスプリッタは一対のＭＺＩ ＳＯＡの間で信号強度を不均等に分割する。

いくつかの実施形態では、クロックおよび光パケットが、クロック信号および光パケット信号のクロスゲイン変調（ＸＧＭ）およびクロス相変調（ＸＰＭ）を引き起こすために、一対のＭＺＩ ＳＯＡの各々に逆伝搬方向に供給される。いくつかの実施形態では、光スイッチがバッファの出口に出口ＳＯＡを含み、スケジューラは、出口ＳＯＡをアクティブ化して、光パケットをバッファから解放するようにさらに構成される。いくつかの実施形態では、クロック発生器が同調可能レーザを含み、スケジューラは、光パケットの解放後に出口ＳＯＡおよび同調可能レーザをパワーダウンし、それによってバッファを空にするようにさらに構成される。

いくつかの実施形態では、スケジューラは、出口ＳＯＡのアクティブ化が時間期間ｎＴと一致するように、出口ＳＯＡのアクティブ化を計時するようにさらに構成され、ｎは整数であり、Ｔはバッファを通る光パケット循環時間であり、その結果、光パケットは出口ＳＯＡを通して、光パケットの始まりから終わりまで解放され、出口ＳＯＡを通る部分的な光パケットの解放が防止される。いくつかの実施形態では、解放された光パケットが波長変換された光パケットである。

この概要は、以下の詳細な説明においてさらに説明される概念の選択を簡略化された形態で紹介するために提供される。この概要は、特許請求される主題の主要な特徴または本質的な特徴を特定することを意図するものではなく、特許請求される主題の範囲を限定するために使用されることも意図するものでもない。

（図面の簡単な説明）
本明細書に開示される態様、実施形態、および特徴は添付の図面と併せて考慮されるとき、以下の詳細な説明から明らかになるのであろう。記載された図面および説明において、同一の参照番号は、異なる実施形態または構成に共通するそれらの構成要素を示す：
図１は、光パケットスイッチのブロック図を示す。

図２Ａ～図２Ｂは、いくつかの実施形態による光パケットスイッチのブロック図を示す。

図２Ｃ～図２Ｄは、いくつかの実施形態による、光パケットスイッチの動作を示す。

図３Ａ～図３Ｃは、いくつかの実施形態による光パケットスイッチのブロック図を示す。

（詳細な説明）
本明細書で開示される実施形態は、全光パケットバッファリングを用いて高データレート光パケットスイッチを可能にするシステム、装置、および方法に関する。

図２Ａ～図２Ｂは、いくつかの実施形態による全光パケットスイッチを示す。図２Ａに示されるように、Ｎ×Ｎ光パケットスイッチ２１０は、Ｎ個の入力ポート２１２－１．．２１２－ＮおよびＮ個の出力ポート２１４－１．．２１４Ｎを含み得る。入力データ信号１０２は光データパケットを入力ポート２１２に供給することができ、これらの光データパケットは、出力データ信号１０４として出力されるように出力ポート２１４のうちの１つに経路案内することができる。データ信号１０２、１０４は、パケットベースの光データ信号である。光スイッチ２１０はＮ個の入力ポート２１２およびＮ個の出力ポート２１４を含むが、入力ポート２１２および出力ポート２１４のすべてが他の通信装置に接続されるわけではないことを理解されたい。スイッチ１１０は、スイッチ２１０内のデータパケットを指示するためのスケジューラ２１６を含む。

パケットは、競合によるパケットの破棄またはパケット損失を防止するために、パケットのスループットを遅くするために、スケジューラ２１６によってバッファ２２０に向けられ得る。スケジューラ２１６は、本明細書で定義されるようなコンピューティングデバイスである。スケジューラ２１６は以下でさらに説明するように、バッファ２２０の構成要素とデータ通信する。

いくつかの実施形態では、光パケットスイッチ２１０の構成要素が共有半導体基板上の集積回路（ＩＣ）として提供され得る。スケジューラ２１６およびバッファ２２０以外の他のスイッチ内部構成要素がスイッチ２１０の動作のために必要とされ得るが、これらは図の複雑さを低減するために、図には示されていないことを理解されたい。バッファ２２０の構成要素は、図２Ｂを参照してより詳細に説明され、クロック発生器２２１と、光学不平衡マッハツェンダ干渉計（ＭＺＩ）２４５と、回路構成で構成されたＦＤＬ ２４７とを含み得る。以下で説明するバッファ２２０の構成要素２２１、２４５、および２４７は例示的な実施であり、他の実装形態が企図され得る。いくつかの実施形態では、バッファ２２０の構成要素がＩＣとして共通の半導体上に形成され得る。

クロック発生器２２１では、波長可変連続波（ＣＷ）レーザ２２２が、クロック２２６からの信号に基づいてＥＯ変調器２２８によって変調されて光クロック信号（本明細書ではλ_{２ ＣＬＯＣＫ}と称される）を形成することができる光源レーザ信号（本明細書ではλ_２と称される）を提供することができる。レーザ２２２の波長は、以下でさらに説明されるように、スイッチング目的のために必要とされる出力ポート波長に従ってスケジューラ２１６によって選択され得る。クロック２２６の周期は、信号１０２のデータレートと実質的に同じであり得る。ドライバ２２４は、ＣＷレーザ２２２に電力を供給することができる。

クロック発生器２２１からの光クロック信号は、例えば、Ｓｉｎｇｈ、Ｐａｌｌａｖｉ、ｅｔ ａｌ「Ａｌｌ－Ｏｐｔｉｃａｌ Ｌｏｇｉｃ Ｇａｔｅｓ： Ｄｅｓｉｇｎｓ、Ｃｌａｓｓｉｆｉｃａｔｉｏｎ、ａｎｄ Ｃｏｍｐａｒｉｓｏｎ．」 Ａｄｖａｎｃｅｓ ｉｎ Ｏｐｔｉｃａｌ Ｔｅｃｈｎｏｌｏｇｉｅｓ（２０１４）に記載されているように、光論理ＡＮＤゲートとして作用する不平衡マッハツェンダ干渉計（ＭＺＩ）２４５に供給されてもよい。ＭＺＩ２４５内では、光クロック信号がスプリッタ２３０によって、上限分岐２３１と下側分岐２３３とに分割され得る。スプリッタ２３０の上側分岐２３１および下側分岐２３３への分割比は、バッファ２２０の機能を最適化するためにスケジューラ２１６によって制御され得る。分割比の非限定的な例としては、５０／５０、９０／１０および８０／２０が挙げられる。いくつかの実装形態では、クロック発生器２２１が同調可能パルスレーザ（図示せず）を使用して実装され得る。

ＭＺＩ２４５では、スプリッタ２３０の出力がサーキュレータ２３２－１および２３２－２に接続され得る。サーキュレータ２３２－１および２３２－２は、半導体光増幅器（ＳＯＡ）２３４－１および２３４－２にそれぞれ接続されてもよい。図２Ｂ～図２Ｄではサーキュレータが時計回りまたは反時計回りの方向を有するものとして示されているが、使用される方向は機能的であることを理解されたい。ＳＯＡ２３４－１および２３４－２は、それぞれ、ドライバ２３６－１および２３６－２によって電力を供給され得る。いくつかの実施形態において、ＳＯＡ２３４－１および２３４－２は、量子ドットＳＯＡであってもよい。

バッファリングされるべき入力パケット（ここではλ_１－Ｓ１と呼ぶ）は、結合器２３８においてＭＺＩ２４５と通信することができるポート２１２から提供される。結合器２３８は、スプリッタ２４０に接続されてもよい。スプリッタ２４０の出力は、サーキュレータ２４２－１および２４２－２に接続され得る。スプリッタ２４０の分割比はバッファ２２０の機能を最適化するために、スケジューラ２１６によって制御され得る。分割比の非限定的な例としては、５０／５０、９０／１０および８０／２０が挙げられる。サーキュレータ２４２は、ＳＯＡ２３４および結合器２４４に接続されたポートを含み得る。結合器２４４は、サーキュレータ２４２からの信号を結合することができる。

結合器２４４におけるＭＺＩ２４５の出力は、スプリッタ２４６に接続され得る。スプリッタ２４６は、ＳＯＡ２５２およびＦＤＬ２４７に接続され得る。ＳＯＡ２５２は、出力ポート２１４のうちの１つに接続され得る。

いくつかの実施形態では、ＭＺＩ２４５が、同調可能フィルタ（図示せず）を含む共伝搬方式を使用して実装され得る。いくつかの実施形態では、ＭＺＩ２４５が超非線形干渉計（ＵＮＩ）構成（図示せず）と置き換えられてもよい。いくつかの実施形態では、ＭＺＩ２４５がサニャック干渉計（ＳＩ）ゲートと置き換えられてもよい。

ＦＤＬ２４７の長さは、バッファ２２０内のＦＤＬ２４７を通るパケットの単一の循環によって導入される遅延を実質的に決定し、したがって、光バッファメモリサイズを決定する。非限定的な例として、１ｋｍのＦＤＬは、約５μｓの遅延を導入する。１００Ｇｂｐｓのデータレートの場合、このような遅延は、０．５Ｍビットのおおよその光バッファメモリサイズに変換される。

ＦＤＬ２４７の出力は、ＳＯＡ２４８に接続され得る。ＳＯＡ２４８の出力は、光分散管理（ＤＭ）モジュール２５０に接続され得る。ＤＭ２５０は、ＦＤＬ２４７によって導入された分散管理を補正することができる。いくつかの実施形態では、ＤＭ２５０が温度コントローラ（図示せず）によって制御されるチャープブラッググレーティングを含むことができる。ＤＭ２５０の出力は、結合器２３８に接続され得る。

バッファ２２０において、スケジューラ２１６は、すべての構成要素を監視および制御し、レーザ２２２、ＳＯＡ２３４－１、ＳＯＡ２３４－２、ＳＯＡ２４８、ＤＭ２５０、ドライバ２２４、２３６、およびＳＯＡ２５２などの調整可能な構成要素の自動調整を提供し得る。スケジューラ２１６は、バッファリングされるべきクロック信号と光パケットとの同期を保証するように構成され得る。

バッファ２２０内の信号経路は、図２Ｃおよび図２Ｄに示されている。使用時には、図２Ｃに示されるように、第２の波長（ここではλ_{２ ＣＬＯＣＫ}と称される）の光クロック信号がスプリッタ２３０においてＭＺＩ２４５に供給され得る。スプリッタ２３０は、上側分岐２３１が元のクロック信号λ_{２ ＣＬＯＣＫ}を搬送し、下側分岐２３３が位相シフトされたクロック信号（本明細書ではλ_{２ ＣＬＯＣＫ－ＰＳ}と呼ばれる）を搬送し、またはその逆を搬送するように、π／２の位相シフトをクロック信号に導入することができる。クロック信号λ_{２ ＣＬＯＣＫ}およびλ_{２ ＣＬＯＣＫ－ＰＳ}は、サーキュレータ２３２－１および２３２－２を通過して、それぞれＳＯＡ２３４－１および２３４－２に入り得る。

バッファリングされる第１の波長の入力光データパケット（本明細書ではデータ信号とも称され、本明細書ではλ_１－Ｓ１と称される）は結合器２３８において、ポート２１２からＭＺＩ２４５に提供され得る。スケジューラ２１６は、バッファリングされたパケットがバッファ２２０からアウトプットポート２１４にリリースされるまで、スケジューラ２１６によって決定された時間の間、パケットλ_１－Ｓ１をバッファ２２０に向ける。出力ポート２１４は入力ポートとは異なる波長で動作し得るので、スイッチ２１０はバッファリングプロセスの一部として波長変換を提供し得る。波長可変レーザ２２２のためのスケジューラによって選択される波長は、宛先出力ポート２１４の波長であってもよい。

次いで、パケットλ_１－Ｓ１は、スプリッタ２４０によってサーキュレータ２４２－１および２４２－２の両方に向けられ得る。いくつかの実施形態では、スプリッタ２４０が信号強度を２つのブランチ間で不均等に分割し、それによってＭＺＩ２４５を不均衡にすることができる。分割比の非限定的な例としては、９０／１０および８０／２０が挙げられる。

サーキュレータ２４２は、λ_１－Ｓ１を、λ_{２ ＣＬＯＣＫ}およびλ_{２ ＣＬＯＣＫ－ＰＳ}のものとは逆方向にＳＯＡ２３４に向けることができる。λ_{２ ＣＬＯＣＫ}およびλ_{２ ＣＬＯＣＫ－ＰＳ}へのクロック信号とのデータパケットλ_１－Ｓ１の相互作用はクロック信号とパケット信号とのクロスゲインおよびクロス位相変調（ＸＧＭ、ＸＰＭ）をもたらし得、その結果、ＳＯＡ２３４－１が変調クロック信号（本明細書ではλ_{２－ＸＧＭ}と呼ばれ、ＳＯＡ２３４－２では位相シフト変調クロック信号（本明細書ではλ_{２－ＸＧＭ－ＰＳ}と呼ばれる）をもたらす。それぞれのＸＧＭクロックλ_{２－ＸＧＭ}およびλ_{２－ＸＧＭ－ＰＳ}は、本質的に部分的に再整形された波長変換データパケットであることを理解されたい。同様に、逆方向伝搬において、データパケットは、ＸＧＭ及びＸＰＭを介して変調され、λ_{１－ＸＧＭ}及びλ_{１－ＸＧＭ－ＰＳ}をもたらす。逆伝搬変調データパケットλ_{１－ＸＧＭ}およびλ_{１－ＸＧＭ－ＰＳ}は、サーキュレータ２３２によってターミネータ２３５に向けられ得る。

変調されたクロック信号λ_{２－ＸＧＭ}およびλ_{２－ＸＧＭ－ＰＳ}は、本明細書でλ_２－Ｓ１と称される、再整形された波長変換出力パケットを形成するために、結合器２４４において結合され得る。結合器２４４は、ＭＺＩ２４５の出力（結合器２４４）において必要な論理積を提供するために、πの完了位相シフトのために、π／２のさらなる位相シフトをλ_{２－ＸＧＭ－ＰＳ}に導入することができる。結合器２４４の再整形された波長変換された出力パケットλ_２－Ｓ１は、スプリッタ２４６によってＳＯＡ２５２およびＦＤＬ２４７に向けられ得る。スケジューラ２１６が、出力パケットλ_２－Ｓ１が必要なバッファリング周期を完了したと決定すると、スケジューラ２１６は、ＳＯＡ２５２をパワーオンし、それによって、接続された出力ポート２１４のうちの１つへのパケットλ_２－Ｓ１を「解放」することができる。スケジューラ２１６は、ＳＯＡ２５２の開放（電源投入）を、それが時間期間ｎＴ（ここで、ｎは整数であり、Ｔはバッファ２２０を通るパケット循環時間）と一致するように時間を取ることができ、その結果、バッファされたパケットは、バッファされたパケットの最初から最後までＳＯＡ２５２を介して解放され、ＳＯＡ２５２を通る部分的パケットの解放が防止され得ることが理解されるべきである。パケットがバッファ２２０から解放されると、レーザ２２２およびＳＯＡ２４８はバッファ２２０を「空にする」ために、スケジューラ２１６によってパワーオフされ得る。

パケットλ_２－Ｓ１は、ＳＯＡ２４８までＦＤＬ２４７を通過する。ＳＯＡ２４８はＦＤＬ２４７において被る信号損失を補償するために、ＦＤＬ２４７の後の信号を増幅することができる。増幅された信号はさらに、ＦＤＬ２４７によって導入された分散を補償するために、ＤＭ２５０を通過することができる。

図２Ｄに示すように、ここではλ_{２－Ｓ１－ＲＥＧＥＮ}と呼ばれるＤＭ２５０からの出力信号は、結合器２３８においてＭＺＩ２４５に再導入され得る。次いで、パケットλ_{２－Ｓ１－ＲＥＧＥＮ}は、スプリッタ２４０によってサーキュレータ２４２－１および２４２－２の両方に向けられ得る。いくつかの実施形態では、スプリッタ２４０が信号強度を２つのブランチ間で不均等に分割し、それによってＭＺＩ２４５を不均衡にすることができる。分割比の非限定的な例としては、９０／１０および８０／２０が挙げられる。

サーキュレータ２４２は、λ_{２－Ｓ１－ＲＥＧＥＮ}を、λ_{２ ＣＬＯＣＫ}およびλ_{２ ＣＬＯＣＫ－ＰＳ}のものとは逆方向にＳＯＡ２３４に向けることができる。λ_{２ ＣＬＯＣＫ}およびλ_{２ ＣＬＯＣＫ－ＰＳ}へのクロック信号とのデータパケットλ_{２－Ｓ１－ＲＥＧＥＮ}の相互作用は循環されたパケット信号とのクロック信号のＸＧＭおよびＸＰＭをもたらし得、ＳＯＡ２３４－１は変調されたクロック信号（本明細書ではλ_{２－ＸＧＭ}と呼ばれ、ＳＯＡ２３４－２では位相シフトされた変調されたクロック信号（本明細書ではλ_{２－ＸＧＭ－ＰＳ}と呼ばれる）をもたらす。それぞれのＸＧＭクロックλ_{２－ＸＧＭ}およびλ_{２－ＸＧＭ－ＰＳ}は、本質的に、部分的に再整形された循環データパケットであり得ることを理解されたい。逆方向伝搬において、データパケットは、ＸＧＭおよびＸＰＭを介して変調され、λ_{２－ＸＧＭ}およびλ_{２－ＸＧＭ－ＰＳ}をもたらすことができる。逆伝搬変調データパケットλ_{２－ＸＧＭ}およびλ_{２－ＸＧＭ－ＰＳ}は、サーキュレータ２３２によってターミネータ２３５に向けられ得る。

したがって、パケット再整形および再生プロセスはＦＤＬ２４７を介したパケットのいくつかの循環を可能にし得、パケットは各循環において効果的に再生される。

第１の循環（図２Ｃ）と同様に、変調されたクロック信号λ_{２－ＸＧＭ}およびλ_{２－ＸＧＭ－ＰＳ}は、結合器２４４において結合されて、本明細書ではλ_２－Ｓ１と呼ばれる再整形された出力パケットを形成することができる。結合器２４４は、ＭＺＩ２４５の出力（結合器２４４）において必要な論理積を提供するために、πの完了位相シフトのために、π／２のさらなる位相シフトをλ_{２－ＸＧＭ－ＰＳ}に導入することができる。結合器２４４の再整形された出力パケットλ_２－Ｓ１は、スプリッタ２４６によってＳＯＡ２５２およびＦＤＬ２４７に向けられ得る。スケジューラ２１６が出力パケットλ_２－Ｓ１が必要なバッファリング周期を完了したと決定すると、スケジューラ２１６はＳＯＡ２５２をパワーオンし、それによって、上述のように、出力ポート２１４のうちの１つへのパケットλ_２－Ｓ１を「解放」することができる。

スケジューラ２１６によって決定されるように、パケットλ_２－Ｓ１は、ＳＯＡ２４８まで第２の循環のためにＦＤＬ２４７を横断することができる。ＳＯＡ２４８はＦＤＬ２４７において被る信号損失を補償するために、ＦＤＬ２４７の後の信号を増幅することができる。増幅された信号はさらに、ＦＤＬ２４７によって導入された分散を補償するために、ＤＭ２５０を通過することができる。本明細書でλ_{２－Ｓ１－ＲＥＧＥＮ}と称されるＤＭ２５０からの出力信号は再生および放出（ＳＯＡ２５２を介する）またはさらなる循環のために、結合器２３８でＭＺＩ２４５に再導入され得る。

図３Ａ～図３Ｃは、いくつかの実施形態による全光パケットスイッチを示す。図３Ａに示されるように、Ｎ×Ｎ光パケットスイッチ３１０は、上述のパケットスイッチ２１０と同じであるが、複数の全光バッファ２２０－１、２２０－２．．２２０－Ｍおよび共有ＦＤＬ３４７をさらに含み得る。いくつかの実施形態では、共有ＦＤＬ３４７がシングルコアコア光ファイバケーブルを使用してもよい。いくつかの実施形態では、共有ＦＤＬ３４７がマルチコア光ファイバケーブルを利用することができる。いくつかの実施形態では、共有ＦＤＬ３４７において、光ファイバコアに６４個までの波長が送信され得る。

図３Ｂおよび図３Ｃに示されるように、共有ＦＤＬ３４７は、波長分割多重化（ＷＤＭ）を使用して複数の光バッファ２２０によって共有され得る。ＷＤＭマルチプレクサ（ｍｕｘ）３１２はバッファ２２０－１のスプリッタ２４６－１から信号を受信することができ、受信された信号を、共有ＦＤＬ３４７を介した送信のために他のバッファ２２０のスプリッタ２４６から受信された信号と結合することができる。

共有ＦＤＬ３４７を介した送信に続いて、ＷＤＭデマルチプレクサ（ｄｅｍｕｘ）３１４は、バッファ２２０の各々のＳＯＡ２４８への送信のために多重化された信号を分割し得る。

本出願の特許請求の範囲または明細書において、特に明記しない限り、本発明の実施形態の特徴または特徴の特性の状態または関係を修正する「実質的に」および「約」などの形容詞は、状態または特性が、それが意図される用途のための実施形態の動作のために許容される許容範囲内で定義されることを意味すると理解される。

本開示の方法およびシステムの実装は特定の選択されたタスクまたはステップを、手動で、自動的に、またはそれらの組み合わせで実行または完了することを伴い得る。さらに、本開示の方法およびシステムの好ましい実施形態の実際の計装および機器によれば、いくつかの選択された工程は、ハードウェア（ＨＷ）によって、または任意のファームウェアの任意のオペレーティングシステム上のソフトウェア（ＳＷ）によって、またはそれらの組合せによって実装され得る。例えば、ハードウェアとして、本開示の選択された工程は、チップまたは回路として実装され得る。ソフトウェアまたはアルゴリズムとして、本開示の選択された工程は、任意の適切なオペレーティングシステムを使用してコンピュータによって実行される複数のソフトウェア命令として実装され得る。いずれの場合も、本開示の方法およびシステムの選択された工程は、複数の命令を実行するためのコンピューティングプラットフォームなどのデータプロセッサによって実行されるものとして説明することができる。

本開示はコンピューティングデバイス、またはコンピュータに関して説明されるが、データプロセッサを特徴とする任意のデバイス、および１つまたは複数の命令を実行する能力は任意のタイプのパーソナルコンピュータ（ＰＣ）、サーバ、分散サーバ、マスタ制御ユニット、仮想サーバ、クラウドコンピューティングプラットフォーム、セルラー電話、ＩＰ電話、スマートフォン、スマート、互いに通信するこのようなデバイスのうちの任意の２つ以上は、任意選択で、「ネットワーク」または「コンピュータネットワーク」を形成し得る。

特許請求の範囲または明細書が「ａ」または「ａｎ」要素を指す場合、そのような参照は、その要素のうちの１つのみであると解釈されるべきではないことを理解されたい。本出願の説明および特許請求の範囲では動詞、「含む」、「備える」、および「有する」のそれぞれ、およびそれらの共役は動詞のオブジェクトまたは複数のオブジェクトが必ずしも、動詞の主題または複数の主題の部品、要素または部分の完全なリストではないことを示すために使用される。

本開示は限られた数の実施形態を説明するが、そのような実施形態の多くの変形、修正、および他の適用がなされ得ることが理解されよう。本開示は、本明細書に記載される特定の実施形態によって限定されず、添付の特許請求の範囲によってのみ限定されるものと理解されるべきである。

光パケットスイッチのブロック図を示す。 いくつかの実施形態による光パケットスイッチのブロック図を示す。 いくつかの実施形態による光パケットスイッチのブロック図を示す。 いくつかの実施形態による、光パケットスイッチの動作を示す。 いくつかの実施形態による、光パケットスイッチの動作を示す。 いくつかの実施形態による光パケットスイッチのブロック図を示す。 いくつかの実施形態による光パケットスイッチのブロック図を示す。 いくつかの実施形態による光パケットスイッチのブロック図を示す。

Claims (30)

1. スケジューラと
   光パケットをバッファリングするためのバッファであって、クロック信号を生成するためのクロック発生器と、回路内に配置された、光不平衡マッハツェンダ干渉計（ＭＺＩ）と、ＦＤＬ長さを有するファイバ遅延線（ＦＤＬ）とを含むバッファと、を備え、
   前記光パケットは、光パケット信号を有し、
   前記スケジューラは、前記光パケットを前記バッファに挿入し、前記回路を通る前記光パケットの循環の数を決定するように構成され、
   前記ＭＺＩは前記光パケット信号に基づいてクロック信号を変調して、前記回路を通る光パケットの各循環後に再整形された光パケットを生成し、
   前記ＦＤＬは、前記ＦＤＬ長さに比例する遅延を前記光パケットに導入し、
   前記ＭＺＩは、前記クロック信号および光パケット信号が、前記クロック信号および前記光パケット信号の横断ゲイン変調（ＸＧＭ）および横断位相変調（ＸＰＭ）を引き起こすために、逆伝搬方向において前記ＭＺＩに供給されるように構成される、光学スイッチ。
2. 前記回路は、前記ＦＤＬに導入される損失値を補償するための回路半導体光増幅器（ＳＯＡ）をさらに備える、請求項１に記載のスイッチ。
3. 前記回路は、前記ＦＤＬに導入される分散を補償するための光分散管理（ＤＭ）モジュールをさらに備える、請求項１に記載のスイッチ。
4. 前記クロック発生器は、同調可能レーザと、前記クロック信号に基づいて前記同調可能レーザのレーザ出力を変調するように構成された電気光学（ＥＯ）変調器とを含む、請求項１に記載のスイッチ。
5. 前記ＦＤＬを複数のバッファ間で共有するためのＷＤＭマルチプレクサおよびＷＤＭデマルチプレクサをさらに備える、請求項１に記載のスイッチ。
6. 前記ＦＤＬは、シングルコア光ファイバケーブルまたはマルチコア光ファイバケーブルのうちの１つである、請求項１に記載のスイッチ。
7. 前記再整形された光パケットは、波長変換された光パケットである、請求項１に記載のスイッチ。
8. 前記ＭＺＩは、一対のＭＺＩ ＳＯＡを含む、請求項１に記載のスイッチ。
9. 前記ＭＺＩ ＳＯＡは、量子ドットＳＯＡである、請求項８に記載のスイッチ。
10. 前記バッファは前記一対のＭＺＩ ＳＯＡを通して前記光パケットを導くための光パケットスプリッタをさらに含み、
    前記光パケットスプリッタは、前記一対のＭＺＩ ＳＯＡの間で信号強度を不均等に分割する、請求項８に記載のスイッチ。
11. 前記クロック信号および光パケット信号は、前記ＸＧＭおよび前記ＸＰＭを引き起こすために、逆伝搬方向において前記一対のＭＺＩ ＳＯＡの各々に供給される、請求項８に記載のスイッチ。
12. 前記バッファの出口における出口ＳＯＡをさらに備え、
    前記スケジューラは、前記出口ＳＯＡをアクティブ化して、前記光パケットを前記バッファから解放するようにさらに構成される、請求項１に記載のスイッチ。
13. 前記クロック発生器は同調可能レーザを含み、
    前記スケジューラは、前記光パケットの解放に続いて、前記出口ＳＯＡおよび前記同調可能レーザをパワーダウンさせることによって前記バッファを空にするようにさらに構成される、請求項１２に記載のスイッチ。
14. 前記スケジューラは、時間期間ｎＴと前記出口ＳＯＡのアクティブ化が一致するように、前記出口ＳＯＡのアクティブ化を計時するようにさらに構成され、ｎは整数であり、Ｔは前記バッファを通る光パケット循環時間であり、
    前記光パケットは、前記バッファリングされた光パケットの始まりから終わりまで前記出口ＳＯＡを通って解放され、前記出口ＳＯＡを通る部分的な光パケットの解放が防止される、請求項１２に上記のスイッチ。
15. 前記解放された光パケットは、波長変換された光パケットである、請求項１２に記載のスイッチ。
16. 光パケット信号を有する光パケットの光バッファリング方法であって、
    スケジューラおよびバッファを含む光スイッチを提供する提供工程であって、前記バッファは、クロック信号を生成するクロック発生器と、回路内に配置された、光不平衡マッハツェンダ干渉計（ＭＺＩ）と、ＦＤＬ長さを有するファイバ遅延線（ＦＤＬ）とを含む、提供工程と、
    光パケットを前記バッファに挿入し、前記回路を通る前記光パケットの循環の数を決定するようにスケジューラを構成する構成工程と、
    前記クロック信号および前記光パケット信号の横断ゲイン変調（ＸＧＭ）および横断位相変調（ＸＰＭ）を引き起こすために、逆伝搬方向において前記ＭＺＩに前記クロック信号および光パケット信号を供給し、前記光パケット信号に基づいて前記クロック信号を変調して、前記回路を通る前記光パケットの各循環後に、再整形された光パケットを生成する生成工程と、
    前記ＦＤＬを使用して、前記ＦＤＬ長さに比例する遅延を前記光パケットに導入する導入工程と、を包含する、光バッファリング方法。
17. 前記回路は、前記ＦＤＬに導入される損失値を補償するための回路半導体光増幅器（ＳＯＡ）をさらに備える、請求項１６に記載の方法。
18. 前記回路は、前記ＦＤＬに導入される分散を補償するための光分散管理（ＤＭ）モジュールをさらに備える、請求項１６に記載の方法。
19. 前記クロック発生器は、同調可能レーザと、前記クロック信号に基づいて前記同調可能レーザのレーザ出力を変調するように構成された電気光学（ＥＯ）変調器とを含む、請求項１６に記載の方法。
20. 前記ＦＤＬを複数のバッファ間で共有するためのＷＤＭマルチプレクサおよびＷＤＭデマルチプレクサを提供する工程をさらに包含する、請求項１６に記載の方法。
21. 前記ＦＤＬが、シングルコア光ファイバケーブルまたはマルチコア光ファイバケーブルのうちの１つである、請求項１６に記載の方法。
22. 前記再整形された光パケットは、波長変換された光パケットである、請求項１６に記載の方法。
23. 前記ＭＺＩが、一対のＭＺＩ ＳＯＡを含む、請求項１６に記載の方法。
24. 前記ＭＺＩ ＳＯＡが量子ドットＳＯＡである、請求項２３に記載の方法。
25. 前記バッファは前記一対のＭＺＩ ＳＯＡを通して前記光パケットを導くための光パケットスプリッタをさらに含み、
    前記光パケットスプリッタは、前記一対のＭＺＩ ＳＯＡの間で信号強度を不均等に分割する、請求項２３に記載の方法。
26. 前記クロック信号および光パケット信号は、前記ＸＧＭおよび前記ＸＰＭを引き起こすために、逆伝搬方向において前記一対のＭＺＩ ＳＯＡの各々に供給される、請求項２３に記載の方法。
27. 前記光スイッチは前記バッファの出口に出口ＳＯＡを含み、
    前記スケジューラは、前記出口ＳＯＡをアクティブ化して、前記光パケットを前記バッファから解放するようにさらに構成される、請求項１６に記載の方法。
28. 前記クロック発生器は同調可能レーザを含み、
    前記スケジューラは、前記光パケットの解放に続いて、前記出口ＳＯＡおよび前記同調可能レーザをパワーダウンさせることによって前記バッファを空にするようにさらに構成される、請求項２７に記載の方法。
29. 前記スケジューラは、時間期間ｎＴと前記出口ＳＯＡのアクティブ化が一致するように、前記出口ＳＯＡの前記アクティブ化を計時するようにさらに構成され、ｎは整数であり、Ｔは前記バッファを通る光パケット循環時間であり、
    前記光パケットは、前記光パケットの始まりから終わりまで前記出口ＳＯＡを通って解放され、前記出口ＳＯＡを通る部分光パケットの解放が防止される、請求項２７に記載の方法。
30. 前記解放された光パケットは、波長変換された光パケットである、請求項２７に記載の方法。

Images