JP7687481B2 - 貼り合わせウェーハ用の支持基板 - Google Patents
貼り合わせウェーハ用の支持基板 Download PDFInfo
- Publication number
- JP7687481B2 JP7687481B2 JP2024051515A JP2024051515A JP7687481B2 JP 7687481 B2 JP7687481 B2 JP 7687481B2 JP 2024051515 A JP2024051515 A JP 2024051515A JP 2024051515 A JP2024051515 A JP 2024051515A JP 7687481 B2 JP7687481 B2 JP 7687481B2
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- oxide film
- polycrystalline silicon
- silicon layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
- H10P52/40—Chemomechanical polishing [CMP]
- H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1914—Preparing SOI wafers using bonding
- H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
- H10P14/3456—Polycrystalline
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
- H10P52/20—Electromechanical polishing [EMP]; Electrochemical mechanical polishing [ECMP]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
Landscapes
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Element Separation (AREA)
Description
本発明は、貼り合わせウェーハ用の支持基板に関する。
従来、高周波（Radio Frequency，ＲＦ）デバイス用の基板として、ＳＯＩ（Ｓilicon On InＳulator）ウェーハが使用されている。ＳＯＩウェーハは、支持基板（例えば、シリコン単結晶ウェーハ）上に酸化シリコン（ＳｉＯ２）などの絶縁膜、および活性層（例えば、シリコン単結晶）が順次形成された構造を有している。
ＳＯＩウェーハを製造する方法の代表的なものの１つに、貼り合わせ法がある。この貼り合わせ法は、支持基板および活性層用基板の少なくとも一方に絶縁膜を形成し、次いで、これらの基板を絶縁膜を介して貼り合わせた後、１２００℃程度の高温にて熱処理を施すことによりＳＯＩウェーハを製造する方法である（以下、貼り合わせ法により製造されたＳＯＩウェーハを「貼り合わせウェーハ」と言う。）。
上記貼り合わせウェーハにおいては、支持基板の高抵抗化（例えば、抵抗率が３０００Ω・ｃｍ以上）により、ＲＦに対処してきた。しかしながら、デバイスの更なる高速化に対応するためにより高い周波数に対応することが求められており、支持基板の高抵抗化のみでは対応できなくなりつつある。
そこで、支持基板の表面に、高周波数での動作中に発生したキャリアをトラップして消滅させるための多結晶シリコン層を、キャリアトラップ層として形成する方法が提案されている（例えば、特許文献１参照）。この方法では、支持基板のシリコン単結晶上にシリコンがエピタキシャル成長することを防ぐため、支持基板上に極薄酸化膜を形成し、その上に多結晶シリコンが形成される。そして、多結晶シリコンが形成された表面が研磨され、さらに活性層側に形成した絶縁膜と貼り合わせられる。
ところで、貼り合わせウェーハにおいては、貼り合わせ工程においてボイド欠陥が発生すると膜剥がれが生じて、貼り合わせ歩留まりが低下するという問題がある。特許文献１には、多結晶シリコン層の表面粗さを、中心線平均粗さＲａで１ｎｍ以下とすることによって、貼り合わせ加熱時におけるボイド欠陥の発生を抑制し、必要な強度を得る技術が記載されている。
しかしながら、上記技術により貼り合わせウェーハを製造した場合でも、ボイド欠陥が発生する場合があり、貼り合わせウェーハ品質向上のための更なる対策が望まれている。
本発明は、貼り合わせ工程におけるボイド欠陥を抑制することができる貼り合わせウェーハ用の支持基板を提供することを目的とする。
本発明の貼り合わせウェーハ用の支持基板は、活性層用基板と支持基板とを絶縁膜を介在させて貼り合わせてなる貼り合わせウェーハ用の支持基板であって、支持基板本体と、
前記支持基板本体上に設けられた酸化膜と、前記酸化膜上に設けられた多結晶シリコン層と、を備え、研磨された前記多結晶シリコン層の表面を１０μｍ×１０μｍの面積領域で測定した二乗平均平方根粗さＲｑが０．５ｎｍ以下であり、前記多結晶シリコン層の厚みが１．５μｍ以上、２．０μｍ以下であり、前記多結晶シリコン層の表面でＫＬＡ－Ｔｅｎｃｏｒ社製ＳＰ－１のＤＩＣモードにて検出される２ｎｍ以上のピットの個数が１個／ｃｍ２以下であることを特徴とする。
前記支持基板本体上に設けられた酸化膜と、前記酸化膜上に設けられた多結晶シリコン層と、を備え、研磨された前記多結晶シリコン層の表面を１０μｍ×１０μｍの面積領域で測定した二乗平均平方根粗さＲｑが０．５ｎｍ以下であり、前記多結晶シリコン層の厚みが１．５μｍ以上、２．０μｍ以下であり、前記多結晶シリコン層の表面でＫＬＡ－Ｔｅｎｃｏｒ社製ＳＰ－１のＤＩＣモードにて検出される２ｎｍ以上のピットの個数が１個／ｃｍ２以下であることを特徴とする。
本発明によれば、活性層用基板と支持基板とを絶縁膜を介在させて貼り合わせてなる貼り合わせウェーハ用の支持基板において、貼り合わせ工程におけるボイド欠陥を抑制することができる。
以下に添付図面を参照しながら、本発明の好適な実施形態について詳細に説明する。本発明の貼り合わせウェーハ用の支持基板は、例えば、活性層用基板に形成された絶縁膜と貼り合わせてなるＳＯＩウェーハなどの貼り合わせウェーハ用として用いられる支持基板である。
本発明の発明者らは、ボイド欠陥の発生を抑制することができる貼り合わせウェーハ用の支持基板について誠意研究を重ねた。その結果、支持基板の多結晶シリコン層を研磨する際、例えば研磨装置に起因するスラリー残渣などの不純物が多結晶シリコン層に付着し、この不純物が原因となり欠陥として検出されることを見出した。
具体的には、僅かなスラリー残渣が多結晶シリコン層に付着した状態での研磨により、多結晶シリコン層の表面が局所的にエッチングされてピット（ピット状欠陥）が形成され、このピットが貼り合わせ後の欠陥の要因となることを見出した。本発明の支持基板の製造方法では、不純物の影響を排除するために、多結晶シリコン層を保護する保護酸化膜を形成することを特徴としている。
具体的には、僅かなスラリー残渣が多結晶シリコン層に付着した状態での研磨により、多結晶シリコン層の表面が局所的にエッチングされてピット（ピット状欠陥）が形成され、このピットが貼り合わせ後の欠陥の要因となることを見出した。本発明の支持基板の製造方法では、不純物の影響を排除するために、多結晶シリコン層を保護する保護酸化膜を形成することを特徴としている。
図１は、本実施形態の貼り合わせウェーハを製造する工程を説明するためのフローチャートである。図２は、貼り合わせウェーハの製造方法を示す工程断面図である。
図１に示すように、貼り合わせウェーハの製造方法は、活性層用基板を製造する活性層用基板製造工程Ｓ１と、活性層用基板製造工程Ｓ１とは別に、支持基板を製造する支持基板製造工程Ｓ２（支持基板の製造方法）と、活性層用基板と支持基板とを貼り合わせて貼り合わせウェーハを製造する貼り合わせウェーハ製造工程Ｓ３と、を有する。
図１に示すように、貼り合わせウェーハの製造方法は、活性層用基板を製造する活性層用基板製造工程Ｓ１と、活性層用基板製造工程Ｓ１とは別に、支持基板を製造する支持基板製造工程Ｓ２（支持基板の製造方法）と、活性層用基板と支持基板とを貼り合わせて貼り合わせウェーハを製造する貼り合わせウェーハ製造工程Ｓ３と、を有する。
活性層用基板製造工程Ｓ１は、活性層用基板本体用意工程Ｓ１１と、絶縁膜成長工程Ｓ１２と、イオン注入層形成工程Ｓ１３と、貼り合わせ前洗浄工程Ｓ１４と、を有する。
活性層用基板本体用意工程Ｓ１１では、図２（ａ）に示されるように、シリコン単結晶ウェーハである活性層用基板本体１０を用意する。
絶縁膜成長工程Ｓ１２では、図２（ｂ）に示されるように、例えば熱酸化やＣＶＤなどによって、活性層用基板本体１０の周囲に、絶縁膜１１（酸化膜）を成長させる。
絶縁膜成長工程Ｓ１２では、図２（ｂ）に示されるように、例えば熱酸化やＣＶＤなどによって、活性層用基板本体１０の周囲に、絶縁膜１１（酸化膜）を成長させる。
イオン注入層形成工程Ｓ１３では、絶縁膜１１の上からイオン注入機により、水素イオンまたは希ガスイオンを注入して、活性層用基板本体１０内にイオン注入層１２を形成する。
貼り合わせ前洗浄工程Ｓ１４では、活性層用基板本体１０の貼り合わせ面のパーティクルを除去するために、貼り合わせ前洗浄を行う。
以上の工程により、貼り合わせウェーハ用の活性層用基板１３が製造される。
以上の工程により、貼り合わせウェーハ用の活性層用基板１３が製造される。
支持基板製造工程Ｓ２は、支持基板本体用意工程Ｓ２１と、酸化膜形成工程Ｓ２２と、多結晶シリコン層堆積工程Ｓ２３と、保護酸化膜形成工程Ｓ２４と、研磨工程Ｓ２５と、貼り合わせ前洗浄工程Ｓ２６と、を有する。
支持基板本体用意工程Ｓ２１では、図２（ｄ）に示されるように、シリコン単結晶ウェーハからなる支持基板本体２０を用意する。シリコン単結晶ウェーハは、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットを、ワイヤーソー等でスライスしたものを使用することができる。
酸化膜形成工程Ｓ２２では、図２（ｅ）に示されるように、支持基板本体２０の貼り合わせ面側に、酸化膜２１を形成する。酸化膜２１の厚さは、例えば、０．３ｎｍ以上、１０ｎｍ以下の厚さとすることが好ましい。酸化膜２１の厚さを薄くすることによって、支持基板本体２０と後述する多結晶シリコン層２２との間に酸化膜２１が介在することによるＲＦデバイスの特性への影響を少なくすることができる。
酸化膜２１は、例えばアルカリ洗浄（ＳＣ－１洗浄）、酸洗浄（ＳＣ－２洗浄）などのウェット洗浄によって形成することができる。酸化膜２１の形成方法はこれに限定されず、酸化性雰囲気下での熱酸化や、急速加熱・急速冷却装置を用いた酸化熱処理等により形成することができる。
多結晶シリコン層堆積工程Ｓ２３では、図２（ｆ）に示されるように、支持基板本体２０の貼り合わせ面側であって、酸化膜２１上に多結晶シリコン層２２を堆積させる。多結晶シリコン層２２は、例えば、ＣＶＤ法により堆積することができる。多結晶シリコン層２２の厚さは、２μｍ以上、４μｍ以下とすることが好ましい。
保護酸化膜形成工程Ｓ２４は、図２（ｇ）に示されるように、多結晶シリコン層２２の表面に保護膜として機能する保護酸化膜２３を形成する工程である。保護酸化膜２３の厚さは、例えば、０．５ｎｍ以上、１０ｎｍ以下の厚さとすることが好ましい。保護酸化膜２３の厚さが０．５ｎｍより小さいと、保護膜としての効果を発揮することができない。また、保護酸化膜２３の厚さが１０ｎｍより大きいと、研磨工程Ｓ２５における研磨にかかる時間が増え、製造コストの増大につながる。
保護膜としての効果と製造コストのバランスから、保護酸化膜２３の厚さは、０．７ｎｍ以上、２ｎｍ以下とすることがより好ましい。
保護膜としての効果と製造コストのバランスから、保護酸化膜２３の厚さは、０．７ｎｍ以上、２ｎｍ以下とすることがより好ましい。
保護酸化膜２３は、アルカリ洗浄（ＳＣ－１洗浄）によって形成する。具体的には、保護酸化膜形成工程Ｓ２４では、多結晶シリコン層２２の表面をＮＨ４ＯＨ（水酸化アンモニウム）、およびＨ２Ｏ２（過酸化水素）の水溶液で洗浄することによって多結晶シリコン層２２の表面に酸化膜を形成する。
研磨工程Ｓ２５では、図２（ｈ）に示されるように、保護酸化膜２３を研磨し除去するとともに、多結晶シリコン層２２の表面を研磨して平坦化する。研磨方法として、公知の化学機械研磨（ＣＭＰ：chemical mechanical polishing）法等を好適に用いることができる。
研磨工程Ｓ２５では、多結晶シリコン層２２の厚みが１．５μｍ以上、２．０μｍ以下となるように研磨を行う。さらに、研磨工程Ｓ２５では、研磨された多結晶シリコン層２２の１０μｍ×１０μｍの面積領域で測定した二乗平均平方根粗さＲｑが０．５ｎｍ以下となるように研磨を行う。多結晶シリコン層２２の厚みは、基板の面内における９点にて測定する。９点の測定点は、基板中心点、半径が基板の半径の１／２である同心円に内接する正四角形の各頂点、基板の外周端部から６ｍｍ内側の同心円に内接する正四角形の各頂点である。
研磨工程Ｓ２５では、多結晶シリコン層２２の厚みが１．５μｍ以上、２．０μｍ以下となるように研磨を行う。さらに、研磨工程Ｓ２５では、研磨された多結晶シリコン層２２の１０μｍ×１０μｍの面積領域で測定した二乗平均平方根粗さＲｑが０．５ｎｍ以下となるように研磨を行う。多結晶シリコン層２２の厚みは、基板の面内における９点にて測定する。９点の測定点は、基板中心点、半径が基板の半径の１／２である同心円に内接する正四角形の各頂点、基板の外周端部から６ｍｍ内側の同心円に内接する正四角形の各頂点である。
ここで、研磨工程Ｓ２５が実行される際、多結晶シリコン層２２が保護酸化膜２３によって覆われているため、研磨装置に起因するスラリー残渣などの不純物が多結晶シリコン層２２に付着することがない。すなわち、多結晶シリコン層２２が不純物によって浸食されることがない。
貼り合わせ前洗浄工程Ｓ２６では、研磨された多結晶シリコン層２２の表面のパーティクルを除去する。
以上の工程により、貼り合わせウェーハ用の支持基板２４が製造される。なお、活性層用基板製造工程Ｓ１（Ｓ１１～Ｓ１４）と、支持基板製造工程Ｓ２（Ｓ２１～Ｓ２６）とは並行して進めることができる。
以上の工程により、貼り合わせウェーハ用の支持基板２４が製造される。なお、活性層用基板製造工程Ｓ１（Ｓ１１～Ｓ１４）と、支持基板製造工程Ｓ２（Ｓ２１～Ｓ２６）とは並行して進めることができる。
次に、活性層用基板１３と支持基板２４とを貼り合わせて貼り合わせウェーハを製造する、貼り合わせウェーハ製造工程Ｓ３について説明する。
貼り合わせウェーハ製造工程Ｓ３は、貼り合わせ工程Ｓ３１と、剥離熱処理工程Ｓ３２と、結合熱処理工程Ｓ３３と、を有する。
貼り合わせウェーハ製造工程Ｓ３は、貼り合わせ工程Ｓ３１と、剥離熱処理工程Ｓ３２と、結合熱処理工程Ｓ３３と、を有する。
貼り合わせ工程Ｓ３１では、図２（ｉ）に示されるように、絶縁膜１１を介して、支持基板２４の多結晶シリコン層２２の研磨面と活性層用基板１３とを貼り合わせる。この際、活性層用基板１３の注入面が多結晶シリコン層２２に向くように貼り合わせる。
剥離熱処理工程Ｓ３２では、イオン注入層１２に微小気泡層を発生させる熱処理（剥離熱処理）を施し、発生した微小気泡層にて剥離させる。これにより、図２（ｊ）に示されるように、支持基板２４上に、絶縁膜１１と活性層３１が形成された貼り合わせウェーハ３０が製造される。なお、この際、剥離面４１を有する剥離ウェーハ４０が形成される。
結合熱処理工程Ｓ３３では、貼り合わせウェーハ３０に結合熱処理を施して、貼り合わせ界面の結合強度を増加させる。
剥離熱処理工程Ｓ３２では、イオン注入層１２に微小気泡層を発生させる熱処理（剥離熱処理）を施し、発生した微小気泡層にて剥離させる。これにより、図２（ｊ）に示されるように、支持基板２４上に、絶縁膜１１と活性層３１が形成された貼り合わせウェーハ３０が製造される。なお、この際、剥離面４１を有する剥離ウェーハ４０が形成される。
結合熱処理工程Ｓ３３では、貼り合わせウェーハ３０に結合熱処理を施して、貼り合わせ界面の結合強度を増加させる。
上記のようにして、貼り合わせウェーハ３０を製造することができる。
上記した貼り合わせウェーハの製造方法で使用される支持基板２４は、研磨された多結晶シリコン層２２の表面を１０μｍ×１０μｍの面積領域で測定した二乗平均平方根粗さＲｑは０．５ｎｍ以下となる。また、支持基板２４の多結晶シリコン層２２の表面における、２ｎｍ以上のピットの個数は、１個／ｃｍ２以下となる。ピットは、ＫＬＡ－Ｔｅｎｃｏｒ社製ＳＰ－１のＤＩＣモードにて検出される。
上記した貼り合わせウェーハの製造方法で使用される支持基板２４は、研磨された多結晶シリコン層２２の表面を１０μｍ×１０μｍの面積領域で測定した二乗平均平方根粗さＲｑは０．５ｎｍ以下となる。また、支持基板２４の多結晶シリコン層２２の表面における、２ｎｍ以上のピットの個数は、１個／ｃｍ２以下となる。ピットは、ＫＬＡ－Ｔｅｎｃｏｒ社製ＳＰ－１のＤＩＣモードにて検出される。
上記実施形態の支持基板製造工程Ｓ２によれば、研磨工程Ｓ２５が実行される際、多結晶シリコン層２２が不純物によって浸食されることがなくなる。これにより、不純物に起因するピットの形成が抑制され、ピットに起因する貼り合わせ後のボイド欠陥の発生を抑制することができる。
なお、上記実施形態では、保護酸化膜形成工程Ｓ２４において、保護酸化膜２３をＳＣ－１洗浄にて形成したが、これに限ることはない。例えば、オゾンパッシベーションを用いて保護酸化膜２３を形成してもよい。
オゾンパッシベーションを用いた保護酸化膜形成工程Ｓ２４では、熱処理は行なわずに、堆積された多結晶シリコン層２２に常温で高濃度オゾンを暴露することにより、多結晶シリコン層２２の表面に保護酸化膜２３を形成する。これにより、多結晶シリコン層２２上に緻密な保護酸化膜２３を形成することができる。
オゾンパッシベーションを用いた保護酸化膜形成工程Ｓ２４では、熱処理は行なわずに、堆積された多結晶シリコン層２２に常温で高濃度オゾンを暴露することにより、多結晶シリコン層２２の表面に保護酸化膜２３を形成する。これにより、多結晶シリコン層２２上に緻密な保護酸化膜２３を形成することができる。
また、保護酸化膜形成工程Ｓ２４において形成する保護酸化膜２３は、保護酸化膜２３の厚みを０．５ｎｍ以上、１０ｎｍ以下とすることができれば、その製法は問わない。すなわち、保護酸化膜２３は、自然酸化膜、熱酸化膜、堆積酸化膜などであってもよい。
次に、本発明を実施例によりさらに詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
本発明の保護酸化膜の効果を検証するために、多結晶シリコン層を堆積後、保護酸化膜を形成することなく研磨を行った支持基板（比較例）と、保護酸化膜を形成した後、研磨を行った支持基板（実施例１、実施例２）について、研磨後のピット数を比較した。
本発明の保護酸化膜の効果を検証するために、多結晶シリコン層を堆積後、保護酸化膜を形成することなく研磨を行った支持基板（比較例）と、保護酸化膜を形成した後、研磨を行った支持基板（実施例１、実施例２）について、研磨後のピット数を比較した。
〔比較例〕
支持基板本体に多結晶シリコン層を堆積後、保護酸化膜を形成することなく研磨を行い支持基板を製造した。
〔実施例１〕
支持基板本体に多結晶シリコン層を堆積後、ＳＣ－１洗浄にて保護酸化膜を形成した後、研磨を行い支持基板を製造した。
〔実施例２〕
支持基板本体に多結晶シリコン層を堆積後、オゾンパッシベーションにて保護酸化膜を形成した後、研磨を行い支持基板を製造した。
保護酸化膜の有無、および保護酸化膜の形成方法以外の支持基板の製造方法は同一である。
支持基板本体に多結晶シリコン層を堆積後、保護酸化膜を形成することなく研磨を行い支持基板を製造した。
〔実施例１〕
支持基板本体に多結晶シリコン層を堆積後、ＳＣ－１洗浄にて保護酸化膜を形成した後、研磨を行い支持基板を製造した。
〔実施例２〕
支持基板本体に多結晶シリコン層を堆積後、オゾンパッシベーションにて保護酸化膜を形成した後、研磨を行い支持基板を製造した。
保護酸化膜の有無、および保護酸化膜の形成方法以外の支持基板の製造方法は同一である。
表１に、比較例、実施例１、および実施例２を、多結晶シリコン層上のピットの平均個数で比較した表を示す。ピットの個数は、ＫＬＡ－Ｔｅｎｃｏｒ社製ＳＰ－１のＤＩＣモードにて検出される２ｎｍ以上のピットの個数である。計測は、複数の支持基板で行い、
表１には、その平均を記した。
表１には、その平均を記した。
表１からわかるように、比較例では、ピットの平均個数が１．１４個／ｃｍ２となっている。これに対し、ＳＣ－１洗浄にて保護酸化膜を形成した実施例１では、ピットの平均個数が０．３９個／ｃｍ２、オゾンパッシベーションにて保護酸化膜を形成した実施例２では、ピットの個数が０．４９個／ｃｍ２と、いずれも１個／ｃｍ２以下となっている。すなわち、保護酸化膜を形成することにより、貼り合わせウェーハ用の支持基板のピットの平均個数を１個／ｃｍ２以下とすることができ、これにより、貼り合わせ工程を経て製造される貼り合わせウェーハのボイド欠陥を抑制することができる。
Ｓ１…活性層用基板製造工程、Ｓ２…支持基板製造工程、Ｓ３…貼り合わせウェーハ製造工程、Ｓ２１…支持基板本体用意工程、Ｓ２２…酸化膜形成工程、Ｓ２３…多結晶シリコン層堆積工程、Ｓ２４…保護酸化膜形成工程、Ｓ２５…研磨工程、Ｓ２６…貼り合わせ前洗浄工程、Ｓ３１…貼り合わせ工程、２０…支持基板本体、２１…酸化膜、２２…多結晶シリコン層、２３…保護酸化膜、２４…支持基板、３０…貼り合わせウェーハ。
Claims (1)
- 活性層用基板と支持基板とを絶縁膜を介在させて貼り合わせてなる貼り合わせウェーハ用の支持基板であって、
支持基板本体と、
前記支持基板本体上に設けられた酸化膜と、
前記酸化膜上に設けられた多結晶シリコン層と、を備え、
研磨された前記多結晶シリコン層の表面を１０μｍ×１０μｍの面積領域で測定した二乗平均平方根粗さＲｑが０．５ｎｍ以下であり、前記多結晶シリコン層の厚みが１．５μｍ以上、２．０μｍ以下であり、前記多結晶シリコン層の表面でＫＬＡ－Ｔｅｎｃｏｒ社製ＳＰ－１のＤＩＣモードにて検出される２ｎｍ以上のピットの個数が１個／ｃｍ２以下である貼り合わせウェーハ用の支持基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024051515A JP7687481B2 (ja) | 2020-10-26 | 2024-03-27 | 貼り合わせウェーハ用の支持基板 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020179040A JP7626518B2 (ja) | 2020-10-26 | 2020-10-26 | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 |
| JP2024051515A JP7687481B2 (ja) | 2020-10-26 | 2024-03-27 | 貼り合わせウェーハ用の支持基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020179040A Division JP7626518B2 (ja) | 2020-10-26 | 2020-10-26 | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024072886A JP2024072886A (ja) | 2024-05-28 |
| JP7687481B2 true JP7687481B2 (ja) | 2025-06-03 |
Family
ID=81382545
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020179040A Active JP7626518B2 (ja) | 2020-10-26 | 2020-10-26 | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 |
| JP2024051515A Active JP7687481B2 (ja) | 2020-10-26 | 2024-03-27 | 貼り合わせウェーハ用の支持基板 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020179040A Active JP7626518B2 (ja) | 2020-10-26 | 2020-10-26 | 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US12400909B2 (ja) |
| EP (1) | EP4235747A4 (ja) |
| JP (2) | JP7626518B2 (ja) |
| KR (2) | KR102951904B1 (ja) |
| CN (1) | CN116868308A (ja) |
| WO (1) | WO2022091831A1 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559040B1 (en) | 1999-10-20 | 2003-05-06 | Taiwan Semiconductor Manufacturing Company | Process for polishing the top surface of a polysilicon gate |
| JP2005236247A (ja) | 2004-02-23 | 2005-09-02 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP2009259855A (ja) | 2008-04-11 | 2009-11-05 | Sony Corp | 有機半導体素子及びその製造方法 |
| JP2017084887A (ja) | 2015-10-26 | 2017-05-18 | 日立オートモティブシステムズ株式会社 | 多結晶材表面の加工方法およびそれを用いて加工された多結晶材の接合方法 |
| JP2017228686A (ja) | 2016-06-23 | 2017-12-28 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3959877B2 (ja) | 1999-01-06 | 2007-08-15 | 株式会社Ｓｕｍｃｏ | 張り合わせ誘電体分離ウェーハの製造方法 |
| US7268463B2 (en) * | 2005-07-28 | 2007-09-11 | Freescale Semiconductor, Inc. | Stress release mechanism in MEMS device and method of making same |
| JP6179530B2 (ja) | 2015-01-23 | 2017-08-16 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
-
2020
- 2020-10-26 JP JP2020179040A patent/JP7626518B2/ja active Active
-
2021
- 2021-10-18 WO PCT/JP2021/038375 patent/WO2022091831A1/ja not_active Ceased
- 2021-10-18 KR KR1020237013212A patent/KR102951904B1/ko active Active
- 2021-10-18 CN CN202180073159.4A patent/CN116868308A/zh active Pending
- 2021-10-18 KR KR1020267003583A patent/KR20260025422A/ko active Pending
- 2021-10-18 US US18/032,247 patent/US12400909B2/en active Active
- 2021-10-18 EP EP21885950.2A patent/EP4235747A4/en active Pending
-
2024
- 2024-03-27 JP JP2024051515A patent/JP7687481B2/ja active Active
-
2025
- 2025-07-30 US US19/285,482 patent/US20250357186A1/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559040B1 (en) | 1999-10-20 | 2003-05-06 | Taiwan Semiconductor Manufacturing Company | Process for polishing the top surface of a polysilicon gate |
| JP2005236247A (ja) | 2004-02-23 | 2005-09-02 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| JP2009259855A (ja) | 2008-04-11 | 2009-11-05 | Sony Corp | 有機半導体素子及びその製造方法 |
| JP2017084887A (ja) | 2015-10-26 | 2017-05-18 | 日立オートモティブシステムズ株式会社 | 多結晶材表面の加工方法およびそれを用いて加工された多結晶材の接合方法 |
| JP2017228686A (ja) | 2016-06-23 | 2017-12-28 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US12400909B2 (en) | 2025-08-26 |
| EP4235747A4 (en) | 2024-11-20 |
| KR102951904B1 (ko) | 2026-04-10 |
| JP2022070034A (ja) | 2022-05-12 |
| US20230395423A1 (en) | 2023-12-07 |
| CN116868308A (zh) | 2023-10-10 |
| KR20230070027A (ko) | 2023-05-19 |
| KR20260025422A (ko) | 2026-02-24 |
| JP7626518B2 (ja) | 2025-02-04 |
| US20250357186A1 (en) | 2025-11-20 |
| WO2022091831A1 (ja) | 2022-05-05 |
| JP2024072886A (ja) | 2024-05-28 |
| EP4235747A1 (en) | 2023-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101446517B1 (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| JP4552858B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2009176860A (ja) | 貼り合わせウェーハの製造方法 | |
| JP5499428B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2009272471A (ja) | 貼り合わせウェーハの製造方法 | |
| CN107615445A (zh) | 绝缘体上硅晶圆的制造方法 | |
| EP3522202B1 (en) | Bonded soi wafer manufacturing method | |
| JP2004087768A (ja) | Ｓｏｉウエーハの製造方法 | |
| EP3993018B1 (en) | Method of manufacture of a semiconductor on insulator structure | |
| JP7687481B2 (ja) | 貼り合わせウェーハ用の支持基板 | |
| JP2008066500A (ja) | 貼り合わせウェーハおよびその製造方法 | |
| KR20230005360A (ko) | 접합 웨이퍼용의 지지 기판 | |
| JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2010129839A (ja) | 貼り合わせウェーハの製造方法 | |
| JP7529000B2 (ja) | 積層ウェーハの製造方法 | |
| JP5597915B2 (ja) | 貼り合わせウェーハの製造方法 | |
| CN112951709B (zh) | 一种半导体衬底、电子元器件以及半导体衬底的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240327 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250505 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7687481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |