Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7693338B2 - 表示装置 - Google Patents
[go: Go Back, main page]

JP7693338B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7693338B2
JP7693338B2 JP2021037800A JP2021037800A JP7693338B2 JP 7693338 B2 JP7693338 B2 JP 7693338B2 JP 2021037800 A JP2021037800 A JP 2021037800A JP 2021037800 A JP2021037800 A JP 2021037800A JP 7693338 B2 JP7693338 B2 JP 7693338B2
Authority
JP
Japan
Prior art keywords
layer
electrode
barrier layer
display device
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021037800A
Other languages
English (en)
Other versions
JP2022138030A (ja
Inventor
純 藤吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JDI Design and Development GK
Original Assignee
JDI Design and Development GK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JDI Design and Development GK filed Critical JDI Design and Development GK
Priority to JP2021037800A priority Critical patent/JP7693338B2/ja
Priority to CN202210169342.0A priority patent/CN115050778B/zh
Priority to US17/653,350 priority patent/US12433108B2/en
Publication of JP2022138030A publication Critical patent/JP2022138030A/ja
Application granted granted Critical
Publication of JP7693338B2 publication Critical patent/JP7693338B2/ja
Priority to US19/317,871 priority patent/US20260020450A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H10K50/171—Electron injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本開示は、表示装置に関する。
近年、プラスチックなどの有機材料で形成されるフレキシブルな基板を用いた表示装置が提案されている。このような表示装置においては、発光素子として、例えば、有機ＥＬ（Electro-Luminescence）素子が用いられる。このような有機ＥＬ素子は、水分の浸入により劣化し得る。特に、有機材料で形成される基板を用いる場合には、ガラスなどの無機材料で形成される基板を用いる場合より、基板における水分の浸入を抑制しにくい。このため、基板側から、有機ＥＬ素子に水分が浸入するおそれがある。
特許文献１に記載された画像表示装置においては、有機ＥＬ素子に含まれる発光層と、薄膜トランジスタを覆う有機平坦化膜との間に無機絶縁膜を配置することで、有機平坦化膜から発光層への水分の浸入を抑制しようとしている。
特開２０１６－２４８８７号公報
しかしながら、特許文献１に記載された画像表示装置においては、無機絶縁膜の上面に配置される電極膜を形成する際に、有機平坦化膜が熱せられることにより、有機平坦化膜においてガスが発生する。このガスが無機絶縁膜を透過できずに有機平坦化膜に留まることで、無機絶縁膜に応力が加わる。このため、無機絶縁膜が有機平坦化膜から剥がれるおそれがある。
本開示は、上記の問題を解決するためになされたものであり、発光層への水分を抑制し、かつ、積層構造において生じる応力を抑制できる表示装置を提供する。
上記目的を達成するために、本開示の一態様に係る表示装置は、フレキシブルな第１基板と、前記第１基板の一方の主面の上方に配置され、無機材料で形成される第１下方バリア層と、前記第１下方バリア層の上方に配置される薄膜トランジスタを含む薄膜トランジスタ層と、前記薄膜トランジスタ層の上方に配置され、有機材料で形成される第１平坦化層と、前記第１平坦化層の上方に配置され、無機材料で形成される第１バリア層と、前記第１バリア層の上方に配置される第１電極と、前記第１電極の上方に配置される第２電極と、前記第１電極及び前記第２電極の間に配置され、前記第１電極及び前記第２電極を介して電流が供給されることによって発光する発光層とを備え、前記第１平坦化層には、前記第１平坦化層を貫通する第１貫通部が形成されており、前記第１バリア層には、前記第１バリア層を貫通し、少なくとも一部が前記第１貫通部と接続される第２貫通部が形成されており、前記第１貫通部及び前記第２貫通部には、前記第１電極の一部が充填されており、前記第１基板の前記主面の平面視において、前記第２貫通部の面積は、前記第１電極の面積の３０％以上である。
また、上記目的を達成するために、本開示の他の一態様に係る表示装置は、フレキシブルな第１基板と、前記第１基板の一方の主面の上方に配置され、無機材料で形成される第１下方バリア層と、前記第１下方バリア層の上方に配置される薄膜トランジスタを含む薄膜トランジスタ層と、前記薄膜トランジスタ層の上方に配置され、有機材料で形成される第１平坦化層と、前記第１平坦化層の上方に配置され、無機材料で形成される第１バリア層と、前記第１バリア層の上方に配置される第１電極と、前記第１電極の上方に配置される第２電極と、前記第１電極及び前記第２電極の間に配置され、前記第１電極及び前記第２電極を介して電流が供給されることによって発光する発光層と、前記薄膜トランジスタ層及び前記第１平坦化層の間に配置され、有機材料で形成される第２平坦化層と、前記第２平坦化層及び前記第１平坦化層の間に配置され、無機材料で形成される第２バリア層と、前記第２バリア層及び前記第１平坦化層の間に配置される中継電極とを備え、前記第１平坦化層には、前記第１平坦化層を貫通する第１貫通部が形成されており、前記第１バリア層には、前記第１バリア層を貫通し、少なくとも一部が第１貫通部と接続される第２貫通部が形成されており、前記第２平坦化層には、前記第２平坦化層を貫通する第３貫通部が形成されており、前記第２バリア層には、前記第２バリア層を貫通し、少なくとも一部が第３貫通部と接続される第４貫通部が形成されており、前記第１貫通部及び前記第２貫通部には、前記第１電極の一部が充填されており、前記第３貫通部及び前記第４貫通部には、前記中継電極の一部が充填されており、前記第１基板の前記主面の平面視において、前記第４貫通部の少なくとも一部は、前記第２貫通部と異なる位置に配置され、前記中継電極は、前記第１電極と、前記第１貫通部において電気的に接続される。
本開示によれば、発光層への水分の浸入を抑制し、かつ、積層構造において生じる応力を抑制できる表示装置を提供できる。
図１は、実施の形態１に係る表示装置の全体構成の一例を示すブロック図である。 図２は、実施の形態１に係るサブ画素の構成の一例を示す模式的な平面図である。 図３は、実施の形態１に係るサブ画素の積層構造を示す模式的な断面図である。 図４は、実施の形態１に係る表示装置の製造方法の流れを示すフローチャートである。 図５は、実施の形態２に係る表示装置のサブ画素の積層構造を示す模式的な断面図である。 図６は、実施の形態３に係る表示装置のサブ画素の構成の一例を示す模式的な平面図である。 図７は、実施の形態３に係る表示装置のサブ画素の積層構造を示す模式的な断面図である。 図８は、実施の形態４に係る表示装置のサブ画素の構成の一例を示す模式的な平面図である。 図９は、実施の形態４に係る表示装置のサブ画素の積層構造を示す模式的な断面図である。 図１０は、実施の形態５に係る表示装置のサブ画素の構成の一例を示す模式的な平面図である。 図１１は、実施の形態５に係る表示装置のサブ画素の積層構造を示す模式的な断面図である。 図１２は、実施の形態６に係る表示装置のサブ画素の積層構造を示す模式的な断面図である。
以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに接する状態で配置される場合にも適用される。
（実施の形態１）
実施の形態１に係る表示装置について説明する。
［１－１．全体構成］
まず、本実施の形態に係る表示装置の全体構成について図１を用いて説明する。図１は、本実施の形態に係る表示装置１の全体構成の一例を示すブロック図である。
本実施の形態に係る表示装置１は、図１に示されるように、表示部１２と、ゲートドライバ１３と、データドライバ１５と、コントローラ１６と、電源１７とを備える。本実施の形態では、表示装置１は、アクティブマトリクス型のカラー表示装置である。
表示部１２は、マトリクス状に配置される複数の画素１０を有する画像表示部である。複数の画素１０の各々は、少なくとも一つのサブ画素を有する。本実施の形態では、複数の画素１０の各々は、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応するサブ画素１１Ｒ、１１Ｇ、１１Ｂを有する。複数の画素１０の各々は、当該画素の発光を制御する画素回路を含む。各画素回路は、一つ以上のサブ画素回路を有する。サブ画素１１Ｒ、１１Ｇ、１１Ｂの各々は、当該サブ画素の発光を制御するサブ画素回路を含む。
表示部１２は、マトリクスの各行に配置される複数の画素１０に含まれる画素回路に接続される少なくとも１本の制御信号線ｃｓ（ｉ）（ｉは１以上Ｎ以下の整数。Ｎはマトリクスの行数を示す１より大きい整数。）を有する。制御信号線ｃｓ（ｉ）は、ゲートドライバ１３から供給される制御信号を、画素１０へ伝達する。
表示部１２は、マトリクスの各列に配置される複数の画素１０の各々の画素回路に接続される３本のデータ信号線Ｌｄｒ（ｊ）、Ｌｄｇ（ｊ）、Ｌｄｂ（ｊ）（ｊは１以上Ｍ以下の整数。Ｍはマトリクスの列数を示す１より大きい整数。）を有する。データ信号線Ｌｄｒ（ｊ）、Ｌｄｇ（ｊ）、Ｌｄｂ（ｊ）は、それぞれデータドライバ１５から供給されるＲ、Ｇ、Ｂの発光輝度に関連するデータ信号を、画素１０の画素回路へ伝達する。
コントローラ１６は、外部から映像信号を受信し、当該映像信号に対応する各フレームの画像を表示部１２において表示するための信号を、ゲートドライバ１３及びデータドライバ１５へ供給する。
ゲートドライバ１３は、コントローラ１６からの信号に基づいて、表示部１２に制御信号を出力する回路である。ゲートドライバ１３は、１水平周期毎に一つの駆動パルスを順次出力する。
データドライバ１５は、コントローラ１６からの信号に基づいて、表示部１２にデータ信号を出力する回路である。
電源１７は、表示部１２、ゲートドライバ１３、データドライバ１５、及びコントローラ１６へ、電力などを供給する。
［１－２．サブ画素の構成］
続いてサブ画素１１Ｒの構成について図２及び図３を用いて説明する。図２は、本実施の形態に係るサブ画素１１Ｒの構成の一例を示す模式的な平面図である。図２は、後述する第１基板２１の主面２１ａの平面視におけるサブ画素１１Ｒの平面図である。図２には、サブ画素１１Ｒが備える第１電極７１の輪郭、並びに、第１貫通部５１ｈ及び第２貫通部６１ｈの輪郭が点線で示されている。図３は、本実施の形態に係るサブ画素１１Ｒの積層構造を示す模式的な断面図である。図３には、図２のＩＩＩ－ＩＩＩ線における断面が示される。なお、図２以降の各図には、Ｘ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は、右手系の直交座標系を示す。本実施の形態では、画素１０が有するサブ画素１１Ｒ、１１Ｇ、１１Ｂは、互いに同一の構成を有している。以下、画素１０の構成について、サブ画素１１Ｒに着目して説明する。
図３に示されるように、本実施の形態に係る表示装置１のサブ画素１１Ｒは、第１基板２１と、第１下方バリア層３１と、薄膜トランジスタ層４０と、第１平坦化層５１と、第１バリア層６１と、第１電極７１と、発光層７４と、第２電極７２とを備える。本実施の形態では、サブ画素１１Ｒは、バンク８０をさらに備える。
第１基板２１は、サブ画素１１Ｒの基台となるフレキシブルな板状部材である。第１基板２１は、主面２１ａ及び２１ｂを有する。第１基板２１として、例えば、芳香族ポリイミドやフッ化ポリイミドなどのポリイミド系樹脂、アクリル系樹脂などの有機材料を含む基板を用いることができる。
第１下方バリア層３１は、第１基板２１の一方の主面２１ａの上方に配置され、無機材料で形成される絶縁層である。第１下方バリア層３１として、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）などの無機材料膜を用いることができる。第１下方バリア層３１により、第１基板２１から発光層７４へ水分が浸入することを抑制できる。
薄膜トランジスタ層４０は、第１下方バリア層３１の上方に配置される層であり、薄膜トランジスタなどを含む回路が形成されている。薄膜トランジスタ層４０は、サブ画素回路の主要部を含む。薄膜トランジスタ層４０は、例えば、酸化物半導体などを含む半導体層、絶縁層、及び導電層を含む。
第１平坦化層５１は、薄膜トランジスタ層４０の上方に配置され、有機材料で形成される絶縁層である。第１平坦化層５１には、第１平坦化層５１を貫通する第１貫通部５１ｈが形成されている。第１平坦化層５１は、例えば、フッ化ポリイミドなどのポリイミド系樹脂、アクリル系樹脂などの有機材料で形成される。
第１バリア層６１は、第１平坦化層５１の上方に配置され、無機材料で形成される絶縁層である。第１バリア層６１として、シリコン酸化物、シリコン窒化物などの無機材料膜を用いることができる。第１バリア層６１は、第１平坦化層５１及びその下方の層から発光層７４への水分の浸入を抑制する。
第１バリア層６１には、第１バリア層６１を貫通し、少なくとも一部が第１貫通部５１ｈと接続される第２貫通部６１ｈが形成されている。このように、第１バリア層６１には、第２貫通部６１ｈが形成されているが、第２貫通部６１ｈには、第１電極７１の一部が充填されているため、第２貫通部６１ｈを介して発光層７４へ水分が浸入することを抑制できる。
また、図２に示されるように、第１基板２１の主面２１ａの平面視において、第２貫通部６１ｈの面積は、第１電極７１の面積の３０％以上である。第２貫通部６１ｈの面積は、第１電極７１の面積の５０％以上であってもよい。また、第２貫通部６１ｈの面積は、第１電極７１の面積の７０％以上であってもよい。第２貫通部６１ｈの面積と、第１電極７１の面積との関係による効果については後述する。
第１電極７１は、第１バリア層６１の上方に配置される導電層である。第１電極７１と第２電極７２とは、発光層７４に電流を供給する電極として機能する。本実施の形態では、第１電極７１は、第２電極７２より高い電位が印加される陽極である。第１電極７１は、第１貫通部５１ｈ及び第２貫通部６１ｈにも配置される。言い換えると、第１貫通部５１ｈ及び第２貫通部６２ｈには、第１電極７１の一部が充填される。本実施の形態では、第１電極７１は、第１貫通部５１ｈ及び第２貫通部６１ｈを介して、薄膜トランジスタ層４０に含まれる導電層と電気的に接続される。このように、第１貫通部５１ｈ及び第２貫通部６１ｈは、コンタクトホールとして機能する。第１電極７１は、例えば、Ａｇ合金、Ａｌなどの発光層７４で発生する光に対する反射率が高い金属材料で形成される。これにより、発光層７４で発生した光を効率よく利用することができる。
第２電極７２は、第１電極７１の上方に配置される導電層である。第２電極７２は、発光層７４に電流を供給する電極として機能する。本実施の形態では、第２電極７２は、第１電極７１より低い電位が印加される陰極である。第２電極７２は、例えば、酸化インジウムスズ（ＩＴＯ）などの発光層７４で発生する光に対して透光性を有する導電材料で形成される。
発光層７４は、第１電極７１及び第２電極７２の間に配置され、第１電極７１及び第２電極７２を介して電流が供給されることによって発光する層である。発光層７４は、例えば、正孔注入層、正孔輸送層、有機ＥＬ層、電子輸送層、電子注入層などを含む。これにより、発光層７４と、第１電極７１と、第２電極７２とで有機ＥＬ素子を形成することができる。なお、発光層７４は、無機材料層を含んでもよい。なお、本実施の形態では、発光層７４は、バンク８０で囲まれた領域内に配置されるが、バンク８０の上方にも配置されてもよい。
バンク８０は、画素１０及びサブ画素１１Ｒ、１１Ｇ及び１１Ｂを区画する壁状の絶縁層である。言い換えると、バンク８０は、隣り合うサブ画素間の境界上に配置される。バンク８０は、例えば、フッ化ポリイミド系材料、アクリル材料、フェノール樹脂などを用いて形成される。バンク８０で囲まれた領域内に第１電極７１及び発光層７４が配置される。なお、図３に示されるように第２電極７２は、発光層７４及びバンク８０の上方に配置される。つまり、第２電極７２は、表示部１２のうち、複数の画素１０が配置される領域の全面に配置される。
なお、第２電極７２の上方に他の層などが形成されてもよい。例えば、第２電極７２の上方に偏光板などが配置されてもよい。また、第２電極７２と偏光板との間に樹脂膜、無機バリア膜などが配置されてもよい。また、偏光板と第２電極７２との間に偏光板を接着するための粘着剤などが配置されてもよい。
［１－３．製造方法］
次に、本実施の形態に係る表示装置１の製造方法について図４を用いて説明する。図４は、本実施の形態に係る表示装置１の製造方法の流れを示すフローチャートである。
図４に示されるように、まず、第１基板２１を準備する（Ｓ１０）。
続いて、第１基板２１の主面２１ａの上方に配置される第１下方バリア層３１を形成する（Ｓ１２）。具体的には、第１下方バリア層３１として、シリコン酸化膜、シリコン窒化膜などを、第１基板２１の主面２１ａの、少なくとも複数の画素１０が対応する領域に成膜する。第１下方バリア層３１は、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて形成することができる。
続いて、第１下方バリア層３１の上方に配置され、薄膜トランジスタを含む薄膜トランジスタ層４０を形成する（Ｓ１４）。具体的には、薄膜トランジスタ層４０に含まれる各導電層、各絶縁層、及び、各半導体層を形成する。各導電層及び各半導体層は、例えば、スパッタ法などを用いて形成することができる。各絶縁層は、例えば、プラズマＣＶＤ法などを用いて形成することができる。また、各層のパターニングは、例えば、フォトリソグラフィ法、及び、エッチング法などを用いて行うことができる。
続いて、薄膜トランジスタ層４０の上方に配置される第１平坦化層５１を形成する（Ｓ１６）。例えば、ポリイミド系の樹脂を溶媒に溶解させた溶液を薄膜トランジスタ層４０上に塗布し、その後、焼成することによって第１平坦化層５１を成膜する。
続いて、第１平坦化層５１に、第１平坦化層５１を貫通する第１貫通部５１ｈを形成する（Ｓ１８）。第１貫通部５１ｈは、例えば、フォトリソグラフィ法、及び、エッチング法などを用いて形成できる。なお、第１貫通部５１ｈは、第１平坦化層５１を形成する際に同時に形成されてもよい。例えば、ポリイミド系の樹脂を露光及び現像することにより、第１平坦化層５１を形成すると同時に、第１貫通部５１ｈをパターニングしてもよい。
続いて、第１平坦化層５１の上方に第１バリア層６１を形成する（Ｓ２０）。具体的には、第１バリア層６１として、シリコン酸化膜、シリコン窒化膜などを、第１平坦化層５１上に成膜する。第１バリア層６１は、例えば、プラズマＣＶＤ法などを用いて形成することができる。
続いて、第１バリア層６１に、第１バリア層６１を貫通する第２貫通部６１ｈを形成する（Ｓ２２）。第２貫通部６１ｈは、例えば、フォトリソグラフィ法、及び、エッチング法などを用いて形成できる。
続いて、第１バリア層６１の上方に第１電極７１を形成する（Ｓ２４）。具体的には、第１バリア層６１の上面及び第１貫通部５１ｈ及び第２貫通部６１ｈの内部にスパッタ法などを用いてＡｇ合金膜などの導電膜を形成した後、フォトリソグラフィ法及びエッチング法などを用いて当該導電膜を所定形状にパターニングすることで第１電極７１を形成する。このような第１電極７１を形成する際に、第２貫通部６１ｈの近傍の第１平坦化層５１が加熱される。これに伴い、第２貫通部６１ｈの近傍における第１平坦化層５１からガスが発生する。発生したガスは、第１バリア層６１及び第１電極７１によって閉じ込められるため、第２貫通部６１ｈの近傍の第１バリア層６１に応力が発生する。しかしながら、本実施の形態では、平面視における第２貫通部６１ｈの面積が第１電極７１の面積の３０％以上であるため、応力を比較的広い範囲に分散させることができる。したがって、応力による第１バリア層６１の剥がれ、及び、亀裂を抑制できる。また、第２貫通部６１ｈに充填された第１電極７１は、亀裂が発生しにくく、水分バリア性がＳｉＮなどの無機膜よりも高い金属材料で形成されているため、第２貫通部６１ｈから、発光層７４へ水分が浸入することを抑制できる。
続いて、第１バリア層６１の上方にバンクを形成する（Ｓ２６）。具体的には、第１バリア層６１の上方の全面に、つまり、第１バリア層６１上及び第１電極７１上に、フェノール樹脂を溶媒に溶解させた溶液を一様に塗布した後、露光及び現像を行うことで所定形状のバンク８０を形成する。
続いて、第１電極７１の上方に発光層７４を形成する（Ｓ２８）。具体的には、バンク８０で囲まれた領域内に、発光層７４を形成する。発光層７４に含まれる各有機材料層は、例えば、インクジェットによる塗布法（言い換えると、印刷法）を用いて形成することができる。なお、発光層７４の一部は、バンク８０上にも形成されてもよい。
続いて、発光層７４及びバンク８０の上方に第２電極７２を形成する（Ｓ３０）。具体的には、発光層７４及びバンク８０上の全面に、スパッタ法などを用いて第２電極７２を形成する。
以上のような製造方法によって、表示装置１の表示部１２を製造することができる。
［１－４．まとめ］
以上のように、本実施の形態に係る表示装置１は、フレキシブルな第１基板２１と、第１基板２１の一方の主面２１ａの上方に配置され、無機材料で形成される第１下方バリア層３１と、第１下方バリア層３１の上方に配置される薄膜トランジスタを含む薄膜トランジスタ層４０と、薄膜トランジスタ層４０の上方に配置され、有機材料で形成される第１平坦化層５１と、第１平坦化層５１の上方に配置され、無機材料で形成される第１バリア層６１と、第１バリア層６１の上方に配置される第１電極７１と、第１電極７１の上方に配置される第２電極７２と、第１電極７１及び第２電極７２の間に配置され、第１電極７１及び第２電極７２を介して電流が供給されることによって発光する発光層７４とを備える。第１平坦化層５１には、第１平坦化層５１を貫通する第１貫通部５１ｈが形成されている。第１バリア層６１には、第１バリア層６１を貫通し、少なくとも一部が第１貫通部５１ｈと接続される第２貫通部６１ｈが形成されている。第１貫通部５１ｈ及び第２貫通部６１ｈには、第１電極７１の一部が充填されている。第１基板２１の主面２１ａの平面視において、第２貫通部６１ｈの面積は、第１電極７１の面積の３０％以上である。
このように、発光層７４の下方に第１バリア層６１が配置され、第１バリア層６１に形成された第２貫通部６１ｈには、第１電極７１が充填されるため、第１バリア層６１より下方から発光層７４への水分の浸入を抑制できる。また、第１電極７１を形成する際に、第２貫通部６１ｈの近傍の第１平坦化層５１が加熱される。これに伴い、第２貫通部６１ｈの近傍における第１平坦化層５１からガスが発生する。発生したガスは、第１バリア層６１によって閉じ込められるため、第２貫通部６１ｈの近傍の第１バリア層６１に応力が発生する。従来、平面視における第２貫通部６１ｈのうち第１バリア層６１を貫通する部分の面積は、要求されるコンタクト抵抗値を確保しつつ、水分バリアのためなるべく広い面積の第１バリア層６１で覆う思想であったため、第１電極７１の面積の数％程度とされたので、第１バリア層６１の第２貫通部６１ｈ近傍に応力が加わり、第１バリア層６１が剥がれる虞があった。しかしながら、本実施の形態では、平面視における第２貫通部６１ｈのうち第１バリア層６１を貫通する部分の面積が第１電極７１の面積の３０％以上であるため、応力を比較的広い範囲に分散させることができる。したがって、応力による第１バリア層６１の剥がれ、及び、亀裂を抑制できる。
（実施の形態２）
実施の形態２に係る表示装置について説明する。本実施の形態に係る表示装置は、薄膜トランジスタ層４０の下方に第１下方バリア層３１に加えて、さらにもう一層のバリア層を備える点において実施の形態１に係る表示装置１と相違する。以下、本実施の形態に係る表示装置について、実施の形態１に係る表示装置１との相違点を中心に図５を用いて説明する。図５は、本実施の形態に係る表示装置のサブ画素１１１Ｒの積層構造を示す模式的な断面図である。
図５に示されるように、本実施の形態に係るサブ画素１１１Ｒは、実施の形態１に係るサブ画素１１Ｒと同様に、第１基板２１と、第１下方バリア層３１と、薄膜トランジスタ層４０と、第１平坦化層５１と、第１バリア層６１と、第１電極７１と、発光層７４と、第２電極７２と、バンク８０とを備える。本実施の形態では、サブ画素１１１Ｒは、第２基板１２２と、第２下方バリア層１３２とをさらに備える。
第２基板１２２は、第１下方バリア層３１及び薄膜トランジスタ層４０の間に配置されるフレキシブルな板状部材である。第２基板１２２として、例えば、フッ化ポリイミドなどのポリイミド系樹脂、アクリル系樹脂などの有機材料を含む基板を用いることができる。
第２下方バリア層１３２は、第２基板１２２及び薄膜トランジスタ層４０の間に配置され、無機材料で形成される絶縁層である。第２下方バリア層１３２として、シリコン酸化物、シリコン窒化物などの無機材料膜を用いることができる。
以上のように、本実施の形態に係る表示装置は、第１下方バリア層３１に加えて、第２下方バリア層１３２を備える。これにより、第１下方バリア層３１及び第２下方バリア層１３２の一方のバリア層に亀裂などが生じた場合にも、第１基板２１から発光層７４へ向かう水分の浸入を、他方のバリア層によって抑制できる。したがって、発光層７４への水分の浸入をより一層確実に抑制できる。
（実施の形態３）
実施の形態３に係る表示装置について説明する。本実施の形態に係る表示装置は、第１貫通部の形状において、実施の形態１に係る表示装置１と相違する。以下、本実施の形態に係る表示装置について、実施の形態１に係る表示装置１との相違点を中心に図６及び図７を用いて説明する。図６は、本実施の形態に係る表示装置のサブ画素２１１Ｒの構成の一例を示す模式的な平面図である。図６には、サブ画素２１１Ｒが備える第１電極２７１の輪郭、並びに、第１貫通部５１ｈ及び第２貫通部２６１ｈの輪郭が点線で示されている。図７は、本実施の形態に係る表示装置のサブ画素２１１Ｒの積層構造を示す模式的な断面図である。図７には、図６のＶＩＩ－ＶＩＩ線における断面が示される。
図７に示されるように、本実施の形態に係るサブ画素２１１Ｒは、第１基板２１と、第１下方バリア層３１と、薄膜トランジスタ層４０と、第１平坦化層５１と、第１バリア層２６１と、第１電極２７１と、発光層７４と、第２電極７２と、バンク８０とを備える。
本実施の形態に係る第１バリア層２６１は、実施の形態１に係る第１バリア層６１と同様に、第１平坦化層５１の上方に配置され、無機材料で形成される絶縁層である。本実施の形態に係る第１バリア層２６１には、第１バリア層２６１を貫通する第２貫通部２６１ｈが形成されている。第２貫通部２６１ｈは、図６及び図７に示されるように、第１電極２７１の長手方向（つまり、図６のＹ軸方向）に沿って延びる長尺状の複数の貫通孔２６１ｈａ、２６１ｈｂ及び２６１ｈｃを含む。
本実施の形態に係る第１電極２７１は、図７に示されるように、第１バリア層２６１の上方に配置される導電層である。第１電極２７１の一部は、第１貫通部５１ｈ及び第２貫通部２６１ｈに充填される。
上述したとおり、本実施の形態に係る第２貫通部２６１ｈは、第１電極２７１の長手方向に沿って延びる長尺状の複数の貫通孔２６１ｈａ、２６１ｈｂ及び２６１ｈｃを含む。これにより、第１電極２７１と、第１バリア層２６１及び第１平坦化層５１との接触面積を、実施の形態１に係る第１電極７１と、第１バリア層６１及び第１平坦化層５１との接触面積より増大させることができる。したがって、第１電極２７１と第１バリア層２６１及び第１平坦化層５１との密着性（言い換えると接合強度）を高めることができるため、第１電極２７１の剥がれを抑制できる。なお、第２貫通部２６１ｈが含む複数の貫通孔のうち、一部の貫通孔は第１貫通部５１ｈと接続されていなくてもよい。本実施の形態では、貫通孔２６１ｈｂは、第１貫通部５１ｈと接続されているが、貫通孔２６１ｈａ及び２６１ｈｃは、第１貫通部５１ｈと接続されていない。
また、貫通孔２６１ｈａ、２６１ｈｂ及び２６１ｈｃの各々は、第１電極２７１の長手方向に沿って延びる。第１電極２７１の上面のうち、各貫通孔の上方に位置する部分は、わずかに凹み得る。つまり、第１電極２７１の上面には、第１電極２７１の長手方向に沿って延びる凹みが形成され得る。このような第１電極２７１の上面にインクジェットによる塗布法を用いて発光層７４を形成する場合、当該凹みの長手方向に交差する方向に沿って発光層７４の原料となる溶液を塗布すると、当該凹みにおいて、溶液が塗布されない部分が発生し得る。
本実施の形態では、各貫通孔が第１電極２７１の長手方向に沿って延びるため、当該凹みも第１電極２７１の長手方向に沿って延びる。一般に、サブ画素２１１Ｒの長手方向、つまり、第１電極２７１の長手方向に沿って溶液が塗布されるため、本実施の形態に係る発光層７４の形成時には、凹みの長手方向に沿って、溶液が塗布される。したがって、凹みにおいて溶液の塗布が途切れることを低減できる。これにより、発光層７４の膜厚の均一性を高めることができる。
（実施の形態４）
実施の形態４に係る表示装置について説明する。本実施の形態に係る表示装置は、第１貫通部の形状において、実施の形態１に係る表示装置１と相違する。以下、本実施の形態に係る表示装置について、実施の形態１に係る表示装置１との相違点を中心に図８を用いて説明する。図８は、本実施の形態に係る表示装置のサブ画素３１１Ｒの構成の一例を示す模式的な平面図である。図８には、サブ画素３１１Ｒが備える第１電極３７１の輪郭、並びに、第１貫通部５１ｈ及び第２貫通部３６１ｈの輪郭が点線で示されている。図９は、本実施の形態に係る表示装置のサブ画素３１１Ｒの積層構造を示す模式的な断面図である。図９には、図８のＩＸ－ＩＸ線における断面が示される。
図９に示されるように、本実施の形態に係るサブ画素３１１Ｒは、第１基板２１と、第１下方バリア層３１と、薄膜トランジスタ層４０と、第１平坦化層５１と、第１バリア層３６１と、第１電極３７１と、発光層７４と、第２電極７２と、バンク８０とを備える。
本実施の形態に係る第１バリア層３６１は、実施の形態１に係る第１バリア層６１と同様に、第１平坦化層５１の上方に配置され、無機材料で形成される絶縁層である。本実施の形態に係る第１バリア層３６１には、第１バリア層３６１を貫通する第２貫通部３６１ｈが形成されている。第２貫通部３６１ｈは、図８及び図９に示されるように、千鳥格子状に配置された複数の貫通孔３６１ｈａを含む。
本実施の形態に係る第１電極３７１は、図９に示されるように、第１バリア層３６１の上方に配置される導電層である。第１電極３７１の一部は、第１貫通部５１ｈ及び第２貫通部３６１ｈに充填される。
上述したとおり、本実施の形態に係る第２貫通部３６１ｈは、千鳥格子状に配置された複数の貫通孔３６１ｈａを含む。これにより、第１電極３７１と、第１バリア層３６１及び第１平坦化層５１との接触面積を、実施の形態１に係る第１電極７１と、第１バリア層６１及び第１平坦化層５１との接触面積より増大させることができる。したがって、第１電極３７１と第１バリア層３６１及び第１平坦化層５１との密着性（言い換えると接合強度）を高めることができるため、第１電極３７１の剥がれを抑制できる。
（実施の形態５）
実施の形態５に係る表示装置について説明する。本実施の形態に係る表示装置は、主に、薄膜トランジスタ層４０の上方に第１バリア層６１に加えて、さらにもう一層のバリア層を備える点において実施の形態１に係る表示装置１と相違する。以下、本実施の形態に係る表示装置について、実施の形態１に係る表示装置１との相違点を中心に図１０及び図１１を用いて説明する。図１０は、本実施の形態に係る表示装置のサブ画素４１１Ｒの構成の一例を示す模式的な平面図である。図１０には、サブ画素４１１Ｒが備える第１電極４７１及び中継電極４７３の輪郭、並びに、第１貫通部５１ｈ、第２貫通部４６１ｈ、第３貫通部４５２ｈ、及び第４貫通部４６２ｈの輪郭が点線で示されている。図１１は、本実施の形態に係る表示装置のサブ画素４１１Ｒの積層構造を示す模式的な断面図である。図１１には、図１０のＸＩ－ＸＩ線における断面が示される。
図１１に示されるように、本実施の形態に係るサブ画素４１１Ｒは、第１基板２１と、第１下方バリア層３１と、薄膜トランジスタ層４０と、第１平坦化層５１と、第１バリア層４６１と、第１電極４７１と、発光層７４と、第２電極７２と、バンク８０とを備える。本実施の形態では、サブ画素４１１Ｒは、第２平坦化層４５２と、第２バリア層４６２と、中継電極４７３とをさらに備える。
本実施の形態に係る第１バリア層４６１は、実施の形態１に係る第１バリア層６１と同様に、第１平坦化層５１の上方に配置され、無機材料で形成される絶縁層である。本実施の形態に係る第１バリア層４６１には、第１バリア層４６１を貫通する第２貫通部４６１ｈが形成されている。本実施の形態では、図１０に示されるように、第１基板２１の主面２１ａの平面視において、第２貫通部４６１ｈの面積は、第１電極４７１の面積の３０％以上でなくてもよい。
本実施の形態に係る第１電極４７１は、図１１に示されるように、第１バリア層４６１の上方に配置される導電層である。第１電極４７１の一部は、第１貫通部５１ｈ及び第２貫通部４６１ｈに充填される。
第２平坦化層４５２は、薄膜トランジスタ層４０及び第１平坦化層５１の間に配置され、有機材料で形成される絶縁層である。第２平坦化層４５２には、第２平坦化層４５２を貫通する第３貫通部４５２ｈが形成されている。第２平坦化層４５２は、例えば、フッ化ポリイミドなどのポリイミド系樹脂、アクリル系樹脂などの有機材料で形成される。
第２バリア層４６２は、第２平坦化層４５２及び第１平坦化層５１の間に配置され、無機材料で形成される絶縁層である。第２バリア層４６２として、シリコン酸化物、シリコン窒化物などの無機材料膜を用いることができる。第２バリア層４６２は、第２平坦化層４５２及びその下方の層から発光層７４への水分の浸入を抑制する。
第２バリア層４６２には、第２バリア層４６２を貫通し、少なくとも一部が第３貫通部４５２ｈと接続される第４貫通部４６２ｈが形成されている。このように、第２バリア層４６２には、第４貫通部４６２ｈが形成されているが、第４貫通部４６２ｈには、後述する中継電極４７３の一部が充填されているため、第４貫通部４６２ｈを介して発光層７４へ水分が浸入することを抑制できる。また、第１基板２１の主面２１ａの平面視において、第４貫通部４６２ｈの少なくとも一部は、第２貫通部４６１ｈと異なる位置に配置される。
中継電極４７３は、第２バリア層４６２及び第１平坦化層５１の間に配置される導電層である。本実施の形態では、中継電極４７３は、第３貫通部４５２ｈ及び第４貫通部４６２ｈを介して、薄膜トランジスタ層４０に含まれる導電層と電気的に接続される。このように、第３貫通部４５２ｈ及び第４貫通部４６２ｈは、コンタクトホールとして機能する。中継電極４７３は、例えば、Ａｇ合金、Ａｌなどの金属材料で形成される。中継電極４７３は、第３貫通部４５２ｈ及び第４貫通部４６２ｈにも配置される。言い換えると、第３貫通部４５２ｈ及び第４貫通部４６２ｈには、中継電極４７３の一部が充填されている。また、中継電極４７３は、第１電極４７１と、第１貫通部５１ｈにおいて電気的に接続される。これにより、第１電極４７１は、中継電極４７３を介して薄膜トランジスタ層４０に含まれる導電層と電気的に接続される。
以上のように、本実施の形態に係る表示装置は、第１バリア層４６１に加えて、第２バリア層４６２を備える。第２バリア層４６２に形成された第４貫通部４６２ｈには、中継電極４７３が充填されるため、第２平坦化層４５２から第４貫通部４６２ｈを介して発光層７４へ水分が浸入することを抑制できる。これにより、第１バリア層４６１及び第２バリア層４６２の一方のバリア層に亀裂などが生じた場合にも、第２平坦化層４５２から発光層７４へ向かう水分の浸入を、他方のバリア層によって抑制できる。したがって、発光層７４への水分の浸入をより一層確実に抑制できる。
また、本実施の形態に係る表示装置の製造方法に関して、実施の形態１に係る第１平坦化層５１、第１バリア層６１及び第１電極７１と同様の製造方法で、第２平坦化層４５２、第２バリア層４６２及び中継電極４７３を製造することができる。ここで、中継電極４７３を形成する際に、第４貫通部４６２ｈの近傍の第２平坦化層４５２が加熱される。これに伴い、第４貫通部４６２ｈの近傍における第２平坦化層４５２からガスが発生する。発生したガスは、第２バリア層４６２及び中継電極４７３によって閉じ込められるため、第４貫通部４６２ｈの近傍の第２バリア層４６２に応力が発生する。
しかしながら、本実施の形態では、第１基板２１の主面２１ａの平面視において、第４貫通部４６２ｈの少なくとも一部は、第２貫通部４６１ｈと異なる位置に配置される。これにより、応力の発生個所が、第４貫通部４６２ｈの近傍と、第２貫通部４６１ｈの近傍とに分散されるため、第１基板２１の主面２１ａの平面視において、第４貫通部４６２ｈと第２貫通部４６１ｈとが同一の位置に形成されている場合より、応力を分散させることができる。したがって、応力による第１バリア層４６１及び第２バリア層４６２の剥がれ、及び、亀裂を抑制できる。
（実施の形態６）
実施の形態６に係る表示装置について説明する。本実施の形態に係る表示装置は、第２バリア層に第２平坦化層から発生するガスを放出する貫通部が形成されている点において、実施の形態５に係る表示装置と相違する。以下、本実施の形態に係る表示装置について、実施の形態５に係る表示装置との相違点を中心に図１２を用いて説明する。図１２は、本実施の形態に係る表示装置のサブ画素５１１Ｒの積層構造を示す模式的な断面図である。
図１２に示されるように、本実施の形態に係るサブ画素５１１Ｒは、実施の形態５に係るサブ画素１１Ｒと同様に、第１基板２１と、第１下方バリア層３１と、薄膜トランジスタ層４０と、第１平坦化層５１と、第１バリア層４６１と、第２平坦化層４５２と、第２バリア層５６２と、中継電極４７３と、第１電極５７１と、発光層７４と、第２電極７２と、バンク８０とを備える。
本実施の形態に係る第２バリア層５６２は、第２平坦化層４５２及び第１平坦化層５１の間に配置され、無機材料で形成される絶縁層である。第２バリア層５６２には、第２バリア層５６２を貫通し、少なくとも一部が第３貫通部４５２ｈと接続される第４貫通部４６２ｈが形成されている。本実施の形態では、第２バリア層５６２には、第１貫通部５１ｈの下方に配置され、第２バリア層５６２を貫通し、中継電極４７３が充填されない第５貫通部５６２ａが形成されている。
以下、本実施の形態に係る第５貫通部５６２ａの効果について説明する。第５貫通部５６２ａは、例えば、中継電極４７３が形成される前に形成される。具体的には、第５貫通部５６２ａは、第２バリア層５６２が形成された後、第４貫通部４６２ｈと同時に、フォトリソグラフィ法及びエッチング法などを用いて形成される。続いて、中継電極４７３が形成される。中継電極４７３は、第３貫通部４５２ｈ及び第４貫通部４６２ｈには充填されるが、第５貫通部５６２ａには形成されない。中継電極４７３が形成される際に、第４貫通部４６２ｈの近傍の第２平坦化層４５２が加熱される。これに伴い、第４貫通部４６２ｈの近傍における第２平坦化層４５２からガスが発生する。本実施の形態では、第５貫通部５６２ａが形成されているため、発生したガスの少なくとも一部は、第５貫通部５６２ａを介して放出される。したがって、中継電極４７３を形成する際に発生するガスによって発生する応力を低減できる。
なお、第５貫通部５６２ａには、第１電極５７１が充填されるため、第５貫通部５６２ａを介して、第２平坦化層４５２から発光層７４へ水分が浸入することを抑制できる。また、第１基板２１の主面２１ａの平面視において、第５貫通部５６２ａの面積は、第４貫通部４６２ｈの面積より小さくてもよい。これにより、第５貫通部５６２ａに第１電極５７１を充填する際の第２平坦化層４５２の加熱を抑制できる。したがって、第２平坦化層４５２で発生するガスを低減できるため、第２バリア層５６２において発生する応力を低減できる。以上のように、本実施の形態では、第２平坦化層４５２から発光層７４への水分の浸入を抑制でき、かつ、第２バリア層５６２において発生する応力を抑制できる。したがって、第２バリア層５６２の剥がれ、及び、亀裂をより一層抑制できる。
（その他の実施の形態）
以上、本開示に係る表示装置について、実施の形態に基づいて説明したが、本開示に係る表示装置などは、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る処理回路などを内蔵した各種機器も本開示に含まれる。
例えば、上記実施の形態２に係る第２基板１２２及び第２下方バリア層１３２を、上記実施の形態３～実施の形態６に係る表示装置に適用してもよい。
また、上記実施の形態５及び実施の形態６に係る表示装置の第１基板２１の主面２１ａの平面視において、第２貫通部４６１ｈの面積は、第１電極４７１又は５７１の面積の３０％以上であってもよい。
また、上記各実施の形態では、画素は、三個のサブ画素を有したが、画素が有するサブ画素の個数は、一個以上であればよい。例えば、画素は、Ｒ、Ｇ、Ｂ、Ｗ（白）の発光色に対応する四個のサブ画素を有してもよい。
本開示は、例えばフレキシブルな有機ＥＬフラットパネルディスプレイに有用である。
１ 表示装置
１０ 画素
１１Ｂ、１１Ｇ、１１Ｒ、１１１Ｒ、２１１Ｒ、３１１Ｒ、４１１Ｒ、５１１Ｒ サブ画素
１２ 表示部
１３ ゲートドライバ
１５ データドライバ
１６ コントローラ
１７ 電源
２１ 第１基板
２１ａ、２１ｂ 主面
３１ 第１下方バリア層
４０ 薄膜トランジスタ層
５１ 第１平坦化層
５１ｈ 第１貫通部
６１、２６１、３６１、４６１ 第１バリア層
６１ｈ、２６１ｈ、３６１ｈ、４６１ｈ 第２貫通部
７１、２７１、３７１、４７１、５７１ 第１電極
７２ 第２電極
７４ 発光層
８０ バンク
１２２ 第２基板
１３２ 第２下方バリア層
２６１ｈａ、２６１ｈｂ、２６１ｈｃ、３６１ｈａ 貫通孔
４５２ 第２平坦化層
４５２ｈ 第３貫通部
４６２、５６２ 第２バリア層
４６２ｈ 第４貫通部
４７３ 中継電極
５６２ａ 第５貫通部

Claims (4)

  1. フレキシブルな第１基板と、
    前記第１基板の一方の主面の上方に配置され、無機材料で形成される第１下方バリア層と、
    前記第１下方バリア層の上方に配置される薄膜トランジスタを含む薄膜トランジスタ層と、
    前記薄膜トランジスタ層の上方に配置され、有機材料で形成される第１平坦化層と、
    前記第１平坦化層の上方に配置され、無機材料で形成される第１バリア層と、
    前記第１バリア層の上方に配置される第１電極と、
    前記第１電極の上方に配置される第２電極と、
    前記第１電極及び前記第２電極の間に配置され、前記第１電極及び前記第２電極を介して電流が供給されることによって発光する発光層と、
    前記薄膜トランジスタ層及び前記第１平坦化層の間に配置され、有機材料で形成される第２平坦化層と、
    前記第２平坦化層及び前記第１平坦化層の間に配置され、無機材料で形成される第２バリア層と、
    前記第２バリア層及び前記第１平坦化層の間に配置される中継電極とを備え、
    前記第１平坦化層には、前記第１平坦化層を貫通する第１貫通部が形成されており、
    前記第１バリア層には、前記第１バリア層を貫通し、少なくとも一部が第１貫通部と接続される第２貫通部が形成されており、
    前記第２平坦化層には、前記第２平坦化層を貫通する第３貫通部が形成されており、
    前記第２バリア層には、前記第２バリア層を貫通し、少なくとも一部が第３貫通部と接続される第４貫通部が形成されており、
    前記第１貫通部及び前記第２貫通部には、前記第１電極の一部が充填されており、
    前記第３貫通部及び前記第４貫通部には、前記中継電極の一部が充填されており、
    前記第１基板の前記主面の平面視において、前記第４貫通部の少なくとも一部は、前記第２貫通部と異なる位置に配置され、
    前記中継電極は、前記第１電極と、前記第１貫通部において電気的に接続され、
    前記第２バリア層には、前記第１貫通部の下方に配置され、前記第２バリア層を貫通し、前記中継電極が充填されず、前記第１電極が充填される第５貫通部が形成されている
    表示装置。
  2. 前記第１基板の主面の平面視において、前記第２貫通部は、前記第１電極の長手方向に沿って延びる長尺状の複数の貫通孔を含む
    請求項１に記載の表示装置。
  3. 前記第１基板の主面の平面視において、前記第２貫通部は、千鳥格子状に配置された複数の貫通孔を含む
    請求項１に記載の表示装置。
  4. 前記第１下方バリア層及び前記薄膜トランジスタ層の間に配置されるフレキシブルな第２基板と、
    前記第２基板及び前記薄膜トランジスタ層の間に配置され、無機材料で形成される第２下方バリア層とをさらに備える
    請求項１～３のいずれか１項に記載の表示装置。
JP2021037800A 2021-03-09 2021-03-09 表示装置 Active JP7693338B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021037800A JP7693338B2 (ja) 2021-03-09 2021-03-09 表示装置
CN202210169342.0A CN115050778B (zh) 2021-03-09 2022-02-24 显示装置
US17/653,350 US12433108B2 (en) 2021-03-09 2022-03-03 Display apparatus including through portions penetrating barrier layers
US19/317,871 US20260020450A1 (en) 2021-03-09 2025-09-03 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021037800A JP7693338B2 (ja) 2021-03-09 2021-03-09 表示装置

Publications (2)

Publication Number Publication Date
JP2022138030A JP2022138030A (ja) 2022-09-22
JP7693338B2 true JP7693338B2 (ja) 2025-06-17

Family

ID=83157570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021037800A Active JP7693338B2 (ja) 2021-03-09 2021-03-09 表示装置

Country Status (3)

Country Link
US (2) US12433108B2 (ja)
JP (1) JP7693338B2 (ja)
CN (1) CN115050778B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114759045B (zh) * 2022-03-10 2025-11-28 武汉华星光电半导体显示技术有限公司 柔性显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038514A1 (ja) 2008-10-02 2010-04-08 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置
US20100176717A1 (en) 2009-01-12 2010-07-15 Samsung Mobile Display Co., Ltd. Organic light emitting display device
US20180190739A1 (en) 2016-12-29 2018-07-05 Lg Display Co., Ltd. Electroluminescent display device and method of manufacturing the same
JP2020204770A (ja) 2019-06-18 2020-12-24 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． ディスプレイ装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4479381B2 (ja) * 2003-09-24 2010-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
KR100611151B1 (ko) 2003-11-27 2006-08-09 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
JP3979395B2 (ja) * 2004-02-24 2007-09-19 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法、有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置用基板、及び電子機器
JP4809087B2 (ja) 2006-03-14 2011-11-02 セイコーエプソン株式会社 エレクトロルミネッセンス装置、電子機器、およびエレクトロルミネッセンス装置の製造方法
KR100796604B1 (ko) * 2006-12-15 2008-01-21 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
JP2010117547A (ja) 2008-11-13 2010-05-27 Seiko Epson Corp 表示装置の製造方法
KR101074813B1 (ko) * 2010-01-07 2011-10-19 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2016024887A (ja) 2014-07-17 2016-02-08 株式会社ジャパンディスプレイ 画像表示装置
KR102524535B1 (ko) * 2016-03-29 2023-04-24 삼성디스플레이 주식회사 디스플레이 장치
JP7002908B2 (ja) * 2017-10-13 2022-01-20 株式会社ジャパンディスプレイ 表示装置
KR102759614B1 (ko) * 2019-01-28 2025-01-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102894202B1 (ko) * 2019-08-19 2025-12-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN112103325B (zh) * 2020-09-23 2023-10-03 合肥鑫晟光电科技有限公司 显示背板及其制作方法和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010038514A1 (ja) 2008-10-02 2010-04-08 シャープ株式会社 表示装置用基板、表示装置用基板の製造方法、表示装置、液晶表示装置、液晶表示装置の製造方法及び有機エレクトロルミネセンス表示装置
US20100176717A1 (en) 2009-01-12 2010-07-15 Samsung Mobile Display Co., Ltd. Organic light emitting display device
US20180190739A1 (en) 2016-12-29 2018-07-05 Lg Display Co., Ltd. Electroluminescent display device and method of manufacturing the same
JP2020204770A (ja) 2019-06-18 2020-12-24 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． ディスプレイ装置及びその製造方法

Also Published As

Publication number Publication date
JP2022138030A (ja) 2022-09-22
US20260020450A1 (en) 2026-01-15
US12433108B2 (en) 2025-09-30
US20220293871A1 (en) 2022-09-15
CN115050778B (zh) 2025-07-22
CN115050778A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
US10886492B2 (en) Array substrate and display panel comprising fracture opening for blocking carrier transportation between adjacent sub-pixels
CN113950712B (zh) 显示基板、显示面板、显示装置及显示面板的制造方法
EP3113230B1 (en) Organic light emitting display device
JP7203746B2 (ja) Ｏｌｅｄ表示マザーボード及びその製造方法、ｏｌｅｄ表示パネルの製造方法及びそのｏｌｅｄ表示装置
US9825109B2 (en) Display device
US8395569B2 (en) Dual panel type organic electroluminescent display device and method of fabricating the same
KR100552963B1 (ko) 휘도 불균일이 개선된 평판표시장치
US10026922B2 (en) Display device
CN117082943B (zh) 显示面板及其制备方法
US20060273712A1 (en) Organic electroluminescence display apparatus
WO2019026132A1 (ja) 表示デバイス
US20260020450A1 (en) Display apparatus
KR20210086162A (ko) 유기 발광 표시 장치
US10559775B2 (en) Organic EL display device
KR102648575B1 (ko) 유기발광 표시장치
JP2019020509A (ja) 表示装置および表示装置の製造方法
WO2019187077A1 (ja) 表示デバイス
KR102840851B1 (ko) 유기발광 표시장치
US10978521B2 (en) Display device
KR102748549B1 (ko) 표시장치와 그의 제조방법
US11829211B2 (en) Display device
JP2018049983A (ja) 有機ｅｌ表示装置
CN111919510B (zh) 显示设备
US12598868B2 (en) Display device
JP2020027883A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250605

R150 Certificate of patent or registration of utility model

Ref document number: 7693338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350