JP7693482B2 - メモリシステム - Google Patents

Description

本実施形態は、メモリシステムに関する。

近年、ＮＡＮＤ型フラッシュメモリ等の不揮発性メモリを備えるメモリシステムが広く普及している。

特開２０１２－３３００２号公報

本発明の一実施形態では、半導体記憶装置を搭載したメモリシステムのデータの断片化の抑制と、信頼性の向上を図る。

本実施形態のメモリシステムは、ブロックを有する不揮発性メモリと、前記不揮発性メモリを制御することが可能なメモリコントローラと、を備える。前記メモリコントローラは、消去回数に基づいて前記不揮発性メモリの論理アドレスに割り当てられるタグ情報を管理する第１のタグ情報管理テーブルを保持する。前記タグ情報は、前記消去回数に関する情報に基づいて順に並んだ値が割り当てられる。前記メモリコントローラは、無効データのタグ情報を除く、前記タグ情報に含まれる第１のタグ情報の値以下のタグ情報が割り当てられた論理アドレスに対応するデータに対してガベージコレクションを行う。

第１の実施形態に係るメモリシステムの構成の一例を示すブロック図。 第１の実施形態に係るメモリシステムで用いられるタグ情報割り当てテーブルの構成の一例を示す図。 （ａ）第１の実施形態に係るメモリシステムに含まれる不揮発性メモリのブロックを概略的に表した図、（ｂ）第１の実施形態に係るメモリシステムで用いられる第１のタグ情報管理テーブルの構成の一例を示す図。 第１の実施形態に係るメモリシステムにおける書き込み動作及びタグ情報書き込み処理を表すシーケンス図。 第１の実施形態に係るメモリシステムに含まれるメモリコントローラにおける書き込み動作及びタグ情報書き込み処理を表すフローチャート。 第１の実施形態に係るメモリシステムにおける消去動作及びタグ情報書き込み処理を表すシーケンス図。 第１の実施形態に係るメモリシステムに含まれるメモリコントローラのガベージコレクションを表すフローチャート。 第２の実施形態に係るメモリシステムの構成の一例を示すブロック図。 第２の実施形態に係るメモリシステムで用いられるタグ情報割り当てテーブルの構成の一例を示す図。 （ａ）第２の実施形態に係るメモリシステムに含まれる複数の不揮発性メモリを概略的に表した図、（ｂ）第２の実施形態に係るメモリシステムで用いられる第２のタグ情報管理テーブルの構成の一例を示す図。 第２の実施形態に係るメモリシステムに含まれるメモリコントローラにおける書き込み動作時のタグ情報書き込み処理を表すフローチャート。 第２の実施形態に係るメモリシステムに含まれるメモリコントローラにおけるガベージコレクション処理を表すフローチャート。 第２の実施形態に係るメモリシステムに含まれるメモリコントローラにおけるガベージコレクション処理の一部を表すフローチャート。 第２の実施形態に係るメモリシステムに含まれるメモリコントローラにおけるリードディスターブ検査の処理動作を表すフローチャート。

以下、発明を実施するための実施形態について、実質的に同一の構成要素には同一の符号を付し、説明を省略する。

（第１の実施形態）

第１の実施形態に係るメモリシステムを、図１乃至図７を参照して説明する。

（構成）

第１の実施形態に係るメモリシステムの構成を、図１乃至図４を参照して説明する。

図１は、第１の実施形態に係るメモリシステムの構成の一例を示すブロック図である。メモリシステム１は、不揮発性メモリとメモリコントローラ２０とを含み、ホスト２により制御される。本実施形態に係るメモリシステムにおいて、不揮発性メモリとして、例えば、ＮＡＮＤ型フラッシュメモリ（以下、単にフラッシュメモリと称する）１０を備える。ホスト２は、メモリシステム１にアクセスする情報処理装置である。ホスト２は、大量且つ多様なデータをメモリシステム１に保存するサーバであっても良いし、パーソナルコンピュータであっても良い。

メモリシステム１は、ホスト２のメインストレージとして使用され得る。メモリシステム１は、ホスト２に内蔵されても良いし、ホスト２にケーブルまたはネットワークを介して接続されても良い。メモリシステム１は、例えば、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、ＳＤ^ＴＭカード、ｅＭＭＣ（ｅｍｂｅｄｅｄ Ｍｕｌｔｉ Ｍｅｄｉａ Ｃａｒｄ）、ＵＦＳ（Ｕｎｉｖｅｒｓａｌ Ｆｌａｓｈ Ｓｔｏｒａｇｅ）等である。

フラッシュメモリ１０は、メモリコントローラ２０により制御される。本実施形態において、不揮発性メモリはフラッシュメモリ１０であるとしたが、これに限定されない。不揮発性メモリは、例えば、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏ－ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のいずれかであっても良い。

フラッシュメモリ１０は、マトリクス状に配置された複数のメモリセルを含むメモリセルアレイを含む。メモリセルアレイは、複数のブロックを含む。ブロックは、データ消去動作の最小単位として機能する。各々のブロックは複数のページを含む。複数のページの各々は、同一ワード線に接続された複数のメモリセルを含む。ページは、データ書き込み動作及びデータ読み出し動作の単位である。ページの代わりに１本のワード線に共通して接続された複数のメモリセルをデータ書き込み動作又はデータ読み出し動作の単位としても良い。フラッシュメモリ１０は、二次元構造であっても良いし、三次元構造であっても良い。

また、フラッシュメモリ１０は、例えば、ファームウェア、タグＩＤ割り当てテーブル、タグＩＤ管理テーブルＴ１ａを格納することが可能である。

メモリコントローラ２０は、ホスト２から命令を受け取り、受け取った命令に基づいてフラッシュメモリ１０を制御することが可能である。メモリコントローラ２０は、例えば、ＳｏＣ（Ｓｙｓｔｅｍ оｎ ａ Ｃｈｉｐ）のような回路によって実現され得る。メモリコントローラ２０は、制御部と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２２と、ホストインターフェース回路（以下、単にホストＩ／Ｆと称する）２３と、メモリインターフェース回路（以下、単にメモリＩ／Ｆと称する）２４と、データバッファ２５と、を備える。

制御部は、例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２１である。ＣＰＵ２１は、メモリコントローラ２０の全体の動作を制御することができる。ＣＰＵ２１は、例えば、ＲＡＭ２２上にロードされたファームウェアを実行することで、メモリコントローラ２０の動作を制御する。

ＲＡＭ２２は、揮発性メモリの一例である。ＲＡＭ２２は、例えば、フラッシュメモリ１０からロードされたファームウェア、タグＩＤ割り当てテーブル、タグＩＤ管理テーブルＴ１ｂ等を保持可能であり、ＣＰＵ２１の作業領域として使用される。ＲＡＭ２２は、メモリコントローラ２０の外部に設けられても良いし、メモリコントローラ２０の内部に設けられても良い。なお、ＲＡＭ２２としては、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が用いられる。

ホストＩ／Ｆ２３は、ホストバスを介してホスト２に接続され、メモリシステム１とホスト２との間の通信を司る。ホストバスは、例えば、ＳＤ規格に準拠したバスである。ホストＩ／Ｆ２３は、メモリシステム１とホスト２との間で、データ、コマンド、及びアドレスの転送を制御する。

メモリＩ／Ｆ２４は、ＮＡＮＤバスを介してフラッシュメモリ１０に接続され、メモリコントローラ２０とフラッシュメモリ１０との間の通信を司る。ＮＡＮＤバスは、例えば、ＮＡＮＤインターフェースに準拠した信号の送受信を行うバスである。

データバッファ２５は、ホスト２から受信したデータやフラッシュメモリ１０から読み出されたデータを一時的に保持する。データバッファ２５は、揮発性メモリである。ＲＡＭ２２が、データバッファ２５の機能を有していても良い。

図２は、第１の実施形態に係るメモリシステムで用いられるタグ情報割り当てテーブルの構成の一例を示す図である。本実施形態の説明において、タグＩＤは、タグ情報のことである。図２に示すように、タグＩＤ割り当てテーブルは、フラッシュメモリ１０の平均消去回数と、タグＩＤとの対応を示している。平均消去回数とは、（フラッシュメモリ１０の全てのブロックの消去回数の合計）／（フラッシュメモリ１０の全てのブロック数）で求められる1ブロックあたりの消去回数の平均を表すものであるが、本実施形態では以下に示すように、ホスト２がメモリシステム１に対して発行した書き込みコマンドの１ブロックあたりの平均回数を平均消去回数と見做すこととする。

フラッシュメモリ１０等の不揮発性メモリへのデータの書き込み動作には、新たなデータの書き込みとデータの更新とが存在する。データを更新する際の書き込み動作としては、例えば、上書き方式と論理上書き方式とが存在する。

上書き方式とは、上書き不可能なフラッシュメモリ１０を疑似的に上書き可能に見せる方式である。この上書き方式では、任意のブロックの任意の位置のデータが更新された場合、当該ブロックから全てのデータを一旦退避させる。そして、当該ブロックに対して消去動作を行ってから、再度当該ブロックに更新されたデータを含む退避させたデータをブロック単位で書き込む。

一方、論理上書き方式は、ページ単位のデータ書込みを行う。この方式では、データが更新された場合、そのデータが存在するページを無効にし、更新されたデータは別ブロック又は同一ブロックの別ページに配置される。つまり、論理アドレスは変わらず、論理アドレスに対応する物理アドレスが変更される。

以上より、フラッシュメモリ１０に対してデータの更新を行う場合には、データの無効化、又は消去動作を伴う場合がある。つまり、メモリシステム１に対して発行した書き込みコマンドの１ブロックあたりの平均回数はフラッシュメモリ１０の平均消去回数と関連している。そのため、本実施形態の説明では、メモリシステム１に対して発行した書き込みコマンドの１ブロックあたりの平均回数をフラッシュメモリ１０の平均消去回数として表すこととする。

また、メモリシステム１に対して発行した書き込みコマンドの１ブロックあたりの平均回数は、時間が経過するほど増加する。よって、フラッシュメモリ１０の平均消去回数も時間が経過するとともに増加する。なお、メモリシステム１に対して発行した書き込みコマンドの１ブロックあたりの平均回数は、例えば、メモリコントローラ２０が管理している。

なお、本実施形態において、平均消去回数及びホスト２がメモリシステム１に対して発行した書き込みコマンドの１ブロックあたりの平均回数はパラメータの例である。また、ホスト２がメモリシステム１に対して発行した書き込みコマンドの回数や消去コマンドの回数、実際の消去回数、及びそれらの組み合わせ等、消去回数に関する任意の情報を加味してパラメータとしてもよい。例えば、本実施形態の説明ではホスト２がメモリシステム１に対して発行した書き込みコマンドの１ブロックあたりの平均回数を平均消去回数と見做しているが、実際の平均消去回数をパラメータとして用いても良い。また、ホスト２がメモリシステム１に対して発行した書き込みコマンドの回数に限らず、消去コマンド等の他のコマンドも含めたホスト２がメモリシステム１に対して発行したコマンドの１ブロックあたりの平均回数を平均消去回数と見做しても良い。

本実施形態において、タグＩＤは、平均消去回数に基づいて、任意の単位の論理アドレス毎に割り当てられる識別子である。本実施形態では、タグＩＤは４ＫＢ単位の論理アドレス毎に割り当てられている。また、本実施形態では、タグＩＤは４ｂｉｔであり、タグＩＤ＝０からタグＩＤ＝１５の１６個である。そして、タグＩＤ＝０は書き込まれているデータが無効データである場合を表す。タグＩＤ＝１からタグＩＤ＝１５までの１５個のＩＤは、書き込まれているデータが有効データである場合を表し、平均消去回数が５回増加する毎にタグＩＤが１増加するように、平均消去回数に基づき割り当てられている。図２に示すように、例えば、平均消去回数が５回である時に書き込まれたデータの場合は、任意の単位の論理アドレスに対してタグＩＤ＝１が割り当てられる。なお、タグＩＤは、４ｂｉｔでなく任意の情報量であっても良い。タグＩＤが１増加する毎の平均消去回数は５回に限らず、任意の回数を割り当てても良い。また、タグＩＤは、図２に示すように、平均消去回数の上昇に応じて循環させて利用しても良い。タグＩＤをｎ巡目に利用する場合、平均消去回数は、（（ｎ－１）＊（平均消去回数に基づき割り当てられたタグＩＤの数）＋（タグＩＤ－１））＊（タグＩＤが１増加する分の平均消去回数）＋１から（（ｎ－１）＊（平均消去回数基づき割り当てられたタグＩＤの数）＋タグＩＤ）＊（タグＩＤが１増加する分の平均消去回数）まで、と求められる。本実施形態では、平均消去回数に基づき割り当てられたタグＩＤの数は１５個、タグＩＤが１増加する分の平均消去回数は５回であるので、例えば、３巡目のタグＩＤ＝５の場合、データが書き込まれた時のフラッシュメモリ１０の平均消去回数は１７１－１７５回であると求められる。

図３（ａ）は、第１の実施形態に係るメモリシステムに含まれる不揮発性メモリのブロックを概略的に表した図である。図３（ｂ）は、第１の実施形態に係るメモリシステムで用いられる第１のタグ情報管理テーブルの構成の一例を示す図である。

第１のタグ情報管理テーブルは、任意の単位の論理アドレス毎に割り当てられたタグ情報を管理するテーブルである。本実施形態では第１のタグ情報管理テーブルはタグＩＤ管理テーブルＴ１（Ｔ１ａ、Ｔ１ｂ）である。

具体的には、例えば図３（ａ）に示すように、各ブロックの物理アドレスは、４ＫＢ毎に区切られている。そして、図３（ｂ）に示すように、タグＩＤ管理テーブルＴ１は、図３（ａ）に示した各ブロックの４ＫＢ毎の物理アドレスに対応するように、タグＩＤ割り当てテーブルに基づいて４ＫＢの論理アドレス毎に割り当てられたタグＩＤが記録されている。

（動作）

第１の実施形態に係るメモリシステムの動作を、図４乃至図７を参照して説明する。

（書き込み動作及びタグＩＤ書き込み動作）

図４は、第１の実施形態に係るメモリシステムにおける書き込み動作及びタグ情報書き込み処理を表すシーケンス図である。

メモリコントローラ２０は、メモリシステム１の電源投入後、フラッシュメモリ１０からタグＩＤ管理テーブルＴ１ａをＲＡＭ２２上のタグＩＤ管理テーブルＴ１ｂにロードする（Ｓ１１０）。本実施形態の説明では、メモリシステム１の電源投入後にタグＩＤ管理テーブルＴ１ａをＲＡＭ２２上にロードしているが、タグＩＤ管理テーブルＴ１ａをＲＡＭ２２上にロードするタイミングはこれに限定されない。

ホスト２は、メモリコントローラ２０に対して書き込みコマンドを発行し、データをメモリコントローラ２０に送信する（Ｓ１２０）。

メモリコントローラ２０は、書き込みコマンド及びデータをホスト２から受信する。そして、書き込みコマンド及びデータを受信したことに応じて、フラッシュメモリ１０へデータの書き込みを行う（Ｓ１３０）。また、メモリコントローラ２０は、ホスト２から受信した書き込みコマンドの回数を管理する。なお、メモリコントローラ２０は、ホスト２から受信した書き込みコマンドの回数を管理するタイミングは任意のタイミングでよい。但し、タイミングはタグＩＤ管理テーブルＴ１ｂにタグＩＤを記録する前が好ましい。

メモリコントローラ２０は、データが書き込まれた論理アドレスに対してタグＩＤ割り当てテーブルに基づいてタグＩＤを割り当て、ＲＡＭ２２上にロードされたタグＩＤ管理テーブルＴ１ｂにタグＩＤを記録する（Ｓ１４０）。

メモリコントローラ２０は、タグＩＤ管理テーブルＴ１ｂへのタグＩＤの書き込みが完了すると、データの書き込みが完了したことをホスト２に通知し、書き込み及びタグＩＤの書き込み処理が完了する（Ｓ１５０）。

本実施形態において、メモリコントローラ２０は、タグＩＤ管理テーブルＴ１ｂへのタグＩＤの書き込み（Ｓ１４０）が完了した後に、データの書き込みが完了したことをホスト２に通知しているが、フラッシュメモリ１０へデータの書き込み（Ｓ１３０）を行った後に、データの書き込みが完了したことをホスト２に通知してもよい。その場合、データの書き込みが完了したことをホスト２に通知した後に、メモリコントローラ２０は、タグＩＤ管理テーブルＴ１ｂへのタグＩＤの書き込みを行う。

以上のように、タグＩＤはフラッシュメモリ１０へのデータの書き込みが行われるタイミングで割り当てられる。また、ＲＡＭ１２上にロードされたタグＩＤ管理テーブルＴ１ｂは、フラシュメモリ１０にデータの書き込みが行われるタイミングで更新される。そして、例えばメモリシステム１の電源を切る前に、更新されたタグＩＤ管理テーブルＴ１ｂをフラッシュメモリ１０に格納されたタグＩＤ管理テーブルＴ１ａに書き込んで、フラシュメモリ１０に格納されたタグＩＤ管理テーブルＴ１ａを更新しても良い。フラッシュメモリ１０に格納されたタグＩＤ管理テーブルＴ１ａを更新するタイミングはこれに限定されない。例えば、フラッシュメモリ１０に格納されたタグＩＤ管理テーブルＴ１ａは、一定期間書き込みが行われなかった場合に更新しても良く、任意のタイミングで更新される。

図５は、第１の実施形態に係るメモリシステムに含まれるメモリコントローラにおける書き込み動作時及びタグ情報書き込み処理を表すフローチャートである。図５を用いて、メモリコントローラ２０におけるステップＳ１４０のより詳細なタグＩＤの書き込み処理を説明する。

フラッシュメモリ１０へデータの書き込み（Ｓ１３０）を行うと、メモリコントローラ２０は、まず書き込み動作がデータの更新であったか判断する（Ｓ１４１）。

書き込み動作がデータの更新ではなかった場合（Ｓ１４１；ＮＯ）、すなわち新たなデータの書き込みであった場合、ステップＳ１４４に進む。一方で、書き込み動作がデータの更新であった場合（Ｓ１４１；ＹＥＳ）、メモリコントローラ２０は、論理上書き方式であったか判断する（Ｓ１４２）。

論理上書き方式ではなかった場合（Ｓ１４２；ＮＯ）、すなわち上書き方式であった場合、ステップＳ１４４に進む。一方で、論理上書き方式であった場合（Ｓ１４２；ＹＥＳ）、更新前のデータが記憶されていた物理アドレスは無効化される。よって、更新前のデータが記憶されていた物理アドレスに対応するタグＩＤ管理テーブルＴ１ｂに記載のタグＩＤをタグＩＤ＝０とする（Ｓ１４３）。

続いて、メモリコントローラ２０は、新たなデータ、又は更新したデータを記憶する論理アドレスに対して、タグＩＤ割り当てテーブルを基にタグＩＤを割り当てる（Ｓ１４４）。

メモリコントローラ２０は、新たなデータ、又は更新したデータを記憶する論理アドレスに対応するタグＩＤ管理テーブルに、ステップＳ１４４で割り当てたタグＩＤを書き込む（Ｓ１４５）。

メモリコントローラ２０は、タグＩＤ管理テーブルへのタグＩＤの書き込みが完了すると、図４に示したステップＳ１５０に進み、メモリシステム１における書き込み動作及びタグＩＤ書き込み処理が完了する。

（消去動作及びタグＩＤ書き込み動作）

図６は、第１の実施形態に係るメモリシステムにおける消去動作及びタグ情報書き込み処理を表すシーケンス図である。

メモリコントローラ２０は、メモリシステム１の電源投入後、フラッシュメモリ１０からタグＩＤ管理テーブルＴ１ａをＲＡＭ２２上のタグＩＤ管理テーブルＴ１ｂにロードする（Ｓ１１０）。本実施形態の説明では、メモリシステム１の電源投入後にタグＩＤ管理テーブルＴ１ａをＲＡＭ２２上にロードしているが、タグＩＤ管理テーブルＴ１ａをＲＡＭ２２上にロードするタイミングはこれに限定されない。既にタグＩＤ管理テーブルＴ１ａがＲＡＭ上にロードされている場合は、ステップＳ１１０を飛ばしても良い。

ホスト２は、メモリコントローラ２０に対して消去コマンドを発行する（Ｓ１６０）。

メモリコントローラ２０は、消去コマンドをホスト２から受信する。そして、消去コマンドを受信したことに応じて、データの消去を行う（Ｓ１７０）。

メモリコントローラ２０は、タグＩＤ割り当てテーブルに基づいてタグＩＤを割り当て、ＲＡＭ２２上にロードされたタグＩＤ管理テーブルＴ１ｂにタグＩＤを記録する。消去動作において、データは消去されるため、消去動作が行われたブロックのタグＩＤ管理テーブルＴ１ｂにタグＩＤ＝０を書き込む（Ｓ１８０）。

メモリコントローラ２０はタグＩＤの書き込みが完了すると、データの消去が完了したことをホスト２に通知し、消去動作及びタグＩＤの書き込み処理が完了する（Ｓ１９０）。

本実施形態において、メモリコントローラ２０は、タグＩＤ管理テーブルＴ１ｂへのタグＩＤの書き込み（Ｓ１８０）が完了した後に、データの消去が完了したことをホスト２に通知しているが、フラッシュメモリ１０のデータの消去（Ｓ１７０）を行った後に、データの消去が完了したことをホスト２に通知してもよい。その場合、データの消去が完了したことをホスト２に通知した後に、メモリコントローラ２０は、タグＩＤ管理テーブルＴ１ｂへのタグＩＤの書き込みを行う。

（ガベージコレクション）

図７を用いてメモリコントローラ２０におけるガベージコレクション動作を説明する。

本実施形態において、ガベージコレクションは、同程度の時期に書き込まれた有効データを集約するために行われる転記処理である。有効データが書き込まれた時期は、タグ情報により管理される。

図７は、第１の実施形態に係るメモリシステムに含まれるメモリコントローラのガベージコレクションを表すフローチャートである。本実施形態の説明において、例えば、フラッシュメモリ１０の平均消去回数が１６－２０回である時に平均消去回数１－５回の時に書き込みが行われたデータを基準としてガベージコレクションを行うとする。すなわち、現在のタグＩＤ＝４である時に、タグＩＤ＝１が割り当てられた論理アドレスに対応する物理アドレスのデータがガベージコレクションの基準となる。ガベージコレクションの基準となるタグＩＤは、第１のタグ情報である。つまり、本実施形態の説明では第１のタグ情報はタグＩＤ＝１である。

メモリコントローラ２０は、フラッシュメモリ１０に含まれるガベージコレクションの対象となる任意のブロックを選択する（Ｓ２１０）。

メモリコントローラ２０は、選択されたブロックの任意の物理アドレスを選択する。メモリコントローラ２０は、選択された物理アドレスに対応するタグＩＤを、タグＩＤ管理テーブルＴ１ｂから読み出す（Ｓ２２０）。

メモリコントローラ２０は、読み出したタグＩＤが、第１のタグ情報か否かを確認する（Ｓ２３０）。本実施形態では、第１のタグ情報と同じタグＩＤが割り当てられた論理アドレスに対応する物理アドレスのデータがガベージコレクションの対象となる。本実施形態の説明では、第１のタグ情報はタグＩＤ＝１であるため、読み出したタグＩＤがタグＩＤ＝１であるかを確認する。

読み出したタグＩＤが第１のタグ情報でない場合（Ｓ２３０；ＮＯ）、ガベージコレクションの対象ではないためステップＳ２５０に進む。一方で、読み出したタグＩＤが第１のタグ情報である場合（Ｓ２３０；ＹＥＳ）、ガベージコレクションの対象となるためタグＩＤの数をカウントする（Ｓ２４０）。

続いて、メモリコントローラ２０は、選択されたブロックの物理アドレスに対応する論理アドレスに割り当てられた全てのタグＩＤに対して、第１のタグ情報であるかの確認が行われたか確認する（Ｓ２５０）。選択されたブロックの物理アドレスに対応する論理アドレスに割り当てられた全てのタグＩＤに対して、第１のタグ情報であるかの確認が行われていない場合（Ｓ２５０；ＮＯ）、ステップＳ２２０に戻る。

選択されたブロックの物理アドレスに対応する論理アドレスに割り当てられた全てのタグＩＤに対して、第１のタグ情報であるかの確認が行われた場合（Ｓ２５０；ＹＥＳ）、メモリコントローラ２０は、カウントした第１のタグ情報のタグＩＤの数が第１の閾値より少ないか判断する（Ｓ２６０）。ここで、第１の閾値とは、例えば、１つのブロックに含まれるタグＩＤの総数の半分である。本実施形態において、第１の閾値は１つのブロックに含まれるタグＩＤの総数の半分であるとしたが、これに限定されず、任意の値としても良い。

カウントした第１のタグ情報のタグＩＤの数が第１の閾値より少ない場合（Ｓ２６０；ＹＥＳ）、選択されたブロックに含まれる第１のタグ情報が割り当てられた論理アドレスに対応する物理アドレスに書き込まれているデータに対してガベージコレクションを行う（Ｓ２７０）。一方で、カウントした第１のタグ情報のタグＩＤの数が第１の閾値以上である場合（Ｓ２６０；ＮＯ）、ガベージコレクションは行わずにステップＳ２８０に進む。カウントした第１のタグ情報のタグＩＤの数が第１の閾値以上である場合は、既に１つのブロック中に同じタグＩＤであるデータが集約されていると考えられる。そのため、ガベージコレクションは実施されない。

メモリコントローラ２０は、ガベージコレクションの対象となる全てのブロックに対してステップＳ２２０～ステップＳ２７０の動作が行われたか確認する（Ｓ２８０）。

ガベージコレクションの対象となるブロック全てに対してステップＳ２２０～ステップＳ２７０の動作が行われていない場合（Ｓ２８０；ＮＯ）、ステップＳ２１０に戻る。一方で、ガベージコレクション対象のブロック全てに対してステップＳ２２０～ステップＳ２７０の動作が行われた場合（Ｓ２８０；ＹＥＳ）、ガベージコレクションは完了する。

本実施形態の説明において、現在のタグＩＤ＝４である時に、タグＩＤ＝１が割り当てられた論理アドレスに対応する物理アドレスのデータをガベージコレクションの基準である第１のタグ情報としたが、ガベージコレクションの基準となるタグＩＤはこれに限定されない。例えば、現在のタグＩＤ＝６である時に、タグＩＤ＝１が割り当てられた論理アドレスに対応する物理アドレスのデータをガベージコレクションの基準としても良く、現在のタグＩＤとガベージコレクションの基準となるタグＩＤの間隔は任意に決定して良い。

また、例えば、平均消去回数が１３１－１３５回、すなわち現在のタグＩＤの割り当てが２巡目のタグＩＤ＝１２の場合に、タグＩＤ＝９をガベージコレクションの基準のタグＩＤとする。この時タグＩＤ＝９が割り当てられたデータは、平均消去回数４１－４５回の時に書き込みが行われたデータと、平均消去回数が１１６－１２０回の時に書き込みが行われたデータとが該当する。しかし、どちらもタグＩＤ＝９であり、同一のタグＩＤであるので同じ処理を行う。

（効果）

以上のように、タグＩＤが同一のデータを基準としてガベージコレクションを実施することによって、同程度の時期に書き込まれたデータを１つのブロックに集約させることが可能となる。すなわち、ガベージコレクションを行った後に、同一ブロック内のデータが断片化してしまうことを抑制できる。さらに、ガベージコレクションの基準となるタグＩＤの数が第１の閾値より少ない場合にガベージコレクションを行うことによって、既に同程度の時期に書き込まれたデータが集約しているブロックに対してガベージコレクションを行う必要がない。したがって、不要なガベージコレクションを抑えることができ、書き換え（書き込み／消去）パフォーマンスの向上やブロックの寿命の延長が可能となる。

また、本実施形態において、第１の閾値を１つのブロックに含まれるタグＩＤの総数の半分であるとしたが、第１の閾値がより小さい場合は、ガベージコレクションの処理の頻度を抑えることが可能であり、ブロックの寿命の延長が可能となる。また、第１の閾値がより大きい場合は、ガベージコレクションの処理の頻度は増えるが、同程度の時期に書き込まれたデータをより１つのブロックに集約させることが可能となる。

（第２の実施形態）

第２の実施形態に係るメモリシステムを、図８乃至図１４を参照して説明する。第２の実施形態が第１の実施形態と異なる点は、タグＩＤ管理テーブルに加えて、ブロック単位タグＩＤ管理テーブルを有する点である。タグＩＤ管理テーブルに加えて、ブロック単位タグＩＤ管理テーブルを有する点以外は、第１の実施形態と同様であるため、同一の符号を付して、詳細な説明は省略する。

（構造）

第２の実施形態に係るメモリシステムを含む情報処理システムの構成を、図８及び図１０を参照して説明する。

図８は、第２の実施形態に係るメモリシステムの構成の一例を示すブロック図である。

図８に示すように、フラッシュメモリ１０は、タグＩＤ管理テーブルＴ１ａに加えて、ブロック単位タグＩＤ管理テーブルＴ２ａを格納することが可能である。また、ＲＡＭ２２は、例えば、フラッシュメモリ１０からロードされたブロック単位タグＩＤ管理テーブルＴ２ａのデータをブロック単位タグＩＤ管理テーブルＴ２ｂに保持可能である。

図９は、第２の実施形態に係るメモリシステムで用いられるタグ情報割り当てテーブルの構成の一例を示す図である。本実施形態において、例えば、フラッシュメモリ１０の書き換え回数の寿命を３０００回とする。本実施形態では、このフラッシュメモリ１０の書き換え回数の寿命に対応するように、タグＩＤは８ｂｉｔで平均消去回数が１５回増える毎にタグＩＤが１増加するように平均消去回数に基づいて割り当てられている。また、タグＩＤはタグＩＤ＝０からタグＩＤ＝２５６のうち、タグＩＤ＝０からタグＩＤ＝２００が用いられている。タグＩＤ＝０は、第１の実施形態と同様に無効データを表す。本実施形態において、タグＩＤは循環しない。本実施形態では、書き換え回数の寿命を３０００回としたがこれに限定されない。書き換え回数の寿命に合わせて、タグＩＤの情報量を変更したり、タグＩＤが１増加する平均消去回数を任意の回数としたりしても良い。

図１０（ａ）は、第２の実施形態に係るメモリシステムに含まれる不揮発性メモリを概略的に表した図である。図１０（ｂ）は、第２の実施形態に係るメモリシステムで用いられる第２のタグ情報管理テーブルの構成の一例を示す図である。

第２のタグ情報管理テーブルは、第１のタグ情報管理テーブルの任意の単位の代表のタグ情報を管理するテーブルである。本実施形態では、第２のタグ情報管理テーブルは、第１のタグ情報管理テーブルのブロック単位の代表のタグ情報を管理しており、ブロック単位タグＩＤ管理テーブルＴ２（Ｔ２ａ、Ｔ２ｂ）である。

具体的には図１０（ａ）に示すように、フラッシュメモリ１０は、ブロック毎に区切られている。図１０（ｂ）に示すように、ブロック単位タグＩＤ管理テーブルＴ２は、タグＩＤ管理テーブルＴ１のフラッシュメモリ１０の複数のブロック各々の代表のタグＩＤを管理する。本実施形態において、代表のタグＩＤは最小のタグＩＤである。例えば、ブロックＢＬＫ１に含まれる４ＫＢ単位の物理アドレスに対応する論理アドレスに割り当てられたタグＩＤの最小がタグＩＤ＝２の場合、ブロックＢＬＫ１に対応するブロック単位タグＩＤ管理テーブルＴ２にはタグＩＤ＝２が記録される。

（動作）

第２の実施形態に係るメモリシステムの動作を、図１１乃至図１４を参照して説明する。

（書き込み動作及びタグＩＤ書き込み動作）

図１１は、第２の実施形態に係るメモリシステムに含まれるメモリコントローラにおける書き込み動作時のタグ情報書き込み処理を表すフローチャートである。図１１を用いて、メモリコントローラにおける図４に示すステップＳ１４０のより詳細なタグＩＤの書き込み管理シーケンスを説明する。ステップ１４０以外の部分は第１の実施形態と同様であるため、詳細な説明は省略する。

ステップＳ１４１～ステップＳ１４５は、図５と同様である。

メモリコントローラ２０は、新たなデータ、又は更新したデータを記憶する物理アドレスを含むブロックにおいて、タグＩＤ管理テーブルＴ１ｂに記載された最小のタグＩＤを確認する（Ｓ１４６）。なお、無効データであるタグＩＤ＝０は除く。

続いて、メモリコントローラ２０は、新たなデータ、又は更新したデータを記憶する物理アドレスを含むブロックに対応するブロック単位タグＩＤ管理テーブルＴ２ｂに、確認した最小タグＩＤを書き込む（Ｓ１４７）。

タグＩＤ管理テーブルＴ１ｂへのタグＩＤの書き込み、及びブロック単位タグＩＤ管理テーブルＴ２ｂへ最小タグＩＤの書き込みが完了すると、図４に示したステップＳ１５０に進む。以上で、書き込み動作及びタグＩＤ書き込み動作が完了する。

（ガベージコレクション）

図１２は、第２の実施形態に係るメモリシステムに含まれるメモリコントローラにおけるガベージコレクション処理を表すフローチャートである。図１２を用いて、メモリコントローラにおけるガベージコレクション動作を説明する。なお、図７と同様のステップについての詳細な説明は省略し、図７と異なる点について説明する。

メモリコントローラ２０は、ブロック単位タグＩＤ管理テーブルＴ２ｂを用いてブロックを選択する（Ｓ３１０）。ブロックの選択方法については後述する。

メモリコントローラ２０は、第１の実施形態と同様に、選択されたブロックの任意の物理アドレスを選択する。メモリコントローラ２０は、選択された物理アドレスに対応する論理アドレスに割り当てられたタグＩＤを、タグＩＤ管理テーブルＴ１ｂから読み出す（Ｓ２２０）。

メモリコントローラ２０は、タグＩＤ管理テーブルＴ１ｂから読み出したタグＩＤが、タグＩＤ＝０より大きく、第１のタグ情報以下であるかを確認する（Ｓ３３０）。すなわち、無効データのタグ情報であるタグＩＤ＝０を除く第１のタグ情報以下であるタグ情報か確認する。読み出したタグＩＤが、タグＩＤ＝０より大きく、ガベージコレクションの対象となるタグＩＤ以下である場合（Ｓ３３０；ＹＥＳ）、タグＩＤ＝０より大きく、第１のタグ情報以下のタグＩＤの数をカウントする（Ｓ３４０）。読み出したタグＩＤが、第１のタグ情報より大きい場合（Ｓ３３０；ＮＯ）、ガベージコレクションの対象ではないためステップＳ２５０に進む。

続いて、メモリコントローラ２０は、選択されたブロックに含まれる全ての物理アドレスに対応する論理アドレスに割り当てられたタグＩＤに対して、タグＩＤ＝０より大きく第１のタグ情報以下であるかの確認が行われたか確認する（Ｓ２５０）。選択されたブロックに含まれる全ての物理アドレスに対応する論理アドレスに割り当てられたタグＩＤに対して、タグＩＤ＝０より大きく第１のタグ情報以下であるかの確認が行われていない場合（Ｓ２５０；ＮＯ）、ステップＳ２２０に戻る。

選択されたブロックに含まれる全ての物理アドレスに対応する論理アドレスに割り当てられたタグＩＤに対して、タグＩＤ＝０より大きく第１のタグ情報以下であるかの確認が行われた場合（Ｓ２５０；ＹＥＳ）、メモリコントローラ２０は、カウントしたタグＩＤ＝０より大きく第１のタグ情報以下のタグＩＤの数が第１の閾値より少ないか判断する（Ｓ３６０）。

カウントしたタグＩＤ＝０より大きく第１のタグ情報以下のタグＩＤの数が第１の閾値より少ない場合（Ｓ３６０；ＹＥＳ）、選択されたブロックに含まれるタグＩＤ＝０より大きく第１のタグ情報以下のタグＩＤがついた論理アドレスに対応する物理アドレスに書き込まれているデータに対してガベージコレクションを行う（Ｓ２７０）。一方で、カウントしたタグＩＤ＝０より大きく第１のタグ情報以下のタグＩＤの数が第１の閾値以上である場合（Ｓ２６０；ＮＯ）、ガベージコレクションは行わずに、ステップＳ２８０に進む。

本実施形態の説明において、例えば、フラッシュメモリ１０の平均消去回数が２１－２５回である時、すなわちタグＩＤ＝５である時に第１のタグ情報であるガベージコレクションの基準となるタグＩＤがタグＩＤ＝２とする。この時、タグＩＤ管理テーブルＴ１ｂでタグＩＤ＝１及びタグＩＤ＝２が書き込まれた物理アドレスのデータがガベージコレクションの対象となる。

図１３は、第２の実施形態に係るメモリシステムに含まれるメモリコントローラにおけるガベージコレクション処理の一部を表すフローチャートである。図１３を用いて、図１２に示すステップＳ３１０のより詳細な説明をする。

メモリコントローラ２０は、ブロック単位管理テーブルＴ２ａをフラッシュメモリ１０からＲＡＭ２２上のブロック単位管理テーブルＴ２ｂに読み出す（Ｓ３１１）。既にブロック単位管理テーブルＴ２ａをフラッシュメモリ１０からＲＡＭ２２上のブロック単位管理テーブルＴ２ｂに読み出している場合は、読み出さなくても良い。メモリコントローラ２０がブロック単位管理テーブルＴ２ａをフラッシュメモリ１０からＲＡＭ２２上のブロック単位管理テーブルＴ２ｂに読み出すタイミングはこれに限定されない。

続いてメモリコントローラ２０は、ブロック単位タグＩＤ管理テーブルＴ２ｂの中で最小のタグＩＤが記録されたブロックを探索し選択する（Ｓ３１２）。そして、図１２のステップＳ２２０に進む。

（リードディスターブ検査シーケンス）

フラッシュメモリ１０において、データの読み出し動作は、選択されたメモリセルに対して行われる。しかし、選択されたメモリセルだけではなく、当該選択されたメモリセルの周辺の非選択のメモリセルにも閾値を超える電圧が印加される。そのため、当該選択されたメモリセルの周辺の非選択のメモリセルでも弱い書き込み状態となり、閾値電圧が高くなるように変化するリードディスターブが生じる。リードディスターブにより、フラッシュメモリ１０のビットエラー率が増加するため、メモリシステム１の信頼性が低下する。そこで、例えば、後述するリードディスターブ検査を行い、訂正されたデータが多かったブロックに書き込まれているデータを、新たなブロック書き直す動作を行うことで、信頼性を保持する。以下、図１４を用いて本実施形態におけるリードディスターブ検査の処理動作について説明する。

図１４は、第２の実施形態に係るメモリシステムに含まれるメモリコントローラにおけるリードディスターブ検査の処理動作を表すフローチャートである。

図１４に示すように、メモリコントローラ２０は、メモリシステム１の電源投入時にブロック単位管理テーブルＴ２ａをフラッシュメモリ１０からＲＡＭ２２上のブロック単位管理テーブルＴ２ｂに読み出す（Ｓ４１０）。本実施形態では、メモリシステム１の電源投入時にブロック単位管理テーブルＴ２ａを読み出したが、ブロック単位管理テーブルＴ２ａを読み出すタイミングはこれに限定されない。

メモリコントローラ２０は、リードディスターブ検査が終了しているかどうか確認する（Ｓ４２０）。リードディスターブ検査とは、例えば、検査対象のブロックに対して読み出し電圧をシフトさせて印加し、読み出したデータをＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）訂正回路に通して、訂正されたデータの多寡を検査することである。ここで訂正されたデータが多かったブロックに書き込まれているデータを新たなブロックに書き直すことで、リードディスターブに対応している。

リードディスターブ検査が既に終了している場合（Ｓ４２０；ＹＥＳ）、リードディスターブ検査の処理動作は完了する。一方で、リードディスターブ検査が終了していない場合（Ｓ４２０；ＮＯ）、ＲＡＭ上に読出したブロック単位タグＩＤ管理テーブルＴ２ｂから任意のブロックを選択する。メモリコントローラ２０は、選択されたブロックのブロック単位管理テーブルＴ２ｂに記載のブロック単位の最小タグＩＤを読み出す（Ｓ４３０）。

メモリコントローラ２０は、読み出されたブロック単位の最小タグＩＤが、タグＩＤ＝０より大きくリードディスターブ検査の基準となるタグＩＤより小さいか判断する（Ｓ４４０）。本実施形態において、リードディスターブ検査の基準となるタグＩＤは第２のタグ情報である。本実施形態の説明では、第２のタグ情報はタグＩＤ＝４とする。

読み出されたブロック単位の最小タグＩＤが、第２のタグ情報以上の場合（Ｓ４４０；ＮＯ）、ステップＳ４６０へ進む。一方で、読み出されたブロック単位の最小タグＩＤが、タグＩＤ＝０より大きく第２のタグ情報より小さい場合（Ｓ４４０；ＹＥＳ）、タグＩＤ＝０より大きくリードディスターブ検査の基準となる第２のタグ情報より小さいタグＩＤがついているブロックに対してリードディスターブ検査を行う（Ｓ４５０）。本実施形態では、第２のタグ情報はタグＩＤ＝４であるため、読み出されたブロック単位の最小タグＩＤがタグＩＤ＝１，２，３のいずれかである場合、選択されたブロックに対してリードディスターブ検査が行われる。

続いて、メモリコントローラ２０は、ブロック単位タグＩＤ管理テーブルＴ２ｂの全てのブロック単位の最小タグＩＤに対して、タグＩＤ＝０より大きく第２のタグ情報より小さいか確認が完了したか確認する（Ｓ４６０）。

ブロック単位タグＩＤ管理テーブルの全てのタグＩＤに対して、タグＩＤ＝０より大きく第２のタグ情報より小さいか確認が完了していない場合（Ｓ４６０；ＮＯ）、ステップＳ４３０に戻る。

ブロック単位タグＩＤ管理テーブルの全てのブロック単位の最小タグＩＤに対して、タグＩＤ＝０より大きく第２のタグ情報より小さいか確認が完了した場合（Ｓ４６０；ＹＥＳ）、リードディスターブ検査の処理動作が完了する。検査後に、リードディスターブ検査において訂正されたデータが多かったブロックに書き込まれているデータを、新たなブロック書き直す動作を行っても良い。

本実施形態では、リードディスターブ検査が終了しているかどうか確認したが、これに限定されない。例えば、前回のリードディスターブ検査から一定回数以上の読み出し動作が行われたかを確認しても良い。その場合、前回のリードディスターブ検査から一定回数以上の読み出し動作が行われていない場合、リードディスターブ検査シーケンスは終了となる。一方で、前回のリードディスターブ検査から一定回数以上の読み出し動作が行われている場合、ステップＳ４３０に進む。

（効果）

以上のように、第２の実施形態においても、第１の実施形態と同様の効果を得ることができる。また、本実施形態ではタグＩＤが循環しない。そのため、ガベージコレクションの対象となるタグＩＤをタグＩＤ＝０より大きく第１のタグ情報以下とした場合に、必ず第１のタグ情報と同程度または第１のタグ情報よりも更新頻度が低いデータが対象となる。したがって第１の実施形態よりも効率的に更新頻度が低いデータを集約することが可能である。さらに、ブロック単位タグＩＤ管理テーブルＴ２を設けることで、更新頻度の低いデータが集約したブロックに焦点を当ててリードディスターブ検査を実施することが可能となる。すなわち、リードディスターブを効率的かつ早期発見することができ、信頼性を向上させることが可能である。また、ガベージコレクションを行う際にもブロック単位タグＩＤ管理テーブルを用いることで、更新頻度が低いデータが存在するブロックを優先的に選択しガベージコレクションを行うことができ、よりガベージコレクションを効率的に実施することが可能となる。

１・・・メモリシステム、２・・・ホスト、１０・・・フラッシュメモリ、２０・・・メモリコントローラ、２１・・・ＣＰＵ、２２・・・ＲＡＭ、２３・・・ホストＩ／Ｆ、２４・・・メモリＩ／Ｆ、２５・・・データバッファ。

Claims (18)

1. ブロックを有する不揮発性メモリと、
   前記不揮発性メモリを制御することが可能なメモリコントローラと、
   を備え、
   前記メモリコントローラは、消去回数に関する情報に基づいて前記不揮発性メモリの論理アドレスに割り当てられるタグ情報を管理する第１のタグ情報管理テーブルを保持し、
   前記タグ情報は、前記消去回数に関する情報に基づいて順に並んだ値が割り当てられ、
   前記メモリコントローラは、無効データのタグ情報を除く、前記タグ情報に含まれる第１のタグ情報の値以下のタグ情報が割り当てられた論理アドレスに対応するデータに対してガベージコレクションを行う
   メモリシステム。
2. 前記消去回数に関する情報は、ホストが発行した書き込みコマンドの回数に基づく請求項１に記載のメモリシステム。
3. 前記タグ情報は、前記不揮発性メモリへのデータの書き込み時に割り当てられる請求項１に記載のメモリシステム。
4. 前記タグ情報は、任意の単位の論理アドレス毎に割り当てられる請求項１に記載のメモリシステム。
5. 前記メモリコントローラは、前記ブロック内の前記無効データのタグ情報を除く前記第１のタグ情報の値以下のタグ情報が割り当てられた論理アドレスの数が第１の閾値より少ない場合に前記ガベージコレクションを行う請求項１に記載のメモリシステム。
6. 前記メモリコントローラは、前記ブロック内の前記無効データのタグ情報を除く前記第１のタグ情報の値以下のタグ情報が割り当てられた論理アドレスの数が第１の閾値以上の場合に前記ガベージコレクションを行わない請求項５に記載のメモリシステム。
7. 前記メモリコントローラは、前記第１のタグ情報管理テーブルにおける前記ブロックのタグ情報のうち一つの代表のタグ情報を管理する第２のタグ情報管理テーブルをさらに保持し、前記第２のタグ情報管理テーブルに基づいてリードディスターブ検査を行う請求項１に記載のメモリシステム。
8. 前記代表のタグ情報は、前記第１のタグ情報管理テーブルにおける前記ブロックの最小のタグ情報である請求項７に記載のメモリシステム。
9. 前記メモリコントローラは、前記第２のタグ情報管理テーブルにおいて、前記代表のタグ情報に含まれる第２のタグ情報より小さいタグ情報を有するブロックに前記リードディスターブ検査を行う請求項７に記載のメモリシステム。
10. ブロックを有する不揮発性メモリと、
    前記不揮発性メモリを制御することが可能なメモリコントローラと、
    を備え、
    前記メモリコントローラは、ホストが発行した書き込みコマンドの回数に基づいて前記不揮発性メモリの論理アドレスに割り当てられるタグ情報を管理する第１のタグ情報管理テーブルを保持し、
    前記メモリコントローラは、前記タグ情報に含まれる第１のタグ情報が割り当てられた論理アドレスに対応するデータに対して、前記ブロック内の前記第１のタグ情報が割り当てられた論理アドレスの数が第１の閾値より少ない場合にガベージコレクションを行うメモリシステム。
11. 前記タグ情報は、前記不揮発性メモリへのデータの書き込み時に割り当てられる請求項１０に記載のメモリシステム。
12. 前記メモリコントローラは、前記ブロック内の前記第１のタグ情報が割り当てられた論理アドレスの数が第１の閾値以上の場合に前記ガベージコレクションを行わない請求項１０に記載のメモリシステム。
13. 前記メモリコントローラは、前記第１のタグ情報管理テーブルにおける前記ブロックのタグ情報のうち一つの代表のタグ情報を管理する第２のタグ情報管理テーブルをさらに保持し、前記第２のタグ情報管理テーブルに基づいてリードディスターブ検査を行う請求項１０に記載のメモリシステム。
14. 前記メモリコントローラは、前記第２のタグ情報管理テーブルにおいて、前記代表のタグ情報に含まれる第２のタグ情報より小さいタグ情報を有するブロックに前記リードディスターブ検査を行う請求項１３に記載のメモリシステム。
15. ブロックを有する不揮発性メモリと、前記不揮発性メモリを制御することが可能なメモリコントローラと、を備え、前記メモリコントローラは、パラメータに基づいて前記不揮発性メモリの論理アドレスに割り当てられるタグ情報を管理する第１のタグ情報管理テーブルと、前記第１のタグ情報管理テーブルにおける前記ブロックのタグ情報のうち一つの代表のタグ情報を管理する第２のタグ情報管理テーブルとを保持し、前記第１のタグ情報管理テーブルに基づいて前記不揮発性メモリのガベージコレクションを行い、前記第２のタグ情報管理テーブルに基づいてリードディスターブ検査を行うメモリシステム。
16. 前記パラメータは、消去回数に関する情報である請求項１５に記載のメモリシステム。
17. 前記パラメータは、ホストが発行した書き込みコマンドの回数である請求項１５に記載のメモリシステム。
18. 前記メモリコントローラは、前記第１のタグ情報管理テーブルで前記タグ情報に含まれる第１のタグ情報が割り当てられた論理アドレスに対応するデータに対して前記ガベージコレクションを行い、前記第２のタグ情報管理テーブルで前記代表のタグ情報に含まれる第２のタグ情報より小さいタグ情報を有するブロックに前記リードディスターブ検査を行う請求項１５に記載のメモリシステム。
    

Images