Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP7693486B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP7693486B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7693486B2
JP7693486B2 JP2021153548A JP2021153548A JP7693486B2 JP 7693486 B2 JP7693486 B2 JP 7693486B2 JP 2021153548 A JP2021153548 A JP 2021153548A JP 2021153548 A JP2021153548 A JP 2021153548A JP 7693486 B2 JP7693486 B2 JP 7693486B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
electrodes
semiconductor layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021153548A
Other languages
English (en)
Other versions
JP2023045255A (ja
Inventor
拓雄 菊地
達也 西脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021153548A priority Critical patent/JP7693486B2/ja
Priority to US17/664,988 priority patent/US12376359B2/en
Priority to DE102022206317.1A priority patent/DE102022206317A1/de
Priority to CN202210728679.0A priority patent/CN115842052A/zh
Publication of JP2023045255A publication Critical patent/JP2023045255A/ja
Application granted granted Critical
Publication of JP7693486B2 publication Critical patent/JP7693486B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

実施形態は、半導体装置に関する。
電力制御用半導体装置には、高い降伏電圧を有することが求められる。
特開２０１５－１５３９８８号公報
実施形態は、高い降伏電圧を有する半導体装置を提供する。
実施形態に係る半導体装置は、半導体部と、第１乃至第４電極と、第１および第２絶縁膜と、を備える。前記半導体部は、第１導電形の第１半導体層と、第２導電形の第２半導体層と、を含む。前記第１電極は、前記半導体部の裏面上に設けられ、前記第２電極は、前記半導体部の表面側に設けられる。前記第１半導体層は、前記第１電極と前記第２電極との間に延在し、前記第２半導体層は、前記第１半導体層と前記第２電極との間に設けられ、前記第２電極に電気的に接続される。前記第３電極および前記第４電極は、前記半導体部の前記表面側から前記第１半導体層中に延在する。前記第３電極は、複数設けられ、前記半導体部の前記裏面沿った方向に相互に離間して配置される。前記複数の第３電極は、前記第２電極に電気的に接続される。前記第４電極は、前記複数の第３電極が設けられた領域を囲み、前記第２電極に電気的に接続される。前記第１絶縁膜は、前記半導体部と前記複数の第３電極との間にそれぞれ設けられ、前記第３電極を前記半導体部から電気的に絶縁する。前記第２絶縁膜は、前記半導体部と前記第４電極との間に設けられ、前記第４電極を前記半導体部から電気的に絶縁する。前記第４電極は、前記半導体部の前記裏面に沿った第１方向に延在する第１部分と、前記裏面に沿った第２方向であって、前記第１方向と直交する第２方向に延在する第２部分と、前記裏面に沿った第３方向であって、前記第１方向および前記第２方向と交差する第３方向に延在し、前記第１部分および前記第２部分につながる第３部分と、を含む。前記複数の第３電極は、前記第１方向において隣り合う２つの第３電極間、および、前記第３方向において隣り合う別の２つの第３電極間において、隣り合う２つの第１絶縁膜の間隔が最小となるように配置される。
実施形態に係る半導体装置を示す模式断面図である。 実施形態に係る半導体装置を示す模式平面図である。 比較例に係る半導体装置を示す模式平面図である。 実施形態に係る半導体装置の特性を示すグラフである。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
図１は、実施形態に係る半導体装置１を示す模式断面図である。図１は、図２（ａ）中に示すＶ－Ｖ線に沿った断面図である。半導体装置１は、例えば、ＭＯＳＦＥＴである。
図１に示すように、半導体装置１は、半導体部１０と、第１電極２０と、第２電極３０と、第３電極４０と、第４電極５０と、制御電極６０と、を備える。半導体部１０は、例えば、シリコンである。
第１電極２０は、半導体部１０の裏面１０Ｂの上に設けられる。第１電極２０は、例えば、ドレイン電極である。第１電極２０は、例えば、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）などを含む金属層である。
第２電極３０は、半導体部１０の表面１０Ｆ側に設けられる。第２電極３０は、例えば、ソース電極である。第１電極２０は、例えば、窒化チタニウム（ＴｉＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）などを含む金属層である。
第３電極４０は、半導体部１０の表面側に設けられた第１トレンチＴＨの内部に配置される。第１トレンチＴＨは、例えば、円もしくは多角形の開口を有し、半導体部１０の表面側から裏面に向かう方向（例えば、－Ｚ方向）に延在する穴状に設けられる。また、第３電極４０は、第１絶縁膜４５により半導体部１０から電気的に絶縁される。第１絶縁膜４５は、第１トレンチＴＨの内面を覆い、半導体部１０と第３電極４０との間に設けられる。第１絶縁膜４５は、例えば、シリコン酸化膜である。
第４電極５０は、半導体部１０の表面側に設けられた第２トレンチＴＧの内部に配置される。第２トレンチＴＧは、例えば、半導体部１０の表面側から裏面に向かう方向（例えば、－Ｚ方向）に延在する。また、第２トレンチＴＧは、複数の第３電極４０が配置された領域（活性領域）を囲む溝状に設けられる（図２（ａ）参照）。すなわち、第４電極５０は、第２トレンチＴＧの開口に沿って延在し、活性領域を囲むように設けられる。第２トレンチＴＧは、所謂、終端トレンチである。
第４電極５０は、第２絶縁膜５５により半導体部１０から電気的に絶縁される。第２絶縁膜５５は、第２トレンチＴＧの内面を覆い、半導体部１０と第４電極５０との間に設けられる。第２絶縁膜５５は、例えば、シリコン酸化膜である。
制御電極６０は、例えば、第１トレンチＴＨの内部において、半導体部１０と第３電極４０との間に設けられる。制御電極６０は、例えば、ゲート電極である。制御電極６０は、第１トレンチＴＨの上部に設けられる。制御電極６０の上面は、例えば、第１トレンチＴＨの開口の近傍に位置する。
制御電極６０は、第３絶縁膜６３により半導体部１０から電気的に絶縁される。第３絶縁膜６３は、例えば、ゲート絶縁膜である。第３絶縁膜６３は、第１トレンチＴＨの内面の上部を覆い、半導体部１０と制御電極６０との間に設けられる。第３絶縁膜６３は、例えば、シリコン酸化膜である。
制御電極６０は、例えば、半導体部１０の表面１０Ｆに平行な平面視において、第３電極４０を囲むように設けられる。制御電極６０は、第４絶縁膜６５により第３電極４０から電気的に絶縁される。第４絶縁膜６５は、第３電極４０と制御電極６０との間に設けられる。第４絶縁膜６５は、例えば、シリコン酸化膜である。
半導体部１０は、例えば、第１導電形の第１半導体層１１と、第２導電形の第２半導体層１３と、第１導電形の第３半導体層１５と、第１導電形の第４半導体層１７と、を含む。以下、第１導電形をｎ形、第２導電形をｐ形として説明する。
第１半導体層１１は、第１電極２０と第２電極３０との間に延在する。第１半導体層１１は、例えば、ｎ形ドリフト層である。第１トレンチＴＨおよび第２トレンチＴＧは、それぞれ、半導体部１０の表面側から第１半導体層１１中に延在するように設けられる。第３電極４０は、第１絶縁膜４５を介して、第１半導体層１１に向き合う。第４電極５０は、第２絶縁膜５５を介して、第１半導体層１１に向き合う。
第２半導体層１３は、第１半導体層１１と第２電極３０との間に設けられる。第２半導体層１３は、例えば、ｐ形拡散層である。第２半導体層１３は、第３絶縁膜６３を介して、制御電極６０に向き合うように設けられる。
第３半導体層１５は、第２半導体層１３と第２電極３０との間に部分的に設けられる。第３半導体層１５は、第３絶縁膜６３に接するように設けられる。第３半導体層１５は、例えば、ｎ形ソース層である。
第４半導体層１７は、例えば、第１半導体層１１と第１電極２０との間に設けられる。第４半導体層１７は、第１半導体層１１の第１導電形不純物の濃度よりも高濃度の第１導電形不純物を含む。第４半導体層１７は、例えば、ｎ形バッファ層である。第１電極２０は、第４半導体層１７に電気的に接続される。
半導体装置１は、第５絶縁膜３３と、第６絶縁膜３５と、第１配線４７と、第２配線５７と、第３配線６７と、をさらに備える。
第５絶縁膜３３および第６絶縁膜３５は、半導体部１０と第２電極３０との間に設けられる。第５絶縁膜３３は、半導体部１０と第６絶縁膜３５との間に設けられる。第６絶縁膜３５は、第５絶縁膜３３と第２電極３０との間に設けられる。第５絶縁膜３３および第６絶縁膜３５は、例えば、層間絶縁膜である。第５絶縁膜３３および第６絶縁膜３５は、例えば、シリコン酸化膜である。
第５絶縁膜３３は、半導体部１０の表面１０Ｆ、第１トレンチＴＨおよび第２トレンチＴＧを覆う。第１配線４７、第２配線５７および第３配線６７は、第５絶縁膜３３と第６絶縁膜３５との間に設けられる。
第１配線４７は、第５絶縁膜３３に設けられたコンタクトホールを介して、第３電極４０に電気的に接続される。第２配線５７は、第５絶縁膜３３に設けられた別のコンタクトホールを介して、第４電極５０に電気的に接続される。第３配線６７は、第５絶縁膜３３に設けられた更なる別のコンタクトホールを介して、制御電極６０に電気的に接続される。第１配線４７は、第３絶縁膜３３に設けられた他のコンタクトホールを介して、第２半導体層１３および第３半導体層１５にも電気的に接続される。
第２電極３０は、第６絶縁膜３５に設けられたコンタクトホールを介して、第１配線４７および第２配線５７にそれぞれ接続される。これにより、第２電極３０は、第３電極４０および第４電極５０に電気的に接続される。また、第２電極３０は、第２半導体層１３および第３半導体層１５にも電気的に接続される。
図２（ａ）および（ｂ）は、実施形態に係る半導体装置１を示す模式平面図である。図２（ａ）は、図１中に示すＨ－Ｈ線に沿った断面図である。図２（ｂ）は、図２（ａ）の一部を示す部分断面図である。
図２（ａ）に示すように、第２トレンチＴＧは、複数の第３電極４０が配置された領域（活性領域）を囲むように設けられる。第２トレンチＴＧは、例えば、４つのコーナーが面取りされた四角形の外縁を有する。第４電極５０は、第２トレンチＴＧに沿って延在し、複数の第３電極４０を囲む。
第３電極４０は、例えば、Ｙ方向に並ぶ。第３電極４０のＹ方向に並んだ複数の列が、Ｘ方向に並ぶ。第３電極４０の１つは、例えば、Ｙ方向において隣り合う第３電極４０間のスペースに、Ｘ方向において隣り合うように配置される。
図２（ｂ）は、第２トレンチＴＧの１つのコーナーを示す平面図である。図２（ｂ）に示すように、第１トレンチＴＨは、例えば、正六角形の断面形状を有する。第３電極４０は、例えば、正六角形の中央に設けられる。
複数の第３電極４０は、Ｙ方向において隣り合う２つの第１絶縁膜４５の間隔が最小間隔Ｄｍｉｎとなるように配置される。また、複数の第３電極４０は、Ｘ方向およびＹ方向と交差する斜め方向Ｄｄにおいて隣り合う２つの第１絶縁膜４５の間隔が、例えば、最小間隔Ｄｍｉｎとなるように配置される。
また、第２トレンチＴＧに沿って配置される第１トレンチＴＨは、第２トレンチＴＧとの間隔Ｄｅが等間隔となるように配置される。間隔Ｄｅは、例えば、最小間隔Ｄｍｉｎと同じである。
第２トレンチＴＧは、例えば、第１部分ＴＧ１、第２部分ＴＧ２および第３部分ＴＧ３を含む。第１部分ＴＧ１は、Ｙ方向に延在する。第２部分ＴＧ２は、Ｘ方向に延在する。第３部分ＴＧ３は、斜め方向Ｄｄに延在し、第１部分ＴＧ１と第２部分ＴＧ２とをつなぐように設けられる。第１部分ＴＧ１は、例えば、６０°の外角をもって、第３部分ＴＧ３につながる。第２部分ＴＧ２は、例えば、３０°の外角をもって、第３部分ＴＧ３につながる。
第２トレンチ中に設けられる第４電極５０も、第１部分５０ａ、第２部分５０ｂおよび第３部分５０ｃを含む。第１部分５０ａは、Ｙ方向に延在する。第２部分５０ｂは、Ｘ方向に延在する。第３部分５０ｃは、斜め方向Ｄｄに延在し、第１部分５０ａと第２部分５０ｂとをつなぐように設けられる。
図３は、比較例に係る半導体装置２を示す模式平面図である。図３は、図２（ｂ）に対応する平面図である。
半導体装置２では、１つの第１トレンチＴＨが第２トレンチＴＧのコーナー部に向き合うように配置される。言い換えれば、半導体装置２の第２トレンチＴＧは、斜め方向Ｄｄに延びる第３部分ＴＧ３（図２（ｂ）参照）を有さない。
このように、半導体装置２の第２トレンチＴＧは、コーナー部が９０°に曲がるように設けられる。半導体装置２は、ターンオフ時において、コーナー部に電界集中が生じ易い形状を有する。
図４は、実施形態に係る半導体装置１の特性を示すグラフである。横軸は、第２絶縁膜５５の膜厚である。縦軸は、降伏電圧である。図４中に示す「ＥＢ」は、半導体装置１の特性を示している。また、「ＣＥ」は、比較例として、半導体装置２の特性を示している。
例えば、隣り合う第１トレンチＴＨ間の最小間隔Ｄｍｉｎを好適に設定することにより、活性領域における降伏電圧を高くすると、半導体装置１および２の降伏電圧は、第２トレンチＴＧが設けられる終端領域の降伏電圧に依存するようになる。
図４に示すように、第２トレンチＴＧ内の第２絶縁膜５５の膜厚を厚くすれば、第１半導体層１１と第２絶縁膜５５との界面における電界値が小さくなり、終端領域の降伏電圧は上昇する。
終端領域の降伏電圧は、例えば、第２トレンチＴＧのコーナー部における電界集中に左右される。半導体装置１の第２トレンチＴＧは、コーナー部において、第３部分ＴＧ３（図２（ｂ）参照）を有する。このため、半導体装置１では、第２トレンチＴＧにおける電界集中が緩和され、半導体装置１の降伏電圧は、半導体装置２の降伏電圧よりも高くなる。
このように、実施形態に係る半導体装置１では、第２トレンチＴＧのコーナー部に、第３部分ＴＧ３を設けることにより、降伏電圧を高くすることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２…半導体装置、 １０…半導体部、 １０Ｂ…裏面、 １０Ｆ…表面、 １１…第１半導体層、 １３…第２半導体層、 １５…第３半導体層、 １７…第４半導体層、 ２０…第１電極、 ３０…第２電極、 ３３…第５絶縁膜、 ３５…第６絶縁膜、 ４０…第３電極、 ４５…第１絶縁膜、 ４７…第１配線、 ５０…第４電極、 ５５…第２絶縁膜、 ５７…第２配線、 ６０…制御電極、 ６３…第３絶縁膜、 ６５…第４絶縁膜、 ６７…第３配線、 ＴＨ…第１トレンチ、 ＴＧ…第２トレンチ、 ＴＧ１、５０ａ…第１部分、 ＴＧ２、５０ｂ…第２部分、 ＴＧ３、５０ｃ…第３部分

Claims (5)

  1. 第１導電形の第１半導体層と、第２導電形の第２半導体層と、を含む半導体部と、
    前記半導体部の裏面上に設けられた第１電極と、
    前記半導体部の表面側に設けられた第２電極であって、前記第１半導体層は、前記第１電極と前記第２電極との間に延在し、前記第２半導体層は、前記第１半導体層と前記第２電極との間に設けられ、前記第２電極に電気的に接続されるように構成された、前記第２電極と、
    前記半導体部の前記表面側から前記第１半導体層中に延在し、前記半導体部の前記裏面に沿った方向に相互に離間して配置され、前記第２電極に電気的に接続される複数の第３電極と、
    前記半導体部の前記表面側から前記第１半導体層中に延在し、前記複数の第３電極が設けられた領域を囲み、前記第２電極に電気的に接続された第４電極と、
    前記半導体部と前記複数の第３電極との間にそれぞれ設けられ、前記複数の第３電極を前記半導体部から電気的に絶縁する第１絶縁膜と、
    前記半導体部と前記第４電極との間に設けられ、前記第４電極を前記半導体部から電気的に絶縁する第２絶縁膜と、
    を備え、
    前記第４電極は、前記半導体部の前記裏面に沿った第１方向に延在する第１部分と、前記裏面に沿った第２方向であって、前記第１方向に直交する前記第２方向に延在する第２部分と、前記裏面に沿った第３方向であって、前記第１方向および前記第２方向と交差する前記第３方向に延在し、前記第１部分および前記第２部分をつなぐ第３部分と、を含み、
    前記複数の第３電極は、前記第１方向において隣り合う２つの第３電極間、および、前記第３方向において隣り合う別の２つの第３電極間において、隣り合う２つの第１絶縁膜の間隔が共に同一の距離となるように配置され、
    前記第１部分、前記第２部分及び前記第３部分は、９０度以下のコーナー部を有せず、
    前記複数の第３電極は、第１群に属する前記複数の第３電極と、第２群に属する前記複数の第３電極と、第３群に属する複数の第３電極と、を含み、
    前記第１群に属する前記複数の第３電極は、前記第１方向に沿って並び、
    前記第２群に属する前記複数の第３電極は、前記第１方向に沿って並び、
    前記第３群に属する前記複数の第３電極は、前記第１方向に沿って並び、
    前記第２群に属する前記複数の第３電極は、前記第２方向において、前記第３群に属する前記複数の第３電極と、前記第１部分と、の間にあり、
    前記第１群に属する前記複数の第３電極は、前記第２方向において、前記第２群に属する前記複数の第３電極と、前記第１部分と、の間にあり、
    前記第１群に属する前記複数の第３電極は、前記第２方向において、前記複数の第３電極のなかで前記第１部分に最も近く、
    前記第２群に属する前記複数の第３電極の数は、前記第１群に属する前記複数の第３電極の数よりも１大きく、
    前記第３群に属する前記複数の第３電極の数は、前記第２群に属する前記複数の第３電極の前記数よりも１大きい、半導体装置。
  2. 前記複数の第３電極は、前記半導体部の前記表面側に設けられ、前記第２電極から前記第１電極に向かう第４方向に延在する第１トレンチであって、前記半導体部の前記表面に円形もしくは多角形の開口を有する前記第１トレンチの内部に設けられ、
    前記第４電極は、前記半導体部の前記表面に沿って延在する溝状の第２トレンチの内部に設けられる請求項１に記載の半導体装置。
  3. 前記第３方向は、前記第１方向と６０°または３０°の内角を有するように交差する請求項１または２に記載の半導体装置。
  4. 前記第２半導体層と前記第３電極との間に設けられた制御電極と、
    前記第２半導体層と前記制御電極との間に設けられた第３絶縁膜と、
    前記第３電極と前記制御電極との間に設けられた第４絶縁膜と、
    をさらに備え、
    前記第３電極は、前記第１絶縁膜を介して、前記第１半導体層に向き合い、
    前記制御電極は、前記第３絶縁膜を介して、前記第２半導体層に向き合うように設けられる請求項１乃至３のいずれか１つに記載の半導体装置。
  5. 前記半導体部は、前記第１導電形の第３半導体層をさらに含み、
    前記第３半導体層は、前記第２半導体層と前記第２電極との間に部分的に設けられ、前記第３絶縁膜に接するように設けられる請求項４に記載の半導体装置。
JP2021153548A 2021-09-21 2021-09-21 半導体装置 Active JP7693486B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021153548A JP7693486B2 (ja) 2021-09-21 2021-09-21 半導体装置
US17/664,988 US12376359B2 (en) 2021-09-21 2022-05-25 Semiconductor device
DE102022206317.1A DE102022206317A1 (de) 2021-09-21 2022-06-23 Halbleitervorrichtung
CN202210728679.0A CN115842052A (zh) 2021-09-21 2022-06-24 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021153548A JP7693486B2 (ja) 2021-09-21 2021-09-21 半導体装置

Publications (2)

Publication Number Publication Date
JP2023045255A JP2023045255A (ja) 2023-04-03
JP7693486B2 true JP7693486B2 (ja) 2025-06-17

Family

ID=85383958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021153548A Active JP7693486B2 (ja) 2021-09-21 2021-09-21 半導体装置

Country Status (4)

Country Link
US (1) US12376359B2 (ja)
JP (1) JP7693486B2 (ja)
CN (1) CN115842052A (ja)
DE (1) DE102022206317A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190097005A1 (en) 2014-08-28 2019-03-28 Infineon Technologies Austria Ag Semiconductor Device Having Termination Trench
JP2019062160A (ja) 2017-09-28 2019-04-18 豊田合成株式会社 半導体装置
JP2019165182A (ja) 2018-03-20 2019-09-26 株式会社東芝 半導体装置
JP2020047742A (ja) 2018-09-18 2020-03-26 株式会社東芝 半導体装置
JP2021034540A (ja) 2019-08-23 2021-03-01 株式会社東芝 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252251B2 (en) * 2006-08-03 2016-02-02 Infineon Technologies Austria Ag Semiconductor component with a space saving edge structure
JP5531436B2 (ja) 2008-12-01 2014-06-25 富士電機株式会社 炭化珪素半導体素子の製造方法
JP5741069B2 (ja) * 2011-03-02 2015-07-01 トヨタ自動車株式会社 半導体装置
CN103426738B (zh) * 2012-05-17 2018-05-18 恩智浦美国有限公司 具有边缘端部结构的沟槽半导体器件及其制造方法
US8558308B1 (en) * 2012-06-14 2013-10-15 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using a contact implant and a metallic recombination element and semiconductor
JP2014154609A (ja) * 2013-02-05 2014-08-25 Toshiba Corp 半導体装置
JP6368105B2 (ja) 2014-02-18 2018-08-01 新日本無線株式会社 トレンチ型ｍｏｓｆｅｔ半導体装置
DE102014112379B4 (de) * 2014-08-28 2025-07-17 Infineon Technologies Austria Ag Halbleitervorrichtung, elektronische anordnung und verfahren zum herstellen einer halbleitervorrichtung
JP7465123B2 (ja) 2020-03-12 2024-04-10 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190097005A1 (en) 2014-08-28 2019-03-28 Infineon Technologies Austria Ag Semiconductor Device Having Termination Trench
JP2019062160A (ja) 2017-09-28 2019-04-18 豊田合成株式会社 半導体装置
JP2019165182A (ja) 2018-03-20 2019-09-26 株式会社東芝 半導体装置
JP2020047742A (ja) 2018-09-18 2020-03-26 株式会社東芝 半導体装置
JP2021034540A (ja) 2019-08-23 2021-03-01 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US12376359B2 (en) 2025-07-29
DE102022206317A1 (de) 2023-03-23
CN115842052A (zh) 2023-03-24
JP2023045255A (ja) 2023-04-03
US20230088579A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US11444187B2 (en) Insulated gate bipolar transistor and diode
JP7207463B2 (ja) 半導体装置
JP2018120990A (ja) 半導体装置
JP4253558B2 (ja) 半導体装置
US10707312B2 (en) Semiconductor device
US20240014275A1 (en) Semiconductor device
WO2019176810A1 (ja) 半導体装置
JP7693486B2 (ja) 半導体装置
JP2023053145A (ja) Ｒｃ－ｉｇｂｔ半導体装置
CN116598354A (zh) 一种基于多边形元胞的沟槽型功率mosfet器件及工艺流程
US20240363710A1 (en) Semiconductor device
US20240154007A1 (en) Semiconductor device
JP7781041B2 (ja) 半導体装置及びその製造方法
JP7726821B2 (ja) 半導体装置及び製造方法
JP7720756B2 (ja) 半導体装置
JP7526152B2 (ja) 半導体装置
JP2023027340A (ja) 半導体装置
JP7222758B2 (ja) 半導体装置
JP7608226B2 (ja) 半導体装置
CN109935635A (zh) 半导体器件及其形成方法、芯片
JP2024130833A (ja) 半導体装置
JP2024174672A (ja) 半導体装置
JP2025042452A (ja) 半導体装置
JP2026013567A (ja) 半導体装置
JP2024044171A (ja) 半導体装置および半導体装置の製造製法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250605

R150 Certificate of patent or registration of utility model

Ref document number: 7693486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150