JP7694615B2 - 導電体充填スルーホール基板の製造方法及び導電体充填スルーホール基板 - Google Patents
導電体充填スルーホール基板の製造方法及び導電体充填スルーホール基板 Download PDFInfo
- Publication number
- JP7694615B2 JP7694615B2 JP2023128472A JP2023128472A JP7694615B2 JP 7694615 B2 JP7694615 B2 JP 7694615B2 JP 2023128472 A JP2023128472 A JP 2023128472A JP 2023128472 A JP2023128472 A JP 2023128472A JP 7694615 B2 JP7694615 B2 JP 7694615B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- hole
- sintered body
- conductor
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
[1] 貫通孔が設けられている絶縁性基体を含み、両主面に貫通孔が通じているスルーホール基板を準備する準備工程と、
少なくとも上記貫通孔を充填するように、ポーラス構造を有する銅焼結体を形成する銅焼結体形成工程と、
上記銅焼結体に硬化性樹脂組成物を含浸する樹脂含浸工程と、
上記銅焼結体に含浸させた上記硬化性樹脂組成物を硬化することにより、ポーラスに樹脂硬化物が充填された上記銅焼結体を含んでなる導電体を形成する樹脂硬化工程と、
を備える、導電体充填スルーホール基板の製造方法。
[3] 上記銅焼結体の空孔率が、上記銅焼結体の体積を基準として、1~15体積%である、[1]又は[2]に記載の方法。
[4] 上記銅焼結体形成工程において、上記銅焼結体を、上記スルーホール基板の主面上の少なくとも一部を被覆するように形成する、[1]~[3]のいずれかに記載の方法。
[5] 上記スルーホール基板の主面上に形成された上記導電体の少なくとも一部を除去する導電体除去工程を更に備える、[4]に記載の方法。
[6] 上記導電体除去工程における除去手段が、エッチング、機械的研磨及び化学的機械的研磨からなる群より選択される一種以上である、[5]に記載の方法。
[7] 上記スルーホール基板が、少なくとも上記貫通孔の壁面に設けられた金属被膜を備える、[1]~[6]のいずれかに記載の方法。
[8] 上記貫通孔の孔径Dに対する孔長Lの比L/Dが10以上である、[1]~[7]のいずれかに記載の方法。
上記スルーホール基板の上記貫通孔に銅粒子とを含む銅ペーストを充填する銅ペースト充填工程と、
上記銅ペーストを焼成して上記銅焼結体を形成する銅ペースト焼成工程と、
を有する、[1]~[8]のいずれかに記載の方法。
[10] 上記銅ペーストが、上記銅粒子として、粒径が0.8μm以上である第1の銅粒子と、粒径が0.5μm以下である第2の銅粒子と、を含む、[9]に記載の方法。
[11] 上記第1の銅粒子が扁平状である、[10]に記載の方法。
[12] 上記銅ペーストを0.1MPa以上の加圧下で焼成する、[9]~[11]のいずれかに記載の方法。
[13] 上記銅ペーストを窒素又は水素を含む雰囲気下で焼成する、[9]~[12]のいずれかに記載の方法。
[14] 貫通孔が設けられている絶縁性基体を含み、両主面に貫通孔が通じているスルーホール基板と、貫通孔を充填する導電体と、を備え、
上記導電体が、ポーラス構造を有する銅焼結体と、銅焼結体のポーラスに充填された樹脂硬化物と、を含む、導電体充填スルーホール基板。
[16] 上記スルーホール基板が、少なくとも上記貫通孔の壁面に設けられた金属被膜を備える、[14]又は[15]に記載の導電体充填スルーホール基板。
[17] 上記貫通孔の孔径Dに対する孔長Lの比L/Dが10以上である、[14]~[16]のいずれかに記載の導電体充填スルーホール基板。
[18] 上記導電体が、上記スルーホール基板の主面上の少なくとも一部を被覆する、[14]~[17]のいずれかに記載の導電体充填スルーホール基板。
図1~図4は、一実施形態の導電体充填スルーホール基板の製造方法を示す模式図である。
少なくとも上記貫通孔を充填するように、ポーラス構造を有する銅焼結体を形成する銅焼結体形成工程と、
上記銅焼結体に硬化性樹脂組成物を含浸する樹脂含浸工程と、
上記銅焼結体に含浸させた上記硬化性樹脂組成物を硬化することにより、ポーラスに樹脂硬化物が充填された上記銅焼結体を含んでなる導電体を形成する樹脂硬化工程と、
上記スルーホール基板の主面上に形成された上記導電体の少なくとも一部を除去する導電体除去工程と、
を備える。
この工程では、図1(a)に示されるように、貫通孔30が設けられている絶縁性基体1と、貫通孔の壁面及び絶縁性基体1の表面に設けられた金属被膜2とを有するスルーホール基板40を準備することができる。貫通孔30は、スルーホール基板40の両主面に通じている。
この工程では、少なくとも貫通孔を充填するように、ポーラス構造を有する銅焼結体を形成する。本実施形態においては、銅焼結体を、スルーホール基板の主面上の少なくとも一部を被覆するように形成してもよい。この場合、スルーホール基板の貫通孔を充填する導電体を形成するとともに、スルーホール基板の主面上にも導電体を設けることができる。スルーホール基板の主面上に設けられた導電体は、配線及び電極を形成することができる。
(i)集束イオンビームによって銅焼結体充填スルーホール基板の銅焼結体の断面(基板の厚み方向の切断面)を露出させる。
(ii)露出させた断面を走査型電子顕微鏡により断面画像(基板の厚み方向に10μm及び基板の厚み方向と直交する方向に10μmの範囲)を撮影する。
(iii)焼結銅部分とポーラス部分とが分かれるように、得られた断面画像を2値化処理する。
(iv)2値化処理された断面画像から、銅焼結体断面の全面積に対するポーラス部分の面積の比率を銅焼結体の空孔率とする。
貫通孔に充填された銅焼結体の空孔率を算出する場合には、上記(i)において、貫通孔に充填された銅焼結体の中央部の断面を露出させる。貫通孔に充填された銅焼結体の中央部の空孔率を算出する場合には、貫通孔に充填された銅焼結体の中央部から、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲を観察する。銅焼結体充填スルーホール基板の主面上に形成された銅焼結体の空孔率を算出する場合には、上記(i)において、主面上の銅焼結体の断面を露出させる。銅焼結体充填スルーホール基板の主面上に形成された銅焼結体の空孔率を算出する場合には、主面上に形成された銅焼結体の表面から5μmまでの領域を観察する。
後述する導電体における樹脂硬化物の充填率の算出のために用いられる銅焼結体の空孔率の算出の際には、銅焼結体の観察箇所は、導電体の観察箇所と同様の箇所となるように適宜設定することができる。
この工程では、例えば、銅焼結体形成工程を経て得られる銅焼結体充填スルーホール基板50に硬化性樹脂組成物を塗布することで、銅焼結体5に硬化性樹脂組成物を含浸することができる。本実施形態では、貫通孔30を充填する銅焼結体5及びスルーホール基板40の両主面上に形成された銅焼結体5に硬化性樹脂組成物が含浸される。なお、含浸した硬化性樹脂組成物によって、銅焼結体5のポーラス4が充分に充填されることが好ましい。
硬化性樹脂組成物を構成する成分としては、熱硬化性化合物が挙げられる。熱硬化性化合物としては、オキセタン化合物、エポキシ化合物、エピスルフィド化合物、(メタ)アクリル化合物、フェノール化合物、アミノ化合物、不飽和ポリエステル化合物、ポリウレタン化合物、シリコーン化合物及びポリイミド化合物等が挙げられる。なかでも、硬化性樹脂組成物の硬化性及び粘度をより一層良好にし、高温放置における特性や絶縁信頼性を向上させる点から、エポキシ化合物であってよい。
この工程では、図2(d)に示されるように、銅焼結体5に含浸させた硬化性樹脂組成物(ポーラス4に充填された硬化性樹脂組成物)を硬化させることで、ポーラス4に樹脂硬化物6が充填された銅焼結体5を含んでなる導電体35が形成され、少なくとも貫通孔30に導電体35が充填された導電体充填スルーホール基板51を得ることができる。本実施形態の場合、スルーホール基板40の両主面上にもポーラス4に樹脂硬化物6が充填された銅焼結体5を含んでなる導電体35が設けられている。
(貫通孔の導電体)
(a)貫通孔30の中央部C(孔長Lにおける中心且つそこでの孔径Dにおける中心)、を通り、基板の厚み方向に伸びる線L1と、導電体35の表面とが交わる点S1から深さ10μmまでの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(b)上記点S1から深さ10~20μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(c)上記点S1から深さ20~30μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(d)貫通孔30の中央部Cから、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(e)基板の主面に形成された導電体35の表面S2から深さ5μmまでの領域において、樹脂硬化物の充填率が、銅焼結体5のポーラス4の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(f)基板の主面に形成された導電体35の表面S2から深さ10μmまでの領域において、樹脂硬化物の充填率が、銅焼結体5のポーラス4の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(g)上記表面S2から深さ10~20μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(h)上記表面S2からの深さ20~30μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(i)集束イオンビームによって導電体充填スルーホール基板の導電体の断面(基板の厚み方向の切断面)を露出させる。
(ii)露出させた断面を走査型電子顕微鏡により断面画像(基板の厚み方向に10μm及び基板の厚み方向と直交する方向に10μmの範囲)を撮影する。
(iii)焼結銅部分及び樹脂硬化物部分と、樹脂硬化物により埋まっていないポーラス部分とが分かれるように、得られた断面画像を2値化処理する。
(iv)2値化処理された断面画像から、導電体断面の全面積に対する樹脂硬化物により埋まっていないポーラス部分の面積の比率を求め、これを導電体の空孔率とする。
(v)硬化性樹脂組成物を含浸する前の銅焼結体の空孔率と、導電体の空孔率とを下記式(1)に代入することにより、導電体における樹脂硬化物の充填率を算出する。
導電体における樹脂硬化物の充填率(%)=[(B-A)/B]×100・・・式(1)
[式(1)中、Aは導電体の空孔率(%)を示し、Bは銅焼結体の空孔率(%)を示す。]
貫通孔に充填された導電体の空孔率を算出する場合には、上記(i)において、貫通孔内の導電体の中央部の断面を露出させる。導電体充填スルーホール基板の主面上に形成された導電体の空孔率を算出する場合には、上記(i)において、主面上の導電体の断面を露出させる。
この工程では、スルーホール基板40の主面上に形成された導電体35の少なくとも一部を除去することができる。導電体を除去する手段としては、化学的研磨、機械的研磨、化学的機械的研磨、フライカット処理及びプラズマ処理等が挙げられる。フライカット処理とは、サーフェースプレーナによる切削平坦化を意味する。
(貫通孔の導電体)
(a)貫通孔30の中央部C(孔長Lにおける中心且つそこでの孔径Dにおける中心)、を通り、基板の厚み方向に伸びる線L1と、導電体35の表面とが交わる点S3から深さ10μmまでの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(b)上記点S3から深さ10~20μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(c)上記点S3から深さ20~30μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(d)貫通孔30の中央部Cから、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(基板の主面上の導電体)
(e)基板の主面に形成された導電体35の表面S4から深さ5μmまでの領域において、樹脂硬化物の充填率が、銅焼結体5のポーラス4の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(f)基板の主面に形成された導電体35の表面S4から深さ10μmまでの領域において、樹脂硬化物の充填率が、銅焼結体5のポーラス4の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(g)上記表面S4から深さ10~20μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(h)上記表面S4からの深さ20~30μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
レジスト形成工程では、図3(f)に示すように、スルーホール基板40の主面上に形成された導電体35上にエッチングレジスト8を形成する。
エッチング工程では、図4(g)に示すように、エッチングレジスト8により被覆されていない部分の導電体35をエッチングにより除去する。本実施形態においては、絶縁性基体1の両主面上に設けられた金属被膜2の一部がエッチングにより除去されている。
レジスト除去工程では、導電体35上に形成されたエッチングレジスト8を除去する。
図4(h)は、上述の実施形態に係る方法によって製造することができる導電体充填スルーホール基板の一実施形態を示す断面図である。図4(h)に示す導電体充填スルーホール基板52は、貫通孔30が設けられている絶縁性基体1を含み、両主面に貫通孔30が通じているスルーホール基板40と、貫通孔30を充填する導電体35とを備え、上記導電体35が、ポーラス構造を有する銅焼結体5と、銅焼結体5のポーラス4に充填された樹脂硬化物6とを含む。
(貫通孔の導電体)
(a)貫通孔30の中央部C(孔長Lにおける中心且つそこでの孔径Dにおける中心)、を通り、基板の厚み方向に伸びる線L1と、導電体35の表面とが交わる点S5から深さ10μmまでの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(b)上記点S5から深さ10~20μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(c)上記点S5から深さ20~30μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(d)貫通孔30の中央部Cから、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(基板の主面上の導電体)
(e)基板の主面に形成された導電体35の表面S6から深さ5μmまでの領域において、樹脂硬化物の充填率が、銅焼結体5のポーラス4の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(f)基板の主面に形成された導電体35の表面S6から深さ10μmまでの領域において、樹脂硬化物の充填率が、銅焼結体5のポーラス4の内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(g)上記表面S6から深さ10~20μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(h)上記表面S6からの深さ20~30μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
本実施形態の導電体充填スルーホール基板を用いて製造される半導体装置について図5を用いて具体的に説明する。図5は、本発明の半導体装置の一実施形態を示す模式断面図であり、TSV(Through-Silicon-Via)技術を用いた半導体装置である。図5(a)に示す半導体装置100は、インタポーザー基板25上の配線27と、導電体充填スルーホール基板51の導電体35とが直接接続されることにより、インタポーザー基板25と導電体充填スルーホール基板51とがフリップチップ接続されている。インタポーザー基板25と導電体充填スルーホール基板51との空隙には接着剤の硬化物20が隙間なく充填されており、封止されている。上記導電体充填スルーホール基板51におけるインタポーザー基板25と反対側の主面上には、導電体充填スルーホール基板51が繰り返し積層されている。導電体充填スルーホール基板51同士は、導電体35により接続されている。導電体充填スルーホール基板51同士の間の空隙には接着剤の硬化物20が隙間なく充填されており、封止されている。
(貫通孔の導電体)
(A)貫通孔30の中央部Cから、基板の厚み方向に±5μm及び基板の厚み方向と直交する方向に±5μmの範囲において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(B)貫通孔30の中央部C(孔長Lにおける中心且つそこでの孔径Dにおける中心)、を通り、基板の厚み方向に伸びる線L1と、絶縁性基板の主面を含む面S10とが交わる点S7から深さ10μmまでの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(C)上記点S7から深さ10~20μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
(D)上記点S7から深さ20~30μmの領域において、樹脂硬化物の充填率が、銅焼結体のポーラスの内部空間の体積の合計を基準として、80体積%以上、90体積%以上、又は95体積%以上であってよい。
本実施形態の導電体充填スルーホール基板の製造方法で用いられる、銅粒子を含む銅ペーストについて説明する。
[ノナン酸銅の合成]
水酸化銅(関東化学株式会社、特級)91.5g(0.94mol)に1-プロパノール(関東化学株式会社、特級)150mLを加えて撹拌し、これにノナン酸(関東化学株式会社、90%以上)370.9g(2.34mol)を加えた。得られた混合物を、セパラブルフラスコ中で90℃、30分間加熱撹拌した。得られた溶液を加熱したままろ過して未溶解物を除去した。その後放冷し、生成したノナン酸銅を吸引ろ過し、洗浄液が透明になるまでヘキサンで洗浄した。得られた粉体を50℃の防爆オーブンで3時間乾燥してノナン酸銅(II)を得た。収量は340g(収率96質量%)であった。
上記で得られたノナン酸銅(II)15.01g(0.040mol)と酢酸銅(II)無水物(関東化学株式会社、特級)7.21g(0.040mol)をセパラブルフラスコに入れ、1-プロパノール22mLとヘキシルアミン(東京化成工業株式会社、純度99%)32.1g(0.32mol)を添加し、オイルバス中で、80℃で加熱撹拌して溶解させた。氷浴に移し、内温が5℃になるまで冷却した後、ヒドラジン一水和物(関東化学株式会社、特級)7.72mL(0.16mol)を氷浴中で撹拌した。なお、銅:ヘキシルアミンのモル比は1:4である。次いで、オイルバス中で、90℃で加熱撹拌した。その際、発泡を伴う還元反応が進み、30分以内で反応が終了した。セパラブルフラスコの内壁が銅光沢を呈し、溶液が暗赤色に変化した。遠心分離を9000rpm(回転/分)で1分間実施して固体物を得た。固形物を更にヘキサン15mLで洗浄する工程を3回繰り返し、酸残渣を除去して、銅光沢を有する銅粒子の粉体(第2の銅粒子)を得た。
<実施例1~73>
下記に示す原料を表1~8に示す割合で混合して銅ペーストを調整した。
扁平 1.4μm:1100YP(三井金属鉱業株式会社製、平均粒径1.4μm(D50)、商品名)
扁平 3.1μm:1200YP(三井金属鉱業株式会社製、平均粒径3.1μm(D50)、商品名)
扁平 5.8μm:MA-C05KP(三井金属鉱業株式会社製、平均粒径5.8μm(D50)、商品名)
扁平 7.3μm:MA-C05KFD(三井金属鉱業株式会社製、平均粒径7.3μm(D50)、商品名)
球状 100nm:上記で合成した銅粒子
球状 250nm:CH0200(三井金属鉱業株式会社製、D50 250nm、商品名)
[その他]
ジエチレングリコール(富士フィルム和光純薬株式会社製)
第1の銅粒子として1100YP(三井金属鉱業株式会社製、平均粒径1.4μm(D50)、商品名)を70質量部、第2の銅粒子として上記で合成した銅粒子を30質量部、ジエチレングリコール(富士フィルム和光純薬株式会社製)を5質量部、樹脂成分を5質量部混合し、銅ペーストを調整した。樹脂成分としては、有機バインダーのアクリル樹脂と、有機溶剤のカルビトール及びテレピネオールの混合物(混合物におけるカルビトールとテレピネオールとの質量比が、カルビトール:テレピネオール=1:1)とを、1:2の質量比で混合したものを用いた。
<実施例1~73及び比較例1>
貫通孔を備え、両主面上及び貫通孔の壁面にチタン層、ニッケル層、銅層がこの順に形成されたシリコン基板をスルーホール基板として準備した。なお、シリコン基板の直径は6インチ、厚みは500μmである。シリコン基板の貫通孔の孔径を表1~8に示した。チタン層、ニッケル層、銅層は順次スパッタにより形成されている。
<実施例1~8、12~21、24~43、48~73及び比較例1>
調製した銅ペーストをシリコン基板の両主面上に金属ヘラにより塗布し、銅ペーストを貫通孔に充填した。塗布後、90℃にて10分間、大気中で銅ペーストを乾燥させた。乾燥後、シリコン基板には厚み30μmの銅ペースト層が形成されていた。
シリコン基板を加圧治具により加圧しなかったこと以外は、実施例1と同様にして銅焼結体充填スルーホール基板を得た。焼結後のシリコン基板の両主面上に形成された銅焼結体の厚みは、35μmであった。
焼結処理時に水素ガスに代えて窒素ガスを流したこと以外は、実施例1と同様にして銅焼結体充填スルーホール基板を得た。焼結後のシリコン基板の両主面上に形成された銅焼結体の厚みは、30μmであった。
昇温時間を10分間、225℃で60分間の条件で焼結処理したこと以外は、実施例1と同様にして銅焼結体充填スルーホール基板を得た。焼結後のシリコン基板の両主面上に形成された銅焼結体の厚みは、30μmであった。
<実施例1~73及び比較例1>
集束イオンビーム加工観察装置(日立ハイテクノロジーズ社製、商品名:MI4050)を用い、集束イオンビームによって銅焼結体充填スルーホール基板におけるシリコン基板の貫通孔の中央部の断面及びシリコン基板の主面上に設けられた銅焼結体の断面を露出させ、該断面を観察した。貫通孔の中央部の断面を観察する際には、貫通孔に充填された銅焼結体の中央部から、シリコン基板の厚み方向に±5μm及びシリコン基板の厚み方向と直交する方向に±5μmの範囲を観察した。シリコン基板の主面上に設けられた銅焼結体の断面を観察する際には、シリコン基板の主面上に形成された銅焼結体の表面から5μmまでの領域において、シリコン基板の厚み方向に10μm及びシリコン基板の厚み方向と直交する方向に10μmの範囲を観察した。
観察には、走査型電子顕微鏡(日立ハイテクノロジーズ社製、商品名:S-3700N)を用い、倍率は1万倍とし、銅焼結体の断面画像(約10μm角)を撮影した。観察箇所は5箇所とした。得られた断面画像を、画像解析ソフト(Adobe Photoshop(登録商標) Elements)を用いて、焼結銅部分とポーラス部分とが分かれるように2値化処理した。2値化処理した断面画像を図6に示した。5箇所の観察箇所それぞれについて、銅焼結体断面の全面積に対するポーラス部分の面積の比率を空孔率とした。5箇所の観察の空孔率の平均値を銅焼結体の空孔率とした。結果を表1~8に示す。
<実施例1~73>
下記に示す硬化性樹脂組成物をロールコーターにより銅焼結体充填スルーホール基板の片面に塗布した。次いで、銅焼結体充填スルーホール基板を容器内に配置し、該容器内をゲージ圧が100KPaとなるように吸引し、真空状態とした。真空状態で銅焼結体充填スルーホール基板を10分間保持し、その後、銅焼結体充填スルーホール基板を容器から取り出した。貫通孔の銅焼結体に硬化性樹脂組成物が含浸し、硬化性樹脂組成物が、貫通孔の銅焼結体の硬化性樹脂組成物を塗布した面とは反対の面にまで到達していることを確認した。銅焼結体充填スルーホール基板の硬化性樹脂組成物の塗布面に残った硬化性樹脂組成物をゴムヘラで除去した。次いで、硬化性樹脂組成物を塗布した面とは反対の面に、硬化性樹脂組成物をロールコーターにより塗布し、銅焼結体充填スルーホール基板の表面に残った硬化性樹脂組成物をゴムヘラにより極力除去した。
YDF-170(東都化成社製、ビスフェノールF型エポキシ樹脂の商品名、エポキシ当量=170):95質量部
2PZ-CN(四国化成社製、イミダゾール化合物の商品名):5質量部
樹脂含浸工程は行わなかった。
<実施例1~73>
銅焼結体に硬化性樹脂組成物を含浸させたスルーホール基板を、窒素雰囲気中、180℃で1時間保持することにより、導電体充填スルーホール基板を得た。
樹脂硬化工程は行わなかった。
<実施例1~73及び比較例1>
導電体充填スルーホール基板の両面に対して、導電体充填スルーホール基板の両面の銅焼結体の厚みが20μmとなるまで機械的研磨処理を行った。導電体充填スルーホール基板を貼り付ける試料台としては、セラミック製冶具(ケメット・ジャパン株式会社製)を用い、導電体充填スルーホール基板を試料台に貼り付けるための材料としては、アルコワックス(日化精工株式会社製)を用いた。また、研磨剤としては、DP-懸濁液P-3μm・1μm・1/4μm(ストルアス製)を順に用いた。
<実施例1~73及び比較例1>
機械的研磨処理を行った導電体充填スルーホール基板を厚さ方向に切断し、シリコン基板の貫通孔の中央部の断面及びシリコン基板の主面上に設けられた導電体の断面を集束イオンビームによって露出させ、これらの断面を観察した。シリコン基板の貫通孔の中央部の断面を観察する際には、貫通孔の中央部から、シリコン基板の厚み方向に±5μm及びシリコン基板の厚み方向と直交する方向に±5μmの範囲を観察した。シリコン基板の主面上に設けられた導電体の断面を観察する際には、シリコン基板の主面上に設けられた導電体の表面から5μmまでの領域において、シリコン基板の厚み方向に10μm及びシリコン基板の厚み方向と直交する方向に10μmの範囲を観察した。
集束イオンビーム加工観察装置は、(日立ハイテクノロジーズ社製、商品名:MI4050)を用いた。観察には、走査型電子顕微鏡(日立ハイテクノロジーズ社製、商品名:S-3700N)を用い、倍率は1万倍とし、導電体の断面画像(約10μm角)を撮影した。観察箇所は5箇所とした。得られた断面画像を、画像解析ソフト(Adobe Photoshop(登録商標) Elements)を用いて、焼結銅部分及び樹脂硬化物部分と、ポーラス部分における樹脂硬化物により埋まっていない空間とが分かれるように2値化処理した。5箇所の観察箇所それぞれについて、導電体断面の全面積に対するポーラス部分における樹脂硬化物により埋まっていない空間の面積の比率を求め、これを空孔率とした。5箇所の観察の空孔率の平均値を導電体の空孔率とした。銅焼結体の空孔率と、導電体の空孔率とを下記式(1)に代入することにより、導電体における樹脂硬化物の充填率を算出した。
導電体における樹脂硬化物の充填率(%)=[(B-A)/B]×100・・・式(1)
[式(1)中、Aは導電体の空孔率(%)を示し、Bは銅焼結体の空孔率(%)を示す。]
<実施例1~73及び比較例1>
機械的研磨処理を行った導電体充填スルーホール基板の両面の銅焼結体の表面に紫外線硬化型エッチングレジスト用ドライフィルムH-W425(日立化成工業株式会社製、商品名)をラミネータにて圧着した。その後、フォトマスクを合わせて配線パターンを露光し、レジスト現像-銅焼結体のエッチング-レジスト除去を経て、配線を形成し、図7に示す導電体充填スルーホール基板(試験片55)を得た。得られた導電体充填スルーホール基板(試験片55)は、貫通孔に充填された導電体が、基板表面に設けられた導電体(配線)により電気的に接続されている。
<実施例1~73及び比較例1>
導電体充填スルーホール基板(試験片55)の初期抵抗値として連結接続抵抗値を測定した。シリコン基板の貫通孔の孔径が20μmである場合には、貫通孔20個が連結した抵抗値を、シリコン基板の貫通孔の孔径が30μmである場合には、貫通孔30個が連結した抵抗値を、シリコン基板の貫通孔の孔径が50μmである場合には、貫通孔30個が連結した抵抗値を、シリコン基板の貫通孔の孔径が100μmである場合には、貫通孔100個が連結した抵抗値を、シリコン基板の貫通孔の孔径が200μmである場合には、貫通孔200個が連結した抵抗値をそれぞれ測定した。測定した連結接続抵抗値は、下記の基準により評価した。評価がB以上のものを良好と判断した。結果を表1~8に示す。
A:抵抗値が10mΩ未満
B:抵抗値が10mΩ以上、30mΩ未満
C:抵抗値が30mΩ以上、100mΩ未満
D:抵抗値が100mΩ以上、500mΩ未満
E:抵抗値が500mΩ以上
<実施例1~73及び比較例1>
導電体充填スルーホール基板(試験片55)を温度サイクル試験機(TSA-72SE-W、エスペック株式会社製)にセットし、低温側:-40℃、15分、室温:2分、高温側:125℃、15分、除霜サイクル:自動、サイクル数:50、100、300、500サイクルの条件で温度サイクル接続信頼性試験を実施した。シリコン基板の貫通孔の孔径が20μmである場合には、貫通孔20個が連結した抵抗値を、シリコン基板の貫通孔の孔径が30μmである場合には、貫通孔30個が連結した抵抗値を、シリコン基板の貫通孔の孔径が50μmである場合には、貫通孔30個が連結した抵抗値を、シリコン基板の貫通孔の孔径が100μmである場合には、貫通孔100個が連結した抵抗値を、シリコン基板の貫通孔の孔径が200μmである場合には、貫通孔200個が連結した抵抗値をそれぞれ測定した。測定した連結接続抵抗値は、下記の基準により評価した。温度サイクル試験500回後の評価がB以上のものを良好と判断した。結果を表1~8に示す。
A:抵抗変化率が初期抵抗値に対して1%未満
B:抵抗変化率が初期抵抗値に対して1%以上3%未満
C:抵抗変化率が初期抵抗値に対して3%以上5%未満
D:抵抗変化率が初期抵抗値に対して5%以上10%未満
E:抵抗変化率が初期抵抗値に対して10%以上20%未満
F:抵抗変化率が初期抵抗値に対して20%以上
<実施例1~73及び比較例1>
導電体充填スルーホール基板(試験片55)を目視で確認し、シリコン基板の割れの有無を確認した。割れがない場合を○、部分的にでも割れがあった場合を×として評価した。結果を表1~8に示す。
<実施例1~73及び比較例1>
導電体充填スルーホール基板(試験片55)の気密性を評価した。評価は、ヘリウムリークディテクター(LEYBOLD社製「UL200」)を用いて行った。具体的には、導電体充填スルーホール基板を治具にセットし、測定機のインレット圧が5Paになるまで真空引きを行い、インレット圧が5Paに到達した時点でHe加圧(0.1MPa)を30秒間行った後、リーク量を測定して、以下の基準で評価した。結果を表1~8に示す。
A:リーク量が1×10-11Pa・m3/sec未満
B:リーク量が1×10-11以上1×10-10Pa・m3/sec未満
C:リーク量が1×10-10以上1×10-9Pa・m3/sec未満
D:リーク量が1×10-9以上1×10-8Pa・m3/sec未満
E:リーク量が1×10-8以上1×10-6Pa・m3/sec未満
F:リーク量が1×10-6Pa・m3/sec以上。
<実施例1~73及び比較例1>
配線形成工程において2mm×2mmの配線パターンを形成したこと以外は同様にして得た導電体充填スルーホール基板に対して、先端部面積1mm2のスタッドピンをハンダにより垂直に接合し、試験片とした。その試験片を固定し、引張試験機のチャック部でスタッドピンを掴み、上昇速度50mm/分で垂直上方へ引っ張り、シリコン基板の主面上の銅焼結体がシリコン基板から剥離する時の破壊荷重を測定した。そして、得られた破壊荷重の測定値と、銅焼結層の破壊面積から、下記式を用いて密着強度を算出した。なお、測定値は10点の平均とし、以下の基準で評価した。結果を表1~8に示す。
A:密着強度(MPa)が50MPa以上
B:密着強度(MPa)が40MPa以上50MPa未満
C:密着強度(MPa)が30MPa以上40MPa未満
D:密着強度(MPa)が20MPa以上30MPa未満
E:密着強度(MPa)が5MPa以上20MPa未満
F:密着強度(MPa)が5MPa未満
<実施例1~73及び比較例1>
配線形成工程において2mm×2mmの配線パターンを5本形成したこと以外は同様にして得た導電体充填スルーホール基板を、光学顕微鏡により監察し、配線パターンにおいてクラック(長さ0.5mm以上)の有無を監察した。倍率は500倍とし、以下の基準で評価した。結果を表1~8に示す。
A:クラックの発生無し
B:クラックが1本以上、2本未満
C:クラックが2本以上、5本未満
D:クラックが5本以上、10本未満
E:クラックが10本以上、20本未満
F:クラックが20本以上
<実施例1~73及び比較例1>
シリコン基板上に形成した導電体の体積抵抗率を測定した。体積抵抗率は、4端針面抵抗測定器(三菱アナリテック社製、商品名:ロレスタGP)で測定した面抵抗値と、非接触表面・層断面形状計測システム(VertScan、株式会社菱化システム)で求めた膜厚とから計算した。結果を表1~8に示す。
Claims (19)
- 貫通孔が設けられている絶縁性基体を含み、両主面に前記貫通孔が通じているスルーホール基板を準備する準備工程と、
少なくとも前記貫通孔を充填するように、ポーラス構造を有する銅焼結体を形成する銅焼結体形成工程と、
前記銅焼結体に硬化性樹脂組成物を含浸する樹脂含浸工程と、
前記銅焼結体に含浸させた前記硬化性樹脂組成物を硬化することにより、ポーラスに樹脂硬化物が充填された前記銅焼結体を含んでなる導電体を形成する樹脂硬化工程と、
を備え、
前記銅焼結体の空孔率が、前記銅焼結体の体積を基準として、15体積%以下である、導電体充填スルーホール基板の製造方法。 - 前記導電体における樹脂硬化物の充填率が、前記ポーラスの内部空間の体積を基準として、80体積%以上である、請求項1に記載の方法。
- 前記銅焼結体の空孔率が、前記銅焼結体の体積を基準として、1体積%以上である、請求項1又は2に記載の方法。
- 前記銅焼結体形成工程において、前記銅焼結体を、前記スルーホール基板の主面上の少なくとも一部を被覆するように形成する、請求項1~3のいずれか一項に記載の方法。
- 前記スルーホール基板の主面上に形成された前記導電体の少なくとも一部を除去する導電体除去工程を更に備える、請求項4に記載の方法。
- 前記導電体除去工程における除去手段が、エッチング、機械的研磨及び化学的機械的研磨からなる群より選択される一種以上である、請求項5に記載の方法。
- 前記スルーホール基板が、少なくとも前記貫通孔の壁面に設けられた金属被膜を備える、請求項1~6のいずれか一項に記載の方法。
- 前記貫通孔の孔径Dに対する孔長Lの比L/Dが10以上である、請求項1~7のいずれか一項に記載の方法。
- 前記銅焼結体形成工程が、
前記スルーホール基板の前記貫通孔に銅粒子を含む銅ペーストを充填する銅ペースト充填工程と、
前記銅ペーストを焼成して前記銅焼結体を形成する銅ペースト焼成工程と、
を有する、請求項1~8のいずれか一項に記載の方法。 - 前記銅ペーストが、前記銅粒子として、粒径が0.8μm以上である第1の銅粒子と、粒径が0.5μm以下である第2の銅粒子と、を含む、請求項9に記載の方法。
- 前記第2の銅粒子の含有量は、前記第1の銅粒子の質量及び前記第2の銅粒子の質量の合計を基準として、35質量%以上である、請求項10に記載の方法。
- 前記第1の銅粒子が扁平状である、請求項10又は11に記載の方法。
- 前記銅ペーストを0.1MPa以上の加圧下で焼成する、請求項9~12のいずれか一項に記載の方法。
- 前記銅ペーストを窒素又は水素を含む雰囲気下で焼成する、請求項9~13のいずれか一項に記載の方法。
- 貫通孔が設けられている絶縁性基体を含み、両主面に前記貫通孔が通じているスルーホール基板と、前記貫通孔を充填する導電体と、を備え、
前記導電体が、ポーラス構造を有する銅焼結体と、前記銅焼結体のポーラスに充填された樹脂硬化物と、を含み、
前記銅焼結体の空孔率が、前記銅焼結体の体積を基準として、15体積%以下である、導電体充填スルーホール基板。 - 前記導電体における樹脂硬化物の充填率が、前記ポーラスの内部空間の体積を基準として、80体積%以上である、請求項15に記載の導電体充填スルーホール基板。
- 前記スルーホール基板が、少なくとも前記貫通孔の壁面に設けられた金属被膜を備える、請求項15又は16に記載の導電体充填スルーホール基板。
- 前記貫通孔の孔径Dに対する孔長Lの比L/Dが10以上である、請求項15~17のいずれか一項に記載の導電体充填スルーホール基板。
- 前記導電体が、前記スルーホール基板の主面上の少なくとも一部を被覆する、請求項15~18のいずれか一項に記載の導電体充填スルーホール基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023128472A JP7694615B2 (ja) | 2019-04-24 | 2023-08-07 | 導電体充填スルーホール基板の製造方法及び導電体充填スルーホール基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021515388A JPWO2020217358A1 (ja) | 2019-04-24 | 2019-04-24 | |
| PCT/JP2019/017505 WO2020217358A1 (ja) | 2019-04-24 | 2019-04-24 | 導電体充填スルーホール基板の製造方法及び導電体充填スルーホール基板 |
| JP2023128472A JP7694615B2 (ja) | 2019-04-24 | 2023-08-07 | 導電体充填スルーホール基板の製造方法及び導電体充填スルーホール基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021515388A Division JPWO2020217358A1 (ja) | 2019-04-24 | 2019-04-24 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2023156407A JP2023156407A (ja) | 2023-10-24 |
| JP2023156407A5 JP2023156407A5 (ja) | 2024-08-01 |
| JP7694615B2 true JP7694615B2 (ja) | 2025-06-18 |
Family
ID=72941114
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021515388A Pending JPWO2020217358A1 (ja) | 2019-04-24 | 2019-04-24 | |
| JP2023128472A Active JP7694615B2 (ja) | 2019-04-24 | 2023-08-07 | 導電体充填スルーホール基板の製造方法及び導電体充填スルーホール基板 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021515388A Pending JPWO2020217358A1 (ja) | 2019-04-24 | 2019-04-24 |
Country Status (2)
| Country | Link |
|---|---|
| JP (2) | JPWO2020217358A1 (ja) |
| WO (1) | WO2020217358A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7451455B2 (ja) * | 2021-03-19 | 2024-03-18 | 株式会社東芝 | 半導体装置 |
| JP7594196B2 (ja) * | 2022-08-01 | 2024-12-04 | 日亜化学工業株式会社 | 発光装置 |
| WO2025154333A1 (ja) * | 2024-01-17 | 2025-07-24 | 株式会社レゾナック | 導電ビア付基板の製造方法、金属ペースト及び導電ビア付基板 |
| JP7670251B1 (ja) * | 2024-01-31 | 2025-04-30 | 株式会社レゾナック | 導電ビア付ガラス基板の製造方法 |
| WO2025163977A1 (ja) * | 2024-01-31 | 2025-08-07 | 株式会社レゾナック | 導電ビア付ガラス基板の製造方法、ガラス貫通電極形成用金属ペースト及び導電ビア付ガラス基板 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093105A (ja) | 2003-09-12 | 2005-04-07 | Asahi Glass Co Ltd | 導電性構造体およびその製造方法 |
| JP2010065277A (ja) | 2008-09-10 | 2010-03-25 | Nippon Handa Kk | 金属製部材接合体の製造方法および金属製部材接合体 |
| JP2012119611A (ja) | 2010-12-03 | 2012-06-21 | Asahi Glass Co Ltd | 貫通電極基板の製造方法 |
| JP2015008268A (ja) | 2013-05-27 | 2015-01-15 | 三ツ星ベルト株式会社 | 導電膜を有する孔充填基板及びその製造方法並びに膨れ又は剥離抑制方法 |
| JP2017069328A (ja) | 2015-09-29 | 2017-04-06 | 日立化成株式会社 | 配線パターン及びその製造方法 |
| JP2017183715A (ja) | 2016-03-28 | 2017-10-05 | 三ツ星ベルト株式会社 | 貫通電極を有する両面配線基板及びその製造方法 |
| WO2018216597A1 (ja) | 2017-05-26 | 2018-11-29 | 株式会社村田製作所 | 多層配線基板、電子機器、及び、多層配線基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044533A (ja) * | 2009-08-20 | 2011-03-03 | Seiko Instruments Inc | 電子デバイス及びその製造方法 |
| CN108886870B (zh) * | 2016-03-11 | 2021-03-09 | 日本碍子株式会社 | 连接基板 |
-
2019
- 2019-04-24 JP JP2021515388A patent/JPWO2020217358A1/ja active Pending
- 2019-04-24 WO PCT/JP2019/017505 patent/WO2020217358A1/ja not_active Ceased
-
2023
- 2023-08-07 JP JP2023128472A patent/JP7694615B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093105A (ja) | 2003-09-12 | 2005-04-07 | Asahi Glass Co Ltd | 導電性構造体およびその製造方法 |
| JP2010065277A (ja) | 2008-09-10 | 2010-03-25 | Nippon Handa Kk | 金属製部材接合体の製造方法および金属製部材接合体 |
| JP2012119611A (ja) | 2010-12-03 | 2012-06-21 | Asahi Glass Co Ltd | 貫通電極基板の製造方法 |
| JP2015008268A (ja) | 2013-05-27 | 2015-01-15 | 三ツ星ベルト株式会社 | 導電膜を有する孔充填基板及びその製造方法並びに膨れ又は剥離抑制方法 |
| JP2017069328A (ja) | 2015-09-29 | 2017-04-06 | 日立化成株式会社 | 配線パターン及びその製造方法 |
| JP2017183715A (ja) | 2016-03-28 | 2017-10-05 | 三ツ星ベルト株式会社 | 貫通電極を有する両面配線基板及びその製造方法 |
| WO2018216597A1 (ja) | 2017-05-26 | 2018-11-29 | 株式会社村田製作所 | 多層配線基板、電子機器、及び、多層配線基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020217358A1 (ja) | 2020-10-29 |
| JPWO2020217358A1 (ja) | 2020-10-29 |
| JP2023156407A (ja) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7694615B2 (ja) | 導電体充填スルーホール基板の製造方法及び導電体充填スルーホール基板 | |
| US20250293091A1 (en) | Method for producing substrate having through-silicon vias, substrate having through-silicon vias, and copper paste for through-silicon via formation | |
| JP7643613B2 (ja) | 金属粒子フィルム、金属粒子フィルムの製造方法、及び、貫通電極を有する基体の製造方法 | |
| US10566304B2 (en) | Assembly and semiconductor device | |
| JP2024054108A (ja) | 金属ペースト | |
| JP7708228B2 (ja) | 電子部品及び電子部品の製造方法 | |
| EP3348337B1 (en) | Copper paste for joining, method for manufacturing joined body, and method for manufacturing semiconductor device | |
| JP7581670B2 (ja) | 導電部材及びその製造方法、並びに、半導体装置 | |
| US20250387833A1 (en) | Method for manufacturing conductive via-containing substrate, conductive via-containing substrate, and metal paste | |
| JP7722619B1 (ja) | 導電ビア付基板の製造方法 | |
| JP7670251B1 (ja) | 導電ビア付ガラス基板の製造方法 | |
| US20260028721A1 (en) | Method for manufacturing substrate with conductive vias and method for manufacturing wiring board with conductive vias | |
| WO2025154773A1 (ja) | 導電ビア付基板の製造方法及び導電ビア付基板、並びに、導電ビア付配線基板の製造方法及び導電ビア付配線基板 | |
| CN120731665A (zh) | 带导电通孔的玻璃基板的制造方法、金属浆料及带导电通孔的玻璃基板 | |
| JP2020013961A (ja) | 電子部品及び電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20241203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20250130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20250507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20250520 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7694615 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |