JP7695764B2 - 送受信回路 - Google Patents

Description

本開示は、送受信回路に関する。

変圧器または変流器等の絶縁素子を介して接続された２つの回路間で双方向に信号を伝送可能な送受信回路が知られている。通常、このような送受信回路では、一方の回路から他方の回路への伝送用の絶縁素子と、他方の回路から一方の回路への伝送用の絶縁素子という、２つの絶縁素子が用いられる。

特許文献１には、単一の絶縁素子によって双方向の伝送が可能な送受信回路が記載されている。しかしながら、特許文献１では、単一の絶縁素子によって双方向の伝送を実現するのと引き替えに、受信タイミング回路等の追加の回路が必要になる。結果として、送受信回路の全体としては、必ずしも簡易な回路構成とはなっていない。

米国特許第１０３８９４３４号明細書

本開示は、上記のような課題を解決するためのものであり、簡易な回路構成の送受信回路を提供することを目的とする。

上記の課題を解決するために、本開示に係る送受信回路は、信号を送受信可能な第１の回路と、信号を送受信可能な第２の回路と、第１の回路と第２の回路とを電気的に絶縁するとともに、第１の回路および第２の回路の一方から送信された信号を他方に伝送可能な絶縁素子とを備え、第１の回路は、第１のクロック信号が入力される第１の端子を備え、第１のクロック信号を高周波化して第２のクロック信号を生成し、絶縁素子を介して第２の回路に第２のクロック信号を送信し、第２の回路は、絶縁素子を介して第２のクロック信号が遅延された第３のクロック信号を受信し、当該第３のクロック信号に応じて、絶縁素子を介して第１の回路に第１のデータ信号を送信し、第１の回路は、絶縁素子を介して第１のデータ信号が遅延された第２のデータ信号を受信する。

実施の形態１に係る送受信回路の構成を示す図。 実施の形態１に係る送受信回路の動作の概略を説明するタイミングチャート。 実施の形態１に係る送受信回路の動作の詳細を説明するタイミングチャート。 実施の形態２に係る送受信回路の動作を説明するタイミングチャート。 実施の形態３に係る送受信回路の動作を説明するタイミングチャート。 第１の変形例に係る送受信回路の構成を示す図。 第２の変形例に係る送受信回路の構成を示す図。

以下では、図面を参照しながら、本開示の実施形態について説明する。図面において同一又は対応する要素には同じ参照符号を付して、詳細な説明は適宜省略する。

（実施の形態１）
図１は、本開示の実施の形態１に係る送受信回路１００の構成を示す図である。送受信回路１００は、信号を送受信可能な第１の回路１０と、信号を送受信可能な第２の回路２０と、単一の変圧器または変流器によって構成される絶縁素子３０と、信号処理回路４０とを備えている。第１の回路１０は第１の領域Ｒ１に配置されており、第２の回路２０は第２の領域Ｒ２に配置されている。第１の回路１０と第２の回路２０とは、絶縁素子３０を介して接続されている。第１の回路１０と第２の回路２０とは、電気的には絶縁されているが磁気的には結合されているため、一方の回路から送信された信号は絶縁素子３０を介して他方の回路に伝送される。

第１の回路１０は、第１の送信回路１１と、第１の受信回路１２と、これら２つの回路の動作を制御する第１の制御回路１３とを含んでいる。また、第１の回路１０は、送受信回路１００の外部から第１のクロック信号ＣＬＫ１が周期的に入力される第１の端子１０ａを備えている。第１の送信回路１１には、第１の端子１０ａを介して、第１のクロック信号ＣＬＫ１が周期的に入力される。後述するように、第１のクロック信号ＣＬＫ１は、例えば第１の回路１０の動作モードの切り替えに用いられる。第１の送信回路１１の出力１１ａおよび１１ｂは、絶縁素子３０の１次側３１に接続されている。第１の受信回路１２の入力１２ａおよび１２ｂも、絶縁素子３０の１次側３１に接続されている。

第１の回路１０の第１の端子１０ａに第１のクロック信号ＣＬＫ１が入力されると、第１の回路１０は、当該第１のクロック信号ＣＬＫ１を高周波化して第２のクロック信号を生成して送信する。絶縁素子３０は、第１の回路１０からの第２のクロック信号ＣＬＫ２を、若干の時間遅延を伴って第３のクロック信号ＣＬＫ３として伝送する。第２の回路２０は、絶縁素子３０からの第３のクロック信号ＣＬＫ３を受信する。

第１の回路１０は、第１の送信モードおよび第１の受信モードという２つの動作モードを有している。第１の送信モードでは、第１の送信回路１１は、当該第１の送信回路１１内に含まれる信号の送信を担う回路部分に動作電力が供給されて電力消費が発生する動作状態となり、第１の受信回路１２は、当該第１の受信回路１２内に含まれる信号の受信を担う回路部分に動作電力が供給されず電力消費が発生しない停止状態となる。一方、第１の受信モードでは、第１の送信回路１１は、当該第１の送信回路１１内に含まれる信号の送信を担う回路部分に動作電力が供給されず電力消費が発生しない停止状態となり、第１の受信回路１２は、当該第１の受信回路１２内に含まれる信号の受信を担う回路部分に動作電力が供給されて電力消費が発生する動作状態となる。なお、第１の送信回路１１および第１の受信回路１２は、動作状態または停止状態のいずれの状態においても、制御回路１３からの制御信号の受信を担う回路部分には、常に動作電力が供給される。

第２の回路２０は、第２の送信回路２１と、第２の受信回路２２と、これら２つの回路の動作を制御する第２の制御回路２３とを含んでいる。第２の送信回路２１には、信号処理回路４０からデータ信号ＤＡＴＡが入力される。第２の受信回路２２によって受信される第３のクロック信号ＣＬＫ３は、低周波化されて第４のクロック信号ＣＬＫ４となり、信号処理回路４０のクロック端子４１に入力される。先述した第１のクロック信号ＣＬＫ１が送受信回路１００の外部から入力されるクロック信号であるのに対して、第２のクロック信号ＣＬＫ２および第３のクロック信号ＣＬＫ３は、送受信回路１００の内部で用いられるクロック信号である。第３のクロック信号ＣＬＫ３は、例えば第２の回路２０によるデータ信号ＤＡＴＡの出力に用いられる。第２の送信回路２１の出力２１ａおよび２１ｂは、絶縁素子３０の２次側３２に接続されている。第２の受信回路２２の入力２２ａおよび２２ｂも、絶縁素子３０の２次側３２に接続されている。

第２の回路２０は、第２の送信モードおよび第２の受信モードという２つの動作モードを有している。第２の送信モードでは、第２の送信回路２１は、当該第２の送信回路２１内に含まれる信号の送信を担う回路部分に動作電力が供給されて電力消費が発生する動作状態となり、第２の受信回路２２は、当該第２の受信回路２２内に含まれる信号の受信を担う回路部分に動作電力が供給されず電力消費が発生しない停止状態となる。一方、第２の受信モードでは、第２の送信回路２１は、当該第２の送信回路２１内に含まれる信号の送信を担う回路部分に動作電力が供給されず電力消費が発生しない停止状態となり、第２の受信回路２２は、当該第２の受信回路２２内に含まれる信号の受信を担う回路部分に動作電力が供給されて電力消費が発生する動作状態となる。なお、第２の送信回路２１および第２の受信回路２２は、動作状態または停止状態のいずれの状態においても、制御回路２３からの制御信号の受信を担う回路部分には、常に動作電力が供給される。

信号処理回路４０は、クロック端子４１に第４のクロック信号ＣＬＫ４が入力される度に、出力端子４２から０または１の値を有する１ビットのデータ信号ＤＡＴＡを出力する。詳細には、信号処理回路４０は、アナログ／ディジタル（Ａ／Ｄ）変換器４３と、パラレル／シリアル（Ｐ／Ｓ）変換器４４とを含んでいる。Ａ／Ｄ変換器４３は、外部から入力されるアナログ信号を複数ビットのディジタル信号に変換して出力する。Ｐ／Ｓ変換器４４は、Ａ／Ｄ変換器４３から出力された複数ビットのディジタル信号、すなわちパラレルのビット信号をシリアルのビット信号に変換して出力する。Ｐ／Ｓ変換器４４から出力されたシリアルのビット信号は、クロック端子４１に第４のクロック信号ＣＬＫ４が入力される度に、出力端子４２からデータ信号ＤＡＴＡとして１ビットずつ出力される。

信号処理回路４０に入力されるアナログ信号の種類は特に限定されるものではないが、一例として、電流センサーまたは電圧センサーから出力されるセンサー信号であってもよい。この場合、送受信回路１００は、測定対象の電圧値または電流値を第１の回路１０から第２の回路２０に絶縁素子３０を介して伝送する電圧測定回路または電流測定回路として機能する。また、Ａ／Ｄ変換器４３の具体的な構成も特に限定されるものではないが、一例として、Ａ／Ｄ変換器４３はΔΣ変調器によって構成することができる。

信号処理回路４０の出力端子４２から出力されたデータ信号ＤＡＴＡは、第２の回路２０によって高周波化されて第１のデータ信号ＤＡＴＡ１として送信される。絶縁素子３０は、第２の回路２０からの第１のデータ信号ＤＡＴＡ１を、若干の時間遅延を伴って第２のデータ信号ＣＬＫ２として伝送する。第１の回路１０は、絶縁素子３０からの第２のデータ信号ＤＡＴＡ２を受信する。第１の回路１０は、受信された第２のデータ信号ＤＡＴＡ２を低周波化して元のデータ信号ＤＡＴＡを復元する。

次に、本実施の形態１に係る送受信回路１００の動作の概略について、図２のタイミングチャートを参照して説明する。図２の初期状態、すなわちタイミングチャートの左端において、第１の回路１０は第１の受信モードであり、第２の回路２０は第２の受信モードである。

時刻ｔ１において、第１のクロック信号ＣＬＫ１が入力されると、第１の回路１０は、第１の受信モードから第１の送信モードに切り替わり、第２のクロック信号ＣＬＫ２を送信する（Ｓ１）。その後、第１の回路１０は、時刻ｔ５において、第１の送信モードから第１の受信モードに切り替わる。絶縁素子３０は、第１の回路１０からの第２のクロック信号ＣＬＫ２を、若干の時間遅延を伴って第３のクロック信号ＣＬＫ３として伝送する。

第２の回路２０は、絶縁素子３０からの第３のクロック信号ＣＬＫ３を受信すると（Ｓ２）、第２の受信モードから第２の送信モードに切り替わり、第１のデータ信号ＤＡＴＡ１を送信する（Ｓ３）。その後、第２の回路２０は、時刻ｔ１０において、第２の送信モードから第２の受信モードに切り替わる。絶縁素子３０は、第２の回路２０からの第１のデータ信号ＤＡＴＡ１を、若干の時間遅延を伴って第２のデータ信号ＤＡＴＡ２として伝送する。

第１の回路１０は、絶縁素子３０からの第２のデータ信号ＤＡＴＡ２を受信する（Ｓ４）。その後、時刻ｔ１１において、第１のクロック信号ＣＬＫ１が再び入力されると、第１の回路１０は、第１の受信モードから第１の送信モードに再び切り替わり、これ以降、第１のクロック信号ＣＬＫ１が入力される度に、上記の動作が繰り返される。

図２のタイミングチャートの動作について、第１の回路１０に含まれる第１の送信回路１１および第１の受信回路１２、並びに、第２の回路２０に含まれる第２の送信回路２１および第２の受信回路２２の動作として詳細に示すと、図３のようになる。以下、本実施の形態１に係る送受信回路１００の動作の詳細について、図３のタイミングチャートを参照して説明する。

まず、本実施の形態１では、第１～第４のクロック信号ＣＬＫ１～４、データ信号ＤＡＴＡ、および第１～第２のデータ信号ＤＡＴＡ１～２の各信号は、電圧パルスまたは電流パルスである。また、第１のクロック信号ＣＬＫ１および第３のクロック信号ＣＬＫ３の受信の判定は、パルスのポジティブエッジ（立ち上がり）を検出することによって行われる。

図３の初期状態、すなわちタイミングチャートの左端において、第１の回路１０は、第１の受信モードである。したがって、第１の送信回路１１は停止状態であり、第１の受信回路１２は動作状態である。また、第２の回路２０は、第２の受信モードである。したがって、第２の送信回路２１は停止状態であり、第２の受信回路２２は動作状態である。

時刻ｔ１において、第１のクロック信号ＣＬＫ１が入力されると、第１の回路１０は、第１の受信モードから第１の送信モードに切り替わる。詳細には、第１の制御回路１３が、第１の送信回路１１内に含まれる信号の送信を担う回路部分への動作電力の供給を開始することにより、第１の送信回路１１を動作状態にするとともに、第１の受信回路１２内に含まれる信号の受信を担う回路部分への動作電力の供給を停止することにより、第１の受信回路１２を停止状態にする。この状態において、第１の送信回路１１は、第２のクロック信号ＣＬＫ２を送信する（Ｓ１）。

時刻ｔ３において第２のクロック信号ＣＬＫ２の送信が完了すると、第１の回路１０は、第１の送信モードから第１の受信モードに切り替わる。詳細には、第１の制御回路１３が、第１の送信回路１１内に含まれる信号の送信を担う回路部分への動作電力の供給を停止することにより、第１の送信回路１１を停止状態にするとともに、第１の受信回路１２内に含まれる信号の受信を担う回路部分への動作電力の供給を開始することにより、第１の受信回路１２を動作状態にする。ただし、第１の送信回路１１の残留送信信号が減衰して消失するのを待つために、切り替えには一定の時間を要する。図３では、時刻ｔ３からｔ５の「切替」の期間がこれに相当する。切り替え時間は、予め設計値として定められている。

一方、時刻ｔ２からｔ４において、第２の回路２０の第２の受信回路２２は、絶縁素子３０からの第３のクロック信号ＣＬＫ３を受信する（Ｓ２）。受信された第３のクロック信号ＣＬＫ３は、低周波化されて第４のクロック信号ＣＬＫ４となり、信号処理回路４０のクロック端子４１に入力される。これにより、信号処理回路４０の出力端子４２からは、０または１の値を有する１ビットのデータ信号ＤＡＴＡが出力され、当該データ信号ＤＡＴＡは第２の送信回路２１に入力される。なお、信号処理回路４０から出力されるデータ信号ＤＡＴＡは、次に第４のクロック信号ＣＬＫ４が入力されるまでの間、同一の値を保持し続ける。また、図３において、時刻ｔ１と時刻ｔ２の時間差および時刻ｔ３と時刻ｔ４の時間差は、第２のクロック信号ＣＬＫ２が絶縁素子３０を介して伝送される過程で発生する遅延を表している。

時刻ｔ４において第３のクロック信号ＣＬＫ３の受信が完了すると、第２の受信回路２２は、上述した第１の回路１０の第１の送信回路１１の残留送信信号が減衰して消失するのを待つために一定時間待機する。図３では、時刻ｔ４からｔ６の期間がこの待機時間に相当する。待機時間は、予め設計値として定められている。

時刻ｔ６において、第２の回路２０は、第２の受信モードから第２の送信モードに切り替わる。詳細には、第２の制御回路２３が、第２の送信回路２１内に含まれる信号の送信を担う回路部分への動作電力の供給を開始することにより、第２の送信回路２１を動作状態にするとともに、第２の受信回路２２内に含まれる信号の受信を担う回路部分への動作電力の供給を停止することにより、第２の受信回路２２を停止状態にする。この状態において、第２の送信回路２１は、第１のデータ信号ＤＡＴＡ１を送信する（Ｓ３）。この第１のデータ信号ＤＡＴＡ１は、先に第４のクロック信号ＣＬＫ４を信号処理回路４０のクロック端子４１に入力した際に、信号処理回路４０の出力端子４２から出力されたデータ信号ＤＡＴＡを高周波化したものである。

時刻ｔ８において第１のデータ信号ＤＡＴＡ１の送信が完了すると、第２の回路２０は、第２の送信モードから第２の受信モードに切り替わる。詳細には、第２の制御回路２３が、第２の送信回路２１内に含まれる信号の送信を担う回路部分への動作電力の供給を停止することにより、第２の送信回路２１を停止状態にするとともに、第２の送信回路２２内に含まれる信号の送信を担う回路部分への動作電力の供給を開始することにより、第２の受信回路２２を動作状態にする。ここでも、第２の送信回路２１の残留送信信号が減衰して消失するのを待つために、切り替えには一定の時間を要する。図３では、時刻ｔ８からｔ１０の「切替」の期間がこれに相当する。この切り替え時間も、予め設計値として定められている。ただし、この切り替えは、次に第３のクロック信号ＣＬＫ３が受信されるまでの間に完了する必要がある。

一方、時刻ｔ７からｔ９において、第１の回路１０の第１の受信回路１２は、絶縁素子３０からの第２のデータ信号ＤＡＴＡ２を受信する（Ｓ４）。受信された第２のデータ信号ＤＡＴＡ２は、低周波化されてデータ信号ＤＡＴＡに復元された後、送受信回路１００の外部に出力され、目的に応じて様々に利用される。一例として、信号処理回路４０に入力されるアナログ信号が電圧センサーまたは電流センサーから出力されるセンサー信号であり、送受信回路１００が電圧測定回路または電流測定回路として機能する場合には、データ信号ＤＡＴＡは、測定対象の電圧値または電流値のディジタル表現の一部を構成する。第２のデータ信号ＤＡＴＡ２の受信が完了した後も、第１の回路１０は、第１のクロック信号ＣＬＫ１が再び入力されるのを待つために、第１の受信モードを継続する。

時刻ｔ１１において、第１のクロック信号ＣＬＫ１が再び入力されると、第１の回路１０は、第１の受信モードから第１の送信モードに再び切り替わり、これ以降、第１のクロック信号ＣＬＫ１が入力される度に、上記の動作が繰り返される。これにより、第１の回路１０は、第１のクロック信号ＣＬＫ１が入力される度に、第２の回路２０から絶縁素子３０を介して、１ビットのデータ信号ＤＡＴＡに対応する高周波化された第２のデータ信号ＤＡＴＡを繰り返し受信することができる。

以上説明したように、本実施の形態１に係る送受信回路１００では、第１の回路１０は、第１のクロック信号ＣＬＫ１が入力される第１の端子１０ａを備え、第１のクロック信号ＣＬＫ１を高周波化して第２のクロック信号ＣＬＫ２を生成して送信する（Ｓ１）。絶縁素子３０は、第１の回路１０からの第２のクロック信号ＣＬＫ２を第３のクロック信号ＣＬＫ３として伝送する。第２の回路２０は、絶縁素子３０からの第３のクロック信号ＣＬＫ３を受信し（Ｓ２）、当該第３のクロック信号ＣＬＫ３に応じて、第１のデータ信号ＤＡＴＡ１を送信する（Ｓ３）。絶縁素子３０は、第２の回路２０からの第１のデータ信号ＤＡＴＡ１を第２のデータ信号ＤＡＴＡ２として伝送する。第１の回路１０は、絶縁素子３０からの第２のデータ信号ＤＡＴＡ２を受信する（Ｓ４）。

上記の特徴により、本実施の形態１に係る送受信回路１００では、簡易な回路構成によって双方向の伝送を実現することができる。

また、第１の回路１０は、第１の送信モードおよび第１の受信モードという２つの動作モードを有している。第１の送信モードでは、第１の送信回路１１のみが動作状態であり、当該第１の送信回路１１内に含まれる信号の送信を担う回路部分には動作電力が供給されて電力消費が発生するが、第１の受信回路１２は停止状態であり、当該第１の受信回路１２内に含まれる信号の受信を担う回路部分には動作電力が供給されず電力消費が発生しない。一方、第１の受信モードでは、第１の受信回路１２は動作状態であり、当該第１の受信回路１２内に含まれる信号の受信を担う回路部分には動作電力が供給されて電力消費が発生するが、第１の送信回路１１は停止状態であり、当該第１の送信回路１１内に含まれる信号の送信を担う回路部分には動作電力が供給されず電力消費が発生しない。

同様に、第２の回路２０は、第２の送信モードおよび第２の受信モードという２つの動作モードを有している。第２の送信モードでは、第２の送信回路２１のみが動作状態であり、当該第２の送信回路２１内に含まれる信号の送信を担う回路部分には動作電力が供給されて電力消費が発生するが、第２の受信回路２２は停止状態であり、当該第２の受信回路２２内に含まれる信号の受信を担う回路部分には動作電力が供給されず電力消費が発生しない。一方、第２の受信モードでは、第２の受信回路２２のみが動作状態であり、当該第２の受信回路２２内に含まれる信号の受信を担う回路部分には動作電力が供給されて電力消費が発生するが、第２の送信回路２１は停止状態であり、当該第２の送信回路２１内に含まれる信号の受信を担う回路部分には動作電力が供給されず電力消費が発生しない。

上記の特徴により、第１の回路１０と第２の回路２０との間の双方向の伝送、具体的には第２のクロック信号ＣＬＫ２および第１のデータ信号ＤＡＴＡ１の伝送を、単一の絶縁素子３０によって行うことができる。これにより、従来の絶縁素子を２つ用いる送受信回路に比べて、部品点数を削減することができる。また、第１の送信回路１１の動作中に第１の受信回路１２は停止状態であり、第１の受信回路１２の動作中に第１の送信回路１１は停止状態であるため、第１の回路１０は低消費電力である。同様に、第２の送信回路２１の動作中に第２の受信回路２２は停止状態であり、第２の受信回路２２の動作中に第２の送信回路２１は停止状態であるため、第２の回路２０も低消費電力である。

また、第１の回路１０は、第１の送信モードにおいて、第２のクロック信号ＣＬＫ２の送信が完了してから所定の切り替え時間（図３の時刻ｔ３からｔ５の時間）が経過した後に、第１の受信モードに切り替わる。同様に、第２の回路２０は、第２の受信モードにおいて、第３のクロック信号ＣＬＫ３の受信が完了してから所定の待機時間（図３の時刻ｔ４からｔ６の時間）が経過した後に、第２の送信モードに切り替わる。このような特徴により、第１の送信回路１１の残留送信信号の影響を受けることなく、第１のデータ信号ＤＡＴＡ１の伝送を行うことができる。

（実施の形態２）
上記の実施の形態１では、第１の回路１０は、第１の送信モードおよび第１の受信モードという２つの動作モードを有していた。これに対して、本実施の形態２に係る第１の回路１０は、第１の送信モードおよび第１の受信モードに加えて、第１の待機モードを有している。第１の待機モードでは、第１の送信回路１１および第１の受信回路１２はともに停止状態となる。

図４の初期状態、すなわちタイミングチャートの左端において、第１の回路１０は、第１の待機モードである。したがって、第１の送信回路１１および第１の受信回路１２はともに停止状態である。

時刻ｔ１において、第１のクロック信号ＣＬＫ１が入力されると、第１の回路１０は、第１の待機モードから第１の送信モードに切り替わる。詳細には、第１の制御回路１３が、第１の送信回路１１を動作状態にするとともに、第１の受信回路１２を停止状態のままにする。以降、時刻ｔ９までの動作は、実施の形態１と同様である。

時刻ｔ９において第２のデータ信号ＤＡＴＡ２の受信が完了すると、第１の回路１０は、第１の受信モードから第１の待機モードに切り替わる。詳細には、第１の制御回路１３が、第１の送信回路１１および第１の受信回路１２をともに停止状態にする。

時刻ｔ１１において、第１のクロック信号ＣＬＫ１が再び入力されると、第１の回路１０は、第１の待機モードから第１の送信モードに再び切り替わり、これ以降、第１のクロック信号ＣＬＫ１が入力される度に、上記の動作が繰り返される。

以上説明したように、本実施の形態２に係る送受信回路１００では、第１の回路１０は、第１の送信モードおよび第１の受信モードに加えて、第１の待機モードを有している。第１の待機モードでは、第１の送信回路１１および第１の受信回路１２は、ともに停止状態である。

上述した実施の形態１では、図３において、左端の初期状態から時刻ｔ１までの期間、および時刻ｔ９からｔ１１までの期間は、第１の受信モードであった。したがって、第１の送信回路１１は停止しているが、第１の受信回路は動作状態であり、第１の受信回路１２によって電力が消費される。これに対して、本実施の形態２では、図４において、左端の初期状態から時刻ｔ１までの期間、および時刻ｔ９からｔ１１までの期間は、第１の待機モードである。したがって、第１の送信回路１１および第１の受信回路１２がともに停止しており、第１の回路１０の消費電力は実施の形態１よりもさらに低くなる。これにより、本実施の形態２に係る送受信回路１００は、実施の形態１よりもさらに低消費電力である。

（実施の形態３）
先述した実施の形態１では、第２の回路２０は、時刻ｔ８で第１のデータ信号ＤＡＴＡ１の送信が完了すると、第２の送信モードから第２の受信モードに切り替わっていた。しかしながら、何らかのエラーが発生してモードの切り替えに失敗してしまうと、第２の回路２０は第２の送信モードのまま固定されてしまう。その場合、次の第３のクロックＣＬＫ３を受信することができず、結果として第２の回路２０から第１の回路１０への第１のデータ信号ＤＡＴＡ１の送信が停止してしまう。このような事象に対する安全策として、本実施の形態３に係る送受信回路１００では、第２の回路２０は、第２の送信モードが所定の時間継続すると、第２の受信モードに切り替わる。詳細には、第２の制御回路２３が、内蔵タイマ回路によって所定のタイムアウト時間が経過したことを検知すると、第２の送信回路２１を停止状態にするとともに、第２の受信回路２２を動作状態にする。

図５の例では、第２の制御回路２３は、時刻ｔ６で第２の送信モードに切り替わったタイミングで内蔵タイマをスタートさせ、内蔵タイマによって所定のタイムアウト時間ΔＴが経過したことを検知すると、時刻ｔ３０において、第２の送信回路２１を停止状態にするとともに、第２の受信回路２２を動作状態にする。ここで、所定のタイムアウト時間ΔＴは、第１のデータ信号ＤＡＴＡ１の送信に通常要する時間に所望のマージンを加算した値として予め決定される。

以上説明したように、本実施の形態３に係る送受信回路１００では、第２の回路２０は、第２の送信モードが所定の時間継続すると、第２の受信モードに切り替わる。これにより、第２の回路２０が第２の送信モードのまま固定されてしまうことが防止される。図５の例では、第２の回路２０は、第１の回路１０から受信される２つ目および３つ目の第３のクロック信号ＣＬＫ３に応答して第１のデータ信号ＤＡＴＡ１を返送することはできないが、４つ目の第３のクロック信号ＣＬＫ３からは、通常通り第１のデータ信号ＤＡＴＡ１を返送できる状態に復帰する。

（変形例）
上記の実施の形態１～３では、単一の絶縁素子３０によって双方向の伝送が行われる構成を示したが、複数の絶縁素子を用いることができない訳ではない。一例として、図６に示されるように、単一の絶縁素子３０に代えて、第１の絶縁素子２３０Ａと第２の絶縁素子２３０Ｂとを設け、第２のクロック信号ＣＬＫ２は第１の絶縁素子２３０Ａを介して伝送し、第１のデータ信号ＤＡＴＡ１は第２の絶縁素子２３０Ｂを介して伝送するようにしてもよい。これにより、第１の送信回路１１と第２の受信回路２２のパスと、第２の送信回路２１と第１の受信回路１２のパスを分けて動作させることが可能となる。また、単一の絶縁素子３０として、図１に示されるような磁気結合の変圧器または変流器に代えて、図７に示されるような電界結合のキャパシタを用いてもよい。

また、上記の実施の形態１～３では、第１のクロック信号ＣＬＫ１および第３のクロック信号ＣＬＫ３の受信の判定は、電圧パルスまたは電流パルスのポジティブエッジを検出することによって行われていた。これに代えて、各クロック信号の受信の判定は、電圧パルスまたは電流パルスのネガティブエッジ（立ち下がり）、または、ポジティブエッジおよびネガティブエッジの両方を検出することによって行ってもよい。

本開示の幾つかの実施の形態を説明したが、これらの実施の形態は例として提示したものであり、開示の範囲を限定することは意図していない、これらの実施の形態は、その他の様々な形態で実施されることが可能であり、開示の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、開示の範囲や要旨に含まれると同様に、特許請求の範囲に記載された開示とその均等の範囲に含まれるものである。

１０ 第１の回路
１０ａ 第１の端子
１１ 第１の送信回路
１１ａ 出力
１１ｂ 出力
１２ 第１の受信回路
１２ａ 入力
１２ｂ 入力
２０ 第２の回路
２１ 第２の送信回路
２１ａ 出力
２１ｂ 出力
２２ 第２の受信回路
２２ａ 入力
２２ｂ 入力
３０ 絶縁素子
３１ １次側
３２ ２次側
４０ 信号処理回路
４１ クロック端子
４２ 出力端子
４３ Ａ／Ｄ変換器
４４ Ｐ／Ｓ変換器
１００ 送受信回路
２００ 送受信回路
２３０Ａ 第１の絶縁素子
２３０Ｂ 第２の絶縁素子
３００ 送受信回路
３３０ 絶縁素子
３３１ １次側
３３２ ２次側
ＣＬＫ１ 第１のクロック信号
ＣＬＫ２ 第２のクロック信号
ＣＬＫ３ 第３のクロック信号
ＣＬＫ４ 第４のクロック信号
ＤＡＴＡ データ信号
ＤＡＴＡ１ 第１のデータ信号
ＤＡＴＡ２ 第２のデータ信号
Ｒ１ 第１の領域
Ｒ２ 第２の領域

Claims (17)

1. 信号を送受信可能な第１の回路と、
   信号を送受信可能な第２の回路と、
   前記第１の回路と前記第２の回路とを電気的に絶縁するとともに、前記第１の回路または前記第２の回路の一方から送信された信号を他方に伝送可能な絶縁素子と
   を備え、
   前記第１の回路は、外部から第１レベルと第２レベルを一定の周期で繰り返す第１のクロック信号が入力される第１の端子を備え、前記第１のクロック信号を高周波化して第２のクロック信号を生成し、該第２のクロック信号を送信し、
   前記絶縁素子は、前記第１の回路からの前記第２のクロック信号を第３のクロック信号として前記第２の回路に伝送し、
   前記第２の回路は、前記絶縁素子からの前記第３のクロック信号に応じて、第１のデータ信号を送信し、
   前記絶縁素子は、前記第２の回路からの前記第１のデータ信号を第２のデータ信号として伝送し、
   前記第１の回路は、前記絶縁素子からの前記第２のデータ信号を受信し、
   前記第１の回路は、第１の送信モードおよび第１の受信モードを有し、
   前記第１の回路は、外部から入力される前記第１のクロック信号が前記第１レベルになると、前記第１の送信モードに切り替わって前記第２のクロック信号を送信し、該第２のクロック信号の送信が完了すると、前記第１のクロック信号のレベルが前記第２レベルに遷移する前に、前記第１の受信モードに切り替わって前記絶縁素子からの前記第２のデータ信号を受信する、
   送受信回路。
2. 前記第１の回路は、第１の送信回路および第１の受信回路を含み、
   前記第１の送信モードにおいて、前記第１の送信回路は、該第１の送信回路内に含まれる信号の送信を担う回路部分に動作電力が供給される動作状態であり、かつ前記第１の受信回路は、該第１の受信回路内に含まれる信号の受信を担う回路部分に動作電力が供給されない停止状態であり、
   前記第１の受信モードにおいて、前記第１の送信回路は停止状態であり、かつ前記第１の受信回路は動作状態である、請求項１に記載の送受信回路。
3. 前記第１の回路は、前記第２のクロック信号の送信が完了してから所定の切り替え時間が経過した後に、前記第１の受信モードに切り替わる、請求項２に記載の送受信回路。
4. 前記第１の回路は、前記第１の受信モードにおいて、前記絶縁素子からの前記第２のデータ信号を受信すると、第１の待機モードに切り替わり、
   前記第１の待機モードにおいて、前記第１の送信回路および前記第１の受信回路はともに停止状態である、請求項２または３に記載の送受信回路。
5. 前記第２の回路は、第２の送信モードおよび第２の受信モードを有し、
   前記第２の回路は、前記第２の受信モードにおいて、前記絶縁素子からの前記第３のクロック信号を受信すると、前記第２の送信モードに切り替わり、
   前記第２の回路は、前記第２の送信モードにおいて、前記第１のデータ信号を送信し、該第１のデータ信号の送信が完了すると、前記第２の受信モードに切り替わる、請求項１～４のいずれか一項に記載の送受信回路。
6. 前記第２の回路は、第２の送信回路および第２の受信回路を含み、
   前記第２の送信モードにおいて、前記第２の送信回路は、該第２の送信回路内に含まれる信号の送信を担う回路部分に動作電力が供給される動作状態であり、かつ前記第２の受信回路は、該第２の受信回路内に含まれる信号の受信を担う回路部分に動作電力が供給されない停止状態であり、
   前記第２の受信モードにおいて、前記第２の送信回路は停止状態であり、かつ前記第２の受信回路は動作状態である、請求項５に記載の送受信回路。
7. 前記第２の回路は、前記第３のクロック信号の受信が完了してから所定の待機時間が経過した後に、前記第２の送信モードに切り替わる、請求項６に記載の送受信回路。
8. 前記第２の回路は、前記第２の送信モードが所定の時間継続すると、前記第２の受信モードに切り替わる、請求項５～７のいずれか一項に記載の送受信回路。
9. 前記第２の回路は、前記第２の送信モードへの切り替わりに応じて時間をカウントするタイマ回路をさらに含み、該タイマ回路によって前記所定の時間が経過したことが検知されると、前記第２の受信モードに切り替わる、請求項８に記載の送受信回路。
10. 前記絶縁素子は単一の絶縁素子であり、前記第２のクロック信号および前記第１のデータ信号はともに前記単一の絶縁素子によって伝送される、請求項１～９のいずれか一項に記載の送受信回路。
11. 前記絶縁素子は、第１の絶縁素子および第２の絶縁素子を含み、
    前記第２のクロック信号は前記第１の絶縁素子によって伝送され、前記第１のデータ信号は前記第２の絶縁素子によって伝送される、請求項１～９のいずれか一項に記載の送受信回路。
12. 前記絶縁素子は、変圧器、変流器またはキャパシタによって構成される、請求項１～１１のいずれか一項に記載の送受信回路。
13. 前記第２のクロック信号および前記第３のクロック信号、並びに、前記第１のデータ信号および前記第２のデータ信号は、電圧パルスまたは電流パルスである、請求項１～１２のいずれか一項に記載の送受信回路。
14. 前記第１の回路は、前記第１のクロック信号のポジティブエッジ、ネガティブエッジ、または、ポジティブエッジおよびネガティブエッジの両方を検出することによって、前記第１のクロック信号の受信を判定し、
    前記第２の回路は、前記第３のクロック信号のポジティブエッジ、ネガティブエッジ、または、ポジティブエッジおよびネガティブエッジの両方を検出することによって、前記第３のクロック信号の受信を判定する、請求項１～１３のいずれか一項に記載の送受信回路。
15. 前記第２の回路にデータ信号を供給する信号処理回路をさらに備え、
    前記第２の回路は、前記第３のクロック信号を低周波化して第４のクロック信号を生成し、該第４のクロック信号を前記信号処理回路に入力し、
    前記信号処理回路は、前記第２の回路から入力される前記第４のクロック信号に同期して前記データ信号を供給し、
    前記第２の回路は、前記信号処理回路から供給される前記データ信号を高周波化して前記第１のデータ信号を生成する、請求項１～１４のいずれか一項に記載の送受信回路。
16. 前記信号処理回路は、Ａ／Ｄ変換器を含む、請求項１５に記載の送受信回路。
17. 前記Ａ／Ｄ変換器は、ΔΣ変調器によって構成される、請求項１６に記載の送受信回路。

Images